CN101043211B - 互补信号生成电路 - Google Patents

Abstract

根据本发明的实施例的互补信号生成电路包括：反相元件，反相第一信号以便生成第二信号；第一晶体管，根据第一信号，电连接第一电源电位和第一输出端；第二晶体管，根据第二信号，电连接第一输出端和第二电源电位；第三晶体管，根据第二信号，电连接第一电源电位和第二输出端；以及第四晶体管，根据第一信号，电连接第二输出端和第二电源电位。

Description

互补信号生成电路

技术领域

本发明涉及互补信号生成电路，更具体地说，涉及生成同相信号和反相信号的互补信号生成电路。

背景技术

迄今为止，已知一种互补信号生成电路，用于生成互补信号，该互补信号由为与输入信号同相的信号的同相信号以及与输入信号异相180°的反相信号组成。互补信号用在LVDS(低压差分信号)电路或存储器驱动电路中。由于近年来，这些电路已经增加它们的运算速度，因此对生成具有更高精度的互补信号的技术的需求增加了。

图9是传统的互补信号生成电路900的结构的电路图。如图9所示，在传统的互补信号生成电路900中，串联连接反相器901和902。另外，传输门903连接在反相器901和902间的中间结点。当将输入信号Sin从输入端IN输入到反相器901时，反相器902将同相信号Strue发送到端子TRUE，以及将反相信号Sbar从传输门903发送到端子BAR。

在传统的互补信号生成电路900中，传输门903将延迟提供给反相信号Sbar，以便降低同相信号Strue和反相信号Sbar间的延迟差。因此，在传统的互补信号生成电路900中，电路结构在用于同相信号Strue的输出级和用于反相信号Sbar的输出级间不同。

图10是在日本未审专利公开No.3-258015中公开的、传统的互补信号生成电路910的结构的电路图。如图10所示，在传统的互补信号生成电路910中，P沟道MOS晶体管911和N沟道MOS晶体管912串联连接。另外，N沟道MOS晶体管913和P沟道MOS晶体管914串联连接。当将输入信号Sin从输入端IN输入到MOS晶体管911至914的每一栅极时，将反相信号Sbar从P沟道MOS晶体管911和N沟道MOS晶体管912间的中间结点输出到端子BAR。另外，将同相信号Strue从N沟道MOS晶体管913和P沟道MOS晶体管914间的中间结点输出到端子TRUE。

在传统的互补信号生成电路910中，将用于反相信号Sbar的输出级设置成反相器结构，以及将用于同相信号Strue的输出级设置成源极跟随器结构。用这种方式，最小化同相信号Strue和反相信号Sbar间的延迟差。因此，在传统的互补信号生成电路910中，电路结构在用于同相信号Strue的输出级和用于反相信号Sbar的输出级间不同。

图11是如在日本未审专利公开No.2002-368602中公开的传统的信号生成电路的结构的电路图。该传统的信号生成电路800通过传统的互补信号生成电路920和电平移动电路30，生成所需互补信号。

在传统的互补信号生成电路920中，串联连接反相器921和922。如果将输入信号Sin从输入端IN输入到反相器921，那么将反相信号Sbar从反相器921输出到端子BAR，以及将同相信号Strue从反相器922输出到端子TRUE。

电平移动电路30包括触发器100以及输出电路110和120。在触发器100中，P沟道MOS晶体管P101和P102以及N沟道MOS晶体管N101串联连接。另外，P沟道MOS晶体管P103和P104以及N沟道MOS晶体管N102串联连接。P沟道MOS晶体管P101的栅极与P沟道MOS晶体管P104和N沟道MOS晶体管N102间的中间结点连接。P沟道MOS晶体管P103的栅极与P沟道MOS晶体管P102和N沟道MOS晶体管N101间的中间结点连接。

在输出电路110中，P沟道MOS晶体管P111和N沟道MOS晶体管N111串联连接。在输出电路120中，P沟道MOS晶体管P121和N沟道MOS晶体管N121串联连接。

将来自传统的互补信号生成电路920的同相信号Sture输入到P沟道MOS晶体管P102和N沟道MOS晶体管N101的每一栅极。另外，将反相信号Sbar输入到P沟道MOS晶体管P104和N沟道MOS晶体管N102的每一栅极。

如果来自传统的互补信号生成电路920的同相信号Strue处于高电平，那么N沟道MOS晶体管N101的栅极电位增加，以及使反相信号S110移动到低电平。然后，P沟道MOS晶体管P103的栅极电位降低，以及使同相信号S120移动到高电平。

如果来自传统的互补信号生成电路920的反相信号Sbar处于高电平，那么N沟道MOS晶体管N102的栅极电位增加，以及使同相信号S 120移动到低电平。然后，P沟道MOS晶体管P101的栅极电位降低，以及使反相信号S110移动到高电平。

输出电路110反相该反相信号S110以便输出同相信号Strue2。输出电路120反相该同相信号S120以便输出反相信号Sbar2。

在传统的互补信号生成电路920中，通过反相器922，将延迟提供给同相信号Strue。以这种方式提供电平移动电路30以便最小化同相信号Strue和反相信号Sbar间的延迟差。

另外，已知在日本未审专利公开No.2003-198343中公开的电路作为另一传统的互补信号生成电路。在日本未审专利公开No.2003-198343中公开的电路中，反馈输出信号以便通过反相电路(诸如运算放大器)调整互补信号的时序。

如上所述，在图9和10的传统的互补信号生成电路900或910中，电路结构在用于同相信号的输出级和用于反相信号的输出级间不同，导致同相信号和反相信号间的通过速率差或延迟差大，以及生产公差的影响也很大的问题。

发明内容

根据本发明的一个方面的互补信号生成电路包括：反相元件，反相第一信号以便生成第二信号；第一晶体管，根据第一信号，电连接第一电源电位和第一输出端；第二晶体管，根据第二信号，电连接第一输出端和第二电源电位；第三晶体管，根据第二信号，电连接第一电源电位和第二输出端；以及第四晶体管，根据第一信号，电连接第二输出端和第二电源电位。

根据该互补信号生成电路，用于同相信号的输出级和用于反相信号的输出级具有相同的电路结构，以便最小化同相信号和反相信号间的延迟或通过速率差，抑制产品容差的影响。

根据本发明的另一方面的互补信号生成电路包括：第一晶体管，其中，第一端与第一电源电位连接，第二端与第一输出端连接，以及将输入到反相元件的信号提供给控制端；第二晶体管，其中，第一端与第一输出端连接，第二端与第二电源电位连接，以及从该反相元件输出的反相信号输入到控制端；第三晶体管，其中，第一端与该第一电源电位连接，第二输出端与第二端连接，以及将从该反相元件输出的反相信号输入到控制端；以及第四晶体管，其中，第一端与第二输出端连接，第二端与第二电源电位连接，以及将输入到该反相元件的信号提供给控制端。

根据本发明，可以提供一种互补信号生成电路，能降低同相信号和反相信号间的延迟或通过速率差，以及抑制产品容差的影响。

附图说明

从下述结合附图的描述，本发明的上述和其他目的、优点和特征将更显而易见，其中：

图1是根据本发明的第一实施例的互补信号生成电路的结构的电路图；

图2A至2G是第一实施例的互补信号生成电路的操作的时序图；

图3是第一实施例的互补信号生成电路的操作的时序图；

图4是根据本发明的第二实施例的互补信号生成电路的结构的电路图；

图5是第二实施例的互补信号生成电路的模拟结果的波形图；

图6是第二实施例的互补信号生成电路的模拟结果的波形图；

图7是根据本发明的第三实施例的信号生成电路的结构的电路图；

图8表示第三实施例的信号生成电路的模拟结果；

图9是传统的互补信号生成电路的结构的电路图；

图10是传统的互补信号生成电路的结构的电路图；以及

图11是传统的互补信号生成电路的结构的电路图。

具体实施方式

现在，参考示例性实施例，描述本发明。本领域的技术人员将意识到，使用本发明的教导，能实现许多替代性实施例，以及本发明不限于用于说明目的而示例的实施例。

第一实施例

首先，描述根据本发明的第一实施例的互补信号生成电路。在该实施例的互补信号生成电路中，包括两个晶体管的同相信号输出级具有与包括两个晶体管的反相信号输出级相同的电路结构。

参考图1的电路图，描述该实施例的互补信号生成电路的结构。在互补信号生成电路1中，如果将诸如时钟信号的输入信号Sin输入到输入端IN，则与输入信号同相的同相信号Strue从端子TRUE输出，以及相位与输入信号相反的反相信号Sbar从端子BAR输出。

如图1所示，互补信号生成电路1包括N沟道MOS晶体管N11、N12、N13和N14以及反相器21和22。反相器21和22串联连接。当从输入端IN输入一输入信号Sin时，反相器21反相该输入信号以便生成反相信号S21(第一信号)。然后，反相器21将所生成的反相信号S21提供给反相器22以及N沟道MOS晶体管N11和N14的栅极。然后，反相器22(反相元件)反相该反相信号S21以便生成同相信号S22(第二信号)。在此之后，反相器22将所生成的同相信号S22提供给N沟道MOS晶体管N12和N13的栅极。

N沟道MOS晶体管N11(第一晶体管)和N沟道MOS晶体管N12(第二晶体管)构成反相信号输出单元。反相信号输出单元基于反相信号S21和同相信号S22从端子BAR(第一输出端子)输出反相信号Sbar。

N沟道MOS晶体管N11和N12串联连接在电源电位VDD(第一电源电位)和地电位GND(第二电源电位)间。即，N沟道MOS晶体管N11具有与电源电位VDD连接的漏极(第一端子)以及与端子BAR和N沟道MOS晶体管N12的漏极连接的源极(第二端子)。N沟道MOS晶体管N12具有与地电位GND连接的源极。

N沟道MOS晶体管N11根据输入到栅极(控制端子)的反相信号S21，在电源电位VDD和端子BAR间的电流通路上执行开/关控制。N沟道MOS晶体管N12根据输入到栅极(控制端子)的同相信号S22，在端子BAR和地电位GND间的电流通路上执行开/关控制。

N沟道MOS晶体管N13(第三晶体管)和N沟道MOS晶体管N14(第四晶体管)构成同相信号输出单元。同相信号输出单元基于反相信号S21和同相信号S22，从端子TRUE(第二输出端子)输出同相信号Strue。

与N沟道MOS晶体管N11和N12类似，N沟道MOS晶体管N13和N14串联连接在电源电位VDD和地电位GND间。即，N沟道MOS晶体管N13具有与电源电位VDD相连的漏极以及与端子TRUE和N沟道MOS晶体管N14的漏极相连的源极。N沟道MOS晶体管N14具有与地电位GND相连的源极。

N沟道MOS晶体管N13根据同相信号S22，在电源电位VDD和端子BAR间的电流通路上执行开/关控制。N沟道MOS晶体管N14基于反相信号S21，在端子TRUE和地电位间的电流通路上执行开/关控制。

构成互补信号生成电路1的输出级的N沟道MOS晶体管N11和N12的晶体管对以及N沟道MOS晶体管N13和N14的晶体管对具有相同的电路结构。特别地，N沟道MOS晶体管N11和N13具有相同的特性；例如，这些晶体管以相同的大小和制造工艺制造。对N沟道MOS晶体管N12和N14同样成立。在该实施例中，N沟道MOS晶体管N11和N13是耗尽型MOS晶体管。由于耗尽型晶体管的阈值低，当接通晶体管时，能使反相信号Sbar和同相信号Strue增加到更高电压电平。N沟道MOS晶体管N12和N14是增强型MOS晶体管。

参考图2A至2G以及图3的时序图。接着描述本实施例的互补信号生成电路的操作。图2A至2G示意性地表示互补信号生成电路1的每一信号的时序。

如图2A所示，如果输入一输入信号Sin，如图2B所示，通过反相器21生成反相信号S21，以及如图2C所示，通过反相器22生成同相信号S22。即，反相信号S21通过反相器21变为与输入信号S21相比延迟了D1的信号。通过反相器22，同相信号S22变为与反相信号S21相比延迟了D2的信号。

因此，如图2F所示，如果叠加反相信号S21的波形和同相信号S22的波形，这两个信号在上升沿和下降沿不相互一致，且信号的交叉点(交叉)出现在高电平/低电平附近。

因此，如果将同相信号S21和同相信号S22提供给N沟道MOS晶体管N13和N14，则生成如图2D所示的同相信号Strue。即，如果使反相信号S21降低到低电平，那么N沟道MOS晶体管N14截止。另外，如果使同相信号S22增加到高电平，那么N沟道MOS晶体管N13接通。然后，同相信号Strue开始增加到高电平。相反，如果使反相信号S21增加到高电平，那么N沟道MOS晶体管N14接通。然后，同相信号Strue开始降低其电压电平。当同相信号S22降低到低电平时，N沟道MOS晶体管N13截止。然后，同相信号Strue降低到低电平。

同样地，如果将反相信号S21和同相信号S22提供给N沟道MOS晶体管N11和N12，则生成如图2E所示的反相信号Sbar。即，如果使反相信号S21降低到低电平，那么N沟道MOS晶体管N11截止。另外，使同相信号S22增加到高电平，N沟道MOS晶体管N12接通。然后，反相信号Sbar开始将其电压电平降低到低电平。相反，使反相信号S21增加到高电平，N沟道MOS晶体管N11接通。然后，同相信号Sbar开始增加其电压电平。当同相信号S22降低到低电平时，N沟道MOS晶体管N12截止。然后，使反相信号Sbar增加到高电平。

因此，如图2G所示，如果叠加同相信号Strue和反相信号Sbar，则两个信号在上升和下降沿彼此一致，且信号的交点位于高电平和低电平间。

图3是互补信号生成电路1的每一信号的详细时序图。如上所述，生成与输入信号S21之间存在延迟的反相信号S21，并生成与输入信号S21之间发生更大延迟的同相信号S22。

这里，考虑到了同相信号Strue的上升沿(上升)。首先，在时间T1，反相信号S21被降低且变为小于N沟道MOS晶体管N14的阈值的值。然后，N沟道MOS晶体管N14截止。此时，由于同相信号S22处于低电平，N沟道MOS晶体管N13处于截止状态，且使同相信号Strue保持在低电平。

接着，在时间T2，同相信号S22被增加且变为超过N沟道MOS晶体管N13的阈值的值。然后，N沟道MOS晶体管N13接通。此时，反相信号S21处于低电平。因此，N沟道MOS晶体管N14保持在截止状态。然后，电流开始从电源电位VDD流向端子TRUE，以及提高同相信号Strue的电平。

即，在N沟道MOS晶体管N14截止和N沟道MOS晶体管N13导通后，同相信号Strue开始增长到高电平。因此，当同相信号Strue上升时，不存在N沟道MOS晶体管N13和N14均不导通的时间。因此，同相信号Strue的电平更急剧地上升。

考虑到同相信号Strue的下降沿(下降)，在时间T3，反相信号S21开始增加且增长到高于N沟道MOS晶体管N14的阈值。因此，N沟道MOS晶体管N14导通。此时，同相信号S22处于高电平。因此，N沟道MOS晶体管N13处于导通状态。然后，电流开始从电源电位VDD和端子TRUE流向地电位GND，且同相信号Strue开始降低。

接着，在时间T4，同相信号S22开始降低且降低到低于N沟道MOS晶体管N13的阈值。然后，N沟道MOS晶体管N13截止。此时，反相信号S21处于高电平。因此，N沟道MOS晶体管N14保持导通。然后，电流从端子TRUE连续地流向地电位GND，且同相信号Strue降低到低电平。

即，在N沟道MOS晶体管N14接通、且同相信号Strue开始降低后，N沟道MOS晶体管N13截止，且同相信号Strue降低到低电平。因此，当同相信号Strue降低时，存在N沟道MOS晶体管N13和N14均导通的时间，因此，同相信号更缓慢地下降。

对反相信号Sbar同样成立。即，在时间T1，响应反相信号S21，N沟道MOS晶体管N11截止，以及在时间T2，响应同相信号S22，N沟道MOS晶体管N12导通，然后，反相信号Sbar开始降低到低电平。因此，当反相信号Sbar降低时，不存在N沟道MOS晶体管N11和N12均不导通的时间，因此，反相信号Sbar的电平更急剧地上升。

另外，在时间T3，响应反相信号S21，N沟道MOS晶体管N11接通以及反相信号Sbar开始增加，然后在时间T4，响应同相信号S22，N沟道MOS晶体管N12截止，以及反相信号Sbar增长到高电平。因此，当反相信号Sbar上升时，存在N沟道MOS晶体管N11和N12均导通的时间，因此，反相信号Sbar的电平更缓慢地上升。

因此，能够使同相信号Strue和反相信号Sbar的时序和通过速率在上升和下降中均彼此一致。而且，能够使相对于输入信号的上升波形的延迟D3以及相对于输入信号的下降波形的延迟D4彼此一致。

如上所述，在本实施例中，两个反相器和四个晶体管生成互补信号。例如，在日本未审专利公开No.2003-198343中所公开的传统电路中，电路结构复杂，并且由于使用运算放大器而生成了稳态电流。相反，在本实施例中，能够通过简单的电路结构生成互补信号，而且永不生成稳态电流。

另外，用于同相信号Strue的输出级和用于反相信号Sbar的输出级具有相同的电路结构，因此，能够使同相信号Strue和反相信号Sbar间的延迟和通过速率差最小化，另外，能抑制产品公差的影响。由于是以相同的定时来启动输出级，因此通过相同的电路结构，同相信号Strue的上升沿和反相信号Sbar的下降沿是以相同定时来出现的，且同相信号Strue的下降沿和反相信号Sbar的上升沿是以相同定时来出现的。因此，同相信号Strue和反相信号Sbar的交点被设置成恒定的。

另外，响应同相信号S22驱动的输出级(N12和N13)为互补信号提供延迟。然而，响应同相信号S22驱动的输出级不受响应反相信号S21驱动的输出级影响。因此，能够基本上将相对于输入信号的上升波形的延迟和相对于输入信号的下降波形的延迟设置成相同，并且为与输入信号相同的占空比进行补偿。

第二实施例

接着，描述根据本发明的第二实施例的校正信号生成电路。在本实施例中，使用其他器件，代替第一实施例的N沟道MOS晶体管。

图4是本实施例的互补信号生成电路的结构的电路图。用传输门G11和G13代替图1的N沟道MOS晶体管N11和N13。另外，添加反相器23。在图4中，通过相同的参考数字表示与图1相同的部件。

反相器23与反相器21和22串联连接。反相器23对来自反相器22的同相信号S22进行反相，以便生成反相信号S23(第三信号)。

传输门G11(第一传输门)由并联连接的N沟道MOS晶体管(第一晶体管)和P沟道MOS晶体管(第五晶体管)组成。传输门G13(第二传输门)由并联连接的N沟道MOS晶体管(第三晶体管)和P沟道MOS晶体管(第六晶体管)组成。接通晶体管的任何一个，以及传输门G11和G13的每一个变为导通状态。

与N沟道MOS晶体管N11类似，在传输门G11中，根据反相信号S21，N沟道MOS晶体管导通/截止。另外，根据同相信号S22，P沟道MOS晶体管导通/截止。传输门G11连接在电源电位VDD和N沟道MOS晶体管N12间。另外，将反相信号S21从反相器21提供给N沟道MOS晶体管侧的栅极，以及将同相信号S22从反相器22提供给P沟道MOS晶体管侧的栅极。

在传输门G13中，与N沟道MOS晶体管N13类似，根据同相信号S22，N沟道MOS晶体管导通/截止。另外，根据反相信号S23，P沟道MOS晶体管导通/截止。传输门G13连接在电源电位VDD和N沟道MOS晶体管N14间。另外，将同相信号S22从反相器22提供给N沟道MOS晶体管侧的栅极，以及将反相信号S23从反相器23提供给P沟道MOS晶体管侧的栅极。

传输门G11和G13与耗尽型MOS晶体管相同地操作，以及当它导通时，使反相信号Sbar和同相信号Strue增加到更高电平。

该实施例的互补信号生成电路的操作与图2A至2G以及图3相同。即，如在同相信号Strue中，使用具有相对于同相信号S22的延迟的反相信号S23，进一步驱动传输门G13。

在同相信号Strue的上升波形上，降低反相信号S21以及增大同相信号S22。然后，传输门G13的N沟道MOS晶体管导通，以及同相信号Strue开始增加。然后，如果降低反相信号S23，传输门G13的P沟道MOS晶体管导通，然后，使同相信号Strue增加到更高电平。

在同相信号Strue的下降波形上，增大反相信号S21，同相信号Strue开始降低，以及降低同相信号S22。然后，传输门G13的N沟道MOS晶体管截止，以及持续地降低同相信号Strue。然后，如果增大反相信号S23，则传输门G13的P沟道MOS晶体管截止，以及使同相信号Strue降低到低电平。

另外，对反相信号Sbar同样成立。反相信号Sbar的电平如下降低。通过反相信号S21截止传输门G11的N沟道MOS晶体管。然后，响应同相信号S22，N沟道MOS晶体管N12导通，以及传输门G11的P沟道MOS晶体管G11导通。然后，反相信号Sbar开始降低到低电平。

反相信号Sbar的电平如下升高。即，响应反相信号S21，传输门G11的N沟道MOS晶体管导通。然后，反相信号Sbar开始增加，在此之后，N沟道MOS晶体管N12截止，以及响应同相信号S22，传输门G11的P沟道MOS晶体管导通。然后，使反相信号Sbar增加到更高电平。

图5和6表示该实施例的互补信号生成电路的波形的模拟结果。图5表示同相信号Strue和S22从上升到下降的波形，以及反相信号Sbar和S21从下降到上升的波形。

图5的501和502表示反相信号S21和同相信号S22间的交点。交点501处于约0.1V，即，接近作为低电平的0.0V的值。交点502为约0.9V，即，接近作为高电平的1.0V的值。同相信号Strue和反相信号Sbar间的交点由图5的503表示。交点503在上升沿和下降沿均为约0.65V，即，接近高电平和低电平间的中间电平的值。

图6表示上升时同相信号Strue和S22的波形，以及在下降时反相信号Sbar和S21的波形，它们延迟半个周期。如图6所示，同相信号S22的电平从反相信号S21延迟上升。另外，同相信号Strue和反相信号Sbar的电平从同相信号S22延迟上升。同相信号Strue和反相信号Sbar具有基本上相同的通过速率，它们间几乎没有延迟差。

如上所述，在该实施例中，提供传输门，代替第一实施例的耗尽型MOS晶体管。因此，与第一实施例类似，能提高互补信号的驱动能力。

第三实施例

接着，描述根据本发明的第三实施例的信号生成电路。在该实施例的信号生成电路中，电平移动电路与第二实施例的互补信号生成电路相连。

图7是该实施例的互补信号生成电路的结构的电路图。在该信号生成电路中，图4的互补信号生成电路1与图11的电平移动电路30相连。互补信号生成电路1的同相信号Strue提供给P沟道MOS晶体管P102和N沟道MOS晶体管N101的栅极。将互补信号生成电路1的反相信号Sbar提供给P沟道MOS晶体管P104和N沟道MOS晶体管N102。每一电路结构与图4和11相同。

在图11的传统互补信号生成电路920中，在同相信号Strue和反相信号Sbar间产生延迟差。因此，在后一级，通过电平移动电路30使该延迟差最小化。在该实施例中，如上所述，在互补信号生成电路1中，降低同相信号Strue和反相信号Sbar间的延迟差，从而使得不必在下一级使用电平移动电路30来调整延迟差。因此，防止电平移动电路30不必要地操作，且能有效地输出信号。

图8表示图11的传统信号生成电路800和图7中该实施例的信号生成电路200的模拟结果。上述模拟结果通过估计从互补信号生成电路和电平移动电路输出的同相信号Strue2和反相信号Sbar2来获得。

如图8所示，同相信号Strue2相对于输入信号的延迟以及反相信号Sbar2相对于输入信号Sin的延迟在信号生成电路200中为319ps；该值小于传统的信号生成电路800。这是因为，在互补信号生成电路1中，同相信号Strue和反相信号Sbar间的延迟差小，减轻了电平移动电路30的操作负担。

如图8所示，在上升沿和下降沿上的同相信号Strue2和反相信号Sbar2间的延迟差在信号生成电路200中为27ps；与传统的信号生成电路800相比，该值很小。这是因为，在电平移动电路30的触发器100中，相对端的信号被反馈，从而生成从触发器100输出的信号，因此，导致延迟差。

同相信号Strue2和反相信号Sbar2的延迟差基本上相同。在信号生成电路200中的同相信号Strue2和反相信号Sbar2的占空比为从49.4至51.3％，该范围窄于传统的信号生成电路800。即，占空比的变化小。

用这种方式，即使在互补信号生成电路的下游提供电平移动电路，与传统的电路相比，仍能降低延迟差或占空比。

其他实施例

随便提一下，在上述实施例中，通过反相器21生成反相信号S21，以及通过反相器22生成同相信号S22。然而，反相器21可以省略或由其他逻辑门代替。在这种情况下，S21为同相信号，S22为反相信号。另外，尽管用于输出反相信号Sbar的端子BAR以及用于输出同相信号Strue的端子TRUE在它们的功能上发生改变，但它们的操作与上述相同。

另外，上述实施例将晶体管N11至N14描述为N沟道型晶体管，但可以使用P沟道型晶体管。晶体管N11至N14可以是除MOS晶体管外的晶体管。

很显然，本发明不限于上述实施例，在不背离本发明的范围和精神的情况下，可以改进和改变。

Claims (13)

1.一种互补信号生成电路，包括：

反相元件，其使第一信号反相，以生成第二信号；

第一晶体管，其根据第一信号，电连接第一电源电位和第一输出端；

第二晶体管，其根据第二信号，电连接第一输出端和第二电源电位；

第三晶体管，其根据第二信号，电连接第一电源电位和第二输出端；以及

第四晶体管，其根据第一信号，电连接第二输出端和第二电源电位，

其中，从第一输出端输出的上升波形相对于第一信号的延迟和从第二输出端输出的下降波形相对于第一信号的延迟被设置成相同，并且

从第一输出端输出的下降波形相对于第二信号的延迟和从第二输出端输出的上升波形相对于第二信号的延迟被设置成相同。

2.如权利要求1所述的互补信号生成电路，其中，第一至第四晶体管具有相同的导电类型。

3.如权利要求2所述的互补信号生成电路，其中，第一至第四晶体管是N沟道型MOS晶体管。

4.如权利要求1所述的互补信号生成电路，其中，第一和第三晶体管是耗尽型晶体管。

5.如权利要求1所述的互补信号生成电路，进一步包括：

第五晶体管，其与第一晶体管并联连接，以及根据第二信号，电连接第一电源电位和第一输出端；以及

第六晶体管，其与第三晶体管并联连接，以及根据通过反相第二信号获得的第三信号，电连接第一电源电位和第二输出端。

6.如权利要求5所述的互补信号生成电路，其中，第一和第五晶体管构成第一传输门；以及

第三和第六晶体管构成第二传输门。

7.如权利要求1所述的互补信号生成电路，其中，第一和第三晶体管具有相同的大小，以及

第二和第四晶体管具有相同的大小。

8.如权利要求1所述的互补信号生成电路，其中，从第一输出端输出的信号与第一信号同相，以及从第二输出端输出的信号与第一信号反相。

9.一种互补信号生成电路，包括：

第一晶体管，其中，第一端与第一电源电位连接，第二端与第一输出端连接，以及输入到反相元件的信号输入被提供给所述第一晶体管的控制端；

第二晶体管，其中，第一端与第一输出端连接，第二端与第二电源电位连接，以及从所述反相元件输出的反相信号被输入到所述第二晶体管的控制端；

第三晶体管，其中，第一端与第一电源电位连接，第二输出端与第二端连接，以及从所述反相元件输出的反相信号被输入到所述第三晶体管的控制端；以及

第四晶体管，其中，第一端与第二输出端连接，第二端与第二电源电位连接，以及输入到所述反相元件的信号输入被提供给所述第四晶体管的控制端，

其中，从第一输出端输出的上升波形相对于所述信号输入的延迟和从第二输出端输出的下降波形相对于所述信号输入的延迟被设置成相同，并且

从第一输出端输出的下降波形相对于所述反相信号的延迟和从第二输出端输出的上升波形相对于所述反相信号的延迟被设置成相同。

10.如权利要求9所述的互补信号生成电路，其中，第一至第四晶体管是N沟道型MOS晶体管，以及

所述第一至第四晶体管中的每个晶体管的第一端是漏极端并且所述第一至第四晶体管中的每个晶体管的第二端是源极端。

11.如权利要求9所述的互补信号生成电路，进一步包括；

第五晶体管，其中，第一端与第一电源电位连接，第二端与第一输出端连接，以及将从所述反相元件输出的信号输入到所述第五晶体管的控制端；以及

第六晶体管，其中，第一端与第二电源电位连接，第二端与第二输出端连接，以及将通过反相从所述反相元件输出的反相信号获得的信号输入到所述第六晶体管的控制端。

12.如权利要求9所述的互补信号生成电路，其中，第一和第三晶体管是耗尽型晶体管。

13.如权利要求9所述的互补信号生成电路，其中，第一和第三晶体管具有相同的大小，以及

第二和第四晶体管具有相同的大小。

Images