JP3563370B2 - 信号生成回路 - Google Patents
信号生成回路 Download PDFInfo
- Publication number
- JP3563370B2 JP3563370B2 JP2001173533A JP2001173533A JP3563370B2 JP 3563370 B2 JP3563370 B2 JP 3563370B2 JP 2001173533 A JP2001173533 A JP 2001173533A JP 2001173533 A JP2001173533 A JP 2001173533A JP 3563370 B2 JP3563370 B2 JP 3563370B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transistor
- phase signal
- generation circuit
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
Landscapes
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、信号生成回路に関し、より詳細には、高速のインターフェイスで、同相信号及び逆相信号から成る相補信号を取り扱う信号生成回路に関するものである。
【０００２】
【従来の技術】
入出力バッファは、高速化が進み、現在では１ＧＨｚ以上の高速動作が要求される。ＬＶＤＳ（Ｌｏｗ−Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｓ）回路は、０．４Ｖ程度の低い振幅の同相信号及び逆相信号から成る相補信号を取り扱い、高ノイズ耐性、低消費電力、及び、高速動作を実現する技術であるが、２つの問題点を有する。図１０（ａ）及び（ｂ）は、ジッタ及び製造要因による影響を示す。
【０００３】
第１の問題点は、ジッタ又は製造要因の影響によって、クロスポイントを振幅の５０％に維持することが困難なことである。クロスポイントは、同相信号及び逆相信号の交差点を示す。
【０００４】
一般に、ＬＶＤＳ回路のような高速インターフェイスでは、アイパターン規格が定められる。現在のアイパターン規格（例えば、ＳＯＮＥＴ／ＳＤＨ、ＩｎｆｉｎｉＢａｎｄ、ＦｉｂｅｒＣｈａｎｎｅｌ等）では、振幅の５０％の点にクロスポイントが設定されている。振幅５０％の維持ができないと、アイパターンが歪み、規格が満足できなくなる。同図（ａ）を使用してこの困難な理由を説明する。
【０００５】
同図（ａ）に示すように、ＬＶＤＳ回路では、ジッタの影響があると信号伝送に遅延が生じ、その変動方向が相補信号の双方で異なるため、クロスポイントＰ８１又はＰ８３がクロスポイントＰ８２又はＰ８４へ移動し、振幅５０％を維持できなくなる。つまり、クロスポイント調整が難しいという問題である。
【０００６】
第２の問題点は、高速インターフェイスにおいて、製造要因の影響が出ることである。同図（ｂ）に示すように、製造要因の影響による傾きの変動分は大きく、その変動方向が相補信号の双方で異なるため、この影響を極力小さくしないと、クロスポイントが生じないか或いは大きく移動し、アイパターン規格に対するマージンを充分に確保できない。
【０００７】
図１１（ａ）及び（ｂ）は、特開平０３−２５８０１５号公報に記載の信号生成回路の回路図である。同図（ａ）に示すように、インバータ回路８１及びバッファ回路８２は、相補信号発生回路を構成し、入力信号１０１が双方に入力される。インバータ回路８１は、入力信号１０１を反転して逆相信号１０２を発生し、バッファ回路８２は、入力信号１０１を増幅して同相信号１０３を発生する。
【０００８】
同図（ｂ）に示すように、インバータ回路８１は、ｐチャネルＭＯＳトランジスタＱｐ２１及びｎチャネルＭＯＳトランジスタＱｎ２１が直列に接続されたものであり、バッファ回路８２は、ｎチャネルＭＯＳトランジスタＱｎ２２及びｐチャネルＭＯＳトランジスタＱｐ２２が直列に接続されたものである。
【０００９】
【発明が解決しようとする課題】
上記従来の信号生成回路では、入力信号１０１は、インバータ回路８１又はバッファ回路８２から成る論理段数１の信号経路を夫々伝わるので、理論的には双方の信号経路上の遅延が等しくなり、逆相信号１０２及び同相信号１０３の変化点の開始時刻が双方で同じである。
【００１０】
しかし、現実には、ジッタ又は製造要因による影響があると、相補信号の双方で、遅延又は波形の傾きが別々に変化する。特にこの回路では、インバータ回路８１及びバッファ回路８２は、クロスポイント維持機能を有していないので、アイパターン規格を満足するように、クロスポイントを調整することが難しい。
【００１１】
本発明は、上記したような従来の技術が有する問題点を解決するためになされたものであり、高ノイズ耐性、低消費電力、及び、高速動作を実現し、アイパターン規格を満足できる信号生成回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、本発明の信号生成回路は、入力信号から該入力信号と同相の第１の同相信号及び前記入力信号と逆相の第１の逆相信号を生成する相補信号生成部と、該相補信号生成部から第１の同相信号及び逆相信号が各ゲートに入力される一対の第１トランジスタを有し、前記第１の同相信号及び逆相信号から第２の同相信号及び第２の逆相信号からなる相補信号を出力するフリップフロップとを有する信号生成回路において、前記一対の第１トランジスタの各ゲートと第１の電源との間に夫々接続されるＲＣ直列回路を備え、該ＲＣ直列回路の各抵抗が、前記第１トランジスタと同じ導電型の第２トランジスタのオン抵抗によって構成されることを特徴とする。
【００１３】
本発明の信号生成回路は、ジッタ又は製造要因の影響で同相信号及び逆相信号の遅延又は傾きが変動すると、フリップフロップが同じ信号経路で第２の同相信号及び逆相信号を発生することにより、遅延又は傾きの変動分が同方向に生じるので、クロスポイント維持機能が働く。ここで、製造要因の影響で第１トランジスタのオン抵抗が変動して駆動能力が変動すると、ＲＣ直列回路が第２トランジスタの駆動能力の変動分を抑えるように働くことにより、影響力が大きい同相信号及び逆相信号の傾きの変動分を抑えるので、高ノイズ耐性、低消費電力、及び、高速動作を実現し、アイパターン規格を満足できる。
【００１４】
本発明の信号生成回路では、前記フリップフロップは、一般的には前記第１トランジスタの夫々と直列に接続される、第１トランジスタと逆の導電型の一対の第３トランジスタを有し、該一対の第３トランジスタのゲートとドレインとが互いにたすき掛けに接続される。
【００１５】
また、本発明の信号生成回路では、前記第２トランジスタは、該第２トランジスタと逆の導電型の第３トランジスタと並列に接続されてトランスファーゲートを構成することもできる。
【００１６】
本発明の信号生成回路では、前記第１トランジスタと前記第２トランジスタの直列接続ノードと第２の電源との間に夫々接続される別のＲＣ直列回路を備え、該別のＲＣ直列回路の各抵抗が、前記第３トランジスタと同じ導電型の第４トランジスタのオン抵抗によって構成されることが好ましい。この場合、製造要因の影響で第３トランジスタのオン抵抗が変動しても、第１トランジスタの場合と同様に、影響力が大きい第２の同相信号及び逆相信号の傾きの変動分を抑えることができる。
【００１７】
また、本発明の信号生成回路では、前記第２の同相信号及び第２の逆相信号を夫々入力とする一対のインバータを備えることが好ましい。この場合、インバータ回路が逆相信号１０２及び同相信号１０３のクロスポイントを信号振幅の５０％に合わせる。このため、フリップフロップのクロスポイント調整が不要になり、設計が容易になる。
【００１８】
前記フリップフロップは、前記第１の電源とは電圧が異なる別の電源ラインに接続されることも本発明の好ましい態様である。この場合、レベルシフト機能が働くので、異なる電源電圧で動作する回路間で信号の送受信が行える。
【００１９】
【発明の実施の形態】
以下、本発明の実施形態例に基づいて、本発明の信号生成回路について図面を参照して説明する。図１は、本発明の第１実施形態例の信号生成回路の回路図である。本実施形態例の信号生成回路は、フリップフロップ１、ＲＣ直列回路２、３、相補信号生成部６で構成され、入力信号１０１に基づいて逆相信号１０２（第２の逆相信号）及び同相信号１０３（第２の同相信号）を発生し、相補信号発生回路として動作する。相補信号生成部６は、インバータ回路１１及び１２で構成される。
【００２０】
フリップフロップ１は、ｐチャネルＭＯＳトランジスタＱｐ１とＱｐ２（第３のトランジスタ）、及び、ｎチャネルＭＯＳトランジスタＱｎ１とＱｎ２（第１のトランジスタ）で構成される。ＲＣ直列回路２は、ｐチャネルＭＯＳトランジスタＱｐ３及びトランスファーゲートＧ１で構成される。ＲＣ直列回路３は、ｐチャネルＭＯＳトランジスタＱｐ４及びトランスファーゲートＧ２で構成される。
【００２１】
トランジスタＱｐ３及びＱｐ４は、ゲート容量が容量成分として作用し、トランスファーゲートＧ１及びＧ２（第２のトランジスタ）は、オン抵抗が抵抗成分として作用する。
【００２２】
トランジスタＱｐ３及びＱｐ４のソース及びドレインは、電源電圧ＶＤＤ（第１の電源）に双方接続される。トランスファーゲートＧ１及びＧ２のｎチャネルＭＯＳトランジスタのゲートは、電源電圧ＶＤＤに接続され、トランスファーゲートＧ１及びＧ２のｐチャネルＭＯＳトランジスタのゲートは、グランド（第２の電源）に接続される。
【００２３】
トランジスタＱｐ４のゲートは、トランスファーゲートＧ２を介して、トランジスタＱｎ２のゲート及びインバータ回路１２の出力端子に接続される。トランジスタＱｐ３のゲートは、トランスファーゲートＧ１を介して、トランジスタＱｎ１のゲート、インバータ回路１１の出力端子、及び、インバータ回路１２の入力端子に接続される。
【００２４】
トランジスタＱｐ１及びＱｐ２のソースは、電源電圧ＶＤＤに接続される。
トランジスタＱｐ１のゲートは、トランジスタＱｐ２及びＱｎ２のドレインに接続される。トランジスタＱｐ２のゲートは、トランジスタＱｐ１及びＱｎ１のドレインに接続される。トランジスタＱｎ１及びＱｎ２のソースは、グランドに双方接続される。
【００２５】
図２は、図１の信号生成回路が取り扱う各信号のタイムチャートである。図中の縦軸に付記された“Ｈ”、“Ｙ”、及び、“Ｌ”は、ハイレベル、中間レベル、及び、ロウレベルを夫々示す。中間レベルは、ロウレベルからハイレベルまでの振幅の５０％である。入力信号１０１は、Ｈレベル又はＬレベルの変化が周期Ｔｉｎで繰り返される信号であり、インバータ回路１１の入力端子に入力される。
【００２６】
インバータ回路１１は、入力信号１０１を反転して第１内部信号１０４（第１の逆相信号）を発生し、フリップフロップ１の一方の入力端子であるトランジスタＱｎ１のゲート、インバータ回路１２の入力端子、及び、ＲＣ直列回路２のトランスファーゲートＧ１に入力する。
【００２７】
インバータ回路１２は、第１内部信号１０４を反転して第２内部信号１０５（第１の同相信号）を発生し、フリップフロップ１の他方の入力端子であるトランジスタＱｎ２のゲート、及び、ＲＣ直列回路３のトランスファーゲートＧ２に入力する。第２内部信号１０５は、第１内部信号１０４に比して、インバータ回路１２を経由し伝わる分だけ遅延が大きい。
【００２８】
トランジスタＱｐ１及びＱｐ２は、ゲート及びドレインがたすきがけに接続される。フリップフロップ１は、トランジスタＱｐ１又はＱｐ２の何れか一方がオン状態を維持する２つの保持状態を有し、第１内部信号１０４又は第２内部信号１０５がＨレベルになると、何れかの保持状態に決定される。第１内部信号１０４又は第２内部信号１０５は、周期Ｔｉｎで交互にＨレベルになる。
【００２９】
フリップフロップ１は、決定された保持状態に基づいて、一方の出力端子であるトランジスタＱｎ１のドレインから同相信号１０３を出力し、他方の出力端子であるトランジスタＱｎ２のドレインから逆相信号１０２を出力する。
【００３０】
第１内部信号１０４がＨレベルの場合、トランジスタＱｎ１は、ゲート電位が上昇し、同相信号１０３をＬレベルにする。トランジスタＱｐ２は、ゲート電位が下降し、逆相信号１０２をＨレベルにする。
【００３１】
第２内部信号１０５がＨレベルの場合、トランジスタＱｎ２は、ゲート電位が上昇し、逆相信号１０２をＬレベルにする。トランジスタＱｐ１は、ゲート電位が下降し、同相信号１０３をＨレベルにする。
【００３２】
ＲＣ直列回路２は、抵抗分及び容量分が直列に接続された直列回路と等価である。トランスファーゲートＧ１は、常にオンする。トランスファーゲートＧ１ のオン抵抗が、直列回路の抵抗分を構成し、トランジスタＱｐ３のゲート容量が、直列回路の容量分を構成する。
【００３３】
直列回路は、トランジスタＱｎ１から見ると、ゲートと電源電圧ＶＤＤとの間に接続されている。ＲＣ直列回路２は、トランジスタＱｎ１に対して、駆動能力を小さくする実効的負荷として動作する。ＲＣ直列回路３は、ＲＣ直列回路２と同様に、トランジスタＱｎ２の実効的負荷として動作する。
【００３４】
ここで、クロスポイント調整について説明する。入力信号１０１のレベル変化は、信号経路上の論理素子が行うレベル反転動作として伝わり、逆相信号１０２及び同相信号１０３のレベルが変化する。信号経路上の論理素子は、インバータ回路１１、１２、トランジスタＱｎ１、Ｑｎ２、Ｑｐ１、又は、Ｑｐ２である。逆相信号１０２と同相信号１０３とでは、論理素子が行うレベル反転動作の回数を示す論理段数が異なる。
【００３５】
入力信号１０１のＨレベルの場合、入力信号１０１の立上りは、インバータ回路１１、１２、及び、トランジスタＱｎ２から成る論理段数３の信号経路Ｌ１を伝わり、逆相信号１０２が立ち下がる。
【００３６】
逆相信号１０２の立下りは、トランジスタＱｐ１のレベル反転動作により、同相信号１０３の立上りになる。入力信号１０１は、信号経路Ｌ１にトランジスタＱｐ１のレベル反転動作が加わり、論理段数４の信号経路Ｌ２を伝わる。信号経路Ｌ２は、信号経路Ｌ１に比して論理段数が１大きい。同相信号１０３の立上りは、逆相信号１０２の立下りに比して、開始時刻が遅れる。
【００３７】
トランジスタＱｐ１は、トランジスタＱｎ２に比して、オン抵抗が小さい。同相信号１０３の立上りは、逆相信号１０２の立下りに比して、波形の傾きが大きくなる。
【００３８】
入力信号１０１が立ち上がりＹレベルになる時刻から、逆相信号１０２が立ち下がりＹレベルになるまでの遅延時間ＴＨＬ、及び、同相信号１０３が立ち上がりＹレベルになるまでの遅延時間ＴＨＨが計測される。トランジスタＱｐ１、Ｑｐ２、Ｑｎ１、及び、Ｑｎ２は、遅延時間ＴＨＬ及び遅延時間ＴＨＨが等しくなるように、対応するｐチャネル及びｎチャネルのオン抵抗の比率が調整され、所定のパラメータで設計される。逆相信号１０２及び同相信号１０３は、同一時刻にＹレベルとなり、クロスポイントｐ１又はｐ３を通過する。
【００３９】
入力信号１０１のＬレベルの場合、入力信号１０１の立下りは、インバータ回路１１及びトランジスタＱｎ１から成る論理段数２の信号経路Ｌ３を伝わり、同相信号１０３が立ち下がる。
【００４０】
同相信号１０３の立下りは、トランジスタＱｐ２のレベル反転動作により、逆相信号１０２の立上りになる。入力信号１０１は、信号経路Ｌ３にトランジスタＱｐ２のレベル反転動作が加わり、論理段数３の信号経路Ｌ４を伝わることになる。信号経路Ｌ４は、信号経路Ｌ３に比して論理段数が１大きい。逆相信号１０２の立上りは、同相信号１０３の立下りに比して、開始時刻が遅くなる。
【００４１】
トランジスタＱｐ２は、トランジスタＱｎ１に比して、オン抵抗が小さい。逆相信号１０２の立上りは、同相信号１０３の立下りに比して、波形の傾きが大きくなる。
【００４２】
入力信号１０１が立ち下がりＹレベルになる時刻から、逆相信号１０２が立ち上がりＹレベルになるまでの遅延時間ＴＬＨ、及び、同相信号１０３が立ち下がりＹレベルになるまでの遅延時間ＴＬＬが計測される。トランジスタＱｐ２及びＱｎ１は、遅延時間ＴＬＨ及び遅延時間ＴＬＬが等しくなるように、対応するｐチャネル及びｎチャネルのオン抵抗の比率が調整され、所定のパラメータで設計される。逆相信号１０２及び同相信号１０３は、同一時刻にＹレベルとなり、クロスポイントｐ２又はｐ４を通過する。
【００４３】
信号生成回路は、クロスポイント維持機能を有し、所定のパラメータで設計されたクロスポイント（振幅の５０％）を維持するように制御して、ジッタ又は製造要因の影響による特性バラツキを抑える。
【００４４】
図３は、図１の信号生成回路が行うジッタに対するクロスポイント維持機能を示す。ジッタの影響があると、相補信号が遅れる。実線に示すように逆相信号１０２と同相信号１０３との交差点Ｐ１１及びＰ１３は、ジッタによる影響がない場合のクロスポイントを夫々示し、点線に示すように逆相信号１０２と同相信号１０３との交差点Ｐ１２及びＰ１４は、ジッタによる影響がある場合のクロスポイントを夫々示す。
【００４５】
ジッタは、相補信号発生回路の同相信号及び逆相信号を発生させる信号経路が異なると、寄生素子の影響により、同相信号と逆相信号との間で遅延時間が異なり、差を生じる現象である。
【００４６】
入力信号１０１の立上りでジッタの影響がある場合、逆相信号１０２は、信号経路Ｌ１上で遅れ、同相信号１０３は、信号経路Ｌ２上で遅れる。信号経路Ｌ２は、全経路の大部分が信号経路Ｌ１である。
【００４７】
同図に示すように、遅延時間ＴＨＬ及びＴＨＨは、同じように双方とも増加する。逆相信号１０２の立下り及び同相信号１０３の立上りは双方、遅れの増加分が等しいので、実線から点線へ右に平行移動する。クロスポイントＰ１１は、Ｙレベルに設定される。クロスポイントＰ１２は、クロスポイントＰ１１から右に平行移動するので、Ｙレベルに維持される。
【００４８】
入力信号１０１の立下りでジッタの影響がある場合、同相信号１０３は、信号経路Ｌ３で遅延が発生し、逆相信号１０２は、信号経路Ｌ４で遅延が発生する。信号経路Ｌ４は、全経路の大部分が信号経路Ｌ３である。
【００４９】
同図に示すように、遅延時間ＴＬＬ及びＴＬＨは、同じように増加する。同相信号１０３の立下り及び逆相信号１０２の立上りは双方、遅れの増加分が等しいので、実線から点線へ右に平行移動する。クロスポイントＰ１３は、Ｙレベルに設定される。クロスポイントＰ１４は、クロスポイントＰ１３から右に平行移動するので、Ｙレベルに維持される。
【００５０】
図４は、図１の信号生成回路が行う製造要因に対するクロスポイント維持機能を示す。製造要因の影響があると、ｎチャネルＭＯＳトランジスタのオン抵抗が変動し、相補信号の傾きが変化する。
【００５１】
実線に示すように逆相信号１０２と同相信号１０３との交差点Ｐ２１は、製造要因の影響がない場合のクロスポイントを示し、点線に示すように逆相信号１０２と同相信号１０３との交差点Ｐ２２及びＰ２３は、製造要因の影響がある場合のクロスポイントを夫々示す。入力信号１０１の立上りでは、製造要因の影響により、逆相信号１０２の立下り及び同相信号１０３の立上りの傾きが変化する。
【００５２】
製造要因の影響によりｎチャネルＭＯＳトランジスタのオン抵抗が小さくなる場合、トランジスタＱｎ２は、オン抵抗が小さくなり、駆動能力が大きくなる。逆相信号１０２の立下りは、傾きが増加する。
【００５３】
トランスファーゲートＧ２は、ｎチャネルＭＯＳトランジスタのオン抵抗が小さくなる。ＲＣ直列回路３は、直列回路としての抵抗分が小さくなり、トランジスタＱｎ２に対する実効的負荷としての機能が増加する。トランジスタＱｎ２は、ゲートの電位上昇が遅くなるので、駆動能力が小さくなる。逆相信号１０２の立下りは、傾きの増加が抑えられる。同相信号１０３の立上りは、逆相信号１０２の立下りに基づいて発生されるので、同様に傾きの増加が抑えられる。
【００５４】
相補信号は、互いに傾きが増加する。ＲＣ直列回路３は、相補信号の傾きの増加を抑える。クロスポイントＰ２２は、クロスポイントＰ２１から左に平行移動するので、Ｙレベルを維持する。
【００５５】
製造要因の影響によりｎチャネルＭＯＳトランジスタのオン抵抗が大きくなる場合、トランジスタＱｎ２は、オン抵抗が大きくなり、駆動能力が小さくなる。逆相信号１０２の立下りは、傾きが減少する。
【００５６】
トランスファーゲートＧ２は、ｎチャネルＭＯＳトランジスタのオン抵抗が大きくなる。ＲＣ直列回路３は、直列回路としての抵抗分が大きくなり、トランジスタＱｎ２に対する実効的負荷としての機能が減少する。トランジスタＱｎ２は、ゲートの電位上昇が速くなるので、駆動能力が大きくなる。逆相信号１０２の立下りは、傾きの減少が抑えられる。同相信号１０３の立上りは、逆相信号１０２の立下りに基づいて発生されるので、同様に傾きの減少が抑えられる。
【００５７】
相補信号は、互いに傾きが減少する。ＲＣ直列回路３は、相補信号の傾きの減少を抑える。クロスポイントＰ２３は、クロスポイントＰ２１から右に平行移動するので、Ｙレベルを維持する。
【００５８】
入力信号１０１の立下りでは、製造要因の影響により、同相信号１０３の立下り及び逆相信号１０２の立上りの傾きが変化する。ＲＣ直列回路２は、ＲＣ直列回路３と同様に、製造要因の影響に対して、実効的負荷として働き、相補信号の傾きの変化を抑え、上記と同様に作用する。
【００５９】
図５は、ＳＰＩＣＥシュミレーション結果を示し、図６は、一般的な相補信号発生回路を示す。ＳＰＩＣＥシュミレーションは、図６の回路及び図１の回路に対して実行され、同相信号１０３の遅延時間ＴＨＨ及びＴＬＬが計測される。
【００６０】
図１の回路は、Ｌμｍの設計条件、及び、電源電圧１．８Ｖと温度２５℃の動作条件を標準条件として動作する。製造要因の影響を与える条件として、ＳＬＯＷ条件及びＦＡＳＴ条件を想定する。
【００６１】
ＳＬＯＷ条件では、標準Ｌμｍより細く、電源電圧１．６５Ｖ、温度１２５℃に設定する。ＦＡＳＴ条件では、標準Ｌμｍより太く、電源電圧１．９５Ｖ、温度−４０℃に設定する。
【００６２】
バラツキ値は、ＳＬＯＷ条件の結果とＦＡＳＴ条件の結果との差である。図１の回路は、図６の回路に比して、遅延時間ＴＨＨが０．０７１３から０．０６６６に小さくなり、遅延時間ＴＬＬが０．０９４３から０．０７６８に小さくなるので、クロスポイント維持機能が有効に働くことを示す。
【００６３】
上記実施形態例によれば、ジッタ又は製造要因の影響で同相信号及び逆相信号の遅延又は傾きが変動すると、フリップフロップ１が同じ信号経路で同相信号１０３及び逆相信号１０２を発生することにより、遅延又は傾きの変動分が同方向に生じるので、クロスポイント維持機能が働く。ここで、製造要因の影響でトランジスタＱｎ１及びＱｎ２のオン抵抗が変動して駆動能力が変動すると、ＲＣ直列回路が第２トランジスタの駆動能力の変動分を抑えるように働くことにより、影響力が大きい同相信号１０３及び逆相信号１０２の傾きの変動分を抑えるので、高ノイズ耐性、低消費電力、及び、高速動作を実現し、アイパターン規格を満足できる。
【００６４】
図７は、本発明の第２実施形態例の信号生成回路の回路図である。本実施形態例は、製造要因の影響によるｐチャネルＭＯＳトランジスタのオン抵抗の変動に対しても、クロスポイント維持機能が作用する。本信号生成回路は、ＲＣ直列回路４及び５を有する。
【００６５】
ＲＣ直列回路４は、ｎチャネルＭＯＳトランジスタＱｎ３及びトランスファーゲートＧ３で構成される。ＲＣ直列回路５は、ｎチャネルＭＯＳトランジスタＱｎ４及びトランスファーゲートＧ４で構成される。
【００６６】
トランジスタＱｎ３及びＱｎ４は、ゲート容量が容量成分として作用し、トランスファーゲートＧ３及びＧ４（第４のトランジスタ）は、オン抵抗が抵抗成分として作用する。
【００６７】
トランジスタＱｎ３及びＱｎ４のソース及びドレインは、グランドに双方接続される。トランスファーゲートＧ３及びＧ４のｎチャネルＭＯＳトランジスタのゲートは、電源電圧ＶＤＤに接続され、トランスファーゲートＧ３及びＧ４のｐチャネルＭＯＳトランジスタのゲートは、グランドに接続される。
【００６８】
トランジスタＱｎ４のゲートは、トランスファーゲートＧ４を介して、トランジスタＱｐ１のドレインに接続される。トランジスタＱｎ３のゲートは、トランスファーゲートＧ３を介して、トランジスタＱｐ２のドレインに接続される。
【００６９】
ｐチャネルＭＯＳトランジスタは、製造要因の影響があると、オン抵抗が変動する。ＲＣ直列回路４及び５は夫々、トランジスタＱｐ２及びＱｐ１に対して、ドレインの電位上昇を遅くし、駆動能力を小さくすることにより、実効的負荷として働く。
【００７０】
製造要因の影響によりｐチャネルＭＯＳトランジスタのオン抵抗が小さくなる場合、トランジスタＱｐ１及びＱｐ２は、駆動能力が大きくなるので、ドレインの電位上昇が速くなる。
【００７１】
トランスファーゲートＧ３及びＧ４は、ｐチャネルＭＯＳトランジスタのオン抵抗が夫々小さくなる。ＲＣ直列回路４及び５は、トランジスタＱｐ１及びＱｐ２に対する実効的負荷の機能が夫々強くなり、ドレインの電位上昇を夫々遅くする。
【００７２】
製造要因の影響によりｐチャネルＭＯＳトランジスタのオン抵抗が大きくなる場合、トランジスタＱｐ１及びＱｐ２は、駆動能力が小さくなるので、ドレインの電位上昇が遅くなる。
【００７３】
トランスファーゲートＧ３及びＧ４は、ｐチャネルＭＯＳトランジスタのオン抵抗が大きくなる。ＲＣ直列回路４及びＲＣ直列回路５は、トランジスタＱｐ１及びＱｐ２に対する実効的負荷の機能が夫々弱くなり、ドレインの電位上昇を夫々速くする。
【００７４】
ＲＣ直列回路４及び５は、ＲＣ直列回路２及び３と同様に、製造要因の影響に応じて、実効的負荷の働きが作用し、相補信号の傾きの変化を抑える。
【００７５】
上記実施形態例によれば、製造要因の影響でトランジスタＱｐ１及びＱｐ２のオン抵抗が変動しても、トランジスタＱｎ１及びＱｎ２の場合と同様に、影響力が大きい同相信号１０３及び逆相信号１０２の傾きの変動分を抑えることができる。
【００７６】
図８は、本発明の第３実施形態例の信号生成回路の回路図である。本実施形態例は、クロスポイント調整を容易にする。本信号生成回路は、インバータ回路１３及び１４を有する。
【００７７】
インバータ回路１３の入力端子は、トランジスタＱｐ１のドレインに接続され、インバータ回路１４の入力端子は、トランジスタＱｐ２のドレインに接続される。インバータ回路１３及び１４は、逆相信号１０２及び同相信号１０３を夫々出力する。
【００７８】
インバータ回路１３及び１４は、逆相信号１０２及び同相信号１０３のクロスポイントが信号振幅の５０％になるように、内部回路のｎチャネルＭＯＳトランジスタ及びｐチャネルＭＯＳトランジスタのオン抵抗の比率が調整され、所定のパラメータで設計される。インバータ回路１３及び１４は、相補信号のクロスポイントを信号振幅の５０％に維持する。
【００７９】
上記実施形態例によれば、インバータ回路が逆相信号１０２及び同相信号１０３のクロスポイントを信号振幅の５０％に合わせる。このため、フリップフロップのクロスポイント調整が不要になり、設計が容易になる。
【００８０】
図９（ａ）及び（ｂ）は、本発明の第４実施形態例の信号生成回路を示す。本実施形態例は、レベルシフト機能を有する。本信号生成回路は、相補信号発生回路１Ａを有する。
【００８１】
同図（ａ）に示すように、相補信号発生回路１Ａは、電源電圧ＶＤＤに比して高い電源電圧ＶＤＤ２が供給される。トランジスタＱｐ１及びＱｐ２のソースは、電源電圧ＶＤＤ２に接続される。
【００８２】
同図（ｂ）に示すうように、信号生成回路は、電源電圧ＶＤＤの入力信号１０１から、レベルシフト機能が作用することにより、電源電圧ＶＤＤ２の逆相信号１０２及び同相信号１０３を発生する。
【００８３】
上記実施形態例によれば、レベルシフト機能が働くので、異なる電源電圧で動作する回路間の信号伝送が行える。
【００８４】
以上、本発明をその好適な実施形態例に基づいて説明したが、本発明の信号生成回路は、上記実施形態例の構成にのみ限定されるものでなく、上記実施形態例の構成から種々の修正及び変更を施した信号生成回路も、本発明の範囲に含まれる。
【００８５】
【発明の効果】
以上説明したように、本発明の信号生成回路では、ジッタ又は製造要因の影響で同相信号及び逆相信号の遅延又は傾きが変動すると、フリップフロップ１が同じ信号経路で同相信号１０３及び逆相信号１０２を発生することにより、遅延又は傾きの変動分が同方向に生じるので、クロスポイント維持機能が働く。また、製造要因の影響でトランジスタＱｎ１及びＱｎ２のオン抵抗が変動して駆動能力が変動すると、ＲＣ直列回路が第２トランジスタの駆動能力の変動分を抑えるように働くことにより、影響力が大きい同相信号１０３及び逆相信号１０２の傾きの変動分を抑える。このため、本発明の信号生成回路は、高ノイズ耐性、低消費電力、及び、高速動作を実現し、アイパターン規格を満足できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態例の信号生成回路の回路図である。
【図２】図１の信号生成回路が取り扱う各信号のタイムチャートである。
【図３】図１の信号生成回路が行うジッタに対するクロスポイント維持機能を示す。
【図４】図１の信号生成回路が行う製造要因に対するクロスポイント維持機能を示す。
【図５】ＳＰＩＣＥシュミレーション結果を示す。
【図６】一般的な相補信号発生回路を示す。
【図７】本発明の第２実施形態例の信号生成回路の回路図である。
【図８】本発明の第３実施形態例の信号生成回路の回路図である。
【図９】同図（ａ）及び（ｂ）は、本発明の第４実施形態例の信号生成回路を示す。
【図１０】同図（ａ）及び（ｂ）は、ジッタ及び製造要因による影響を示す。
【図１１】同図（ａ）及び（ｂ）は、特開平０３−２５８０１５号公報に記載の信号生成回路の回路図である。
【符号の説明】
１ フリップフロップ
２〜５ ＲＣ直列回路
６ 相補信号生成部
１１〜１４、８１ インバータ回路
８２ バッファ回路
１０１ 入力信号
１０２ 逆相信号（第２の逆相信号）
１０３ 同相信号（第２の同相信号）
１０４ 第１内部信号（第１の逆相信号）
１０５ 第２内部信号（第１の同相信号）
【発明の属する技術分野】
本発明は、信号生成回路に関し、より詳細には、高速のインターフェイスで、同相信号及び逆相信号から成る相補信号を取り扱う信号生成回路に関するものである。
【０００２】
【従来の技術】
入出力バッファは、高速化が進み、現在では１ＧＨｚ以上の高速動作が要求される。ＬＶＤＳ（Ｌｏｗ−Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｓ）回路は、０．４Ｖ程度の低い振幅の同相信号及び逆相信号から成る相補信号を取り扱い、高ノイズ耐性、低消費電力、及び、高速動作を実現する技術であるが、２つの問題点を有する。図１０（ａ）及び（ｂ）は、ジッタ及び製造要因による影響を示す。
【０００３】
第１の問題点は、ジッタ又は製造要因の影響によって、クロスポイントを振幅の５０％に維持することが困難なことである。クロスポイントは、同相信号及び逆相信号の交差点を示す。
【０００４】
一般に、ＬＶＤＳ回路のような高速インターフェイスでは、アイパターン規格が定められる。現在のアイパターン規格（例えば、ＳＯＮＥＴ／ＳＤＨ、ＩｎｆｉｎｉＢａｎｄ、ＦｉｂｅｒＣｈａｎｎｅｌ等）では、振幅の５０％の点にクロスポイントが設定されている。振幅５０％の維持ができないと、アイパターンが歪み、規格が満足できなくなる。同図（ａ）を使用してこの困難な理由を説明する。
【０００５】
同図（ａ）に示すように、ＬＶＤＳ回路では、ジッタの影響があると信号伝送に遅延が生じ、その変動方向が相補信号の双方で異なるため、クロスポイントＰ８１又はＰ８３がクロスポイントＰ８２又はＰ８４へ移動し、振幅５０％を維持できなくなる。つまり、クロスポイント調整が難しいという問題である。
【０００６】
第２の問題点は、高速インターフェイスにおいて、製造要因の影響が出ることである。同図（ｂ）に示すように、製造要因の影響による傾きの変動分は大きく、その変動方向が相補信号の双方で異なるため、この影響を極力小さくしないと、クロスポイントが生じないか或いは大きく移動し、アイパターン規格に対するマージンを充分に確保できない。
【０００７】
図１１（ａ）及び（ｂ）は、特開平０３−２５８０１５号公報に記載の信号生成回路の回路図である。同図（ａ）に示すように、インバータ回路８１及びバッファ回路８２は、相補信号発生回路を構成し、入力信号１０１が双方に入力される。インバータ回路８１は、入力信号１０１を反転して逆相信号１０２を発生し、バッファ回路８２は、入力信号１０１を増幅して同相信号１０３を発生する。
【０００８】
同図（ｂ）に示すように、インバータ回路８１は、ｐチャネルＭＯＳトランジスタＱｐ２１及びｎチャネルＭＯＳトランジスタＱｎ２１が直列に接続されたものであり、バッファ回路８２は、ｎチャネルＭＯＳトランジスタＱｎ２２及びｐチャネルＭＯＳトランジスタＱｐ２２が直列に接続されたものである。
【０００９】
【発明が解決しようとする課題】
上記従来の信号生成回路では、入力信号１０１は、インバータ回路８１又はバッファ回路８２から成る論理段数１の信号経路を夫々伝わるので、理論的には双方の信号経路上の遅延が等しくなり、逆相信号１０２及び同相信号１０３の変化点の開始時刻が双方で同じである。
【００１０】
しかし、現実には、ジッタ又は製造要因による影響があると、相補信号の双方で、遅延又は波形の傾きが別々に変化する。特にこの回路では、インバータ回路８１及びバッファ回路８２は、クロスポイント維持機能を有していないので、アイパターン規格を満足するように、クロスポイントを調整することが難しい。
【００１１】
本発明は、上記したような従来の技術が有する問題点を解決するためになされたものであり、高ノイズ耐性、低消費電力、及び、高速動作を実現し、アイパターン規格を満足できる信号生成回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、本発明の信号生成回路は、入力信号から該入力信号と同相の第１の同相信号及び前記入力信号と逆相の第１の逆相信号を生成する相補信号生成部と、該相補信号生成部から第１の同相信号及び逆相信号が各ゲートに入力される一対の第１トランジスタを有し、前記第１の同相信号及び逆相信号から第２の同相信号及び第２の逆相信号からなる相補信号を出力するフリップフロップとを有する信号生成回路において、前記一対の第１トランジスタの各ゲートと第１の電源との間に夫々接続されるＲＣ直列回路を備え、該ＲＣ直列回路の各抵抗が、前記第１トランジスタと同じ導電型の第２トランジスタのオン抵抗によって構成されることを特徴とする。
【００１３】
本発明の信号生成回路は、ジッタ又は製造要因の影響で同相信号及び逆相信号の遅延又は傾きが変動すると、フリップフロップが同じ信号経路で第２の同相信号及び逆相信号を発生することにより、遅延又は傾きの変動分が同方向に生じるので、クロスポイント維持機能が働く。ここで、製造要因の影響で第１トランジスタのオン抵抗が変動して駆動能力が変動すると、ＲＣ直列回路が第２トランジスタの駆動能力の変動分を抑えるように働くことにより、影響力が大きい同相信号及び逆相信号の傾きの変動分を抑えるので、高ノイズ耐性、低消費電力、及び、高速動作を実現し、アイパターン規格を満足できる。
【００１４】
本発明の信号生成回路では、前記フリップフロップは、一般的には前記第１トランジスタの夫々と直列に接続される、第１トランジスタと逆の導電型の一対の第３トランジスタを有し、該一対の第３トランジスタのゲートとドレインとが互いにたすき掛けに接続される。
【００１５】
また、本発明の信号生成回路では、前記第２トランジスタは、該第２トランジスタと逆の導電型の第３トランジスタと並列に接続されてトランスファーゲートを構成することもできる。
【００１６】
本発明の信号生成回路では、前記第１トランジスタと前記第２トランジスタの直列接続ノードと第２の電源との間に夫々接続される別のＲＣ直列回路を備え、該別のＲＣ直列回路の各抵抗が、前記第３トランジスタと同じ導電型の第４トランジスタのオン抵抗によって構成されることが好ましい。この場合、製造要因の影響で第３トランジスタのオン抵抗が変動しても、第１トランジスタの場合と同様に、影響力が大きい第２の同相信号及び逆相信号の傾きの変動分を抑えることができる。
【００１７】
また、本発明の信号生成回路では、前記第２の同相信号及び第２の逆相信号を夫々入力とする一対のインバータを備えることが好ましい。この場合、インバータ回路が逆相信号１０２及び同相信号１０３のクロスポイントを信号振幅の５０％に合わせる。このため、フリップフロップのクロスポイント調整が不要になり、設計が容易になる。
【００１８】
前記フリップフロップは、前記第１の電源とは電圧が異なる別の電源ラインに接続されることも本発明の好ましい態様である。この場合、レベルシフト機能が働くので、異なる電源電圧で動作する回路間で信号の送受信が行える。
【００１９】
【発明の実施の形態】
以下、本発明の実施形態例に基づいて、本発明の信号生成回路について図面を参照して説明する。図１は、本発明の第１実施形態例の信号生成回路の回路図である。本実施形態例の信号生成回路は、フリップフロップ１、ＲＣ直列回路２、３、相補信号生成部６で構成され、入力信号１０１に基づいて逆相信号１０２（第２の逆相信号）及び同相信号１０３（第２の同相信号）を発生し、相補信号発生回路として動作する。相補信号生成部６は、インバータ回路１１及び１２で構成される。
【００２０】
フリップフロップ１は、ｐチャネルＭＯＳトランジスタＱｐ１とＱｐ２（第３のトランジスタ）、及び、ｎチャネルＭＯＳトランジスタＱｎ１とＱｎ２（第１のトランジスタ）で構成される。ＲＣ直列回路２は、ｐチャネルＭＯＳトランジスタＱｐ３及びトランスファーゲートＧ１で構成される。ＲＣ直列回路３は、ｐチャネルＭＯＳトランジスタＱｐ４及びトランスファーゲートＧ２で構成される。
【００２１】
トランジスタＱｐ３及びＱｐ４は、ゲート容量が容量成分として作用し、トランスファーゲートＧ１及びＧ２（第２のトランジスタ）は、オン抵抗が抵抗成分として作用する。
【００２２】
トランジスタＱｐ３及びＱｐ４のソース及びドレインは、電源電圧ＶＤＤ（第１の電源）に双方接続される。トランスファーゲートＧ１及びＧ２のｎチャネルＭＯＳトランジスタのゲートは、電源電圧ＶＤＤに接続され、トランスファーゲートＧ１及びＧ２のｐチャネルＭＯＳトランジスタのゲートは、グランド（第２の電源）に接続される。
【００２３】
トランジスタＱｐ４のゲートは、トランスファーゲートＧ２を介して、トランジスタＱｎ２のゲート及びインバータ回路１２の出力端子に接続される。トランジスタＱｐ３のゲートは、トランスファーゲートＧ１を介して、トランジスタＱｎ１のゲート、インバータ回路１１の出力端子、及び、インバータ回路１２の入力端子に接続される。
【００２４】
トランジスタＱｐ１及びＱｐ２のソースは、電源電圧ＶＤＤに接続される。
トランジスタＱｐ１のゲートは、トランジスタＱｐ２及びＱｎ２のドレインに接続される。トランジスタＱｐ２のゲートは、トランジスタＱｐ１及びＱｎ１のドレインに接続される。トランジスタＱｎ１及びＱｎ２のソースは、グランドに双方接続される。
【００２５】
図２は、図１の信号生成回路が取り扱う各信号のタイムチャートである。図中の縦軸に付記された“Ｈ”、“Ｙ”、及び、“Ｌ”は、ハイレベル、中間レベル、及び、ロウレベルを夫々示す。中間レベルは、ロウレベルからハイレベルまでの振幅の５０％である。入力信号１０１は、Ｈレベル又はＬレベルの変化が周期Ｔｉｎで繰り返される信号であり、インバータ回路１１の入力端子に入力される。
【００２６】
インバータ回路１１は、入力信号１０１を反転して第１内部信号１０４（第１の逆相信号）を発生し、フリップフロップ１の一方の入力端子であるトランジスタＱｎ１のゲート、インバータ回路１２の入力端子、及び、ＲＣ直列回路２のトランスファーゲートＧ１に入力する。
【００２７】
インバータ回路１２は、第１内部信号１０４を反転して第２内部信号１０５（第１の同相信号）を発生し、フリップフロップ１の他方の入力端子であるトランジスタＱｎ２のゲート、及び、ＲＣ直列回路３のトランスファーゲートＧ２に入力する。第２内部信号１０５は、第１内部信号１０４に比して、インバータ回路１２を経由し伝わる分だけ遅延が大きい。
【００２８】
トランジスタＱｐ１及びＱｐ２は、ゲート及びドレインがたすきがけに接続される。フリップフロップ１は、トランジスタＱｐ１又はＱｐ２の何れか一方がオン状態を維持する２つの保持状態を有し、第１内部信号１０４又は第２内部信号１０５がＨレベルになると、何れかの保持状態に決定される。第１内部信号１０４又は第２内部信号１０５は、周期Ｔｉｎで交互にＨレベルになる。
【００２９】
フリップフロップ１は、決定された保持状態に基づいて、一方の出力端子であるトランジスタＱｎ１のドレインから同相信号１０３を出力し、他方の出力端子であるトランジスタＱｎ２のドレインから逆相信号１０２を出力する。
【００３０】
第１内部信号１０４がＨレベルの場合、トランジスタＱｎ１は、ゲート電位が上昇し、同相信号１０３をＬレベルにする。トランジスタＱｐ２は、ゲート電位が下降し、逆相信号１０２をＨレベルにする。
【００３１】
第２内部信号１０５がＨレベルの場合、トランジスタＱｎ２は、ゲート電位が上昇し、逆相信号１０２をＬレベルにする。トランジスタＱｐ１は、ゲート電位が下降し、同相信号１０３をＨレベルにする。
【００３２】
ＲＣ直列回路２は、抵抗分及び容量分が直列に接続された直列回路と等価である。トランスファーゲートＧ１は、常にオンする。トランスファーゲートＧ１ のオン抵抗が、直列回路の抵抗分を構成し、トランジスタＱｐ３のゲート容量が、直列回路の容量分を構成する。
【００３３】
直列回路は、トランジスタＱｎ１から見ると、ゲートと電源電圧ＶＤＤとの間に接続されている。ＲＣ直列回路２は、トランジスタＱｎ１に対して、駆動能力を小さくする実効的負荷として動作する。ＲＣ直列回路３は、ＲＣ直列回路２と同様に、トランジスタＱｎ２の実効的負荷として動作する。
【００３４】
ここで、クロスポイント調整について説明する。入力信号１０１のレベル変化は、信号経路上の論理素子が行うレベル反転動作として伝わり、逆相信号１０２及び同相信号１０３のレベルが変化する。信号経路上の論理素子は、インバータ回路１１、１２、トランジスタＱｎ１、Ｑｎ２、Ｑｐ１、又は、Ｑｐ２である。逆相信号１０２と同相信号１０３とでは、論理素子が行うレベル反転動作の回数を示す論理段数が異なる。
【００３５】
入力信号１０１のＨレベルの場合、入力信号１０１の立上りは、インバータ回路１１、１２、及び、トランジスタＱｎ２から成る論理段数３の信号経路Ｌ１を伝わり、逆相信号１０２が立ち下がる。
【００３６】
逆相信号１０２の立下りは、トランジスタＱｐ１のレベル反転動作により、同相信号１０３の立上りになる。入力信号１０１は、信号経路Ｌ１にトランジスタＱｐ１のレベル反転動作が加わり、論理段数４の信号経路Ｌ２を伝わる。信号経路Ｌ２は、信号経路Ｌ１に比して論理段数が１大きい。同相信号１０３の立上りは、逆相信号１０２の立下りに比して、開始時刻が遅れる。
【００３７】
トランジスタＱｐ１は、トランジスタＱｎ２に比して、オン抵抗が小さい。同相信号１０３の立上りは、逆相信号１０２の立下りに比して、波形の傾きが大きくなる。
【００３８】
入力信号１０１が立ち上がりＹレベルになる時刻から、逆相信号１０２が立ち下がりＹレベルになるまでの遅延時間ＴＨＬ、及び、同相信号１０３が立ち上がりＹレベルになるまでの遅延時間ＴＨＨが計測される。トランジスタＱｐ１、Ｑｐ２、Ｑｎ１、及び、Ｑｎ２は、遅延時間ＴＨＬ及び遅延時間ＴＨＨが等しくなるように、対応するｐチャネル及びｎチャネルのオン抵抗の比率が調整され、所定のパラメータで設計される。逆相信号１０２及び同相信号１０３は、同一時刻にＹレベルとなり、クロスポイントｐ１又はｐ３を通過する。
【００３９】
入力信号１０１のＬレベルの場合、入力信号１０１の立下りは、インバータ回路１１及びトランジスタＱｎ１から成る論理段数２の信号経路Ｌ３を伝わり、同相信号１０３が立ち下がる。
【００４０】
同相信号１０３の立下りは、トランジスタＱｐ２のレベル反転動作により、逆相信号１０２の立上りになる。入力信号１０１は、信号経路Ｌ３にトランジスタＱｐ２のレベル反転動作が加わり、論理段数３の信号経路Ｌ４を伝わることになる。信号経路Ｌ４は、信号経路Ｌ３に比して論理段数が１大きい。逆相信号１０２の立上りは、同相信号１０３の立下りに比して、開始時刻が遅くなる。
【００４１】
トランジスタＱｐ２は、トランジスタＱｎ１に比して、オン抵抗が小さい。逆相信号１０２の立上りは、同相信号１０３の立下りに比して、波形の傾きが大きくなる。
【００４２】
入力信号１０１が立ち下がりＹレベルになる時刻から、逆相信号１０２が立ち上がりＹレベルになるまでの遅延時間ＴＬＨ、及び、同相信号１０３が立ち下がりＹレベルになるまでの遅延時間ＴＬＬが計測される。トランジスタＱｐ２及びＱｎ１は、遅延時間ＴＬＨ及び遅延時間ＴＬＬが等しくなるように、対応するｐチャネル及びｎチャネルのオン抵抗の比率が調整され、所定のパラメータで設計される。逆相信号１０２及び同相信号１０３は、同一時刻にＹレベルとなり、クロスポイントｐ２又はｐ４を通過する。
【００４３】
信号生成回路は、クロスポイント維持機能を有し、所定のパラメータで設計されたクロスポイント（振幅の５０％）を維持するように制御して、ジッタ又は製造要因の影響による特性バラツキを抑える。
【００４４】
図３は、図１の信号生成回路が行うジッタに対するクロスポイント維持機能を示す。ジッタの影響があると、相補信号が遅れる。実線に示すように逆相信号１０２と同相信号１０３との交差点Ｐ１１及びＰ１３は、ジッタによる影響がない場合のクロスポイントを夫々示し、点線に示すように逆相信号１０２と同相信号１０３との交差点Ｐ１２及びＰ１４は、ジッタによる影響がある場合のクロスポイントを夫々示す。
【００４５】
ジッタは、相補信号発生回路の同相信号及び逆相信号を発生させる信号経路が異なると、寄生素子の影響により、同相信号と逆相信号との間で遅延時間が異なり、差を生じる現象である。
【００４６】
入力信号１０１の立上りでジッタの影響がある場合、逆相信号１０２は、信号経路Ｌ１上で遅れ、同相信号１０３は、信号経路Ｌ２上で遅れる。信号経路Ｌ２は、全経路の大部分が信号経路Ｌ１である。
【００４７】
同図に示すように、遅延時間ＴＨＬ及びＴＨＨは、同じように双方とも増加する。逆相信号１０２の立下り及び同相信号１０３の立上りは双方、遅れの増加分が等しいので、実線から点線へ右に平行移動する。クロスポイントＰ１１は、Ｙレベルに設定される。クロスポイントＰ１２は、クロスポイントＰ１１から右に平行移動するので、Ｙレベルに維持される。
【００４８】
入力信号１０１の立下りでジッタの影響がある場合、同相信号１０３は、信号経路Ｌ３で遅延が発生し、逆相信号１０２は、信号経路Ｌ４で遅延が発生する。信号経路Ｌ４は、全経路の大部分が信号経路Ｌ３である。
【００４９】
同図に示すように、遅延時間ＴＬＬ及びＴＬＨは、同じように増加する。同相信号１０３の立下り及び逆相信号１０２の立上りは双方、遅れの増加分が等しいので、実線から点線へ右に平行移動する。クロスポイントＰ１３は、Ｙレベルに設定される。クロスポイントＰ１４は、クロスポイントＰ１３から右に平行移動するので、Ｙレベルに維持される。
【００５０】
図４は、図１の信号生成回路が行う製造要因に対するクロスポイント維持機能を示す。製造要因の影響があると、ｎチャネルＭＯＳトランジスタのオン抵抗が変動し、相補信号の傾きが変化する。
【００５１】
実線に示すように逆相信号１０２と同相信号１０３との交差点Ｐ２１は、製造要因の影響がない場合のクロスポイントを示し、点線に示すように逆相信号１０２と同相信号１０３との交差点Ｐ２２及びＰ２３は、製造要因の影響がある場合のクロスポイントを夫々示す。入力信号１０１の立上りでは、製造要因の影響により、逆相信号１０２の立下り及び同相信号１０３の立上りの傾きが変化する。
【００５２】
製造要因の影響によりｎチャネルＭＯＳトランジスタのオン抵抗が小さくなる場合、トランジスタＱｎ２は、オン抵抗が小さくなり、駆動能力が大きくなる。逆相信号１０２の立下りは、傾きが増加する。
【００５３】
トランスファーゲートＧ２は、ｎチャネルＭＯＳトランジスタのオン抵抗が小さくなる。ＲＣ直列回路３は、直列回路としての抵抗分が小さくなり、トランジスタＱｎ２に対する実効的負荷としての機能が増加する。トランジスタＱｎ２は、ゲートの電位上昇が遅くなるので、駆動能力が小さくなる。逆相信号１０２の立下りは、傾きの増加が抑えられる。同相信号１０３の立上りは、逆相信号１０２の立下りに基づいて発生されるので、同様に傾きの増加が抑えられる。
【００５４】
相補信号は、互いに傾きが増加する。ＲＣ直列回路３は、相補信号の傾きの増加を抑える。クロスポイントＰ２２は、クロスポイントＰ２１から左に平行移動するので、Ｙレベルを維持する。
【００５５】
製造要因の影響によりｎチャネルＭＯＳトランジスタのオン抵抗が大きくなる場合、トランジスタＱｎ２は、オン抵抗が大きくなり、駆動能力が小さくなる。逆相信号１０２の立下りは、傾きが減少する。
【００５６】
トランスファーゲートＧ２は、ｎチャネルＭＯＳトランジスタのオン抵抗が大きくなる。ＲＣ直列回路３は、直列回路としての抵抗分が大きくなり、トランジスタＱｎ２に対する実効的負荷としての機能が減少する。トランジスタＱｎ２は、ゲートの電位上昇が速くなるので、駆動能力が大きくなる。逆相信号１０２の立下りは、傾きの減少が抑えられる。同相信号１０３の立上りは、逆相信号１０２の立下りに基づいて発生されるので、同様に傾きの減少が抑えられる。
【００５７】
相補信号は、互いに傾きが減少する。ＲＣ直列回路３は、相補信号の傾きの減少を抑える。クロスポイントＰ２３は、クロスポイントＰ２１から右に平行移動するので、Ｙレベルを維持する。
【００５８】
入力信号１０１の立下りでは、製造要因の影響により、同相信号１０３の立下り及び逆相信号１０２の立上りの傾きが変化する。ＲＣ直列回路２は、ＲＣ直列回路３と同様に、製造要因の影響に対して、実効的負荷として働き、相補信号の傾きの変化を抑え、上記と同様に作用する。
【００５９】
図５は、ＳＰＩＣＥシュミレーション結果を示し、図６は、一般的な相補信号発生回路を示す。ＳＰＩＣＥシュミレーションは、図６の回路及び図１の回路に対して実行され、同相信号１０３の遅延時間ＴＨＨ及びＴＬＬが計測される。
【００６０】
図１の回路は、Ｌμｍの設計条件、及び、電源電圧１．８Ｖと温度２５℃の動作条件を標準条件として動作する。製造要因の影響を与える条件として、ＳＬＯＷ条件及びＦＡＳＴ条件を想定する。
【００６１】
ＳＬＯＷ条件では、標準Ｌμｍより細く、電源電圧１．６５Ｖ、温度１２５℃に設定する。ＦＡＳＴ条件では、標準Ｌμｍより太く、電源電圧１．９５Ｖ、温度−４０℃に設定する。
【００６２】
バラツキ値は、ＳＬＯＷ条件の結果とＦＡＳＴ条件の結果との差である。図１の回路は、図６の回路に比して、遅延時間ＴＨＨが０．０７１３から０．０６６６に小さくなり、遅延時間ＴＬＬが０．０９４３から０．０７６８に小さくなるので、クロスポイント維持機能が有効に働くことを示す。
【００６３】
上記実施形態例によれば、ジッタ又は製造要因の影響で同相信号及び逆相信号の遅延又は傾きが変動すると、フリップフロップ１が同じ信号経路で同相信号１０３及び逆相信号１０２を発生することにより、遅延又は傾きの変動分が同方向に生じるので、クロスポイント維持機能が働く。ここで、製造要因の影響でトランジスタＱｎ１及びＱｎ２のオン抵抗が変動して駆動能力が変動すると、ＲＣ直列回路が第２トランジスタの駆動能力の変動分を抑えるように働くことにより、影響力が大きい同相信号１０３及び逆相信号１０２の傾きの変動分を抑えるので、高ノイズ耐性、低消費電力、及び、高速動作を実現し、アイパターン規格を満足できる。
【００６４】
図７は、本発明の第２実施形態例の信号生成回路の回路図である。本実施形態例は、製造要因の影響によるｐチャネルＭＯＳトランジスタのオン抵抗の変動に対しても、クロスポイント維持機能が作用する。本信号生成回路は、ＲＣ直列回路４及び５を有する。
【００６５】
ＲＣ直列回路４は、ｎチャネルＭＯＳトランジスタＱｎ３及びトランスファーゲートＧ３で構成される。ＲＣ直列回路５は、ｎチャネルＭＯＳトランジスタＱｎ４及びトランスファーゲートＧ４で構成される。
【００６６】
トランジスタＱｎ３及びＱｎ４は、ゲート容量が容量成分として作用し、トランスファーゲートＧ３及びＧ４（第４のトランジスタ）は、オン抵抗が抵抗成分として作用する。
【００６７】
トランジスタＱｎ３及びＱｎ４のソース及びドレインは、グランドに双方接続される。トランスファーゲートＧ３及びＧ４のｎチャネルＭＯＳトランジスタのゲートは、電源電圧ＶＤＤに接続され、トランスファーゲートＧ３及びＧ４のｐチャネルＭＯＳトランジスタのゲートは、グランドに接続される。
【００６８】
トランジスタＱｎ４のゲートは、トランスファーゲートＧ４を介して、トランジスタＱｐ１のドレインに接続される。トランジスタＱｎ３のゲートは、トランスファーゲートＧ３を介して、トランジスタＱｐ２のドレインに接続される。
【００６９】
ｐチャネルＭＯＳトランジスタは、製造要因の影響があると、オン抵抗が変動する。ＲＣ直列回路４及び５は夫々、トランジスタＱｐ２及びＱｐ１に対して、ドレインの電位上昇を遅くし、駆動能力を小さくすることにより、実効的負荷として働く。
【００７０】
製造要因の影響によりｐチャネルＭＯＳトランジスタのオン抵抗が小さくなる場合、トランジスタＱｐ１及びＱｐ２は、駆動能力が大きくなるので、ドレインの電位上昇が速くなる。
【００７１】
トランスファーゲートＧ３及びＧ４は、ｐチャネルＭＯＳトランジスタのオン抵抗が夫々小さくなる。ＲＣ直列回路４及び５は、トランジスタＱｐ１及びＱｐ２に対する実効的負荷の機能が夫々強くなり、ドレインの電位上昇を夫々遅くする。
【００７２】
製造要因の影響によりｐチャネルＭＯＳトランジスタのオン抵抗が大きくなる場合、トランジスタＱｐ１及びＱｐ２は、駆動能力が小さくなるので、ドレインの電位上昇が遅くなる。
【００７３】
トランスファーゲートＧ３及びＧ４は、ｐチャネルＭＯＳトランジスタのオン抵抗が大きくなる。ＲＣ直列回路４及びＲＣ直列回路５は、トランジスタＱｐ１及びＱｐ２に対する実効的負荷の機能が夫々弱くなり、ドレインの電位上昇を夫々速くする。
【００７４】
ＲＣ直列回路４及び５は、ＲＣ直列回路２及び３と同様に、製造要因の影響に応じて、実効的負荷の働きが作用し、相補信号の傾きの変化を抑える。
【００７５】
上記実施形態例によれば、製造要因の影響でトランジスタＱｐ１及びＱｐ２のオン抵抗が変動しても、トランジスタＱｎ１及びＱｎ２の場合と同様に、影響力が大きい同相信号１０３及び逆相信号１０２の傾きの変動分を抑えることができる。
【００７６】
図８は、本発明の第３実施形態例の信号生成回路の回路図である。本実施形態例は、クロスポイント調整を容易にする。本信号生成回路は、インバータ回路１３及び１４を有する。
【００７７】
インバータ回路１３の入力端子は、トランジスタＱｐ１のドレインに接続され、インバータ回路１４の入力端子は、トランジスタＱｐ２のドレインに接続される。インバータ回路１３及び１４は、逆相信号１０２及び同相信号１０３を夫々出力する。
【００７８】
インバータ回路１３及び１４は、逆相信号１０２及び同相信号１０３のクロスポイントが信号振幅の５０％になるように、内部回路のｎチャネルＭＯＳトランジスタ及びｐチャネルＭＯＳトランジスタのオン抵抗の比率が調整され、所定のパラメータで設計される。インバータ回路１３及び１４は、相補信号のクロスポイントを信号振幅の５０％に維持する。
【００７９】
上記実施形態例によれば、インバータ回路が逆相信号１０２及び同相信号１０３のクロスポイントを信号振幅の５０％に合わせる。このため、フリップフロップのクロスポイント調整が不要になり、設計が容易になる。
【００８０】
図９（ａ）及び（ｂ）は、本発明の第４実施形態例の信号生成回路を示す。本実施形態例は、レベルシフト機能を有する。本信号生成回路は、相補信号発生回路１Ａを有する。
【００８１】
同図（ａ）に示すように、相補信号発生回路１Ａは、電源電圧ＶＤＤに比して高い電源電圧ＶＤＤ２が供給される。トランジスタＱｐ１及びＱｐ２のソースは、電源電圧ＶＤＤ２に接続される。
【００８２】
同図（ｂ）に示すうように、信号生成回路は、電源電圧ＶＤＤの入力信号１０１から、レベルシフト機能が作用することにより、電源電圧ＶＤＤ２の逆相信号１０２及び同相信号１０３を発生する。
【００８３】
上記実施形態例によれば、レベルシフト機能が働くので、異なる電源電圧で動作する回路間の信号伝送が行える。
【００８４】
以上、本発明をその好適な実施形態例に基づいて説明したが、本発明の信号生成回路は、上記実施形態例の構成にのみ限定されるものでなく、上記実施形態例の構成から種々の修正及び変更を施した信号生成回路も、本発明の範囲に含まれる。
【００８５】
【発明の効果】
以上説明したように、本発明の信号生成回路では、ジッタ又は製造要因の影響で同相信号及び逆相信号の遅延又は傾きが変動すると、フリップフロップ１が同じ信号経路で同相信号１０３及び逆相信号１０２を発生することにより、遅延又は傾きの変動分が同方向に生じるので、クロスポイント維持機能が働く。また、製造要因の影響でトランジスタＱｎ１及びＱｎ２のオン抵抗が変動して駆動能力が変動すると、ＲＣ直列回路が第２トランジスタの駆動能力の変動分を抑えるように働くことにより、影響力が大きい同相信号１０３及び逆相信号１０２の傾きの変動分を抑える。このため、本発明の信号生成回路は、高ノイズ耐性、低消費電力、及び、高速動作を実現し、アイパターン規格を満足できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態例の信号生成回路の回路図である。
【図２】図１の信号生成回路が取り扱う各信号のタイムチャートである。
【図３】図１の信号生成回路が行うジッタに対するクロスポイント維持機能を示す。
【図４】図１の信号生成回路が行う製造要因に対するクロスポイント維持機能を示す。
【図５】ＳＰＩＣＥシュミレーション結果を示す。
【図６】一般的な相補信号発生回路を示す。
【図７】本発明の第２実施形態例の信号生成回路の回路図である。
【図８】本発明の第３実施形態例の信号生成回路の回路図である。
【図９】同図（ａ）及び（ｂ）は、本発明の第４実施形態例の信号生成回路を示す。
【図１０】同図（ａ）及び（ｂ）は、ジッタ及び製造要因による影響を示す。
【図１１】同図（ａ）及び（ｂ）は、特開平０３−２５８０１５号公報に記載の信号生成回路の回路図である。
【符号の説明】
１ フリップフロップ
２〜５ ＲＣ直列回路
６ 相補信号生成部
１１〜１４、８１ インバータ回路
８２ バッファ回路
１０１ 入力信号
１０２ 逆相信号（第２の逆相信号）
１０３ 同相信号（第２の同相信号）
１０４ 第１内部信号（第１の逆相信号）
１０５ 第２内部信号（第１の同相信号）
Claims (6)
- 入力信号から該入力信号と同相の第１の同相信号及び前記入力信号と逆相の第１の逆相信号を生成する相補信号生成部と、該相補信号生成部から第１の同相信号及び逆相信号が各ゲートに入力される一対の第１トランジスタを有し、前記第１の同相信号及び逆相信号から第２の同相信号及び第２の逆相信号からなる相補信号を出力するフリップフロップとを有する信号生成回路において、
前記一対の第１トランジスタの各ゲートと第１の電源との間に夫々接続されるＲＣ直列回路を備え、該ＲＣ直列回路の各抵抗が、前記第１トランジスタと同じ導電型の第２トランジスタのオン抵抗によって構成されることを特徴とする信号生成回路。 - 前記フリップフロップは、前記第１トランジスタの夫々と直列に接続される、第１トランジスタと逆の導電型の一対の第３トランジスタを有し、該一対の第３トランジスタのゲートとドレインとが互いにたすき掛けに接続される、請求項１に記載の信号生成回路。
- 前記第１トランジスタと前記第３トランジスタの直列接続ノードと第２の電源との間に夫々接続される別のＲＣ直列回路を備え、該別のＲＣ直列回路の各抵抗が、前記第３トランジスタと同じ導電型の第４トランジスタのオン抵抗によって構成される、請求項１又は２に記載の信号生成回路。
- 前記第２トランジスタは、該第２トランジスタと逆の導電型の第３トランジスタと並列に接続されてトランスファーゲートを構成する、請求項１又は２に記載の信号生成回路。
- 前記第２の同相信号及び第２の逆相信号を夫々入力とする一対のインバータを備える、請求項１〜４の何れかに記載の信号生成回路。
- 前記フリップフロップは、前記第１の電源とは電圧が異なる別の電源ラインに接続される、請求項１〜５の何れかに記載の信号生成回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001173533A JP3563370B2 (ja) | 2001-06-08 | 2001-06-08 | 信号生成回路 |
| US10/162,170 US6617896B2 (en) | 2001-06-08 | 2002-06-05 | Complementary signal generation circuit |
| EP02090206A EP1265361A2 (en) | 2001-06-08 | 2002-06-06 | Complementary signal generation circuit |
| TW091112386A TW550888B (en) | 2001-06-08 | 2002-06-07 | Complementary signal generation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001173533A JP3563370B2 (ja) | 2001-06-08 | 2001-06-08 | 信号生成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002368602A JP2002368602A (ja) | 2002-12-20 |
| JP3563370B2 true JP3563370B2 (ja) | 2004-09-08 |
Family
ID=19014975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001173533A Expired - Fee Related JP3563370B2 (ja) | 2001-06-08 | 2001-06-08 | 信号生成回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6617896B2 (ja) |
| EP (1) | EP1265361A2 (ja) |
| JP (1) | JP3563370B2 (ja) |
| TW (1) | TW550888B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10230168B9 (de) * | 2002-07-04 | 2004-09-16 | Infineon Technologies Ag | Pegelumsetz-Einrichtung |
| WO2005088890A1 (en) * | 2004-03-15 | 2005-09-22 | Igor Anatolievich Abrosimov | Eye tracking and expansion using oversampled signals |
| US7791397B2 (en) * | 2004-07-28 | 2010-09-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | High speed digital level shifter |
| JP4386918B2 (ja) * | 2005-02-17 | 2009-12-16 | パナソニック株式会社 | レベルシフト回路及びこれを備えた半導体集積回路 |
| JP4707099B2 (ja) * | 2005-08-23 | 2011-06-22 | ルネサスエレクトロニクス株式会社 | 差動出力回路 |
| US7449933B2 (en) * | 2005-12-20 | 2008-11-11 | Stmicroelectronics S.A. | Voltage level translator |
| JP2007258891A (ja) | 2006-03-22 | 2007-10-04 | Nec Electronics Corp | 相補信号生成回路 |
| US7640463B2 (en) * | 2006-06-30 | 2009-12-29 | Lsi Corporation | On-chip receiver eye finder circuit for high-speed serial link |
| US7902882B2 (en) * | 2008-12-29 | 2011-03-08 | Daniele Vimercati | Apparatus including a follower output buffer having an output impedance that adapts to a transmission line impedance |
| EP2461483A4 (en) * | 2009-07-29 | 2014-04-23 | Kyocera Corp | TRANSFER DOOR CIRCUIT, AND POWER COMBINATION CIRCUIT, POWER AMPLIFICATION CIRCUIT, TRANSMISSION DEVICE, AND COMMUNICATION DEVICE USING THE TRANSFER DOOR CIRCUIT |
| JP2013102095A (ja) * | 2011-11-09 | 2013-05-23 | Toshiba Corp | 半導体集積回路装置 |
| EP3934096A1 (en) * | 2020-06-29 | 2022-01-05 | Ams Ag | Driver circuit for low voltage differential signaling, lvds, line driver arrangement for lvds and method for operating an lvds driver circuit |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03258015A (ja) | 1990-03-07 | 1991-11-18 | Mitsubishi Electric Corp | 半導体集積回路 |
| JP3705880B2 (ja) * | 1996-11-28 | 2005-10-12 | 富士通株式会社 | レベルコンバータ及び半導体装置 |
-
2001
- 2001-06-08 JP JP2001173533A patent/JP3563370B2/ja not_active Expired - Fee Related
-
2002
- 2002-06-05 US US10/162,170 patent/US6617896B2/en not_active Expired - Lifetime
- 2002-06-06 EP EP02090206A patent/EP1265361A2/en not_active Withdrawn
- 2002-06-07 TW TW091112386A patent/TW550888B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TW550888B (en) | 2003-09-01 |
| EP1265361A2 (en) | 2002-12-11 |
| JP2002368602A (ja) | 2002-12-20 |
| US6617896B2 (en) | 2003-09-09 |
| US20020186060A1 (en) | 2002-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4922248B2 (ja) | Ａｃ接続を用いたレベル・シフトするためのシステムおよび方法 | |
| JP6336831B2 (ja) | インタフェース回路、それを用いた半導体集積回路 | |
| US7355446B2 (en) | Voltage conversion circuit with stable transition delay characteristic | |
| JP3563370B2 (ja) | 信号生成回路 | |
| US7777521B2 (en) | Method and circuitry to translate a differential logic signal to a CMOS logic signal | |
| US8717079B2 (en) | Flip-flop for low swing clock signal | |
| CN110932715B (zh) | 位准移位电路及操作位准移位器的方法 | |
| US7034574B1 (en) | Low-voltage differential signal (LVDS) transmitter with high signal integrity | |
| TWI792232B (zh) | 工作週期校正電路及其方法 | |
| US7109770B1 (en) | Programmable amplifiers with positive and negative hysteresis | |
| JPH08265108A (ja) | 電圧制御発振回路 | |
| US7741875B2 (en) | Low amplitude differential output circuit and serial transmission interface using the same | |
| TWI677189B (zh) | 用於產生25％工作週期之時脈的裝置 | |
| WO2012066696A1 (ja) | 遅延機能付きレベルシフト回路、デジタル－アナログ混載型半導体集積回路、及び遅延回路 | |
| JP5618275B2 (ja) | Ｃｍｏｓインバータを用いたマルチプレクサ、デマルチプレクサ、ルックアップテーブルおよび集積回路 | |
| US7414435B2 (en) | Circuit arrangement and method for converting logic signal levels and use of the circuit arrangement | |
| JP2012105135A (ja) | 差動出力回路 | |
| US20050184782A1 (en) | Differential input receiver | |
| KR100268050B1 (ko) | 딜레이 쎌 및 이를 이용한 가변주파수 링 발진회로 | |
| US11228312B1 (en) | Wide voltage range level shifter with reduced duty cycle distortion across operating conditions | |
| JP2018121224A (ja) | 可変遅延回路 | |
| KR100625182B1 (ko) | 위상반전회로 | |
| Scaletti et al. | Skew and Jitter Performance in CMOS Clock Phase Splitter Circuits | |
| JP2023030804A (ja) | ２相クロック生成回路 | |
| CN117792371A (zh) | 一种平衡转换电平时间的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040401 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040510 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040602 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080611 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140611 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |