JP3563370B2 - 信号生成回路 - Google Patents
信号生成回路 Download PDFInfo
- Publication number
- JP3563370B2 JP3563370B2 JP2001173533A JP2001173533A JP3563370B2 JP 3563370 B2 JP3563370 B2 JP 3563370B2 JP 2001173533 A JP2001173533 A JP 2001173533A JP 2001173533 A JP2001173533 A JP 2001173533A JP 3563370 B2 JP3563370 B2 JP 3563370B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transistor
- phase signal
- generation circuit
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
Landscapes
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の属する技術分野】
本発明は、信号生成回路に関し、より詳細には、高速のインターフェイスで、同相信号及び逆相信号から成る相補信号を取り扱う信号生成回路に関するものである。
【0002】
【従来の技術】
入出力バッファは、高速化が進み、現在では1GHz以上の高速動作が要求される。LVDS(Low−Voltage Differential Signals)回路は、0.4V程度の低い振幅の同相信号及び逆相信号から成る相補信号を取り扱い、高ノイズ耐性、低消費電力、及び、高速動作を実現する技術であるが、2つの問題点を有する。図10(a)及び(b)は、ジッタ及び製造要因による影響を示す。
【0003】
第1の問題点は、ジッタ又は製造要因の影響によって、クロスポイントを振幅の50%に維持することが困難なことである。クロスポイントは、同相信号及び逆相信号の交差点を示す。
【0004】
一般に、LVDS回路のような高速インターフェイスでは、アイパターン規格が定められる。現在のアイパターン規格(例えば、SONET/SDH、InfiniBand、FiberChannel等)では、振幅の50%の点にクロスポイントが設定されている。振幅50%の維持ができないと、アイパターンが歪み、規格が満足できなくなる。同図(a)を使用してこの困難な理由を説明する。
【0005】
同図(a)に示すように、LVDS回路では、ジッタの影響があると信号伝送に遅延が生じ、その変動方向が相補信号の双方で異なるため、クロスポイントP81又はP83がクロスポイントP82又はP84へ移動し、振幅50%を維持できなくなる。つまり、クロスポイント調整が難しいという問題である。
【0006】
第2の問題点は、高速インターフェイスにおいて、製造要因の影響が出ることである。同図(b)に示すように、製造要因の影響による傾きの変動分は大きく、その変動方向が相補信号の双方で異なるため、この影響を極力小さくしないと、クロスポイントが生じないか或いは大きく移動し、アイパターン規格に対するマージンを充分に確保できない。
【0007】
図11(a)及び(b)は、特開平03−258015号公報に記載の信号生成回路の回路図である。同図(a)に示すように、インバータ回路81及びバッファ回路82は、相補信号発生回路を構成し、入力信号101が双方に入力される。インバータ回路81は、入力信号101を反転して逆相信号102を発生し、バッファ回路82は、入力信号101を増幅して同相信号103を発生する。
【0008】
同図(b)に示すように、インバータ回路81は、pチャネルMOSトランジスタQp21及びnチャネルMOSトランジスタQn21が直列に接続されたものであり、バッファ回路82は、nチャネルMOSトランジスタQn22及びpチャネルMOSトランジスタQp22が直列に接続されたものである。
【0009】
【発明が解決しようとする課題】
上記従来の信号生成回路では、入力信号101は、インバータ回路81又はバッファ回路82から成る論理段数1の信号経路を夫々伝わるので、理論的には双方の信号経路上の遅延が等しくなり、逆相信号102及び同相信号103の変化点の開始時刻が双方で同じである。
【0010】
しかし、現実には、ジッタ又は製造要因による影響があると、相補信号の双方で、遅延又は波形の傾きが別々に変化する。特にこの回路では、インバータ回路81及びバッファ回路82は、クロスポイント維持機能を有していないので、アイパターン規格を満足するように、クロスポイントを調整することが難しい。
【0011】
本発明は、上記したような従来の技術が有する問題点を解決するためになされたものであり、高ノイズ耐性、低消費電力、及び、高速動作を実現し、アイパターン規格を満足できる信号生成回路を提供することを目的とする。
【0012】
【課題を解決するための手段】
上記目的を達成するため、本発明の信号生成回路は、入力信号から該入力信号と同相の第1の同相信号及び前記入力信号と逆相の第1の逆相信号を生成する相補信号生成部と、該相補信号生成部から第1の同相信号及び逆相信号が各ゲートに入力される一対の第1トランジスタを有し、前記第1の同相信号及び逆相信号から第2の同相信号及び第2の逆相信号からなる相補信号を出力するフリップフロップとを有する信号生成回路において、前記一対の第1トランジスタの各ゲートと第1の電源との間に夫々接続されるRC直列回路を備え、該RC直列回路の各抵抗が、前記第1トランジスタと同じ導電型の第2トランジスタのオン抵抗によって構成されることを特徴とする。
【0013】
本発明の信号生成回路は、ジッタ又は製造要因の影響で同相信号及び逆相信号の遅延又は傾きが変動すると、フリップフロップが同じ信号経路で第2の同相信号及び逆相信号を発生することにより、遅延又は傾きの変動分が同方向に生じるので、クロスポイント維持機能が働く。ここで、製造要因の影響で第1トランジスタのオン抵抗が変動して駆動能力が変動すると、RC直列回路が第2トランジスタの駆動能力の変動分を抑えるように働くことにより、影響力が大きい同相信号及び逆相信号の傾きの変動分を抑えるので、高ノイズ耐性、低消費電力、及び、高速動作を実現し、アイパターン規格を満足できる。
【0014】
本発明の信号生成回路では、前記フリップフロップは、一般的には前記第1トランジスタの夫々と直列に接続される、第1トランジスタと逆の導電型の一対の第3トランジスタを有し、該一対の第3トランジスタのゲートとドレインとが互いにたすき掛けに接続される。
【0015】
また、本発明の信号生成回路では、前記第2トランジスタは、該第2トランジスタと逆の導電型の第3トランジスタと並列に接続されてトランスファーゲートを構成することもできる。
【0016】
本発明の信号生成回路では、前記第1トランジスタと前記第2トランジスタの直列接続ノードと第2の電源との間に夫々接続される別のRC直列回路を備え、該別のRC直列回路の各抵抗が、前記第3トランジスタと同じ導電型の第4トランジスタのオン抵抗によって構成されることが好ましい。この場合、製造要因の影響で第3トランジスタのオン抵抗が変動しても、第1トランジスタの場合と同様に、影響力が大きい第2の同相信号及び逆相信号の傾きの変動分を抑えることができる。
【0017】
また、本発明の信号生成回路では、前記第2の同相信号及び第2の逆相信号を夫々入力とする一対のインバータを備えることが好ましい。この場合、インバータ回路が逆相信号102及び同相信号103のクロスポイントを信号振幅の50%に合わせる。このため、フリップフロップのクロスポイント調整が不要になり、設計が容易になる。
【0018】
前記フリップフロップは、前記第1の電源とは電圧が異なる別の電源ラインに接続されることも本発明の好ましい態様である。この場合、レベルシフト機能が働くので、異なる電源電圧で動作する回路間で信号の送受信が行える。
【0019】
【発明の実施の形態】
以下、本発明の実施形態例に基づいて、本発明の信号生成回路について図面を参照して説明する。図1は、本発明の第1実施形態例の信号生成回路の回路図である。本実施形態例の信号生成回路は、フリップフロップ1、RC直列回路2、3、相補信号生成部6で構成され、入力信号101に基づいて逆相信号102(第2の逆相信号)及び同相信号103(第2の同相信号)を発生し、相補信号発生回路として動作する。相補信号生成部6は、インバータ回路11及び12で構成される。
【0020】
フリップフロップ1は、pチャネルMOSトランジスタQp1とQp2(第3のトランジスタ)、及び、nチャネルMOSトランジスタQn1とQn2(第1のトランジスタ)で構成される。RC直列回路2は、pチャネルMOSトランジスタQp3及びトランスファーゲートG1で構成される。RC直列回路3は、pチャネルMOSトランジスタQp4及びトランスファーゲートG2で構成される。
【0021】
トランジスタQp3及びQp4は、ゲート容量が容量成分として作用し、トランスファーゲートG1及びG2(第2のトランジスタ)は、オン抵抗が抵抗成分として作用する。
【0022】
トランジスタQp3及びQp4のソース及びドレインは、電源電圧VDD(第1の電源)に双方接続される。トランスファーゲートG1及びG2のnチャネルMOSトランジスタのゲートは、電源電圧VDDに接続され、トランスファーゲートG1及びG2のpチャネルMOSトランジスタのゲートは、グランド(第2の電源)に接続される。
【0023】
トランジスタQp4のゲートは、トランスファーゲートG2を介して、トランジスタQn2のゲート及びインバータ回路12の出力端子に接続される。トランジスタQp3のゲートは、トランスファーゲートG1を介して、トランジスタQn1のゲート、インバータ回路11の出力端子、及び、インバータ回路12の入力端子に接続される。
【0024】
トランジスタQp1及びQp2のソースは、電源電圧VDDに接続される。
トランジスタQp1のゲートは、トランジスタQp2及びQn2のドレインに接続される。トランジスタQp2のゲートは、トランジスタQp1及びQn1のドレインに接続される。トランジスタQn1及びQn2のソースは、グランドに双方接続される。
【0025】
図2は、図1の信号生成回路が取り扱う各信号のタイムチャートである。図中の縦軸に付記された“H”、“Y”、及び、“L”は、ハイレベル、中間レベル、及び、ロウレベルを夫々示す。中間レベルは、ロウレベルからハイレベルまでの振幅の50%である。入力信号101は、Hレベル又はLレベルの変化が周期Tinで繰り返される信号であり、インバータ回路11の入力端子に入力される。
【0026】
インバータ回路11は、入力信号101を反転して第1内部信号104(第1の逆相信号)を発生し、フリップフロップ1の一方の入力端子であるトランジスタQn1のゲート、インバータ回路12の入力端子、及び、RC直列回路2のトランスファーゲートG1に入力する。
【0027】
インバータ回路12は、第1内部信号104を反転して第2内部信号105(第1の同相信号)を発生し、フリップフロップ1の他方の入力端子であるトランジスタQn2のゲート、及び、RC直列回路3のトランスファーゲートG2に入力する。第2内部信号105は、第1内部信号104に比して、インバータ回路12を経由し伝わる分だけ遅延が大きい。
【0028】
トランジスタQp1及びQp2は、ゲート及びドレインがたすきがけに接続される。フリップフロップ1は、トランジスタQp1又はQp2の何れか一方がオン状態を維持する2つの保持状態を有し、第1内部信号104又は第2内部信号105がHレベルになると、何れかの保持状態に決定される。第1内部信号104又は第2内部信号105は、周期Tinで交互にHレベルになる。
【0029】
フリップフロップ1は、決定された保持状態に基づいて、一方の出力端子であるトランジスタQn1のドレインから同相信号103を出力し、他方の出力端子であるトランジスタQn2のドレインから逆相信号102を出力する。
【0030】
第1内部信号104がHレベルの場合、トランジスタQn1は、ゲート電位が上昇し、同相信号103をLレベルにする。トランジスタQp2は、ゲート電位が下降し、逆相信号102をHレベルにする。
【0031】
第2内部信号105がHレベルの場合、トランジスタQn2は、ゲート電位が上昇し、逆相信号102をLレベルにする。トランジスタQp1は、ゲート電位が下降し、同相信号103をHレベルにする。
【0032】
RC直列回路2は、抵抗分及び容量分が直列に接続された直列回路と等価である。トランスファーゲートG1は、常にオンする。トランスファーゲートG1 のオン抵抗が、直列回路の抵抗分を構成し、トランジスタQp3のゲート容量が、直列回路の容量分を構成する。
【0033】
直列回路は、トランジスタQn1から見ると、ゲートと電源電圧VDDとの間に接続されている。RC直列回路2は、トランジスタQn1に対して、駆動能力を小さくする実効的負荷として動作する。RC直列回路3は、RC直列回路2と同様に、トランジスタQn2の実効的負荷として動作する。
【0034】
ここで、クロスポイント調整について説明する。入力信号101のレベル変化は、信号経路上の論理素子が行うレベル反転動作として伝わり、逆相信号102及び同相信号103のレベルが変化する。信号経路上の論理素子は、インバータ回路11、12、トランジスタQn1、Qn2、Qp1、又は、Qp2である。逆相信号102と同相信号103とでは、論理素子が行うレベル反転動作の回数を示す論理段数が異なる。
【0035】
入力信号101のHレベルの場合、入力信号101の立上りは、インバータ回路11、12、及び、トランジスタQn2から成る論理段数3の信号経路L1を伝わり、逆相信号102が立ち下がる。
【0036】
逆相信号102の立下りは、トランジスタQp1のレベル反転動作により、同相信号103の立上りになる。入力信号101は、信号経路L1にトランジスタQp1のレベル反転動作が加わり、論理段数4の信号経路L2を伝わる。信号経路L2は、信号経路L1に比して論理段数が1大きい。同相信号103の立上りは、逆相信号102の立下りに比して、開始時刻が遅れる。
【0037】
トランジスタQp1は、トランジスタQn2に比して、オン抵抗が小さい。同相信号103の立上りは、逆相信号102の立下りに比して、波形の傾きが大きくなる。
【0038】
入力信号101が立ち上がりYレベルになる時刻から、逆相信号102が立ち下がりYレベルになるまでの遅延時間THL、及び、同相信号103が立ち上がりYレベルになるまでの遅延時間THHが計測される。トランジスタQp1、Qp2、Qn1、及び、Qn2は、遅延時間THL及び遅延時間THHが等しくなるように、対応するpチャネル及びnチャネルのオン抵抗の比率が調整され、所定のパラメータで設計される。逆相信号102及び同相信号103は、同一時刻にYレベルとなり、クロスポイントp1又はp3を通過する。
【0039】
入力信号101のLレベルの場合、入力信号101の立下りは、インバータ回路11及びトランジスタQn1から成る論理段数2の信号経路L3を伝わり、同相信号103が立ち下がる。
【0040】
同相信号103の立下りは、トランジスタQp2のレベル反転動作により、逆相信号102の立上りになる。入力信号101は、信号経路L3にトランジスタQp2のレベル反転動作が加わり、論理段数3の信号経路L4を伝わることになる。信号経路L4は、信号経路L3に比して論理段数が1大きい。逆相信号102の立上りは、同相信号103の立下りに比して、開始時刻が遅くなる。
【0041】
トランジスタQp2は、トランジスタQn1に比して、オン抵抗が小さい。逆相信号102の立上りは、同相信号103の立下りに比して、波形の傾きが大きくなる。
【0042】
入力信号101が立ち下がりYレベルになる時刻から、逆相信号102が立ち上がりYレベルになるまでの遅延時間TLH、及び、同相信号103が立ち下がりYレベルになるまでの遅延時間TLLが計測される。トランジスタQp2及びQn1は、遅延時間TLH及び遅延時間TLLが等しくなるように、対応するpチャネル及びnチャネルのオン抵抗の比率が調整され、所定のパラメータで設計される。逆相信号102及び同相信号103は、同一時刻にYレベルとなり、クロスポイントp2又はp4を通過する。
【0043】
信号生成回路は、クロスポイント維持機能を有し、所定のパラメータで設計されたクロスポイント(振幅の50%)を維持するように制御して、ジッタ又は製造要因の影響による特性バラツキを抑える。
【0044】
図3は、図1の信号生成回路が行うジッタに対するクロスポイント維持機能を示す。ジッタの影響があると、相補信号が遅れる。実線に示すように逆相信号102と同相信号103との交差点P11及びP13は、ジッタによる影響がない場合のクロスポイントを夫々示し、点線に示すように逆相信号102と同相信号103との交差点P12及びP14は、ジッタによる影響がある場合のクロスポイントを夫々示す。
【0045】
ジッタは、相補信号発生回路の同相信号及び逆相信号を発生させる信号経路が異なると、寄生素子の影響により、同相信号と逆相信号との間で遅延時間が異なり、差を生じる現象である。
【0046】
入力信号101の立上りでジッタの影響がある場合、逆相信号102は、信号経路L1上で遅れ、同相信号103は、信号経路L2上で遅れる。信号経路L2は、全経路の大部分が信号経路L1である。
【0047】
同図に示すように、遅延時間THL及びTHHは、同じように双方とも増加する。逆相信号102の立下り及び同相信号103の立上りは双方、遅れの増加分が等しいので、実線から点線へ右に平行移動する。クロスポイントP11は、Yレベルに設定される。クロスポイントP12は、クロスポイントP11から右に平行移動するので、Yレベルに維持される。
【0048】
入力信号101の立下りでジッタの影響がある場合、同相信号103は、信号経路L3で遅延が発生し、逆相信号102は、信号経路L4で遅延が発生する。信号経路L4は、全経路の大部分が信号経路L3である。
【0049】
同図に示すように、遅延時間TLL及びTLHは、同じように増加する。同相信号103の立下り及び逆相信号102の立上りは双方、遅れの増加分が等しいので、実線から点線へ右に平行移動する。クロスポイントP13は、Yレベルに設定される。クロスポイントP14は、クロスポイントP13から右に平行移動するので、Yレベルに維持される。
【0050】
図4は、図1の信号生成回路が行う製造要因に対するクロスポイント維持機能を示す。製造要因の影響があると、nチャネルMOSトランジスタのオン抵抗が変動し、相補信号の傾きが変化する。
【0051】
実線に示すように逆相信号102と同相信号103との交差点P21は、製造要因の影響がない場合のクロスポイントを示し、点線に示すように逆相信号102と同相信号103との交差点P22及びP23は、製造要因の影響がある場合のクロスポイントを夫々示す。入力信号101の立上りでは、製造要因の影響により、逆相信号102の立下り及び同相信号103の立上りの傾きが変化する。
【0052】
製造要因の影響によりnチャネルMOSトランジスタのオン抵抗が小さくなる場合、トランジスタQn2は、オン抵抗が小さくなり、駆動能力が大きくなる。逆相信号102の立下りは、傾きが増加する。
【0053】
トランスファーゲートG2は、nチャネルMOSトランジスタのオン抵抗が小さくなる。RC直列回路3は、直列回路としての抵抗分が小さくなり、トランジスタQn2に対する実効的負荷としての機能が増加する。トランジスタQn2は、ゲートの電位上昇が遅くなるので、駆動能力が小さくなる。逆相信号102の立下りは、傾きの増加が抑えられる。同相信号103の立上りは、逆相信号102の立下りに基づいて発生されるので、同様に傾きの増加が抑えられる。
【0054】
相補信号は、互いに傾きが増加する。RC直列回路3は、相補信号の傾きの増加を抑える。クロスポイントP22は、クロスポイントP21から左に平行移動するので、Yレベルを維持する。
【0055】
製造要因の影響によりnチャネルMOSトランジスタのオン抵抗が大きくなる場合、トランジスタQn2は、オン抵抗が大きくなり、駆動能力が小さくなる。逆相信号102の立下りは、傾きが減少する。
【0056】
トランスファーゲートG2は、nチャネルMOSトランジスタのオン抵抗が大きくなる。RC直列回路3は、直列回路としての抵抗分が大きくなり、トランジスタQn2に対する実効的負荷としての機能が減少する。トランジスタQn2は、ゲートの電位上昇が速くなるので、駆動能力が大きくなる。逆相信号102の立下りは、傾きの減少が抑えられる。同相信号103の立上りは、逆相信号102の立下りに基づいて発生されるので、同様に傾きの減少が抑えられる。
【0057】
相補信号は、互いに傾きが減少する。RC直列回路3は、相補信号の傾きの減少を抑える。クロスポイントP23は、クロスポイントP21から右に平行移動するので、Yレベルを維持する。
【0058】
入力信号101の立下りでは、製造要因の影響により、同相信号103の立下り及び逆相信号102の立上りの傾きが変化する。RC直列回路2は、RC直列回路3と同様に、製造要因の影響に対して、実効的負荷として働き、相補信号の傾きの変化を抑え、上記と同様に作用する。
【0059】
図5は、SPICEシュミレーション結果を示し、図6は、一般的な相補信号発生回路を示す。SPICEシュミレーションは、図6の回路及び図1の回路に対して実行され、同相信号103の遅延時間THH及びTLLが計測される。
【0060】
図1の回路は、Lμmの設計条件、及び、電源電圧1.8Vと温度25℃の動作条件を標準条件として動作する。製造要因の影響を与える条件として、SLOW条件及びFAST条件を想定する。
【0061】
SLOW条件では、標準Lμmより細く、電源電圧1.65V、温度125℃に設定する。FAST条件では、標準Lμmより太く、電源電圧1.95V、温度−40℃に設定する。
【0062】
バラツキ値は、SLOW条件の結果とFAST条件の結果との差である。図1の回路は、図6の回路に比して、遅延時間THHが0.0713から0.0666に小さくなり、遅延時間TLLが0.0943から0.0768に小さくなるので、クロスポイント維持機能が有効に働くことを示す。
【0063】
上記実施形態例によれば、ジッタ又は製造要因の影響で同相信号及び逆相信号の遅延又は傾きが変動すると、フリップフロップ1が同じ信号経路で同相信号103及び逆相信号102を発生することにより、遅延又は傾きの変動分が同方向に生じるので、クロスポイント維持機能が働く。ここで、製造要因の影響でトランジスタQn1及びQn2のオン抵抗が変動して駆動能力が変動すると、RC直列回路が第2トランジスタの駆動能力の変動分を抑えるように働くことにより、影響力が大きい同相信号103及び逆相信号102の傾きの変動分を抑えるので、高ノイズ耐性、低消費電力、及び、高速動作を実現し、アイパターン規格を満足できる。
【0064】
図7は、本発明の第2実施形態例の信号生成回路の回路図である。本実施形態例は、製造要因の影響によるpチャネルMOSトランジスタのオン抵抗の変動に対しても、クロスポイント維持機能が作用する。本信号生成回路は、RC直列回路4及び5を有する。
【0065】
RC直列回路4は、nチャネルMOSトランジスタQn3及びトランスファーゲートG3で構成される。RC直列回路5は、nチャネルMOSトランジスタQn4及びトランスファーゲートG4で構成される。
【0066】
トランジスタQn3及びQn4は、ゲート容量が容量成分として作用し、トランスファーゲートG3及びG4(第4のトランジスタ)は、オン抵抗が抵抗成分として作用する。
【0067】
トランジスタQn3及びQn4のソース及びドレインは、グランドに双方接続される。トランスファーゲートG3及びG4のnチャネルMOSトランジスタのゲートは、電源電圧VDDに接続され、トランスファーゲートG3及びG4のpチャネルMOSトランジスタのゲートは、グランドに接続される。
【0068】
トランジスタQn4のゲートは、トランスファーゲートG4を介して、トランジスタQp1のドレインに接続される。トランジスタQn3のゲートは、トランスファーゲートG3を介して、トランジスタQp2のドレインに接続される。
【0069】
pチャネルMOSトランジスタは、製造要因の影響があると、オン抵抗が変動する。RC直列回路4及び5は夫々、トランジスタQp2及びQp1に対して、ドレインの電位上昇を遅くし、駆動能力を小さくすることにより、実効的負荷として働く。
【0070】
製造要因の影響によりpチャネルMOSトランジスタのオン抵抗が小さくなる場合、トランジスタQp1及びQp2は、駆動能力が大きくなるので、ドレインの電位上昇が速くなる。
【0071】
トランスファーゲートG3及びG4は、pチャネルMOSトランジスタのオン抵抗が夫々小さくなる。RC直列回路4及び5は、トランジスタQp1及びQp2に対する実効的負荷の機能が夫々強くなり、ドレインの電位上昇を夫々遅くする。
【0072】
製造要因の影響によりpチャネルMOSトランジスタのオン抵抗が大きくなる場合、トランジスタQp1及びQp2は、駆動能力が小さくなるので、ドレインの電位上昇が遅くなる。
【0073】
トランスファーゲートG3及びG4は、pチャネルMOSトランジスタのオン抵抗が大きくなる。RC直列回路4及びRC直列回路5は、トランジスタQp1及びQp2に対する実効的負荷の機能が夫々弱くなり、ドレインの電位上昇を夫々速くする。
【0074】
RC直列回路4及び5は、RC直列回路2及び3と同様に、製造要因の影響に応じて、実効的負荷の働きが作用し、相補信号の傾きの変化を抑える。
【0075】
上記実施形態例によれば、製造要因の影響でトランジスタQp1及びQp2のオン抵抗が変動しても、トランジスタQn1及びQn2の場合と同様に、影響力が大きい同相信号103及び逆相信号102の傾きの変動分を抑えることができる。
【0076】
図8は、本発明の第3実施形態例の信号生成回路の回路図である。本実施形態例は、クロスポイント調整を容易にする。本信号生成回路は、インバータ回路13及び14を有する。
【0077】
インバータ回路13の入力端子は、トランジスタQp1のドレインに接続され、インバータ回路14の入力端子は、トランジスタQp2のドレインに接続される。インバータ回路13及び14は、逆相信号102及び同相信号103を夫々出力する。
【0078】
インバータ回路13及び14は、逆相信号102及び同相信号103のクロスポイントが信号振幅の50%になるように、内部回路のnチャネルMOSトランジスタ及びpチャネルMOSトランジスタのオン抵抗の比率が調整され、所定のパラメータで設計される。インバータ回路13及び14は、相補信号のクロスポイントを信号振幅の50%に維持する。
【0079】
上記実施形態例によれば、インバータ回路が逆相信号102及び同相信号103のクロスポイントを信号振幅の50%に合わせる。このため、フリップフロップのクロスポイント調整が不要になり、設計が容易になる。
【0080】
図9(a)及び(b)は、本発明の第4実施形態例の信号生成回路を示す。本実施形態例は、レベルシフト機能を有する。本信号生成回路は、相補信号発生回路1Aを有する。
【0081】
同図(a)に示すように、相補信号発生回路1Aは、電源電圧VDDに比して高い電源電圧VDD2が供給される。トランジスタQp1及びQp2のソースは、電源電圧VDD2に接続される。
【0082】
同図(b)に示すうように、信号生成回路は、電源電圧VDDの入力信号101から、レベルシフト機能が作用することにより、電源電圧VDD2の逆相信号102及び同相信号103を発生する。
【0083】
上記実施形態例によれば、レベルシフト機能が働くので、異なる電源電圧で動作する回路間の信号伝送が行える。
【0084】
以上、本発明をその好適な実施形態例に基づいて説明したが、本発明の信号生成回路は、上記実施形態例の構成にのみ限定されるものでなく、上記実施形態例の構成から種々の修正及び変更を施した信号生成回路も、本発明の範囲に含まれる。
【0085】
【発明の効果】
以上説明したように、本発明の信号生成回路では、ジッタ又は製造要因の影響で同相信号及び逆相信号の遅延又は傾きが変動すると、フリップフロップ1が同じ信号経路で同相信号103及び逆相信号102を発生することにより、遅延又は傾きの変動分が同方向に生じるので、クロスポイント維持機能が働く。また、製造要因の影響でトランジスタQn1及びQn2のオン抵抗が変動して駆動能力が変動すると、RC直列回路が第2トランジスタの駆動能力の変動分を抑えるように働くことにより、影響力が大きい同相信号103及び逆相信号102の傾きの変動分を抑える。このため、本発明の信号生成回路は、高ノイズ耐性、低消費電力、及び、高速動作を実現し、アイパターン規格を満足できる。
【図面の簡単な説明】
【図1】本発明の第1実施形態例の信号生成回路の回路図である。
【図2】図1の信号生成回路が取り扱う各信号のタイムチャートである。
【図3】図1の信号生成回路が行うジッタに対するクロスポイント維持機能を示す。
【図4】図1の信号生成回路が行う製造要因に対するクロスポイント維持機能を示す。
【図5】SPICEシュミレーション結果を示す。
【図6】一般的な相補信号発生回路を示す。
【図7】本発明の第2実施形態例の信号生成回路の回路図である。
【図8】本発明の第3実施形態例の信号生成回路の回路図である。
【図9】同図(a)及び(b)は、本発明の第4実施形態例の信号生成回路を示す。
【図10】同図(a)及び(b)は、ジッタ及び製造要因による影響を示す。
【図11】同図(a)及び(b)は、特開平03−258015号公報に記載の信号生成回路の回路図である。
【符号の説明】
1 フリップフロップ
2〜5 RC直列回路
6 相補信号生成部
11〜14、81 インバータ回路
82 バッファ回路
101 入力信号
102 逆相信号(第2の逆相信号)
103 同相信号(第2の同相信号)
104 第1内部信号(第1の逆相信号)
105 第2内部信号(第1の同相信号)
Claims (6)
- 入力信号から該入力信号と同相の第1の同相信号及び前記入力信号と逆相の第1の逆相信号を生成する相補信号生成部と、該相補信号生成部から第1の同相信号及び逆相信号が各ゲートに入力される一対の第1トランジスタを有し、前記第1の同相信号及び逆相信号から第2の同相信号及び第2の逆相信号からなる相補信号を出力するフリップフロップとを有する信号生成回路において、
前記一対の第1トランジスタの各ゲートと第1の電源との間に夫々接続されるRC直列回路を備え、該RC直列回路の各抵抗が、前記第1トランジスタと同じ導電型の第2トランジスタのオン抵抗によって構成されることを特徴とする信号生成回路。 - 前記フリップフロップは、前記第1トランジスタの夫々と直列に接続される、第1トランジスタと逆の導電型の一対の第3トランジスタを有し、該一対の第3トランジスタのゲートとドレインとが互いにたすき掛けに接続される、請求項1に記載の信号生成回路。
- 前記第1トランジスタと前記第3トランジスタの直列接続ノードと第2の電源との間に夫々接続される別のRC直列回路を備え、該別のRC直列回路の各抵抗が、前記第3トランジスタと同じ導電型の第4トランジスタのオン抵抗によって構成される、請求項1又は2に記載の信号生成回路。
- 前記第2トランジスタは、該第2トランジスタと逆の導電型の第3トランジスタと並列に接続されてトランスファーゲートを構成する、請求項1又は2に記載の信号生成回路。
- 前記第2の同相信号及び第2の逆相信号を夫々入力とする一対のインバータを備える、請求項1〜4の何れかに記載の信号生成回路。
- 前記フリップフロップは、前記第1の電源とは電圧が異なる別の電源ラインに接続される、請求項1〜5の何れかに記載の信号生成回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001173533A JP3563370B2 (ja) | 2001-06-08 | 2001-06-08 | 信号生成回路 |
US10/162,170 US6617896B2 (en) | 2001-06-08 | 2002-06-05 | Complementary signal generation circuit |
EP02090206A EP1265361A2 (en) | 2001-06-08 | 2002-06-06 | Complementary signal generation circuit |
TW091112386A TW550888B (en) | 2001-06-08 | 2002-06-07 | Complementary signal generation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001173533A JP3563370B2 (ja) | 2001-06-08 | 2001-06-08 | 信号生成回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002368602A JP2002368602A (ja) | 2002-12-20 |
JP3563370B2 true JP3563370B2 (ja) | 2004-09-08 |
Family
ID=19014975
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001173533A Expired - Fee Related JP3563370B2 (ja) | 2001-06-08 | 2001-06-08 | 信号生成回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6617896B2 (ja) |
EP (1) | EP1265361A2 (ja) |
JP (1) | JP3563370B2 (ja) |
TW (1) | TW550888B (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10230168B9 (de) * | 2002-07-04 | 2004-09-16 | Infineon Technologies Ag | Pegelumsetz-Einrichtung |
WO2005088890A1 (en) * | 2004-03-15 | 2005-09-22 | Igor Anatolievich Abrosimov | Eye tracking and expansion using oversampled signals |
US7791397B2 (en) * | 2004-07-28 | 2010-09-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | High speed digital level shifter |
JP4386918B2 (ja) * | 2005-02-17 | 2009-12-16 | パナソニック株式会社 | レベルシフト回路及びこれを備えた半導体集積回路 |
JP4707099B2 (ja) * | 2005-08-23 | 2011-06-22 | ルネサスエレクトロニクス株式会社 | 差動出力回路 |
US7449933B2 (en) * | 2005-12-20 | 2008-11-11 | Stmicroelectronics S.A. | Voltage level translator |
JP2007258891A (ja) | 2006-03-22 | 2007-10-04 | Nec Electronics Corp | 相補信号生成回路 |
US7640463B2 (en) * | 2006-06-30 | 2009-12-29 | Lsi Corporation | On-chip receiver eye finder circuit for high-speed serial link |
US7902882B2 (en) * | 2008-12-29 | 2011-03-08 | Daniele Vimercati | Apparatus including a follower output buffer having an output impedance that adapts to a transmission line impedance |
EP2461483A4 (en) * | 2009-07-29 | 2014-04-23 | Kyocera Corp | TRANSFER DOOR CIRCUIT, AND POWER COMBINATION CIRCUIT, POWER AMPLIFICATION CIRCUIT, TRANSMISSION DEVICE, AND COMMUNICATION DEVICE USING THE TRANSFER DOOR CIRCUIT |
JP2013102095A (ja) * | 2011-11-09 | 2013-05-23 | Toshiba Corp | 半導体集積回路装置 |
EP3934096A1 (en) * | 2020-06-29 | 2022-01-05 | Ams Ag | Driver circuit for low voltage differential signaling, lvds, line driver arrangement for lvds and method for operating an lvds driver circuit |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03258015A (ja) | 1990-03-07 | 1991-11-18 | Mitsubishi Electric Corp | 半導体集積回路 |
JP3705880B2 (ja) * | 1996-11-28 | 2005-10-12 | 富士通株式会社 | レベルコンバータ及び半導体装置 |
-
2001
- 2001-06-08 JP JP2001173533A patent/JP3563370B2/ja not_active Expired - Fee Related
-
2002
- 2002-06-05 US US10/162,170 patent/US6617896B2/en not_active Expired - Lifetime
- 2002-06-06 EP EP02090206A patent/EP1265361A2/en not_active Withdrawn
- 2002-06-07 TW TW091112386A patent/TW550888B/zh active
Also Published As
Publication number | Publication date |
---|---|
TW550888B (en) | 2003-09-01 |
EP1265361A2 (en) | 2002-12-11 |
JP2002368602A (ja) | 2002-12-20 |
US6617896B2 (en) | 2003-09-09 |
US20020186060A1 (en) | 2002-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4922248B2 (ja) | Ac接続を用いたレベル・シフトするためのシステムおよび方法 | |
JP6336831B2 (ja) | インタフェース回路、それを用いた半導体集積回路 | |
US7355446B2 (en) | Voltage conversion circuit with stable transition delay characteristic | |
JP3563370B2 (ja) | 信号生成回路 | |
US7777521B2 (en) | Method and circuitry to translate a differential logic signal to a CMOS logic signal | |
US8717079B2 (en) | Flip-flop for low swing clock signal | |
CN110932715B (zh) | 位准移位电路及操作位准移位器的方法 | |
US7034574B1 (en) | Low-voltage differential signal (LVDS) transmitter with high signal integrity | |
TWI792232B (zh) | 工作週期校正電路及其方法 | |
US7109770B1 (en) | Programmable amplifiers with positive and negative hysteresis | |
JPH08265108A (ja) | 電圧制御発振回路 | |
US7741875B2 (en) | Low amplitude differential output circuit and serial transmission interface using the same | |
TWI677189B (zh) | 用於產生25%工作週期之時脈的裝置 | |
WO2012066696A1 (ja) | 遅延機能付きレベルシフト回路、デジタル-アナログ混載型半導体集積回路、及び遅延回路 | |
JP5618275B2 (ja) | Cmosインバータを用いたマルチプレクサ、デマルチプレクサ、ルックアップテーブルおよび集積回路 | |
US7414435B2 (en) | Circuit arrangement and method for converting logic signal levels and use of the circuit arrangement | |
JP2012105135A (ja) | 差動出力回路 | |
US20050184782A1 (en) | Differential input receiver | |
KR100268050B1 (ko) | 딜레이 쎌 및 이를 이용한 가변주파수 링 발진회로 | |
US11228312B1 (en) | Wide voltage range level shifter with reduced duty cycle distortion across operating conditions | |
JP2018121224A (ja) | 可変遅延回路 | |
KR100625182B1 (ko) | 위상반전회로 | |
Scaletti et al. | Skew and Jitter Performance in CMOS Clock Phase Splitter Circuits | |
JP2023030804A (ja) | 2相クロック生成回路 | |
CN117792371A (zh) | 一种平衡转换电平时间的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040602 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080611 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140611 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |