CN101026358B - 偏移消除放大器和其控制方法、以及使用其的显示装置 - Google Patents

偏移消除放大器和其控制方法、以及使用其的显示装置 Download PDF

Info

Publication number
CN101026358B
CN101026358B CN2007100031885A CN200710003188A CN101026358B CN 101026358 B CN101026358 B CN 101026358B CN 2007100031885 A CN2007100031885 A CN 2007100031885A CN 200710003188 A CN200710003188 A CN 200710003188A CN 101026358 B CN101026358 B CN 101026358B
Authority
CN
China
Prior art keywords
input
differential
voltage
switch
right input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007100031885A
Other languages
English (en)
Other versions
CN101026358A (zh
Inventor
入口雅夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101026358A publication Critical patent/CN101026358A/zh
Application granted granted Critical
Publication of CN101026358B publication Critical patent/CN101026358B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H03F3/45748—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit
    • H03F3/45753—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H03F3/45757—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedforward circuit
    • H03F3/45762—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedforward circuit using switching means, e.g. sample and hold
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/453—Controlling being realised by adding a replica circuit or by using one among multiple identical circuits as a replica circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45588—Indexing scheme relating to differential amplifiers the IC comprising offset compensating means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45652—Indexing scheme relating to differential amplifiers the LC comprising one or more further dif amp stages, either identical to the dif amp or not, in cascade
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45681—Indexing scheme relating to differential amplifiers the LC comprising offset compensating means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45726—Indexing scheme relating to differential amplifiers the LC comprising more than one switch, which are not cross coupled

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明提供抑制了输入电容以及元件偏差和噪声的影响的高精度的偏移消除放大器。该放大器包括差动对(M5、M6)、差动对(M3、M4)、与两个差动对共同连接的负载电路(M1、M2)、电流源(M8、M9)、放大级(103)、电容(C1)以及电容(C2)，电容(C1)与差动对(M5、M6)的晶体管(M5)的栅极连接，在数据输出期间的第一期间，输出电压(Vout)及参考电压(Vref)被输入差动对(M5、M6)的栅极中，电容(C2)与晶体管(M6)的栅极被断开，在此状态下，输出电压(Vout)被储存到电容(C1)和电容(C2)中，输入电压(Vin)被共同输入差动对(M3、M4)的栅极中，在第二期间，电容(C2)与电容(C1)被断开并与差动对(M5、M6)的晶体管(M6)的栅极连接，输出电压(Vout)及参考电压(Vref)被储存到电容(C1)和电容(C2)中，在第三期间，差动对(M5、M6)的栅极被断开输出电压(Vout)及参考电压(Vref)的供应，并输入电容(C1)和电容(C2)的储存电压，输出电压(Vout)及输入电压(Vin)被输入差动对(M3、M4)的栅极中。

Description

偏移消除放大器和其控制方法、以及使用其的显示装置
技术领域
本发明涉及偏移消除放大器，特别是涉及在抑制了噪声影响的偏移消除放大器中具有降低输入电容的电路的偏移消除放大器、以及偏移消除放大器的控制方法。
背景技术
以往，在液晶显示装置中，当驱动数据线的负载时，将运算放大器用作放大器。例如，图13所示那样的运算放大器由差动电路901和输出级放大电路903构成。其中，差动电路901包括有源负载电路和NMOS晶体管M9，所述有源负载电路由差动对和电流镜构成，所述差动对由源极被共同连接的NMOS晶体管M3、M4构成，所述电流镜由PMOS晶体管M1和PMOS晶体管M2构成，所述PMOS晶体管M1的源极与电源VDD(高位侧电源、正电源)相连，栅极与漏极相连，所述PMOS晶体管M2的源极与电源VDD相连，栅极与PMOS晶体管M1的栅极共同连接，所述NMOS晶体管M9其源极与电源VSS(低位侧电源、负电源)相连，漏极与NMOS晶体管M3、M4的共同源极连接，并在栅极上施加固定的偏压，从而构成恒流源。此外，在图13的例子中，输出级放大电路903构成为源极接地有源负载型放大电路，并包括PMOS晶体管M7和NMOS晶体管M10，所述PMOS晶体管M7的源极与电源VDD连接，栅极与差动放大电路的输出点PA连接，漏极与输出端子VOUT连接，所述NMOS晶体管M10其源极与电源VSS连接，漏极与PMOS晶体管的漏极连接，并在栅极上接收偏压VBIAS，从而构成恒流源。输入端子VIN连接在NMOS晶体管M4的栅极上，输出端子VOUT反馈连接在NMOS晶体管M3的栅极上。
输出端子VOUT的电压(输出点PB的电压)在根据输入端子VIN的 电压而确定的输出级放大电路903的PMOS晶体管M7的漏极电流和恒流源的NMOS晶体管M10的漏极电流均衡时被确定。
然而，在运算放大器中存在主要由于有源元件(晶体管)的特性偏差而产生输出偏移电压的问题。产生这种特性偏差的原因例如有MOS晶体管的氧化膜的偏差或杂质浓度的偏差，或者元件尺寸(W/L，W：沟道宽度，L：沟道长度)的偏差。这些偏差由制造工艺决定，通过对元件尺寸进行调整等的设计方面的努力是不可避免的问题。
尤其是差动电路部分的晶体管特性的偏差会作为输出偏差而显著地被表现出来。理想的是最好NMOS晶体管M3和M4的晶体管特性相同，PMOS晶体管M1和M2的晶体管特性相同。然而，实际上由于上述制造工艺的原因，晶体管特性无法完全相同。
通常来说，如设晶体管的栅极面积为S，则由差动电路部分的晶体管特性的偏差而引起的偏移电压与 
Figure G07103188520070302D000021
成正比，因此，若要降低偏移电压就必须将栅极面积取得很大。这将导致芯片面积增大，在偏移电压本身较大时存在局限性。因此，为了解决所述问题，采用了用于对输出偏移进行修正的电路(偏移消除放大器)，该电路使用了电容元件。
图14示出了以往使用的偏移消除放大器的结构，图15示出了表示其控制方法的时序图。偏移消除电路811具有偏移检测电容Coff和开关801～803。电容Coff的一端经由开口(S2)802与输入端子VIN连接，另一端与运算放大器810的反相输入端子(-)连接，开关(S1)801连接在运算放大器810的反相输入端子(-)和输出端子VOUT之间，开关(S3)803连接在电容Coff和开关S2的连接点与输出端子VOUT之间。
向运算放大器810的输入端子VIN输入的电压Vin被输入到运算放大器810的非反相输入端子(+)上。运算放大器810的输出端子VOUT被输出到外部，从而驱动外部连接的负载(省略图示)。
接着，利用图15的时序图来对图14所示的偏移消除放大器的动作进行说明。在图15中，符号S1、S2、S3分别对应于图14的开关(S1)801、开关(S2)802、开关(S3)803。一个数据输出期间包括偏移检测期间T01和偏移修正输出期间T02这两个期间。
在偏移检测期间T01，使开关S 1和开关S2成导通(ON)状态，并使开关S3成关断(OFF)状态。由此，电容Coff的一端与输入端子VIN连接，其电位被设定为输入电压Vin。由于开关S1处于导通状态，所以电容Coff的另一端的电位被设定为输出电压Vout。
因此，施加在电容Coff的端子间的电压为：
Vout-Vin＝(Vin+Voff)-Vin
＝Voff，
从而与偏移电压Voff相当的电荷被充电到电容Coff(偏移检测期间)。
在偏移修正输出期间T02，使开关S1和开关S2成关断状态，并使开关S3成导通状态。通过使开关S1和开关S2成关断状态，偏移电压Voff被保持在电容Coff上。通过使开关S3成导通状态，以期间T01的输出电压Vout为基准，朝着将电压减去偏移电压Voff的量的方向对运算放大器810的反相输入端子(-)施加作用。
其结果，输出电压Vout成为：
Vout＝(Vin+Voff)-Voff
＝Vin，
因此，修正了偏移电压，从而能够输出高精度的电压(偏移修正输出期间)。
但是，上述以往的偏移消除放大器存在如下的问题。
即，在期间T01，由于电容Coff的一端与输入端子VIN连接，所以放大器的有效输入电容增大。放大器的输入电容越小，功耗就越小。另一方面，偏移检测电容Coff由于将电压维持规定期间，并将关断开关时产生的电荷所导致的偏移误差抑制在最小限度，因而需要适当的一定程度的大小。
另外，在图14所示的偏移消除放大器的情况下，在期间T01，输入端子VIN和输出端子VOUT经由电容Coff相连接，从而构成正反馈的环，因此，当向输入端子VIN供应电压的外部电源的供应能力小时，有时输出电压将变得不稳定。
基于上述的理由，不希望在放大器的输入端子VIN上连接电容元件。
此外，例如在通过低温多晶硅工艺制造的TFT(薄膜晶体管)电路的情况下，构成该TFT电路的各个晶体管的阈值的偏差非常大，因此在图14的偏移消除放大器中不能完全修正偏移，从而存在输出偏差有残留的情形、或电路不工作的情形。
例如在专利文献1(日本专利文献特开2001-292041号公报)中记载了上述可解决输入电容增加和电路工作方面的问题的偏移消除放大器。图16示出了其电路结构，图17示出了表示其控制方法的时序图。参考图16，该电路包括：源极被共同连接并构成差动对的NMOS晶体管M5、M6；源极被共同连接并构成差动对的NMOS晶体管M3、M4；NMOS晶体管M8，其源极与电源VSS连接，漏极与差动对(M5、M6)的共同源极连接，并在栅极上接收偏压VBIAS，从而构成电流源；NMOS晶体管M9，其源极与电源VSS连接，漏极与差动对(M3、M4)的共同源极连接，并在栅极上接收偏压VBIAS，从而构成电流源；电流镜电路，包括源极与电源VDD连接且漏极与栅极相连的PMOS晶体管M1、和源极与电源VDD连接且栅极与PMOS晶体管M1的栅极相连的PMOS晶体管M2，并构成差动对(M3、M4)和差动对(M5、M6)共同的有源负载；PMOS晶体管M7，其源极与电源VDD连接，栅极与PMOS晶体管M2、M4的漏极的连接点连接，漏极与输出端子VOUT连接；以及PMOS晶体管M10，其源极与电源VSS连接，漏极与输出端子VOUT连接，并在栅极上接收偏压VBIAS；并且，在输入端子VIN和NMOS晶体管M3的栅极之间、输出端子VOUT和NMOS晶体管M3的栅极之间分别具有开关S1、S2，在NMOS晶体管M5的栅极和输出端子VOUT之间具有开关S3，在NMOS晶体管M5的栅极和电源VSS之间具有电容C1。
下面，利用图16的电路结构和图17的时序图来对专利文献1中记载的偏移消除放大器的动作进行说明。在一个数据输出期间TDATA中，在偏移检测期间T01使开关S1和开关S3成导通状态，并使开关S2成关断状态。此时，向输入端子VIN供应的输入电压Vin被同时供应给差动对(M3、M4)，因此差动对(M3、M4)相对于电流镜电路(M1、M2)起电流源的作用。并且，在差动对(M5、M6)中，晶体管M6的栅极与输 入端子VIN连接，晶体管M5的栅极与输出端子VOUT连接。此时，输出端子的电压Vout通过负反馈动作而稳定在包含由差动电路内的晶体管的特性偏差引起的偏移电压Voff的电压值(Vin+Voff)上。此时，由于在晶体管M5的栅极上连接有电容C1，因而稳定状态的Vout的电位被设定在电容上。
接着，在偏移修正输出期间T02，使开关S1和开关S3成关断状态，并使开关S2成导通状态。此时，与期间T01的电压相同的电压仍被输入给差动对(M3、M4)。并且，晶体管M4的栅极与输入端子保持连接，输出端子VOUT负反馈连接在晶体管M3的栅极上，因此，Vout稳定在与期间T01保持相同状态的电位上。即，在期间T02，输出电压Vout变为输入电压Vin，偏移得以修正。
专利文献1的偏移消除放大器的例子由于没有在放大器的输入端子VIN上连接用于检测偏移的电容元件，因而不会由于增加偏移消除电路而导致输入电容增加，并且工作稳定性好，在这两点上来说是很优异的。
此外，图18所示的图16的变形例构成为可抑制接地噪声和电源噪声的影响的结构。其结构如下：在作为差动对的一个晶体管的NMOS晶体管M6的栅极和电源VSS之间连接电容C2，并在该NMOS晶体管M6的栅极和输入端子VIN之间连接开关S6。
参考图19的时序图来说明图18的电路结构的动作。在偏移检测期间T01，开关S1、S3、S6成导通状态，开关S2成关断状态，因此，向差动对(M3、M4)输入输入电压Vin，差动对(M3、M4)对电流镜电路(M1、M2)起电流源的作用。并且，向差动对(M5、M6)分别输出电压Vout和输入电压Vin。此时，输入电压Vin被储存到电容C2中，重叠了偏移电压Vof的电压(Vin+Vof)被储存到电容C1中。
接着在偏移修正输出期间T02，开关S1、S3、S6成关断状态，开关S2成导通状态。此时，向差动对(M5、M6)的输入对分别输入电容C1和电容C2中分别储存保持的电压(Vin+Vof)和Vin，向差动对(M3、M4)的输入对分别输入输出电压Vout和输入电压Vin。图18也和图16的电路一样，能够消除输出偏移，放大输出与输入电压几乎相等 的电压。
另外，在图18的电路结构的情况下，通过配备电容C2，向差动对(M5、M6)的各差动输入中输入电容C1和C2中储存保持的电压，因此，例如当在电源VSS上产生噪声时，两个电容C1和C2中分别储存的电压将发生相同的电位变动，并且该电位变动通过差动对(M5、M6)而相抵消。
这里，利用了差动电路放大差动信号并去除相同信号的特性。由此，能够去除由VSS引起的电源噪声的影响。即，图18所示的结构可进行比图16的结构精度更高的电压输出。
此外，如专利文献2(日本专利文献特开2003-168936号公报)所示，还可以改变图18的电路结构。图20示出了该电路结构。
图20所示的结构进行了变更，以便向NMOS晶体管M6的栅极输入参考电压Vref。开关S1～S3的控制与图19所示的时序图相同。
图20和图18的不同点在于，在图20的电路结构的情况下，在偏移检测期间T01，向差动对(M5、M6)的输入对分别输入(Vref+Vof)和Vref。就是说，可任意设定参考电压供应端子VREF的参考电压Vref。
通过将该参考电压Vref设定为放大电路的输出电压范围的中间电压，可使期间T01中的输出电压Vout的电位变动量更小。因此能够缩短作为偏移消除准备时间的期间T01来确保进行修正输出的期间T02更长。
此外，作为用于缩短偏移检测期间的结构，公知有专利文献3(日本专利文献特开2005-117547号公报)的电路结构。图21示出了该电路结构，图22示出了表示开关控制的时序图。图21所示的电路结构通过将一个水平期间前(一个输出期间前)的输出电压Vout作为图20的电路结构的参考电压Vref而预先设定在电容C2中，从而实现了偏移检测期间的缩短。
下面，使用图21的电路结构图和图22的时序图对缩短偏移检测期间的原理进行说明。
将第一水平期间H1的输入电压设为Vin1，将第二水平期间H2的输入电压设为Vin2。
首先，在第一水平期间H1中的期间T02，开关S2导通，S1、S3关断。并且，此时开关S4处于关断状态。此时，根据后述的理由，偏移被修正，因此输出电压为Vout1＝Vin1。
此外，如果在期间T02内设定的期间T03的期间，开关S4导通，则输出端子VOUT将与电容C2和M6的栅极这两者连接。此时，Vout1、即Vin1被储存在电容元件C2中。如果电容元件C2的电压足够稳定，则使S4关断，在电容元件C2中保持Vout1(＝Vin1)。
转移到下一个水平期间H2。在水平期间H2的期间T01，使开关S1、S3导通，使开关S2关断。此时，向差动对(M3、M4)的输入对输入(Vin1、Vin2)，向差动对(M5、M6)的输入对输入(Vout1+Vof、Vout1)。此时，在水平期间H1的结束时刻，由于输出端Vout的电压(PB的电压)应当稳定为Vout1，所以在水平期间H2开始时，只要使输出电位改变与Vout1的差量、Vof即可，因此可缩短期间。
但是，在图21的电路结构的情况下存在在期间T03输出电压Vout变动、输出修正精度变差的问题。该问题的起因在于如以下说明的那样，在水平期间H2中的期间T03开始的前后，向差动对(M5、M6)的输入对输入的电压不同。
即，在期间T03刚要开始之前，向差动对(M5、M6)的输入对输入(Vout1+Vof1、Vout1)，向差动对(M3、M4)的输入对输入(Vout2、Vin2)，从而稳定为Vout2＝Vin2。
在期间T03刚开始后，向差动对(M5、M6)的输入对输入(Vout1+Vof1、Vout2)，而向差动对(M3、M4)的输入对仍保持输入(Vout2、Vin2)。此时，输出端子VOUT与第一差动对的非反相输入端子一侧(M6的栅极)及第二差动对的反相输入端子一侧(M5的栅极)这两者连接，从而处于施加了一部分正反馈的状态。
在水平期间H2，只有输出端子的电压Vout2可变。因此在期间T03，晶体管M6的栅极输入变为Vout2，两个差动对的漏极电流的均衡破坏。从而，期间T03内的输出电位Vout2根据差动对的输入状态而上升或下降，输出精度变差。
专利文献1：日本专利文献特开2001-292041号公报；
专利文献2：日本专利文献特开2003-168936号公报；
专利文献3：日本专利文献特开2005-117547号公报；
非专利文献1：アナログCMOS集積回路の設計·応用編、黒田忠広監訳、508頁～515頁、丸善、2003年た。
发明内容
近年来，由于在液晶显示装置中为了追求良好的显示质量而正在推进多灰度化(多色化)，因而出现了谋求精度更高的输出的问题。例如，上述图16所示那样的偏移消除放大器虽然精度高，但由于电容C1中保持的电位会因为来自地面的噪声和开关关断时产生的噪声而变动，因而在进行高精度化的方面有局限性。
图18所示的偏移消除放大器由于具有与电容C1成对的电容C2，因而在两个电容C1、C2上同样地重叠噪声，使其成为同相信号而将该噪声消除，因此精度更高。
但是，在图18所示的偏移消除放大器的情况下，由于利用来自外部电源的输入端子的电压Vin对电容C2进行充电(或放电)，因而存在运算放大器(OP amp)的有效输入电容增加的问题。输入电容需要与功耗进行权衡，并尽可能小。
因此，本发明要解决的问题是提供一种抑制输入电容、并抑制由元件偏差或噪声所带来的影响的高精度的偏移消除放大器。
此外，本发明要解决的其他问题是在上述的偏移消除放大器中提供可缩短偏移检测期间的偏移消除放大器。
本发明公开的发明作为解决问题的手段大致如下构成。在以下的结构中，括弧()内的数字和记号表示发明的实施方式中对应部分的数字和记号，当然这些仅仅用于清楚地表示其对应关系，并不用于限定本发明。
根据本发明一个方面的偏移消除放大器包括：差动级，其包括第一及第二差动对((M5、M6)及(M3、M4))和与所述第一及第二差动对的输出对共同连接的负载电路(M1、M2)；放大级(103)，其接收所述 第一及第二差动对的共同的输出信号，并向输出端子输出放大后的信号；以及第一及第二电容(C1及C2)；其中，向开关电路(S1～S6)输入控制信号，该控制信号控制向所述第一及第二差动对的输入对的信号输入。在本发明中，数据输出期间包括第一、第二以及第三期间(TC、TD、TB)。所述第一电容(C1)一直与所述第一差动对的输入对的一个输入(M5的栅极)连接。
在所述第一期间(TC)，在所述第一差动对(M5、M6)的输入对的一个输入(M5的栅极)中输入所述输出端子的电压(Vout)，在另一个输入中输入参考电压(Vref)，同时所述第二电容(C2)与所述第一差动对的输入对的另一个输入(M6的栅极)断开，在此状态下，在所述第一及第二电容(C1及C2)中共同储存所述输出端子的电压(Vout)，在所述第二差动对的输入对(M3的栅极和M4的栅极)共同输入输入端子的电压(Vin)。
在所述第二期间(TD)，所述第二电容(C2)与所述第一电容(C1)断开并与所述第一差动对的输入对的另一个输入(M6的栅极)连接，从而在所述第一及第二电容(C1及C2)中分别储存所述输出端子的电压(Vout)及所述参考电压(Vref)。在所述第二差动对的输入对(M3的栅极和M4的栅极)共同输入所述输入端子的电压(Vin)。
在所述第三期间(TB)，所述第一差动对的输入对(M5及M6的栅极)从所述输出端子的电压(Vout)以及所述参考电压(Vref)被断开，并分别输入所述第一及第二电容(C1及C2)的储存电压，在所述第二差动对的输入对的一个输入(M3的栅极)中输入所述输出端子的电压(Vout)，在另一个输入中输入所述输入端子的电压(Vin)。
在根据本发明的偏移消除放大器中，数据输出期间包括第一、第二以及第三期间(TC、TD、TB)，通过所述控制信号来控制第一至第六开关的导通/关断，在所述第一期间(TC)，所述第二及第六开关(S2、S6)成关断状态，所述输出端子的电压(Vout)经由导通状态的所述第三开关(S3)被输入到所述第一差动对的差动输入的一个输入(M6的栅极)中，所述参考电压(Vref)经由导通状态的所述第四开关(S4)被输入到 另一个输入中，所述输入端子的电压(Vin)经由导通状态的所述第一开关(S1)被输入到所述第二差动对的差动输入的一个输入(M3的栅极)中，所述输入端子的电压(Vin)被输入到另一个输入(M4的栅极)中，所述输出端子的电压(Vout)经由导通状态的所述第三、第五开关(S3、S5)被输入到所述第一及第二电容(C1及C2)中。在所述第二期间(TD)，所述第二及第五开关(S2、S5)成关断状态，所述第二电容(C2)经由导通状态的所述第六开关(S6)与所述第一差动对的差动输入的另一个输入(M6的栅极)连接，同时被输入所述参考电压(Vref)。在所述第三期间(TB)，所述第一、第三、第四、第五开关(S1、S3、S4、S5)成关断状态，所述输出端子的电压(Vout)经由导通状态的第二开关(S2)被输入到所述第二差动对的差动输入的一个输(M3的栅极)中，所述输入端子的电压(Vin)被输入到另一个输入中。
在本发明中，当将参考电压(Vref)与输入电压(Vin)关联起来从而使其按每个数据输出期间进行变化时，能够将输出电压(Vout)瞬时设定为期望的电位。另外，也可以使参考电压(Vref)与Vin相同。
根据本发明一个方面的差动放大器是如下的偏移消除放大器，该放大器包括：差动级，其包括第一及第二差动对((M5、M6)及(M3、M4))和与所述第一及第二差动对的输出对共同连接的负载电路(M1、M2)；放大级(103)，其接收所述第一及第二差动对的共同的输出信号，并向输出端子输出放大后的信号；以及第一及第二电容(C1及C2)；其中，输入控制向所述第一及第二差动对的输入对的信号输入的控制信号，数据输出期间包括第一、第二以及第三期间(TC、TD、TB)，所述第一电容(C1)一直与所述第一差动对的输入对的一个输入(M5的栅极)连接。
在所述第一期间(TC)，在所述第一差动对(M5、M6)的差动输入的一个输入(M5的栅极)中输入所述输出端子的电压(Vout)，在另一个输入(M6的栅极)中输入输入端子的电压(Vin)，在所述第二差动对的差动输入的一个输入(M3的栅极)中输入所述输出端子的电压(Vout)，在另一个输入(M4的栅极)中输入所述输入端子的电压 (Vin)，同时所述第二电容(C2)与所述第一差动对的差动输入的另一个输入(M6)断开，在此状态下，在所述第一及第二电容(C1及C2)中共同储存所述输出端子的电压(Vout)。
在所述第二期间(TD)，在所述第二差动对的差动输入的两个输入(M3的栅极和M4的栅极)中共同输入所述输入端子的电压(Vin)，所述第一及第二电容(C1及C2)断开，并且所述第二电容(C2)与所述第一差动对的差动输入的另一个输入(M6的栅极)连接，从而在所述第一及第二电容(C1及C2)中分别储存所述输出端子的电压(Vout)以及所述输入端子的电压(Vin)。
在所述第三期间(TB)，所述第一差动对的差动输入(M5及M6的栅极)从所述输出端子的电压(Vout)以及所述输入端子的电压(Vin)被断开，并分别输入所述第一及第二电容(C1及C2)的储存电压，在所述第二差动对的差动输入的一个输入(M3的栅极)中输入所述输出端子的电压(Vout)，在另一个输入(M4的栅极)中输入所述输入端子的电压(Vin)。
在根据本发明的偏移消除放大器中，具有第一至第六开关(S1～S6)，数据输出期间包括第一至第三期间(TC、TD、TB)。在所述第一期间(TC)，所述第一及第六开关(S1、S6)成关断状态，所述输出端子的电压(Vout)经由导通状态的所述第三开关(S3)被输入到所述第一差动对的差动输入的一个输入(M5的栅极)中，所述输入端子的电压(Vin)经由导通状态的所述第四开关(S4)被输入到另一个输入(M6的栅极)中，所述输出端子的电压(Vout)经由导通状态的所述第二开关(S2)被输入到所述第二差动对的差动输入的一个输入(M3的栅极)中，所述输入端子的电压(Vin)被输入到另一个输入(M4的栅极)中，所述输出端子的电压(Vout)经由导通状态的所述第三、第五开关(S3、S5)被输入到所述第一及第二电容(C1及C2)中。
在所述第二期间(TD)，所述第二及第五开关(S2、S5)成关断状态，所述第二电容(C2)经由导通状态的所述第六开关(S6)与所述第一差动对的差动输入的另一个输入(M6的栅极)连接，同时被输入输入端 子的电压(Vin)。
在所述第三期间(TB)，所述第一、第三、第四、第五开关(S1、S3、S4、S5)成关断状态，所述输出端子的电压(Vout)经由导通状态的第二开关(S2)被输入到所述第二差动对的差动输入的一个输入(M3的栅极)中，所述输入端子的电压(Vin)被输入到另一个输入(M4的栅极)中。
在本发明中，为了降低开关噪声，还配有一直处于导通状态的第七开关，其连接在所述第一差动对的差动输入的一个输入(M5的栅极)和所述第三开关(S3)的连接点、与所述第一电容(C1)之间，使所述第一及第二电容(C1及C2)的电容值相等，使所述第三及第四开关(S3及S4)的晶体管的元件尺寸相等，并且还使所述第三及第四开关(S3及S4)的控制信号相同。
发明效果
根据本发明，通过两个电容元件和两个差动对的作用可修正由元件特性的偏差或噪声引起的偏移，从而可进行高电压精度的输出。而且，根据本发明还可以在该运算放大器的结构中降低输入电容。
附图说明
图1是本发明第一实施方式的结构示意图；
图2是示出本发明第一实施方式的开关控制的一个例子的图；
图3是示出本发明第一实施方式的一个变形例的图；
图4是本发明第二实施方式的结构示意图；
图5是本发明第三实施方式的结构示意图；
图6是示出本发明第三实施方式的开关控制的一个例子的图；
图7是示出本发明第三实施方式的一个变形例的图；
图8是示出本发明第三实施方式的一个变形例的图；
图9是本发明第四实施方式的结构示意图；
图10是本发明第四实施方式中使用的开关噪声消除电路的一个例子的示意图；
图11是本发明第五实施方式的结构示意图；
图12是本发明第六实施方式的结构示意图；
图13是以往使用的运算放大器的结构示意图；
图14是以往使用的偏移消除放大器的结构示意图；
图15是示出图14所示偏移消除放大器的控制方法的时序图；
图16是专利文献1(日本专利文献特开2001-292041号公报)的第一实施方式中记载的偏移消除放大器的结构示意图；
图17是示出专利文献1(日本专利文献特开2001-292041号公报)的第一实施方式中记载的偏移消除放大器的控制方法的时序图；
图18是专利文献1(日本专利文献特开2001-292041号公报)的第四实施方式中记载的偏移消除放大器的结构示意图；
图19是示出专利文献1(日本专利文献特开2001-292041号公报)的第四实施方式中记载的偏移消除放大器的控制方法的时序图；
图20是专利文献2(日本专利文献特开2003-168936号公报)的第一实施方式中记载的偏移消除放大器的结构示意图；
图21是示出专利文献3(日本专利文献特开2005-117547号公报)的第一实施方式中记载的偏移消除放大器的结构示意图；
图22是示出专利文献3(日本专利文献特开2005-117547号公报)的第一实施方式中记载的偏移消除放大器的控制方法的时序图。
符号说明：
101  差动电路
102  偏移消除电路
103、104、203  输出级放大电路
801、802、803  开关
810  运算放大器
811、902  偏移消除电路
901  差动电路
903  输出级放大电路
904  虚拟开关电路
CH  采样电容
C1、C2  电容
Coff  偏移检测用电容
M1～M9、M21～M29、M31、M32、M41、M42  晶体管
PA  差动级输出
PB  输出级放大电路输出
PC  电容端节点
S1～S7  开关
T01  偏移检测期间
T02  偏移修正输出期间
T03  电容的充电/放电期间
TA  偏移检测期间
TB  偏移消除期间
TC  输入电容降低期间
TD  偏移充放电期间
TDATA  数据输出期间
VBIAS、VBIAS2  偏压供应端子
VCLK  开关控制时钟
VDD  电源供应端子
VIN  输入端子
VOUT  输出端子
VREF  参考电压供应端子
VSS  接地端子
Φa、Φb  开关控制时钟
具体实施方式
为了对上述的本发明进行更加详细的说明，下面参考附图进行说明。在各个图中，对于相同的结构要素标注相同的符号。
(第一实施方式)
下面，对本发明第一实施方式的电路结构进行说明。图1是本发明第一实施方式的差动放大器的结构示意图。参考图1，本实施方式中的差动放大器包括：源极被共同连接并构成差动对的NMOS晶体管M5、M6；源极被共同连接并构成差动对的NMOS晶体管M3、M4；NMOS晶体管M8，其源极与电源VSS连接，漏极与差动对(M5、M6)的共同源极连接，并在栅极上接收来自偏压供应端子VBIAS的偏压，从而构成电流源；NMOS晶体管M9，其源极与电源VSS连接，漏极与差动对(M3、M4)的共同源极连接，并在栅极上接收来自偏压供应端子VBIAS的偏压，从而构成电流源；电流镜电路，包括源极与电源VDD连接且漏极与栅极相连的PMOS晶体管M1和源极与电源VDD连接且栅极与PMOS晶体管M1的栅极相连的PMOS晶体管M2，并构成差动对(M3、M4)和差动对(M5、M6)的共同的有源负载；放大级103，接收PMOS晶体管M2和NMOS晶体管M4的漏极的连接点PA的信号，并向输出端子VOUT输出放大后的信号；电容C1、C2，它们的一端与电源VSS连接；开关S1及开关S2，分别连接在NMOS晶体管M3的栅极与输入端子VIN之间、NMOS晶体管M3的栅极与输出端子VOUT之间；开关S3，连接在NMOS晶体管M5的栅极与输出端子VOUT之间；开关S4，连接在NMOS晶体管M6的栅极与参考电压供应端子VREF之间；开关S5及开关S6，分别连接在电容C2的另一端与输出端子VOUT之间、电容C2的另一端与NMOS晶体管M6的栅极之间；开关S7，连接在电容C1的另一端与NMOS晶体管M5的栅极之间。在图1中，由差动对(M3、M4)、电流源(M9)、电流镜电路(M1、M2)、开关(S1、S2)构成了差动电路101，由差动对(M5、M6)、电流源(M8)、电容(C1、C2)、开关(S13～S7)构成了偏移消除电路102。
图2是示出在一个数据输出期间对图1的偏移消除放大器的各个开关的导通/关断控制的时序图的一个实施例，示出了对由电容C2引起的输入容量的增加进行抑制的控制方法。
当参考电压Vref按每个数据输出期间进行变化时，需要从来自外部电源的参考电压供应端子VREF向电容C2进行充分的电荷供应，但通过图2 的控制，可降低有效的输入电容。
下面，对在图2的控制下、图1的偏移消除放大器的动作进行说明。在图2中，一个数据输出期间由偏移检测期间TA和偏移消除期间TB构成。并且，偏移检测期间TA由输入电容降低期间TC和偏移充放电期间TD构成。从而由期间TC、TD、TB这三个期间构成。
首先，在期间TC中，开关S1、S3、S4、S5导通，开关S2、S6关断。此时，由于开关S6关断，电容C2与晶体管M6的栅极被断开，并且电容C2经由导通状态的开关S5而与输出端子VOUT相连。差动对(M5、M6)在其非反相输入一侧(M6的栅极)输入参考电压Vref，在反相输入一侧(M5的栅极)经由导通状态的开关S3而反馈输入输出电压Vout。此外，由于开关S1导通，因而输入电压Vin被共同输入晶体管M3、M4的栅极。
此时，输出电压Vout成为在参考电压Vref的基准上受晶体管的特性偏差影响的电压，即：
Vout＝Vref+Vof(Vof为偏移电压)。
由此，期间TC是通过将电容C2与晶体管M6的栅极断开并同时将电容C1及C2连接到输出端子VOUT上来将电容C1、C2的端子电压设定为(Vref+Vof)的预备驱动期间。
接着，在期间TD，开关S1、S3、S4、S6导通，开关S2、S5关断。此时，电容C2与输出端子VOUT被断开，并且电容C2经由开关S6而与晶体管M6的栅极相连，同时还经由开关S4而与参考电压供应端子VREF相连。其结果是，电容C2的储存电压从(Vref+Vof)变为Vref。所述电容C2的电位变化量Vof由从作为外部供应端子的VREF来的供应电荷产生，并且Vof为较小的电压，因此从外部供应较少的电荷量即可，从而可抑制有效的输入电容。
接着，在期间TB，开关S2、S6导通，开关S1、S3、S4、S5关断。
此时，在期间TD内储存的电压Vref、(Vref+Vof)分别被保持在电容C1、C2上。
由于保持在电容C1、C2上的电压分别被输入到差动对(M5、M6) 的输入对(M5、M6的栅极)上，因而输入与期间TD时相同的电压。另外，向差动对(M3、M4)的非反相输入端子(M4的栅极)输入输入电压Vin，向其反相输入端子(M3的栅极)输入输出电压Vout。
这里，向差动对(M5、M6)输入的电压在整个期间TD和期间TB内不发生变化。因此，向差动对(M3、M4)输入的电压的状态也保持与期间TD时相同的状态。由此，在期间TB，
Vout＝Vin
从而偏移被消除。
因此，在第一实施方式所示的偏移消除放大器的情况下，通过一系列的开关控制，抑制了晶体管的特性偏差和噪声等的影响，从而能够进行高精度的电压输出。
此外，通过设置将输出电压Vout临时储存在电容C2中的输入电容降低期间TC，抑制了输入电容的增加，从而能够抑制功耗的增加。
在图1中设置一直导通的开关S7的原因是为了抑制在开关S3及S4从导通变为关断时(从期间TA向TB转移时)产生的开关噪声的影响。开关噪声可通过使第一差动对(M5、M6)的每个差动输入上连接的阻抗(电容元件和晶体管的寄生电容)相同来抑制，因此，优选将开关S7与开关S6成对地进行设置。另外，使开关S6与开关S7的元件尺寸相同，并且电容C1和电容C2优选用相同的制造工艺制出，使其电容值相同。
图3是图1所示的偏移消除放大器的变形例。开关的控制以及电路的动作/作用与图1的电路相同。图1和图3的不同点仅在于开关S5的位置不同。即，在图1的情况下，在输入电容降低期间TC，电容C2经由导通状态的开关S5被充电(放电)。而在图3的情况下，在输入电容降低期间TC，电容C2经由导通状态的开关S3、S5(以及一直导通的S7)被充电(放电)。
(第二实施方式)
下面，对本发明第二实施方式的电路结构进行说明。图4是本发明第二实施方式的差动放大器的结构示意图。在图4中，第一实施方式的图1的结构中的参考电压供应端子VREF和输入端子VIN被设成同一个。即， 其与图1所示第一实施方式的不同点在开关S4的连接上。在第一实施方式中，开关S4被设置在参考电压供应端子VREF、与MOS晶体管M6的栅极和开关S6的连接点之间，但在图4所示结构的情况下，开关S4被设置在输入端子VIN、与MOS晶体管M6的栅极和开关S6的连接点之间，从而将参考电压Vref设成输入电压Vin。其他的结构与图1相同。表示一个数据输出期间内的偏移消除放大器的各个开关的导通/关断的控制的时序图与图2的控制相同。
首先，在期间TC，开关S1、S3、S4、S5导通，开关S2、S6关断。此时，电容C2与晶体管M6的栅极被断开，并经由导通状态的开关S5、S7、S3而与输出端子VOUT相连。此外，输入端子VIN连接到差动对(M5、M6)的非反相输入一侧(M6的栅极)，输出端子VOUT反馈连接到该差动对(M5、M6)的反相输入一侧(M5的栅极)。此外，输入电压Vin被共同输入到第二差动对(M3、M4)的两个输入上。
此时，输出电压Vout成为在电压Vin的基准上受晶体管的特性偏差影响的电压，即：
Vout＝Vin+Vof(Vof为偏移电压)。
由此，在期间TC，通过将电容C2与晶体管M6的栅极断开并同时将电容C1的一端和电容C2的一端连接到输出端子VOUT上来将电容的电位预驱动为Vref+Vof。
接着，在期间TD，开关S1、S3、S4、S6导通，开关S2、S5关断。此时，电容C2被从输出端子VOUT断开，并且该电容C2经由开关S6而与晶体管M6的栅极相连，同时还经由开关S4而与输入电压端子VIN相连。此时，电容C2的储存电压从(Vin+Vof)变为Vin。所述电容C2的电位变化量Vof由来自外部参考供应端子的VREF的供应电荷产生，并且Vof为较小的电压，因此从外部供应较少的电荷量即可，从而可抑制有效的输入电容。
接着，在期间TB，开关S2、S6导通，开关S1、S3、S4、S5关断。
此时，在期间TD内储存的电压Vin、(Vin+Vof)分别被保持在电容C1、C2上。由于保持在电容C1、C2上的电压被输入到差动对 (M5、M6)的输入对上，因而输入与期间TD时相同的电压。另外，向差动对(M3、M4)的非反相输入端子(M4的栅极)输入输入电压Vin，向其反相输入端子(M3的栅极)输入输出电压Vout。
这里，向差动对(M5、M6)输入的电压在整个期间TD和期间TB内不发生变化。因此，向差动对(M3、M4)输入的电压的状态也保持与期间TD时相同(Vin)的状态。由此，在期间TB，
Vout＝Vin
从而偏移被消除。
在第二实施方式中，参考输入电压Vin来在电容C1和C2中储存电位。输入电压Vin按每个数据输出期间进行变化，从而需使电容C2随之再次充电(放电)，但通过在期间TC将输出电压Vout临时储存在电容C2中，可减少从外部输入端子向电容C2供应的电荷量。由此，可降低输入电容。
因此，通过一系列的开关控制，抑制了晶体管的特性偏差和噪声等的影响，从而能够进行高精度的电压输出。此外，通过设置将输出电压Vout临时储存到电容C2中的输入电容降低期间TC，抑制了输入电容的增加，从而能够抑制功耗的增加。
虽然在专利文献3(图21)中公开了将电容C1和C2这两个电容元件用于差动对的输入中的方法，但与电容C2的连接关系和具备电容2的目的和效果均与本发明不同。
在图21的结构中，以缩短偏移消除期间为目的而具备电容C2，从而向电容C2中储存一个水平期间前的输出电位Vout。即，在图22的期间T03，经由导通状态的开关S4向电容C2中储存输出电压Vout，但此时，输出电压Vout不仅与电容C2连接，而且还与第一差动对的非反相输入一侧(M6的栅极)连接，从而被施加一部分的正反馈。
期间T03中的输出端子VOUT与差动对(M5、M6)的非反相输入一侧(M6的栅极)和差动对(M3、M4)的反相输入一侧(M3的栅极)这两者连接，因此输出精度变差。
对此，在图4的结构中，为抑制电容中所储存的噪声的影响，其配备 有电容C2。并且，为了抑制由电容C2引起的输入电容的增加，在期间TC将输出电位Vout储存到电容C2中。而且，在期间TC，通过利用开关S6断开非反相输入一侧(M6的栅极)和电容C2，来确保了输出电压Vout的工作稳定性，从而输出精度不会变差。
需补充说明的是，在上述专利文献3中，就由非反相输入端子(M6的栅极)和输出端子VOUT的连接导致的输出精度的变差、和如本发明这样利用开关S6进行断开的方法，没有任何探讨涉及。
(第三实施方式)
下面，对本发明第三实施方式的电路结构进行说明。图5是本发明第三实施方式的差动放大器的结构示意图。图5的结构与图4的结构相同，但开关控制不同。本实施方式的结构可以在抑制输入电容的增加的同时还提高转换速率以缩短偏移消除期间。
参考图5，本实施方式的差动放大器构成为由电流源(被供应VBIAS的晶体管M8)驱动的差动对(M5、M6)和由电流源(M9)驱动的差动对(M3、M4)被共同连接在负载电路上的结构。在图5中，具体的负载电路由被连接成二极管的晶体管M1和栅极与M1的栅极连接的晶体管M2构成。
差动对(M5、M6)的一个晶体管M5的栅极经由开关S3而与输出端子VOUT连接。并且，差动对(M5、M6)的另一个晶体管M6的栅极经由开关S4而与输出端子VIN连接。差动对(M3、M4)的一个晶体管M3的栅极经由开关S2而与输出端子VOUT连接，并经由开关S1而与输入端子VIN连接。差动对(M3、M4)的另一个晶体管M4的栅极直接与输出端子VIN连接。电容C1经由一直导通的开关S7而连接在晶体管M5的栅极和低电位的电源VSS之间，电容C2经由开关S6而连接在晶体管M6的栅极和低电位的电源VSS之间。此外，输出端子经由开关S5还与电容C2连接。放大级103连接在差动对(M5、M6)、差动对(M3、M4)的输出端(晶体管M2和M4的共同漏极端、PA)与输出端子VOUT(PB)之间。
图6是表示一个数据输出期间内图5所示偏移消除放大器的各个开关 的导通/关断控制的时序图的一个实施例，示出了对由电容C2引起的输入电容的增加进行抑制的控制方法。输入电压Vin按每个数据输出期间进行变化，从而需要从来自外部电源的供应端子VIN向电容2供应充分的电荷，但通过图6的控制，可降低有效的输入电容。
下面，对图5的偏移消除放大器在图6的控制下的动作进行说明。在图6中，一个数据输出期间由偏移检测期间TA和偏移消除期间TB构成。并且，偏移检测期间TA由输入电容降低期间TC和偏移充放电期间TD构成。从而由期间TC、TD、TB这三个期间构成。
首先，在期间TC中，开关S2、S3、S4、S5导通，开关S1、S6关断。此时，电容C2与晶体管M6的栅极被断开，并且电容C2经由导通状态的开关S5而与输出端子VOUT相连。差动对(M5、M6)在其非反相输入一侧(M6的栅极)输入输入电压Vin，在反相输入一侧(M5的栅极)反馈输入输出电压Vout。此外，差动对(M3、M4)也在其非反相输入端子(M4的栅极)上输入输入电压Vin，在反相输入端子(M5的栅极)上反馈输入输出电压Vout。
此时，输出电压Vout成为在输入电压Vin的基准上受晶体管的特性偏差影响的电压，即：
Vout＝Vin+Vof。
由此，期间TC是通过将电容C2与晶体管M6的栅极断开并同时将电容C1及C2连接到输出端子VOUT上来将电容的电位预驱动为Vin+Vof的期间。
接着，在期间TD，开关S1、S3、S4、S6导通，开关S2、S5关断。此时，电容C2与输出端子VOUT被断开，并且电容C2经由导通状态的开关S6而与晶体管M6的栅极相连，同时经由导通状态的开关S4而与输入端子VIN相连。
此时，电容C2的储存电压从Vin+Vof变为Vin。所述电容C2的电位变化量Vof由从作为外部供应端子的VIN来的供应电荷产生，并且Vof为较小的电压，因此从外部供应较少的电荷量即可，从而可抑制有效的输入电容。
接着，在期间TB，开关S2、S6导通，开关S1、S3、S4、S5关断。
此时，在电容C1、C2上，分别保持在期间TD内储存的电压Vin、Vin+Vof。由于在差动对(M5、M6)的输入上输入电容中保持的电压，因而输入与期间TD时相同的电压。另外，向差动对(M3、M4)的非反相输入端子(M4的栅极)输入输入电压Vin，向其反相输入端子(M3的栅极)输入输出电压Vout。
这里，向差动对(M5、M6)的输入对输入的电压在整个期间TD和期间TB内不发生变化。因此，向差动对(M3、M4)的输入对输入的电压的状态也保持与期间TD时相同的状态。由此，在期间TB内，
Vout＝Vin，
从而偏移被消除。
在本实施方式中，通过在期间TC内将差动对(M5、M6)、差动对(M3、M4)均反馈连接来提高转换速率，从而可将期间TC设定为更短的期间。此外，当从期间TC向期间TD转移时，输出电压Vout只变化较小的电压Vof，因此也可以将期间TD设定为较短的期间。由此，可缩短偏移检测期间。
从而，在第三实施方式所示的偏移消除放大器的情况下，通过一系列的控制，抑制了晶体管的特性偏差和噪声等的影响，从而能够进行高精度的电压输出。此外，通过设置输入电容降低期间TC来将输出电压Vout临时储存在电容C2中，从而可抑制输入电容的增加，并能够抑制功耗的增加。而且，由于在两个差动对上施加了反馈，因而可缩短偏移检测期间。
图7和图8是图5所示的偏移消除放大器的变形例。开关的控制以及电路的动作/作用与图5的电路相同。图5和图7以及图8的不同点仅在于开关S5的位置不同。即，在图5的情况下，电容C2经由导通状态的开关S5被充电(放电)。而在图7的情况下，电容C2经由导通状态的开关S3、S5(以及一直导通的S7)被充电(放电)。
在图8的情况下，电容C2经由导通状态的开关S2、S5被充电(放电)。图7和图8的效果与图5相同。
(第四实施方式)
下面，对本发明第四实施方式的电路结构进行说明。图9是本发明第四实施方式的差动放大器的结构示意图。图9所示的结构在抑制输入电容的增加的同时，由于还具备开关噪声消除电路因而实现了精度更高的输出。
图9所示的结构是第一实施方式(图1)的变形，其与图1的不同点在于还具有进行开关噪声的消除动作的开关S3B、S4B。开关的控制与图2相同，开关S3B、S4B分别被开关S3、S4的控制信号的反相信号控制。即，当开关S3、S4成导通状态时，开关S3B、S4B成关断状态，当开关S3、S4成关断状态时，开关S3B、S4B成导通状态。
如果对开关噪声进行补充说明的话，产生噪声的主要原因有开关关断时的沟道电荷注入和时钟馈通这两点。沟道电荷注入是当开关关断时晶体管反转层内的电荷流入源极和漏极端子中的效应。
另外，时钟馈通是由于时钟跳变通过晶体管的栅-漏或栅-源交叠电容漏出到采样电容上而产生的误差电压。
例如，在MOS开关中，当晶体管的栅极输入端的信号VCLK为关断时，如果假设基于沟道电荷注入的电荷各以二分之一的量分配到源极和漏极上，则由沟道电荷注入而引起的电压误差ΔV可用公式(1)来表示。
ΔV = WLC OX ( V DD - V in - V TH ) 2 C H - - - ( 1 )
这里，W是沟道宽度，L是沟道长度，VDD是电源电压，Vin是输入电压，VTH是晶体管的阈值电压，CH是采样电容值，COX是每单位面积的栅极氧化膜电容值。
另外，由时钟馈通引起的电压误差ΔV可用公式(2)来表示。
ΔV = V CK WLC OV WC OV + C H - - - ( 2 )
这里，COV是每单位栅极宽度的交叠电容。
从公式(1)和(2)可知，若要降低开关噪声，就需要将采样电容 CH增大到一定程度上。
此外，由沟道电荷注入而引起的电压误差与输入电压Vin有关，但由时钟馈通而引起的电压误差与输入电压Vin无关。
接着，结合使用图10对为了消除上述开关噪声而配备的图9的开关S3B和S4B的作用进行说明。图10的(a)是仅用PMOS晶体管构成的开关电路。图10的(b)是仅用NMOS晶体管构成的开关电路。图10的(c)是用PMOS和NMOS晶体管构成的开关电路。晶体管M31(或M41)与图9的开关S3和S4对应，晶体管M32(或M42)与图9的开关S3B和S4B对应。
首先，在偏移检测期间TA，开关S3和S4导通，因此会在电容C1和C2上设定规定的电位。如果使用图10所示的记号进行说明的话，则开关控制时钟Φa为高(HIGH)电平，Φb为低(LOW)电平，M31(M41)的漏-源极成导通状态。
接着，在偏移消除期间TB，开关S3和S4变为关断状态，开关S3B和S4B变为导通状态。
如果使用图10所示的记号进行说明的话，则开关控制时钟Φa为低电平，Φb为高电平，M31(M41)的漏-源极成非导通状态。当M31(M41)从导通状态转为非导通状态时，M31(M41)的沟道电荷被分配给漏-源极，并且时钟通过晶体管的电容耦合而传播，从而产生开关噪声。
但是，由于从输入反相时钟的M32(M42)产生电荷，以抵消由开关噪声产生的电荷，因而可抑制开关噪声。这里，晶体管M32(M42)的栅极宽度优选为M31(M41)的栅极宽度的一半。在上述专利文献1中记载了有关这些开关噪声消除的讨论。
但是，在图10所示的噪声消除电路中，虽能够减小由开关噪声引起的电位误差的绝对值，但存在局限性。虽然可通过将沟道宽度设置为二分之一来完全抑制时钟馈通，但就沟道电荷注入来说，由于沟道电荷不限于按二分之一的量均匀分配在源-漏极上，所以对于该电荷的分配，难以正确地建模。当不能抑制由沟道电荷注入造成的影响时，即便在进行消除之后也会残留与输入电压具有相关性的噪声，最终将会成为偏移消除放大器偏 移的一个原因。
在图9的电路结构中，通过在利用开关S3B和S4B的作用减少从期间TC向期间TD转移时产生的开关S3和S4的开关噪声的绝对值的基础上，向差动对(M5、M6)分别输入电容C1和C2的储存电位，可进一步抑制开关噪声。
因此，第四实施方式中示出的偏移消除放大器几乎完全抵消了开关噪声，并通过一系列的开关控制，抑制了晶体管的特性偏差和噪声等的影响，从而可进行精度更高的电压输出。由于通过开关S3B和S4B的作用可进行精度更高的输出，因此在实际的设计中具有可减小电容C1和C2的电容值的效果。
(第五实施方式)
下面，对本发明第五实施方式的电路结构进行说明。图11是本发明第五实施方式的差动放大器的结构示意图。在图11的结构中，将第一实施方式(图1)的放大级103更改为了放大级104。在图11中，放大级104是其输入对被连接在第一差动对(M5、M6)的输出对和第二差动对(M3、M4)的输出对的一个共同连接点和另一个共同连接点上、其输出端子被连接在VOUT上的差动放大级。放大级104的作用与放大级103的作用相同。
(第六实施方式)
下面，对本发明第六实施方式的电路结构进行说明。图12是本发明第六实施方式的差动放大器的结构示意图。在图12的结构中，将本发明第一实施方式的图1所示运算放大器和极性相反地构成的运算放大器组合在一起。各个开关的控制与图2相同。
参考图12，包括：NMOS的差动对(M5、M6)、(M3、M4)；和PMOS的差动对(M25、M26)、(M23、M24)。更详细地说，包括：PMOS的负载电路(由M1和M2构成的电流镜电路)，与差动对(M5、M6)、(M3、M4)共同连接；电流源(在栅极上输入VBIAS的NMOS晶体管M8、M9)，分别向差动对(M5、M6)、(M3、M4)供应电流；NMOS的负载电路(由M21和M22构成的电流镜电路)，与差动对 (M25、M26)、(M23、M24)共同连接；电流源(在栅极上输入VBIAS2的PMOS晶体管M28、M29)，分别向差动对(M25、M26)、(M23、M24)供应电流；放大级103，接收差动对(M5、M6)、(M3、M4)的共同的输出信号；放大级203，接收差动对(M25、M26)、(M23、M24)的共同的输出信号。差动对(M5、M6)的输入(栅极)对与差动对(M25、M26)的输入(栅极)对分别连接，差动对(M3、M4)的输入(栅极)对与差动对(M23、M24)的输入(栅极)对分别连接。电容C1和C2、以及开关的连接结构与图1的结构相同，包括：电容C1、C2，它们的一端与电源VSS连接；开关S1、S2，连接在NMOS晶体管M3的栅极与VIN、以及NMOS晶体管M3的栅极与VOUT之间；开关S3，连接在NMOS晶体管M5的栅极与VOUT之间；开关S4，连接在参考电压VREF与NMOS晶体管M6的栅极之间；开关S5、S6，连接在电容C2的另一端与VOUT、以及电容C2的另一端与NMOS晶体管M6的栅极之间；开关S7，连接在电容C1的另一端与NMOS晶体管M5的栅极之间。
在本实施例中进行图2所示的开关控制。在数据输出期间的第一期间TC，第二及第四差动对的一个差动输入经由导通状态的开关S1与输入端子VIN连接，另一个差动输入与输入端子VIN连接，第一及第三差动对的一个差动输入经由导通状态的开关S3与输出端子VOUT连接，另一个差动输入经由导通状态的开关S4与参考电压供应端子VREF连接。另外，一端与低电位电源VSS连接的电容C1、C2的另一端分别经由开关连接在第一及第三差动对的差动输入上，从而在电容C1、C2的双方中储存输出电压Vout。
在第二期间TD，开关S5成关断状态，开关S6成导通状态。此时，电容C2的连接从与输出端子VOUT相连切换为与参考电压供应端子VREF相连，因此参考电压Vref经由导通状态的开关S4及S6被储存到电容C2中。在期间TC，由于在电容C2中储存了Vout、即(Vref+Vof)的电压，因而，在期间TD只要向电容C2进行偏移电压量Vof的充电(放电)即可，从而能够减少自外部端子的电荷供应量。
在第三期间TB，开关S1、S3、S4、S5成关断状态。此时，第二及第四差动对的一个经由导通状态的开关S2与输出端子VOUT连接，另一个与输入端子VIN连接。
这里，向第一及第三差动对输入的电压在整个期间TD、TB内不发生变化。从而，向第二及第四差动对输入的电压的状态也保持与期间TD时相同的状态。由此，在期间TB，Vout＝Vin，从而偏移被消除。
在图12中，NMOS的第一及第二差动对的输入对与PMOS的第三及第四差动对的输入对分别相连，并且输入晶体管具有两种极性，但电容可以保持C1及C2这两种。此外，由于是Rail-to-Rail(轨至轨)结构，因而能够在宽广的输出电压范围内高速驱动负载。另外，也可以在放大级103和104之间设置浮动电流源等联络级来产生相互作用。
以上对本发明的实施方式以及具体实施例进行了说明。但本发明不限于上述实施方式的结构，无庸置疑，本发明还包括本领域技术人员在本发明的范围内可进行的各种变形和修改。

Claims (24)

1.一种偏移消除放大器，其特征在于，包括：
差动级，包括第一及第二差动对和负载电路，该负载电路与所述第一及第二差动对的输出对共同连接；
放大级，接收所述第一及所述第二差动对的共同的输出信号，并向输出端子输出放大后的信号；
第一及第二电容；以及
开关电路，输入控制信号，并对信号输入向所述第一差动对的输入对以及所述第二差动对的输入对的连接进行切换控制；
数据输出期间以第一至第三期间的顺序包括该三个期间，所述第一电容在所述数据输出期间一直与所述第一差动对的输入对的一个输入连接，
在所述第一期间，
在向所述第一差动对的输入对的一个输入中输入所述输出端子的电压、在另一个输入中输入参考电压、在所述第二差动对的输入对中共同地输入输入端子的电压、所述第二电容与所述第一差动对的输入对的另一个输入断开的状态下，在所述第一及第二电容中共同储存所述输出端子的电压，
在所述第二期间，
在所述第一差动对的输入对的一个输入中输入所述输出端子的电压，在另一个输入中输入所述参考电压，在所述第二差动对的输入对中共同地输入所述输入端子的电压，从而在所述第一电容中储存所述输出端子的电压，所述第二电容与所述第一电容断开并与所述第一差动对的输入对的另一个输入相连接，从而储存所述参考电压，
在所述第三期间，
所述第一差动对的输入对从所述输出端子的电压以及所述参考电压被断开，在所述第一差动对的输入对的一个输入中输入所述第一电容的储存电压，在另一个输入中输入所述第二电容的储存电压，在所述第二差动对的输入对的一个输入中输入所述输出端子的电压，在另一个输入中输入所述输入端子的电压。
2.如权利要求1所述的偏移消除放大器，其特征在于，所述开关电路包括：
第一开关，控制所述第二差动对的输入对的一个输入与所述输入端子之间的连接；
第二开关，控制所述第二差动对的输入对的一个输入与所述输出端子之间的连接；
第三开关，控制所述第一差动对的输入对的一个输入与所述输出端子之间的连接；
第四开关，控制所述参考电压的供应端子与所述第一差动对的输入对的另一个输入之间的连接；
第五开关，控制所述第二电容与所述输出端子之间的连接；以及
第六开关，控制所述第二电容与所述第一差动对的输入对的另一个输入之间的连接；
所述第一至第六开关通过输入到各自的控制端子中的所述控制信号而被导通/关断控制。
3.如权利要求2所述的偏移消除放大器，其特征在于，
在所述第一期间，所述第一、第三、第四、第五开关成导通状态，所述第二及第六开关成关断状态，
在所述第二期间，所述第一、第三、第四、第六开关成导通状态，所述第二及第五开关成关断状态，
在所述第三期间，所述第一、第三、第四、第五开关成关断状态，所述第二及第六开关成导通状态。
4.如权利要求1所述的偏移消除放大器，其特征在于，所述开关电路包括：
第一开关，控制所述第二差动对的输入对的一个输入与所述输入端子之间的连接；
第二开关，控制所述第二差动对的输入对的一个输入与所述输出端子之间的连接；
第三开关，控制所述第一差动对的输入对的一个输入与所述输出端子之间的连接；
第四开关，控制所述参考电压的供应端子与所述第一差动对的输入对的另一个输入之间的连接；
第五开关，控制所述第一电容和所述第一差动对的输入对的一个输入的连接点与所述第二电容之间的连接；以及
第六开关，控制所述第二电容与所述第一差动对的输入对的另一个输入之间的连接；
所述第一至第六开关通过输入到各自的控制端子中的所述控制信号而被导通/关断控制。
5.如权利要求4所述的偏移消除放大器，其特征在于，
在所述第一期间，所述第一、第三、第四、第五开关成导通状态，所述第二及第六开关成关断状态，
在所述第二期间，所述第一、第三、第四、第六开关成导通状态，所述第二及第五开关成关断状态，
在所述第三期间，所述第一、第三、第四、第五开关成关断状态，所述第二及第六开关成导通状态。
6.如权利要求1至5中任一项所述的偏移消除放大器，其特征在于，
所述参考电压在一个所述数据输出期间内是恒定的，其按每个所述数据输出期间来进行变化，
所述第二电容中储存的电压按每个所述数据输出期间进行变化。
7.如权利要求1至5中任一项所述的偏移消除放大器，其特征在于，将所述参考电压设为与所述输入端子的电压相同。
8.一种偏移消除放大器，其特征在于，包括：
差动级，包括第一及第二差动对和负载电路，该负载电路与所述第一及第二差动对的输出对共同连接；
放大级，接收所述第一及所述第二差动对的共同的输出信号，并向输出端子输出放大后的信号；
第一及第二电容；以及
开关电路，输入控制信号，并对信号输入向所述第一差动对的输入对以及所述第二差动对的输入对的连接进行切换控制；
数据输出期间以第一至第三期间的顺序包括该三个期间，所述第一电容在所述数据输出期间一直与所述第一差动对的输入对的一个输入连接，
在所述第一期间，
在向所述第一差动对的输入对的一个输入中输入所述输出端子的电压、在另一个输入中输入输入端子的电压、在所述第二差动对的输入对的一个输入中输入所述输出端子的电压、在另一个输入中输入所述输入端子的电压、所述第二电容与所述第一差动对的输入对的另一个输入断开的状态下，在所述第一及第二电容中共同储存所述输出端子的电压，
在所述第二期间，
在所述第一差动对的输入对的一个输入中输入所述输出端子的电压，在另一个输入中输入所述输入端子的电压，在所述第二差动对的输入对共同输入所述输入端子的电压，从而在所述第一电容中储存所述输出端子的电压，所述第二电容与所述第一电容断开并与所述第一差动对的输入对的另一个输入相连接，从而储存所述输入端子的电压，
在所述第三期间，
所述第一差动对的输入对从所述输出端子的电压以及所述输入端子的电压被断开，在所述第一差动对的输入对的一个输入中输入所述第一电容的储存电压，在另一个输入中输入所述第二电容的储存电压，在所述第二差动对的输入对的一个输入中输入所述输出端子的电压，在另一个输入中输入所述输入端子的电压。
9.如权利要求8所述的偏移消除放大器，其特征在于，所述开关电路包括：
第一开关，控制所述第二差动对的输入对的一个输入与所述输入端子之间的连接；
第二开关，控制所述第二差动对的输入对的一个输入与所述输出端子之间的连接；
第三开关，控制所述第一差动对的输入对的一个输入与所述输出端子之间的连接；
第四开关，控制所述输入端子与所述第一差动对的输入对的另一个输入之间的连接；
第五开关，控制所述第二电容与所述输出端子之间的连接；以及
第六开关，控制所述第二电容与所述第一差动对的输入对的另一个输入之间的连接；
所述第一至第六开关通过输入到各自的控制端子中的所述控制信号而被导通/关断控制。
10.如权利要求9所述的偏移消除放大器，其特征在于，
在所述第一期间，所述第二、第三、第四、第五开关成导通状态，所述第一及第六开关成关断状态，
在所述第二期间，所述第一、第三、第四、第六开关成导通状态，所述第二及第五开关成关断状态，
在所述第三期间，所述第一、第三、第四、第五开关成关断状态，所述第二及第六开关成导通状态。
11.如权利要求8所述的偏移消除放大器，其特征在于，所述开关电路包括：
第一开关，控制所述第二差动对的输入对的一个输入与所述输入端子之间的连接；
第二开关，控制所述第二差动对的输入对的一个输入与所述输出端子之间的连接；
第三开关，控制所述第一差动对的输入对的一个输入与所述输出端子之间的连接；
第四开关，控制所述输入端子与所述第一差动对的输入对的另一个输入之间的连接；
第五开关，控制所述第一电容和所述第一差动对的输入对的一个输入的连接点与所述第二电容之间的连接；以及
第六开关，控制所述第二电容与所述第一差动对的输入对的另一个输入之间的连接；
所述第一至第六开关通过输入到各自的控制端子中的所述控制信号而被导通/关断控制。
12.如权利要求11所述的偏移消除放大器，其特征在于，
在所述第一期间，所述第二、第三、第四、第五开关成导通状态，所述第一及第六开关成关断状态，
在所述第二期间，所述第一、第三、第四、第六开关成导通状态，所述第二及第五开关成关断状态，
在所述第三期间，所述第一、第三、第四、第五开关成关断状态，所述第二及第六开关成导通状态。
13.如权利要求8所述的偏移消除放大器，其特征在于，所述开关电路包括：
第一开关，控制所述第二差动对的输入对的一个输入与所述输入端子之间的连接；
第二开关，控制所述第二差动对的输入对的一个输入与所述输出端子之间的连接；
第三开关，控制所述第一差动对的输入对的一个输入与所述输出端子之间的连接；
第四开关，控制所述输入端子与所述第一差动对的输入对的另一个输入之间的连接；
第五开关，控制所述第二差动对的输入对的一个输入与所述第二电容之间的连接；以及
第六开关，控制所述第二电容与所述第一差动对的输入对的另一个输入之间的连接；
所述第一至第六开关通过输入到各自的控制端子中的所述控制信号而被导通/关断控制。
14.如权利要求13所述的偏移消除放大器，其特征在于，
在所述第一期间，所述第二、第三、第四、第五开关成导通状态，所述第一及第六开关成关断状态，
在所述第二期间，所述第一、第三、第四、第六开关成导通状态，所述第二及第五开关成关断状态，
在所述第三期间，所述第一、第三、第四、第五开关成关断状态，所述第二及第六开关成导通状态。
15.如权利要求2、4、9、11、13中任一项所述的偏移消除放大器，其特征在于，还包括一直处于导通状态的第七开关，用于控制所述第一差动对的输入对的一个输入和所述第三开关的连接点与所述第一电容之间的连接。
16.如权利要求1至5、以及8至14中任一项所述的偏移消除放大器，其特征在于，所述第一电容和所述第二电容通过相同的制造工艺而形成，并且电容值彼此相同。
17.如权利要求2、4、9、11、13中任一项所述的偏移消除放大器，其特征在于，分别构成所述第三及第四开关的晶体管的元件尺寸相同。
18.如权利要求2、4、9、11、13中任一项所述的偏移消除放大器，其特征在于，对所述第三开关的导通/关断状态进行控制的控制信号和对所述第四开关的导通/关断状态进行控制的控制信号是相同的信号。
19.如权利要求2、4、9、11、13中任一项所述的偏移消除放大器，其特征在于，
所述第三开关具有在栅极接收第一控制信号的第一晶体管，
所述第四开关具有在栅极接收第二控制信号的第二晶体管，
所述偏移消除放大器包括：
导电类型与所述第一晶体管相同的第三晶体管，其连接在所述第一差动对的输入对的一个输入和所述第三开关之间；以及
导电类型与所述第二晶体管相同的第四晶体管，其连接在所述第一差动对的输入对的另一个输入和所述第四开关之间；
其中，所述第三晶体管的漏极与源极被短路，并在栅极输入所述第一控制信号的反相信号，
所述第四晶体管的漏极与源极被短路，并在栅极输入所述第二控制信号的反相信号。
20.如权利要求1至5、以及8至14中任一项所述的偏移消除放大器，其特征在于，所述放大级由差动放大电路构成，该差动放大电路的输入对连接在所述第一差动对的输出对和所述第二差动对的输出对之间的连接点对上，其输出端子连接在所述输出端子上。
21.如权利要求1至5、以及8至14中任一项所述的偏移消除放大器，其特征在于，还包括：
极性与所述第一及第二差动对不同的第三及第四差动对；
另一负载电路，共同连接在所述第三及第四差动对上；
第三及第四电流源，分别向所述第三及第四差动对供应电流；以及
另一放大级，接收所述第三及第四差动对的共同的输出信号，并向输出端子输出放大后的信号，
所述第一差动对的输入对的一个输入与所述第三差动对的输入对的一个输入连接，所述第一差动对的输入对的另一个输入与所述第三差动对的输入对的另一个输入连接，
所述第二差动对的输入对的一个输入与所述第四差动对的输入对的一个输入连接，所述第二差动对的输入对的另一个输入与所述第四差动对的输入对的另一个输入连接。
22.一种偏移消除放大器的控制方法，其特征在于，
所述偏移消除放大器包括：
差动级，包括第一及第二差动对和负载电路，该负载电路与所述第一及第二差动对的输出对共同连接；
放大级，接收所述第一及所述第二差动对的共同的输出信号，并向输出端子输出放大后的信号；以及
第一及第二电容；
所述偏移消除放大器输入控制信号，该控制信号对信号输入向所述第一及第二差动对的输入对的连接进行切换控制，
所述第一电容在数据输出期间一直与所述第一差动对的输入对的一个输入连接，
在所述控制方法中，数据输出期间以第一至第三期间的顺序包括该三个期间，
所述控制方法包括：
在所述第一期间进行控制的工序，以便在向所述第一差动对的输入对的一个输入中输入所述输出端子的电压、在另一个输入中输入参考电压、在所述第二差动对的输入对中共同地输入输入端子的电压、所述第二电容与所述第一差动对的输入对的另一个输入断开的状态下，在所述第一及第二电容中共同储存所述输出端子的电压；
在所述第二期间进行控制的工序，以便在所述第一差动对的输入对的一个输入中输入所述输出端子的电压，在另一个输入中输入所述参考电压，在所述第二差动对的输入对中共同地输入所述输入端子的电压，从而在所述第一电容中储存所述输出端子的电压，所述第二电容与所述第一电容断开并与所述第一差动对的输入对的另一个输入连接，从而储存所述参考电压；
在所述第三期间进行控制的工序，以便所述第一差动对的输入对从所述输出端子的电压以及所述参考电压被断开，在所述第一差动对的输入对的一个输入中输入所述第一电容的储存电压，在另一个输入中输入所述第二电容的储存电压，在所述第二差动对的输入对的一个输入中输入所述输出端子的电压，在另一个输入中输入所述输入端子的电压。
23.一种偏移消除放大器的控制方法，其特征在于，
所述偏移消除放大器包括：
差动级，包括第一及第二差动对和负载电路，该负载电路与所述第一及第二差动对的输出对共同连接；
放大级，接收所述第一及所述第二差动对的共同的输出信号，并向输出端子输出放大后的信号；以及
第一及第二电容；
所述偏移消除放大器输入控制信号，该控制信号对信号输入向所述第一及第二差动对的输入对的连接进行切换控制，
所述第一电容在数据输出期间一直与所述第一差动对的输入对的一个输入连接，
在所述控制方法中，数据输出期间以第一至第三期间的顺序包括该三个期间，
所述控制方法包括：
在所述第一期间进行控制的工序，以便在向所述第一差动对的输入对的一个输入中输入所述输出端子的电压、在另一个输入中输入输入端子的电压、在所述第二差动对的输入对的一个输入中输入所述输出端子的电压、在另一个输入中输入所述输入端子的电压、所述第二电容与所述第一差动对的输入对的另一个输入断开的状态下，在所述第一及第二电容中共同储存所述输出端子的电压；
在所述第二期间进行控制的工序，以便在所述第一差动对的输入对的一个输入中输入所述输出端子的电压，在另一个输入中输入所述输入端子的电压，在所述第二差动对的输入对共同输入所述输入端子的电压，从而在所述第一电容中储存所述输出端子的电压，所述第二电容与所述第一电容断开并与所述第一差动对的输入对的另一个输入连接，从而储存所述输入端子的电压；
在所述第三期间进行控制的工序，以便所述第一差动对的输入对从所述输出端子的电压以及所述输入端子的电压被断开，在所述第一差动对的输入对的一个输入中输入所述第一电容的储存电压，在另一个输入中输入所述第二电容的储存电压，在所述第二差动对的输入对的一个输入中输入所述输出端子的电压，在另一个输入中输入所述输入端子的电压。
24.一种显示装置，包括输入灰度电压并驱动与显示元件连接的数据线的放大电路，其特征在于，
所述放大电路具有权利要求1至21中任一项记载的所述偏移消除放大器。
CN2007100031885A 2006-02-24 2007-02-25 偏移消除放大器和其控制方法、以及使用其的显示装置 Expired - Fee Related CN101026358B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006048649 2006-02-24
JP2006-048649 2006-02-24
JP2006048649A JP4821364B2 (ja) 2006-02-24 2006-02-24 オフセットキャンセルアンプ及びそれを用いた表示装置、並びにオフセットキャンセルアンプの制御方法

Publications (2)

Publication Number Publication Date
CN101026358A CN101026358A (zh) 2007-08-29
CN101026358B true CN101026358B (zh) 2011-08-24

Family

ID=38549728

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100031885A Expired - Fee Related CN101026358B (zh) 2006-02-24 2007-02-25 偏移消除放大器和其控制方法、以及使用其的显示装置

Country Status (3)

Country Link
US (1) US7535294B2 (zh)
JP (1) JP4821364B2 (zh)
CN (1) CN101026358B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310959A (ja) * 2005-04-26 2006-11-09 Nec Corp 差動増幅器及び表示装置のデータドライバ並びに差動増幅器の駆動方法
EP1982213A2 (en) * 2006-02-10 2008-10-22 Marisa Di Varalli Marisa & C. S.A.S. Method of establishing interpersonal relations, and suitable device to implement such a method
EP2124333B1 (en) * 2008-05-23 2013-01-02 Zoran Corporation Comparator circuit
JP2010171490A (ja) * 2009-01-20 2010-08-05 Renesas Electronics Corp 演算増幅器、半導体装置、及び表示装置
JP2010283713A (ja) * 2009-06-08 2010-12-16 Sanyo Electric Co Ltd オフセットキャンセル回路
WO2011092768A1 (ja) * 2010-02-01 2011-08-04 パナソニック株式会社 演算増幅回路、信号駆動装置、表示装置及びオフセット電圧調整方法
EP2772821B1 (en) * 2013-02-27 2016-04-13 ams AG Low dropout regulator
CN104579206B (zh) * 2014-07-30 2017-08-08 上海华虹宏力半导体制造有限公司 差分放大电路及运算放大器
US10177713B1 (en) * 2016-03-07 2019-01-08 Ali Tasdighi Far Ultra low power high-performance amplifier
US10491167B1 (en) * 2016-03-07 2019-11-26 Ali Tasdighi Far Low noise amplifier running fast at ultra low currents
US10453404B2 (en) * 2016-08-17 2019-10-22 Semiconductor Energy Laboratory Co., Ltd. Display method, display device, display module, and electronic device
CN108156565B (zh) * 2016-12-02 2020-10-30 矽统科技股份有限公司 传感装置
JP6981774B2 (ja) * 2017-05-09 2021-12-17 ラピスセミコンダクタ株式会社 スイッチトキャパシタ増幅回路、電圧増幅方法及び赤外線センサ装置
CN107634758A (zh) * 2017-09-15 2018-01-26 北京华大九天软件有限公司 一种锁相环低噪声源端开关电荷泵
KR20200131550A (ko) * 2019-05-14 2020-11-24 에스케이하이닉스 주식회사 반도체 장치의 데이터 감지 회로
CN111682853B (zh) * 2020-06-15 2023-05-16 电子科技大学 一种电容耦合斩波放大器的交替电容网络
JP7460459B2 (ja) 2020-06-17 2024-04-02 日清紡マイクロデバイス株式会社 増幅装置
CN112274158B (zh) * 2020-09-30 2022-07-05 清华大学 一种生物电位记录器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1595796A (zh) * 2003-07-23 2005-03-16 日本电气株式会社 差分放大器及数据驱动器和显示装置
CN1677845A (zh) * 2004-03-29 2005-10-05 日本电气株式会社 放大电路及显示装置
CN1677846A (zh) * 2004-03-29 2005-10-05 日本电气株式会社 差动放大器、数字/模拟转换器和显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4306196A (en) * 1980-01-14 1981-12-15 Bell Telephone Laboratories, Incorporated Operational amplifier with offset compensation
US4322687A (en) * 1980-05-19 1982-03-30 Bell Telephone Laboratories, Incorporated Operational amplifier with improved offset correction
US4365204A (en) * 1980-09-08 1982-12-21 American Microsystems, Inc. Offset compensation for switched capacitor integrators
JP3102020B2 (ja) * 1990-08-15 2000-10-23 日本電気株式会社 演算増幅回路
JP3108941B2 (ja) * 1991-08-06 2000-11-13 セイコーエプソン株式会社 演算増幅回路
JP2857949B2 (ja) * 1991-11-01 1999-02-17 株式会社デンソー 差動増幅器のオフセット電圧補償回路
TW427053B (en) * 1999-03-10 2001-03-21 Nat Science Council Low voltage switched capacitor integrator having offset voltage compensation and the filter using the same
US6087897A (en) * 1999-05-06 2000-07-11 Burr-Brown Corporation Offset and non-linearity compensated amplifier and method
JP2001292041A (ja) * 2000-04-07 2001-10-19 Fujitsu Ltd オペアンプおよびそのオフセットキャンセル回路
JP3625194B2 (ja) * 2001-06-22 2005-03-02 松下電器産業株式会社 オフセット補償機能付きコンパレータおよびオフセット補償機能付きｄ／ａ変換装置
JP4629279B2 (ja) * 2001-08-17 2011-02-09 富士通セミコンダクター株式会社 オフセットキャンセル機能を有するオペアンプ
JP3998465B2 (ja) * 2001-11-30 2007-10-24 富士通株式会社 ボルテージホロワ及びそのオフセットキャンセル回路並びに液晶表示装置及びそのデータドライバ
JP4068040B2 (ja) * 2003-10-10 2008-03-26 富士通株式会社 オペアンプ、ラインドライバおよび液晶表示装置
JP4188931B2 (ja) * 2005-03-09 2008-12-03 富士通マイクロエレクトロニクス株式会社 演算増幅器及び演算増幅器のオフセット電圧キャンセル方法
JP4887657B2 (ja) * 2005-04-27 2012-02-29 日本電気株式会社 アクティブマトリクス型表示装置及びその駆動方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1595796A (zh) * 2003-07-23 2005-03-16 日本电气株式会社 差分放大器及数据驱动器和显示装置
CN1677845A (zh) * 2004-03-29 2005-10-05 日本电气株式会社 放大电路及显示装置
CN1677846A (zh) * 2004-03-29 2005-10-05 日本电气株式会社 差动放大器、数字/模拟转换器和显示装置

Also Published As

Publication number Publication date
US20070200620A1 (en) 2007-08-30
CN101026358A (zh) 2007-08-29
US7535294B2 (en) 2009-05-19
JP2007228388A (ja) 2007-09-06
JP4821364B2 (ja) 2011-11-24

Similar Documents

Publication Publication Date Title
CN101026358B (zh) 偏移消除放大器和其控制方法、以及使用其的显示装置
CN100536326C (zh) 差动放大器与数字/模拟转换器以及显示装置
CN101043207B (zh) 差动放大器、数模转换器以及显示装置
CN100483937C (zh) 放大电路及显示装置
JP4246177B2 (ja) オフセット補正回路およびオペアンプ回路
JP4234159B2 (ja) オフセット補正装置、半導体装置および表示装置ならびにオフセット補正方法
US7482845B2 (en) Output buffer circuit
US8004350B2 (en) Impedance transformation with transistor circuits
JPH0927722A (ja) ゲイン可変増幅装置
JPH0918253A (ja) 演算増幅回路
JPH03117908A (ja) オフセット電圧平衡演算増幅器
CN102113216B (zh) 电容负载驱动电路和具备该电容负载驱动电路的显示装置
CN101030765B (zh) 信号放大器
JP2005033780A (ja) 半導体集積回路
CN101558557A (zh) 对栅极泄漏不敏感的电流镜电路
US20180348805A1 (en) Bias Current Generator
US7626428B2 (en) Buffer circuit with reduced power consumption
JP2002057537A (ja) 補償Ｖｇｓを具えたソースフォロワ
KR100922926B1 (ko) 액정표시장치의 구동장치 및 그 구동방법
JPH06318399A (ja) サンプルホールド回路装置
US9892765B2 (en) Circuit for injecting compensating charge in a bias line
CN115903981A (zh) 一种动态基准电压放大集成电路
CN117055675A (zh) 一种高速双通道跟踪保持电路
EP1901425B1 (en) Amplifier with increased bandwidth and method thereof
Roy et al. A 9 bit 400 MHz CMOS double-sampled sample-and-hold amplifier

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110824

Termination date: 20140225