CN101026155B - 薄膜器件 - Google Patents

薄膜器件 Download PDF

Info

Publication number
CN101026155B
CN101026155B CN2007100841740A CN200710084174A CN101026155B CN 101026155 B CN101026155 B CN 101026155B CN 2007100841740 A CN2007100841740 A CN 2007100841740A CN 200710084174 A CN200710084174 A CN 200710084174A CN 101026155 B CN101026155 B CN 101026155B
Authority
CN
China
Prior art keywords
thin
conductor layer
film device
terminal electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007100841740A
Other languages
English (en)
Other versions
CN101026155A (zh
Inventor
桑岛一
宫崎雅弘
古屋晃
伊东正弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN101026155A publication Critical patent/CN101026155A/zh
Application granted granted Critical
Publication of CN101026155B publication Critical patent/CN101026155B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Measuring Fluid Pressure (AREA)

Abstract

薄膜器件；薄膜器件具有：衬底；在该衬底上依次层叠的绝缘层、下部导体层、电介质膜、绝缘层、上部导体层以及保护层；四个端子电极。四个端子电极与上部导体层端面的一部分、以及与该端面连续的上部导体层上表面的一部分接触。保护膜具有4个凹部。这些凹部为从保护膜的外缘中与这些凹部对应的部分以外的部分向内侧凹陷的形状，并使上部导体层上表面的与四个端子电极接触的一部分露出。四个凹部放置四个端子电极的一部分。

Description

薄膜器件
技术领域
本发明涉及具有导体层和与该导体层连接的端子电极的薄膜器件。
背景技术
近年来，随着移动电话机等高频电子设备的小型化、薄型化的要求，要求安装在高频电子设备上的电子部件的小型化、厚度薄。在电子部件上构成为，使用薄膜形成技术在衬底上形成绝缘层或者导体层。在本申请中，将这样使用薄膜形成技术所形成的电子部件称为薄膜器件。
在薄膜器件中，设置将导体层连接到外部电路上用的端子电极。此处，将薄膜器件中的端子电极以外的部分称为器件主体。连接在端子电极上的导体层例如以如下方式形成：包含布线部分，该布线部分的端面在器件主体的侧面露出。此时，端子电极例如配置在器件主体的侧面上，以便与布线部分的端面连接。
以下，对在器件主体的侧面配置有端子电极的薄膜器件的一例制造方法进行说明。在该制造方法中，首先，在一枚晶片(衬底)上形成与多个薄膜器件对应的导体层等，由此，制作薄膜器件用基础结构体。该基础结构体含有分别成为器件主体的多个器件主体预定部。此外，在基础结构体上，在相邻的器件主体预定部之间设定除去预定部。然后，在除去预定部的位置切断基础结构体，由此，使多个器件主体预定部分离，制作出多个器件主体。这样，切断基础结构体，由此，形成器件主体的侧面，并且，在该侧面上，与端子电极连接的布线部分的端面露出。然后，在器件主体的侧面形成端子电极。
但是，为了薄膜器件的小型化、厚度薄，对减薄导体层等层很有效。但是，在如上所述的制造方法中，若使导体层较薄，则与端子电极连接的布线部分的端面面积减小。其结果是，存在如下问题：导体层和端子电极的接触区域的面积减小，难以确保导体层与端子电极的连接可靠性。
为了避免如上所述的问题，考虑使布线部分的宽度增大，由此，使布线部分的端面面积增大。但是，此种情况下，存在如下问题：在薄膜器件中，布线部分的密度降低，薄膜器件的小型化较困难，或者，布线部分的阻抗偏离所希望的值，薄膜器件的特性恶化。
在特开平10-163002号公报中记载了如下技术：在衬底上配置内部导体膜、在内部导体膜的端面上连接有外部端子电极的芯片型电子部件中，使内部导体膜的端面相对于衬底的切断面倾斜。
此外，在特开平11-3833号公报中记载了如下技术：在衬底上配置电极、在电极的端面上连接有外部端子的电子部件中，使衬底上的电极的端面相对于衬底的切断面倾斜。
此外，在特开平4-37105号公报中记载了如下技术：在衬底上层叠：一对内部电极层、配置在该一对内部电极层间的电介质层、覆盖内部电极层以及电介质层的保护膜，在衬底的侧面配置与内部电极层连接的外部电极层。在特开平4-37105号公报中记载了如下技术：在衬底的侧面附近，内部电极层的上表面的一部分不被保护膜覆盖而露出，使外部电极层与内部电极层的上表面的一部分和端面相连接。
此外，在特开平2-121313号公报中记载了如下技术：在衬底上交替地层叠三层以上的内部电极层和两层以上的电介质层，由保护膜覆盖内部电极层和电介质层，在衬底的侧面，配置了与内部电极层连接的外部电极。在特开平2-121313号公报中记载了如下技术：在衬底的侧面附近，内部电极层上表面的一部分不被保护膜覆盖而露出，使外部电极与内部电极层上表面的一部分和端面连接。
此外，在特开平5-129149号公报中记载了如下技术：在衬底上交替地层叠四层内部电极和四层薄膜电介质，由无机绝缘膜以及树脂层覆盖内部电极以及薄膜电介质，在衬底的侧面配置了与内部电极连接的外部电极。在特开平5-129149号公报中记载了如下技术：在衬底的侧面附近，内部电极上表面的一部分不被无机绝缘膜以及树脂层覆盖而露出，使外部电极与内部电极上表面的一部分和端面连接。
在以下的说明中，可以将特开平10-163002号公报中的外部端子电极、特开平11-3833号公报中的外部端子、特开平4-37105号公报中的外部电极层、特开平2-121313号公报中以及特开平5-129149号公报中的外部电极的任意一个均称为端子电极。
如上所述，在器件主体的侧面配置有端子电极的薄膜器件中，若使导体层较薄，则连接到端子电极上的布线部分的端面面积减小，其结果是，存在如下问题：导体层和端子电极接触的区域的面积减小，难以确保导体层与端子电极的连接可靠性。
若按照特开平10-163002号公报或者特开平11-3833号公报2个文献中记载的技术，能够使导体层和端子电极的接触区域的面积增加，但是，其面积增加量很少。因此，在如上所述两篇文献记载的技术中，难以充分确保导体层与端子电极的连接可靠性。
根据特开平4-37105号公报、特开平2-121313号公报、特开平5-129149号公报这三篇文献中记载的技术，与端子电极只与导体层的端面接触的情况相比，能够大幅度增加导体层和端子电极相接触的面积。但是，在将如上所述三篇文献中记载的技术应用到所有的薄膜器件中的情况下，产生如下问题。即，在如上所述三篇文献记载的技术中，难以正确地控制端子电极的形状或者位置，产品之间端子电极的形状或者位置偏差容易变大。若产品之间端子电极的形状或者位置有偏差，则端子电极和导体层之间的电磁耦合或者电容耦合的大小产生偏差，存在薄膜器件的电特性偏差的可能。此外，特别是端子电极数较多的情况下，若产品之间端子电极的形状或者位置有偏差，则相邻的端子电极间的距离产生偏差，其结果是，薄膜器件的电特性产生偏差，或者，相邻的端子电极间产生短路。端子电极的数越多、薄膜器件的小型化越发展，这些问题越显著。
发明内容
本发明的目的在于提供一种具有导体层以及与该导体层连接的端子电极的薄膜器件，即，能够提高导体层和端子电极的连接可靠性，并能够抑制端子电极的形状或者位置偏差的薄膜器件。
本发明的薄膜器件具有衬底、保护膜、端子电极。衬底具有相互朝向相反侧的第一以及第二面、和连接第一面和第二面的侧面。保护膜配置成一个面与衬底的第一面相对置。导电层具有与衬底的第一面相对置的下表面、其相反侧的上表面、连接下表面和上表面的端面，并配置在衬底第一面与保护膜之间。端子电极连接在导体层。此外，端子电极与导体层端面的一部分、以及与该端面连续的导体层上表面的一部分接触。保护膜具有凹部，所述凹部为从所述保护膜的外缘中的对应于所述凹部的部分以外的部分向内侧凹陷的形状，使导体层的上表面中与端子电极接触的所述一部分露出，并放置端子电极的一部分。
在本发明的薄膜器件中，端子电极与导体层的端面的一部分、以及与该端面连续的导体层上表面的一部分接触。保护膜的凹部使与导体层上表面的与端子电极相接触的所述一部分露出，并放置端子电极的一部分。
在本发明的薄膜器件中，从上方观察保护膜时，保护膜外缘中的与凹部对应的部分以外的部分配置在与位于保护膜正下方的面的外缘相重叠的位置。或者，从上方观察保护膜时，保护膜外缘中的与凹部对应的部分以外的部分配置在比位于保护膜正下方的面的外缘更靠近内侧。
在本发明的薄膜器件中，端子电极还可以与衬底侧面的一部分接触。
在本发明的薄膜器件中，端子电极还可以与衬底第一面的一部分接触。
在本发明的薄膜器件中，端子电极还可以与衬底第一面的一部分和衬底侧面的一部分接触。
在本发明的薄膜器件中，端子电极还可以具有配置在衬底第一面和导体层之间的绝缘层。该绝缘层具有与衬底第一面对置的下表面、其相反侧的上表面、连接下表面和上表面的端面。
在本发明的薄膜器件中，端子电极还可以与绝缘层端面的一部分接触。
在本发明的薄膜器件中，端子电极还可以与绝缘层上表面的一部分接触。
在本发明的薄膜器件中，端子电极还可以与绝缘层上表面的一部分和绝缘层端面的一部分接触。
在本发明的薄膜器件中，端子电极还可以与绝缘层端面的一部分和衬底侧面的一部分接触。
在本发明的薄膜器件中，端子电极还可以与绝缘层端面的一部分和衬底第一面的一部分接触。
在本发明的薄膜器件中，端子电极还可以与绝缘层端面的一部分、衬底第一面的一部分、以及衬底侧面的一部分接触。
在本发明的薄膜器件中，端子电极还可以与绝缘层上表面的一部分、绝缘层端面的一部分、衬底侧面的一部分接触。
在本发明的薄膜器件中，端子电极还可以与绝缘层上表面的一部分、绝缘层端面的一部分、衬底第一面的一部分接触。
在本发明的薄膜器件中，端子电极还可以与绝缘层上表面的一部分、绝缘层端面的一部分、衬底第一面的一部分、衬底侧面的一部分接触。
在本发明的薄膜器件中，端子电极与导体层端面的一部分、以及与该端面连续的导体层上表面的一部分接触。由此，按照本发明，能够增大导体层与端子电极的接触区域的面积，其结果是，能够提高导体层与端子电极的连接可靠性。此外，在本发明中，保护膜的凹部使导体层上表面的与端子电极接触的所述一部分露出，并放置端子电极的一部分。由此，按照本发明，能够抑制端子电极的形状或者位置的偏差。
本发明的其他的目的、特征以及利益能够根据以下的说明充分理解。
附图说明
图1是本发明第一实施方式的薄膜器件的平面图。
图2是表示本发明第一实施方式的薄膜器件所包含的上部导体层的平面图。
图3是表示本发明第一实施方式的薄膜器件所包含的下部导体层的平面图。
图4是以图1到图3中以4-4线表示的薄膜器件的剖面图。
图5是以图1到图3中以5-5线表示的薄膜器件的剖面图。
图6是表示本发明第一实施方式的薄膜器件的电路结构的电路图。
图7是表示本发明第一实施方式的薄膜器件制造方法的一个步骤的剖面图。
图8是表示与图7所示步骤连续的步骤的剖面图。
图9是表示与图8所示步骤连续的步骤的剖面图。
图10是表示与图9所示步骤连续的步骤的剖面图。
图11是表示与图10所示步骤连续的步骤的剖面图。
图12是表示与图11所示步骤连续的步骤的剖面图。
图13是表示与图12所示步骤连续的步骤的剖面图。
图14是本发明第一实施方式的第一变形例的薄膜器件的平面图。
图15是本发明第一实施方式的第二变形例的薄膜器件的平面图。
图16是本发明第一实施方式的第三变形例的薄膜器件的平面图。
图17是本发明第一实施方式的第四变形例的薄膜器件的平面图。
图18是本发明第一实施方式的第五变形例的薄膜器件的平面图。
图19是本发明第一实施方式的第六变形例的薄膜器件的平面图。
图20是本发明第一实施方式的第七变形例的薄膜器件的平面图。
图21是本发明第二实施方式的薄膜器件的剖面图。
图22是表示本发明第二实施方式的薄膜器件制造方法的一个步骤的剖面图。
图23是表示与图22连续的步骤的剖面图。
图24是本发明第二实施方式的第一变形例的薄膜器件的平面图。
图25是本发明第二实施方式的第二变形例的薄膜器件的平面图。
图26是本发明第二实施方式的第三变形例的薄膜器件的平面图。
图27是本发明第二实施方式的第四变形例的薄膜器件的平面图。
图28是本发明第三实施方式的薄膜器件的剖面图。
图29是表示本发明第三实施方式的薄膜器件制造方法的一个步骤的剖面图。
图30是表示与图29所示步骤连续的步骤的剖面图。
图31是本发明第三实施方式的第一变形例的薄膜器件的平面图。
图32是本发明第三实施方式的第二变形例的薄膜器件的平面图。
图33是本发明第三实施方式的第三变形例的薄膜器件的平面图。
图34是本发明第三实施方式的第四变形例的薄膜器件的平面图。
图35是本发明第三实施方式的第五变形例的薄膜器件的平面图。
具体实施方式
第一实施方式
以下参照附图对本发明的实施方式进行详细地说明。首先，参照图6对本发明第一实施方式的薄膜器件的电路结构进行说明。图6是表示本实施方式的薄膜器件的电路结构的电路图。
如图6所示，本实施方式的薄膜器件1具有进行信号输入输出的两个输入输出端子101、102和三个电感器111、112、113。
薄膜器件1还具有设置在电感器111的一端与地之间电容器121、设置在电感器112的一端与地之间的电容器122、设置在电感器113的一端与地之间的电容器123、设置在电感器111的一端与电感器112一端之间的电容器124、设置在电感器112的一端与电感器113一端之间的电容器125、设置在电感器111的一端与电感器113一端之间的电容器126。
输入输出端子101与电感器111的一端连接。输入输出端子102与电感器113的一端连接。电感器111、112、113各自的另一端接地。
然后，对本实施方式的薄膜器件1的作用进行说明。本实施方式的薄膜器件1具有带通滤波器的功能。在对薄膜器件1的输入输出端子101输入了信号的情况下，选择性地从输入输出端子102输出该信号中的预定频带内的频率信号。相反，在对输入输出端子102输入了信号的情况下，选择性地从输入输出端子101输出该信号中的预定频带内的频率信号。
然后，参照图1到图5对本实施方式的薄膜器件1的结构进行说明。图1是薄膜器件1的平面图。图2是薄膜器件1所包含的上部导体层的平面图。图3是薄膜器件1所包含的下部导体层的平面图。图4以及图5分别是薄膜器件1的剖面图。图4是图1到图3中以4-4线表示的剖面。图5是图1到图3中以5-5线表示的剖面。
如图4以及图5所示，薄膜器件1具有衬底2和配置在该衬底2上的绝缘层3。如图3所示，薄膜器件1还具有配置在绝缘层3上的下部导体层41～45。
如图4以及图5所示，薄膜器件1还具有以覆盖绝缘层3以及下部导体层41～45的大部分的方式配置的电介质膜5、和配置在该电介质膜5上的绝缘层6。如图2所示，薄膜器件1还具有大部分配置在绝缘膜6上的上部导体层71～76。
如图4以及图5所示，薄膜器件1还具有以覆盖绝缘膜6以及上部导体层71～76的大部分的方式配置的保护膜8。如图1所示，薄膜器件1还具有四个端子电极11～14。端子电极11构成图6中的输入输出端子101。端子电极12构成图6中的输入输出端子102。端子电极13、14接地。
此处，将薄膜器件1中的端子电极11～14以外的部分称为器件主体1B。器件主体1B大致构成长方体形状，具有上表面(保护膜8的上表面)1a、底面(衬底2的下表面)1b、连接这些上表面1a和底面1b的四个侧面1c～1f。端子电极11～14以分别与侧面1c～1f的一部分接触的方式进行配置。
衬底2例如由绝缘材料(电介质材料)构成。构成衬底2的绝缘材料可以是无机材料，也可以是有机材料。作为构成衬底2的绝缘材料，例如可以使用Al2O3。此外，衬底2可以由半导体材料构成。
绝缘层3由绝缘材料构成。构成绝缘层3的绝缘材料可以是无机材料，也可以是有机材料。作为构成绝缘层3的无机材料，例如可以使用Al2O3。作为构成绝缘层3的有机材料，例如可以使用树脂。此种情况下，树脂可以是热可塑性树脂和热固化性树脂的任意一种。绝缘层3上表面的表面粗糙度比衬底2上表面的表面粗糙度小。因此，绝缘层3具有减小下部导体层41～45的基底的表面粗糙度的功能。在绝缘层3上吸收衬底2的上表面的凹凸，可实现绝缘层3上表面的平坦。因此，优选绝缘层3的厚度在0.1～10μm的范围内。在衬底2由绝缘材料构成，并且，其上表面的表面粗糙度充分小的情况下，可以不设置绝缘层3，而在衬底2上直接配置下部导体层41～45。
下部导体层41～45、上部导体层71～76、端子电极11～14由导电材料构成。优选下部导体层41～45的厚度在5～10μm的范围内。优选上部导体层71～76的厚度在5～10μm的范围内。考虑到在角部或者台阶差上不产生端子电极11～14的断线，优选端子电极11～14的厚度在0.5～10μm的范围内。
电介质膜5由电介质材料(绝缘材料)构成。构成电介质膜5的电介质材料优选是无机材料。作为构成电介质膜5的电介质材料，例如，可以使用Al2O3、Si4N3或者SiO2。电介质膜5的厚度优选在0.02～1μm的范围内，进一步优选在0.05～0.5μm的范围内。
绝缘层6和保护膜8都由绝缘材料构成。构成绝缘层6和保护膜8的各绝缘材料可以是无机材料，也可以是有机材料。作为构成绝缘层6和保护膜8的无机材料，例如，可以使用Al2O3。作为构成绝缘层6和保护膜8的有机材料，例如，可以使用树脂。此种情况下，树脂可以是热可塑性树脂和热固化性树脂的任意一种。作为树脂，可以使用聚酰亚胺系树脂、丙稀系树脂、环氧系树脂、四氟化乙烯树脂、变性聚苯醚、液晶聚合物、变性聚酰亚胺。此外，树脂可以是感光性树脂。为了使上部导体层与下部导体层的绝缘可靠性良好，并且，为了抑制浮置电容等无用成分的产生以使高频特性良好，绝缘层6的厚度优选在0.1～10μm的范围内。为了由保护膜8保护产品内部，保护膜8的厚度优选在1～50μm的范围内。
衬底2构成长方体形状。此外，衬底2具有相互朝向相反侧的第一面(上表面)2a以及第二面(下表面)2b、和连接第一面2a和第二面2b的四个侧面2c～2f。图4以及图5示出侧面2c、2d。但是，图4以及图5未示出侧面2e、2f。因此，为了方便，在图1中示出侧面2c～2f的位置。
保护膜8以其一个面与衬底2的第一面2a对置的方式进行配置。下部导体层41～45与上部导体层71～76分别具有与衬底2的一面2a对置的下表面、其相反侧的上表面、连接下表面和上表面的端面，配置在第一面2a与保护膜8之间。
此外，绝缘层3具有与衬底2的一面2a对置的下表面、其相反侧的上表面、连接下表面和上表面的端面，配置在第一面2a与下部导体层41～45之间。
此处，参照图3，对下部导体层41～45进行详细地说明。下部导体层41具有布线部41a、与该布线部41a连接的电感器结构部41b以及电容器结构部41c。从上方观察下部导体层41时，布线部41a端面的一部分配置在与衬底2的第一面2a与侧面2c之间的山脊重叠的位置上。下部导体层42具有布线部42a、与该布线部42a连接的电感器结构部42b以及电容器结构部42c。下部导体层43具有布线部43a、与该布线部43a连接的电感器结构部43b以及电容器结构部43c。从上方观察下部导体层43时，布线部43a端面的一部分配置在与衬底2的第一面2a与侧面2d之间的山脊重叠的位置上。
从上方观察下部导体层44时，下部导体层44配置在衬底2的第一面2a与侧面2e之间的山脊附近，下部导体层44端面的一部分配置在与第一面2a与侧面2e之间的山脊相重叠的位置上。从上方观察下部导体层45时，下部导体层45配置在衬底2的第一面2a与侧面2f之间的山脊的附近，下部导体层45端面的一部分配置在与第一面2a与侧面2f之间的山脊相重叠的位置上。
然后，参照图2，对上部导体层71～76进行详细说明。从上方观察上部导体层71时，上部导体层71配置在衬底2的第一面2a与侧面2c之间的山脊附近，上部导体层71端面的一部分配置在与第一面2a与侧面2c之间的山脊相重叠的位置上。
上部导体层72具有布线部72a、与该布线部72a连接的三个电感器结构部72b、72c、72d以及三个电容器结构部72e、72f、72g。从上方观察上部导体层72时，电感器结构部72b的一部分配置在与电感器结构部41b的一部分重叠的位置上，电感器结构部72c的一部分配置在与电感器结构部42b的一部分相重叠的位置上，电感器结构部72d的一部分配置在与电感器结构部43b的一部分相重叠的位置上。此外，从上方观察上部导体层72时，电容器结构部72e的一部分配置在与电容器结构部41c的一部分相重叠的位置上，电容器结构部72f的一部分配置在与电容器结构部42c的一部分相重叠的位置上，电容器结构部72g的一部分配置在与电容器结构部43c的一部分相重叠的位置上。
从上方观察上部导体层73时，上部导体层73配置在衬底2的第一面2a与侧面2d之间的山脊附近，上部导体层73端面的一部分配置在与第一面2a与侧面2d之间的山脊相重叠的位置上。
从上方观察上部导体层74时，上部导体层74配置在衬底2的第一面2a与侧面2e之间的山脊附近，上部导体层74端面的一部分配置在与第一面2a与侧面2e之间的山脊相重叠的位置上。
从上方观察上部导体层75时，上部导体层75配置在布线部41a、43a的一部分与布线部42a相重叠的位置上。从上方观察上部导体层76时，上部导体层76配置在与布线部41a、43a的另一部分相重叠的位置上。
然后，参照图2以及图3，对分别形成在电介质膜5和绝缘层6上的多个开口部进行说明。在图2以及图3中，以虚线表示这些开口部的位置。在电介质膜5上形成开口部51～59。在绝缘层6上形成开口部61～69和开口部6C1～6C6。开口部61～69分别与开口部51～59连通。
上部导体层71通过开口部51、61与下部导体层41的布线部41a连接。此外，在器件主体1B的侧面1c，以与下部导体层41端面的一部分连续的方式配置上部导体层71端面的一部分。
上部导体层73通过开口部52、62与下部导体层43的布线部43a连接。此外，在器件主体1B的侧面1d，以与下部导体层43端面的一部分连续的方式配置上部导体层73端面的一部分。
上部导体层74通过开口部53、63与下部导体层44连接。此外，在器件主体1B的侧面1e，以与下部导体层44端面的一部分连续的方式配置上部导体层74端面的一部分。
上部导体层72的布线部72a通过开口部54、64与下部导体层45连接。此外，在器件主体1B的侧面1f，以与下部导体层45端面的一部分连续的方式配置上部导体层72端面的一部分。
上部导体层75通过开口部55、65与下部导体层42的布线部42a连接。上部导体层76通过开口部56、66与下部导体层43的布线部43a连接。
上部导体层72的电感器结构部72b通过开口部57、67与下部导体层41的电感器结构部41b连接。电感器结构部72b、41b构成图6中的电感器111。
上部导体层72的电感器结构部72c通过开口部58、68与下部导体层42的电感器结构部42b连接。电感器结构部72c、42b构成图6中的电感器112。
上部导体层72的电感器结构部72d通过开口部59、69与下部导体层43的电感器结构部43b连接。电感器结构部72d、43b构成图6中的电感器113。
上部导体层72的电容器结构部72e的一部分配置在开口部6C1内，通过电介质膜5与下部导体层41的电容器结构部41c的一部分相对置。这些电容器结构部72e、41c的各一部分与电介质膜5构成图6中的电容器121。
上部导体层72的电容器结构部72f的一部分配置在开口部6C2内，通过电介质膜5与下部导体层42的电容器结构部42c的一部分对置。这些电容器结构部72f、42c的各一部分与电介质膜5构成图6中的电容器122。
上部导体层72的电容器结构部72g的一部分配置在开口部6C 3内，通过电介质膜5与下部导体层43的电容器结构部43c的一部分对置。这些电容器结构部72g、43c的各一部分与电介质膜5构成图6中的电容器123。
上部导体层75的一部分配置在开口部6C4内，通过电介质膜5与下部导体层41的布线部41a的一部分对置。这些上部导体层75、布线部41a的各一部分和电介质膜5构成图6中的电容器124。
上部导体层75的另一部分配置在开口部6C5内，通过电介质膜5与下部导体层43的布线部43a的一部分对置。这些上部导体层75、布线部43a的各一部分和电介质膜5构成图6中的电容器125。
上部导体层76的一部分配置在开口部6C6内，通过电介质膜5与下部导体层41的布线部41a的另一部分对置。这些上部导体层76、布线部41a的各一部分和电介质膜5构成图6中的电容器126。
然后，参照图1、图4以及图5对端子电极11～14进行详细说明。以与衬底2的侧面2c的一部分、与侧面2c连续的第二面2b的一部分、配置在器件主体1B的侧面1c的绝缘层3侧面的一部分相接触的方式来配置端子电极11。此外，端子电极11与配置在侧面1c的上部导体层71端面的一部分、与该端面连续的上部导体层71的上表面的一部分、与该端面连续的上部导体层71上表面的一部分、配置在侧面1c的下部导体层41端面的一部分相接触。这样，端子电极11与上部导体层71和下部导体层41连接。端子电极11的宽度比侧面1c的宽度小。
以与衬底2的侧面2d的一部分、与侧面2d连续的第二面2b的一部分、配置在器件主体1B侧面1d的绝缘层3侧面的一部分接触的方式来配置端子电极12。此外，端子电极12与配置在侧面1d的上部导体层73端面的一部分、与该端面连续的上部导体层73上表面的一部分、配置在侧面1d的下部导体层43端面的一部分相接触。这样，端子电极12与上部导体层73和下部导体层43连接。端子电极12的宽度比侧面1d的宽度小。
以与衬底2侧面2e的一部分、与侧面2e连续的第二面2b的一部分、配置在器件主体1B侧面1e的绝缘层3侧面的一部分相接触的方式来配置端子电极13。此外，端子电极13与配置在侧面1e的上部导体层74端面的一部分、与该端面连续的上部导体层74的上表面的一部分、配置在侧面1e的下部导体层44端面的一部分相接触。这样，端子电极13与上部导体层74和下部导体层44连接。端子电极13的宽度比侧面1e的宽度小。
以与衬底2的侧面2f的一部分、与侧面2f连续的第二面2b的一部分、配置在器件主体1B的侧面1f的绝缘层3端面的一部分接触的方式来配置端子电极14。此外，端子电极14与配置在侧面1f的上部导体层72端面的一部分、与该端面连续的上部导体层72上表面的一部分、配置在侧面1f的下部导体层45端面的一部分接触。这样，端子电极14与上部导体层72和下部导体层45连接。端子电极14的宽度比侧面1f的宽度小。
然后，参照图1对保护膜8的形状进行详细说明。保护膜8具有四个凹部81～84。这些凹部呈分别从保护膜8的外缘中与这些凹部对应的部分以外的部分向内侧凹陷的形状。凹部81～84分别配置在与端子电极11～14相对应的位置上。
凹部81使上部导体层71上表面的与端子电极11接触的部分露出。此外，凹部81放置端子电极11的一部分即端子电极11中配置在上部导体层71上表面之上的部分。凹部82使上部导体层73上表面中的与端子电极12接触的部分露出。此外，凹部82放置端子电极12的一部分即端子电极12的配置在上部导体层73上表面之上的部分。凹部83使上部导体层74上表面的与端子电极13接触的部分露出。此外，凹部83放置端子电极13的一部分即端子电极13的配置在上部导体层74上表面之上的部分。凹部84使上部导体层72上表面的与端子电极14接触的部分露出。此外，凹部84放置端子电极14的一部分即端子电极14的配置在上部导体层72上表面之上的部分。端子电极11～14分别超过凹部81～84而不形成在保护膜8上。
在图1、图4以及图5所示的例子中，配置在凹部81～84内的端子电极11～14的各一部分与凹部81～84的边缘之间没有间隙。此外，在该例中，端子电极11～14的上表面与保护膜8上表面形成连续的平坦的平面。此时，薄膜器件1的上表面成为平坦的面。并且，端子电极11～14的各一部分可以配置在凹部81～84内，端子电极11～14的各一部分与凹部81～84的边缘之间可以没有间隙。此外，可以由端子电极11～14的上表面与保护膜8的上表面形成台阶差。
从上方观察保护膜8时，保护膜8外缘的与凹部81～84对应的部分以外的部分配置在与由位于保护膜8正下方的面即绝缘层6的上表面以及上部导体层71～76的上表面所构成的面的外缘相重叠位置上。
然后，参照图5以及图7到图13对本实施方式的薄膜器件1的制造方法进行说明。图7到图13是用于说明薄膜器件1的制造方法的剖面图。图7到图13任意一个表示与图5对应的剖面。并且，在以下的说明中，举出各层的材料与厚度的一例，但是，本实施方式的薄膜器件1的制造方法并不限定于此。
图7示出薄膜器件1的制造方法的一个步骤。在该步骤中，首先，准备晶片2W。晶片2W包括排列为多列的衬底预定部2P、和设置在相邻的衬底预定部2P之间的除去预定部2R。衬底预定部2P是以后成为衬底2的部分。除去预定部2R是以后通过切断晶片2W而被除去的部分。
然后，在晶片2W上形成绝缘层3。然后，通过研磨使绝缘层3的上表面平坦化。作为此种情况下的研磨方法，例如，使用化学机械研磨(以下记为CMP)。研磨后的绝缘层3的厚度例如为2μm。并且，即使不使绝缘层3的上表面平坦化、绝缘层3上表面的粗糙度也充分小的情况下，不通过研磨使绝缘层的上表面平坦化也可以。
然后，在绝缘层3上形成下部导体层41～45。并且，在图7中没有示出下部导体层44、45。对于下部导体层41、43、44、45来说，以在除去预定部2R上方的区域露出的方式形成，以在以后切断晶片2W时，形成与端子电极11～14连接的端面。并且，通过除去预定部2R上方的区域而相邻的两个下部导体层可以在除去预定部2R上方的区域内连接。
下部导体层41～45例如以如下的方式形成。首先，例如，通过溅射法在绝缘层3上形成电极膜。该电极膜用作以后通过电镀法形成电镀膜时的电极，并且，构成下部导体层41～45的一部分。电极膜例如制作成30nm厚的Ti膜和100nm厚的Cu膜的层叠膜。然后，在电极膜上形成例如8μm厚的光致抗蚀剂层。然后，通过光刻对光致抗蚀剂层进行构图，形成框架。该框架具有形状与应该形成的下部导体层41～45的形状对应的槽部。然后，使用电极膜作为电极，通过电镀法在框架的槽部内形成电镀膜。作为电镀膜的材料，例如，可使用Cu。电镀膜的厚度例如为9～10μm。然后，通过研磨使电镀膜的上表面平坦化。作为此时的研磨的方法，例如使用CMP。研磨后的电镀膜的厚度例如为8μm。然后，剥离框架。然后，用干法刻蚀或者湿法刻蚀，除去电极膜中存在于电镀膜下的部分以外的部分。由此，由残留的电极膜以及电镀膜形成下部导体层41～45。
并且，可以代替如上所述的方法，在电极膜上表面整体上形成未被构图的电镀膜，然后，部分地对该电镀膜以及电极膜进行刻蚀，由此，形成下部导体层41～45。或者，可以在绝缘层3上使用溅射、蒸镀等物理气相生长法，形成未构图的导体膜，部分地对该导体膜进行刻蚀，由此，形成下部导体层41～45。
图8表示以下的步骤。在该步骤中，首先，例如使用溅射法以覆盖绝缘层3以及下部导体层41～45的方式形成电介质膜5。电介质膜5的厚度例如为0.1μm。然后，在电介质膜5上形成光致抗蚀剂层。然后，通过光刻对光致抗蚀剂层进行构图，在光致抗蚀剂层上形成多个开口部。该开口部形成在与应该形成在电介质膜5上的开口部51～59对应的位置上。然后，通过灰化或者刻蚀除去电介质膜5的与光致抗蚀剂层的多个开口部对应的部分。由此，在电介质膜5上形成开口部51～59。然后，除去光致抗蚀剂层。
然后，如图9所示，在电介质膜5上形成绝缘层6。绝缘层6具有开口部61～69、6C1～6C6。使用感光性树脂作为绝缘层6的材料的情况下，通过光刻对绝缘层6进行构图。在使用感光性树脂以外的材料作为绝缘层6的材料的情况下，例如，通过选择性的刻蚀对绝缘层6进行构图。
图10示出以下的步骤。在该步骤中，形成上部导体层71～76。并且，在图10中没有示出上部导体层72、74、76。以在除去预定部2R上方的区域露出的方式形成上部导体层71、73、74、72，从而以后切断晶片2W时形成与端子电极11～14连接的端面。并且，通过除去预定部2R上方的区域而相邻的两个上部导体层可以在除去预定部2R上方的区域内连接。上部导体层71～76的形成方法与下部导体层41～45的形成方法相同。
然后，如图11所示，以覆盖绝缘层6以及上部导体层71～76的方式形成保护膜8。并且，此时不在保护膜8上形成凹部81～84。
然后，如图12所示，按如下方式对保护膜8进行加工，即：保护膜8中的、配置在除去预定部2R上方的区域的部分和对应于应该形成的凹部81～84的部分被除去。由此，在保护膜8上形成凹部81～84。作为保护膜8的形成方法，例如可以使用激光加工、使用等离子体的刻蚀、或者划片机的加工。在使用感光性树脂作为保护膜8的材料的情况下，可以通过光刻对保护膜8进行加工。此处，将由此前的步骤制作的晶片2乃至保护膜8所构成的层叠体称作薄膜器件用基础结构体。该基础结构体包括分别形成为器件主体1B的多个器件主体预定部1P、和配置在相邻的器件主体预定部1P之间的除去预定部1R.器件主体预定部1P由基础结构体中衬底预定部2P和其上方的部分构成。除去预定部1R由基础结构体中的除去预定部2R和其上方的部分构成。
然后，如图13所示，例如用划片机在除去预定部1R的位置上切断基础结构体。由此，基础结构体中的除去预定部1R被除去，使多个器件主体预定部1P分离。分离后的器件主体预定部1P成为器件主体1B。此外，通过切断基础结构体，在下部导体层41、43、44、45和上部导体层71、73、74、72上形成与端子电极11～14连接的端面。并且，在图13中，符号10表示划片机的刀片。
然后，如图5所示，在器件主体1B的预定位置上形成端子电极11～14。端子电极11～14例如以如下方式形成。首先，在器件主体1B的预定位置上形成基底电极膜。例如，通过丝网印刷或者转印，将导电性树脂或者导电膏涂敷在器件主体1B的预定位置上，使其干燥以及固化，由此，形成该基底电极膜。或者，可以对器件主体1B在预定位置上形成具有开口部的掩模后，例如，通过溅射法，在掩模上或者开口部内形成导电膜，然后，除去掩模，由此，形成由导电膜构成的基底电极膜。作为此时的导电膜，例如，可以使用Cr膜和Cu膜的层叠膜、Ti膜和Cu膜的层叠膜、或者Ni膜和Cu膜的层叠膜。然后，通过滚镀法在基底电极膜上形成电镀膜。作为电镀膜，可以使用：由Ni或者Ti构成的第一膜和由Sn或者Au构成的第二膜所构成的层叠膜；或者由Cu构成的第一膜、由Ni或者Ti构成的第二膜、由Sn或者Au构成的第三膜所构成的层叠膜。
并且，端子电极11～14的形成方法不限于如上所述的方法。例如，可以使用丝网印刷或者转印，在器件主体1B的预定位置上涂敷导电性树脂或者导电膏，使其干燥或者固化，由此，形成端子电极11～14。
然后，对本实施方式的薄膜器件1的效果进行说明。在以下的说明中，将下部导体层41～45记做下部导体层4，将上部导体层71～76记做上部导体层7。在本实施方式的薄膜器件1中，端子电极11～14与上部导体层7端面的一部分以及与该端面连续的上部导体层7上表面的一部分接触。由此，按照本实施方式，能够使上部导体层7和端子电极11～14的接触区域的面积增大，其结果是，能够提高上部导体层7和端子电极11～14的连接可靠性。
此外，在本实施方式中，保护膜8具有四个凹部81～84。凹部81～84分别为从保护膜8的外缘中与这些凹部对应的部分以外的部分向内侧凹陷的形状。该凹部81～84使上部导体层7上表面的与端子电极11～14接触的部分露出，并且放置端子电极11～14的一部分。因此，凹部81～84具有规定端子电极11～14的形状或者位置的作用。因此，按照本实施方式，能够抑制端子电极11～14的形状或者位置的偏差。由此，按照本实施方式，能够防止端子电极11～14与器件主体1B内的导体层之间的电磁耦合或者电容耦合的大小产生偏差，从而能够防止薄膜器件1的电特性产生偏差。此外，按照本发明，能够防止相邻的端子电极间的距离产生偏差以至于薄膜器件1的电特性产生偏差、或者相邻的端子电极间产生短路。
此外，在本实施方式中，在器件主体1B的侧面1c～1f，以下部导体层4的端面和上部导体层7的端面相连续的方式配置。并且，端子电极11～14与下部导体层4端面的一部分和上部导体层7端面的一部分接触。由此，按照本实施方式，能够使端子电极11～14和连接到端子电极11～14的导体层4、7的接触区域的面积增大，能够提高端子电极11～14和与它们连接的导体层4、7的连接可靠性。
但是，在器件主体1B的侧面1c～1f，不以下部导体层4的端面和上部导体层7的端面相连续的方式配置时，下部导体层4的端面和上部导体层7的端面之间存在绝缘层6的端面。与此情况相比，在本实施方式中，因为下部导体层4的端面和上部导体层7的端面连续，所以，表现在侧面1c～1f上的层或者膜的界面数变少。由此，按照本实施方式，能够减少切断薄膜器件用基础结构体时的、层或者膜的剥离、或者缺陷等不良的产生。
以下，参照图14到图20对本实施方式的第一到第七变形例进行说明。图14是第一变形例的薄膜器件1的平面图。在第一变形例的薄膜器件1中，从上方观察保护膜8时，保护膜8外缘的与凹部81～84对应的部分以外的部分配置在比位于保护膜8正下方的面即绝缘层6的上表面以及上部导体层71～76的上表面所构成的面的外缘更靠近内侧。第一变形例的薄膜器件1的其他结构、作用、效果与图1到图6所示的薄膜器件1相同。
图15是第二变形例的薄膜器件1的剖面图。此外，图15示出与图5对应的剖面。在第二变形例的薄膜器件1中，端子电极11～14不与衬底2的第二面2b接触。端子电极11～14的下端面与第二面2b一起形成连续的平坦的平面。第二变形例中，能够使薄膜器件1的底面和上表面分别形成为平坦的面。第二变形例的薄膜器件1的其他结构、作用以及效果与图1到图6所示的薄膜器件1相同。
图16是第三变形例的薄膜器件1的剖面图。此外，图16示出与图5对应的剖面。在第三变形例的薄膜器件1中，端子电极11～14的下端面配置在衬底2的第一面2a和第二面2b之间的高度位置上。因此，端子电极11～14不与衬底2的第二面2b接触。在第三变形例中，能够分别使薄膜器件1的底面和上表面成为平坦的面。第三变形例的薄膜器件1的其他结构、作用以及效果与图1到图6所示的薄膜器件1相同。
图17是第四变形例的薄膜器件1的剖面图。此外，图17示出与图5对应的剖面。在第四变形例的薄膜器件1中，端子电极11～14的下端面配置在下部导体层41、43、44、45和绝缘层3的界面的高度位置上。因此，端子电极11～14不与衬底2的侧面2c～2f以及第二面2b、绝缘层3接触。在第四变形例中，能够分别使薄膜器件1的底面和上表面成为平坦的面。第四变形例的薄膜器件1的其他结构、作用以及效果与图1到图6所示的薄膜器件1相同。
图18是第五变形例的薄膜器件1的剖面图。此外，图18示出与图5对应的剖面。在第五变形例的薄膜器件1中，从上方观察器件主体1B时，绝缘层3的外缘与衬底2的第一面2a的外缘相比，配置在更靠近内侧。因此，第一面2a的外缘附近的一部分没有被绝缘层3覆盖。此外，从上方观察器件主体1B时，配置在器件主体1B的侧面1c～1f的下部导体层41、43、44、45的端面以及上部导体层71、73、74、72的端面配置在与绝缘层3的外缘重叠的位置上。由此，在器件主体1B的侧面1c～1f上形成了台阶差，以使衬底2和绝缘层3的边界的高度位置的下侧部分即衬底2的侧面2c～2f比衬底2和绝缘层3边界的高度位置的上侧部分更向侧向突出。端子电极11～14的下端面与第一面2a的一部分接触。此外，端子电极11～14不与衬底2的侧面2c～2f以及第二面2b接触。
在第五变形例的薄膜器件1的制造方法中，图12所示的步骤之后，在除去预定部1R的位置上，对薄膜器件用基础结构体实施浅槽加工。在该浅槽加工中，在比除去预定部1R的宽度宽的区域上，除去上部导体层71、73、74、72、下部导体层41、43、44、45以及绝缘层3，对基础结构体形成浅槽。例如，能够通过激光加工或者划片机加工进行浅槽加工。然后，与图13所示的步骤相同，在除去预定部1R的位置切断基础结构体。由此，在器件主体1B的侧面1c～1f形成如上所述的台阶差。然后，如图18所示，形成端子电极11～14。
并且，第五变形例的薄膜器件1能够以如下的方法制造。在该方法中，如上所述，对薄膜器件用基础结构体形成浅槽之后，在浅槽内形成以后形成为端子电极11～14的导体层。然后，在除去预定部1R的位置上切断所述导体层以及基础结构体。由此，由切断后的所述导体层形成端子电极11～14。
在第五变形例中，能够分别使薄膜器件1的底面和上表面形成为平坦的面。此外，在第五变形例中，能够分别使器件主体1B的侧面1c～1f形成为大致的平坦面。第五变形例的薄膜器件1的其他结构、作用以及效果与图1到图6所示的薄膜器件1相同。
图19是第六变形例的薄膜器件1的剖面图。此外，图19示出与图5对应的剖面。在第六变形例的薄膜器件1中，在衬底2的侧面2c～2f形成台阶差，以使第一面2a与第二面2b之间的预定高度位置的下侧部分与上侧部分相比，更向侧向突出。从上方观察器件主体1B时，绝缘层3的外缘配置在与衬底2的第一面2a的外缘重叠的位置上。此外，从上方观察器件主体1B时，配置在器件主体1B的侧面1c～1f的下部导体层41、43、44、45的端面以及上部导体层71、73、74、72的端面配置在与绝缘层3的外缘重叠的位置上。由此，在器件主体1B的侧面1c～1f形成台阶差，以使所述预定高度位置的下侧部分与上侧部分相比更向侧向突出。端子电极11～14的下端面配置在所述的预定高度的位置上。端子电极11～14与衬底2的侧面2c～2f的所述预定高度位置上侧的一部分接触。此外，端子电极11～14不与衬底2的第二面2b接触。
在第六变形例的薄膜器件1的制造方法中，在图12所示的步骤后，在除去预定部1R的位置上，对薄膜器件基础用结构体实施半切割加工。在该半切割加工中，在比除去预定部1R的宽度更宽的区域内，除去上部导体层71、73、74、72、下部导体层41、43、44、45以及绝缘层3，并且，除去晶片2W的所述预定高度位置的上侧部分，相对于基础结构体形成槽。半切割加工例如能够通过划片机加工来进行。然后，与图13所示的步骤相同，在除去预定部1R的位置上切断基础结构体。由此，在器件主体1B的侧面1c～1f形成所述的台阶差。并且，如图19所示，形成端子电极11～14。
并且，第六变形例的薄膜器件1也能够以如下方法制造。在该方法中，如上所述，对薄膜器件用基础结构体形成槽后，在该槽内形成以后形成为端子电极11～14的导体层。然后，在除去预定部1R的位置上切断所述导体层以及基础结构体。由此，由切断后的所述导体层形成端子电极11～14。
在第六变形例中，薄膜器件1的底面和上表面分别成为平坦的面。此外，在第六变形例中，也能够分别使器件主体1B的侧面1c～1f成为平坦的面。第六变形例的薄膜器件1的其他结构、作用以及效果与图1到图6所示的薄膜器件1相同。
图20是第七变形例的薄膜器件1的剖面图。此外，图20示出与图5对应的剖面。在第七变形例的薄膜器件1中，在衬底2的第一面2a与第二面2b之间的预定高度的上侧部分，随着接近第一面2a，与第一面2a平行的剖面的大小变小。此外，衬底2的侧面2c～2f的所述预定高度位置的上侧部分成为倾斜面。从上方观察器件主体1B时，绝缘层3的外缘配置在与衬底2第一面2a的外缘重叠的位置上。此外，从上方观察器件主体1B时，配置在器件主体1B的侧面1c～1f的下部导体41、43、44、45的端面以及上部导体层71、73、74、72的端面配置在与绝缘层3的外缘相重叠的位置上。端子电极11～14不与衬底2的第二面2b接触。端子电极11～14的下端面与第二面2b一起形成连续的平坦的平面。
在第七变形例的薄膜器件1的制造方法中，图12所示的步骤之后，在除去预定部1R的位置上，对薄膜器件用基础结构体实施浅槽加工。在该浅槽加工中，在比除去预定部1R的宽度宽的区域上，除去上部导体层71、73、74、72、下部导体层41、43、44、45以及绝缘层3，并且，除去晶片2W的所述预定高度位置上侧部分的一部分，以在晶片2W上形成以后成为所述倾斜面的面，对基础结构体形成浅槽。例如，能够通过激光加工或者划片机加工进行浅槽加工。然后，与图13所示的步骤相同，在除去预定部1R的位置切断基础结构体。由此，在衬底2的侧面2c～2f形成所述倾斜面。然后，如图20所示，形成端子电极11～14。
并且，第七变形例的薄膜器件1能够以如下的方法制造。在该方法中，如上所述，对薄膜器件用基础结构体形成浅槽之后，在浅槽内形成以后成为端子电极11～14的导体层。然后，在除去预定部1R的位置上切断所述导体层以及基础结构体。由此，由切断后的所述导体层形成端子电极11～14。
在第七变形例中，薄膜器件1的底面和上表面分别为平坦的面。第七变形例的薄膜器件1的其他结构、作用以及效果与图1到图6所示的薄膜器件1相同。
第二实施方式
然后，对本发明第二实施方式的薄膜器件进行说明。本实施方式的薄膜器件的电路结构与第一实施方式相同。
图21是本实施方式的薄膜器件的剖面图。此外，图21示出与图5对应的剖面。在本实施方的式的薄膜器件1中，从上方观察器件主体1B时，配置在器件主体1B的侧面1c～1f的下部导体层41、43、44、45的端面以及上部导体层71、73、74、72的端面与绝缘层3的外缘相比，配置在更内侧。由此，在器件主体1B的侧面1c～1f形成台阶差，以使绝缘层3上表面的高度位置的下侧部分与绝缘层3上表面的高度位置的上侧部分相比，更向侧向突出。此外，在本实施方式中，端子电极11～14与绝缘层3上表面的一部分接触。
然后，参照图21到图23对本实施方式的薄膜器件1的制造方法进行说明。图22以及图23是用于说明本实施方式的薄膜器件1的制造方法的剖面图。图22以及图23示出与图21对应的剖面。在本实施方式的制造方法中，如图12所示，在制作薄膜器件用基础结构体的步骤之前与第一实施方式相同。
图22示出以下步骤。在该步骤中，在除去预定部1R的位置上，对薄膜器件用基础结构体实施浅槽加工。在该浅槽加工中，在比除去预定部1R的宽度更宽的区域上，除去上部导体层71、73、74、72、下部导体层41、43、44、45，相对于基础结构体形成浅槽9。由此，在下部导体层41、43、44、45和上部导体层71、73、74、72上形成与端子电极11～14连接的端面。例如，能够通过激光加工或者划片机加工进行浅槽加工。
或者，可以预先将上部导体层71、73、74、72以及下部导体层41、43、44、45形成为浅槽加工后的形状，在应该通过浅槽加工除去的区域上形成保护膜8。此时，在图12所示的步骤中对保护膜8进行加工时，除去所述区域内的保护膜8，由此，形成浅槽9。
然后，如图23所示，与图13所示的步骤相同，在除去预定部1R的位置上切断基础结构体。由此，在器件主体1B的侧面1c～1f形成所述的台阶差。然后，如图21所示，形成端子电极11～14。
在本实施方式中，因为在器件主体1B的侧面1c～1f形成台阶差，所以，与第一实施方式相比，能够增大端子电极11～14和侧面1c～1f的接触面积。由此，按照本实施方式，能够提高端子电极11～14针对器件主体1B的接合强度。
本实施方式的薄膜器件1的其他结构、作用以及效果与图1到图6所示的第一实施方式的薄膜器件1相同。
与第一实施方式的第一变形例相同，在本实施方式中，从上方观察保护膜8时，保护膜8外缘的与凹部81～84对应的部分以外的部分配置在比位于保护膜8正下方的面即绝缘层6上表面以及上部导体层71～76的上表面所构成的面的外缘更靠近内侧。
以下，参照图24到图27对本实施方式的第一到第四变形例进行说明。
图24是第一变形例的薄膜器件1的平面图。图24示出与图21对应的剖面。在第一变形例的薄膜器件1中，端子电极11～14不与衬底2的第二面2b接触。端子电极11～14的下端面与第二面2b一起形成连续的平坦的平面。第一变形例中，能够使薄膜器件1的底面和上表面分别成为平坦的面。第一变形例的薄膜器件1的其他结构、作用以及效果与图21所示的薄膜器件1相同。
图25是第二变形例的薄膜器件1的剖面图。此外，图25示出与图21对应的剖面。在第二变形例的薄膜器件1中，端子电极11～14的下端面配置在衬底2的第一面2a和第二面2b之间的高度位置上。因此，端子电极11～14不与衬底2的第二面2b接触。在第二变形例中，能够分别使薄膜器件1的底面和上表面成为平坦的面。第二变形例的薄膜器件1的其他结构、作用以及效果与图21所示的薄膜器件1相同。
图26是第三变形例的薄膜器件1的剖面图。此外，图26示出与图21对应的剖面。在第三变形例的薄膜器件1中，端子电极11～14的下端面与绝缘层3上表面的一部分接触。因此，端子电极11～14不与衬底2的侧面2c～2f以及第二面2b、绝缘层3的端面接触。
在第三变形例的薄膜器件1的制造方法中，可以在切断薄膜器件用基础结构体后形成端子电极11～14，也可以在薄膜器件用基础结构体的浅槽9内形成以后成为端子电极11～14的导体层之后，切断导体层以及基础结构体，形成端子电极11～14。
在第三变形例中，能够使薄膜器件1的底面与上表面分别成为平坦的面。此外，在第三变形例中，能够使器件主体1B的侧面1c～1f分别成为大致平坦的面。第三变形例的薄膜器件1的其他结构、作用以及效果与图21所示的薄膜器件1相同。
图27是第四变形例的薄膜器件1的剖面图。此外，图27示出与图21对应的剖面。在第四变形例的薄膜器件1中，在衬底2的第一面2a与第二面2b之间的预定高度的上侧部分，随着接近第一面2a，与第一面2a平行的剖面的大小逐渐变小。此外，衬底2的侧面2c～2f的所述预定高度位置的上侧部分成为倾斜面。从上方观察器件主体1B时，绝缘层3的外缘配置在与衬底2的第一面2a的外缘重叠的位置上。端子电极11～14不与衬底2的第二面2b接触。端子电极11～14的下端面与第二面2b一起形成连续的平坦的平面。
在第四变形例的薄膜器件1的制造方法中，在图22所示的步骤中形成浅槽9后，在除去预定部1R的位置上，在比浅槽9的宽度窄的区域，除去绝缘层3，并且，除去晶片2W的所述预定高度位置的上侧部分的一部分以使在晶片2W上形成以后成为所述倾斜面的面，对基础结构体形成第二浅槽。例如，能够通过激光加工或者划片机加工形成第二浅槽。然后，使用宽度比第二浅槽的宽度小的刀片切断基础结构体。由此，在衬底2的侧面2c～2f形成所述倾斜面。然后，如图27所示，形成端子电极11～14。
并且，第四变形例的薄膜器件1能够以如下的方法制造。在该方法中，如上所述，对薄膜器件用基础结构体形成第二浅槽之后，在浅槽9以及第二浅槽内形成以后成为端子电极11～14的导体层。然后，使用宽度比第二浅槽的宽度小的刀片切断所述导体层以及基础结构体。由此，由切断后的所述导体层形成端子电极11～14。
在第四变形例中，薄膜器件1的底面和上表面分别成为平坦面。第四变形例的薄膜器件1的其他结构、作用以及效果与图21所示的薄膜器件1相同。
第三实施方式
然后，对本发明的第三实施方式的薄膜器件进行说明。本实施方式的薄膜器件的电路结构与第一实施方式相同。
图28是本实施方式的薄膜器件的剖面图。此外，图28示出与图5对应的剖面。在本实施方的式的薄膜器件1中，从上方观察器件主体1B时，绝缘层3的外缘与衬底2的第一面2a的外缘相比，配置在更内侧。此外，从上方观察器件主体1B时，配置在器件主体1B的侧面1c～1f的下部导体层41、43、44、45的端面以及上部导体层71、73、74、72的端面与绝缘层3的外缘相比，配置在更内侧。由此，在器件主体1B的侧面1c～1f形成台阶差，以使绝缘层3端面与绝缘层3上表面的高度位置的上侧部分相比更向侧向突出，衬底2的侧面2c～2f与绝缘层3的端面相比，更向侧向突出。此外，在本实施方式中，端子电极11～14与绝缘层3上表面的一部分和衬底2的第一面2a的一部分接触。
然后，参照图28到图30对本实施方式的薄膜器件1的制造方法进行说明。图29以及图30是用于说明本实施方式的薄膜器件1的制造方法的剖面图。图29以及图30示出与图28对应的剖面。在本实施方式的制造方法中，如图12所示，在制作薄膜器件用基础结构体的步骤之前与第一实施方式相同。
图29示出以下的步骤。在该步骤中，在除去预定部1R的位置上，对薄膜器件用基础结构体实施浅槽加工。在该浅槽加工中，在比除去预定部1R的宽度宽的区域上，除去上部导体层71、73、74、72、下部导体层41、43、44、45以及绝缘层3，对基础结构体形成浅槽9。由此，在下部导体层41、43、44、45和上部导体层71、73、74、72上形成与端子电极11～14连接的端面。在本实施方式中，以下部导体层41、43、44、45的端面和上部导体层71、73、74、72的端面与绝缘层3外缘相比配置在更内侧的方式，形成浅槽9。例如，能够通过激光加工或者划片机加工进行浅槽加工。
或者，可以预先将上部导体层71、73、74、72、下部导体层41、43、44、45以及绝缘层3形成为浅槽加工后的形状，在应该通过浅槽加工除去的区域上形成保护膜8。此时，在图12所示的步骤中对保护膜8进行加工时，除去所述区域内的保护膜8，由此，形成浅槽9。
然后，如图30所示，与图13所示的步骤相同，在除去预定部1R的位置上切断基础结构体。由此，在器件主体1B的侧面1c～1f形成所述的两层的台阶差。然后，如图28所示，形成端子电极11～14。
在本实施方式中，因为在器件主体1B的侧面1c～1f形成了两层的台阶差，所以，与第一实施方式相比，能够增大端子电极11～14和侧面1c～1f的接触面积。由此，按照本实施方式，能够提高端子电极11～14针对器件主体1B的接合强度。
本实施方式的薄膜器件1的其他结构、作用以及效果与图1到图6所示的第一实施方式的薄膜器件1相同。
与第一实施方式的第一变形例相同，在本实施方式中，从上方观察保护膜8时，保护膜8外缘的与凹部81～84对应的部分以外的部分配置在比位于保护膜8正下方的面即绝缘层6的上表面以及上部导体层71～76的上表面所构成的面的外缘更靠近内侧。
以下，参照图31到图35对本实施方式的第一到第五变形例进行说明。
图31是第一变形例的薄膜器件1的剖面图。图31示出与图28对应的剖面。在第一变形例的薄膜器件1中，端子电极11～14不与衬底2的第二面2b接触。端子电极11～14的下端面与第二面2b一起形成连续的平坦的平面。第一变形例中，能够使薄膜器件1的底面和上表面分别成为平坦的面。第一变形例的薄膜器件1的其他结构、作用以及效果与图21所示的薄膜器件1相同。
图32是第二变形例的薄膜器件1的剖面图。此外，图32示出与图28对应的剖面。在第二变形例的薄膜器件1中，端子电极11～14的下端面配置在衬底2的第一面2a和第二面2b之间的高度位置上。因此，端子电极11～14不与衬底2的第二面2b接触。在第二变形例中，能够分别使薄膜器件1的底面和上表面成为平坦的面。第二变形例的薄膜器件1的其他结构、作用以及效果与图28所示的薄膜器件1相同。
图33是第三变形例的薄膜器件1的剖面图。此外，图33示出与图28对应的剖面。在第三变形例的薄膜器件1中，端子电极11～14与衬底2的第一面2a的一部分接触。因此，端子电极11～14不与衬底2的侧面2c～2f以及第二面2b接触。
在第三变形例的薄膜器件1的制造方法中，可以在切断薄膜器件用基础结构体后形成端子电极11～14，也可以在薄膜器件用基础结构体的浅槽9内形成以后成为端子电极11～14的导体层之后，切断导体层以及基础结构体，形成端子电极11～14。
在第三变形例中，能够使薄膜器件1的底面与上表面分别成为平坦的面。此外，在第三变形例中，能够使器件主体1B的侧面1c～1f分别成为大致平坦的面。第三变形例的薄膜器件1的其他结构、作用以及效果与图28所示的薄膜器件1相同。
图34是第四变形例的薄膜器件1的剖面图。此外，图34示出与图28对应的剖面。在第四变形例的薄膜器件1中，在衬底2的侧面2c～2f形成台阶差，以使第一面2a与第二面2b之间的预定高度位置的下侧部分与上侧部分相比，更向侧向突出。从上方观察器件主体1B时，绝缘层3的外缘配置在与衬底2的第一面2a的外缘重叠的位置上。由此，在器件主体1B的侧面1c～1f形成两层的台阶差，以使衬底2的侧面2c～2f的所述的上侧部分以及绝缘层3的端面与绝缘层3上表面的高度位置的上侧部分相比更向侧向突出，衬底2的侧面2c～2f的所述下侧部分与衬底2的侧面2c～2f的所述上侧部分以及绝缘层3的端面相比更向侧向突出。端子电极11～14的下端面配置在上述规的高度位置。端子电极11～14与衬底2的侧面2c～2f的所述上侧部分的一部分接触。此外，端子电极11～14不与衬底2的第二面2b接触。
在第四变形例的薄膜器件1的制造方法中，在图29所示的步骤后，在除去预定部1R的位置上，对器件用基础结构体实施半切割加工。在该半切割加工中，在比浅槽9的宽度窄、比除去预定部1R的宽度宽的区域，除去绝缘层3，并且，除去晶片2W的所述预定高度位置的上侧部分，对基础结构体形成槽。半切割加工能够通过划片机的加工来进行。然后，与图30所示的步骤相同，在除去预定部1R的位置上切断基础结构体。由此，在器件主体1B的侧面1c～1f形成所述的两层台阶差。然后，如图34所示，形成端子电极11～14。
并且，第四变形例的薄膜器件1能够以如下的方法制造。在该方法中，如上所述，对薄膜器件用基础结构体形成槽之后，在该槽内形成以后成为端子电极11～14的导体层。然后，在除去预定部1R的位置上切断所述导体层以及接触结构体。由此，由切断后的所述导体层形成端子电极11～14。
在第四变形例中，薄膜器件1的底面和上表面分别成为平坦面。此外，第四变形例中，能够使薄膜器件主体1B的侧面1c～1f分别大致为平坦的平面。第四变形例的薄膜器件1的其他结构、作用以及效果与图28所示的薄膜器件1相同。
图35是第五变形例的薄膜器件1的剖面图。此外，图35示出与图28对应的剖面。在第五变形例的薄膜器件1中，在衬底2的第一面2a和第二面2b之间的预定高度的上侧部分，随着接近第一面2a，与第一面2a平行的剖面的大小逐渐变小。此外，衬底2侧面2c～2f的所述预定高度位置的上侧部分成为倾斜面。从上方观察器件主体1B时，绝缘层3的外缘与衬底2的第一面2a的外缘相比，配置在更内侧。端子电极11～14不与衬底2的第二面2b接触。端子电极11～14的下端面与第二面2b一起形成连续的平坦的面。
在第五变形例的薄膜器件1的制造方法中，在图29所示的步骤中形成浅槽9之后，在除去预定部1R的位置上，除去晶片2W的所述预定高度位置的上侧部分的一部分以使在晶片2W上形成以后成为所述倾斜面的面，对基础结构体形成第二浅槽。第二浅槽例如能够通过激光加工或者划片机的加工来形成。然后，使用宽度比第二浅槽的宽度小的刀片切断基础结构体。由此，在衬底2的侧面2c～2f形成所述倾斜面。然后，如图35所示，形成端子电极11～14。
并且，第五变形例的薄膜器件1能够以如下的方法制造。在该方法中，如上所述，对薄膜器件用基础结构体形成第二浅槽之后，在浅槽9以及第二浅槽内形成以后成为端子电极11～14的导体层。然后，使用宽度比第二浅槽的宽度小的刀片切断所述导体层以及基础结构体。由此，由切断后的所述导体层形成端子电极11～14。
在第五变形例中，能够分别使薄膜器件1的底面和上表面成为平坦的面。第五变形例的薄膜器件1的其他结构、作用以及效果与图28所示的薄膜器件1相同。
并且，本发明不限于如上所述的各实施方式，可进行各种变形。例如，本发明的薄膜器件除了导体层之外可以包含半导体层或者磁性体层。此外，在本发明的薄膜器件中，端子电极数不限于四个，可以是任意的。
此外，本发明不限于具有实施方式所示的带通滤波器的功能的薄膜器件，可应用于具有导体层、以及与该导体层连接的端子电极的所有薄膜器件。作为应用本发明的薄膜器件的功能，例如，有包括电容器、电感器等无源元件、或者晶体管等有源元件、或者多个元件的电路。作为电路，具体地说，例如有LC电路部件、或者低通滤波器、高通滤波器、带通滤波器等各种滤波器、天线共用器、转换开关。
此外，本发明的薄膜器件例如可利用于移动电话机等移动体通信设备或者无线LAN(局域网)用的通信装置。
能够基于以上的说明，明确实施本发明的各种方式或者变形例。因此，在与以下的技术方案等同的范围内，在如上所述的优选实施方式以外的方式中也可以应用本发明。

Claims (16)

1.一种薄膜器件，包括：衬底，具有彼此朝向相反侧的第一以及第二面、和连接所述第一面和第二面的侧面；保护膜，一个面配置成与所述衬底的第一面相对置；导体层，具有与所述衬底的第一面相对置的下表面、其相反侧的上表面、和连接所述下表面和上表面的端面，并配置在所述衬底的第一面与保护膜之间；以及端子电极，连接至所述导体层，其特征在于：
所述端子电极与所述导体层端面的一部分、以及与该端面连续的所述导体层的上表面的一部分相接触，
所述保护膜具有凹部，所述凹部为从所述保护膜的外缘中的对应于所述凹部的部分以外的部分向内侧凹陷的形状，使所述导体层上表面中与所述端子电极相接触的所述一部分露出，并放置所述端子电极的一部分。
2.如权利要求1记载的薄膜器件，其特征在于：
从上方观察所述保护膜时，所述保护膜外缘中的与所述凹部对应的部分以外的部分配置在与位于所述保护膜正下方的面的外缘相重叠的位置。
3.如权利要求1记载的薄膜器件，其特征在于：
从上方观察所述保护膜时，所述保护膜外缘中的与所述凹部对应的部分以外的部分配置在比位于所述保护膜正下方的面的外缘更靠近内侧。
4.如权利要求1记载的薄膜器件，其特征在于：
所述端子电极还与所述衬底侧面的一部分相接触。
5.如权利要求1记载的薄膜器件，其特征在于：
所述端子电极还与所述衬底第一面的一部分相接触。
6.如权利要求1记载的薄膜器件，其特征在于：
所述端子电极还与所述衬底第一面的一部分以及所述衬底侧面的一部分相接触。
7.如权利要求1记载的薄膜器件，其特征在于：
还具有配置在所述衬底第一面和导体层之间的绝缘层，该绝缘层具有与所述衬底第一面对置的下表面、其相反侧的上表面、连接所述下表面和上表面的端面。
8.如权利要求7记载的薄膜器件，其特征在于：
所述端子电极还与所述绝缘层端面的一部分相接触。
9.如权利要求7记载的薄膜器件，其特征在于：
所述端子电极还与所述绝缘层上表面的一部分相接触。
10.如权利要求7记载的薄膜器件，其特征在于：
所述端子电极还与所述绝缘层上表面的一部分和所述绝缘层端面的一部分相接触。
11.如权利要求7记载的薄膜器件，其特征在于：
所述端子电极还与所述绝缘层端面的一部分和所述衬底侧面的一部分相接触。
12.如权利要求7记载的薄膜器件，其特征在于：
所述端子电极还与所述绝缘层端面的一部分和所述衬底第一面的一部分相接触。
13.如权利要求7记载的薄膜器件，其特征在于：
所述端子电极还与所述绝缘层端面的一部分、所述衬底第一面的一部分、以及所述衬底侧面的一部分相接触。
14.如权利要求7记载的薄膜器件，其特征在于：
所述端子电极还与所述绝缘层上表面的一部分、所述绝缘层端面的一部分、以及所述衬底侧面的一部分相接触。
15.如权利要求7记载的薄膜器件，其特征在于：
所述端子电极还与所述绝缘层上表面的一部分、所述绝缘层端面的一部分、以及所述衬底第一面的一部分相接触。
16.如权利要求7记载的薄膜器件，其特征在于：
所述端子电极还与所述绝缘层上表面的一部分、所述绝缘层端面的一部分、所述衬底第一面的一部分、以及所述衬底侧面的一部分相接触。
CN2007100841740A 2006-02-17 2007-02-17 薄膜器件 Expired - Fee Related CN101026155B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006041227A JP4501077B2 (ja) 2006-02-17 2006-02-17 薄膜デバイス
JP2006-041227 2006-02-17
JP2006041227 2006-02-17

Publications (2)

Publication Number Publication Date
CN101026155A CN101026155A (zh) 2007-08-29
CN101026155B true CN101026155B (zh) 2012-04-11

Family

ID=38427336

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100841740A Expired - Fee Related CN101026155B (zh) 2006-02-17 2007-02-17 薄膜器件

Country Status (4)

Country Link
US (1) US7489036B2 (zh)
JP (1) JP4501077B2 (zh)
CN (1) CN101026155B (zh)
TW (1) TWI407547B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7027990B2 (ja) * 2018-03-19 2022-03-02 Tdk株式会社 薄膜コンデンサおよび薄膜コンデンサの製造方法
WO2021149687A1 (ja) * 2020-01-20 2021-07-29 株式会社村田製作所 半導体装置及びモジュール
CN117223074A (zh) * 2021-05-10 2023-12-12 株式会社村田制作所 半导体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2641530B2 (ja) * 1988-10-25 1997-08-13 松下電器産業株式会社 チップ状電子部品の製造方法
JPH02121313A (ja) 1988-10-29 1990-05-09 Matsushita Electric Ind Co Ltd 多層薄膜コンデンサ
JPH0666218B2 (ja) 1990-06-01 1994-08-24 松下電器産業株式会社 積層薄膜コンデンサおよびその製造方法
JP3042090B2 (ja) 1991-10-31 2000-05-15 松下電器産業株式会社 薄膜コンデンサ
JPH08288102A (ja) * 1995-04-11 1996-11-01 Tdk Corp 電子部品とその製造方法
JPH0945580A (ja) * 1995-07-27 1997-02-14 Tokin Corp チップコンデンサ、電子複合部品、およびこれらの製造方法
US20020053742A1 (en) * 1995-09-01 2002-05-09 Fumio Hata IC package and its assembly method
JPH10163002A (ja) 1996-11-29 1998-06-19 Toko Inc チップ型電子部品とその製造方法
JP3304828B2 (ja) 1997-06-10 2002-07-22 株式会社村田製作所 電子部品の製造方法
US6445254B1 (en) * 2000-04-06 2002-09-03 Nihon Dempa Kogyo Co., Ltd. Crystal oscillator and method of bonding IC chip useful for fabricating crystal oscillator
JP4722318B2 (ja) * 2000-06-05 2011-07-13 ローム株式会社 チップ抵抗器
JP2001307948A (ja) * 2000-04-27 2001-11-02 Kyocera Corp 薄膜電子部品
US6499214B2 (en) * 2000-05-26 2002-12-31 Visteon Global Tech, Inc. Method of making a circuit board
JP3882718B2 (ja) * 2002-08-29 2007-02-21 株式会社村田製作所 薄膜積層電子部品の製造方法
JP4057462B2 (ja) * 2003-04-28 2008-03-05 ローム株式会社 チップ抵抗器およびその製造方法
JP4358664B2 (ja) * 2004-03-24 2009-11-04 ローム株式会社 チップ抵抗器およびその製造方法

Also Published As

Publication number Publication date
US20070194404A1 (en) 2007-08-23
CN101026155A (zh) 2007-08-29
JP2007220985A (ja) 2007-08-30
TWI407547B (zh) 2013-09-01
TW200737493A (en) 2007-10-01
JP4501077B2 (ja) 2010-07-14
US7489036B2 (en) 2009-02-10

Similar Documents

Publication Publication Date Title
US7667951B2 (en) Electronic component
US7408435B2 (en) Coil component
US6791403B1 (en) Miniature RF stripline linear phase filters
WO2003075393A1 (fr) Module haute frequence
JP4518013B2 (ja) 電子部品
CN107204295A (zh) 电子元件封装件及制造该电子元件封装件的方法
US20210298172A1 (en) Circuit board
JP2004180032A (ja) 誘電体フィルタ
JP2008027982A (ja) Ｌｃ複合部品
US20130271251A1 (en) Substrate-Less Electronic Component
CN101026155B (zh) 薄膜器件
CN101047175B (zh) 薄膜器件
JP4693588B2 (ja) バンドパスフィルタ
CN101026154B (zh) 薄膜器件
JP2008028464A (ja) Ｌｃフィルタ
CN115211242A (zh) 高频滤波器内置玻璃芯配线基板、利用它的高频模块及高频滤波器内置玻璃芯配线基板的制造方法
US11271074B2 (en) Capacitor and method for manufacturing the same
US20240029960A1 (en) Thin-film chip resistor-capacitor and method of fabricating the same
US11328861B2 (en) LC resonance element and resonance element array
WO1998033229A1 (fr) Resonateur dielectrique, filtre dielectrique, duplexeur dielectrique et procede de fabrication d'un resonateur dielectrique
JP2001345233A (ja) 薄膜電子部品およびその製法並びに基板
JP2000312104A (ja) 誘電体共振部品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120411