CN101826532B - Tft-lcd阵列基板及其制造方法 - Google Patents
Tft-lcd阵列基板及其制造方法 Download PDFInfo
- Publication number
- CN101826532B CN101826532B CN 200910079290 CN200910079290A CN101826532B CN 101826532 B CN101826532 B CN 101826532B CN 200910079290 CN200910079290 CN 200910079290 CN 200910079290 A CN200910079290 A CN 200910079290A CN 101826532 B CN101826532 B CN 101826532B
- Authority
- CN
- China
- Prior art keywords
- electrode
- drain electrode
- semiconductor layer
- photoresist
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000004973 liquid crystal related substance Substances 0.000 title abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 108
- 238000002161 passivation Methods 0.000 claims abstract description 51
- 239000000203 mixture Substances 0.000 claims description 113
- 238000005516 engineering process Methods 0.000 claims description 104
- 239000010408 film Substances 0.000 claims description 104
- 239000000758 substrate Substances 0.000 claims description 80
- 229920002120 photoresistant polymer Polymers 0.000 claims description 79
- 238000000034 method Methods 0.000 claims description 53
- 238000000151 deposition Methods 0.000 claims description 47
- 230000008021 deposition Effects 0.000 claims description 41
- 238000009413 insulation Methods 0.000 claims description 35
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 16
- 238000002207 thermal evaporation Methods 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 14
- 239000002019 doping agent Substances 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 239000004744 fabric Substances 0.000 claims description 8
- 239000007792 gaseous phase Substances 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 238000004070 electrodeposition Methods 0.000 claims description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 11
- 238000003860 storage Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- NPXOKRUENSOPAO-UHFFFAOYSA-N Raney nickel Chemical compound [Al].[Ni] NPXOKRUENSOPAO-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种TFT-LCD阵列基板及其制造方法。阵列基板包括形成在基板上的栅线和数据线，所述栅线和数据线限定的像素区域内形成像素电极和薄膜晶体管，所述薄膜晶体管包括形成在基板上的栅电极、形成在栅电极上并覆盖整个基板的栅绝缘层、形成在栅绝缘层上的源电极和漏电极、以横向排布方式形成在源电极与漏电极之间的掺杂半导体层和半导体层、形成在上述结构图形上的钝化层。本发明将掺杂半导体层和半导体层以横向排布方式设置在源电极与漏电极之间，不仅有效降低了内部段差，避免了后续沉积的薄膜产生断裂，而且减小了结构图形的厚度，减小了盒厚，提高了液晶的响应速度。
Description
技术领域
本发明涉及一种薄膜晶体管液晶显示器结构及其制造方法，尤其是一种TFT-LCD阵列基板及其制造方法。
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor Liquid CrystalDisplay，简称TFT-LCD)具有体积小、功耗低、无辐射等特点，近年来得到了迅速地发展，在当前的平板显示器市场中占据了主导地位。TFT-LCD的主体结构包括对盒的阵列基板和彩膜基板，其中阵列基板上形成有栅线、数据线以及以矩阵方式排列的薄膜晶体管和像素电极。
图32为现有技术TFT-LCD阵列基板的结构示意图，为典型背沟道的底栅结构。如图32所示，栅电极2形成在基板1上，并与栅线连接；栅绝缘层3形成在栅电极2上并覆盖整个基板1，有源层(半导体层4和掺杂半导体层5)形成在栅绝缘层3上并位于栅电极2的上方；源电极6的一端形成在有源层上，另一端与数据线连接，漏电极7的一端形成在有源层上，另一端通过钝化层8上开设的钝化层过孔与像素电极13连接，源电极6与漏电极7之间形成TFT沟道区域，TFT沟道区域的掺杂半导体层5被完全刻蚀掉，暴露出半导体层4；钝化层8形成在数据线、源电极6和漏电极7上并覆盖整个基板1，在漏电极7位置开设有钝化层过孔9。像素电极13形成在钝化层8上，通过钝化层过孔9与漏电极7连接。该结构形式的TFT-LCD阵列基板通常采用五次构图工艺(5-Mask)制备，主要工艺包括：形成栅电极和栅线图形；形成栅绝缘层和有源层图形；形成数据线、源电极、漏电极和TFT沟道区域图形；形成钝化层和钝化层过孔图形；形成像素电极图形。工作时，向栅电极通入开启电压，半导体层形成导电通道使源电极和漏电极导通，将数据线上的数据电压施加在像素电极上。
实际使用表明，现有技术这种采用各层纵向叠加的结构导致内部段差较大，容易使后续沉积的薄膜产生断裂。此外，这种纵向叠加的结构增加了盒厚，不仅容易引起其它不良，而且降低了液晶的响应速度。
发明内容
本发明的目的是提供一种TFT-LCD阵列基板及其制造方法，不仅有效降低内部段差，而且减小盒厚，提高液晶的响应速度。
为了实现上述目的，本发明提供了一种TFT-LCD阵列基板，包括形成在基板上的栅线和数据线，所述栅线和数据线限定的像素区域内形成像素电极和薄膜晶体管，所述薄膜晶体管包括：
栅电极，形成在基板上，与栅线连接；
栅绝缘层，形成在栅电极上并覆盖整个基板；
源电极，形成在栅绝缘层上，一端位于栅电极的上方，另一端与数据线连接；
漏电极，形成在栅绝缘层上，一端位于栅电极的上方，另一端与像素电极连接；
掺杂半导体层和半导体层，以横向排布方式形成在源电极与漏电极之间，掺杂半导体层形成在源电极和漏电极之间沟道区域的内壁上，外表面与源电极和漏电极的端部接触，半导体层与掺杂半导体层的内表面接触；
钝化层，形成在上述结构图形上，并覆盖整个基板。
所述像素电极可以形成在栅绝缘层上，并与漏电极直接连接。进一步地，所述像素电极与数据线在同一次构图工艺中形成。
所述像素电极也可以形成在钝化层上，并通过钝化层上开设的钝化层过孔与漏电极连接。
在上述技术方案基础上，掺杂半导体层形成在源电极与漏电极之间沟道区域的内壁上，外表面与源电极和漏电极的端部接触，半导体层与掺杂半导体层的内表面接触。
为了实现上述目的，本发明还提供了一种TFT-LCD阵列基板制造方法，包括：
步骤11、在基板上沉积栅金属薄膜，通过构图工艺形成包括栅线和栅电极的图形；
步骤12、在完成步骤11的基板上沉积栅绝缘层、透明导电薄膜和源漏金属薄膜，通过构图工艺形成包括数据线、源电极、漏电极和像素电极的图形，所述漏电极与像素电极直接连接；
步骤13、在完成步骤12的基板上沉积掺杂半导体薄膜，通过构图工艺在源电极和漏电极之间形成横向设置的掺杂半导体层图形，掺杂半导体层图形形成在源电极和漏电极之间沟道区域的内壁上，与源电极和漏电极的端部接触；
步骤14、在完成步骤13的基板上沉积半导体薄膜，通过构图工艺在源电极和漏电极之间形成横向设置的半导体层图形，半导体层与掺杂半导体层的内表面接触，在源电极和漏电极之间形成横向排布的掺杂半导体层和半导体层；
步骤15、在完成步骤14的基板上沉积钝化层，通过构图工艺形成包括栅线接口过孔和数据线接口过孔的图形。
所述步骤12可以包括：
在完成步骤11的基板上，采用等离子体增强化学气相沉积方法沉积栅绝缘层；
在完成前述步骤的基板上，采用磁控溅射或热蒸发的方法，依次沉积透明导电薄膜和源漏金属薄膜；
在源漏金属薄膜上涂敷一层光刻胶；
采用半色调或灰色调掩模板对光刻胶进行曝光，使光刻胶形成光刻胶完全保留区域、光刻胶完全去除区域和光刻胶半保留区域；其中光刻胶完全保留区域对应于数据线、源电极和漏电极图形所在区域，光刻胶半保留区域对应于像素电极图形所在区域，光刻胶完全去除区域对应于上述图形以外的区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶半保留区域的光刻胶厚度变薄；
通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的源漏金属薄膜和透明导电薄膜，形成包括数据线和源电极的图形，源电极与数据线连接；
通过灰化工艺完全去除光刻胶半保留区域的光刻胶，暴露出该区域的源漏金属薄膜；
通过第二次刻蚀工艺完全刻蚀掉光刻胶半保留区域的源漏金属薄膜，形成包括漏电极和像素电极的图形，漏电极与像素电极直接连接；
剥离剩余的光刻胶。
所述步骤12也可以包括：
在完成步骤11的基板上，采用等离子体增强化学气相沉积方法沉积栅绝缘层；
在完成前述步骤的基板上，采用磁控溅射或热蒸发的方法，沉积透明导电薄膜；
采用普通掩模板通过构图工艺形成包括像素电极的图形；
在完成前述步骤的基板上，采用磁控溅射或热蒸发的方法，沉积源漏金属薄膜；
采用普通掩模板通过构图工艺形成包括数据线、源电极和漏电极的图形，漏电极与像素电极直接连接。
为了实现上述目的，本发明还提供了另一种TFT-LCD阵列基板制造方法，包括：
步骤21、在基板上沉积栅金属薄膜，通过构图工艺形成包括栅线和栅电极的图形；
步骤22、在完成步骤21的基板上沉积栅绝缘层和源漏金属薄膜，通过构图工艺形成包括数据线、源电极和漏电极的图形；
步骤23、在完成步骤22的基板上沉积掺杂半导体薄膜，通过构图工艺在源电极与漏电极之间形成横向设置的掺杂半导体层图形；
步骤24、在完成步骤23的基板上沉积半导体薄膜，通过构图工艺在源电极与漏电极之间形成横向设置的半导体层图形，掺杂半导体层形成在源电极和漏电极之间沟道区域的内壁上，外表面与源电极和漏电极的端部接触，半导体层与掺杂半导体层的内表面接触；
步骤25、在完成步骤24的基板上沉积钝化层，通过构图工艺在漏电极位置形成包括钝化层过孔的图形；
步骤26、在完成步骤25的基板上沉积透明导电薄膜，通过构图工艺形成包括像素电极的图形，像素电极通过钝化层过孔与漏电极连接。
本发明提供了一种TFT-LCD阵列基板及其制造方法，将掺杂半导体层和半导体层以横向排布方式设置在源电极与漏电极之间，与使用各层纵向叠加结构的现有技术相比，本发明不仅有效降低了内部段差，避免了后续沉积的薄膜产生断裂，而且减小了结构图形的厚度，减小了盒厚，提高了液晶的响应速度。
附图说明
图1为本发明TFT-LCD阵列基板第一实施例的平面图；
图2为图1中A1-A1向的剖面图；
图3为本发明TFT-LCD阵列基板第一实施例第一次构图工艺后的平面图；
图4为图3中A2-A2向的剖面图；
图5为本发明TFT-LCD阵列基板第一实施例第二次构图工艺后的平面图；
图6为图5中A3-A3向的剖面图；
图7为本发明TFT-LCD阵列基板第一实施例第二次构图工艺中沉积各层薄膜后A3-A3向的剖面图；
图8为本发明TFT-LCD阵列基板第一实施例第二次构图工艺中光刻胶曝光显影后A3-A3向的剖面图；
图9为本发明TFT-LCD阵列基板第一实施例第二次构图工艺中第一次刻蚀后A3-A3向的剖面图；
图10为本发明TFT-LCD阵列基板第一实施例第二次构图工艺中灰化工艺后A3-A3向的剖面图；
图11为本发明TFT-LCD阵列基板第一实施例第二次构图工艺中第二次刻蚀后A3-A3向的剖面图；
图12为本发明TFT-LCD阵列基板第一实施例第三次构图工艺后的平面图；
图13为图12中A4-A4向的剖面图；
图14为本发明TFT-LCD阵列基板第一实施例第四次构图工艺后的平面图；
图15为图14中A5-A5向的剖面图；
图16为本发明TFT-LCD阵列基板第二实施例的平面图；
图17为图16中B1-B1向的剖面图；
图18为本发明TFT-LCD阵列基板第二实施例第一次构图工艺后的平面图；
图19为图18中B2-B2向的剖面图；
图20为本发明TFT-LCD阵列基板第二实施例第二次构图工艺后的平面图；
图21为图20中B3-B3向的剖面图；
图22为本发明TFT-LCD阵列基板第二实施例第三次构图工艺后的平面图；
图23为图22中B4-B4向的剖面图；
图24为本发明TFT-LCD阵列基板第二实施例第四次构图工艺后的平面图；
图25为图24中B5-B5向的剖面图；
图26为本发明TFT-LCD阵列基板第二实施例第五次构图工艺后的平面图；
图27为图26中B6-B6向的剖面图；
图28为本发明TFT-LCD阵列基板制造方法第一实施例的流程图；
图29为本发明TFT-LCD阵列基板制造方法第一实施例形成数据线、源电极、漏电极和像素电极图形的流程图；
图30为本发明TFT-LCD阵列基板制造方法第一实施例另一种形成数据线、源电极、漏电极和像素电极图形的流程图；
图31为本发明TFT-LCD阵列基板制造方法第二实施例的流程图；
图32为现有技术TFT-LCD阵列基板的结构示意图。
附图标记说明：
1-基板； 2-栅电极； 3-栅绝缘层；
4-半导体层； 5-掺杂半导体层； 6-源电极；
7-漏电极； 8-钝化层； 9-钝化层过孔；
11-栅线； 12-数据线； 13-像素电极；
14-公共电极线。
具体实施方式
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
图1为本发明TFT-LCD阵列基板第一实施例的平面图，所反映的是一个像素单元的结构，图2为图1中A1-A1向的剖面图。如图1和图2所示，本实施例TFT-LCD阵列基板的主体结构包括形成在基板1上的栅线11、数据线12、像素电极13和薄膜晶体管，相互垂直的栅线11和数据线12定义了像素区域，薄膜晶体管和像素电极13形成在像素区域内，栅线11用于向薄膜晶体管提供开启信号，数据线12用于向像素电极13提供数据信号。具体地，本实施例TFT-LCD阵列基板包括形成在基板1上的栅线11和栅电极2，栅电极2与栅线11连接；栅绝缘层3形成在栅电极2和栅线11上并覆盖整个基板1；像素电极13形成在栅绝缘层3上并位于像素区域内；源电极6和漏电极7形成在栅绝缘层3上，源电极6的一端位于栅电极2的上方，另一端与数据线12连接，漏电极7的一端位于栅电极2的上方，另一端与像素电极13直接连接；源电极6和漏电极7之间形成有横向排布的掺杂半导体层5和半导体层4；钝化层8形成在上述结构图形上，并覆盖整个基板1。
本实施例上述技术方案中，通过将掺杂半导体层和半导体层以横向排布方式设置在源电极和漏电极之间，有效降低了内部段差，减小了结构图形的厚度，不仅避免了后续沉积的薄膜产生断裂，而且减小了盒厚，提高了液晶的响应速度。上述技术方案中还可以包括公共电极线14图形，公共电极线14形成在像素区域内，并位于两条栅线11之间，用于与像素电极13一起构 成存储电容。
图3～图15为本发明TFT-LCD阵列基板第一实施例制造过程的示意图，可以进一步说明本实施例的技术方案，在以下说明中，本发明所称的构图工艺包括光刻胶涂覆、掩模、曝光、刻蚀、光刻胶剥离等工艺，光刻胶以正性光刻胶为例。
图3为本发明TFT-LCD阵列基板第一实施例第一次构图工艺后的平面图，所反映的是一个像素单元的结构，图4为图3中A2-A2向的剖面图。首先采用磁控溅射或热蒸发的方法，在基板1(如玻璃基板或石英基板)上沉积一层栅金属薄膜，栅金属薄膜可以采用铝、铬、钨、钽、钛、钼或铝镍的单层薄膜，也可以采用由上述单层薄膜构成的多层复合薄膜。采用普通掩模板对栅金属薄膜进行构图，在基板1上形成包括栅电极2和栅线11的图形，如图3和图4所示。实际应用中，本发明第一次构图工艺中也可以同时形成公共电极线14图形，形成存储电容在公共电极线上(Cs on Common)的结构。
图5为本发明TFT-LCD阵列基板第一实施例第二次构图工艺后的平面图，所反映的是一个像素单元的结构，图6为图5中A3-A3向的剖面图。在完成上述结构图形的基板上，首先采用等离子体增强化学气相沉积(简称PECVD)方法，沉积栅绝缘层3，然后采用磁控溅射或热蒸发的方法，依次沉积透明导电薄膜和源漏金属薄膜。采用半色调或灰色调掩模板通过构图工艺形成包括数据线12、源电极6、漏电极7和像素电极13的图形，如图5和图6所示。本发明第二次构图工艺是一种采用多步刻蚀方法的构图工艺，通过一次构图工艺形成数据线12、源电极6、漏电极7和像素电极13的图形，具体过程说明如下。
图7为本发明TFT-LCD阵列基板第一实施例第二次构图工艺中沉积各层薄膜后A3-A3向的剖面图。在完成上述图形的基板上，首先采用PECVD或其它成膜方法，沉积一层栅绝缘层3，然后采用磁控溅射、热蒸发或其它成膜方法，依次沉积透明导电薄膜21和源漏金属薄膜22，如图7所示。栅绝缘 层3可以采用氮化硅、二氧化硅或氧化铝，源漏金属薄膜可以采用铝、铬、钨、钽、钛、钼或铝镍的单层薄膜，也可以采用由上述单层薄膜构成的多层复合薄膜；透明导电薄膜21可以采用氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铝锌等材料，也可以采用其它金属及金属氧化物。
图8为本发明TFT-LCD阵列基板第一实施例第二次构图工艺中光刻胶曝光显影后A3-A3向的剖面图。在源漏金属薄膜22上涂敷一层光刻胶30，采用半色调或灰色调掩模板对光刻胶进行曝光，使光刻胶形成完全曝光区域A、未曝光区域B和半曝光区域C，其中未曝光区域B对应于数据线、源电极和漏电极图形所在区域，半曝光区域C对应于像素电极图形所在区域，完全曝光区域A对应于上述图形以外的区域。显影处理后，未曝光区域B的光刻胶厚度没有变化，形成光刻胶完全保留区域，完全曝光区域A的光刻胶被完全去除，形成光刻胶完全去除区域，半曝光区域C的光刻胶厚度变薄，形成光刻胶半保留区域，如图8所示。
图9为本发明TFT-LCD阵列基板第一实施例第二次构图工艺中第一次刻蚀后A3-A3向的剖面图。通过第一次刻蚀工艺完全刻蚀掉完全曝光区域A的源漏金属薄膜22和透明导电薄膜21，形成包括数据线和源电极的图形，如图9所示。
图10为本发明TFT-LCD阵列基板第一实施例第二次构图工艺中灰化工艺后A3-A3向的剖面图。通过灰化工艺，减少光刻胶30的厚度，完全去除半曝光区域C的光刻胶，暴露出该区域的源漏金属薄膜22，如图10所示。由于未曝光区域B光刻胶的厚度大于半曝光区域C光刻胶的厚度，因此本次工艺后，未曝光区域B还覆盖有部分厚度的光刻胶。
图11为本发明TFT-LCD阵列基板第一实施例第二次构图工艺中第二次刻蚀后A3-A3向的剖面图。通过第二次刻蚀工艺对半曝光区域C的源漏金属薄膜22进行刻蚀，完全刻蚀掉该区域的源漏金属薄膜22，暴露出透明导电薄膜，形成包括漏电极7和像素电极13的图形，如图11所示。
最后，剥离剩余的光刻胶，完成本实施例TFT-LCD阵列基板第二次构图工艺，如图5和图6所示。本实施例第二次构图工艺后，源电极6和漏电极7形成在栅绝缘层3上，源电极6的一端位于栅电极2的上方，另一端与数据线12连接，漏电极7的一端位于栅电极2的上方，另一端与形成在像素区域内的像素电极13直接连接，源电极6与漏电极7之间形成沟道区域，沟道区域暴露出栅绝缘层3。
图12为本发明TFT-LCD阵列基板第一实施例第三次构图工艺后的平面图，所反映的是一个像素单元的结构，图13为图12中A4-A4向的剖面图。在完成上述结构图形的基板上，采用PECVD方法或其它成膜方法，沉积掺杂半导体薄膜，采用普通掩模板对掺杂半导体薄膜进行构图，形成横向设置的掺杂半导体层5，掺杂半导体层5形成在源电极6和漏电极7之间沟道区域的内壁上，外表面与源电极6和漏电极7的端部接触，如图12和图13所示。
图14为本发明TFT-LCD阵列基板第一实施例第四次构图工艺后的平面图，所反映的是一个像素单元的结构，图15为图14中A5-A5向的剖面图。在完成上述结构图形的基板上，采用PECVD方法或其它成膜方法，沉积半导体薄膜，采用普通掩模板对半导体薄膜进行构图，在沟道区域内部形成半导体层4，半导体层4与掺杂半导体层5的内表面接触，在源电极6和漏电极7之间形成横向排布的掺杂半导体层5和半导体层4，如图14和图15所示。
最后，在完成上述图形的基板上，采用PECVD方法或其它成膜方法，沉积一层钝化层8，钝化层8可以选用氧化物、氮化物或氧氮化合物。采用普通掩模板对钝化层进行构图，形成栅线接口区域(栅线PAD)的栅线接口过孔和数据线接口区域(数据线PAD)的数据线接口过孔等图形(未示出)，如图1和图2所示。栅线接口过孔和数据线接口过孔等图形的结构与现有技术结构相同，这里不再赘述。
以上所说明的四次构图工艺仅仅是制备本实施例TFT-LCD阵列基板的一种实现方法，实际使用中还可以通过增加或减少构图工艺次数、选择不同的 材料或材料组合来实现本发明。例如，本实施例TFT-LCD阵列基板第二次构图工艺可以由二个采用普通掩模板的构图工艺完成，即通过一次采用普通掩模板的构图工艺形成像素电极图形，通过另一次采用普通掩模板的构图工艺形成数据线、源电极和漏电极图形，这里不再赘述。
本实施例提供了一种TFT-LCD阵列基板，首先通过第一次构图工艺形成栅线和栅电极图形，然后使用半色调或灰色调掩模板通过第二次构图工艺形成数据线、源电极、漏电极和像素电极图形，之后通过第三次、第四次构图工艺形成横向排布的掺杂半导体层和半导体层图形，最后通过第五次构图工艺形成栅线接口过孔和数据线接口过孔图形。本实施例TFT-LCD阵列基板工作时，当向栅电极施加开启电压时，半导体层形成导电通道使源电极和漏电极导通，将数据线上的数据电压施加在像素电极上，实现显示。由于本实施例将掺杂半导体层和半导体层以横向排布方式设置在源电极和漏电极之间，与使用各层纵向叠加结构的现有技术相比，本实施例不仅有效降低了内部段差，避免了后续沉积的薄膜产生断裂，而且减小了结构图形的厚度，减小了盒厚，提高了液晶的响应速度。此外，本实施例漏电极与像素电极直接连接，提高了漏电极与像素电极之间电连接的可靠性。
图16为本发明TFT-LCD阵列基板第二实施例的平面图，所反映的是一个像素单元的结构，图17为图16中B1-B1向的剖面图。如图16和图17所示，本实施例TFT-LCD阵列基板的主体结构包括形成在基板1上的栅线11、数据线12、像素电极13和薄膜晶体管，相互垂直的栅线11和数据线12定义了像素区域，薄膜晶体管和像素电极13形成在像素区域内，栅线11用于向薄膜晶体管提供开启信号，数据线12用于向像素电极13提供数据信号。具体地，本实施例TFT-LCD阵列基板包括形成在基板1上的栅线11和栅电极2，栅电极2与栅线11连接；栅绝缘层3形成在栅电极2和栅线11上并覆盖整个基板1；源电极6和漏电极7形成在栅绝缘层3上，源电极6的一端位于栅电极2的上方，另一端与数据线12连接，漏电极7的一端位于栅电极2的 上方，另一端通过钝化层8上开设的钝化层过孔9与像素电极13连接；源电极6和漏电极7之间形成有横向排布的掺杂半导体层5和半导体层4；钝化层8形成在上述结构图形上，并覆盖整个基板1，在漏电极7位置开设有钝化层过孔9，像素电极13形成在钝化层8上，并通过钝化层过孔9与漏电极7连接。
本实施例上述技术方案中，通过将掺杂半导体层和半导体层以横向排布方式设置在源电极和漏电极之间，有效降低了内部段差，减小了结构图形的厚度，不仅避免了后续沉积的薄膜产生断裂，而且减小了盒厚，提高了液晶的响应速度。上述技术方案中还可以包括公共电极线14图形，公共电极线14形成在像素区域内，并位于两条栅线11之间，用于与像素电极13一起构成存储电容。
图18～图27为本发明TFT-LCD阵列基板第二实施例制造过程的示意图，可以进一步说明本实施例的技术方案，在以下说明中，本实施例各层材料和工艺与前述第一实施例相同，不再赘述。
图18为本发明TFT-LCD阵列基板第二实施例第一次构图工艺后的平面图，所反映的是一个像素单元的结构，图19为图18中B2-B2向的剖面图。首先采用磁控溅射或热蒸发的方法，在基板1上沉积一层栅金属薄膜。采用普通掩模板对栅金属薄膜进行构图，在基板1上形成包括栅电极2和栅线11的图形，如图18和图19所示。实际应用中，本发明第一次构图工艺中也可以同时形成公共电极线14图形，形成存储电容在公共电极线上(Cs onCommon)的结构。
图20为本发明TFT-LCD阵列基板第二实施例第二次构图工艺后的平面图，所反映的是一个像素单元的结构，图21为图20中B3-B3向的剖面图。在完成上述结构图形的基板上，采用PECVD方法沉积栅绝缘层3，然后采用磁控溅射或热蒸发的方法沉积源漏金属薄膜。采用普通掩模板通过构图工艺形成包括数据线12、源电极6和漏电极7的图形，如图20和图21所示。
图22为本发明TFT-LCD阵列基板第二实施例第三次构图工艺后的平面图，所反映的是一个像素单元的结构，图23为图22中B4-B4向的剖面图。在完成上述结构图形的基板上，采用PECVD方法或其它成膜方法，沉积掺杂半导体薄膜，采用普通掩模板对掺杂半导体薄膜进行构图，形成横向设置的掺杂半导体层5，掺杂半导体层5形成在源电极6和漏电极7之间沟道区域的内壁上，外表面与源电极6和漏电极7的端部接触，如图22和图23所示。
图24为本发明TFT-LCD阵列基板第二实施例第四次构图工艺后的平面图，所反映的是一个像素单元的结构，图25为图24中B5-B5向的剖面图。在完成上述结构图形的基板上，采用PECVD方法或其它成膜方法，沉积半导体薄膜，采用普通掩模板对半导体薄膜进行构图，在沟道区域内部形成半导体层4，半导体层4与掺杂半导体层5的内表面接触，在源电极6和漏电极7之间形成横向排布的掺杂半导体层5和半导体层4，如图24和图25所示。
图26为本发明TFT-LCD阵列基板第二实施例第五次构图工艺后的平面图，所反映的是一个像素单元的结构，图27为图26中B6-B6向的剖面图。在完成上述图形的基板上，采用PECVD方法或其它成膜方法，沉积一层钝化层8，采用普通掩模板对钝化层进行构图，在漏电极7位置形成包括钝化层过孔9的图形，如图26和图27所示。本次构图工艺中，还同时形成有栅线接口过孔和数据线接口过孔等图形。
最后，在完成上述图形的基板上，采用磁控溅射、热蒸发或其它成膜方法沉积透明导电薄膜，采用普通掩模板对透明导电薄膜进行构图，在像素区域内形成包括像素电极13的图形，像素电极13通过钝化层过孔9与漏电极7连接，如图16和图17所示。
本实施例提供了一种TFT-LCD阵列基板，首先通过第一次构图工艺形成栅线和栅电极图形，通过第二次构图工艺形成数据线、源电极和漏电极图形，之后通过第三次、第四次构图工艺形成横向排布的掺杂半导体层和半导体层图形，通过第五次构图工艺形成钝化层过孔图形，通过第六次构图工艺形成 像素电极图形。由于本实施例将掺杂半导体层和半导体层以横向排布方式设置在源电极和漏电极之间，与使用各层纵向叠加结构的现有技术相比，本实施例不仅有效降低了内部段差，避免了后续沉积的薄膜产生断裂，而且减小了结构图形的厚度，减小了盒厚，提高了液晶的响应速度。
图28为本发明TFT-LCD阵列基板制造方法第一实施例的流程图，包括：
步骤11、在基板上沉积栅金属薄膜，通过构图工艺形成包括栅线和栅电极的图形；
步骤12、在完成步骤11的基板上沉积栅绝缘层、透明导电薄膜和源漏金属薄膜，通过构图工艺形成包括数据线、源电极、漏电极和像素电极的图形，所述漏电极与像素电极直接连接；
步骤13、在完成步骤12的基板上沉积掺杂半导体薄膜，通过构图工艺在源电极和漏电极之间形成横向设置的掺杂半导体层图形；
步骤14、在完成步骤13的基板上沉积半导体薄膜，通过构图工艺在源电极和漏电极之间形成横向设置的半导体层图形；
步骤15、在完成步骤14的基板上沉积钝化层，通过构图工艺形成包括栅线接口过孔和数据线接口过孔的图形。
本实施例步骤11中，采用磁控溅射或热蒸发的方法，在基板(如玻璃基板或石英基板)上沉积一层栅金属薄膜，栅金属薄膜可以采用铝、铬、钨、钽、钛、钼或铝镍的单层薄膜，也可以采用由上述单层薄膜构成的多层复合薄膜。采用普通掩模板对栅金属薄膜进行构图，在基板上形成包括栅电极和栅线的图形。实际应用中，本发明步骤1中也可以同时形成公共电极线图形，形成存储电容在公共电极线上(Cs on Common)的结构。
图29为本发明TFT-LCD阵列基板制造方法第一实施例形成数据线、源电极、漏电极和像素电极图形的流程图，包括：
步骤211、在完成步骤11的基板上，采用等离子体增强化学气相沉积方法沉积栅绝缘层；
步骤212、在完成步骤211的基板上，采用磁控溅射或热蒸发的方法，依次沉积透明导电薄膜和源漏金属薄膜；
步骤213、在源漏金属薄膜上涂敷一层光刻胶；
步骤214、采用半色调或灰色调掩模板对光刻胶进行曝光，使光刻胶形成光刻胶完全保留区域、光刻胶完全去除区域和光刻胶半保留区域；其中光刻胶完全保留区域对应于数据线、源电极和漏电极图形所在区域，光刻胶半保留区域对应于像素电极图形所在区域，光刻胶完全去除区域对应于上述图形以外的区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶半保留区域的光刻胶厚度变薄；
步骤215、通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的源漏金属薄膜和透明导电薄膜，形成包括数据线和源电极的图形，源电极与数据线连接；
步骤216、通过灰化工艺完全去除光刻胶半保留区域的光刻胶，暴露出该区域的源漏金属薄膜；
步骤217、通过第二次刻蚀工艺完全刻蚀掉光刻胶半保留区域的源漏金属薄膜，形成包括漏电极和像素电极的图形，漏电极与像素电极直接连接；
步骤218、剥离剩余的光刻胶。
本实施例是一种通过多步刻蚀方法通过一次构图工艺同时形成数据线、源电极、漏电极和像素电极图形的技术方案，其制备过程已在前述图5～图11所示技术方案中详细介绍，这里不再赘述。
图30为本发明TFT-LCD阵列基板制造方法第一实施例另一种形成数据线、源电极、漏电极和像素电极图形的流程图，包括：
步骤221、在完成步骤11的基板上，采用等离子体增强化学气相沉积方法沉积栅绝缘层；
步骤222、在完成步骤221的基板上，采用磁控溅射或热蒸发的方法， 沉积透明导电薄膜；
步骤223、采用普通掩模板通过构图工艺形成包括像素电极的图形；
步骤224、在完成步骤223的基板上，采用磁控溅射或热蒸发的方法，沉积源漏金属薄膜；
步骤225、采用普通掩模板通过构图工艺形成包括数据线、源电极和漏电极的图形，漏电极与像素电极直接连接。
本实施例是一种采用普通掩模板的二次构图工艺分别形成像素电极和数据线、源电极、漏电极图形的技术方案，即通过一次采用普通掩模板的构图工艺形成像素电极图形，通过另一次采用普通掩模板的构图工艺形成数据线、源电极和漏电极图形。
本实施例步骤13中，在完成上述结构图形的基板上，采用PECVD方法或其它成膜方法，沉积掺杂半导体薄膜，采用普通掩模板对掺杂半导体薄膜进行构图，形成横向设置的掺杂半导体层图形，掺杂半导体层图形形成在源电极和漏电极之间沟道区域的内壁上，与源电极和漏电极的端部接触。
本发明步骤14中，在完成上述结构图形的基板上，采用PECVD方法或其它成膜方法，沉积半导体薄膜，采用普通掩模板对半导体薄膜进行构图，在沟道区域内部形成横向设置的半导体层图形，半导体层与掺杂半导体层的内表面接触，在源电极和漏电极之间形成横向排布的掺杂半导体层和半导体层。
本发明步骤15中，在完成上述结构图形的基板上，沉积一层钝化层，钝化层可以选用氧化物、氮化物或氧氮化合物。采用普通掩模板对钝化层进行构图，形成栅线接口过孔和数据线接口过孔等图形。
图31为本发明TFT-LCD阵列基板制造方法第二实施例的流程图，包括：
步骤21、在基板上沉积栅金属薄膜，通过构图工艺形成包括栅线和栅电极的图形；
步骤22、在完成步骤21的基板上沉积栅绝缘层和源漏金属薄膜，通过构图工艺形成包括数据线、源电极和漏电极的图形；
步骤23、在完成步骤22的基板上沉积掺杂半导体薄膜，通过构图工艺在源电极与漏电极之间形成横向设置的掺杂半导体层图形；
步骤24、在完成步骤23的基板上沉积半导体薄膜，通过构图工艺在源电极与漏电极之间形成横向设置的半导体层图形；
步骤25、在完成步骤24的基板上沉积钝化层，通过构图工艺在漏电极位置形成包括钝化层过孔的图形；
步骤26、在完成步骤25的基板上沉积透明导电薄膜，通过构图工艺形成包括像素电极的图形，像素电极通过钝化层过孔与漏电极连接。
本实施例是一种像素电极通过钝化层过孔与漏电极连接的技术方案，其制备过程已在前述图16～图27所示技术方案中详细介绍，这里不再赘述。
本发明提供了一种TFT-LCD阵列基板制造方法，通过将掺杂半导体层和半导体层以横向排布方式设置在源电极和漏电极之间，不仅有效降低了内部段差，避免了后续沉积的薄膜产生断裂，而且减小了结构图形的厚度，减小了盒厚，提高了液晶的响应速度。
最后应说明的是：以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围。
Claims (8)
1.一种TFT-LCD阵列基板，包括形成在基板上的栅线和数据线，所述栅线和数据线限定的像素区域内形成像素电极和薄膜晶体管，其特征在于，所述薄膜晶体管包括：
栅电极，形成在基板上，与栅线连接；
栅绝缘层，形成在栅电极上并覆盖整个基板；
源电极，形成在栅绝缘层上，一端位于栅电极的上方，另一端与数据线连接；
漏电极，形成在栅绝缘层上，一端位于栅电极的上方，另一端与像素电极连接；
掺杂半导体层和半导体层，以横向排布方式形成在源电极与漏电极之间，掺杂半导体层形成在源电极和漏电极之间沟道区域的内壁上，外表面与源电极和漏电极的端部接触，半导体层与掺杂半导体层的内表面接触；
钝化层，形成在上述结构图形上，并覆盖整个基板。
2.根据权利要求1所述的TFT-LCD阵列基板，其特征在于，所述像素电极形成在栅绝缘层上，并与漏电极直接连接。
3.根据权利要求2所述的TFT-LCD阵列基板，其特征在于，所述像素电极与数据线在同一次构图工艺中形成。
4.根据权利要求1所述的TFT-LCD阵列基板，其特征在于，所述像素电极形成在钝化层上，并通过钝化层上开设的钝化层过孔与漏电极连接。
5.一种TFT-LCD阵列基板制造方法，其特征在于，包括：
步骤11、在基板上沉积栅金属薄膜，通过构图工艺形成包括栅线和栅电极的图形；
步骤12、在完成步骤11的基板上沉积栅绝缘层、透明导电薄膜和源漏金属薄膜，通过构图工艺形成包括数据线、源电极、漏电极和像素电极的图形，所述漏电极与像素电极直接连接；
步骤13、在完成步骤12的基板上沉积掺杂半导体薄膜，通过构图工艺在源电极和漏电极之间形成横向设置的掺杂半导体层图形，掺杂半导体层图形形成在源电极和漏电极之间沟道区域的内壁上，与源电极和漏电极的端部接触；
步骤14、在完成步骤13的基板上沉积半导体薄膜，通过构图工艺在源电极和漏电极之间形成横向设置的半导体层图形，半导体层与掺杂半导体层的内表面接触，在源电极和漏电极之间形成横向排布的掺杂半导体层和半导体层；
步骤15、在完成步骤14的基板上沉积钝化层，通过构图工艺形成包括栅线接口过孔和数据线接口过孔的图形。
6.根据权利要求5所述的TFT-LCD阵列基板制造方法，其特征在于，所述步骤12包括：
在完成步骤11的基板上，采用等离子体增强化学气相沉积方法沉积栅绝缘层；
在完成前述步骤的基板上，采用磁控溅射或热蒸发的方法，依次沉积透明导电薄膜和源漏金属薄膜；
在源漏金属薄膜上涂敷一层光刻胶；
采用半色调或灰色调掩模板对光刻胶进行曝光，使光刻胶形成光刻胶完全保留区域、光刻胶完全去除区域和光刻胶半保留区域；其中光刻胶完全保留区域对应于数据线、源电极和漏电极图形所在区域，光刻胶半保留区域对应于像素电极图形所在区域，光刻胶完全去除区域对应于上述图形以外的区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶半保留区域的光刻胶厚度变薄；
通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的源漏金属薄膜和透明导电薄膜，形成包括数据线和源电极的图形，源电极与数据线连接；
通过灰化工艺完全去除光刻胶半保留区域的光刻胶，暴露出该区域的源漏金属薄膜；
通过第二次刻蚀工艺完全刻蚀掉光刻胶半保留区域的源漏金属薄膜，形成包括漏电极和像素电极的图形，漏电极与像素电极直接连接；
剥离剩余的光刻胶。
7.根据权利要求5所述的TFT-LCD阵列基板制造方法，其特征在于，所述步骤12包括：
在完成步骤11的基板上，采用等离子体增强化学气相沉积方法沉积栅绝缘层；
在完成前述步骤的基板上，采用磁控溅射或热蒸发的方法，沉积透明导电薄膜；
采用普通掩模板通过构图工艺形成包括像素电极的图形；
在完成前述步骤的基板上，采用磁控溅射或热蒸发的方法，沉积源漏金属薄膜；
采用普通掩模板通过构图工艺形成包括数据线、源电极和漏电极的图形，漏电极与像素电极直接连接。
8.一种TFT-LCD阵列基板制造方法，其特征在于，包括：
步骤21、在基板上沉积栅金属薄膜，通过构图工艺形成包括栅线和栅电极的图形；
步骤22、在完成步骤21的基板上沉积栅绝缘层和源漏金属薄膜，通过构图工艺形成包括数据线、源电极和漏电极的图形；
步骤23、在完成步骤22的基板上沉积掺杂半导体薄膜，通过构图工艺在源电极与漏电极之间形成横向设置的掺杂半导体层图形；
步骤24、在完成步骤23的基板上沉积半导体薄膜，通过构图工艺在源电极与漏电极之间形成横向设置的半导体层图形，掺杂半导体层形成在源电极和漏电极之间沟道区域的内壁上，外表面与源电极和漏电极的端部接触，半导体层与掺杂半导体层的内表面接触；
步骤25、在完成步骤24的基板上沉积钝化层，通过构图工艺在漏电极位置形成包括钝化层过孔的图形；
步骤26、在完成步骤25的基板上沉积透明导电薄膜，通过构图工艺形成包括像素电极的图形，像素电极通过钝化层过孔与漏电极连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910079290 CN101826532B (zh) | 2009-03-06 | 2009-03-06 | Tft-lcd阵列基板及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910079290 CN101826532B (zh) | 2009-03-06 | 2009-03-06 | Tft-lcd阵列基板及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101826532A CN101826532A (zh) | 2010-09-08 |
| CN101826532B true CN101826532B (zh) | 2012-05-30 |
Family
ID=42690353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200910079290 Expired - Fee Related CN101826532B (zh) | 2009-03-06 | 2009-03-06 | Tft-lcd阵列基板及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101826532B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102832254B (zh) | 2012-09-10 | 2016-04-06 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法、显示面板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6100954A (en) * | 1996-03-26 | 2000-08-08 | Lg Electronics Inc. | Liquid crystal display with planarizing organic gate insulator and organic planarization layer and method for manufacturing |
| CN1987624A (zh) * | 2006-11-17 | 2007-06-27 | 京东方科技集团股份有限公司 | 一种tft lcd阵列基板结构及其制造方法 |
| CN101290446A (zh) * | 2008-05-16 | 2008-10-22 | 京东方科技集团股份有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN101320737A (zh) * | 2007-06-08 | 2008-12-10 | 北京京东方光电科技有限公司 | 一种薄膜晶体管结构及其制备方法 |
-
2009
- 2009-03-06 CN CN 200910079290 patent/CN101826532B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6100954A (en) * | 1996-03-26 | 2000-08-08 | Lg Electronics Inc. | Liquid crystal display with planarizing organic gate insulator and organic planarization layer and method for manufacturing |
| CN1987624A (zh) * | 2006-11-17 | 2007-06-27 | 京东方科技集团股份有限公司 | 一种tft lcd阵列基板结构及其制造方法 |
| CN101320737A (zh) * | 2007-06-08 | 2008-12-10 | 北京京东方光电科技有限公司 | 一种薄膜晶体管结构及其制备方法 |
| CN101290446A (zh) * | 2008-05-16 | 2008-10-22 | 京东方科技集团股份有限公司 | Tft-lcd阵列基板及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101826532A (zh) | 2010-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101807583B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN102023433B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN101957530B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN101887897B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN102023429B (zh) | Tft-lcd阵列基板及其制造和断线修复方法 | |
| CN102236179B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN101957526B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN101825816A (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN102023424B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN101807549B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN101819363A (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN102629046A (zh) | 阵列基板及其制造方法、液晶显示器件 | |
| CN101825815A (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN101807584B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN101840117B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN102054833B (zh) | 薄膜晶体管基板及其制造方法 | |
| CN101799603B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN101963726B (zh) | Ffs型tft-lcd阵列基板及其制造方法 | |
| CN102023431B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN101833203A (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN101995711A (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN101819361B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN101826532B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN101634783B (zh) | 一种薄膜晶体管液晶显示面板像素结构及制造方法 | |
| CN101887898A (zh) | Tft-lcd阵列基板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY Effective date: 20150706 Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD. Effective date: 20150706 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20150706 Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No. Patentee after: BOE TECHNOLOGY GROUP Co.,Ltd. Patentee after: BEIJING BOE OPTOELECTRONICS TECHNOLOGY Co.,Ltd. Address before: 100176 Beijing economic and Technological Development Zone, West Central Road, No. 8 Patentee before: BEIJING BOE OPTOELECTRONICS TECHNOLOGY Co.,Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120530 |