CN100566142C - 数字模拟电路和数据驱动器及显示装置 - Google Patents

数字模拟电路和数据驱动器及显示装置 Download PDF

Info

Publication number
CN100566142C
CN100566142C CNB2006100773185A CN200610077318A CN100566142C CN 100566142 C CN100566142 C CN 100566142C CN B2006100773185 A CNB2006100773185 A CN B2006100773185A CN 200610077318 A CN200610077318 A CN 200610077318A CN 100566142 C CN100566142 C CN 100566142C
Authority
CN
China
Prior art keywords
voltage
output
terminal
data
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100773185A
Other languages
English (en)
Other versions
CN1855703A (zh
Inventor
土弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1855703A publication Critical patent/CN1855703A/zh
Application granted granted Critical
Publication of CN100566142C publication Critical patent/CN100566142C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/662—Multiplexed conversion systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of El Displays (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种即使2个电压的电压差扩大，也能以高电压精度来输出输出电压的数字模拟变换电路、显示装置。它具备：输出电压值互不相同的多个参照电压的参照电压发生电路(100)；基于被输入了的多个比特的数字化数据信号中的控制信号进行控制，使得输出偶数及奇数比特中的一方，接着，输出偶数及奇数比特中的另一方的数据输入控制电路(300)；按照从所述参照电压发生电路输出的多个参照电压中的来自所述数据输入控制电路的输出信号，也包括重复的，依次选择第1、第2电压，向1个端子依次输出该选择了的第1、第2电压的解码器(200)；以及从所述1个端子依次输入由所述解码器输出的所述第1、第2电压，从输出端子输出对所述第1、第2电压按预定的外分比进行外分而成的输出电压的运算放大电路(500)。

Description

数字模拟电路和数据驱动器及显示装置
技术领域
本发明涉及数字模拟电路和数据驱动器及采用了它的显示装置。
背景技术
近来，显示装置中以薄型、轻量、低功耗为特征的液晶显示装置(LCD)广泛普及，大量用于手机(移动电话，蜂窝电话)、PDA(个人数字助手)、笔记本电脑等移动设备的显示部。而在最近，液晶显示装置的大画面化、动画对应的技术也在升级，不仅是移动用途，而且也可以实现非移动型的大画面显示装置、大画面液晶电视。作为它们的液晶显示装置，利用了可进行高清晰显示的有源矩阵驱动方式的液晶显示装置。首先参照图17来粗略说明有源矩阵驱动方式的液晶显示装置的典型构成。另外，图17中与液晶显示部的1像素连接的主要构成由等效电路示意地表示。
一般而言，有源矩阵驱动方式的液晶显示装置的显示部960是包括矩阵状地配置了透明的像素电极964及薄膜晶体管(TFT)963而成的半导体基板(例如坐在彩色SXGA面板的场合，为1280×3像素列×1024像素行)和在整个面上形成了1个透明的电极966的对置基板，使这2张基板对置而在其间装入了液晶的构造。
由扫描信号来控制具有开关功能的TFT963的导通·截止，TFT963导通时，与影像数据信号对应的灰度等级信号电压被施加在像素电极964上，由于各像素电极964和对置基板电极966之间的电位差，液晶的透射率就会变化，在TFT963截止之后，还会由液晶电容965在一定期间保持该电位差，从而显示图像。
在半导体基板上，传送向各像素电极964施加的多个电平电压(灰度等级信号电压)的数据线962和传送扫描信号的扫描线961布设成格子状(在上述彩色SXGA面板的场合，数据线是1280×3条，扫描线是1024条)，扫描线961及数据线962由于在彼此的交叉部产生的电容、与对置基板电极之间所夹的液晶电容等而成为大的电容性负载。
另外，扫描信号由栅极驱动器970供给扫描线961，并且到各像素电极964的灰度等级信号电压的供给由数据驱动器980通过数据线962来进行。并且栅极驱动器970及数据驱动器980由显示控制器940来控制，各必要的时钟CLK、控制信号、电源电压等由显示控制器940供给，影像数据供给到数据驱动器980。另外，现在影像数据中数字化数据已成为主流。
1画面的量的数据的改写在1帧期间(1/60·秒)进行，以各扫描线按每1像素行(每线)依次选择，在选择期间内，由各数据线供给灰度等级信号电压。
另外，栅极驱动器970至少供给2值的扫描信号即可，而数据驱动器980则要以与灰度等级数对应的多值电平的灰度等级信号电压来驱动数据线。因此，数据驱动器980具有由把影像数据变换为灰度等级信号电压的解码器和把该灰度等级信号电压放大输出到数据线962上的运算放大器构成的数字模拟变换电路(DAC)。
还有，近来在液晶显示装置中，正在向高画质化(多色化)迈进，至少26万色(RGB各6比特影像数据)，甚至2680万色(RGB各8比特影像数据)以上的需求不断升级。
因此，输出与多比特影像数据对应的灰度等级信号电压的数据驱动器中DAC的电路规模增加了，从而数据驱动器LSI的芯片面积增加了，成为导致成本增加的主要原因。关于该问题，以下详细说明。
图18是表示图17的数据驱动器980的一般构成例的图，它用块来表示数据驱动器980的要部。参照图18，数据驱动器980包含锁存地址选择器981、锁存器982、灰度等级电压发生电路983、解码器984和缓冲电路985而构成。
锁存地址选择器981基于时钟信号CLK来决定数据锁存器的定时。锁存器982基于由锁存地址选择器981决定了的定时来锁存影像数字化数据，按照STB信号(选通信号)一齐向各解码器984输出数据。灰度等级电压发生电路983生成与影像数据对应的灰度等级数的灰度等级电压。解码器984选择、输出1个与被输入了的数据对应的灰度等级电压。缓冲电路985输入从解码器984输出了的灰度等级电压，对其进行电流放大，将其作为输出电压Vout输出。
例如在6比特影像数据被输入的场合，灰度等级数是64，灰度等级电压发生电路983生成64电平的灰度等级电压。解码器984做成从64电平的灰度等级电压中选择1个灰度等级电压的电路构成。
另一方面，在8比特影像数据被输入的场合，灰度等级数成为256，灰度等级电压发生电路983生成256电平的灰度等级电压，解码器984做成从256电平的灰度等级电压中选择1个灰度等级电压的电路构成。
这样，影像数据多比特化的话，灰度等级电压发生电路983、解码器984的电路规模就会增大。例如在从6比特增加到了8比特的场合，电路规模成为4倍以上。因此，由于影像数据的多比特化，数据驱动器LSI的芯片面积就会增加，从而增加成本。
对此，后述专利文献1提出了多比特化但可抑制数据驱动器LSI的芯片面积的增加的构成。图19是后述专利文献1提出的构成的一例(与后述专利文献1的图4对应)。
参照图19，该数据驱动器中，与图18所示的相比，灰度等级电压发生电路986、解码器987和缓冲电路988的构成不同。图19的灰度等级电压发生电路986分2灰度等级生成灰度等级电压，把解码器987的灰度等级电源线数减少到了图18的解码器984的约1/2。解码器987按照影像数据来选择2个灰度等级电压，将其向缓冲电路988输出。缓冲电路988能放大输出被输入了的2个灰度等级电压和2个灰度等级电压的中间的灰度等级电压。
后述专利文献1记载的构成中具有输入2个灰度等级电压而输出2个灰度等级电压中的一方及其中间电压的缓冲电路988，从而把解码器987的灰度等级电压线数削减为一半，削减解码器987的电路规模，以省面积化即低成本化的实现为目标。因此，对于影像数据信号的多比特化，能在某种程度上抑制数据驱动器LSI的芯片面积的增加。
另外，作为适合于缓冲电路988的差动放大器，提出了后述专利文献1的图5(B)所示的构成。在后述专利文献1的图5(B)所示的构成中，差动对的输出成为连接成二极管的电流镜像的输入端，是不作为差动放大器而起作用的构成，不过可以推测，后述专利文献1提出的差动放大器的特征为图20所示的差动放大器(据本发明者的研究)。还有，图20等同于后述专利文献2的图5中具有2个差动对的构成的差动放大器。
参照图20，构成第2差动对的晶体管903、904分别并联于构成第1差动对的晶体管901、902，各差动对由共用的电流源907来驱动。晶体管901、903的栅极上分别输入灰度等级电压V(T1)、V(T2)，晶体管902、904的栅极共连，被差动放大器的输出电压Vout反馈输入。还有，第1及第2差动对的输出对分别连接于电流镜像(911、912)的输入端及输出端，进行与第1及第2差动对的共用的输出信号对应的放大动作。
这种构成的差动放大器，
·电压V(T1)、V(T2)为相同输入电压时，输出电压Vout等于输入电压，
·电压V(T1)、V(T2)不同时，输出电压Vout为电压V(T1)、V(T2)的中间电压。
专利文献1：日本特开2001-34234公报(图4)
专利文献2：美国专利第5396245号说明书(图5)
发明内容
图20所示的差动放大器，在输出2个输入电压(V(T1)、V(T2))的中间的电压的场合，2个输入值的电压差变大的话，就不成为中间的电压，而是向2个输入电压中的一方电压值偏离，这是其面临的课题(第1课题)(参照上述专利文献1的第13页，段落[0113]的记载)。
还有，图19的数据驱动器在采用了图20的差动放大器的场合，能减少解码器987的灰度等级电压线数，但以图18的解码器984的1/2为界限，不能进一步削减灰度等级电压数而实现省面积化，这是其课题。
因此，本发明的目的在于提供一种即使2个电压的电压差扩大，也能以高电压精度来输出输出电压的数字模拟变换电路。
还有，本发明的另一目的在于提供一种可采用上述数字模拟变换电路，大幅度削减解码器的灰度等级电压线数，并且大幅度削减选择灰度等级电压的解码器的元件数的省面积的数据驱动器。
再有，本发明的另一目的在于提供一种还可达成低成本化，在数据驱动器的实装中实现窄框缘化的显示装置。
本申请所披露的发明大致为以下构成。
本发明的1个方面所涉及的数字模拟变换电路，具备：输入电压值互不相同的多个(m个)参照电压，把从数据输入端子输入了的数字化数据信号作为选择信号，从上述m个参照电压中，也包括相同的，选择第1、第2电压，将其向1个端子依次输出的解码器；以及输入向上述1个端子依次供给的第1、第2电压，从输出端子输出把上述第1、第2电压按预定的规定外分比进行外分所得的电压的放大电路，可按照上述数字化数据信号的值，从上述输出端子输出最大为m的2次方个互不相同的电压电平。
本发明的1个方面所涉及的数字模拟变换电路，具备：输出电压值互不相同的多个参照电压的参照电压发生电路；基于被输入了的多个比特的数字化数据信号中的控制信号进行控制，使得输出偶数及奇数比特中的一方，接着，输出上述偶数及奇数比特中的另一方的数据输入控制电路；按照从上述参照电压发生电路输出的多个参照电压中的来自上述数据输入控制电路的输出信号，也包括重复的，依次选择第1、第2电压，向1个端子依次输出该选择了的第1、第2电压的解码器；以及从上述1个端子依次输入由上述解码器输出的上述第1、第2电压，从输出端子输出对上述第1、第2电压按预定的外分比进行外分而成的输出电压的放大电路。
在本发明中，上述数据输入控制电路构成为，反相输出上述偶数或奇数比特中的一方。
在本发明中，上述数据输入控制电路也可以构成为，并列输入上述多个比特的数字化数据信号的偶数及奇数比特，也可以构成为，输入上述多个比特的数字化数据信号的偶数及奇数比特中的一方，接着输入上述偶数及奇数比特中的另一方。
在本发明中也可以构成为，上述解码器至少具备对于从上述数据输入控制电路输出的1个输出信号，在控制端子分别输入上述输出信号的正相信号和反相信号而受到导通·截止控制的2个开关，上述2个开关的一端直接或通过其他开关而分别连接于互不相同的参照电压供给端子，上述2个开关的另一端直接或通过其他开关而连接于上述1个端子。
在本发明中也可以构成为，上述解码器同时具有分别连接在输出上述多个参照电压的上述参照电压发生电路的各电压供给端子和上述1个端子之间，基于来自上述数据输入控制电路的偶数比特而分别受到导通·截止控制的多个开关所构成的开关群和基于来自上述数据输入控制电路的奇数比特而分别受到导通·截止控制的多个开关所构成的开关群。
在本发明中也可以构成为，上述放大电路包括电容元件和开关，通过上述电容元件及开关的连接切换来运算、输出从上述1个端子依次供给的上述第1、第2电压。
在本发明中也可以构成为，上述放大电路具有输出对共连于负载电路而分别由对应的电流源来驱动的多个差动对以及输入端连接于上述负载电路和上述多个差动对的输出对的共连点中的至少1个而上述输出端连接于上述输出端子的放大级，具备：一端连接于上述1个端子的开关；以及连接于上述开关的另一端和基准电压端子之间的电容，上述多个差动对的输入对的第1输入共连于上述开关的另一端，上述多个差动对中的规定个差动对的输入对的第2输入连接于上述1个端子，其余的差动对的输入对的第2输入连接于上述输出端子。
在本发明中也可以构成为，上述放大电路具有输出对共连于负载电路而分别由对应的电流源来驱动的第1、第2差动对，具有输入端连接于上述负载电路和上述第1、第2差动对的输出对的共连点中的至少1个，上述输出端连接于上述输出端子的放大级，具备：一端连接于上述1个端子的第1开关；以及连接于上述第1开关的另一端和基准电压端子之间的电容，上述第1、第2差动对的输入对的第1输入共连于上述第1开关的另一端，在上述第1差动对的输入对的第2输入与上述输出端子和上述1个端子之间分别具有第2、第3开关，上述第2差动对的输入对的第2输入连接于上述输出端子。
在本发明中，从上述放大电路输出的电压电平数是上述多个参照电压的2次方个。
在本发明中，上述解码器可输入电压值互不相同的第1至第m(＝2K(2的K次方)，此处，K为规定的正整数)参照电压，选择与上述第1至第2K参照电压有关的4K(4的K次方)个组合的电压对中的任意对，将其从上述1个端子输出，从上述输出端子输出最大为4K个不同的电压电平。
在本发明中，外分比设为1∶2，上述输出电压与上述第2电压的和为上述第1电压的2倍，上述解码器输入电压值互不相同的第1至第m(＝2K(2的K次方)，此处，K为规定的正整数)参照电压，
上述第1至第2K参照电压分别为等间隔的第1至第4K(4的K次方)电压电平中的第
{1+∑K-1 X＝0(εX·4X)}(此处，εX取1、2)
电平，
根据2K比特数据，从上述输出端子输出从第1电平到第4K电平的计4K个互不相同的电平的电压。
本发明又一方面所涉及的数据驱动器，在基于被输入了的数字化数据信号来驱动数据线的数据驱动器中，具有上述数字模拟变换器。
本发明又一方面所涉及的显示装置，具备包括上述本发明所涉及的数字模拟变换器的数据驱动器和显示面板，基于上述数据驱动器的输出信号来驱动上述显示面板的数据线。
本发明又一方面所涉及的显示装置，具备：在一方向互相平行延伸的多条数据线；在与上述一方向正交的方向互相平行延伸的多条扫描线；以及在上述多条数据线和上述多条扫描线的交叉部矩阵状地配置的多个像素电极，具有与上述多个像素电极分别对应，漏极及源极中的一方连接于对应的上述像素电极，上述漏极及源极中的另一方连接于对应的上述数据线，栅极连接于对应的上述扫描线的多个晶体管，具备：对上述多个扫描线分别供给扫描信号的栅极驱动器；以及对上述多个数据线分别供给与输入数据对应的灰度等级信号的数据驱动器。上述数据驱动器由本发明所涉及的数据驱动器构成。
在本发明中也可以构成为，还具备：使n比特的影像数据按各RGB(红、绿、蓝)而分别与m比特(此处，n＜m)的影像数据对应起来的数据变换表；以及输入上述n比特的影像数据，参照上述数据变换表，将其变换为上述m比特的影像数据，向上述数据驱动器输出的数据变换电路。
根据本发明的数字模拟变换电路，即使2个电压的电压差扩大也能以高电压精度来输出输出电压。
还有，根据本发明，能比现有技术更大幅度削减解码器的灰度等级电压线数，还能提供大幅度削减了选择灰度等级电压的解码器的元件数的省面积的数据驱动器。
并且，采用了本发明的数据驱动器的显示装置不但可实现低成本化，而且可在数据驱动器的实装中实现窄框缘化。
附图说明
图1是表示本发明的第1实施方式所涉及的数字模拟变换电路(DAC)的构成的图。
图2是表示本发明的一实施例的数据输入控制电路及解码器的构成的图(2比特数据输入(K＝1))。
图3是表示本发明的一实施例的数据输入控制电路及解码器的构成的图(4比特数据输入(K＝2))。
图4是表示本发明的一实施例的数据输入控制电路及解码器的构成的图(2K比特数据输入)。
图5是表示图4的变更例的图。
图6是输出在图1的DAC中把按时间序列选择输出的2个电压以1比2的比率进行外分(外插)的电压的运算放大电路500的构成。
图7是表示图6的变更例的图。
图8(A)是表示图6的运算放大电路的变更例的图，(B)是表示第1至第4开关的导通、截止控制的图。
图9是表示本发明所涉及的作为DAC的一实施例的多输出DAC的构成的图。
图10是表示本发明所涉及的显示装置的一实施例的构成的图。
图11是表示运算放大电路500把2个输入电压以1比2进行外分(外插)输出时的DAC的输入输出电平对应的图。
图12是表示运算放大电路500把2个输入电压以1比2进行外分(外插)输出时的DAC的输入输出电平对应的图。
图13是表示选择输出与图11对应的各参照电压作为电压V(T1)、V(T2)时的比特数据的选择条件的图。
图14是表示选择输出与图12对应的各参照电压作为电压V(T1)、V(T2)时的比特数据的选择条件的图。
图15是表示放大输出把电压V(T1)、V(T2)以1比2的比率进行外分(外插)的电压的运算放大电路的构成的图。
图16是说明V(T1)＞V(T2)的场合的作用的图。
图17是表示有源矩阵驱动方式的液晶显示装置的典型构成的图。
图18是表示图17的数据驱动器980的一般构成例的图。
图19是表示专利文献1中提出的数据驱动器的构成的图。
图20是表示专利文献1记载的差动放大器的构成(基于本发明者的推测)的图。
图21是说明EL像素的图。
具体实施方式
为了更加详细地述说上述本发明，参照附图来说明本发明的实施方式。图1是表示本发明的第1实施方式所涉及的数字模拟变换电路(DAC)的构成的图。参照图1，该DAC是基于2K比特数字化数据，最大可输出4K个电压电平的DAC，具有参照电压发生电路100、解码器200、数据输入控制电路300、运算放大电路500而构成。
参照电压发生电路100生成2K个参照电压(V(1)、V(2)、…、V(2K))，将其向解码器200输入。参照电压发生电路100例如由在两端被供给规定的电压的电阻串构成，也可以采用从电阻串的各分支取出电压的构成等。还可以从各分支通过电压跟随器构成的放大器等进行放大输出。
数据输入控制电路300中输入2K比特的数字化数据信号(B(2K)、B(2K-1)、…、B3、B2、B1)，分为2K比特的数字化数据信号的第偶数个比特信号(B(2K)、…、B4、B2)的小组和第奇数个比特信号(B(2K-1)、…、B3、B1)的小组的比特小组，把一方比特小组的数据反相。并且，按照控制信号2，按每K比特数据依次串行输出各比特小组。
解码器200借助于数据输入控制电路300，按每组以相同定时输入的K比特数据，从2K个参照电压(V(1)、V(2)、…、V(2K))中分别选择1个，将其向端子T0串行输出。
运算放大电路500具有保持向端子T0串行输出了的2个电压(设为V(T1)、V(T2))中的至少一方的电容，放大输出以规定的比率(1比2)外分(外插)这2个电压而成的电压。该动作控制按照控制信号1来进行。
本发明的DAC采用放大输出以规定的比率(1比2)外分(外插)被串行输入的2个电压而成的电压的运算放大电路500，因而能大幅度削减对于由运算放大电路500输出的输出电压电平数(4K个)，由参照电压发生电路100生成的电压数，并且也大幅度削减选择它的解码器200的元件数，从而大幅度削减DAC的面积。
在本发明中，对于能大幅度削减由参照电压发生电路100生成的参照电压数的理由，参照图11、图12在以下说明。图11、图12是运算放大电路500把2个输入电压V(T1)、V(T2)按1比2进行外分(外插)输出的场合的DAC的输入输出电平对应图。
图11是在图1中，根据K＝1，即2比特数据(B2，B1)来选择输出4个电压电平的场合的输入输出电平对应图。此时，参照电压数为2个即可。把该2个参照电压设定为第2、第3电平V2、V3，就能把4个电压电平作为线性输出。此时，根据2比特数据(B2、B1)，作为V(T1)、V(T2)而被选择的参照电压V2、V3的组合也表示于图11。另外，在输入输出电平对应图中，各电压电平在记号V之后付以电平数来表示。例如V2、V3表示电平2、3的电压。还有，输出电压Vout为把电压V(T1)、V(T2)按1比2进行外分的电压时，以下关系式(1)成立。
Vout＝2·V(T1)-V(T2)…(1)
如图11所示，根据2比特数据(B2、B1)＝(0、0)、(0、1)、(1、0)、(1、1)，作为(V(T1)、V(T2))，分别选择(V2、V3)、(V2、V2)、(V3、V3)、(V3、V2)时，根据(1)式，Vout分别为V1、V2、V3、V4，可以确认，根据2个参照电压，可进行4个线性电压输出。
图12是根据K＝2，即4比特数据(B4，B3，B2，B1)来选择输出16个电压电平的输入输出电平对应图。此时，参照电压数为4个即可。把该4个参照电压设定为第6、第7、第10、第11电平V6、V7、V10、V11，就能把16个电压电平作为线性输出。并且把从图12所示的4个参照电压中，包括重复的，选择了的(V(T1)、V(T2))代入(1)式，就能获得V1至V16的输出电压Vout，可以确认，根据4个参照电压，可进行16个线性电压输出。
以上，对于K＝1、2的场合，分别如图11、图12所示，而对于K＝3以上，对于2K比特数据(B(2K)、B(2K-1)、…、B3、B2、B1)，根据2K个参照电压，可进行4K个线性电压输出。另外，2K个参照电压的设定按以下的式(2)来进行。
VREF＝1+(ε0·40)+(ε1·41)+(ε2·42)+…+(εK-1·4k-1)
＝1+∑K-1 X＝0(εX·4X)
此处εX＝1、2…(2)
图13、图14是表示选择输出分别与图11、图12对应的各参照电压作为电压V(T1)、V(T2)时的比特数据的选择条件的图。如图13、图14所示，电压V(T1)的选择基于第偶数个比特信号来进行，电压V(T2)的选择基于第奇数个比特信号来进行。关于该原理，在以下说明。
数字化数据为2K比特数据时，输出电压Vout的1～4K电平，采用2K位二进制数(bK-1、aK-1、bK-2、aK-2、…、b1、a1、b0、a0)的话，可表示为，
Vout＝1+(a0·20)+(b0·21)+(a1·22)+(b1·23)+…
+(aK-1·22(K-1))+(bK-1·22(K-1)+1)
＝1+∑K-1 X＝0(aX·22X+bX·22X+1)
此处aX、bX＝0、1…(3)
＝1+∑K-1 X＝0(aX+2·bX)·4X
此处aX、bX＝0、1…(4)。
另外，aX、bX，分别为2K位二进制数的奇数位、偶数位的各值，为0或1。
还有，2K位二进制数为了表示0～(4K-1)，在右边加1，使其与左边Vout的电平数一致。还有，(4)式的∑的项也是K位4进数表示。并且对aX、bX＝0、1的(aX+2·bX)的关系成为表1所示的关系。
表1
  b<sub>X</sub>   a<sub>X</sub>   (a<sub>X</sub>+2·b<sub>X</sub>)
  0   0   0
  0   1   1
  1   0   2
  1   1   3
此处，在输出电压Vout是把电压V(T1)、V(T2)按1比2进行外插(外分)的电压电平的场合，(1)式成立，并且参照电压V(T1)、V(T2)由(2)式来规定。此处基于(2)式，表示V(T1)、V(T2)如下。
V(T1)＝1+∑K-1 X＝0(βX·4X)
此处βX＝1、2…(5)
V(T2)＝1+∑K-1 X＝0(αX·4X)
此处αX＝1、2…(6)
把(5)、(6)式代入(1)，导出以下的式(7)。
Vout＝1+∑K-1 X＝0(-αX+2·βX)·4X
此处αX、βX＝1、2…(7)
(7)式的∑的项表示K位4进数，(-αX+2·βX)表示各位的值。对αX、βX＝1、2的(-αX+2·βX)的关系成为表2所示的关系。
表2
  β<sub>X</sub>   α<sub>X</sub>   (-α<sub>X</sub>+2·β<sub>X</sub>)
  1   2   0
  1   1   1
  2   2   2
  2   1   3
此处，把(7)式及表2与(4)式及表1比较可以看出，两者有同等的关系。由此可以确认，V(T1)、V(T2)由(2)式来规定，满足(1)式的关系时，Vout的电压电平能取1～4K电平，(2)式所涉及的参照电压设定是正确的。
还有，通过表1、表2的比较，导出以下的关系。
βX＝1+bX
此处bX＝0、1…(8)
αX＝2-aX
此处aX＝0、1…(9)
把(8)、(9)式代入(5)、(6)，导出下式(10)、(11)。
V(T1)＝1+∑K-1 X＝0(1+bX)·4X
此处bX＝0、1…(10)
V(T2)＝1+∑K-1 X＝0(2-aX)·4X
此处aX＝0、1…(11)
根据(10)、(11)式，V(T1)的电平由输出电压Vout的二进制数表记的偶数位的各值(bX)来规定，V(T2)的电平由输出电压Vout的二进制数表记的奇数位的各值(aX)来规定。
由此表明，在输出电压Vout是把电压V(T1)、V(T2)按1比2进行外分的电压电平的场合，电压V(T1)、V(T2)的选择分别基于第偶数个比特信号及第奇数个比特信号来进行。
这一点从图13、图14也可以确认。例如，图14是根据图12的4比特数据(B4、B3、B2、B1)的输入输出电平对应图而把参照电压V6、V7、V10、V11分别作为V(T1)、V(T2)来选择的选择条件，电压V(T1)的选择由第偶数个比特信号(B4，B2)来规定，电压V(T2)的选择由第奇数个比特信号(B3、B1)来规定。
另外，对于Vout的二进制数表记与电压V(T1)、V(T2)的关系进行说明。把与V(T1)有关(10)式变形为以下的二进制数表记。
V(T1)＝1+∑K-1 X＝0(1+bX)·22X
此处bX＝0、1…(12)
根据(3)式和(12)式的比较，(1+bX)与2K位的二进制数的奇数位的值相关联，成为
bX＝0时，(1+bX)＝1
bX＝1时，(1+bX)＝2。
此处，(1+bX)＝2时，进1位。
从而，在输出电压Vout的输出电平以二进制数对应起来，偶数位以bX，下1位的奇数位以aX表示的场合，可以导出为，
·bX＝0时，与(bX、aX)相同的2位为(0、1)的电压电平成为V(T1)，
·bX＝1时，与(bX、aX)相同的2位为(1、0)的电压电平成为V(T1)。
还有，与V(T2)有关的(11)式也同样可变形为二进制数表记。
V(T2)＝1+∑K-1 X＝0(2-aX)·22X
此处aX＝0、1…(13)
根据(3)式和(13)式的比较，(2-aX)与2K位的二进制数的奇数位的值相关联，成为
aX＝0时，(2-aX)＝2
aX＝1时，(2-aX)＝1。
此处，(2-aX)＝2时，进1位。
从而，在输出电压Vout的输出电平以二进制数对应起来，偶数位以bX，下1位的奇数位以aX表示的场合，可以导出为，
·aX＝0时，与(bX、aX)相同的2位为(1、0)的电压电平成为V(T2)，
·aX＝1时，与(bX、aX)相同的2位为(0、1)的电压电平成为V(T2)。
例如与4比特数据(B4、B3、B2、B1)对应的输出电压Vout为(0、1、0、0)的场合，根据偶数位的B4、B2的值，V(T1)为(0、1、0、1)，根据奇数位的B3、B1的值，V(T2)为(0、1、1、0)，与图13所示的关系一致。
还有，V(T1)、V(T2)选择相同的参照电压的场合的条件，根据(1)式，为
V(T1)＝V(T2)＝Vout，
根据(12)、(13)式导出(1+bX)＝(2-aX)此处aX、bX＝0、1。满足它的(bX、aX)的条件如下。
(bX、aX)＝(0、1)、(1、0)
从而，在V(T1)、V(T2)选择相同的参照电压的场合，规定V(T1)的二进制数表记的偶数位的各值(bX)和规定V(T2)的奇数位的各值(aX)成为互补(反相)的关系。
例如在图14中，向V(T1)、V(T2)选择输出参照电压V06的偶数比特数据(B4、B2)、奇数比特数据(B3、B1)分别存在(0、0)、(1、1)的互补(反相)的关系，对于其他参照电压也同样。
另外，图1的DAC做成利用该特性，通过数据输入控制电路300使第奇数个及第偶数个比特小组中的一方的数据反相，向解码器200输入的构成。这样，解码器200就能做成对各比特小组共用，基于K比特数字化数据，从2K个参照电压中选择1个电压的解码器构成。这种构成的解码器能用已知的解码器构成容易地实现。
从而，图1的DAC能按2K比特数字化数据输入，并且解码器200按K比特数据输入来构成，因而可大幅度削减构成解码器200的元件数，按省面积而构成。
图2、图3、图4是表示图1的DAC的数据输入控制电路300及由n沟道型晶体管构成的解码器200的构成的图。图2是对2比特数据输入(K＝1)，图3是对4比特数据输入(K＝2)，图4是对2K比特数据输入一般化了的图。图2、图3、图4的各数据输入控制电路为2K比特数字化数据被并行(并列)输入的构成，将其作为300A。参照图2，数据输入控制电路300A中，比特数据B1通过反相器303和开关301，比特数据B2通过开关302分别连接于数据输入控制电路300的输出。开关301、302由控制信号2进行导通·截止控制，被控制成，在输出了与比特数据B1、B2中的一方对应的输出信号之后，输出与另一方对应的输出信号。解码器200具有连接在参照电压供给端子V(1)和端子T0间的晶体管201和连接在参照电压供给端子V(2)和端子T0间的晶体管202，晶体管202、201的栅极被供给数据输入控制电路300的输出和由反相器203反相了该输出所得的信号。
参照图3，数据输入控制电路300A中，比特数据B1通过反相器315和开关311，比特数据B2通过开关312分别连接于数据输入控制电路300A的第1输出，比特数据B3通过反相器316和开关313，比特数据B4通过开关314分别连接于数据输入控制电路300A的第2输出。开关311、312、313、314由控制信号2进行导通·截止控制，被控制成，在输出了与偶数比特(B2、B4)及奇数比特(B1、B3)中的一方对应的输出信号之后，输出与另一方对应的输出信号。
还有，解码器200具有：第1端子(源极和漏极中的一方)分别连接于参照电压供给端子V(1)、V(2)，第2端子(源极和漏极中的另一方)共连的晶体管211、212；第1端子分别连接于参照电压供给端子V(3)、V(4)，第2端子共连的参晶体管213、214；第1端子连接于晶体管211、212的第2端子的共连点，第2端子连接于端子T0的晶体管215；以及第1端子连接于晶体管213、214的第2端子的共连点，第2端子连接于端子T0的晶体管216，数据输入控制电路300A的第1输出被供给晶体管212、214的栅极，由反相器217反相了数据输入控制电路300A的第1输出所得的信号被供给晶体管211、213的栅极，数据输入控制电路300A的第2输出被供给晶体管216的栅极，由反相器218反相了数据输入控制电路300A的第2输出所得的信号被供给晶体管215的栅极。
参照图4，数据输入控制电路300A以各比特数据B(2L-1)、B(2L)(此处L是1到K的正数)的2比特为对，各对有1个输出端。奇数比特的数据B(2L-1)的输入端通过反相器和开关而与输出端连接，偶数比特的数据B(2L)的输入端通过开关而与输出端连接。
各开关按每个偶数比特和按每个奇数比特由控制信号2进行导通·截止控制，被控制成，在输出了与偶数比特及奇数比特中的一方对应的输出信号之后，输出与另一方对应的输出信号。即数据输入控制电路300A使得以K比特数字化数据单位的串行输出成为可能。
另一方面，解码器200可以采用基于K比特数字化数据，从2K个参照电压(V(1)、V(2)、…、V(2K))中向端子T0选择输出1个电压的任意的解码器。图2、图3、图4中表示分段(ト一ナメント)型解码器的构成。基于(2)式来设定2K个参照电压。
并且，把基于奇数比特小组的数据向端子T0选择输出的电压设为V(T1)，把基于偶数比特小组的数据向端子T0选择输出的电压设为V(T2)的话，图2、图3就成为分别满足图11、图12的关系的构成。
图5是表示图4的变更例的图，数据输入控制电路与图4不同。图5的数据输入控制电路300B是2K比特数字化数据按每个偶数比特小组、奇数比特小组而被串行输入的构成。数据输入控制电路300B以各比特数据B(2L-1)、B(2L)(此处L是1到K的正数)的2比特为对，各对有1个输入端及输出端，比特数据B(2L-1)、B(2L)被串行输入。各对的输入端和输出端并联了由反相器和开关以串联形态连接而成的路径和仅由开关连接而成的路径。并且各开关按各偶数比特和奇数比特，与控制信号2对应而被控制，以K比特数字化数据单位被串行输出。控制信号2还同时控制2K比特数字化数据的各偶尔数比特及奇数比特小组的对数据输入控制电路300B的串行输入，图5中奇数比特小组的数据由反相器进行反相。另外，解码器200是与图4相同的构成。
并且，在图2、图3、图4、图5分别表示的构成中，把基于偶数比特小组的数据向端子T0选择输出的电压设为V(T1)，把基于奇数比特小组的数据向端子T0选择输出的电压设为V(T2)。另外，在图2、图3、图4、图5的构成中，数据输入控制电路300A、300B都表示了奇数比特小组的数据由反相器来反相的构成，不过，也可以是对偶数比特小组的数据进行反相的构成。在该场合，把反相器改在偶数比特侧。不过，此时数据输入控制电路的输出信号成为图2、图3、图4、图5同输出信号的反相信号。因此，解码器200也必须是使向各n沟道型晶体管的栅极输入的信号反相的构成。或者也可以不使向栅极输入的信号反相，而是把解码器200的n沟道型晶体管改为p沟道型晶体管。
图6是输出在图1的DAC中把按时间序列向端子T0选择供给的2个电压以1比2的比率进行外分(外插)的电压的运算放大电路500的构成例。
以下，在说明图6之前，先说明作为图6的电路构成的基础的图15。图6是把图15的构成中来自端子T1、T2的输入变更为来自端子T0的输入的东西。图15所示的构成是放大输出把端子T1、T2的电压V(T1)、V(T2)以1比2的比率进行外分(外插)的电压的运算放大电路。
参照图15，该运算放大电路是具有输入对中的一方与端子T1连接的2个差动对，输入对中的另一方与端子T2及输出端子连接的构成。具体而言，具有输出对共连于构成负载电路的电流镜像(由晶体管537、538构成)的2个差动对(差动晶体管对531、532和电流源晶体管535、差动晶体管对533、534和电流源晶体管536)，构成差动对(531、532)的非反相输入和反相输入的晶体管531、532的栅极与端子T1和端子T2连接，差动对(533、534)的非反相输入和反相输入(晶体管533、534的栅极)与端子T1和输出端子3连接，放大器539输入电流镜像(537、538)的输出端(晶体管531、533、538的连接点)的电压，输出端与输出端子3连接。
在图15中，在由相同尺寸的晶体管构成2对差动晶体管对，驱动各个差动对的电流源(535、536)的电流也设定为相等的场合，可把将V(T1)和V(T2)以1比2进行外插的电压作为输出电压Vout而输出。
参照图16来说明图15能把端子T1、T2的电压V(T1)、V(T2)以1比2的比率进行外分(外插)的原理。图16是说明V(T1)＞V(T2)的场合的作用的图。图16是表示在漏极·源极间电流Ids和栅极电压V的关系图中晶体管531、532的特性曲线1和晶体管533、534的特性曲线2。各个晶体管的工作点存在于各个特性曲线上。另外，2个差动对各自的源极电位独立变化，因而2个特性曲线只在横轴方向偏离。
把晶体管531、532、533、534的与各自的工作点a、b、c、d对应的电流(漏极-源极间电流)分别设为Ia、Ib、Ic、Id的话，作为图16中的各晶体管的电流的关系，下式(14)、(15)成立。
Ia+Ib＝Ic+Id    …(14)
Ia+Ic＝Ib+Id    …(15)
此处，(14)式是使电流源535、536的电流相等而导出的式子，(15)式是使电流镜像(537、538)的输入输出电流相等而导出的式子。
解上述关系式，导出下式(16)。
Ia＝Id，Ib＝Ic    …(16)
根据(16)式，按图16来决定4个工作点a、b、c、d。晶体管531、533的工作点a、c，对图16的横轴V，V＝V(T1)是共用的。因此，连结4个工作点的图形成为平行四边形，边ad和边bc相等，因而输出电压Vout成为把电压V(T1)、V(T2)以1比2进行外插(外分)的电压。另外，图16是表示V(T1)≥V(T2)的场合的作用的图，不过，V(T1)≤V(T2)的场合也同样，输出电压Vout成为把电压V(T1)、V(T2)以1比2进行外插(外分)的电压。
图16所示的作用(工作原理)，即使2个电压V(T1)、V(T2)的电压差扩大也成立。因此，图15的运算放大电路成为可高精度输出的放大电路。
图6(A)是把图15变形了的构成。图6(A)是把图15的端子T2与端子T0连接，附加了连接在端子T0、T1间的开关SW51和连接在端子T1和参照电压VSS之间的电容C51的构成，此外与图15的构成同样。
图6(B)是在1数据期间(t1～t2)的SW51的导通、截止控制的时序图。参照图6(B)，在期间t1中，使开关SW51导通，此时被输入到端子T0的电压也被供给端子T1。将其作为V(T1)的话，在期间t1，电压V(T1)被输入到差动对(531、532)的输入对的两端及差动对(533、534)的非反相输入端子(晶体管533的栅极)，在电容C51上积蓄把端子T1保持在电压V(T1)的电荷。此时图6(A)成为电压跟随器构成，输出电压Vout成为电压V(T1)。
其次，在期间t2中，使开关SW51截止，此时被输入了的电压被供给端子T0。将其作为V(T2)的话，在期间T2，电压V(T2)被输入到差动对(531、532)的反相输入端子(晶体管532的栅极)。
另一方面，端子T1在开关SW51截止之后，也由于电容C51所保持的电荷而保持电压V(T1)。该状态与图15相同，因而输出电压Vout成为把电压V(T1)、V(T2)以1比2进行外分(外插)的电压。
即，图6(A)的构成变更为依次串行输入图15的输入电压V(T1)、V(T2)的构成的运算放大电路。另外，图6中表示了在期间t1、t2，依次向端子T0串行输入电压V(T1)、V(T2)的例子，不过，在更换电压V(T1)、V(T2)的输入顺序的场合，只要变更为把图6(A)的开关SW51及电容C51连接在端子T0和端子T2(晶体管532的栅极)之间，把端子T1直接连接于端子T0的构成即可。
图7是表示图6的构成的变形例的图。参照图7，在晶体管532的栅极与端子T0、输出端子3之间具有开关SW53、SW52，开关SW51、SW52在期间t1导通，在期间t2截止，SW53在期间t1截止，在期间t2导通。此外的构成与图6(A)所示的东西相同。
图6所示的运算放大电路中，在期间t1，差动对(533、534)作为电压跟随器而动作，而差动对(531、532)不作为电压跟随器而动作。
相比之下，图7所示的构成中，在期间t1，2个差动对(531、532)、(533、534)作为电压跟随器而动作。这样就提高了输出电压V(T1)的期间t1的驱动能力。
图8是输出在图1的DAC中把按时间序列向端子T0选择供给的2个电压以1比2的比率进行外分(外插)的电压的运算放大电路500的又一构成例。图8的运算放大电路是具有电容和差动放大器，把被串行输入的2个电压的差电压作为上述电容的端子间电压来给予，是具有进行以下控制的装置的构成：使得输出对上述2个电压中的一方加上或从一方中减去上述电容的端子间电压，从而把上述2个电压进行外分所得的电压。
图8(A)表示运算放大电路的构成例，图8(B)表示在第1至第4开关SW20、SW21、SW22、SW23的1输出期间进行导通、截止控制的状态。
图8(A)具有：非反相输入端子(+)与端子T1连接的OP放大器等差动放大器501；连接在差动放大器501的输出端子3和端子T2之间的电容C20；一端与端子T1连接，另一端与参照电压Vref的供给端子连接的电容C21；分别连接在端子T0和端子T1、T2间的开关SW20、SW21；一端与差动放大器501的反相输入端子(-)连接，另一端与输出端子3连接的开关SW22；以及一端与差动放大器501的反相输入端子连接，另一端与端子T2连接的开关SW23。
图8(B)是在1数据期间(t1～t3)的SW20、SW21、SW22、SW23的导通、截止控制的时序图。参照图8(B)，在期间t1中，使开关SW20、SW22导通，开关SW21、SW23截止的话，差动放大器501成为电压跟随器，此时向端子T0输入了的电压被供给端子T1。把该电压设为V(T1)的话，在期间t1，电压V(T1)由电容C21保持于端子T1，电容C20和输出端子3的连接点也被保持为由差动放大器501放大输出了的电压V(T1)。
其次，在期间t2中，使开关SW20、SW23截止，开关SW21、SW22导通的话，此时向端子T0输入了的电压被供给端子T2。把该电压设为V(T2)的话，在期间t2，端子T1及输出端子3原样保持为电压V(T1)，因而电容C20的两端被施加电压V(T1)、V(T2)，其电压差被保持。
并且，在期间t3中，使开关SW20、SW21、SW22截止，开关SW23导通的话，电容C20就连接在差动放大器501的反相输入端子(-)和输出端子3之间，在期间t2被保持了的电压V(T1)、V(T2)的电压差被施加在两端子间。并且作为差动放大器501的非反相输入端子(+)的端子T1上原样保持电压V(T1)。因此输出电压Vout成为对非反相输入端子电压V(T1)加上电容C20的电压差(V(T1)-V(T2))所得的电压，输出电压Vout成为把电压V(T1)、V(T2)以1比2进行外分(外插)的电压。
即，图8(A)成为向端子T0依次串行输入2个电压V(T1)、V(T2)时，放大输出把电压V(T1)、V(T2)以1比2进行外分(外插)所得的电压的运算放大电路。
图9是表示构成本发明的一实施例的多输出DAC的构成的图。图9是把图19的灰度等级电压发生电路986、缓冲电路988置换为图1的参照电压发生电路100、运算放大电路500，把图19的解码器987置换为图1的数据输入控制电路300及解码器200所得的构成。另外，图9中把数据输入控制电路300及解码器200归结为电路400来表示。并且锁存地址选择器601及锁存器602可以采用与图19的981、982同等的东西。
参照电压发生电路100对4K个输出电平，生成输出2K个参照电压，对多输出DAC共用。
2K个的各参照电压由(2)式来设定时，各DAC的4K个输出电平成为线性的。图9的电路400可以采用图4的构成。
另外，在电路400采用图5的构成的场合，必须变更锁存器602，以便按每个偶数比特及每个奇数比特的比特小组向电路400串行输入。
作为运算放大电路500，可以采用图6、图7、图8中的任一构成。在该场合，控制信号1及控制信号2进行定时控制，使得在图6、图7、图8的期间t1由数据输入控制电路300向解码器200输出偶数比特小组的数据，把基于此而选择了的参照电压作为电压V(T1)向运算放大电路500输入，在期间t2由数据输入控制电路300向解码器200输出奇数比特小组的数据，把基于此而选择了的参照电压作为电压V(T2)向运算放大电路500输入。
另外，图9的各DAC也可以把4K个输出电平作为1个块，以多个块构成。在该场合，参照电压发生电路100按块数来设置2K个参照电压，电路400也对应于块数而构成。
各块上的元件数的削减和省面积效果与上述的相同。
如上所述，图9与图19相比，参照电压数少，解码器的元件数也被大幅度削减，省面积化成为可能。并且由于芯片尺寸减小而能实现低成本的数据驱动器LSI，对显示装置的低成本化贡献很大。还有，在用多硅(非晶硅)等薄膜半导体一体形成显示部、栅极驱动器、数据驱动器等的显示装置中，由于数据驱动器的省面积化而能实现窄框缘化。
还有，在图1至图5和图9中，参照电压发生电路100、解码器200、运算放大器500分别由参照电压发生电路100生成的电压来规定其电源电压。
另一方面，数据输入控制电路300(300A、300B)、锁存地址选择器601、锁存器602分别可以独立于上述电源电压来设定，能以省面积化、省电功率化为目的，设定为比参照电压发生电路100、解码器200、运算放大器500的电源电压低的电源电压。在这种场合，可以设置电平移动电路。在本发明适用这种构成的场合，优选的是，电平移动电路设置在图1～图5及图9的数据输入控制电路300(300A、300B)和解码器200之间。
图10是表示作为本发明的一实施例的显示装置的构成的图，数据驱动器980采用图9的构成的数据驱动器，设为m(＝2K)比特数据输入，线性输出。在采用线性输出的数据驱动器的场合，能在很多线性输出电平中通过分配适合显示器件(液晶、有机EL元件等)的伽马特性的灰度等级电压来输出适合显示器件的伽马特性的灰度等级电压。因此，数据驱动器具有比显示灰度等级数多的线性灰度等级数。
图10中具有用于把与显示灰度等级对应的n比特的数据变换为与线性灰度等级对应的m(m＞n)比特数据的数据变换表991和基于此来进行数据变换的数据变换电路990。
数据变换表991优选的是例如使其与液晶的伽马曲线、液晶及有机EL的RGB各自的特性对应的东西等。数据变换表991和数据变换电路990只要是对数据驱动器980输入m(＝2K)比特数据的构成即可，如图10所示，使其与显示控制器940链接而成，很简单。
另外，本发明不限于液晶显示装置，当然适用于在数据线上驱动电平电压来控制各像素的亮度的有源矩阵型显示装置。例如近几年进入实用化的有机EL(electroluminescence)显示装置也是其一。
图21由等效电路示意地表示EL显示装置中的像素部950(1像素)的主要构成。对图17的像素部(由扫描线961和数据线962的交叉部的TFT963、液晶电容965、像素电极964、对置基板电极966构成的像素)适用图21的像素部950的话，图17就成为有源矩阵型EL显示装置的构成。作为图17的数据驱动器，具有上述本实施例的构成。
在图21中，像素部950由TFT(薄膜晶体管)951、955、电极端子952、EL元件(发光二极管)956、电容957、电源端子958、959构成。有机EL显示装置的显示部由在基板上层积了电极及TFT(薄膜晶体管)、有机材料薄膜所形成的EL元件等而成的构造所构成。TFT951作为开关元件而连接了数据线962和电极端子952，其控制端与栅极线961连接。TFT955及EL元件956以串联形态连接在2个电源端子958、959间，TFT955的控制端与电极端子952连接。还有，电压保持电容957的一端与电极端子952连接，另一端与能保持流向TFT955的电流一定的端子连接，与电源端子或TFT955的源极端子连接。
显示的机制是，具有开关功能的TFT951的导通·截止由扫描信号来控制，TFT951成为导通时，与影像数据信号对应的灰度等级电压信号被供给电极端子952，施加于TFT955的控制端。TFT955控制按与灰度等级电压信号对应的电流而变换，具有与流过的电流对应的亮度特性的EL元件956的发光亮度。保持电容957在TFT951截止后保持电极端子952的电位，把EL元件956的发光亮度保持一定期间，从而显示图像。
另外，图21中表示了TFT951、955分别由n沟道型、p沟道型构成的例子，不过，也可以由同极性晶体管分别构成。还有，也可以对TFT951、955追加而具有开关TFT。另外，为了提高性能，提出了各种各样的构成，不过，本发明只进行了基本构成的说明。另外，当然也可以由EL显示装置来构成图10的构成。
如上所述，在有机EL显示装置中也是，可以对其数据驱动器采用本发明的数字模拟变换电路，能实现与液晶显示装置同样的效果。
以上就上述实施例说明了本发明，不过，本发明不限于上述实施例的构成，当然还包括在本发明的范围内本领域技术人员能做的各种变形修正。

Claims (18)

1.一种数字模拟变换电路，其特征在于具备：
参照电压发生电路，输出电压值互不相同的多个参照电压；
数据输入控制电路，基于控制信号进行控制，输出被输入了的多个比特的数字化数据信号中偶数比特或奇数比特中的一方，接着，输出所述偶数比特或所述奇数比特中的另一方；
解码器，输入从所述数据输入控制电路依次输出的所述偶数比特及所述奇数比特，对应于所述偶数比特或所述奇数比特中的一方，从所述多个参照电压中选择第1电压，接着，对应于所述偶数比特或所述奇数比特中的另一方，从所述多个参照电压中选择第2电压，向1个端子依次输出该选择了的所述第1电压、所述第2电压；以及
放大电路，从所述1个端子依次输入由所述解码器输出的所述第1电压、所述第2电压，从输出端子输出对所述第1电压、所述第2电压按预定的外分比进行外分而成的输出电压。
2.根据权利要求1所述的数字模拟变换电路，其特征在于，所述数据输入控制电路反相输出所述数字化数据信号中所述偶数比特或所述奇数比特中的一方。
3.根据权利要求1所述的数字模拟变换电路，其特征在于，
所述数据输入控制电路具备：***在输入所述数字化数据信号的端子和输出输出信号的端子之间，基于所述控制信号而受到导通或截止控制的开关，以及
使所述偶数比特及所述奇数比特中的一方反相的反相电路，
从所述数据输入控制电路，按照所述控制信号，把所述偶数比特或所述奇数比特中的一方以正相信号，另一方以反相信号依次供给所述解码器。
4.根据权利要求1所述的数字模拟变换电路，其特征在于，所述数据输入控制电路中并列输入所述多个比特的数字化数据信号的所述偶数比特及所述奇数比特。
5.根据权利要求1所述的数字模拟变换电路，其特征在于，所述数据输入控制电路中输入所述多个比特的数字化数据信号的所述偶数比特或所述奇数比特中的一方，接着输入所述偶数比特或所述奇数比特中的另一方。
6.根据权利要求1所述的数字模拟变换电路，其特征在于，
所述解码器至少具备对于从所述数据输入控制电路输出的1个输出信号，在控制端子分别输入所述输出信号的正相信号和反相信号而受到导通或截止控制的2个开关，
所述2个开关的一端直接或通过其他开关而分别连接于互不相同的参照电压供给端子，所述2个开关的另一端直接或通过其他开关而连接于所述1个端子。
7.根据权利要求1所述的数字模拟变换电路，其特征在于，所述解码器具有分别连接在输出所述多个参照电压的所述参照电压发生电路的各电压供给端子和所述1个端子之间的多个开关所组成的开关群，所述开关群的开关为来自所述数据输入控制电路的对应的偶数比特和奇数比特所共有而受到导通或截止控制。
8.根据权利要求1所述的数字模拟变换电路，其特征在于，
所述放大电路包括电容元件和开关，
所述输出电压是通过所述电容元件及开关的连接切换来运算从所述1个端子依次供给的所述第1电压、所述第2电压而得到的电压。
9.根据权利要求1所述的数字模拟变换电路，其特征在于，
所述放大电路具有：各自具有输入对和输出对，由对应的电流源分别驱动的第1差动对和第2差动对；
与所述第1差动对和所述第2差动对的各输出对连接的负载电路；以及
输入端连接于所述负载电路以及所述第1差动对和所述第2差动对的各输出对的连接点对中的至少1个，输出端连接于所述输出端子的放大级，
所述放大电路还具备：一端连接于所述1个端子的开关；以及
连接于所述开关的另一端和基准电压端子之间的电容，
所述第1差动对和所述第2差动对的各输入对中的一方共连于所述开关的所述另一端，
所述第1差动对的输入对中的另一方连接于所述1个端子，所述第2差动对的输入对中的另一方连接于所述输出端子。
10.根据权利要求1所述的数字模拟变换电路，其特征在于，
所述放大电路具有：各自具有输入对和输出对，由对应的电流源分别驱动的第1差动对和第2差动对；
与所述第1差动对和所述第2差动对的各输出对连接的负载电路；以及
输入端连接于所述负载电路以及所述第1差动对和所述第2差动对的各输出对的连接点对中的至少1个，输出端连接于所述输出端子的放大级，
所述放大电路还具备：一端连接于所述1个端子的第1开关；以及
连接于所述第1开关的另一端和基准电压端子之间的电容，
所述第1差动对和所述第2差动对的各输入对中的一方共连于所述第1开关的所述另一端，
在所述第1差动对的输入对中的另一方与所述输出端子之间具备第2开关，
在所述第1差动对的输入对中的所述另一方与所述1个端子之间具备第3开关，
所述第2差动对的输入对中的另一方连接于所述输出端子。
11.根据权利要求1所述的数字模拟变换电路，其特征在于，
所述放大电路具备：差动放大器；
一端连接于所述1个端子，另一端连接于所述差动放大器的非反相输入端子的第1开关；
一端连接于所述1个端子的第2开关；
连接于所述差动放大器的反相输入端子和所述输出端子之间的第3开关；
连接于所述第2开关的另一端和所述差动放大器的输出端子之间的第1电容；
连接于所述第2开关的所述另一端和所述差动放大器的反相输入端子之间的第4开关；以及
连接于所述第1开关的另一端和基准电压端子之间的第2电容。
12.根据权利要求1所述的数字模拟变换电路，其特征在于，从所述放大电路输出的电压电平数是所述多个参照电压的2次方个。
13.根据权利要求1所述的数字模拟变换电路，其特征在于，
所述解码器可输入电压值互不相同的第1至第m参照电压，其中，m＝2K，此处，K为规定的正整数，
选择与所述第1至第2K参照电压有关的4K个组合的电压对中的任意对，将其从所述1个端子输出，从所述输出端子输出最大为4K个不同的电压电平。
14.根据权利要求1所述的数字模拟变换电路，其特征在于，
外分比设为1∶2，所述输出电压与所述第2电压的和为所述第1电压的2倍，
所述解码器输入电压值互不相同的第1至第m参照电压，其中m＝2K，此处，K为规定的正整数，
所述第1至第2K参照电压分别为第1至第4K线性电压电平中的第
{1+∑K-1 X＝0(εX·4X)}
电平，此处εX取1、2，
根据2K比特数据，所述输出端子输出从第1电平到第4K电平共计4K个互不相同的电平的电压。
15.一种数据驱动器，基于被输入了的数字化数据信号来驱动数据线，其特征在于，具备权利要求1所述的数字模拟变换电路。
16.一种显示装置，其特征在于具备：
包括权利要求1所述的数字模拟变换电路的数据驱动器；以及
显示面板，
基于所述数据驱动器的输出信号来驱动所述显示面板的数据线。
17.根据权利要求16所述的显示装置，其特征在于，
还具备栅极驱动器，
所述显示面板具备：
在一方向互相平行延伸的多条数据线；
在与所述一方向正交的方向互相平行延伸的多条扫描线；
在所述多条数据线和所述多条扫描线的交叉部矩阵状地配置的多个像素电极；以及
多个晶体管，与所述多个像素电极分别对应，漏极及源极中的一方连接于对应的所述像素电极，所述漏极及源极中的另一方连接于对应的所述数据线，栅极连接于对应的所述扫描线，
所述栅极驱动器对所述多条扫描线分别供给扫描信号，
所述数据驱动器对所述多条数据线分别供给与输入数据对应的灰度等级信号。
18.根据权利要求17所述的显示装置，其特征在于还具备：
使n比特的影像数据按各RGB即红、绿、蓝而分别与m比特的影像数据对应起来的数据变换表，此处n＜m；以及
输入所述n比特的影像数据，参照所述数据变换表，将其变换为所述m比特的影像数据，向所述数据驱动器输出的数据变换电路。
CNB2006100773185A 2005-04-26 2006-04-26 数字模拟电路和数据驱动器及显示装置 Expired - Fee Related CN100566142C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005128055 2005-04-26
JP2005128055A JP4661324B2 (ja) 2005-04-26 2005-04-26 デジタルアナログ回路とデータドライバ及び表示装置

Publications (2)

Publication Number Publication Date
CN1855703A CN1855703A (zh) 2006-11-01
CN100566142C true CN100566142C (zh) 2009-12-02

Family

ID=37195615

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100773185A Expired - Fee Related CN100566142C (zh) 2005-04-26 2006-04-26 数字模拟电路和数据驱动器及显示装置

Country Status (3)

Country Link
US (1) US7342527B2 (zh)
JP (1) JP4661324B2 (zh)
CN (1) CN100566142C (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080042433A (ko) * 2006-11-10 2008-05-15 삼성전자주식회사 표시 장치 및 그 구동 장치
JP5047699B2 (ja) * 2007-06-08 2012-10-10 ルネサスエレクトロニクス株式会社 増幅回路、デジタルアナログ変換回路及び表示装置
KR101484291B1 (ko) * 2008-06-17 2015-01-20 삼성디스플레이 주식회사 데이터 드라이버 및 이를 갖는 표시장치
US8411015B2 (en) * 2008-12-22 2013-04-02 Himax Technologies Limited Operational amplifier, source driver of a display, and method for controlling the operational amplifier thereof
KR101534150B1 (ko) * 2009-02-13 2015-07-07 삼성전자주식회사 하이브리드 디지털/아날로그 컨버터, 소스 드라이버 및 액정 표시 장치
CN101964661B (zh) * 2009-07-23 2013-12-11 雷凌科技股份有限公司 用于管线式模拟数字转换器的比较器及相关信号取样方法
KR101599453B1 (ko) * 2009-08-10 2016-03-03 삼성전자주식회사 레벨 쉬프터를 포함하는 반도체 장치, 디스플레이 장치 및 그 동작 방법
US9124296B2 (en) * 2012-06-27 2015-09-01 Analog Devices Global Multi-stage string DAC
US8912940B2 (en) 2012-11-14 2014-12-16 Analog Devices Technology String DAC charge boost system and method
US8912939B2 (en) 2012-12-14 2014-12-16 Analog Devices Technology String DAC leakage current cancellation
CN103684452B (zh) * 2013-12-17 2017-01-04 华为技术有限公司 一种动态单元匹配的方法和装置
FR3047378B1 (fr) * 2016-01-29 2018-05-18 STMicroelectronics (Alps) SAS Circuit de fourniture d'un signal video analogique
WO2018136120A1 (en) * 2017-01-20 2018-07-26 Intel Corporation Offset system and method for multi-bit digital-to-analog converters
JP6937331B2 (ja) 2019-03-12 2021-09-22 ラピスセミコンダクタ株式会社 デジタルアナログ変換回路及びデータドライバ
KR102112328B1 (ko) * 2019-05-21 2020-05-19 주식회사 에이코닉 디스플레이 장치의 출력 드라이버
JP7510814B2 (ja) 2020-07-31 2024-07-04 ラピスセミコンダクタ株式会社 デジタルアナログ変換回路、データドライバ及び表示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5396245A (en) * 1993-01-21 1995-03-07 Linear Technology Corporation Digital to analog converter
US5877717A (en) * 1997-12-15 1999-03-02 Industrial Technology Research Institute D/A converter with a Gamma correction circuit
JP3506219B2 (ja) * 1998-12-16 2004-03-15 シャープ株式会社 Ｄａ変換器およびそれを用いた液晶駆動装置
JP3718607B2 (ja) 1999-07-21 2005-11-24 株式会社日立製作所 液晶表示装置及び映像信号線駆動装置
US6225931B1 (en) * 1999-08-30 2001-05-01 Industrial Technology Research Institute D/A converter with a gamma correction circuit
US6246351B1 (en) * 1999-10-07 2001-06-12 Burr-Brown Corporation LSB interpolation circuit and method for segmented digital-to-analog converter
US6326913B1 (en) * 2000-04-27 2001-12-04 Century Semiconductor, Inc. Interpolating digital to analog converter and TFT-LCD source driver using the same
JP3891426B2 (ja) * 2002-12-13 2007-03-14 富士通株式会社 集積回路及びａ／ｄ変換回路
US6937178B1 (en) * 2003-05-15 2005-08-30 Linear Technology Corporation Gradient insensitive split-core digital to analog converter
US6970122B1 (en) * 2004-08-05 2005-11-29 Texas Instruments Incorporated Integral nonlinearity error correction for interpolating string DAC
JP4645258B2 (ja) * 2005-03-25 2011-03-09 日本電気株式会社 デジタルアナログ変換回路及び表示装置

Also Published As

Publication number Publication date
JP2006310957A (ja) 2006-11-09
JP4661324B2 (ja) 2011-03-30
US7342527B2 (en) 2008-03-11
US20060250289A1 (en) 2006-11-09
CN1855703A (zh) 2006-11-01

Similar Documents

Publication Publication Date Title
CN100566142C (zh) 数字模拟电路和数据驱动器及显示装置
CN100576749C (zh) 数字模拟变换电路及显示装置
CN1790917B (zh) 数字模拟电路以及显示装置
CN100370320C (zh) 输出电路、数字模拟电路和显示装置
CN101174837B (zh) 数字模拟转换电路、数据驱动器及使用其的显示装置
US7079127B2 (en) Reference voltage generation circuit, display driver circuit, display device, and method of generating reference voltage
US8462145B2 (en) Digital-to-analog converter, source driving circuit and display device having the same
CN101419769B (zh) 数字模拟变换电路、数据驱动器及显示装置
CN101226721B (zh) 输出电路、使用该电路的数据驱动器、及显示装置
CN101013882B (zh) 差动放大器及数模转换器
JP5607815B2 (ja) デジタルアナログ変換回路及び表示装置のデータドライバ
JP2006174180A (ja) 差動増幅器及びそれを用いた表示装置のデータドライバ並びに差動増幅器の制御方法
US20090213051A1 (en) Digital-to-analog converting circuit, data driver and display device
CN100578925C (zh) 差动放大器
Lu et al. An area-efficient fully R-DAC-based TFT-LCD column driver
CN102436796A (zh) 一种显示装置及其数据驱动电路
Lu et al. A 10-bit two-stage R-DAC with isolating source followers for TFT-LCD and AMOLED column-driver ICs
CN105139803A (zh) Amoled列驱动电路及其驱动方法
Lee et al. An area and power efficient interpolation scheme using variable current control for 10-bit data drivers in mobile active-matrix LCDs
Lu et al. A column driver architecture with double time-division multiplexing RDACs for TFT-LCD applications
KR101202981B1 (ko) 액정표시장치용 소스 드라이버 구동회로
US20220335871A1 (en) Output buffer, data driver, and display device having the same
CN101320962B (zh) 放大电路、数字模拟变换电路及显示装置
JP4819921B2 (ja) 差動増幅器及びそれを用いた表示装置のデータドライバ並びに差動増幅器の制御方法
US11011099B2 (en) Driving circuit and display device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091202

Termination date: 20140426