CN100550318C - 最小化湿法蚀刻底切度并提供极低k值(k<2.5)电介质封孔的方法 - Google Patents

最小化湿法蚀刻底切度并提供极低k值(k<2.5)电介质封孔的方法 Download PDF

Info

Publication number
CN100550318C
CN100550318C CNB2007101651423A CN200710165142A CN100550318C CN 100550318 C CN100550318 C CN 100550318C CN B2007101651423 A CNB2007101651423 A CN B2007101651423A CN 200710165142 A CN200710165142 A CN 200710165142A CN 100550318 C CN100550318 C CN 100550318C
Authority
CN
China
Prior art keywords
layer
film
silicon
predecessor
dielectric constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2007101651423A
Other languages
English (en)
Other versions
CN101202227A (zh
Inventor
徐惠文
石美仪
夏立群
阿米尔·阿尔-巴亚提
德里克·威蒂
希姆·M·萨德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN101202227A publication Critical patent/CN101202227A/zh
Application granted granted Critical
Publication of CN100550318C publication Critical patent/CN100550318C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明公开了处理位于衬底上的薄膜的方法。在一方面，这些方法包括：在从薄膜上去除光刻胶之后，通过在薄膜上沉积包含硅、碳，以及选择性地包含氧和/或氮的薄层，处理已构图的低介电常数薄膜。所述的薄层为已构图的低介电常数薄膜提供一个富碳、疏水的表面。所述薄层也在后续的湿法清洗工艺中保护了低介电常数薄膜并使其不被后续沉积在低介电常数薄膜上的各层的前驱物渗透。

Description

最小化湿法蚀刻底切度并提供极低K值(K＜2.5)电介质封孔的方法
技术领域
本发明的各实施方式主要涉及集成电路的制造。更具体地说，本发明的各实施方式涉及一种用于在低介电常数层上沉积包含硅、碳，以及选择性的包括氧和/或氮的薄层的工艺。
背景技术
自从几十年前首次发明集成电路器件以来，集成电路几何构型的尺寸已经显著地缩小。自从那时起，集成电路一般都服从两年尺寸减半的规则(通常称为摩尔法则)，这就意味着在芯片上的器件的数量每两年增加一倍。目前的制造设备常规可生产具有0.13μm甚至0.1μm特征尺寸的器件，未来的设备将很快就能生产具有更小特征尺寸的器件。
对器件几何构型的不断缩小产生了对具有更低介电常数(k)值的夹层的需要，因为必须降低相邻金属线之间的电容耦合以进一步减小集成电路上器件的尺寸。特别是需要具有较低介电常数的绝缘体，其介电常数小于大约4.0。
近来，已开发出介电常数小于大约3.0的低介电常数有机硅薄膜。还开发了介电常数小于2.5的极低k(ELK)有机硅薄膜。一种用于形成低介电常数和极低介电常数有机硅薄膜的方法已用来由一种包含有机硅化合物以及一种如碳氢化合物的，包含遇热不稳定或易挥发基团的化合物的气体混合物沉积该薄膜，然后，对沉积出的薄膜进行后处理，以从所沉积的薄膜中去除遇热不稳定或易挥发基团，例如有机基团。从已沉积的薄膜中去除遇热不稳定或易挥发基团会在薄膜中引起纳米尺寸的孔洞或孔隙，这将降低该薄膜的介电常数，因为空气的介电常数近似为1。
去除光刻胶或底抗反射图层(BARC)的灰化工艺，可从K值较低的薄膜中脱出碳，并使该薄膜表面氧化。在后续的湿法蚀刻工艺中，经氧化的K值较低的薄膜表面将被去除，并促成底切和临界尺寸(CD)损失。
低介电常数薄膜的多孔性也可导致应用于在该薄膜上的后续各层的沉积的前驱物的渗透，例如BARC层或金属间化合物阻挡层(TaN，等等)。阻挡层前驱物向多孔低介电常数薄膜中的扩散造成了器件中的漏电流。
因此，目前仍然需要一种处理低介电常数薄膜的方法，其可以在后续的工艺步骤中使对薄膜的损害最小化，这些后续工艺步骤例如湿法工艺以及例如BARC层和阻挡层的后续各层的沉积。
发明内容
本发明主要提供一种在腔室中衬底上的低介电常数薄膜上沉积一种较薄、共形封孔表面层的方法。此方法包括：从已构图的低介电常数薄膜上去除光刻胶，并随后通过沉积一层具有已控制的厚度在约
Figure C20071016514200051
到大约
Figure C20071016514200052
之间的薄、共形层处理具有任意深宽比或通孔尺寸的已构图的低介电常数薄膜，所述共形层包在已构图的低介电常数薄膜的表面上，含硅以及碳，并选择性地包含氧和/或氮。在一种实施方式中，该层的沉积包括在低RF功率级别的存在下使八甲基环四硅氧烷起反应。光刻胶的灰化工艺从低介电常数薄膜的表面中脱碳，而且其表面变为亲水性的。在灰化后，封孔层表面恢复了低介电常数薄膜的表面碳浓度并为已构图的低介电常数薄膜提供了一个疏水表面。当低介电常数薄膜的表面疏水时，低介电常数薄膜的湿法蚀刻速率是最小的。该层在后续的可能在衬底上执行的湿法清洗工艺中保护低介电常数薄膜并防止底切和CD损失。该薄层所提供的疏水表面防止湿气在低介电常数薄膜中吸附。
在光刻胶灰化后，低介电常数薄膜表面变得氧化并包括氢氧(OH)基。该表面吸收湿气，而且极大地增加了其介电常数。光刻胶灰化后所述薄层的沉积驱出了附着在表面中的湿气并去除了在低介电常数薄膜表面的OH基，并从而恢复了低介电常数。该薄层的沉积提供了能防止进一步湿气附着的疏水密封层。
薄共形层可沉积在任何表面包含OH，NH，或NH2基的覆层或已构图的薄膜上，作为保护层以防止湿气附着和湿法化学蚀刻，或作为封孔层以防止前驱物或化学物质或前驱物的穿透，包括表面具有氧化物(例如Cu/CuO或Al/Al2O3)的介电薄膜以及金属薄膜。该薄层也可作为封孔层用于表面具有OH，NH，或NH2基的多孔介电薄膜或金属薄膜。
附图说明
因此，为了可以详细了解本发明的上述特征，下面，将参照各实施方式对主要如上概述的本发明进行更详细描述，其中一些实施方式将在附图中进行说明。应该注意的是，附图只说明本发明的典型实施方式，因此不应将其视为对本发明范围的限制，对本发明的其它等效实施方式也是可行的。
图1A-1F为描述根据本发明的实施方式在工艺顺序中的不同阶段的衬底结构的示意性截面视图；
图2为示出了根据本发明的实施方式，在灰化之前和之后低介电常数薄膜的介电常数(k)，以及在灰化后，其上沉积较薄OMCTS层的低介电常数薄膜的介电常数(k)的曲线图；
图3为示出了根据本发明的实施方式，在灰化之前或之后低介电常数薄膜的湿润角，以及在灰化后，其上沉积较薄OMCTS层的低介电常数薄膜的湿润角的曲线图；
图4A为根据现有工艺在灰化之后和湿法清洗之前隧道剖面(密集分布)的示意图；图4B为根据现有工艺在灰化和湿法清洗之后隧道剖面(密集分布)的示意图；图4C为根据本发明的一种实施方式在灰化和湿法清洗之后隧道剖面(密集分布)的示意图；
图5A为根据现有工艺在灰化之后湿法清洗之前隧道剖面(相同结构/开口面积)的示意图；图5B为根据现有工艺在灰化和湿法清洗之后隧道剖面(相同结构/开口面积)的示意图；图5C为根据本发明的实施方式在灰化和湿法清洗之后隧道剖面(相同结构/开口面积)的示意图；
图6为示出了根据本发明的实施方式的较薄OMCTS层湿润角相对于该层氦等离子体后处理的时间长度的示意图。
具体实施方式
本发明的实施方式提供了一种在已构图的衬底上沉积包含硅、碳，以及选择性的包括氧和/或氮的薄、共形层的方法。在一方面，本发明的实施方式提供一种用于构图低介电常数薄膜的光刻胶从该薄膜上去除后，保护已构图的低介电常数薄膜的方法。在另外一些方面，本发明的实施方式提供了一种控制相互联接的金属线的临界尺寸和一种将沉积层的厚度控制在大约
Figure C20071016514200061
到大约
Figure C20071016514200071
之间的方法。
在一种实施方式中，应用光刻胶以及光刻技术在衬底上构图低介电常数薄膜以在那里形成垂直互联孔或水平互联孔。所述低介电常数薄膜可以是一种包含硅、碳，并选择性地包含氧和/或氮的薄膜。所述低介电常数薄膜可由一种包含诸如有机硅烷或有机硅氧烷的有机硅化合物的气体混合物沉积。气体混合物也可以包括一种氧化气体。在一种实施方式中，所述气体混合物包括一种有机硅化合物和一种成孔剂，例如碳氢化合物，其在该薄膜沉积之后，从该薄膜上去除以在该薄膜中造成孔洞或孔隙并降低该薄膜的介电常数。所述成孔剂可通过UV(紫外)处理、电子束处理、热处理或其组合去除。形成多孔低介电常数薄膜的方法在共同转让的美国专利号6936551以及美国专利号7060330中得到进一步的详细描述，在这里引用参考。应该注意的是具有其它成分和/或由不同气体混合物沉积的低介电常数薄膜可应用于本发明的实施方式中。
值得注意的，除低介电常数薄膜外的其它薄膜也可应用于实施方式中，例如表面包含OH，NH，或NH2基的任意薄膜。概括而言，可应用的薄膜具有富氧或富氮表面，这一表面可选择性地沉积一种其上包含硅、碳，并选择性地包含氧和/或氮的薄膜。如这里的定义，富氧表面的Si∶O(硅∶氧)比例在大约1∶1到大约1∶3之间。如这里的定义，富氮表面的Si∶N(硅∶氮)比例在大约1∶1到大约1∶2之间。
虽然可将薄膜沉积在富氧或富氮表面上，该薄膜一般不会在富碳表面上生长，并因而，可将该薄膜在富氧或富氮表面上的沉积描述为选择沉积工艺。
八甲基环四硅氧烷(OMCTS)是可应用于沉积在此描述的薄层的前驱物的一个例子。除八甲基环四硅氧烷外，前驱物的通式为Rx-Si-(OR’)y，例如二甲基二甲氧基硅烷(CH3)2-Si-(O-CH3)2，其中每个R＝H、CH3、CH2CH3，或其它烷基，每个R’＝CH3、CH2CH3，或其它烷基，x的取值范围为0到4，y的取值范围为0到4，同时x+y＝4，适当的工艺窗口也可被用于沉积薄共形层。其它可采用的前驱物包括结构为(Rx-Si-O-Si-Ry)z的有机二硅氧烷，例如1，3-二甲基二硅氧烷(CH3-SiH2-O-SiH2-CH3)、1，1，3，3-四甲基二硅氧烷((CH3)2-SiH-O-SiH-(CH3)2)、六甲基二硅氧烷((CH3)3-Si-O-Si-(CH3)3)，等。其它可应用的前驱物包括环有机二硅氧烷(Rx-Si-O)y，其中y的值大于2，x的取值范围为1到2，以及Rx＝CH3、CH2CH3，或其它烷基。可应用的环有机硅化合物包括具有3个或更多硅原子的环状结构以及进一步包括一个或更多氧原子的环状结构。市售可购得的环有机硅化合物包括具有交替的硅和氧原子，和一个或两个烷基与硅原子结合的环。例如，环有机硅化合物将包括一个或更多以下的化合物：
六甲基环三硅氧烷                    (-Si(CH3)2-O-)3-环，
1，3，5，7-四甲基环四硅氧烷(TMCTS)  (-SiH(CH3)2-O-)4-环，
八甲基环四硅氧烷(OMCTS)             (-Si(CH3)2-O-)4-环，以及
1，3，5，7，9-五甲基环五硅氧烷      (-SiH(CH3)-O-)5-环。
所述薄层包含硅、碳，并选择性地包含氧。在另一种实施方式中，前驱物可为含硅和氮前驱物，其用于沉积包含硅、氮，并选择性地包含碳的薄共形层。前驱物可包括直链型硅氮烷和环型硅氮烷。直链型硅氮烷可包括R-Si-NH-Si-R’结构，其中R＝CH3、CH2CH3，或其它烷基，每个R’＝H、CH3、CH2CH3，或其它烷基。环型硅氮烷可包括(Rx-Si-NH)Y结构，其中y的值大于2，x的取值范围为从1到2，以及Rx＝CH3、CH2CH3，或其它烷基。环型硅氮烷化合物可包括具有三个或更多硅原子的环状结构并进一步包括一个或更多氮离子的环状结构。市售可购得的环型硅氮烷化合物包括具有交替的硅的和氮原子，和一个或两个烷基与硅原子结合的环。例如，环型硅氮烷化合物将包括以下物质：
1，2，3，4，5，6，7，8-八甲基环四硅氮烷，
1，2，3，4，5，6-六甲基环三硅氮烷，
1，1，3，3，5，5-六甲基环三硅氮烷，以及
1，1，3，3，5，5，7，7-八甲基环四硅氮烷。
图1A示出了在衬底100上低介电常数薄膜102的一个例子。图1B示出了在低介电常数薄膜102上的已构图的光刻胶104。
例如，随后通过去胶或灰化处理从低介电常数薄膜上除去光刻胶。图1C示出了通过光刻胶104构图以形成互联106以及光刻胶被去除后的低介电常数薄膜102。薄共形层108，即厚度为大约
Figure C20071016514200081
至约的层，该层包括硅、碳，并选择性地包括氧和/或氮，随后沉积在已构图的低介电常数薄膜表面，如图1D所示。在RF功率存在的条件下，该层可通过反应一种气体混合物沉积，例如一种包含硅、氧，以及碳的气体混合物。硅、氧，和碳元素是由有机硅化合物提供的，例如八甲基环四硅氧烷。有机硅化合物典型情况下是和载气注入腔室的。优选地，载气为氦气。但是也可应用其他惰性气体，例如氩气或氮气。
在该层沉积之后，将对衬底进行湿法清洗，例如应用100∶1HF溶液。随后，如图1E所示，层110，例如PVD(化学气相沉积)阻挡层或ALD(原子层沉积)阻挡层，举例来说，ALD氮化钽(TaN)层可以沉积在该层上。作为另一种选择，如图1F所示，一层，例如阻挡抗反射涂层(BARC)的层120，将沉积在层108上并填充互联106。
在RF功率存在的情况下，在化学气相沉积腔室或等离子增强化学气相沉积腔室中，通过使一种包含有机硅化合物的气体混合物起反应，沉积包括硅/碳，并选择性地包括氧和/或氮的层。可用于沉积该层的腔室的实例包括：具有两个独立处理区域的
Figure C20071016514200091
腔室以及腔室，这两种腔室都可以从Santa Clara，California的Applied Materials，Inc.(加利福尼亚的圣克拉拉市的应用材料公司)市售购得。在此提供的工艺条件是为具有两个单独处理区域的300mm PRODUCER@腔室而提供。因而，每个衬底处理区域和每个衬底的流速是腔室中的流速的一半。
典型情况下，腔室中，在所述层沉积于衬底上的过程中，将衬底的温度维持在大约150℃至约400℃之间。用于300mm衬底提供的RF功率的功率值为大约100W或更低，例如在大约30W至约75W之间。一般而言，RF功率可以大约0.109W/cm2或更低提供，例如在大约0.033W/cm2到约0.082W/cm2之间。RF功率将提供到喷头，例如，气体分配装置，和/或腔室的衬底支架。以大约13MHz至14MHz之间的高频率提供RF功率，优选的情况下为13.56MHz。RF功率可为周期的或脉冲的。RF功率也可为连续的或不连续的。喷头和衬底支架之间的间隔大于约200mil，例如在大约200mil至约1400mil之间。腔室中的压力为大约1.5Torr或更高，例如在大约1.5Torr至约8Torr之间。
有机硅化合物可以大约100sccm至约1000sccm之间的流速注入该腔室。载气将以大约100sccm至约7000sccm之间的流速注入该腔室。在腔体中，有机硅化合物的流速，例如八甲基环四硅氧烷(OMCTS，sccm)，与载气的流速，例如氦气(sccm)，之比为大约0.1或更高。根据已构图的衬底的深宽比，该层可能沉积一段时间，诸如时间范围在0.1秒到600秒之间，以沉积厚度在约
Figure C20071016514200093
至约
Figure C20071016514200094
之间的层。典型情况下，当应用更高深宽比时，该层的沉积需要更长的时间以提供共形表面。
现已发现，应用上述的RF功率值，间隔，压力以及流速比，当应用一种自饱和有机硅化合物作为前驱物时，可以可靠地沉积厚度仅在大约
Figure C20071016514200101
至约
Figure C20071016514200102
之间的薄、均匀的共形层。应用在此提供的条件，已经获得了在单个300mm衬底中厚度范围为
Figure C20071016514200103
的层。如在此所述，“自饱和前驱物”是在衬底上沉积一薄层，例如，不考虑沉积时间长度下前驱物的仅一个分子层。厚度可通过前驱物的选择来控制，由于不同的前驱物具有不同的分子尺寸，导致不同前驱物的分子层的不同厚度。该薄层的存在，在用于沉积该薄层的工艺条件下阻碍了前驱物进一步沉积为附加层。一般而言，自饱和前驱物包括甲基，选用该甲基以抑制该薄层继续生长。OMCTS是一种首选的自饱和前驱物，由于其包含大量甲基，这些甲基导致一层的自饱和沉积，因为甲基族中的碳提供充分抑制其上进一步沉积的富碳薄膜表面。也即是说，可以由OMCTS沉积共形第一层，因为下方衬底的表面一旦由OMCTS分子覆盖，在所沉积层表面Si-CH3键的存在就提供抑制进一步沉积的富碳表面，直至一些甲基基团通过其他一些该层的处理去除。从而，就可很好地控制OMCTS的每个分子层的沉积，这将提高最终层的台阶覆盖性。
除八甲基环四硅氧烷外，其他可用的前驱物包括二乙氧甲基硅烷(DEMS)、六甲基二硅氧烷(HMDOS)，以及六甲基二硅烷(HMDS)。其他包含Si、C，以及H的前驱物可用于本工艺，例如三甲基硅烷、四甲基硅烷，等等。
在未暴露于灰化工艺的低介电常数薄膜上，并在暴露于光刻胶灰化的低介电常数薄膜上执行X射线光电子谱(XPS)分析。在暴露于光刻胶灰化并随后由其上沉积的薄层处理的低介电常数薄膜上也执行XPS分析，根据本发明的实施方式，该薄层由OMCTS沉积并包含硅、碳，以及氧。XPS分析表明，将该薄层沉积在灰化的低介电常数薄膜上，在经灰化的低介电常数薄膜上沉积薄层与其上未通过沉积薄膜处理的低介电常数薄膜相比，提供更高的碳含量(碳原子％)。例如，经灰化的低介电常数薄膜可能具有大约3碳原子％，而未经灰化的低介电常数薄膜上的薄膜在表面上提供约15碳原子％。因而，从一方面说，该薄层为富碳层。该薄层的碳含量在大约5碳原子％至约30碳原子％之间。灰化过程消耗低介电常数薄膜的表面的碳浓度，然而在灰化过的低介电常数薄层上沉积该薄层恢复了表面碳浓度。
XPS分析也表明了与用该薄层处理的低介电常数薄膜表面的氧含量低于那些在灰化后没有用该薄层一起处理的低介电常数薄膜表面的氧含量，因为已灰化薄膜表面的OH基被包含碳的薄层取代。用包含碳的薄层取代已灰化薄膜表面的OH基也降低了已灰化薄膜的介电常数。图2示出了在低介电常数薄膜上应用OMCTS沉积薄层降低了经过三个不同灰化工艺中一个工艺的薄膜的灰化后介电常数。
灰化前以及灰化后用于低介电常数薄膜的湿润角(在图3中分别为ELKILD，即极低k夹层介电质，以及已灰化的ELK ILD)，以及灰化后并且其上具有薄OMCTS层的低介电常数薄膜也得到测量。其结果如图3所示。在图3中，灰化后的低介电常数薄膜上沉积薄OMCTS层增加了低介电常数薄膜的湿润角。增加的湿润角表明薄OMCTS层增加了低介电常数薄膜表面的疏水性。疏水性的所述提高是期望得到的结果，因为疏水表面可防止湿气吸附在低介电常数薄膜中，这种吸附将影响薄膜性能或至少导致需要加入一些用于去除湿气的耗时步骤。
灰化后湿法清洗后，在互联的剖面上沉积薄共形层的效果也得到了检验。在薄膜在湿法清洗工艺中浸泡在100∶1的HF溶液中后，对具有或不具有薄OMCTS层的低介电常数薄膜中隧道密度高的区域和隧道密度低的区域的隧道剖面进行检验。
图4A-4C示出了隧道密度高的区域的隧道剖面。图4A示出了灰化后和湿法清洗前的隧道剖面。图4B和4C示出了灰化后并在湿法清洗后，低介电常数薄膜分别具有和不具有薄OMCTS层时的隧道剖面。图4B示出了在其上不具有薄OMCTS层的低介电常数薄膜隧道中，湿法清洗将引起大约30nm的临界尺寸损失。图4C示出了在湿法清洗前其上沉积薄OMCTS层的低介电薄膜中将不会观察到这样的CD损失。
图5A-5C示出了隧道密度低的区域的隧道剖面。图5A示出了灰化后和湿法清洗前的隧道剖面。图5B和5C示出了灰化后并在湿法蚀刻后，低介电常数薄膜分别具有和不具有薄OMCTS层时的隧道剖面。图5B示出了在其上不具有薄OMCTS层的低介电常数薄膜隧道中，湿法清洗将引起大于大约30nm的底切。图5C示出了在湿法清洗前其上沉积薄OMCTS层的低介电薄膜中将不会观察到这样的底切。
因此，该薄OMCTS层提供了一个富碳表面，其进而可提供一个用于防止低k值薄膜在湿法蚀刻过程中临界尺寸的损失及底切的疏水表面。
我们可以看出，根据本发明实施方式所提供的薄层，充当了致密的封孔层的角色，可用于阻止诸如用作之后沉积BARC层的BARC材料，以及用作之后沉积阻挡层的一种PVD阻挡前驱物或例如ALD TaN前驱物的一种ALD前驱物，对该薄层沉积于其上的多孔低k值薄膜的渗透。
例如，在通孔蚀刻以及第一个通孔金属镶嵌(damascene)工艺中的光刻胶灰化之后，该薄层可沉积在低介电常数薄膜上。随后的BARC填充可在该层上进行。该薄层提供了用于防止BARC材料渗透到绝缘薄膜中的封孔层。然后，在低介电常数薄膜与下面诸如铜的导体材料之间的绝缘阻挡，将被蚀刻以使下面的导电材料，在隧道蚀刻以及光刻胶移除后暴露出来。在蚀刻绝缘阻挡之后，可使用还原化学反应将清洗通过移除绝缘阻挡所暴露出来的导电表面，并从该表面中移除诸如氧化铜(CuO)的氧化物。该薄层提供了一个封孔层，以阻止之后阻挡层前驱物，对该低介电常数薄膜的渗透。
在湿法清洗衬底之后将BARC层是沉积在该薄层上的实施方式中，该薄层可用氦(或其他惰性气体)等离子体进行后处理，以调整该薄层的表面的碳浓度和该薄层的湿润角。该湿润角可降至约70℃或更少，以促进BARC层的湿润和沉积。图6示出了随着等离子体处理时间的增加湿润角的降低。温和工艺条件，例如，使用在大约30W至约100W之间的RF功率以及在大约100sccm至约10000sccm之间的He流速，以便等离子体处理将不会毁坏该薄层的封孔特性。
如果需要调整表面湿润或接触角，在除BARC层的其他层在其上沉积以前，也可对薄层进行氦等离子体后处理，所述其他层例如ALD阻挡层。可应用不同气体等离子后处理该薄层，例如O2、CO2、N2O、NH3、H2、氦、氮、氩，或它们的组合。等离子体后处理可以改善该层表面的特性和性质，例如表面张力和表面接触角。
在另一种实施方式中，提供了一种控制互联中金属连线临界尺寸的方法。如前面实施方式中所述，这种方法包括在已构图的低介电常数薄膜上沉积薄层。在薄层沉积于低介电在常数薄膜上之前，该已构图的低介电常数薄膜可包含一个富氧或富碳表面。在该层沉积后，将终止用于沉积该层的前驱物的流动，例如OMCTS，并仅通过向腔室中注入载气，例如He载气，将任何剩余前驱物从腔室中清除。可将腔室净化或抽干或将腔室净化并抽干。
在将腔室净化和/或抽干后，在一种实施方式中，在腔室中执行氧等离子处理以处理由前驱物沉积在衬底上的层并开始下一沉积循环，例如OMCTS沉积。在另一种实施方式中，如果要求氮掺杂氧化物或SiN层，可应用加入或不加入H2的NH3等离子体处理。氧等离子体可由任何能够产生氧化该层表面的氧游离基的含氧气体提供。例如，该气体可包括O2、CO2、N2O，或它们的组合。含氧气体可以某一流速注入腔体中。含氧气体将需要一段时间注入腔室中，这一时间为大约0.1秒至约60秒之间，取决于通道/隧道构图剖面。氧等离子体将以频率13.56MHz，功率在50W至1000W之间的RF功率提供到腔体中。可应用混合频率RF功率。为了使等离子体处理对底层(诸如低介电常数薄膜)的冲击或损害最小化，首选应用低值高频RF功率，例如在大约30W至约100W之间，其对应大约0.033W/cm2至约0.082W/cm2之间。
通过终止含氧气体流入腔室可终止等离子体处理。可选的，然后可对沉积层的厚度进行测量。随后，恢复前驱物的流动，使其流入腔室中，以沉积该薄层的附加量。净化该腔室并随后进行上述的氧等离子体处理。执行沉积、净化，以及等离子体处理的多重循环直至得到该层的要求厚度。通过控制沉积在互联中的层的厚度，可以控制随后在互联中沉积的金属连线的厚度。
在另一种实施方式中，提供了一种将沉积在衬底上层的厚度控制在约至约
Figure C20071016514200132
之间的方法。可能包含富氧或富氮表层的该衬底，在等离子体存在的情况下，将暴露在含硅前驱物下，以在该衬底上沉积一层，然后，使用由含H2或不含H2的NH3产生的等离子体，或使用由一选自包含O2、CO2和N2O组成的组中的含氧气体产生的等离子体，来处理该层。上述将衬底暴露在含硅前驱物下以沉积层，以及用等离子体处理该层的过程将持续反复进行，直到该层达到理想的厚度。
在再一实施方式中，提供了一种制造包含任一氧化物或氮化物的高密度介电隔离垫的方法。该方法包括，在等离子体存在的情况下，在含硅前驱物下，暴露包含富氧或富氮表面的栅极的构图的衬底，以在该栅极上沉积一层，并然后用由选自包含O2、CO2、N2O、含氮气体，以及包含或不包含H2的NH3的组组成的含氧或含氮气体产生的等离子体处理该层。上述含硅前驱物，以及关于控制在互连中金属线临界尺寸的方法的等离子体处理工艺，可用于制造高密度介电隔离垫的方法中，以及控制层厚度在约
Figure C20071016514200141
至约之间的方法中。
尽管前面对本发明的实施方式作出了描述，在不背离由下面的权利要求规定的本发明基本范围的情况下，可设计出其他或进一步的实施方式。

Claims (18)

1.一种在腔室中处理在衬底上的薄膜的方法，其特征在于，包含：
通过在具有在1∶1至1∶3之间的硅∶氧比例或在1∶1至1∶2之间的硅∶氮比例的薄膜的表面上选择性地沉积厚度在4埃至100埃之间并包含硅和碳的薄层来处理该薄膜，其中该层的沉积包括在RF功率存在的条件下使包含硅、碳、以及氢的前驱物起反应。
2.根据权利要求1所述的方法，其特征在于，所述前驱物选取自由三甲基硅烷、四甲基硅烷、二甲基二甲氧基硅烷、1，3-二甲基二硅氧烷、1，1，3，3-四甲基二硅氧烷、六甲基二硅氧烷、六甲基环三硅氧烷、1，3，5，7-四甲基环四硅氧烷、八甲基环四硅氧烷、和1，3，5，7，9-五甲基环五硅氧烷组成的组。
3.根据权利要求1所述的方法，其特征在于，所述前驱物包含烷基，选择该烷基以抑制所述薄层的继续生长。
4.根据权利要求1所述的方法，其特征在于，所述薄层具有与所述薄膜的表面相比更高的碳含量，同时所述薄层为所述薄膜上提供了一个碳饱和表面层。
5.根据权利要求1所述的方法，其特征在于，进一步包括在所述薄层沉积后湿法清洗所述衬底。
6.根据权利要求1所述的方法，其特征在于，提供的RF功率的功率值在0.109W/cm2或更低。
7.根据权利要求1所述的方法，其特征在于，所述腔室中的压力为1.5Torr或更高。
8.根据权利要求1所述的方法，其特征在于，所述腔室中喷头与所述腔室中衬底支架之间的间隔为大于200mil。
9.根据权利要求1所述的方法，其特征在于，进一步包括应用一种气体等离子体后处理所述薄层，所述气体选自由O2、CO2、N2O、NH3、H2、氦、氩、以及氮组成的组。
10.根据权利要求1所述的方法，其特征在于，进一步包括等离子后处理所述薄层，其中所述等离子体后处理改变了所述薄层的表面特性，以及其中所述表面特性选自由表面张力以及表面接触角组成的组。
11.根据权利要求1所述的方法，其特征在于，进一步包括在所述薄层上沉积底抗反射涂层。
12.根据权利要求1所述的方法，其特征在于，进一步包括通过原子层沉积或物理气相沉积在所述薄层上沉积阻挡层。
13.一种处理表面上沉积有低k电介质薄膜的衬底的方法，包括：
在RF功率存在的条件下，通过使前驱物起反应来选择性地在所述低k电介质薄膜的表面上沉积具有在5碳原子％至30碳原子％之间的碳含量的层，其中所述前驱物包含由硅、碳、氧和氮组成的组的元素，所述层的厚度在4埃至100埃之间，并且所述低k电介质薄膜的表面具有在1∶1至1∶3之间的硅∶氧比例或在1∶1至1∶2之间的硅∶氮比例。
14.根据权利要求13所述的方法，其特征在于，所述前驱物是自饱和的。
15.根据权利要求13所述的方法，其特征在于，所述前驱物选取自由三甲基硅烷、四甲基硅烷、二甲基二甲氧基硅烷、1，3-二甲基二硅氧烷、1，1，3，3-四甲基二硅氧烷、六甲基二硅氧烷、六甲基环三硅氧烷、1，3，5，7-四甲基环四硅氧烷、八甲基环四硅氧烷、和1，3，5，7，9-五甲基环五硅氧烷组成的组。
16.根据权利要求13所述的方法，其特征在于，进一步包括应用一种气体等离子体后处理所述层，所述气体选自由O2、CO2、N2O、NH3、H2、氦、氩、以及氮组成的组。
17.一种在腔室中处理衬底上的薄膜的方法，包含：
在RF功率存在的条件下，通过使前驱物起反应，将厚度在4埃至100埃之间并具有5碳原子％至30碳原子％之间的碳含量的层沉积在所述衬底的表面上，其中所述前驱物包含从由硅、碳、氧、和氮组成的组选取的元素，其中所述表面具有在1∶1至1∶3之间的硅∶氧比例或在1∶1至1∶2之间的硅∶氮比例。
18.根据权利要求17所述的方法，其特征在于，进一步包括将所述层暴露于等离子体，所述等离子体由选自由O2、CO2、N2O、NH3、H2、氦、氩、以及氮组成的组的化合物形成。
CNB2007101651423A 2006-11-21 2007-10-29 最小化湿法蚀刻底切度并提供极低k值(k<2.5)电介质封孔的方法 Expired - Fee Related CN100550318C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US86677006P 2006-11-21 2006-11-21
US60/866,770 2006-11-21
US11/694,856 2007-03-30

Publications (2)

Publication Number Publication Date
CN101202227A CN101202227A (zh) 2008-06-18
CN100550318C true CN100550318C (zh) 2009-10-14

Family

ID=39517296

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101651423A Expired - Fee Related CN100550318C (zh) 2006-11-21 2007-10-29 最小化湿法蚀刻底切度并提供极低k值(k<2.5)电介质封孔的方法

Country Status (4)

Country Link
JP (1) JP5174435B2 (zh)
KR (1) KR100939593B1 (zh)
CN (1) CN100550318C (zh)
TW (1) TWI392024B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543850A (zh) * 2010-11-17 2012-07-04 应用材料公司 处理低k介电膜的方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8236684B2 (en) * 2008-06-27 2012-08-07 Applied Materials, Inc. Prevention and reduction of solvent and solution penetration into porous dielectrics using a thin barrier layer
CN101740332B (zh) * 2008-11-13 2012-04-25 中芯国际集成电路制造(北京)有限公司 一种半导体元件的蚀刻方法
US9034770B2 (en) * 2012-09-17 2015-05-19 Applied Materials, Inc. Differential silicon oxide etch
CN103839871B (zh) * 2012-11-21 2017-09-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN105448705B (zh) * 2014-06-18 2018-05-04 无锡华润上华科技有限公司 一种消除晶圆氧化膜上微粒的方法及其氧化膜
CN105244257B (zh) * 2014-07-08 2020-06-23 中芯国际集成电路制造(上海)有限公司 改善多孔低k薄膜的突起缺陷的方法
CN105702619A (zh) * 2014-11-27 2016-06-22 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
CN111863610A (zh) * 2020-05-12 2020-10-30 中国电子科技集团公司第十一研究所 一种制备电极孔的方法及计算机可读存储介质
CN113667976A (zh) * 2021-08-27 2021-11-19 中国科学院兰州化学物理研究所 一种具有封孔顶层的耐蚀dlc薄膜及其制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077196A (ja) * 1999-09-08 2001-03-23 Sony Corp 半導体装置の製造方法
TW535253B (en) * 2000-09-08 2003-06-01 Applied Materials Inc Plasma treatment of silicon carbide films
US6890850B2 (en) * 2001-12-14 2005-05-10 Applied Materials, Inc. Method of depositing dielectric materials in damascene applications
US6936551B2 (en) * 2002-05-08 2005-08-30 Applied Materials Inc. Methods and apparatus for E-beam treatment used to fabricate integrated circuit devices
US6927178B2 (en) * 2002-07-11 2005-08-09 Applied Materials, Inc. Nitrogen-free dielectric anti-reflective coating and hardmask
US7005390B2 (en) * 2002-10-09 2006-02-28 Intel Corporation Replenishment of surface carbon and surface passivation of low-k porous silicon-based dielectric materials
KR100909175B1 (ko) * 2002-12-27 2009-07-22 매그나칩 반도체 유한회사 듀얼 다마신 패턴 형성 방법
KR100573484B1 (ko) * 2003-06-30 2006-04-24 에스티마이크로일렉트로닉스 엔.브이. 반도체 소자 및 그 제조 방법
KR20050014231A (ko) * 2003-07-30 2005-02-07 매그나칩 반도체 유한회사 반도체소자의 형성방법
JP2005050954A (ja) * 2003-07-31 2005-02-24 Toshiba Corp 半導体装置およびその製造方法
US20050037153A1 (en) * 2003-08-14 2005-02-17 Applied Materials, Inc. Stress reduction of sioc low k films
JP4015976B2 (ja) * 2003-08-28 2007-11-28 株式会社東芝 電子装置の製造方法
JP2005203568A (ja) * 2004-01-15 2005-07-28 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法及び半導体装置
JP2006332408A (ja) * 2005-05-27 2006-12-07 Sony Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543850A (zh) * 2010-11-17 2012-07-04 应用材料公司 处理低k介电膜的方法

Also Published As

Publication number Publication date
KR20080046087A (ko) 2008-05-26
JP2008147644A (ja) 2008-06-26
KR100939593B1 (ko) 2010-02-01
TW200826196A (en) 2008-06-16
CN101202227A (zh) 2008-06-18
TWI392024B (zh) 2013-04-01
JP5174435B2 (ja) 2013-04-03

Similar Documents

Publication Publication Date Title
CN100550318C (zh) 最小化湿法蚀刻底切度并提供极低k值(k&lt;2.5)电介质封孔的方法
KR102406467B1 (ko) 등급화된 실리콘 카바이드 막 또는 다층 실리콘 카바이드 막의 리모트 플라즈마 기반 증착
US8445075B2 (en) Method to minimize wet etch undercuts and provide pore sealing of extreme low k (k&lt;2.5) dielectrics
US10472714B2 (en) Method to obtain SiC class of films of desired composition and film properties
CN100431110C (zh) 低介电氮化硅膜的形成方法和半导体器件及其制造工艺
CN103975419B (zh) 等离子体活化保形电介质膜沉积
KR101528832B1 (ko) 유동성 유전체 층의 형성 방법
KR101183641B1 (ko) 에칭 저항성을 지닌 낮은 ｋ 유전체 장벽을 수득하는 방법
US8927442B1 (en) SiCOH hardmask with graded transition layers
US20100055442A1 (en) METHOD OF PE-ALD OF SiNxCy AND INTEGRATION OF LINER MATERIALS ON POROUS LOW K SUBSTRATES
KR101327640B1 (ko) 유전체막 형성 방법 및 상기 방법을 실행하는 신규한전구체
KR20050034566A (ko) 실리콘 탄화물막을 제조하는 방법
US20120070957A1 (en) Air gap formation
TWI517298B (zh) 經控制之氣隙的形成
US8889235B2 (en) Dielectric barrier deposition using nitrogen containing precursor
KR20020007224A (ko) 확산을 감소시키도록 낮은 유전상수의 유전층을 처리하기위한 방법 및 장치
JP2012510726A (ja) 酸素含有前駆体を用いる誘電体バリアの堆積
KR20050091780A (ko) 저-ｋ 유전체 재료의 크랙 한계 및 기계적 특성 개선 방법및 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: American California

Patentee after: Applied Materials Inc.

Address before: American California

Patentee before: Applied Materials Inc.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091014

Termination date: 20141029

EXPY Termination of patent right or utility model