CN103839871B - 一种半导体器件的制造方法 - Google Patents

一种半导体器件的制造方法 Download PDF

Info

Publication number
CN103839871B
CN103839871B CN201210476677.3A CN201210476677A CN103839871B CN 103839871 B CN103839871 B CN 103839871B CN 201210476677 A CN201210476677 A CN 201210476677A CN 103839871 B CN103839871 B CN 103839871B
Authority
CN
China
Prior art keywords
low
material layer
dielectric material
hard mask
tetramethylsilane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210476677.3A
Other languages
English (en)
Other versions
CN103839871A (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210476677.3A priority Critical patent/CN103839871B/zh
Publication of CN103839871A publication Critical patent/CN103839871A/zh
Application granted granted Critical
Publication of CN103839871B publication Critical patent/CN103839871B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种半导体器件的制造方法，涉及半导体技术领域。该方法包括：步骤S101：提供衬底，在所述衬底上形成低k介电材料层；步骤S102：对所述低k介电材料层进行紫外光固化处理；步骤S103：对所述低k介电材料层进行氦等离子体处理，并利用四甲基硅烷对所述低k介电材料层进行处理；步骤S104：在所述衬底上形成第一硬掩膜。本发明的半导体器件的制造方法，通过在形成低k介电材料层的步骤之后，增加对低k介电材料层进行氦等离子体处理以及四甲基硅烷处理的步骤，抑制了低k介电材料层对水分的吸收，在一定程度上避免了低k介电材料层产生***缺陷，提高了形成的低k介电薄膜的良率，进而提高了半导体器件的良率。

Description

一种半导体器件的制造方法
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。
背景技术
在半导体技术领域中，半导体集成电路的制造是极其复杂的过程。在半导体集成电路的后段制程（BEOL）中，通常需要在金属互连线间采用氧化硅等普通绝缘材料，以使相邻的金属互连线电隔离。然而，随着元件的微型化及集成度的增加，电路中互连导线数目不断的增多，互连导线架构中的电阻(R)及电容(C)寄生效应增大，而寄生效应的增大造成严重的传输延迟(RC Delay)。因此，现有技术在半导体工艺的后段制程（BEOL）中通常采用低k（介电常数小于2.5）介电薄膜作为绝缘材料层，以减少相邻金属线之间的电容耦合，降低传输延迟。
现有技术中常用的半导体器件的制造方法，在形成低k介电薄膜时，如图1所示，一般包括如下步骤：
步骤E1、提供衬底，在所述衬底上沉积低k介电材料层。
示例性的，所述衬底为形成了前端器件的半导体衬底，该低k介电材料层直接形成于衬底的刻蚀停止层之上。
本领域的技术人员可以理解，所述衬底并不以半导体衬底为限，所述低k介电材料层亦不以形成于刻蚀停止层之上为限。
步骤E2、对所述低k介电材料层进行紫外光固化处理（UV cure process）。
进行紫外光固化处理后，所述低k介电材料层上一般会出现很多小孔（pore），形成多孔（Porosity）结构。
步骤E3、在所述低k介电材料层上形成硬掩膜（Hard Mask）。
进行紫外光固化处理后，在低k介电材料层上形成硬掩膜。其中，所述硬掩膜为自下而上由低k介电材料、正硅酸乙脂（TEOS）、金属和氧化物材料形成的多层硬掩膜结构。
经过上述工艺流程，完成了现有技术中的低k介电薄膜的制造。按照上述方法形成的低k介电薄膜，由于低k介电材料层具有多孔结构，很容易吸收器件中的水分（moisture），导致在低k介电材料层与硬掩膜之间产生***缺陷（bump defect）。而***缺陷造成的低k介电薄膜不良，会传递到整个半导体器件中，很容易造成半导体器件的良率下降。
因此，有必要提出一种新的半导体器件的制造方法，以解决现有技术中出现的上述问题。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：
步骤S101：提供衬底，在所述衬底上形成低k介电材料层；
步骤S102：对所述低k介电材料层进行紫外光固化处理；
步骤S103：对所述低k介电材料层进行氦等离子体处理，并利用四甲基硅烷对所述低k介电材料层进行处理；
步骤S104：在所述衬底上形成第一硬掩膜。
其中，在所述步骤S103中，对所述低k介电材料层进行氦等离子体处理的工艺条件为：气体压力为4~7torr，气体流速为 100~1000sccm，功率为150-500W。
其中，在所述步骤S103中，利用四甲基硅烷对所述低k介电材料层进行处理时，所采用的载体气体为氦气，载体气体的流速为 100~1000sccm。
其中，在所述步骤S103中，利用四甲基硅烷对所述低k介电材料层进行处理的工艺条件为：气体压力为4~7torr，气体流速为 100~1000sccm，采用的功率为150-500W。
其中，在所述步骤S104中所形成的第一硬掩膜为低k介电材料。
其中，在所述步骤S104之后还包括步骤S105：对所述第一硬掩膜进行氦等离子体处理，并利用四甲基硅烷对所述第一硬掩膜进行处理。
其中，在所述步骤S105中，对所述第一硬掩膜进行氦等离子体处理的工艺条件为：气体压力为4~7torr，气体流速为100~1000sccm，功率为150-500W。
其中，在所述步骤S105中，利用四甲基硅烷对所述第一硬掩膜进行处理时，所采用的载体气体为氦气，载体气体的流速为 100~1000sccm。
其中，在所述步骤S105中，利用四甲基硅烷对所述第一硬掩膜进行处理的工艺条件为：气体压力为4~7torr，气体流速为 100~1000sccm，采用的功率为150-500W。
其中，在所述步骤S105之后还包括步骤S106：在所述衬底上形成第二硬掩膜。
其中，所述第二硬掩膜的材料为正硅酸乙脂。
进一步的，在所述步骤S106之后还包括步骤S107：在所述第二硬掩膜上形成金属硬掩膜。
其中，所述金属硬掩膜的材料为氮化钛。
本发明的半导体器件的制造方法，通过在形成低k介电材料层的步骤之后，增加对低k介电材料层进行氦等离子体处理以及四甲基硅烷处理的步骤，抑制了低k介电材料层对水分的吸收，在一定程度上避免了低k介电材料层产生***缺陷，提高了形成的低k介电薄膜的良率，进而提高了半导体器件的良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为现有技术中半导体器件的制造方法的流程图；
图2A-图2F为本发明实施例的半导体器件的制造方法的各步骤完成后形成的结构的示意图；
图3为本发明实施例提出的一种半导体器件的制造方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的半导体器件的制造方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
下面，参照图2A-2F和图3来描述本发明提出的半导体器件的制造方法一个示例性方法的详细步骤。图2A-图2F为本发明实施例的半导体器件的制造方法的各步骤完成后形成的结构的示意图；图3为本发明实施例提出的一种半导体器件的制造方法的流程图。
本发明实施例的半导体器件的制造方法，包括如下步骤：
步骤1、如图2A所示，提供衬底200，在所述衬底200上形成低k介电材料层201。
其中，形成低k介电材料层201的方法为沉积法，优选采用 PECVD。本发明实施例的低k介电材料，采广义概念，包括超低k 介电材料，一般而言指介电常数小于2.5的介电材料；但是，本发明实施例的发明点主要在于控制金属互连线间的绝缘薄膜的***缺陷，因此可以应用于任何用于金属互连线之间的绝缘薄膜。
示例性的，所述衬底200为形成了前端器件的半导体衬底，该低 k介电材料层直接形成于衬底200的刻蚀停止层之上。本领域的技术人员可以理解，所述衬底200并不以半导体衬底为限，所述低k介电材料层亦不以形成于刻蚀停止层之上为限。
步骤2、对所述低k介电材料层201进行紫外光固化处理（UV cure process）。
进行紫外光固化处理后，所述低k介电材料层201上会出现很多小孔（pore），形成多孔（Porosity）结构，形成的图形如图2B所示。
步骤3、对所述低k介电材料层201进行氦等离子体处理（He plasma treating），并利用四甲基硅烷（4MS）对所述低k介电材料层 201进行处理以在所述低k介电材料层201上形成四甲基硅烷薄膜202（记作第一四甲基硅烷薄膜），形成的图形如图2C所示。
具体地，步骤3包括如下步骤：
步骤301、对所述低k介电材料层201进行氦等离子体处理（He plasma treating）。在步骤301中，进行氦等离子体处理的工艺条件为：气体的压力为4~7torr，气体流速为100~1000sccm，采用的功率为 150-500W。
其中，氦等离子体可以对低k介电材料层201的表面进行改性，降低k介电材料层201对水分的吸收能力，在一定程度上降低产生低 k介电材料层***缺陷的概率。
步骤302、利用四甲基硅烷（4MS）对所述低k介电材料层201 进行处理，以在所述低k介电材料层201上形成四甲基硅烷薄膜202，形成的图形如图2C所示。在步骤302中，利用四甲基硅烷（4MS）对所述低k介电材料层201进行处理的工艺条件为：气体的压力为 4~7torr，气体流速为100~1000sccm，功率为150-500W（具体指设定的反应室的射频功率）。其中，四甲基硅烷的载体气体为氦气（He），氦气的流速为100~1000sccm。
其中，位于低k介电材料层201表面的四甲基硅烷薄膜202，可以抑制低k介电材料层201对水分的吸收，降低产生低k介电材料层***缺陷的概率。
显然，步骤3为现有技术所不具有的工艺步骤，其可以在一定程度上避免低k介电材料层产生***缺陷，提高低k介电薄膜的良率。
步骤4、在所述四甲基硅烷薄膜202上形成硬掩膜（Hard Mask） 203（记作第一硬掩膜），形成的图形如图2D所示。
其中，硬掩膜203可以为低k介电材料、正硅酸乙脂（TEOS）、金属和氧化物材料等各种材料制成单层结构，或者多种材料制成的复合结构，示例性的，硬掩膜203为自下而上由低k介电材料、正硅酸乙脂（TEOS）、金属和氧化物材料形成的多层结构。
为了实现更好的技术效果，在形成硬掩膜203后，还包括如下步骤：
步骤5、对所述硬掩膜203进行氦等离子体处理（He plasma treating），并利用四甲基硅烷（4MS）对所述硬掩膜203进行处理以在所述硬掩膜203上形成四甲基硅烷薄膜204（记作第二四甲基硅烷薄膜），形成的图形如图2E所示。
在本发明实施例中，当硬掩膜203选用低k介电材料形成时，步骤5则更加必要，以避免硬掩膜203因吸收水分而产生***缺陷。
示例性的，步骤5可以包括如下步骤：
步骤501、对所述硬掩膜203进行氦等离子体处理（He plasma treating）。在步骤501中，进行氦等离子体处理的工艺条件为：气体的压力为4~7torr，气体流速为100~1000sccm，采用的功率为 150-500W（具体指设定的反应室的射频功率）。
其中，氦等离子体可以对所述硬掩膜203的表面进行改性，进一步阻止低k介电材料层201对水分的吸收能力，在一定程度上降低产生低k介电材料层***缺陷的概率。
步骤502、利用四甲基硅烷（4MS）对所述硬掩膜203进行处理，以在所述硬掩膜203上形成四甲基硅烷薄膜204（记作第二四甲基硅烷薄膜），形成的图形如图2E所示。
在步骤502中，利用四甲基硅烷（4MS）对硬掩膜203进行处理的工艺条件为：气体的压力为4~7torr，气体流速为100~1000sccm，采用的功率为150-500W。其中，四甲基硅烷的载体气体为氦气（He），氦气的流速为100~1000sccm。
其中，位于硬掩膜203表面的第二四甲基硅烷薄膜204，可以进一步抑制低k介电材料层201对水分的吸收，降低产生低k介电材料层***缺陷的概率。
通过增加步骤5，可以进一步避免低k介电材料层出现***缺陷，进一步提高了低k介电薄膜的良率。
步骤6、在所述第二四甲基硅烷薄膜204上，形成硬掩膜205（记作第二硬掩膜）。其中，优选的，形成第二硬掩膜205的材料为正硅酸乙脂（TEOS）。经过步骤6，可以形成性能更好的低k介电薄膜。
为了获得更好的技术效果，在步骤6之后还可进行步骤7，在衬底200上（具体地，在步骤6形成的第二硬掩膜上）形成遮蔽层（screen layer）。其中，优选采用氮化硅材料形成遮蔽层。进一步的，在形成遮蔽层之后，还可以包括形成氧化物层的步骤。
在本发明实施例中，在形成低k介电薄膜的过程中，在各膜层（包括低k介电材料层201、四甲基硅烷薄膜202、硬掩膜203、四甲基硅烷薄膜204、硬掩膜205以及屏蔽层）之间以及屏蔽层之上，还可以形成其他膜层，此处不再赘述。
本发明实施例的半导体器件的制造方法，通过在形成低k介电材料层后，增加对低k介电材料层进行氦等离子体处理以及四甲基硅烷处理的步骤，抑制了低k介电材料层对水分的吸收，在一定程度上避免了低k介电材料层产生***缺陷，提高了形成的低k介电薄膜的良率。
而且，通过在形成硬掩膜之后，进一步增加对硬掩膜进行氦等离子体处理以及四甲基硅烷处理的步骤，进一步避免了低k介电材料层产生***缺陷，提高了低k介电薄膜的良率。
参照图3，其中示出了本发明提出的半导体器件的制造方法中的一种典型方法的流程图，用于简要示出整个制造工艺的流程。该方法具体包括：
步骤S101、提供衬底，在所述衬底上形成低k介电材料层；
步骤S102、对所述低k介电材料层进行紫外光固化处理；
步骤S103、对所述低k介电材料层进行氦等离子体处理，并利用四甲基硅烷对所述低k介电材料层进行处理；
步骤S104、在所述衬底上形成第一硬掩膜。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (12)

1.一种半导体器件的制造方法，其特征在于，所述方法包括：
步骤S101：提供衬底，在所述衬底上形成低k介电材料层；
步骤S102：对所述低k介电材料层进行紫外光固化处理；
步骤S103：对所述低k介电材料层进行氦等离子体处理，所述氦等离子体对所述低k介电材料层的表面进行改性，以降低所述低k介电材料层对水分的吸收能力，并利用四甲基硅烷对所述低k介电材料层进行处理，以在所述低k介电材料层上形成四甲基硅烷薄膜，抑制所述低k介电材料层对水分的吸收；
步骤S104：在所述衬底上形成第一硬掩膜；
步骤S105：对所述第一硬掩膜进行氦等离子体处理，并利用四甲基硅烷对所述第一硬掩膜进行处理。
2.如权利要求1所述的方法，其特征在于，在所述步骤S103中，对所述低k介电材料层进行氦等离子体处理的工艺条件为：气体压力为4～7torr，气体流速为100～1000sccm，功率为150-500W。
3.如权利要求1所述的方法，其特征在于，在所述步骤S103中，利用四甲基硅烷对所述低k介电材料层进行处理时，所采用的载体气体为氦气，载体气体的流速为100～1000sccm。
4.如权利要求3所述的方法，其特征在于，在所述步骤S103中，利用四甲基硅烷对所述低k介电材料层进行处理的工艺条件为：气体压力为4～7torr，气体流速为100～1000sccm，采用的功率为150-500W。
5.如权利要求1所述的方法，其特征在于，在所述步骤S104中所形成的第一硬掩膜为低k介电材料。
6.如权利要求1所述的方法，其特征在于，在所述步骤S105中，对所述第一硬掩膜进行氦等离子体处理的工艺条件为：气体压力为4～7torr，气体流速为100～1000sccm，功率为150-500W。
7.如权利要求1所述的方法，其特征在于，在所述步骤S105中，利用四甲基硅烷对所述第一硬掩膜进行处理时，所采用的载体气体为氦气，载体气体的流速为100～1000sccm。
8.如权利要求1所述的方法，其特征在于，在所述步骤S105中，利用四甲基硅烷对所述第一硬掩膜进行处理的工艺条件为：气体压力为4～7torr，气体流速为100～1000sccm，采用的功率为150-500W。
9.如权利要求7所述的方法，其特征在于，在所述步骤S105之后还包括步骤S106：在所述衬底上形成第二硬掩膜。
10.如权利要求9所述的方法，其特征在于，所述第二硬掩膜的材料为正硅酸乙脂。
11.如权利要求9所述的方法，其特征在于，在所述步骤S106之后还包括步骤S107：在所述第二硬掩膜上形成金属硬掩膜。
12.如权利要求11所述的方法，其特征在于，所述金属硬掩膜的材料为氮化钛。
CN201210476677.3A 2012-11-21 2012-11-21 一种半导体器件的制造方法 Active CN103839871B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210476677.3A CN103839871B (zh) 2012-11-21 2012-11-21 一种半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210476677.3A CN103839871B (zh) 2012-11-21 2012-11-21 一种半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN103839871A CN103839871A (zh) 2014-06-04
CN103839871B true CN103839871B (zh) 2017-09-08

Family

ID=50803246

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210476677.3A Active CN103839871B (zh) 2012-11-21 2012-11-21 一种半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN103839871B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105244257B (zh) * 2014-07-08 2020-06-23 中芯国际集成电路制造(上海)有限公司 改善多孔低k薄膜的突起缺陷的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101416277A (zh) * 2003-10-10 2009-04-22 东京毅力科创株式会社 用于处理电介质膜的方法和***
CN102290351A (zh) * 2010-06-18 2011-12-21 富士通半导体股份有限公司 半导体器件制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100939593B1 (ko) * 2006-11-21 2010-02-01 어플라이드 머티어리얼스, 인코포레이티드 습식 에칭 언더컷팅들을 최소화하고 ｋ가 2.5 미만인 최저ｋ 유전체들의 공극 밀봉을 제공하는 방법
CN101295672A (zh) * 2007-04-25 2008-10-29 联华电子股份有限公司 复合覆盖层及其制作方法
TWI408249B (zh) * 2009-07-28 2013-09-11 Univ Nat Formosa 利用電漿增強化學氣相沉積技術在可撓式塑膠基板上連續沉積有機／無機多層水氣阻障層之方法及其製品
CN102487035B (zh) * 2010-12-01 2014-03-19 中芯国际集成电路制造(上海)有限公司 具有多孔结构的超低介电常数的层间介质的淀积方法
US8492170B2 (en) * 2011-04-25 2013-07-23 Applied Materials, Inc. UV assisted silylation for recovery and pore sealing of damaged low K films

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101416277A (zh) * 2003-10-10 2009-04-22 东京毅力科创株式会社 用于处理电介质膜的方法和***
CN102290351A (zh) * 2010-06-18 2011-12-21 富士通半导体股份有限公司 半导体器件制造方法

Also Published As

Publication number Publication date
CN103839871A (zh) 2014-06-04

Similar Documents

Publication Publication Date Title
TWI275145B (en) Semiconductor device fabrication method
US8815697B2 (en) Method of fabricating semiconductor device
TWI278962B (en) Semiconductor device
US20140246772A1 (en) Passivation Scheme
KR20070021191A (ko) 에어 갭을 갖는 반도체 장치를 형성하는 방법 및 이에 의해형성된 구조물
CN107195550B (zh) 一种半导体器件结构及其制备方法
US9698095B2 (en) Interconnect structure
TW200947715A (en) High aspect ratio openings
TW201436037A (zh) 半導體元件及其製造方法
CN109545695A (zh) 半导体装置的制造方法
CN103839871B (zh) 一种半导体器件的制造方法
CN101378057B (zh) 金属-绝缘体-金属电容器及其制造方法
CN104425440B (zh) 一种半导体器件及其形成方法
JP2002198426A (ja) 近接して離間した金属線の間に低誘電率材料を有する集積回路構造を形成する方法
CN102148216B (zh) 用于互连工艺的半导体结构及其制造方法
CN104465506B (zh) 铜互连中空气隙的形成方法
CN1139819A (zh) 一种电介质，其制造方法，和半导体器件
JP2008166374A (ja) 絶縁膜形成方法
CN103928391A (zh) 半导体结构的形成方法
US20150155233A1 (en) Semiconductor devices having through-electrodes and methods for fabricating the same
CN104134630A (zh) 一种减少超低介质常数薄膜侧壁损伤的方法
CN104835778B (zh) 一种半导体器件的制作方法
CN103579089A (zh) 半导体结构及其形成方法
CN104716085B (zh) 一种半导体器件及其制造方法
CN103107158A (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant