CN100530702C - 具有与掩埋层接触的导电插塞的光电二极管及其制造方法 - Google Patents
具有与掩埋层接触的导电插塞的光电二极管及其制造方法 Download PDFInfo
- Publication number
- CN100530702C CN100530702C CNB2004100104204A CN200410010420A CN100530702C CN 100530702 C CN100530702 C CN 100530702C CN B2004100104204 A CNB2004100104204 A CN B2004100104204A CN 200410010420 A CN200410010420 A CN 200410010420A CN 100530702 C CN100530702 C CN 100530702C
- Authority
- CN
- China
- Prior art keywords
- layer
- epitaxial loayer
- conduction type
- zone
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 14
- 239000002019 doping agent Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 238000002347 injection Methods 0.000 claims description 10
- 239000007924 injection Substances 0.000 claims description 10
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 125
- 238000009792 diffusion process Methods 0.000 description 20
- 150000002500 ions Chemical class 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 2
- 230000035755 proliferation Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Light Receiving Elements (AREA)
- Electrodes Of Semiconductors (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
制造光电二极管的方法包括在衬底上顺序地形成第一导电类型的掩埋层、第一导电类型的第一外延层和第二导电类型的第二外延层。蚀刻第二和第一外延层以形成暴露部分掩埋层的沟槽。在沟槽中形成第一导电类型的导电插塞。在第二外延层的上表面上形成第一电极。形成第二电极以接触导电插塞的上表面。也提供了具有与掩埋层接触的导电插塞的光电二极管。
Description
优先权声明
本申请涉及并要求2003年11月12日向韩国知识产权局申请的韩国专利申请号No.2003-79903的优先权，这里引用该申请的整个内容作为参考。
技术领域
本发明涉及一种将入射光转换为电信号的光电二极管(PD)，尤其涉及减少PD的串联电阻的结构及其制造方法。
背景技术
PD通常用作半导体器件中的光学元件，以将入射光转换为电信号(电流或电压)。这种PD典型地具有PN结结构、雪崩击穿(APD)结构、PIN或NIP结构。具有PIN结构的PD典型地包括P型电极、本征外延层、N+层和P型衬底。具有NIP结构的PD典型地包括N型电极、本征外延层、P+层和P型衬底。目前，典型地制造使用PIN或NIP结构的PD。
例如，具有PIN或NIP结构的PD可以用在光学拾波器以记录并/或复制来自CD-ROM、CD-R/RW、DVD-ROM、DVD-R/RW等的数据。PD也可以用作将信号传送到伺服机构的界面。
图1表示具有NIP结构的传统PD。图1的PD通常按下列方法制造。在P型衬底1上形成P+掩埋层2，然后在P+掩埋层2上形成P-外延层3。形成第一P+隔离扩散层4。形成N型外延层7，以及形成第二P+隔离扩散层8以叠盖第一隔离扩散层4。这里，进行离子注入和热扩散以形成第一和第二P+隔离扩散层4和8。形成N+层13以减小阴极电阻。形成P+层8以形成分离的PD，并形成阴极接触点14和阳极接触点15。
可以通过光效率和频率特性来测量PD的性能。正在进行研发以提高上述性能。然而，在制造PD中进行的离子注入和热扩散的限制因素使进一步改善PD的性能很难。
作为实例，使PD的串联电阻最小化可以提高PD的性能和频率特性。在图1中，P+掩埋层2与第一和第二P+间隔扩散层4和8之间的串联电阻是PD的串联电阻的主要部分。通常，形成深或浅结以减少上述串联电阻。然而，使用离子注入和热扩散使串联电阻减少已达到其极限，因而通过减少串联电阻来提高性能的能力被限制在使用离子注入和热扩散的器件中。
例如，典型地必须充分地进行热扩散处理以将高剂量的杂质扩散到PD的较低部分。然而，上述的热扩散工艺也导致横向增长的PD面积。同样，很难以高能量将高剂量的离子注入以在PD的较低部分中提供高剂量杂质。因而，离子的横向扩散是不可避免的。结果，增加了PD的面积。
发明内容
本发明的一些实施例提供了制造包括在衬底上顺序地形成的第一导电类型的掩埋层、第一导电类型的第一外延层、和第二导电类型的第二外延层的光电二极管的方法。蚀刻第二和第一外延层以形成暴露部分掩埋层的沟槽。在沟槽中形成第一导电类型的导电插塞。在第二外延层的上表面上形成第一电极并形成第二电极以接触导电插塞的上表面。
本发明的另一实施例包括在沟槽的内壁上形成热氧化层并在形成导电插塞之前除去热氧化层。
在本发明的另一实施例中，导电插塞的形成包括形成导电层以填充沟槽并回蚀刻该导电层以暴露第二外延层。在本发明的一些实施例中，导电层包括掺杂多晶硅。导电层的掺杂密度从大约1×1020到大约1×1021离子/cm3。
在本发明的另一实施例中，第一电极的形成包括在第二外延层的区域中注入第二导电类型的杂质以在第二外延层中提供更高掺杂浓度的区域以及在第二外延层的区域上形成第一电极。
在本发明的一些实施例中，为形成暴露部分掩埋层的沟槽而对第二和第一外延层进行的蚀刻包括蚀刻第二和第一外延层以形成暴露掩埋层相应部分的沟槽，沟槽中第一导电类型的导电插塞的形成包括在沟槽中形成第一导电类型的导电插塞，接触导电插塞的上表面的第二电极的形成包括形成第二电极以便接触相应几个导电插塞的上表面，第二外延层的上表面上第一电极的形成包括在第二外延层的上表面上形成第一电极，为了在第二外延层中提供更高掺杂浓度的区域而在第二外延层的区域中进行第二导电类型的杂质的注入包括在第二外延层的区域中注入第二导电类型的杂质以在第二外延层中提供更高掺杂浓度的区域以及第二外延层区域上的第一电极的形成包括在相应的区域上形成第一电极。上述实施例也可包括在第二外延层中注入第一导电类型的杂质以提供配置在第二导电类型的区域之间的第一导电类型的区域。
本发明的另一实施例包括在第二外延层和导电插塞的上表面上形成覆盖层。在上述实施例中，第一和第二电极穿透覆盖层。
本发明的另一实施例包括在第一和第二电极上形成金属间电介质、在金属间电介质上形成光遮蔽层以限定光敏区域、在光敏区域中蚀刻金属间电介质以及在光敏区域中形成共形抗反射涂层。
在本发明的一些实施例中，第一导电类型是P型，第二导电类型是N型。在本发明的其它实施例中，第一导电类型是N型，第二导电类型是P型。
本发明的更进一步的实施例提供了包括在P型衬底上顺序地形成P+掩埋层、P-外延层、和N型外延层的光电二极管的制造方法。蚀刻N型外延层和P-外延层以形成暴露部分P+掩埋层的沟槽。在沟槽中形成P+导电插塞。在N型外延层中形成N+注入层。P+注入层形成在N型外延层中并配置在N+注入层之间。形成阳极以接触P+导电插塞的上表面，形成阴极以接触N+注入层。
在本发明的某一实施例中，P+导电插塞的形成包括形成P+导电层以填满沟槽以及回蚀刻P+导电层以暴露N型外延层。P+导电层包括掺杂多晶硅。
本发明的另一实施例提供了包括衬底上的第一导电类型的掩埋层、第一掩埋层上的第一导电类型的第一层以及第一层上的第二导电类型的第二层的光电二极管。导电插塞延伸通过第二和第一层并接触掩埋层。在第二层的上表面上提供第一电极。在导电插塞的上表面上提供第二电极。导电插塞包括掺杂多晶硅。导电插塞的掺杂密度从大约1×1020到1×1021离子/cm3。导电插塞的上表面是平的。
本发明的另外实施例包括配置在第一电极和第二层之间的第二导电类型的更高掺杂浓度的区域。
在本发明的一些实施例中，导电插塞包括延伸通过第二和第一外延层并接触掩埋层的多个导电插塞，第一电极包括多个第一电极，第二电极包括多个第二电极以及更高掺杂浓度的区域包括多个区域。在上述实施例中，光电二极管包括配置在第二导电类型的更高掺杂浓度的杂质的区域之间的位于第二层中的第一导电类型的区域。
本发明的更进一步的实施例包括覆盖第一和第二电极的金属间电介质、金属间电介质上用以限定光敏区域的光遮蔽层以及光敏区域中的共形抗反射涂层。
附图说明
图1是具有NIP结构的传统PD的截面图；
图2至7是说明根据本发明的一些实施例的制造PD的方法的截面图；以及
图8和9是说明根据本发明的另外一些实施例的制造PD的方法的截面图。
具体实施方式
下文将根据表示本发明的实施例的附图更充分地描述本发明。然而，本发明不局限于这里所列的实施例。相反，提供这些实施例以便全面并完整公开，并将充分地将本发明的范围传达给本领域的技术人员。在附图中，为了清楚，夸大了层和区域的厚度。全文中相同的数字表示相同的组成部分。这里使用的术语“和/或”包括相关所列项目的一个或多个的任意和所有结合。
这里所用的术语仅仅是为了描述特别实施例并不限制本发明。除非上下文清楚的表示其它含义，这里使用的单数形式也包含复数形式。可以进一步理解当术语“包括”用在说明书中时，其规定了所述的特征、整数、步骤、操作、组成部分和/或组件的存在，而不排除一个或多个其它特征、整数、步骤、操作、组成部分、成份和/或其组的存在或补充。
可以理解当组成部分例如层、区域或衬底被称为“在另一组成部分上”或延伸“在另一组成部分之上”时，它可能是直接存在另一组成部分上或直接延伸存在另一组成部分之上或者***组成部分之间。相反，当组成部分被称作“直接在另一组成部分上”或延伸“直接存在另一组成部分之上”时，就不存在***组成部分之间。也可理解当组成部分被称作“连接”或“耦合”另一组成部分时，它可能是直接连接或耦合到另一组成部分或者存在***组成部分之间。相反，当组成部分被称作“直接连接”或“直接耦合”到另一组成部分时，就不存在***组成部分之间。整个说明书中，相同的数字表示相同的组成部分。
可以理解，尽管这里可以使用术语第一、第二等等来描述不同的组成部分、组件、区域、层和/或部分，但这些组成部分、组件、区域、层和/或部分不应受这些术语的限制。这些术语仅用于将一组成部分、组件、区域、层或部分区别于另一组成部分、组件、区域、层或部分。因而，在不脱离本发明教导的情况下，下面论述的第一组成部分、组件、区域、层或部分可能被称为第二组成部分、组件、区域、层或部分。
此外，这里使用关系术语例如“下面”或“底部”以及“上面”或“顶部”来描述如附图中所述的一种组成部分与另一种组成部分的关系。可以理解为除了附图中叙述的方向之外，关系术语围绕着器件的不同方向。例如，如果翻转附图中的器件，那么描述在另一组成部分的“下”侧上的组成部分将朝向另一组成部分的“上”侧。因此，示范性术语“下”可能是根据图的特定方向的“上”和“下”的两个方向。相似地，如果翻转一个图中的器件，那么描述为“在另一组成部分下面”或“在另一组成部分之下”的组成部分将朝向“在另一组成部分之上”。因此，示范性术语“在...下面”或“在...之下”包括之上和之下两个方向。
这里参照本发明理想实施例的截面示意图的说明描述本发明的实施例。同样，例如希望作为制造技术和/或容差结果的论述形状的变化。因而，本发明的实施例不局限于这里所论述的区域的特殊形状，而包括例如制造导致的形状的偏差。例如，典型地，作为矩形说明的蚀刻区域具有锥体、圆形或曲形特征。因而，图中说明的区域实质上是示意性的并且它们的形状不说明器件的区域的精确形状并不限制本发明的范围。
除非另有限定，这里使用的所有术语(包括技术和科学术语)具有与本发明所属领域的技术人员通常理解相同的意义。进一步理解，如果没有特别限定，这些术语，例如平常使用的词典中限定的术语，应当具有与它们在相关技术的上下文中的意义一致的意义，不是理想的或过分正式的意义。
本领域的技术人员也可以理解，与另一特征相邻配置的结构或特征可以有叠盖或支撑相邻结构的部分。
在下文中，根据本发明的一些实施例，参照附图详细地描述制造具有NIP结构的PD的方法。然而，本发明的实施例不应当限定为NIP结构，也可包含相反导电类型的PIN结构。此外，根据普通阳极分离型PD描述本发明的实施例。然而，其它的PD结构也得益于本发明的教导。因此，本发明的实施例不限定为附图中所述的特别示范性实施例。此外，为了制造光学拾波器，用于处理从PD输出的电信号的集成电路被进一步集成到包括根据本发明的实施例PD的衬底中。
图2至7是说明根据本发明的一些实施例的制造PD的方法的截面图。如图2中所示，提供P型衬底100例如单晶硅衬底。在P型衬底100的表面，在一些实施例中，整个表面上形成P+掩埋层105。在P+掩埋层105上形成P-第一外延层110。为了形成P+掩埋层105，以1×1010离子/cm3的高密度离子注入杂质例如硼(B)，接着进行热扩散(驱入，drive-in)处理。P-第一外延层110的厚度和电阻率在提供高性能的PD方面是主要因素。因而，将P-第一外延层110的厚度生长到大约8-12μm并且P-第一外延层110的电阻率为大约100-200Ω-cm。可以在由P+掩埋层105引起的外扩散为最小化的条件下形成P-第一外延层110。在P-第一外延层110上形成N型第二外延层115。
参照图3，形成隔离层120以限定有源区。使用通常的硅的局部氧化(LOCOS)或浅沟道隔离(STI)来形成隔离层120。蚀刻N型第二外延层115和P-第一外延层110以形成沟槽125，以便暴露P+掩埋层105。可以按如下方法形成沟槽125。在N型第二外延层115上形成薄衬垫氧化物和氮化物层，然后对其构图以在待形成沟槽125的衬垫氧化物和氮化物层的部分中形成开口。其次，使用构图的衬垫氧化物和氮化物层作为掩模来蚀刻N型第二外延层115和P-第一外延层110以将沟槽125形成为几μm到几十μm深。在本发明的一些实施例中，采用使用Cl2和SF6的反应性离子蚀刻(RIE)来蚀刻N型第二外延层115和P-第一外延层110。也可使用其它蚀刻技术。其后，除去衬垫氧化物和氮化物层。
在完成沟槽125之后，在适当的条件下进行热处理以释放由蚀刻引起的应力。例如，采用在沟槽125的内壁上形成
厚的热氧化层130的方式进行热处理。然而，可不形成热氧化层130。
如图4中所示，在除去热氧化层130(如果存在)之后，形成P+导电层135以填充，在一些实施例中，完全填满沟槽125。P+导电层135可由P+掺杂多晶硅形成以减少随后形成的阳极的电阻。在本发明的一些实施例中，P+导电层135的掺杂密度从大约1×1020至大约1×1021离子/cm3。在从大约500℃至大约700℃的温度下使用低压化学气相淀积(LPCVD)沉积掺杂多晶硅。在本发明的一些实施例中，将掺杂多晶硅形成为具有从几至几十Ω/□的电阻。在上述情况下，与上述相应的注入和扩散结构相比，掺杂多晶硅的贡献在于减少了P+掩埋层105的串联电阻。沉积多晶硅并接着使用离子注入掺杂杂质。同样，可以在沉积多晶硅的过程同时掺杂杂质。
在制造具有PIN结构的PD的本发明的实施例中，掩埋层的导电类型是N+。在这样的实施例中，使用N型导电层例如N+掺杂多晶硅将其延伸到N+掩埋层以减少器件阴极的电阻。
参照图5，回蚀刻P+导电层135以暴露N型第二外延层115。结果，在沟槽125中形成导电插塞135a。使用HBr、HeO2、N2、CF4的组合进行回蚀刻。另外，将偏压应用于衬底100以便增加气体的线性。由于P+导电层135和N型第二外延层115的蚀刻率不同，所以使用N型第二外延层115作为蚀刻停止层。作为选择，将如图3所述用于形成沟槽125的衬垫氧化物和氮化物层留在结构上并用作蚀刻停止层。在这种情况下，在进行回蚀刻P+导电层135之后，除去衬垫氧化物和氮化物层。
因为调整P+导电层135的掺杂密度以减少导电插塞135a的电阻，所以减少了导电插塞135a与P+掩埋层105之间的串联电阻。因而，因为在随后的过程中减少了与导电插塞135a接触的结点的电阻，所以提高了PD的频率特性和性能。同样，因为不需要热扩散处理，所以PD不会受热的很大影响并且可以减少或阻止横向扩散。
参照图6，在N型第二外延层115中形成N+注入层140以减少阴极电阻。N+注入层140是浅结用以改善PD的性能。形成P+注入层145以分离N+注入层140以便形成分离的PD。在衬底100上方形成层间电介质(ILD)150。形成阳极155以接触导电插塞135a的上表面，形成阴极160以接触N+注入层140。
其后，进行遮光层处理和/或抗反射涂层(ARC)处理。如图7中所示，形成金属间电介质(IMD)165，由金属例如铝等形成遮光层170以限定光敏区域。蚀刻光敏区域中的IMD165和ILD150，由氧化硅层175和氮化硅层177的双层构成共形ARC层180。使用增强等离子化学气相淀积(PECVD)通过SiH4与O2(或NO2)反应来沉积氧化硅层175。使用作为源气体的SiH4和NH3与作为载体气体的Ar或He并使用PECVD来沉积氮化硅层177。ARC处理确定PD的吸收光能力，尤其是确定各层的材料和厚度以便使光的吸收最大化。ARC层可以由无定形碳代替氧化硅层175和氮化硅层177形成。IMD165、遮光层170以及ARC层180的结构为示范性，并不限定本发明的范围。
如上所述，图7的PD包括第一导电类型(P+)的掩埋层105、第一导电类型(P-)的第一外延层110以及随后形成在衬底100上的第二导电类型(N型)的第二外延层115。导电插塞135a贯穿第二和第一外延层115和110以接触掩埋层105。在导电插塞135a上形成第一电极(阳极)155，在第二外延层115上形成第二电极(阴极)160。这里，导电插塞135a的上表面是平的。在阴极160与第二外延层115之间形成第二导电类型的高密度注入层即N+注入层140。通过第一导电类型的高密度注入层即P+注入层145来分离N+注入层140。阳极155和阴极160由IMD165覆盖，并在IMD165上形成遮光层170以限定光敏区域。共形ARC层180进一步形成在光敏区域中。
代替使用离子注入和热扩散形成常规隔离扩散层，在本发明的一些实施例中，形成沟槽并且充满导电层以形成导电插塞以接触掩埋层。因而，相对于使用注入和扩散与掩埋层接触的常规结构，增加了导电层的掺杂密度并减少了导电插塞的电阻。结果，阳极(在NIP结构中)或阴极(在PIN结构中)、导电插塞和掩埋层的串联电阻比常规的注入和扩散器件的小，其导致PD的频率特性提高。同样，因为不包含离子注入和热扩散，减少了结区面积，在获得PD的高集成度方面，其为优势。因此，在增加半导体器件的组装密度时，维持/提高了半导体器件的性能。
图8和9是说明根据本发明的另外实施例的制造PD的方法的截面图。
如上面关于图1至5所述形成导电插塞135a。在形成ILD150之前，在中间结构上形成覆盖层137。如果导电插塞135a由氧化物层例如BSG形成，可以在随后的工序中顺带除去氧化物层。因而，覆盖层137由氮化硅层形成，并接着在接触工序中切开。使用碳氟化合物基气体蚀刻氮化硅层的覆盖层137。换句话说，可以使用CxFy基气体或CaHbFc基气体。例如，可以使用CF4、CHF3、C2F6、C4F8、CH2F2、CH3F、CH4、C2H2、C4F6或者CF4、CHF3、C2F6、C4F8、CH2F2、CH3F、CH4、C2H2、C4F6的组合。其后，形成N+注入层140和P+注入层145。形成ILD150，并接着将阳极155和阴极160形成为贯穿覆盖层137。
参考图9，在阳极155和阴极160上形成IMD165，并形成遮光层170以限定光敏区域。蚀刻光敏区域中的IMD165和ILD150，并接着形成例如如上面关于图7所述的氧化硅层175和氮化硅层177的双层的ARC层180。
当参照其示范性实例特别地表示并描述本发明时，本领域的技术人员可以理解如下面权利要求所限定，在不脱离本发明的精神和范围的情况下，可以进行形式和细节上的各种变化。
Claims (24)
1、一种制造光电二极管的方法，包括：
在衬底上顺序地形成第一导电类型的掩埋层、第一导电类型的第一外延层和第二导电类型的第二外延层；
蚀刻第二和第一外延层以形成暴露掩埋层的上表面的沟槽；
在沟槽中形成第一导电类型的导电插塞；以及
在第二外延层的上表面上形成第一电极。
2、如权利要求1的方法，还包括形成第二电极以便接触导电插塞的上表面。
3、如权利要求1的方法，还包括：
在沟槽的内壁上形成热氧化层；以及
在形成导电插塞之前除去热氧化层。
4、如权利要求1的方法，其中导电插塞的形成包括：
形成导电层以填充沟槽；以及
回蚀刻导电层以暴露第二外延层。
5、如权利要求4的方法，其中导电层包括掺杂多晶硅。
6、如权利要求4的方法，其中导电层的掺杂密度从1×1020至1×1021离子/cm3。
7、如权利要求1的方法，其中形成第一电极包括：在第二外延层的区域中注入第二导电类型的杂质以在第二外延层中提供更高掺杂浓度的区域；以及
在第二外延层的区域上形成第一电极。
8、如权利要求2的方法，其中：
为形成暴露掩埋层的上表面的沟槽而对第二和第一外延层进行的蚀刻包括蚀刻第二和第一外延层以形成暴露掩埋层相应部分的沟槽；
沟槽中第一导电类型的导电插塞的形成包括在沟槽中形成第一导电类型的导电插塞；为了在第二外延层的区域中提供更高掺杂浓度的区域而在第二外延层的区域中进行第二导电类型的杂质的注入包括在第二外延层的区域中注入第二导电类型的杂质以在第二外延层的区域中提供更高掺杂浓度的区域；
形成第二电极以便于接触导电插塞的上表面的步骤包括形成第二电极以便接触相应多个导电插塞的上表面，
第二外延层区域上的第一电极的形成包括在相应的区域上形成第一电极。
9、如权利要求8的方法，还包括在第二外延层中注入第一导电类型的杂质以提供配置在第二导电类型的区域之间的第一导电类型的区域。
10、如权利要求2的方法，还包括：
在第二外延层和导电插塞的上表面上形成覆盖层，其中第一和第二电极穿透覆盖层。
11、如权利要求1的方法，还包括：
在第一和第二电极上形成金属间电介质；
在金属间电介质上形成光遮蔽层以限定光敏区域；
蚀刻光敏区域中金属间电介质；以及
在光敏区域中形成共形的抗反射涂层。
12、如权利要求1的方法，其中第一导电类型是P型，第二导电类型是N型。
13、如权利要求1的方法，其中第一导电类型是N型，第二导电类型是P型。
14、一种制造光电二极管的方法，包括：
在P型衬底上顺序地形成P+掩埋层、P-外延层、和N型外延层；
蚀刻N型外延层和P-外延层以形成暴露P+掩埋层的上表面的沟槽；
在沟槽中形成P+导电插塞；
在N型外延层中形成N+注入层；
在N型外延层中形成P+注入层并配置在N+注入层之间；
形成阳极以接触P+导电插塞的上表面；以及
形成阴极以接触N+注入层。
15、如权利要求14的方法，其中P+导电插塞的形成包括：
形成P+导电层以填满沟槽；以及
回蚀刻P+导电层以暴露N型外延层。
16、如权利要求15的方法，其中P+导电层包括掺杂多晶硅。
17、一种光电二极管，包括：
衬底上的第一导电类型的掩埋层；
第一掩埋层上的第一导电类型的第一层；
第一层上的第二导电类型的第二层；
导电插塞延伸通过第二和第一层并接触掩埋层的上表面；以及
在第二层的上表面上提供第一电极。
18、如权利要求17的光电二极管，还包括在导电插塞的上表面上的第二电极。
19、如权利要求17的光电二极管，其中导电插塞包括掺杂多晶硅。
20、如权利要求17的光电二极管，其中导电插塞的掺杂密度从1×1020到1×1021离子/cm3。
21、如权利要求17的光电二极管，其中导电插塞的上表面是平的。
22、如权利要求17的光电二极管，还包括配置在第一电极和第二层之间的第二导电类型的更高掺杂浓度的区域。
23、如权利要求18的光电二极管，其中，导电插塞包括延伸穿过第二和第一层并接触掩埋层的上表面的多个导电插塞，第一电极包括多个第一电极，第二电极包括多个第二电极；光电二极管还包括：
配置在第一电极和第二层之间的第二导电类型的更高掺杂剂浓度的区域；以及
配置在第二导电类型的更高掺杂剂浓度区域之间的第二层中第一导电类型的区域。
24、如权利要求17的光电二极管，还包括：
覆盖第一和第二电极的金属间电介质；
用以限定光敏区域的金属间电介质上的光遮蔽层；以及
光敏区域中的共形抗反射涂层。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030079903A KR100555526B1 (ko) | 2003-11-12 | 2003-11-12 | 포토 다이오드 및 그 제조방법 |
| KR79903/2003 | 2003-11-12 | ||
| KR79903/03 | 2003-11-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1624936A CN1624936A (zh) | 2005-06-08 |
| CN100530702C true CN100530702C (zh) | 2009-08-19 |
Family
ID=34545865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100104204A Expired - Fee Related CN100530702C (zh) | 2003-11-12 | 2004-11-12 | 具有与掩埋层接触的导电插塞的光电二极管及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7427530B2 (zh) |
| JP (1) | JP2005150723A (zh) |
| KR (1) | KR100555526B1 (zh) |
| CN (1) | CN100530702C (zh) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006278620A (ja) * | 2005-03-29 | 2006-10-12 | Texas Instr Japan Ltd | 半導体装置およびその製造方法 |
| KR100685888B1 (ko) * | 2005-12-29 | 2007-02-26 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 |
| US7947579B2 (en) * | 2006-02-13 | 2011-05-24 | Stc.Unm | Method of making dense, conformal, ultra-thin cap layers for nanoporous low-k ILD by plasma assisted atomic layer deposition |
| JP2007335694A (ja) * | 2006-06-16 | 2007-12-27 | Sharp Corp | 固体撮像素子およびその製造方法、電子情報機器 |
| US7943054B2 (en) * | 2007-03-27 | 2011-05-17 | Sanyo Electric Co., Ltd. | Method for manufacturing semiconductor integrated circuit device |
| IT1392502B1 (it) * | 2008-12-31 | 2012-03-09 | St Microelectronics Srl | Sensore comprendente almeno un fotodiodo a doppia giunzione verticale integrato su substrato semiconduttore e relativo processo di integrazione |
| US8124468B2 (en) * | 2009-06-30 | 2012-02-28 | Semiconductor Components Industries, Llc | Process of forming an electronic device including a well region |
| US8368159B2 (en) * | 2011-07-08 | 2013-02-05 | Excelitas Canada, Inc. | Photon counting UV-APD |
| CN103094313B (zh) * | 2011-11-01 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | 一种bicmos工艺中的寄生n-i-p型pin器件结构及其制造方法 |
| CN103107186B (zh) * | 2011-11-11 | 2016-06-08 | 上海华虹宏力半导体制造有限公司 | 一种BiCMOS工艺中寄生N-I-P型PIN器件结构及其制造方法 |
| US8741723B2 (en) * | 2012-04-25 | 2014-06-03 | Globalfoundries Inc. | Methods of forming self-aligned contacts for a semiconductor device |
| US8772102B2 (en) * | 2012-04-25 | 2014-07-08 | Globalfoundries Inc. | Methods of forming self-aligned contacts for a semiconductor device formed using replacement gate techniques |
| JP6302216B2 (ja) * | 2013-11-08 | 2018-03-28 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| BR112017013162A2 (pt) * | 2014-12-17 | 2018-04-10 | d jensen Steven | película para branqueamento dos dentes que utiliza sais de tripoliposfato. |
| EP3422424B1 (en) | 2017-06-27 | 2022-09-07 | ams AG | Semiconductor photodetector device with protection against ambient back light |
| JP2019117855A (ja) * | 2017-12-27 | 2019-07-18 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| FR3089062A1 (fr) | 2018-11-23 | 2020-05-29 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | procede de fabrication d’au moins une photodiode planaire passivee a courant d’obscurité reduit |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61133660A (ja) * | 1984-12-03 | 1986-06-20 | Olympus Optical Co Ltd | 固体イメ−ジセンサ |
| US4816324A (en) * | 1986-05-14 | 1989-03-28 | Atlantic Richfield Company | Flexible photovoltaic device |
| JPH01161777A (ja) * | 1987-12-17 | 1989-06-26 | Sharp Corp | 非晶質半導体太陽電池の製造方法 |
| JPH01211980A (ja) * | 1988-02-19 | 1989-08-25 | Hitachi Ltd | 太陽電池 |
| JPH02111080A (ja) * | 1988-10-20 | 1990-04-24 | Mitsubishi Heavy Ind Ltd | 非晶質薄膜太陽電池 |
| JPH02256280A (ja) * | 1989-03-29 | 1990-10-17 | Kanegafuchi Chem Ind Co Ltd | 非晶質光起電力装置及びその製造方法 |
| JP2946214B2 (ja) * | 1989-03-31 | 1999-09-06 | シャープ株式会社 | 薄膜太陽電池 |
| JPH0312973A (ja) * | 1989-06-09 | 1991-01-21 | Mitsubishi Heavy Ind Ltd | 非晶質薄膜太陽電池 |
| JPH0389563A (ja) * | 1989-08-31 | 1991-04-15 | Hamamatsu Photonics Kk | 半導体装置 |
| JPH03203273A (ja) * | 1989-12-28 | 1991-09-04 | Hamamatsu Photonics Kk | ｐｉｎホトダイオード |
| JP3623520B2 (ja) * | 1992-11-17 | 2005-02-23 | 株式会社カネカ | 薄膜太陽電池の製法 |
| JPH06260665A (ja) * | 1993-03-04 | 1994-09-16 | Mitsui Toatsu Chem Inc | 非晶質太陽電池 |
| JPH09213917A (ja) * | 1996-01-31 | 1997-08-15 | Sanyo Electric Co Ltd | 光半導体集積回路装置 |
| JP3618986B2 (ja) * | 1996-12-13 | 2005-02-09 | キヤノン株式会社 | 光起電力素子の製造方法 |
| US5973257A (en) * | 1997-02-13 | 1999-10-26 | International Rectifier Corp. | Reflector layer for the well surface of a photovoltaic generator |
| US5886374A (en) * | 1998-01-05 | 1999-03-23 | Motorola, Inc. | Optically sensitive device and method |
| US6133615A (en) * | 1998-04-13 | 2000-10-17 | Wisconsin Alumni Research Foundation | Photodiode arrays having minimized cross-talk between diodes |
| US6218719B1 (en) * | 1998-09-18 | 2001-04-17 | Capella Microsystems, Inc. | Photodetector and device employing the photodetector for converting an optical signal into an electrical signal |
| JP2000106453A (ja) | 1998-09-29 | 2000-04-11 | Hitachi Ltd | 半導体装置 |
| JP2000156521A (ja) * | 1998-11-19 | 2000-06-06 | Mitsubishi Electric Corp | 半導体装置及び半導体装置の製造方法 |
| JP2000277766A (ja) * | 1999-03-24 | 2000-10-06 | Sanyo Electric Co Ltd | 光起電力素子及びその製造方法 |
| SE519975C2 (sv) * | 1999-06-23 | 2003-05-06 | Ericsson Telefon Ab L M | Halvledarstruktur för högspänningshalvledarkomponenter |
| JP3317942B2 (ja) * | 1999-11-08 | 2002-08-26 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP2001284568A (ja) * | 2000-03-31 | 2001-10-12 | Sharp Corp | 固体撮像装置 |
| JP3798951B2 (ja) | 2000-06-07 | 2006-07-19 | シャープ株式会社 | 回路内蔵受光素子、その製造方法および該受光素子を用いた光学装置 |
| JP3974322B2 (ja) * | 2000-12-07 | 2007-09-12 | 株式会社日立製作所 | 光半導体集積回路装置及び光記憶再生装置 |
| GB0102734D0 (en) * | 2001-02-03 | 2001-03-21 | Koninkl Philips Electronics Nv | Bipolar diode |
| US6930336B1 (en) * | 2001-06-18 | 2005-08-16 | Foveon, Inc. | Vertical-color-filter detector group with trench isolation |
| US6534759B1 (en) * | 2001-09-10 | 2003-03-18 | National Semiconductor Corporation | Vertical photodetector with improved photocarrier separation and low capacitance |
| JP4342142B2 (ja) | 2002-03-22 | 2009-10-14 | 富士通マイクロエレクトロニクス株式会社 | 半導体受光素子 |
| KR100509567B1 (ko) | 2002-05-14 | 2005-08-23 | (주)비토넷 | Ｐｉｎ 다이오드, 이를 이용한 광 검출장치 및 그 제조방법 |
| JP4083553B2 (ja) * | 2002-11-28 | 2008-04-30 | 松下電器産業株式会社 | 光半導体装置 |
-
2003
- 2003-11-12 KR KR1020030079903A patent/KR100555526B1/ko not_active IP Right Cessation
-
2004
- 2004-09-29 US US10/953,438 patent/US7427530B2/en not_active Expired - Fee Related
- 2004-11-10 JP JP2004326232A patent/JP2005150723A/ja active Pending
- 2004-11-12 CN CNB2004100104204A patent/CN100530702C/zh not_active Expired - Fee Related
-
2008
- 2008-09-17 US US12/212,437 patent/US20090008739A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005150723A (ja) | 2005-06-09 |
| CN1624936A (zh) | 2005-06-08 |
| KR20050045733A (ko) | 2005-05-17 |
| US20090008739A1 (en) | 2009-01-08 |
| US20050101073A1 (en) | 2005-05-12 |
| KR100555526B1 (ko) | 2006-03-03 |
| US7427530B2 (en) | 2008-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100530702C (zh) | 具有与掩埋层接触的导电插塞的光电二极管及其制造方法 | |
| US7662658B2 (en) | Photodiode with ultra-shallow junction for high quantum efficiency CMOS image sensor and method of formation | |
| KR101645756B1 (ko) | 형성된 폴리실리콘 도핑 구역들을 갖는 후방 측 접촉 태양 전지 | |
| US7420258B2 (en) | Semiconductor device having trench structures and method | |
| US7972934B2 (en) | Photodetector array using isolation diffusions as crosstalk inhibitors between adjacent photodiodes | |
| JP5281620B2 (ja) | ｐｉｎダイオードを備えた集積回路構造の製造方法 | |
| US8222114B2 (en) | Manufacturing approach for collector and a buried layer of bipolar transistor | |
| US6525351B2 (en) | Solid-state imaging device capable of improving sensitivity without causing rise in depletion voltage and shutter voltage | |
| US20220093674A1 (en) | Optoelectronic device having an array of germanium-based diodes with low dark current | |
| US8309423B2 (en) | High voltage diode with reduced substrate injection | |
| JP2010500766A (ja) | ウエハ貫通ビアを備えたフォトダイオードアレイの製造方法 | |
| EP2779255B1 (en) | Lateral single-photon avalanche diode and their manufacturing method | |
| US6303967B1 (en) | Process for producing an isolated planar high speed pin photodiode | |
| US8163639B2 (en) | Photo diode and method for manufacturing the same | |
| CN115881749A (zh) | 具有成形结区的单光子雪崩二极管装置 | |
| JP2001237452A (ja) | フォトダイオード及びフォトダイオードの製造方法 | |
| US8742523B2 (en) | Wavelength sensitive photodiode employing shorted junction | |
| US20230042681A1 (en) | Spad pixel for a backside illuminated image sensor | |
| US20240063315A1 (en) | Photodetector structure with air gap and related methods | |
| US20240128393A1 (en) | Germanium-based planar photodiode with a compressed lateral peripheral zone | |
| JP2003258219A (ja) | 光半導体集積回路装置の製造方法 | |
| EP1564817A1 (en) | Photodiode having light-absorption part separated by PN junction and method of fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090819 Termination date: 20111112 |