JP2003258219A

JP2003258219A - 光半導体集積回路装置の製造方法

Info

Publication number: JP2003258219A
Application number: JP2002053785A
Authority: JP
Inventors: Tsuyoshi Takahashi; 強高橋; Toshiyuki Okoda; 敏幸大古田
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2002-02-28
Filing date: 2002-02-28
Publication date: 2003-09-12

Abstract

(57)【要約】【課題】ＮＰＮトランジスタおよびホトダイオードと
を組み込んだ光半導体集積回路装置の製造方法では、特
性の異なる２つの素子を同一の基板上に形成するため、
それぞれの素子の特性を同時に向上させることが困難で
あった。【解決手段】本発明における光半導体集積回路装置の
製造方法では、ＮＰＮトランジスタ２１のＮ＋型の浸み
出し領域３８とホトダイオード２２のＮ＋型の拡散領域
３９とを別工程で形成することに特徴がある。つまり、
Ｎ＋型の浸み出し領域３８はポリシリコンから成るエミ
ッタ取り出し電極に注入されたＮ型の不純物を熱拡散し
形成する。一方、Ｎ＋型の拡散領域３９はイオン注入に
より形成する。そのことで、ＮＰＮトランジスタ２１で
はセルサイズを縮小でき、ホトダイオード２２では光の
感度を向上させることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ホトダイオードと
バイポーラＩＣとを一体化した光半導体集積回路装置に
おいて、ホトダイオードの高速応答を可能とするノンド
ープエピタキシャル層にバイポーラＩＣを形成すること
を目的とする。

【０００２】

【従来の技術】受光素子と周辺回路とを一体化してモノ
リシックに形成した光半導体集積回路装置は、受光素子
と回路素子とを別個に形成しハイブリットＩＣ化したも
のと異なりコストダウンが期待できる。更に、上記ハイ
ブリットＩＣ化したものは外部電磁界による雑音に対し
ても強いというメリットを有する。

【０００３】このような光半導体集積回路装置の従来に
おける構造としては、例えば、特開平０９−０１８０５
０号公報に一実施の形態が記載されている。以下に、図
１３を参照にして、その構造について説明する。

【０００４】先ず、図１３は、従来における光半導体集
積回路装置の断面図である。具体的には、ホトダイオー
ド１とＮＰＮトランジスタ２とを組み込んだＩＣの断面
図である。図示の如く、Ｐ型の単結晶シリコン半導体基
板３上には、気相成長法によりノンドープで積層した第
１のエピタキシャル層４が、例えば、１５〜２０μｍ程
度の厚さで形成されている。同様に、この第１のエピタ
キシャル層４上には、気相成長法によりリン（Ｐ）ドー
プで積層した第２のエピタキシャル層５が、例えば、４
〜６μｍ程度の厚さで形成されている。そして、第１お
よび第２のエピタキシャル層４、５は、両者を完全に貫
通するＰ＋型の分離領域６により第１の島領域７および
第２の島領域８に電気的に分離されている。尚、この第
１の島領域７にはホトダイオード１が形成され、また、
第２の島領域８にはＮＰＮトランジスタ２が形成され
る。

【０００５】第１の島領域７では、第２のエピタキシャ
ル層５表面にはカソード取出しとなるＮ＋型の拡散領域
９が略全面に形成されており、この第２のエピタキシャ
ル層５表面には酸化膜１０が形成されている。そして、
この酸化膜１０を部分的に開孔したコンタクトホールを
介してカソード電極１１がＮ＋型の拡散領域９にコンタ
クトする。一方、分離領域６をホトダイオード１のアノ
ード側低抵抗取出し領域として、アノード電極１２が分
離領域６の表面にコンタクトする。この結果、ホトダイ
オード１が構成される。

【０００６】一方、第２の島領域８では、第１のエピタ
キシャル層４と第２のエピタキシャル層５との境界部に
はＮ＋型の埋め込み層１３が埋め込まれている。このＮ
＋型の埋め込み層１３上方の第２のエピタキシャル層５
表面には、ＮＰＮトランジスタ２のＰ型のベース領域１
４、Ｎ＋型のエミッタ領域１５およびＮ＋型のコレクタ
領域１６を形成している。そして、各拡散領域上にはＡ
ｌ電極１７がコンタクトし、酸化膜１０上を延在するＡ
ｌ配線が各素子を連結する。この結果、ＮＰＮトランジ
スタ２が構成され、ホトダイオード１が光信号入力部
を、ＮＰＮトランジスタ２が他の素子と共に信号処理回
路を構成する。

【０００７】次に、図１４および図１５を参照にして、
上記した光半導体集積回路装置の製造方法について説明
する。

【０００８】先ず、図１４に示す如く、Ｐ型の単結晶シ
リコン半導体基板３上には、気相成長法によりノンドー
プで積層した第１および第２のエピタキシャル層４、５
を形成する。このとき、第２の島領域８において、第１
のエピタキシャル層４と第２のエピタキシャル層５との
間にはＮ＋型の埋め込み層１３を形成する。その後、第
２の島領域８の第２のエピタキシャル層５表面に、Ｐ型
の不純物、例えば、フッカホウ素（ＢＦ₂）をイオン注
入し、拡散する。この工程により、Ｐ型の拡散領域１４
を形成する。

【０００９】次に、図１５に示す如く、第２のエピタキ
シャル層５表面に、Ｎ型の不純物、例えば、ヒ素（Ａ
ｓ）をイオン注入し、拡散する。この工程により、Ｐ型
の拡散領域１４を形成する。この工程により、ホトダイ
オード１のＮ＋型の拡散領域９、ＮＰＮトランジスタ２
のエミッタ領域１５、コレクタ領域１６を同時に形成す
る。その後、電極１１、１２、１７を形成し、図１３に
示した光半導体集積回路装置を完成する。

【００１０】

【発明が解決しようとする課題】上記したように、従来
した光半導体集積回路装置の製造方法では、ホトダイオ
ード１のカソード取り出し領域となるＮ＋型の拡散領域
９を、例えば、ヒ素（Ａｓ）をイオン注入し、拡散する
ことで形成していた。また、ＮＰＮトランジスタ２のエ
ミッタ領域１５も同様に、例えば、ヒ素（Ａｓ）をイオ
ン注入し、拡散することで形成していた。そのため、両
者は同一のイオン注入工程で形成していた。

【００１１】ここで、上述した光半導体集積回路装置に
おいて、特に、ＮＰＮトランジスタ２における形成領域
の低減や高周波特性の向上を目的とすると、エミッタ領
域１５を微細化して形成することが考えられる。

【００１２】しかしながら、上述した従来での製法で
は、エミッタ領域１５を形成するためにイオン注入を用
いていたため、マスクずれ等を考慮する必要がありＮＰ
Ｎトランジスタの微細化が困難であった。そこで、エミ
ッタ領域１５を形成する方法として、先ず、エミッタ形
成領域上にポリシリコンからなる電極を形成する。その
後、このポリシリコンに熱を加え、ポリシリコンに予め
注入された不純物をしみだして形成する方法がある。こ
の方法を用いることで、ＮＰＮトランジスタの微細化は
実現できる。このとき、従来での製法と同様に、同一の
工程でホトダイオード１のＮ＋型の拡散領域９とＮＰＮ
トランジスタ２のエミッタ領域１５とを形成すると以下
の問題が発生する。

【００１３】それは、両者を同一の工程で形成すること
は、必然的にホトダイオード１表面の略全面にもポリシ
リコンが形成される。そのことで、ポリシリコンで吸収
された光は電流に変換されず、ポリシリコンを通過した
光のみが電流に変換される。つまり、ホトダイオード１
表面にポリシリコンを形成するとホトダイオードの感度
が低下するという問題があった。

【００１４】

【課題を解決するための手段】本発明は、上記した従来
の課題に鑑みてなされたもので、本発明である光半導体
集積回路装置の製造方法では、一導電型の半導体基板を
準備する工程と、前記半導体基板上にほぼノンドープの
複数層のエピタキシャル層を形成する工程と、前記エピ
タキシャル層を貫通する逆導電型の分離領域を形成し、
少なくとも第１および第２の島領域に分離する工程と、
前記第１の島領域に逆導電型のトランジスタを形成し、
前記第２の島領域にホトダイオードを形成する工程とを
具備し、前記逆導電型のトランジスタおよび前記ホトダ
イオードを形成する工程において、前記逆導電型のトラ
ンジスタの逆導電型のエミッタ領域と前記ホトダイオー
ドの逆導電型のカソード領域とは別工程で形成すること
を特徴とする。

【００１５】本発明の光半導体集積回路装置の製造方法
では、好適には、前記エミッタ領域は、前記エミッタ領
域上面に形成された多結晶シリコンに熱処理を加え前記
多結晶シリコンに注入された逆導電型の不純物を前記エ
ピタキシャル層表面に熱拡散し形成することを特徴とす
る。

【００１６】

【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しながら詳細に説明する。

【００１７】図１は、本発明におけるＮＰＮトランジス
タ２１およびホトダイオード２２とを組み込んだ光半導
体集積回路装置の断面図を示したものである。

【００１８】図示の如く、Ｐ−型の単結晶シリコン基板
２３上には、例えば、比抵抗１００Ω・ｃｍ以上、厚さ
６．０〜８．０μｍであるノンドープで積層された第１
のエピタキシャル層２４が形成されている。この第１の
エピタキシャル層２４上には、例えば、比抵抗１００Ω
・ｃｍ以上、厚さ６．０〜８．０μｍであるノンドープ
で積層された第２のエピタキシャル層２５が形成されて
いる。そして、基板２３、第１のエピタキシャル層２４
および第２のエピタキシャル層２５は、３者を貫通する
Ｐ＋型分離領域２６によって第１の島領域２７および第
２の島領域２８が形成されている。

【００１９】この分離領域２６は、基板２３表面から上
下方向に拡散した第１の分離領域２９、第１のエピタキ
シャル層２４表面から上下方向に拡散した第２の分離領
域３０および第２のエピタキシャル層２５の表面から拡
散した第３の分離領域３１から成る。そして、３者が連
結することで第１および第２のエピタキシャル層２４、
２５を島状に分離する。また、Ｐ＋型分離領域２６上に
は、ＬＯＣＯＳ酸化膜３２が形成されていることで、よ
り素子間分離が成される。ここで、ＬＯＣＯＳ酸化膜３
２は、たんに厚い絶縁膜に置き換えることもできる。

【００２０】そして、第１の島領域２７にはＮＰＮトラ
ンジスタ２１が形成され、第２の島領域２８にはホトダ
イオード２２が形成されている。以下に、それぞれの構
造について説明する。

【００２１】先ず、第１の島領域２７に形成されるＮＰ
Ｎトランジスタ２１について説明する。図示の如く、こ
の構造としては、第１のエピタキシャル層２４と第２の
エピタキシャル層２５との境界を挟むようにＮ＋型の埋
め込み層３３が形成されている。そして、第２のエピタ
キシャル層２５には、Ｎ＋型のウェル領域３４が深部で
Ｎ＋型の埋め込み層３３と重畳するように形成されてい
る。このＮ＋型のウェル領域３４には、コレクタ領域と
してＮ＋型の拡散領域３６が形成されている。そして、
このＮ＋型の拡散領域３６の表面には、例えば、ポリシ
リコンから成るコレクタ取り出し電極４４から不純物を
浸み出しＮ＋型の浸み出し領域４７が形成されている。
また、ベース領域としてＰ＋型のウェル領域３５が形成
されており、Ｐ＋型のウェル領域にはベース導出領域と
してＰ＋型の拡散領域３７が形成されている。更に、Ｐ
＋型のウェル領域には、例えば、ポリシリコンから成る
エミッタ取り出し電極４５から不純物を浸み出しＮ＋型
の浸み出し領域３８が形成されている。そして、本実施
の形態におけるＮＰＮトランジスタ２１では、第２エピ
タキシャル層２５表面にはシリコン酸化膜４０、シリコ
ン窒化膜４１および絶縁層４６が堆積されている。そし
て、それら４０、４１、４６にはコンタクトホールが形
成されており、これらのコンタクトホールを介してコレ
クタ電極４８、ベース電極５０およびエミッタ電極４９
が形成されている。

【００２２】そして、本発明である光半導体集積回路装
置では、ＮＰＮトランジスタ２１において、エミッタ領
域をＮ＋型の浸み出し領域３８とすることに特徴があ
る。詳細は製造方法で後述するが、この構造を有するこ
とで、エミッタ領域を所望の領域にマスクずれを考慮す
ることなく形成することができる。更に、Ｎ＋型の浸み
出し領域３８はＰ＋型のウェル領域３５表面の浅い領域
に形成することができる。そのことで、マスクずれを考
慮する必要が無くなるのことでＮＰＮトランジスタ２１
の横方向におけるサイズを縮小することができる。更
に、エミッタ領域をＮ＋型の浸み出し領域３８とするこ
とで、エミッタ領域をベース領域表面に浅く、そして、
拡散深さを均一に形成することができる。その結果、Ｎ
ＰＮトランジスタ２１のベース幅も浅く形成することが
でき、高周波特性に優れた構造を実現することができ
る。

【００２３】次に、第２の島領域２８に形成されるホト
ダイオード２２について説明する。図示の如く、この構
造としては、第２のエピタキシャル層２５表面には、Ｎ
＋型の拡散領域３９が略全面に形成されている。そし
て、上述したように、第１および第２のエピタキシャル
層２４、２５はノンドープで形成され、Ｎ＋型の拡散領
域３９はカソード領域として用いられている。そして、
Ｎ＋型の拡散領域３９は、第２のエピタキシャル層２５
表面に形成され、その表面にはシリコン窒化膜４１およ
び絶縁層４６が堆積されている。そして、このシリコン
窒化膜４１および絶縁層４６に形成されたコンタクトホ
ールを介してカソード電極５１が接続している。一方、
上述したように、基板２３はＰ−型の単結晶シリコン基
板であり、また、Ｐ＋型の分離領域２６と連結してい
る。そして、図示はしていないが、分離領域２６表面に
はアノード電極が形成されており、分離領域２６と接続
している基板２３をアノード領域として用いている。分
離領域２６はアノード導出領域の役割を果たしている。

【００２４】そして、ホトダイオード２２の作用は、次
に説明する通りである。例えば、ホトダイオード２２の
カソード電極５１に＋５Ｖの如きＶＣＣ電位を、アノー
ド電極にＧＮＤ電位を印加し、ホトダイオード２２に逆
バイアスが印加した状態にする。このとき、ホトダイオ
ード２２では、上述の如く、第１および第２のエピタキ
シャル層２４、２５はノンドープにより形成されている
ので、従来の構造と比較しても、より広い幅の空乏層形
成領域を確保することができる。つまり、ノンドープで
形成されている第１および第２のエピタキシャル層２
４、２５のほぼ全ての領域を空乏層形成領域とすること
ができる。そのことで、本発明におけるホトダイオード
２２では、接合容量を低減することができるので、空乏
層を広げることができる。そして、ホトダイオード２２
に逆バイアスが印加した状態では空乏層が広く形成され
るので、光の入射により発生する生成キャリアの移動速
度を向上させることができる。その結果、ホトダイオー
ド２２の高速応答を可能にすることができる。

【００２５】つまり、ホトダイオード２２では、光の波
長等の目的用途にも関係するが、ノンドープで形成され
たエピタキシャル層を多層に積層し、空乏層形成領域を
確保するほどホトダイオード２２の特性を向上すること
ができる。更に、ノンドープで形成されたエピタキシャ
ル層を多層に積層することで、このエピタキシャル層は
高抵抗領域となる。そのことで、寄生トランジスタによ
るリーク電流等の寄生効果も抑制することができる。

【００２６】そして、本発明である光半導体集積回路装
置では、ホトダイオード２２において、カソード領域で
あるＮ＋型の拡散領域３９の表面には略全面にシリコン
窒化膜４１が形成されていることに特徴がある。つま
り、詳細は製造方法で後述するが、カソード領域となる
Ｎ＋型の拡散領域３９とＮＰＮトランジスタ２１のエミ
ッタ領域とを別工程で形成する。そして、カソード領域
となるＮ＋型の拡散領域３９表面にはシリコン窒化膜４
１を形成し、ポリシリコンを形成しないことに特徴があ
る。そのことで、カソード領域となるＮ＋型の拡散領域
３９表面にはシリコン酸化膜４０を形成した場合と比較
して、ホトダイオード２２上面における光の透過率を向
上させ、ホトダイオードにおける光の感度を向上させる
ことができる。

【００２７】尚、上述したように、本実施の形態ではノ
ンドープで形成されたエピタキシャル層が２層構造の場
合について説明したが、特に、この構造に限定する必要
はない。ホトダイオードの使用用途に応じて、ノンドー
プから成る多層のエピタキシャル層が積層された場合も
同様な効果を得ることができる。そして、その他、本発
明の要旨を逸脱しない範囲で、種々の変更が可能であ
る。

【００２８】次に、図２〜図１２を参照にして、本発明
の１実施の形態であるＮＰＮトランジスタおよびホトダ
イオードとが組み込まれた光半導体集積回路装置の製造
方法について、以下に説明する。尚、以下の説明では、
図１に示した光半導体集積回路装置で説明した各構成要
素と同じ構成要素には同じ符番を付すこととする。

【００２９】先ず、図２に示す如く、Ｐ−型の単結晶シ
リコン基板２３を準備する。そして、この基板２３の表
面を熱酸化して全面に酸化膜を、例えば、０．０３〜
０．０５μｍ程度形成する。その後、公知のフォトリソ
グラフィ技術により分離領域２６の第１の分離領域２９
を形成する部分に開口部が設けられたフォトレジストを
選択マスクとして形成する。そして、Ｐ型不純物、例え
ば、ホウ素（Ｂ）を加速電圧６０〜１００ｋｅＶ、導入
量１．０×１０¹³〜１．０×１０¹⁵／ｃｍ²でイオン注
入し、拡散する。その後、フォトレジストを除去する。

【００３０】次に、図３に示す如く、図２において形成
したシリコン酸化膜を全て除去し、基板２３をエピタキ
シャル成長装置のサセプタ上に配置する。そして、ラン
プ加熱によって基板２３に、例えば、１０００℃程度の
高温を与えると共に反応管内にＳｉＨ₂Ｃｌ₂ガスとＨ₂
ガスを導入する。そのことにより、基板２３上に、例え
ば、比抵抗１００Ω・ｃｍ以上、厚さ６．０〜８．０μ
ｍ程度の第１のエピタキシャル層２４を成長させる。そ
の後、第１のエピタキシャル層２４の表面を熱酸化して
シリコン酸化膜を、例えば、０．５〜０．８μｍ程度形
成する。そして、公知のフォトリソグラフィ技術によ
り、ＮＰＮトランジスタ２１のＮ＋型の埋め込み層３３
に対応する酸化膜をホトエッチングして選択マスクとす
る。そして、Ｎ型不純物、例えば、リン（Ｐ）を加速電
圧２０〜６５ｋｅＶ、導入量１．０×１０¹³〜１．０×
１０¹⁵／ｃｍ²でイオン注入し、拡散する。このとき、
分離領域２６の第１の分離領域２９が同時に拡散され
る。

【００３１】次に、図４に示す如く、図３において形成
したシリコン酸化膜を全て除去する。その後、再び、第
１のエピタキシャル層２４表面を熱酸化して全面に酸化
膜を、例えば、０．０３〜０．０５μｍ程度形成する。
そして、公知のフォトリソグラフィ技術により分離領域
２６の第２の分離領域３０を形成する部分に開口部が設
けられたフォトレジストを選択マスクとして形成する。
そして、Ｐ型不純物、例えば、ホウ素（Ｂ）を加速電圧
６０〜１００ｋｅＶ、導入量１．０×１０¹³〜１．０×
１０¹⁵／ｃｍ²でイオン注入し、拡散する。その後、フ
ォトレジストを除去する。このとき、Ｎ＋型の埋め込み
層３３が同時に拡散される。

【００３２】次に、図５に示す如く、先ず、図４におい
て形成したシリコン酸化膜を全て除去し、基板２３をエ
ピタキシャル成長装置のサセプタ上に配置する。そし
て、ランプ加熱によって基板２３に、例えば、１０００
℃程度の高温を与えると共に反応管内にＳｉＨ₂Ｃｌ₂ガ
スとＨ₂ガスを導入する。そのことにより、第１のエピ
タキシャル層２４上に、例えば、比抵抗１００Ω・ｃｍ
以上、厚さ６．０〜８．０μｍ程度の第２のエピタキシ
ャル層２５を成長させる。そして、第２のエピタキシャ
ル層２５の表面を熱酸化してシリコン酸化膜を、例え
ば、０．５〜０．８μｍ程度形成する。そして、公知の
フォトリソグラフィ技術によりＮＰＮトランジスタ２１
のＮ＋型の拡散領域３６に対応する酸化膜をホトエッチ
ングして選択マスクとする。その後、Ｎ型不純物、例え
ば、リン（Ｐ）を加速電圧２０〜６５ｋｅＶ、導入量
１．０×１０¹³〜１．０×１０¹⁵／ｃｍ²でイオン注入
し、拡散する。このとき、分離領域２６の第２の分離領
域３０が同時に拡散され、第１および第２の分離領域２
９、３０が連結する。

【００３３】次に、図６に示す如く、図５において形成
したシリコン酸化膜を全て除去する。その後、第２のエ
ピタキシャル層２５の表面を熱酸化して全面に酸化膜
を、例えば、０．０３〜０．０５μｍ程度形成する。こ
の酸化膜上に公知のフォトリソグラフィ技術によりＮＰ
Ｎトランジスタ２１のＮ＋型のウェル領域３４を形成す
る部分に開口部が設けられたフォトレジストを選択マス
クとして形成する。そして、Ｎ型不純物、例えば、リン
（Ｐ）を加速電圧２０〜６５ｋｅＶ、導入量１．０×１
０¹³〜１．０×１０¹⁵／ｃｍ²でイオン注入し、拡散す
る。その後、フォトレジストを除去する。このとき、Ｎ
＋型の拡散領域３６が同時に拡散される。

【００３４】次に、図７に示す如く、図６において形成
したシリコン酸化膜上に、公知のフォトリソグラフィ技
術により分離領域２６の第３の分離領域３１を形成する
部分に開口部が設けられたフォトレジストを選択マスク
として形成する。OLE_LINK2そして、Ｐ型不純物、例え
ば、ホウ素（Ｂ）を加速電圧６０〜１００ｋｅＶ、導入
量１．０×１０¹³〜１．０×１０¹⁵／ｃｍ²でイオン注
入し、拡散する。OLE_LINK2その後、フォトレジストお
よびシリコン酸化膜を除去する。このとき、Ｎ＋型のウ
ェル領域３４も同時に拡散される。

【００３５】次に、図８に示す如く、先ず、第２のエピ
タキシャル層２５の所望の領域にＬＯＣＯＳ酸化膜３２
を形成する。図示はしていないが、第２のエピタキシャ
ル層２５の表面を熱酸化して全面にシリコン酸化膜を、
例えば、０．０３〜０．０５μｍ程度形成する。そし
て、この酸化膜上にシリコン窒化膜を、例えば、０．０
５〜０．２μｍ程度形成する。そして、ＬＯＣＯＳ酸化
膜３２を形成する部分に開口部が設けられるようにシリ
コン窒化膜を選択的に除去する。その後、このシリコン
窒化膜をマスクとして用い、シリコン酸化膜上から、例
えば、８００〜１２００℃程度でスチーム酸化で酸化膜
付けを行う。そして、同時に、基板２３全体に熱処理を
与えＬＯＣＯＳ酸化膜３２を形成する。特に、Ｐ＋型分
離領域２６上にはＬＯＣＯＳ酸化膜３２を形成すること
で、より素子間分離が成される。ここで、ＬＯＣＯＳ酸
化膜３２は、例えば、厚さ０．５〜１．０μｍ程度に形
成される。

【００３６】次に、シリコン窒化膜およびシリコン酸化
膜を全て除去した後、再び、第２のエピタキシャル層２
５の表面を熱酸化して全面にシリコン酸化膜４０を、例
えば、０．０３〜０．０５μｍ程度形成する。この酸化
膜上に公知のフォトリソグラフィ技術によりＮＰＮトラ
ンジスタ２１のＰ＋型のウェル領域３５を形成する部分
に開口部が設けられたフォトレジストを選択マスクとし
て形成する。そして、Ｐ型不純物、例えば、フッカホウ
素（ＢＦ₂）を加速電圧３０〜７５ｋｅＶ、導入量１．
０×１０¹⁵〜１．０×１０¹⁷／ｃｍ²でイオン注入し、
拡散する。その後、フォトレジストを除去する。このと
き、分離領域２６の第３の分離領域３１が同時に拡散さ
れる。そして、分離領域２６を構成する第１、第２およ
び第３の分離領域２９、３０、３１が連結することでＰ
＋型の分離領域２６が形成される。

【００３７】次に、図９に示す如く、本発明の製造方法
では、ホトダイオード２２のカソード領域を形成するＮ
＋型の拡散領域３９をＮＰＮトランジスタ２１のエミッ
タ領域とは別工程で形成する。先ず、図８において形成
したシリコン酸化膜４０上に公知のフォトリソグラフィ
技術によりホトダイオード２２のＮ＋型の拡散領域３９
を形成する部分に開口部が設けられたフォトレジストを
選択マスクとして形成する。そして、Ｎ型不純物、例え
ば、ヒ素（Ａｓ）を加速電圧８０〜１２０ｋｅＶ、導入
量１．０×１０¹³〜１．０×１０¹⁵／ｃｍ²でイオン注
入し、拡散する。その後、フォトレジストを除去する。
このとき、Ｐ＋型のウェル領域３５も同時に拡散され
る。

【００３８】この工程により、ホトダイオード２２形成
領域表面にはポリシリコンが形成されない構造を実現す
ることができる。そして、上述したように、この構造に
よる効果は光半導体集積回路装置の説明を参照すること
とし、ここでは説明を割愛することとする。

【００３９】次に、図１０に示す如く、図８において形
成したシリコン酸化膜４０上に公知のフォトリソグラフ
ィ技術により、ＮＰＮトランジスタ２１のＰ＋型の拡散
領域３７を形成する部分に開口部が設けられたフォトレ
ジストを選択マスクとして形成する。そして、Ｐ型不純
物、例えば、フッカホウ素（ＢＦ₂）を加速電圧３０〜
７５ｋｅＶ、導入量１．０×１０¹⁵〜１．０×１０¹⁷／
ｃｍ²でイオン注入し、拡散する。その後、フォトレジ
ストを除去する。このとき、Ｎ＋型の拡散領域３９も同
時に拡散される。

【００４０】次に、図１１に示す如く、先ず、ホトダイ
オード２２上のシリコン酸化膜４０を公知のフォトリソ
グラフィ技術により除去する。その後、第２のエピタキ
シャル層２５表面には、例えば、８００℃、２時間程度
のＣＶＤ法により、シリコン窒化膜４１を厚さ４５０〜
１０００Å程度堆積する。この工程により、ホトダイオ
ード２２上にはシリコン窒化膜４１が単層で形成される
構造となる。そのことで、上述したように、ホトダイオ
ード２２では、反射防止膜の構成部分としてシリコン窒
化膜４１を用いることができる。その結果、カソード表
面にシリコン酸化膜を形成していた従来の構造よりも光
の感度を向上させることができる。その後、ＮＰＮトラ
ンジスタ２１のコレクタ取り出し電極４４およびエミッ
タ取り出し電極４５をポリシリコンにより形成するため
のコンタクトホール４２、４３を形成する。

【００４１】ここで、コンタクトホール４２、４３はシ
リコン窒化膜４１とシリコン酸化膜４０とのエッチング
の選択比の相違を利用して形成する。例えば、シリコン
窒化膜４１とシリコン酸化膜４０とのエッチングの選択
比は約１０：１と相違する。この特性を利用し、先ず、
フッ酸系のエッチャントを用いた１回目のドライエッチ
ングにより、シリコン窒化膜４１のみをエッチングす
る。このとき、シリコン酸化膜４０をシリコン窒化膜４
１のオーバーエッチング保護膜として利用する。その
後、ウエットエッチングによりシリコン酸化膜４０をエ
ッチングし、コンタクトホール４２、４３を形成する。
その結果、シリコン窒化膜４１のオーバーエッチングに
より、第２のエピタキシャル層２５表面に凹凸が形成さ
れるのを抑制することができる。

【００４２】次に、コンタクトホール４２、４３が設け
られたシリコン窒化膜４１上全面にポリシリコン５２
を、例えば、０．１〜０．３μｍ程度堆積する。そし
て、このポリシリコン５２上に、公知のフォトリソグラ
フィ技術によりＮＰＮトランジスタ２１のコレクタ取り
出し電極４４、エミッタ取り出し電極４５を形成する部
分に開口部が設けられたフォトレジストを選択マスクと
して形成する。そして、Ｎ型不純物、例えば、ヒ素（Ａ
ｓ）を加速電圧８０〜１２０ｋｅＶ、導入量１．０×１
０¹³〜１．０×１０¹⁵／ｃｍ²でイオン注入し、拡散す
る。その後、フォトレジストを除去する。このとき、Ｐ
＋型の拡散領域３７も同時に拡散する。

【００４３】次に、図１２に示す如く、本発明の製造方
法では、ＮＰＮトランジスタ２１のエミッタ領域となる
Ｎ＋型の浸み出し領域をホトダイオード２２のカソード
領域とは別工程で形成する。図１１の工程においてヒ素
（Ａｓ）を注入したポリシリコン上に、公知のフォトリ
ソグラフィ技術によりレジストを選択マスクとして形成
する。その後、エッチングにより選択的にポリシリコン
をエッチングし、ＮＰＮトランジスタ２１のコレクタ取
り出し電極４４およびエミッタ取り出し電極４５を形成
する。

【００４４】そして、このとき、不純物が注入されたコ
レクタ取り出し電極４４およびエミッタ取り出し電極４
５に熱処理を加える。そのことで、コレクタ取り出し電
極４４およびエミッタ取り出し電極４５からＮ型不純物
が浸み出し、拡散される。その結果、それぞれコレクタ
取り出し電極４４およびエミッタ取り出し電極４５下部
領域にＮ＋型の浸み出し領域３８、４７を形成する。こ
の製法により、ＮＰＮトランジスタ２１の個々のセルサ
イズを縮小することができる。また、上述したように、
この構造による効果は光半導体集積回路装置の説明を参
照することとし、ここでは説明を割愛することとする。

【００４５】その後、上述した素子上に、例えば、全面
に絶縁層４６としてＢＰＳＧ（ＢｏｒｏｎＰｈｏｓｐ
ｈｏＳｉｌｉｃａｔｅＧｌａｓｓ）膜、ＳＯＧ（Ｓ
ｐｉｎＯｎＧｌａｓｓ）膜等を堆積する。そして、
公知のフォトリソグラフィ技術により外部電極形成用の
コンタクトホールを形成する。このコンタクトホールを
介して、例えば、Ａｌから成る外部電極４８、４９、５
０、５１を形成し、図１に示したＮＰＮトランジスタ２
１およびホトダイオード２２とを組み込んだ光半導体集
積回路装置が完成する。

【００４６】尚、上記した本実施の形態では、ＮＰＮト
ランジスタおよびホトダイオードとを組み込んだ光半導
体集積回路装置について述べたが、特に、上記した形に
限定する必要はない。その他、ホトダイオードと周辺回
路とを組み込んだＩＣにおいても、同等の効果を得るこ
とができる。そして、その他、本発明の要旨を逸脱しな
い範囲で、種々の変更が可能である。

【００４７】

【発明の効果】第１に、本発明の光半導体集積回路装置
の製造方法によれば、半導体基板上にほぼノンドープで
多層に積層されたエピタキシャル層を複数の島領域に分
離し、その島領域には少なくともＮＰＮトランジスタと
ホトダイオードとを形成する。そして、ＮＰＮトランジ
スタのエミッタ領域とホトダイオードのカソード領域と
を別工程で形成することに特徴がある。つまり、ＮＰＮ
トランジスタのエミッタ領域はポリシリコンから成るエ
ミッタ取り出し電極に注入されたＮ型不純物を熱拡散
し、浸み出して形成する。そのことで、エミッタ領域形
成時のマスクずれ等を考慮する必要がなく、セルサイズ
の縮小を実現できる。一方、ホトダイオードでは、カソ
ード領域はＮ型不純物をイオン注入し形成する。そのこ
とで、カソード領域表面の略全面にポリシリコンを形成
することはなく、光の感度を向上させることができる。

【００４８】第２に、本発明の光半導体集積回路装置の
製造方法によれば、半導体基板上には、多層のエピタキ
シャル層をノンドープで形成する。そして、分離領域に
より区切られた複数の島領域の少なくとも２つの島領域
には、ホトダイオードとＮＰＮトランジスタとを形成す
る。そして、ホトダイオード表面にはシリコン酸化膜を
除去した後、シリコン窒化膜を形成する。そのことで、
ホトダイオード表面にはシリコン窒化膜を形成し、この
シリコン窒化膜を反射防止膜の構成部分として用いるこ
とができる。その結果、シリコン酸化膜を反射防止膜と
して用いていた従来の構造と比較して、ホトダイオード
における感度を向上させることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態での光半導体集積回路装置
を説明する断面図である。

【図２】本発明の実施の形態での光半導体集積回路装置
の製造方法を説明する断面図である。

【図３】本発明の実施の形態での光半導体集積回路装置
の製造方法を説明する断面図である。

【図４】本発明の実施の形態での光半導体集積回路装置
の製造方法を説明する断面図である。

【図５】本発明の実施の形態での光半導体集積回路装置
の製造方法を説明する断面図である。

【図６】本発明の実施の形態での光半導体集積回路装置
の製造方法を説明する断面図である。

【図７】本発明の実施の形態での光半導体集積回路装置
の製造方法を説明する断面図である。

【図８】本発明の実施の形態での光半導体集積回路装置
の製造方法を説明する断面図である。

【図９】本発明の実施の形態での光半導体集積回路装置
の製造方法を説明する断面図である。

【図１０】本発明の実施の形態での光半導体集積回路装
置の製造方法を説明する断面図である。

【図１１】本発明の実施の形態での光半導体集積回路装
置の製造方法を説明する断面図である。

【図１２】本発明の実施の形態での光半導体集積回路装
置の製造方法を説明する断面図である。

【図１３】従来の実施の形態での光半導体集積回路装置
を説明する断面図である。

【図１４】従来の実施の形態での光半導体集積回路装置
の製造方法を説明する断面図である。

【図１５】従来の実施の形態での光半導体集積回路装置
の製造方法を説明する断面図である。

【符号の説明】

２１ＮＰＮトランジスタ２２ホトダイオード２３Ｐ−型の単結晶シリコン基板２４第１のエピタキシャル層２５第２のエピタキシャル層３８Ｎ＋型の浸み出し領域４１シリコン窒化膜４５エミッタ取り出し電極

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 4M118 BA02 CA02 FC05 FC09 FC18 5F049 MA01 MB12 NA03 PA10 RA10 SS03 SZ03

Claims

【特許請求の範囲】

【請求項１】一導電型の半導体基板を準備する工程
と、前記半導体基板上にほぼノンドープの複数層のエピタキ
シャル層を形成する工程と、前記エピタキシャル層を貫通する逆導電型の分離領域を
形成し、少なくとも第１および第２の島領域に分離する
工程と、前記第１の島領域に逆導電型のトランジスタを形成し、
前記第２の島領域にホトダイオードを形成する工程とを
具備し、前記逆導電型のトランジスタおよび前記ホトダイオード
を形成する工程において、前記逆導電型のトランジスタ
の逆導電型のエミッタ領域と前記ホトダイオードの逆導
電型のカソード領域とは別工程で形成することを特徴と
する光半導体集積回路装置の製造方法。
【請求項２】前記エミッタ領域は、前記エミッタ領域
上面に形成された多結晶シリコンに熱処理を加え前記多
結晶シリコンに注入された逆導電型の不純物を前記エピ
タキシャル層表面に熱拡散し形成することを特徴とする
請求項１記載の光半導体集積回路装置の製造方法。
【請求項３】前記カソード領域は、逆導電型の不純物
を前記エピタキシャル層表面にイオン注入した後熱拡散
し形成することを特徴とする請求項１または請求項２記
載の光半導体集積回路装置の製造方法。