CN100524711C - 使用蚀刻引线框的半导体设备和半导体封装的制造方法 - Google Patents

使用蚀刻引线框的半导体设备和半导体封装的制造方法 Download PDF

Info

Publication number
CN100524711C
CN100524711C CNB2005800370578A CN200580037057A CN100524711C CN 100524711 C CN100524711 C CN 100524711C CN B2005800370578 A CNB2005800370578 A CN B2005800370578A CN 200580037057 A CN200580037057 A CN 200580037057A CN 100524711 C CN100524711 C CN 100524711C
Authority
CN
China
Prior art keywords
electrode
wafer
equipment according
semiconductor wafer
internal capacity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005800370578A
Other languages
English (en)
Other versions
CN101133490A (zh
Inventor
M·帕维埃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon science and technology Americas
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of CN101133490A publication Critical patent/CN101133490A/zh
Application granted granted Critical
Publication of CN100524711C publication Critical patent/CN100524711C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

一种半导体封装，该封装具有固定在导电主体的浅开口中的薄形半导体晶片。在所述晶片底部的晶片电极通过重新分布触点而镀覆，所述触点与晶片底部触点和填充晶片和开口之间的环形间隙的绝缘体重合。描述了一种制造封装的方法，其中引线框主体中的多个间隔的开口被同时加工并且在加工结束时分隔。

Description

使用蚀刻引线框的半导体设备和半导体封装的制造方法
相关申请
本申请要求2004年9月23日提交的美国临时申请No.60/612,372的优先权，其完整公开内容作为参考结合于此。
技术领域
本发明涉及半导体设备，并且尤其涉及制造半导体封装的方法和半导体封装的结构。
背景技术
功率半导体晶片如同所公知的具有在底部表面上间隔的电极，这些电极例如通过焊接而与在支撑板(例如FR-4印刷电路板)等上形成的金属图案相一致而被安装。随着封装尺寸减小，电极的面积和间距也减小，从而加重了焊接触点中的电迁移问题；恶化了设备的热性能并且加大了在支撑板上以高精度定位来放置封装的难度。
图1显示了根据现有技术的芯片级半导体封装10，其中包括通过导电材料(例如铜)形成的导电夹(或者罐)12，以及半导体设备14，例如功率MOSFET。封装10由国际整流器公司(International Rectifier Corporation)以Direct FET
Figure C200580037057D0007093357QIETU
商标销售。
半导体设备14包括第一电极16，通过例如焊料、导电环氧树脂等等连接到导电夹或者罐12的内表面。半导体设备14进一步包括在其相反表面上的另一个电极18，适合于通过焊料、导电环氧树脂等等电连接到电路板上的导电盘。半导体14还可以包括与电极18相邻的控制电极20，该电极也适合于以类似于电极18的方式电连接。关于根据现有技术的半导体封装的进一步细节可以参考授权给本申请的申请人的美国专利No.6,624,522。
半导体设备14可以为功率MOSFET晶片，并且电极16，18和20分别为其漏极电极、源极电极和栅极电极。罐12的凸缘处于源极电极16的电势下，与触点18和20一起终止在相同平面中以帮助其连接到接收板表面上的匹配盘。
随着设备尺寸降低，触点18、20和罐12的凸缘的面积和间距也降低，降低了热性能并且加大了通过焊料桥接生长的树枝状晶体的电极的短路危险性。降低的盘面积还更加易受电迁移的影响。在此情况下，焊料可能迁移，在焊接接合部产生空穴并且增加了焦耳发热和开路电路故障的风险。
如图1所示的设备通常是通过首先在导电材料外冲压或者冲孔形成夹(或者罐)12并且然后例如使用拾取和放置方法将半导体设备14置于其中而制造的。
发明内容
本发明涉及一种类似于图1所示的制造新型芯片级封装的新颖方法，具有提高封装特性的附加特征。特别地，分隔的薄形晶片置于导电框的蚀刻凹部中，该导电框将成为设备框。晶片电极在其底部表面上将具有预沉积的铜电极，并且在将其顶部电极固定到凹部的基底之后，开口表面被过压成型(overmolded)以将晶片封装在开口内并且然后磨平以暴露底部板。然后其他触点被镀覆为具有与底部电介质重合的镀覆区域，从而重新分布接触盘。然后将可焊接金属应用至所述盘，并且晶片/封装被分隔。
本发明的其他特征和优点通过下面的参考附图的描述可以更加明白。
附图说明
图1显示了根据现有技术的半导体封装的横截面图；
图2A-2F示意显示了根据本发明的制造方法中的某些选定步骤；以及
图3显示了根据本发明制造的封装的横截面侧视图。
具体实施方式
参考图2A-2B，在根据本发明的方法中，首先，在导电引线框主体22中(例如通过蚀刻)形成多个间隔的凹部24。引线框主体22可以为铜等等。如此形成的蚀刻凹部24是足够宽并且足够深可以装配薄形半导体晶片，例如功率MOSFET晶片。
接着参考图2C，功率MOSFET晶片26置于引线框主体22中的各个凹部24内侧。在本发明的优选实施例中，各个功率MOSFET晶片26的漏极28通过焊接、导电环氧树脂等等电子并且机械附着于各个凹部24的内表面。功率MOSFET晶片26优选地被加工变薄，例如至小于大约100微米并且略微小于凹部24的深度。
接着参考图2D，绝缘材料30例如介电环氧树脂形成在功率MOSFET晶片26上方和引线框主体22中的凹部24内侧。此后，如图2E所示，绝缘材料30通过研磨、蚀刻等等而被去除，从而暴露功率MOSFET晶片26的源极电极32和栅极电极34。
如图2F所示，如果需要更薄的最终设备高度，则引线框主体22的顶部部分(虚线所示部分)可以通过研磨等等被去除从而平面化其上部表面。此后，通过镀覆并且优选地通过蚀刻在源极电极32和栅极电极34上形成焊接的触点36(优选地为铜)，并且通过对其应用可焊接金属而使其可以被焊接。注意，触点36重合在绝缘材料30的底部，并且相对于触点32和34对位置和面积重新分布。接着，通过沿着锯切线38锯切引线框主体22获得单独封装，从而获得如图3所示的封装。
在优选实施例中，功率MOSFET晶片26的电极可以具有在其上预沉积的铜。
而且，在优选实施例中，引线框主体22的厚度可以为0.25mm，并且功率MOSFET晶片26可以为大约100μ或者更小。
应当注意，镀覆可焊接的触点36优选地在保持在凹部24内的绝缘材料30上方延伸。
镀覆可焊接的触点36的优点在于更好的电迁移特性，更好的热性能，以及将封装焊接到电路板时更大的可用面积。
可替换地，从图2C所示结构开始，前表面被涂覆了感光介电材料，例如感光环氧树脂。接着，在感光介电材料中形成开口以暴露栅极电极34和源极电极32。接着，通过在各个电极32、34上镀覆各个触点或者通过镀覆封装的整个表面并且然后从镀覆中蚀刻触点36而形成触点36。然后，可焊接涂层(例如Ni、Au或者Ag)被应用到触点36。
这种可替换加工可以省去晶片镀覆的成本。它还可以降低栅格形状等等。
可替换地，图2C所示功率MOSFET晶片26可以为横向设备，例如III-氮设备。在此情况下，晶片可以通过焊接或者导电胶而机械地连接到凹部24的内表面。
在本发明的进一步实施例中，两个设备(例如横向功率设备和控制器IC)可以通过导电或者绝缘胶而附着于凹部24的内表面。在此实施例中，横向功率晶片上的电极可以使用镀覆迹线而连接到控制器晶片。
在上述所有情况中，可以应用阻焊膜材料以重合相邻电极并且部分地暴露重新分布的可焊接的触点。这种材料防止在后续板组装加工中晶片上的电极的焊料桥接。这种阻焊膜材料可以为感光环氧树脂等等。
设备还可以使用冲压、激光切割或者喷水切割等从最终组合件中分隔。
尽管参考特定实施例描述了本发明，各种其他变化和修改以及其他使用对于本领域技术人员来说是显然的。因此，优选地本发明并不限于在此公开的特定内容，而是仅由所附权利要求限制。

Claims (24)

1.一种半导体设备，包括：导电夹，所述导电夹具有一内部容积和环绕通向所述内部容积的开口的凸缘；半导体晶片，具有定位于所述内部容积内的顶部电极和底部电极，所述顶部电极电子地并且机械地固定到所述导电夹内部的底部表面；在所述半导体晶片***的至少一部分和所述导电夹的内壁之间的内部间隙；填充所述内部间隙并且具有与所述底部电极共面的底部表面的绝缘体；以及至少一个重新定位电极，该电极被固定到所述底部电极并且在所述绝缘体的至少一部分所述底部表面上方延伸，从而提供重新定位表面区域以用于与底部电极外部接触。
2.根据权利要求1所述的设备，其进一步包括在所述晶片的底部上的第二底部电极，该第二底部电极与所述底部电极间隔开并且共面；以及与所述至少一个重新定位电极横向间隔开的第二重新定位电极，该第二重新定位电极被固定到所述第二底部电极并且在所述绝缘体的所述底部表面的至少另一部分上延伸，从而提供重新定位表面区域以用于与所述第二底部电极外部连接。
3.根据权利要求1所述的设备，其中所述底部电极是镀铜的并且其中所述重新定位电极是可焊接的。
4.根据权利要求2所述的设备，其中所述底部电极和所述第二底部电极是镀铜的并且其中所述重新定位电极和所述第二重新定位电极是可焊接的。
5.根据权利要求1所述的设备，其中所述内部容积具有小于150微米的深度，并且所述晶片的厚度等于所述内部容积的深度，从而所述底部电极和所述凸缘的底部共面。
6.根据权利要求2所述的设备，其中所述内部容积具有小于150微米的深度，并且所述晶片的厚度等于所述内部容积的深度，从而所述底部电极和所述凸缘的底部共面。
7.根据权利要求1所述的设备，其进一步包括在所述重新定位表面区域的至少一部分上方的阻焊膜，以防止在板粘接加工期间焊料从所述重新定位表面区域的重新分布触点桥接到其他暴露的触点。
8.一种制造半导体封装的方法，包括步骤：
在导电引线框主体中形成浅开口，使所述开口的底部位于平行于所述导电引线框主体表面平面的平面中；
将半导体晶片的顶部电极电子地并且机械地固定到所述开口的底部，使所述晶片的底部电极与所述导电引线框主体的所述表面共面，并且使所述晶片的***与所述开口的周围壁间隔开；
用绝缘材料填充所述晶片***和所述开口的壁之间的环形空间，并且对所述绝缘材料的暴露表面与所述导电引线框主体的所述平面进行平面化并且暴露所述晶片的所述底部电极；以及
使相对于装配所述开口的所述导电引线框主体的顶端变薄。
9.根据权利要求8所述的方法，进一步包括对所述底部电极和邻近所述开口的所述导电引线框主体的底部表面进行镀铜以形成底部触点的步骤。
10.根据权利要求9所述的方法，进一步包括在重合于所述绝缘材料的底部表面上的所述底部触点上施用重新分布触点的步骤。
11.根据权利要求8所述的方法，其中多个所述浅开口互相横向偏移并且分别装配对应的半导体晶片，并且以所述绝缘材料填充，从而同时形成多个晶片和外壳组件；以及此后分隔所述晶片和外壳组件。
12.根据权利要求9所述的方法，其中多个所述浅开口互相横向偏移并且分别装配对应的半导体晶片，并且以所述绝缘材料填充，从而同时形成多个晶片和外壳组件；以及此后分隔所述晶片和外壳组件。
13.根据权利要求10所述的方法，其中多个所述浅开口互相横向偏移并且分别装配对应的半导体晶片，并且以所述绝缘材料填充，从而同时形成多个晶片和外壳组件；以及此后分隔所述晶片和外壳组件。
14.一种半导体设备，包括：导电夹，所述导电夹具有一内部容积和环绕通向所述内部容积的开口的凸缘；半导体晶片，具有定位于所述内部容积内的顶部表面和底部表面，所述顶部表面机械地固定到所述导电夹内部的底部表面；固定到所述半导体晶片的底部表面的至少一个底部表面电极；在所述半导体晶片***的至少一部分和所述导电夹的内壁之间的内部间隙；填充所述内部间隙并且具有与所述底部表面电极共面的底部表面的绝缘体；以及至少一个重新定位电极，该电极被固定到至少一个所述底部表面电极并且在所述绝缘体的至少一部分所述底部表面上方延伸，从而提供重新定位表面区域以用于与所述至少一个底部表面电极外部接触。
15.根据权利要求14所述的设备，其进一步包括在所述晶片的底部表面上的第二底部表面电极，该第二底部表面电极与所述底部表面电极间隔开并且共面；以及与所述至少一个重新定位电极横向间隔开的第二重新定位电极，该第二重新定位电极被固定到所述第二底部表面电极并且在所述绝缘体的所述底部表面的至少另一部分上延伸，从而提供重新定位表面区域以用于与所述第二底部表面电极外部连接。
16.根据权利要求14所述的设备，其中所述底部表面电极是镀铜的并且其中所述重新定位电极是可焊接的。
17.根据权利要求15所述的设备，其中所述底部表面电极和所述第二底部表面电极是镀铜的并且其中所述重新定位电极和所述第二重新定位电极是可焊接的。
18.根据权利要求15所述的设备，其中所述内部容积具有小于150微米的深度，并且所述晶片的厚度等于所述内部容积的深度，从而所述底部表面电极和所述凸缘的底部共面。
19.根据权利要求15所述的设备，其中所述晶片为横向导通半导体设备。
20.根据权利要求19所述的设备，其进一步包括在所述重新定位表面区域的至少一部分上方的阻焊膜，以防止在板粘接加工期间焊料从所述重新定位表面区域的重新分布触点桥接到其他暴露的触点。
21.一种多芯片半导体设备，包括：导电夹，所述导电夹具有一内部容积和环绕通向所述内部容积的开口的凸缘；置于所述导电夹内的互相连接的第一半导体晶片和第二半导体晶片；所述第一半导体晶片具有定位于所述内部容积内的顶部表面和底部表面，所述顶部表面的顶部电极电子地并且机械地固定到所述导电夹内部的底部表面；固定到所述第一半导体晶片的底部表面的至少一个底部表面电极；在所述半导体晶片***的至少一部分和所述导电夹的内壁之间的内部间隙；填充所述内部间隙并且具有与所述底部表面电极共面的底部表面的绝缘体；以及至少一个重新定位电极，该电极被固定到所述底部表面电极并且在所述绝缘体的至少部分所述底部表面上方延伸，从而提供重新定位表面区域以用于与底部表面电极外部接触。
22.根据权利要求21所述的设备，其进一步包括在所述晶片的底部上的第二底部表面电极，该第二底部表面电极与所述底部表面电极间隔开并且共面；以及与所述至少一个重新定位电极横向间隔开的第二重新定位电极，该第二重新定位电极被固定到所述第二底部表面电极并且在所述绝缘体的所述底部表面的至少另一部分上延伸，从而提供重新定位表面区域以用于与所述第二底部表面电极外部连接。
23.根据权利要求21所述的设备，其中所述底部表面电极是镀铜的并且其中所述重新定位电极是可焊接的。
24.根据权利要求21所述的设备，其中所述第一半导体晶片是横向导通设备并且所述第二半导体晶片是所述第一半导体晶片的控制设备。
CNB2005800370578A 2004-09-23 2005-09-22 使用蚀刻引线框的半导体设备和半导体封装的制造方法 Active CN100524711C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US61237204P 2004-09-23 2004-09-23
US60/612,372 2004-09-23
US11/231,690 2005-09-21

Publications (2)

Publication Number Publication Date
CN101133490A CN101133490A (zh) 2008-02-27
CN100524711C true CN100524711C (zh) 2009-08-05

Family

ID=39129882

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800370578A Active CN100524711C (zh) 2004-09-23 2005-09-22 使用蚀刻引线框的半导体设备和半导体封装的制造方法

Country Status (1)

Country Link
CN (1) CN100524711C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3065172A1 (en) * 2015-03-06 2016-09-07 Nxp B.V. Semiconductor device

Also Published As

Publication number Publication date
CN101133490A (zh) 2008-02-27

Similar Documents

Publication Publication Date Title
US7235877B2 (en) Redistributed solder pads using etched lead frame
US6350633B1 (en) Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
CN100409443C (zh) 含侧向电气连接的半导体管芯的半导体管芯封装
JP4343158B2 (ja) 半導体デバイスのパッケージ製造方法
KR100516816B1 (ko) 반도체장치의 제조 방법
US6562709B1 (en) Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
TW200818458A (en) Stackable packages for three-dimensional packaging of semiconductor dice
US20060192294A1 (en) Chip scale package having flip chip interconnect on die paddle
CN102652358B (zh) 基于面板的引线框封装方法和装置
EP1137066A3 (en) Semiconductor device and process of production of same
US7439614B2 (en) Circuit device with dummy elements
TWI413210B (zh) 電子裝置封裝及製造方法
JP2013539919A (ja) 半導体モジュールおよび半導体モジュールを製造する方法
US10109564B2 (en) Wafer level chip scale semiconductor package
US6403460B1 (en) Method of making a semiconductor chip assembly
CN100524711C (zh) 使用蚀刻引线框的半导体设备和半导体封装的制造方法
US6551861B1 (en) Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive
CN106684119B (zh) 一种芯片封装结构及其制备方法
US7088004B2 (en) Flip-chip device having conductive connectors
CN107230640A (zh) 具散热座及双增层电路的散热增益型半导体组件及其制法
JP2006237503A (ja) 半導体装置およびその製造方法
US20240096780A1 (en) Multi-level staggered terminal structure and semiconductor package and assembly using the same
JP2023142146A (ja) パッケージ基板、半導体装置
JP4711483B2 (ja) 半導体装置の製造方法
JPH08111432A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: American California

Patentee after: Infineon science and technology Americas

Address before: American California

Patentee before: International Rectifier Corporation