CN114640324A - 一种低功耗周期脉冲产生电路 - Google Patents

一种低功耗周期脉冲产生电路 Download PDF

Info

Publication number
CN114640324A
CN114640324A CN202210157404.6A CN202210157404A CN114640324A CN 114640324 A CN114640324 A CN 114640324A CN 202210157404 A CN202210157404 A CN 202210157404A CN 114640324 A CN114640324 A CN 114640324A
Authority
CN
China
Prior art keywords
circuit
node
mos tube
tube
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210157404.6A
Other languages
English (en)
Inventor
贾艳杰
张正选
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN202210157404.6A priority Critical patent/CN114640324A/zh
Publication of CN114640324A publication Critical patent/CN114640324A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits

Landscapes

  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明涉及一种低功耗周期脉冲产生电路，包括：开关电路、第一节点和第二节点，所述开关电路通过所述第一节点分别与充放电电路和电位上升电路相连；所述第二节点与缓冲电路相连，所述缓冲电路的输出端通过反相电路与所述开关电路的控制端相连；所述电位上升电路用于使所述第二节点的电位快速上升，通过灵活运用衬偏调制效应和集成电路中N阱电位灵活配置的特性，通过隔断缓慢变化的信号下降沿对次级反相器的影响，减小次级反相器的漏电电流实现整体电路的低功耗。

Description

一种低功耗周期脉冲产生电路
技术领域
本发明涉及半导体集成电路技术领域，特别是涉及一种低功耗周期脉冲产生电路。
背景技术
在集成电路领域中经常用到周期性脉冲信号，如需要进行周期性刷新的电路或者采样保持电路中。传统方法可以使用对时钟信号进行分频或者利用环振电路产生周期性信号后再进行信号占空比的调整等实现周期脉冲信号的产生。
利用时钟信号分频产生周期性脉冲的方法需要外部输入一个时钟信号，一方面降低了电路的灵活性(如有些电路无法提供时钟信号)，另一方面对时钟信号进行分频的计数器每周期都会产生动态功耗，当需要产生较长周期的脉冲信号时，这种方法会导致电路的功耗过高。
利用环振电路产生周期性信号的方法不需要外部输入时钟信号，电路较为灵活，但是使用这种方法的电路在产生长周期的脉冲信号时仍然存在功耗过高的问题，因为产生长周期信号的电路不可避免的存在电压缓慢上升或下降的节点，缓慢上升或下降的电压信号会在该节点的下一级反相器中产生泄漏电流，增加了无用功耗导致电路功耗过高。
发明内容
本发明所要解决的技术问题是提供一种低功耗周期脉冲产生电路，能够避免在下一级反相器中产生泄漏电流。
本发明解决其技术问题所采用的技术方案是：提供一种低功耗周期脉冲产生电路，包括：开关电路、第一节点和第二节点，所述开关电路通过所述第一节点分别与充放电电路和电位上升电路相连；所述第二节点与缓冲电路相连，所述缓冲电路的输出端通过反相电路与所述开关电路的控制端相连；所述电位上升电路用于使所述第二节点的电位快速上升，包括第一MOS管、第二MOS管和第三MOS管，所述第一MOS管的栅极与所述第一节点相连，体极和源极均与电源端相连，漏极与所述第二MOS管的源极相连；所述第二MOS管的栅极与所述第一节点相连，体极与所述电源端相连，源极与第一复位电路相连，漏极与所述第三MOS管的源极相连；所述第三MOS管的栅极与所述第一节点相连，体极与源极相连后与第二复位电路相连，漏极与所述第二节点相连；所述第一复位电路和第二复位电路的控制端与所述缓冲电路的输出端相连，所述第二节点还连接有第三复位电路，所述第三复位电路与所述缓冲电路的输出端相连。
所述开关电路通过一个MOS管实现对所述充放电电路的控制。
所述充放电电路包括一个电阻和一个电容，所述电阻的一端与所述第一节点相连，另一端接地；所述电容的一端与所述第一节点相连，另一端接交流地。
所述缓冲电路由偶数个反相器串联构成。
所述第一复位电路包括第一开关管，所述第一开关管的控制端与所述缓冲电路的输出端相连，第一端与所述所述第二MOS管的源极相连，第二端接地，所述第一端和第二端之间还连接有第一电容。
所述第二复位电路包括第二开关管，所述第二开关管的控制端与所述缓冲电路的输出端相连，第一端与所述第三MOS管的源极相连，第二端接地，所述第一端和第二端之间还连接有第二电容。
所述第三复位电路包括第三开关管，所述第三开关管的控制端与所述缓冲电路的输出端相连，第一端与所述第二节点相连，第二端接地。
有益效果
由于采用了上述的技术方案，本发明与现有技术相比，具有以下的优点和积极效果：本发明在基本环振电路的基础上进行改进，通过灵活运用PMOS的衬偏调制效应和集成电路中N阱电位灵活配置的特性，通过隔断缓慢变化的信号下降沿对次级反相器的影响，减小次级反相器的漏电电流实现整体电路的低功耗，并且本发明提出的电路结构便于调整脉冲的周期以及脉冲的占空比，具有广泛的适用性。
附图说明
图1是本发明实施方式的电路图。
具体实施方式
下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。
本发明的实施方式涉及一种低功耗周期脉冲产生电路，如图1所示，包括：开关电路1、第一节点B和第二节点C，所述开关电路1通过所述第一节点B分别与充放电电路2和电位上升电路3相连；所述第二节点C与缓冲电路4相连，所述缓冲电路4的输出端H通过反相电路5与所述开关电路1的控制端相连。
所述电位上升电路3用于使所述第二节点C的电位快速上升，包括第一MOS管MP1、第二MOS管MP2和第三MOS管MP3，所述第一MOS管MP1的栅极与所述第一节点B相连，体极和源极均与电源端VDD相连，漏极与所述第二MOS管MP2的源极相连；所述第二MOS管MP2的栅极与所述第一节点B相连，体极与所述电源端VDD相连，源极与第一复位电路6相连，漏极与所述第三MOS管MP3的源极相连；所述第三MOS管MP3的栅极与所述第一节点B相连，体极与源极相连后与第二复位电路7相连，漏极与所述第二节点C相连；所述第一复位电路6和第二复位电路7的控制端与所述缓冲电路4的输出端相连，所述第二节点C还连接有第三复位电路8，所述第三复位电路8与所述缓冲电路4的输出端相连。
本实施方式中第二MOS管MP2的体极与电源端VDD连通，第二MOS管MP2的源极为X节点，因此第二MOS管MP2存在衬偏调制效应。第三MOS管MP3的体极与源极同为Y节点，因此第三MOS管MP3不存在衬偏调制效应。由于衬偏效应的存在，第二MOS管MP2的阈值电压的绝对值大于第三MOS管MP3的阈值电压的绝对值。
所述开关电路1通过一个MOS管MP0实现对所述充放电电路的控制。MOS管MP0的栅极与反相电路5的输出端A相连，源极与电源端VDD相连，漏极与第一节点B相连。
所述充放电电路2包括一个电阻R和一个电容Cb，所述电阻R的一端与所述第一节点B相连，另一端接地；所述电容Cb的一端与所述第一节点B相连，另一端接交流地，该交流地可以是电源端VDD，也可以是地。本实施方式的电路结构产生的脉冲信号的周期与电阻R和电容Cb的乘积成正比，可以通过调整电阻R或电容Cb来调整脉冲信号的周期。
所述缓冲电路4由偶数个反相器串联构成。本实施方式的电路结构产生的脉冲信号的占空比与偶数个反相器的延时成正比，可以通过调整反相器的数量或者单个反相器的延时来实现对脉冲信号的占空比进行调整。
所述第一复位电路6包括第一开关管MN1，所述第一开关管MN1的控制端与所述缓冲电路4的输出端H相连，第一端与所述所述第二MOS管MP2的源极相连(即与X节点相连)，第二端接地，所述第一端和第二端之间还连接有第一电容Cx。
所述第二复位电路7包括第二开关管MN2，所述第二开关管MN2的控制端与所述缓冲电路4的输出端H相连，第一端与所述第三MOS管MP3的源极相连(即与Y节点相连)，第二端接地，所述第一端和第二端之间还连接有第二电容Cy。
所述第三复位电路8包括第三开关管MN0，所述第三开关管MN0的控制端与所述缓冲电路4的输出端H相连，第一端与所述第二节点C相连，第二端接地。
电路工作时，在每个周期的开始，节点A的电位为VDD，节点B的电位为VDD，节点X和节点Y的电位为GND，节点C的电位为GND，节点H的电位为GND。与节点B相连的电容Cb上的电荷经由电阻R进行放电，节点B的电压逐渐降低，在此过程中，第一MOS管MP1首先开启，并给节点X充电，其次第二MOS管MP2开启，给节点Y充电，最后才是第三MOS管MP3开启，将节点C的电位拉高。因为第二MOS管MP2的阈值电压的绝对值大于第三MOS管MP3的阈值电压的绝对值，因此当节点B的电压降低到足以使第二MOS管MP2开启前，节点Y保持GND电位，第三MOS管MP3保持关断状态。而当节点B的电压降低到足以使第二MOS管MP2开启后，节点Y的电位被拉高，因为第三MOS管MP3的阈值电压的绝对值相比第二MOS管MP2的阈值电压的绝对值低，第三MOS管MP3自一导通就处于较强的导电能力状态，因此节点C的电位会被迅速拉高。综上所述，缓慢变化的节点B的电压传导到节点C时已经恢复为快速上升的信号，因此避免了与节点C相连的下一级缓冲电路4的反相器的漏电，由此可以实现电路的低功耗。
节点C电压上升到缓冲电路4的反相器的阈值翻转点后，再经过偶数个反相器的延时，节点H的电压升高，第三开关管MN0导通，节点C恢复为GND电位，同时节点A的电位下降使得MOS管MP0开启，节点B的电位被拉高，同时节点H的信号上升也会使第一开关管MN1和第二开关管MN2开启，对节点X和节点Y进行复位至GND。
节点C的电位恢复至GND后，再经过偶数个反相器的延时，节点H信号也被拉低，节点A信号升高，MOS管MP0关断，复位过程结束，新一个信号周期开启。
因为此电路始终处于动态变化中，不存在稳定的静态状态，因此该电路结构具有自启动功能，电源上电并且经过一段建立时间后即可正常工作产生稳定的周期脉冲信号。
不难发现，本发明在基本环振电路的基础上进行改进，通过灵活运用PMOS的衬偏调制效应和集成电路中N阱电位灵活配置的特性，通过隔断缓慢变化的信号下降沿对次级反相器的影响，减小次级反相器的漏电电流实现整体电路的低功耗，并且本发明提出的电路结构便于调整脉冲的周期以及脉冲的占空比，具有广泛的适用性。

Claims (7)

1.一种低功耗周期脉冲产生电路，其特征在于，包括：开关电路、第一节点和第二节点，所述开关电路通过所述第一节点分别与充放电电路和电位上升电路相连；所述第二节点与缓冲电路相连，所述缓冲电路的输出端通过反相电路与所述开关电路的控制端相连；所述电位上升电路用于使所述第二节点的电位快速上升，包括第一MOS管、第二MOS管和第三MOS管，所述第一MOS管的栅极与所述第一节点相连，体极和源极均与电源端相连，漏极与所述第二MOS管的源极相连；所述第二MOS管的栅极与所述第一节点相连，体极与所述电源端相连，源极与第一复位电路相连，漏极与所述第三MOS管的源极相连；所述第三MOS管的栅极与所述第一节点相连，体极与源极相连后与第二复位电路相连，漏极与所述第二节点相连；所述第一复位电路和第二复位电路的控制端与所述缓冲电路的输出端相连，所述第二节点还连接有第三复位电路，所述第三复位电路与所述缓冲电路的输出端相连。
2.根据权利要求1所述的低功耗周期脉冲产生电路，其特征在于，所述开关电路通过一个MOS管实现对所述充放电电路的控制。
3.根据权利要求1所述的低功耗周期脉冲产生电路，其特征在于，所述充放电电路包括一个电阻和一个电容，所述电阻的一端与所述第一节点相连，另一端接地；所述电容的一端与所述第一节点相连，另一端接交流地。
4.根据权利要求1所述的低功耗周期脉冲产生电路，其特征在于，所述缓冲电路由偶数个反相器串联构成。
5.根据权利要求1所述的低功耗周期脉冲产生电路，其特征在于，所述第一复位电路包括第一开关管，所述第一开关管的控制端与所述缓冲电路的输出端相连，第一端与所述所述第二MOS管的源极相连，第二端接地，所述第一端和第二端之间还连接有第一电容。
6.根据权利要求1所述的低功耗周期脉冲产生电路，其特征在于，所述第二复位电路包括第二开关管，所述第二开关管的控制端与所述缓冲电路的输出端相连，第一端与所述第三MOS管的源极相连，第二端接地，所述第一端和第二端之间还连接有第二电容。
7.根据权利要求1所述的低功耗周期脉冲产生电路，其特征在于，所述第三复位电路包括第三开关管，所述第三开关管的控制端与所述缓冲电路的输出端相连，第一端与所述第二节点相连，第二端接地。
CN202210157404.6A 2022-02-21 2022-02-21 一种低功耗周期脉冲产生电路 Pending CN114640324A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210157404.6A CN114640324A (zh) 2022-02-21 2022-02-21 一种低功耗周期脉冲产生电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210157404.6A CN114640324A (zh) 2022-02-21 2022-02-21 一种低功耗周期脉冲产生电路

Publications (1)

Publication Number Publication Date
CN114640324A true CN114640324A (zh) 2022-06-17

Family

ID=81945642

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210157404.6A Pending CN114640324A (zh) 2022-02-21 2022-02-21 一种低功耗周期脉冲产生电路

Country Status (1)

Country Link
CN (1) CN114640324A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024012250A1 (zh) * 2022-07-15 2024-01-18 北京比特大陆科技有限公司 逻辑控制电路、触发器及脉冲产生电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024012250A1 (zh) * 2022-07-15 2024-01-18 北京比特大陆科技有限公司 逻辑控制电路、触发器及脉冲产生电路

Similar Documents

Publication Publication Date Title
US7427889B2 (en) Voltage regulator outputting positive and negative voltages with the same offsets
CN108390556B (zh) 一种电荷泵电路
KR101504587B1 (ko) 음 전원전압 발생회로 및 이를 포함하는 반도체 집적회로
US20190190503A1 (en) Comparator and Relaxation Oscillator
CN102324912A (zh) 电流控制振荡器
KR20100008503A (ko) Ｒｃ 발진기
CN114640324A (zh) 一种低功耗周期脉冲产生电路
CN112583355B (zh) 高精度张弛振荡器
US9973081B1 (en) Low-power low-duty-cycle switched-capacitor voltage divider
CN206432966U (zh) Rc振荡电路
CN115276615B (zh) 一种输出无毛刺的低占空比误差的时钟信号倍频电路
CN108599745B (zh) 单电容占空比可控振荡器
US7834657B1 (en) Inverter circuit with compensation for threshold voltage variations
CN107196606B (zh) 一种振荡器
JP6763661B2 (ja) 発振回路
CN110943713A (zh) 一种脉宽频率可调节cmos环形振荡器
CN110943496B (zh) 一种充放电电路及振荡器
CN115664382B (zh) 振荡器电路
CN219372408U (zh) 一种上电复位电路和集成电路
CN110943497B (zh) 一种充放电电路及振荡器
CN113258878B (zh) 振荡器
US11683010B2 (en) Oscillation circuit
US10658011B2 (en) Voltage generating system, voltage generating circuit and associated method
CN117254775B (zh) 一种自偏置振荡电路
CN108932006B (zh) 位准转换电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination