CN100472797C - 显示面板 - Google Patents

显示面板 Download PDF

Info

Publication number
CN100472797C
CN100472797C CNB2005800157971A CN200580015797A CN100472797C CN 100472797 C CN100472797 C CN 100472797C CN B2005800157971 A CNB2005800157971 A CN B2005800157971A CN 200580015797 A CN200580015797 A CN 200580015797A CN 100472797 C CN100472797 C CN 100472797C
Authority
CN
China
Prior art keywords
electrode
pixel
layer
light
interconnection line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005800157971A
Other languages
English (en)
Other versions
CN1954438A (zh
Inventor
白崎友之
尾崎刚
小仓润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soras Oled
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=35585813&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN100472797(C) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN1954438A publication Critical patent/CN1954438A/zh
Application granted granted Critical
Publication of CN100472797C publication Critical patent/CN100472797C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

一种显示面板，其包括具有多个像素的晶体管阵列衬底(50)，该晶体管阵列衬底按照对每个像素提供多个晶体管的方式形成，每个晶体管具有栅极(21g，23g)、栅极(21，23)绝缘膜(31)，源极(21c，23c)以及漏极(21d，23d)。多个按照彼此平行的方式排列的互连线路(89，90，91)按照向晶体管阵列衬底的表面突出的方式形成。为每个像素设置了多个像素电极(20a)，其沿着互连线路设置于晶体管阵列衬底表面上的互连线路之间。多个光发射层(20b)中的每一个都形成在每一个像素电极之上。相对电极(20c)堆叠在光发射层之上。

Description

显示面板
发明领域
本发明涉及一种使用了光发射元件的显示面板。
技术背景
有机电致发光显示面板可以粗略地分为被动驱动类型和有源矩阵驱动类型。有源矩阵驱动类型的有机电致发光显示面板相对于那些被动驱动的类型来说更加优越，是因为其高对比度和高分辨率。在传统的对有源矩阵显示类型的有机电致发光显示面板的描述中，比如日本专利申请公开号8-330600所述那样，在每个像素中设置了有机电致发光单元(下面称作有机EL单元)；在把与图像数据对应的电压信号提供至其栅极时，向有机EL单元提供电流的驱动晶体管；实施开关切换的开关晶体管，其将与图像数据对应的电压信号提供至驱动晶体管的栅极。在该有机电致发光显示面板中，当选择扫描线时，则该开关晶体管导通。此时，代表亮度级别的电压通过信号线施加至驱动晶体管的栅极。驱动晶体管导通。具有与上述栅极电压电平相对应量级的驱动电流从电源通过驱动晶体管的从漏极至源极的通路施加至有机EL单元。该有机EL单元以与电流大小对应的亮度发出光亮。在从扫描线选择结束到下次扫描线选择的期间，始终保持驱动晶体管的栅极电压电平，即使开关晶体管截止之后也是如此。因此，有机EL单元以对应于该驱动电流大小的亮度发光，而驱动电流大小则对应于该电压。
为了驱动有机电致发光显示面板，在其***设置了驱动电路用来向设于有机电致发光显示面板上的扫描线、信号线以及电源线施加电压。
在传统的有源矩阵驱动类型的有机电致发光显示面板中，像电源线这样用来向有机EL单元提供电流的互连线路是用诸如开关晶体管或者驱动晶体管那样的薄膜晶体管材料，以薄膜晶体管成型步骤同时进行成型的。更具体地说，在有机电致发光显示面板的制造中，经受光刻而得到作为薄膜晶体管预期电极的导电薄膜，对其进行蚀刻来从该导电薄膜形成薄膜晶体管的电极。同时，也形成了与电极相连的互连线路。据此，在互连线路是从导电薄膜形成而来的时候，该互连线路的厚度也与薄膜晶体管相同。
然而，薄膜晶体管的电极是假定其功能为晶体管而设计的。换句话说，该电极并不是作为假定其将用于向光发射元件提供电流而设计的。因此，该薄膜晶体管确实(literally)是很薄的。如果从该互连线路向多个光发射元件提供电流，则会产生电压降，或者由于互连线路的电阻情况来使得该电流流过该互连线路被延迟。为了抑制电压降或者互连线路延迟，优选使互连线路的电阻较低。如果通过制作一个较厚的金属层来当作晶体管的源极和漏极电极，或者制作一个较厚的当作栅极电极厚的部分的金属层，或者成型出相当宽的金属层使得其足以让电流流过该金属层的方式，来降低互连线路的阻抗，那么从正上方观察，该互连线路与其它互连线路或者导体的交叠区域就增加了，其间就产生了寄生电容。这种情况阻碍了电流流动。换句话说，在从晶体管阵列衬底一侧发射EL光的所谓底部发光结构中，从EL单元发射的光被互连线路所遮蔽，结果是降低了开口率，也即光发射区域的比率。如果增厚薄膜晶体管栅极电极的厚度来降低阻抗，那么用来消除栅极电极级差(step)的平坦化膜(当薄膜晶体管具有比如交错倒转结构的时候，其与栅极绝缘膜相对应)也必须形成得较厚。这种情况可能导致晶体管特性发生较大改变。当将源极和漏极电极形成得较厚的时候，会降低源极和漏极电极的蚀刻精度。这种情况也可能对晶体管特性产生不利影响。
发明内容
本发明的一个目的是在令人满意地驱动光发射元件的同时抑制任何电压降和信号延迟。
对应于本发明第一个方面的显示面板包括：具有多个像素的晶体管阵列衬底，该晶体管阵列衬底按照对每个像素提供多个晶体管的方式形成，每个晶体管具有栅极、栅极绝缘膜，源极以及漏极；
多个按照彼此平行的方式排列的互连线路，其按照向晶体管阵列衬底的表面突出的方式形成；
对每个像素设置的多个像素电极，其沿着互连线路，阵列分布于晶体管阵列衬底表面上的互连线路之间；
每一个都形成在每一个像素电极之上的多个光发射层；以及
堆叠在光发射层之上的相对电极，
其中所述多个晶体管包括：其源极和漏极之一与所述像素电极相连的驱动晶体管，在所述驱动晶体管的漏极和源极之间提供写入电流的开关晶体管，在光发射期间保持所述驱动晶体管栅极和源极之间电压的保持晶体管，
其中所述多个互连线路包括：至少一个与所述驱动晶体管源极和漏极中的另一个相连的馈送互连线路，选择开关晶体管的选择互连线路，以及与所述相对电极连接的公共互连线路。
对应于本发明第二个发面的显示面板包括：多个像素电极；
分别提供给所述多个像素电极的多个光发射层；
分别提供给所述多个光发射层的相对电极；
与所述多个像素电极分别相连的多个驱动晶体管；
多个开关晶体管，其每一个都在其与所述多个驱动晶体管之中所对应的一个驱动晶体管的漏极和源极之间提供写入电流；
多个保持晶体管，其每一个都保持其与所述多个驱动晶体管之中所对应的一个驱动晶体管的栅极和源极之间的电压；
多个由导电层制成的馈送互连线路，该导电层不同于用于所述多个驱动晶体管、所述多个开关晶体管以及所述多个保持晶体管源极、漏极和栅极的层，而且该馈送互连线路与所述多个驱动晶体管的漏极相连；
多个选择互连线路，其每一个用于选择开关晶体管；以及
多个公共互连线路，其每一个都与相对电极连接。
对应于本发明第三个方面的显示面板包括：多个像素电极；
提供给每个所述多个像素电极的光发射层；
提供给光发射层的相对电极；
与所述多个像素电极的每一个相连的驱动晶体管；
开关晶体管，其在驱动晶体管的源极和漏极之间提供写入电流；
保持晶体管，其保持驱动晶体管的源极和栅极之间的电压；
选择开关晶体管的选择互连线路；
由导电层制成的公共互连线路，该导电层不同于用作源极和漏极的层，也不同于用作驱动晶体管、选择晶体管和保持晶体管的栅极的层，而且该公共互连线路与相对电极相连；以及
由导电层制成的馈送互连线路，该导电层不同于用作所述多个驱动晶体管、开关晶体管和保持晶体管的源极、漏极和栅极的层，而且该馈送互连线路与驱动晶体管的漏极相连，并且其厚度厚于公共互连线路。
对应于本发明第四个方面的显示面板包括：晶体管阵列衬底，其按照对每一个像素提供多个晶体管的方式形成，每个晶体管具有栅极、栅极绝缘膜以及源极/漏极；
在晶体管阵列衬底上按照多个行方式提供的多个像素电极；
在第一行上每个所述多个像素电极上提供的用于发射作为第一种颜色的光的第一光发射层；
在第二行上每个所述多个像素电极上提供的用于发射作为第二种颜色的光的第二光发射层；
在第三行上每个所述多个像素电极上提供的用于发射作为第三种颜色的光的第三光发射层；
设置在第一光发射层、第二光发射层和第三光发射层上的相对电极；
选择所述多个晶体管中的至少一个的选择互连线路，其相对于第一光发射层、第二光发射层和第三光发射层具有更高的顶部；
与相对电极连接的公共互连线路，其相对于第一光发射层、第二光发射层和第三光发射层具有更高的顶部；以及
与所述多个晶体管的所述多个像素电极相连的馈送互连线路，其相对于第一光发射层、第二光发射层和第三光发射层具有更高的顶部。
根据本发明，由于能够将互连线路制作的较厚，所以能够降低互连线路的阻抗。当降低了互连线路阻抗的时候，就能抑制信号延迟和电压降。
附图简述
图1是表示显示面板1的四个像素的平面图；
图2是显示面板1的子像素P的等效电路图；
图3是红色子像素Pr的电极的平面视图；
图4是绿色子象素Pg的电极的平面视图；
图5是蓝色子象素Pb的电极的平面视图；
图6是在图3～5中从VI—VI线剖开的剖面图；
图7是用于解释显示面板1的驱动方法的时序图；
图8是用于解释显示面板1的另一个驱动方法的时序图；
图9是展示每个子像素的驱动晶体管23和有机EL单元20的电流相对于电压的特性的图；
图10是展示一个32英寸显示面板1的馈送互连线路90以及公共互连线路91的最大电压降和互连线路电阻率ρ/截面积S两者之间相互关系的图；
图11是展示一个32英寸显示面板1的馈送互连线路90和公共互连线路91的截面积和电流密度的相互关系的图；
图12是展示一个40英寸显示面板1的馈送互连线路90以及公共互连线路91的最大电压降和互连线路电阻率ρ/截面积S两者之间相互关系的图；以及
图13是展示一个40英寸显示面板1的馈送互连线路90以及公共互连线路91的截面积和电流密度的相互关系的图。
发明详述
本发明的最佳实施例将参考附图进行如下说明。关于本发明实施中的各种技术上优选的限制也被加入各个实施例中在下面进行说明。但是，本发明的宗旨和范围并不限于如下的实施例和说明实例。在如下描述中，术语“电致发光”简写为EL。
[显示面板平面布局]
图1是展示了在以有源矩阵驱动方法操作的显示面板1中，设置于绝缘衬底2上的多个像素3中相邻四个的示意性平面视图。在显示面板1中，对于在列方向上的像素，多个红色子像素Pr是阵列分布在水平方向上的(行方向)。多个绿色子像素Pg阵列分布在水平方向上。多个蓝色子像素Pb阵列分布在水平方向上。至于在垂直方向(列方向)上的排列顺序，是按照红色子像素Pr，绿色子像素Pg，以及蓝色子像素Pb的顺序反复排列的。一个红色子像素Pr像点、一个绿色子像素Pg像点以及一个蓝色子像素Pb像点合起来形成一个像素3。这样的像素3阵列分布成矩阵形式。在如下说明中，用子像素P代表红色子像素Pr，绿色子像素Pg和蓝色子像素Pb中的任意一个。子像素P的说法适用于所有的红色子像素Pr，绿色子像素Pg和蓝色子像素Pb。
垂直方向上所连接的三个信号线Yr，Yg和Yb形成一组。这三个信号线Yr，Yg和Yb的组合称为信号线组4。在每个信号线组4中，三个信号线Yr，Yg和Yb设置为彼此接近。相邻的信号线组4之间的间距要比每个信号线组4中相邻的信号线Yr，Yg和Yb之间的间距宽。在垂直方向上对应于一列像素3提供一个信号线组4。也就是说，在垂直方向上成一列分布的子像素Pr，Pg和Pb分别与一个信号线组4中的信号线Yr，Yg和Yb相连。
第一信号线Yr向垂直方向上像素3列的所有红色子像素Pr提供信号。第二信号线Yg向垂直方向上像素3列的所有绿色子像素Pg提供信号。第三信号线Yb向垂直方向上像素3列的所有蓝色子像素Pb提供信号。
在水平方向上设置有多个扫描线X。多个供给线Z，多个选择互连线路89，多个馈送互连线路90以及多个公共互连线路91设置成与扫描线X平行。在水平方向上与一行像素3对应地设置了一个扫描线X，一个供给线Z，一个馈送互连线路90，一个选择互连线路89以及一个公共互连线路91。更具体地说，公共互连线路91设置在垂直方向上相邻的红色子像素Pr和绿色子像素Pg之间。扫描线X和选择互连线路89设置在垂直方向上相邻的绿色子像素Pg和蓝色子像素Pb之间。供给线Z和馈送互连线路90设置在蓝色子像素Pb和相邻像素3的红色子像素Pr之间。选择互连线路89和馈送互连线路90厚度相同。
扫描线X向水平方向上配置成一行的像素3的所有子像素Pr，Pg和Pb提供信号。供给线Z同样向水平方向上配置成一行的像素3的所有子像素Pr，Pg和Pb提供信号。
当从上方观察时，选择互连线路89与扫描线X在设置方向上重叠并且就这样与扫描线X电连接。馈送互连线路90与供给线Z在设置方向上重叠并且就这样与供给线Z电连接。
子像素Pr，Pg和Pb中每个的颜色取决于从有机EL单元20(图2)所发出的光线的颜色(后面一会儿说明)。由图1中水平方向上的矩形长度所代表的每个子像素Pr，Pg和Pb的位置，表明了被当作有机EL单元20正极的子像素电极20a的位置(图2)。更具体地说，当从上方观察整个显示面板1时，多个子像素电极20a阵列分布成矩阵。一个子像素P像点由一个子像素电极20a决定。因此，多个子像素电极20a在水平方向上排列于馈送互连线路90和相邻的公共互连线路91之间。所述多个子像素电极20a在水平方向上阵列排列于公共互连线路91和相邻的选择互连线路89之间。所述多个子像素电极20a在水平方向上阵列排列于选择互连线路89和相邻的馈送互连线路90之间。当具有足够厚度而不会导致产生寄生电容的绝缘膜***至信号线组4和电极或者位于信号线组4之上的互连线路之间时，从上方观察的话，信号线组4可以和与其连接的子像素电极20a重叠。另外，从上方观察的话，信号线组4还可以和相邻于连接至该信号线组4的子像素的一个子像素的子像素电极20a重叠。当该显示面板1具有底部发光结构时，信号线组4优选为从上方观察时不与子像素电极20a重叠。
当m和n是整数(m≥2，n≥2)，m个像素3阵列分布于垂直方向上，而n个像素3阵列分布于水平方向上。子像素电极20a在数量上相当于一列的子像素，也就是说，在垂直方向上阵列分布了(3×m)个子像素电极20a。子像素电极20a在数量上相当于一行的子像素，也就是说，在水平方向上阵列分布了n个子像素电极20a。此时，设置了n个信号线组4，m个扫描线X，m个供给线Z，m个选择互连线路89，m个馈送互连线路以及m个公共互连线路91。选择互连线路89，馈送互连线路90和公共互连线路91的总数是(3×m)，而且它们还被当作分隔壁以用来避免含有机化合物的溶液的泄漏，作为预期的由一行子像素形成的有机EL单元20(在后面将进行描述)的有机EL层20b。为了对于每一行子像素将所有的行中含有机化合物的溶液分隔开，选择互连线路89，馈送互连线路90和公共互连线路91的总数必须是(3×m+1)。为了实现上述方案，必须设置一个在行方向上与选择互连线路89，馈送互连线路90和公共互连线路91平行的、而且与公共互连线路91具有同样的高度和长度的第(3×m+1)个分隔伪(dummy)互连线路。选择互连线路89，馈送互连线路90和公共互连线路91被用作分隔壁，它们的顶部要高于有机EL层20b和含有机化合物的溶液的液面。
[子像素电路配置]
下面参考图2中的等效电路图对第一至第三子像素Pr，Pg和Pb的电路配置进行说明。所有的子像素Pr，Pg和Pb具有相同的配置。有机EL单元20中，为一个子像素Pi，j提供了第一至第三N—沟道无定形硅薄膜晶体管(下文中简称为晶体管)21，22和23以及电容24。下文中，第一晶体管21将被称作开关晶体管21，第二晶体管22将被称作保持晶体管22，第三晶体管23将被称作驱动晶体管23。在图2以及如下描述中，红色子像素Pr的信号线Y代表图1中的信号线Yr，绿色子像素Pg的信号线Y代表图1中的信号线Yg，蓝色子像素Pb的信号线Y代表图1中的信号线Yb。
在开关晶体管21中，源极21s电连接至信号线Yj。漏极21d电连接至有机EL单元20的子像素电极20a，驱动晶体管23的源极23s和电容24的上部电极24B。栅极21g电连接至保持晶体管22的栅极22g，扫描线Xi以及选择互连线路89。
在保持晶体管22中，源极22s电连接至驱动晶体管23的栅极23g和电容24的下部电极24A。漏极22d电连接至驱动晶体管23的漏极23d和供给线Zi。栅极22g电连接至开关晶体管21的栅极21g和扫描线Xi。
在驱动晶体管23中，源极23s电连接至有机EL单元20的子像素电极20a，开关晶体管21的漏极21d和电容24的电极24B。漏极23d电连接至保持晶体管22的漏极22d和供给线Zi。栅极23g电连接至保持晶体管22的源极22s和电容24的下部电极24A。
被当作有机EL单元20阴极的相对电极20c电连接至公共互连线路91。
所有红色子像素Pr的开关晶体管21的源极21s在垂直方向上排列成一行，并电连接至公共信号线Yr。所有绿色子像素Pg的开关晶体管21的源极21s在垂直方向上排列成一行，并电连接至公共信号线Yg。所有蓝色子像素Pb的开关晶体管21的源极21s在垂直方向上排列成一行，并电连接至公共信号线Yb。
排列在水平方向上的一行像素3的所有子像素Pr，Pg和Pb的开关晶体管21的栅极21g，电连接至公共扫描线X。排列在水平方向上的一行像素3的所有子像素Pr，Pg和Pb的保持晶体管22的栅极22g，电连接至公共扫描线X。排列在水平方向上的一行像素3的所有子像素Pr，Pg和Pb的保持晶体管22的漏极22d，电连接至公共供给线Z。排列在水平方向上的一行像素3的所有子像素Pr，Pg和Pb的驱动晶体管23的漏极23d，电连接至公共供给线Z。
[像素平面布局]
参考如图3～5对像素3的平面布局进行说明。图3是主要表示红色子像素Pr的电极的平面视图。图4是主要表示绿色子像素Pg的电极的平面视图。图5是主要表示蓝色子像素Pb的电极的平面视图。为了图示方便，在图3～5中并没有图示出有机EL单元20的子像素电极20a和相对电极20c。
如图3所示，从上方观察红色子像素Pr，驱动晶体管23沿着供给线Z和馈送互连线路90设置。开关晶体管21沿着公共互连线路91设置。保持晶体管22设置在靠近供给线Z的红色子像素Pr的一个角上。
如图4所示，从上方观察绿色子像素Pg，驱动晶体管23沿着公共互连线路91设置。开关晶体管21沿着扫描线X和选择互连线路89设置。保持晶体管22设置在靠近公共互连线路91的绿色子像素Pg的一个角上。
如图5所示，从上方观察蓝色子像素Pb，驱动晶体管23沿着扫描线X设置。开关晶体管21沿着供给线Z和下一行的馈送互连线路90设置。保持晶体管22设置在靠近扫描线X的蓝色子像素Pb的一个角上。
如图3～5所示，在所有的子像素Pr，Pg和Pb中，电容24都沿着下一列的信号线组4设置。
当从上方观察，且仅关注整个显示面板1中所有子像素Pr，Pg和Pb的开关晶体管21时，多个开关晶体管21排列成矩阵。当仅关注所有子像素Pr，Pg和Pb的保持晶体管22时，多个保持晶体管22排列成矩阵。当仅关注所有子像素Pr，Pg和Pb的驱动晶体管23时，多个驱动晶体管23排列成矩阵。
[显示面板的层结构]
参考附图6对显示面板1的层结构进行说明。附图6是沿着图3～5中VI—VI线的剖面图。
显示面板1是通过将各种层堆叠在光学透明的绝缘衬底2上形成的。该绝缘衬底2具有柔性片状或者硬板状。
首先对第一至第三晶体管21～23的层结构进行说明。如图6所示，开关晶体管21包括：栅极21g，栅极绝缘膜31的一部分，半导体膜21c，沟道保护膜21p，掺杂半导体膜21a和21b，漏极21d以及源极21s。栅极21g形成在绝缘衬底2上。栅极绝缘膜31的一部分形成在栅极21g上。半导体膜21c通过栅极绝缘膜31的一部分与栅极21g相对。沟道保护膜21p形成在半导体膜21c的中央部分上。掺杂半导体膜21a和21b形成在半导体膜21c的两个端部上，相互分离隔开并且与沟道保护膜21p部分重叠。漏极21d形成在掺杂半导体膜21a上。源极21s形成在掺杂半导体膜21b上。漏极21d和源极21s既可以是单层结构也可以是包括2层或者更多层的层结构。
驱动晶体管23包括：栅极23g，栅极绝缘膜31的一部分，半导体膜23c，沟道保护膜23p，掺杂半导体膜23a和23b，漏极23d和源极23s。栅极23g形成在绝缘衬底2上。栅极绝缘膜31的一部分形成在栅极23g上。半导体膜23c通过栅极绝缘膜31的一部分与栅极23g相对。沟道保护膜23p形成在半导体膜23c的中央部分上。掺杂半导体膜23a和23b形成在半导体膜23c的两个端部上，相互分离隔开并且与沟道保护膜23p部分重叠。漏极23d形成在掺杂半导体膜23a上。源极23s形成在掺杂半导体膜23b上。当像图3～5所示那样从上方观察时，驱动晶体管23形成交叉指形以使得沟道宽度更大。漏极23d和源极23s既可以是单层结构也可以是包括2层或者更多层的层结构。
保持晶体管22具有与驱动晶体管23相同的层结构，其剖面视图并没有示出。对于所有的子像素Pr，Pg和Pb，开关晶体管21，保持晶体管22和驱动晶体管23具有如上所述相同的层结构。
下面对电容24的层结构进行说明(图3～5)。电容24包括：下部电极24A，栅极绝缘膜31的一部分以及上部电极24B。下部电极24A直接形成在绝缘衬底2上。栅极绝缘膜31形成在下部电极24A上。上部电极24B通过栅极绝缘膜31的一部分与下部电极24A相对。对于所有的子像素Pr，Pg和Pb，电容24具有如上所述相同的层结构。
下面参考附图3～6对晶体管21～23的层以及电容24，信号线Y，扫描线X，和供给线Z之间的关系进行说明。
所有子像素Pr，Pg和Pb的连接线96，开关晶体管21的栅极21g，保持晶体管22的栅极22g，驱动晶体管23的栅极23g，电容24的下部电极24A以及所有的信号线Yr，Yg和Yb都是利用光刻方法和蚀刻方法，通过在绝缘衬底2的整个表面上成型形成导电膜的方式形成的。下文中，作为连接线96，开关晶体管21的栅极21g，保持晶体管22的栅极22g，驱动晶体管23的栅极23g，电容24的下部电极24A以及信号线Yr，Yg和Yb的基础的导电膜将被认为是栅极层。
栅极绝缘膜31是对于所有子像素Pr，Pg和Pb的第一至第三晶体管21，22，23和电容24共同的绝缘膜，其形成在整个表面上。因此，栅极绝缘膜31覆盖了晶体管21，22，23的栅极21g，22g，23g，电容24的下部电极24A和信号线Yr，Yg和Yb。
所有子像素Pr，Pg和Pb的晶体管21，22，23的漏极21d，22d，23d和源极21s，22s，23s，电容24的上部电极24B以及所有的扫描线X和供给线Z都是利用光刻方法和蚀刻方法，通过在栅极绝缘膜31的整个表面上成型形成导电膜的方式形成的。下文中，作为开关晶体管21的漏极21d和源极21s，保持晶体管22的漏极22d和源极22s，驱动晶体管23的漏极23d和源极23s，电容24的上部电极24B，扫描线X和供给线Z的基础的导电膜将被认为是漏极层。
对于每一个像素3，在栅极绝缘膜31的与扫描线X重叠的部分上形成一个接触孔92。每个子像素Pr，Pg和Pb的开关晶体管21的栅极21g和保持晶体管22的栅极22g都通过该接触孔92电连接至扫描线X。对于每一个子像素P，在栅极绝缘膜31与信号线Y重叠的部分上形成另一个接触孔94。在所有子像素Pr，Pg和Pb中，开关晶体管21的源极21s通过该接触孔94电连接至信号线Y(即，导线埋设于该孔中)。对于每个子像素P，在栅极绝缘膜31的与下部电极24A重叠的部分处形成一个接触孔93。在所有的子像素Pr，Pg和Pb中，保持晶体管22的源极22s电连接至驱动晶体管23的栅极23g和电容24的下部电极24A。
在红色子像素Pr中，第二和第三晶体管22，23的漏极22d，23d与供给线Z集成在一起。在绿色子像素Pg和蓝色子像素Pb中，晶体管22，23的漏极22d，23d则是相对于供给线Z分开设置。晶体管22，23的漏极22d，23d以如下方式电连接至供给线Z。
对一个像素3设置了一个连接线96用来在垂直方向上穿过像素3。该连接线96是通过在栅极层上成型的方式形成，其由栅极绝缘膜31所覆盖。在栅极绝缘膜31的供给线Z与连接线96重叠的位置处形成接触孔97。该连接线96通过接触孔97电连接至供给线Z。在绿色子像素Pg中，在栅极绝缘膜31的连接线96与驱动晶体管23漏极23d重叠的位置处形成接触孔98。连接线96通过接触孔98电连接至驱动晶体管23的漏极23d。在蓝色子像素Pb中，在栅极绝缘膜31的连接线96与驱动晶体管23漏极23d重叠的位置处形成接触孔99。连接线96通过接触孔99电连接至驱动晶体管23的漏极23d。在绿色子像素Pg和蓝色子像素Pb这两者中，晶体管22，23的漏极22d，23d都通过连接线96电连接至供给线Z和馈送互连线路90。
所有子像素Pr，Pg和Pb的开关晶体管21，保持晶体管22，驱动晶体管23和所有的扫描线X、供给线Z都被由氮化硅或者氧化硅所制成的，在整个表面上形成的保护绝缘膜32所覆盖。该保护绝缘膜32在与扫描线X和供给线Z重叠处分割成矩形。关于这一点将在后面详细叙述。
在保护绝缘膜32上还形成平坦化膜33，使得通过该平坦化膜33消除第一至第三晶体管21，22，23，扫描线X和供给线Z的三维图形。也就是说，平坦化膜33的表面是平坦的。该平坦化膜33是通过固化像聚酰亚胺那样的感光树脂形成的。该平坦化膜33在与扫描线X和供给线Z重叠处分割成矩形。关于这一点将在后面详细叙述。
为了将显示面板1用作底部发光类型，即，将绝缘衬底2当作显示屏，需要用透明材料来制作栅极绝缘膜31，保护绝缘膜32和平坦化膜33。从绝缘衬底2到平坦化膜33的层状结构称为晶体管阵列衬底50。
在平坦化膜33的表面上形成与扫描线X平行的绝缘线61，即，在晶体管阵列衬底50之上，红色子像素Pr和绿色子像素Pg之间。该绝缘线61是通过固化像聚酰亚胺那样的感光树脂而形成的。在绝缘线61上形成比该绝缘线61更窄的公共互连线路91。由于该公共互连线路91是通过电镀法形成的，所以其远厚于信号线Y，扫描线X和供给线Z，并且其还从平坦化膜33的表面向上突出。该公共互连线路91优选包括至少铜、铝、金和镍之一。
在每个公共互连线路91的表面上都形成具有排水性/排油性的液体排斥导电层55。该液体排斥导电层55是在公共互连线路91的表面上，通过从用化学式(1)表示的三氨基-三硫醇(triazyl-trithiol)的硫醇基(—SH)中减少和消除氢原子(H)，并氧化和吸附硫原子(S)的方法来形成的。
Figure C200580015797D00201
该液体排斥导电层55是一个规则配置于公共互连线路91表面上的三氨基-三硫醇分子层构成的膜。因此，该液体排斥导电层55具有非常低的阻抗和电导率。为了让排水性/排油性更高，还可以用烷基氟基替代了一个或者两个硫醇基的三氨基-三硫醇来替代三氨基-三硫醇。
形成在保护绝缘膜32和平坦化膜33上的，展开并沿着水平方向延伸的槽34在与供给线Z重叠的区域，穿透了这两个膜。形成在保护绝缘膜32和平坦化膜33上的，展开并沿着水平方向延伸的槽35在与扫描线X重叠的区域，穿透了这两个膜。保护绝缘膜32和平坦化膜33被槽34和35分成了多个矩形。由于馈送互连线路90埋设在槽34中，所以馈送互连线路90在槽34中形成在供给线Z之上，而且电连接至供给线Z。由于选择互连线路89埋设在槽35中，所以选择互连线路89在槽35中形成在扫描线X之上，而且电连接至扫描线X。
由于选择互连线路89和馈送互连线路90是通过电镀法形成的，所以要比信号线Y，扫描线X和供给线Z厚的多。选择互连线路89和馈送互连线路90的厚度要大于保护绝缘膜32和平坦化膜33的总厚度，所以选择互连线路89和馈送互连线路90从平坦化膜33的上表面向上突出。选择互连线路89和馈送互连线路90都优选包括铜、铝、金和镍中的至少一个。在选择互连线路89的一部分的外表面上，还形成具有排水性和/或排油性的疏水绝缘膜53，其从膜33延伸而来。在馈送互连线路90的一部分的外表面上，还形成具有排水性和/或排油性的疏水绝缘膜54，其从膜33延伸而来。
多个子像素电极20a以排列成矩阵的方式配置于平坦化膜33的上表面上，即，晶体管阵列衬底50的上表面上。子像素电极20a是利用光刻法和蚀刻，通过在平坦化膜33的整个表面上成型形成的透明导电膜的方式来形成的。
子像素电极20a是当作有机EL单元20的阳极使用的电极。更具体地说，子像素电极20a优选具有相对高的功函数，以便空穴能够有效地注入有机EL层20b(将在后面说明)。在底部发光结构中，子像素电极20a相对于可见光是透明的。子像素电极20a是通过使用比如：氧化铟锡(ITO)，氧化铟锌，氧化铟(In2O3)，氧化锡(SnO3)，氧化锌(ZnO)或者氧化镉锡(CTO)作为主要成分来形成的。
要将显示面板1当作顶部发光类型来使用的话，也就是说要将绝缘衬底2的对置面当作显示屏的时候，优选在子像素电极20a和平坦化膜33之间形成具有高电导率和高可见光反射系数的反射膜。可选择的是，优选将子像素20a本身制成反射电极。
对于每一个子像素P像点，在平坦化膜33和保护绝缘膜32中的与子像素电极20a重叠的部分处，形成一个接触孔88。将导电垫埋设在该接触孔88中。在所有子像素Pr，Pg和Pb的每一个中，子像素20a都电连接至电容24的上部电极24B，开关晶体管21的漏极21d和驱动晶体管23的源极23s。
在子像素电极20a之上形成有机EL单元20的有机EL层20b。该有机EL层20b是一个具有很宽感应度(sense)的光发射层。该有机EL层20b含有被当作有机化合物的光发射材料(荧光体)。该有机EL层20b具有双层的结构，其中从子像素电极20a开始，依序形成有一个空穴传输层和一个具有狭窄感应度的光发射层。该空穴传输层是通过以PEDOT(聚噻吩)当作导电聚合物以及PSS(聚磺苯乙烯)当作掺杂物来制成的。该具有狭窄感应度的光发射层是由多芴基(polyfluorene-based)光发射材料制成的。
在红色子像素Pr中，有机EL层20b发出红光。在绿色子像素Pg中，有机EL层20b发出绿光。在蓝色子像素Pb中，有机EL层20b发出蓝光。
有机EL层20b是独立提供给每个子像素电极20a的。当从上方观察的时候，所述多个有机EL层20b排列成矩阵状。在馈送互连线路90和公共互连线路91之间排列在水平方向上的一行的所有子像素是红色子像素Pr。因此，在馈送互连线路90和公共互连线路91之间的排列在水平方向上的所述多个子像素电极20a可由用于红色光发射的公共有机EL层20b所覆盖，该层在水平方向上呈长带状。此时，该有机EL层20b具有这样一种电阻，其使得没有电流流至与在水平方向上相邻的有机EL层20b中。同样的，在公共互连线路91和选择互连线路89之间排列在水平方向上的多个子像素电极20a由用于绿色光发射的公共有机EL层20b所覆盖，其在水平方向上呈长带状。在选择互连线路89和下一行(一行之后的)馈送互连线路90之间的，排列成水平方向上的一条直线的预定行的多个子像素电极20a由用于蓝色光发射的公共有机EL层20b所覆盖，其在水平方向上呈长带状。
该有机EL层20b是在覆上一个疏水绝缘膜54和液体排斥导电层55之后通过湿敷法(比如：墨水喷射法)形成的。此时，将含有有机化合物的含有机化合物溶液当作一个预期的有机EL层20b，并施加至子像素电极20a。该含有机化合物溶液的液面水平高于绝缘线61的顶部。在垂直方向上相邻的子像素电极20a之间形成其高度远高于绝缘线61高度的厚选择互连线路89，馈送互连线路90和公共互连线路91，向晶体管阵列衬底50的表面突出。因此，避免了将施加至子像素电极20a的含有机化合物溶液泄漏至垂直方向上相邻的子像素电极20a。另外，分别用疏水绝缘膜53，疏水绝缘膜54和具有排水性和/或排油性的液体排斥导电层55覆盖选择互连线路89，馈送互连线90和公共互连线路91，上述疏水膜和液体排斥层抑制了含有机化合物溶液被施加到子像素电极20a上。与子像素电极20a中央处相比，施加至子像素电极20a的含有机化合物溶液在液体排斥导电层55端部附近，疏水绝缘膜53端部附近和疏水绝缘膜54端部附近不会沉积得过厚。因此，通过烘干含有机化合物溶液得方式形成的有机EL层20b在平面上可具有均匀的厚度。
有机EL层20b不必一定是如上所述那样的双层结构。也可以应用从子像素电极20a开始依序形成空穴传输层，具有狭窄感应度的光发射层和电子传输层的三层结构。可选择的是，还可以应用具有狭窄感应度的光发射层的单层结构。也可以应用在上述层结构中之一的适当层之间***一个电子或者空穴注入层的层结构。同样还可以应用其它的任何层结构。
用作有机EL单元20阴极的相对电极20c形成在有机EL层20b之上。该相对电极20c是共同形成在所有子像素Pr，Pg和Pb整个表面之上的公共电极。该相对电极20c形成在整个表面上并通过液体排斥导电层55覆盖公共互连线路91。因此，如图2中的电路图所示，相对电极20c电连接至公共互连线路91。每个选择互连线路89由疏水绝缘膜53所覆盖。每个馈送互连线路90由疏水绝缘膜54所覆盖。所以，相对电极20c与选择互连线路89和馈送互连线路90都绝缘。
该相对电极20c优选由具有低于子像素电极20a的功函数的材料制成，比如可以是单一物质或者是至少含有镁、钙、锂、钡、铟和稀土金属之一的合金。该相对电极20c可由如上所述那样的各种材料的层堆叠而成，或者也可以是如下的层结构，即在如上所述那样的各种材料的层之外再沉积一个不易氧化的金属层以降低薄膜电阻(sheetresistance)。更具体地说，可以使用如下的层结构：在接触有机EL层20b的界面侧设置一个具有低功函数的高纯度钡层，并且设置一个铝层覆盖该钡层；或者是如下的层结构：在下部一侧设置一个锂层，在上部一侧设置一个铝层。在顶部发光结构中，该相对电极20c可以是一个透明电极，其具有上述的低功函数薄膜以及比如由薄膜上ITO制成的透明导电薄膜。
在相对电极20c上形成密封绝缘膜56。该密封绝缘膜56是设置用来覆盖整个相对电极20c并避免相对电极20c老化的无机或者有机膜。
一般来说，在具有顶部发光结构的EL显示面板中，至少相对电极20c的一部分形成为透明电极，该透明电极比如是具有高阻抗值的金属氧化物。这样的材料仅通过增加厚度就能够充分降低薄膜电阻。当材料较厚，该有机EL单元的透明度不可避免地降低。当屏幕尺寸变大，在平面上几乎无法得到统一的电势，而且显示特性也变差。
然而本实施例中，在水平方向上设置了具有低阻抗的多个公共互连线路91以得到足够厚度。因此，有机EL单元20整个阴极电极的薄膜阻抗值都可以随相对电极20c一起降低，所以在平面上可统一提供一个足够大的电流。在这样的结构中，公共互连线路91减少了阴极电极的薄膜阻抗。据此，通过将相对电极20c形成为较薄，就可以增加透射率。在顶部发光结构中，可以用反射材料制作像素电极20a。
不使用形成薄膜晶体管的导电层，而是使用厚导电层所形成的馈送互连线路90电连接至供给线Z1至Zm。据此，可防止由于仅用薄膜晶体管导电层所形成的供给线Z1至Zm中的电压降所引起的，在多个有机EL单元20中的写入电流或者驱动电流(将在后面说明)达到预定的电流值的延迟，而且可以令人满意地驱动该单元。
另外，不使用形成薄膜晶体管的导电层，而是使用厚导电层所形成的选择互连线路89电连接至扫描线X1至Xm。为此，可防止由于仅使用薄膜晶体管导电层所形成的扫描线X1至Xm中的电压降所引起的信号延迟，而且能够快速切换并且令人满意地驱动开关晶体管21和保持晶体管22。
[显示面板驱动方法]
该显示面板1可以通过有源矩阵方式按照如下方法进行驱动。如图7所示，连接至扫描线X1至Xm的选择驱动器向扫描线X1至Xm按照这个顺序(扫描线X1邻接于扫描线Xm)依次输出高电平转换脉冲，从而顺序地选择扫描线X1至Xm。馈送驱动器连接至馈送互连线路90。该馈送驱动器在选择期间通过馈送互连线路90施加写入馈送电压VL以向连接至供给线Z1至Zm的驱动晶体管23提供写入电流。该馈送驱动器在光发射期间施加驱动馈送电压VH，由此经由驱动晶体管23向有机EL单元20提供驱动电流。该馈送驱动器与选择驱动器同步地向供给线Z1至Zm按照这个顺序(供给线Z1邻接于供给线Zm)顺序地输出低电平写入馈送电压VL(低于有机EL单元20的相对电极电压)，从而顺序地选择供给线Z1至Zm。当选择驱动器正在选择扫描线X1至Xm的时候，数据驱动器通过预定行驱动晶体管23的漏极至源极的路径向所有的信号线Y1至Yn提供写入电流(电流信号)。此时，该馈送驱动器，从位于绝缘衬底2左端和右端的每个馈送互连线路90的两个端部处的互连线路终端，向连接至供给线Z1至Zm的馈送互连线路90输出低电平写入馈送电压VL。相对电极20c和公共互连线路91经由互连线路终端部分连接至外部设备并且保持为预定公共电压Vcom(比如：接地＝0V)。
信号线Y1至Yn设置的方向称为垂直方向(列方向)。扫描线X1至Xm设置的方向称为水平方向(行方向)。此时，m和n是自然数(m≥2，n≥2)。加在扫描线X上的脚注表示从图1中顶部开始计数的顺序。加在供给线Z上的脚注表示从图1中顶部开始计数的顺序。加在信号线Y上的脚注表示从图1中左边开始计数的顺序。加在像素电路P上的第一个脚注表示从顶部开始计数的顺序，而第二个脚注表示从左边开始计数的顺序。更具体地说，i是一个1到m之间的任意自然数，而j_是一个1到n之间的任意自然数。扫描线Xi是从顶部开始数的第i行，供给线Zi是从顶部开始数的第i行，信号线Yj是从左边数的第j列，而像素电路Pi，j是位于从顶部数的第i行，从左边数的第j列。像素电路Pi，j与扫描线Xi，供给线Zi和信号线Yj连接。
像素电路Pi，j包括作为像素的有机EL单元20，设置在该有机EL单元20周围的第一至第三N—沟道无定形硅薄膜晶体管(下面简称为晶体管)21，22和23以及电容24。
在每个选择期间，数据驱动器侧的电势相同或者低于输出至馈送互连线路90和供给线Z1至Zm的写入馈送电压VL。该写入馈送电压VL设置成相同或者低于公共电势Vcom。此时，并没有从有机EL单元20流至信号线Y1至Yn的电流。如图2所示，正如箭头A所指示的，具有与灰度级对应的电流值的写入电流(拉出电流)从数据驱动器提供至信号线Y1至Yn。在像素电路Pi，j中，送至信号线Yj的写入电流(拉出电流)从馈送互连线路90和供给线Zi流出并经过驱动晶体管23的漏极至源极路径和开关晶体管21的漏极至源极路径。经过驱动晶体管23漏极至源极路径的电流的电流值唯一地由数据驱动器所控制。该数据驱动器根据外部输入灰度级来设置该写入电流(拉出电流)的电流值。当该写入电流(拉出电流)流动时，第i行的每个像素电路Pi.1至Pi.n的驱动晶体管23的栅极23g和源极23s之间的电压被强制设置成对应于流向信号线Y1至Yn的写入电流(拉出电流)电流值，即，与驱动晶体管23的Vg—Ids特性中的改变时间无关的，在驱动晶体管23的漏极23d和源极23s之间流动的写入电流(拉出电流)的电流值。在电容24中存储了与该电压电平具有相对应数量的电荷，以便将写入电流(拉出电流)的电流值转换成驱动晶体管23的栅极23g和源极23s之间的电压电平。在随后的光发射期间中，扫描线Xi转换至低电平以使得开关晶体管21和保持晶体管22关闭。电容24电极24A侧的电荷由OFF状态的保持晶体管22所限定，由此设置成浮动状态。因此，即使在从选择期间至光发射期间的过渡时间内当驱动晶体管23的源极23s的电压被调制时，仍然保持了驱动晶体管23的栅极23g和源极23s之间的电势差。在光发射期间中，供给线Zi和与其连接的馈送互连线路90的电势与驱动馈送电压VH相同，所述VH高于有机EL单元20的相对电极20c的电势Vcom。因此，驱动电流沿箭头B方向，从供给线Zi和与其相连的馈送互连线路90经过驱动晶体管23流向有机EL单元20。从而，该有机EL单元20发光。该驱动电流的电流值取决于驱动晶体管23的栅极23g和源极23s之间的电压。据此，在光发射期间的驱动电流的电流值与选择期间的写入电流(拉出电流)的电流值相当。
下面对显示面板1的另一种有源矩阵驱动方法进行说明。如图8所示，振荡电路向馈送互连线路90以及供给线Z1至Zm输出时钟信号。选择驱动器向扫描线X1至Xm按照这个顺序(扫描线X1邻接于扫描线Xm)顺序输出高电平转换脉冲，从而顺序地选择扫描线X1至Xm。当选择驱动器正在向扫描线X1至Xm之一输出该转换脉冲之际，来自振荡电路的时钟信号转变成低电平。当选择驱动器选择了扫描线X1至Xm之时，数据驱动器将拉出电流(电流信号)作为写入电流经由驱动晶体管23的漏极至源极路径提供给所有的信号线Y1至Yn。相对电极20c和馈送互连线路90则保持在预定公共电势Vcom(比如，接地＝0V)。
在扫描线Xi的选择期间，将转换脉冲输出至该第i行的扫描线Xi以便使开关晶体管21和保持晶体管22导通。在每个选择期间，数据一侧驱动器的电势都相当于或者低于输出至馈送互连线路90和供给线Z1至Zm的的时钟信号。时钟信号的低电平设置成相当于或者低于公共电势Vcom。此时，没有电流从有机EL单元20流向信号线Y1至Yn。如图2所示，正如箭头A所指示的，具有与灰度级相对应的电流值的写入电流(拉出电流)从数据驱动器提供至信号线Y1至Yn。在像素电路Pi，j中，写入电流(拉出电流)从馈送互连线路90和供给线Zi经由驱动晶体管的漏极至源极路径和开关晶体管21的漏极至源极路径流向信号线Yj。经由驱动晶体管23的漏极至源极路径流动的电流的电流值唯一地受数据驱动器的控制。该数据驱动器将该写入电流(拉出电流)的电流值设置为与外部输入灰度级相对应。当写入电流(拉出电流)流动时，将第i行的每个像素电路Pi，1至Pi，n的驱动晶体管23的栅极23g和源极23s之间的电压强制设置成对应于流向信号线Y1至Yn的写入电流(拉出电流)的电流值，即，与晶体管23的Vg—Ids特性中的改变时间无关的，在驱动晶体管23的漏极23d和源极23s之间流动的写入电流(拉出电流)的电流值。在电容24中存储了具有与该电压电平对应数量的电荷以便将写入电流(拉出电流)电流值转换成驱动晶体管23的栅极23g和源极23s之间的电压电平。在随后的光发射期间，扫描线Xi转变成低电平以便使开关晶体管21和保持晶体管22截止。电容24的电极24A侧的电荷由在OFF状态的保持晶体管22所限制，并且设置了浮动状态。因此，即使在从选择期间至光发射期间的过渡时间内驱动晶体管23的源极23s的电压被调制时，仍然保持了驱动晶体管23的栅极23g和源极23s之间的电势差。在选择期间，在没有选择任何行的时候，即，时钟信号为高电平，而且馈送互连线路90和供给线Zi的电势高于有机EL单元20的相对电极20c和馈送互连线路90的电势Vcom的时候，驱动电流沿着箭头B的方向，从馈送互连线路90和具有高电势的供给线Zi经由驱动晶体管23的漏极至源极的路径流向有机EL单元20。从而，该有机EL单元发光。该驱动电流的电流值取决于驱动晶体管23的栅极23g和源极23s之间的电压。据此，在光发射期间的驱动电流电流值与选择期间的写入电流(拉出电流)的电流值相当。在选择期间中，在选择了任何一行的时候，即，时钟信号为低电平，馈送互连线路90和供给线Zi的电势相当于或者低于相对电极20c和馈送互连线路90的电势Vcom。从而，没有流向有机EL单元20的驱动电流，也不会产生光发射。
在上述任何一种驱动方法中，开关晶体管21用作使信号线Yj和驱动晶体管23的源极23s之间的电流导通(选择期间)或者截止(光发射期间)。保持晶体管22的用作实现在选择期间内在驱动晶体管23的源极23s和漏极23d之间提供电流，在光发射期间内在晶体管23的栅极23g和源极23s之间保持电压。驱动晶体管23用作通过向有机EL单元20提供一个具有与灰度级相对应量级的电流来驱动该有机EL单元20。
如上所述，流向馈送互连线路90的电流大小相当于流向与一列供给线Zi连接的n个有机EL单元20的驱动电流的大小的和。当设置了用以进行移动图像驱动的，并且使用了可对应于VGA或者更多的像素的选择期间的时候，增加了每个馈送互连线路90的寄生电容。由形成薄膜晶体管的栅极电极或者源极/漏极电极的薄膜所形成的互连线路的阻抗非常高以，至于无法将写入电流(驱动电流)提供至n个有机EL单元20。在本实施例中，馈送互连线路90是由不同于像素电路Pi，1至Pm，n的薄膜晶体管栅极电极或者源极/漏极电极的导电层所形成的。因此，由馈送互连线路90所引起的电压降很小。即使在一个较短选择期间内，也可以充分提供写入电流(拉出电流)而不至于产生任何延迟。由于通过增厚馈送互连线路90而降低了其阻抗，所以该馈送互连线路90可以制作的较窄。在底部发光结构中，能使像素开口率降低的情况最小化。
同样的，在光发射期间流向公共互连线路91的驱动电流大小相当于在选择期间流向馈送互连线路90的写入电流(拉出电流)。由于公共互连线路91使用了不同于像素电路Pl，1至Pm，n的第一至第三薄膜晶体管的栅极电极或者源极/漏极电极的导电层，所以该公共互连线路91可以制作的足够厚，而且可以降低其阻抗。另外，即使相对电极20c本身变薄并且增加了其阻抗的时候，在平面内该相对电极20c的电压也可以是统一的。因此，只要将相同的电势施加至所有的像素电极20a，该有机EL层20b的光发射强度也是基本相同的，而且在平面内的光发射强度可以是统一的。
当将该EL显示面板1用作顶部发光类型的时候，相对电极20c可以制作的更薄些。从而，从有机EL层20b发出的光在通过该相对电极20c的时候基本不消弱。另外，由于从上方观察的时候，公共互连线路91是分别提供在水平方向上相邻的像素电极20a之间的，所以可使像素开口率的降低情况最小化。
[馈送互连线路和公共互连线路的宽度、截面积和电阻率]
当显示面板由上述两种驱动方法中的后者所驱动的时候，该馈送互连线路90通过设置在绝缘衬底2的一个边缘的第一引导互连线路而相互电连接，并且由此通过外部时钟信号设置成等电势(equipotential)。该第一引导互连线路在绝缘衬底2的两个端部处连接至互连线路终端。由于从外部驱动电路施加至该互连线路终端的电压是等电势的，所以电流能够迅速的提供至所有的馈送互连线路90。
在不同于绝缘衬底2的设置有上述第一引导互连线路的边缘的另一个边缘处设置有第二引导互连线路，公共互连线路91通过该第二引导互连线路而相互连接。公共电压Vss施加至该公共互连线路91。该第二引导互连线路与第一引导互连线路绝缘。
当显示面板1具有对应于WXGA(768×1366)的像素的时候，则馈送互连线路90和公共互连线路91的所需宽度和截面积就已经得到定义。图9是展示每个子像素的驱动晶体管23和有机EL单元20的电流相对于电压特性的图。
根据图9，纵坐标表示在一个驱动晶体管23的源极23s和漏极23d之间流动的写入电流电流值，或者表示在一个有机EL单元20的阳极和阴极之间流动的驱动电流电流值。而横坐标表示在一个驱动晶体管23的漏极23d和源极23s之间的电压(也可以表示在一个驱动晶体管23的栅极23g和漏极23d之间的电压)。根据图9，实线Ids max表示最高亮度灰度级的写入电流和驱动电流(最亮显示)。单点划线Idsmid表示在最高亮度灰度级和最低亮度灰度级之间的中间最高亮度灰度级的写入电流和驱动电流。双点划线Vpo表示在驱动晶体管23的非饱和区域(线性区域)和饱和区域之间的阈值，即夹断电压。三点划线Vds表示在驱动晶体管23的源极23s和漏极23d之间流动的写入电流。虚线Iel表示在有机EL单元20的阳极和阴极之间流动的驱动电流。
电压VP1是驱动晶体管23对于最高亮度灰度级的夹断电压。电压VP2是在对应最高亮度灰度级的写入电流流过时驱动晶体管23的漏极至源极的电压。最高亮度灰度级驱动电流的电流值具有相当于最高亮度灰度级的写入电流的电流值，电压VELmax(电压VP4—电压VP3)是通过该最高亮度灰度级驱动电流使得有机EL单元20发光的时候的阳极至阴极的电压。电压VP2’是当对应于中间亮度灰度级的写入电流流过时的驱动晶体管23的漏极至源极的电压。中间亮度灰度级驱动电流具有的电流值相当于中间亮度灰度级写入电流的电流值，电压(电压VP4’—电压VP3’)是通过该中间亮度灰度级驱动电流使得有机EL单元20发光的时候的阳极至阴极的电压。
为了在饱和区域中驱动该驱动晶体管23和有机EL单元20，需通过从(在光发射期间中的馈送互连线路90的驱动馈送电压VH)减去(在光发射期间中的公共互连线路91的电压Vcom)中得到一个值VX，其满足下面的因式
VX＝Vpo+Vth+Vm+VEL                        (2)
其中Vth(＝VP2—VP1对应于最高亮度)是驱动晶体管23的阈值电压，VEL(＝VEmax对应于最高亮度)是有机EL单元20的阳极至阴极电压，而Vm是根据灰度级而置换的一个允许电压。
正如图9所明示的，对于电压VX，亮度灰度级越高，则晶体管23的源极和漏极之间所必需的电压(Vpo+Vth)就越高，而且有机EL单元20的阳极和阴极之间所必需的电压VEL就越高。从而，随着亮度灰度级变高可允许电压Vm变低。最低可允许电压Vmmin是VP3—VP2。
无论是低分子量还是高分子量EL材料，有机EL单元20都要随着时间而老化并且增加其阻抗。现在已经得到证实，在经过10000小时之后阳极至阴极电压是初始状态的1.4倍到若干倍。也就是说，即使亮度灰度级并未改变，电压VEL也要随着时间流逝而增加。当初始驱动状态下的可允许电压Vm尽可能高的时候，可使其长时间稳定运转。因此，将电压VX这样设置，即，使得VEL为8V或者更多，更优选的是13V或者更多。
可允许电压Vm不止包括有机EL单元20阻抗的增加量还包括馈送互连线路90所导致的电压降。
如果由于馈送互连线路90的互连线路阻抗而导致电压降较大，则EL显示面板1的能量消耗显著增加。因此，特别优选的是将馈送互连线路90的电压降控制到1V或者更低。
需要将作为一个像素行方向长度的像素宽度Wp，行方向上的像素数量(1366)，从第一引导互连线路到像素区域外的互连线路终端的延展区域，以及从第一引导互连线路到像素区域外的另一个互连线路终端的延展区域都作为考虑。在此情况下，对于面板尺寸是32英寸的显示面板1，其第一引导互连线路的总长度是706.7mm，而对于40英寸的情况来说则是895.2mm。如果馈送互连线路90和公共互连线路91的线宽度WL较大，则在构造上减少了有机EL层20b的区域。另外，还产生了对于其它互连线路的重叠寄生电容，而且电压降变的更大。为了避免这种情况，优选将馈送以及公共互连线路90，91的线宽度WL抑制至像素宽度Wp的1/5或者更少。考虑到这种情况之后，对于面板尺寸32英寸的显示面板1来说其线宽度WL是34μm或者更少，而对于40英寸的来说则是44μm或者更少。当考虑到画面长宽比的时候，馈送互连线路90和公共互连线路91的最大厚度Hmax是第一至第三晶体管21至23的最小处理尺寸(4μm)的1.5倍，即6μm。馈送互连线路90和公共互连线路91的最大截面积Smax对于32英寸面板来说是204μm2对于40英寸面板来说是264μm2。
如图10所示，为了在32英寸显示面板1完全发光而使得最大电流流过时，让馈送互连线路90和公共互连线路91的最大电压降为1V或者更少，馈送互连线路90和公共互连线路91的互连线路电阻率ρ/截面积S应该设置到4.7Ω/cm或者更少。图11展示了32英寸显示面板1的馈送互连线路和公共互连线路的截面积和电流密度之间的相互关系。对于32英寸的情况来说上述馈送互连线路90和公共互连线路91具有最大截面积Smax的时候可允许的电阻率是9.6μΩcm，对于40英寸的情况来说则是6.4μΩcm。
如图12所示，为了在40英寸显示面板1完全发光而使得最大电流流过时，让馈送互连线路90和公共互连线路91的最大电压降为1V或者更少，馈送互连线路90和公共互连线路91的互连线路电阻率ρ/截面积S应该设置到2.4Ω/cm或者更少。图13展示了40英寸显示面板1的馈送互连线路和公共互连线路的截面积和电流密度之间的相互关系。
EL显示面板根据馈送互连线路90和公共互连线路91中的故障而在其中停止运行的故障中值时间MTF，其满足下面的因式：
MTF＝Aexp(EA/KbT)/ρJ2                  (3)
其中Ea是激活能，KbT＝8.617×10-5eV，ρ是馈送互连线路90和公共互连线路91的电阻率，而J是电流密度。
馈送互连线路90和公共互连线路91的故障中值时间MTF取决于电阻率或者电子迁移的增加。在用铝为基础的材料(Al的单一物质或者类似铝钛或者铝钕这样的合金)制作馈送和公共互连线路90，91的时候，在运行温度为85摄氏度对10000小时的MTF进行了试用计算，其电流密度J应该是2.1×104A/cm2或者更少。当馈送互连线路90和公共互连线路91是铜的时候，该电流密度J应该是2.8×106A/cm2或者更少。假定在铝合金中除了铝之外的材料，其电阻率都低于铝。
考虑到这些情况，如图11所示，在32英寸显示面板1中，以铝为基础的馈送互连线路90和公共互连线路91的截面积S应该是57μm2或者更多，以避免在10000小时的完全发光状态下在其中发生任何故障。如图11所示，用铜制成的馈送和公共互连线路90，91的截面积S应该是0.43μm2或者更多。
如图13所示，在40英寸显示面板1中，以铝为基础的馈送互连线路90和公共互连线路91的截面积S应该是92μm2或者更多，以避免在10000小时的完全发光状态下在其中发生任何故障。如图13所示，用铜制成的馈送和公共互连线路90，91的截面积S应该是0.69μm2或者更多。
如上所述，在32英寸的显示面板1中，假定以铝为基础的材料其电阻率是4.00μΩcm，则以铝为基础的馈送互连线路90和公共互连线路91的互连线路电阻率ρ/截面积S为4.7Ω/cm或者更少。因此，最小截面积Smin是85.1μm2。如上所述，由于馈送和公共互连线路90，91的线宽度WL是34μm或者更少，互连线路90，91两者的最小厚度Hmin是2.50μm。
如上所述，在40英寸显示面板1中，以铝为基础的馈送互连线路90和公共互连线路91的互连线路电阻率ρ/截面积S为2.4Ω/cm或者更少。因此，最小截面积Smin是167μm2。如上所述，由于互连线路90，91的线宽度WL是44μm或者更少，则互连线路90，91的最小厚度Hmin是3.80μm。
如上所述，在32英寸显示面板1中，假定铜的电阻率是2.10μΩcm，则铜制的馈送互连线路90和公共互连线路91的互连线路电阻率ρ/截面积S为4.7Ω/cm或者更少。因此，最小截面积Smin是44.7μm2。如上所述，由于互连线路90，91两者的线宽度WL都是34μm或者更少，互连线路90，91的最小厚度Hmin是1.31μm。
如上所述，在40英寸显示面板1中，铜制的馈送互连线路90和公共互连线路91的互连线路电阻率ρ/截面积S为2.4Ω/cm或者更少。因此，最小截面积Smin是87.5μm2。如上所述，由于互连线路90，91两者的线宽度WL都是44μm或者更少，互连线路90，91的最小厚度Hmin是1.99μm。
因此，为了以低消耗方式使显示面板1正常运作，优选将馈送互连线路90和公共互连线路91中的电压降设置到1V或者更少。为了实现这样的情况，对于32英寸的面板而且其馈送互连线路90和公共互连线路91是用以铝为基础的材料所制成的情况，其厚度H是2.5至6.0μm，宽度WL是14.1至34.0μm，而且电阻率是4.0至9.6μΩcm。对于40英寸面板其互连线路90，91两者都是用以铝为基础的材料制成的情况，其厚度H是3.8至6.0μm，宽度WL是27.8至44.0μm，而且电阻率是4.0至9.6μΩcm。
通常，对于以铝为基础材料的馈送互连线路90和公共互连线路91，其厚度H是2.5至6.0μm，宽度WL是14.1至44.0μm，而且电阻率是4.0至9.6μΩcm。
对于32英寸的面板而且其馈送互连线路90和公共互连线路91是用铜所制成的情况，其厚度H是1.31至6.00μm，宽度WL是7.45至34.00μm，而且电阻率是2.1至9.6μΩcm。对于40英寸的面板而且其互连线路90，91两者都是用铜所制成的情况，其厚度H是1.99至6.00μm，宽度WL是14.6至44.0μm，而且电阻率是2.1至9.6μΩcm。
通常，对于铜制的馈送互连线路90和公共互连线路91，其厚度H是1.31至6.00μm，宽度WL是7.45至44.0μm，而且电阻率是2.1至9.6μΩcm。
因此，当馈送互连线路90和公共互连线路91使用以铝为基础的材料或者铜的时候，该EL显示面板1的互连线路90，91的厚度H是1.31至6.00μm，宽度WL是7.45至44.0μm，而且电阻率是2.1至9.6μΩcm。
如上所述，该公共互连线路91设置成在水平方向上的红色子像素Pr的行和绿色子像素Pg的行之间突出，而且该互联线路是由不同于第一至第三晶体管21至23的电极的层所形成的。因此，公共互连线路91可以做的较厚而且具备低阻抗。该具备低阻抗的公共互连线路91电连接至相对电极20c。据此，即使相对电极20c本身变薄并且增加了其阻抗，平面内的相对电极20c的电压也可以一致。从而，即使将同样的电势施加至所有的子像素电极20a，有机EL层20b的光发射强度也基本相同，而且平面内的光发射强度可以一致。
当显示面板1用作顶部发光类型的时候，相对电极20c可以制作的更薄些。从而，从有机EL层20b发出的光在通过该相对电极20c的时候几乎不消弱。另外，由于从上方观察(图1)时，公共互连线路91设置在垂直方向上相邻的子像素电极20a之间，故能使像素开口率降低的情况最小化。
另外，选择互连线路89设置成在水平方向上的绿色子像素Pg的行和蓝色子像素Pb的行之间突出，而且其是由不同于第一至第三晶体管21至23的电极的层所形成的。因此，该选择互连线路89可以做的较厚而且具备低阻抗。该公共互连线路91具备低阻抗并且形成在薄扫描线X上。据此，能够抑制该扫描线X上的电压降，而且还能够抑制在扫描线X和选择互连线路89中的信号延迟。也就是说，当关注水平方向上的子像素P的列的时候，在所有子像素P中的转变至高电平的转换脉冲没有任何延迟。
由于该选择互连线路89制作为较厚来减少阻抗，所以该选择互连线路89可以制作的很窄。据此，能使像素开口率降低的情况最小化。
另外，馈送互连线路90设置成在水平方向上的蓝色子像素Pb的行和红色子像素Pr的行之间突出，而且其是由不同于第一至第三晶体管21至23的电极的层所形成的。因此，该馈送互连线路90可以做的较厚而且具备低阻抗。该馈送互连线路90具备低阻抗并且形成在薄供给线Z上。据此，能够抑制该供给线Z上的电压降，而且还能够抑制在供给线Z和馈送互连线路90中的信号延迟。比如，当显示面板1的尺寸增加而馈送互连线路90不变的时候，则平面内的光发射强度会根据供给线Z中的电压降而变动，或者某些有机EL单元20无法发光。然而，在本实施例中，由于具备低阻抗的馈送互连线路90电连接至供给线Z，能够避免平面内光发射强度的变化，而且消除了有机EL单元20不能发光的情况。
由于该馈送互连线路90制作的较厚来减少阻抗，所以该馈送互连线路90可以制作的较窄。据此，能使像素开口率降低的情况最小化。
由于突出形成的选择互连线路89，馈送互连线路90和公共互连线路91设置为较厚，所以该有机EL层20b能够通过湿敷方法具备不同的颜色。从而，也不必设置特别的壁来分隔这些子像素P，而且该显示面板1也很容易制造。
[第一修改例]
本发明并不限于上述实施例，在不脱离本发明的精神和范围的前提下还可以对其进行各种变形和修改。
在上述实施例中，第一至第三晶体管21至23被描述为N沟道场效应晶体管。该晶体管21至23可以是P沟道场效应晶体管。此时，晶体管21至23的源极21s，22s和23s以及晶体管21至23的漏极21d，22d和23d之间的关系与图2所示电路图中的情况相反。比如，当驱动晶体管23是P沟道场效应晶体管的时候，驱动晶体管23的漏极23d电连接至有机EL单元20的子像素电极20a。源极23s电连接至供给线Z。
[第二修改例]
在上述实施例中，对每个像素像点设置了三个晶体管21至23。本发明可以应用于每个子像素P像点具备一个或者更多驱动晶体管的任何显示面板，而且无论面板是电流驱动或者电压驱动的，本发明的技术方案都可以通过不受晶体管数量限制的有源驱动方法使用这些晶体管来驱动。
[第三修改例]
在上述实施例中，选择互连线路89突出形成在绿色子像素Pg的行和蓝色子像素Pb的行之间。然而，比如公共互连线路91这样的公共互连线路可以形成在绿色子像素Pg的行和蓝色子像素Pb的行之间，以替代该选择互连线路89。因此，在此种情况下每3个像素形成两个公共互连线路，在公共互连线路之下不形成任何槽35。该公共互连线路与扫描线X绝缘。该公共互连线路的表面由像液体排斥导电层55那样的液体排斥导电层所覆盖。该公共互连线路电连接至相对电极20c。
[第四修改例]
在上述实施例中，信号线Y是从栅极层成型的。可替代地，该信号线Y也可以从漏极层成型而成。在此情况下，扫描线X和供给线Z从栅极层成型而成，而信号线Y设置在扫描线X和供给线Z之上。
[第五修改例]
在上述实施例中，公共互连线路91设置在垂直方向上相邻的红色子像素Pr和绿色子像素Pg之间。扫描线X和选择互连线路89设置在垂直方向上相邻的绿色子像素Pg和蓝色子像素Pb之间。供给线Z和馈送互连线路90设置在一个像素3的蓝色子像素Pb和一个相邻的像素3的红色子像素Pr之间。从而，该红色子像素Pr的有机EL层20b，绿色子像素Pg的有机EL层20b和蓝色子像素Pb的有机EL层20b按照这个顺序反复设置。也就是说，在上述实施例中，供给线Z和馈送互连线路90，公共互连线路91以及扫描线X和选择互连线路89按照这个顺序反复设置。换句话说，红色子像素Pr的有机EL层20b，绿色子像素Pg的有机EL层20b和蓝色子像素Pb的有机EL层20b按照这个顺序反复设置。然而，它们并不总是按照这个顺序设置的。可替代地，扫描线X和选择互连线路89，或者供给线Z和馈送互连线路90可以设置在红色子像素Pr和绿色子像素Pg之间。公共互连线路91或者供给线Z和馈送互连线路90可以设置在绿色子像素Pg和蓝色子像素Pb之间。公共互连线路91或者扫描线X和选择互连线路89可以设置在一个像素3的蓝色子像素Pb和另一个相邻的像素3的红色子像素Pr之间。
上述多个修改例还可以进行组合。

Claims (21)

1、一种显示面板，包括：
具有多个像素的晶体管阵列衬底，该晶体管阵列衬底按照对每个像素提供多个晶体管的方式形成，每个所述晶体管具有栅极、栅极绝缘膜，源极以及漏极；
多个互连线路，其按照向所述晶体管阵列衬底的表面突出的方式而形成，并按照彼此平行的方式排列；
对每个像素设置的多个像素电极，沿着所述互连线路设置于所述晶体管阵列衬底表面上的互连线路之间；
多个光发射层，每个发光层都形成在每个像素电极之上；以及
堆叠在所述光发射层之上的相对电极，
其中所述多个晶体管包括：其源极和漏极之一与所述像素电极相连的驱动晶体管，在所述驱动晶体管的漏极和源极之间提供写入电流的开关晶体管，在光发射期间保持所述驱动晶体管栅极和源极之间电压的保持晶体管，
其中所述多个互连线路包括：至少一个与所述驱动晶体管源极和漏极中的另一个相连的馈送互连线路，选择开关晶体管的选择互连线路，以及与所述相对电极连接的公共互连线路。
2、如权利要求1所述的面板，其中所述光发射层形成在所述馈送互连线路、所述选择互连线路和所述公共互连线路中的两个互连线路之间。
3、如权利要求1所述的面板，其中所述多个互连线路是通过设置多个组而形成的，其中每组都包括按照任意顺序设置的所述馈送互连线路、所述选择互连线路以及所述公共互连线路的互连线路。
4、如权利要求1所述的面板，其中所述多个像素包括：红色像素、绿色像素以及蓝色像素。
5、如权利要求4所述的面板，其中所述多个像素是通过设置多个组而形成的，其中每组都包括按照任意顺序设置的所述红色像素、所述绿色像素以及所述蓝色像素。
6、如权利要求1所述的面板，其中所述互连线路的厚度为1.31～6.00μm。
7、如权利要求1所述的面板，其中所述互连线路的宽度为7.45～44.00μm。
8、如权利要求1所述的面板，其中所述互连线路的电阻系数为2.1～9.6μΩcm。
9、如权利要求1所述的面板，其中所述多个互连线路是由导电层制成，该导电层既不同于用作所述源极和漏极的层，也不同于用作所述晶体管栅极的层。
10、如权利要求1所述的面板，其中所述多个互连线路是由导电层制成，该导电层不同于用作所述像素电极的层。
11、如权利要求1所述的面板，其中所述多个互连线路的厚度厚于用作所述源极和漏极的层，也厚于用作所述晶体管栅极的层。
12、如权利要求1所述的面板，其中所述多个互连线路的厚度厚于用作所述像素电极的层。
13、一种显示面板，包括：
多个像素电极；
分别提供给所述多个像素电极的多个光发射层；
提供给所述多个光发射层的相对电极；
与所述多个像素电极分别相连的多个驱动晶体管；
多个开关晶体管，其中每个所述开关晶体管都在与所述多个驱动晶体管之中所对应的一个驱动晶体管的漏极和源极之间提供写入电流；
多个保持晶体管，其中每个所述保持晶体管都保持与所述多个驱动晶体管之中所对应的一个驱动晶体管的栅极和源极之间的电压；
由导电层制成的多个馈送互连线路，该导电层不同于用于所述多个驱动晶体管、所述多个保持晶体管以及所述多个开关晶体管的源极、漏极和栅极的层，而且所述多个馈送互连线路与所述多个驱动晶体管的漏极相连；
多个选择互连线路，其中的每个用于选择所述开关晶体管；以及
多个公共互连线路，其中的每个都与所述相对电极连接。
14、如权利要求13所述的面板，其中所述多个选择互连线路是由导电层制成，该导电层既不同于用作所述源极和漏极的层，也不同于用作所述多个驱动晶体管、所述多个开关晶体管和所述多个保持晶体管的栅极的层。
15、如权利要求13或者14所述的面板，其中所述多个公共互连线路是由导电层制成，该导电层既不同于用作所述源极和漏极的层，也不同于用作所述多个驱动晶体管、所述多个开关晶体管和所述多个保持晶体管的栅极的层。
16、如权利要求13所述的面板，其中所述馈送互连线路、所述选择互连线路和所述公共互连线路中至少一个的厚度，厚于用作所述源极和漏极的层，也厚于用作所述多个驱动晶体管、所述多个开关晶体管和所述多个保持晶体管的栅极的层。
17、如权利要求13所述的面板，其中所述馈送互连线路、所述选择互连线路和所述公共互连线路中的至少一个是由导电层制成，该导电层不同于用作所述像素电极的层。
18、如权利要求13所述的面板，其中所述馈送互连线路、所述选择互连线路和所述公共互连线路中至少一个的厚度厚于用作所述像素电极的层。
19、一种显示面板，包括：
多个像素电极；
提供给所述多个像素电极的每个的多个光发射层；
提供给所述光发射层的相对电极；
与所述多个像素电极的每个相连的多个驱动晶体管；
多个开关晶体管，其中的每个都在所述驱动晶体管的源极和漏极之间提供写入电流；
多个保持晶体管，其中的每个都保持所述驱动晶体管的源极和栅极之间的电压；
选择所述开关晶体管的选择互连线路；
由导电层制成的公共互连线路，该导电层既不同于用作源极和漏极的层，也不同于用作所述驱动晶体管、所述开关晶体管和所述保持晶体管的栅极的层，而且该公共互连线路与所述相对电极相连；以及
由导电层制成的馈送互连线路，该导电层不同于用作所述驱动晶体管、所述开关晶体管和所述保持晶体管的源极、漏极和栅极的层，而且该馈送互连线路与所述驱动晶体管的漏极相连，并且其厚度厚于所述公共互连线路。
20、一种显示面板，包括：
晶体管阵列衬底，其通过给每个像素提供多个晶体管的方式而形成，其中每个晶体管具有栅极、栅极绝缘膜以及源极/漏极；
在所述晶体管阵列衬底上按照多行的方式提供的多个像素电极；
在第一行上所述多个像素电极的每个上提供的第一光发射层，用于发射第一种颜色的光；
在第二行上所述多个像素电极的每个上提供的第二光发射层，用于发射第二种颜色的光；
在第三行上所述多个像素电极的每个上提供的第三光发射层，用于发射第三种颜色的光；
设置在所述第一光发射层、所述第二光发射层和所述第三光发射层之上的相对电极；
选择所述多个晶体管中的至少一个的选择互连线路，其具有相对于所述第一光发射层、所述第二光发射层和所述第三光发射层更高的顶部；
与所述相对电极连接的公共互连线路，其具有相对于所述第一光发射层、所述第二光发射层和所述第三光发射层更高的顶部；以及
与所述多个晶体管的所述多个像素电极相连的馈送互连线路，其具有相对于所述第一光发射层、所述第二光发射层和所述第三光发射层更高的顶部。
21、如权利要求20所述的面板，其中：
所述第一光发射层被夹在所述选择互连线路，所述公共互连线路和所述馈送互连线路中的两个互连线路之间；
所述第二光发射层被夹在所述选择互连线路，所述公共互连线路和所述馈送互连线路中的两个互连线路之间，其结合方式不同于夹住所述第一光发射层的方式；以及
所述第三光发射层被夹在所述选择互连线路，所述公共互连线路和所述馈送互连线路中的两个互连线路之间，其结合方式既不同于夹住所述第一光发射层的方式，也不同于夹住所述第二光发射层的方式。
CNB2005800157971A 2004-09-29 2005-09-27 显示面板 Expired - Fee Related CN100472797C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004283824A JP4254675B2 (ja) 2004-09-29 2004-09-29 ディスプレイパネル
JP283824/2004 2004-09-29

Publications (2)

Publication Number Publication Date
CN1954438A CN1954438A (zh) 2007-04-25
CN100472797C true CN100472797C (zh) 2009-03-25

Family

ID=35585813

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800157971A Expired - Fee Related CN100472797C (zh) 2004-09-29 2005-09-27 显示面板

Country Status (7)

Country Link
US (1) US7446338B2 (zh)
EP (3) EP2109145B1 (zh)
JP (1) JP4254675B2 (zh)
KR (1) KR100812861B1 (zh)
CN (1) CN100472797C (zh)
TW (1) TWI293853B (zh)
WO (1) WO2006035970A2 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003159786A (ja) * 2001-11-28 2003-06-03 Seiko Epson Corp 吐出方法およびその装置、電気光学装置、その製造方法およびその製造装置、カラーフィルタ、その製造方法およびその製造装置、ならびに基材を有するデバイス、その製造方法およびその製造装置
JP4484451B2 (ja) * 2003-05-16 2010-06-16 奇美電子股▲ふん▼有限公司 画像表示装置
JP4327042B2 (ja) * 2004-08-05 2009-09-09 シャープ株式会社 表示装置およびその駆動方法
JP4265515B2 (ja) * 2004-09-29 2009-05-20 カシオ計算機株式会社 ディスプレイパネル
JP4923505B2 (ja) * 2005-10-07 2012-04-25 ソニー株式会社 画素回路及び表示装置
JP2009037123A (ja) * 2007-08-03 2009-02-19 Canon Inc アクティブマトリクス型表示装置及びその駆動方法
US7977678B2 (en) * 2007-12-21 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
JP4688006B2 (ja) * 2008-07-18 2011-05-25 ソニー株式会社 表示装置
KR101513271B1 (ko) * 2008-10-30 2015-04-17 삼성디스플레이 주식회사 표시장치
JP5381836B2 (ja) * 2010-03-17 2014-01-08 カシオ計算機株式会社 画素回路基板、表示装置、電子機器、及び表示装置の製造方法
US8599118B2 (en) 2011-02-16 2013-12-03 Global Oled Technology Llc Chiplet display with electrode connectors
KR20120124224A (ko) * 2011-05-03 2012-11-13 삼성디스플레이 주식회사 유기 발광 표시 장치
TW201318159A (zh) * 2011-10-19 2013-05-01 Dongguan Masstop Liquid Crystal Display Co Ltd 觸控顯示面板
JP6322247B2 (ja) * 2016-09-16 2018-05-09 Ｎｉｓｓｈａ株式会社 圧力センサ
CN112470204B (zh) 2018-07-30 2023-01-10 夏普株式会社 显示设备

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684365A (en) * 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
US5640067A (en) 1995-03-24 1997-06-17 Tdk Corporation Thin film transistor, organic electroluminescence display device and manufacturing method of the same
JP3927323B2 (ja) * 1998-09-11 2007-06-06 パイオニア株式会社 有機ｅｌフルカラーディスプレイパネルおよびその製造方法
JP4224652B2 (ja) 1999-03-08 2009-02-18 三菱瓦斯化学株式会社 レジスト剥離液およびそれを用いたレジストの剥離方法
JP3809758B2 (ja) * 1999-10-28 2006-08-16 ソニー株式会社 表示装置及び表示装置の製造方法
TW511298B (en) * 1999-12-15 2002-11-21 Semiconductor Energy Lab EL display device
JP4434411B2 (ja) * 2000-02-16 2010-03-17 出光興産株式会社 アクティブ駆動型有機ｅｌ発光装置およびその製造方法
JP2002008871A (ja) * 2000-06-27 2002-01-11 Tohoku Pioneer Corp 有機エレクトロルミネッセンス表示パネル
JP2002195008A (ja) 2000-12-27 2002-07-10 Toshiba Corp コンバインドサイクル発電プラント
US6900470B2 (en) 2001-04-20 2005-05-31 Kabushiki Kaisha Toshiba Display device and method of manufacturing the same
JP4801278B2 (ja) * 2001-04-23 2011-10-26 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP2002352963A (ja) * 2001-05-23 2002-12-06 Sony Corp 表示装置
JP3743387B2 (ja) 2001-05-31 2006-02-08 ソニー株式会社 アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
JP4650601B2 (ja) * 2001-09-05 2011-03-16 日本電気株式会社 電流駆動素子の駆動回路及び駆動方法ならびに画像表示装置
JP4896318B2 (ja) * 2001-09-10 2012-03-14 株式会社半導体エネルギー研究所 発光装置の作製方法
JP2003186420A (ja) * 2001-12-21 2003-07-04 Seiko Epson Corp アクティブマトリクス基板、電気光学装置、電気光学装置の製造方法、及び電子機器
JP2003195810A (ja) 2001-12-28 2003-07-09 Casio Comput Co Ltd 駆動回路、駆動装置及び光学要素の駆動方法
US6835954B2 (en) * 2001-12-29 2004-12-28 Lg.Philips Lcd Co., Ltd. Active matrix organic electroluminescent display device
JP4627966B2 (ja) * 2002-01-24 2011-02-09 株式会社半導体エネルギー研究所 発光装置およびその作製方法
SG143063A1 (en) 2002-01-24 2008-06-27 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP4310984B2 (ja) 2002-02-06 2009-08-12 株式会社日立製作所 有機発光表示装置
JP2003330387A (ja) * 2002-03-05 2003-11-19 Sanyo Electric Co Ltd 表示装置
WO2003079441A1 (en) * 2002-03-20 2003-09-25 Koninklijke Philips Electronics N.V. Active matrix display devices, and their manufacture
US7045861B2 (en) 2002-03-26 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, liquid-crystal display device and method for manufacturing same
JP2003302936A (ja) 2002-03-29 2003-10-24 Internatl Business Mach Corp <Ibm> ディスプレイ装置、ｏｌｅｄパネル、薄膜トランジスタの制御装置、薄膜トランジスタの制御方法およびｏｌｅｄディスプレイの制御方法
JP2003317971A (ja) 2002-04-26 2003-11-07 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
TW594628B (en) 2002-07-12 2004-06-21 Au Optronics Corp Cell pixel driving circuit of OLED
JP4103500B2 (ja) 2002-08-26 2008-06-18 カシオ計算機株式会社 表示装置及び表示パネルの駆動方法
JP2004145278A (ja) * 2002-08-30 2004-05-20 Seiko Epson Corp 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器
JP4089544B2 (ja) * 2002-12-11 2008-05-28 ソニー株式会社 表示装置及び表示装置の製造方法
JP3952965B2 (ja) 2003-02-25 2007-08-01 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
US7520790B2 (en) * 2003-09-19 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
JP4443179B2 (ja) * 2003-09-29 2010-03-31 三洋電機株式会社 有機ｅｌパネル
KR100755398B1 (ko) * 2004-05-21 2007-09-04 엘지전자 주식회사 유기전계발광표시소자 및 그 제조방법
JP4265515B2 (ja) * 2004-09-29 2009-05-20 カシオ計算機株式会社 ディスプレイパネル

Also Published As

Publication number Publication date
JP4254675B2 (ja) 2009-04-15
EP2109145A1 (en) 2009-10-14
CN1954438A (zh) 2007-04-25
WO2006035970A2 (en) 2006-04-06
KR20070027538A (ko) 2007-03-09
EP3528289A1 (en) 2019-08-21
KR100812861B1 (ko) 2008-03-11
EP1794776A2 (en) 2007-06-13
WO2006035970A3 (en) 2006-11-16
US20060066535A1 (en) 2006-03-30
JP2006098654A (ja) 2006-04-13
US7446338B2 (en) 2008-11-04
TWI293853B (en) 2008-02-21
TW200631453A (en) 2006-09-01
EP2109145B1 (en) 2018-03-21

Similar Documents

Publication Publication Date Title
CN100472797C (zh) 显示面板
TWI605582B (zh) 有機發光二極體顯示器
US6373453B1 (en) Active matrix display
CN100553394C (zh) 显示面板
CN110010058A (zh) 阵列基板及显示面板
KR20200097856A (ko) 유기 발광 표시 장치
CN110323254A (zh) 有机发光二极管显示器
EP1735835B1 (en) Display panel
JP4792748B2 (ja) ディスプレイパネル
JP4192879B2 (ja) ディスプレイパネル
JP2006098622A (ja) ディスプレイパネル
JP4379285B2 (ja) ディスプレイパネル
CN117412630A (zh) 显示装置
CN116895246A (zh) 发光显示装置
JP4893753B2 (ja) ディスプレイパネル
CN116615052A (zh) 有机发光二极管显示装置及其制造方法
KR20070017525A (ko) 디스플레이 패널

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170123

Address after: Irish Ross Kang Wangjun

Patentee after: Soras OLED

Address before: Tokyo, Japan

Patentee before: CASIO COMPUTER Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090325

Termination date: 20210927

CF01 Termination of patent right due to non-payment of annual fee