CN100459100C - 平坦化方法及顶层金属层隔离结构的形成方法 - Google Patents

平坦化方法及顶层金属层隔离结构的形成方法 Download PDF

Info

Publication number
CN100459100C
CN100459100C CNB2006101168537A CN200610116853A CN100459100C CN 100459100 C CN100459100 C CN 100459100C CN B2006101168537 A CNB2006101168537 A CN B2006101168537A CN 200610116853 A CN200610116853 A CN 200610116853A CN 100459100 C CN100459100 C CN 100459100C
Authority
CN
China
Prior art keywords
layer
etch
insulating oxide
etching
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2006101168537A
Other languages
English (en)
Other versions
CN101154621A (zh
Inventor
黄河
蒲贤勇
韩轶男
陈轶群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB2006101168537A priority Critical patent/CN100459100C/zh
Priority to US11/852,918 priority patent/US8058175B2/en
Publication of CN101154621A publication Critical patent/CN101154621A/zh
Application granted granted Critical
Publication of CN100459100C publication Critical patent/CN100459100C/zh
Priority to US13/240,987 priority patent/US20120009794A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/48—Flattening arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种晶圆平坦化的方法，所述晶圆表面具有包含凹部的表面层，其特征在于，所述平坦化方法包括如下步骤：在表面层上形成抗刻蚀层，使抗刻蚀层填充整个凹部；刻蚀表面层以及抗刻蚀层，直至凹部对应位置之外的表面层高度等于或者低于凹部的底面，其中，刻蚀表面层的速率大于刻蚀抗刻蚀层的速率；去除抗刻蚀层；刻蚀表面层至设定的位置。本方法克服了现有技术采用化学机械抛光工艺在晶圆表面产生同心圆环状凹槽的缺陷，得到适于光学器件应用的晶圆表面。

Description

平坦化方法及顶层金属层隔离结构的形成方法
技术领域
本发明涉及半导体制程中的平坦化工艺，具体的说，涉及一种使晶圆表面高度平整的平坦化方法以及硅基液晶显示技术中顶层金属层隔离结构的形成方法。
背景技术
随着超大规模集成电路ULSI(Ultra Large Scale Integration)的飞速发展，集成电路制造工艺变得越来越复杂和精细。为了提高集成度，降低制造成本，元件的特征尺寸(Feature Size)不断变小，芯片单位面积内的元件数量不断增加，平面布线已难以满足元件高密度分布的要求，只能采用多层布线技术利用芯片的垂直空间，进一步提高器件的集成密度。但多层布线技术的应用会造成硅片表面起伏不平，对图形制作极其不利。为此，要在大直径硅片上实现多层布线结构，首先就要实现每一层都具有很高的全局平整度，即要求对多层布线互连结构中的导体、层间介质(ILD)、金属(如W，Cu，Al)、硅氧化物、氮化物等进行平坦化(Planarization)处理。
目前，化学机械抛光法(CMP，Chemical Mechanical Polishing)是一项最常用的平坦化方法，应用在大多数的平坦化制程中，但是，最近的研究表明，对于某些应用于光学仪器的晶圆如用于图像传输和图像处理元件中的晶圆以及对晶圆表面质量要求较高的产品，由于对晶圆表面平整度要求特别高，使用传统的化学机械抛光方法得到的晶圆表面平整度大多不能满足器件的应用要求，产品良率很低。
例如在硅基液晶(Liquid Crystal on Silicon；LCOS)技术的顶层金属层(TopMetal)的平坦化制程中，参照图1A所示，10为层间介电层，20为中间金属层，30为接触孔金属，40为顶层金属层，在LCOS技术的制程中，需要将顶层金属层40分成若干个小的反射镜，因此，参考图1B所示，刻蚀顶层金属层40以及层间介电层10至一定的深度，形成沟槽50，然后，参考图1C所示，在沟槽50内以及顶层金属层40上沉积绝缘氧化层60以填满沟槽50，之后，参考图1D所示，采用化学机械抛光法抛光顶层金属层40上的部分绝缘氧化层60，最后，采用干刻蚀法去除顶层金属层40上的全部绝缘氧化层60，形成图1E所示的结构。但是，对最后的顶层金属层40的微观表面进行研究后发现，采用上述的工艺方法形成的顶层金属层40的表面结构如图2所示，表面含有同心圆环形的凹陷，这种凹槽的出现，使顶层金属层40不能满足作为硅基液晶显示器的反射镜的需要。
进一步的研究发现，顶层金属层40出现同心圆环形凹陷的原因在于现有的化学机械抛光的抛光垫表面带有同心圆环形的凹陷，如申请号为CN03140681的中国专利申请中描述的抛光垫的结构，具有在抛光面侧形成的、且从呈格状、环状和螺旋状中选出的至少一种形状的凹部，较好的是抛光面具有同心圆形的凹部，结构如图3所示。由于这些抛光垫的抛光面上都具有凹部，对顶层金属层40进行化学机械抛光时会在表面留下与抛光面结构类似的凹部，使顶层金属层40表面的平整度降低。
为了使应用于光学仪器的晶圆以及对晶圆表面质量要求较高的产品得到更加平坦的晶圆表面，必须提供一种平坦化方法，以得到更加平坦的晶圆表面。
发明内容
本发明要解决的问题是现有技术中使用化学机械抛光工艺平坦化的晶圆表面不能满足用于图像传输的光学器件以及对晶圆表面质量要求较高的产品的应用要求。
为解决上述问题，本发明提供了一种晶圆平坦化方法，所述晶圆表面具有包含凹部的表面层，所述平坦化方法包括如下步骤：
在表面层上形成抗刻蚀层，抗刻蚀层填充整个凹部，并且凹部表面层上抗刻蚀层的厚度大于非凹部表面层上抗刻蚀层的厚度；
刻蚀抗刻蚀层以及表面层，其中，对表面层的刻蚀速率应大于对抗刻蚀层的速率，刻蚀之后，使非凹部表面层不高于凹部的底面；
去除抗刻蚀层。
其中，所述抗刻蚀层为光刻胶层时，在表面层上形成抗刻蚀层之后，刻蚀抗刻蚀层以及表面层之前，还包括图案化抗刻蚀层的工艺步骤，去除非凹表面层上的抗刻蚀层。所述抗刻蚀层还可以是底层抗反射层。
其中，形成抗刻蚀层的工艺为旋涂法。
其中，所述表面层为氧化硅或者氮化硅或者金属铝。
其中，刻蚀抗刻蚀层以及表面层的工艺为干法刻蚀。
当刻蚀表面层为氧化硅或者氮化硅时，刻蚀抗刻蚀层以及表面层的刻蚀剂以CxFy(其中1≤X≤9，1≤Y≤9)、CHxFy(其中1≤X≤9，1≤Y≤9)中的一种或者两种为主要刻蚀气体。当刻蚀表面层为金属铝时，刻蚀抗刻蚀层以及表面层的刻蚀剂为包含卤族元素的刻蚀气体。
其中，去除抗刻蚀剂的工艺为烧蚀法。
本发明还提供了一种硅基液晶技术中顶层金属层的平坦化方法，提供含有顶层金属层的晶圆结构，所述顶层金属层内具有沟槽，沟槽内以及顶层金属层上形成有包含凹部的绝缘氧化层，绝缘氧化层的凹部位置与沟槽相对应，所述平坦化方法包括如下步骤：
在绝缘氧化层上形成抗刻蚀层，抗刻蚀层填充凹部，并且凹部绝缘氧化层上抗刻蚀层的厚度大于非凹部绝缘氧化层上抗刻蚀层的厚度；
刻蚀抗刻蚀层以及绝缘氧化层，其中，对绝缘氧化层的刻蚀速率应大于对抗刻蚀层的速率，使非凹部绝缘氧化层不高于凹部的底面；
去除抗刻蚀层；
刻蚀绝缘氧化层直至完全曝露顶层金属层。
其中，所述抗刻蚀层为光刻胶层时，在绝缘氧化层上形成抗刻蚀层之后，刻蚀抗刻蚀层以及绝缘氧化层之前，还包括图案化抗刻蚀层的工艺步骤，去除非凹部绝缘氧化层上的抗刻蚀层。所述抗刻蚀层还可以是底层抗反射层。
其中，形成抗刻蚀层的工艺为旋涂法。
其中，所述绝缘氧化层为二氧化硅或者氮氧化硅或者正硅酸乙酯(TEOS)或者二氧化硅-氮化硅-二氧化硅(ONO)。
刻蚀抗刻蚀层以及绝缘氧化层的刻蚀剂以CxFy(其中1≤X≤9，1≤Y≤9)、CIIxFy(其中1≤X≤9，1≤Y≤9)中的一种或者两种为主要刻蚀气体。
其中，去除抗刻蚀剂的工艺为烧蚀法。
其中，所述顶层金属层为铝。
其中，刻蚀绝缘氧化层直至完全曝露顶层金属层的刻蚀工艺为干法刻蚀。
本发明还提供了一种硅基液晶技术中顶层金属层的隔离方法，提供具有顶层金属层及层间介电层的晶圆，所述顶层金属层位于层间介电层上，其特征在于，包括下列步骤：
刻蚀顶层金属层以及层间介电层至设定的深度，在顶层金属层以及层间介电层内形成沟槽；
在顶层金属层上以及沟槽内形成绝缘氧化层直至填满沟槽，绝缘氧化层与沟槽对应的位置含有凹部；
在绝缘氧化层上形成抗刻蚀层，抗刻蚀层填充凹部，并且凹部绝缘氧化层上抗刻蚀层的厚度大于非凹部绝缘氧化层上抗刻蚀层的厚度；
刻蚀抗刻蚀层以及绝缘氧化层，其中，对绝缘氧化层的刻蚀速率应大于对抗刻蚀层的速率，刻蚀之后，使非凹部对应绝缘氧化层不高于凹部的底面；
去除抗刻蚀层；
刻蚀绝缘氧化层直至完全曝露顶层金属层。
其中，所述抗刻蚀层为光刻胶层时，在绝缘氧化层上形成抗刻蚀层之后，刻蚀抗刻蚀层以及绝缘氧化层之前，还包括图案化抗刻蚀层的工艺步骤，去除非凹部绝缘氧化层上的抗刻蚀层。所述抗刻蚀层还可以是底层抗反射层。
其中，形成抗刻蚀层的工艺为旋涂法。
其中，所述绝缘氧化层为二氧化硅或者氮氧化硅或者正硅酸乙酯(TEOS)或者二氧化硅-氮化硅-二氧化硅(ONO)。
刻蚀抗刻蚀层以及表面层的刻蚀剂以CxFy(其中1≤X≤9，1≤Y≤9)、CHxFy(其中1≤X≤9，1≤Y≤9)中的一种或者两种为主要刻蚀气体。
其中，去除抗刻蚀剂的工艺为烧蚀法。
其中，所述顶层金属层为铝。
其中，刻蚀绝缘氧化层直至完全曝露顶层金属层的刻蚀工艺为干法刻蚀。
其中，所述层间介电层为二氧化硅、氮氧化硅、正硅酸乙酯(TEOS)、二氧化硅-氮化硅-二氧化硅(ONO)或者其它介电常数大于二氧化硅的高K值绝缘材料。
与现有技术相比，本发明具有以下优点：
1、本发明提供的晶圆平坦化的方法，在晶圆的凹部形成抗刻蚀层，然后刻蚀晶圆以及抗刻蚀层，由于抗刻蚀层的刻蚀速率小于晶圆表面的刻蚀速率，当刻蚀至凹部对应位置之外的晶圆表面等于或者低于凹部的底面时，去除抗刻蚀层，然后继续刻蚀直设定的位置，采用上述方法，可以避免使用化学机械抛光的方法，从而克服了使用化学机械抛光的方法在晶圆表面产生的同心圆环形缺陷，而且，在晶圆的凹部形成抗刻蚀层，可以保证晶圆表面凹部之外的部位刻蚀时凹部不被刻蚀，当凹部之外的晶圆表面被刻蚀至与凹部底面齐平或者略低于凹部底面的位置时，去除抗刻蚀层，就可保证整个晶圆的表面几乎平齐，继续控制刻蚀工艺，刻蚀至设定的位置后，就能保证晶圆表面的平坦性。
2、本发明提供的硅基液晶技术中顶层金属层的平坦化方法，完全避免了化学机械抛光的方法在顶层金属表面产生的同心圆环的缺陷，得到高质量的顶层金属表面，提高了最后形成的硅基液晶显示器的显像质量。
3、本发明还提供了一种硅基液晶技术中顶层金属层的隔离方法，可以有效的将顶层金属层分成若干个反射镜，同时保持若干个反射镜表面的高平整度。
4、本发明采用光刻胶或者底层抗反射层作为抗刻蚀层，由于光刻胶以及底层抗反射层的半流动特性，可以完全填充本发明所述的凹部，得到相对平坦的晶圆表面，因此，在采用干蚀刻或者湿蚀刻的工艺刻蚀之后，仍然具有平坦的晶圆表面。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。并未刻意按比例绘制附图，重点在于示出本发明的主旨。在附图中，为清楚明了，放大了层和区域的厚度。
图1A至1E是现有技术中硅基液晶技术的顶层金属层的平坦化制程的截面结构示意图；
图2是现有技术中硅基液晶技术的顶层金属层的平坦化制程后顶层金属层表面的结构示意图；
图3是现有技术中化学机械抛光工艺使用的抛光垫的表面结构示意图；
图4A至图4D是本发明晶圆表面的平坦化方法工艺流程的结构示意图；
图5A至图5D是本发明硅基液晶技术中顶层金属层的平坦化方法工艺流程的结构示意图；
图6A至图6F以及图7是本发明硅基液晶技术中顶层金属层的隔离方法抗刻蚀层为光阻的工艺流程结构示意图；
图8是本发明实施例3中顶层金属层上形成有包含凹部的绝缘氧化层的扫描电子显微镜图；
图9是本发明实施例3中刻蚀绝缘氧化层曝露出顶层金属层的表面结构图；
图10A至图10G是本发明实施例4工艺流程结构示意图；
图11是本发明实施例4在绝缘氧化层上形成填满凹部的抗刻蚀层后晶圆表面的结构示意图；
图12是本发明实施例4形成的顶层金属层隔离结构的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
实施例1
本发明提供了一种晶圆平坦化方法，所述晶圆表面具有包含凹部的表面层，所述平坦化方法包括如下步骤：在表面层上形成抗刻蚀层，抗刻蚀层填充整个凹部，并且与凹部表面层上抗刻蚀层的厚度大于非凹部表面层上抗刻蚀层的厚度；刻蚀抗刻蚀层以及表面层，其中，对表面层的刻蚀速率应大于对抗刻蚀层的速率，刻蚀之后，使非凹部表面层不高于凹部的底面；去除抗刻蚀层。
参考图4A所示，提供一具有半导体基体100的晶圆，所述半导体基体100可以位于半导体制作工艺的各个制程中，半导体基体100内部可能已经形成各种器件以及电路，由于不同的制程中半导体基体100内含有的器件以及电路结构不同，因此，本发明的附图中没有示出半导体基体100的内部结构，但此不应当对本发明的适用制程以及范围产生影响。半导体基体100表面含有一包括凹部120的表面层110，所述表面层110的材料可以是半导体、层间介质(ILD)、金属(如W，Cu，Al)、硅氧化物、氮化物等需要进行表面平坦化处理的材料。
参考图4B所示，在表面层110上形成抗刻蚀层130，填满整个凹部120并且形成的抗刻蚀层130的表面为不包含凹部的平面结构。为了使在表面层110的凹部120填充的抗刻蚀层的厚度大于表面层110的非凹部(即与凹部对应的表面层位置之外的部分表面层)，本发明采用具有良好流动性的光刻胶或者底层抗反射层作为抗刻蚀层。由于抗刻蚀层130的材料具有良好的流动性，在向凹部120填充的过程中，抗刻蚀层130随表面层的凹凸出现厚度分布不同，凹部抗刻蚀层130分布的厚度大于非凹部分布的抗刻蚀层厚度，表面层的凹部与非凹部的落差大大降低，甚至消除表面层凹部与非凹部的高度差形成平面。
光刻胶的形成工艺为常规的旋转喷涂工艺，在整个表面层110喷涂光刻胶层，由于光刻胶的流动特性，以及旋转喷涂工艺自身的优点，形成的光刻胶层能够填满凹部120，之后，在光刻胶上使用光罩形成光刻胶图案，通过曝光、显影等工艺仅仅留下与凹部位置对应的光刻胶层。
所述抗刻蚀层为底层抗反射层时，依然采用旋涂工艺形成底层抗反射层，形成的底层抗反射层填满整个凹部120并覆盖表面层110，如图4B所示。
之后，参照图4C所示，刻蚀表面层110以及抗刻蚀层130，刻蚀至表面层110到达凹部120的底面，或者表面层110稍低于凹部的底面，刻蚀过程中，应该选用合适的刻蚀剂，保证刻蚀剂对表面层的刻蚀速率大于对抗刻蚀层的刻蚀速率，这样才能保证刻蚀表面层110以及抗刻蚀层130的工艺完成之后，整个表面层成为比较平坦的表面，不再产生新的凹部。本发明比较优选的工艺为刻蚀表面层110以及抗刻蚀层130的工艺完成之后，表面层110的表面与凹部120的底面水平。
本发明中，腐蚀阻挡层130为光刻胶时，由于光刻胶厚度可调，且常规的刻蚀剂对光刻胶刻蚀作用微弱，可以不考虑光刻胶在刻蚀过程中的消耗，因此，只需要根据表面层110的材料选用适当的刻蚀剂即可。根据不同的表面层材料，选用的刻蚀剂都可以是现有技术中常规的刻蚀剂，在此不做详细的描述。例如表面层110为二氧化硅时，可以选用CF4等作为刻蚀气体。
当抗刻蚀层130为底层抗反射层时，选择的刻蚀剂对底层抗反射层的刻蚀速率小于对表面层的刻蚀速率，但是选用的刻蚀剂都是现有技术中常规的刻蚀剂，例如表面层为二氧化硅时，选用的刻蚀剂以CxFy(其中1≤X≤9，1≤Y≤9)，CIIxFy(其中1≤X≤9，1≤Y≤9)中的一种或者两种为主要刻蚀剂。
最后，参考图4D所示，去除抗刻蚀层130。当抗刻蚀层130为光刻胶时，去除抗刻蚀层的工艺为常规的去除光刻胶的工艺，如烧蚀工艺。当抗刻蚀层130为底层抗反射层时，去除抗刻蚀层130的工艺仍然可以是现有技术中的任何常规工艺，例如烧蚀法。
实施例2
本发明还提供了一种硅基液晶技术中顶层金属层的平坦化方法，提供含有顶层金属层的晶圆结构，所述顶层金属层内具有沟槽，沟槽内以及顶层金属层上形成有包含凹部的绝缘氧化层，绝缘氧化层的凹部位置与沟槽相对应，所述平坦化方法包括如下步骤：在绝缘氧化层上形成抗刻蚀层，抗刻蚀层填充凹部，并且凹部绝缘氧化层上抗刻蚀层的厚度大于非凹部绝缘氧化层上抗刻蚀层的厚度；刻蚀抗刻蚀层以及绝缘氧化层，其中，对绝缘氧化层的刻蚀速率应大于对抗刻蚀层的速率，使非凹部绝缘氧化层不高于凹部的底面；去除抗刻蚀层；刻蚀绝缘氧化层直至完全曝露顶层金属层。
参考图5A所示，提供一晶圆(整体结构未示出)，所述晶圆用于LCOS制程中，晶圆内已经形成若干器件以及电路，并且含有至少二层金属布线层。如图5A中所示，为晶圆中一部分的剖面结构示意图，其中所示510为层间介电层，在层间介电层510的表面形成有顶层金属层540，顶层金属层540以及层间介电层510内形成有贯穿顶层金属层540，并位于层间介电层510内一定深度的沟槽550，在沟槽550内以及顶层金属层540上形成有带有凹部580的绝缘氧化层560，凹部580的位置与沟槽550的位置相对应。
所述顶层金属层540可以是铝，铜或者银，由于金属铝较高的反射率、较低的价格成为目前最为优选的顶层金属层材料。
所述层间介电层510以及绝缘氧化层560为二氧化硅、氮氧化硅、正硅酸乙酯(TEOS)、二氧化硅-氮化硅-二氧化硅(ONO)以及其它任何介电常数大于二氧化硅的高K值的绝缘材料。
参考图5B所示，在绝缘氧化层560上形成抗刻蚀层570，填充凹部580，并且使凹部绝缘氧化层560上抗刻蚀层570的厚度大于非凹部绝缘氧化层560上抗刻蚀层570的厚度，较好的是形成的抗刻蚀层570的表面为不包含凹部的平面结构。本发明选用光刻胶或者底层抗反射层作为抗刻蚀层。由于抗刻蚀层570的材料具有良好的流动性，在向凹部580填充的过程中，抗刻蚀层570随表面层的凹凸出现厚度分布不同，绝缘氧化层的凹部抗刻蚀层570分布的厚度大于绝缘氧化层560的非凹部分布的抗刻蚀层570厚度，使表面层凹部与非凹部的落差大大降低，甚至消除表面层凹部与非凸部落差形成平面结构。光刻胶以及底层抗反射层的形成工艺参考实施例1中的形成工艺。
之后，参照图5C所示，刻蚀绝缘氧化层560以及抗刻蚀层570，刻蚀至绝缘氧化层560与凹部580的底面水平，或者绝缘氧化层560稍低于凹部580的底面。
本发明中，抗刻蚀层570为光刻胶时，一般选用本领域技术人员熟知的刻蚀绝缘氧化层560的刻蚀剂，采用干蚀刻工艺。当抗刻蚀层570为底层抗反射层时，采用CxFy(其中1≤X≤9，1≤Y≤9)，CHxFy(其中1≤X≤9，1≤Y≤9)，Ar，O2等作为刻蚀剂，并调整刻蚀剂的比例，使刻蚀剂对绝缘氧化层560的刻蚀速率大于对抗刻蚀层570的刻蚀速率，刻蚀至绝缘氧化层560与凹部580的底面水平，或者绝缘氧化层560低于凹部的底面，较好的是刻蚀后绝缘氧化层560与凹部580的底面水平。
最后，参考图5D所示，去除抗刻蚀层570。去除抗刻蚀层570的工艺参照实施例1的描述。去除抗刻蚀层570之后，进一步刻蚀绝缘氧化层560，直至完全曝露出顶层金属层540。
上述平坦化工艺形成的顶层金属层540具有平坦的表面，克服了现有技术采用化学机械抛光工艺抛光绝缘氧化层560之后刻蚀再刻蚀绝缘氧化层560导致顶层金属层540表面出现的同心圆环缺陷。
实施例3
本发明还提供了一种硅基液晶技术中顶层金属层的隔离方法，提供具有顶层金属层及层间介电层的晶圆，所述顶层金属层位于层间介电层上，其特征在于，包括下列步骤：刻蚀顶层金属层以及层间介电层至设定的深度，在顶层金属层以及层间介电层内形成沟槽；在顶层金属层上以及沟槽内形成绝缘氧化层直至填满整个沟槽，绝缘氧化层与沟槽对应的位置含有凹部；在绝缘氧化层上形成抗刻蚀层，抗刻蚀层填充凹部，并且与凹部对应的绝缘氧化层上抗刻蚀层的厚度大于非凹部绝缘氧化层(即凹部对应位置之外的绝缘氧化层)上抗刻蚀层的厚度；刻蚀抗刻蚀层以及绝缘氧化层，其中，对绝缘氧化层的刻蚀速率应大于对抗刻蚀层的速率，使非凹部对应位置之外的绝缘氧化层不高于凹部的底面；去除抗刻蚀层；刻蚀绝缘氧化层直至完全曝露顶层金属层。
参考图6A所示，提供一晶圆(整体结构未示出)，所述晶圆用于LCOS制程中，晶圆内已经形成若干器件以及电路，并且含有至少二层金属布线层，如图6A中所示，为晶圆中一部分的剖面结构示意图，其中所示210为层间介电层，在层间介电层210的表面形成有顶层金属层240(Top Metal)，所述层间介电层210中包含有中间金属层220以及用于连通中间金属层220和顶层金属层240的金属接触孔230。在LCOS技术中，顶层金属层240用作反射镜，将光信号通过液晶反射在显示器上。在LCOS的后端制程中，需要将顶层金属层240隔离成若干个小的反射镜，每个反射镜成为一个象素单元，若干个象素单元表现在显示器上成为完整的图像。
本发明中所述顶层金属层240可以是铝，铜或者银，由于金属铝较高的反射率、较低的价格成为目前最为优选的顶层金属层材料。
所述层间介电层210为二氧化硅、氮氧化硅、正硅酸乙酯(TEOS)、二氧化硅-氮化硅-二氧化硅(ONO)以及其它任何介电常数大于二氧化硅的高K值的绝缘材料。中间金属层220为任何常规的层间金属层如铝、铜等，所述金属接触孔230的材料为铜、铝、钨以及其它可用的接触孔金属。
参考图6B所示，刻蚀顶层金属层240以及层间介电层210至一定的深度，形成沟槽250。其中，刻蚀顶层金属层240以及层间介电层210的工艺较好的为干法刻蚀。
然后，参考图6C所示，在沟槽250内以及顶层金属层240上形成绝缘氧化层260以填满沟槽250。所述绝缘氧化层260为二氧化硅或者氮氧化硅或者正硅酸乙酯(TEOS)或者二氧化硅-氮化硅-二氧化硅(ONO)等绝缘材料。形成上述绝缘氧化层260的工艺例如是化学气相沉积工艺，较为优选的是等离子体化学气相沉积工艺，具体的工艺方法为本领于技术人员熟知的现有技术，在此不做进一步的详细描述。采用化学气相沉积法在沟槽250以及顶层金属层上形成绝缘氧化层260后，绝缘氧化层260与沟槽250对应的位置上形成凹部280，如图8所示，为LCOS制程中绝缘氧化层260与沟槽250对应的位置上形成凹部280的扫描电子显微镜图(SEM)。
参考图6D所示，在绝缘氧化层260上形成抗刻蚀层270，填充凹部280，使凹部绝缘氧化层260上抗刻蚀层270的厚度大于非凹部绝缘氧化层260上抗刻蚀层270的厚度，较好的是形成的抗刻蚀层270的表面为不包含凹部的平面结构。为了使抗刻蚀层填满整个凹部280，本实施例采用可流动的光刻胶作为抗刻蚀层。光刻胶的形成工艺为常规的旋转喷涂工艺，在绝缘氧化层260上喷涂光刻胶层，由于光刻胶的流动特性，以及旋转喷涂工艺自身的优点，在向凹部280填充的过程中，抗刻蚀层270随表面层的凹部与非凹部出现厚度分布不同，凹部抗刻蚀层270分布的厚度大于非凹部分布的抗刻蚀层厚度，表面层的凹部与非凹部的落差大大降低，甚至消除表面层凹部与非凹部的落差形成平面结构。之后，在光刻胶上使用光罩形成光刻胶图案，通过曝光、显影等工艺仅仅留下凹部280的光刻胶层，形成图6D所示的结构。
之后，参照图6E所示，刻蚀绝缘氧化层260以及抗刻蚀层270，由于所述抗刻蚀层270为光刻胶层，而且常规的刻蚀剂对光刻胶层的刻蚀作用可忽略，因此，只需选择对绝缘氧化层260具有刻蚀作用的常规刻蚀工艺，刻蚀至绝缘氧化层260与凹部280的底面水平，或者绝缘氧化层260低于凹部的底面即可。
本实施例优选的刻蚀所述绝缘氧化层260的工艺为干蚀刻。参考图6F所示，去除抗刻蚀层270。去除抗刻蚀层270的工艺为常规的烧蚀法。
最后，参考图7所示，进一步刻蚀绝缘氧化层260，直至完全曝露出顶层金属层240。刻蚀绝缘氧化层260的工艺与本实施例其它步骤中描述的刻蚀绝缘阻挡层的工艺相同。参考图9所示，为采用上述方法形成的顶层金属层隔离结构的扫描电子显微镜图，从中可以看出，顶层金属层240具有平坦的表面结构，由于本发明采用上述的工艺形成顶层金属层240的隔离结构，克服了现有技术中采用化学机械抛光工艺平坦化绝缘氧化层260时在顶层金属层240表面产生的同心圆环形缺陷，本实施例形成的顶层金属层具有适合光学应用的平坦表面。
实施例4
参考图10A所示，提供一晶圆(整体结构未示出)，所述晶圆用于LCOS制程中，晶圆内已经形成若干器件以及电路，并且含有至少二层金属布线层，如图10A中所示，为晶圆中一部分的剖面结构示意图，其中所示310为层间介电层，在层间介电层310的表面形成有顶层金属层340(Top Metal)，所述层间介电层310中包含有中间金属层320以及用于连通中间金属层320和顶层金属层340的金属接触孔330。在LCOS技术中，顶层金属层340用作反射镜，将光信号通过液晶反射在显示器上。在LCOS的后端制程中，需要将顶层金属层340隔离成若干个小的反射镜，每个反射镜成为一个象素单元，若干个象素单元表现在显示器上成为完整的图像。
本发明中所述的所述顶层金属层340可以是铝，铜或者银，由于金属铝较高的反射率、较低的价格成为目前最为优选的顶层金属层材料。
所述层间介电层310为二氧化硅、氮氧化硅、正硅酸乙酯(TEOS)、二氧化硅-氮化硅-二氧化硅(ONO)以及其它任何介电常数大于二氧化硅的高K值的绝缘材料。中间金属层320为任何常规的层间金属层如铝、铜等，所述金属接触孔330的材料为铜、铝、钨以及其它可用的接触孔金属。
参考图10B所示，刻蚀顶层金属层340以及层间介电层310至一定的深度，形成沟槽350。其中，刻蚀顶层金属层340以及层间介电层310的工艺与实施例3中刻蚀顶层金属层240以及层间介电层210的工艺相同。
然后，参考图10C所示，在沟槽350内以及顶层金属层340上形成绝缘氧化层360以填满沟槽350。所述绝缘氧化层360为二氧化硅或者氮氧化硅或者正硅酸乙酯(TEOS)或者二氧化硅-氮化硅-二氧化硅(ONO)等绝缘材料。形成上述绝缘氧化层360的工艺例如是化学气相沉积工艺，较为优选的是等离子体化学气相沉积工艺。采用化学气相沉积法在沟槽350以及顶层金属层340上形成绝缘氧化层360后，绝缘氧化层360与沟槽350对应的位置上形成凹部380。
参考图10D所示，在绝缘氧化层360上形成抗刻蚀层370，填充凹部380，使凹部绝缘氧化层360上抗刻蚀层370的厚度大于非凹部绝缘氧化层360上抗刻蚀层370的厚度，较好的是形成的抗刻蚀层370的表面为不包含凹部的平面结构。所述抗刻蚀层370为底层抗反射层。底层抗反射层的形成工艺为一般旋涂工艺。在向凹部380填充的过程中，抗刻蚀层370随表面层的凹凸出现厚度分布不同，凹部抗刻蚀层370分布的厚度大于非凹部分布的抗刻蚀层厚度，表面层的凹部与非凹部落差大大降低，甚至消除表面层凹部与非凹部的落差形成平面结构。参考图11所示，为凹部380中填满底层抗反射层之后的扫描电子显微镜图，图中的层间介电层310、顶层金属层340以及绝缘氧化层360与附图10D中的层间介电层310、顶层金属层340以及绝缘氧化层360相对应。
之后，参照图10E所示，刻蚀绝缘氧化层360以及抗刻蚀层370。刻蚀工艺为常规的干蚀刻法，本实施例比较优选的刻蚀工艺为干蚀刻法，采用CxFy(1≤X≤9，1≤Y≤9，)Ar，O2等作为刻蚀剂，并调整刻蚀剂的比例，使刻蚀剂对绝缘氧化层360的刻蚀速率大于对抗刻蚀层370的刻蚀速率，刻蚀至绝缘氧化层360与凹部380的底面水平，或者绝缘氧化层360低于凹部的底面，较好的是刻蚀后绝缘氧化层360与凹部380的底面水平。
参考图10F所示，去除抗刻蚀层370。由于抗刻蚀层370为底层抗反射层，去除抗刻蚀层130的工艺为现有技术中的常规工艺，例如烧蚀法。
最后，参考图10G所示，进一步刻蚀绝缘氧化层360，直至完全曝露出顶层金属层340。刻蚀绝缘氧化层360的工艺与本实施例其它步骤中描述的刻蚀绝缘阻挡层的工艺相同。参考图12所示，为采用上述方法形成的顶层金属层隔离结构的扫描电子显微镜图，从中可以看出，顶层金属层340具有平坦的表面结构，由于本发明采用上述的工艺形成顶层金属层340的隔离结构，克服了现有技术中采用化学机械抛光工艺平坦化绝缘氧化层360时在顶层金属层340表面产生的同心圆环形缺陷，形成的顶层金属层具有适合光学应用的平坦表面。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。

Claims (21)

1、一种硅基液晶技术中顶层金属层的平坦化方法，提供含有顶层金属层的晶圆结构，所述顶层金属层内具有沟槽，沟槽内以及顶层金属层上形成有包含凹部的绝缘氧化层，绝缘氧化层的凹部位置与沟槽相对应，其特征在于，所述平坦化方法包括如下步骤：
在绝缘氧化层上形成抗刻蚀层，抗刻蚀层填充凹部，并且凹部绝缘氧化层上抗刻蚀层的厚度大于非凹部绝缘氧化层上抗刻蚀层的厚度；
刻蚀抗刻蚀层以及绝缘氧化层，其中，对绝缘氧化层的刻蚀速率应大于对抗刻蚀层的速率，刻蚀之后，使非凹部绝缘氧化层不高于凹部的底面；
去除抗刻蚀层；
刻蚀绝缘氧化层直至完全曝露顶层金属层。
2、根据权利要求1所述的硅基液晶技术中顶层金属层的平坦化方法，其特征在于，所述抗刻蚀层为光刻胶层。
3、根据权利要求2所述的硅基液晶技术中顶层金属层的平坦化方法，其特征在于，在绝缘氧化层上形成抗刻蚀层之后，刻蚀抗刻蚀层以及绝缘氧化层之前，还包括图案化抗刻蚀层的工艺，以去除非凹部绝缘氧化层上的抗刻蚀层。
4、根据权利要求1所述的硅基液晶技术中顶层金属层的平坦化方法，其特征在于，所述抗刻蚀层为底层抗反射层。
5、根据权利要求1至4中任一项所述的硅基液晶技术中顶层金属层的平坦化方法，其特征在于，形成抗刻蚀层的工艺为旋涂法。
6、根据权利要求1至4中任一项所述的硅基液晶技术中顶层金属层的平坦化方法，其特征在于，所述顶层金属层为铝。
7、根据权利要求1至4中任一项所述的硅基液晶技术中顶层金属层的平坦化方法，其特征在于，所述绝缘氧化层为二氧化硅或者氮氧化硅或者正硅酸乙酯或者二氧化硅-氮化硅-二氧化硅。
8、根据权利要求7所述的硅基液晶技术中顶层金属层的平坦化方法，其特征在于，刻蚀抗刻蚀层以及绝缘氧化层的刻蚀剂以CxFy、CHxFy中的一种或者两种为主要刻蚀气体，其中1≤X≤9，1≤Y≤9。
9、根据权利要求1至4中任一项所述的硅基液晶技术中顶层金属层的平坦化方法，其特征在于，刻蚀绝缘氧化层直至完全曝露顶层金属层的刻蚀工艺为干法刻蚀。
10、根据权利要求1至4中任一项所述的硅基液晶技术中顶层金属层的平坦化方法，其特征在于，所述抗刻蚀剂层为光刻胶或者底层抗反射层，去除抗刻蚀剂的工艺为烧蚀法。
11、一种硅基液晶技术中顶层金属层的隔离方法，提供具有顶层金属层及层间介电层的晶圆，所述顶层金属层位于层间介电层上，其特征在于，包括下列步骤：
刻蚀顶层金属层以及层间介电层至设定的深度，在顶层金属层以及层间介电层内形成沟槽；
在顶层金属层上以及沟槽内形成绝缘氧化层直至填满沟槽，绝缘氧化层与沟槽对应的位置含有凹部；
在绝缘氧化层上形成抗刻蚀层，抗刻蚀层填充凹部，并且凹部绝缘氧化层上抗刻蚀层的厚度大于非凹部绝缘氧化层上抗刻蚀层的厚度；
刻蚀抗刻蚀层以及绝缘氧化层，其中，对绝缘氧化层的刻蚀速率应大于对抗刻蚀层的速率，刻蚀之后，使非凹部绝缘氧化层不高于凹部的底面；
去除抗刻蚀层；
刻蚀绝缘氧化层直至完全曝露顶层金属层。
12、根据权利要求11所述的硅基液晶技术中顶层金属层的隔离方法，其特征在于，所述抗刻蚀层为光刻胶层。
13、根据权利要求12所述的硅基液晶技术中顶层金属层的隔离方法，其特征在于，在绝缘氧化层上形成抗刻蚀层之后，刻蚀抗刻蚀层以及绝缘氧化层之前，还包括图案化抗刻蚀层的工艺，以去除非凹部绝缘氧化层上的抗刻蚀层。
14、根据权利要求11所述的硅基液晶技术中顶层金属层的隔离方法，其特征在于，所述抗刻蚀层为底层抗反射层。
15、根据权利要求11至14中任一项所述的硅基液晶技术中顶层金属层的隔离方法，其特征在于，形成抗刻蚀层的工艺为旋涂法。
16、根据权利要求11至14中任一项所述的硅基液晶技术中顶层金属层的隔离方法，其特征在于，所述顶层金属层为铝。
17、根据权利要求11至14中任一项所述的硅基液晶技术中顶层金属层的隔离方法，其特征在于，所述绝缘氧化层为二氧化硅或者氮氧化硅或者正硅酸乙酯或者二氧化硅-氮化硅-二氧化硅。
18、根据权利要求17所述的硅基液晶技术中顶层金属层的隔离方法，其特征在于，刻蚀抗刻蚀层以及绝缘氧化层的刻蚀剂以CxFy、CHxFy中的一种或者两种为主要刻蚀气体，其中1≤X≤9，1≤Y≤9。
19、根据权利要求11至14中任一项所述的硅基液晶技术中顶层金属层的隔离方法，其特征在于，刻蚀绝缘氧化层直至完全曝露顶层金属层的刻蚀工艺为干法刻蚀。
20、根据权利要求11至14中任一项所述的硅基液晶技术中顶层金属层的隔离方法，其特征在于，所述抗刻蚀剂层为光刻胶或者底层抗反射层，去除抗刻蚀剂的工艺为烧蚀法。
21、根据权利要求11至14中任一项所述的硅基液晶技术中顶层金属层的隔离方法，其特征在于，所述层间介电层为二氧化硅、氮氧化硅、正硅酸乙酯、二氧化硅-氮化硅-二氧化硅或者介电常数大于二氧化硅的高K值绝缘材料。
CNB2006101168537A 2006-09-30 2006-09-30 平坦化方法及顶层金属层隔离结构的形成方法 Active CN100459100C (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CNB2006101168537A CN100459100C (zh) 2006-09-30 2006-09-30 平坦化方法及顶层金属层隔离结构的形成方法
US11/852,918 US8058175B2 (en) 2006-09-30 2007-09-10 Method for planarization of wafer and method for formation of isolation structure in top metal layer
US13/240,987 US20120009794A1 (en) 2006-09-30 2011-09-22 Method for Planarization of Wafer and Method for Formation of Isolation Structure in Top Metal Layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006101168537A CN100459100C (zh) 2006-09-30 2006-09-30 平坦化方法及顶层金属层隔离结构的形成方法

Publications (2)

Publication Number Publication Date
CN101154621A CN101154621A (zh) 2008-04-02
CN100459100C true CN100459100C (zh) 2009-02-04

Family

ID=39256175

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101168537A Active CN100459100C (zh) 2006-09-30 2006-09-30 平坦化方法及顶层金属层隔离结构的形成方法

Country Status (2)

Country Link
US (2) US8058175B2 (zh)
CN (1) CN100459100C (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100459100C (zh) * 2006-09-30 2009-02-04 中芯国际集成电路制造(上海)有限公司 平坦化方法及顶层金属层隔离结构的形成方法
US8497210B2 (en) 2010-10-04 2013-07-30 International Business Machines Corporation Shallow trench isolation chemical mechanical planarization
CN102468129B (zh) * 2010-11-09 2013-12-18 上海华虹Nec电子有限公司 用于半导体制备中的表面平坦化的方法
US8409986B2 (en) * 2011-01-11 2013-04-02 Institute of Microelectronics, Chinese Academy of Sciences Method for improving within die uniformity of metal plug chemical mechanical planarization process in gate last route
CN102956475B (zh) * 2011-08-23 2015-02-04 上海华虹宏力半导体制造有限公司 锗硅双极cmos跨多晶硅层的制备方法
CN102610536B (zh) * 2012-03-31 2016-11-16 上海华虹宏力半导体制造有限公司 一种顶层金属的形成方法
KR102093060B1 (ko) * 2012-07-20 2020-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치를 포함하는 전자 장치
CN103165412A (zh) * 2013-03-15 2013-06-19 上海华力微电子有限公司 晶圆表面凹陷缺陷的处理方法
CN103219289A (zh) * 2013-03-27 2013-07-24 上海宏力半导体制造有限公司 去除浮栅尖角的闪存及其制造方法
TWI493267B (zh) * 2013-06-14 2015-07-21 Himax Display Inc 主動元件陣列基板的改良方法、主動元件陣列基板以及顯示面板
KR20150021811A (ko) * 2013-08-21 2015-03-03 삼성전자주식회사 반도체 소자의 제조방법
TWI687987B (zh) * 2015-02-17 2020-03-11 愛爾蘭商滿捷特科技公司 填充蝕刻洞的製程
CN107644814B (zh) * 2017-09-15 2019-06-25 山西国惠光电科技有限公司 一种读出电路的平坦化方法
CN111816605A (zh) * 2019-04-10 2020-10-23 联华电子股份有限公司 半导体元件及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5175122A (en) * 1991-06-28 1992-12-29 Digital Equipment Corporation Planarization process for trench isolation in integrated circuit manufacture
US5804514A (en) * 1995-06-20 1998-09-08 Hyundai Electronics Industries Co., Ltd. Method of planarizing a film of a semiconductor device
US6093656A (en) * 1998-02-26 2000-07-25 Vlsi Technology, Inc. Method of minimizing dishing during chemical mechanical polishing of semiconductor metals for making a semiconductor device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4836885A (en) * 1988-05-03 1989-06-06 International Business Machines Corporation Planarization process for wide trench isolation
US5609775A (en) * 1995-03-17 1997-03-11 Chartered Semiconductor Manufacturing Pte Ltd. Dry etch process for titanium-tungsten films
TW486585B (en) * 1999-04-19 2002-05-11 United Microelectronics Corp Method of fabricating passivation layer in liquid crystal display
US6376361B1 (en) * 1999-10-18 2002-04-23 Chartered Semiconductor Manufacturing Ltd. Method to remove excess metal in the formation of damascene and dual interconnects
US6884729B2 (en) * 2002-02-11 2005-04-26 Cabot Microelectronics Corporation Global planarization method
US7008840B2 (en) * 2002-08-26 2006-03-07 Matsushita Electrical Industrial Co., Ltd. Method for manufacturing semiconductor device with capacitor elements
US20040235297A1 (en) * 2003-05-23 2004-11-25 Bih-Tiao Lin Reverse electroplating for damascene conductive region formation
KR100524973B1 (ko) * 2003-06-25 2005-10-31 삼성전자주식회사 커패시터를 포함하는 반도체 소자의 제조방법
KR100521381B1 (ko) * 2003-06-25 2005-10-12 삼성전자주식회사 모오스 전계 효과 트랜지스터의 제조 방법
US7081417B2 (en) * 2003-06-27 2006-07-25 Hitachi, Ltd. Manufacturing method for electronic device and multiple layer circuits thereof
US20050232530A1 (en) * 2004-04-01 2005-10-20 Jason Kekas Electronically controlled volume phase grating devices, systems and fabrication methods
US7158279B2 (en) * 2004-10-19 2007-01-02 Texas Instruments Incorporated Spatial light modulators with non-uniform pixels
CN100459100C (zh) * 2006-09-30 2009-02-04 中芯国际集成电路制造(上海)有限公司 平坦化方法及顶层金属层隔离结构的形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5175122A (en) * 1991-06-28 1992-12-29 Digital Equipment Corporation Planarization process for trench isolation in integrated circuit manufacture
US5804514A (en) * 1995-06-20 1998-09-08 Hyundai Electronics Industries Co., Ltd. Method of planarizing a film of a semiconductor device
US6093656A (en) * 1998-02-26 2000-07-25 Vlsi Technology, Inc. Method of minimizing dishing during chemical mechanical polishing of semiconductor metals for making a semiconductor device

Also Published As

Publication number Publication date
CN101154621A (zh) 2008-04-02
US8058175B2 (en) 2011-11-15
US20120009794A1 (en) 2012-01-12
US20080081478A1 (en) 2008-04-03

Similar Documents

Publication Publication Date Title
CN100459100C (zh) 平坦化方法及顶层金属层隔离结构的形成方法
US6627557B2 (en) Semiconductor device and method for manufacturing the same
CN110943070A (zh) 半导体结构，半导体结构制备方法及其用途
US6171976B1 (en) Method of chemical-mechanical polishing
CN101192513A (zh) 金属-绝缘体-金属电容器及其制造方法
TWI252535B (en) Method for forming contact plug of semiconductor device
CN102324399B (zh) 半导体器件及其制作方法
TWI222171B (en) Method and structure of interconnection with anti-reflection coating
US6815337B1 (en) Method to improve borderless metal line process window for sub-micron designs
US6159759A (en) Method to form liquid crystal displays using a triple damascene technique
KR100532404B1 (ko) 듀얼다마신 배선 형성방법
KR100664376B1 (ko) 반도체 소자의 커패시터 제조 방법
US6881678B2 (en) Method for forming a dual damascene structure in a semiconductor device
US6511907B1 (en) Method for forming a low loss dielectric layer in the tungsten chemical mechanic grinding process
US7528464B2 (en) Semiconductor device and method for manufacturing the same
KR100688759B1 (ko) 층간 절연막 평탄화 방법
CN102044471A (zh) 互连结构及其形成方法
KR100575359B1 (ko) 반도체 소자 및 그 제조방법
KR100511091B1 (ko) 반도체장치의 평탄화 방법
KR20020052681A (ko) 반도체 소자의 층간 절연막 형성 방법
KR100261681B1 (ko) 반도체소자의 평탄화 방법
KR100499396B1 (ko) 반도체 소자의 제조 방법
KR100498605B1 (ko) 반도체 소자의 이너 실린더 캐패시터 형성방법
TWI530972B (zh) 嵌入式電容結構及其形成方法
JP2002353223A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111115

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation