JP2002353223A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 絶縁膜を低誘電率膜のみとすることにより、
構造が簡単で信頼性の高い半導体装置を提供する。 【解決手段】 半導体基板１上に低誘電率膜２を形成
し、この低誘電率膜２に配線用溝５を形成する工程と、
低誘電率膜２の表面および配線用溝５にバリアメタル４
を形成する工程と、配線用溝５を埋め込むように銅配線
層６を形成する工程と、配線用溝５内の部分を残してバ
リアメタル４上の銅配線層６を除去する工程と、低誘電
率膜２上の余分なバリアメタル４を除去する工程とを具
備する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、詳しくは、半導体基板に絶縁膜お
よびバリアメタルを介して銅配線層を形成した半導体装
置およびその製造方法に関する。

【０００２】

【従来の技術】半導体装置の高集積化、小型に伴い、配
線の微細化、配線ピッチの縮小化および配線の多層化が
進んでおり、半導体装置の製造プロセスにおける多層配
線技術の重要性が増大している。従来、多層配線構造の
半導体装置の配線材料としてアルミニウムが多用されて
きたが、近年の０．２５μｍルール以下のデザインルー
ルにおいて、信号の伝搬遅延を抑制するために、配線材
料をアルミニウムから銅に代えた配線プロセスの開発が
行われるようになっている。銅を配線に使用すると、低
抵抗と高エレクトロマイグレーション耐性を両立できる
という利点がある。

【０００３】この銅を使用する配線プロセスでは、予め
層間絶縁膜に形成した溝状の配線パターンに金属を埋め
込み、ＣＭＰ（Ｃｈｅｍｉｃａｉ Ｍｅｃｈａｎｉｃａ
ｌＰｏｌｉｓｈｉｎｇ；化学機械研磨）法によって余分
な金属膜を除去して配線を形成する、ダマシン法と呼ば
れる配線プロセスが有力になっている。このダマシン法
は、配線のエッチングが不要であり、さらに、上層の層
間絶縁膜を自ずと平坦なものになるので、工程を簡略化
できる。さらに、層間絶縁膜に配線用溝だけでなく、コ
ンタクトホールも溝として開け、配線用溝とコンタクト
ホールを同時に金属で埋め込むデュアルダマシン（Ｄｕ
ａｌｄａｍａｓｃｅｎｅ）法では、さらに大幅な配線工
程の削減が可能となる。

【０００４】図２は、従来のデュアルダマシン法による
銅配線形成のプロセスを示している。図２（ａ）に示す
ように、酸化シリコン（ＳｉＯ₂）等の半導体基板１上
に、低誘電率膜（Ｌｏｗ−ｋ）２を形成し、さらにその
上に酸化シリコンからなる絶縁膜３を形成する。そし
て、バリアメタル４を絶縁膜３の表面および半導体基板
１の不純物拡散領域に通じるコンタクトホール５に形成
する。このバリアメタル４としては、Ｔａ，Ｔｉ，Ｔａ
Ｎ，ＴｉＮ等の金属材料を周知のスパッタ法により形成
する。このバリアメタル４の上に、配線用溝（コンタク
トホール）５を埋め込むように銅配線層６を形成する。

【０００５】次に、図２（ｂ）に示すように、配線用溝
５内の部分を残してバリアメタル４上の銅配線層６を除
去する。次に、図２（ｃ）に示すように、絶縁膜３上の
余分なバリアメタル４をＣＭＰ法によって除去し、平坦
化する。最後に、図２（ｄ）に示すように、絶縁膜３上
に窒化シリコン（ＳｉＮ）のキャップ膜７を形成する。

【０００６】上記のような、従来の半導体装置の製造方
法では、銅配線層６の層間絶縁膜として低誘電率膜２を
使用しているが、この低誘電率膜２がＣＭＰに対して強
度が小さく、そのため低誘電率膜２に傷が入ったり剥が
れたりして、ＣＭＰ面として使用できなくなることがあ
る。そのため、従来では低誘電率膜２の上にさらに酸化
シリコンからなる絶縁膜３を設け、２層の絶縁膜とする
ことにより、耐ＣＭＰを確保している。

【０００７】ところが、低誘電率膜２および酸化シリコ
ン膜３は、熱処理によってストレスを受けて剥がれが発
生しやすい。また、酸化シリコン膜３の厚さの分、銅配
線層６による誘電率が高くなり、配線抵抗が大きくなる
という問題があった。さらにまた、半導体装置の全体の
膜層が多くなるため、構造が複雑になり、信頼性が低下
するという問題もあった。

【発明が解決しようとする課題】

【０００８】本発明は、上記のような問題を解決するた
めになされたもので、絶縁膜を低誘電率膜の１層のみと
することにより、構造が簡単で信頼性の高い半導体装置
およびその製造方法を提供することを目的とする。

【０００９】

【課題を解決するための手段】前記の目的を達成するた
め、本発明に係る半導体装置は、半導体基板上の絶縁膜
に形成されたコンタクトホールにバリアメタルを介して
銅配線層が形成された半導体装置であって、前記絶縁膜
は１層の低誘電率膜で構成されていることを特徴とす
る。

【００１０】本発明に係わる半導体装置の製造方法は、
半導体基板上に、低誘電率膜を形成し、この低誘電率膜
に配線用溝を形成する工程と、前記低誘電率膜の表面お
よび配線用溝にバリアメタルを形成する工程と、前記配
線用溝を埋め込むように銅配線層を形成する工程と、前
記配線用溝内の部分を残して前記バリアメタル上の銅配
線層を除去する工程と、前記低誘電率膜上の余分なバリ
アメタルを除去する工程とを具備することを特徴とす
る。

【００１１】また、前記低誘電率膜上の余分なバリアメ
タルを除去する工程を流体研磨で行うことができる。ま
た、前記バリアメタル上の銅配線層を除去する工程をＣ
ＭＰまたは流体研磨のいずれかで行うことができる。

【００１２】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。なお、図１において、図２と同一
部材または同一機能のものは同一符号で示している。図
１（ａ）に示すように、酸化シリコン（ＳｉＯ₂）等の
半導体基板１上に、低誘電率膜（Ｌｏｗ−ｋ）２のみを
形成する。この低誘電率膜としては、例えば、ＳｉＦ、
ＳｉＯＣＨ、ポリアリールエーテル、ポーラスシリカ、
ポリイミド等がある。そして、バリアメタル４を低誘電
率膜２の表面および配線用溝（コンタクトホール）５の
内壁に形成する。バリアメタル４としては、Ｔａ、Ｔ
ｉ、ＴａＮ、ＴｉＮ等の金属材料を周知のスパッタ法に
より形成する。このバリアメタル４の上に、配線用溝５
を埋め込むように銅配線層６を形成する。

【００１３】次に、図１（ｂ）に示すように、配線用溝
５内の部分を残してバリアメタル４上の銅配線層６を研
磨により除去する。次に、図１（ｃ）に示すように、低
誘電率膜２上の余分なバリアメタル４を研磨により除去
する。この場合、低誘電率膜２が軟質であるため、ＣＭ
Ｐ法で研磨を行うと、バリアメタル４を除去して低誘電
率膜２を露出させるときに低誘電率膜２にスクラッチや
剥がれが発生しやすい。そこで、図１（ｃ）の除去工程
は、圧力が小さく衝撃の少ない流体研磨により行う。

【００１４】流体研磨は、研磨工具の微細孔から微細砥
粒が混合されているスラリーを被研磨面に向けて噴出さ
せて被研磨物面から極微小の除去を行う方法である。こ
の流体研磨に使用するスラリーは、低誘電率膜２が浸食
されない液体であって、微細砥粒の粒径は１００ｎｍ以
下が好ましく、また、ｐＨが７〜１４の中性またはアル
カリ性のものが好ましい。このような流体研磨を用いる
ことにより、低誘電率膜２のスクラッチや剥がれが発生
をなくすることができる。

【００１５】なお、図１（ｂ）の銅配線層６の除去はＣ
ＭＰ法でもよいが、必要に応じてこの工程も流体研磨を
用いることができる。最後に、図１（ｄ）に示すよう
に、絶縁膜３上に窒化シリコン（ＳｉＮ）のキャップ膜
７を形成する。多層構造の場合は、このキャップ膜７上
に同構造の半導体装置を形成する。

【００１６】

【発明の効果】以上、詳述したように、本発明の半導体
装置によれば、絶縁膜を１層の低誘電率膜で構成したの
で、従来のような低誘電率膜と酸化シリコン膜との界面
での剥がれをなくすることができると共に、酸化シリコ
ン膜がないため、銅配線層の全体が低誘電率膜層に接触
する構造になり、したがって、銅配線層による誘電率が
低く、配線抵抗も小さくすることができ、さらにまた、
半導体装置の全体の膜層が少ないため、構造が簡単で、
信頼性が向上するという効果がある。また、本発明の半
導体装置の製造方法によれば、絶縁膜が低誘電率膜の１
層で済むため、製造プロセスが少なくなり、製造コスト
を低減できるという効果がある。

【図面の簡単な説明】

【図１】本発明の実施の形態を示す製造工程断面図であ
る。

【図２】従来の半導体装置の製造方法を示す製造工程断
面図である。

【符号の説明】

１‥‥半導体基板、２‥‥低誘電率膜、４‥‥バリアメ
タル、５‥‥配線用溝、６‥‥銅配線層

Claims (5)

【特許請求の範囲】
1. 【請求項１】 半導体基板上の絶縁膜に形成された配線
   用溝にバリアメタルを介して銅配線層が形成された半導
   体装置であって、 前記絶縁膜は１層の低誘電率膜で構成されていることを
   特徴とする半導体装置。
2. 【請求項２】 半導体基板上に低誘電率膜を形成する工
   程と、 前記低誘電率膜に配線用溝を形成する工程と、 前記低誘電率膜の表面および配線用溝にバリアメタルを
   形成する工程と、 前記配線用溝を埋め込むように銅配線層を形成する工程
   と、 前記配線用溝内の部分を残して前記バリアメタル上の銅
   配線層を除去する工程と、 前記低誘電率膜上の余分なバリアメタルを除去する工程
   と、を具備することを特徴とする半導体装置の製造方
   法。
3. 【請求項３】 前記低誘電率膜上の余分なバリアメタル
   を除去する工程を流体研磨で行うことを特徴とする請求
   項２記載の半導体装置の製造方法。
4. 【請求項４】 前記バリアメタル上の銅配線層を除去す
   る工程をＣＭＰ法で行うことを特徴とする請求項２また
   は３記載の半導体装置の製造方法。
5. 【請求項５】 前記バリアメタル上の銅配線層を除去す
   る工程を流体研磨で行うことを特徴とする請求項２また
   は３記載の半導体装置の製造方法。