CN100420024C - 半导体器件的制造方法 - Google Patents
半导体器件的制造方法 Download PDFInfo
- Publication number
- CN100420024C CN100420024C CNB038256290A CN03825629A CN100420024C CN 100420024 C CN100420024 C CN 100420024C CN B038256290 A CNB038256290 A CN B038256290A CN 03825629 A CN03825629 A CN 03825629A CN 100420024 C CN100420024 C CN 100420024C
- Authority
- CN
- China
- Prior art keywords
- film
- mentioned
- strong dielectric
- semiconductor device
- formation process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 120
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 230000008569 process Effects 0.000 claims abstract description 64
- 239000003990 capacitor Substances 0.000 claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 claims abstract description 41
- 230000015572 biosynthetic process Effects 0.000 claims description 95
- 239000002994 raw material Substances 0.000 claims description 50
- 239000002305 electric material Substances 0.000 claims description 43
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 28
- 238000002425 crystallisation Methods 0.000 claims description 21
- 230000008025 crystallization Effects 0.000 claims description 21
- 238000005137 deposition process Methods 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 125000001449 isopropyl group Chemical group [H]C([H])([H])C([H])(*)C([H])([H])[H] 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 239000012535 impurity Substances 0.000 abstract description 43
- 239000013078 crystal Substances 0.000 abstract description 19
- 230000007547 defect Effects 0.000 abstract description 19
- 239000003989 dielectric material Substances 0.000 abstract 1
- 230000002349 favourable effect Effects 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 51
- 238000009792 diffusion process Methods 0.000 description 26
- 239000011229 interlayer Substances 0.000 description 24
- 239000000758 substrate Substances 0.000 description 19
- 229910052760 oxygen Inorganic materials 0.000 description 11
- 239000010410 layer Substances 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 9
- 239000002245 particle Substances 0.000 description 9
- 239000012491 analyte Substances 0.000 description 7
- 238000002474 experimental method Methods 0.000 description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 229910052745 lead Inorganic materials 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 230000010287 polarization Effects 0.000 description 5
- 238000002441 X-ray diffraction Methods 0.000 description 4
- 238000010276 construction Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- 230000002269 spontaneous effect Effects 0.000 description 4
- 238000005979 thermal decomposition reaction Methods 0.000 description 4
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910000457 iridium oxide Inorganic materials 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000005546 reactive sputtering Methods 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- WYURNTSHIVDZCO-UHFFFAOYSA-N Tetrahydrofuran Chemical compound C1CCOC1 WYURNTSHIVDZCO-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000002309 gasification Methods 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
Landscapes
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明提供一种半导体器件的制造方法，该制造方法在制造具有用强电介质电容器的存储器的半导体器件的场合，既能通过控制强电介质膜的取向性维持该强电介质膜的良好的强电介质特性，又能使该强电介质膜的膜中杂质和膜中的结晶缺陷减少的半导体器件。因此由形成第1强电介质层的第1成膜工序和在上述第1强电介质层的上面形成第2强电介质层的第2成膜工序组成，上述第1成膜工序中的成膜温度大于等于600℃。
Description
技术领域
本发明涉及半导体器件的制造方法，特别是涉及具有强电介质电容器的半导体器件的制造方法。
背景技术
近年来用强电介质电容器的强电介质存储器作为高速低功率的非溢失性存储器倍受关注，已经进行积极研发。虽然作为在这样的强电介质存储器上使用的强电介质电容器的结构，一直用平面形，但为了使高电介质电容器高集成化而开始感到必需向层叠结构转移。
为了实现立体电容器构造，在层叠电容器结构中使用的强电介质膜必需是台阶覆盖性好，而且形成的强电介质膜由峰电流小的高密度结晶构成。
因此，在形成用层叠结构的强电介质膜时，与溶胶凝胶法和溅射法相比，MOCVD法(有机金属化学气相沉积法)在得到台阶覆盖性良好而高密度的结晶方法占优势地位，有望作为下一代的成膜方法。
在图1A～1G中概略地示出具有层叠电容器结构的强电介质存储器的半导体器件的制造工序。
首先，参照图1，在由Si构成的基板101上形成作为被元件分离膜102分离的杂质扩散区域的势阱区域103，在上述势阱区域103中形成多个低浓度杂质扩散区域106、和高浓度杂质扩散区域107，以使该低浓度杂质扩散区域106包围该高浓度杂质扩散区域107。
以夹着形成在上述势阱区域103中的2个上述低浓度杂质扩散区域106的方式形成沟道区域104，在上述沟道区域104上通过栅极绝缘膜105形成由例如多晶硅构成的栅极电极108，在栅极电极108的侧壁上形成侧壁绝缘膜110，并且在上述栅极电极108的上部形成绝缘膜109，再形成绝缘膜111，以便覆盖上述侧壁绝缘膜110，绝缘膜109和上述高浓度杂质扩散层107，再形成层间绝缘膜112，以便覆盖该绝缘膜111，至此形成MOS晶体管200。
另外，在上述势阱区域103上形成例如2个上述MOS晶体管200。再在2个MOS晶体管200之间和MOS晶体管200与上述元件分离膜102之间的上述层间绝缘膜112中形成电连接在上述高浓度杂质扩散层107上的被阻挡膜113a覆盖的接点插头113。
接着在图1B的工序中，首先在上述层间绝缘膜112上形成作为电容器的下部电极的Ir膜114a，接着用MOCVD法(有机金属化学气相沉积法)在上述Ir膜114a上形成Pb(ZrX，Ti1-X)O3膜(PZT膜)。为了用MOCVD法形成PZT膜，而将例如作为原料的有机金属气体和氧化气体供给到已加热的基板101上，使有机金属气体热分解，使有机金属气体与同时供给的氧化气体之间发生氧化反应，借此在上述Ir膜114a上形成PZT膜115a。
用含Pb的原料气体含Zr的原料气体和含Ti的原料气体作为用作原料的上述有机金属气体，用氧作为氧化气体。
接着，在已形成的PZT膜115a上形成作为上部电极的IrOX膜116a。
接着，在图1C中，蚀刻上述IrOX膜116a、PZT膜115a、Ir膜114a，如图1C所示，形成被由Ir构成的下部电极114，由PZT膜构成的强电介质膜115，和由IrOX构成的上部电极116构成的强电介质电容器130。
接着，在图1D中，为了覆盖上述强电介质电容器130和层间绝缘膜112而形成保护膜117后，在图1E中又为了覆盖上述保护膜117而形成层间绝缘膜118。
接着，在图1F中，在上述层间绝缘膜118上形成接点孔，并形成电连接在2个上述MOS晶体管200之间存在的接点插头113上的被阻挡膜120a覆盖的接点插头120。
接着，在图1G中，在上述层间绝缘膜118上形成通到上述上部电极116的接点孔，形成电连接在上述上部电极116和上述接点插头120上的由阻挡膜119a和配线部119构成的配线层。然后通过形成连接在该配线层上的多层配线结构，形成具有强电介质存储器的半导体器件。
这样形成的上述强电介质电容器130的特性很强地依赖于作为上述强电介质膜115的强电介质的特性。作为上述强电介质膜115的强电介质的电特性依赖于PZT结晶的取向性，在PZT结晶具有(001)取向时获得最大的电介性即最大的开关电荷量Qsw。
另外，在PZT结晶具有(100)取向的场合，不能获得强电介性。构成强电介质膜的PZT结晶通常属于立方晶系，虽然c轴方向的晶格常数与a轴和b轴方向的晶格常数不同，但其差实际甚微，当要使PZT结晶(001)取向时，就以相同程度的比例产生不显示强电介性的(100)取向的PZT结晶。因此虽然强电介特性有所下降，但是正在尝试通过使PZT结晶的(111)取向的比例增加使强电介质膜整体的自发极化量增加，并获得良好的抗刻印性，来提高作为强电介质电容器的可靠性。
为了使PZT膜的(111)取向的比例增加，而必需使PZT膜的成膜温度大于等于600℃，这是公知的(例如非专利文献1)。
在图2中示出了本发明的发明人在作为本发明的基础研究中通过在图1B中说明中所述的MOCVD法在Ir膜上形成的PZT膜的X射线分析曲线。另外，在图2中，就将PZT膜的成膜温度设定为450℃、500℃、550℃、580℃和620℃时的结果分别用实验E1、E2、E3、E4和E5示出。在图2中，峰P1表示PZT膜中的(100)取向，峰P2表示PZT膜中的(101)取向，峰P3表示PZT膜中的(111)取向。
另外，峰Ps表示Si的取向，峰Pi表示Ir(111)取向。
参照图2，首先在实验E1的场合，没有观测到表示PZT膜中(100)取向的峰P1、表示(101取向)的峰P2和表示(111)取向的峰P3，在成膜温度小于400℃时，显然，例如成膜温度为450℃时，PZT膜以非晶质形成。
接着，虽然如就实验2～4的场合看一下，只看到表示PZT膜中的(100)取向的上述峰P1和表示PZT膜中的(101)取向的上述峰P2，但没有观测到表示PZT膜中的(101)取向的峰P3，在成膜温度大于等于500℃，小于600℃时，虽然PZT的结晶化在进行，但没有形成(111)取向。
在将PZT膜的成膜温度设定为大于等于600℃例如620℃的上述实验E5的场合，观测到PZT膜的成膜的(111)取向，由这个事实可以确认在MOCVD法中，如将PZT膜的成膜温度设定为大于等于600℃，则能增加PZT膜中的(111)取向的比例。
非专利文献1
Horii etal IEDM Technical Digest 2002.P529
另外，在作为本发明的基础的研究中发现：当在成膜温度为大于等于600℃以上形成PZT膜时，由于发生因作为用于形成PZT膜的原料的有机金属气体的在基板上的附着概率下降而PZT膜的沉积速度下降的问题。
在图3中示出了作为PZT膜形成的原料的有机金属气体对应PZT膜的成膜温度的附着概率。另外，在图3中分别是就上述有机金属气体的含Pb的原料气体，含Er的原料气体和含Ti的原料气体的场合的附着概率。
参照图3，据认为，虽然在含Pb的原料气体、含Ir的原料气体和含Ti的原料气体中的任何一种场合下，当使成膜温度上升时，在基板上的附着概率下降，例如在将成膜温度设定为620℃的场合与将成膜温度设定为500℃～550℃的场合相比，在基板上的附着概率降低了。
这表示上述有机金属在气相中分解，基板上的附着量减少。因此在气相中增加了颗粒等原料气体的分解物，即杂质的量增加了。因这样的杂质进入PZT膜中，而引起PZT膜的局部位置的强电介质特性劣化，在含颗粒的小片时会因开关电荷量减少而引起成品率下降。
另外，在形成PZT膜的场合，例如在成膜温度大于等于600℃这样的高温下，蒸气压使高的Pb特别容易脱离，并且随着Pb的脱离引起氧的脱离，使PZT膜中的Pb亏损，O亏损等的结晶缺陷增加。
当这样的结晶缺陷增加时，PZT膜的漏电流增加，同时使采用该PZT膜的强电介质电容器的疲劳特性劣化。
在此，本发明解决了上述问题，把提供用新规定的有用的半导体器件的制造方法作为总括的课题。
本发明的具体课题是提供下述的半导体器件的制造方法：在制造具有用强电介质电容器的存储器的半导体器件的场合，即能通过控制强电介质膜的取向性来维持该强电介质的良好的强电介质特性，又能使该强电介质膜中杂质和膜中的结晶缺陷减少，并且能实现大的沉积速度。
发明内容
本发明通过下述的半导体器件的制造方法来解决上述课题：是包括强电介质电容器的半导体器件的制造方法，包括：形成上述强电介质电容器的下部电极的下部电极形成工序，在上述下部电极上通过使用有机金属原料的气相沉积法形成主要具有(111)取向的第1强电介质膜的第1成膜工序，在上述第1强电介质膜上通过使用有机金属原料的气相沉积法形成主要具有(111)取向的第2强电介质膜的第2成膜工序，以及在上述第2强电介质膜上形成上部电极的上部电极形成工序；上述第1强电介质膜和第2强电介质膜包含Pb(ZrX，Ti1-X)O3(PZT)或PbTiO3(PT)，上述第1成膜工序的成膜温度大于等于600℃。
按照本发明，在形成包括强电介质电容器的PZT或PT的强电介质结构的场合，通过将由第1成膜工序形成的第1强电介质膜与第2成膜工序形成的第2强电介质膜层叠来形成该强电介质膜。这时，在上述第1成膜工序中，将上述第1强电介质膜的成膜温度设定为大于等于600℃。从而使上述第1强电介质膜的(111)取向的取向率增加，因此可以使在上述第2工序中形成的上述第2强电介质膜的(111)取向的取向率增加。
因此，例如在上述第2成膜工序中能使强电介质膜的膜中的杂质和膜中的结晶缺陷减少的成膜温度小于600℃的条件下，能使第2强电介质膜的(111)取向的取向率增加。这样得到的由上述第1强电介质膜和第2强电介质膜形成的上述强电介质结构由于(111)取向的取向率高，强电介质特性优良，并且膜中的不纯物和结晶缺陷少，所以可以形成高质量的强电介质电容器。
按照本发明，因为特别将上述第2成膜工序的成膜温度设定为大于等于500℃且小于600℃，所以能使形成的上述第2强电介质膜的杂质和膜中的结晶缺陷减少。这是因为在作为上述第2强电介质膜的原料的有机金属气体的气相中的反应被阻止，并减少了例如通过气相中的反应形成的颗粒和在气相中的分解物等进入到膜中的杂质。
另外，在上述第2成膜工序中，因为成膜温度大于等于500℃，且小于600℃，所以可以限制Pb和O从形成的上述第2强电介质膜的脱离，可以使Pb的亏损和O的亏损少，形成没有结晶缺陷的膜，其结果可以得到漏电流小的强电介质膜。
另外，本发明通过把上述第2成膜工序的成膜温度设定为大于等于400℃且小于500℃的半导体器件的制造方法解决了上述的问题。
按照本发明，因为特别将上述第2成膜工序的成膜温度设定大于等于400℃且小于500℃这样的低温，所以可以使形成的第2强电介质膜的膜中杂质和膜中的结晶缺陷进一步减少。这是因为可以阻止在作为第2强电介质膜的原料的有机金属气体的气相中的反应，例如减少被气相中的反应形成的颗粒和在气相中的分解物等进入到膜中的杂质的结果。
按照本发明，因为将在成膜温度大于等于400℃且小于500℃中形成的非晶质的强电介质进行退火，所以可以得到具有强电介质膜功能的结晶化结构。这时，与过去的通过升高成膜温度结晶化的强电介质膜相比，可以缩短将上述第2高介质膜变成高温的时间。从而可以减少加在包含上述第2强电介质膜的半导体器件的热量，可以阻止因热对例如MOS晶体管等半导体器件引起的损坏。
另外，本发明提供一种半导体器件的制造方法，是包括强电介质电容器的半导体器件的制造方法，具有：形成上述强电介质电容器的下部电极的下部电极形成工序，在上述下部电极上通过使用有机金属原料的气相沉积法形成(111)取向的取向率大于等于90％的第1强电介质膜的第1成膜工序，在上述第1强电介质膜上通过使用有机金属原料的气相沉积法形成(111)取向的取向率大于等于90％的第2强电介质膜的第2成膜工序，以及在上述第2强电介质膜上形成上部电极的上部电极形成工序；上述第1强电介质膜和第2强电介质膜包含Pb(ZrX，Ti1-X)O3或PbTiO3，上述第1成膜工序的成膜温度大于等于600℃；上述第2成膜工序的成膜温度大于等于500℃且小于600℃。
另外，本发明还提供一种半导体器件的制造方法，是包括强电介质电容器的半导体器件的制造方法，具有：形成上述强电介质电容器的下部电极的下部电极形成工序，在上述下部电极上通过使用有机金属原料的气相沉积法形成(111)取向的取向率大于等于90％的第1强电介质膜的第1成膜工序，在上述第1强电介质膜上通过使用有机金属原料的气相沉积法形成(111)取向的取向率大于等于90％的第2强电介质膜的第2成膜工序，以及在上述第2强电介质膜上形成上部电极的上部电极形成工序；上述第1强电介质膜和第2强电介质膜包含Pb(ZrX，Ti1-X)O3或PbTiO3，上述第1成膜工序的成膜温度大于等于600℃；上述第2成膜工序的成膜温度大于等于400℃且小于500℃。
附图说明
图1A～1G是表示现有技术的具有强电介质电容器的半导体器件形成方法的图。
图2是表示通过MOCVD法在Ir电极上形成的PZT膜的X射线分析曲线的图。
图3是表示含Pb的原料气体、含Zr的原料气体和含Ti原料气体在基板上附着率与温度的关系的图。
图4A～4I是表示第1实施例的包含强电介质电容器的半导体器件的制造方法的图。
图5是通过MOCVD法在Ir电极上形成的PZT膜的X射线分析曲线按照PZT膜的成膜温度比较的图。
图6是概略表示第2实施例的包含强电介质电容器的半导体器件的图。
图7A～7E是表示在图6中所示的包含强电介质电容器的半导体器件制造方法的图。
具体实施方式
下面参照附图说明本发明的实施方式。
按照本发明，在形成用在半导体器件中的强电介质电容器的强电介质膜的场合，通过第1成膜工序和第2成膜工序形成该强电介质膜。这时可以通过变更上述第1成膜工序和第2成膜工序的成膜温度，边维持形成的强电介质膜良好的强电介质特性，边形成膜中的杂质和结晶缺陷少的强电介质膜。
例如，在通过MOCVD法形成PZT膜作为强半导体膜的场合，将PZT膜的成膜温度设定为大于等于600℃，通过使PZT膜中的(111)取向的取向率增加，可以使自发极化量增大使强电介质特性良好，并且可以得到良好的抗刻印性，并使该PZT膜的存储器的可靠性提高。
然而，当PZT膜的成膜温度大于等于600℃时，为了形成PZT膜而供给基板的有机金属原料气体在气相中分解，分解物等变成颗粒后往往有进入PZT膜中的情况。并且因为PZT膜的成膜温度大于等于600℃这样的高温，所以因Pb和O的脱离而容易发生Pb和O的亏损，结晶缺陷增加而使PZT膜的漏电流增加。
因此在上述第2成膜工序中，因为将PZT的成膜膜温度设定大于等于500℃且小于600℃，所以可以阻止在有机金属原料的气体的气相中的反应，阻止分解物的形成，可以使膜中的杂质减少。并且可以通过阻止Pb的脱离和O的脱离能形成膜中缺陷少的PZT膜。并且因为在上述第1工序中形成(111)取向的取向率高的PZT膜，所以在上述第二成膜工序中维持在上述第一工序中形成的PZT膜的(111)取向的取向率高地形成PZT膜，所以可以维持PZT膜中高的(111)取向率。
第1实施例
接着作为实施例，用图4A～4I说明具有强电介质电容器的半导体器件的制造方法。
首先参照图4A，在由Si构成的基板11上形成元件分离膜12，形成被上述元件12分离的势阱区域13，在上述势阱区域13上形成低浓度杂质扩散区域16A、16B和16C，再在上述低浓度杂质扩散区域16A、16B和16C中分别形成高浓度杂质扩散区域17A、17B和17C。
并且形成沟道区域14A，以被上述低浓度杂质扩散区域16A、16B夹着的方式形成沟道区域14A，在上述沟道区域14A上形成栅极绝缘膜15A。在上述栅极绝缘膜15A上形成在侧壁上形成有侧壁绝缘膜20A和在上部上形成有绝缘膜19A的例如由多晶硅构成的栅极电极18A，构成MOS晶体管20A。
并且以被低浓度杂质扩散区域16B、16C夹着的方式形成沟道区域14B，在上述沟道区域14B上形成绝缘膜15B。在上述栅极绝缘膜15B上，形成在侧壁上形成有侧壁绝缘膜20B、和在上部上形成有绝缘膜19B的例如由多晶硅构成的栅极电极18B，构成MOS晶体管20B。
再形成绝缘膜21，以便覆盖上述元件隔离区域12、高浓度杂质扩散区域17A、17B、17C、侧壁绝缘膜20A、20B和绝缘膜19A、19B，再形成例如由氧化硅膜和磷玻璃膜构成的层间绝缘膜22以覆盖上述绝缘膜21。
在上述层间绝缘膜22上形成接点孔，形成具有阻挡膜23A′的接点插头23A，具有阻挡膜23B′的接点插头23B、和具有阻挡膜23C′的接点插头23C，并分别电连接在上述高浓度杂质扩散区域17A、17B和17C上。
为了在形成这样的结构的上述MOS晶体管20A、20B上的上述层间绝缘膜22上形成强电介质电容器，首先，通过例如反应性溅射成膜作为下部电极的Ti膜24和Ir膜25，在此，因为把作为PZT膜形成膜的底层的下部电极变成为Ir/Ti的结构，所以可以使形成的PZT膜的(111)取向的形成变得容易。首先通过形成(111)取向容易的Ti形成Ti的(111)取向，借此使Ir的(111)取向形成变容易。并且因为Ir的(111)取向的晶格间隔的值与PZT的(111)取向的晶格间隔的值相近，所以使PZT的(111)取向形成变容易。并且，也可以将下部电极制成在Al氧化物膜上形成Ir膜的结构。
接着，在图4B的工序中，利用强电介质膜的第1成膜工序通过MOCVD形成由例如PZT膜构成的第1强电介质膜26。这时用Pb(DPM)2作为含Pb的原料，用Zr(dmhd)4作为含Zr的原料，用Ti(O-iPr)2(DPM)2作为含Ti的原料。
使这些原料各自以3％摩尔比的浓度溶解在溶媒THF(氧杂环戊烷)中，变为液体原料，使该液体原料通过气化器在260℃气化后与氧混合形成原料气体。再将该原料气体通过例如喷头结构等原料供给***供给到上述基板上。
将这时的含Pb的原料的流量设定为0.365ml/分钟，将含Zr原料的流量设定为0.196ml/分钟，将含Ti的原料的流量设定为0.175ml/分钟，进行20秒成膜。
在此，通过使上述原料气体在已加热的上述基板11上热分解形成PZT膜。将这时的成膜温度设定大于等于600℃，在本实施方式的场合设定为620℃。因为形成的PZT膜的成膜温度大于等于600℃，所以如按图2的说明的那样，形成的PZT膜的(111)的取向的取向率变高。
接着，在图4C的工序中，与图4中说明的工序同样地形成第2强电介质膜27，形成由上述第1强电介质膜26和该第2强电介体膜27构成的强电介质结构40A。这时，将含Pb的原量的流量设定为0.376ml/分钟，将含Zr原料的流量设定为0.277ml/分钟，将含Ti的原料的流量设定为0.214ml/分钟，进行420秒的成膜。
在此，通过在已加热的上述基板11上加热分解上述原料气体形成PZT膜。这时的成膜温度是设定在大于等于500℃且小于600℃，在本实施例的场合设定为例如500℃，这样在第2成膜工序中，成膜温度比第1成膜工序的低。
因此可以阻止上述原料气体在气相中分解，防止例如在气相中颗粒和分解物等杂质形成，防止该杂质进入形成的高电介质膜中。从而使形成的高电介质膜变成杂质和颗粒少的高质量的膜。
另外，因为成膜温度低，所以可以防止例如Pb和O等从PZT膜中脱离，可以防止形成Pb亏损和O亏损这样的结晶缺陷，从而形成结晶缺陷少的强电介质膜。从而可以使形成的强电介质膜的电特性良好，例如能将漏电流限制得很低。
并且，因为在上述强电介质结构40A中，因为上述第2强电介质膜27比上述第1强电介质膜26形成得厚，所以上述强电介质结构40A显示与上述第2强电介质膜27基本上相同的特性，形成为例如上述那样的杂质少，并且结晶缺陷少而漏电流小的等高品质的强电介质膜。
另外，因为在上述第1成膜工序中，形成PZT膜的(111)取向的取向率高的第1强电介质膜26，所以在该第1强电介质膜26上形成的第2强电介质膜27的(111)取向的取向率与该第1强电介质膜26同样的提高。
因此，尽管上述第2强电介质膜27的成膜温度是设定大于等于500℃且小于600℃这样的低的温度，但(111)的取向的取向率高。因此使第1强电介质膜26和第2强电介质膜27的(111)取向都提高，上述强电介质结构40A显示出自发极化量大而优良的强电介质的特性。另外，用上述强电介质结构40A构成的强电介质电容器的抗刻印特性良好，用上述强电介质结构40A的强电介质存储器的可靠性高。
另外，这样一来，为使上述第2强电介质膜27的(111)取向的取向率增加而必需将上述第1强电介质膜26形成大于等于3nm。
在本实施例中形成的第1强电介质膜26的厚度是5nm，第2强电介质膜27的厚度是115nm，总共形成20nm的强电介质膜。另外，如果分析形成的PZT膜的组成，则Pb/(Zr+Ti)＝1.17、Zr/(Zr+Ti)＝0.43。
接着在图4D的工序中，通过例如反应性溅射形成作为上部电极的氧化铱膜(IrOX膜)28，其厚度为200nm。
接着，在图4E的工序中，通过蚀刻上述IrOX膜28，第2强电介质膜27，第1强电介质膜26，Ir膜25和Ti膜24形成图4E中所示的强电介质电容器40。
上述强电介质电容器40通过由上述Ti膜24和上述Ir膜25组成的下部电极、由上述第1强电介质膜26和上述第2强电介质膜27组成的上述强电介质结构40A和由上述IrOX膜28组成的上部电极构成。上述强电介质电容器40形成在上述接点插头23A和23C上，上述Ti膜24以分别电连接在该上述接点插头23A和23C上的方式构成。
接着在图4F的工序中，形成例如由PZT膜组成的保护膜29，以便覆盖上述层间绝缘膜22和上述强电介质电容器40。
接着，在图4G的工序中，形成例如由氧化硅膜(SiO2膜)组成的层间绝缘膜30，以便覆盖上述保护膜22，再通过CMP(化学机械研磨)平坦化形成的上述层间绝缘膜30。
接着，在图4H的工序中，通过干蚀刻在平坦化的上述层间绝缘膜30的与上述接点插头23对应的部分上形成接点孔，在该接点孔上通过例如溅射形成Ti和TiN，形成TiN/Ti结构的阻挡膜31A。
另外，在上述阻挡膜31A上形成由例如W(钨)组成的接点插头31。然后，通过CMP除去形成在上述层间绝缘膜30上的TiN/Ti和W，形成电连接在上述接点插头23B上的上述连接插头31。
接着，在图4I的工序中，通过干蚀刻在上述层间绝缘膜30的与上述上部电极28的对应部分上形成接点孔后，通过溅射形成由TiN/Ti组成的阻挡膜33A，再通过溅射形成由Al-Cu组成的配线部33，再在形成由TiN/Ti组成的阻挡膜33A后，通过蚀刻形成配线形状来在上述层间绝缘膜30上形成配线层。
另外，在形成的该配线层上形成多层配线结构，形成具有强电介质存储器的半导体器件50。
另外，虽然在本实施例中是就由PZT膜组成的强电介质结构40A描述的，但是即使用PbTiO3(PT)膜(PT膜)在与用PZT膜的场合同样地形成强电介质结构40的场合，也能获得与本实施例中上述的场合同样的结果。并且也可以用层叠PZT膜和PT膜的结构的膜。
另外，因为第2成膜工序的温度是小于等于600℃这样低的温度，所以加在半导体器件50上的热量小。因此不会对半导体器件例如上述高浓度杂质扩散区域17A～17C的杂质扩散状态产生影响。
另外，虽然在图4C的工序中，将形成第2强电介质膜27的成膜温度设定大于等于500℃且小于600℃，但是也可以变更成膜温度，将其设定为大于等于400℃且小于500℃。这时如图2的说明中所述那样，形成的第2强电介质膜27变成非晶质结构。为此，在图4C的第2成膜工序后，通过增加对例如由光退火(ランプアニ一ル)等方法形成的第2强电介质膜进行加热而使其结晶化的工序，在本实施例的图4C中，可以得到与将成膜温度设定大于等于500℃且小于600℃，形成第2强电介质膜的场合同样的效果。
这样，形成非晶质的PZT膜后，通过退火进行结晶化的场合，与通过在高温下成膜形成PZT膜结晶化的PZT膜的场合相比，缩短达到高温的时间，所以使加在基板上的热量少，从而具有例如由热引起MOS晶体管的半导体器件的损坏少的优点。
这是在配线尺寸变成100nm以下场合下特别有用的技术，具体地说，因为当配线尺寸变成100nm以下时，在例如形成MOS晶体管的杂质扩散区域时的热扩散温度必需小于等于600℃，所以对通过这样小于等于600℃的热扩散形成的杂质扩散区域不产生影响的强电介质电容器的形成方法是有用的。
在图5中示出了对第1实施例中记载的强电介质结构40A的取向性的分析结果。图5是由PZT膜构成的上述强电介质结构40A的X射线分析曲线。在图5中示出了作为将上述第2强电介质膜27的成膜温度设定为500℃时的结果的实验F2、和作为将上述第2强电介质膜27成膜温度设定为550℃时结果的实验F3，为了比较起见，而将上述第1强电介质26和第2强电介质27的成膜温度都为620℃时的结果F1一并记入。
参照图5，上述实验E2和E3是表示与将成膜温度设定为620℃的上述实验E1相同的结果，分别表示PZT膜中的(111)取向的取向率达到90％以上这样高的值。
因此，在由第1强电介质膜和第2强电介质膜构成的强电介质结果中，只要将第1强电介质膜的成膜温度设定为大于等于600℃，则虽然将第2强电介质膜的成膜温度设定小于600℃时，也能使PZT膜的(111)取向的取向率增加，与在大于等于600℃形成PZT膜同样能使(111)取向的取向率达到90％以上。能形成显示优良的强电介质特性的强电介质的结构。
第2实施例
接着，作为第2实施例，在图6中示出了上述第1实施例的具有平面构造的强电介质电容器的半导体器件50A。在图中，在前面说明的部分附加相同的参考符号，省略其说明。
参照图6，在上述层间绝缘膜22上形成由构成下部电极的氧化物膜(AlXOY膜)40和Ir膜41组成的具有Ir/AlXOY结构的下部电极。
在上述Ir膜41上形成由例如PZT膜组成的上述第1强电介质膜26，在上述第1强电介质膜26上形成第2强电介质膜27′，形成由第1强电介质膜26和第2强电介质膜27′组成的强电介质结构40A′。
另外，在上述第2强电介质膜27′上形成由氧化铱膜(IrOX膜)44组成的上部电极。这样在上述层间绝缘膜22上设置由上述AlXOY膜40、Ir膜41、强电介质结构40A′和IrOX膜44构成的强电介质电容器40′。
为了覆盖上述强电介质电容器40′和上述层间绝缘膜22，而形成绝缘膜45，又为了覆盖该绝缘膜45的全部而形成层间绝缘膜48。在与上述绝缘膜45和层间绝缘膜48的上述接点插头13的对应部分上形成接点孔，在该接点孔上形成电连接在上述接点插头13B上的配线部46。
在与上述层间绝缘膜45的上述接点插头13对应的部分上形成接点孔，在该接点孔上形成例如由TiN组成的配线部47。形成上述配线部47，以使其电连接在上述接点插头13上，并且在上述绝缘膜45上弯曲地设置，并连接在上述IrOX膜44上。
接着根据图7A～7A对图6中所示的上述半导体器件50A的上述强电介质结构40′的形成方法进行说明，但对图中前面已说明的部分附加同一参照符号，省略其说明。
首先，在图7的工序中，通过例如溅射法在上述层间绝缘模22上形成上述AlXOY膜40，接着在上述AlXOY膜40上形成上述Ir膜41。
接着，在图7B的工序中，在上述Ir膜41上，与图4B中所示的场合相同地按照强电介质的第1成膜工序通过MOCVD形成由例如PZT膜组成的第1强电介质膜26。这时用Pb(DPM)2作为含Pb的原料，用Zr(dmhd)4作为含Ir的原料，用Ti(O-iPr)2(DPM)2作为含Ti的原料。
使这些原料各自按照摩尔比3％的浓度溶解在溶剂THF(氧杂环戊烷)中变为液体原料，使该液体原料通过气化器在260℃气化与氧混合后形成原料气体。再通过例如喷头结构等原料气体的供给***供给到上述基板11上。
这时将含Pb的原料的流量设定为0.365ml/分钟，将含Zr的原料的流量设定为0.196ml/分钟，将含Ti的原料设定为0.175ml/分钟，将含Ti的原料的流量设定为0.175ml/分钟，进行20秒的成膜。
在此，通过使上述原料气体在已加热的上述基板11上热分解来形成PZT膜。这时的成膜温度设定为大于等于600℃，在本实施例中例如设定为620℃。因为形成的PZT膜的成膜温度是在大于等于600℃这样的高温区域，所以形成的PZT膜的(111)取向的取向率提高。
接着，在图7C的工序中与图4C中所说明的工序同样地形成第2强电介质膜27′，形成由上述第1强电介质膜26和该第2强电介质膜27组成的强电介质结构40A′。这时将含Pb的原料的流量设定为0.11ml/分钟，将含Zr的原料的流量设定为0.02ml/分钟，将含Ti的原料的流量设定为0.5ml/分钟，进行1800秒的成膜。
在此，通过使上述原料气体在已加热的上述基板11上热分解来形成PZT膜。但是在这时的成膜温度设定为大于等于400℃且小于500℃，在本实施例中设定为400℃，这样一来，在第2成膜工序中比在第1成膜工序的成膜温度低，形成的PZT膜变成非晶质。
从而可以阻止上述原料气体在气相中分解，防止例如在气相中形成颗粒和分解物等杂质，防止该杂质进入到形成的高电介质膜中，从而使形成的强电介质膜成为杂质和颗粒少的高质量的膜。
由于上述第2强电介质膜27′是非晶质结构，所以必需通过例如光退火进行结晶化。例如通过进行在氧气氛中使上述基板11达到750℃维持60秒的退火，进行上述强电介质膜27′的结晶化处理。
因为这样形成非晶质的PZT膜后通过退火进行结晶化的场合与通过在高温下成膜PZT膜形成结晶化的PZT膜的场合相比，可以缩短升到高温的时间，所以加在基板上的热量少，从而具有因热对例如MOS晶体管等半导体器件引起的热损坏少的优点。
这是特别在配线尺寸小于等于100nm的场合有用的技术。具体地说，如果配线尺寸小于等于100nm，则因为必需使形成MOS晶体管的杂质扩散区域时的热扩散温度为小于等于600℃，所以这样不会对通过小于等于600℃的热扩散形成的杂质扩散区域产生影响的强电介质的电容器的形成方法是有用的。
另外，由于在基板上加的热量少，所以可以防止例如Pb和O等从PZT膜中脱离，防止形成Pb亏损和O亏损引起的这样的结晶缺陷，借此可以形成结晶缺陷少的强电介质膜。从而可以使形成的强电介质膜的电特性良好，可以使例如漏电流值降低。
另外，在上述强电介质结构40A′中，因为上述第2强电介质膜27′比上述第1强电介质膜26形成得厚，所以显示出与上述第2强电介质膜27′基本上相同的特性，形成例如像上述那样的杂质少，并且结晶缺陷少和漏电流小等高质量的强电介质膜。
另外，因为在上述第1成膜工序中，形成PZT膜的(111)取向的取向率高的第1强电介质膜26，所以在该第1强电介质膜26上形成的第2强电介质膜27′的(111)取向的取向率与该第1强电介质膜26同样是高的。从而使上述强电介质结构体40A′显示出自发极化量大，残余极化量少的等优良的强电介质的特性。另外，用上述强电介质结构40A′构成的强电介质电容器的抗刻印性良好。
另外，如上所述，为了使上述第2强电介质膜27′的(111)取向的取向率增大，而必需使上述第1强电介质膜26的厚度形成为大于等于3nm。
在按本实施例形成的第1强电介质膜26是5nm，第2强电介质层27′是115nm，总计形成120nm的强电介质膜。另外，如果检查形成的PZT膜的组成，则Pb/(Zr+Ti)＝1.14、Zr/(Zr+Ti)＝0.35。
接着，在图7D的工序中，通过例如反应性溅射形成作为上部电极的氧化铱膜(IrOX膜)44，其厚度为200nm。
接着，在图7E的工序中，通过蚀刻上述IrOX膜44、第2强电介质膜27′、第1强电介质膜26、Ir膜41和IrOX膜40，形成图7E中所示的强电介质电容器40′。
然后，通过形成图6中所示的绝缘膜45、配线部46、47和层间绝缘膜48，形成上述半导体器件50A。
如本实施例中所示那样，本发明既可以适用于具有平面结构的强电介质电容器的半导体器件，又可以适用于立体层叠结构的强电介质电容器。
另外，虽然在实施例中是就由PZT膜构成的强电介质结构40A描述的，但是用PbTiO3(PT)膜且与用PZT膜的场合同样地形成强电介质结构40A的场合下，也能获得与本实施例中描述的场合同样的结果，并且也可以用层叠PZT膜和PT膜的结构。
虽然以上是就优选的实施例说明本发明的，但本发明不受上述特定的实施例的限定，在权利要求书范围所记载的要旨内可以有各种变型、变更。
产业上可利用性
按照本发明，在形成包含半导体器件的强电介质电容器的PZT或PT的强电介质结构的场合，通过把由第1成膜工序形成该强电介质膜的第1强电介质膜与由第2成膜工序形成的第2强电介质膜层叠起来形成该强电介质结构。在上述第1成膜工序中，将上述第1强电介质膜的成膜温度设定大于等于600℃。因此，使在上述第1强电介质膜的(111)取向的取向率增加，从而可以使在上述第2工序中形成的上述第2强电介质膜的(111)取向的取向率增加。
因此，即使在上述第2成膜工序中能使强电介质膜的膜中杂质和膜中的结晶缺陷减少的成膜温度小于600℃的条件下，也能使第2强电介质膜的(111)取向的取向率增大。从而能使由上述第1强电介质膜和第2强电介质膜形成的上述强电介质结构的(111)取向的取向率提高，强电介质特性优良，并且膜中的杂质和结晶缺陷少，所以可以形成高质量的强电介质电容器。
Claims (18)
1. 一种半导体器件的制造方法，是包括强电介质电容器的半导体器件的制造方法，其特征在于，
具有：
形成上述强电介质电容器的下部电极的下部电极形成工序，
在上述下部电极上通过使用有机金属原料的气相沉积法形成(111)取向的取向率大于等于90％的第1强电介质膜的第1成膜工序，
在上述第1强电介质膜上通过使用有机金属原料的气相沉积法形成(111)取向的取向率大于等于90％的第2强电介质膜的第2成膜工序，以及
在上述第2强电介质膜上形成上部电极的上部电极形成工序；
上述第1强电介质膜和第2强电介质膜包含Pb(ZrX，Ti1-X)O3或PbTiO3，上述第1成膜工序的成膜温度大于等于600℃；
上述第2成膜工序的成膜温度大于等于500℃且小于600℃。
2. 如权利要求1所述的半导体器件的制造方法，其特征在于：在上述第1成膜工序和第2成膜工序中使用的有机金属原料包含Pb(DPM)2。
3. 如权利要求1所述的半导体器件的制造方法，其特征在于：在上述第1成膜工序和第2成膜工序中使用的有机金属原料包含Zr(dmhd)4。
4. 如权利要求1所述的半导体器件的制造方法，其特征在于：在上述第1成膜工序和第2成膜工序中使用的有机金属原料包含Ti(O-iPr)2(DPM)2。
5. 如权利要求1所述的半导体器件的制造方法，其特征在于：上述第1强电介质膜的膜厚大于等于3nm。
6. 如权利要求1所述的半导体器件的制造方法，其特征在于：上述上部电极和下部电极包含Ir。
7. 如权利要求6所述的半导体器件的制造方法，其特征在于：上述下部电极包含在Ti膜上形成Ir膜的结构。
8. 如权利要求6所述的半导体器件的制造方法，其特征在于：上述下部电极包含在Al氧化物膜上形成Ir膜的结构。
9. 一种半导体器件的制造方法，是包括强电介质电容器的半导体器件的制造方法，其特征在于，
具有：
形成上述强电介质电容器的下部电极的下部电极形成工序，
在上述下部电极上通过使用有机金属原料的气相沉积法形成(111)取向的取向率大于等于90％的第1强电介质膜的第1成膜工序，
在上述第1强电介质膜上通过使用有机金属原料的气相沉积法形成(111)取向的取向率大于等于90％的第2强电介质膜的第2成膜工序，以及
在上述第2强电介质膜上形成上部电极的上部电极形成工序；
上述第1强电介质膜和第2强电介质膜包含Pb(ZrX，Ti1-X)O3或PbTiO3，上述第1成膜工序的成膜温度大于等于600℃；
上述第2成膜工序的成膜温度大于等于400℃且小于500℃。
10. 如权利要求9所述的半导体器件的制造方法，其特征在于：在上述第2成膜工序后，具有使上述第2强电介质膜结晶化的结晶化工序。
11. 如权利要求10所述的半导体器件的制造方法，其特征在于：在上述结晶化工序中，通过光退火进行使上述第2强电介质膜结晶化的处理。
12. 如权利要求9所述的半导体器件的制造方法，其特征在于：上述第1强电介质膜的膜厚大于等于3nm。
13. 如权利要求9所述的半导体器件的制造方法，其特征在于：上述上部电极和下部电极包含Ir。
14. 如权利要求13所述的半导体器件的制造方法，其特征在于：上述下部电极包含在Ti膜上形成Ir膜的结构。
15. 如权利要求13所述的半导体器件的制造方法，其特征在于：上述下部电极包含在Al氧化物膜上形成Ir膜的结构。
16. 如权利要求9所述的半导体器件的制造方法，其特征在于：在上述第1成膜工序和第2成膜工序中使用的有机金属原料包含Pb(DPM)2。
17. 如权利要求9所述的半导体器件的制造方法，其特征在于：在上述第1成膜工序和第2成膜工序中使用的有机金属原料包含Zr(dmhd)4。
18. 如权利要求9所述的半导体器件的制造方法，其特征在于：在上述第1成膜工序和第2成膜工序中使用的有机金属原料包含Ti(O-iPr)2(DPM)2。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2003/007202 WO2004109804A1 (ja) | 2003-06-06 | 2003-06-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1714453A CN1714453A (zh) | 2005-12-28 |
| CN100420024C true CN100420024C (zh) | 2008-09-17 |
Family
ID=33495937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB038256290A Expired - Fee Related CN100420024C (zh) | 2003-06-06 | 2003-06-06 | 半导体器件的制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7029984B2 (zh) |
| JP (1) | JP4313797B2 (zh) |
| CN (1) | CN100420024C (zh) |
| WO (1) | WO2004109804A1 (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4601896B2 (ja) * | 2002-10-30 | 2010-12-22 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| JP2007036126A (ja) * | 2005-07-29 | 2007-02-08 | Fujitsu Ltd | 半導体装置とその製造方法 |
| JP2007266429A (ja) * | 2006-03-29 | 2007-10-11 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2007318018A (ja) * | 2006-05-29 | 2007-12-06 | Toshiba Corp | 強誘電体メモリセル及び強誘電体メモリセルの製造方法 |
| KR100819003B1 (ko) * | 2006-10-20 | 2008-04-02 | 삼성전자주식회사 | 비휘발성 메모리 소자 제조 방법 |
| EP3656426B1 (en) | 2012-11-21 | 2023-05-17 | Amgen Inc. | Drug delivery device |
| US10611868B2 (en) * | 2015-11-25 | 2020-04-07 | Toray Industries, Inc. | Ferroelectric memory element, method for producing same, memory cell using ferroelectric memory element, and radio communication device using ferroelectric memory element |
| US10861862B1 (en) * | 2019-06-24 | 2020-12-08 | Wuxi Petabyte Technologies Co, Ltd. | Ferroelectric memory devices |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002212129A (ja) * | 2001-01-12 | 2002-07-31 | Mitsubishi Materials Corp | 金属キレート錯体及びその合成方法 |
| CN1371124A (zh) * | 2000-12-20 | 2002-09-25 | 富士通株式会社 | 铁电存储器集成电路的高质量铅锆钛酸盐膜的制造工艺 |
| US20030062554A1 (en) * | 2001-09-13 | 2003-04-03 | Atsushi Sakurai | Oriented ferroelectric thin-film device and method for manufacturing the same |
| JP2003133531A (ja) * | 2001-10-26 | 2003-05-09 | Fujitsu Ltd | 電子装置とその製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3206105B2 (ja) * | 1992-06-09 | 2001-09-04 | セイコーエプソン株式会社 | 誘電体素子の製造方法及び半導体記憶装置 |
| JP3133922B2 (ja) | 1995-06-09 | 2001-02-13 | シャープ株式会社 | 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子 |
| AU1539900A (en) * | 1998-11-30 | 2000-06-19 | Interuniversitair Micro-Elektronica Centrum | Method of fabrication of a ferro-electric capacitor and method of growing a pzt layer on a substrate |
| US6682772B1 (en) * | 2000-04-24 | 2004-01-27 | Ramtron International Corporation | High temperature deposition of Pt/TiOx for bottom electrodes |
| JP2002208678A (ja) | 2001-01-11 | 2002-07-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP4282245B2 (ja) * | 2001-01-31 | 2009-06-17 | 富士通株式会社 | 容量素子及びその製造方法並びに半導体装置 |
| JP4428500B2 (ja) * | 2001-07-13 | 2010-03-10 | 富士通マイクロエレクトロニクス株式会社 | 容量素子及びその製造方法 |
| JP2003068991A (ja) * | 2001-08-23 | 2003-03-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
2003
- 2003-06-06 WO PCT/JP2003/007202 patent/WO2004109804A1/ja active Application Filing
- 2003-06-06 CN CNB038256290A patent/CN100420024C/zh not_active Expired - Fee Related
- 2003-06-06 JP JP2005500556A patent/JP4313797B2/ja not_active Expired - Fee Related
-
2005
- 2005-05-25 US US11/136,564 patent/US7029984B2/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1371124A (zh) * | 2000-12-20 | 2002-09-25 | 富士通株式会社 | 铁电存储器集成电路的高质量铅锆钛酸盐膜的制造工艺 |
| JP2002212129A (ja) * | 2001-01-12 | 2002-07-31 | Mitsubishi Materials Corp | 金属キレート錯体及びその合成方法 |
| US20030062554A1 (en) * | 2001-09-13 | 2003-04-03 | Atsushi Sakurai | Oriented ferroelectric thin-film device and method for manufacturing the same |
| JP2003133531A (ja) * | 2001-10-26 | 2003-05-09 | Fujitsu Ltd | 電子装置とその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004109804A1 (ja) | 2004-12-16 |
| CN1714453A (zh) | 2005-12-28 |
| US20050215006A1 (en) | 2005-09-29 |
| JPWO2004109804A1 (ja) | 2006-07-20 |
| US7029984B2 (en) | 2006-04-18 |
| JP4313797B2 (ja) | 2009-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2903025B1 (en) | Semiconductor device and manufacturing method for same | |
| US8815612B2 (en) | Ferroelectric memory device and fabrication process thereof, fabrication process of a semiconductor device | |
| US8067817B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6335551B2 (en) | Thin film capacitor having an improved bottom electrode and method of forming the same | |
| US8354701B2 (en) | Ferroelectric memory device and fabrication process thereof, fabrication process of a semiconductor device | |
| US8664011B2 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
| US7029984B2 (en) | Method for fabricating semiconductor device | |
| JP2003510839A (ja) | バリア層を有する集積回路およびその製造方法 | |
| JP4983172B2 (ja) | 半導体装置及びその製造方法 | |
| US7884404B2 (en) | Ferroelectric memory device and fabrication process thereof, fabrication process of a semiconductor device | |
| KR20030091663A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100942958B1 (ko) | 박막 형성방법 및 이를 이용한 반도체 소자의 커패시터형성방법 | |
| JP2000022105A (ja) | 半導体装置の製造方法 | |
| US8338249B2 (en) | Semiconductor device and method for manufacturing the same having improved polarization reversal characteristic | |
| EP1742269B1 (en) | Semiconductor device and production method therefor | |
| JPH11233734A (ja) | 半導体メモリ素子及びその製造方法 | |
| US6306666B1 (en) | Method for fabricating ferroelectric memory device | |
| US7527984B2 (en) | Semiconductor device | |
| CN100576515C (zh) | 半导体器件及其制造方法 | |
| JP2003204043A (ja) | 半導体装置及びその製造方法 | |
| JP4805775B2 (ja) | イリジウム酸化膜の製造方法、電極の製造方法、誘電体キャパシタの製造方法、及び半導体装置の製造方法 | |
| KR100725081B1 (ko) | 반도체 장치의 제조 방법 | |
| JP2002270787A (ja) | 半導体装置とその製造方法 | |
| JP2002124647A (ja) | 半導体装置 | |
| JP2009206189A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: FUJITSU MICROELECTRONICS CO., LTD. Free format text: FORMER OWNER: FUJITSU LIMITED Effective date: 20081107 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20081107 Address after: Tokyo, Japan Patentee after: FUJITSU MICROELECTRONICS Ltd. Address before: Kawasaki, Kanagawa, Japan Patentee before: Fujitsu Ltd. |
|
| C56 | Change in the name or address of the patentee |
Owner name: FUJITSU SEMICONDUCTOR CO., LTD. Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Japan's Kanagawa Prefecture Yokohama Patentee after: FUJITSU MICROELECTRONICS Ltd. Address before: Japan's Kanagawa Prefecture Yokohama Patentee before: Fujitsu Microelectronics Ltd. |
|
| CP02 | Change in the address of a patent holder |
Address after: Japan's Kanagawa Prefecture Yokohama Patentee after: FUJITSU MICROELECTRONICS Ltd. Address before: Tokyo, Japan Patentee before: Fujitsu Microelectronics Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080917 Termination date: 20200606 |