CN100378872C - 迭层型陶瓷电子元件的制造方法 - Google Patents
迭层型陶瓷电子元件的制造方法 Download PDFInfo
- Publication number
- CN100378872C CN100378872C CNB038001950A CN03800195A CN100378872C CN 100378872 C CN100378872 C CN 100378872C CN B038001950 A CNB038001950 A CN B038001950A CN 03800195 A CN03800195 A CN 03800195A CN 100378872 C CN100378872 C CN 100378872C
- Authority
- CN
- China
- Prior art keywords
- laminated body
- electronic component
- ceramic electronic
- multilayer ceramic
- till
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
- H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
- H01C7/021—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient formed as one or more layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thermistors And Varistors (AREA)
- Ceramic Capacitors (AREA)
Abstract
一种迭层型陶瓷电子元件的制造方法。该方法包括制作包含热敏电阻生层及内部电极层的未烧结的迭层体的工序(41)、将该迭层体以80℃以上300℃以下的温度进行热处理的工序(42)、对热处理后未烧结的迭层体实施干式滚磨的工序(43)、将外部电极膜形成于该迭层体的各端面上的工序(44)、以及该迭层体与各电极膜一起烧成的工序(45),实施上述工序能制造迭层型正特性的热敏电阻。以此能稳定地生产具有高可靠性的迭层型正特性热敏电阻。
Description
技术领域
本发明涉及迭层型陶瓷电子元件的制造方法,特别是涉及能够可靠地制造具有高可靠性的迭层型正特性热敏电阻等迭层型陶瓷电子元件的制造方法的改进。
背景技术
作为本发明感兴趣的迭层型陶瓷电子元件,有例如迭层型正特性热敏电阻。这种迭层型正特性热敏电阻有以下所述的结构。
首先,迭层型正特性热敏电阻具备作为元件主体的迭层体。迭层体包括具有正电阻温度系数的、多层迭层成的热敏电阻层、以及沿热敏电阻层间特定的界面形成的多个内部电极。内部电极在迭层方向上交替地配置着引出至迭层体的一方的端面的引出物及引出至另一方端面的引出物。
迭层型正特性热敏电阻还包括在上述迭层体的各端面上形成的,作为端子的外部电极。外部电极在迭层体的各端面上与任一内部电极电连接。
这样的迭层型正特性热敏电阻如例如特开平5-308003号公报所示,经图3所示的制造工序制成。
参照图3,先实施未烧成的迭层体制造工序1,该工序制作的未烧成的迭层体能够利用烧成形成所述烧结后的迭层体,包括热敏电阻层用的热敏电阻生(green)层、以及内部电极用的导电糊层。
通常,未烧成的迭层体通过以下的工序获得,即将作为热敏电阻生层的热敏电阻生片成形,将其冲裁成规定的尺寸,其后,将导电糊印刷在热敏电阻生片上形成内部电极用的导电糊层,然后,将这些热敏电阻生片层迭、加压,以得到未烧成的迭层体母体,将该未烧成的迭层体母体剪切成规定的尺寸,即得到未烧成的迭层体。
上述内部电极用的导电糊层是例如廉价的贱金属,而且用可获得与热敏电阻层的电阻特性的、以Ni作为导电成分的导电糊形成。
接着实施对未烧成的迭层体进行烧成用的烧成工序2。该烧成工序2中,如上所述,在使用Ni那样的贱金属作为内部电极的导电成分时,为了使贱金属不氧化,在还原性气氛中实施。从而,在这种情形下,在烧成工序2之后,通过在氧化性气氛中进行热处理(再氧化),在热敏电阻层上得到正温度特性。该烧成工序2的结果是得到烧结的迭层体。
接着实施湿式滚磨工序3,该湿式滚磨工序3不限于迭层型正特性热敏电阻,通常在芯片型陶瓷电子元件的制造过程中也实施这种工序,是为了防止称为碎屑(chipping)的陶瓷元件主体的碎片,通过将烧成后(即烧结)的陶瓷元件主体和氧化铝粉末那样的研磨介质及水等一起混合搅拌,以进行滚筒研磨的工序(湿式滚磨),以此可对烧结后的陶瓷元件主体即迭层体的角上及边上的棱角进行倒角。
接着,实施施加外部电极糊的工序4,也就是将外部电极用的导电糊加在烧结后的迭层体的各端面上,以此形成导电糊膜。这里,外部电极用的导电糊为了能和内部电极之间保持良好的导通状态,最好含与内部电极的导电成分相同的金属作为导电成分。因此,如前所述,在内部电极含Ni的场合,作为该外部电极用的导电糊最好也用含Ni的。
然后,实施外部电极烧结工序5。这时,在外部电极用的导电糊膜含Ni之类的贱金属的情形下,该烧结工序5中要采用还原性气氛。
经过以上的工序得到迭层型正特性热敏电阻。
然而,图3所示的制造方法有时会遇到以下的问题。
施加外部电极糊工序4在烧成工序2之后实施。而在经过烧成工序2得到的烧结后的迭层体上,有时内部电极会从迭层体的端面向内收缩,没有成为向端面引出的状态。因而,在施加外部电极糊的工序4中,在形成外部电极用的导电糊膜时,有时其不能与内部电极恰当地连接。
另外,作为内部电极用的导电成分和外部电极用的导电成分都采用前述的镍那样的贱金属时,不仅在烧成工序2中需要用还原性气氛,而且在外部电极烧结工序5在也要用还原性气氛。对于为了获得还原性气氛用的气氛控制,与为了获得氧化性气氛用的气氛控制相比,费用要大得多。因此,工序2及工序5两道工序都需要还原性气氛,在批量生产时会招致成本增加。
作为能解决上述问题的方法,可考虑图4所示的制造方法。
参照图4,先实施未烧成的迭层体制作工序11。该未烧成的迭层体制作功能工序11实质上和图3所示的未烧成的迭层体制作工序1同样地实施。
接着实施施加外部电极糊的工序12。该施加外部电极糊的工序12除对未烧成的迭层体实施以外,实质上与图3所示的施加外部电极糊的工序4一样。可是,由于在未烧成的迭层体内部的内部电极用的导电糊层上还未产生因烧成引起的引缩,所以和外部电极用的导电糊之间能形成恰到好处的连接状态。
接着实施烧成工序13,该工序中,未烧成的迭层体和外部电极用的导电糊膜一起烧成。在内部电极用的导电糊层和外部电极用的导电糊膜都含Ni那样的贱金属的情况下,烧成工序13在还原性气氛中实施,然后,烧结后的迭层体都在氧化性气氛中进行热处理。这样,在烧成工序13中,通过和未烧成的迭层体的烧成同时进行外部电极用的导电糊膜的烧结,从而只在该烧成工序13需要进行获得还原性气氛的控制,因而,与图3所示的制造方法相比能谋求降低成本。
接着实施湿式滚磨工序14。该湿式滚磨工序14实质上与图3所示的湿式滚磨工序3相同,由于利用湿式滚磨,为了防止碎屑,将烧结后的迭层体的角部和边部倒圆。
可是,上述图4所示的制造方法也有须解决的问题。
即由于对形成外部电极的烧结后的迭层体实施湿式滚磨工序14,所以有时会由于滚筒研磨,削去部分外部电极,外部电极与内部电极间的导通变得不稳定。
另外,对于图3及图4所示任何一种制造方法,都因为湿式滚磨工序3及14在烧成工序2及13后实施,滚筒研磨的对象变成烧后的迭层体。因此,在烧结后的迭层体上,也存在滚筒研磨的结果易产生裂纹等问题。
同样的问题并不限于制造上述那样的迭层型正特性热敏电阻的情况,在制造具有和迭层型正特性的热敏电阻同样结构的其它迭层型陶瓷电子元件的情况下也会遇到。
发明内容
本发明之目的在于提供一种能解决上述各种问题的迭层型陶瓷电子元件的制造方法。
即本发明是一种迭层型陶瓷电子元件的制造方法,所述迭层型陶瓷电子元件具备:包含多层层迭的陶瓷层及沿所述陶瓷层间的特定界面形成的多个内部电极,所述内部电极在迭层方向上交替配置引出至一方端面的第1内部电极和引出至另一方端面的第2内部电极的迭层体、以及形成于所述迭层体的各所述端面上的外部电极,使一个端面上形成的外部电极与所述第1内部电极电连接,另一个端面上形成的外部电极与所述第2内部电极电连接;所述迭层型陶瓷电子元件的制造方法包括:制作通过烧成形成所述迭层体的,包含所述陶瓷层用的陶瓷生层及所述内部电极用的导电性糊层的未烧成的迭层体的工序、对所述未烧成的迭层体进行热处理的工序、对热处理后的所述未烧成的迭层体实施干式滚筒研磨的工序、以及对热处理后的所述未烧成的迭层体进行烧成的工序,在实施所述干式滚筒研磨工序后,在所述迭层体的各所述端面上,形成所述外部电极形成用的导电性糊膜的工序。
即本发明的迭层型陶瓷电子元件的制造方法中,首先实施制作须通过烧成形成上述迭层体的,包含陶瓷层用的陶瓷生层以及内部电极用的导电糊层的未烧成的迭层体的工序,
然后,对上述未烧成的迭层体进行热处理。该热处理用于防止在其后的滚筒研磨中产生的研磨介质的研磨屑和未烧成的迭层体的表面发生不希望的反应。
接着,对该热处理后的未烧成的迭层体实施防止碎屑的滚筒研磨。这时,滚筒研磨采用干式的滚筒研磨。
接着对热处理后的未烧成的迭层体进行烧成。
经过这样的工序,制成迭层型陶瓷电子元件。
在这种迭层型陶瓷电子元件的制造方法中,外部电极也可以在烧结后的迭层体的各端面上形成导电糊再将其烧结形成,但最好是在实施上述的干式滚筒研磨后,在未烧成的迭层体的各端面上形成外部电极用的导电糊膜,烧成未烧成的迭层体的工序中,同时也烧成该导电糊膜,以此形成外部电极。
在对上述未烧成的迭层体进行热处理的工序中,最好采用80℃以上300℃以下的温度,更理想的是采用80℃以上200℃以下的温度。
另外,在内部电极以贱金属作为导电成分时,最好在还原性气氛中实施未烧成的迭层体的烧成工序。
欲制造的迭层型陶瓷电子元件为迭层型正特性的热敏电阻时,陶瓷层是具有正的电阻温度系数的热敏电阻层,为了得到这样的正电阻温度系数,最好还实施将烧结后的迭层体在氧化性气氛中进行热处理(再氧化)的工序。该方法在外部电极以贱金属作为导电成分时也有效。
上述实施形态中,最好是在还实施经过热处理形成玻璃涂层,覆盖住烧结后的迭层体外表面的、设置外部电极的部分以外的表面的工序的情况下,在氧化性气氛中对烧结后的迭层体进行热处理的工序兼有形成该玻璃涂层的工序。
另外,内部电极及外部电极包含的导电成分最好是相同的金属,例如镍。
附图说明
图1为图解地表示利用本发明一实施形态的制造方法制造的迭层型正特性热敏电阻21的剖面图。
图2为说明本发明的迭层型正特性热敏电阻的制造方法的一实施形态用的工序图。
图3为说明本发明有兴趣的迭层型正特性热敏电阻的已有的制造方法用的工序图。
图4为说明作为本发明的背景技术的迭层型正特性热敏电阻的制造方法用的工序图。
图5为表示本实验例的未烧成的迭层体的热处理温度和电阻值变化率的关系的曲线。
具体实施方式
以下对迭层型正特性热敏电阻作为迭层型陶瓷电子元件之一例进行说明。
图1为图解地表示实施本发明一实施形态的制造方法所得到的迭层型正特性热敏电阻21的剖面图。
迭层型正特性热敏电阻21具备作为芯片状的元件主体的迭层体22。迭层体22具备多层迭层的有正电阻温度系数的陶瓷层层迭成的热敏电阻层23、以及沿热敏电阻层23间的特定界面形成的多个内部电极24。内部电极24位于迭层体22的层迭方向的中间部,因而,位于迭层体22的外层部的热敏电阻层23起保护作用。
内部电极24在层迭方向上交替配置引出至迭层体22一方的端面25的第一内部电极和引出至另一方端面26的第二内部电极。内部电极24也可根据需要由中空电极构成。
作为端子的外部电极27分别形成于迭层体22的端面25及26上。外部电极27电气连接于内部电极24中的任何一个。即图中左侧的外部电极27和第一内部电极电连接,图中右侧的外部电极27和第二内部电极电连接。
作为内部电极24所含的导电成分是例如贱金属,而且最好用能获得较好电阻特性的镍。外部电极27作为导电成分最好含与内部电极24所含的金属相同的金属,例如含镍。
根据需要在外部电极27上形成烧结含例如银的导电糊烧结形成的烧结层28,又在其上形成镍的镀膜29,再在其上形成焊钖或软钎焊料的镀膜30。
最好是又形成玻璃涂层31,以覆盖迭层体22的外表面的,从外部电极27露出的部分(即迭层体22的除了设置外部电极27的部分以外的表面)
图2为表示图1所示的迭层型正特性热敏电阻21的制造方法的典型工序。
参照图2,先实施未烧成的迭层体制作工序41。该未烧成的迭层体制作工序41实质上和图3图4所示的未烧成的迭层体制作工序1及11相同。该工序41中制作的未烧成的迭层体应是通过烧成能形成图1所示的迭层体22的未烧结的迭层体,它包括作为热敏电阻层23用的陶瓷生层的热敏电阻生层及内部电极24用的导电糊层。
在制作未烧成的迭层体时,通常在形成热敏电阻生层、即作为陶瓷生片的热敏电阻生片,并把该热敏电阻生片冲裁成规定尺寸后,在热敏电阻生片上印刷内部电极24用的导电糊,以此形成导电糊层,然后将这些含有印刷内部电极的热敏电阻生片的热敏电阻生片层迭,通过压制制作未烧成的迭层体母体,再将该迭层体母体剪切成规定的尺寸,结果得到未烧成的迭层体。
接着,对未烧成的迭层体实施热处理工序42。该热处理工序42是为了防止在以后的干式滚磨工序43产生的研磨介质的研磨屑与未烧成的迭层体的表面产生反应而实施的工序。
热处理工序42中,最好采用80℃以上300℃以下的温度。取80℃以上的理由是,用80℃不到的温度,热处理的效果不能充分发挥,而取不到300℃的温度的理由是,用超过300℃的温度,在未燃成的迭层体上粘结会开始脱开。还有,在该热处理工序42中采用的温度更理想的是80℃以上200℃以下。
接着,实施干式滚磨工序43。该干式滚磨工序43中,在未烧成的迭层体中,混合例如氧化硅或氧化铝或由两者组成的研磨介质混合,实施干式滚筒研磨。以此将未烧成的迭层体的角部和棱边部倒圆,以便能防止碎屑的发生。还有,在图1所示的迭层体22上,其角部乃至棱边部均被倒圆就是该干式滚磨的结果。
接着实施施加外部电极糊的工序44。该施加外部电极糊的工序44中,在未烧成的迭层体的各端面上施加外部电极27用的导电糊,以此形成导电糊膜。在这一阶段,迭层体处于烧成前的阶段,因为在其内部的内部电极用的导电糊层没有产生烧成引起的收缩,所以能使外部电极用的导电糊膜可靠地与被引出至未烧成的迭层体的端面的内部电极用的导电糊层连接。
接着,实施烧成工序45。该烧成工序45中,未烧成的迭层体和外部电极27用的导电糊膜一起烧成。即未烧成的迭层体变成致密的陶瓷迭层体,外部电极及内部电极用的导电糊膜变成致密的电极膜。还有,在内部电极24用的导电糊层和外部电极27用的导电糊膜含镍之类的贱金属作为导电成分时,该烧成工序45在还原性气氛(非氧化性气氛)中实施。
这样,可得到图1所示的烧结后的迭层体22,另外,在其端面25及26上形成烧结的外部电极27。
内部电极24及外部电极27都含例如镍等作为导电成分,均含有彼此相同的金属,则在内部电极24和外部电极27之间能得到良好的导通状态。
接着,(图2中未示出)实施形成玻璃涂层31的工序,玻璃涂层31在将玻璃材料以玻璃糊等状态施加在规定的部位上后,经过热处理工序形成,覆盖烧结后的迭层体22的外表面的、设置外部电极27部分以外的表面。
在所述的内部电极24用的导电糊层及外部电极27用的导电糊膜都含贱金属时,由于烧成工序45在还原性气氛中进行,为了在热敏电阻层23显现出正温度特性,必须在氧化性气氛中对迭层体22进行热处理(再氧化)。形成上述玻璃涂层31的工序包括热处理工序并在氧化性气氛中实施,因此该再氧化工序兼作形成玻璃涂层31的工序实施,效率更高。
接着,通过烧结含有例如银的导电糊,在外部电极27上形成烧结层28,其后通过依次形成镀镍膜29及钖或软钎焊料镀膜30,完成图1所示的迭层型正特性热敏电阻21。
以上就迭层型正特性热敏电阻的制造方法对本发明作了说明,但本发明还可用于例如,迭层型陶瓷电容器、迭层型陶瓷电感器、迭层型陶瓷压敏电阻、迭层型负特性热敏电阻等其它迭层型陶瓷电子元件的制造方法。
还有,迭层型陶瓷电子元件中具有的陶瓷层由例如电介质陶瓷或磁性陶瓷构成的情况下,即使是对未烧成的迭层体进行烧成的工序在还原性气氛中实施,通常也没有必要再实施再氧化用的氧化性气氛中的热处理。
如上所述,采用本发明,由于在形成外部电极用的导电糊膜之前,对未烧成的迭层体实施干式滚筒研磨,故解决了由于外部电极被削去引起的导通不稳定的问题,并能够防止碎屑的发生,同时能够消除对烧结后的迭层体实施滚筒研磨时产生裂纹的问题。
另外,在实施干式滚筒研磨前,要对未烧成的迭层体热处理,所以能防止滚筒研磨产生的研磨介质的研磨屑和未烧成的迭层体的表面产生反应,能够得到长期稳定的特性。
根据上述的事实,采用本发明能稳定制造具有高可靠性的迭层型陶瓷电子元件。本发明特别适用于迭层型正特性热敏电阻的制造。
本发明中,外部电极用的导电糊膜如在未烧成的迭层体的阶段形成,则能更有效地解决由于烧成引起的内部电极的收缩而产生的外部电极和内部电极的连接不良好的问题。
另外,本发明中,对未烧成的迭层体热处理时,如采用80℃以上的温度,则能更加可靠地防止上述研磨介质的研磨屑和未烧成的迭层体的表面的反应。另外,在该热处理时,如采用不到300℃,更理想的是采用200℃以下的温度,则能防止未烧成的迭层体所含的粘接剂的飞散,在其后的干式滚筒研磨中,能可靠地防止未烧成的迭层体损伤或破坏。
下面为了限定本发明的范围及确认本发明的效果,对已实施的实验例进行说明。
<实验例1>
首先把BaCO3、TiO2及Sm2O3粉末作为初始原料,调合成(Ba0.9998Sm0.0002)TiO3的组成。接着将纯水加入该调合的粉末中,和氧化锆球一起混合粉碎,干燥后以1000℃的温度焙烧两小时。
然后,将有机粘接剂、分散剂及水加入该焙烧粉末,和氧化锆球一起通过数小时的混合,得到浆液,将该浆液做成片状,制成热敏电阻层用的生片。
然后,在把热敏电阻层用生片剪切成规定的尺寸后,将含镍的导电糊印在热敏电阻层用的生片上,形成内部电极用的导电糊层。
然后,将多片热敏电阻层用生片重迭,并使得内部电极用的导电糊层隔着热敏电阻层用生片相对,还在其上下重迭保护用的热敏电阻层用生片,然后在迭层方向上加压,接着将其剪切成规定的尺寸,得到未烧成的迭层体。
然后,以150℃的温度对未烧成的迭层体进行1小时热处理。
然后,将由氧化硅和氧化铝组成的直径1mm的研磨介质与热处理后未烧成的迭层体混合,在该状态下实施干式滚筒研磨,得到角部及棱边部均被倒圆过的未烧成的迭层体。
然后,通过将含镍的导电糊加在未烧成的迭层体的两端面上,并使其干燥,在形成外部电极用的导电糊膜后,在H2/N2=3%的还原性气氛中以1300℃的温度实施烧成工序,由此得到具有烧结过的外部电极的烧结后的迭层体。
然后,施加含玻璃材料的玻璃糊,设置玻璃糊膜以覆盖烧结后的迭层体的、从外部电极露出的部分后,通过在氧化性气氛中进行热处理,形成玻璃涂层,同时对迭层体中具有的热敏电阻层进行再氧化。
然后,将含银的导电糊施加在外部电极上,使其干燥后,以700℃的温度将其烧结,再形成镍的镀膜和钖的镀膜,得到作为实施例的迭层型正特性热敏电阻。
另外,除采用前述的图4所示的制造方法以外,还用和实施例同样的条件制作作为比较例的迭层型正特性热敏电阻。
为了对这些实施例和比较例进行比较,测量了电阻值作为导通不稳定程度的指标。对实施例及比较例各20件试样的电阻值的测量结果示于表1。
表1
实施例(Ω) | 比较例(Ω) | |
平均值 | 0.199 | 3.095 |
最大值 | 0.26 | 3.9 |
最小值 | 0.17 | 2.4 |
标准偏差 | 0.022 | 0.336 |
从表1可知,比较例的电阻值的平均值为约3Ω,与此相比,实施例为约0.2Ω,在比较例中电阻值增大。
另外,比较例中电阻值的分布范围相当宽,而实施例中电阻值约分布范围与比较例相比显得极其窄。从上述可知,采用实施例,则内部电极和外部电极间的导通稳定。
<实验例2>
接着,将对制作作为上述实验例1的实施例的迭层型正特性热敏电阻途中的阶段所实施的,对未烧成的迭层体的热处理温度如表2所示进行各种变更,或不进行热处理,得到1~12各件试样的迭层型正特性热敏电阻。
表2
试样编号 | 热处理温度℃ | 电阻值变化率(6V施加时间) | |||
78小时 | 121小时 | 273小时 | 496小时 | ||
1 | 未热处理 | 5.7 | 7.9 | 11.4 | 15.3 |
2 | 40 | 5.2 | 8.1 | 12.3 | 16.1 |
3 | 60 | 2.7 | 3.1 | 8.5 | 12.2 |
4 | 80 | 0.9 | 1.3 | 2.2 | 2.4 |
5 | 100 | 0.3 | 0.6 | 1.3 | 1.7 |
6 | 125 | 0.4 | 0.7 | 1.1 | 1.6 |
7 | 150 | 0.2 | 0.5 | 0.9 | 1.8 |
8 | 200 | 0.4 | 0.6 | 1.4 | 1.7 |
9 | 250 | 1.8 | 2.7 | 3.3 | 4.1 |
10 | 280 | 3.2 | 4.9 | 7.1 | 8.8 |
11 | 300 | 8.3 | 9.6 | 10.9 | 11.1 |
12 | 350 | 不能烧成 |
对表2所示的试样1~12中每一种的5个迭层型正特性热敏电阻测量初始电阻值,同时,测量外加6V的电压,分别经过78小时,121小时,273小时及496小时后的电阻,从这些电阻值的测量结果求出经过上述各种时间后的电阻值变化率。其结果示于表2及图5。
从表2及图5可知,通过用60℃以上温度的热处理,呈现电阻值变化率减小的效果。但是在大于80℃而小于300℃的温度下进行热处理能更加可靠地呈现出电阻值变化率减小的效果。
即以大于80℃并小于300℃的温度进行热处理的试样4~10,即使是经过496小时后,其电阻值变化率仍能抑制在10%以内。特别是热处理温度在大于80℃小于200℃的范围内的试样4~8,其电阻值变化率总能抑制在5%以内。
相反,未实施热处理的试样1及实施低于80℃的热处理的试样2~3,显示出较大的电阻值变化率,特别是在经过496小时后,显示出超过10%的电阻值变化率。还有,这些试样1~3,烧结后的迭层体表面产生色点。该色点是在干式滚磨工序中研磨介质的研磨屑粘附在未烧成的迭层体的表面,该研磨屑在还原性气氛中烧成时和迭层体反应产生的反应产物。而且,可以认为,和该研磨屑的反应如上所述,随着电压外加在迭层型正特性热敏电阻上的时间的增加,可靠性降低。
另一方面,在300℃以上温度下进行热处理的试样11及12,热处理后未烧成的迭层体强度降低,在干式滚磨工序中会损伤,试样11在电阻值变化率上也显示出相当大的值,试样12在干式滚磨工序中未烧成的迭层体破坏,其后的烧成工序不能实施。可以认为这些现象是由于在热处理工序中未烧成的迭层体所含的粘接剂飞散的缘故。
工业应用性
如上所述,采用本发明的迭层型陶瓷电子元件的制造方法,因为外部电极和内部电极导通良好,不易产生裂纹等缺陷,所以能以高可靠性和良好的重复性制造迭层型正特性的热敏电阻等迭层型陶瓷电子元件。
Claims (8)
1.一种迭层型陶瓷电子元件的制造方法,
所述迭层型陶瓷电子元件具备
包含多层层迭的陶瓷层及沿所述陶瓷层间的特定界面形成的多个内部电极,所述内部电极在迭层方向上交替配置引出至一方端面的第1内部电极和引出至另一方端面的第2内部电极的迭层体、以及
形成于所述迭层体的各所述端面上的外部电极,使一个端面上形成的外部电极与所述第1内部电极电连接,另一个端面上形成的外部电极与所述第2内部电极电连接,
其特征在于,所述迭层型陶瓷电子元件的制造方法包括
制作通过烧成形成所述迭层体的,包含所述陶瓷层用的陶瓷生层及所述内部电极用的导电性糊层的未烧成的迭层体的工序、
对所述未烧成的迭层体进行热处理的工序、
对热处理后的所述未烧成的迭层体实施干式滚筒研磨的工序、以及
对热处理后的所述未烧成的迭层体进行烧成的工序,
在实施所述干式滚筒研磨工序后,在所述迭层体的各所述端面上,形成所述外部电极形成用的导电性糊膜的工序。
2.如权利要求1所述的迭层型陶瓷电子元件的制造方法,其特征在于,
所述形成导电性糊膜的工序在所述进行烧成的工序前实施,
对所述未烧成的迭层体进行烧成的工序兼作烧成所述外部电极形成用的所述导电性糊膜的工序。
3.如权利要求1所述的迭层型陶瓷电子元件的制造方法,其特征在于,
在对所述未烧成的迭层体进行热处理的工序中,采用80℃以上300℃以下的温度。
4.如权利要求3所述的迭层型陶瓷电子元件的制造方法,其特征在于,
在对所述未烧成的迭层体进行热处理的工序中,采用80℃以上200℃以下的温度。
5.如权利要求1所述的迭层型陶瓷电子元件的制造方法,其特征在于,
所述内部电极含贱金属作为导电成分,对所述未烧成的迭层体进行烧成的工序在还原性气氛中实施。
6.如权利要求5所述的迭层型陶瓷电子元件的制造方法,其特征在于,
该迭层型陶瓷电子元件是迭层型正特性的热敏电阻,
所述陶瓷层是具有正电阻温度系数的热敏电阻层,
该制造方法还包括在氧化性气氛中对烧结后的所述迭层体进行热处理的工序。
7.如权利要求6所述的迭层型陶瓷电子元件的制造方法,其特征在于,
还具备经热处理形成玻璃涂层,以覆盖烧结后的所述迭层体的外表面的、设置所述外部电极的部分以外的表面的工序,
在氧化性气氛中对所述烧结后的迭层体进行热处理的工序兼作形成所述玻璃涂层的工序。
8.如权利要求5所述的迭层型陶瓷电子元件的制造方法,其特征在于,
所述内部电极及所述外部电极均含相同的金属作为导电成分。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53826/2002 | 2002-02-28 | ||
JP2002053826 | 2002-02-28 | ||
JP7910/2003 | 2003-01-16 | ||
JP2003007910A JP4200765B2 (ja) | 2002-02-28 | 2003-01-16 | 積層型セラミック電子部品の製造方法 |
PCT/JP2003/001461 WO2003073443A1 (fr) | 2002-02-28 | 2003-02-13 | Procede de fabrication d'un composant electronique multicouche en ceramique |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1507634A CN1507634A (zh) | 2004-06-23 |
CN100378872C true CN100378872C (zh) | 2008-04-02 |
Family
ID=27767200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB038001950A Expired - Fee Related CN100378872C (zh) | 2002-02-28 | 2003-02-13 | 迭层型陶瓷电子元件的制造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7776252B2 (zh) |
JP (1) | JP4200765B2 (zh) |
KR (1) | KR100556561B1 (zh) |
CN (1) | CN100378872C (zh) |
AU (1) | AU2003211939A1 (zh) |
TW (1) | TWI222086B (zh) |
WO (1) | WO2003073443A1 (zh) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4200765B2 (ja) | 2002-02-28 | 2008-12-24 | 株式会社村田製作所 | 積層型セラミック電子部品の製造方法 |
JP4211510B2 (ja) * | 2002-08-13 | 2009-01-21 | 株式会社村田製作所 | 積層型ptcサーミスタの製造方法 |
JP4310585B2 (ja) * | 2003-02-21 | 2009-08-12 | 株式会社村田製作所 | 積層型セラミック電子部品およびその製造方法 |
DE102006017796A1 (de) * | 2006-04-18 | 2007-10-25 | Epcos Ag | Elektrisches Kaltleiter-Bauelement |
JP4655117B2 (ja) * | 2008-06-27 | 2011-03-23 | Tdk株式会社 | チップ部品の製造方法 |
KR101018240B1 (ko) * | 2008-08-12 | 2011-03-03 | 삼성전기주식회사 | 적층 세라믹 캐패시터 및 그 제조방법 |
JP5142090B2 (ja) * | 2009-04-01 | 2013-02-13 | Tdk株式会社 | セラミック積層電子部品およびその製造方法 |
JP5212660B2 (ja) * | 2010-08-04 | 2013-06-19 | Tdk株式会社 | 積層型セラミックptc素子の製造方法 |
CN102148081A (zh) * | 2010-11-11 | 2011-08-10 | 深圳顺络电子股份有限公司 | 一种叠层片式陶瓷电子元器件的制造方法 |
JP5920537B2 (ja) * | 2013-08-09 | 2016-05-18 | 株式会社村田製作所 | 積層型熱電変換素子 |
JP6841611B2 (ja) * | 2016-07-25 | 2021-03-10 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
JP2018067568A (ja) * | 2016-10-17 | 2018-04-26 | 株式会社村田製作所 | 積層セラミックコンデンサの製造方法 |
JP6822155B2 (ja) * | 2017-01-12 | 2021-01-27 | 株式会社村田製作所 | 積層セラミックコンデンサおよびその実装構造体 |
CN107256746A (zh) * | 2017-07-13 | 2017-10-17 | 中国振华集团云科电子有限公司 | 片式热敏电阻器的制造方法与片式热敏电阻器 |
US10790075B2 (en) | 2018-04-17 | 2020-09-29 | Avx Corporation | Varistor for high temperature applications |
US11600410B2 (en) | 2018-08-23 | 2023-03-07 | Mitsubishi Materials Corporation | Thermistor with protective film and manufacturing method thereof |
US11515091B2 (en) * | 2019-09-17 | 2022-11-29 | Samsung Electro-Mechanics Co., Ltd. | Multilayer capacitor |
CN114152847A (zh) * | 2021-11-30 | 2022-03-08 | 伊默维科技有限公司 | 一种高压陶瓷电容的取电结构及其制作方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05275273A (ja) * | 1992-03-25 | 1993-10-22 | Matsushita Electric Ind Co Ltd | 積層型セラミック電子部品の製造方法 |
JPH05308003A (ja) * | 1992-03-30 | 1993-11-19 | Taiyo Yuden Co Ltd | チップ型サーミスタの製造方法 |
JP2001044066A (ja) * | 1999-07-30 | 2001-02-16 | Kyocera Corp | 積層型電子部品およびその製法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0666221B2 (ja) | 1988-10-11 | 1994-08-24 | 株式会社村田製作所 | セラミック積層体の製造方法 |
JPH0666222B2 (ja) | 1988-10-11 | 1994-08-24 | 株式会社村田製作所 | セラミック積層体の製造方法 |
JPH04300159A (ja) | 1991-03-28 | 1992-10-23 | Nec Corp | 積層セラミック電子部品の製造方法 |
JPH04337601A (ja) * | 1991-05-15 | 1992-11-25 | Meidensha Corp | Ptc抵抗素子の製造方法 |
JPH05234706A (ja) * | 1992-02-25 | 1993-09-10 | Rohm Co Ltd | 面実装用サーミスタ |
JP3277292B2 (ja) | 1992-03-31 | 2002-04-22 | 太陽誘電株式会社 | チップ型サーミスタ及びその製造方法 |
JPH0869943A (ja) | 1994-08-29 | 1996-03-12 | Tokin Corp | 積層体チップ部品の製造方法 |
JP3391269B2 (ja) * | 1998-01-20 | 2003-03-31 | 株式会社村田製作所 | 誘電体セラミックおよびその製造方法、ならびに、積層セラミック電子部品およびその製造方法 |
JP3514202B2 (ja) | 2000-01-31 | 2004-03-31 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
JP2002036095A (ja) * | 2000-07-26 | 2002-02-05 | Tipton Mfg Corp | 乾式バレル研磨用バレル槽 |
JP4200765B2 (ja) | 2002-02-28 | 2008-12-24 | 株式会社村田製作所 | 積層型セラミック電子部品の製造方法 |
-
2003
- 2003-01-16 JP JP2003007910A patent/JP4200765B2/ja not_active Expired - Fee Related
- 2003-02-13 KR KR1020037013936A patent/KR100556561B1/ko active IP Right Grant
- 2003-02-13 AU AU2003211939A patent/AU2003211939A1/en not_active Abandoned
- 2003-02-13 WO PCT/JP2003/001461 patent/WO2003073443A1/ja active Application Filing
- 2003-02-13 US US10/476,938 patent/US7776252B2/en not_active Expired - Fee Related
- 2003-02-13 CN CNB038001950A patent/CN100378872C/zh not_active Expired - Fee Related
- 2003-02-14 TW TW092103108A patent/TWI222086B/zh not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05275273A (ja) * | 1992-03-25 | 1993-10-22 | Matsushita Electric Ind Co Ltd | 積層型セラミック電子部品の製造方法 |
JPH05308003A (ja) * | 1992-03-30 | 1993-11-19 | Taiyo Yuden Co Ltd | チップ型サーミスタの製造方法 |
JP2001044066A (ja) * | 1999-07-30 | 2001-02-16 | Kyocera Corp | 積層型電子部品およびその製法 |
Also Published As
Publication number | Publication date |
---|---|
JP4200765B2 (ja) | 2008-12-24 |
CN1507634A (zh) | 2004-06-23 |
TW200401312A (en) | 2004-01-16 |
WO2003073443A1 (fr) | 2003-09-04 |
JP2003324007A (ja) | 2003-11-14 |
TWI222086B (en) | 2004-10-11 |
AU2003211939A1 (en) | 2003-09-09 |
US20040140595A1 (en) | 2004-07-22 |
KR100556561B1 (ko) | 2006-03-06 |
US7776252B2 (en) | 2010-08-17 |
KR20030089725A (ko) | 2003-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100378872C (zh) | 迭层型陶瓷电子元件的制造方法 | |
EP1156498B1 (en) | Multi-layer ceramic electronic device and method for producing same | |
CN110299247A (zh) | 层叠陶瓷电子部件 | |
KR20090026318A (ko) | 적층 부품 | |
EP0437613B1 (en) | Laminated and grain boundary insulated type semiconductor ceramic capacitor and method of producing the same | |
JP2003168619A (ja) | 積層セラミック電子部品の端子電極用導電性ペースト、積層セラミック電子部品の製造方法、積層セラミック電子部品 | |
US6984543B2 (en) | Method of producing laminated PTC thermistor | |
JP2757587B2 (ja) | 粒界絶縁型半導体セラミックコンデンサ及びその製造方法 | |
JP2004096010A (ja) | 積層型セラミック電子部品の製造方法 | |
JPH11340090A (ja) | 粒界絶縁型積層セラミックコンデンサの製造方法 | |
JP3498200B2 (ja) | 積層セラミック複合部品 | |
JP2598706B2 (ja) | コンデンサ内蔵キャリア基板 | |
JPH0547508A (ja) | 積層型半導体磁器及びその製造方法 | |
KR100296865B1 (ko) | 적층세라믹콘덴서의제조방법 | |
JP2006156499A (ja) | 複数個取り基板およびガラスセラミック基板 | |
JP2001284162A (ja) | 導電性ペーストおよび積層型電子部品並びにその製法 | |
JP3006208B2 (ja) | チップ型バリスタの製造方法 | |
JPH0793228B2 (ja) | 希土類入り銀導電ペーストおよびこれを用いた電子部品 | |
JP4088428B2 (ja) | 積層型電子部品の製造方法 | |
JPS63219115A (ja) | 積層型半導体磁器電子部品の製造方法 | |
JPH0878269A (ja) | 粒界絶縁型半導体セラミックコンデンサの製造方法 | |
JPH04225208A (ja) | セラミックコンデンサ用誘電体磁器組成物 | |
JP3425097B2 (ja) | 抵抗素子 | |
JP2005093574A (ja) | 積層型正特性サーミスタおよびその製造方法 | |
CN116525301A (zh) | 层叠电子部件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080402 Termination date: 20210213 |
|
CF01 | Termination of patent right due to non-payment of annual fee |