CN100368917C - 液晶显示器的阵列基板及其制造方法 - Google Patents

Abstract

一种液晶显示器的阵列基板及其制造方法，该阵列基板包括一玻璃基板；一沟槽，位于该玻璃基板中；一栅极与一栅极介电层位于该沟槽中；一半导体层至少覆盖该栅极介电层，该半导体层至少包括一通道；及一源极和一漏极，分别电性连接该通道两侧的部分半导体层液晶显示器的阵列基板。本发明可以改善在制作显示面板时，于像素显示区设置多层薄膜，影响显示面板的光穿透率的现象，及解决因TFT使阵列基板不平坦所造成的问题。

Description

液晶显示器的阵列基板及其制造方法

【技术领域】

本发明是有关于液晶显示器的阵列基板及其制作方法，特别是有关于液晶显示器阵列基板的较高穿透率(high transmittance)的平坦型薄膜晶体管及其制作方法。

【背景技术】

液晶显示器(liquid crystal display，以下简称LCD)是目前平面显示器发展的主流，其显示原理是利用液晶分子所具有的介电异方性及导电异方性，于外加电场时使液晶分子的排列状态转换，造成液晶薄膜产生各种光电效应。液晶显示器的面板结构一般为由两片基板叠合而成，中间留有一定距离的空隙用以灌注液晶，而在上下两基板上分别形成有对应电极，用以控制液晶分子的转向及排列。

常见的应用于薄膜晶体管平面显示器的薄膜晶体管结构如图1所示，其制造流程如下所述。在基板10上具有一晶体管区，在晶体管区中形成第一金属层，利用第一道微影蚀刻制程将第一金属层定义成横向配置的栅极线12。接着于其上方依序沉积介电层14、半导体层(通常指非晶硅层，amorphous silicon layer)16、n型掺杂硅层18和第二金属层20，并进行第二道微影蚀刻制程，定义晶体管中非晶硅层16、n型掺杂硅层18和第二金属层20的图案，直至暴露出介电层14的表面，并在晶体管区外使第二金属层20在基板10上特定位置形成纵向配置的信号线(未图示)。接着，进行第三道微影蚀刻制程，以于晶体管区内将第二金属层20和n型掺杂硅层18中定义一通道(channel)19，并使非晶硅层16的表面暴露于通道19中，藉以将非晶硅层16与第二金属层20更进一步定义形成源极和漏极电极。

上述***坦亦对于液晶摩擦(Rubbing)配向效果产生不良影响。另外，画素显示区是设置多层薄膜，其影响显示面板的光穿透率，而降低显示面板的亮度。

此外，在形成第二金属层20时，于源极和漏极两电极处，容易因阶梯覆盖不良而产生缺陷，此第二金属层侧壁的不连续易造成短路，且其亦无法有效的提供其下层的保护。

【发明内容】

因此，根据上述的问题，本发明的目的在于提供一种液晶显示器的阵列基板及其制造方法，可以改善在制作显示面板时，于像素显示区设置多层薄膜，影响显示面板的光穿透率的现象，及解决因TFT使阵列基板不平坦所造成的问题。

本发明提供一种液晶显示器的阵列基板，其特征在于：包括：一玻璃基板；一沟槽，位于该玻璃基板中；一栅极与一栅极介电层位于该沟槽中；一半导体层至少覆盖该栅极介电层，该半导体层至少包括一通道；及一源极和一漏极，分别电性连接该通道两侧的部分半导体层液晶显示器的阵列基板。

本发明还提供一种液晶显示器的阵列基板的制造方法，其特征在于：包括如下步骤：首先，提供一玻璃基板；于该玻璃基板上形成一图案化光阻层，以暴露部分该基板；以该图案化光阻层为遮罩蚀刻该玻璃基板，以在该基板中形成一沟槽；于该光阻层上依序沉积一第一导电层及一栅极介电层，且填入该沟槽中；移除该光阻层，并藉以剥离该光阻层上的该第一导电层及栅极介电层，其中该沟槽中的第一导电层是为一薄膜晶体管的栅极；于该栅极介电层上依序形成一半导体层及一掺杂半导体层；于该掺杂半导体层及该玻璃基板上沉积一第二导电层；及

图形化该第二导电层及该掺杂半导体层以形成该薄膜晶体管的一源极及一漏极，并暴露部分该半导体层。

本发明还提供一种液晶显示器的阵列基板的制造方法，包括如下步骤：提供一基板；于该基板上形成一图案化光阻层，以暴露部分该基板；以该图案化光阻层为遮罩蚀刻该基板，以在该基板中形成一沟槽；于该光阻层上依序沉积一第一导电层、一栅极介电层、一半导体层及一掺杂半导体层于，且填入该沟槽中；移除该光阻层，并藉以剥离该光阻层上的该第一导电层、该栅极介电层、该半导体层及该掺杂半导体层，其中该沟槽中的第一导电层是为一薄膜晶体管的栅极；于该掺杂半导体层及该基板上沉积一第二导电层；及图形化该第二导电层及该掺杂半导体层以形成该薄膜晶体管的一源极及一漏极，并暴露部分该半导体层。

本发明还提供一种液晶显示器的阵列基板的制造方法，包括如下步骤：提供一玻璃基板；于该玻璃基板上形成一图案化第一光阻层，以暴露部分该基板；以该图案化第一光阻层为遮罩蚀刻该玻璃基板，以在该基板中形成一第一沟槽；于该第一光阻层上依序沉积一第一导电层、一栅极介电层、一半导体层及一介电层，且填入该第一沟槽中；移除该第一光阻层，并藉以剥离该第一光阻层上的该第一导电层、该栅极介电层、该半导体层及该介电层，其中该第一沟槽中的第一导电层是为一薄膜晶体管的一栅极；于该基板上形成一第二光阻层，该第二光阻层覆盖部分该介电层及该第一沟槽两侧外的部分基板；

以该第二光阻层为遮罩，蚀刻该介电层及其两侧的部分基板，以形成一第二沟槽于该第一沟槽上，且保留部分大体上位于该半导体层的通道上的介电层；依序沉积一掺杂半导体层及一第二导电层于该第二沟槽及该第二光阻层上；及移除该第二光阻层，并藉以剥离其上的该掺杂半导体层及该第二导电层。

【附图说明】

图1是显示常见应用于TFT平面显示器的薄膜晶体管结构。

图2A～2H是绘示本发明一实施例薄膜晶体管TFT阵列基板的流程示意图。

图3A～3F是绘示本发明一实施例薄膜晶体管TFT阵列基板的流程示意图。

图4A～4G是绘示本发明一实施例薄膜晶体管TFT阵列基板的流程示意图。

【具体实施方式】

图2A～2H是绘示本发明一实施例薄膜晶体管TFT阵列基板的流程示意图。首先，请参照图2A，提供一基板200，例如玻璃基板，较佳者，此基板200为一无碱玻璃基板或是低碱玻璃基板。其后，以一涂布方法形成一光阻层202于基板200上。以习知的暴光及显影方法使此在基板200上的光阻层202形成特定的图案，较佳者，显影后的光阻层202包括一开口暴露基板。接着，以光阻层为遮罩，以一蚀刻方法(例如干蚀刻法)蚀刻基板，以于基板中形成一沟槽204。

接下来，如图2B所示，沉积一第一导电层206a于光阻层202上，并填入沟槽204中。第一导电层206a仅填满部分的沟槽204。第一导电层206a可以为Ta、Mo、W、Ti、Cr、Al、Au、Ag、Pt、Cu其组合或其堆叠层。上述沉积一第一导电层206a的方法可以为一溅镀法PVD或电浆增强化学气相沉积法PECVD。接下来，沉积一栅极介电层206b于第一导电层206a上，并填入沟槽204中。此栅极介电层206b可以为氧化硅、氮化硅、氮氧化硅或其组合。后续，如图2C所示，进行一剥离(lift-off)步骤。在此步骤中，是采用一蚀刻方法移除光阻层202，并且因为光阻层202被移除，其一并剥离光阻层202上的第一导电层206a及栅极介电层206b。在一实施例中，移除光阻层202的方法可以为以光阻去除剂(stripper)去除光阻，例如：以丙醇移除光阻、以甲醇移除丙醇及以去离子水清洗基板。其后，进行一清洗步骤，以移除基板200上残余的第一导电层206a及栅极介电层206b。在本实施例中，基板200中沟槽204内的第一导电层206a是做为薄膜晶体管的栅极。较佳者，沟槽204中的栅极介电层206b是大约和基板200共平面。

接着，如图2D所示，沉积一半导体层210于栅极介电层206b及基板200上，并沉积一掺杂半导体层212于半导体层210上。在一实施例中，半导体层210可以为硅、锗、多晶硅、或复晶硅所组成。另外，掺杂半导体层212可为于例如硅或锗半导体掺杂磷或砷，使其成为n-的半导体层，以提供后续金属层良好的接触。接着，如图2E所示，以习知的微影及蚀刻方法图形化掺杂半导体层212及半导体层210，移除栅极介电层206b上及其邻近区域外的掺杂半导体层212及半导体层210。

后续，如图2F所示，沉积一第二导电层214于掺杂半导体层212及基板200上。在一实施例中，第二导电层214可以为Ta、Mo、W、Ti、Cr、Al、Au、Ag、Pt、Cu其组合或其堆叠层。接下来，如第2G图所示，以习知的微影及蚀刻方法图形化第二导电层214及掺杂半导体层212，以形成一开口216暴露半导体层210。在此实施例中，图形化的第二导电层214是做为源极218和漏极220。其后，如第2H图所示，沉积一保护层222于第二导电层214上，并填入开口216。

根据此实施例，其是将栅极和栅极介电层形成在基板的沟槽中，其于阵列基板上所形成的薄膜晶体管较***坦。此外，由于本实施例的栅极介电层是不设置于显示区内，可提升显示面板的光穿透率。

图3A～3F是绘示本发明一实施例薄膜晶体管TFT阵列基板的流程示意图。首先，请参照图3A，提供一基板300，例如玻璃基板。较佳者，此基板300为一无碱玻璃基板或是低碱玻璃基板。其后，以一涂布方法形成一光阻层302于基板300上。以习知的暴光及显影方法使此在基板300上的光阻层302形成特定的图案，较佳者，显影后的光阻层包括一开口暴露基板300。接着，以光阻层302为遮罩，以一蚀刻方法(例如干蚀刻法)蚀刻基板300，以于基板300中形成一沟槽304。

接下来，如图3B所示，依序沉积第一导电层306、栅极介电层308、半导体层310及掺杂半导体层312于光阻层302上，并填入沟槽304中。第一导电层306可以为Ta、Mo、W、Ti、Cr、Al、Au、Ag、Pt、Cu其组合或其堆叠层。上述沉积一第一导电层306的方法可以为一溅镀法或电浆增强化学气相沉积法。栅极介电层308可以为氧化硅、氮化硅、氮氧化硅或其组合。半导体层310可以为硅、锗、多晶硅、或复晶硅所组成。掺杂半导体层312可为于例如硅或锗半导体掺杂磷或砷，使其成为n-的半导体层，以提供后续金属层良好的接触。

接下来，如图3C所示，进行一剥离(lift-off)步骤。在此步骤中，是采用一蚀刻方法移除光阻层302，并且因为光阻层302被移除，其一并剥离光阻层302上的第一导电层306、栅极介电层308、半导体层310及掺杂半导体层312。在一实施例中，移除光阻层302的方法可以为以去除剂(stripper)例如丙醇移除光阻、以甲醇移除丙醇及以去离子水清洗基板。其后，进行一清洗步骤，以移除基板300上残余的上述层。在本实施例中，基板300中沟槽内的第一导电层306是做为薄膜晶体管的栅极306a。较佳者，沟槽304中的掺杂半导体层312是大约和基板300共平面。

后续，如图3D所示，沉积一第二导电层314于掺杂半导体层312及基板300上。在一实施例中，第二导电层314可以为Ta、Mo、W、Ti、Cr、Al其组合或其堆叠层。接下来，如图3E所示，以习知的微影及蚀刻方法图形化第二导电层314及沟槽304中的掺杂半导体层312，以形成一开口316暴露半导体层310。在此实施例中，图形化的第二导电层314是做为源极318和漏极320。其后，如图3F所示，沉积一保护层322于源极318和漏极320上，并填入开口316。

根据此实施例，其是将栅极和半导体层形成在基板的沟槽中，以提供更平坦的薄膜晶体管结构。另外，本实施例的栅极介电层亦不设置于显示区内，可提升显示面板的光穿透率。

图4A～4G是绘示本发明一实施例薄膜晶体管TFT阵列基板的流程示意图。首先，请参照图4A，提供一基板400，例如玻璃基板。较佳者，此基板400为一无碱玻璃基板或是低碱玻璃基板。其后，以一涂布方法形成一第一光阻层402于基板400上。以习知的暴光及显影方法使此在基板400上的第一光阻层402形成特定的图案，较佳者，显影后的第一光阻层402包括一开口暴露基板400。接着，以第一光阻层402为遮罩，以一蚀刻方法(例如干蚀刻法)蚀刻基板400，以于基板400中形成一第一沟槽404。

接下来，如图4B所示，依序沉积第一导电层406、栅极介电层408、半导体层410及介电层412于第一光阻层402上，并填入第一沟槽404中。第一导电层406可以为Ta、Mo、W、Ti、Cr、Al、Au、Ag、Pt、Cu其组合或其堆叠层。上述沉积一第一导电层406的方法可以为一溅镀法或电浆增强化学气相沉积法。栅极介电层408可以为氧化硅、氮化硅、氮氧化硅或其组合。半导体层410可以为硅、锗、多晶硅、或复晶硅所组成。介电层412可以是氧化硅、氮化硅、氮氧化硅或其组合。

其后，如图4C所示，进行一剥离(lift-off)步骤。在此步骤中，是采用一蚀刻方法移除第一光阻层402，并且因为第一光阻层402被移除，其一并剥离第一光阻层402上的第一导电层406、栅极介电层408、半导体层410及介电层412。在一实施例中，移除第一光阻层402的方法可以为以光阻去除剂(stripper)去除光阻，例如：以丙醇移除光阻、以甲醇移除丙醇及以去离子水清洗基板。其后，进行一清洗步骤，以移除基板400上残余的上述层。在本实施例中，基板400中沟槽404内的第一导电层406是做为薄膜晶体管的栅极406a。

接下来，如图4D所示，涂布一第二光阻层414于介电层412及基板400上。以习知的暴光及显影方法使此在基板400上的第二光阻层414形成特定的图案，特别是，显影后的第二光阻层414覆盖部分介电层412及沟槽404两侧外的部分基板400。后续，如图4E所示，以第二光阻层414为遮罩，蚀刻暴露的介电层412及其两侧的部分基板400直到暴露出半导体层410，以形成一第二沟槽416于该第一沟槽404上。在一实施例中，经由蚀刻后留下的介电层412是大致位于半导体层410通道上，且第二沟槽416的面积是较第一沟槽404大。如第4E图所示，其第一沟槽404和第二沟槽416大致形成双镶嵌的结构(dual damascene)。

后续，如图4F所示，依序沉积一掺杂半导体层418及一第二导电层420于暴露的半导体层410、第二沟槽416及第二光阻层414上。在一实施例中，第二导电层420可以为Ta、Mo、W、Ti、Cr、Al、Au、Ag、Pt、Cu其组合或其堆叠层。较佳者，第二沟槽416中的第二导电层420是大约和基板400以及介电层412共平面。

接着，如图4G所示，移除第二光阻层414，并藉以剥离其上的掺杂半导体层418及第二导电层420，如此在第二沟槽中形成源极422和漏极424位于介电层412两侧。在此实施例中，是将TFT的结构形成在基板400的第一沟槽404及第二沟槽416中，其可提供平坦的阵列基板结构。并且，本实施例的栅极介电层亦不设置于显示区内，可提升显示面板的光穿透率。

请参照图2H，其是显示本发明一实施例的薄膜晶体管剖面图。一沟槽204是位于一基板200中。一栅极206a和一栅极介电层206b是于位于沟槽204中。较佳者，栅极206a和栅极介电层206b是大约填满沟槽204。一半导体层210是大体上位于栅极介电层206b上。此半导体层210包括一通道及位于通道两侧的源极区域和漏极区域。一掺杂半导体层212是大体上位于半导体层210的源极区域和漏极区域上。一源极218是部分覆盖半导体层210的源极区域上方的掺杂半导体层212。一漏极220是部分覆盖半导体层210漏极区域上方的掺杂半导体层212。一保护层222覆盖源极218和漏极220，电性隔绝源极218和漏极220，且大体上覆盖半导体层210的通道。

请参照图3F，其是显示本发明另一实施例的薄膜晶体管剖面图。一沟槽304是位于一基板300中。一栅极306a是于位于沟槽304底部。一闸极介电层308是位于沟槽304中，且覆盖栅极306a。一半导体层310是位于沟槽304中，且覆盖栅极介电层308。此半导体层310包括一通道及位于通道两侧的源极区域和漏极区域。一掺杂半导体层3 12位于沟槽304中，且大体上覆盖半导体层310位于通道两侧的源极区域和漏极区域上。一源极318覆盖半导体层310源极区域上方的掺杂半导体层312及其邻近的基板300。一漏极320覆盖半导体层310漏极区域上方的掺杂半导体层312及其邻近的基板300。一保护层322覆盖源极318和漏极320，电性隔绝源极318和漏极320，且大体上覆盖半导体层310的通道。

请参照图4G，其是显示本发明又另一实施例的薄膜晶体管剖面图。一第一沟槽404及一第二沟槽416位于一基板400中。第一沟槽404是位于该第二沟槽416下，且第二沟槽416的面积较该第一沟槽404的面积为大。一栅极406a是覆盖第一沟槽404底部。一栅极介电层408是位于第一沟槽404中，且覆盖栅极406a。一半导体层410是位于第一沟槽404中，且覆盖栅极介电层408。半导体层410包括一通道及其两侧的源极区域和漏极区域。一介电层412大体上位于半导体层410的通道上。一掺杂半导体层418位于介电层412两侧，且覆盖半导体层410通道两侧的源汲区域和漏极区域上及第二沟槽416的底部。一源极422和一漏极424，是位于第二沟槽416中，且分别位于介电层412两侧的掺杂半导体层418上。

根据上述实施例，本发明是将部分或全部TFT制作在基板中，可解决因TFT使阵列基板不平坦所造成的问题。此外，本发明是采用剥离(lift-off)技术，可简化制程步骤，具有减少制造时间及制造成本的优点。又各埋入基板的导电层、半导体层及介电层可依设计需求弹性调整蚀刻深度与各层厚度。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者所作的些许的更动与润饰，仍应属于本发明的保护范围。

【符号说明】

习知技术

10～基板；           12～栅极线；

14～绝缘层；         16～半导体层；

18～n型掺杂硅层；    19～通道；

20～金属层。

本发明技术

200～基板；          202～光阻层；

204～沟槽            206a～第一导电层；

206b～栅极介电层；   210～半导体层；

212～掺杂半导体层；  214～第二导电层；

216～开口；          218～源极；

220～漏极；

300～基板；          302～光阻层；

304～沟槽；          306～第一导电层；

306a～栅极；         308～栅极介电层；

310～半导体层；      312～掺杂半导体层；

314～第二导电层；    316～开口；

318～源极；          320～漏极；

400～基板；          402～第一光阻层；

404～第一沟槽        406～第一导电层；

406a～栅极           408～栅极介电层；

410～半导体层；      412～掺杂半导体层；

414～第二光阻层；    416～第二沟槽；

418～掺杂半导体层；  420～第二导电层；

422～源极；          424～漏极。

Claims (7)

1.一种液晶显示器的阵列基板，其特征在于：包括：

一玻璃基板；

一沟槽，位于该玻璃基板中；

一栅极与一栅极介电层位于该沟槽中；

一半导体层至少覆盖该栅极介电层，该半导体层至少包括一通道；及

一源极和一漏极，分别电性连接该通道两侧的部分半导体层

其特征在于：该沟槽包括一第一沟槽及一第二沟槽，该第一沟槽是位于该第二沟槽下，且该第二沟槽的面积较该第一沟槽的面积为大；

该栅极是覆盖该第一沟槽底部；

该栅极介电层是位于该第一沟槽中，且覆盖该栅极；

该半导体层是位于该第一沟槽中，且覆盖该栅极介电层；

更包含一介电层大体上位于该半导体层的通道上，及一掺杂半导体层位于该介电层两侧，且覆盖该半导体层通道两侧的部分该半导体层；及

该源极和该漏极，是位于该第二沟槽中，且分别位于该介电层两侧的掺杂半导体层上。

2.如权利要求1所述的液晶显示器的阵列基板，其特征在于：更包含一保护层覆盖该源极、该漏极及该介电层。

3.如权利要求1所述的液晶显示器的阵列基板，其特征在于：该介电层、该源极、该漏极及该基板的表面大体上共面。

4.一种液晶显示器的阵列基板的制造方法，其特征在于：包括如下步骤：

提供一玻璃基板；

于该玻璃基板上形成一图案化第一光阻层，以暴露部分该基板；

以该图案化第一光阻层为遮罩蚀刻该玻璃基板，以在该基板中形成一第一沟槽；

于该第一光阻层上依序沉积一第一导电层、一栅极介电层、一半导体层及一介电层，且填入该第一沟槽中；

移除该第一光阻层，并藉以剥离该第一光阻层上的该第一导电层、该栅极介电层、该半导体层及该介电层，其中该第一沟槽中的第一导电层是为一薄膜晶体管的一栅极；

于该基板上形成一第二光阻层，该第二光阻层覆盖部分该介电层及该第一沟槽两侧外的部分基板；

以该第二光阻层为遮罩，蚀刻该介电层及其两侧的部分基板，以形成一第二沟槽于该第一沟槽上，且保留部分大体上位于该半导体层的通道上的介电层；

依序沉积一掺杂半导体层及一第二导电层于该第二沟槽及该第二光阻层上；及

移除该第二光阻层，并藉以剥离其上的该掺杂半导体层及该第二导电层。

5.如权利要求4所述的液晶显示器的阵列基板的制造方法，其特征在于：更包含沉积一保护层，以覆盖该源极、该漏极及该介电层。

6.如权利要求4所述的液晶显示器的阵列基板的制造方法，其特征在于：移除该第一光阻层包括以光阻去除剂去除该第一光阻层。

7.如权利要求6所述的液晶显示器的阵列基板的制造方法，其特征在于：移除该第一光阻层包括：

以丙醇移除光阻；

以甲醇移除丙醇；及

以去离子水清洗基板。

Images