CN100487887C - 薄膜晶体管阵列面板及其制造方法 - Google Patents

薄膜晶体管阵列面板及其制造方法 Download PDF

Info

Publication number
CN100487887C
CN100487887C CNB2005101038488A CN200510103848A CN100487887C CN 100487887 C CN100487887 C CN 100487887C CN B2005101038488 A CNB2005101038488 A CN B2005101038488A CN 200510103848 A CN200510103848 A CN 200510103848A CN 100487887 C CN100487887 C CN 100487887C
Authority
CN
China
Prior art keywords
photoresist
line
layer
gate insulator
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101038488A
Other languages
English (en)
Other versions
CN1761050A (zh
Inventor
尹珠爱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1761050A publication Critical patent/CN1761050A/zh
Application granted granted Critical
Publication of CN100487887C publication Critical patent/CN100487887C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供了一种薄膜晶体管阵列面板及其制造方法。本方法包括：在衬底上形成栅线和存储电极线；在栅线存储电极线上形成栅极绝缘层；在栅极绝缘层上形成半导体层；在半导体层上形成数据线和漏电极；在数据线和漏电极上沉积钝化层；在钝化层上形成包含第一部分和第二部分的光致抗蚀剂；用光致抗蚀剂来蚀刻钝化层进而暴露数据线的一部分和栅极绝缘层的第一部分；去除光致抗蚀剂的第二部分；用光致抗蚀剂来蚀刻钝化层和栅极绝缘层的第一部分，从而暴露栅极绝缘层的第二部分，漏电极的一部分和栅线的一部分；在变形的第一光致抗蚀剂上沉积导电膜；和去除变形的第一光致抗蚀剂从而形成与漏电极暴露部分连接的像素电极。

Description

薄膜晶体管阵列面板及其制造方法
技术领域
本发明涉及一种薄膜晶体管阵列面板及其制造方法。
背景技术
比如液晶显示器(LCD)或者有机发光显示器(OLED)的有源型显示装置包括以矩阵排列多个像素、场产生电极和开关元件。开关元件包括薄膜晶体管(TFT)，该薄膜晶体管具有三个端子，例如：栅极、源极和漏极。多个像素中的每一个像素的TFT响应栅信号选择性地对场产生电极传输数据信号。
该有源型显示装置进一步包括多个信号线，用来对开关元件传输数据，该信号线包括用于传输栅信号的栅线和用于传输数据信号的数据线。
每个LCD和OLED有源型显示装置都包括一个设置有TFT，场产生电极和数据线的面板。这种结构被称为TFT阵列面板。
TFT阵列面板具有分层结构，包括几个导电层和绝缘层。每个栅线，数据线和场产生电极形成在TFT阵列面板的不同导电层上，并且由绝缘层分离。
具有分层结构的TFT阵列面板是通过在一系列蚀刻步骤后执行多次光刻步骤制成的。由于光刻步骤占用了大量时间，具有层状结构的TFT阵列面板的制造成本会很高。因此，存在对于一种通过使用较少的光刻步骤来降低制造时间和成本的层状TFT阵列面板制造技术的需求。
发明内容
本发明提供了一种薄膜晶体管阵列面板及其制造方法。
该方法包括：在衬底上形成栅线和存储电极线；在栅线和存储电极线上形成栅极绝缘层；在栅极绝缘层上形成半导体层；在半导体层上形成欧姆接触层；在欧姆接触层上形成数据线和漏电极；在数据线和漏电极上沉积钝化层；在钝化层上形成第一光致抗蚀剂，该光致抗蚀剂包括第一部分和比第一部分薄的第二部分；使用第一光致抗蚀剂作为掩膜蚀刻钝化层来暴露部分的数据线和栅极绝缘层的第一部分；去除第一光致抗蚀剂的第二部分来变形光致抗蚀剂；使用变形的第一光致抗蚀剂作为掩膜蚀刻钝化层和栅极绝缘层的第一部分来至少部分暴露栅极绝缘层的第二部分和部分的漏电极来暴露部分的栅线；在变形的第一光致抗蚀剂上沉积导电膜；去除变形的第一光致抗蚀剂来形成与漏电极的暴露部分连接的像素电极。
数据线的暴露部分和暴露的栅极绝缘层第一部分可以减少栅极绝缘层第一部分的厚度。
第一光致抗蚀剂可以通过使用含有光阻挡区，半透明区和透光区的光掩膜来形成。
去除光致抗蚀剂第二部分可以通过执行灰化工艺来实现。灰化工艺的执行可以去除第一光致抗蚀剂中与光掩膜半透明区相对应的区域。
形成于变形的第一光致抗蚀剂上的导电膜可以与变形的第一光致抗蚀剂一起被去除。像素电极可以与栅极绝缘层邻接。
像素电极的形成可以包括在暴露的栅线和暴露的数据线上形成的辅助接触。
半导体层的形成以及数据线及漏电极线的形成可以包括：顺序地沉积栅极绝缘层、本征a-Si层、非本征a-Si层、导电层；在导电层上形成依据导电层位置具有不同厚度的第二光致抗蚀剂；和使用第二光致抗蚀剂作为掩膜，选择性蚀刻导电层、非本征a-Si层、和本征a-Si层来形成数据线，漏电极和欧姆接触层。
第二光致抗蚀剂可以通过使用含有光阻挡区，半透明区和透光区的光掩膜来形成。本方法进一步包括在存储电极线和像素电极之间形成存储电容。
薄膜晶体管阵列面板包括：形成在衬底上的栅线和存储电极线；形成于栅线和存储电极上的绝缘层；形成于栅极绝缘层上的半导体层；形成于半导体层上的数据线和漏电极；形成于数据线和漏电极的第一部分上的钝化层；和形成于栅极绝缘层和漏电极的第二部分上并与钝化层隔开的像素电极，其中，像素电极的边界与钝化层的边界基本上相同。
钝化层和栅极绝缘层具有暴露部分的栅线和部分的数据线的接触孔。该面板进一步包括形成于接触孔中的辅助接触，其中辅助接触的边界与接触孔的边界基本上相同。
漏电极的第二部分可与存储电极线重叠。漏电极的第二部分可以具有比漏电极的其余部分更宽的宽度，并且可以与漏电极重叠的存储电极线的部分具有比存储电极线的其余部分更宽的宽度。
半导体层可以与数据线和漏电极具有基本上相同的平面形状，除了位于数据线和漏电极之间的部分。
薄膜晶体管阵列面板可以用于LCD和OLED。该面板可以进一步包括形成于存储电极线和像素电极之间的存储电极。
附图说明
参考附图通过详细描述其示范性实施例，本发明将变得更加显见，在附图中：
图1是根据本发明的示范性实施例的TFT阵列面板的下面板的布局图；
图2A是如图1中所示的TFT阵列面板沿线IIA-IIA’截取的截面图；
图2B是如图1中所示的TFT阵列面板沿线IIB-IIB’和IIB’-IIB”截取的截面图；
图3、6和9是根据本发明示范性实施例的其中间制造步骤期间如图1-2B所示的TFT阵列面板的布局图；
图4A是如图3中所示的TFT阵列面板沿线IVA-IVA’截取的截面图；
图4B是如图3中所示的TFT阵列面板沿线IVB-IVB’和IVB’-IVB”截取的截面图；
图5A是如图3中所示的TFT阵列面板沿线IVA-IVA’截取的截面图，并且图5B是如图3中所示的TFT阵列面板沿线IVB-IVB’和IVB’-IVB”截取的截面图；
图7A是如图6中所示的TFT阵列面板沿VIIA-VIIA’截取的的截面图；
图7B是如图6中所示的TFT阵列面板沿VIIB-VIIB’和VIIB’-VIIB”截取的截面图；
图8A是如图6中所示的TFT阵列面板沿线VIIA-VIIA’截取的截面图，并且图8B是如图6中所示的TFT阵列面板沿线VIIB-VIIB’和VIIB’-VIIB”截取的截面图；
图10A是如图9中所示的TFT阵列面板沿线XA-XA’截取的截面图；
图10B是如图9中所示的TFT阵列面板沿线XB-XB’和XB’-XB”截取的截面图；
图11A是如图9中所示的TFT阵列面板沿线XA-XA’截取的截面图，并且图11B是如图9中所示的TFT阵列面板沿线XB-XB’和XB’-XB”截取的截面图；
图12A是如图9中所示的TFT阵列面板沿线XA-XA’截取的截面图，并且图12B是如图9中所示的TFT阵列面板沿线XB-XB’和XB’-XB”截取的截面图；和
图13A是如图9中所示的TFT阵列面板沿线XA-XA’截取的截面图，并且图13B是如图9中所示的TFT阵列面板沿线XB-XB’和XB’-XB”截取的截面图。
具体实施方式
现在，将参考附图在下文中更全面地描述本发明，其中示出本发明的优选实施例。然而，本发明可以具体表现为很多不同的形式并且不应当理解为局限于这里陈述的实施例。全文中相似的附图标记表示相似的元件。
在附图中，为了清晰起见放大了层和区域的厚度。可以理解的是，当例如层、区域或者衬底的元件被称为在另一个元件“上”时，该元件可以直接在另一个元件上或者还可以存在中间元件。相反，当元件被称为“直接”在另一个“上”时，则不存在中间元件。
现在通过参考附图来描述根据本发明实施例的TFT及其制造方法。
参考图1、2A、2B，将详细描述根据本发明具体实施例的TFT阵列面板。
图1是根据本发明具体实施例的TFT阵列面板的下面板的布局图，图2A是如图1中所示的TFT阵列面板沿线IIA-IIA’截取的截面图，且图2B是如图1中所示的TFT阵列面板沿线IIB-IIB’和IIB’-IIB”截取的截面图。。
如图1、2A和2B所示，在如透明玻璃的绝缘衬底110之上形成多个栅线121和多个存储电极线131。
栅线121基本在横向方向上延伸并且传输栅信号。每一个栅线121包括多个在向上和向下方向上突出的栅电极124。每一个栅线121进一步包括末端部分129，该部分具有一大区域用来与另一层或驱动电路接触。栅线121也可以延伸至与驱动电路连接，所述驱动电路可以集成在TFT阵列面板的下面板上。
存储电极线131基本与栅线121平行延伸，并且被提供了预定电压，比如公共电压，该电压施加到公共电极板(未图示)上的公共电极(未图示)。每一个存储电极131包括多个在向上和向下方向上突出的扩展部137。
栅线121和存储电极线131优选由诸如Al和Al合金含Al的金属、诸如Ag和Ag合金的含Ag的金属、诸如Cu和Cu合金的含Cu的金属、诸如Mo和Mo合金的含Mo的金属、Cr、Ti或者Ta制成。栅线121可以具有一个多层结构，包括两个具有不同物理特性的膜。
两个膜中的一个优选由低电阻率的金属制成，包括含Al金属，含Ag金属和含Cu金属，用来减小信号延迟或栅线121中的电压降。另一个膜优选由这样的材料制成，该材料比如含Mo金属，Cr、Ti或Ta，当与其它材料比如氧化铟锡(ITO)和氧化铟锌(IZO)结合时其具有良好的物理、化学和电接触特性。两膜的典型组合包括下Cr膜和上Al(合金)膜，和下Al(合金)膜和上Mo(合金)膜。本领域的普通技术人员应该理解上下膜可以由各种金属和导体制成。
栅线121和存储电极线131的侧面相对于衬底110的表面倾斜，其倾斜角的范围在30度-80度。形成于栅线121和存储电极线131上的栅极绝缘层140优选由氮化硅(SiNx)制成。
多个半导体条151优选由氢化非晶硅(a-Si)或多晶硅制成，并且形成于栅极绝缘层140上。每一个半导体条151基本在纵向方向上延伸并且具有多个朝着栅电极124分支的突起154。
多个优选由硅化物或用比如磷的N型杂质重掺杂的n+氢化a-Si制成的欧姆接触条和岛161和165形成于半导体条151之上。每一个欧姆接触条161具有多个突起163，并且突起163和欧姆接触岛165成对地位于半导体条151的突起154上。
半导体条151的侧面和欧姆接触161及165相对于衬底110的表面倾斜，其倾斜角的范围在30度-80度。
多个数据线171和由数据线171分开的多个漏电极175形成于欧姆接触161及165上。
数据线171基本在纵向方向上延伸来传输数据电压，并且它们与栅线121相交。每一个数据线171包括末端部分179，该部分具有一大区域用来与另一层或外部装置接触，和多个朝着栅电极124突出的源电极173。
每一个漏电极175具有一个宽的末端部分177和一直线末端部分。宽的末端部分177具有一大区域用来与存储电极线131的扩展部137接触，并且该直线末端部分被曲线的源电极173部分地包围。
栅电极124、源电极173和漏电极175与半导体条151的突起154一起形成TFT，该TFT具有形成于设置于源电极173和漏电极175之间的突起154中的沟道。
数据线171和漏电极175优选由难熔的金属制成，比如Cr、Mo、Ti、Ta或其合金。然而，它们可以是多层结构，该结构包括难熔金属膜(未图示)和低电阻膜(未图示)。多层结构的实例包括含有下Cr/Mo(合金)膜和上A1(合金)膜的双层结构，和下Mo(合金)膜、中间Al(合金)膜和上MO(合金)膜的三层结构。
与栅线121类似，数据线171和漏电极175具有一倾斜的边缘侧面，并且其倾斜角的范围是30度-80度。
欧姆接触161及165仅仅介于位于下层半导体条151和位于其上的上层导体171和175之间。这种配置减少了半导体条151和导体171和175之间的接触电阻。半导体条151具有与数据线171和漏电极175及下层欧姆接触161和165相类似的形状。然而，半导体条151的突起154包括一些没有被数据线171和漏电极175覆盖的暴露部分。一些暴露部分被置于源电极173和漏电极175之间。另一种可选择的是，只有突起154被留下来形成接触岛，而不用使用半导体条151的其它部分。
如图1、2A和2B的进一步所示，钝化层180形成于数据线171、漏电极175和半导体条151的暴露部分之上。钝化层180优选由比如氮化硅或氧化硅的无机绝缘材料、具有良好平面度特性的有机光敏材料、或具有介电常数低于4.0的低电介质绝缘材料制成，所述低电介质绝缘材料比如通过等离子体增强气相化学沉积(PEVCD)形成的a-Si:C:O和a-Si:O:F。钝化层180可以具有包括下层无机膜和上层有机膜的双层结构，以便其可利用有机膜的特性，并保护半导体条151的暴露部分。
钝化层180具有多个接触孔182和多个开口187，其分别暴露数据线171的末端部分179的部分和由栅线121和数据线171包围的部分。钝化层180和栅极绝缘层140具有多个接触孔181，其暴露栅线121的末端129的部分。开口187暴露至少漏电极175和栅极绝缘层140的一部分。
多个像素电极190形成在开口187中，多个辅助接触81和82形成于接触孔181和182中。像素电极190和辅助接触81和82优选由透明导体如ITO或IZO，或反射导体如Ag或Al制成。当像素电极190形成于开口187中且辅助接触81和82形成于接触孔181和182中时，像素电极190和辅助接触81和82的边界基本上与钝化层180的边界相同。
像素电极190物理和电连接到漏电极175，通过开口187暴露漏电极175，以使像素电极190接收来自漏电极175的数据电压。提供有数据电压的像素电极190与提供有公共电压的公共电极(未图示)合作来产生电场，该电场用于决定设置于像素电极190之一和公共电极之间的液晶分子(未图示)的取向，或在光发射层(未图示)中产生电流来发光。
关于LCD，像素电极190和公共电极形成了称作“液晶电容器”的电容器，其在关闭TFT之后存储施加的电压。提供与液晶电容并联的被称为“存储电容”的附加电容器，用于增强液晶电容器的电压存储容量。通过将像素电极190与存储电极线131重叠和将与像素电极190连接的漏电极175与存储电极线131重叠来实现存储电容器。
因为存储电极线131的扩展部137重叠了漏电极175的宽的末端部分177，并且在像素电极190和存储电极线131之间仅留下栅极绝缘层140而没有钝化层180，所以减小了像素电极190和存储电极线131之间的距离，由此存储电容器的电容大了。
当像素电极190和存储电极线131之间留下栅极绝缘层140而没有钝化层180时，与像素电极190连接的漏电极175的扩展部177横跨栅极绝缘层140与存储电极线131重叠。
辅助接触81和82具有与接触孔181和182基本上相似的边缘，它们通过接触孔181和182分别连接到并且覆盖栅线121的末端部129的暴露部分和数据线171末端部179的暴露部分。辅助接触81和82保护末端部分129和179并且补充了末端部分129和179和外部装置间的附着力。
现在，如图1-2B所示的制造TFT阵列面板的方法将通过参考图3-11B进行详细地描述。
图3是根据本发明具体实施例的如图1，2A和2B所示的TFT阵列面板处于中间制造步骤时的布局图。图4A是如图3中所示的TFT阵列面板沿线IVA-IVA’截取的截面图，图4B是如图3中所示的TFT阵列面板沿线IVB-IVB’和IVB’-IVB”截取的截面图。
参看图3、4A和4B，优选由金属制成的导电层通过执行溅射工艺被沉积在优选由透明玻璃制成的绝缘衬底110上。导电层具有约1500-5000的厚度。然后，导电层经受光刻和蚀刻来形成包括栅电极124和末端部分129的多个栅线121，及包括扩展部137的多个存储电极线131。
图5A是如图3中所示的TFT阵列面板沿线IVA-IVA’截取的截面图，并且图5B是如图3中所示的TFT阵列面板沿线IVB-IVB’和IVB’-IVB”截取的截面图。图5A和5B的截面图阐释了图4A和4B中所示步骤接下来的步骤。
参考图5A和5B，栅极绝缘层140、本征a-Si层150和非本征a-Si层160通过CVD被顺序沉积。栅极绝缘层140优选由氮化硅制成并且具有约2000-5000的厚度。栅极绝缘层140的沉积温度优选在约250℃-450℃的范围。
然后，优选由金属制成的导电层170通过执行溅射工艺等被沉积，且在导电层170上涂布约1微米-2微米的厚度的光致抗蚀剂膜40。
将光致抗蚀剂膜40通过光掩膜(未图示)曝光和显影以使光致抗蚀剂具有位置相关的厚度。如图5A和5B所示的光致抗蚀剂具有多个依次减少小厚度的第一至第三部分。位于导线区域A的第一部分和位于通道区域B的第二部分分别用附图标记42和44来表示。位于剩下区域C的第三部分没有附图标记，因为它的厚度基本上是0，从而使可以暴露导电层170的下面的部分。依据随后工艺步骤中的条件调节第二部分44对第一部分42的厚度比。优选的是第二部分44的厚度等于或小于第一部分42厚度的一半，更具体而言，等于或小于4000。
使用几个技术中的一种，例如通过在曝光掩模上提供半透明区域以及透光区域和光阻挡不透明区域可以获得光致抗蚀剂的位置相关的厚度。半透明区域可以具有狭缝图案、网格图案、具有中间透射率或者中间厚度的薄膜。当使用狭缝图案时，可以优选的是，狭缝的宽度或者狭缝之间的距离小于用于光刻的曝光器的分辨率。另一个例子是使用可回流材料。具体地，一旦通过使用仅具有透明区域和不透明区域的普通曝光掩模来形成包括可回流材料的光致抗蚀剂图案，那么光致抗蚀剂图案经受回流工艺以流到没有光致抗蚀剂的区域上，由此形成薄的部分。
当使用合适的工艺条件时，光致抗蚀剂层40的第一部分42和第二部分44的厚度差能够实现对下面层的选择性的刻蚀。因此，通过一系列刻蚀步骤可以获得如图6、7A和7B所示的包括源电极173和端部分179的多个数据线171、包括宽的端部177的多个漏电极175、包括突起163的多个欧姆接触带161、多个欧姆接触岛165和包括突起154的多个半导体带151。
如图所示，图6是根据本发明具体实施例的如图1，2A和2B所示的TFT阵列面板处于中间制造步骤时的布局图。图7A是如图6中所示的TFT阵列面板沿VIIA-VIIA’截取的的截面图；图7B是如图6中所示的TFT阵列面板沿VIIB-VIIB’和VIIB’-VIIB”截取的截面图。
为了描述的目的，部分导电层170、本非征a-Si层160和引线区域A上的本征a-Si层150被称为第一部分，部分导电层170、非本征a-Si层160和在沟道区域B上的本征a-Si层150被称为第二部分，以及部分导电层170、非本征a-Si层160和在剩余区域C上的本征a-Si层150被称为第三部分。
图6中形成TFT阵列面板的典型顺序如下：
(1)去除剩余区域C上的导电层170、非本征a-Si层160和本征a-Si层150的第三部分；
(2)去除光致抗蚀剂的第二部分44；
(3)去除沟道区域B上的导电层170和非本征a-Si层160的第二部分上；以及
(4)去除光致抗蚀剂的第一部分42。
图6中形成TFT阵列面板的另一个典型次序如下：
去除导电层170的第三部分；
去除光致抗蚀剂的第二部分44；
去除非本征a-Si层160和本征a-Si层150的第三部分；
去除导电层170的第二部分；
去除光致抗蚀剂的第一部分42；以及
去除非本征a-Si层160的第二部分。
可以和非本征a-Si层160第三部分以及本征a-Si层150的去除同时或以分开的步骤实现光致抗蚀剂的第二部分44的去除。类似地，可以和非本征A-Si层160第二部分的去除同时或者以分开的步骤实现光致抗蚀剂的第一部分42的去除。例如，SF6和HCI或者SF6和O2的气体混合物可以以基本相等的刻蚀速度比来刻蚀光致抗蚀剂和a-Si层150和160。
通过例如灰化可以去除导体层170表面上的剩余光致抗蚀剂的残余物。
图8A是如图6中所示的TFT阵列面板沿线VIIA-VIIA’截取的截面图，并且图8B是如图6中所示的TFT阵列面板沿线VIIB-VIIB’和VIIB’-VIIB”截取的截面图。图8A和8B的截面图阐释了图7A和7B中所示步骤接下来的步骤。
参考图8A和8B，沉积钝化层180，并且正性光致抗蚀剂膜50被覆盖。其后，光掩膜60与衬底110对准。
光掩膜60包括透明衬底61和不透明光阻挡膜62，并且将光掩膜60分为透光区TA，光阻挡区BA，和半透明区SA。光阻挡膜62不设置于透光区TA上，而设置于光阻挡区BA和半透明区SA上。光阻挡膜62是具有大于光阻挡区BA的预定值的宽度的区域，并且它包括多个具有宽度或距离小于预定值的区域来形成缝隙。半透明区SA面对被栅线121和数据线171包围的区域，透光区TA面对栅线121的末端部分129和数据线171的末端部分179，并且光阻挡区BA面对光致抗蚀剂50剩下的部分52和54。
将光致抗蚀剂50通过光掩膜60被曝光，且将其显影，以使接收预定光量的那部分光致抗蚀剂50被去除。参考图8A和8B，面对透光区TA的那部分光致抗蚀剂50被去除，面对半透明区SA的那部分光致抗蚀剂50的厚度被减小，面对光阻挡区BA的那部分光致抗蚀剂50被保留。在图8A和8B中，阴影线部分表示显影后被去除的那部分光致抗蚀剂50。
图9是根据本发明具体实施例的如图1、2A和2B所示的TFT阵列面板处于中间制造步骤时的布局图。图10A是如图9中所示的TFT阵列面板沿线XA-XA’截取的截面图，图10B是如图9中所示的TFT阵列面板沿线XB-XB’和XB’-XB”截取的截面图。
参考图9、10A和10B，使用光致抗蚀剂50的剩余部分52和54作为蚀刻掩膜蚀刻钝化层180，从而分别形成多个暴露栅线121末端部分129的接触孔181和多个暴露数据线171末端部分179的接触孔182的上侧壁。当使用光致抗蚀剂50的剩余部分52和54作为蚀刻掩膜蚀刻钝化层180时，如图10B所示，由于栅极绝缘层140的部分与钝化层180一起蚀刻，所以栅极绝缘层140的厚度被减小。
图11A是如图9中所示的TFT阵列面板沿线XA-XA’截取的截面图，并且图11B是如图9中所示的TFT阵列面板沿线XB-XB’和XB’-XB”截取的截面图。图11A和11B的截面图阐释了图10A和10B中所示步骤接下来的步骤。
参考图11A和11B，光致抗蚀剂50剩余的薄部分54通过灰化等工艺被去除，并且剩下的厚部分52的厚度被减小。
图12A是如图9中所示的TFT阵列面板沿线XA-XA’截取的截面图，并且图12B是如图9中所示的TFT阵列面板沿线XB-XB’和XB’-XB”截取的截面图。图12A和12B的截面图阐释了图11A和11B中所示步骤接下来的步骤。
参考图12A和12B，使用光致抗蚀剂50的剩余部分52作为蚀刻掩膜蚀刻钝化层180和栅极绝缘层140。作为结果，开口187在由栅线121和数据线171包围的区域暴露部分的栅极绝缘层140，并且接触孔181暴露了栅线121的末端部分129。因此，栅极绝缘层140保留在开口187中以使不暴露存储电极线131。
图13A是如图9中所示的TFT阵列面板沿线XA-XA’截取的截面图，并且图13B是如图9中所示的TFT阵列面板沿线XB-XB’和XB’-XB”截取的截面图。图13A和13B的截面图阐释了图12A和12B中所示步骤接下来的步骤。
参考图13A和13B，通过溅射等工艺来沉积优选由IZO，ITO或者非晶ITO制成的导电膜90。
导电膜90包括设置在光致抗蚀剂57和剩余的第二部分92上的第一部分91。由于光致抗蚀剂57的厚度引起的光致抗蚀剂57表面和底部之间大的高度差，所以至少部分地彼此分开导电膜90的第一部分91和第二部分92以在其间形成空隙。这些空隙暴露至少部分的光致抗蚀剂57的侧面。
然后将衬底110浸入显影剂中，使得显影剂通过光致抗蚀剂57的暴露的侧面渗透到光致抗蚀剂57中以去除光致抗蚀剂57。此时，设置在光致抗蚀剂57上的导电膜90的第一部分91与光致抗蚀剂57一起脱落，这被称为
“剥离”。作为结果，仅保留导电膜90的第二部分92以形成多个像素电极190和多个接触辅助82，如图1、2A和2B所示。
依据本发明的实施例依据TFT阵列面板的制造方法，由于位于像素电极190和存储电极线131之间的钝化层180被去除，并且仅留下了它们之间的栅极绝缘层140，像素电极190和存储电极线131之间的距离短，且存储电容器的电容大。因此，随着存储电极线131尺寸减小，像素的开口率增加。另外，由于在开口187中的部分的栅极绝缘层140保留，使栅极绝缘层140能够形成在存储电极线131的下面，因此，通过重叠存储电极线131和像素电极190来形成存储电容器。
此外，由于依据本发明的实施例依据TFT阵列面板的制造方法使用光刻步骤同时形成了数据线171、漏电极175、半导体条151和欧姆接触161及165，因此就不再需要用于形成像素电极190和辅助接触81和82的附加的光刻步骤。因此，制造工艺被简化，由此减少了与制造TFT阵列面板相关的时间和成本。
本发明的TFT阵列面板可以用于比如LCD和OLED的多种显示装置。例如，当用OLED显示装置时，OLED的每一像素可以包括至少2个薄膜晶体管，所述薄膜晶体管包括与栅线和数据线连接的第一薄膜晶体管，和与像素电极连接的第二薄膜晶体管。另外，每一个像素可以包括设置于像素电极和公共电极之间的有机发光构件。
虽然参考其示范性实施例已经显示和描述了本发明，但是本领域的普通技术人员应该明白在不脱离由权利要求所界定的本发明的精神和范围的情况下，可以对其作出各种形式和细节上的改变。
本申请要求了于2004年8月19日提交的韩国专利申请No.10-2004-0065391的优先权，其公开的全部内容引入于此作为参考。

Claims (19)

1.一种制造薄膜晶体管阵列面板的方法，该方法包括：
在衬底上形成栅线和存储电极线；
在所述栅线和存储电极线上形成栅极绝缘层；
在所述栅极绝缘层上形成半导体层；
在所述半导体层上形成欧姆接触层；
在所述欧姆接触层上形成数据线和漏电极；
在所述数据线和漏电极上沉积钝化层；
在所述钝化层上形成包含第一部分和第二部分的第一光致抗蚀剂；
用所述第一光致抗蚀剂来蚀刻所述钝化层进而暴露所述数据线的一部分和所述栅极绝缘层的第一部分；
去除所述第一光致抗蚀剂的第二部分来改变所述光致抗蚀剂；
用变形的所述第一光致抗蚀剂来蚀刻所述钝化层和所述栅极绝缘层的第一部分，从而暴露所述栅极绝缘层的第二部分、所述漏电极的一部分和所述栅线的一部分；
在变形的所述第一光致抗蚀剂和所述栅极绝缘层的所述第二部分上沉积导电膜；和
去除变形的所述第一光致抗蚀剂和变形的所述第一光致抗蚀剂上形成的所述导电膜从而形成与所述漏电极暴露部分连接的像素电极，其中所述像素电极连接至所述漏电极的所述暴露部分，且与所述存储电极线的一部分以其间仅有所述栅极绝缘层的所述第二部分的方式交叠。
2.如权利要求1所述的方法，其中，用所述第一光致抗蚀剂来蚀刻所述钝化层进而暴露所述数据线的该部分和所述栅极绝缘层的第一部分的步骤减少了所述栅极绝缘层第一部分的厚度。
3.如权利要求1所述的方法，其中，所述第一光致抗蚀剂通过使用具有光阻挡区，半透明区和透光区的光掩膜来形成。
4.如权利要求1所述的方法，其中，去除所述第一光致抗蚀剂第二部分的步骤包括：
执行灰化工艺。
5.如权利要求4所述的方法，其中，执行所述灰化工艺用于去除所述第一光致抗蚀剂与所述光掩膜的半透明区相对应的区域。
6.如权利要求1所述的方法，其中，所述像素电极与所述栅极绝缘层邻接。
7.如权利要求1所述的方法，其中，形成所述像素电极的步骤包括：
在所述暴露的栅线和数据线上形成辅助接触。
8.如权利要求1所述的方法，其中，形成所述半导体层的步骤以及形成所述数据线和漏极线的步骤包括：
沉积所述栅极绝缘层，本征a-Si层、非本征a-Si层和导电层；
在所述导电层上形成第二光致抗蚀剂；和
使用所述第二光致抗蚀剂蚀刻导电层、非本征a-Si层和本征a-Si层来形成所述数据线、漏电极和欧姆接触层。
9.如权利要求8所述的方法，其中，所述第二光致抗蚀剂通过使用具有光阻挡区，半透明区和透光区的光掩膜来形成。
10.如权利要求1所述的方法，其中，形成于所述钝化层上的所述第一光致抗蚀剂的第二部分比形成于所述钝化层上的所述第一光致抗蚀剂的第一部分薄。
11.如权利要求1所述的方法，进一步包括：
在所述存储电极线和像素电极之间形成存储电容器。
12.一种薄膜晶体管阵列面板，包括：
栅线和存储电极线，形成于衬底上；
栅极绝缘层，形成于栅线和存储电极线上；
半导体层，形成于所述栅极绝缘层上；
数据线和漏电极，形成于所述半导体层上；
钝化层，形成于所述数据线和漏电极的第一部分上；和
像素电极形成于所述栅极绝缘层和漏电极的第二部分上，并与所述钝化层分离；
其中，所述像素电极的边界与钝化层的边界基本上相同，且所述像素电极与所述存储电极线的一部分以其间仅有所述栅极绝缘层的方式交叠。
13.如权利要求12所述的面板，其中，所述钝化层和栅极绝缘层具有暴露部分栅线和部分数据线的接触孔，和
其中，所述面板进一步包括形成于所述接触孔中的辅助接触，其中，所述辅助接触的边界与所述接触孔的边界基本上相同。
14.如权利要求12所述的面板，其中，所述漏电极的第二部分与所述存储电极线重叠。
15.如权利要求14所述的面板，其中，所述漏电极的第二部分具有比剩下的所述漏电极更宽的宽度，和
与所述漏电极重叠的存储电极线的一部分具有比剩下的存储电极线更宽的宽度。
16.如权利要求12所述的面板，其中，所述半导体层具有与所述数据线和漏电极基本上相同的平面形状，除了位于所述数据线和所述漏电极之间的部分。
17.如权利要求12所述的面板，其中，所述面板用于液晶显示器。
18.如权利要求12所述的面板，其中，所述面板用于有机发光显示器。
19.如权利要求12所述的面板，进一步包括：
形成于所述存储电极线和像素电极之间的存储电容器。
CNB2005101038488A 2004-08-19 2005-08-19 薄膜晶体管阵列面板及其制造方法 Expired - Fee Related CN100487887C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040065391A KR20060016920A (ko) 2004-08-19 2004-08-19 박막 트랜지스터 표시판 및 그 제조 방법
KR65391/04 2004-08-19

Publications (2)

Publication Number Publication Date
CN1761050A CN1761050A (zh) 2006-04-19
CN100487887C true CN100487887C (zh) 2009-05-13

Family

ID=36152979

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101038488A Expired - Fee Related CN100487887C (zh) 2004-08-19 2005-08-19 薄膜晶体管阵列面板及其制造方法

Country Status (4)

Country Link
US (2) US7435629B2 (zh)
JP (1) JP2006072355A (zh)
KR (1) KR20060016920A (zh)
CN (1) CN100487887C (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101263193B1 (ko) 2006-05-02 2013-05-10 삼성디스플레이 주식회사 표시 기판의 제조 방법 및 표시 기판
KR20080018496A (ko) * 2006-08-24 2008-02-28 삼성전자주식회사 표시 기판의 제조 방법
KR101209045B1 (ko) * 2006-09-15 2012-12-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI325638B (en) * 2007-01-22 2010-06-01 Au Optronics Corp Method for manufacturing pixel structure
TWI334647B (en) * 2007-03-03 2010-12-11 Au Optronics Corp Method for manufacturing pixel structure
KR101474774B1 (ko) * 2008-07-07 2014-12-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR101484063B1 (ko) * 2008-08-14 2015-01-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR101518742B1 (ko) * 2008-09-19 2015-05-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR101248005B1 (ko) * 2009-11-17 2013-03-27 엘지디스플레이 주식회사 어레이 기판 및 그의 제조방법
CN102116981B (zh) * 2009-12-30 2014-08-06 乐金显示有限公司 薄膜晶体管阵列基板及其制造方法
JP5671948B2 (ja) 2010-11-04 2015-02-18 三菱電機株式会社 薄膜トランジスタアレイ基板、及び液晶表示装置
CN102109721B (zh) * 2010-11-22 2013-04-24 深圳市华星光电技术有限公司 液晶显示器的像素阵列制造方法
KR102071008B1 (ko) * 2013-04-10 2020-01-30 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN104122694A (zh) * 2013-06-06 2014-10-29 深超光电（深圳）有限公司 液晶显示器的阵列基板及其制造方法
CN103531593B (zh) * 2013-10-29 2015-03-04 京东方科技集团股份有限公司 像素结构、阵列基板、显示装置及像素结构的制造方法
US9336709B2 (en) 2014-04-25 2016-05-10 Apple Inc. Displays with overlapping light-emitting diodes and gate drivers
KR101737865B1 (ko) * 2014-07-30 2017-05-22 엘지디스플레이 주식회사 유기발광표시패널

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
US7205570B2 (en) * 2002-07-19 2007-04-17 Samsung Electronics Co., Ltd. Thin film transistor array panel
DE60336441D1 (de) * 2002-09-02 2011-05-05 Samsung Electronics Co Ltd Kontaktstruktur für eine Halbleitervorrichtung, dünnschichtige Transistoranordnung mit einer solchen Kontaktstruktur und dessen Herstellungsmethode
KR100905470B1 (ko) * 2002-11-20 2009-07-02 삼성전자주식회사 박막 트랜지스터 어레이 기판
KR100925458B1 (ko) * 2003-01-17 2009-11-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR100935670B1 (ko) * 2003-04-04 2010-01-07 삼성전자주식회사 액정표시장치, 박막 트랜지스터 표시판 및 그의 제조 방법
US7023016B2 (en) * 2003-07-02 2006-04-04 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof

Also Published As

Publication number Publication date
US20090002587A1 (en) 2009-01-01
US7435629B2 (en) 2008-10-14
CN1761050A (zh) 2006-04-19
JP2006072355A (ja) 2006-03-16
KR20060016920A (ko) 2006-02-23
US20060038178A1 (en) 2006-02-23

Similar Documents

Publication Publication Date Title
CN100487887C (zh) 薄膜晶体管阵列面板及其制造方法
CN1728363B (zh) 薄膜晶体管阵列面板的制造方法
US7947539B2 (en) Thin film transistor array panel for a display device and a method of manufacturing the same
CN100378902C (zh) 薄膜晶体管阵列板及其制造方法
CN100416754C (zh) 薄膜晶体管阵列面板及其制造方法
JP4336341B2 (ja) 薄膜トランジスタ液晶ディスプレイ、積層蓄積コンデンサ構造及びその形成方法
US7851920B2 (en) Wire structure, method for fabricating wire, thin film transistor substrate, and method for fabricating thin film transistor substrate
US7420209B2 (en) Semiconductor device
CN1767175B (zh) 薄膜晶体管阵列面板的制造方法
CN102110693B (zh) 薄膜晶体管阵列面板
US20070012919A1 (en) Thin film transistor substrate and method for fabricating the same
US7501297B2 (en) Thin film transistor array panel and manufacturing method thereof
US7371592B2 (en) Manufacturing method of thin film transistor array panel using an optical mask
CN1893096B (zh) 薄膜晶体管阵列面板及其制造方法
KR20100021236A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR101134989B1 (ko) 어레이 기판의 제조방법
KR20030016051A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
CN101645423A (zh) 薄膜晶体管基板及其制造方法
US7541225B2 (en) Method of manufacturing a thin film transistor array panel that includes using chemical mechanical polishing of a conductive film to form a pixel electrode connected to a drain electrode
CN100543927C (zh) 薄膜晶体管阵列面板及其制造方法
US20070128551A1 (en) Manufacturing method of thin film transistor array panel
KR100848100B1 (ko) 박막 트랜지스터 기판 및 그의 제조방법
CN1901209B (zh) 薄膜晶体管阵列面板及其制造方法
CN1808266B (zh) 光掩模和采用该光掩模的薄膜晶体管阵列面板的制造方法
KR100750919B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090513