CH681928A5

CH681928A5 -

Info

Publication number: CH681928A5
Application number: CH1330/90A
Authority: CH
Inventors: Yoshiyuki Terashima
Original assignee: Seiko Epson Corp
Priority date: 1989-04-26
Filing date: 1990-04-19
Publication date: 1993-06-15
Also published as: CN1047150A; US5124631A

Description

5

10

15

20

25

30

35

40

45

50

55

CH 681 928 A5

Description

Cette invention concerne un régulateur de tension pour l'alimentation de circuits intégrés nécessitant une faible tension et un faible courant d'alimentation.

Un exemple de régulateur de tension selon l'art antérieur est montré a la fig. 2 pour un circuit intégré (Cl) de montre alimenté sous une faible tension et avec un faible courant. La tension de référence est fournie par un transistor à effet de champ canal P à gâchette isolée (transistor inférieur) 206 dont la gâchette et le drain sont connectés a une source à courant constant 201. En choisissant une valeur ß du transistor relativement élevée, la tension Vdd - Vi en fonction de Vi devient très proche de la tension de seuil Vi206 + a du transistor 206. Ici 202 est un amplificateur opérationnel (OP-AMP) et sa sortie est appliquée a la gâchette du transistor 204. Si la tension de seuil du transistor MOS canal N 216 dont la gâchette et le drain sont connectés ensemble est Vi2i6, la tension Vj2i6 + a est une sortie à la différence de potentiel entre Vi et V2. Ici 203 est la source de courant constant du transistor 216.

Considérée généralement, la tension Vdd - (Vt206 + Vt216 + a") est la sortie à la borne Vout, et lorsque Vdd est considéré comme référence, il s'ensuit une tension constante. Ceci étant, la somme de la tension de seuil du transistor canal P 206 et de la tension de seuil du transistor canal N 216 donne la tension de sortie Vout-

L'invention se propose de résoudre les problèmes suivants: la fig. 3 montre un diagramme dans lequel les tensions Vt206 + Vt216 et la tension de sortie constante Vout sont reportées respectivement sur l'axe horizontal et sur l'axe vertical. Le point a de la figure montre le cas où la tension de seuil (Vtp inférieur) du transistor canal P et la tension de seuil (Vtn inférieur) du transistor canal N sont toutes deux élevées, le point b montre le cas où Vtp est élevée et Vtn est basse, le point c montre le cas où Vtp est basse et Vtn est élevée et le point d montre le cas où Vtp et Vtn sont toutes deux basses. Elles sont supposées être essentiellement sur une ligne idéale pointillée.

Cependant, les valeurs mesurées actuellement montrent que la tension de seuil (Vth) de l'amplificateur opérationnel varie aussi au même moment lorsque le coefficient de conductance ß du transistor fluctue, ainsi elles divergent de la ligne idéale.

Lorsqu'un circuit oscillateur CMOS est connecté comme charge à la sortie, la tension d'oscillation départ/arrêt est proportionnelle a £Vth, avec Vtp + Vjn = xVth- En considérant que la consommation de courant est inversément proportionnelle à sVth, sur une ligne idéale, lorsque Vth augmente par exemple, la tension d'oscillation départ/arrêt augmente et la consommation de courant diminue. Cependant, puisque la source d'alimentation du circuit oscillateur est fournie par un circuit à tension constante, la sortie de la source d'alimentation augmente aussi et considérée généralement la tension d'oscillation départ/arrêt ne doit pas augmenter. Ainsi, si Vth diminue, la tension d'oscillation départ/arrêt doit diminuer et la consommation de courant augmenter, mais puisque la tension constante augmente aussi, il s'ensuit que les deux valeurs constantes changent radicalement.

Ceci étant, un circuit oscillateur stable par rapport à Vth peut être fourni, mais actuellement la tension de sortie constante est décalée de la ligne idéale, et la partie non-linéaire cause une diminution de rendement.

Les moyens pour résoudre ces problèmes sont ceux décrits dans la revendication 1. De manière générale, ils consistent en ce que, afin d'absorber ces fluctuations de la tension constante, de multiples transistors (nombre m) avec des tensions de seuil différentes sont employés à la place du transistor 206 et de multiples transistors (nombre n) avec des tensions de seuil différentes sont employés à la place du transistor 216 et en combinant les deux, m x n tensions de sortie constantes, il devient possible de se rapprocher de la ligne idéale. FUSE, FAMOS ou autres types de mémoires non volatiles sont employées pour faire la sélection, l'état optimum étant sélectionné par l'examen de chaque Cl.

Le dessin avec les figures en annexe montre quelques exemples d'exécution, avec les figures où:

la fig. 1 est un schéma d'un régulateur de tension selon l'invention,

la fig. 2 est un schéma selon l'art antérieur,

la fig. 3 est un graphique montrant la relation entre la tension de sortie constante et les tensions de seuil,

la fig. 4 est un schéma d'un régulateur de tension selon une autre forme d'exécution de l'invention,

la fig. 5 est un schéma d'un régulateur de tension selon encore une autre forme d'exécution de l'invention,

la fig. 6 est un schéma d'un régulateur de tension selon encore une autre forme d'exécution de l'invention, et les fig. 7a et 7b sont des schémas de circuits oscillateurs utilisant un circuit de tension constante comme source d'alimentation.

La fig. 1 montre une exemple de forme d'exécution de la présente invention. Le régulateur de tension de la fig. 1 est utilisé comme source d'alimentation pour des circuits oscillateurs composés par exemple de CMOS. Sur la figure, 106 représente la source à courant constant qui alimente en courant les transis2

5

10

15

20

25

30

35

40

45

50

55

60

65

CH 681 928 A5

tors à canal P 103 et 104; 101 et 102 sont des transistors de commutation; 103 et 104 sont des transistors avec des valeurs de Vth différentes, si la valeur Vth de 103 vaut Pi, la valeur Vth de 104 vaut P2. Ensuite 108 et 109 sont des transistors de commutation à canal N et 110 et 111 sont des transistors ayant des valeurs Vth différentes, avec la valeur de Vth de 110 étant Ni et la valeur Vth de 111 étant N2. Enfin, 105 et 112 sont des inverseurs et la sortie de l'amplificateur opérationnel 107 alimente la gâchette du transistor à canal N 114.

Une explication du fonctionnement du circuit est donnée ci-dessous.

ADJ1 et ADJ2 sont des entrées de contrôle binaires, et par exemple nous considérons la condition où (ADJ1, ADJ2) = (1,1). Ici, «1» représente le niveau Vdd et «0» représente le niveau Vss. Les transistors 101 et 102 sont déclenchés. Cependant, le courant suit le chemin 101 103 ^ 106, et 102 et 104 ne sont pas à considérer. La gâchette et le drain du transistor 103 sont connectés ensemble, afin que le transistor travaille de façon saturée, comme une diode, et si la valeur de ß est élevée, une tension constante (Pi + a) est générée, avec Vdd comme référence, par écoulement d'un courant constant.

Ensuite, puisque ADJ2 est le niveau Vdd, le transistor 108 s'enclenche et le transistor 109 se déclenche. Il s'ensuit que les transistors 109 et 111 ne sont pas à considérer. Il en résulte qu'une tension (Ni + a) est générée entre l'entrée + de l'amplificateur opérationnel 107 et la sortie Vout. Puisque l'amplificateur opérationnel adapte les tensions des entrées + et - , en employant Vdd comme référence, l'introduction d'une tension (P1 + a) à l'entrée + produit une tension (Pi + a + Ni + a') qui est renvoyée a l'entrée -. Elle est appelée (Pi + Ni + a"), et ensuite la somme des tensions des transistors canal P et des transistors canal N est sortie par Vout- Cette valeur de a" est petite comparée à Pi ou Ni, ainsi elle peut être négligée.

Les tensions mentionnées dans le tableau 1 ci-dessous sont les tensions de sortie en fonction des niveaux ADJ1 etADJ2.

Tableau 1

ADJ1

ADJ2

Vout (référence Vdd)

0

Pi + NI

0

1

P1 + N2

1

0

P2 + Ni

1

P2 + N2

Dans cet exemple, on emploie deux transistors par bit, pour chacun des transistors canal P et canal N, avec un total de 2 x 2 = 4 transistors. Mais m transistors pour le bloc 120 et n transistors pour le bloc 121 de la fig. 1 peuvent être employés pour obtenir m x n sorties. En connectant les transistors en série, correspondant aux transistors 103 et 104 du bloc 120, ayant typiquement la même conductance et dont les gâchettes et les drains sont connectés ensemble, une tension de sortie plus élevée peut être obtenue. En employant la même configuration pour les transistors 110 et 111 du bloc 121, on produit ainsi une tension de sortie plus élevée. De plus, des sorties selon la table ci-dessus peuvent être obtenues même si des transistors ayant des conductances typiques différentes sont employés dans les blocs 120 et 121. Dans la fig. 1 aussi, les transistors sont disposes dans l'ordre de 101 a 103 par rapport à Vdd, mais l'ordre par rapport à Vdd peut aussi être de 103 à 101.

Ci-dessous, un autre exemple de forme d'exécution est expliqué, se rapportant à la fig. 4. Ici, 420 correspond à 120 de la fig. 1 et 421 à 121. Sur la figure, 401-404 sont des transistors canal P, 406 409 des transistors canal N, 405-410 des inverseurs et 411 est une source à courant constant. Ce circuit aussi génère une tension en utilisant Vdd comme référence. Comme dans l'exemple précédent, la tension (Pi + a) est produite au nœud 413, et la tension (Pi + a + Ni + a') est produite en 414. Ceci seulement provient d'une haute impédance de sortie, afin que la tension soit sortie, via l'amplificateur 412 comprenant l'amplificateur opérationnel. Les combinaisons de ADJ1 et ADJ2 sont les mêmes que dans le tableau 1 précédent et ainsi les mêmes sorties sont obtenues. Dans cet exemple, des deux transistors, canal P et canal N, sont employés, mais cette configuration permet d'avoir plusieurs transistors dans seulement le bloc de transistors canal P, plusieurs transistors dans seulement le bloc de transistors canal N ou une combinaison des deux.

La fig. 5 montre un exemple utilisant la somme des Vth des transistors canal P. Sur la figure, 501-504 et 506-509 sont des transistors canal P, 505 et 510 sont des inverseurs et 512 un amplificateur. Les deux blocs 520 et 521 sont des blocs de transistors canal P. Ce régulateur de tension n'est pas employé comme source d'alimentation d'un circuit oscillateur CMOS, mais est plutôt utilisé comme source d'alimentation d'un circuit oscillateur composé uniquement de transistors canal P.

Une autre forme d'exécution de la présente invention est montrée à la fig. 6, où 604, 605, 607-609, 612, 614, 616-618, 621 et 623-625 sont des transistors canal P, 610, 611, 613, 615, 619, 620, 622, 626 et 630-633 sont des transistors canal N et 627-629 sont des inverseurs. Dans le bloc 602, marqué par un traitillé, 612-622 correspondent à l'amplificateur opérationnel 107 de la fig. 1. Ensuite 609-611 correspon3

5

10

15

20

25

30

35

40

45

50

55

CH 681 928 A5

dent à la source de courant constant 106, 623 à la source de courant constant 113 et 624 au transistor de sortie 114. De plus, 601 correspond au circuit 120 qui commute les deux tensions de seuil des transistors à canal P, et 603 correspond au circuit 121 qui commute les deux tensions de seuil des transistors canal N. Les tensions de seuil des transistors 605 et 608 dans le bloc 601 sont différentes, et dans cet exemple, la tension de seuil de 605 est 0,55 V et celle de 608 est 0,35 V. Les tensions de seuil des transistors 631 et 633 dans le bloc 603 sont différentes, celle de 631 étant de 0,55 V et celle de 633 de 0,65 V.

Des tensions telles que celles reportées ci-dessous sont produites à la sortie OUT, selon les entrées ADJ1 et ADJ2. Les tensions du tableau 2 sont calculées avec Vdd = 0 V.

Tableau 2

ADJ1 ADJ2 OUT (référence Vpp)

0 0 -(0,55+ 0,55)=-1,1 V

0 1 -(0,55+ 0,65)=-1,2V

1 0 -(0,35+ 0,55)=-0,9V 1 1 -(0,35+ 0,65)=-1,0V

Ceci étant, la tension est produite par pas de 0,1 V de 0,9 a 1,2 V. La combinaison idéale peut être choisie par une combinaison avec un circuit oscillateur à cristal liquide.

Dans la configuration ci-dessus, un total de deux bits peut être sélectionné avec la combinaison /? 1 bit + 1 bit?/, mais dépendant du système, chaque nombre de bits peut être employé. Une explication détaillée est donnée ci-après. Si par exemple AJ1 = 0 et AJ2 = 0, dans ce cas le transistor 604 est enclenché et le transistor 607 est déclenché, ainsi la différence de potentiel entre le drain et la source du transistor 604 est proche de 0 et le transistor 605 est sélectionné. Ensuite, le transistor 630 s'enclenche et le transistor 632 se déclenche, ainsi la différence de potentiel entre le drain et la source du transistor 630 est proche de 0 et le transistor 631 est sélectionné. Dans ce cas, les transistors 609, 610, 611 et 605 composent le circuit qui génère la tension d'entrée de référence à l'amplificateur opérationnel et sa tension de sortie Vp est exprimée par l'équation suivante:

{5609 (3611

* X |V I + V (1)

ß605 ß610 I 609l 605

avec ß610 = ß611 et ß609 » ß605

Vp = V605 + « (2)

avec OC =

Ceci étant, une tension un peu plus élevée que la tension de seuil du transistor 605 est fournie pour Vp.

Dans le transistor 603, cependant, AJ2 = 0, ainsi le transistor 630 s'enclenche, le transistor 632 se déclenche, et le transistor 631 est sélectionné. Puisque le transistor 603 fonctionne en régime saturé, la tension entre le drain et la source est proche de 0 V et il s'ensuit que la tension de sortie de ce régulateur de tension s'exprime comme suit, avec Vdd comme référence:

(ß623 ß612

(3)

VDD VREG V ß631 * ß614 X |V609| + VP + V631

4

5

10

15

20

25

30

35

40

45

50

55

60

65

CH 681 928 A5

Lorsque l'équation (2) est substituée,

(4)

g 2 ^ ^ 2

VDD - VG = X Iv60a| + V605 + K + V631

" V605 + V631 +K"

En considérant l'équation (4), la sortie est proche de la tension résultant de l'addition de la tension a" à la somme des tensions de seuil des transistors 605 et 631.

Ceci est vrai lorsque AJ1 = 0 et AJ2 = 0, mais lorsque AJ1 = 1 et AJ2 = 0, alors:

vdd = vreg = v6os + v631 + a" (5)

Si a" est négligé, la tension de sortie devient 1,10 V dans l'équation (4) et 0,9 V dans l'équation (5) lorsque V605 = 0,55 V, Vßos = 0,35 V et V631 = 0,55 V, et cette tension de sortie constante peut être changée extérieurement au-moyen de données binaires. Sur la fig. 6, cette opération sur le régulateur de tension est contrôlée par le signal de contrôle 0. Lorsque 0 vaut «1 », l'opération est exécutée.

La fig. 7 montre des circuits oscillateurs travaillant avec les tensions de sortie vout et vreg du régulateur de tension de fig. 1 et 4 a 6. La fig. 7a est un oscillateur a cristal liquide (ou céramique) et la fig. 7b est un oscillateur CR. Les deux oscillateurs ont communément la même configuration. 701, 702 et 709 sont des capacités, 705 et 710 sont des résistances de réaction, 703 et 706-708 sont des amplificateurs inverseurs CMOS ou mono-canaux et 704 un oscillateur.

En employant l'invention décrite plus haut, des tensions de sortie peuvent être obtenues selon le nombre de bits. Lorsque des sources d'alimentation fixes selon l'art antérieur sont utilisées pour l'alimentation de circuits oscillateurs MOS, nécessitant une faible consommation de courant, les oscillations départ/arrivée et la consommation de courant sont déterminées hors conditions; ainsi, si une unité hors spécification est trouvée lors d'un essai, elle était considérée comme défecteuse, ceci diminuant le rendement de production. Par l'emploi de ce régulateur de tension, si une pastille est proche d'un arrêt d'oscillation par exemple, la sortie du régulateur de tension peut être augmentée pour obtenir une plus grande plage d'oscillation, ou si une pastille avec une plage d'oscillation suffisante a une trop forte consommation de courant, la sortie du régulateur de tension peut être diminuée rendant ainsi optimales les conditions d'oscillation du circuit. Ceci étant, cette configuration offre des circuits ayant un fonctionnement stable, ce qui augmente ainsi fortement le rendement d'un élément qui a un rendement inconsistant selon l'art antérieur.

Même pour des unités selon l'art antérieur ne présentant pas de problème de rendement, la consommation de courant peut être réduite au minimum par cette configuration, ce qui contribue grandement à une faible consommation de courant.

Claims

Revendications

1. Régulateur de tension délivrant une tension constante, caractérisé en ce que ladite tension constante correspond à la somme des tensions de seuil d'une pluralité de transistors, et en ce que le régulateur de tension comprend une pluralité de premiers transistors (103, 104) ayant des tensions de seuil différentes, des premiers moyens de commutation (101,102) permettant de sélectionner un premier transistor de ladite pluralité de premiers transistors, un second transistor (110; 111), et des moyens (107) pour obtenir une somme de tensions à partir des tensions de seuil du premier transistor sélectionné par les premiers moyens de commutation et du second transistor.

2. Régulateur de tension selon la revendication 1, caractérisé en ce qu'il comprend une pluralité de seconds transistors (110, 111 ) ayant des tensions de seuil différentes, et des seconds moyens de commutation (108, 109) permettant de sélectionner un second transistor de ladite pluralité de seconds transistors, et en ce qu'il est configuré afin que lesdits moyens pour obtenir une somme de tensions (107), obtiennent ladite somme de tensions à partir des tensions de seuil desdits premier et second transistors sélectionnés par lesdits premiers et seconds moyens de commutation.

3. Régulateur de tension selon les revendications 1 et 2, caractérisé en ce que la gâchette et le drain desdits premier et second transistors (103; 104,110; 111 ) sont connectés ensemble.

4. Régulateur de tension selon la revendication 3, caractérisé en ce qu'il comprend un amplificateur opérationnel (107) délivrant une tension de référence contenant la tension de seuil dudit premier transistor sélectionné (103; 104) à une première borne d'entrée (-) dudit amplificateur opérationnel, et un transistor de sortie (114) dont la gâchette est connectée à la sortie de l'amplificateur opérationnel, étant connecté en série sur le chemin source - drain dudit second transistor (110; 111 ) dont le chemin source - drain

5

10

15

20

25

30

35

40

45

50

55

CH 681 928 A5

est sélectionné et une extrémité du circuit connectant en série ledit transistor de sortie et le chemin source - drain dudit second transistor étant connecté en réaction sur une seconde borne d'entrée (+) dudit amplificateur opérationnel.

5. Régulateur de tension selon la revendication 4, caractérisé en ce que les types de conductance dudit premier transistor sélectionné (103; 104) et dudit second transistor sélectionné (110; 111) sont différents.

6. Régulateur de tension selon la revendication 5, caractérisé en ce que lesdits premiers moyens de commutation (101, 102) sont connectés en série avec lesdits premiers transistors (103, 104) et comprennent des transistors ayant une conductance de même type que lesdits premiers transistors, et en ce que lesdits seconds moyens de commutation (108,109) sont connectés en série avec lesdits seconds transistors (110,111 ) et comprennent des transistors ayant une conductance de même type que ledit second transistor.

7. Régulateur de tension selon la revendication 3, caractérisé en ce qu'il comprend un circuit comprenant lesdits premiers (401, 402) et seconds (408, 409) moyens de commutation et reliant en série ledit premier transistor sélectionné (403; 404) et ledit second transistor sélectionné (406: 407) et en ce qu'une tension constante contenant la somme des tensions de seuil desdits premier transistor et second transistor sélectionnés est générée à une extrémité dudit circuit.

8. Régulateur de tension selon la revendication 7, caractérisé en ce que les types de conductance desdits premiers (403, 404) et seconds (406, 407) transistors sont différents.

9. Régulateur de tension selon la revendication 7, caractérisé en ce que les types de conductance desdits premiers (503, 504) et seconds transistors (508, 509) sont similaires.

10. Régulateur de tension selon la revendication 7, caractérisé en ce qu'il comprend un amplificateur comprenant un amplificateur opérationnel (412; 512), une extrémité dudit circuit en série étant connectée à la première borne d'entrée (-), et la sortie dudit amplificateur opérationnel étant connectée en réaction sur la seconde borne d'entrée (+) dudit amplificateur opérationnel.

11. Utilisation d'un régulateur de tension selon la revendication 8, comme source d'alimentation d'un circuit oscillant CMOS.

12. Utilisation d'un régulateur de tension selon la revendication 9, comme source d'alimentation d'un circuit oscillant composé de transistors ayant une conductance de même type que lesdits premiers et seconds transistors.

13. Régulateur de tension délivrant une tension constante, connecté à un circuit oscillant, caractérisé en ce que ladite tension constante correspond à la somme des tensions de seuil d'une pluralité de transistors et en ce que le régulateur de tension comprend une pluralité de premiers transistors (103, 104) ayant des tensions de seuil différentes, des moyens de commutation (101, 102) permettant de sélectionner un premier transistor de ladite pluralité de premiers transistors, un second transistor, et un circuit oscillant contenant un oscillateur ou un circuit oscillant contenant une capacité (701, 702; 709) et une résistance (705; 710), délivrant la tension constante contenant la somme des tensions de seuil dudit premier transistor sélectionné (103; 104) et du second transistor sélectionné (110; 111).

6