EP3302003B1 - Circuit optoélectronique comprenant des diodes électroluminescentes - Google Patents

Circuit optoélectronique comprenant des diodes électroluminescentes Download PDF

Info

Publication number
EP3302003B1
EP3302003B1 EP17193974.7A EP17193974A EP3302003B1 EP 3302003 B1 EP3302003 B1 EP 3302003B1 EP 17193974 A EP17193974 A EP 17193974A EP 3302003 B1 EP3302003 B1 EP 3302003B1
Authority
EP
European Patent Office
Prior art keywords
voltage
circuit
current
conduction
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
EP17193974.7A
Other languages
German (de)
English (en)
Other versions
EP3302003A1 (fr
Inventor
David GRAS
Thomas PEYSSON
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EASII IC
Original Assignee
EASII IC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EASII IC filed Critical EASII IC
Publication of EP3302003A1 publication Critical patent/EP3302003A1/fr
Application granted granted Critical
Publication of EP3302003B1 publication Critical patent/EP3302003B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/40—Details of LED load circuits
    • H05B45/44—Details of LED load circuits with an active control inside an LED matrix
    • H05B45/48—Details of LED load circuits with an active control inside an LED matrix having LEDs organised in strings and incorporating parallel shunting devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/40—Details of LED load circuits
    • H05B45/44—Details of LED load circuits with an active control inside an LED matrix

Definitions

  • the present description relates to an optoelectronic circuit, in particular an optoelectronic circuit comprising light-emitting diodes.
  • a disadvantage is that as long as the voltage V ALIM is less than the sum of the threshold voltages of the light-emitting diodes 16, no light is emitted by the optoelectronic circuit 10. An observer can perceive this absence of light emission when the duration of each OFF phase of absence of light emission between two ON phases of light emission is too important. One possibility to increase the duration of each ON phase is to reduce the number of light-emitting diodes 16. A disadvantage is that the share of the electrical power lost in the resistance is important.
  • the publication US 2014/0252968 discloses an optoelectronic circuit in which the number of light-emitting diodes receiving the supply voltage V ALIM increases progressively during a phase of growth of the supply voltage and decreases progressively during a phase of decrease of the supply voltage . This is achieved by a switching device adapted to short-circuit a larger or smaller number of groups of light-emitting diodes according to the evolution of the voltage V ALIM . This makes it possible to reduce the duration of each phase of absence of light emission.
  • a disadvantage of the optoelectronic circuit described in the publication US 2014/0252968 is that it requires the use of a difference amplifier for each group of light-emitting diodes. The manufacturing cost of the optoelectronic circuit can therefore be high. Another disadvantage is that the power consumption of the optoelectronic circuit can be significant. Another disadvantage is the complexity of the optoelectronic circuit which can lead to reliability problems.
  • the publication US-2013/0200802 discloses an optoelectronic circuit having a plurality of diodes connected in series and a switching device adapted to short-circuit a larger or smaller number of light-emitting diodes according to the evolution of the supply voltage.
  • the switching circuit comprises a differential amplifier.
  • An object of an embodiment is to overcome all or part of the disadvantages of the optoelectronic circuits described above.
  • Another object of an embodiment is to reduce the duration of the phases of absence of light emission of the optoelectronic circuit.
  • Another object of an embodiment is that the current supplying the light-emitting diodes varies substantially continuously.
  • Another object of an embodiment is that the number of components of the switching device of the optoelectronic circuit is reduced.
  • the difference amplifier receives as input a differential voltage corresponding to the difference between the first voltage and the second voltage.
  • the difference amplifier is adapted to supply a first current and a second current
  • the control circuit comprising a first multi-output current mirror adapted to copy, for each conduction circuit, the first current or a third current multiplied by a first copy factor, and a second multi-output current mirror adapted to copy, for each conduction circuit, the second current or the third current multiplied by a second copy factor, the ratio between the first copy factor and the second copy factor being different for each conduction circuit.
  • the sets of light-emitting diodes are arranged in increasing ranks from a first set at a first end of the series to a last set at a second end of the series, and for each conduction circuit the control is adapted to enslave the first voltage to the second voltage decreased by a third voltage which is decreasing with the rank of the assembly to which the conduction circuit is connected.
  • the difference amplifier comprises a differential pair comprising a first transistor receiving the first voltage and a second transistor receiving the second voltage.
  • the first transistor is a MOS transistor whose gate receives the first voltage and the second transistor is a MOS transistor whose gate receives the second voltage.
  • the optoelectronic circuit comprises, for each conduction circuit, a capacitor connected to the conduction circuit or integrated in the conduction circuit, the first current mirror comprising a capacitor charging circuit and the second current mirror comprising a capacitor discharge circuit.
  • each conduction circuit comprises an MOS transistor.
  • the first current mirror comprises, for each conduction circuit, a first copy block connected to the gate of the MOS transistor of the conduction circuit and adapted to supply the first current multiplied by the first copy factor and the second current mirror comprises, for each conduction circuit, a second copy block connected to the gate of the MOS transistor of the conduction circuit and adapted to supply the second current multiplied by the second copy factor.
  • the optoelectronic circuit comprises a current source connected to said node.
  • the current source comprises at least one resistor.
  • the current source is adapted to supply a current which increases with the rank of the assembly to which the conduction circuit is connected.
  • the third voltage varies as a function of the temperature.
  • a “signal binary” is a signal that alternates between a first constant state, for example a low state, denoted "0", and a second constant state, for example a high state, denoted "1".
  • the high and low states of different binary signals of the same electronic circuit can be different.
  • the binary signals may correspond to voltages or currents that may not be perfectly constant in the high or low state.
  • the term “connected” is used to denote a direct electrical connection, without intermediate electronic component, for example by means of a conductive track, and the term “coupled” or the term “connected”, to designate either a direct electrical connection (meaning “connected”) or a connection via one or more intermediate components (resistor, capacitor, etc.).
  • the term “power factor” of an electronic circuit is the ratio between the active power consumed by the electronic circuit and the product of the rms values of the current and the voltage supplying the electronic circuit.
  • the figure 3 represents a circuit diagram of an embodiment of an optoelectronic circuit 20 comprising a light emitting diode switching device and illustrating the general operating principle of the optoelectronic circuit.
  • the elements of the optoelectronic circuit 20 common with the optoelectronic circuit 10 are designated by the same references.
  • the optoelectronic circuit 20 comprises the rectifier circuit 12 receiving the supply voltage V IN between the terminals IN 1 and IN 2 and supplying the voltage V ALIM rectified between nodes A 1 and A 2 .
  • the circuit 20 can directly receive a rectified voltage, the rectifier circuit may then not be present.
  • the potential at the node A 2 may correspond to a low reference potential Voff, for example 0 V, with respect to which are referenced the voltages of the optoelectronic circuit 20. Unless otherwise indicated, the potentials are referenced in the following description with respect to the Voff low reference potential.
  • a high reference potential, called Von can be provided from the supply voltage V ALIM .
  • the optoelectronic circuit 20 comprises N series sets of elementary light-emitting diodes, called global electroluminescent diodes D i in the remainder of the description, where i is an integer ranging from 1 to N and where N is an integer between 2 and 200
  • Each global light-emitting diode D 1 to D N comprises at least one elementary light-emitting diode.
  • each global electroluminescent diode is composed of placing in series and / or in parallel at least two elementary light-emitting diodes.
  • the N global light-emitting diodes D i are connected in series, the cathode of the diode overall electroluminescent D i being connected to the anode of the global light emitting diode D i + 1 , for i ranging from 1 to N-1.
  • the anode of the global light-emitting diode D 1 is connected, preferably connected, to the node A 1 .
  • the global light emitting diodes D i , i ranging from 1 to N may comprise the same number of elementary light emitting diodes or different numbers of elementary light emitting diodes.
  • the optoelectronic circuit 20 comprises a current source 22, one terminal of which is connected to the node A 2 and whose other terminal is connected to a node A 3 .
  • the current source 22 may have any structure and may in particular correspond to an impedance, for example a resistor.
  • the cathode of the global light-emitting diode D N is connected, preferably connected, to the node A 3 . Called V SOURCE the voltage across the current source 22 and I SOURCE the current flowing through the current source 22.
  • the optoelectronic circuit 20 may comprise a circuit, not shown, which provides a reference voltage for supplying the current source, possibly obtained from the voltage V ALIM .
  • the current source 22 can be continuously controlled by a circuit external to the optoelectronic circuit 20.
  • the conduction circuit SW i is a circuit whose equivalent electrical resistance varies between a maximum value and a minimum value as a function of the signal S i . According to a mode of realization, when the equivalent electrical resistance of the conduction circuit SW i is at the maximum value, the conduction circuit SW i is substantially equivalent to an open switch. Alternatively, current can flow through the circuit SW i even when the equivalent electrical resistance of the conduction circuit SW i is the highest. For i varying from 1 to N, I i is the current flowing in the conduction circuit SW i . In the remainder of the description, G i is a node connected to the conduction circuit and receiving the signal S i .
  • the conduction circuit SW N which protects the current source 22 from overvoltages, may not be controlled by the control module 28 and may still be on or may not be present and the cathode of the light emitting diode D N global can be connected to the node A 3 .
  • the optoelectronic circuit 20 may further comprise a circuit, not shown, which provides a reference voltage for the supply of the switching device 24, possibly obtained from the voltage V ALIM .
  • the control signal S i of each conduction circuit SW i is a signal that can vary continuously between a first value and a second value, the equivalent electrical resistance of the conduction circuit SW i decreasing when the signal S i varies from the first value to the second value.
  • the first and second values of the signals S i , i varying from 1 to N, may not be the same for all the conduction circuits SW i .
  • the conduction circuit SW i is substantially not conducting when the signal S i is at the first value.
  • each conduction circuit SW i is, for example, based on at least one transistor, in particular a metal oxide oxide or MOS transistor field effect transistor, enriched or depleted.
  • the signal S i is then the potential at the gate of the transistor SW i .
  • each conduction circuit SW i comprises an N-channel enrichment MOS transistor whose drain is connected to the cathode of the global light emitting diode D i , whose source is connected to the node A 3 and whose gate is connected to the node G i .
  • the conduction circuit SW i comprises two MOS transistors, for example N-channel, between the cathode of the global light-emitting diode D i and the node A 3 , the transistor connected to the global light-emitting diode D i being a high-voltage transistor mounted in cascode and the transistor connected to the node A 3 being a low-voltage transistor controlled by the signal S i .
  • each conduction circuit may correspond to a transistor other than a MOS transistor, to a relay, to an electromechanical microsystem and in general to any element whose electrical conductivity can be controlled in terms of voltage or current. monotone.
  • the circuit 26 for supplying the reference voltage V REF is internal to the optoelectronic circuit 20.
  • the reference voltage V REF is supplied to the optoelectronic circuit 20 by a circuit external to the optoelectronic circuit 20 or is obtained from a modulation signal supplied to the optoelectronic circuit 20 by a circuit external to the optoelectronic circuit 20.
  • the optoelectronic circuit 20 may comprise a terminal dedicated to receiving the reference voltage V REF or the modulation signal from which the reference voltage V REF is obtained.
  • the reference voltage V REF or the modulation signal can be provided by a dimmer, in particular a dimmer that can be actuated by a user or a brightness sensor.
  • the figure 4 represents a circuit diagram of one embodiment of the control circuit 28.
  • the control circuit 28 comprises a transconductance operational amplifier comprising a differential pair 30 and current mirrors 32, 34 and 36.
  • the signal S i corresponds to the potential at the node G i .
  • the differential pair 30 comprises a transistor T 1 , for example a P-channel MOS transistor, the source of which is connected to the terminal of a current source I diff and whose gate is controlled by the voltage V SOURCE .
  • the other terminal of the current source I diff can be connected to the source of the high reference potential Von.
  • the differential pair 30 further comprises a transistor T 2 , for example a P-channel MOS transistor, the source of which is connected to the current source I diff and whose gate is controlled by the voltage V REF . Called I 1 the current to the drain of transistor T 1 and I 2 the current to the drain of transistor T 2.
  • the transistors T 1 and T 2 have the same characteristics.
  • the form factor (W / L) of the channel of the transistor T 1 is equal to the channel form factor of the transistor T 2 .
  • the channel aspect ratio of a transistor is the ratio of the width to the length of the channel.
  • the channel form factor of the transistor T3 is taken as the reference form factor.
  • the current mirror 32 comprises a transistor T 3 , for example an N-channel MOS transistor, the drain of which is connected, preferably connected, to the drain of the transistor T 1 , the source of which is connected, preferably connected, to the source Voff low reference potential, for example the node A 2 , and whose gate is connected to the drain.
  • the current mirror 32 comprises a transistor T 4 , for example an N-channel MOS transistor, the source of which is connected, preferably connected, to the source of the low reference potential Voff and whose gate is connected to the gate of the transistor T 3 .
  • the transistors T 3 and T 4 have the same characteristics.
  • the channel form factor of the transistor T 3 is equal to the channel form factor of the transistor T 4 .
  • the current flowing in the transistor T 4 is therefore equal to I 1 flowing in T 3 .
  • the current mirror 34 comprises a transistor T 5 , for example a P-channel MOS transistor, the drain of which is connected, preferably connected, to the drain of the transistor T 4 , the source of which is connected, preferably connected, to the source potential of Von top reference, and whose gate is connected to the drain.
  • the current mirror 34 furthermore comprises, for each conduction circuit SW i , i varying from 1 to N, a transistor T sup-i , for example a P-channel MOS transistor, the source of which is connected, preferably connected, to the source of the high reference potential Von, whose gate is connected to the gate of the transistor T 5 and whose drain is connected, preferably connected to the node G i .
  • the transistors T sup-i may not have the same characteristics with respect to each other and with respect to the transistor T 5 .
  • the ratio between the channel form factor of the sup-i transistor T and the channel form factor of the transistor T 5 is called R sup-i .
  • R sup-i may be different from R sup-j , with i different from j.
  • IG i is the current at the drain of the transistor T sup-i .
  • the current mirror 36 comprises a transistor T 6 , for example an N-channel MOS transistor, the drain of which is connected, preferably connected, to the drain of the transistor T 2 , the source of which is connected, preferably connected, to the source of the low reference potential Voff, and whose gate is connected to the drain.
  • the current mirror 36 furthermore comprises, for each conduction circuit SW i , i varying from 1 to N, a MOS transistor T i , which is, for example, an N channel, the source of which is connected, preferably connected, to the source the low reference potential Voff, whose gate is connected to the gate of the transistor T 6 and whose drain is connected, preferably connected to the node G i .
  • the transistors T i may not have the same characteristics with respect to each other and with respect to the transistor T 6 .
  • the ratio between the channel form factor of the transistor T i-1 and the channel form factor of the transistor T 6 is called R i-i .
  • R inf-i may be different from R inf-j , with i different from j.
  • IG ' i the current at the drain of the transistor T inf-i .
  • RatioPN i is the ratio between the channel form factor of transistor T sup-i and the channel form factor of transistor T i-i , i.e. ratio between R sup-i and R inf-i .
  • the ratio RatioPN i is strictly greater than the ratio RatioPN j for i strictly greater than j.
  • the ratio RatioPN i may vary between 1 / N and N.
  • the difference between the ratios RatioPN i and RatioPN i + 1 is strictly greater than 1 / (N-1) -1 / N.
  • the figure 5 represents a circuit diagram of a control circuit 40 comprising all the elements of the control circuit 28 shown in FIG. figure 4 with the difference that only one conduction circuit SW i is present and that the light-emitting diodes are not present.
  • the current IG i is equal to the current I 1 and the current IG ' i is equal to the current I 2 .
  • the voltage V SOURCE is equal to the voltage V REF
  • the currents I 1 , I 2 , IG i and IG ' i are equal to I diff / 2
  • the potential at the node G i is equal to the sum the voltage V SOURCE and the gate-source voltage of the transistor SW i .
  • the transistor T 1 conducts less than the transistor T 2 , so that the current I 1 becomes lower than the current I 2 .
  • the current IG i decreases with respect to the current IG ' i . Due to the capacity of the node G i , this causes a decrease in the voltage at the gate of the transistor SW i . The transistor SW i therefore becomes less active and the voltage V SOURCE decreases until it is again equal to V REF .
  • the transistor T 1 conducts more than the transistor T 2 , so that the current I 1 becomes greater than the current I 2 .
  • the current IG i increases with respect to the current IG ' i . Due to the capacity of the node G i , this causes an increase in the voltage at the gate of the transistor SW i .
  • the transistor SW i therefore becomes more active and the voltage V SOURCE rises until that it is again equal to V REF .
  • the control circuit 40 thus slaves the voltage V SOURCE to the voltage V REF .
  • the OFFSET offset voltage i is proportional to the difference between currents I 1 and I 2 and inversely proportional to the conductance of the differential pair.
  • the offset voltage OFFSET i therefore depends on the ratio RatioPN i .
  • a variation of the voltage V SOURCE with respect to its equilibrium value causes a variation of the voltage at the gate of the transistor SW i which tends to reduce the voltage V SOURCE to its value at the balance.
  • the control circuit 40 thus slaves the voltage V SOURCE to the voltage V REF less the offset voltage OFFSET i .
  • the control circuit 28 supplies the signals S 1 to S N at values adapted to modify the conduction of the conduction circuits SW 1 to SW N so that the voltage V SOURCE is slaved to the reference voltage V REF at an offset voltage OFFSET near that may vary depending on the operating point of the optoelectronic circuit.
  • An advantage of the switching device 24 is that it has a reduced power consumption.
  • the control circuit 28 slaves the voltage V SOURCE to the reference voltage V REF at a voltage of offset OFFSET near by controlling the gates of transistors SW i .
  • the differential pair 30 receives as input the difference between the voltage V SOURCE and the voltage of reference V REF .
  • the reference voltage is identical for all output stages, but the offset voltage is different for each output stage.
  • each conduction circuit SW i comprises a MOS transistor whose gate receives the signal S i , this means that the gate voltage of the transistor SW i-1 decreases and the transistor SW i-1 becomes less and less passing to reach his non-passing state.
  • the potential at the node G i is equal to the sum of the voltage V SOURCE and the gate-source voltage of the transistor SW i .
  • the control module 28 then slaves the voltage V SOURCE at the voltage V REF reduced by OFFSET i-1 by the conduction circuit SW i-1 , the offset voltage OFFSET i-1 being higher than the offset voltage OFFSET i .
  • each conduction circuit SW i comprises a MOS transistor whose gate receives the signal S i , this means that the gate voltage of the transistor SW i-1 increases and that the transistor SW i-1 becomes more and more passing and the transistor SW i reaches its completely conducting state.
  • control circuit 28 does not include state finite state machines and that the control order of the conduction circuits SW i is imposed by the differences between the ratios RatioPN i .
  • the embodiment of the switch control method SW i described above does not depend on the number of elementary light-emitting diodes that make up each global light-emitting diode D i and therefore does not depend on the threshold voltage of each global light-emitting diode. .
  • the offset voltage OFFSET i decreasing with the index i
  • the voltage at which is stabilized at the voltage V SOURCE increases with index i.
  • the current I SOURCE flowing in the global light emitting diodes D 1 to D i increases with the index i.
  • the power factor of the optoelectronic circuit is thus increased.
  • the circuit 26 for supplying the reference voltage V REF is adapted to modify the value of the reference voltage V REF among several values as a function of a control signal supplied by the control module 28.
  • the circuit 26 is controlled to increase the value of the reference voltage VREF with the index i.
  • the voltage at which voltage stabilizes V SOURCE then increases with the index i, regardless of the increase described above due to the variation of offset voltage OFFSET i .
  • the current I SOURCE flowing in the global light emitting diodes D 1 to D i increases with the index i.
  • the power factor of the optoelectronic circuit is thus increased.
  • the current source 22 is adapted to supply a current I SOURCE whose intensity can take several values according to a control signal supplied by the control module 28. According to one embodiment, considering that the diodes D 1 to D i are on and the global light emitting diodes D i + 1 to D N are off, the current source 22 is controlled to increase the intensity of the current I SOURCE with the index i. Advantageously, the power factor of the optoelectronic circuit is thus increased.
  • Offset offset voltage i for i given may be constant or vary depending on the temperature, either increasing as the temperature increases or decreasing as the temperature increases.
  • the current source 22 is a resistor and the offset voltage OFFSET i decreases as the temperature increases, an increase in the temperature results in a decrease in the current I SOURCE and therefore a decrease in the thermal power supplied by the optoelectronic circuit 20. This provides protection of the optoelectronic circuit 20 against thermal runaway.
  • the figure 6 represents timing diagrams, obtained by simulation, of voltage V ALIM , current I SOURCE , voltages V SOURCE and V REF , voltages S 1 , S 2 , S 3 and S 4 and currents I 1 , I 2 , I 3 and I 4 in the case where the voltage V ALIM is obtained from a sinusoidal V IN voltage and in the case where N is equal to 4.
  • the ratio RatioPN 1 was equal to 1/4
  • the ratio RatioPN 2 was 1/3
  • the ratio RatioPN 3 was 1 ⁇ 2
  • the ratio RatioPN 4 was 1 and the intensity of the current supplied by the power source I diff was equal to 20 ⁇ A.
  • each conduction circuit SW i corresponds to a non-conducting state
  • these embodiments can also be implemented with a conduction circuit SW i for which the least electrically conductive state nevertheless corresponds to a state in which current flows through the circuit SW i , for example a current whose intensity is less than or equal to the theoretical limit which is the maximum intensity inducing a power in the conduction circuit SW i can be dissipated without causing malfunction thereof.
  • each transistor T sup-i is adapted to copy the current I 1 multiplied by the copy factor Rsup i and each transistor T i-i is adapted to copy the current I 2 multiplied by the copy factor Rinf i .
  • each transistor T i-1 may be adapted to copy a reference current, for example a constant current, and each transistor T i is adapted to copy the current I 1 multiplied by the copy factor Rsup i .
  • each transistor T i can be adapted to copy a reference current, for example a constant current
  • each transistor T i-1 is adapted to copy the current I 2 multiplied by the copy factor Rinf i . It can thus also be obtained different RatioPN i ratios for each conduction circuit SW i and OFFSET i offset voltages different for the conduction circuit SW i .

Landscapes

  • Led Devices (AREA)
  • Amplifiers (AREA)

Description

    Domaine
  • La présente description concerne un circuit optoélectronique, notamment un circuit optoélectronique comprenant des diodes électroluminescentes.
    • Exposé de l'art antérieur
  • Il est souhaitable de pouvoir alimenter un circuit optoélectronique comprenant des diodes électroluminescentes avec une tension alternative, notamment une tension sinusoïdale, par exemple la tension du secteur.
    • La figure 1 représente un exemple de circuit optoélectronique 10 comprenant des bornes d'entrée IN1 et IN2 entre lesquelles est appliquée une tension alternative VIN. Le circuit optoélectronique 10 comprend, en outre, un circuit redresseur 12 comportant un pont de diodes 14, recevant la tension VIN et fournissant une tension VALIM redressée qui alimente des diodes électroluminescentes 16, par exemple montées en série avec une résistance 15. On appelle IALIM le courant traversant les diodes électroluminescentes 16.
    • La figure 2 est un chronogramme de la tension d'alimentation VALIM et du courant d'alimentation IALIM pour un exemple dans lequel la tension alternative VIN correspond à une tension sinusoïdale. Lorsque la tension VALIM est supérieure à la somme des tensions de seuil des diodes électroluminescentes 16, les diodes électroluminescentes 16 deviennent passantes. Le courant d'alimentation IALIM suit alors la tension d'alimentation VALIM. Il y a donc une alternance de phases OFF d'absence d'émission de lumière et de phases ON d'émission de lumière.
  • Un inconvénient est que tant que la tension VALIM est inférieure à la somme des tensions de seuil des diodes électroluminescentes 16, aucune lumière n'est émise par le circuit optoélectronique 10. Un observateur peut percevoir cette absence d'émission de lumière lorsque la durée de chaque phase OFF d'absence d'émission de lumière entre deux phases ON d'émission de lumière est trop importante. Une possibilité pour augmenter la durée de chaque phase ON est de diminuer le nombre de diodes électroluminescentes 16. Un inconvénient est alors que la part de la puissance électrique perdue dans la résistance est importante.
  • La publication US 2014/0252968 décrit un circuit optoélectronique dans lequel le nombre de diodes électroluminescentes recevant la tension d'alimentation VALIM augmente progressivement lors d'une phase de croissance de la tension d'alimentation et diminue progressivement lors d'une phase de décroissance de la tension d'alimentation. Ceci est réalisé par un dispositif de commutation adapté à court-circuiter un nombre plus ou moins important de groupes de diodes électroluminescentes en fonction de l'évolution de la tension VALIM. Ceci permet de réduire la durée de chaque phase d'absence d'émission de lumière.
  • Un inconvénient du circuit optoélectronique décrit dans la publication US 2014/0252968 est qu'il requiert l'utilisation d'un amplificateur de différence pour chaque groupe de diodes électroluminescentes. Le coût de fabrication du circuit optoélectronique peut donc être élevé. Un autre inconvénient est que la consommation électrique du circuit optoélectronique peut être importante. Un autre inconvénient est la complexité du circuit optoélectronique qui peut entraîner des problèmes de fiabilité.
  • La publication US-A-2013/0200802 décrit un circuit optoélectronique comportant plusieurs diodes montées en série et un dispositif de commutation adapté à court-circuiter un nombre plus ou moins important de diodes électroluminescentes en fonction de l'évolution de la tension d'alimentation. Le circuit de commutation comporte un amplificateur différentiel.
    • Résumé
  • Un objet d'un mode de réalisation est de pallier tout ou partie des inconvénients des circuits optoélectroniques décrits précédemment.
  • Un autre objet d'un mode de réalisation est de réduire la durée des phases d'absence d'émission de lumière du circuit optoélectronique.
  • Un autre objet d'un mode de réalisation est que le courant alimentant les diodes électroluminescentes varie de façon sensiblement continue.
  • Un autre objet d'un mode de réalisation est que le nombre de composants du dispositif de commutation du circuit optoélectronique est réduit.
  • Ainsi, un mode de réalisation prévoit un circuit optoélectronique destiné à recevoir une tension variable contenant une alternance de phases croissantes et décroissantes, le circuit optoélectronique comprenant :
    • des ensembles de diodes électroluminescentes montés en série ;
    • un noeud relié à chaque ensemble par un circuit de conduction dont la conductance électrique varie en fonction d'un signal de commande ; et
    • un circuit de commande relié à chaque circuit de conduction, comprenant un amplificateur de différence et autant d'étages de sortie que de circuits de conduction, et étant adapté à fournir chaque signal de commande à partir de la comparaison d'une première tension audit noeud à au moins une deuxième tension identique pour tous les circuits de conduction, le circuit de commande étant adapté à asservir la première tension à la deuxième tension décalée d'une troisième tension, différente pour chaque étage de sortie.
  • Selon un mode de réalisation, l'amplificateur de différence reçoit en entrée une tension différentielle correspondant à la différence entre la première tension et la deuxième tension.
  • Selon un mode de réalisation, l'amplificateur de différence est adapté à fournir un premier courant et un deuxième courant, le circuit de commande comprenant un premier miroir de courant à plusieurs sorties adapté à recopier, pour chaque circuit de conduction, le premier courant ou un troisième courant multiplié par un premier facteur de recopie, et un deuxième miroir de courant à plusieurs sorties adapté à recopier, pour chaque circuit de conduction, le deuxième courant ou le troisième courant multiplié par un deuxième facteur de recopie, le rapport entre le premier facteur de recopie et le deuxième facteur de recopie étant différent pour chaque circuit de conduction.
  • Selon un mode de réalisation, les ensembles de diodes électroluminescentes sont classés par rangs croissants d'un premier ensemble à une première extrémité de la série à un dernier ensemble à une deuxième extrémité de la série et, pour chaque circuit de conduction, le circuit de commande est adapté à asservir la première tension à la deuxième tension diminuée d'une troisième tension qui est décroissante avec le rang de l'ensemble auquel est relié le circuit de conduction.
  • Selon un mode de réalisation, l'amplificateur de différence comprend une paire différentielle comprenant un premier transistor recevant la première tension et un deuxième transistor recevant la deuxième tension.
  • Selon un mode de réalisation, le premier transistor est un transistor MOS dont la grille reçoit la première tension et le deuxième transistor est un transistor MOS dont la grille reçoit la deuxième tension.
  • Selon un mode de réalisation, le circuit optoélectronique comprend, pour chaque circuit de conduction, un condensateur relié au circuit de conduction ou intégré au circuit de conduction, le premier miroir de courant comprenant un circuit de charge du condensateur et le deuxième miroir de courant comprenant un circuit de décharge du condensateur.
  • Selon un mode de réalisation, chaque circuit de conduction comprend un transistor MOS.
  • Selon un mode de réalisation, le premier miroir de courant comprend, pour chaque circuit de conduction, un premier bloc de recopie relié à la grille du transistor MOS du circuit de conduction et adapté à fournir le premier courant multiplié par le premier facteur de recopie et le deuxième miroir de courant comprend, pour chaque circuit de conduction, un deuxième bloc de recopie relié à la grille du transistor MOS du circuit de conduction et adapté à fournir le deuxième courant multiplié par le deuxième facteur de recopie.
  • Selon un mode de réalisation, le circuit optoélectronique comprend une source de courant reliée audit noeud.
  • Selon un mode de réalisation, la source de courant comprend au moins une résistance.
  • Selon un mode de réalisation, la source de courant est adaptée à fournir un courant qui augmente avec le rang de l'ensemble auquel est relié le circuit de conduction.
  • Selon un mode de réalisation, la troisième tension varie en fonction de la température.
    • Brève description des dessins
  • Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
    • la figure 1, décrite précédemment, est un schéma électrique d'un exemple d'un circuit optoélectronique comprenant des diodes électroluminescentes ;
    • la figure 2, décrite précédemment, est un chronogramme de la tension et du courant d'alimentation des diodes électroluminescentes du circuit optoélectronique de la figure 1 ;
    • la figure 3 représente un schéma électrique d'un mode de réalisation d'un circuit optoélectronique comprenant des diodes électroluminescentes ;
    • la figure 4 représente un schéma électrique plus détaillé d'un mode de réalisation du circuit de commande du circuit optoélectronique représenté en figure 3 ;
    • la figure 5 représente un schéma électrique simplifié illustrant le fonctionnement du circuit de commande représenté en figure 4 ; et
    • la figure 6 représente des chronogrammes de tensions et de courants au cours du fonctionnement d'un mode de réalisation du circuit optoélectronique de la figure 3.
    Description détaillée
  • Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références aux différentes figures et, de plus, les diverses figures ne sont pas tracées à l'échelle. Sauf précision contraire, les expressions "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près. De plus, on appelle "signal binaire" un signal qui alterne entre un premier état constant, par exemple un état bas, noté "0", et un deuxième état constant, par exemple un état haut, noté "1". Les états haut et bas de signaux binaires différents d'un même circuit électronique peuvent être différents. En pratique, les signaux binaires peuvent correspondre à des tensions ou à des courants qui peuvent ne pas être parfaitement constants à l'état haut ou bas. Par ailleurs, dans la présente description, on utilise le terme "connecté" pour désigner une liaison électrique directe, sans composant électronique intermédiaire, par exemple au moyen d'une piste conductrice, et le terme "couplé" ou le terme "relié", pour désigner soit une liaison électrique directe (signifiant alors "connecté") soit une liaison via un ou plusieurs composants intermédiaires (résistance, condensateur, etc.). Dans la suite de la description, on appelle "facteur de puissance" d'un circuit électronique le rapport entre la puissance active consommée par le circuit électronique et le produit des valeurs efficaces du courant et de la tension alimentant le circuit électronique.
  • La figure 3 représente un schéma électrique d'un mode de réalisation d'un circuit optoélectronique 20 comprenant un dispositif de commutation de diodes électroluminescentes et illustrant le principe de fonctionnement général du circuit optoélectronique. Les éléments du circuit optoélectronique 20 communs avec le circuit optoélectronique 10 sont désignés par les mêmes références. En particulier, le circuit optoélectronique 20 comprend le circuit redresseur 12 recevant la tension d'alimentation VIN entre les bornes IN1 et IN2 et fournissant la tension VALIM redressée entre des noeuds A1 et A2. A titre de variante, le circuit 20 peut recevoir directement une tension redressée, le circuit redresseur pouvant alors ne pas être présent. Le potentiel au noeud A2 peut correspondre à un potentiel de référence bas Voff, par exemple 0 V, par rapport auquel sont référencées les tensions du circuit optoélectronique 20. Sauf indication contraire, les potentiels sont référencés dans la suite de la description par rapport au potentiel de référence bas Voff. Un potentiel de référence haut, appelé Von, peut être fourni à partir de la tension d'alimentation VALIM.
  • Le circuit optoélectronique 20 comprend N ensembles en série de diodes électroluminescentes élémentaires, appelés diodes électroluminescentes globales Di dans la suite de la description, où i est un nombre entier variant de 1 à N et où N est un nombre entier compris entre 2 et 200. Chaque diode électroluminescente globale D1 à DN comprend au moins une diode électroluminescente élémentaire. De préférence, chaque diode électroluminescente globale est composée de la mise en série et/ou en parallèle d'au moins deux diodes électroluminescentes élémentaires. Dans le présent exemple, les N diodes électroluminescentes globales Di sont connectées en série, la cathode de la diode électroluminescente globale Di étant reliée à l'anode de la diode électroluminescente globale Di+1, pour i variant de 1 à N-1. L'anode de la diode électroluminescente globale D1 est reliée, de préférence connectée, au noeud A1. Les diodes électroluminescentes globales Di, i variant de 1 à N, peuvent comprendre le même nombre de diodes électroluminescentes élémentaires ou des nombres différents de diodes électroluminescentes élémentaires.
  • Le circuit optoélectronique 20 comprend une source de courant 22 dont une borne est reliée au noeud A2 et dont l'autre borne est reliée à un noeud A3. La source de courant 22 peut avoir une structure quelconque et peut notamment correspondre à une impédance, par exemple une résistance. La cathode de la diode électroluminescente globale DN est reliée, de préférence connectée, au noeud A3. On appelle VSOURCE la tension aux bornes de la source de courant 22 et ISOURCE le courant circulant par la source de courant 22. Le circuit optoélectronique 20 peut comprendre un circuit, non représenté, qui fournit une tension de référence pour l'alimentation de la source de courant, éventuellement obtenue à partir de la tension VALIM. La source de courant 22 peut être commandée de manière continue par un circuit externe au circuit optoélectronique 20.
  • Le circuit 20 comprend un dispositif 24 de commutation des diodes électroluminescentes globales Di, i variant de 1 à N. Selon un mode de réalisation, le dispositif 24 comprend :
    • un circuit 26 de fourniture d'une tension de référence VREF ;
    • un circuit de commande 28 adapté à recevoir les tensions VSOURCE et VREF ; et
    • N circuits de conduction SW1 à SWN, chaque circuit de conduction SWi, i variant de 1 à N, étant monté entre le noeud A3 et la cathode de la diode électroluminescente globale Di et étant commandé par un signal Si fourni par le circuit de commande 28.
  • Le circuit de conduction SWi est un circuit dont la résistance électrique équivalente varie entre une valeur maximale et une valeur minimale en fonction du signal Si. Selon un mode de réalisation, lorsque la résistance électrique équivalente du circuit de conduction SWi est à la valeur maximale, le circuit de conduction SWi est sensiblement équivalent à un interrupteur ouvert. A titre de variante, du courant peut circuler au travers du circuit SWi même lorsque la résistance électrique équivalente du circuit de conduction SWi est la plus élevée. Pour i variant de 1 à N, on appelle Ii le courant circulant dans le circuit de conduction SWi. Dans la suite de la description, on appelle Gi un noeud relié au circuit de conduction et recevant le signal Si. A titre de variante, le circuit de conduction SWN, qui protège la source de courant 22 des surtensions, peut ne pas être commandé par le module de commande 28 et être toujours passant ou peut ne pas être présent et la cathode de la diode électroluminescente globale DN peut être connectée au noeud A3. Le circuit optoélectronique 20 peut, en outre, comprendre un circuit, non représenté, qui fournit une tension de référence pour l'alimentation du dispositif de commutation 24, éventuellement obtenue à partir de la tension VALIM.
  • Dans le présent mode de réalisation, le signal de commande Si de chaque circuit de conduction SWi est un signal qui peut varier de façon continue entre une première valeur et une deuxième valeur, la résistance électrique équivalente du circuit de conduction SWi diminuant lorsque le signal Si varie de la première valeur à la deuxième valeur. Les premières et deuxièmes valeurs des signaux Si, i variant de 1 à N, peuvent ne pas être les mêmes pour tous les circuits de conduction SWi. De préférence, le circuit de conduction SWi n'est sensiblement pas passant lorsque le signal Si est à la première valeur.
  • Selon un mode de réalisation, chaque circuit de conduction SWi est, par exemple, à base d'au moins un transistor, notamment un transistor à effet de champ à grille métal-oxyde ou transistor MOS, à enrichissement ou à appauvrissement. Le signal Si est alors le potentiel à la grille du transistor SWi. Selon un mode de réalisation, chaque circuit de conduction SWi comprend un transistor MOS à enrichissement à canal N dont le drain est connecté à la cathode de la diode électroluminescente globale Di, dont la source est reliée au noeud A3 et dont la grille est reliée au noeud Gi. Selon un autre mode de réalisation, le circuit de conduction SWi comprend deux transistors MOS, par exemple à canal N, entre la cathode de la diode électroluminescente globale Di et le noeud A3, le transistor connecté à la diode électroluminescente globale Di étant un transistor haute tension monté en cascode et le transistor connecté au noeud A3 étant un transistor basse tension commandé par le signal Si. Ceci permet avantageusement d'augmenter la vitesse de commutation du circuit de conduction SWi. A titre de variante, chaque circuit de conduction peut correspondre à un transistor autre qu'un transistor MOS, à un relai, à un microsystème électromécanique et de façon générale à tout élément dont la conductivité électrique peut être commandée en tension ou en courant de manière monotone.
  • Selon un mode de réalisation, le circuit 26 de fourniture de la tension de référence VREF est interne au circuit optoélectronique 20. A titre de variante, la tension de référence VREF est fournie au circuit optoélectronique 20 par un circuit externe au circuit optoélectronique 20 ou est obtenue à partir d'un signal de modulation fourni au circuit optoélectronique 20 par un circuit externe au circuit optoélectronique 20. A titre d'exemple, le circuit optoélectronique 20 peut comprendre une borne dédiée à la réception de la tension de référence VREF ou du signal de modulation à partir duquel la tension de référence VREF est obtenue. Selon un mode de réalisation, la tension de référence VREF ou le signal de modulation peut être fourni par un variateur, notamment un variateur pouvant être actionné par un utilisateur ou un capteur de luminosité.
  • La figure 4 représente un schéma électrique d'un mode de réalisation du circuit de commande 28. Le circuit de commande 28 comprend un amplificateur opérationnel à transconductance comprenant une paire différentielle 30 et des miroirs de courant 32, 34 et 36. Dans le présent mode de réalisation, le signal Si correspond au potentiel au noeud Gi.
  • La paire différentielle 30 comprend un transistor T1, par exemple un transistor MOS à canal P, dont la source est reliée à la borne d'une source de courant Idiff et dont la grille est commandée par la tension VSOURCE. L'autre borne de la source de courant Idiff peut être reliée à la source du potentiel de référence haut Von. La paire différentielle 30 comprend en outre un transistor T2, par exemple un transistor MOS à canal P, dont la source est reliée à la source de courant Idiff et dont la grille est commandée par la tension VREF. On appelle I1 le courant au drain du transistor T1 et I2 le courant au drain du transistor T2. Selon un mode de réalisation, les transistors T1 et T2 ont les mêmes caractéristiques. En particulier, le facteur de forme (W/L) du canal du transistor T1 est égal au facteur de forme du canal du transistor T2. On appelle facteur de forme du canal d'un transistor le rapport entre la largeur et la longueur du canal. Dans la suite de la description, on prend le facteur de forme du canal du transistor T3 comme facteur de forme de référence.
  • Le miroir de courant 32 comprend un transistor T3, par exemple un transistor MOS à canal N, dont le drain est relié, de préférence connecté, au drain du transistor T1, dont la source est reliée, de préférence connectée, à la source du potentiel de référence bas Voff, par exemple le noeud A2, et dont la grille est reliée au drain. Le miroir de courant 32 comprend un transistor T4, par exemple un transistor MOS à canal N, dont la source est reliée, de préférence connectée, à la source du potentiel de référence bas Voff et dont la grille est reliée à la grille du transistor T3. Selon un mode de réalisation, les transistors T3 et T4 ont les mêmes caractéristiques. En particulier, le facteur de forme du canal du transistor T3 est égal au facteur de forme du canal du transistor T4. Le courant circulant dans le transistor T4 est donc égal à I1 circulant dans T3.
  • Le miroir de courant 34 comprend un transistor T5, par exemple un transistor MOS à canal P, dont le drain est relié, de préférence connecté, au drain du transistor T4, dont la source est reliée, de préférence connectée, à la source du potentiel de référence haut Von, et dont la grille est reliée au drain. Le miroir de courant 34 comprend en outre pour chaque circuit de conduction SWi, i variant de 1 à N, un transistor Tsup-i, par exemple un transistor MOS à canal P, dont la source est reliée, de préférence connectée, à la source du potentiel de référence haut Von, dont la grille est reliée à la grille du transistor T5 et dont le drain est relié, de préférence connecté au noeud Gi. Selon un mode de réalisation, les transistors Tsup-i peuvent ne pas avoir les mêmes caractéristiques les uns par rapport aux autres et par rapport au transistor T5. On appelle Rsup-i le rapport entre le facteur de forme de canal du transistor Tsup-i et le facteur de forme de canal du transistor T5. En particulier, Rsup-i peut être différent de Rsup-j, avec i différent de j. On appelle IGi le courant au drain du transistor Tsup-i.
  • Le miroir de courant 36 comprend un transistor T6, par exemple un transistor MOS à canal N, dont le drain est relié, de préférence connecté, au drain du transistor T2, dont la source est reliée, de préférence connectée, à la source du potentiel de référence bas Voff, et dont la grille est reliée au drain. Le miroir de courant 36 comprend en outre pour chaque circuit de conduction SWi, i variant de 1 à N, un transistor MOS Tinf-i, par exemple à canal N, dont la source est reliée, de préférence connectée, à la source du potentiel de référence bas Voff, dont la grille est reliée à la grille du transistor T6 et dont le drain est relié, de préférence connecté au noeud Gi. Selon un mode de réalisation, les transistors Tinf-i peuvent ne pas avoir les mêmes caractéristiques les uns par rapport aux autres et par rapport au transistor T6. On appelle Rinf-i le rapport entre le facteur de forme du canal du transistor Tinf-i et le facteur de forme du canal du transistor T6. En particulier, Rinf-i peut être différente de Rinf-j, avec i différent de j. On appelle IG'i le courant au drain du transistor Tinf-i.
  • Pour i variant de 1 à N, on appelle RatioPNi le rapport entre le facteur de forme du canal du transistor Tsup-i et le facteur de forme du canal du transistor Tinf-i, c'est-à-dire le rapport entre Rsup-i et Rinf-i. Selon un mode de réalisation, le rapport RatioPNi est strictement supérieur au rapport RatioPNj pour i strictement supérieur à j. Selon un mode de réalisation, pour i variant de 1 à N, le rapport RatioPNi peut varier entre 1/N et N. Selon un mode de réalisation, l'écart entre les rapports RatioPNi et RatioPNi+1 est supérieur strictement à 1/(N-1)-1/N.
  • Afin d'expliquer le fonctionnement du circuit optoélectronique 20, il va être considéré dans un premier temps un circuit de commande ayant une structure simplifiée.
  • La figure 5 représente un schéma électrique d'un circuit de commande 40 comprenant l'ensemble des éléments du circuit de commande 28 représenté en figure 4 à la différence qu'un seul circuit de conduction SWi est présent et que les diodes électroluminescentes ne sont pas présentes.
  • Considérons dans un premier temps que les rapports Rsup-i et Rinf-i sont égaux à 1. Dans ce cas, le courant IGi est égal au courant I1 et le courant IG'i est égal au courant I2. A l'équilibre, la tension VSOURCE est égale à la tension VREF, les courants I1, I2, IGi et IG'i sont égaux à Idiff/2 et le potentiel au noeud Gi est égal à la somme de la tension VSOURCE et de la tension grille-source du transistor SWi. Lorsque la tension VSOURCE devient supérieure à la tension VREF, le transistor T1 conduit moins que le transistor T2, de sorte que le courant I1 devient inférieur au courant I2. Le courant IGi diminue par rapport au courant IG'i. En raison de la capacité du noeud Gi, ceci entraîne une diminution de la tension à la grille du transistor SWi. Le transistor SWi devient donc moins passant et la tension VSOURCE diminue jusqu'à ce qu'elle soit de nouveau égale à VREF. Lorsque la tension VSOURCE devient inférieure à la tension VREF, le transistor T1 conduit davantage que le transistor T2, de sorte que le courant I1 devient supérieur au courant I2. Le courant IGi augmente par rapport au courant IG'i. En raison de la capacité du noeud Gi, ceci entraîne une augmentation de la tension à la grille du transistor SWi. Le transistor SWi devient donc davantage passant et la tension VSOURCE s'élève jusqu'à ce qu'elle soit de nouveau égale à VREF. Le circuit de commande 40 asservit donc la tension VSOURCE à la tension VREF.
  • Considérons maintenant que le rapport entre Rsup-i et Rinf-i n'est pas égal à 1. Le raisonnement précédent reste valable à la différence que, à l'équilibre, le courant I1 est égal à Rinf-i*Idiff/ (Rinf-i + Rsup-i), le courant I2 est égal à Rsup-i*Idiff/ (Rinf-i + Rsup-i), les courants IGi et IG'i sont égaux à Rinf-i*Rsup-i*Idiff/ (Rinf-i + Rsup-i) et il y a une tension de décalage OFFSETi entre la tension VSOURCE et la tension VREF. La tension de décalage OFFSETi est proportionnelle à la différence entre les courants I1 et I2 et inversement proportionnelle à la conductance de la paire différentielle. La tension de décalage OFFSETi dépend donc du rapport RatioPNi. Pour les mêmes raisons que celles décrites précédemment, une variation de la tension VSOURCE par rapport à sa valeur à l'équilibre entraîne une variation de la tension à la grille du transistor SWi qui tend à ramener la tension VSOURCE à sa valeur à l'équilibre. Le circuit de commande 40 asservit donc la tension VSOURCE à la tension VREF diminuée de la tension de décalage OFFSETi.
  • Considérons maintenant à nouveau le circuit optoélectronique 20 représenté en figure 4. Le circuit de commande 28 fournit les signaux S1 à SN à des valeurs adaptées pour modifier la conduction des circuits de conduction SW1 à SWN pour que la tension VSOURCE soit asservi à la tension de référence VREF à une tension de décalage OFFSET près qui peut varier selon le point de fonctionnement du circuit optoélectronique. Un avantage du dispositif de commutation 24 est qu'il a une consommation de courant réduite. Selon un mode de réalisation, dans le cas où chaque circuit de conduction SWi comprend un transistor MOS dont la grille reçoit le signal Si, le circuit de commande 28 asservit la tension VSOURCE à la tension de référence VREF à une tension de décalage OFFSET près en commandant les grilles des transistors SWi. En d'autres termes, la paire différentielle 30 reçoit en entrée la différence entre la tension VSOURCE et la tension de référence VREF. La tension de référence est identique pour tous les étages de sortie, mais la tension de décalage est différente pour chaque étage de sortie.
  • Dans une phase ascendante de la tension d'alimentation VALIM, alors que les diodes électroluminescentes D1 à Di-1 sont passantes, que les diodes électroluminescentes Di à DN sont bloquées, que les signaux S1 à Si-2 sont à Voff, que les signaux Si à SN sont à Von et que le signal Si-1 est à une tension égale à VREF-OFFSETi-1+VGSi-1 permettant au seul switch SWi-1 d'imposer le courant ISOURCE dans les diodes électroluminescentes, lorsque la tension aux bornes de la diode électroluminescente globale Di devient supérieure à la tension de seuil de la diode électroluminescente globale Di, celle-ci devient passante et un courant commence à circuler dans la diode électroluminescente globale Di et le switch SWi. Ceci se traduit par une diminution temporaire de l'impédance totale équivalente entre les noeuds A1 et A3, et donc une augmentation temporaire de la tension VSOURCE. Comme cela a été décrit précédemment, l'augmentation de la tension VSOURCE entraîne une diminution du courant I1 traversant le transistor T1 de la paire différentielle 30. De ce fait, le courant reproduit par chaque transistor Tsup-i diminue pour i variant de 1 à N. Etant donné qu'il existe une capacité équivalente à chaque noeud Gi, 1 variant de 1 à N, pouvant correspondre à un condensateur distinct ou à une capacité parasite d'un autre composant électronique, et que le rapport RatioPNi-1 associé aux transistors Tsup-i-1 et Tinf-i-1 reliés au noeud Gi-1 est inférieur aux rapports RatioPNi à RatioPNN, la tension au noeud Gi-1 diminue jusqu'à atteindre sensiblement le potentiel Voff tandis que la tension au noeud Gi diminue également jusqu'à son point d'équilibre, permettant au switch SWi d'imposer seul la tension VSOURCE à VREF-OFFSETi. L'interrupteur SWi-1 s'ouvre donc et simultanément l'interrupteur SWi devient de moins en moins passant. Tout le courant circule alors dans l'interrupteur SWi. Le module de commande 28 asservit alors la tension VSOURCE à la tension VREF diminuée de OFFSETi par le circuit de conduction SWi, la tension de décalage OFFSETi entre la tension VSOURCE et la tension VREF étant plus faible que la tension de décalage OFFSETi-1. Dans le cas où chaque circuit de conduction SWi comprend un transistor MOS dont la grille reçoit le signal Si, ceci signifie que la tension à la grille du transistor SWi-1 diminue et le transistor SWi-1 devient de moins en moins passant jusqu'à atteindre son état non passant. A l'équilibre, le potentiel au noeud Gi est égal à la somme de la tension VSOURCE et de la tension grille-source du transistor SWi.
  • Dans une phase descendante de la tension d'alimentation VALIM, alors que les diodes électroluminescentes D1 à Di sont passantes, que les diodes électroluminescentes Di+1 à DN sont bloquées, que les signaux S1 à Si-1 sont à Voff, que les signaux Si+1 à SN sont à Von et que le signal Si est à une tension égale à VREF-OFFSETi+VGSi permettant au seul switch SWi d'imposer le courant ISOURCE dans les diodes électroluminescentes lorsque la tension aux bornes de la diode électroluminescente globale Di diminue et devient inférieure à la tension de seuil de la diode électroluminescente globale Di, celle-ci commence à se bloquer. Ceci se traduit par une augmentation temporaire de l'impédance totale équivalente entre les noeuds A1 et A3, et donc une diminution temporaire de la tension VSOURCE. Comme cela a été décrit précédemment, la diminution de la tension VSOURCE entraîne une augmentation du courant I1 traversant le transistor T1 de la paire différentielle 30. De ce fait, le courant reproduit par chaque transistor Tsup-i augmente. Etant donné qu'il existe une capacité équivalente à chaque noeud Gi, et que le rapport RatioPNi de la branche i est supérieur au rapport RatioPN1 à RatioPNi-1, la tension au noeud Gi augmente jusqu'à atteindre sensiblement le potentiel Von tandis que la tension au noeud Gi-1 augmente également jusqu'à son point d'équilibre permettant au switch SWi-1 d'imposer seul la tension VSOURCE à VREF-OFFSETi-1. L'interrupteur SWi se ferme donc totalement et l'interrupteur SWi-1 devient de plus en plus passant. Tout le courant circule alors dans l'interrupteur SWi-1. Le module de commande 28 asservit alors la tension VSOURCE à la tension VREF diminuée de OFFSETi-1 par le circuit de conduction SWi-1, la tension de décalage OFFSETi-1 étant plus élevée que la tension de décalage OFFSETi. Dans le cas où chaque circuit de conduction SWi comprend un transistor MOS dont la grille reçoit le signal Si, ceci signifie que la tension à la grille du transistor SWi-1 augmente et que le transistor SWi-1 devient de plus en plus passant et le transistor SWi atteint son état complètement passant.
  • Un avantage du présent mode de réalisation est que le circuit de commande 28 ne comprend pas de machines à nombre fini d'états et que l'ordre de commande des circuits de conduction SWi est imposé par les différences entre les rapports RatioPNi.
  • De façon avantageuse, le mode de réalisation du procédé de commande des interrupteurs SWi décrit précédemment ne dépend pas du nombre de diodes électroluminescentes élémentaires qui composent chaque diode électroluminescente globale Di et donc ne dépend pas de la tension de seuil de chaque diode électroluminescente globale.
  • En considérant que les diodes D1 à Di sont passantes et que les diodes électroluminescentes globales Di+1 à DN sont bloquées, la tension de décalage OFFSETi diminuant avec l'indice i, la tension à laquelle se stabilise à la tension VSOURCE augmente avec l'indice i. De ce fait, le courant ISOURCE circulant dans les diodes électroluminescentes globales D1 à Di augmente avec l'indice i. On obtient ainsi une augmentation par paliers du courant ISOURCE avec la tension VALIM. De façon avantageuse, le facteur de puissance du circuit optoélectronique est ainsi augmenté.
  • Selon un autre mode de réalisation, le circuit 26 de fourniture de la tension de référence VREF est adapté à modifier la valeur de la tension de référence VREF parmi plusieurs valeurs en fonction d'un signal de commande fourni par le module de commande 28. Selon un mode de réalisation, en considérant que les diodes D1 à Di sont passantes et que les diodes électroluminescentes globales Di+1 à DN sont bloquées, le circuit 26 est commandé pour augmenter la valeur de la tension de référence VREF avec l'indice i. La tension à laquelle se stabilise à la tension VSOURCE augmente alors avec l'indice i, indépendamment de l'augmentation décrite précédemment due à la variation de la tension de décalage OFFSETi. De ce fait, le courant ISOURCE circulant dans les diodes électroluminescentes globales D1 à Di augmente avec l'indice i. On obtient ainsi une augmentation par paliers du courant ISOURCE avec la tension VALIM. De façon avantageuse, le facteur de puissance du circuit optoélectronique est ainsi augmenté.
  • Selon un autre mode de réalisation, la source de courant 22 est adaptée à fournir un courant ISOURCE dont l'intensité peut prendre plusieurs valeurs en fonction d'un signal de commande fourni par le module de commande 28. Selon un mode de réalisation, en considérant que les diodes D1 à Di sont passantes et que les diodes électroluminescentes globales Di+1 à DN sont bloquées, la source de courant 22 est commandée pour augmenter l'intensité du courant ISOURCE avec l'indice i. De façon avantageuse, le facteur de puissance du circuit optoélectronique est ainsi augmenté.
  • La tension de décalage OFFSETi pour i donné peut être constante ou varier en fonction de la température, soit en augmentant lorsque la température augmente, soit en diminuant lorsque la température augmente. Dans le cas où la source de courant 22 est une résistance et que la tension de décalage OFFSETi diminue lorsque la température augmente, une augmentation de la température se traduit par une diminution du courant ISOURCE et donc une diminution de la puissance thermique fournie par le circuit optoélectronique 20. On obtient ainsi une protection du circuit optoélectronique 20 contre un emballement thermique.
  • La figure 6 représente des chronogrammes, obtenus par simulation, de la tension VALIM, du courant ISOURCE, des tensions VSOURCE et VREF, des tensions S1, S2, S3 et S4 et des courants I1, I2, I3 et I4 dans le cas où la tension VALIM est obtenue à partir d'une tension VIN sinusoïdale et dans le cas où N est égal à 4. Pour l'obtention des courbes représentées en figure 6, le rapport RatioPN1 était égal à 1/4, le rapport RatioPN2 était égal à 1/3, le rapport RatioPN3 était égal à ½ et le rapport RatioPN4 était égal à 1 et l'intensité du courant fourni par la source de courant Idiff était égale à 20 µA.
  • Des modes de réalisation particuliers ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. Bien que des modes de réalisation détaillés aient été décrits dans lesquels l'état de conduction le moins conducteur électriquement de chaque circuit de conduction SWi correspond à un état non passant, il est clair que ces modes de réalisation peuvent également être mis en oeuvre avec un circuit de conduction SWi pour lequel l'état le moins conducteur électriquement correspond néanmoins à un état dans lequel du courant circule au travers du circuit SWi, par exemple un courant dont l'intensité est inférieure ou égale à la limite théorique qui est l'intensité maximale induisant une puissance dans le circuit de conduction SWi pouvant être dissipée sans causer de dysfonctionnement de celui-ci.
  • En outre, dans les modes de réalisation décrits précédemment, chaque transistor Tsup-i est adapté à recopier le courant I1 multiplié par le facteur de recopie Rsupi et chaque transistor Tinf-i est adapté à recopier le courant I2 multiplié par le facteur de recopie Rinfi. A titre de variante, chaque transistor Tinf-i peut être adapté à recopier un courant de référence, par exemple un courant constant, et chaque transistor Tsup-i est adapté à recopier le courant I1 multiplié par le facteur de recopie Rsupi. A titre de variante, chaque transistor Tsup-i peut être adapté à recopier un courant de référence, par exemple un courant constant, et chaque transistor Tinf-i est adapté à recopier le courant I2 multiplié par le facteur de recopie Rinfi. Il peut ainsi également être obtenu des rapports RatioPNi différents pour chaque circuit de conduction SWi et des tensions de décalage OFFSETi différentes pour les circuit de conduction SWi.

Claims (13)

  1. Circuit optoélectronique (20) destiné à recevoir une tension variable (VALIM) contenant une alternance de phases croissantes et décroissantes, le circuit optoélectronique comprenant :
    des ensembles de diodes électroluminescentes (Di) montés en série ;
    un noeud (A3) relié à chaque ensemble (Di) par un circuit de conduction (SWi) dont la conductance électrique varie en fonction d'un signal de commande (Si) caractérisé en ce qu'il comprend
    un circuit de commande (28) relié à chaque circuit de conduction, comprenant un amplificateur de différence (30) et autant d'étages de sortie que de circuits de conduction, et étant adapté à fournir chaque signal de commande à partir de la comparaison d'une première tension (VSOURCE) audit noeud à au moins une deuxième tension (VREF) identique pour tous les circuits de conduction, le circuit de commande étant adapté à asservir la première tension à la deuxième tension décalée d'une troisième tension, différente pour chaque étage de sortie.
  2. Circuit optoélectronique selon la revendication 1, dans lequel l'amplificateur de différence reçoit en entrée une tension différentielle correspondant à la différence entre la première tension (VSOURCE) et la deuxième tension (VREF).
  3. Circuit optoélectronique selon la revendication 1 ou 2, dans lequel l'amplificateur de différence (30) est adapté à fournir un premier courant (I1) et un deuxième courant (I2), le circuit de commande (28) comprenant un premier miroir de courant à plusieurs sorties (32, 34) adapté à recopier, pour chaque circuit de conduction, le premier courant ou un troisième courant multiplié par un premier facteur de recopie, et un deuxième miroir de courant à plusieurs sorties (36) adapté à recopier, pour chaque circuit de conduction, le deuxième courant ou le troisième courant multiplié par un deuxième facteur de recopie, le rapport entre le premier facteur de recopie et le deuxième facteur de recopie étant différent pour chaque circuit de conduction.
  4. Circuit optoélectronique selon l'une quelconque des revendications 1 à 3, dans lequel les ensembles de diodes électroluminescentes (Di) sont classés par rangs croissants d'un premier ensemble à une première extrémité de la série à un dernier ensemble à une deuxième extrémité de la série et dans lequel, pour chaque circuit de conduction (SWi), le circuit de commande est adapté à asservir la première tension à la deuxième tension diminuée d'une troisième tension qui est décroissante avec le rang de l'ensemble (Di) auquel est relié le circuit de conduction (SWi).
  5. Circuit optoélectronique selon l'une quelconque des revendications 1 à 4, dans lequel l'amplificateur de différence (30) comprend une paire différentielle comprenant un premier transistor (T1) recevant la première tension (VSOURCE) et un deuxième transistor (T2) recevant la deuxième tension (VREF).
  6. Circuit optoélectronique selon la revendication 5, dans lequel le premier transistor (T1) est un transistor MOS dont la grille reçoit la première tension (VSOURCE) et dans lequel le deuxième transistor (T2) est un transistor MOS dont la grille reçoit la deuxième tension (VREF).
  7. Circuit optoélectronique selon la revendication 3, comprenant, pour chaque circuit de conduction (SWi), un condensateur relié au circuit de conduction ou intégré au circuit de conduction, le premier miroir de courant (34) comprenant un circuit (Tsup-i) de charge du condensateur et le deuxième miroir de courant (36) comprenant un circuit de décharge (Tinf-i) du condensateur.
  8. Circuit optoélectronique selon l'une quelconque des revendications 1 à 7, dans lequel chaque circuit de conduction (SWi) comprend un transistor MOS.
  9. Circuit optoélectronique selon la revendication 8 dans son rattachement à la revendication 7, dans lequel le premier miroir de courant (34) comprend, pour chaque circuit de conduction (SWi), un premier bloc de recopie (Tsup-i) relié à la grille du transistor MOS du circuit de conduction et adapté à fournir le premier courant multiplié par le premier facteur de recopie et dans lequel le deuxième miroir de courant (36) comprend, pour chaque circuit de conduction (SWi), un deuxième bloc de recopie (Tinf-i) relié à la grille du transistor MOS du circuit de conduction et adapté à fournir le deuxième courant multiplié par le deuxième facteur de recopie.
  10. Circuit optoélectronique selon l'une quelconque des revendications 1 à 9, comprenant une source de courant (22) reliée audit noeud (A3).
  11. Circuit optoélectronique selon la revendication 10, dans lequel la source de courant (22) comprend au moins une résistance.
  12. Circuit optoélectronique selon la revendication 10 ou 11 dans son rattachement à la revendication 4, dans lequel la source de courant (22) est adaptée à fournir un courant qui augmente avec le rang de l'ensemble (Di) auquel est relié le circuit de conduction (SWi).
  13. Circuit optoélectronique selon l'une quelconque des revendications 1 à 12, dans lequel la troisième tension varie en fonction de la température.
EP17193974.7A 2016-09-30 2017-09-29 Circuit optoélectronique comprenant des diodes électroluminescentes Active EP3302003B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1659452A FR3057135B1 (fr) 2016-09-30 2016-09-30 Circuit optoelectronique comprenant des diodes electroluminescentes

Publications (2)

Publication Number Publication Date
EP3302003A1 EP3302003A1 (fr) 2018-04-04
EP3302003B1 true EP3302003B1 (fr) 2019-04-24

Family

ID=57750154

Family Applications (1)

Application Number Title Priority Date Filing Date
EP17193974.7A Active EP3302003B1 (fr) 2016-09-30 2017-09-29 Circuit optoélectronique comprenant des diodes électroluminescentes

Country Status (3)

Country Link
US (1) US9974133B2 (fr)
EP (1) EP3302003B1 (fr)
FR (1) FR3057135B1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3144481A1 (fr) * 2022-12-26 2024-06-28 Easii Ic Circuit optoelectronique comprenant des diodes electroluminescentes

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986815B1 (ko) * 2010-02-05 2010-10-13 신봉섭 엘이디 정전류 구동장치
CN103249217B (zh) * 2012-02-03 2015-05-06 日亚化学工业株式会社 发光二极管驱动装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
None *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3144481A1 (fr) * 2022-12-26 2024-06-28 Easii Ic Circuit optoelectronique comprenant des diodes electroluminescentes

Also Published As

Publication number Publication date
FR3057135B1 (fr) 2020-11-13
US9974133B2 (en) 2018-05-15
EP3302003A1 (fr) 2018-04-04
US20180098394A1 (en) 2018-04-05
FR3057135A1 (fr) 2018-04-06

Similar Documents

Publication Publication Date Title
FR2807847A1 (fr) Regulateur lineaire a faible surtension en regime transitoire
FR2478342A1 (fr) Stabilisateur de courant realise a l'aide de transistors a effet de champs fonctionnant selon le mode d'enrichissement
FR2702317A1 (fr) Circuit pompe de charge à faible consommation, faible bruit et synthétiseur de fréquence équipé d'un tel circuit.
FR2844404A1 (fr) Circuit de commande connecte a des circuits de mise en forme d'impulsions et son procede de fonctionnement
EP1380913B1 (fr) Régulateur de tension linéaire
FR2548403A1 (fr) Stabilisateur de tension integre monolithique a domaine d'utilisation etendu, pour des applications de type automobile
EP1231529A1 (fr) Dispositif générateur d'une tension de référence précise
EP0700151A1 (fr) Etage amplificateur de puissance, de type suiveur
EP3267583B1 (fr) Circuit de sélection d'une tension d'alimentation à transition contrôlée
EP3302003B1 (fr) Circuit optoélectronique comprenant des diodes électroluminescentes
FR3039905A1 (fr) Source de tension
FR2460576A1 (fr) Circuit d'alimentation a trois bornes pour appareil telephonique
FR2611283A1 (fr) Dispositif comportant un circuit electronique de traitement d'un signal analogique
EP0829796B1 (fr) Contrôleur de tension à sensibilité aux variations de température atténuée
EP3223590B1 (fr) Circuit optoélectronique comprenant des diodes électroluminescentes
FR2490895A1 (fr) Circuit d'entretien pour oscillateur a faible consommation de courant
FR2563956A1 (fr) Circuit integrable pour l'echantillonnage de la tension d'une charge
EP0305301B1 (fr) Circuit compresseur de signal, en particulier pour appareil téléphonique
FR3042377B1 (fr) Circuit optoelectronique a diodes electroluminescentes
FR2539934A1 (fr) Dispositif pour apparier des commutateurs a transistors a effet de champ, par exemple pour un convertisseur numerique-analogique video
WO2024141742A1 (fr) Circuit optoélectronique comprenant des diodes électroluminescentes
EP3332608B1 (fr) Circuit optoélectronique à diodes électroluminescentes
FR3144481A1 (fr) Circuit optoelectronique comprenant des diodes electroluminescentes
EP0050583A1 (fr) Convertisseur d'une tension alternative en un courant continu et circuit d'oscillateur comportant ce convertisseur
FR2466910A1 (fr) Commutateur electronique commande par voie magnetique

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN PUBLISHED

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20180723

RBV Designated contracting states (corrected)

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: GRANT OF PATENT IS INTENDED

GRAJ Information related to disapproval of communication of intention to grant by the applicant or resumption of examination proceedings by the epo deleted

Free format text: ORIGINAL CODE: EPIDOSDIGR1

INTG Intention to grant announced

Effective date: 20181030

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: GRANT OF PATENT IS INTENDED

INTC Intention to grant announced (deleted)
INTG Intention to grant announced

Effective date: 20181220

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE PATENT HAS BEEN GRANTED

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REG Reference to a national code

Ref country code: CH

Ref legal event code: EP

REG Reference to a national code

Ref country code: AT

Ref legal event code: REF

Ref document number: 1125646

Country of ref document: AT

Kind code of ref document: T

Effective date: 20190515

Ref country code: IE

Ref legal event code: FG4D

Free format text: LANGUAGE OF EP DOCUMENT: FRENCH

REG Reference to a national code

Ref country code: DE

Ref legal event code: R096

Ref document number: 602017003495

Country of ref document: DE

REG Reference to a national code

Ref country code: NL

Ref legal event code: MP

Effective date: 20190424

REG Reference to a national code

Ref country code: LT

Ref legal event code: MG4D

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20190424

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: ES

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20190424

Ref country code: AL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20190424

Ref country code: PT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20190824

Ref country code: LT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20190424

Ref country code: NO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20190724

Ref country code: HR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20190424

Ref country code: SE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20190424

Ref country code: FI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20190424

REG Reference to a national code

Ref country code: DE

Ref legal event code: R079

Ref document number: 602017003495

Country of ref document: DE

Free format text: PREVIOUS MAIN CLASS: H05B0033080000

Ipc: H05B0045000000

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: PL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20190424

Ref country code: RS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20190424

Ref country code: LV

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20190424

Ref country code: GR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20190725

Ref country code: BG

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20190724

REG Reference to a national code

Ref country code: AT

Ref legal event code: MK05

Ref document number: 1125646

Country of ref document: AT

Kind code of ref document: T

Effective date: 20190424

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20190824

REG Reference to a national code

Ref country code: DE

Ref legal event code: R097

Ref document number: 602017003495

Country of ref document: DE

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20190424

Ref country code: CZ

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20190424

Ref country code: RO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20190424

Ref country code: EE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20190424

Ref country code: DK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20190424

Ref country code: AT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20190424

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SM

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20190424

Ref country code: IT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20190424

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: TR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20190424

26N No opposition filed

Effective date: 20200127

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MC

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20190424

Ref country code: SI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20190424

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LU

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20190929

Ref country code: IE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20190929

REG Reference to a national code

Ref country code: BE

Ref legal event code: MM

Effective date: 20190930

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: BE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20190930

REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: CY

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20190424

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20190424

Ref country code: HU

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT; INVALID AB INITIO

Effective date: 20170929

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: CH

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20200930

Ref country code: LI

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20200930

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20190424

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20230816

Year of fee payment: 7

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20230727

Year of fee payment: 7

Ref country code: DE

Payment date: 20230728

Year of fee payment: 7