BR112019026012A2

BR112019026012A2 - unidade de registro de deslocamento, circuito de acionamento de porta e dispositivo de display

Info

Publication number: BR112019026012A2
Application number: BR112019026012-9A
Authority: BR
Inventors: Chen Xu; Xueguang Hao; Yong Qiao; Xinyin WU
Original assignee: Boe Technology Group Co., Ltd.
Priority date: 2018-04-28
Filing date: 2019-01-10
Publication date: 2020-11-17
Also published as: RU2740162C1; AU2019259412B2; KR102284401B1; JP2021518967A; US20200294461A1; KR20200004395A; WO2019205745A1; CN208141796U; EP3789997A1; MX2019014672A; AU2019259412A1; EP3789997A4; JP7319199B2; US10997936B2

Abstract

A presente invenção refere-se a uma unidade de registro de deslocamento (10), um circuito de acionamento de porta (20) e um dispositivo de display (30), a unidade de registro de deslocamento (10) compreendendo um circuito de entrada (100), um circuito de saída (200), um circuito de reinicialização (300), um circuito de controle (400), e um circuito de estabilização de reinicialização (500). O circuito de entrada (100) está configurado para escrever, em resposta a um sinal de início de entrada, um sinal de entrada para um primeiro nó (N1); o circuito de saída (200) está configurado para emitir, sob o controle de um nível do primeiro nó (N1), um sinal de saída preliminar para uma extremidade de saída (Output); o circuito de reinicialização (300) está configurado para reinicializar a extremidade de saída (Output) sob o controle de um nível de um segundo nó (N2); o circuito de controle (400) está configurado para aplicar, em resposta a um sinal de controle, um primeiro sinal de voltagem para o segundo nó (N2); e o circuito de estabilização de reinicialização (500) está configurado para aplicar, em resposta a um sinal de estabilização de reinicialização, um segundo sinal de voltagem para o primeiro nó (N1). A unidade de registro de deslocamento (10) pode aperfeiçoar a estabilidade de um sinal de saída, evitando interferência de outros sinais, aperfeiçoando a qualidade de exibição.

Description

Relatório Descritivo da Patente de Invenção para "UNIDADE DE REGISTRO DE DESLOCAMENTO, CIRCUITO DE ACIONAMENTO DE PORTA E DISPOSITIVO DE DISPLAY".

REFERÊNCIA CRUZADA A PEDIDOS RELACIONADOS

[0001] O presente pedido reivindica prioridade do Pedido de Patente Chinesa Nº. 201820630007.5, depositado em 28 de Abril de 2018, a descrição inteira de que está aqui incorporada por referência como parte do presente pedido.

CAMPO DA TÉCNICA

[0002] As modalidades da presente descrição referem-se a uma unidade de registro de deslocamento, um circuito de acionamento de porta e um dispositivo de display.

FUNDAMENTOS

[0003] No campo de tecnologia de display, por exemplo, uma rede de pixels de um painel de display de cristal líquido (LCD) geralmente inclui uma pluralidade de filas de linhas de porta e inclui uma pluralidade de colunas de linhas de dados que intersectam a pluralidade de filas de linhas de porta. O acionamento das linhas de porta pode ser conseguido por um circuito de acionamento integrado ligado. Em anos recentes, com o aperfeiçoamento contínuo do processo de fabricação de transistores de filme fino de silício amorfo (a-Si TFTs) ou transistores de filme fino de óxido, um circuito de acionamento de porta pode ser diretamente integrado em um substrato de rede de TFT para formar um driver de porta sobre rede (GOA) para acionar as linhas de porta. Por exemplo, um GOA formado de uma pluralidade de unidades de registro de deslocamento em cascata pode ser utilizado para prover o ligamento e desligamento de sinais de voltagem para a pluralidade de filas de linhas de porta da rede de pixels, por meio disto, por exemplo, controlando a pluralidade de filas de linhas de porta para ser sequencialmente ligada; e entrementes, as linhas de dados proveem sinais de dados para unidades de pixel em filas correspondentes da rede de pixels, de modo a formar voltagens de escala de cinza, para escalas de cinza de uma imagem exibida, nas unidades de pixel, de modo que um quadro da imagem possa ser exibido. Para os painéis de display correntes, a utilização de tecnologia GOA para acionar as linhas de porta está crescente. A tecnologia GOA ajuda a realizar uma moldura estreita e pode reduzir o custo de produção.

SUMÁRIO

[0004] Pelo menos uma modalidade provê uma unidade de registro de deslocamento, a qual compreende: um circuito de entrada, um circuito de saída, um circuito de reinicialização, um circuito de controle e um circuito de estabilização de reinicialização. O circuito de entrada está configurado para escrever um sinal de entrada em um primeiro nó em resposta a um sinal de início de entrada; o circuito de saída está configurado para emitir um sinal de saída preparatório para um terminal de saída sob controle de um nível elétrico do primeiro nó; o circuito de reinicialização está configurado para reinicializar o terminal de saída sob controle de um nível elétrico de um segundo nó; o circuito de controle está configurado para aplicar um primeiro sinal de voltagem no segundo nó em resposta a um sinal de controle; o circuito de estabilização de reinicialização está configurado para aplicar um segundo sinal de voltagem no primeiro nó em resposta a um sinal de estabilização de reinicialização.

[0005] Por exemplo, na unidade de registro de deslocamento provida por alguma modalidade da presente descrição, o circuito de estabilização de reinicialização compreende um primeiro transistor e um segundo transistor, e o sinal de estabilização de reinicialização compreende um primeiro sinal de estabilização de reinicialização e um segundo sinal de estabilização de reinicialização; um eletrodo de porta do primeiro transistor está configurado para ser conectado com o segundo nó para tomar o nível elétrico do segundo nó como o primeiro sinal de estabilização de reinicialização, um primeiro terminal do primeiro transistor está configurado para ser conectado com uma primeira linha de sinal de relógio para receber um primeiro sinal de relógio como o segundo sinal de estabilização de reinicialização, e um segundo terminal do primeiro transistor está configurado para ser conectado com um eletrodo de porta do segundo transistor; um primeiro terminal do segundo transistor está configurado para ser conectado com um segundo terminal de voltagem para receber o segundo sinal de voltagem, e um segundo terminal do segundo transistor está configurado para ser conectado com o primeiro nó.

[0006] Por exemplo, na unidade de registro de deslocamento provida por alguma modalidade da presente descrição, o circuito de estabilização de reinicialização compreende um terceiro transistor e um quarto transistor, e o sinal de estabilização de reinicialização compreende um primeiro sinal de estabilização de reinicialização e um segundo sinal de estabilização de reinicialização; um eletrodo de porta do terceiro transistor está configurado para ser conectado com o segundo nó para tomar o nível elétrico do segundo nó como o primeiro sinal de estabilização de reinicialização, um primeiro terminal do terceiro transistor está configurado para ser conectado com um segundo terminal de voltagem para receber o segundo sinal de voltagem, e um segundo terminal do terceiro transistor está configurado para ser conectado com um primeiro terminal do quarto transistor; um eletrodo de porta do quarto transistor está configurado para ser conectado com uma primeira linha de sinal de relógio para receber um primeiro sinal de relógio como o segundo sinal de estabilização de reinicialização, e um segundo terminal do quarto transistor está configurado para ser conectado com o primeiro nó.

[0007] Por exemplo, na unidade de registro de deslocamento provida por alguma modalidade da presente descrição, o circuito de entrada compreende um quinto transistor; e um eletrodo de porta do quinto transistor está configurado para ser conectado com uma segunda linha de sinal de relógio para receber um segundo sinal de relógio como o sinal de início de entrada, um primeiro terminal do quinto transistor está configurado para ser conectado com uma linha de sinal de entrada para receber o sinal de entrada, e um segundo terminal do quinto transistor está configurado para ser conectado com o primeiro nó.

[0008] Por exemplo, na unidade de registro de deslocamento provida por alguma modalidade da presente descrição, o circuito de saída compreende um sexto transistor e um primeiro capacitor; um eletrodo de porta do sexto transistor está configurado para ser conectado com o primeiro nó, um primeiro terminal do sexto transistor está configurado para ser conectado com uma primeira linha de sinal de relógio para receber um primeiro sinal de relógio como o sinal de saída preparatório, e um segundo terminal do sexto transistor é tomado como o terminal de saída; um primeiro eletrodo do primeiro capacitor está configurado para ser conectado com o eletrodo de porta do sexto transistor, e um segundo eletrodo do primeiro capacitor está configurado para ser conectado com o segundo terminal do sexto transistor.

[0009] Por exemplo, na unidade de registro de deslocamento provida por alguma modalidade da presente descrição, o circuito de reinicialização compreende um sétimo transistor e um segundo capacitor; um eletrodo de porta do sétimo transistor está configurado para ser conectado com o segundo nó, um primeiro terminal do sétimo transistor está configurado para ser conectado com um segundo terminal de voltagem para receber o segundo sinal de voltagem, e um segundo terminal do sétimo transistor está configurado para ser conectado com o terminal de saída; um primeiro eletrodo do segundo capacitor está configurado para ser conectado com o eletrodo de porta do sétimo transistor, e um segundo eletrodo do segundo capacitor está configurado para ser conectado com o primeiro terminal do sétimo transistor.

[0010] Por exemplo, na unidade de registro de deslocamento provida por alguma modalidade da presente descrição, o circuito de controle compreende um oitavo transistor e um nono transistor, e o sinal de controle compreende um primeiro sinal de controle e um segundo sinal de controle; um eletrodo de porta do oitavo transistor está configurado para ser conectado com uma segunda linha de sinal de relógio para receber um segundo sinal de relógio como o primeiro sinal de controle, um primeiro terminal do oitavo transistor está configurado para ser conectado com um primeiro terminal de voltagem para receber o primeiro sinal de voltagem, e um segundo terminal do oitavo transistor está configurado para ser conectado com o segundo nó; um eletrodo de porta do nono transistor está configurado para ser conectado com o circuito de entrada para receber o sinal de entrada inserido do circuito de entrada e tomar o sinal de entrada como o segundo sinal de controle, um primeiro terminal do nono transistor está configurado para ser conectado com a segunda linha de sinal de relógio para receber o segundo sinal de relógio, e um segundo terminal do nono transistor está configurado para ser conectado com o segundo terminal do oitavo transistor.

[0011] Por exemplo, a unidade de registro de deslocamento provida por alguma modalidade ainda compreende um circuito de estabilização de saída. O circuito de estabilização de saída está configurado para ser ligado ou desligado, de acordo com uma mudança em um nível elétrico de um sinal emitido pelo terminal de saída, sob controle do primeiro sinal de voltagem.

[0012] Por exemplo, na unidade de registro de deslocamento provida por alguma modalidade da presente descrição, o circuito de estabilização de saída compreende um décimo transistor; um eletrodo de porta do décimo transistor está configurado para ser conectado com um primeiro terminal de voltagem para receber o primeiro sinal de voltagem, um primeiro terminal do décimo transistor está configurado para ser conectado com o circuito de entrada e o circuito de estabilização de reinicialização, e um segundo terminal do décimo transistor está configurado para ser conectado com o primeiro nó.

[0013] Por exemplo, na unidade de registro de deslocamento provida por alguma modalidade da presente descrição, transistores são transistores do tipo P, e um material de uma camada ativa de cada um dos transistores do tipo P compreende polissilício de baixa temperatura.

[0014] Por exemplo, na unidade de registro de deslocamento provida por alguma modalidade da presente descrição, os transistores são transistores do tipo P; um material de uma camada ativa de cada um dos transistores do tipo P compreende polissilício de baixa temperatura; o circuito de estabilização de saída compreende um transistor de estabilização de saída, um eletrodo de porta do transistor de estabilização de saída está configurado para ser conectado com um segundo terminal de voltagem para receber o segundo sinal de voltagem, um primeiro terminal do transistor de estabilização de saída está configurado para ser conectado com o circuito de entrada e o circuito de estabilização de reinicialização, e um segundo terminal do transistor de estabilização de saída está configurado para ser conectado com o primeiro nó; e o transistor de estabilização de saída é um transistor do tipo N, e um material de uma camada ativa do transistor do tipo N compreende um óxido.

[0015] Por exemplo, na unidade de registro de deslocamento provida por alguma modalidade da presente descrição, quando o circuito de controle compreende um nono transistor e o circuito de estabilização de saída compreende um décimo transistor, o nono transistor e o décimo transistor são transistores de filme fino de porta dupla; ou quando o circuito de controle compreende um nono transistor e o circuito de estabilização de saída compreende um transistor de estabilização de saída, o nono transistor e o transistor de estabilização de saída são transistores de filme fino de porta dupla.

[0016] Pelo menos uma modalidade ainda provê uma unidade de registro de deslocamento, a qual compreende: um décimo primeiro transistor, no qual um eletrodo de porta do décimo primeiro transistor está configurado para ser conectado com um primeiro nó, um primeiro terminal do décimo primeiro transistor está configurado para ser conectado com uma primeira linha de sinal de relógio para receber um primeiro sinal de relógio, e um segundo terminal do décimo primeiro transistor está configurado para ser conectado com um terminal de saída; um terceiro capacitor, no qual um primeiro eletrodo do terceiro capacitor está configurado para ser conectado com o eletrodo de porta do décimo primeiro transistor, e um segundo eletrodo do terceiro capacitor está configurado para ser conectado com o segundo terminal do décimo primeiro transistor; um décimo segundo transistor, no qual um eletrodo de porta do décimo segundo transistor está configurado para ser conectado com um primeiro terminal de voltagem para receber um primeiro sinal de voltagem, o décimo segundo transistor ainda compreende um primeiro terminal e um segundo terminal, e o segundo terminal do décimo segundo transistor está configurado para ser conectado com o primeiro nó; um décimo terceiro transistor, no qual um eletrodo de porta do décimo terceiro transistor está configurado para ser conectado com um segundo sinal de relógio para receber um segundo sinal de relógio, um primeiro terminal do décimo terceiro transistor está configurado para ser conectado com um terminal de entrada para receber um sinal de entrada, e um segundo terminal do décimo terceiro transistor está configurado para ser conectado com o primeiro terminal do décimo segundo transistor; um décimo quarto transistor, no qual um eletrodo de porta do décimo quarto transistor está configurado para ser conectado com um segundo nó, um primeiro terminal do décimo quarto transistor está configurado para ser conectado com um segundo terminal de voltagem para receber um segundo sinal de voltagem, e um segundo terminal do décimo quarto transistor está configurado para ser conectado com o segundo terminal do décimo primeiro transistor; um quarto capacitor, no qual um primeiro eletrodo do quarto capacitor está configurado para ser conectado com o eletrodo de porta do décimo quarto transistor, e um segundo eletrodo do quarto capacitor está configurado para ser conectado com o primeiro terminal do décimo quarto transistor; um décimo quinto transistor, no qual um eletrodo de porta do décimo quinto transistor está configurado para ser conectado com o segundo nó, e um primeiro terminal do décimo quinto transistor está configurado para ser conectado com a primeira linha de sinal de relógio para receber o primeiro sinal de relógio; um décimo sexto transistor, no qual um eletrodo de porta do décimo sexto transistor está configurado para ser conectado com o segundo terminal do décimo quinto transistor, um primeiro terminal do décimo sexto transistor está configurado para ser conectado com o segundo terminal de voltagem para receber o segundo sinal de voltagem, e um segundo terminal do décimo sexto transistor está configurado para ser conectado com o primeiro terminal do décimo segundo transistor; um décimo sétimo transistor, no qual um eletrodo de porta do décimo sétimo transistor está configurado para ser conectado com a segunda linha de sinal de relógio para receber o segundo sinal de relógio, um primeiro terminal do décimo sétimo transistor está configurado para ser conectado com o primeiro terminal de voltagem para receber o primeiro sinal de voltagem, e um segundo terminal do décimo sétimo transistor está configurado para ser conectado com o segundo nó; e um décimo oitavo transistor, no qual um eletrodo de porta do décimo oitavo transistor está configurado para ser conectado com o segundo terminal do décimo terceiro transistor, um primeiro terminal do décimo oitavo transistor está configurado para ser conectado com a segunda linha de sinal de relógio para receber o segundo sinal de relógio, e um segundo terminal do décimo oitavo transistor está configurado para ser conectado com o segundo nó.

[0017] Pelo menos uma modalidade ainda provê uma unidade de registro de deslocamento, a qual compreende: um décimo nono transistor, no qual um eletrodo de porta do décimo nono transistor está configurado para ser conectado com um primeiro nó, um primeiro terminal do décimo nono transistor está configurado para ser conectado com uma primeira linha de sinal de relógio para receber um primeiro sinal de relógio, e um segundo terminal do décimo nono transistor está configurado para ser conectado com um terminal de saída; um quinto capacitor, no qual um primeiro eletrodo do quinto capacitor está configurado para ser conectado com o eletrodo de porta do décimo nono transistor, e um segundo eletrodo do quinto capacitor está configurado para ser conectado com o segundo terminal do décimo nono transistor; um vigésimo transistor, no qual um eletrodo de porta do vigésimo transistor está configurado para ser conectado com um primeiro terminal de voltagem para receber um primeiro sinal de voltagem, o vigésimo transistor ainda compreende um primeiro terminal e um segundo terminal, e o segundo terminal do vigésimo transistor está configurado para ser conectado com o primeiro nó; um vigésimo primeiro transistor, no qual um eletrodo de porta do vigésimo primeiro transistor está configurado para ser conectado com uma segunda linha de sinal de relógio para receber um segundo sinal de relógio, um primeiro terminal do vigésimo primeiro transistor está configurado para ser conectado com um terminal de entrada para receber um sinal de entrada, e um segundo terminal do vigésimo primeiro transistor está configurado para ser conectado com o primeiro terminal do vigésimo transistor; um vigésimo segundo transistor, no qual um eletrodo de porta do vigésimo segundo transistor está configurado para ser conectado com um segundo nó, um primeiro terminal do vigésimo segundo transistor está configurado para ser conectado com um segundo terminal de voltagem para receber um segundo sinal de voltagem, e um segundo terminal do vigésimo segundo transistor está configurado para ser conectado com o segundo terminal do décimo nono transistor; um sexto capacitor, no qual um primeiro eletrodo do sexto capacitor está configurado para ser conectado com o eletrodo de porta do vigésimo segundo transistor, e um segundo eletrodo do sexto capacitor está configurado para ser conectado com o primeiro terminal do vigésimo segundo transistor; um vigésimo terceiro transistor, no qual um eletrodo de porta do vigésimo terceiro transistor está configurado para ser conectado com o segundo nó, e um primeiro terminal do vigésimo terceiro transistor está configurado para ser conectado com o segundo terminal de voltagem para receber o segundo sinal de voltagem; um vigésimo quarto transistor, no qual um eletrodo de porta do vigésimo quarto transistor está configurado para ser conectado com a primeira linha de sinal de relógio para receber o primeiro sinal de relógio, um primeiro terminal do vigésimo quarto transistor está configurado para ser conectado com o segundo terminal do vigésimo terceiro transistor, e um segundo terminal do vigésimo quarto transistor está configurado para ser conectado com o primeiro terminal do vigésimo transistor; um vigésimo quinto transistor, no qual um eletrodo de porta do vigésimo quinto transistor está configurado para ser conectado com a segunda linha de sinal de relógio para receber o segundo sinal de relógio, um primeiro terminal do vigésimo quinto transistor está configurado para ser conectado com o primeiro terminal de voltagem para receber o primeiro sinal de voltagem, e um segundo terminal do vigésimo quinto transistor está configurado para ser conectado com o segundo nó; e um vigésimo sexto transistor, no qual um eletrodo de porta do vigésimo sexto transistor está configurado para ser conectado com o segundo terminal do vigésimo primeiro transistor, um primeiro terminal do vigésimo sexto transistor está configurado para ser conectado com a segunda linha de sinal de relógio para receber o segundo sinal de relógio, e um segundo terminal do vigésimo sexto transistor está configurado para ser conectado com o segundo nó.

[0018] Pelo menos uma modalidade ainda provê um circuito de acionamento de porta, o qual compreende uma pluralidade de unidades de registro de deslocamento que está em cascata. A pluralidade de unidades de registro de deslocamento compreende P primeiras unidades de registro de deslocamento, cada uma das primeiras unidades de registro de deslocamento adota a unidade de registro de deslocamento provida por qualquer modalidade da presente descrição, e P é um inteiro maior do que um.

[0019] Pelo menos uma modalidade ainda provê um dispositivo de display, o qual compreende o circuito de acionamento de porta provido por qualquer modalidade da presente descrição.

[0020] Por exemplo, na unidade de registro de deslocamento provida por alguma modalidade da presente descrição, o dispositivo de display ainda compreende uma pluralidade de linhas de escaneamento e uma pluralidade de unidades de pixels dispostas em uma pluralidade de filas. A pluralidade de linhas de escaneamento está correspondentemente conectada com a pluralidade de filas de unidades de pixel; os terminais de saída da pluralidade de unidades de registro de deslocamento no circuito de acionamento de porta estão correspondentemente conectados com a pluralidade de linhas de escaneamento; e um terminal de saída de uma unidade de registro de deslocamento no (N)th estágio está ainda conectado com um circuito de entrada de uma unidade de registro de deslocamento no (N+1)th estágio para prover um sinal de entrada, e N é um inteiro maior do que zero.

BREVE DESCRIÇÃO DOS DESENHOS

[0021] De modo a claramente ilustrar a solução técnica das modalidades da descrição, os desenhos das modalidades serão brevemente descritos a seguir; é óbvio que os desenhos descritos estão somente relacionados com algumas modalidades da descrição e assim não são limitativos da descrição.

[0022] Figura 1 é um diagrama de bloco esquemático de uma unidade de registro de deslocamento provida por algumas modalidades da presente descrição;

[0023] Figura 2 é um diagrama de bloco esquemático de outra unidade de registro de deslocamento provida por algumas modalidades da presente descrição;

[0024] Figura 3 é um diagrama de circuito de um exemplo de implementação específico da unidade de registro de deslocamento como ilustrado na Figura 2;

[0025] Figura 4 é um diagrama de circuito de outro exemplo de implementação específico da unidade de registro de deslocamento como ilustrado na Figura 2;

[0026] Figura 5 é um diagrama de tempo de sinal da unidade de registro de deslocamento provida por algumas modalidades da presente descrição;

[0027] Figuras 6A a 6D são respectivamente diagramas de circuito, que correspondem a quatro períodos como ilustrado na Figura 5, da unidade de registro de deslocamento como ilustrado na Figura 3;

[0028] Figura 7 é um diagrama de circuito, que corresponde ao período de espera de reinicialização como ilustrado na Figura 5, da unidade de registro de deslocamento como ilustrado na Figura 4;

[0029] Figura 8 é um diagrama de circuito de uma unidade de registro de deslocamento provida por algumas modalidades da presente descrição;

[0030] Figura 9 é um diagrama de circuito de outra unidade de registro de deslocamento provida por algumas modalidades da presente descrição;

[0031] Figura 10 é um diagrama de bloco esquemático de um circuito de acionamento de porta provido por algumas modalidades da presente descrição;

[0032] Figura 11 é um diagrama de bloco esquemático de um dispositivo de display provido por algumas modalidades da presente descrição; e

[0033] Figura 12 é um diagrama de bloco esquemático de outro dispositivo de display provido por algumas modalidades da presente descrição.

DESCRIÇÃO DETALHADA

[0034] De modo a tornar os objetos, detalhes técnicos e vantagens das modalidades da descrição aparentes, as soluções técnicas das modalidades serão descritas em um modo claramente e totalmente compreensível em conexão com os desenhos relativos às modalidades da descrição. Aparentemente, as modalidades descritas são apenas uma parte mas não todas as modalidades da descrição. Com base nas modalidades aqui descritas, aqueles versados na técnica podem obter outra(s) modalidade(s) sem qualquer trabalho inventivo, o que deve estar dentro do escopo da descrição.

[0035] A menos que de outro modo definido, todos os termos técnicos e científicos aqui utilizados têm os mesmos significados como comumente compreendido por alguém versado na técnica à qual a presente descrição pertence. Os termos "primeiro", "segundo", etc., os quais são utilizados na descrição e nas reivindicações do presente pedido para descrição, não pretendem indicar qualquer sequência,

quantidade ou importância, mas distinguir vários componentes. Também, os termos tais como "um", "uma", etc., não pretendem limitar a quantidade, mas indicam a existência de pelo menos um. Os termos "compreende", "compreendendo", "inclui", "incluindo" etc.) pretendem especificar que os elementos ou os objetos apresentados antes destes termos abrangem os elementos ou objetos e seus equivalentes listados após estes termos, mas não exclui os outros elementos ou objetos. As frases "conectar", "conectado" etc. não pretendem definir uma conexão física ou conexão mecânica, mas podem incluir uma conexão elétrica, diretamente ou indiretamente. "Sobre", "sob", "direito", "esquerdo" e similares são somente utilizados para indicar uma relação de posição relativa, e quando a posição do objeto o qual é descrito é mudada, a relação de posição relativa pode ser mudada correspondentemente.

[0036] Um circuito de GOA, por exemplo, inclui uma pluralidade de TFTs. Os inventores da presente descrição notaram no estudo que os TFTs podem ter um fenômeno de fuga devido a fatores tais como as características de material e os processos de fabricação, de modo que um sinal de saída do circuito de GOA tem baixa estabilidade e pode ser facilmente interferido por outros sinais. Os inventores da presente descrição também notaram no estudo que outros fatores tais como o acoplamento mútuo dos componentes no circuito de GOA, baixa compatibilidade eletromagnética, a estrutura de circuito pode também causar problemas tal como baixa estabilidade do sinal de saída. Os problemas acima mencionados podem afetar o efeito de exibição do painel de display e reduzir a qualidade de exibição.

[0037] Pelo menos uma modalidade da presente descrição provê uma unidade de registro de deslocamento, um circuito de acionamento de porta e um dispositivo de display. Em alguns exemplos, a unidade de registro de deslocamento pode aperfeiçoar a estabilidade do sinal de saída, impedir o sinal de saída de ser interferido por outros sinais, e aperfeiçoar a qualidade de exibição do dispositivo de display que adota o circuito de acionamento de porta que emprega a unidade de registro de deslocamento.

[0038] A seguir, uma descrição detalhada será dada abaixo da modalidade da presente descrição, com referência aos desenhos acompanhantes. Deve ser notado que os mesmos números de referência em diferentes desenhos são utilizados para se referir aos mesmos componentes que foram descritos.

[0039] Pelo menos uma modalidade provê uma unidade de registro de deslocamento, a qual compreende: um circuito de entrada, um circuito de saída, um circuito de reinicialização, um circuito de controle e um circuito de estabilização de reinicialização. O circuito de entrada está configurado para escrever um sinal de entrada em um primeiro nó em resposta a um sinal de início de entrada; o circuito de saída está configurado para emitir um sinal de saída preparatório para um terminal de saída sob controle de um nível elétrico do primeiro nó; o circuito de reinicialização está configurado para reinicializar o terminal de saída sob controle de um nível elétrico de um segundo nó; o circuito de controle está configurado para aplicar um primeiro sinal de voltagem no segundo nó em resposta a um sinal de controle; o circuito de estabilização de reinicialização está configurado para aplicar um segundo sinal de voltagem no primeiro nó em resposta a um sinal de estabilização de reinicialização.

[0040] A Figura 1 é um diagrama de bloco esquemático de uma unidade de registro de deslocamento provida por algumas modalidades da presente descrição. Como ilustrado na Figura 1, a unidade de registro de deslocamento 10 compreende um circuito de entrada 100, um circuito de saída 200, um circuito de reinicialização 300, um circuito de controle 400 e um circuito de estabilização de reinicialização 500.

[0041] O circuito de entrada 100 está configurado para escrever um sinal de entrada em um primeiro nó N1 em resposta a um sinal de início de entrada. Por exemplo, o circuito de entrada 100 pode estar conectado com um terminal de entrada Input e um terminal de início de entrada Vs e o circuito de entrada 100 está configurado para eletricamente conectar o primeiro nó N1 e o terminal de entrada Input sob o controle do sinal de início de entrada provido pelo terminal de início de entrada Vs, de modo a escrever o sinal de entrada provido pelo terminal de entrada Input no primeiro nó N1. Assim, quando o sinal de entrada está em um nível elétrico válido (o nível elétrico para ligar um elemento de comutação correspondente, por exemplo, baixo nível elétrico), o nível elétrico do primeiro nó N1 é também um nível elétrico válido, de modo a controlar o circuito de saída 200 para ser ligado. É claro, as modalidades da presente descrição não estão limitadas a isto. Por exemplo, em outros exemplos, o sinal de início de entrada e o sinal de entrada podem ser o mesmo sinal, a saber o terminal de entrada Input e o terminal de início de entrada Vs estão conectados na mesma linha de sinal.

[0042] O circuito de saída 200 está configurado para emitir um sinal de saída preparatório para um terminal de saída Output sob o controle do nível elétrico do primeiro nó N1, e tomar o sinal de saída preparatório com um sinal de saída da unidade de registro de deslocamento 10, de modo a acionar, por exemplo, linhas de porta conectadas com o terminal de saída Output. Por exemplo, o circuito de saída 200 pode estar conectado com um terminal de saída preparatório Vpre e o circuito de saída 200 está configurado para ser ligado sob o controle do nível elétrico do primeiro nó N1, de modo a eletricamente conectar o terminal de saída preparatório Vpre e o terminal de saída Output, emitir o sinal de saída preparatório provido pelo terminal de saída preparatório Vpre para o terminal de saída Output e tomar o sinal de saída preparatório como um sinal de escaneamento emitido pela unidade de registro de deslocamento 10.

[0043] O circuito de reinicialização 300 está configurado para reinicializar o terminal de saída Output sob o controle do nível elétrico de um segundo nó N2. Por exemplo, o circuito de reinicialização 300 pode estar conectado com o terminal de saída Output e o circuito de reinicialização 300 está configurado para eletricamente conectar um terminal de voltagem de reinicialização e o terminal de saída Output sob o controle do nível elétrico do segundo nó N2, de modo a aplicar uma voltagem de reinicialização no terminal de saída Output para reinicialização. Por exemplo, um sinal de nível elétrico do segundo nó N2 é tomado como um sinal de reinicialização, de modo que a unidade de registro de deslocamento 10 não requer um sinal de reinicialização adicional, e então a estrutura de circuito é simplificada. Por exemplo, o terminal de voltagem de reinicialização está conectado com o circuito de reinicialização 300 e pode ser, por exemplo, um terminal de alta voltagem.

[0044] O circuito de controle 400 está configurado para aplicar um primeiro sinal de voltagem no segundo nó N2 em resposta a um sinal de controle. Por exemplo, o circuito de controle 400 pode estar conectado com um terminal de controle Vcon e um primeiro terminal de voltagem VGL e o circuito de controle 400 está configurado para eletricamente conectar o segundo nó N2 e o primeiro terminal de voltagem VGL sob o controle de um sinal de controle provido pelo terminal de controle Vcon, de modo a escrever o primeiro sinal de voltagem provido pelo primeiro terminal de voltagem VGL no segundo nó N2 e controlar o circuito de reinicialização 300 para ser ligado. Deve ser notado que o primeiro terminal de voltagem VGL, por exemplo, pode ser configurado para continuar a inserir um sinal de corrente contínua com um baixo nível elétrico. As seguintes modalidades são as mesmas neste aspecto, de modo que nenhuma descrição adicional será dada aqui.

[0045] O circuito de estabilização de reinicialização 500 está configurado para aplicar um segundo sinal de voltagem no primeiro nó N1 em resposta a um sinal de estabilização de reinicialização. Por exemplo, o circuito de estabilização de reinicialização 500 pode estar conectado com um terminal de estabilização de reinicialização Va e um segundo terminal de voltagem VGH e o circuito de estabilização de reinicialização 500 está configurado para eletricamente conectar o primeiro nó N1 e o segundo terminal de voltagem VGH sob o controle do sinal de estabilização de reinicialização provido pelo terminal de estabilização de reinicialização Va, de modo a aplicar o segundo sinal de voltagem provido pelo segundo terminal de voltagem VGH no primeiro nó N1, intermitentemente carregar o primeiro nó N1 em um período de espera de reinicialização e subsequentes períodos, e assegurar que o circuito de saída 200 está desconectado. Deve ser notado que o segundo terminal de voltagem VGH, por exemplo, pode ser configurado para continuar a inserir um sinal de corrente contínua com um alto nível elétrico. As seguintes modalidades são as mesmas neste aspecto, de modo que nenhuma descrição adicional será dada aqui. Por exemplo, a intensidade do sinal provido pelo segundo terminal de voltagem VGH é maior do que a intensidade do sinal provido pelo primeiro terminal de voltagem VGL. Por exemplo, o segundo terminal de voltagem VGH pode ser tomado como um terminal de voltagem de reinicialização para prover uma voltagem de reinicialização.

[0046] Por exemplo, permitindo o circuito de estabilização de reinicialização 500 intermitentemente carregar o primeiro nó N1 no período de espera de reinicialização e nos subsequentes períodos, e assegurar que o circuito de saída 200 está desconectado, pode ser evitado que a qualidade de exibição reduzida ou a exibição anormal do dispositivo de display que emprega a unidade de registro de deslocamento 10 quando o sinal de saída do terminal de saída Output é interferido por outros sinais, de modo que a estabilidade do sinal de saída é aperfeiçoada, e a qualidade de exibição do dispositivo de display que emprega a unidade de registro de deslocamento 10 é aperfeiçoada. Por exemplo, o primeiro nó N1 é carregado para assegurar que o circuito de saída 200 está desconectado, e neste caso, o circuito de reinicialização 300 executa a saída, e o circuito de reinicialização 300 emite a voltagem de reinicialização (por exemplo, alta voltagem) para o terminal de saída Output, por meio disto impedindo que o sinal de saída do terminal de saída Output de ser interferido pelo sinal de saída preparatório.

[0047] A Figura 2 é um diagrama de bloco esquemático de outra unidade de registro de deslocamento provida por algumas modalidades da presente descrição. Como ilustrado na Figura 2, a unidade de registro de deslocamento 10 ainda compreende um circuito de estabilização de saída 600, e outras estruturas são substancialmente as mesmas que aquelas na unidade de registro de deslocamento 10 como ilustrado na Figura 1.

[0048] O circuito de estabilização de saída 600 está configurado para ser ligado ou desligado de acordo com a mudança do nível elétrico do sinal no terminal de saída Output sob o controle do primeiro sinal de voltagem. Por exemplo, o circuito de estabilização de saída 600 pode estar conectado com o primeiro terminal de voltagem VGL e conectado com o circuito de entrada 100, o circuito de saída 200 e o circuito de estabilização de reinicialização 500 (o circuito de estabilização de saída 600 está conectado com o primeiro nó N1 e um terceiro nó N3). Por exemplo, o circuito de estabilização de saída 600 é ligado sob o controle do primeiro sinal de voltagem provido pelo primeiro terminal de voltagem VGL, a saber o primeiro nó N1 e o terceiro nó N3 estão eletricamente conectados, de modo que o sinal de entrada do circuito de entrada 100 ou o segundo sinal de voltagem do circuito de estabilização de reinicialização 500 pode ser escrito no primeiro nó N1. Quando o sinal de saída do terminal de saída Output é mudado de um alto nível elétrico para um baixo nível elétrico, o circuito de estabilização de saída 600 pode ser desligado de acordo com a mudança no nível elétrico do sinal de saída, a saber o primeiro nó N1 e o terceiro nó N3 estão desconectados, e o primeiro nó N1 em um estado flutuante, por meio disto reduzindo a fuga do primeiro nó N1, assegurando que o circuito de saída 200 é ligado, evitando a qualidade de exibição reduzida ou a exibição anormal do dispositivo de display que emprega a unidade de registro de deslocamento 10 quando o sinal de saída do terminal de saída Output é interferido por outros sinais, aperfeiçoando a estabilidade do sinal de saída, e aperfeiçoando a qualidade de exibição do dispositivo de display que emprega a unidade de registro de deslocamento 10.

[0049] Deve ser notado que o primeiro terminal de voltagem VGL na modalidade da presente descrição, por exemplo, continua a inserir um sinal de corrente contínua com um baixo nível elétrico, e o sinal de corrente contínua com um baixo nível elétrico é referido como primeira voltagem; e o segundo terminal de voltagem VGH, por exemplo, continua a inserir um sinal de corrente contínua com um alto nível elétrico, e o sinal de corrente contínua com um alto nível elétrico é referido como segunda voltagem. As seguintes modalidades são as mesmas neste aspecto e não são descritas novamente. Por exemplo, o valor de voltagem da segunda voltagem é maior do que o valor de voltagem da primeira voltagem.

[0050] A Figura 3 é um diagrama de circuito de um exemplo de implementação específico da unidade de registro de deslocamento como ilustrado na Figura 2. Descrição será dada na seguinte descrição tomando o caso onde os transistores são transistores do tipo P como um exemplo, o que não deve ser considerado como uma limitação sobre as modalidades da presente descrição. Como ilustrado na Figura 3, a unidade de registro de deslocamento 10 compreende um primeiro transistor T1, um segundo transistor T2, e um quinto até décimo transistores T5-T10, e ainda compreende um primeiro capacitor C1 e um segundo capacitor C2.

[0051] Por exemplo, como ilustrado na Figura 3, em mais detalhes, o circuito de estabilização de reinicialização 500 pode ser implementado como o primeiro transistor T1 e o segundo transistor T2. Nesta modalidade, o sinal de estabilização de reinicialização inclui dois sinais, a saber um primeiro sinal de estabilização de reinicialização e um segundo sinal de estabilização de reinicialização. Um eletrodo de porta do primeiro transistor T1 está configurado para ser conectado com um segundo nó N2 para tomar o nível elétrico do segundo nó N2 como o primeiro sinal de estabilização de reinicialização; um primeiro terminal do primeiro transistor T1 está configurado para ser conectado com uma primeira linha de sinal de relógio CLK1 para receber um primeiro sinal de relógio e tomar o primeiro sinal de relógio como o segundo sinal de estabilização de reinicialização; e um segundo terminal do primeiro transistor T1 está configurado para ser conectado com um eletrodo de porta do segundo transistor T2. Um primeiro terminal do segundo transistor T2 está configurado para ser conectado com um segundo terminal de voltagem VGH para receber um segundo sinal de voltagem, e um segundo terminal do segundo transistor T2 está configurado para ser conectado com um terceiro nó N3 (deve ser notado que quando o décimo transistor T10 é ligado, é equivalente que o segundo terminal do segundo transistor T2 está diretamente conectado no primeiro nó N1). Deve ser notado que na modalidade da presente descrição, o circuito de estabilização de reinicialização 500 pode também ser um circuito formado de outros componentes (por exemplo, o modo de conexão de um terceiro transistor T3 e um quarto transistor T4 como abaixo descrito). Nenhuma limitação será dada aqui na modalidade da presente descrição.

[0052] Quando o nível elétrico do segundo nó N2 é um nível elétrico válido (por exemplo, baixo nível elétrico) e o primeiro sinal de relógio é também um nível elétrico válido, tanto o primeiro transistor T1 quanto o segundo transistor T2 são ligados, de modo a aplicar o segundo sinal de voltagem no terceiro nó N3 e o primeiro nó N1 (neste caso, o décimo transistor T10 é ligado) para carregar o primeiro nó N1, por meio disto assegurando que o circuito de saída 200 está desconectado. Neste caso, o circuito de reinicialização 300 emite o segundo sinal de voltagem (alto nível elétrico) no segundo terminal de voltagem VGH para o terminal de saída Output. Pela adoção destas disposições, a estabilidade da voltagem emitida pelo terminal de saída pode ser aperfeiçoada.

[0053] O circuito de entrada 100 pode ser implementado como o quinto transistor T5. Um eletrodo de porta do quinto transistor T5 está configurado para ser conectado com uma segunda linha de sinal de relógio CLK2 para receber um segundo sinal de relógio como um sinal de início de entrada; um primeiro terminal do quinto transistor T5 está configurado para ser conectado com uma linha de sinal de entrada (um terminal de entrada Input) para receber um sinal de entrada; e um segundo terminal do quinto transistor T5 está configurado para ser conectado com o terceiro nó N3 (deve ser notado que quando o décimo transistor T10 é ligado, o segundo terminal do quinto transistor T5 é equivalente a estar diretamente conectado no primeiro nó N1). Quando o segundo sinal de relógio está em um nível elétrico válido, o quinto transistor T5 é ligado, de modo a escrever o sinal de entrada no terceiro nó N3 e o primeiro nó N1. Deve ser notado que o circuito de entrada 100 não está limitado a este caso, e o circuito de entrada 100 pode também ser um circuito formado de outros componentes para realizar funções correspondentes.

[0054] O circuito de saída 200 pode ser implementado como o sexto transistor T6 e o primeiro capacitor C1. Um eletrodo de porta do sexto transistor T6 está configurado para ser conectado com o primeiro nó N1; um primeiro terminal do sexto transistor T6 está configurado para ser conectado com a primeira linha de sinal de relógio CLK1 para receber o primeiro sinal de relógio como um sinal de saída preparatório; e um segundo terminal do sexto transistor T6 é tomado como o terminal de saída Output ou eletricamente conectado com o terminal de saída Output. Um primeiro eletrodo do primeiro capacitor C1 está configurado para ser conectado com o eletrodo de porta (o primeiro nó N1) do sexto transistor T6, e um segundo eletrodo do primeiro capacitor C1 está configurado para ser conectado com o segundo terminal (a saber o terminal de saída Output) do sexto transistor T6. Quando o nível elétrico do primeiro nó N1 é um nível elétrico válido, o sexto transistor T6 é ligado, de modo a emitir o primeiro sinal de relógio para o terminal de saída Output. Deve ser notado que o circuito de saída 200 não está limitado a este caso, e o circuito de saída 200 pode também ser um circuito formado de outros componentes para realizar funções correspondentes.

[0055] O circuito de reinicialização 300 pode ser implementado como o sétimo transistor T7 e o segundo capacitor C2. Um eletrodo de porta do sétimo transistor T7 está configurado para ser conectado com o segundo nó N2; um primeiro terminal do sétimo transistor T7 está configurado para ser conectado com o segundo terminal de voltagem VGH para receber o segundo sinal de voltagem; e um segundo terminal do sétimo transistor T7 está configurado para ser conectado com o terminal de saída Output. Um primeiro eletrodo do segundo capacitor C2 está configurado para ser conectado com o eletrodo de porta (o segundo nó N2) do sétimo transistor T7, e um segundo eletrodo do segundo capacitor C2 está configurado para ser conectado com o primeiro terminal do sétimo transistor T7 e o segundo terminal de voltagem VGH. Quando o nível elétrico do segundo nó N2 é um nível elétrico válido, o sétimo transistor T7 é ligado, de modo a aplicar o segundo sinal de voltagem para o terminal de saída Output para realizar reinicialização. A disposição do segundo capacitor C2 ajuda a estabilizar a voltagem do segundo nó N2, de modo a melhor controlar o sétimo transistor T7. Deve ser notado que o circuito de reinicialização 300 não está limitado a este caso, e o circuito de reinicialização 300 pode também ser um circuito formado de outros componentes para realizar funções correspondentes.

[0056] O circuito de controle 400 pode ser implementado como o oitavo transistor T8 e o nono transistor T9. Na modalidade, o sinal de controle inclui dois sinais, a saber um primeiro sinal de controle e um segundo sinal de controle. Um eletrodo de porta do oitavo transistor T8 está configurado para ser conectado com a segunda linha de sinal de relógio CLK2 para receber o segundo sinal de relógio e tomar o segundo sinal de relógio como o primeiro sinal de controle; um primeiro terminal do oitavo transistor T8 está configurado para ser conectado com o primeiro terminal de voltagem VGL para receber o primeiro sinal de voltagem; e um segundo terminal do oitavo transistor T8 está configurado para ser conectado com o segundo nó N2. Um eletrodo de porta do nono transistor T9 está configurado para ser conectado com o circuito de entrada 100 (o qual é o quinto transistor T5 aqui) para receber o sinal de entrada (o qual é o sinal no terceiro nó N3 aqui) inserido pelo circuito de entrada 100 e tomar o sinal de entrada como o segundo sinal de controle; um primeiro terminal do nono transistor T9 está configurado para ser conectado com a segunda linha de sinal de relógio CLK2 para receber o segundo sinal de relógio; e um segundo terminal do nono transistor T9 está configurado para ser conectado com o segundo terminal do oitavo transistor T8. Quando o segundo sinal de relógio está em um nível elétrico válido para ligar um elemento de comutação (o qual é o oitavo transistor T8 aqui) receber o segundo sinal de relógio, o oitavo transistor T8 é ligado, de modo a escrever o primeiro sinal de voltagem no segundo nó N2. Quando o nível elétrico do terceiro nó N3 é um nível elétrico válido, o nono transistor T9 é ligado, de modo a escrever o segundo sinal de relógio no segundo nó N2. Este método é adotado para controlar o nível elétrico do segundo nó N2, de modo a controlar o circuito de reinicialização 300. Deve ser notado que o circuito de controle 400 não está limitado a este caso, e o circuito de controle 400 pode também ser um circuito formado de outros componentes para realizar funções correspondentes.

[0057] O circuito de estabilização de saída 600 pode ser implementado como o décimo transistor T10. Um eletrodo de porta do décimo transistor T10 está configurado para ser conectado com o primeiro terminal de voltagem VGL para receber o primeiro sinal de voltagem; um primeiro terminal do décimo transistor T10 está configurado para ser conectado com o circuito de entrada 100 e o circuito de estabilização de reinicialização 500 (conectado no terceiro nó N3); e um segundo terminal do décimo transistor T10 está configurado para ser conectado com o primeiro nó N1. O décimo transistor T10 é ligado sob o controle do primeiro sinal de voltagem, de modo a eletricamente conectar o primeiro nó N1 e o terceiro nó N3, e então o sinal de entrada do circuito de entrada 100 ou o segundo sinal de voltagem do circuito de estabilização de reinicialização 500 pode ser escrito no primeiro nó N1. Quando o sinal de saída do terminal de saída Output é mudado de um alto nível elétrico para um baixo nível elétrico, o nível elétrico do primeiro nó N1 pode também ser reduzido e pode ser mais baixo do que o primeiro sinal de voltagem devido ao efeito de autoinicialização do primeiro capacitor C1. Assim, a voltagem de porta- fonte Vgs do décimo transistor T10 pode ser pode ser maior do que a voltagem limite Vth (pode ser um valor negativo) do décimo transistor T10, de modo que o décimo transistor T10 pode ser desligado, a saber o primeiro nó N1 e o terceiro nó N3 estão desconectados. Portanto, o primeiro nó N1 está no estado flutuante, de modo a reduzir a fuga do primeiro nó N1, assegurar que o sexto transistor T6 está ligado, e aperfeiçoar a estabilidade do sinal de saída do terminal de saída Output. Deve ser notado que o circuito de estabilização de saída 600 não está limitado a este caso, e o circuito de estabilização de saída 600 pode também ser um circuito formado de outros componentes para realizar funções correspondentes. Deve ser notado que na modalidade da presente descrição, o circuito de estabilização de saída 600 (o décimo transistor T10) pode ser omitido conforme apropriado, e neste caso, o primeiro nó N1 e o terceiro nó N3 estão eletricamente conectados diretamente.

[0058] Deve ser notado que quando o circuito de estabilização de saída 600 é implementado como o décimo transistor T10, o eletrodo de porta do décimo transistor T10 está configurado para ser conectado com o primeiro terminal de voltagem VGL para receber o primeiro sinal de voltagem. Por exemplo, neste caso, o décimo transistor T10 é um transistor do tipo P. É claro, a modalidade da presente descrição não está limitada a isto. Por exemplo, em outro exemplo, o circuito de estabilização de saída 600 pode também ser implementado como um transistor de estabilização de saída. Um eletrodo de porta do transistor de estabilização de saída está configurado para ser conectado com o segundo terminal de voltagem VGH para receber o segundo sinal de voltagem; um primeiro terminal do transistor de estabilização de saída está configurado para ser conectado com o circuito de entrada 100 e o circuito de estabilização de reinicialização 500 (conectado no terceiro nó N3); e um segundo terminal do transistor de estabilização de saída está configurado para ser conectado com o primeiro nó N1. Por exemplo, o modo de conexão do transistor de estabilização de saída é similar ao modo de conexão do décimo transistor T10, com o nível elétrico do terminal de voltagem conectado no eletrodo de porta do transistor de estabilização de saída e o nível elétrico do terminal de voltagem conectado no eletrodo de porta do décimo transistor T10 sendo diferente. Na descrição abaixo, o décimo transistor T10 é equivalente ao transistor de estabilização de saída, com o nível elétrico do terminal de voltagem conectado com o eletrodo de porta de um transistor do tipo P sendo diferente do nível elétrico do terminal de voltagem conectado com o eletrodo de porta de um transistor do tipo N.

[0059] A Figura 4 é um diagrama de circuito de outro exemplo de implementação específico da unidade de registro de deslocamento como ilustrado na Figura 2. Como ilustrado na Figura 4, exceto que o modo de implementação específico do circuito de estabilização de reinicialização 500 é diferente, a unidade de registro de deslocamento 10 nesta modalidade é basicamente a mesma que a unidade de registro de deslocamento 100 como descrito na Figura 3. Nesta modalidade, o circuito de estabilização de reinicialização 500 é implementado com um terceiro transistor T3 e um quarto transistor T4. O circuito de estabilização de reinicialização inclui dois sinais, a saber um primeiro sinal de estabilização de reinicialização e um segundo sinal de estabilização de reinicialização.

[0060] Um eletrodo de porta do terceiro transistor T3 está configurado para ser conectado com o segundo nó N2 para tomar o nível elétrico do segundo nó N2 como o primeiro sinal de estabilização de reinicialização; um primeiro terminal do terceiro transistor T3 está configurado para ser conectado com o segundo terminal de voltagem VGH para receber o segundo sinal de voltagem; e um segundo terminal do terceiro transistor T3 está configurado para ser conectado com um primeiro terminal do quarto transistor T4. Um eletrodo de porta do quarto transistor T4 está configurado para ser conectado com a primeira linha de sinal de relógio CLK1 para receber o primeiro sinal de relógio como o segundo sinal de estabilização de reinicialização, e um segundo terminal do quarto transistor T4 está configurado para ser conectado com o terceiro nó N3 (deve ser notado que quando o décimo transistor T10 é ligado, o segundo terminal do quarto transistor T4 é equivalente a estar diretamente conectado no primeiro nó N1). Quando o nível elétrico do segundo nó N2 é um nível elétrico válido e o nível elétrico do primeiro sinal de relógio é também um nível elétrico válido, tanto o terceiro transistor T3 quanto o quarto transistor T4 são ligados, de modo a aplicar o segundo sinal de voltagem no terceiro nó N3 e o primeiro nó N1 (neste caso, o décimo transistor T10 é ligado) para carregar o primeiro nó N1, por meio disto assegurando que o circuito de saída 200 está desconectado e aperfeiçoando a estabilidade do sinal de saída.

[0061] Deve ser notado que na descrição das modalidades da presente descrição, o primeiro nó N1, o segundo nó N2 e o terceiro nó N3 não representam componentes que realmente existiram, e estão destinados a representar a conjunção de conexões eletricamente relativas no diagrama de circuito.

[0062] Deve ser notado que todos os transistores adotados na modalidade da presente descrição podem ser TFTs, transistores de efeito de campo (FETs) ou outros elementos de comutação com as mesmas características. Uma descrição é dada na modalidade da presente descrição tomando o caso onde os transistores adotados na modalidade da presente descrição são transistores de filme fino como um exemplo. Um eletrodo de fonte e um eletrodo de dreno do transistor aqui adotado podem ser simétricos em estrutura, de modo que o eletrodo de fonte e o eletrodo de dreno do transistor são indistinguíveis em estrutura. Na modalidade da presente descrição, de modo a distinguir dois terminais do transistor exceto o eletrodo de porta, um terminal está diretamente descrito como o primeiro terminal e o outro terminal está diretamente descrito como segundo terminal.

[0063] Por exemplo, em um exemplo, o primeiro até o décimo transistores T1-T10 são transistores do tipo P, e o material das camadas ativas dos transistores do tipo P pode ser polissilício de baixa temperatura (LTPS) ou outro material adequado. Por exemplo, em outro exemplo, o primeiro até o nono transistores T1-T9 são transistores do tipo P, e o décimo transistor T10 é um transistor do tipo N. Neste caso, o material das camadas ativas do primeiro até o nono transistores T1- T9 pode ser LTPS ou outro material adequado, e o material da camada ativa do décimo transistor T10 pode ser óxido, por exemplo, o material da camada ativa do décimo transistor T10 pode ser óxido metálico ou óxido policristalino de baixa temperatura (LTPO). O décimo transistor T10 adota um transistor do tipo N, tem uma pequena fuga de corrente, e pode ser implementado de tecnologia de óxido policristalino de baixa temperatura (LTPO).

[0064] Por exemplo, o nono transistor T9 e o décimo transistor T10 podem adotar TFTs de porta dupla de modo a adicionalmente reduzir a corrente de fuga. É claro, e o nono transistor T9 e o décimo transistor T10 não estão limitados a este caso, nas modalidades da presente descrição, os transistores podem adotar TFTs de porta dupla e podem também adotar outros tipos de transistores.

[0065] Na modalidade da presente descrição estão descritos tomando o caso onde todos os transistores são transistores do tipo P como um exemplo. Neste caso, o primeiro terminal do transistor é um eletrodo de fonte; e o segundo terminal é um eletrodo de dreno. Deve ser notado que a presente descrição inclui mas não está limitada a isto. Por exemplo, um ou mais transistores na unidade de registro de deslocamento 10 provida pela modalidade da presente descrição podem também adotar o transistor do tipo N. Neste caso, o primeiro terminal do transistor é um eletrodo de dreno; e o segundo terminal é um eletrodo de fonte. É somente necessário correspondentemente conectar os terminais dos transistores de um tipo selecionado com referência às conexões dos terminais de transistores correspondentes na modalidade da presente descrição, e substituir um sinal de alta voltagem correspondente por um sinal de baixa voltagem ou substituir um sinal de baixa voltagem correspondente por um sinal de alta voltagem. Quando um transistor do tipo N é adotado, IGZO pode ser adotado como a camada ativa do TFT. Comparado com o caso onde LTPS ou silício amorfo (tal como silício amorfo hidrogenado) é tomado como a camada ativa do TFT, o tamanho do transistor pode ser efetivamente reduzido e a corrente de fuga pode ser evitada.

[0066] A figura 5 é um diagrama de tempo de sinal da unidade de registro de deslocamento provida por algumas modalidades da presente descrição. Uma descrição é dada abaixo do princípio de funcionamento da unidade de registro de deslocamento 10 como ilustrado na Figura 3 com referência ao diagrama de tempo de sinal como ilustrado na Figura 5, e uma descrição é aqui dada tomando o caso onde os transistores são transistores do tipo P como um exemplo, mas a modalidade da presente descrição não está limitada a isto.

[0067] Como ilustrado na Figura 5, o tempo de sinal inclui quatro períodos: um período de entrada 1, um período de saída 2, um período de reinicialização 3 e um período de espera de reinicialização 4. A Figura 5 ilustra as formas de onda de tempo dos sinais em cada período.

[0068] Deve ser notado que as Figuras 6A a 6D são respectivamente diagramas esquemáticos quando a unidade de registro de deslocamento 10 como ilustrado na Figura 3 está nos quatro períodos acima mencionados. A Figura 6A é um diagrama esquemático quando a unidade de registro de deslocamento 10 como ilustrado na Figura 3 está no período de entrada 1. A Figura 6B é um diagrama esquemático quando a unidade de registro de deslocamento 10 como ilustrado na Figura 3 está no período de saída 2. A Figura 6C é um diagrama esquemático quando a unidade de registro de deslocamento 10 como ilustrado na Figura 3 está no período de reinicialização 3. A Figura 6D é um diagrama esquemático quando a unidade de registro de deslocamento 10 como ilustrado na Figura 3 está no período de espera de reinicialização 4.

[0069] Além disso, todos os transistores marcados por linhas tracejadas nas Figuras 6A-6D indicam que os transistores marcados por linhas tracejadas estão no estado desligado em período(s) correspondente(s), e linhas tracejadas com setas nas Figuras 6A-6D representam a direção da corrente na unidade de registro de deslocamento em período(s) correspondente(s). Uma descrição é dada tomando o caso onde os transistores como ilustrado nas Figuras 6A a 6D são transistores do tipo P como um exemplo, isto é, os transistores são ligados quando os eletrodos de porta dos transistores são aplicados com um nível elétrico ligado (um nível elétrico válido, o qual é um baixo nível elétrico aqui) e os transistores são desligados quando os eletrodos de porta do transistores são aplicados com um nível elétrico desligado (um nível elétrico inválido, o qual é um alto nível elétrico aqui). As seguintes modalidades são as mesmas neste aspecto, de modo que nenhuma descrição adicional será dada aqui.

[0070] No período de entrada 1, no período de reinicialização 3 e no período de espera de reinicialização 4, o terminal de saída Output emite altos níveis elétricos; e no período de saída 2, o terminal de saída Output emite um alto nível elétrico inicialmente e então emite um baixo nível elétrico. Assim, a unidade de registro de deslocamento provida pela modalidade da presente descrição pode realizar uma função de registro de deslocamento.

[0071] No período de entrada 1, como ilustrado nas Figuras 5 e 6A,

o segundo sinal de relógio está em um baixo nível elétrico, de modo que o quinto transistor T5 é ligado. O décimo transistor T10 é ligado pelo baixo nível elétrico do primeiro sinal de voltagem. O sinal de entrada do terminal de entrada Input é escrito no primeiro nó N1, e neste caso, o primeiro nó N1 está em um baixo nível elétrico. O sexto transistor T6 é ligado pelo baixo nível elétrico do primeiro nó N1, e o primeiro sinal de relógio é emitido para o terminal de saída Output. O oitavo transistor T8 é ligado pelo baixo nível elétrico do segundo sinal de relógio, de modo a escrever o primeiro sinal de voltagem no segundo nó N2. O nono transistor T9 é ligado pelo baixo nível elétrico do terceiro nó N3, de modo a escrever o segundo sinal de relógio no segundo nó N2. Neste caso, tanto o segundo sinal de relógio quanto o primeiro sinal de voltagem estão em um baixo nível elétrico, de modo que o segundo nó N2 está em um baixo nível elétrico. O sétimo transistor T7 é ligado pelo baixo nível elétrico do segundo nó N2, de modo a emitir o segundo sinal de voltagem para o terminal de saída Output. O primeiro transistor T1 é ligado pelo baixo nível elétrico do segundo nó N2, de modo a escrever o primeiro sinal de relógio no eletrodo de porta do segundo transistor T2. O segundo transistor T2 é desligado pelo alto nível elétrico do primeiro sinal de relógio.

[0072] Como ilustrado na Figura 6A, no período de entrada 1, um percurso de saída (como ilustrado pelas linhas tracejadas com setas na Figura 6A) é formado, e o terminal de saída Output emite um alto nível elétrico (neste caso, tanto o primeiro sinal de relógio quanto o segundo sinal de relógio estão em um alto nível elétrico).

[0073] No período inicial do período de saída 2, como ilustrado nas Figuras 5 e 6B, o segundo sinal de relógio é mudado com antecedência (mudado para um alto nível elétrico com antecedência) se comparado com o primeiro sinal de relógio, e tanto o quinto transistor T5 quanto o oitavo transistor T8 são desligados pelo alto nível elétrico do segundo sinal de relógio. O terceiro nó N3 mantém o potencial (baixo nível elétrico) no período anterior, e o nono transistor T9 mantém o estado ligado. O segundo sinal de relógio aumenta o nível elétrico do segundo nó N2, de modo a desligar o sétimo transistor T7. O primeiro transistor T1 e o segundo transistor T2 são também desligados sob a ação de alto nível elétrico do segundo nó N2. O primeiro nó N1 mantém o potencial (baixo nível elétrico) no período anterior; o sexto transistor T6 mantém o estado ligado; o primeiro sinal de relógio é emitido para o terminal de saída Output; e o terminal de saída Output emite um alto nível elétrico (neste caso, o primeiro sinal de relógio está em um alto nível elétrico).

[0074] Por exemplo, como para cada período de pulso do primeiro sinal de relógio e do segundo sinal de relógio (incluindo um alto sinal de nível elétrico e um baixo sinal de nível elétrico), a duração do alto sinal de nível elétrico é desigual para a duração do baixo sinal de nível elétrico, de modo que o segundo sinal de relógio pode ser mudado com antecedência se comparado com o primeiro sinal de relógio ou o primeiro sinal de relógio pode ser mudado com antecedência se comparado com o segundo sinal de relógio. Por exemplo, como para o primeiro sinal de relógio e o segundo sinal de relógio, a duração do alto sinal de nível elétrico é maior do que a duração do baixo sinal de nível elétrico.

[0075] Quando o primeiro sinal de relógio é mudado para um baixo nível elétrico, isto é, em outros períodos do período de saída 2 (a saber no período após o período inicial do período de saída 2 e antes do período de reinicialização 3), o terminal de saída Output emite um baixo sinal de nível elétrico. Dois eletrodos do primeiro capacitor C1 são respectivamente conectados com o primeiro nó N1 e o terminal de saída Output. Neste caso, o primeiro nó N1 está no estado flutuante porque o quinto transistor T5 e o segundo transistor T2 são desligados. Devido ao efeito de autoinicialização do primeiro capacitor C1, o nível elétrico do primeiro nó N1 pode ser adicionalmente reduzido juntamente com a redução do nível elétrico do sinal de saída do terminal de saída Output. Após o nível elétrico do primeiro nó N1 ser adicionalmente reduzido, o nível elétrico pode ser mais baixo do que o primeiro sinal de voltagem, de modo a desligar o décimo transistor T10. Esta disposição pode desconectar o primeiro nó N1 e o terceiro nó N3 no período de saída 2 para reduzir a fuga do primeiro nó N1 e então aperfeiçoar a estabilidade do sinal de saída do terminal de saída Output. Isto quer dizer, a unidade de registro de deslocamento provida por algumas modalidades da presente descrição pode aperfeiçoar a estabilidade do sinal (por exemplo, aperfeiçoando a estabilidade do baixo sinal de nível elétrico) emitido no período de saída de nível elétrico válido (por exemplo, o período para emitir o baixo nível elétrico no período de saída 2). Por exemplo, o quinto transistor T5 e o décimo transistor T10 podem também adotar uma estrutura de porta dupla para reduzir a fuga do primeiro nó N1, de modo a adicionalmente aperfeiçoar a estabilidade do sinal emitido no período de saída de nível elétrico válido.

[0076] Por exemplo, o segundo sinal de relógio é mudado com antecedência (mudado para um alto nível elétrico com antecedência) se comparado com o primeiro sinal de relógio, e o tempo de avanço Δt é aproximadamente 5% a 25% do tempo válido do alto nível elétrico do primeiro sinal de relógio ou do segundo sinal de relógio, e para outro exemplo, 10% a 20% do tempo válido do alto nível elétrico do primeiro sinal de relógio ou do segundo sinal de relógio. É claro, o tempo de avanço Δt não está limitado a estes casos, e o tempo de avanço Δt pode também ser determinado de acordo com demandas reais, e nenhuma limitação será dada aqui na modalidade da presente descrição.

[0077] Como ilustrado na Figura 6B, um percurso de saída (como ilustrado por linhas tracejadas com setas nas Figura 6B) está formado no período de saída 2; no período inicial do período de saída 2, o terminal de saída Output emite um alto nível elétrico (neste caso, o primeiro sinal de relógio está em um alto nível elétrico); e em outros períodos do período de saída 2 exceto o período inicial (a saber o período após o período inicial do período de saída 2 e antes do período de reinicialização 3), o terminal de saída Output emite um baixo nível elétrico (neste caso, o primeiro sinal de relógio está em um baixo nível elétrico).

[0078] No período de reinicialização 3, como ilustrado nas Figuras 5 e 6C, o primeiro sinal de relógio é mudado com antecedência (mudado para um alto nível elétrico com antecedência) se comparado com o segundo sinal de relógio, e o sinal de saída do terminal de saída Output é mudado para um alto nível elétrico. Similarmente, devido ao efeito de autoinicialização do primeiro capacitor C1, o nível elétrico do primeiro nó N1 é também correspondentemente mudado, de modo a ligar o décimo transistor T10 e eletricamente conectar o primeiro nó N1 e o terceiro nó N3. Por exemplo, o primeiro sinal de relógio é mudado com antecedência (mudado para um alto nível elétrico com antecedência) se comparado com o segundo sinal de relógio, e o tempo de avanço Δt é o mesmo que o tempo de avanço como acima descrito.

[0079] Quando o segundo sinal de relógio é mudado para um baixo nível elétrico, o oitavo transistor T8 é ligado; o primeiro sinal de voltagem diminui o nível elétrico do segundo nó N2; o sétimo transistor T7 é ligado pelo baixo nível elétrico do segundo nó N2; o segundo sinal de voltagem é emitido para o terminal de saída Output; e o sinal de saída do terminal de saída Output ainda mantém um alto nível elétrico. O quinto transistor T5 é ligado pelo baixo nível elétrico do segundo sinal de relógio, e o sinal de entrada aumenta o nível elétrico no terceiro nó N3 e no primeiro nó N1, de modo a desligar o sexto transistor T6. Neste caso, o primeiro transistor T1 é ligado pelo baixo nível elétrico no segundo nó N2; o segundo transistor T2 é desligado pelo alto nível elétrico do primeiro sinal de relógio; e o nono transistor T9 é desligado pelo alto nível elétrico no terceiro nó N3.

[0080] Como ilustrado na Figura 6C, no período de reinicialização 3, um percurso de reinicialização (como ilustrado por linhas tracejadas com setas nas Figura 6C) é formado, e o terminal de saída Output emite um alto nível elétrico.

[0081] No período de espera de reinicialização 4, como ilustrado nas Figuras 5 e 6D, o segundo sinal de relógio está em um alto nível elétrico, de modo a desligar o quinto transistor T5 e o oitavo transistor T8. O segundo nó N2 mantém o potencial (baixo nível elétrico) do período anterior, de modo que o sétimo transistor T7 mantém o estado ligado, e o sinal de saída do terminal de saída Output está ainda em um alto nível elétrico. O terceiro nó N3 mantém o potencial (alto nível elétrico) do período anterior, e o nono transistor T9 é desligado pelo alto nível elétrico no terceiro nó N3. O primeiro transistor T1 é ligado pelo baixo nível elétrico no segundo nó N2.

[0082] Quando o primeiro sinal de relógio é mudado para um baixo nível elétrico, o segundo transistor T2 é ligado, de modo a aplicar o segundo sinal de voltagem no terceiro nó N3 e o primeiro nó N1 para carregar o primeiro nó N1. O sexto transistor T6 é desligado pelo alto nível elétrico do primeiro nó N1. Nos períodos subsequentes, sempre que o primeiro sinal de relógio está em um baixo nível elétrico, o segundo transistor T2 é ligado, e o primeiro nó N1 é carregado. Pela adoção destas disposições, o primeiro nó N1 pode ser intermitentemente carregado para assegurar que o sexto transistor T6 seja desligado e então aperfeiçoar a estabilidade do sinal de saída do terminal de saída Output. Por exemplo, a unidade de registro de deslocamento provida por algumas modalidades da presente descrição pode aperfeiçoar a estabilidade do sinal emitido no período de espera de reinicialização (por exemplo, aperfeiçoando a estabilidade do alto sinal de nível elétrico), e então pode prolongar o tempo de saída estável do, por exemplo, alto sinal de nível elétrico.

[0083] Como ilustrado na Figura 6D, no período de espera de reinicialização 4, um percurso de reinicialização e um percurso para carregar o primeiro nó N1(como ilustrado por linha tracejada com seta na Figura 6D) são formados; o terminal de saída Output continua emitindo um alto nível elétrico; e o primeiro nó N1 é carregado para assegurar que o sexto transistor T6 seja desligado.

[0084] A Figura 7 é um diagrama de circuito, que corresponde ao período de espera de reinicialização na Figura 5, da unidade de registro de deslocamento como ilustrado na Figura 4. Uma descrição será dada abaixo para o princípio de funcionamento da unidade de registro de deslocamento 10 como ilustrado na Figura 4 com referência ao diagrama de tempo de sinal como ilustrado na Figura 5, e uma descrição é aqui dada tomando o caso onde os transistores são transistores do tipo P como um exemplo, mas a modalidade da presente descrição não está limitada a isto.

[0085] Além disso, todos os transistores marcados por linhas tracejadas na Figura 7 indicam que os transistores marcados por linhas tracejadas estão no estado desligado em período(s) correspondente(s), e as linhas tracejadas com setas nas Figura 7 representam a direção da corrente na unidade de registro de deslocamento em período(s) correspondente(s). Uma descrição é dada tomando o caso onde os transistores como ilustrado na Figura 7 são todos transistores do tipo P como um exemplo, isto é, os transistores são ligados quando os eletrodos de porta dos transistores são aplicados com um nível elétrico ligado (um nível elétrico válido, o qual é um baixo nível elétrico aqui) e os transistores são desligados quando os eletrodos de porta dos transistores são aplicados com um nível elétrico desligado (um nível elétrico inválido, o qual é um alto nível elétrico aqui). As seguintes modalidades são as mesmas neste aspecto, de modo que nenhuma descrição adicional será dada aqui.

[0086] Como ilustrado na Figura 5, o tempo de sinal inclui quatro períodos: um período de entrada 1, um período de saída 2, um período de reinicialização 3 e um período de espera de reinicialização 4. A Figura 5 ilustra as formas de onda de tempo dos sinais em cada período.

[0087] No período de entrada 1, no período de saída 2 e no período de reinicialização 3, como o nível elétrico do primeiro sinal de relógio e do segundo nó N2 não é um baixo nível elétrico ao mesmo tempo, o terceiro transistor T3 e o quarto transistor T4 não podem ser simultaneamente ligados, de modo que o segundo sinal de voltagem do segundo terminal de voltagem VGH não pode ser aplicado ao terceiro nó N3. No período de entrada 1, no período de saída 2 e no período de reinicialização 3, o princípio de funcionamento da unidade de registro de deslocamento 10 é similar ao princípio de funcionamento da unidade de registro de deslocamento 10 como ilustrado na Figura 3, de modo que nenhuma descrição adicional será dada aqui.

[0088] No período de espera de reinicialização 4, como ilustrado nas Figuras 5 e 7, o segundo sinal de relógio está em um alto nível elétrico, de modo a desligar o quinto transistor T5 e o oitavo transistor T8. O segundo nó N2 mantém o potencial (baixo nível elétrico) do período anterior, de modo que o sétimo transistor T7 mantém o estado ligado, e o sinal de saída do terminal de saída Output está ainda em um alto nível elétrico. O terceiro nó N3 mantém o potencial (alto nível elétrico) do período anterior, e o nono transistor T9 é desligado pelo alto nível elétrico no terceiro nó N3. O terceiro transistor T3 é ligado pelo baixo nível elétrico no segundo nó N2.

[0089] Quando o primeiro sinal de relógio é mudado para um baixo nível elétrico, o quarto transistor T4 é ligado, de modo a aplicar o segundo sinal de voltagem no terceiro nó N3 e o primeiro nó N1 para carregar o primeiro nó N1. O sexto transistor T6 é desligado pelo alto nível elétrico do primeiro nó N1. Nos períodos subsequentes, sempre que o primeiro sinal de relógio está em um baixo nível elétrico, o quarto transistor T4 é ligado, e o primeiro nó N1 é carregado. Pela adoção destas disposições, o primeiro nó N1 pode ser intermitentemente carregado para assegurar que o sexto transistor T6 seja desligado e então aperfeiçoar a estabilidade do sinal de saída do terminal de saída Output.

[0090] Como ilustrado na Figura 7, no período de espera de reinicialização 4, um percurso de reinicialização e um percurso para carregar o primeiro nó N1 (como ilustrado por linhas tracejadas com setas nas Figura 7) são formados; o terminal de saída Output continua emitindo um nível elétrico; e o primeiro nó N1 é carregado para assegurar que o sexto transistor T6 seja desligado.

[0091] Pelo menos uma modalidade da presente descrição ainda provê uma unidade de registro de deslocamento, a qual compreende o décimo primeiro até o décimo oitavo transistores, um terceiro capacitor e um quarto capacitor. A unidade de registro de deslocamento pode aperfeiçoar a estabilidade do sinal de saída, impedir o sinal de saída de ser interferido por outros sinais, e aperfeiçoar a qualidade de exibição.

[0092] A Figura 8 é um diagrama de circuito da unidade de registro de deslocamento provida por algumas modalidades da presente descrição. Como ilustrado na Figura 8, a unidade de registro de deslocamento 10 inclui um décimo primeiro até décimo oitavo transistores T11-T18, um terceiro capacitor C3 e um quarto capacitor C4.

[0093] Um eletrodo de porta do décimo primeiro transistor T11 está configurado para ser conectado com um primeiro nó N1; um primeiro terminal do décimo primeiro transistor T11 está configurado para ser conectado com uma primeira linha de sinal de relógio CLK1 para receber um primeiro sinal de relógio; e um segundo terminal do décimo primeiro transistor T11 está configurado para ser conectado com um terminal de saída Output. Um primeiro eletrodo do terceiro capacitor C3 está configurado para ser conectado com o eletrodo de porta (o primeiro nó N1) do décimo primeiro transistor T11, e um segundo eletrodo do terceiro capacitor C3 está configurado para ser conectado com o segundo terminal (o terminal de saída Output) do décimo primeiro transistor T11.

[0094] Um eletrodo de porta do décimo segundo transistor T12 está configurado para ser conectado com um primeiro terminal de voltagem VGL para receber um primeiro sinal de voltagem; o décimo segundo transistor T12 ainda inclui um primeiro terminal e um segundo terminal; e o segundo terminal do décimo segundo transistor T12 está configurado para ser conectado com o primeiro nó N1. Um eletrodo de porta do décimo terceiro transistor T13 está configurado para ser conectado com uma segunda linha de sinal de relógio CLK2 para receber um segundo sinal de relógio; um primeiro terminal do décimo terceiro transistor T13 está configurado para ser conectado com um terminal de entrada Input para receber um sinal de entrada; e um segundo terminal do décimo terceiro transistor T13 está configurado para ser conectado com o primeiro terminal do décimo segundo transistor T12.

[0095] Um eletrodo de porta do décimo quarto transistor T14 está configurado para ser conectado com o segundo nó N2; um primeiro terminal do décimo quarto transistor T14 está configurado para ser conectado com o segundo terminal de voltagem VGH para receber um segundo sinal de voltagem; e um segundo terminal do décimo quarto transistor T14 está configurado para ser conectado com o segundo terminal (o terminal de saída Output) do décimo primeiro transistor T11. Um primeiro eletrodo do quarto capacitor C4 está configurado para ser conectado com o eletrodo de porta (o segundo nó N2) do décimo quarto transistor T14, e um segundo eletrodo do quarto capacitor C4 está configurado para ser conectado com o primeiro terminal (o segundo terminal de voltagem VGH) do décimo quarto transistor T14.

[0096] Um eletrodo de porta do décimo quinto transistor T15 está configurado para ser conectado com o segundo nó N2, e um primeiro terminal do décimo quinto transistor T15 está configurado para ser conectado com a primeira linha de sinal de relógio CLK1 para receber o primeiro sinal de relógio. Um eletrodo de porta do décimo sexto transistor T16 está configurado para ser conectado com o segundo terminal do décimo quinto transistor T15; um primeiro terminal do décimo sexto transistor T16 está configurado para ser conectado com o segundo terminal de voltagem VGH para receber o segundo sinal de voltagem; e um segundo terminal do décimo sexto transistor T16 está configurado para ser conectado com o primeiro terminal do décimo segundo transistor T12.

[0097] Um eletrodo de porta do décimo sétimo transistor T17 está configurado para ser conectado com a segunda linha de sinal de relógio CLK2 para receber o segundo sinal de relógio; um primeiro terminal do décimo sétimo transistor T17 está configurado para ser conectado com o primeiro terminal de voltagem VGL para receber o primeiro sinal de voltagem; e um segundo terminal do décimo sétimo transistor T17 está configurado para ser conectado com o segundo nó N2. Um eletrodo de porta do décimo oitavo transistor T18 está configurado para ser conectado com o segundo terminal do décimo terceiro transistor T13; um primeiro terminal do décimo oitavo transistor T18 está configurado para ser conectado com a segunda linha de sinal de relógio CLK2 para receber o segundo sinal de relógio; e um segundo terminal do décimo oitavo transistor T18 está configurado para ser conectado com o segundo nó N2.

[0098] O princípio de funcionamento da unidade de registro de deslocamento 10 é similar ao princípio de funcionamento da unidade de registro de deslocamento como descrito na Figura 5 e nas Figuras 6A- 6D, de modo que nenhuma descrição adicional será dada aqui.

[0099] Pelo menos uma modalidade da presente descrição ainda provê uma unidade de registro de deslocamento, a qual compreende um décimo nono até o vigésimo sexto transistores, um quinto capacitor e um sexto capacitor. A unidade de registro de deslocamento pode aperfeiçoar a estabilidade do sinal de saída, impedir o sinal de saída de ser interferido por outros sinais, e aperfeiçoar a qualidade de exibição.

[0100] A Figura 9 é um diagrama de circuito de outra unidade de registro de deslocamento provida por algumas modalidades da presente descrição. Como ilustrado na Figura 9, a unidade de registro de deslocamento 10 compreende um décimo nono até o vigésimo sexto transistores T19-T26, um quinto capacitor C5 e um sexto capacitor C6.

[0101] Um eletrodo de porta do décimo nono transistor T19 está configurado para ser conectado com um primeiro nó N1; um primeiro terminal do décimo nono transistor T19 está configurado para ser conectado com uma primeira linha de sinal de relógio CLK1 para receber um primeiro sinal de relógio; e um segundo terminal do décimo nono transistor T19 está configurado para ser conectado com um terminal de saída Output. Um primeiro eletrodo do quinto capacitor C5 está configurado para ser conectado com o eletrodo de porta (o primeiro nó N1) do décimo nono transistor T19, e um segundo eletrodo do quinto capacitor C5 está configurado para ser conectado com o segundo terminal (o terminal de saída Output) do décimo nono transistor T19.

[0102] Um eletrodo de porta do vigésimo transistor T20 está configurado para ser conectado com um primeiro terminal de voltagem VGL para receber um primeiro sinal de voltagem; o vigésimo transistor T20 ainda inclui um primeiro terminal e um segundo terminal; e o segundo terminal do vigésimo transistor T20 está configurado para ser conectado com o primeiro nó N1. Um eletrodo de porta do vigésimo primeiro transistor T21 está configurado para ser conectado com uma segunda linha de sinal de relógio CLK2 para receber um segundo sinal de relógio; um primeiro terminal do vigésimo primeiro transistor T21 está configurado para ser conectado com um terminal de entrada Input para receber um sinal de entrada; e um segundo terminal do vigésimo primeiro transistor T21 está configurado para ser conectado com o primeiro terminal do vigésimo transistor T20.

[0103] Um eletrodo de porta do vigésimo segundo transistor T22 está configurado para ser conectado com um segundo nó N2; um primeiro terminal do vigésimo segundo transistor T22 está configurado para ser conectado com um segundo terminal de voltagem VGH para receber um segundo sinal de voltagem; e um segundo terminal do vigésimo segundo transistor T22 está configurado para ser conectado com o segundo terminal (o terminal de saída Output) do décimo nono transistor T19. Um primeiro eletrodo do sexto capacitor C6 está configurado para ser conectado com o eletrodo de porta (o segundo nó N2) do vigésimo segundo transistor T22, e um segundo eletrodo do sexto capacitor C6 está configurado para ser conectado com o primeiro terminal (o segundo terminal de voltagem VGH) do vigésimo segundo transistor T22.

[0104] Um eletrodo de porta do vigésimo terceiro transistor T23 está configurado para ser conectado com o segundo nó N2, e um primeiro terminal do vigésimo terceiro transistor T23 está configurado para ser conectado com o segundo terminal de voltagem VGH para receber o segundo sinal de voltagem. Um eletrodo de porta do vigésimo quarto transistor T24 está configurado para ser conectado com a primeira linha de sinal de relógio CLK1 para receber o primeiro sinal de relógio; um primeiro terminal do vigésimo quarto transistor T24 está configurado para ser conectado com o segundo terminal do vigésimo terceiro transistor T23; e um segundo terminal do vigésimo quarto transistor T24 está configurado para ser conectado com o primeiro terminal do vigésimo transistor T20.

[0105] Um eletrodo de porta do vigésimo quinto transistor T25 está configurado para ser conectado com a segunda linha de sinal de relógio CLK2 para receber o segundo sinal de relógio; um primeiro terminal do vigésimo quinto transistor T25 está configurado para ser conectado com o primeiro terminal de voltagem VGL para receber o primeiro sinal de voltagem; e um segundo terminal do vigésimo quinto transistor T25 está configurado para ser conectado com o segundo nó N2. Um eletrodo de porta do vigésimo sexto transistor T26 está configurado para ser conectado com o segundo terminal do vigésimo primeiro transistor T21; um primeiro terminal do vigésimo sexto transistor T26 está configurado para ser conectado com a segunda linha de sinal de relógio CLK2 para receber o segundo sinal de relógio; e um segundo terminal do vigésimo sexto transistor T26 está configurado para ser conectado com o segundo nó N2.

[0106] O princípio de funcionamento da unidade de registro de deslocamento 10 é similar ao princípio de funcionamento da unidade de registro de deslocamento como descrito na Figura 8. Nenhuma descrição adicional será dada aqui.

[0107] Pelo menos uma modalidade da presente descrição ainda provê um circuito de acionamento de porta, o qual compreende uma pluralidade de unidades de registro de deslocamento em cascata. A pluralidade de unidades de registro de deslocamento em cascata inclui P primeiras unidades de registro de deslocamento. As primeiras unidades de registro de deslocamento cada uma adota a unidade de registro de deslocamento provida por qualquer modalidade da presente descrição, e P é um inteiro maior do que um. O circuito de acionamento de porta pode aperfeiçoar a estabilidade do sinal de saída, impedir o sinal de saída de ser interferido por outros sinais, e aperfeiçoar a qualidade de exibição.

[0108] A Figura 10 é um diagrama de bloco esquemático de um circuito de acionamento de porta provido por algumas modalidades da presente descrição. Como ilustrado na Figura 10, o circuito de acionamento de porta 20 compreende uma pluralidade de unidades de registro de deslocamento em cascata (SRn, SRn+1, SRn+2, SRn+3, etc.). O número da pluralidade de unidades de registro de deslocamento não está limitado e pode ser determinado de acordo com demandas reais. Por exemplo, a pluralidade de unidades de registro de deslocamento inclui P primeiras unidades de registro de deslocamento, e P é um inteiro maior do que um. Por exemplo, como para um dispositivo de display com a resolução de 640×480, P pode ser igual a 480, e correspondentemente, como para um dispositivo de display com a resolução de 1920×1440, P pode ser igual a 1440. Por exemplo, as primeiras unidades de registro de deslocamento cada uma adota a unidade de registro de deslocamento 10 provida por qualquer modalidade da presente descrição. Isto quer dizer, no circuito de acionamento de porta 20, parte ou todas das unidades de registro de deslocamento pode adotar a unidade de registro de deslocamento 10 provida por qualquer modalidade da presente descrição. O circuito de acionamento de porta 20 pode ser diretamente integrado no substrato de rede de um dispositivo de display para realizar uma função de acionamento de escaneamento progressivo pela adoção do mesmo processo de fabricação que os TFTs.

[0109] Por exemplo, a pluralidade de unidades de registro de deslocamento é respectivamente provida com um terminal de entrada Input e um terminal de saída Output. Por exemplo, exceto o último estágio, o terminal de saída Output da unidade de registro de deslocamento de cada estágio está conectado com o terminal de entrada Input da unidade de registro de deslocamento do próximo estágio. Por exemplo, o terminal de entrada Input da unidade de registro de deslocamento do primeiro estágio está configurado para receber um sinal de disparo STV.

[0110] Por exemplo, o circuito de acionamento de porta 20 ainda compreende um primeiro relógio de sistema CLK_A e um segundo relógio de sistema CLK_B de modo a ser conectado com a primeira linha de sinal de relógio CLK1 e a segunda linha de sinal de relógio CLK2 de cada unidade de registro de deslocamento. Por exemplo, quando a primeira linha de sinal de relógio CLK1 da unidade de registro de deslocamento de um certo estágio (por exemplo, SRn) está conectada com o primeiro relógio de sistema CLK_A e a segunda linha de sinal de relógio CLK2 da unidade de registro de deslocamento de um certo estágio (por exemplo, SRn) está conectada com o segundo relógio de sistema CLK_B, a segunda linha de sinal de relógio CLK2 da unidade de registro de deslocamento do próximo estágio (por exemplo, SRn+1) está conectada com o primeiro relógio de sistema CLK_A e a primeira linha de sinal de relógio CLK1 da unidade de registro de deslocamento do próximo estágio (por exemplo, SRn+1) está conectada com o segundo relógio de sistema CLK_B. O modo de conexão das subsequentes unidades de registro de deslocamento e do primeiro relógio de sistema CLK_A e do segundo relógio de sistema CLK_B é similar a isto, de modo a assegurar que os sinais de saída dos terminais de saída Output das unidades de registro de deslocamento sejam deslocados e conectados uns nos outros no tempo. Por exemplo, o circuito de acionamento de porta 20 ainda compreende um controlador de tempo. O controlador de tempo está, por exemplo, configurado para prover o primeiro sinal de relógio de sistema e o segundo sinal de relógio de sistema para as unidades de registro de deslocamento, e pode também estar configurado para prover o sinal de disparo STV.

[0111] Por exemplo, quando o circuito de acionamento de porta 20 é adotado para acionar um painel de display, o circuito de acionamento de porta 20 pode estar disposto sobre um lado do painel de display. Por exemplo, o painel de display inclui uma pluralidade de filas de linhas de porta, e os terminais de saída Output das unidades de registro de deslocamento no circuito de acionamento de porta 20 podem estar configurados para serem sequencialmente conectados com a pluralidade de filas de linhas de porta para emitir sinais de escaneamento de porta. É claro, os circuitos de acionamento de porta 20 podem também estar respectivamente dispostos sobre dois lados do painel de display para realizar um acionamento de lado duplo. Nenhuma limitação será dada ao modo de disposição do circuito de acionamento de porta 20 na modalidade da presente descrição. Por exemplo, um circuito de acionamento de porta 20 pode estar disposto sobre um lado do painel de display para acionar filas ímpares de linhas de porta e o outro circuito de acionamento de porta 20 pode estar disposto sobre o outro lado do painel de display para acionar filas pares de linhas de porta.

[0112] Pelo menos uma modalidade da presente descrição ainda provê um dispositivo de display, o qual compreende o circuito de acionamento de porta provido por qualquer modalidade da presente descrição. O sinal de saída do circuito de acionamento de porta no dispositivo de display tem boa estabilidade; o sinal de saída pode não ser facilmente interferido por outros sinais; e uma boa qualidade de exibição pode ser conseguida.

[0113] A Figura 11 é um diagrama de bloco esquemático de um dispositivo de display provido por algumas modalidades da presente descrição. Como ilustrado na Figura 11, o dispositivo de display 30 compreende um circuito de acionamento de porta 20 o qual é o circuito de acionamento de porta provido por qualquer modalidade da presente descrição. Por exemplo, o dispositivo de display 30 pode ser qualquer produto ou qualquer componente que tem uma função de display tal como um painel de cristal líquido, uma TV de cristal líquido, um display, um painel de diodo de emissão de luz orgânico (OLED), uma TV de OLED, um dispositivo de display de e-jornal, um telefone móvel, um PC tablet, um computador notebook, um álbum digital ou um navegador. Nenhuma limitação será dada aqui na modalidade da presente descrição. Os efeitos técnicos do dispositivo de display 30 podem se referir à descrição correspondente sobre a unidade de registro de deslocamento 10 e o circuito de acionamento de porta 20 provido pela modalidade acima mencionada, de modo que nenhuma descrição adicional será dada aqui.

[0114] A Figura 12 é um diagrama de bloco esquemático de outro dispositivo de display provido por algumas modalidades da presente descrição. Como ilustrado na Figura 12, o dispositivo de display 30 compreende um painel de display 3000, um acionador de porta 3010, um controlador de tempo 3020 e um acionador de dados 3030. O painel de display 3000 inclui uma pluralidade de unidades de pixel P definida pela interseção de uma pluralidade de linhas de escaneamento GL e uma pluralidade de linhas de dados DL. O acionador de porta 3010 está configurado para acionar a pluralidade de linhas de escaneamento GL. O acionador de dados 3030 está configurado para acionar uma pluralidade de linhas de dados DL. O controlador de tempo 3020 está configurado para processar dados de imagem RGB inseridos de fora do dispositivo de display 30, prover dados de imagem RGB processados para o acionador de dados 3030, emitir um sinal de controle de porta GCS para o acionador de porta 3010 e emitir um sinal de controle de dados DCS para o acionador de dados 3030, de modo a controlar o acionador de porta 3010 e o acionador de dados 3030.

[0115] Por exemplo, o acionador de porta 3010 inclui o circuito de acionamento de porta 20 provido por qualquer modalidade acima. Os terminais de saída Output da pluralidade de unidades de registro de deslocamento no circuito de acionamento de porta 20 estão correspondentemente conectados com a pluralidade de linhas de escaneamento GL; o terminal de saída Output da unidade de registro de deslocamento no N(th) estágio está também conectado com o circuito de entrada da unidade de registro de deslocamento no N+1(th) estágio para prover um sinal de entrada; e N é um inteiro maior do que zero. A pluralidade de linhas de escaneamento GL está correspondentemente conectada com as unidades de pixel P dispostas em uma pluralidade de filas. Os terminais de saída Output das unidades de registro de deslocamento no circuito de acionamento de porta 20 sequencialmente emitem sinais para a pluralidade de linhas de escaneamento GL, de modo que um escaneamento progressivo pode ser realizado com relação à pluralidade de filas de unidades de pixel P no painel de display 3000.

[0116] Por exemplo, o acionador de dados 3030 adota uma voltagem de referência gama para converter dados de imagem digital RGB inseridos do controlador de tempo 3020 em sinais de dados de acordo com a pluralidade de sinais de controle de dados DCS do controlador de tempo 3020. O acionador de dados 3030 provê os sinais de dados convertidos para a pluralidade de linhas de dados DL.

[0117] Por exemplo, o controlador de tempo 3020 está configurado para processar os dados de imagem RGB inseridos de fora, de modo a permitir que os dados de imagem processados sejam coincididos com o tamanho e a resolução do painel de display 3000, e então prover os dados de imagem processados para o acionador de dados 3030. O controlador de tempo 3020 adota sinais de sincronização (por exemplo, dot-clock DCLK, um sinal de habilitação de dados DE, um sinal de sincronização horizontal e um sinal de sincronização vertical) inseridos de fora do dispositivo de display 30 para gerar a pluralidade de sinais de controle de porta GCS e a pluralidade de sinais de controle de dados DCS. O controlador de tempo 3020 respectivamente provê os sinais de controle de porta GCS gerados e os sinais de controle de dados DCS gerados para o acionador de porta 3010 e o acionador de dados 3030 os quais estão respectivamente configurados para controlar o acionador de porta 3010 e o acionador de dados 3030.

[0118] Por exemplo, o acionador de porta 3010 e o acionador de dados 3030 podem ser implementados como chips de semicondutor. O dispositivo de display 30 pode ainda compreender outros componentes tais como um circuito de decodificação de sinal e um circuito de conversão de voltagem. Os componentes, por exemplo, podem adotar os componentes convencionais existentes, de modo que nenhuma descrição adicional será dada aqui.

[0119] Pelo menos uma modalidade da presente descrição ainda provê um método para acionar uma unidade de registro de deslocamento, o qual pode ser utilizado para acionar a unidade de registro de deslocamento 10 provida por qualquer modalidade da presente descrição. O método de acionamento pode aperfeiçoar a estabilidade do sinal de saída da unidade de registro de deslocamento 10, evitar a interferência de outros sinais, e então aperfeiçoar a qualidade de exibição do dispositivo de display que emprega a unidade de registro de deslocamento 10.

[0120] Por exemplo, o método de acionamento compreende as seguintes operações: em um período de entrada, escrever um sinal de entrada em um primeiro nó N1 para ligar um circuito de saída 200; em um período de saída, que permite o circuito de saída 200 emitir um sinal de relógio para um terminal de saída Output;

em um período de reinicialização, ligar um circuito de reinicialização 300 sob o controle do nível elétrico de um segundo nó N2 para reinicialização do terminal de saída Output; e em um período de espera de reinicialização, carregar o primeiro nó N1 para desligar o circuito de saída 200 sob o controle do nível elétrico do primeiro nó N1.

[0121] Deve ser notado que a descrição detalhada e os efeitos técnicos do método de acionamento podem se referir à descrição sobre o princípio de funcionamento da unidade de registro de deslocamento 10 provida pela modalidade da presente descrição. Nenhuma descrição adicional será dada aqui.

[0122] As seguintes declarações devem ser notadas: (1) Os desenhos acompanhantes envolvem somente a(s) estruturas(s) em conexão com a(s) modalidade(s) da presente descrição, e outra(s) estrutura(s) pode(m) ser referida(s) a projeto(s) comum(ns). (2) No caso de não conflito, as características em uma modalidade ou em diferentes modalidades podem ser combinadas.

[0123] O que está acima descrito está relacionado com as modalidades ilustrativas da descrição somente e não limitativo ao escopo da descrição; os escopos da descrição são definidos pelas reivindicações acompanhantes.

Claims

REIVINDICAÇÕES

1. Unidade de registro de deslocamento (10), caracterizada pelo fato de compreender: um circuito de entrada (100), um circuito de saída (200), um circuito de reinicialização (300), um circuito de controle (400) e um circuito de estabilização de reinicialização (500), em que o circuito de entrada (100) está configurado para escrever um sinal de entrada em um primeiro nó (N1) em resposta a um sinal de início de entrada; o circuito de saída (200) está configurado para emitir um sinal de saída preparatório para um terminal de saída sob controle de um nível elétrico do primeiro nó (N1); o circuito de reinicialização (300) está configurado para reinicializar o terminal de saída sob controle de um nível elétrico de um segundo nó (N2); o circuito de controle (400) está configurado para aplicar um primeiro sinal de voltagem no segundo nó (N2) em resposta a um sinal de controle; e o circuito de estabilização de reinicialização (500) está configurado para aplicar um segundo sinal de voltagem no primeiro nó (N1) em resposta a um sinal de estabilização de reinicialização.

2. Unidade de registro de deslocamento (10), de acordo com a reivindicação 1, caracterizada pelo fato de que o circuito de estabilização de reinicialização (500) compreende um primeiro transistor (T1) e um segundo transistor (T2), e o sinal de estabilização de reinicialização compreende um primeiro sinal de estabilização de reinicialização e um segundo sinal de estabilização de reinicialização; um eletrodo de porta do primeiro transistor (T1) está configurado para ser conectado com o segundo nó (N2) para tomar o nível elétrico do segundo nó (N2) como o primeiro sinal de estabilização de reinicialização, um primeiro terminal do primeiro transistor (T1) está configurado para ser conectado com uma primeira linha de sinal de relógio (CLK1) para receber um primeiro sinal de relógio como o segundo sinal de estabilização de reinicialização, e um segundo terminal do primeiro transistor (T1) está configurado para ser conectado com um eletrodo de porta do segundo transistor (T2); e um primeiro terminal do segundo transistor (T2) está configurado para ser conectado com um segundo terminal de voltagem (VGH) para receber o segundo sinal de voltagem, e um segundo terminal do segundo transistor (T2) está configurado para ser conectado com o primeiro nó (N1).

3. Unidade de registro de deslocamento (10), de acordo com a reivindicação 1, caracterizada pelo fato de que o circuito de estabilização de reinicialização (500) compreende um terceiro transistor (T3) e um quarto transistor (T4), e o sinal de estabilização de reinicialização compreende um primeiro sinal de estabilização de reinicialização e um segundo sinal de estabilização de reinicialização; um eletrodo de porta do terceiro transistor (T3) está configurado para ser conectado com o segundo nó (N2) para tomar o nível elétrico do segundo nó (N2) como o primeiro sinal de estabilização de reinicialização, um primeiro terminal do terceiro transistor (T3) está configurado para ser conectado com um segundo terminal de voltagem (VGH) para receber o segundo sinal de voltagem, e um segundo terminal do terceiro transistor (T3) está configurado para ser conectado com um primeiro terminal do quarto transistor (T4); e um eletrodo de porta do quarto transistor (T4) está configurado para ser conectado com uma primeira linha de sinal de relógio (CLK1) para receber um primeiro sinal de relógio como o segundo sinal de estabilização de reinicialização, e um segundo terminal do quarto transistor (T4) está configurado para ser conectado com o primeiro nó (N1).

4. Unidade de registro de deslocamento (10), de acordo com qualquer uma das reivindicações 1 a 3, caracterizada pelo fato de que o circuito de entrada (100) compreende um quinto transistor (T5); e um eletrodo de porta do quinto transistor (T5) está configurado para ser conectado com uma primeira linha de sinal de relógio (CLK2) para receber um segundo sinal de relógio como o sinal de início de entrada, um primeiro terminal do quinto transistor (T5) está configurado para ser conectado com uma linha de sinal de entrada para receber o sinal de entrada, e um segundo terminal do quinto transistor (T5) está configurado para ser conectado com o primeiro nó (N1).

5. Unidade de registro de deslocamento (10), de acordo com qualquer uma das reivindicações 1 a 4, caracterizada pelo fato de que o circuito de saída (200) compreende um sexto transistor (T6) e um primeiro capacitor (C1); um eletrodo de porta do sexto transistor (T6) está configurado para ser conectado com o primeiro nó (N1), um primeiro terminal do sexto transistor (T6) está configurado para ser conectado com uma primeira linha de sinal de relógio (CLK1) para receber um primeiro sinal de relógio como o sinal de saída preparatório, e um segundo terminal do sexto transistor (T6) é tomado como o terminal de saída; e um primeiro eletrodo do primeiro capacitor (C1) está configurado para ser conectado com o eletrodo de porta do sexto transistor (T6), e um segundo eletrodo do primeiro capacitor (C1) está configurado para ser conectado com o segundo terminal do sexto transistor (T6).

6. Unidade de registro de deslocamento (10), de acordo com qualquer uma das reivindicações 1 a 5, caracterizada pelo fato de que o circuito de reinicialização (300) compreende um sétimo transistor (T7) e um segundo capacitor (C2);

um eletrodo de porta do sétimo transistor (T7) está configurado para ser conectado com o segundo nó (N2), um primeiro terminal do sétimo transistor (T7) está configurado para ser conectado com um segundo terminal de voltagem (VGH) para receber o segundo sinal de voltagem, e um segundo terminal do sétimo transistor (T7) está configurado para ser conectado com o terminal de saída; e um primeiro eletrodo do segundo capacitor (C2) está configurado para ser conectado com o eletrodo de porta do sétimo transistor (T7), e um segundo eletrodo do segundo capacitor (C2) está configurado para ser conectado com o primeiro terminal do sétimo transistor (T7).

7. Unidade de registro de deslocamento (10), de acordo com qualquer uma das reivindicações 1 a 6, caracterizada pelo fato de que o circuito de controle (400) compreende um oitavo transistor (T8) e um nono transistor (T9), e o sinal de controle compreende um primeiro sinal de controle e um segundo sinal de controle; um eletrodo de porta do oitavo transistor (T8) está configurado para ser conectado com uma primeira linha de sinal de relógio (CLK2) para receber um segundo sinal de relógio como o primeiro sinal de controle, um primeiro terminal do oitavo transistor (T8) está configurado para ser conectado com um primeiro terminal de voltagem (VGL) para receber o primeiro sinal de voltagem, e um segundo terminal do oitavo transistor (T8) está configurado para ser conectado com o segundo nó (N2); e um eletrodo de porta do nono transistor (T9) está configurado para ser conectado com o circuito de entrada (100) para receber o sinal de entrada inserido do circuito de entrada (100) e tomar o sinal de entrada como o segundo sinal de controle, um primeiro terminal do nono transistor (T9) está configurado para ser conectado com a segunda linha de sinal de relógio (CLK2) para receber o segundo sinal de relógio, e um segundo terminal do nono transistor (T9) está configurado para ser conectado com o segundo terminal do oitavo transistor (T8).

8. Unidade de registro de deslocamento (10), de acordo com qualquer uma das reivindicações 1 a 7, caracterizado pelo fato de ainda compreender um circuito de estabilização de saída (600), em que o circuito de estabilização de saída (600) está configurado para ser ligado ou desligado, de acordo com uma mudança em um nível elétrico de um sinal emitido pelo terminal de saída, sob controle do primeiro sinal de voltagem.

9. Unidade de registro de deslocamento (10), de acordo com a reivindicação 8, caracterizada pelo fato de que o circuito de estabilização de saída (600) compreende um décimo transistor (T10); e um eletrodo de porta do décimo transistor (T10) está configurado para ser conectado com um primeiro terminal de voltagem (VGL) para receber o primeiro sinal de voltagem, um primeiro terminal do décimo transistor (T10) está configurado para ser conectado com o circuito de entrada (100) e o circuito de estabilização de reinicialização (500), e um segundo terminal do décimo transistor (T10) está configurado para ser conectado com o primeiro nó (N1).

10. Unidade de registro de deslocamento (10), de acordo com qualquer uma das reivindicações 1 a 9, caracterizada pelo fato de que os transistores são transistores do tipo P, e um material de uma camada ativa de cada um dos transistores do tipo P compreende polissilício de baixa temperatura.

11. Unidade de registro de deslocamento (10), de acordo com qualquer uma das reivindicações 1 a 8, caracterizada pelo fato de que os transistores são transistores do tipo P, e um material de uma camada ativa de cada um dos transistores do tipo P compreende polissilício de baixa temperatura;

o circuito de estabilização de saída (600) compreende um transistor de estabilização de saída, um eletrodo de porta do transistor de estabilização de saída está configurado para ser conectado com um segundo terminal de voltagem (VGH) para receber o segundo sinal de voltagem, um primeiro terminal do transistor de estabilização de saída está configurado para ser conectado com o circuito de entrada (100) e o circuito de estabilização de reinicialização (500), e um segundo terminal do transistor de estabilização de saída está configurado para ser conectado com o primeiro nó; e o transistor de estabilização de saída é um transistor do tipo N, e um material de uma camada ativa do transistor do tipo N compreende um óxido.

12. Unidade de registro de deslocamento (10), de acordo com a reivindicação 1, caracterizada pelo fato de que, quando o circuito de controle (400) compreende um nono transistor (T9) e o circuito de estabilização de saída compreende um décimo transistor (T10), o nono transistor (T9) e o décimo transistor (T10) são transistores de filme fino de porta dupla; ou quando o circuito de controle (400) compreende um nono transistor (T9) e o circuito de estabilização de saída (600) compreende um transistor de estabilização de saída, o nono transistor (T9) e o transistor de estabilização de saída são transistores de filme fino de porta dupla.

13. Unidade de registro de deslocamento (10), caracterizada pelo fato de compreender: um décimo primeiro transistor (T11), em que um eletrodo de porta do décimo primeiro transistor (T11) está configurado para ser conectado com um primeiro nó (N1), um primeiro terminal do décimo primeiro transistor (T11) está configurado para ser conectado com uma primeira linha de sinal de relógio (CLK1) para receber um primeiro sinal de relógio, e um segundo terminal do décimo primeiro transistor (T11) está configurado para ser conectado com um terminal de saída; um terceiro capacitor, em que um primeiro eletrodo do terceiro capacitor está configurado para ser conectado com o eletrodo de porta do décimo primeiro transistor (T11), e um segundo eletrodo do terceiro capacitor está configurado para ser conectado com o segundo terminal do décimo primeiro transistor (T11); um décimo segundo transistor (T12), em que um eletrodo de porta do décimo segundo transistor (T12) está configurado para ser conectado com um primeiro terminal de voltagem (VGL) para receber um primeiro sinal de voltagem, o décimo segundo transistor (T12) ainda compreende um primeiro terminal e um segundo terminal, e o segundo terminal do décimo segundo transistor (T12) está configurado para ser conectado com o primeiro nó (N1); um décimo terceiro transistor (T13), em que um eletrodo de porta do décimo terceiro transistor (T13) está configurado para ser conectado com um segundo sinal de relógio para receber um segundo sinal de relógio, um primeiro terminal do décimo terceiro transistor (T13) está configurado para ser conectado com um terminal de entrada para receber um sinal de entrada, e um segundo terminal do décimo terceiro transistor (T13) está configurado para ser conectado com o primeiro terminal do décimo segundo transistor (T12); um décimo quarto transistor (T14), em que um eletrodo de porta do décimo quarto transistor (T14) está configurado para ser conectado com um segundo nó (N2), um primeiro terminal do décimo quarto transistor (T14) está configurado para ser conectado com um segundo terminal de voltagem (VGH) para receber um segundo sinal de voltagem, e um segundo terminal do décimo quarto transistor (T14) está configurado para ser conectado com o segundo terminal do décimo primeiro transistor (T11);

um quarto capacitor, em que um primeiro eletrodo do quarto capacitor está configurado para ser conectado com o eletrodo de porta do décimo quarto transistor (T14), e um segundo eletrodo do quarto capacitor está configurado para ser conectado com o primeiro terminal do décimo quarto transistor (T14); um décimo quinto transistor (T15), em que um eletrodo de porta do décimo quinto transistor (15) está configurado para ser conectado com o segundo nó (N2), e um primeiro terminal do décimo quinto transistor (T15) está configurado para ser conectado com a primeira linha de sinal de relógio (CLK1) para receber o primeiro sinal de relógio; um décimo sexto transistor (T16), em que um eletrodo de porta do décimo sexto transistor (T16) está configurado para ser conectado com o segundo terminal do décimo quinto transistor (T15), um primeiro terminal do décimo sexto transistor (T16) está configurado para ser conectado com o segundo terminal de voltagem (VGH) para receber o segundo sinal de voltagem, e um segundo terminal do décimo sexto transistor (T16) está configurado para ser conectado com o primeiro terminal do décimo segundo transistor (T12); um décimo sétimo transistor (T17), em que um eletrodo de porta do décimo sétimo transistor (T17) está configurado para ser conectado com a primeira linha de sinal de relógio (CLK2) para receber o segundo sinal de relógio, um primeiro terminal do décimo sétimo transistor (T17) está configurado para ser conectado com o primeiro terminal de voltagem (VGL) para receber o primeiro sinal de voltagem, e um segundo terminal do décimo sétimo transistor (T17) está configurado para ser conectado com o segundo nó (N2); e um décimo oitavo transistor (T18), em que um eletrodo de porta do décimo oitavo transistor (T18) está configurado para ser conectado com o segundo terminal do décimo terceiro transistor (T13),

um primeiro terminal do décimo oitavo transistor (T18) está configurado para ser conectado com a primeira linha de sinal de relógio (CLK2) para receber o segundo sinal de relógio, e um segundo terminal do décimo oitavo transistor (T18) está configurado para ser conectado com o segundo nó (N2).

14. Unidade de registro de deslocamento (10), caracterizada pelo fato de compreender: um décimo nono transistor (T19), em que um eletrodo de porta do décimo nono transistor (T19) está configurado para ser conectado com um primeiro nó (N1), um primeiro terminal do décimo nono transistor (T19) está configurado para ser conectado com uma primeira linha de sinal de relógio (CLK1) para receber um primeiro sinal de relógio, e um segundo terminal do décimo nono transistor (T19) está configurado para ser conectado com um terminal de saída; um quinto capacitor, em que um primeiro eletrodo do quinto capacitor está configurado para ser conectado com o eletrodo de porta do décimo nono transistor (T19), e um segundo eletrodo do quinto capacitor está configurado para ser conectado com o segundo terminal do décimo nono transistor (T19); um vigésimo transistor (T20), em que um eletrodo de porta do vigésimo transistor (T20) está configurado para ser conectado com um primeiro terminal de voltagem (VGL) para receber um primeiro sinal de voltagem, o vigésimo transistor (T20) ainda compreende um primeiro terminal e um segundo terminal, e o segundo terminal do vigésimo transistor (T20) está configurado para ser conectado com o primeiro nó (N1); um vigésimo primeiro transistor (T21), em que um eletrodo de porta do vigésimo primeiro transistor (T21) está configurado para ser conectado com uma primeira linha de sinal de relógio (CLK2) para receber um segundo sinal de relógio, um primeiro terminal do vigésimo primeiro transistor (T21) está configurado para ser conectado com um terminal de entrada para receber um sinal de entrada, e um segundo terminal do vigésimo primeiro transistor (T21) está configurado para ser conectado com o primeiro terminal do vigésimo transistor (T20); um vigésimo segundo transistor (T22), em que um eletrodo de porta do vigésimo segundo transistor (T22) está configurado para ser conectado com um segundo nó (N2), um primeiro terminal do vigésimo segundo transistor (T22) está configurado para ser conectado com um segundo terminal de voltagem (VGH) para receber um segundo sinal de voltagem, e um segundo terminal do vigésimo segundo transistor (T22) está configurado para ser conectado com o segundo terminal do décimo nono transistor (T19); um sexto capacitor, em que um primeiro eletrodo do sexto capacitor está configurado para ser conectado com o eletrodo de porta do vigésimo segundo transistor (T22), e um segundo eletrodo do sexto capacitor está configurado para ser conectado com o primeiro terminal do vigésimo segundo transistor (T22); um vigésimo terceiro transistor (T23), em que um eletrodo de porta do vigésimo terceiro transistor (T23) está configurado para ser conectado com o segundo nó (N2), e um primeiro terminal do vigésimo terceiro transistor (T23) está configurado para ser conectado com o segundo terminal de voltagem (VGH) para receber o segundo sinal de voltagem; um vigésimo quarto transistor (T24), em que um eletrodo de porta do vigésimo quarto transistor (T24) está configurado para ser conectado com a primeira linha de sinal de relógio (CLK1) para receber o primeiro sinal de relógio, um primeiro terminal do vigésimo quarto transistor (T24) está configurado para ser conectado com o segundo terminal do vigésimo terceiro transistor (T23), e um segundo terminal do vigésimo quarto transistor (T24) está configurado para ser conectado com o primeiro terminal do vigésimo transistor (T20); um vigésimo quinto transistor (T25), em que um eletrodo de porta do vigésimo quinto transistor (T25) está configurado para ser conectado com a primeira linha de sinal de relógio (CLK2) para receber o segundo sinal de relógio, um primeiro terminal do vigésimo quinto transistor (T25) está configurado para ser conectado com o primeiro terminal de voltagem (VGL) para receber o primeiro sinal de voltagem, e um segundo terminal do vigésimo quinto transistor (T25) está configurado para ser conectado com o segundo nó (N2); e um vigésimo sexto transistor (T26), em que um eletrodo de porta do vigésimo sexto transistor (T26) está configurado para ser conectado com o segundo terminal do vigésimo primeiro transistor (T21), um primeiro terminal do vigésimo sexto transistor (T26) está configurado para ser conectado com a primeira linha de sinal de relógio (CLK2) para receber o segundo sinal de relógio, e um segundo terminal do vigésimo sexto transistor (T26) está configurado para ser conectado com o segundo nó (N2).

15. Circuito de acionamento de porta (20), caracterizado pelo fato de compreender uma pluralidade de unidades de registro de deslocamento que está em cascata, em que a pluralidade de unidades de registro de deslocamento compreende P primeiras unidades de registro de deslocamento, cada uma das primeiras unidades de registro de deslocamento adota a unidade de registro de deslocamento (10) como definida em qualquer uma das reivindicações 1 a 14, e P é um inteiro maior do que um.

16. Dispositivo de display (30), caracterizado pelo fato de compreender o circuito de acionamento de porta (20) como definido na reivindicação 15.

17. Dispositivo de display (30) de acordo com a reivindicação 16, caracterizado pelo fato de ainda compreender uma pluralidade de linhas de escaneamento (GL) e uma pluralidade de unidades de pixels dispostas em uma pluralidade de filas, em que a pluralidade de linhas de escaneamento (GL) está correspondentemente conectada com a pluralidade de filas de unidades de pixel; terminais de saída da pluralidade de unidades de registro de deslocamento no circuito de acionamento de porta (20) está correspondentemente conectada com a pluralidade de linhas de escaneamento (GL); e um terminal de saída de uma unidade de registro de deslocamento (10) no (N)th estágio está ainda conectado com um circuito de entrada (100) de uma unidade de registro de deslocamento (10) no (N+1)th estágio para prover um sinal de entrada, e N é um inteiro maior do que zero.