WO2024116851A1 - 半導体装置および電力変換ユニット - Google Patents

半導体装置および電力変換ユニット Download PDF

Info

Publication number
WO2024116851A1
WO2024116851A1 PCT/JP2023/041077 JP2023041077W WO2024116851A1 WO 2024116851 A1 WO2024116851 A1 WO 2024116851A1 JP 2023041077 W JP2023041077 W JP 2023041077W WO 2024116851 A1 WO2024116851 A1 WO 2024116851A1
Authority
WO
WIPO (PCT)
Prior art keywords
thickness direction
semiconductor device
heat dissipation
substrate
recesses
Prior art date
Application number
PCT/JP2023/041077
Other languages
English (en)
French (fr)
Inventor
匡司 林口
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Publication of WO2024116851A1 publication Critical patent/WO2024116851A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Definitions

  • This disclosure relates to a semiconductor device and a power conversion unit.
  • Patent Document 1 discloses a conventional semiconductor device (power module).
  • the semiconductor device described in Patent Document 1 includes a semiconductor element and a support substrate.
  • the semiconductor element is, for example, an IGBT made of Si (silicon).
  • the support substrate supports the semiconductor element.
  • the support substrate includes an insulating base material and conductor layers laminated on both sides of the base material.
  • the base material is, for example, made of ceramic.
  • Each conductor layer is, for example, made of Cu (copper), and a semiconductor element is bonded to one of the conductor layers.
  • the semiconductor element is covered, for example, by a sealing resin.
  • the semiconductor elements When the power module is operating, the semiconductor elements generate heat. For the power module to operate properly, it is preferable to quickly dissipate the heat from the semiconductor elements to the outside.
  • An object of the present disclosure is to provide a semiconductor device that is an improvement over conventional semiconductor devices.
  • an object of the present disclosure is to provide a semiconductor device (and therefore a power conversion unit) that can improve heat dissipation efficiency and/or reduce labor during manufacturing.
  • the semiconductor device provided by the first aspect of the present disclosure includes a semiconductor element, a first substrate supporting the semiconductor element, a sealing resin covering the semiconductor element and a portion of the first substrate, and a first heat dissipation member.
  • the first substrate has a main surface facing a first side in the thickness direction, and a first back surface facing a second side and exposed from the sealing resin.
  • the semiconductor element is mounted on the main surface.
  • the first heat dissipation member is disposed on the second side in the thickness direction of the first substrate.
  • the first heat dissipation member has a plurality of first base portions located on the first side in the thickness direction, and a plurality of first upright portions extending from the first base portions to the second side in the thickness direction.
  • the first substrate has a plurality of first recesses recessed from the first back surface to the first side in the thickness direction. The plurality of first base portions are individually accommodated in the plurality of first recesses.
  • the power conversion unit provided by the second aspect of the present disclosure includes a semiconductor device provided by the first aspect of the present disclosure and a cooling device disposed on the second side in the thickness direction of the semiconductor device.
  • the cooling device has a housing that houses the first heat dissipation member and allows a cooling medium to flow.
  • the above configuration makes it possible to improve the heat dissipation efficiency and/or reduce the labor required for manufacturing the semiconductor device (and thus the power conversion unit).
  • FIG. 1 is a perspective view showing a semiconductor device according to a first embodiment of the present disclosure.
  • FIG. 2 is a partial perspective view showing the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 3 is a partial perspective view showing the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 4 is a plan view showing the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 5 is a partial plan view showing the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 6 is a partial side view showing the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 7 is a partial enlarged plan view showing the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 8 is a partial plan view showing the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 1 is a perspective view showing a semiconductor device according to a first embodiment of the present disclosure.
  • FIG. 2 is a partial perspective view showing the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 9 is a partial plan view showing the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 10 is a side view showing the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 11 is a bottom view showing the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 12 is a partial bottom view showing the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 13 is a cross-sectional view taken along line XIII-XIII in FIG.
  • FIG. 14 is a cross-sectional view taken along line XIV-XIV in FIG.
  • FIG. 15 is a partially enlarged cross-sectional view showing the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 16 is a partially enlarged cross-sectional view showing the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 17 is a cross-sectional view taken along line XVII-XVII in FIG.
  • FIG. 18 is a cross-sectional view taken along line XVIII-XVIII in FIG.
  • FIG. 19 is a cross-sectional view taken along line XIX-XIX in FIG.
  • FIG. 20 is a cross-sectional view taken along line XX-XX in FIG.
  • FIG. 21 is a cross-sectional view taken along line XXI-XXI in FIG. 22 is a partially enlarged cross-sectional view taken along line XXII-XXII in FIG.
  • FIG. 23 is a cross-sectional view showing the power conversion unit according to the first embodiment of the present disclosure.
  • FIG. 24 is a cross-sectional view showing the power conversion unit according to the first embodiment of the present disclosure.
  • FIG. 25 is a bottom view showing a semiconductor device according to a second embodiment of the present disclosure.
  • FIG. 26 is a bottom view showing a semiconductor device according to a second embodiment of the present disclosure.
  • 27 is a partially enlarged cross-sectional view taken along line XXVI-XXVI in FIG. 25.
  • FIG. 28 is a side view showing a semiconductor device according to a third embodiment of the present disclosure.
  • an object A is formed on an object B" and “an object A is formed on an object B” include “an object A is formed directly on an object B” and “an object A is formed on an object B with another object interposed between the object A and the object B” unless otherwise specified.
  • an object A is disposed on an object B” and “an object A is disposed on an object B” include “an object A is disposed directly on an object B” and “an object A is disposed on an object B with another object interposed between the object A and the object B" unless otherwise specified.
  • an object A is located on an object B includes “an object A is located on an object B in contact with an object B” and “an object A is located on an object B with another object interposed between the object A and the object B” unless otherwise specified.
  • an object A overlaps an object B when viewed in a certain direction includes “an object A overlaps the entire object B” and “an object A overlaps a part of an object B.”
  • a surface A faces (one side or the other side of) direction B” is not limited to the case where the angle of surface A with respect to direction B is 90 degrees, but also includes the case where surface A is tilted with respect to direction B.
  • First embodiment: 1 to 24 show a semiconductor device and a power conversion unit according to a first embodiment of the present disclosure.
  • the semiconductor device A1 of this embodiment includes a plurality of first semiconductor elements 10A, a plurality of second semiconductor elements 10B, a first heat dissipation member 2A, a first substrate 3A, a first terminal 41, a second terminal 42, a plurality of third terminals 43, a fourth terminal 44, a plurality of control terminals 45, a control terminal support 48, a first conductive member 5, a second conductive member 6, and a sealing resin 8.
  • FIG. 1 is a perspective view showing the semiconductor device A1.
  • FIG. 2 is a partial perspective view showing the semiconductor device A1.
  • FIG. 3 is a partial perspective view showing the semiconductor device A1.
  • FIG. 4 is a plan view showing the semiconductor device A1.
  • FIG. 5 is a partial plan view showing the semiconductor device A1.
  • FIG. 6 is a partial side view showing the semiconductor device A1.
  • FIG. 7 is a partial enlarged plan view showing the semiconductor device A1.
  • FIG. 8 is a partial plan view showing the semiconductor device A1.
  • FIG. 9 is a partial plan view showing the semiconductor device A1.
  • FIG. 10 is a side view showing the semiconductor device A1.
  • FIG. 11 is a bottom view showing the semiconductor device A1.
  • FIG. 12 is a partial bottom view showing the semiconductor device A1.
  • FIG. 1 is a perspective view showing the semiconductor device A1.
  • FIG. 2 is a partial perspective view showing the semiconductor device A1.
  • FIG. 3 is a partial perspective view showing the semiconductor device A1.
  • FIG. 13 is a cross-sectional view taken along line XIII-XIII in FIG. 5.
  • FIG. 14 is a cross-sectional view taken along line XIV-XIV in FIG. 5.
  • FIG. 15 is a partial enlarged cross-sectional view showing the semiconductor device A1.
  • FIG. 16 is a partial enlarged cross-sectional view showing the semiconductor device A1.
  • FIG. 17 is a cross-sectional view taken along line XVII-XVII in FIG. 5.
  • FIG. 18 is a cross-sectional view taken along line XVIII-XVIII in FIG. 5.
  • FIG. 19 is a cross-sectional view taken along line XIX-XIX in FIG. 5.
  • FIG. 20 is a cross-sectional view taken along line XX-XX in FIG. 5.
  • FIG. 21 is a cross-sectional view taken along line XXI-XXI in FIG. 5.
  • FIG. 22 is a partially enlarged cross-sectional view taken along line XXII-XXII in FIG. 11.
  • FIGs. 23 and 24 are cross-sectional views showing power conversion unit B1.
  • one side in the first direction x is called the x1 side, and the other side in the first direction x is called the x2 side.
  • the second direction y and the thickness direction z are the same sides in the first direction x.
  • First semiconductor element 10A, second semiconductor element 10B The first semiconductor elements 10A and the second semiconductor elements 10B are electronic components that are the core of the functions of the semiconductor device A1.
  • the material of each of the first semiconductor elements 10A and the second semiconductor elements 10B is a semiconductor material mainly made of, for example, SiC (silicon carbide). This semiconductor material is not limited to SiC, and may be Si (silicon), GaN (gallium nitride), or C (diamond).
  • Each of the first semiconductor elements 10A and the second semiconductor elements 10B is, for example, a power semiconductor chip having a switching function such as a MOSFET (Metal Oxide Semiconductor Field Effect Transistor).
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • the first semiconductor element 10A and the second semiconductor element 10B are shown as MOSFETs, but are not limited thereto and may be other transistors such as an IGBT (Insulated Gate Bipolar Transistor).
  • IGBT Insulated Gate Bipolar Transistor
  • Each of the first semiconductor elements 10A and each of the second semiconductor elements 10B are the same element.
  • Each of the first semiconductor elements 10A and each of the second semiconductor elements 10B is, for example, an n-channel MOSFET, but may be a p-channel MOSFET.
  • the first semiconductor element 10A and the second semiconductor element 10B each have an element main surface 101 and an element back surface 102.
  • the element main surface 101 and the element back surface 102 are separated in the thickness direction z.
  • the element main surface 101 faces the z1 side in the thickness direction z
  • the element back surface 102 faces the z2 side in the thickness direction z.
  • the semiconductor device A1 has four first semiconductor elements 10A and four second semiconductor elements 10B, but the number of first semiconductor elements 10A and the number of second semiconductor elements 10B are not limited to this configuration and are changed as appropriate according to the performance required of the semiconductor device A1.
  • four first semiconductor elements 10A and four second semiconductor elements 10B are arranged.
  • the number of first semiconductor elements 10A and the number of second semiconductor elements 10B may be two or three, or five or more.
  • the number of first semiconductor elements 10A and the number of second semiconductor elements 10B may be equal to or different from each other.
  • the number of first semiconductor elements 10A and the number of second semiconductor elements 10B are determined by the current capacity handled by the semiconductor device A1.
  • the semiconductor device A1 is configured, for example, as a half-bridge type switching circuit.
  • the multiple first semiconductor elements 10A configure the upper arm circuit of the semiconductor device A1
  • the multiple second semiconductor elements 10B configure the lower arm circuit.
  • the multiple first semiconductor elements 10A are connected in parallel to each other, and in the lower arm circuit, the multiple second semiconductor elements 10B are connected in parallel to each other.
  • Each first semiconductor element 10A and each second semiconductor element 10B are connected in series to configure a bridge layer.
  • each of the first semiconductor elements 10A is mounted on a first conductive portion 321 of a first substrate 3A described later.
  • the first semiconductor elements 10A are arranged, for example, in the second direction y and are spaced apart from each other.
  • Each of the first semiconductor elements 10A is conductively bonded to the first conductive portion 321 via a first conductive bonding material 19A.
  • the first semiconductor elements 10A may be mounted on a metal member other than a part of the DBC substrate or the like.
  • the metal member corresponds to the first conductive portion in this disclosure. This metal member may be supported by, for example, the first conductive portion 321.
  • each of the second semiconductor elements 10B is mounted on the second conductive portion 322 of the first substrate 3A described later.
  • the second semiconductor elements 10B are arranged, for example, in the second direction y and are spaced apart from each other.
  • Each second semiconductor element 10B is conductively bonded to the second conductive portion 322 via the second conductive bonding material 19B.
  • the element back surface 102 faces the second conductive portion 322.
  • the first semiconductor elements 10A and the second semiconductor elements 10B overlap in the first direction x, but they do not have to overlap.
  • the second semiconductor elements 10B may be mounted on a metal member different from a part of the DBC substrate or the like.
  • the metal member corresponds to the second conductive portion in this disclosure. This metal member may be supported, for example, by the second conductive part 322.
  • the first semiconductor elements 10A and the second semiconductor elements 10B each have a first principal surface electrode 11, a second principal surface electrode 12, a third principal surface electrode 13, and a back surface electrode 15.
  • the configurations of the first principal surface electrode 11, the second principal surface electrode 12, the third principal surface electrode 13, and the back surface electrode 15 described below are common to each of the first semiconductor elements 10A and each of the second semiconductor elements 10B.
  • the first principal surface electrode 11, the second principal surface electrode 12, and the third principal surface electrode 13 are provided on the element principal surface 101.
  • the first principal surface electrode 11, the second principal surface electrode 12, and the third principal surface electrode 13 are insulated by an insulating film (not shown).
  • the back surface electrode 15 is provided on the element back surface 102.
  • the first principal surface electrode 11 is, for example, a gate electrode, and a drive signal (for example, a gate voltage) for driving the first semiconductor element 10A (second semiconductor element 10B) is input.
  • the second principal surface electrode 12 is, for example, a source electrode, through which a source current flows.
  • the second principal surface electrode 12 in this embodiment has a gate finger 121.
  • the gate finger 121 is, for example, made of a linear insulator extending in the first direction x, and divides the second principal surface electrode 12 into two in the second direction y.
  • the third principal surface electrode 13 is, for example, a source sense electrode, through which a source current flows.
  • the back surface electrode 15 is, for example, a drain electrode, through which a drain current flows.
  • the back surface electrode 15 covers the entire area (or substantially the entire area) of the element back surface 102.
  • the back surface electrode 15 is, for example, made of Ag (silver) plating.
  • each first semiconductor element 10A switches between a conductive state and a cut-off state in response to the drive signal.
  • a current flows from the back surface electrode 15 (drain electrode) to the second principal surface electrode 12 (source electrode), and in the cut-off state, this current does not flow.
  • each first semiconductor element 10A performs a switching operation.
  • the semiconductor device A1 converts a DC voltage input between the one fourth terminal 44 and the two first terminals 41 and the second terminals 42 into, for example, an AC voltage by the switching function of the multiple first semiconductor elements 10A and the multiple second semiconductor elements 10B, and outputs the AC voltage from the third terminal 43.
  • the semiconductor device A1 includes a thermistor 17.
  • the thermistor 17 is used as a temperature detection sensor.
  • the semiconductor device A1 may include, for example, a temperature sensing diode in addition to the thermistor 17, or may not include the thermistor 17.
  • the first substrate 3A supports a plurality of first semiconductor elements 10A and a plurality of second semiconductor elements 10B.
  • the specific configuration of the first substrate 3A is not limited in any way, and may be, for example, a DBC (Direct Bonded Copper) substrate or an AMB (Active Metal Brazing) substrate.
  • the first substrate 3A includes a first insulating layer 31A, a first main surface metal layer 32A, and a first back surface metal layer 33A.
  • the first main surface metal layer 32A includes a first conductive portion 321 and a second conductive portion 322.
  • the dimension of the first substrate 3A in the thickness direction z is, for example, 0.4 mm or more and 3.0 mm or less.
  • the first insulating layer 31A is, for example, a ceramic with excellent thermal conductivity.
  • An example of such a ceramic is SiN (silicon nitride).
  • the first insulating layer 31A is not limited to ceramics and may be an insulating resin sheet or the like.
  • the first insulating layer 31A is, for example, rectangular in plan view.
  • the dimension of the first insulating layer 31A in the thickness direction z is, for example, 0.05 mm or more and 1.0 mm or less.
  • the first conductive portion 321 supports a plurality of first semiconductor elements 10A
  • the second conductive portion 322 supports a plurality of second semiconductor elements 10B.
  • the first conductive portion 321 and the second conductive portion 322 are formed on the upper surface (the surface facing the z1 side in the thickness direction z) of the first insulating layer 31A.
  • the constituent material of the first conductive portion 321 and the second conductive portion 322 includes, for example, Cu (copper).
  • the constituent material may include, for example, Al (aluminum) other than Cu (copper).
  • the first conductive portion 321 and the second conductive portion 322 are spaced apart in the first direction x.
  • the first conductive portion 321 is located on the x1 side of the second conductive portion 322 in the first direction x.
  • the first conductive portion 321 and the second conductive portion 322 are each, for example, rectangular in a plan view.
  • the first conductive part 321 and the second conductive part 322, together with the first conductive member 5 and the second conductive member 6, form a path for the main circuit current that is switched by the multiple first semiconductor elements 10A and the multiple second semiconductor elements 10B.
  • the first conductive portion 321 has a first main surface 301A.
  • the first main surface 301A is a plane facing the z1 side in the thickness direction z.
  • a plurality of first semiconductor elements 10A are bonded to the first main surface 301A of the first conductive portion 321 via a first conductive bonding material 19A.
  • the second conductive portion 322 has a second main surface 301B.
  • the second main surface 301B is a plane facing the z1 side in the thickness direction z.
  • a plurality of second semiconductor elements 10B are bonded to the second main surface 301B of the second conductive portion 322 via a second conductive bonding material 19B.
  • the constituent materials of the first conductive bonding material 19A and the second conductive bonding material 19B are not particularly limited, and may be, for example, solder, a metal paste material containing a metal such as Ag (silver), or a sintered metal containing a metal such as Ag (silver).
  • the dimension of the first conductive part 321 and the second conductive part 322 in the thickness direction z is, for example, 0.1 mm or more and 1.5 mm or less.
  • the first back surface metal layer 33A is formed on the lower surface (surface facing the z2 side in the thickness direction z) of the first insulating layer 31A.
  • the constituent material of the first back surface metal layer 33A is the same as the constituent material of the first main surface metal layer 32A.
  • the first back surface metal layer 33A has a first back surface 302A and a plurality of first recesses 303A.
  • the first back surface 302A is a flat surface facing the z2 side in the thickness direction z.
  • the first back surface 302A is exposed from the sealing resin 8.
  • the first back surface metal layer 33A overlaps both the first conductive portion 321 and the second conductive portion 322 in a plan view.
  • each of the multiple first recesses 303A is recessed from the first back surface 302A toward the z1 side in the thickness direction z.
  • the multiple first recesses 303A are arranged in the first direction x.
  • the first recesses 303A in this embodiment are grooves extending in the second direction y.
  • First heat dissipation member 2A As shown in Figures 2, 6, 10 to 14, and 17 to 22, the first heat dissipation member 2A is disposed on the z2 side of the first substrate 3A (first back surface metal layer 33A) in the thickness direction z.
  • the first heat dissipation member 2A has a plurality of first base portions 21A, a plurality of first upright portions 22A, and a plurality of first connecting portions 23A.
  • the material of the first heat dissipation member 2A is not limited in any way, and it is formed, for example, using a metal plate material.
  • the metal plate material includes metals such as Cu (copper), Al (aluminum), and stainless steel, or alloys thereof.
  • the first bases 21A are located on the z1 side in the thickness direction z.
  • the first bases 21A are individually accommodated in the first recesses 303A.
  • the first bases 21A are joined to the first back surface metal layer 33A in the first recess 303A.
  • the method of joining the first base 21A to the first back surface metal layer 33A is not limited in any way, and may be appropriately selected from welding methods such as laser welding, methods using joints such as brazing, ultrasonic bonding, solid-phase diffusion bonding, and the like.
  • the first base 21A is joined to the first back surface metal layer 33A by laser bonding.
  • a weld M is formed in which a part of the first base 21A and the first back surface metal layer 33A are melted and then solidified.
  • the thickness of the first base 21A in the thickness direction z is thinner than the depth of the first recess 303A in the thickness direction z.
  • the shape of the first base portion 21A is not limited in any way, and in this embodiment, it is a strip extending in the second direction y.
  • the first base portion 21A may have a size and shape that fits into the first recess 303A, or may be slightly smaller than the first recess 303A.
  • the first standing portions 22A are individually connected to both ends of the first base portions 21A in the first direction x, and stand along the thickness direction z.
  • the first standing portions 22A protrude further toward the z2 side in the thickness direction z than the first back surface 302A.
  • the length of the first standing portions 22A in the second direction y and the length of the first base portions 21A in the second direction y are the same (or approximately the same).
  • the first standing portions 22A are, for example, strip-shaped extending in the second direction y.
  • the multiple first connecting portions 23A connect the z2 side ends of adjacent first standing portions 22A in the first direction x in the thickness direction z.
  • the length in the second direction y of the first connecting portion 23A and the length in the second direction y of the first standing portion 22A are the same (or approximately the same).
  • the shape of the first connecting portion 23A viewed from the thickness direction z is not limited in any way, and in this embodiment, it is a band shape.
  • the shape of the first connecting portion 23A viewed from the second direction y is not limited in any way, and may be a flat shape along the first direction x as shown in the figure, or a dome shape or mountain shape bulging out toward the z2 side in the thickness direction z.
  • First terminal 41, second terminal 42, third terminal 43, fourth terminal 44 The first terminal 41, the second terminal 42, the plurality of third terminals 43, and the fourth terminal 44 are each made of a plate-shaped metal plate.
  • the metal plate contains, for example, Cu (copper) or a Cu (copper) alloy.
  • the semiconductor device A1 includes one each of the first terminal 41, the second terminal 42, and the fourth terminal 44, and two third terminals 43, but the number of each terminal is not limited in any way.
  • the DC voltage to be converted is input to the first terminal 41, the second terminal 42, and the fourth terminal 44.
  • the fourth terminal 44 is a positive electrode (P terminal), and the first terminal 41 and the second terminal 42 are negative electrodes (N terminals).
  • the AC voltage converted by the first semiconductor element 10A and the second semiconductor element 10B is output from the multiple third terminals 43.
  • the first terminal 41, the second terminal 42, the multiple third terminals 43, and the fourth terminal 44 each include a portion covered by the sealing resin 8 and a portion exposed from the sealing resin 8.
  • the fourth terminal 44 is conductively joined to the first conductive portion 321 as shown in FIG. 14. There are no limitations on the method of conductive joining, and methods such as ultrasonic bonding, laser bonding, welding, or methods using solder, metal paste, sintered silver, etc. may be appropriately adopted. As shown in FIG. 8, FIG. 9, etc., the fourth terminal 44 is located on the x1 side of the first direction x with respect to the multiple first semiconductor elements 10A and the first conductive portion 321. The fourth terminal 44 is conductive to the first conductive portion 321, and is also conductive to the back electrode 15 (drain electrode) of each first semiconductor element 10A via the first conductive portion 321.
  • the first terminal 41 and the second terminal 42 are electrically connected to the second conductive member 6.
  • the first terminal 41 and the second conductive member 6 are integrally formed.
  • the first terminal 41 and the second conductive member 6 are integrally formed, for example, by performing cutting and bending processes on a single metal plate material, and do not include a bonding material for bonding them to each other.
  • the second terminal 42 and the second conductive member 6 are integrally formed. Note that the first terminal 41 and the second terminal 42 may be configured to be electrically connected to the second conductive member 6, and may have a bonding portion that bonds them to each other, unlike this embodiment.
  • the first terminal 41 and the second terminal 42 are located on the x1 side of the first direction x with respect to the multiple first semiconductor elements 10A and the first conductive portion 321, as shown in Figures 5 and 8.
  • the first terminal 41 and the second terminal 42 are each electrically connected to the second conductive member 6, and are also electrically connected to the second principal surface electrode 12 (source electrode) of each second semiconductor element 10B via the second conductive member 6.
  • the first terminal 41, the second terminal 42, and the fourth terminal 44 each protrude from the sealing resin 8 to the x1 side in the first direction x in the semiconductor device A1.
  • the first terminal 41, the second terminal 42, and the fourth terminal 44 are spaced apart from one another.
  • the first terminal 41 and the second terminal 42 are located on opposite sides of the fourth terminal 44 in the second direction y.
  • the first terminal 41 is located on the y1 side of the fourth terminal 44 in the second direction y
  • the second terminal 42 is located on the y2 side of the fourth terminal 44 in the second direction y.
  • the first terminal 41, the second terminal 42, and the fourth terminal 44 overlap one another when viewed in the second direction y.
  • the two third terminals 43 are conductively joined to the second conductive portion 322, as can be seen from FIG. 8, FIG. 9, and FIG. 13.
  • the conductive joining method is not limited in any way, and methods such as ultrasonic bonding, laser bonding, welding, or methods using solder, metal paste, silver sintered body, etc. are appropriately adopted.
  • the two third terminals 43 are located on the x2 side of the first direction x with respect to the multiple second semiconductor elements 10B and the second conductive portion 322.
  • Each third terminal 43 is conductive to the second conductive portion 322 and is conductive to the back electrode 15 (drain electrode) of each second semiconductor element 10B via the second conductive portion 322.
  • the number of third terminals 43 is not limited to two, and may be, for example, one, or may be three or more. For example, when there is one third terminal 43, it is desirable that it is connected to the center part of the second conductive portion 322 in the second direction y.
  • the multiple control terminals 45 are pin-shaped terminals for controlling each of the first semiconductor elements 10A and each of the second semiconductor elements 10B.
  • the multiple control terminals 45 include multiple first control terminals 46A-46E and multiple second control terminals 47A-47D.
  • the multiple first control terminals 46A-46E are used to control each of the first semiconductor elements 10A, etc.
  • the multiple second control terminals 47A-47D are used to control each of the second semiconductor elements 10B, etc.
  • First control terminals 46A to 46E The multiple first control terminals 46A-46E are arranged at intervals in the second direction y. As shown in Figures 8, 14, 21, etc., each of the first control terminals 46A-46E is supported by the first conductive portion 321 via a control terminal support body 48 (first support portion 48A described below). As shown in Figures 5 and 8, each of the first control terminals 46A-46E is located between the multiple first semiconductor elements 10A and the first terminal 41, the second terminal 42, and the fourth terminal 44 in the first direction x.
  • the first control terminal 46A is a terminal (gate terminal) for inputting a drive signal to the multiple first semiconductor elements 10A.
  • a drive signal for driving the multiple first semiconductor elements 10A is input to the first control terminal 46A (for example, a gate voltage is applied).
  • the first control terminal 46B is a terminal (source sense terminal) for detecting source signals of the multiple first semiconductor elements 10A.
  • the first control terminal 46B detects the voltage (voltage corresponding to the source current) applied to each second principal surface electrode 12 (source electrode) of the multiple first semiconductor elements 10A.
  • the first control terminal 46C and the first control terminal 46D are terminals that are electrically connected to thermistor 17.
  • the first control terminal 46E is a terminal (drain sense terminal) for detecting the drain signals of the multiple first semiconductor elements 10A.
  • the first control terminal 46E detects the voltage (voltage corresponding to the drain current) applied to each back electrode 15 (drain electrode) of the multiple first semiconductor elements 10A.
  • the second control terminals 47A-47D are spaced apart in the second direction y. As shown in Figures 8 and 14, each of the second control terminals 47A-47D is supported by the second conductive portion 322 via a control terminal support 48 (second support portion 48B, described below). As shown in Figures 5 and 8, each of the second control terminals 47A-47D is located between the second semiconductor elements 10B and the two third terminals 43 in the first direction x.
  • the second control terminal 47A is a terminal (gate terminal) for inputting a drive signal for the multiple second semiconductor elements 10B.
  • a drive signal for driving the multiple second semiconductor elements 10B is input to the second control terminal 47A (for example, a gate voltage is applied).
  • the second control terminal 47B is a terminal (source sense terminal) for detecting source signals of the multiple second semiconductor elements 10B.
  • the second control terminal 47B detects a voltage (voltage corresponding to a source current) applied to each second principal surface electrode 12 (source electrode) of the multiple second semiconductor elements 10B.
  • the second control terminal 47C and the second control terminal 47D are terminals that are conductive to the thermistor 17.
  • Each of the multiple control terminals 45 includes a holder 451 and a metal pin 452.
  • the holder 451 is made of a conductive material. As shown in Figures 15 and 16, the holder 451 is bonded to the control terminal support 48 (first metal layer 482 described below) via a conductive bonding material 459.
  • the holder 451 includes a cylindrical portion, an upper end flange, and a lower end flange. The upper end flange is connected to the upper part of the cylindrical portion, and the lower end flange is connected to the lower part of the cylindrical portion.
  • a metal pin 452 is inserted through at least the upper end flange and the cylindrical portion of the holder 451.
  • the holder 451 is covered with sealing resin 8 (second protrusion 852 described below).
  • the metal pin 452 is a rod-shaped member extending in the thickness direction z.
  • the metal pin 452 is supported by being pressed into the holder 451.
  • the metal pin 452 is electrically connected to the control terminal support 48 (first metal layer 482 described below) at least via the holder 451.
  • the control terminal support 48 first metal layer 482 described below
  • the metal pin 452 is electrically connected to the control terminal support 48 via the conductive bonding material 459.
  • Control terminal support 48 The control terminal support body 48 supports the plurality of control terminals 45.
  • the control terminal support body 48 is interposed between the first main surface 301A and the plurality of control terminals 45 and between the second main surface 301B and the first main surface 301A and the second main surface 301B in the thickness direction z.
  • the control terminal support 48 includes a first support portion 48A and a second support portion 48B.
  • the first support portion 48A is disposed on the first conductive portion 321 and supports the first control terminals 46A to 46E of the control terminals 45.
  • the first support portion 48A is bonded to the first conductive portion 321 via a bonding material 49 as shown in FIG. 15.
  • the bonding material 49 may be conductive or insulating, and may be, for example, solder.
  • the second support portion 48B is disposed on the second conductive portion 322 and supports the second control terminals 47A to 47D of the control terminals 45.
  • the second support portion 48B is bonded to the second conductive portion 322 via a bonding material 49 as shown in FIG. 16.
  • the control terminal support 48 (each of the first support portion 48A and the second support portion 48B) is formed, for example, from a DBC (Direct Bonded Copper) substrate.
  • the control terminal support 48 has an insulating layer 481, a first metal layer 482, and a second metal layer 483 stacked on top of each other.
  • the insulating layer 481 is made of, for example, ceramics.
  • the insulating layer 481 is, for example, rectangular in plan view.
  • the first metal layer 482 is formed on the upper surface of the insulating layer 481, as shown in FIG. 15, FIG. 16, etc. Each control terminal 45 is provided upright on the first metal layer 482.
  • the first metal layer 482 includes, for example, Cu (copper) or a Cu (copper) alloy. As shown in FIG. 8, etc., the first metal layer 482 includes a first portion 482A, a second portion 482B, a third portion 482C, a fourth portion 482D, a fifth portion 482E, and a sixth portion 482F.
  • the first portion 482A, the second portion 482B, the third portion 482C, the fourth portion 482D, the fifth portion 482E, and the sixth portion 482F are separated and insulated from each other.
  • the first portion 482A has a plurality of wires 71 bonded thereto, and is electrically connected to the first principal surface electrodes 11 (gate electrodes) of the first semiconductor elements 10A (second semiconductor elements 10B) via the respective wires 71.
  • the first portion 482A and the sixth portion 482F are connected to a plurality of wires 73.
  • the sixth portion 482F is electrically connected to the first principal surface electrodes 11 (gate electrodes) of the first semiconductor elements 10A (second semiconductor elements 10B) via the wires 73 and 71.
  • the first control terminal 46A is bonded to the sixth portion 482F of the first support 48A
  • the second control terminal 47A is bonded to the sixth portion 482F of the second support 48B.
  • the second portion 482B has a plurality of wires 72 joined thereto, and is electrically connected to the third principal surface electrode 13 (source sense electrode) of each of the first semiconductor elements 10A (each of the second semiconductor elements 10B) via each of the wires 72.
  • the first control terminal 46B is joined to the second portion 482B of the first support 48A, and the second control terminal 47B is joined to the second portion 482B of the second support 48B.
  • the thermistor 17 is joined to the third portion 482C and the fourth portion 482D. As shown in FIG. 8, the first control terminals 46C and 46D are joined to the third portion 482C and the fourth portion 482D of the first support portion 48A, and the second control terminals 47C and 47D are joined to the third portion 482C and the fourth portion 482D of the second support portion 48B.
  • the fifth portion 482E of the first support portion 48A is joined to a wire 74, and is electrically connected to the first conductive portion 321 via the wire 74. As shown in FIG. 8, the first control terminal 46E is joined to the fifth portion 482E of the first support portion 48A. The fifth portion 482E of the second support portion 48B is not electrically connected to other components.
  • Each of the wires 71 to 74 is, for example, a bonding wire.
  • the material of each of the wires 71 to 74 includes, for example, any of Au (gold), Al (aluminum), or Cu (copper).
  • the second metal layer 483 is formed on the lower surface of the insulating layer 481, as shown in Figures 15 and 16.
  • the second metal layer 483 of the first support portion 48A is bonded to the first conductive portion 321 via a bonding material 49, as shown in Figure 15.
  • the second metal layer 483 of the second support portion 48B is bonded to the second conductive portion 322 via a bonding material 49, as shown in Figure 16.
  • First conductive member 5, second conductive member 6 The first conductive member 5 and the second conductive member 6, together with the first conductive portion 321 and the second conductive portion 322, constitute a path of a main circuit current switched by the first semiconductor elements 10A and the second semiconductor elements 10B.
  • the first conductive member 5 and the second conductive member 6 are spaced apart from the first main surface 301A and the second main surface 301B on the z1 side in the thickness direction z, and overlap the first main surface 301A and the second main surface 301B in a plan view.
  • the first conductive member 5 and the second conductive member 6 are each made of a metal plate material.
  • the metal includes, for example, Cu (copper) or a Cu (copper) alloy.
  • the first conductive member 5 and the second conductive member 6 are metal plate materials that are appropriately bent.
  • the first conductive member 5 is connected to the second principal surface electrode 12 (source electrode) and the second conductive portion 322 of each first semiconductor element 10A, and provides electrical continuity between the second principal surface electrode 12 and the second conductive portion 322 of each first semiconductor element 10A.
  • the first conductive member 5 forms a path for the main circuit current that is switched by the multiple first semiconductor elements 10A.
  • the first conductive member 5 includes a main portion 51, multiple first joints 52, and multiple second joints 53.
  • the main portion 51 is located between the multiple first semiconductor elements 10A and the second conductive portion 322 in the first direction x, and is a band-shaped portion extending in the second direction y in a plan view.
  • the main portion 51 overlaps both the first conductive portion 321 and the second conductive portion 322 in a plan view, and is separated from the first main surface 301A and the second main surface 301B on the z1 side in the thickness direction z in the thickness direction z. As shown in FIG.
  • the main portion 51 is located on the z2 side in the thickness direction z with respect to the third path portion 66 and the fourth path portion 67 of the second conductive member 6 described later, and is located closer to the first main surface 301A and the second main surface 301B than the third path portion 66 and the fourth path portion 67.
  • the main portion 51 is arranged parallel to the first main surface 301A and the second main surface 301B.
  • the main portion 51 extends continuously in the second direction y corresponding to the region in which the multiple first semiconductor elements 10A are arranged.
  • multiple first openings 514 are formed in the main portion 51.
  • Each of the multiple first openings 514 is, for example, a through hole penetrating in the thickness direction z (the plate thickness direction of the main portion 51).
  • the multiple first openings 514 are arranged at intervals in the second direction y.
  • the multiple first openings 514 are provided corresponding to each of the multiple first semiconductor elements 10A.
  • four first openings 514 are provided in the main portion 51, and the first openings 514 and the multiple (four) first semiconductor elements 10A are located at the same position in the second direction y.
  • each first opening 514 overlaps with the gap between the first conductive portion 321 and the second conductive portion 322 in a plan view.
  • the multiple first openings 514 are formed to facilitate the flow of the resin material between the upper side (z1 side in the thickness direction z) and the lower side (z2 side in the thickness direction z) near the main portion 51 (first conductive member 5) when injecting a fluid resin material to form the sealing resin 8.
  • each first joint 52 and the multiple second joints 53 are connected to the main part 51 and are arranged corresponding to the multiple first semiconductor elements 10A.
  • each first joint 52 is located on the x1 side of the first direction x with respect to the main part 51.
  • Each second joint 53 is located on the x2 side of the first direction x with respect to the main part 51.
  • each first joint 52 and the corresponding second main surface electrode 12 of any of the first semiconductor elements 10A are joined via a conductive joint material 59.
  • Each second joint 53 and the second conductive part 322 are joined via a conductive joint material 59.
  • the material of the conductive joint material 59 is not particularly limited, and may be, for example, solder, a metal paste material, or a sintered metal.
  • the first joint 52 has two parts spaced apart in the second direction y. These two parts are joined to the second principal surface electrode 12 on both sides in the second direction y, sandwiching the gate finger 121 of the second principal surface electrode 12 of the first semiconductor element 10A.
  • the second conductive member 6 electrically connects the second main surface electrode 12 (source electrode) of each second semiconductor element 10B to the first terminal 41 and the second terminal 42.
  • the second conductive member 6 is integrally formed with the first terminal 41 and the second terminal 42.
  • the second conductive member 6 constitutes a path of the main circuit current switched by the multiple second semiconductor elements 10B.
  • the second conductive member 6 includes multiple third joints 61, a first path portion 64, a second path portion 65, multiple third path portions 66, and a fourth path portion 67.
  • the second conductive member 6 also includes a first step portion 602 and a second step portion 603.
  • the multiple third joints 61 are portions that are individually joined to the multiple second semiconductor elements 10B.
  • Each third joint 61 and the second principal surface electrode 12 of each second semiconductor element 10B are joined via a conductive joint material 69.
  • the material of the conductive joint material 69 is not particularly limited, and may be, for example, solder, a metal paste material, or a sintered metal.
  • the third joint 61 has two flat portions 611 and two first inclined portions 612.
  • the two flat portions 611 are aligned in the second direction y.
  • the two flat portions 611 are spaced apart from each other in the second direction y.
  • the shape of the flat portion 611 is not limited in any way, and in the illustrated example, it is rectangular.
  • the two flat portions are joined to the second principal surface electrode 12 on both sides in the second direction y, sandwiching the gate finger 121 of the second principal surface electrode 12 of the second semiconductor element 10B therebetween.
  • the two first inclined portions 612 are connected to the outside of the two flat portions 611 in the second direction y. That is, the first inclined portion 612 located on the y1 side of the second direction y is connected to the y1 side of the flat portion 611 located on the y1 side of the second direction y. Also, the first inclined portion 612 located on the y2 side of the second direction y is connected to the y2 side of the second direction y to the y2 side of the flat portion 611 located on the y2 side of the second direction y.
  • the first inclined portion 612 is inclined so that the further it is from the flat portion 611 in the second direction y, the closer it is to the z1 side in the thickness direction z.
  • the first path portion 64 is interposed between the multiple third joint portions 61 and the first terminal 41.
  • the first path portion 64 is connected to the first terminal 41 via a first step portion 602.
  • the first path portion 64 overlaps the first conductive portion 321.
  • the first path portion 64 has a shape that extends overall in the first direction x.
  • the first path portion 64 includes a first band portion 641 and a first extension portion 643.
  • the first band portion 641 is located on the x2 side of the first direction x with respect to the first terminal 41, and is parallel (or approximately parallel) to the first main surface 301A.
  • the first band portion 641 has a shape that extends in the first direction x as a whole.
  • the first band portion 641 has a recess 649.
  • the recess 649 is a portion where a part of the first band portion 641 is recessed toward the y1 side of the second direction y. In FIG. 5, the first metal portion 35 appears through the recess 649.
  • the first extension portion 643 extends from the side end of the first band portion 641 on the y1 side in the second direction y to the z2 side in the thickness direction z.
  • the first extension portion 643 is spaced apart from the first conductive portion 321.
  • the first extension portion 643 is shaped along the thickness direction z and has an elongated rectangular shape with the first direction x as the longitudinal direction. Note that the first path portion 64 may not have the first extension portion 643.
  • the second path portion 65 is interposed between the multiple third joint portions 61 and the second terminal 42.
  • the second path portion 65 is connected to the second terminal 42 via the second step portion 603.
  • the second path portion 65 overlaps the first conductive portion 321.
  • the second path portion 65 has a shape that extends overall in the first direction x.
  • the second path portion 65 includes a second band portion 651 and a second extension portion 653.
  • the second band portion 651 is located on the x2 side of the first direction x with respect to the second terminal 42, and is parallel (or approximately parallel) to the first main surface 301A.
  • the second band portion 651 has a shape that extends in the first direction x as a whole.
  • the second band portion 651 has a recess 659.
  • the recess 659 is a portion where a part of the second band portion 651 is recessed toward the y2 side of the second direction y. In FIG. 5, the second metal portion 36 appears through the recess 659.
  • the second extension portion 653 extends from the side end of the second band portion 651 on the y2 side in the second direction y to the z2 side in the thickness direction z.
  • the second extension portion 653 is spaced apart from the first conductive portion 321.
  • the second extension portion 653 has a shape that follows the thickness direction z and is an elongated rectangle with the first direction x as the longitudinal direction. Note that the second path portion 65 may not have a second extension portion 653.
  • the multiple third path portions 66 are individually connected to the multiple third joint portions 61.
  • Each third path portion 66 has a shape extending in the first direction x, and is arranged at a distance from one another in the second direction y. There is no limitation on the number of multiple third path portions 66, and in the illustrated example, five third path portions 66 are arranged.
  • Each third path portion 66 is arranged so as to be located between the multiple second semiconductor elements 10B in the second direction y, or to be located outside the multiple second semiconductor elements 10B in the second direction y.
  • the two third path portions 66 located on both outer sides in the second direction y have recesses 669 formed therein.
  • the recesses 669 are recessed from the inside toward the outside in the second direction y. In the illustrated example, one recess 669 is formed in each of the two third path portions 66. In FIG. 5, the second conductive portion 322 appears through these recesses 669.
  • one third joint 61 is disposed between two third path portions 66 adjacent in the second direction y.
  • the first inclined portion 612 located on the y1 side in the second direction y is connected to the third path portion 66 located on the y1 side in the second direction y, of the two third path portions 66 adjacent in the second direction y.
  • the first inclined portion 612 located on the y2 side in the second direction y is connected to the third path portion 66 located on the y2 side in the second direction y, of the two third path portions 66 adjacent in the second direction y.
  • the fourth path portion 67 is connected to the ends of the third path portions 66 on the x1 side in the first direction x.
  • the fourth path portion 67 has a shape that extends long in the second direction y.
  • the fourth path portion 67 is connected to the ends of the first band portion 641 of the first path portion 64 and the second band portion 651 of the second path portion 65 on the x2 side in the first direction x.
  • the first path portion 64 is connected to the end of the fourth path portion 67 on the y1 side in the second direction y.
  • the second path portion 65 is connected to the end of the fourth path portion 67 on the y2 side in the second direction y.
  • the sealing resin 8 covers the first semiconductor elements 10A, the second semiconductor elements 10B, the first substrate 3A (excluding the first back surface 302A), the first terminal 41, the second terminal 42, the third terminals 43, and a portion of each of the fourth terminals 44, the control terminals 45, the control terminal support 48, the first conductive member 5, the second conductive member 6, and the wires 71 to 74.
  • the sealing resin 8 is made of, for example, a black epoxy resin.
  • the sealing resin 8 is formed by, for example, molding.
  • the sealing resin 8 has, for example, a dimension in the first direction x of about 35 mm to 60 mm, a dimension in the second direction y of about 35 mm to 50 mm, and a dimension in the thickness direction z of about 4 mm to 15 mm. These dimensions are the sizes of the maximum portions along each direction.
  • the sealing resin 8 has a resin main surface 81, a resin back surface 82, and a plurality of resin side surfaces 831 to 834.
  • the resin main surface 81 and the resin back surface 82 are separated in the thickness direction z, as shown in Figures 10, 13, and 19.
  • the resin main surface 81 faces the z1 side in the thickness direction z
  • the resin back surface 82 faces the z2 side in the thickness direction z.
  • a plurality of control terminals 45 protrude from the resin main surface 81.
  • the resin back surface 82 is a frame surrounding the first back surface 302A (the lower surface of the first back surface metal layer 33A) of the first substrate 3A in a plan view.
  • the first back surface 302A of the first substrate 3A is exposed from the resin back surface 82 and is, for example, flush with the resin back surface 82.
  • the plurality of resin side surfaces 831 to 834 are each connected to both the resin main surface 81 and the resin back surface 82, and are sandwiched between them in the thickness direction z. As shown in FIG. 4 and other figures, the resin side surface 831 and the resin side surface 832 are spaced apart in the first direction x.
  • the resin side surface 831 faces the x2 side of the first direction x, and the resin side surface 832 faces the x1 side of the first direction x.
  • Two third terminals 43 protrude from the resin side surface 831, and the first terminal 41, the second terminal 42, and the fourth terminal 44 protrude from the resin side surface 832.
  • the resin side surface 833 and the resin side surface 834 are spaced apart in the second direction y.
  • the resin side surface 833 faces the y2 side of the second direction y
  • the resin side surface 834 faces the y1 side of the second direction y.
  • a plurality of recesses 832a are formed on the resin side surface 832.
  • Each recess 832a is a portion recessed in the first direction x in a plan view.
  • the plurality of recesses 832a include those formed between the first terminal 41 and the fourth terminal 44 and those formed between the second terminal 42 and the fourth terminal 44 in a plan view.
  • the plurality of recesses 832a are provided to increase the creepage distance along the resin side surface 832 between the first terminal 41 and the fourth terminal 44, and the creepage distance along the resin side surface 832 between the second terminal 42 and the fourth terminal 44.
  • the sealing resin 8 has a plurality of first protrusions 851, a plurality of second protrusions 852, and a resin void portion 86.
  • the multiple first protrusions 851 each protrude from the resin main surface 81 in the thickness direction z.
  • the multiple first protrusions 851 are arranged near the four corners of the sealing resin 8 in a plan view.
  • a first protrusion end surface 851a is formed at the tip of each first protrusion 851 (the end on the z1 side in the thickness direction z).
  • Each first protrusion end surface 851a of the multiple first protrusions 851 is parallel (or approximately parallel) to the resin main surface 81 and is on the same plane (x-y plane).
  • Each first protrusion 851 is, for example, in the shape of a hollow truncated cone with a bottom.
  • the multiple first protrusions 851 are used as spacers when the semiconductor device A1 is mounted on a control circuit board or the like of an apparatus that uses the power generated by the semiconductor device A1.
  • Each of the multiple first protrusions 851 has a recess 851b and an inner wall surface 851c formed in the recess 851b.
  • the shape of each first protrusion 851 may be columnar, and is preferably cylindrical.
  • the shape of the recess 851b is preferably cylindrical, and the inner wall surface 851c is preferably a single perfect circle in plan view.
  • the sealing resin 8 also has a groove portion 89.
  • the groove portion 89 is a portion recessed from the resin back surface 82 toward the z1 side in the thickness direction z.
  • the groove portion 89 crosses the resin back surface 82 in the second direction y.
  • the sealing resin 8 has two groove portions 89.
  • the two groove portions 89 are arranged apart in the first direction x.
  • the first back surface metal layer 33A (first back surface 302A) is located between the two groove portions 89.
  • the semiconductor device A1 may be mechanically fixed to a control circuit board or the like by a method such as screwing.
  • a female screw thread may be formed on the inner wall surface 851c of the recessed portion 851b of the first protrusions 851.
  • An insert nut may be embedded in the recessed portion 851b of the first protrusions 851.
  • the multiple second protrusions 852 protrude from the resin main surface 81 in the thickness direction z.
  • the multiple second protrusions 852 overlap the multiple control terminals 45 in a plan view.
  • Each metal pin 452 of the multiple control terminals 45 protrudes from each second protrusion 852.
  • Each second protrusion 852 is frustum-shaped.
  • the second protrusion 852 covers the holder 451 and a portion of the metal pin 452 in each control terminal 45.
  • the power conversion unit B1 includes a semiconductor device A1 and a cooling device 9.
  • the cooling device 9 is disposed on the z2 side of the semiconductor device A1 in the thickness direction z.
  • the cooling device 9 has a housing 91.
  • the housing 91 is a box-shaped member made of metal or resin.
  • the housing 91 houses the first heat dissipation member 2A.
  • the housing 91 is attached to the semiconductor device A1 via a sealant 919.
  • the sealant 919 is sandwiched between the end of the housing 91 and the resin back surface 82 of the sealing resin 8, and keeps the internal space of the housing 91 airtight.
  • a groove 911 is formed in the housing 91.
  • the groove 911 is annular when viewed from the thickness direction z, and houses a part of the sealant 919.
  • the housing 91 is filled with the cooling medium Cm.
  • the cooling medium Cm flows within the housing 91.
  • the cooling device 9 has a supply unit 92 and a discharge unit 93.
  • the supply unit 92 and the discharge unit 93 are attached separately to both sides of the housing 91 in the second direction y.
  • the supply unit 92 supplies the cooling medium Cm to the housing 91.
  • the discharge unit 93 discharges the cooling medium Cm that has flowed through the housing 91. As a result, the cooling medium Cm flows in the second direction y within the housing 91.
  • the cooling medium Cm flowing in the second direction y does not mean that only the flow velocity component in the second direction y exists, but includes a mode in which the cooling medium Cm moves as a whole in the second direction y while including flow velocity components in the first direction x and the thickness direction z.
  • the first heat dissipation member 2A has a plurality of first base portions 21A and a plurality of first upright portions 22A.
  • the plurality of first upright portions 22A protrude from the first back surface 302A in the thickness direction z, and the heat transfer area can be expanded.
  • the first base portion 21A is housed in the first recess 303A and is joined to the first back surface metal layer 33A within the first recess 303A. This allows the first heat dissipation member 2A to be more accurately positioned with respect to the first substrate 3A when attaching the first heat dissipation member 2A to the first substrate 3A after forming the first substrate 3A, the plurality of first semiconductor elements 10A, the plurality of second semiconductor elements 10B, and the sealing resin 8. This makes it possible to reduce the effort required for manufacturing. Therefore, it is possible to improve the heat dissipation efficiency and reduce labor during manufacturing.
  • first base 21A and the first back surface metal layer 33A both made of metal, by laser bonding, it is possible to reduce the heat generated during bonding. This makes it possible to prevent unintended damage to the multiple first semiconductor elements 10A and multiple second semiconductor elements 10B, etc., and their conduction paths.
  • the first heat dissipation member 2A has multiple first connecting portions 23A, so that the first heat dissipation member 2A forms multiple rectangular water channels when viewed from the second direction y. This can further increase the heat dissipation efficiency in the power conversion unit B1.
  • first base portion 21A, the first upright portion 22A, and the first connecting portion 23A are shaped to extend in the second direction y, multiple flow paths are formed that cross the first back surface 302A in the second direction y.
  • the supply portion 92 and the discharge portion 93 of the cooling device 9 are arranged on both sides in the second direction y. This allows the cooling medium Cm to flow in the second direction y along the first heat dissipation member 2A, thereby improving the heat dissipation efficiency of the semiconductor device A1.
  • FIGS. 25 to 28 show other embodiments of the present disclosure.
  • elements that are the same as or similar to those in the above embodiment are given the same reference numerals as in the above embodiment.
  • the configurations of the various parts in each embodiment can be combined with each other as appropriate to the extent that no technical contradictions arise.
  • Second embodiment: 25 to 27 show a heat dissipation member of a semiconductor device according to a second embodiment of the present disclosure.
  • a semiconductor device A2 of this embodiment differs from the above-described embodiment in that it includes a plurality of first heat dissipation members 2A and a plurality of second heat dissipation members 2B, and in the configuration of the support substrate 3.
  • the first back metal layer 33A of this embodiment has a plurality of first recesses 303A and a plurality of second recesses 303B.
  • the first recesses 303A and the second recesses 303B are each recessed from the first back surface 302A toward the z1 side in the thickness direction z.
  • the first recesses 303A are arranged in the first direction x.
  • the second recesses 303B are arranged in the first direction x.
  • the first recesses 303A and the second recesses 303B are arranged alternately in the second direction y.
  • the first recesses 303A and the second recesses 303B adjacent to each other in the second direction y are offset from each other in the first direction x.
  • the first recesses 303A and the second recesses 303B in this embodiment are rectangular when viewed in the thickness direction z, but their shapes are not limited in any way.
  • the multiple first heat dissipation members 2A and the multiple second heat dissipation members 2B are arranged on the z2 side of the first substrate 3A (first back surface metal layer 33A) in the thickness direction z.
  • the multiple first heat dissipation members 2A and the multiple second heat dissipation members 2B are arranged alternately in the second direction y.
  • the multiple first heat dissipation members 2A may have the same configuration as the first heat dissipation members 2A in the semiconductor device A1, except that the size in the second direction y is relatively smaller than that of the first heat dissipation members 2A in the semiconductor device A1.
  • the second heat dissipation member 2B has a plurality of second base portions 21B, a plurality of second upright portions 22B, and a plurality of second connecting portions 23B.
  • the material of the first heat dissipation member 2A is not limited in any way, and it is formed, for example, using a metal plate material.
  • the metal plate material includes metals such as Cu (copper), Al (aluminum), stainless steel, or alloys of these metals.
  • the second bases 21B are located on the z1 side in the thickness direction z.
  • the second bases 21B are individually accommodated in the second recesses 303B.
  • the second bases 21B are joined to the first back surface metal layer 33A in the second recesses 303B.
  • the method of joining the second bases 21B to the first back surface metal layer 33A is not limited in any way, and may be appropriately selected from welding methods such as laser welding, methods using joints such as brazing, ultrasonic bonding, solid-phase diffusion bonding, and the like.
  • the second bases 21B are joined to the first back surface metal layer 33A by laser bonding. In this case, a weld M is formed in which the second bases 21B and the first back surface metal layer 33A are melted and then solidified.
  • the thickness of the second bases 21B in the thickness direction z is thinner than the depth of the second recesses 303B in the thickness direction z.
  • the shape of the second base 21B is not limited in any way, and in this embodiment, it is a strip extending in the second direction y.
  • the second base 21B may have a size and shape that fits into the second recess 303B, or may be slightly smaller than the second recess 303B.
  • the second standing portions 22B are individually connected to both ends of the second base portions 21B in the first direction x, and stand along the thickness direction z.
  • the second standing portions 22B protrude further toward the z2 side in the thickness direction z than the first back surface 302A.
  • the length in the second direction y of the second standing portions 22B and the length in the second direction y of the second base portions 21B are the same (or approximately the same).
  • the second standing portions 22B are, for example, strip-shaped extending in the second direction y.
  • the second connecting portions 23B connect the z2 side ends of the thickness direction z of the second standing portions 22B adjacent to each other in the first direction x.
  • the length in the second direction y of the second connecting portions 23B and the length in the second direction y of the second standing portions 22B are the same (or approximately the same).
  • the shape of the second connecting portions 23B as viewed from the thickness direction z is not limited in any way, and in this embodiment, it is a band shape.
  • the shape of the second connecting portions 23B as viewed from the second direction y is not limited in any way, and may be a flat shape along the first direction x as shown in the figure, or a dome shape or a mountain shape that bulges toward the z2 side in the thickness direction z.
  • the positions of the first recess 303A and the second recess 303B adjacent to each other in the second direction y are shifted from each other in the first direction x, so that the positions of the first connecting portion 23A and the second connecting portion 23B adjacent to each other in the second direction y are shifted from each other in the first direction x.
  • This embodiment also improves heat dissipation efficiency and reduces labor during manufacturing.
  • the flow path formed by the first heat dissipation member 2A and the flow path formed by the second heat dissipation member 2B are offset from each other in the first direction x. This makes it easier for the cooling medium Cm to meander when it flows from the supply section 92 to the discharge section 93 in the cooling device 9. This promotes heat transfer from the first heat dissipation member 2A and the second heat dissipation member 2B, further improving heat dissipation efficiency.
  • first heat dissipation members 2A and second heat dissipation members 2B is not limited in any way.
  • Third embodiment: 28 shows a semiconductor device according to a third embodiment of the present disclosure.
  • a semiconductor device A3 of this embodiment differs from the above-described embodiments in that it includes a first heat dissipation member 2A and a third heat dissipation member 2C, and in that it includes a first substrate 3A and a second substrate 3B.
  • the second substrate 3B is disposed on the z1 side in the thickness direction z with respect to the multiple first semiconductor elements 10A and the multiple second semiconductor elements 10B.
  • the specific configuration of the second substrate 3B is not limited in any way, and it may be configured as, for example, a DBC (Direct Bonded Copper) substrate or an AMB (Active Metal Brazing) substrate.
  • the second substrate 3B may be configured to be directly bonded to at least one of the multiple first semiconductor elements 10A and the multiple second semiconductor elements 10B, or may be configured to be capable of transferring heat via a bonding layer or a metal member (both not shown).
  • the second substrate 3B has a second back surface metal layer 33B.
  • the second back surface metal layer 33B is made of, for example, the same material as the first back surface metal layer 33A described above.
  • the second back surface metal layer 33B has a second back surface 302B and a plurality of third recesses 303C.
  • the second back surface 302B faces the z1 side in the thickness direction z.
  • the second back surface 302B is exposed from the sealing resin 8.
  • Each of the multiple third recesses 303C is recessed from the second back surface 302B toward the z2 side in the thickness direction z.
  • the multiple third recesses 303C are arranged in the first direction x.
  • the third recesses 303C may be grooves extending in the second direction y, or may be rectangular when viewed from the thickness direction z, and the specific shape is not limited in any way.
  • the third heat dissipation member 2C is disposed on the z1 side of the second substrate 3B (second back surface metal layer 33B) in the thickness direction z.
  • the third heat dissipation member 2C has a plurality of third base portions 21C, a plurality of third upright portions 22C, and a plurality of first connecting portions 23A.
  • the material of the third heat dissipation member 2C is not limited in any way, and it is formed, for example, using a metal plate material.
  • the metal plate material includes metals such as Cu (copper), Al (aluminum), and stainless steel, or alloys thereof, etc.
  • the third bases 21C are located on the z2 side in the thickness direction z.
  • the third bases 21C are individually accommodated in the third recesses 303C.
  • the third bases 21C are joined to the second back metal layer 33B in the third recesses 303C.
  • the method for joining the third bases 21C to the second back metal layer 33B is not limited in any way, and may be appropriately selected from welding methods such as laser welding, methods using joints such as brazing, ultrasonic bonding, solid-phase diffusion bonding, and the like.
  • the thickness of the third bases 21C in the thickness direction z is thinner than the depth of the third recesses 303C in the thickness direction z.
  • the shape of the third bases 21C is not limited in any way, and may be, for example, a strip extending in the second direction y.
  • the third bases 21C may have a size and shape that fits into the third recesses 303C, or may be slightly smaller than the third recesses 303C.
  • the third standing portions 22C are individually connected to both ends of the third base portions 21C in the first direction x, and stand along the thickness direction z.
  • the third standing portions 22C protrude further toward the z1 side in the thickness direction z than the first back surface 302A.
  • the length of the third standing portions 22C in the second direction y and the length of the third base portion 21C in the second direction y are the same (or approximately the same).
  • the shape of the third standing portions 22C is not limited in any way, and may be, for example, a strip extending in the second direction y.
  • the multiple first connecting portions 23A connect the z2 side ends of adjacent third standing portions 22C in the thickness direction z in the first direction x.
  • the length in the second direction y of the first connecting portions 23A and the length in the second direction y of the third standing portions 22C are the same (or approximately the same).
  • the shape of the first connecting portions 23A viewed from the thickness direction z is not limited in any way, and in this embodiment, it may be a band-like shape.
  • the shape of the first connecting portions 23A viewed from the second direction y is not limited in any way, and may be a flat shape along the first direction x as shown, or a dome-like or mountain-like shape that bulges toward the z2 side in the thickness direction z.
  • This embodiment also improves heat dissipation efficiency and reduces labor during manufacturing. Furthermore, by arranging the first heat dissipation member 2A and the third heat dissipation member 2C on both sides in the thickness direction z, it is possible to cool the semiconductor device A3 from both sides in the thickness direction z. This is advantageous for improving heat dissipation efficiency.
  • the semiconductor device, power conversion unit, and method for manufacturing a semiconductor device according to the present disclosure are not limited to the above-described embodiments.
  • the specific configurations of the semiconductor device, power conversion unit, and method for manufacturing a semiconductor device according to the present disclosure can be freely designed in various ways.
  • the present disclosure includes the embodiments described in the following appendix.
  • Appendix 1 A semiconductor element; A first substrate supporting the semiconductor element; a sealing resin that covers the semiconductor element and a portion of the first substrate; A first heat dissipation member, the first substrate has a main surface facing a first side in a thickness direction and a first back surface facing a second side and exposed from the sealing resin; the semiconductor element is mounted on the main surface, the first heat dissipation member is disposed on the second side in the thickness direction of the first substrate, the first heat dissipation member has a plurality of first base portions located on the first side in the thickness direction and a plurality of first upright portions extending from the first base portions to the second side in the thickness direction, the first substrate has a plurality of first recesses recessed from the first back surface to the first side in the thickness direction, The semiconductor device, wherein the first base portions are individually accommodated in the first recesses.
  • the first substrate has a first back surface metal layer in which the plurality of first recesses are formed, 2.
  • the semiconductor device according to claim 1, wherein the first heat dissipation component is bonded to the first back surface metal layer.
  • Appendix 3. The semiconductor device according to claim 2, wherein the first heat dissipation component is made of metal.
  • Appendix 4. 4.
  • the semiconductor device according to claim 2, wherein the first recesses are arranged in a first direction perpendicular to the thickness direction.
  • the first recess is a groove extending in the thickness direction and in a second direction perpendicular to the first direction. Appendix 6.
  • the first heat dissipation member has a first connecting portion that connects the second side ends in the thickness direction of the first upright portions adjacent to each other in the first direction.
  • Appendix 7 a second heat dissipation member disposed on the second side in the thickness direction of the first substrate, the second heat dissipation member has a plurality of second base portions located on the first side in the thickness direction and a plurality of second upright portions extending from the second base portions to the second side in the thickness direction, the first substrate has a plurality of second recesses recessed from the first back surface toward the first side in the thickness direction, the second base portions are individually accommodated in the second recesses, 5.
  • the first substrate has a first insulating layer located on the first side in the thickness direction with respect to the first back surface metal layer, and a first metal layer located on the first side in the thickness direction with respect to the first insulating layer. Appendix 13.
  • the second substrate located on the first side in the thickness direction with respect to the semiconductor element;
  • a third heat dissipation member the second substrate has a second back surface facing a first side in a thickness direction and exposed from the sealing resin;
  • the third heat dissipation member is disposed on the first side in the thickness direction of the second substrate,
  • the third heat dissipation member has a plurality of third base portions located on the second side in the thickness direction and a plurality of third upright portions extending from the third base portions to the first side in the thickness direction
  • the second substrate has a plurality of third recesses recessed from the second back surface toward the second side in the thickness direction, 13.
  • the second substrate has a second back surface metal layer in which the plurality of third recesses are formed, 14.
  • Appendix 15. The semiconductor device according to claim 14, wherein the third heat dissipation component is made of metal.
  • Appendix 17. A semiconductor device according to any one of appendixes 1 to 16, a cooling device disposed on the second side in the thickness direction of the semiconductor device,
  • the cooling device is a power conversion unit having a housing that accommodates the first heat dissipation member and allows a cooling medium to flow.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

半導体装置は、半導体素子と、前記半導体素子を支持する第１基板と、前記半導体素子と前記第１基板の一部とを覆う封止樹脂と、第１放熱部材とを備える。前記第１基板は、厚さ方向の第１側を向く主面と、第２側を向き且つ前記封止樹脂から露出した第１裏面を有する。前記半導体素子は、前記主面に搭載されている。前記第１放熱部材は、前記第１基板の前記厚さ方向の前記第２側に配置されている。前記第１放熱部材は、前記厚さ方向の前記第１側に位置する複数の第１基部と、前記第１基部から前記厚さ方向の前記第２側に延びる複数の第１起立部とを有する。前記第１基板は、前記第１裏面から前記厚さ方向の前記第１側に凹む複数の第１凹部を有する。前記複数の第１基部は、前記複数の第１凹部に個別に収容されている。

Description

半導体装置および電力変換ユニット
　本開示は、半導体装置および電力変換ユニットに関する。
　従来、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）などの電力用スイッチング素子を備える半導体装置が知られている。このような半導体装置は、産業機器から家電や情報端末、自動車用機器まであらゆる電子機器に搭載される。特許文献１には、従来の半導体装置（パワーモジュール）が開示されている。特許文献１に記載の半導体装置は、半導体素子、および、支持基板を備えている。半導体素子は、たとえばＳｉ（シリコン）製のＩＧＢＴである。支持基板は、半導体素子を支持する。支持基板は、絶縁性の基材と、基材の両面に積層された導体層とを含む。基材は、たとえばセラミックからなる。各導体層は、たとえばＣｕ（銅）からなり、一方の導体層には、半導体素子が接合される。半導体素子は、たとえば封止樹脂により覆われている。
特開２０２１－１９０５０５号公報
　パワーモジュールの動作時には、半導体素子が発熱する。パワーモジュールが適切に動作するには、半導体素子からの熱を外部に速やかに放熱することが好ましい。
　本開示は、従来より改良が施された半導体装置を提供することを一の課題とする。特に本開示は、上記した事情に鑑み、放熱効率の向上及び／又は製造時の省力化を図ることが可能な半導体装置（延いては電力変換ユニット）を提供することを一の課題とする。
　本開示の第１の側面によって提供される半導体装置は、半導体素子と、前記半導体素子を支持する第１基板と、前記半導体素子と前記第１基板の一部とを覆う封止樹脂と、第１放熱部材とを備える。前記第１基板は、厚さ方向の第１側を向く主面と、第２側を向き且つ前記封止樹脂から露出した第１裏面を有する。前記半導体素子は、前記主面に搭載されている。前記第１放熱部材は、前記第１基板の前記厚さ方向の前記第２側に配置されている。前記第１放熱部材は、前記厚さ方向の前記第１側に位置する複数の第１基部と、前記第１基部から前記厚さ方向の前記第２側に延びる複数の第１起立部と、を有する。前記第１基板は、前記第１裏面から前記厚さ方向の前記第１側に凹む複数の第１凹部を有する。前記複数の第１基部は、前記複数の第１凹部に個別に収容されている。
　本開示の第２の側面によって提供される電力変換ユニットは、本開示の第１の側面によって提供される半導体装置と、前記半導体装置の前記厚さ方向の前記第２側に配置された冷却装置と、を備える。前記冷却装置は、前記第１放熱部材を収容し且つ冷却媒体を流動させる筐体を有する。
　上記構成によれば、半導体装置（延いては電力変換ユニット）に関し、放熱効率の向上及び／又は製造時の省力化とを図ることができる。
　本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
図１は、本開示の第１実施形態に係る半導体装置を示す斜視図である。 図２は、本開示の第１実施形態に係る半導体装置を示す部分斜視図である。 図３は、本開示の第１実施形態に係る半導体装置を示す部分斜視図である。 図４は、本開示の第１実施形態に係る半導体装置を示す平面図である。 図５は、本開示の第１実施形態に係る半導体装置を示す部分平面図である。 図６は、本開示の第１実施形態に係る半導体装置を示す部分側面図である。 図７は、本開示の第１実施形態に係る半導体装置を示す部分拡大平面図である。 図８は、本開示の第１実施形態に係る半導体装置を示す部分平面図である。 図９は、本開示の第１実施形態に係る半導体装置を示す部分平面図である。 図１０は、本開示の第１実施形態に係る半導体装置を示す側面図である。 図１１は、本開示の第１実施形態に係る半導体装置を示す底面図である。 図１２は、本開示の第１実施形態に係る半導体装置を示す部分底面図である。 図１３は、図５のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。 図１４は、図５のＸＩＶ－ＸＩＶ線に沿う断面図である。 図１５は、本開示の第１実施形態に係る半導体装置を示す部分拡大断面図である。 図１６は、本開示の第１実施形態に係る半導体装置を示す部分拡大断面図である。 図１７は、図５のＸＶＩＩ－ＸＶＩＩ線に沿う断面図である。 図１８は、図５のＸＶＩＩＩ－ＸＶＩＩＩ線に沿う断面図である。 図１９は、図５のＸＩＸ－ＸＩＸ線に沿う断面図である。 図２０は、図５のＸＸ－ＸＸ線に沿う断面図である。 図２１は、図５のＸＸＩ－ＸＸＩ線に沿う断面図である。 図２２は、図１１のＸＸＩＩ－ＸＸＩＩ線に沿う部分拡大断面図である。 図２３は、本開示の第１実施形態に係る電力変換ユニットを示す断面図である。 図２４は、本開示の第１実施形態に係る電力変換ユニットを示す断面図である。 図２５は、本開示の第２実施形態に係る半導体装置を示す底面図である。 図２６は、本開示の第２実施形態に係る半導体装置を示す底面図である。 図２７は、図２５のＸＸＶＩ－ＸＸＶＩ線に沿う部分拡大断面図である。 図２８は、本開示の第３実施形態に係る半導体装置を示す側面図である。
　以下、本開示の好ましい実施の形態につき、図面を参照して具体的に説明する。
　本開示における「第１」、「第２」、「第３」等の用語は、単に識別のために用いたものであり、それらの対象物に順列を付することを意図していない。
　本開示において、「ある物Ａがある物Ｂに形成されている」および「ある物Ａがある物Ｂ上に形成されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接形成されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに形成されていること」を含む。同様に、「ある物Ａがある物Ｂに配置されている」および「ある物Ａがある物Ｂ上に配置されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接配置されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに配置されていること」を含む。同様に、「ある物Ａがある物Ｂ上に位置している」とは、特段の断りのない限り、「ある物Ａがある物Ｂに接して、ある物Ａがある物Ｂ上に位置していること」、および、「ある物Ａとある物Ｂとの間に他の物が介在しつつ、ある物Ａがある物Ｂ上に位置していること」を含む。また、「ある物Ａがある物Ｂにある方向に見て重なる」とは、特段の断りのない限り、「ある物Ａがある物Ｂのすべてに重なること」、および、「ある物Ａがある物Ｂの一部に重なること」を含む。また、本開示において「ある面Ａが方向Ｂ（の一方側または他方側）を向く」とは、面Ａの方向Ｂに対する角度が９０°である場合に限定されず、面Ａが方向Ｂに対して傾いている場合を含む。
　第１実施形態：
　図１～図２４は、本開示の第１実施形態に係る半導体装置および電力変換ユニットを示している。本実施形態の半導体装置Ａ１は、複数の第１半導体素子１０Ａ、複数の第２半導体素子１０Ｂ、第１放熱部材２Ａ、第１基板３Ａ、第１端子４１、第２端子４２、複数の第３端子４３、第４端子４４、複数の制御端子４５、制御端子支持体４８、第１導通部材５、第２導通部材６および封止樹脂８を備えている。
　図１は、半導体装置Ａ１を示す斜視図である。図２は、半導体装置Ａ１を示す部分斜視図である。図３は、半導体装置Ａ１を示す部分斜視図である。図４は、半導体装置Ａ１を示す平面図である。図５は、半導体装置Ａ１を示す部分平面図である。図６は、半導体装置Ａ１を示す部分側面図である。図７は、半導体装置Ａ１を示す部分拡大平面図である。図８は、半導体装置Ａ１を示す部分平面図である。図９は、半導体装置Ａ１を示す部分平面図である。図１０は、半導体装置Ａ１を示す側面図である。図１１は、半導体装置Ａ１を示す底面図である。図１２は、半導体装置Ａ１を示す部分底面図である。図１３は、図５のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。図１４は、図５のＸＩＶ－ＸＩＶ線に沿う断面図である。図１５は、半導体装置Ａ１を示す部分拡大断面図である。図１６は、半導体装置Ａ１を示す部分拡大断面図である。図１７は、図５のＸＶＩＩ－ＸＶＩＩ線に沿う断面図である。図１８は、図５のＸＶＩＩＩ－ＸＶＩＩＩ線に沿う断面図である。図１９は、図５のＸＩＸ－ＸＩＸ線に沿う断面図である。図２０は、図５のＸＸ－ＸＸ線に沿う断面図である。図２１は、図５のＸＸＩ－ＸＸＩ線に沿う断面図である。図２２は、図１１のＸＸＩＩ－ＸＸＩＩ線に沿う部分拡大断面図である。図２３および図２４は、電力変換ユニットＢ１を示す断面図である。
　これらの図において、第１方向ｘの一方側をｘ１側、第１方向ｘの他方側をｘ２側と称する。第２方向ｙおよび厚さ方向ｚについても同様である。
　第１半導体素子１０Ａ、第２半導体素子１０Ｂ：
　複数の第１半導体素子１０Ａおよび複数の第２半導体素子１０Ｂはそれぞれ、半導体装置Ａ１の機能中枢となる電子部品である。各第１半導体素子１０Ａおよび各第２半導体素子１０Ｂの構成材料は、たとえばＳｉＣ（炭化ケイ素）を主とする半導体材料である。この半導体材料は、ＳｉＣに限定されず、Ｓｉ（シリコン）、ＧａＮ（窒化ガリウム）あるいはＣ（ダイヤモンド）などであってもよい。各第１半導体素子１０Ａおよび各第２半導体素子１０Ｂは、たとえば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などのスイッチング機能を有するパワー半導体チップである。本実施形態においては、第１半導体素子１０Ａおよび第２半導体素子１０ＢがＭＯＳＦＥＴである場合を示すが、これに限定されず、ＩＧＢＴ（Insulated Gate Bipolar Transistor；絶縁ゲートバイポーラトランジスタ）などの他のトランジスタであってもよい。各第１半導体素子１０Ａおよび各第２半導体素子１０Ｂは、いずれも同一素子である。各第１半導体素子１０Ａおよび各第２半導体素子１０Ｂは、たとえばｎチャネル型のＭＯＳＦＥＴであるが、ｐチャネル型のＭＯＳＦＥＴであってもよい。
　第１半導体素子１０Ａおよび第２半導体素子１０Ｂはそれぞれ、図１５、図１６に示すように、素子主面１０１および素子裏面１０２を有する。各第１半導体素子１０Ａおよび各第２半導体素子１０Ｂにおいて、素子主面１０１と素子裏面１０２とは厚さ方向ｚに離隔する。素子主面１０１は、厚さ方向ｚのｚ１側を向き、素子裏面１０２は、厚さ方向ｚのｚ２側を向く。
　本実施形態では、半導体装置Ａ１は、４つの第１半導体素子１０Ａと４つの第２半導体素子１０Ｂとを備えているが、第１半導体素子１０Ａの数および第２半導体素子１０Ｂの数は、本構成に限定されず、半導体装置Ａ１に要求される性能に応じて適宜変更される。図８、図９の例では、第１半導体素子１０Ａおよび第２半導体素子１０Ｂがそれぞれ４個ずつ配置される。第１半導体素子１０Ａおよび第２半導体素子１０Ｂの数は、それぞれ２個または３個でもよく、それぞれ５個以上でもよい。第１半導体素子１０Ａの数と第２半導体素子１０Ｂの数とは、等しくてもよく、異なってもよい。第１半導体素子１０Ａおよび第２半導体素子１０Ｂの数は、半導体装置Ａ１が取り扱う電流容量によって決定される。
　半導体装置Ａ１は、たとえばハーフブリッジ型のスイッチング回路として構成される。この場合、複数の第１半導体素子１０Ａは、半導体装置Ａ１の上アーム回路を構成し、複数の第２半導体素子１０Ｂは、下アーム回路を構成する。上アーム回路において、複数の第１半導体素子１０Ａは互いに並列に接続され、下アーム回路において、複数の第２半導体素子１０Ｂは互いに並列に接続される。各第１半導体素子１０Ａと各第２半導体素子１０Ｂとは、直列に接続され、ブリッジ層を構成する。
　複数の第１半導体素子１０Ａはそれぞれ、図８、図９および図２０などに示すように、後述の第１基板３Ａの第１導電部３２１に搭載されている。図８、図９に示す例では、複数の第１半導体素子１０Ａは、たとえば第２方向ｙに並んでおり、互いに離隔している。各第１半導体素子１０Ａは、第１導電性接合材１９Ａを介して、第１導電部３２１に導通接合されている。各第１半導体素子１０Ａは、第１導電部３２１に接合された際、素子裏面１０２が第１導電部３２１に対向する。なお、本実施形態とは異なり、複数の第１半導体素子１０Ａは、ＤＢＣ基板等の一部とは異なる金属部材に搭載されていてもよい。この場合、当該金属部材が本開示における第１導電部に相当する。この金属部材は、たとえば第１導電部３２１に支持されていてもよい。
　複数の第２半導体素子１０Ｂはそれぞれ、図８、図９および図１９などに示すように、後述の第１基板３Ａの第２導電部３２２に搭載されている。図８、図９に示す例では、複数の第２半導体素子１０Ｂは、たとえば第２方向ｙに並んでおり、互いに離隔している。各第２半導体素子１０Ｂは、第２導電性接合材１９Ｂを介して、第２導電部３２２に導通接合されている。各第２半導体素子１０Ｂは、第２導電部３２２に接合された際、素子裏面１０２が第２導電部３２２に対向する。図９から理解されるように、第１方向ｘに見て、複数の第１半導体素子１０Ａと複数の第２半導体素子１０Ｂとは、重なっているが、重なっていなくてもよい。なお、本実施形態とは異なり、複数の第２半導体素子１０Ｂは、ＤＢＣ基板等の一部とは異なる金属部材に搭載されていてもよい。この場合、当該金属部材が本開示における第２導電部に相当する。この金属部材は、たとえば第２導電部３２２に支持されていてもよい。
　複数の第１半導体素子１０Ａおよび複数の第２半導体素子１０Ｂはそれぞれ、第１主面電極１１、第２主面電極１２、第３主面電極１３および裏面電極１５を有する。以下で説明する第１主面電極１１、第２主面電極１２、第３主面電極１３および裏面電極１５の構成は、各第１半導体素子１０Ａおよび各第２半導体素子１０Ｂにおいて共通する。第１主面電極１１、第２主面電極１２および第３主面電極１３は、素子主面１０１に設けられている。第１主面電極１１、第２主面電極１２および第３主面電極１３は、図示しない絶縁膜により絶縁されている。裏面電極１５は、素子裏面１０２に設けられている。
　第１主面電極１１は、たとえばゲート電極であって、第１半導体素子１０Ａ（第２半導体素子１０Ｂ）を駆動させるための駆動信号（たとえばゲート電圧）が入力される。第１半導体素子１０Ａ（第２半導体素子１０Ｂ）において、第２主面電極１２は、たとえばソース電極であって、ソース電流が流れる。本実施形態の第２主面電極１２は、ゲートフィンガー１２１を有する。ゲートフィンガー１２１は、たとえば第１方向ｘに延びる線状の絶縁体からなり、第２主面電極１２を第２方向ｙに２分割している。第３主面電極１３は、たとえばソースセンス電極であって、ソース電流が流れる。裏面電極１５は、たとえばドレイン電極であって、ドレイン電流が流れる。裏面電極１５は、素子裏面１０２の全域（あるいは略全域）を覆っている。裏面電極１５は、たとえばＡｇ（銀）めっきにより構成される。
　各第１半導体素子１０Ａ（各第２半導体素子１０Ｂ）は、第１主面電極１１（ゲート電極）に駆動信号（ゲート電圧）が入力されると、この駆動信号に応じて、導通状態と遮断状態とが切り替わる。導通状態では、裏面電極１５（ドレイン電極）から第２主面電極１２（ソース電極）に電流が流れ、遮断状態では、この電流が流れない。つまり、各第１半導体素子１０Ａ（各第２半導体素子１０Ｂ）は、スイッチング動作を行う。半導体装置Ａ１は、複数の第１半導体素子１０Ａおよび複数の第２半導体素子１０Ｂのスイッチング機能により、１つの第４端子４４と２つの第１端子４１および第２端子４２との間に入力される直流電圧をたとえば交流電圧に変換して、第３端子４３から交流電圧を出力する。
　半導体装置Ａ１では、図５、図８、図９などに示すように、サーミスタ１７を備える。サーミスタ１７は、温度検出用センサとして用いられる。なお、サーミスタ１７の他に、たとえば感温ダイオード等を備える構成であってもよいし、サーミスタ１７等を備えない構成であってもよい。
　第１基板３Ａ：
　第１基板３Ａは、複数の第１半導体素子１０Ａおよび複数の第２半導体素子１０Ｂを支持する。第１基板３Ａの具体的構成は何ら限定されず、たとえばＤＢＣ（Direct Bonded Copper）基板またはＡＭＢ（Active Metal Brazing）基板で構成される。第１基板３Ａは、第１絶縁層３１Ａ、第１主面金属層３２Ａおよび第１裏面金属層３３Ａを含む。第１主面金属層３２Ａは、第１導電部３２１および第２導電部３２２を含む。第１基板３Ａの厚さ方向ｚの寸法は、たとえば０．４ｍｍ以上３．０ｍｍ以下である。
　第１絶縁層３１Ａは、たとえば熱伝導性の優れたセラミックスである。このようなセラミックスとしては、たとえばＳｉＮ（窒化ケイ素）がある。第１絶縁層３１Ａは、セラミックスに限定されず、絶縁樹脂シートなどであってもよい。第１絶縁層３１Ａは、たとえば平面視矩形状である。第１絶縁層３１Ａの厚さ方向ｚの寸法は、たとえば０．０５ｍｍ以上１．０ｍｍ以下である。
　第１導電部３２１は、複数の第１半導体素子１０Ａを支持し、第２導電部３２２は、複数の第２半導体素子１０Ｂを支持する。第１導電部３２１および第２導電部３２２は、第１絶縁層３１Ａの上面（厚さ方向ｚのｚ１側を向く面）に形成されている。第１導電部３２１および第２導電部３２２の構成材料は、たとえばＣｕ（銅）を含む。当該構成材料はＣｕ（銅）以外のたとえばＡｌ（アルミニウム）を含んでいてもよい。第１導電部３２１および第２導電部３２２は、第１方向ｘに離隔する。第１導電部３２１は、第２導電部３２２の第１方向ｘのｘ１側に位置する。第１導電部３２１および第２導電部３２２はそれぞれ、たとえば平面視矩形状である。第１導電部３２１および第２導電部３２２は、第１導通部材５および第２導通部材６とともに、複数の第１半導体素子１０Ａおよび複数の第２半導体素子１０Ｂによってスイッチングされる主回路電流の経路を構成する。
　第１導電部３２１は、第１主面３０１Ａを有する。第１主面３０１Ａは、厚さ方向ｚのｚ１側を向く平面である。第１導電部３２１の第１主面３０１Ａには、第１導電性接合材１９Ａを介して複数の第１半導体素子１０Ａがそれぞれ接合されている。第２導電部３２２は、第２主面３０１Ｂを有する。第２主面３０１Ｂは、厚さ方向ｚのｚ１側を向く平面である。第２導電部３２２の第２主面３０１Ｂには、第２導電性接合材１９Ｂを介して複数の第２半導体素子１０Ｂが接合されている。第１導電性接合材１９Ａおよび第２導電性接合材１９Ｂの構成材料は特に限定されず、たとえば、はんだ、Ａｇ（銀）等の金属を含む金属ペースト材、あるいは、Ａｇ（銀）等の金属を含む焼結金属などである。第１導電部３２１および第２導電部３２２の厚さ方向ｚの寸法は、たとえば０．１ｍｍ以上１．５ｍｍ以下である。
　第１裏面金属層３３Ａは、第１絶縁層３１Ａの下面（厚さ方向ｚのｚ２側を向く面）に形成されている。第１裏面金属層３３Ａの構成材料は、第１主面金属層３２Ａの構成材料と同じである。第１裏面金属層３３Ａは、第１裏面３０２Ａおよび複数の第１凹部３０３Ａを有する。第１裏面３０２Ａは、厚さ方向ｚのｚ２側を向く平面である。第１裏面３０２Ａは、封止樹脂８から露出する。第１裏面金属層３３Ａは、平面視において、第１導電部３２１および第２導電部３２２の双方に重なる。
　複数の第１凹部３０３Ａは、図１２、図１３および図２２に示すように、各々が第１裏面３０２Ａから、厚さ方向ｚのｚ１側に凹んでいる。本実施形態においては、複数の第１凹部３０３Ａは、第１方向ｘに配列されている。また、本実施形態の第１凹部３０３Ａは、第２方向ｙに延びる溝である。
　第１放熱部材２Ａ：
　第１放熱部材２Ａは、図２、図６、図１０～図１４および図１７～図２２に示すように、第１基板３Ａ（第１裏面金属層３３Ａ）の厚さ方向ｚのｚ２側に配置されている。第１放熱部材２Ａは、複数の第１基部２１Ａ、複数の第１起立部２２Ａおよび複数の第１連結部２３Ａを有する。第１放熱部材２Ａの材質は何ら限定されず、たとえば金属板材料を用いて形成されている。当該金属板材料は、たとえばＣｕ（銅）、Ａｌ（アルミニウム）、ステンレス等の金属、またはこれらの合金等を含む。
　複数の第１基部２１Ａは、厚さ方向ｚのｚ１側に位置している。複数の第１基部２１Ａは、複数の第１凹部３０３Ａに個別に収容されている。第１基部２１Ａは、第１凹部３０３Ａ内において、第１裏面金属層３３Ａに接合されている。第１基部２１Ａを第１裏面金属層３３Ａに接合する手法は、何ら限定されず、レーザ溶接等の溶接手法、ろう付け等の接合部を用いた手法、超音波接合または固相拡散接合等の手法、などを適宜選択可能である。図２２に示す例では、第１基部２１Ａは、第１裏面金属層３３Ａにレーザ接合によって接合されている。この場合、第１基部２１Ａと第１裏面金属層３３Ａとの一部ずつが溶融した後に固体化した溶接部Ｍが形成される。本実施形態においては、第１基部２１Ａの厚さ方向ｚの厚さは、第１凹部３０３Ａの厚さ方向ｚの深さよりも薄い。第１基部２１Ａの形状は何ら限定されず、本実施形態においては、第２方向ｙに延びる帯状である。また、第１基部２１Ａは、第１凹部３０３Ａに嵌合する大きさおよび形状であってもよいし、第１凹部３０３Ａに対して若干小さい大きさであってもよい。
　複数の第１起立部２２Ａは、複数の第１基部２１Ａの第１方向ｘの両端に個別に繋がっており、厚さ方向ｚに沿って起立している。第１起立部２２Ａは、第１裏面３０２Ａよりも厚さ方向ｚのｚ２側に突出している。本実施形態においては、第１起立部２２Ａの第２方向ｙの長さと第１基部２１Ａの第２方向ｙの長さとは、同じ（あるいは略同じ）である。第１起立部２２Ａは、たとえば第２方向ｙに延びる帯状である。
　複数の第１連結部２３Ａは、第１方向ｘにおいて隣り合う第１起立部２２Ａの厚さ方向ｚのｚ２側端どうしを連結している。本実施形態の第１連結部２３Ａの第２方向ｙの長さと第１起立部２２Ａの第２方向ｙの長さとは、同じ（あるいは略同じ）である。第１連結部２３Ａの厚さ方向ｚから視た形状は何ら限定されず、本実施形態においては、帯状である。また、第１連結部２３Ａの第２方向ｙから視た形状は何ら限定されず、図示された第１方向ｘに沿った平坦形状であってもよいし、厚さ方向ｚのｚ２側に膨出するドーム状または山形状であってもよい。
　第１端子４１、第２端子４２、第３端子４３、第４端子４４：
　第１端子４１、第２端子４２、複数の第３端子４３、および第４端子４４はそれぞれ、板状の金属板からなる。この金属板は、たとえばＣｕ（銅）またはＣｕ（銅）合金を含む。図１～図５、図８、図９および図１１に示す例では、半導体装置Ａ１は、１つずつの第１端子４１、第２端子４２および第４端子４４と、２つの第３端子４３とを備えているが、各端子の個数は何ら限定されない。
　第１端子４１、第２端子４２および第４端子４４には、電力変換対象となる直流電圧が入力される。第４端子４４は正極（Ｐ端子）であり、第１端子４１および第２端子４２はそれぞれ負極（Ｎ端子）である。複数の第３端子４３から、第１半導体素子１０Ａおよび第２半導体素子１０Ｂにより電力変換された交流電圧が出力される。第１端子４１、第２端子４２、複数の第３端子４３、および第４端子４４はそれぞれ、封止樹脂８に覆われた部分と封止樹脂８から露出した部分とを含む。
　第４端子４４は、図１４に示すように、第１導電部３２１に導通接合されている。導通接合の手法は何ら限定されず、超音波接合、レーザ接合、溶接等の手法、あるいははんだ、金属ペースト、銀焼結体等を用いた手法、等が適宜採用される。第４端子４４は、図８、図９などに示すように、複数の第１半導体素子１０Ａおよび第１導電部３２１に対して、第１方向ｘのｘ１側に位置する。第４端子４４は、第１導電部３２１に導通し、かつ、第１導電部３２１を介して、各第１半導体素子１０Ａの裏面電極１５（ドレイン電極）に導通する。
　第１端子４１と第２端子４２とは、第２導通部材６に導通している。本実施形態においては、第１端子４１と第２導通部材６とは、一体的に形成されている。第１端子４１と第２導通部材６とが一体的に形成されているとは、たとえば単一の金属板材料に対して切断加工および折り曲げ加工等を施すことによって形成されており、互いを接合するための接合材等を含まない構成をいう。また、本実施形態においては、第２端子４２と第２導通部材６とは、一体的に形成されている。なお、第１端子４１および第２端子４２は、第２導通部材６と導通する構成であればよく、本実施形態とは異なり、互いを接合する接合部を有する構成であってもよい。第１端子４１および第２端子４２はそれぞれ、図５、図８などに示すように、複数の第１半導体素子１０Ａおよび第１導電部３２１に対して、第１方向ｘのｘ１側に位置する。第１端子４１および第２端子４２はそれぞれ、第２導通部材６に導通し、かつ、第２導通部材６を介して、各第２半導体素子１０Ｂの第２主面電極１２（ソース電極）に導通する。
　図１～図５および図１１などに示すように、第１端子４１、第２端子４２および第４端子４４はそれぞれ、半導体装置Ａ１において、封止樹脂８から第１方向ｘのｘ１側に突き出ている。第１端子４１、第２端子４２および第４端子４４は、互いに離隔している。第１端子４１および第２端子４２は、第２方向ｙにおいて第４端子４４を挟んで互いに反対側に位置する。第１端子４１は、第４端子４４の第２方向ｙのｙ１側に位置し、第２端子４２は、第４端子４４の第２方向ｙのｙ２側に位置する。第１端子４１、第２端子４２および第４端子４４は、第２方向ｙに視て互いに重なる。
　２つの第３端子４３はそれぞれ、図８、図９および図１３から理解されるように、第２導電部３２２に導通接合されている。導通接合の手法は何ら限定されず、超音波接合、レーザ接合、溶接等の手法、あるいははんだ、金属ペースト、銀焼結体等を用いた手法、等が適宜採用される。２つの第３端子４３はそれぞれ、図８などに示すように、複数の第２半導体素子１０Ｂおよび第２導電部３２２に対して、第１方向ｘのｘ２側に位置する。各第３端子４３は、第２導電部３２２に導通し、かつ、第２導電部３２２を介して、各第２半導体素子１０Ｂの裏面電極１５（ドレイン電極）に導通する。なお、第３端子４３の数は、２つに限定されず、たとえば１つであってもよいし、３つ以上であってもよい。たとえば、第３端子４３が１つである場合、第２導電部３２２の第２方向ｙにおける中央部分につながっていることが望ましい。
　複数の制御端子４５はそれぞれ、各第１半導体素子１０Ａおよび各第２半導体素子１０Ｂを制御するためのピン状の端子である。複数の制御端子４５は、複数の第１制御端子４６Ａ～４６Ｅおよび複数の第２制御端子４７Ａ～４７Ｄを含む。複数の第１制御端子４６Ａ～４６Ｅは、各第１半導体素子１０Ａの制御などに用いられる。複数の第２制御端子４７Ａ～４７Ｄは、各第２半導体素子１０Ｂの制御などに用いられる。
　第１制御端子４６Ａ～４６Ｅ：
　複数の第１制御端子４６Ａ～４６Ｅは、第２方向ｙに間隔を隔てて配置されている。各第１制御端子４６Ａ～４６Ｅは、図８、図１４および図２１などに示すように、制御端子支持体４８（後述の第１支持部４８Ａ）を介して、第１導電部３２１に支持される。各第１制御端子４６Ａ～４６Ｅは、図５および図８に示すように、第１方向ｘにおいて、複数の第１半導体素子１０Ａと、第１端子４１、第２端子４２および第４端子４４との間に位置する。
　第１制御端子４６Ａは、複数の第１半導体素子１０Ａの駆動信号入力用の端子（ゲート端子）である。第１制御端子４６Ａには、複数の第１半導体素子１０Ａを駆動させるための駆動信号が入力される（たとえばゲート電圧が印加される）。
　第１制御端子４６Ｂは、複数の第１半導体素子１０Ａのソース信号検出用の端子（ソースセンス端子）である。第１制御端子４６Ｂから、複数の第１半導体素子１０Ａの各第２主面電極１２（ソース電極）に印加される電圧（ソース電流に対応した電圧）が検出される。
　第１制御端子４６Ｃおよび第１制御端子４６Ｄは、サーミスタ１７に導通する端子である。
　第１制御端子４６Ｅは、複数の第１半導体素子１０Ａのドレイン信号検出用の端子（ドレインセンス端子）である。第１制御端子４６Ｅから、複数の第１半導体素子１０Ａの各裏面電極１５（ドレイン電極）に印加される電圧（ドレイン電流に対応した電圧）が検出される。
　複数の第２制御端子４７Ａ～４７Ｄは、第２方向ｙに間隔を隔てて配置されている。各第２制御端子４７Ａ～４７Ｄは、図８および図１４などに示すように、制御端子支持体４８（後述の第２支持部４８Ｂ）を介して、第２導電部３２２に支持される。各第２制御端子４７Ａ～４７Ｄは、図５および図８に示すように、第１方向ｘにおいて、複数の第２半導体素子１０Ｂと２つの第３端子４３との間に位置する。
　第２制御端子４７Ａは、複数の第２半導体素子１０Ｂの駆動信号入力用の端子（ゲート端子）である。第２制御端子４７Ａには、複数の第２半導体素子１０Ｂを駆動させるための駆動信号が入力される（たとえばゲート電圧が印加される）。第２制御端子４７Ｂは、複数の第２半導体素子１０Ｂのソース信号検出用の端子（ソースセンス端子）である。第２制御端子４７Ｂから、複数の第２半導体素子１０Ｂの各第２主面電極１２（ソース電極）に印加される電圧（ソース電流に対応した電圧）が検出される。第２制御端子４７Ｃおよび第２制御端子４７Ｄは、サーミスタ１７に導通する端子である。
　複数の制御端子４５（複数の第１制御端子４６Ａ～４６Ｅおよび複数の第２制御端子４７Ａ～４７Ｄ）はそれぞれ、ホルダ４５１および金属ピン４５２を含む。
　ホルダ４５１は、導電性材料からなる。ホルダ４５１は、図１５、図１６に示すように、導電性接合材４５９を介して、制御端子支持体４８（後述の第１金属層４８２）に接合されている。ホルダ４５１は、筒状部、上端鍔部および下端鍔部を含む。上端鍔部は、筒状部の上方につながり、下端鍔部は、筒状部の下方につながる。ホルダ４５１のうちの少なくとも上端鍔部および筒状部に、金属ピン４５２が挿通されている。ホルダ４５１は、封止樹脂８（後述の第２突出部８５２）に覆われている。
　金属ピン４５２は、厚さ方向ｚに延びる棒状部材である。金属ピン４５２は、ホルダ４５１に圧入されることで支持されている。金属ピン４５２は、少なくともホルダ４５１を介して、制御端子支持体４８（後述の第１金属層４８２）に導通する。図１５、図１６に示す例のように、金属ピン４５２の下端（厚さ方向ｚのｚ２側の端部）がホルダ４５１の挿通孔内で導電性接合材４５９に接している場合には、金属ピン４５２は、導電性接合材４５９を介して、制御端子支持体４８に導通する。
　制御端子支持体４８：
　制御端子支持体４８は、複数の制御端子４５を支持する。制御端子支持体４８は、厚さ方向ｚにおいて、第１主面３０１Ａおよび第２主面３０１Ｂと複数の制御端子４５との間に介在する。
　制御端子支持体４８は、第１支持部４８Ａおよび第２支持部４８Ｂを含む。第１支持部４８Ａは、第１導電部３２１上に配置され、複数の制御端子４５のうちの複数の第１制御端子４６Ａ～４６Ｅを支持する。第１支持部４８Ａは、図１５に示すように、接合材４９を介して、第１導電部３２１に接合されている。接合材４９は、導電性でも絶縁性でもよいが、たとえばはんだが用いられる。第２支持部４８Ｂは、第２導電部３２２上に配置され、複数の制御端子４５のうちの複数の第２制御端子４７Ａ～４７Ｄを支持する。第２支持部４８Ｂは、図１６に示すように、接合材４９を介して、第２導電部３２２に接合されている。
　制御端子支持体４８（第１支持部４８Ａおよび第２支持部４８Ｂのそれぞれ）は、たとえばＤＢＣ（Direct Bonded Copper）基板で構成される。制御端子支持体４８は、互いに積層された絶縁層４８１、第１金属層４８２および第２金属層４８３を有する。
　絶縁層４８１は、たとえばセラミックスからなる。絶縁層４８１は、たとえば平面視矩形状である。
　第１金属層４８２は、図１５、図１６などに示すように、絶縁層４８１の上面に形成されている。各制御端子４５は、第１金属層４８２上に立設されている。第１金属層４８２は、たとえばＣｕ（銅）またはＣｕ（銅）合金を含む。図８などに示すように、第１金属層４８２は、第１部分４８２Ａ、第２部分４８２Ｂ、第３部分４８２Ｃ、第４部分４８２Ｄ、第５部分４８２Ｅおよび第６部分４８２Ｆを含む。第１部分４８２Ａ、第２部分４８２Ｂ、第３部分４８２Ｃ、第４部分４８２Ｄ、第５部分４８２Ｅおよび第６部分４８２Ｆは、互いに離隔し、絶縁されている。
　第１部分４８２Ａは、複数のワイヤ７１が接合され、各ワイヤ７１を介して、各第１半導体素子１０Ａ（各第２半導体素子１０Ｂ）の第１主面電極１１（ゲート電極）に導通する。第１部分４８２Ａと第６部分４８２Ｆとは、複数のワイヤ７３が接続されている。これにより、第６部分４８２Ｆは、ワイヤ７３およびワイヤ７１を介して、各第１半導体素子１０Ａ（各第２半導体素子１０Ｂ）の第１主面電極１１（ゲート電極）に導通する。図８に示すように、第１支持部４８Ａの第６部分４８２Ｆには、第１制御端子４６Ａが接合されており、第２支持部４８Ｂの第６部分４８２Ｆには、第２制御端子４７Ａが接合されている。
　第２部分４８２Ｂは、複数のワイヤ７２が接合され、各ワイヤ７２を介して、各第１半導体素子１０Ａ（各第２半導体素子１０Ｂ）の第３主面電極１３（ソースセンス電極）に導通する。図８に示すように、第１支持部４８Ａの第２部分４８２Ｂには、第１制御端子４６Ｂが接合されており、第２支持部４８Ｂの第２部分４８２Ｂには、第２制御端子４７Ｂが接合されている。
　第３部分４８２Ｃおよび第４部分４８２Ｄは、サーミスタ１７が接合されている。図８に示すように、第１支持部４８Ａの第３部分４８２Ｃおよび第４部分４８２Ｄには、第１制御端子４６Ｃ，４６Ｄが接合されており、第２支持部４８Ｂの第３部分４８２Ｃおよび第４部分４８２Ｄには、第２制御端子４７Ｃ，４７Ｄが接合されている。
　第１支持部４８Ａの第５部分４８２Ｅは、ワイヤ７４が接合され、ワイヤ７４を介して、第１導電部３２１に導通する。図８に示すように、第１支持部４８Ａの第５部分４８２Ｅには、第１制御端子４６Ｅが接合されている。第２支持部４８Ｂの第５部分４８２Ｅは、他の構成部位とは導通していない。上記の各ワイヤ７１～７４は、たとえばボンディングワイヤである。各ワイヤ７１～７４の構成材料は、たとえばＡｕ（金）、Ａｌ（アルミニウム）あるいはＣｕ（銅）のいずれかを含む。
　第２金属層４８３は、図１５、図１６などに示すように、絶縁層４８１の下面に形成されている。第１支持部４８Ａの第２金属層４８３は、図１５に示すように、接合材４９を介して、第１導電部３２１に接合される。第２支持部４８Ｂの第２金属層４８３は、図１６に示すように、接合材４９を介して、第２導電部３２２に接合される。
　第１導通部材５、第２導通部材６：
　第１導通部材５および第２導通部材６は、第１導電部３２１および第２導電部３２２とともに、複数の第１半導体素子１０Ａおよび複数の第２半導体素子１０Ｂによってスイッチングされる主回路電流の経路を構成する。第１導通部材５および第２導通部材６は、第１主面３０１Ａおよび第２主面３０１Ｂから厚さ方向ｚのｚ１側に離隔し、かつ、平面視において第１主面３０１Ａおよび第２主面３０１Ｂに重なる。本実施形態では、第１導通部材５および第２導通部材６はそれぞれ、金属製の板材により構成される。当該金属は、たとえばＣｕ（銅）またはＣｕ（銅）合金を含む。具体的には、第１導通部材５および第２導通部材６は、適宜折り曲げられた金属製の板材である。
　第１導通部材５は、各第１半導体素子１０Ａの第２主面電極１２（ソース電極）と第２導電部３２２とに接続され、各第１半導体素子１０Ａの第２主面電極１２と第２導電部３２２とを導通させる。第１導通部材５は、複数の第１半導体素子１０Ａによってスイッチングされる主回路電流の経路を構成する。第１導通部材５は、図７および図８に示すように、主部５１、複数の第１接合部５２および複数の第２接合部５３を含む。
　主部５１は、第１方向ｘにおいて、複数の第１半導体素子１０Ａと第２導電部３２２との間に位置し、平面視において第２方向ｙに延びる帯状の部位である。主部５１は、平面視において第１導電部３２１および第２導電部３２２の双方に重なり、厚さ方向ｚにおいて第１主面３０１Ａおよび第２主面３０１Ｂから厚さ方向ｚのｚ１側に離隔している。図１７などに示すように、主部５１は、後述する第２導通部材６の第３経路部６６および第４経路部６７に対して厚さ方向ｚのｚ２側に位置し、第３経路部６６および第４経路部６７よりも第１主面３０１Ａおよび第２主面３０１Ｂに近接する位置にある。
　本実施形態において、主部５１は、第１主面３０１Ａおよび第２主面３０１Ｂと平行に配置されている。
　図８などに示すように、主部５１は、第２方向ｙにおいて複数の第１半導体素子１０Ａが配置された領域に対応して一連に延びている。本実施形態では、図７、図８、図１４などに示すように、主部５１には、複数の第１開口５１４が形成される。複数の第１開口５１４はそれぞれ、たとえば厚さ方向ｚ（主部５１の板厚方向）に貫通する貫通孔である。複数の第１開口５１４は、第２方向ｙに間隔を隔てて並ぶ。複数の第１開口５１４は、複数の第１半導体素子１０Ａそれぞれに対応して設けられる。本実施形態では、主部５１には４つの第１開口５１４が設けられており、これら第１開口５１４と複数（４つ）の第１半導体素子１０Ａとは、第２方向ｙにおける位置が互いに等しい。
　本実施形態では、図８、図１４などに示すように、各第１開口５１４は、平面視において、第１導電部３２１と第２導電部３２２との間の隙間に重なる。複数の第１開口５１４は、封止樹脂８を形成するために流動性の樹脂材料を注入する際に、主部５１（第１導通部材５）の付近において上側（厚さ方向ｚのｚ１側）と下側（厚さ方向ｚのｚ２側）との間で樹脂材料を流動しやすくするために形成される。
　図８などに示すように、複数の第１接合部５２および複数の第２接合部５３はそれぞれ、主部５１につながっており、複数の第１半導体素子１０Ａに対応して配置される。具体的には、各第１接合部５２は、主部５１に対して第１方向ｘのｘ１側に位置している。各第２接合部５３は、主部５１に対して第１方向ｘのｘ２側に位置している。図１５に示すように、各第１接合部５２とこれに対応するいずれかの第１半導体素子１０Ａの第２主面電極１２とは、導電性接合材５９を介して接合される。各第２接合部５３と第２導電部３２２とは、導電性接合材５９を介して接合される。導電性接合材５９の構成材料は特に限定されず、たとえばはんだ、金属ペースト材、あるいは、焼結金属などである。本実施形態においては、第１接合部５２は、第２方向ｙに離隔した２つの部分を有する。これらの２つの部分は、第１半導体素子１０Ａの第２主面電極１２のゲートフィンガー１２１を挟んで、第２方向ｙの両側において第２主面電極１２に接合されている。
　第２導通部材６は、各第２半導体素子１０Ｂの第２主面電極１２（ソース電極）と第１端子４１および第２端子４２とを導通させる。第２導通部材６は、第１端子４１および第２端子４２と一体的に形成されている。第２導通部材６は、複数の第２半導体素子１０Ｂによってスイッチングされる主回路電流の経路を構成する。第２導通部材６は、図３、図５～図７、図１３、図１４、図１７～図１９に示すように、複数の第３接合部６１、第１経路部６４、第２経路部６５、複数の第３経路部６６および第４経路部６７を含む。また、図示された例においては、第２導通部材６は、第１段差部６０２および第２段差部６０３を含む。
　複数の第３接合部６１は、複数の第２半導体素子１０Ｂに個別に接合される部位である。各第３接合部６１と各第２半導体素子１０Ｂの第２主面電極１２とは、導電性接合材６９を介して接合される。導電性接合材６９の構成材料は特に限定されず、たとえばはんだ、金属ペースト材、あるいは、焼結金属などである。本実施形態において、第３接合部６１は、２つの平坦部６１１および２つの第１傾斜部６１２を有する。
　２つの平坦部６１１は、第２方向ｙに並んでいる。２つの平坦部６１１は、第２方向ｙに互いに離隔している。平坦部６１１の形状は何ら限定されず、図示された例においては、矩形状である。２つの平坦部は、第２半導体素子１０Ｂの第２主面電極１２のゲートフィンガー１２１を挟んで、第２方向ｙの両側において第２主面電極１２に接合されている。
　２つの第１傾斜部６１２は、２つの平坦部６１１の第２方向ｙの外側に繋がる。すなわち、第２方向ｙのｙ１側に位置する第１傾斜部６１２は、第２方向ｙのｙ１側に位置する平坦部６１１に対して第２方向ｙのｙ１側に繋がっている。また、第２方向ｙのｙ２側に位置する第１傾斜部６１２は、第２方向ｙのｙ２側に位置する平坦部６１１に対して第２方向ｙのｙ２側に繋がっている。第１傾斜部６１２は、第２方向ｙにおいて平坦部６１１から離隔するほど厚さ方向ｚのｚ１側に位置するように傾斜している。
　第１経路部６４は、複数の第３接合部６１と第１端子４１との間に介在している。図示された例においては、第１経路部６４は、第１段差部６０２を介して第１端子４１に繋がっている。第１経路部６４は、平面視において、第１導電部３２１に重なる。第１経路部６４は、全体として第１方向ｘに延びる形状である。
　第１経路部６４は、第１帯状部６４１および第１延出部６４３を含む。第１帯状部６４１は、第１端子４１に対して第１方向ｘのｘ２側に位置し、第１主面３０１Ａに対して平行（あるいは略平行）である。第１帯状部６４１は、全体として、第１方向ｘに延びる形状である。図示された例においては、第１帯状部６４１は、凹部６４９を有する。凹部６４９は、第１帯状部６４１の一部が、第２方向ｙのｙ１側に凹んだ部位である。図５においては、凹部６４９を通して第１金属部３５が現れている。
　第１延出部６４３は、第１帯状部６４１の第２方向ｙのｙ１側の側端から、厚さ方向ｚのｚ２側に延出している。第１延出部６４３は、第１導電部３２１から離隔している。図示された例においては、第１延出部６４３は、厚さ方向ｚに沿った形状であり、第１方向ｘを長手方向とする長矩形状である。なお、第１経路部６４は、第１延出部６４３を有さない構成であってもよい。
　第２経路部６５は、複数の第３接合部６１と第２端子４２との間に介在している。図示された例においては、第２経路部６５は、第２段差部６０３を介して第２端子４２に繋がっている。第２経路部６５は、平面視において、第１導電部３２１に重なる。第２経路部６５は、全体として第１方向ｘに延びる形状である。
　第２経路部６５は、第２帯状部６５１および第２延出部６５３を含む。第２帯状部６５１は、第２端子４２に対して第１方向ｘのｘ２側に位置し、第１主面３０１Ａに対して平行（あるいは略平行）である。第２帯状部６５１は、全体として、第１方向ｘに延びる形状である。図示された例においては、第２帯状部６５１は、凹部６５９を有する。凹部６５９は、第２帯状部６５１の一部が、第２方向ｙのｙ２側に凹んだ部位である。図５においては、凹部６５９を通して第２金属部３６が現れている。
　第２延出部６５３は、第２帯状部６５１の第２方向ｙのｙ２側の側端から、厚さ方向ｚのｚ２側に延出している。第２延出部６５３は、第１導電部３２１から離隔している。図示された例においては、第２延出部６５３は、厚さ方向ｚに沿った形状であり、第１方向ｘを長手方向とする長矩形状である。なお、第２経路部６５は、第２延出部６５３を有さない構成であってもよい。
　複数の第３経路部６６は、複数の第３接合部６１に個別に繋がっている。各第３経路部６６は、第１方向ｘに延びた形状であり、第２方向ｙに互いに離隔して配列されている。複数の第３経路部６６の個数は何ら限定されず、図示された例においては、５つの第３経路部６６が配置されている。各第３経路部６６は、第２方向ｙにおいて、複数の第２半導体素子１０Ｂの間に位置するように、または複数の第２半導体素子１０Ｂよりも第２方向ｙにおける外側に位置するように配置されている。
　第２方向ｙの両外側に位置する２つの第３経路部６６には、凹部６６９が形成されている。凹部６６９は、第２方向ｙの内側から外側に向かって凹んでいる。図示された例においては、２つの第３経路部６６に１つずつの凹部６６９が形成されている。図５において、これらの凹部６６９を通して、第２導電部３２２が現れている。
　本実施形態においては、第２方向ｙに隣り合う２つの第３経路部６６の間に、１つの第３接合部６１が配置されている。１つの第３接合部６１において、第２方向ｙのｙ１側に位置する第１傾斜部６１２は、第２方向ｙに隣り合う２つの第３経路部６６のうち第２方向ｙのｙ１側に位置する第３経路部６６に繋がっている。１つの第３接合部６１において、第２方向ｙのｙ２側に位置する第１傾斜部６１２は、第２方向ｙに隣り合う２つの第３経路部６６のうち第２方向ｙのｙ２側に位置する第３経路部６６に繋がっている。
　第４経路部６７は、複数の第３経路部６６の第１方向ｘのｘ１側の端に繋がっている。第４経路部６７は、第２方向ｙに長く延びる形状である。第４経路部６７は、第１経路部６４の第１帯状部６４１および第２経路部６５の第２帯状部６５１の第１方向ｘのｘ２側の端に繋がっている。図示された例においては、第４経路部６７の第２方向ｙのｙ１側の端に第１経路部６４が繋がっている。また、第４経路部６７の第２方向ｙのｙ２側の端に第２経路部６５が繋がっている。
　封止樹脂８：
　封止樹脂８は、複数の第１半導体素子１０Ａと、複数の第２半導体素子１０Ｂと、第１基板３Ａ（第１裏面３０２Ａを除く）と、第１端子４１、第２端子４２、複数の第３端子４３、および第４端子４４の一部ずつと、複数の制御端子４５の一部ずつと、制御端子支持体４８と、第１導通部材５と、第２導通部材６と、複数のワイヤ７１～ワイヤ７４と、をそれぞれ覆っている。封止樹脂８は、たとえば黒色のエポキシ樹脂で構成される。封止樹脂８は、たとえばモールド成形により形成される。封止樹脂８は、たとえば第１方向ｘの寸法が３５ｍｍ～６０ｍｍ程度であり、たとえば第２方向ｙの寸法が３５ｍｍ～５０ｍｍ程度であり、たとえば厚さ方向ｚの寸法が４ｍｍ～１５ｍｍ程度である。これらの寸法は、各方向に沿う最大部分の大きさである。封止樹脂８は、樹脂主面８１、樹脂裏面８２および複数の樹脂側面８３１～８３４を有する。
　樹脂主面８１と樹脂裏面８２とは、図１０、図１３および図１９などに示すように、厚さ方向ｚに離隔する。樹脂主面８１は、厚さ方向ｚのｚ１側を向き、樹脂裏面８２は、厚さ方向ｚのｚ２側を向く。樹脂主面８１から複数の制御端子４５（複数の第１制御端子４６Ａ～４６Ｅおよび複数の第２制御端子４７Ａ～４７Ｄ）が突き出ている。樹脂裏面８２は、図１１に示すように、平面視において第１基板３Ａの第１裏面３０２Ａ（第１裏面金属層３３Ａの下面）を囲む枠状である。第１基板３Ａの第１裏面３０２Ａは、樹脂裏面８２から露出し、たとえば樹脂裏面８２と面一である。複数の樹脂側面８３１～８３４はそれぞれ、樹脂主面８１および樹脂裏面８２の双方につながり、かつ、厚さ方向ｚにおいてこれらに挟まれている。図４などに示すように、樹脂側面８３１と樹脂側面８３２とは第１方向ｘに離隔する。樹脂側面８３１は第１方向ｘのｘ２側を向き、樹脂側面８３２は、第１方向ｘのｘ１側を向く。樹脂側面８３１から２つの第３端子４３が突き出ており、樹脂側面８３２から第１端子４１、第２端子４２および第４端子４４が突き出ている。図４などに示すように、樹脂側面８３３と樹脂側面８３４とは、第２方向ｙに離隔する。樹脂側面８３３は、第２方向ｙのｙ２側を向き、樹脂側面８３４は、第２方向ｙのｙ１側を向く。
　樹脂側面８３２には、図４に示すように、複数の凹部８３２ａが形成されている。各凹部８３２ａは、平面視において第１方向ｘに窪んだ部位である。複数の凹部８３２ａは、平面視において第１端子４１と第４端子４４との間に形成されたものと、第２端子４２と第４端子４４との間に形成されたものとがある。複数の凹部８３２ａは、第１端子４１と第４端子４４との樹脂側面８３２に沿う沿面距離、および、第２端子４２と第４端子４４との樹脂側面８３２に沿う沿面距離を大きくするために設けられている。
　封止樹脂８は、図１３および図１４などに示すように、複数の第１突出部８５１、複数の第２突出部８５２および樹脂空隙部８６を有する。
　複数の第１突出部８５１はそれぞれ、樹脂主面８１から厚さ方向ｚに突出している。複数の第１突出部８５１は、平面視において封止樹脂８の四隅付近に配置されている。各第１突出部８５１の先端（厚さ方向ｚのｚ１側の端部）には、第１突出端面８５１ａが形成されている。複数の第１突出部８５１における各第１突出端面８５１ａは、樹脂主面８１と平行（あるいは略平行）であり、かつ、同一平面（ｘ－ｙ平面）上にある。各第１突出部８５１は、たとえば有底中空の円錐台状である。複数の第１突出部８５１は、半導体装置Ａ１によって生成された電源を利用する機器において、その機器が有する制御用の回路基板などに半導体装置Ａ１が搭載される際に、スペーサーとして利用される。複数の第１突出部８５１は、それぞれ、凹部８５１ｂと、当該凹部８５１ｂに形成された内壁面８５１ｃとを有する。各第１突出部８５１の形状は柱状であればよく、円柱状であることが好ましい。凹部８５１ｂの形状は円柱状であって、平面視において内壁面８５１ｃは単一の真円状であることが好ましい。
　また、封止樹脂８は、溝部８９を有する。溝部８９は、樹脂裏面８２から厚さ方向ｚのｚ１側に凹む部分である。溝部８９は、樹脂裏面８２を第２方向ｙに横断している。図示された例においては、封止樹脂８は、２つの溝部８９を有する。２つの溝部８９は、第１方向ｘに離れて配置されている。２つの溝部８９の間には、第１裏面金属層３３Ａ（第１裏面３０２Ａ）が位置している。
　半導体装置Ａ１は、制御用の回路基板などに対して、ねじ止めなどの方法によって機械的に固定される場合がある。この場合には、複数の第１突出部８５１における凹部８５１ｂの内壁面８５１ｃに、めねじのねじ山を形成することができる。複数の第１突出部８５１における凹部８５１ｂにインサートナットを埋め込んでもよい。
　複数の第２突出部８５２は、図１４などに示すように、樹脂主面８１から厚さ方向ｚに突出している。複数の第２突出部８５２は、平面視において複数の制御端子４５に重なる。複数の制御端子４５の各金属ピン４５２は、各第２突出部８５２から突き出ている。各第２突出部８５２は、円錐台状である。第２突出部８５２は、各制御端子４５において、ホルダ４５１と金属ピン４５２の一部とを覆う。
　図２３および図２４に示すように、電力変換ユニットＢ１は、半導体装置Ａ１および冷却装置９を備える。
　冷却装置９は、半導体装置Ａ１の厚さ方向ｚのｚ２側に配置されている。冷却装置９は、筐体９１を有する。
　筐体９１は、金属または樹脂等からなる箱状の部材である。筐体９１は、第１放熱部材２Ａを収容している。本実施形態においては、筐体９１は、シール材９１９を介して半導体装置Ａ１に取り付けられている。シール材９１９は、筐体９１の端部と封止樹脂８の樹脂裏面８２とに挟まれており、筐体９１の内部空間の気密状態を保つ。本実施形態においては、筐体９１に溝部９１１が形成されている。溝部９１１は、厚さ方向ｚから視て環状であり、シール材９１９の一部を収容している。
　筐体９１には、冷却媒体Ｃｍが満たされる。筐体９１内において、冷却媒体Ｃｍが流動する。本実施形態においては、冷却装置９は、供給部９２および排出部９３を有する。供給部９２および排出部９３は、筐体９１の第２方向ｙの両側に分かれて取り付けられている。供給部９２からは、冷却媒体Ｃｍが筐体９１に供給される。排出部９３からは、筐体９１を流動した冷却媒体Ｃｍが排出される。これにより、筐体９１内においては、冷却媒体Ｃｍが第２方向ｙに流動する。なお、冷却媒体Ｃｍが第２方向ｙに流動するとは、第２方向ｙの流速成分のみが存在することを意味するものではなく、第１方向ｘおよび厚さ方向ｚの流速成分を含みつつ、第２方向ｙに冷却媒体Ｃｍが全体として移動する態様を含む。
　次に、本実施形態の作用について説明する。
　第１放熱部材２Ａは、複数の第１基部２１Ａと複数の第１起立部２２Ａとを有する。複数の第１起立部２２Ａは、第１裏面３０２Ａから厚さ方向ｚに突出しており、伝熱面積を拡大することができる。また、第１基部２１Ａは、第１凹部３０３Ａに収容されており、第１凹部３０３Ａ内において第１裏面金属層３３Ａと接合されている。これにより、第１基板３Ａ、複数の第１半導体素子１０Ａ、複数の第２半導体素子１０Ｂおよび封止樹脂８を形成した後に、第１放熱部材２Ａを第１基板３Ａに取り付ける際に、第１放熱部材２Ａを第１基板３Ａに対してより正確に位置決めすることができる。これにより、製造に要する手間を削減することが可能である。したがって、放熱効率の向上と製造時の省力化とを図ることができる。
　互いに金属からなる第１基部２１Ａおよび第１裏面金属層３３Ａをレーザ接合によって接合することにより、接合時に生じる熱を削減することが可能である。これにより、複数の第１半導体素子１０Ａおよび複数の第２半導体素子１０Ｂ等やこれらの導通経路が、意図しない損傷等を受けることを抑制することができる。
　第１放熱部材２Ａが複数の第１連結部２３Ａを有することにより、第１放熱部材２Ａは、第２方向ｙから視て矩形状の複数の水路を構成している。これにより、電力変換ユニットＢ１における放熱効率をさらに高めることができる。
　第１基部２１Ａ、第１起立部２２Ａおよび第１連結部２３Ａが第２方向ｙに延びる形状であることにより、第１裏面３０２Ａを第２方向ｙに横断するような複数の流路が構成されている。また、冷却装置９の供給部９２および排出部９３は、第２方向ｙの両側に配置されている。これにより、第１放熱部材２Ａに沿って冷却媒体Ｃｍを第２方向ｙに流動させ、半導体装置Ａ１の放熱効率を高めることができる。
　図２５～図２８は、本開示の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。また、各実施形態における各部の構成は、技術的な矛盾を生じない範囲において相互に適宜組み合わせ可能である。
　第２実施形態：
　図２５～図２７は、本開示の第２実施形態に係る半導体装置の放熱部材を示している。本実施形態の半導体装置Ａ２は、複数の第１放熱部材２Ａおよび複数の第２放熱部材２Ｂを備える点、および支持基板３の構成が、上述した実施形態と異なっている。
　図２６および図２７に示すように、本実施形態の第１裏面金属層３３Ａは、複数の第１凹部３０３Ａおよび複数の第２凹部３０３Ｂを有する。
　複数の第１凹部３０３Ａおよび複数の第２凹部３０３Ｂは、各々が第１裏面３０２Ａから、厚さ方向ｚのｚ１側に凹んでいる。本実施形態においては、複数の第１凹部３０３Ａは、第１方向ｘに配列されている。また、複数の第２凹部３０３Ｂは、第１方向ｘに配列されている。複数の第１凹部３０３Ａと複数の第２凹部３０３Ｂとは、第２方向ｙに交互に配列されている。また、第２方向ｙにおいて隣り合う第１凹部３０３Ａと第２凹部３０３Ｂとは、第１方向ｘにおける位置が互いにずれている。本実施形態の第１凹部３０３Ａおよび第２凹部３０３Ｂは、厚さ方向ｚから視て矩形であるが、それぞれの形状は何ら限定されない。
　複数の第１放熱部材２Ａおよび複数の第２放熱部材２Ｂは、第１基板３Ａ（第１裏面金属層３３Ａ）の厚さ方向ｚのｚ２側に配置されている。複数の第１放熱部材２Ａと複数の第２放熱部材２Ｂとは、第２方向ｙにおいて交互に配置されている。複数の第１放熱部材２Ａは、半導体装置Ａ１における第１放熱部材２Ａと比べて、第２方向ｙの大きさが相対的に小さいことを除き、半導体装置Ａ１における第１放熱部材２Ａと同様の構成であってもよい。
　第２放熱部材２Ｂは、複数の第２基部２１Ｂ、複数の第２起立部２２Ｂおよび複数の第２連結部２３Ｂを有する。第１放熱部材２Ａの材質は何ら限定されず、たとえば金属板材料を用いて形成されている。当該金属板材料は、たとえばＣｕ（銅）、Ａｌ（アルミニウム）、ステンレス等の金属、またはこれらの合金等を含む。
　複数の第２基部２１Ｂは、厚さ方向ｚのｚ１側に位置している。複数の第２基部２１Ｂは、複数の第２凹部３０３Ｂに個別に収容されている。第２基部２１Ｂは、第２凹部３０３Ｂ内において、第１裏面金属層３３Ａに接合されている。第２基部２１Ｂを第１裏面金属層３３Ａに接合する手法は、何ら限定されず、レーザ溶接等の溶接手法、ろう付け等の接合部を用いた手法、超音波接合または固相拡散接合等の手法、などを適宜選択可能である。図示された例では、第２基部２１Ｂは、第１裏面金属層３３Ａにレーザ接合によって接合されている。この場合、第２基部２１Ｂと第１裏面金属層３３Ａとの一部ずつが溶融した後に固体化した溶接部Ｍが形成される。本実施形態においては、第２基部２１Ｂの厚さ方向ｚの厚さは、第２凹部３０３Ｂの厚さ方向ｚの深さよりも薄い。第２基部２１Ｂの形状は何ら限定されず、本実施形態においては、第２方向ｙに延びる帯状である。また、第２基部２１Ｂは、第２凹部３０３Ｂに嵌合する大きさおよび形状であってもよいし、第２凹部３０３Ｂに対して若干小さい大きさであってもよい。
　複数の第２起立部２２Ｂは、複数の第２基部２１Ｂの第１方向ｘの両端に個別に繋がっており、厚さ方向ｚに沿って起立している。第２起立部２２Ｂは、第１裏面３０２Ａよりも厚さ方向ｚのｚ２側に突出している。本実施形態においては、第２起立部２２Ｂの第２方向ｙの長さと第２基部２１Ｂの第２方向ｙの長さとは、同じ（あるいは略同じ）である。第２起立部２２Ｂは、たとえば第２方向ｙに延びる帯状である。
　複数の第２連結部２３Ｂは、第１方向ｘにおいて隣り合う第２起立部２２Ｂの厚さ方向ｚのｚ２側端どうしを連結している。本実施形態の第２連結部２３Ｂの第２方向ｙの長さと第２起立部２２Ｂの第２方向ｙの長さとは、同じ（あるいは略同じ）である。第２連結部２３Ｂの厚さ方向ｚから視た形状は何ら限定されず、本実施形態においては、帯状である。また、第２連結部２３Ｂの第２方向ｙから視た形状は何ら限定されず、図示された第１方向ｘに沿った平坦形状であってもよいし、厚さ方向ｚのｚ２側に膨出するドーム状または山形状であってもよい。
　第２方向ｙにおいて隣り合う第１凹部３０３Ａと第２凹部３０３Ｂとの第１方向ｘにおける位置が互いにずれていることにより、第２方向ｙにおいて隣り合う第１連結部２３Ａと第２連結部２３Ｂとの第１方向ｘにおける位置が、互いにずれている。
　本実施形態によっても、放熱効率の向上と製造時の省力化とを図ることができる。第１放熱部材２Ａによって形成される流路と、第２放熱部材２Ｂによって形成される流路とは、第１方向ｘに互いにずれた関係である。これにより、冷却装置９において供給部９２から排出部９３へと冷却媒体Ｃｍが流れる際に、蛇行するような流動となりやすい。これにより、第１放熱部材２Ａおよび第２放熱部材２Ｂからの伝熱を促進し、放熱効率をさらに高めることができる。
　また、本実施形態から理解されるように、第１放熱部材２Ａおよび第２放熱部材２Ｂの個数は、何ら限定されない。
　第３実施形態：
　図２８は、本開示の第３実施形態に係る半導体装置を示している。本実施形態の半導体装置Ａ３は、第１放熱部材２Ａおよび第３放熱部材２Ｃを備える点、第１基板３Ａおよび第２基板３Ｂを備える点が、上述した実施形態と異なっている。
　第２基板３Ｂは、複数の第１半導体素子１０Ａおよび第２半導体素子１０Ｂに対して、厚さ方向ｚのｚ１側に配置されている。第２基板３Ｂの具体的構成は何ら限定されず、たとえばＤＢＣ（Direct Bonded Copper）基板またはＡＭＢ（Active Metal Brazing）基板で構成されていてもよい。第２基板３Ｂは、複数の第１半導体素子１０Ａおよび第２半導体素子１０Ｂの少なくともいずれかと、直接接合された構成であってもよいし、接合層や金属部材（いずれも図示略）を介して伝熱可能な構成であってもよい。
　図示された例においては、第２基板３Ｂは、第２裏面金属層３３Ｂを有する。第２裏面金属層３３Ｂは、たとえば上述の第１裏面金属層３３Ａと同様の材料によって構成されている。第２裏面金属層３３Ｂは、第２裏面３０２Ｂおよび複数の第３凹部３０３Ｃを有する。
　第２裏面３０２Ｂは、厚さ方向ｚのｚ１側を向く面である。第２裏面３０２Ｂは、封止樹脂８から露出する。複数の第３凹部３０３Ｃは、各々が第２裏面３０２Ｂから厚さ方向ｚのｚ２側に凹んでいる。本実施形態においては、複数の第３凹部３０３Ｃは、第１方向ｘに配列されている。また、第３凹部３０３Ｃは、第２方向ｙに延びる溝であってもよいし、厚さ方向ｚから視て矩形状であってもよく、具体的形状は、何ら限定されない。
　第３放熱部材２Ｃは、第２基板３Ｂ（第２裏面金属層３３Ｂ）の厚さ方向ｚのｚ1側に配置されている。第３放熱部材２Ｃは、複数の第３基部２１Ｃ、複数の第３起立部２２Ｃおよび複数の第１連結部２３Ａを有する。第３放熱部材２Ｃの材質は何ら限定されず、たとえば金属板材料を用いて形成されている。当該金属板材料は、たとえばＣｕ（銅）、Ａｌ（アルミニウム）、ステンレス等の金属、またはこれらの合金等を含む。
　複数の第３基部２１Ｃは、厚さ方向ｚのｚ２側に位置している。複数の第３基部２１Ｃは、複数の第３凹部３０３Ｃに個別に収容されている。第３基部２１Ｃは、第３凹部３０３Ｃ内において、第２裏面金属層３３Ｂに接合されている。第３基部２１Ｃを第２裏面金属層３３Ｂに接合する手法は、何ら限定されず、レーザ溶接等の溶接手法、ろう付け等の接合部を用いた手法、超音波接合または固相拡散接合等の手法、などを適宜選択可能である。本実施形態においては、第３基部２１Ｃの厚さ方向ｚの厚さは、第３凹部３０３Ｃの厚さ方向ｚの深さよりも薄い。第３基部２１Ｃの形状は何ら限定されず、たとえば第２方向ｙに延びる帯状であってもよい。また、第３基部２１Ｃは、第３凹部３０３Ｃに嵌合する大きさおよび形状であってもよいし、第３凹部３０３Ｃに対して若干小さい大きさであってもよい。
　複数の第３起立部２２Ｃは、複数の第３基部２１Ｃの第１方向ｘの両端に個別に繋がっており、厚さ方向ｚに沿って起立している。第３起立部２２Ｃは、第１裏面３０２Ａよりも厚さ方向ｚのｚ１側に突出している。本実施形態においては、第３起立部２２Ｃの第２方向ｙの長さと第３基部２１Ｃの第２方向ｙの長さとは、同じ（あるいは略同じ）である。第３起立部２２Ｃの形状は何ら限定されず、たとえば第２方向ｙに延びる帯状であってもよい。
　複数の第１連結部２３Ａは、第１方向ｘにおいて隣り合う第３起立部２２Ｃの厚さ方向ｚのｚ２側端どうしを連結している。本実施形態の第１連結部２３Ａの第２方向ｙの長さと第３起立部２２Ｃの第２方向ｙの長さとは、同じ（あるいは略同じ）である。第１連結部２３Ａの厚さ方向ｚから視た形状は何ら限定されず、本実施形態においては、帯状であってもよい。また、第１連結部２３Ａの第２方向ｙから視た形状は何ら限定されず、図示された第１方向ｘに沿った平坦形状であってもよいし、厚さ方向ｚのｚ２側に膨出するドーム状または山形状であってもよい。
　本実施形態によっても、放熱効率の向上と製造時の省力化とを図ることができる。また、厚さ方向ｚの両側に第１放熱部材２Ａと第３放熱部材２Ｃとを配置することにより、厚さ方向ｚの両側から半導体装置Ａ３を冷却することが可能である。これは、放熱効率の向上に有利である。
　本開示に係る半導体装置、電力変換ユニットおよび半導体装置の製造方法は、上述した実施形態に限定されるものではない。本開示に係る半導体装置、電力変換ユニットおよび半導体装置の製造方法の具体的な構成は、種々に設計変更自在である。本開示は、以下の付記に記載された実施形態を含む。
　付記１．
　半導体素子と、
　前記半導体素子を支持する第１基板と、
　前記半導体素子と前記第１基板の一部とを覆う封止樹脂と、
　第１放熱部材と、を備え、
　前記第１基板は、厚さ方向の第１側を向く主面と、第２側を向き且つ前記封止樹脂から露出した第１裏面を有し、
　前記半導体素子は、前記主面に搭載されており、
　前記第１放熱部材は、前記第１基板の前記厚さ方向の前記第２側に配置されており、
　前記第１放熱部材は、前記厚さ方向の前記第１側に位置する複数の第１基部と、前記第１基部から前記厚さ方向の前記第２側に延びる複数の第１起立部と、を有し、
　前記第１基板は、前記第１裏面から前記厚さ方向の前記第１側に凹む複数の第１凹部を有し、
　前記複数の第１基部は、前記複数の第１凹部に個別に収容されている、半導体装置。
　付記２．
　前記第１基板は、前記複数の第１凹部が形成された第１裏面金属層を有し、
　前記第１放熱部材は、前記第１裏面金属層に接合されている、付記１に記載の半導体装置。
　付記３．
　前記第１放熱部材は、金属からなる、付記２に記載の半導体装置。
　付記４．
　前記複数の第１凹部は、前記厚さ方向と直交する第１方向に配列されている、付記２または３に記載の半導体装置。
　付記５．
　前記第１凹部は、前記厚さ方向および前記第１方向に直交する第２方向に延びる溝である、付記４に記載の半導体装置。
　付記６．
　前記第１放熱部材は、前記第１方向において隣り合う前記第１起立部の前記厚さ方向の前記第２側端どうしを連結する第１連結部を有する、付記５に記載の半導体装置。
　付記７．
　前記第１基板の前記厚さ方向の前記第２側に配置された第２放熱部材をさらに備え、
　前記第２放熱部材は、前記厚さ方向の前記第１側に位置する複数の第２基部と、前記第２基部から前記厚さ方向の前記第２側に延びる複数の第２起立部と、を有し、
　前記第１基板は、前記第１裏面から前記厚さ方向の前記第１側に凹む複数の第２凹部を有し、
　前記複数の第２基部は、前記複数の第２凹部に個別に収容されており、
　前記複数の第１凹部と複数の第２凹部とは、前記厚さ方向および前記第１方向に直交する第２方向において隣り合っている、付記４に記載の半導体装置。
　付記８．
　前記第２放熱部材は、前記第１裏面金属層に接合されている、付記７に記載の半導体装置。
　付記９．
　前記第２放熱部材は、金属からなる、付記８に記載の半導体装置。
　付記１０．
　前記複数の第２凹部は、前記第１方向に配列されている、付記８または９に記載の半導体装置。
　付記１１．
　前記第２方向において隣り合う前記第１凹部と前記第２凹部とは、前記第１方向における位置が互いにずれている、付記７ないし１０のいずれかに記載の半導体装置。
　付記１２．
　前記第１基板は、前記第１裏面金属層に対して前記厚さ方向の前記第１側に位置する第１絶縁層と、前記第１絶縁層に対して前記厚さ方向の前記第１側に位置する第１金属層と、を有する、付記２ないし１１のいずれかに記載の半導体装置。
　付記１３．
　前記半導体素子に対して前記厚さ方向の前記第１側に位置する第２基板と、
　第３放熱部材と、をさらに備え、
　前記第２基板は、厚さ方向の第１側を向き且つ前記封止樹脂から露出した第２裏面を有し、
　前記第３放熱部材は、前記第２基板の前記厚さ方向の前記第１側に配置されており、
　前記第３放熱部材は、前記厚さ方向の前記第２側に位置する複数の第３基部と、前記第３基部から前記厚さ方向の前記第１側に延びる複数の第３起立部と、を有し、
前記第２基板は、前記第２裏面から前記厚さ方向の前記第２側に凹む複数の第３凹部を有し、
　前記複数の第３基部は、前記複数の第３凹部に個別に収容されている、付記１ないし１２のいずれかに記載の半導体装置。
　付記１４．
　前記第２基板は、前記複数の第３凹部が形成された第２裏面金属層を有し、
　前記第３放熱部材は、前記第２裏面金属層に接合されている、付記１３に記載の半導体装置。
　付記１５．
　前記第３放熱部材は、金属からなる、付記１４に記載の半導体装置。
　付記１６．
　前記複数の第３凹部は、前記厚さ方向と直交する第１方向に配列されている、付記１４または１５に記載の半導体装置。
　付記１７．
　付記１ないし１６のいずれかに記載の半導体装置と、
　前記半導体装置の前記厚さ方向の前記第２側に配置された冷却装置と、を備え、
　前記冷却装置は、前記第１放熱部材を収容し且つ冷却媒体を流動させる筐体を有する、電力変換ユニット。
Ａ１，Ａ２，Ａ３：半導体装置　　　　Ｂ１：電力変換ユニット
２Ａ：第１放熱部材　　　　２Ｂ：第２放熱部材
２Ｃ：第３放熱部材　　　　３：支持基板
３Ａ：第１基板　　　　３Ｂ：第２基板
５：第１導通部材　　　　６：第２導通部材
８：封止樹脂　　　　９：冷却装置
１０Ａ：第１半導体素子　　　　１０Ｂ：第２半導体素子
１１：第１主面電極　　　　１２：第２主面電極
１３：第３主面電極　　　　１５：裏面電極
１７：サーミスタ　　　　１９Ａ：第１導電性接合材
１９Ｂ：第２導電性接合材　　　　２１Ａ：第１基部
２１Ｂ：第２基部　　　　２１Ｃ：第３基部
２２Ａ：第１起立部　　　　２２Ｂ：第２起立部
２２Ｃ：第３起立部　　　　２３Ａ：第１連結部
２３Ｂ：第２連結部　　　　３１Ａ：第１絶縁層
３２Ａ：第１主面金属層　　　　３３Ａ：第１裏面金属層
３３Ｂ：第２裏面金属層　　　　３５：第１金属部
３６：第２金属部　　　　４１：第１端子
４２：第２端子　　　　４３：第３端子
４４：第４端子　　　　４５：制御端子
４６Ａ～４６Ｅ：第１制御端子
４７Ａ～４７Ｄ：第２制御端子
４８：制御端子支持体　　　　４８Ａ：第１支持部
４８Ｂ：第２支持部　　　　４９：接合材
５１：主部　　　　５２：第１接合部
５３：第２接合部　　　　５９：導電性接合材
６１：第３接合部　　　　６４：第１経路部
６５：第２経路部　　　　６６：第３経路部
６７：第４経路部　　　　６９：導電性接合材
７１～７４：ワイヤ
８１：樹脂主面　　　　８２：樹脂裏面
８６：樹脂空隙部　　　　８９：溝部
９１：筐体　　　　９２：供給部
９３：排出部　　　　１０１：素子主面
１０２：素子裏面　　　　１２１：ゲートフィンガー
３０１Ａ：第１主面　　　　３０１Ｂ：第２主面
３０２Ａ：第１裏面　　　　３０２Ｂ：第２裏面
３０３Ａ：第１凹部　　　　３０３Ｂ：第２凹部
３０３Ｃ：第３凹部　　　　３２１：第１導電部
３２２：第２導電部　　　　４５１：ホルダ
４５２：金属ピン　　　　４５９：導電性接合材
４８１：絶縁層　　　　４８２：第１金属層
４８２Ａ：第１部分　　　　４８２Ｂ：第２部分
４８２Ｃ：第３部分　　　　４８２Ｄ：第４部分
４８２Ｅ：第５部分　　　　４８２Ｆ：第６部分
４８３：第２金属層　　　　５１４：第１開口
６０２：第１段差部　　　　６０３：第２段差部
６１１：平坦部　　　　６１２：第１傾斜部
６４１：第１帯状部　　　　６４３：第１延出部
６４９：凹部　　　　６５１：第２帯状部
６５３：第２延出部　　　　６５９、６６９：凹部
８３１～８３４：樹脂側面　　　　８３２ａ：凹部
８５１：第１突出部　　　　８５１ａ：第１突出端面
８５１ｂ：凹部　　　　８５１ｃ：内壁面
８５２：第２突出部　　　　９１１：溝部
９１９：シール材　　　　Ｃｍ：冷却媒体
Ｍ：溶接部　　　　ｘ：第１方向
ｙ：第２方向　　　　ｚ：厚さ方向

Claims (17)

  1. 　半導体素子と、
    　前記半導体素子を支持する第１基板と、
    　前記半導体素子と前記第１基板の一部とを覆う封止樹脂と、
    　第１放熱部材と、を備え、
    　前記第１基板は、厚さ方向の第１側を向く主面と、第２側を向き且つ前記封止樹脂から露出した第１裏面を有し、
    　前記半導体素子は、前記主面に搭載されており、
    　前記第１放熱部材は、前記第１基板の前記厚さ方向の前記第２側に配置されており、
    　前記第１放熱部材は、前記厚さ方向の前記第１側に位置する複数の第１基部と、前記第１基部から前記厚さ方向の前記第２側に延びる複数の第１起立部と、を有し、
    　前記第１基板は、前記第１裏面から前記厚さ方向の前記第１側に凹む複数の第１凹部を有し、
    　前記複数の第１基部は、前記複数の第１凹部に個別に収容されている、半導体装置。
  2. 　前記第１基板は、前記複数の第１凹部が形成された第１裏面金属層を有し、
    　前記第１放熱部材は、前記第１裏面金属層に接合されている、請求項１に記載の半導体装置。
  3. 　前記第１放熱部材は、金属からなる、請求項２に記載の半導体装置。
  4. 　前記複数の第１凹部は、前記厚さ方向と直交する第１方向に配列されている、請求項２または３に記載の半導体装置。
  5. 　前記第１凹部は、前記厚さ方向および前記第１方向に直交する第２方向に延びる溝である、請求項４に記載の半導体装置。
  6. 　前記第１放熱部材は、前記第１方向において隣り合う前記第１起立部の前記厚さ方向の前記第２側端どうしを連結する第１連結部を有する、請求項５に記載の半導体装置。
  7. 　前記第１基板の前記厚さ方向の前記第２側に配置された第２放熱部材をさらに備え、
    　前記第２放熱部材は、前記厚さ方向の前記第１側に位置する複数の第２基部と、前記第２基部から前記厚さ方向の前記第２側に延びる複数の第２起立部と、を有し、
    　前記第１基板は、前記第１裏面から前記厚さ方向の前記第１側に凹む複数の第２凹部を有し、
    　前記複数の第２基部は、前記複数の第２凹部に個別に収容されており、
    　前記複数の第１凹部と複数の第２凹部とは、前記厚さ方向および前記第１方向に直交する第２方向において隣り合っている、請求項４に記載の半導体装置。
  8. 　前記第２放熱部材は、前記第１裏面金属層に接合されている、請求項７に記載の半導体装置。
  9. 　前記第２放熱部材は、金属からなる、請求項８に記載の半導体装置。
  10. 　前記複数の第２凹部は、前記第１方向に配列されている、請求項８または９に記載の半導体装置。
  11. 　前記第２方向において隣り合う前記第１凹部と前記第２凹部とは、前記第１方向における位置が互いにずれている、請求項７ないし１０のいずれかに記載の半導体装置。
  12. 　前記第１基板は、前記第１裏面金属層に対して前記厚さ方向の前記第１側に位置する第１絶縁層と、前記第１絶縁層に対して前記厚さ方向の前記第１側に位置する第１金属層と、を有する、請求項２ないし１１のいずれかに記載の半導体装置。
  13. 　前記半導体素子に対して前記厚さ方向の前記第１側に位置する第２基板と、
    　第３放熱部材と、をさらに備え、
    　前記第２基板は、厚さ方向の第１側を向き且つ前記封止樹脂から露出した第２裏面を有し、
    　前記第３放熱部材は、前記第２基板の前記厚さ方向の前記第１側に配置されており、
    　前記第３放熱部材は、前記厚さ方向の前記第２側に位置する複数の第３基部と、前記第３基部から前記厚さ方向の前記第１側に延びる複数の第３起立部と、を有し、
    　前記第２基板は、前記第２裏面から前記厚さ方向の前記第２側に凹む複数の第３凹部を有し、
    　前記複数の第３基部は、前記複数の第３凹部に個別に収容されている、請求項１ないし１２のいずれかに記載の半導体装置。
  14. 　前記第２基板は、前記複数の第３凹部が形成された第２裏面金属層を有し、
    　前記第３放熱部材は、前記第２裏面金属層に接合されている、請求項１３に記載の半導体装置。
  15. 　前記第３放熱部材は、金属からなる、請求項１４に記載の半導体装置。
  16. 　前記複数の第３凹部は、前記厚さ方向と直交する第１方向に配列されている、請求項１４または１５に記載の半導体装置。
  17. 　請求項１ないし１６のいずれかに記載の半導体装置と、
    　前記半導体装置の前記厚さ方向の前記第２側に配置された冷却装置と、を備え、
    　前記冷却装置は、前記第１放熱部材を収容し且つ冷却媒体を流動させる筐体を有する、電力変換ユニット。
PCT/JP2023/041077 2022-11-28 2023-11-15 半導体装置および電力変換ユニット WO2024116851A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022188959 2022-11-28
JP2022-188959 2022-11-28

Publications (1)

Publication Number Publication Date
WO2024116851A1 true WO2024116851A1 (ja) 2024-06-06

Family

ID=91323652

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/041077 WO2024116851A1 (ja) 2022-11-28 2023-11-15 半導体装置および電力変換ユニット

Country Status (1)

Country Link
WO (1) WO2024116851A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004358536A (ja) * 2003-06-06 2004-12-24 Nippon Light Metal Co Ltd 金属部材接合方法並びに放熱器の製造方法及び放熱器
WO2011061779A1 (ja) * 2009-11-17 2011-05-26 三菱電機株式会社 放熱機器及び放熱機器の製造方法
WO2013114647A1 (ja) * 2012-01-31 2013-08-08 三菱電機株式会社 半導体装置とその製造方法
WO2015046040A1 (ja) * 2013-09-27 2015-04-02 三菱電機株式会社 かしめヒートシンクおよびヒートシンク一体型パワーモジュール
WO2018097027A1 (ja) * 2016-11-24 2018-05-31 三菱電機株式会社 半導体装置およびその製造方法
JP2022098583A (ja) * 2020-12-22 2022-07-04 日立Astemo株式会社 電気回路体および電力変換装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004358536A (ja) * 2003-06-06 2004-12-24 Nippon Light Metal Co Ltd 金属部材接合方法並びに放熱器の製造方法及び放熱器
WO2011061779A1 (ja) * 2009-11-17 2011-05-26 三菱電機株式会社 放熱機器及び放熱機器の製造方法
WO2013114647A1 (ja) * 2012-01-31 2013-08-08 三菱電機株式会社 半導体装置とその製造方法
WO2015046040A1 (ja) * 2013-09-27 2015-04-02 三菱電機株式会社 かしめヒートシンクおよびヒートシンク一体型パワーモジュール
WO2018097027A1 (ja) * 2016-11-24 2018-05-31 三菱電機株式会社 半導体装置およびその製造方法
JP2022098583A (ja) * 2020-12-22 2022-07-04 日立Astemo株式会社 電気回路体および電力変換装置

Similar Documents

Publication Publication Date Title
JP4192396B2 (ja) 半導体スイッチングモジュ−ル及びそれを用いた半導体装置
JP5659938B2 (ja) 半導体ユニットおよびそれを用いた半導体装置
JP2001308237A (ja) 両面冷却型半導体カ−ドモジュ−ル及びそれを用いた冷媒間接冷却型半導体装置
JP4403665B2 (ja) 半導体装置
WO2022080063A1 (ja) 半導体モジュール
WO2022080055A1 (ja) 半導体モジュール
JP2008270527A (ja) 電力用半導体モジュール
JP2017174927A (ja) パワーモジュール及びその製造方法
WO2022080122A1 (ja) 半導体モジュール
JP2009164647A (ja) 半導体装置
CN114586151A (zh) 半导体装置、功率转换装置以及半导体装置的制造方法
WO2024116851A1 (ja) 半導体装置および電力変換ユニット
WO2022080072A1 (ja) 半導体モジュール
WO2022080114A1 (ja) 半導体モジュール
KR101897639B1 (ko) 파워 모듈
WO2024024372A1 (ja) 半導体装置、電力変換ユニットおよび半導体装置の製造方法
WO2023140050A1 (ja) 半導体装置
WO2023189840A1 (ja) 半導体装置
WO2023190180A1 (ja) 半導体装置
WO2024057860A1 (ja) 半導体装置
WO2023214500A1 (ja) 半導体装置
WO2023190334A1 (ja) 半導体装置
WO2022264834A1 (ja) 半導体装置
WO2024075514A1 (ja) 接合構造体および半導体装置
WO2023017707A1 (ja) 半導体装置