WO2023017707A1

WO2023017707A1 - 半導体装置

Info

Publication number: WO2023017707A1
Application number: PCT/JP2022/027699
Authority: WO
Inventors: 昂平谷川
Original assignee: ローム株式会社
Priority date: 2021-08-10
Filing date: 2022-07-14
Publication date: 2023-02-16
Also published as: CN117795675A; JPWO2023017707A1; DE112022003321T5; US20240136320A1

Abstract

半導体装置は、厚さ方向の一方側を向く主面、および前記主面とは反対側を向く裏面を有する導電基板と、前記主面に接合され、スイッチング機能を有する少なくとも１つの第１半導体素子と、前記第１半導体素子によってスイッチングされる主回路電流の経路を構成する第１導通部材と、前記導電基板の少なくとも一部、前記第１半導体素子および前記第１導通部材を覆う封止樹脂とを備える。前記導電基板は、前記厚さ方向に直交する第１方向の一方側および他方側に互いに離間して配置された第１導電部および第２導電部を含む。前記第１半導体素子は、前記第１導電部に電気的に接合されている。前記第１導通部材は、前記厚さ方向に見て前記第１導電部および前記第２導電部の双方に重なり、且つ前記厚さ方向において前記主面から前記厚さ方向の一方側に離れて位置する第１部を含む。前記第１部は、第１開口を有する。

Description

半導体装置

　本開示は、半導体装置に関する。

　従来、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）などの電力用スイッチング素子を備える半導体装置が知られている。このような半導体装置は、産業機器から家電や情報端末、自動車用機器まで、種々の電子機器に搭載される。特許文献１には、従来の半導体装置（パワーモジュール）が開示されている。特許文献１に記載の半導体装置は、半導体素子、支持基板、および封止樹脂を備えている。半導体素子は、たとえばＳｉ（シリコン）製のＩＧＢＴである。支持基板は、半導体素子を支持する。支持基板は、絶縁性の基材と、基材の主面および裏面に積層された導体層とを含む。基材は、たとえばセラミックからなる。各導体層は、たとえばＣｕ（銅）からなり、一方の導体層には、半導体素子が接合される。半導体素子は、封止樹脂により覆われている。

特開２０１５－２２０３８２号公報

　近年、電子機器の高性能化や小型化などが求められている。そのためには、電子機器に搭載する半導体モジュールの性能向上や小型化などが必要となる。

　本開示は、上記した事情のもとで考え出されたものであって、上述した要請に応え得る半導体装置（半導体モジュール）を提供することを一の課題とする。また、本開示は、封止樹脂の未充填を抑制し、大電流を流すのに適した半導体装置を提供することを別の課題とする。

　本開示によって提供される半導体装置は、厚さ方向の一方側を向く主面、および前記主面とは反対側を向く裏面を有する導電基板と、前記主面に接合され、スイッチング機能を有する少なくとも１つの第１半導体素子と、前記第１半導体素子によってスイッチングされる主回路電流の経路を構成する第１導通部材と、前記導電基板の少なくとも一部、前記第１半導体素子および前記第１導通部材を覆う封止樹脂と、を備え、前記導電基板は、前記厚さ方向に直交する第１方向の一方側および他方側に互いに離間して配置された第１導電部および第２導電部を含み、前記第１半導体素子は、前記第１導電部に電気的に接合されており、前記第１導通部材は、前記厚さ方向に見て前記第１導電部および前記第２導電部の双方に重なり、且つ前記厚さ方向において前記主面から前記厚さ方向の一方側に離れて位置する第１部を含み、前記第１部は、第１開口を有する。

　本開示の半導体装置によれば、たとえば、封止樹脂の未充填を抑制し、大電流を流す上で好ましい構造を提供することができる。

　本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。

図１は、本開示の第１実施形態に係る半導体装置を示す斜視図である。図２は、図１の斜視図において、封止樹脂を省略した図である。図３は、図２の斜視図において、第１導通部材を省略した図である。図４は、図１に示す半導体装置の平面図である。図５は、図４の平面図において、封止樹脂を想像線で示した図である。図６は、図１に示す半導体装置の右側面図であり、封止樹脂を想像線で示した図である。図７は、図５の一部を拡大した部分拡大図であって、封止樹脂を省略している。図８は、第２導通部材の平面図である。図９は、図５の平面図において、封止樹脂および第２導通部材を省略した図である。図１０は、図９の平面図において、第１導通部材を想像線で示した図である。図１１は、図１に示す半導体装置の右側面図である。図１２は、図１に示す半導体装置の底面図である。図１３は、図５のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。図１４は、図５のＸＩＶ－ＸＩＶ線に沿う断面図である。図１５は、図１４の一部を拡大した部分拡大図である。図１６は、図１４の一部を拡大した部分拡大図である。図１７は、図１４の一部を拡大した部分拡大図である。図１８は、図５のＸＶＩＩＩ－ＸＶＩＩＩ線に沿う断面図である。図１９は、図５のＸＩＸ－ＸＩＸ線に沿う断面図である。図２０は、図５のＸＸ－ＸＸ線に沿う断面図である。図２１は、第１実施形態の変形例に係る半導体装置を示す、図７と同様の平面図（封止樹脂を省略）である。図２２は、第１実施形態の変形例に係る半導体装置を示し、封止樹脂および第２導通部材を省略した平面図である。図２３は、図２１のＸＸＩＩＩ－ＸＸＩＩＩ線に沿う断面図である。図２４は、図２３の一部を拡大した部分拡大図である。

　以下、本開示の好ましい実施の形態につき、図面を参照して具体的に説明する。

　本開示における「第１」、「第２」、「第３」等の用語は、単にラベルとして用いたものであり、必ずしもそれらの対象物に順列を付することを意図していない。

　本開示において、「ある物Ａがある物Ｂに形成されている」および「ある物Ａがある物Ｂ上に形成されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接形成されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに形成されていること」を含む。同様に、「ある物Ａがある物Ｂに配置されている」および「ある物Ａがある物Ｂ上に配置されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接配置されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに配置されていること」を含む。同様に、「ある物Ａがある物Ｂ上に位置している」とは、特段の断りのない限り、「ある物Ａがある物Ｂに接して、ある物Ａがある物Ｂ上に位置していること」、および、「ある物Ａとある物Ｂとの間に他の物が介在しつつ、ある物Ａがある物Ｂ上に位置していること」を含む。また、「ある物Ａがある物Ｂにある方向に見て重なる」とは、特段の断りのない限り、「ある物Ａがある物Ｂのすべてに重なること」、および、「ある物Ａがある物Ｂの一部に重なること」を含む。

　図１～図２０は、本開示の第１実施形態に係る半導体装置を示している。本実施形態の半導体装置Ａ１は、複数の第１半導体素子１０Ａ、複数の第２半導体素子１０Ｂ、導電基板２、支持基板３、第１端子４１、第２端子４２、複数の第３端子４３、第４端子４４、複数の制御端子４５、制御端子支持体４８、第１導通部材５、第２導通部材６および封止樹脂８を備えている。

　図１は、半導体装置Ａ１を示す斜視図である。図２は、図１の斜視図において、封止樹脂８を省略した図である。図３は、図２の斜視図において、第１導通部材５を省略した図である。図４は、半導体装置Ａ１を示す平面図である。図５は、図４の平面図において、封止樹脂８を想像線で示した図である。図６は、半導体装置Ａ１の右側面図であり、封止樹脂８を想像線で示した図である。図７は、図５の一部を拡大した部分拡大図であって、封止樹脂８を省略している。図８は、第２導通部材６の平面図である。図９は、図５の平面図において、封止樹脂８および第２導通部材６を省略した図である。図１０は、図９の平面図において、第１導通部材５を想像線で示した図である。図１１は、半導体装置Ａ１の右側面図である。図１２は、半導体装置Ａ１の底面図である。図１３は、図５のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。図１４は、図５のＸＩＶ－ＸＩＶ線に沿う断面図である。図１５～図１７は、図１４の一部を拡大した部分拡大図である。図１８は、図５のＸＶＩＩＩ－ＸＶＩＩＩ線に沿う断面図である。図１９は、図５のＸＩＸ－ＸＩＸ線に沿う断面図である。図２０は、図５のＸＸ－ＸＸ線に沿う断面図である。

　説明の便宜上、互いに直交する３つの方向（ｘ方向、ｙ方向、ｚ方向）を参照する。ｚ方向は、たとえば、半導体装置Ａ１の厚さ方向である。ｘ方向は、半導体装置Ａ１の平面図（図４参照）における左右方向である。ｙ方向は、半導体装置Ａ１の平面図（図４参照）における上下方向である。以下の説明において、「平面視」とは、ｚ方向に見たときをいう。ｘ方向は「第１方向」の一例であり、ｙ方向は「第２方向」の一例である。

　複数の第１半導体素子１０Ａおよび複数の第２半導体素子１０Ｂはそれぞれ、半導体装置Ａ１の機能中枢となる電子部品である。各第１半導体素子１０Ａおよび各第２半導体素子１０Ｂの構成材料は、たとえばＳｉＣ（炭化ケイ素）を主とする半導体材料である。この半導体材料は、ＳｉＣに限定されず、Ｓｉ（シリコン）、ＧａＮ（窒化ガリウム）あるいはＣ（ダイヤモンド）などであってもよい。各第１半導体素子１０Ａおよび各第２半導体素子１０Ｂは、たとえば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などのスイッチング機能を有するパワー半導体チップである。本実施形態においては、第１半導体素子１０Ａおよび第２半導体素子１０ＢがＭＯＳＦＥＴである場合を示すが、これに限定されず、ＩＧＢＴ（Insulated Gate Bipolar Transistor；絶縁ゲートバイポーラトランジスタ）などの他のトランジスタであってもよい。各第１半導体素子１０Ａおよび各第２半導体素子１０Ｂは、いずれも同一素子である。各第１半導体素子１０Ａおよび各第２半導体素子１０Ｂは、たとえばｎチャネル型のＭＯＳＦＥＴであるが、ｐチャネル型のＭＯＳＦＥＴであってもよい。

　第１半導体素子１０Ａおよび第２半導体素子１０Ｂはそれぞれ、図１５、図１６に示すように、素子主面１０１および素子裏面１０２を有する。各第１半導体素子１０Ａおよび各第２半導体素子１０Ｂにおいて、素子主面１０１と素子裏面１０２とはｚ方向に離間する。素子主面１０１は、ｚ２方向を向き、素子裏面１０２は、ｚ１方向を向く。

　本実施形態では、半導体装置Ａ１は、４つの第１半導体素子１０Ａと４つの第２半導体素子１０Ｂとを備えているが、第１半導体素子１０Ａの数および第２半導体素子１０Ｂの数は、本構成に限定されず、半導体装置Ａ１に要求される性能に応じて適宜変更される。図９、図１０の例では、第１半導体素子１０Ａおよび第２半導体素子１０Ｂがそれぞれ４個ずつ配置される。第１半導体素子１０Ａおよび第２半導体素子１０Ｂの数は、それぞれ２個または３個でもよく、それぞれ５個以上でもよい。第１半導体素子１０Ａの数と第２半導体素子１０Ｂの数とは、等しくてもよく、異なってもよい。第１半導体素子１０Ａおよび第２半導体素子１０Ｂの数は、半導体装置Ａ１が取り扱う電流容量によって決定される。

　半導体装置Ａ１は、たとえばハーフブリッジ型のスイッチング回路として構成される。この場合、複数の第１半導体素子１０Ａは、半導体装置Ａ１の上アーム回路を構成し、複数の第２半導体素子１０Ｂは、下アーム回路を構成する。上アーム回路において、複数の第１半導体素子１０Ａは互いに並列に接続され、下アーム回路において、複数の第２半導体素子１０Ｂは互いに並列に接続される。各第１半導体素子１０Ａと各第２半導体素子１０Ｂとは、直列に接続され、ブリッジ層を構成する。

　複数の第１半導体素子１０Ａはそれぞれ、図９、図１０および図２０などに示すように、導電基板２に搭載されている。図９、図１０に示す例では、複数の第１半導体素子１０Ａは、たとえばｙ方向に並んでおり、互いに離間している。各第１半導体素子１０Ａは、導電性接合材１９を介して、導電基板２（後述の第１導電部２Ａ）に導通接合されている。各第１半導体素子１０Ａは、第１導電部２Ａに接合された際、素子裏面１０２が第１導電部２Ａに対向する。

　複数の第２半導体素子１０Ｂはそれぞれ、図９、図１０および図１９などに示すように、導電基板２に搭載されている。図９、図１０に示す例では、複数の第２半導体素子１０Ｂは、たとえばｙ方向に並んでおり、互いに離間している。各第２半導体素子１０Ｂは、導電性接合材１９を介して、導電基板２（後述の第２導電部２Ｂ）に導通接合されている。各第２半導体素子１０Ｂは、第２導電部２Ｂに接合された際、素子裏面１０２が第２導電部２Ｂに対向する。図１０から理解されるように、ｘ方向に見て、複数の第１半導体素子１０Ａと複数の第２半導体素子１０Ｂとは、重なっているが、重なっていなくてもよい。

　複数の第１半導体素子１０Ａおよび複数の第２半導体素子１０Ｂはそれぞれ、第１主面電極１１、第２主面電極１２、第３主面電極１３および裏面電極１５を有する。以下で説明する第１主面電極１１、第２主面電極１２、第３主面電極１３および裏面電極１５の構成は、各第１半導体素子１０Ａおよび各第２半導体素子１０Ｂにおいて共通する。第１主面電極１１、第２主面電極１２および第３主面電極１３は、素子主面１０１に設けられている。第１主面電極１１、第２主面電極１２および第３主面電極１３は、図示しない絶縁膜により絶縁されている。裏面電極１５は、素子裏面１０２に設けられている。

　第１主面電極１１は、たとえばゲート電極であって、第１半導体素子１０Ａ（第２半導体素子１０Ｂ）を駆動させるための駆動信号（たとえばゲート電圧）が入力される。第１半導体素子１０Ａ（第２半導体素子１０Ｂ）において、第２主面電極１２は、たとえばソース電極であって、ソース電流が流れる。第３主面電極１３は、たとえばソースセンス電極であって、ソース電流が流れる。裏面電極１５は、たとえばドレイン電極であって、ドレイン電流が流れる。裏面電極１５は、素子裏面１０２の全域（あるいは略全域）を覆っている。裏面電極１５は、たとえばＡｇ（銀）めっきにより構成される。

　各第１半導体素子１０Ａ（各第２半導体素子１０Ｂ）は、第１主面電極１１（ゲート電極）に駆動信号（ゲート電圧）が入力されると、この駆動信号に応じて、導通状態と遮断状態とが切り替わる。導通状態では、裏面電極１５（ドレイン電極）から第２主面電極１２（ソース電極）に電流が流れ、遮断状態では、この電流が流れない。つまり、各第１半導体素子１０Ａ（各第２半導体素子１０Ｂ）は、スイッチング動作を行う。半導体装置Ａ１は、複数の第１半導体素子１０Ａおよび複数の第２半導体素子１０Ｂのスイッチング機能により、１つの第４端子４４と２つの第１端子４１および第２端子４２との間に入力される直流電圧をたとえば交流電圧に変換して、第３端子４３から交流電圧を出力する。

　半導体装置Ａ１では、図５、図９、図１０などに示すように、サーミスタ１７を備える。サーミスタ１７は、温度検出用センサとして用いられる。

　導電基板２は、複数の第１半導体素子１０Ａおよび複数の第２半導体素子１０Ｂを支持する。導電基板２は、支持基板３上に導電性接合材２９を介して接合されている。導電基板２は、たとえば平面視矩形状である。導電基板２は、第１導通部材５および第２導通部材６とともに、複数の第１半導体素子１０Ａおよび複数の第２半導体素子１０Ｂによってスイッチングされる主回路電流の経路を構成する。

　導電基板２は、第１導電部２Ａおよび第２導電部２Ｂを含む。第１導電部２Ａおよび第２導電部２Ｂはそれぞれ、金属製の板状部材である。この金属は、たとえばＣｕ（銅）あるいはＣｕ合金である。第１導電部２Ａおよび第２導電部２Ｂは、第１端子４１、第２端子４２、複数の第３端子４３、および第４端子４４とともに、複数の第１半導体素子１０Ａおよび複数の第２半導体素子１０Ｂへの導通経路を構成している。第１導電部２Ａおよび第２導電部２Ｂはそれぞれが、図１３～図２０に示すように、導電性接合材２９を介して支持基板３上に接合されている。第１導電部２Ａには、導電性接合材１９を介して複数の第１半導体素子１０Ａがそれぞれ接合されている。第２導電部２Ｂには、導電性接合材１９を介して複数の第２半導体素子１０Ｂがそれぞれ接合されている。導電性接合材１９および導電性接合材２９の構成材料は特に限定されず、たとえばはんだ、金属ペースト材、あるいは、焼結金属などである。第１導電部２Ａおよび第２導電部２Ｂは、図３、図９、図１０、図１３および図１４に示すように、ｘ方向に離間する。これらの図に示す例では、第１導電部２Ａは、第２導電部２Ｂよりもｘ２方向に位置する。第１導電部２Ａおよび第２導電部２Ｂはそれぞれ、たとえば平面視矩形状である。第１導電部２Ａおよび第２導電部２Ｂは、ｘ方向に見て重なる。第１導電部２Ａおよび第２導電部２Ｂはそれぞれ、たとえばｘ方向の寸法が１５ｍｍ～２５ｍｍであり、たとえばｙ方向の寸法が３０ｍｍ～４０ｍｍであり、ｚ方向の寸法が１．０ｍｍ～５．０ｍｍ（好ましくは２．０ｍｍ程度）である。

　導電基板２は、主面２０１および裏面２０２を有する。主面２０１および裏面２０２は、図１３、図１４および図１８～図２０に示すように、ｚ方向に離間する。主面２０１は、ｚ２方向を向き、裏面２０２は、ｚ１方向を向く。主面２０１は、第１導電部２Ａの上面と第２導電部２Ｂの上面とを合わせたものである。裏面２０２は、第１導電部２Ａの下面と第２導電部２Ｂの下面とを合わせたものである。裏面２０２は、支持基板３に対向するように支持基板３に接合されている。

　支持基板３は、導電基板２を支持する。支持基板３は、たとえばＡＭＢ（Active Metal Brazing）基板で構成される。支持基板３は、絶縁層３１、第１金属層３２および第２金属層３３を含む。

　絶縁層３１は、たとえば熱伝導性の優れたセラミックスである。このようなセラミックスとしては、たとえばＳｉＮ（窒化ケイ素）がある。絶縁層３１は、セラミックスに限定されず、絶縁樹脂シートなどであってもよい。絶縁層３１は、たとえば平面視矩形状である。

　第１金属層３２は、絶縁層３１の上面（ｚ２方向を向く面）に形成されている。第１金属層３２の構成材料は、たとえばＣｕを含む。当該構成材料はＣｕではなくＡｌ（アルミニウム）を含んでいてもよい。第１金属層３２は、第１部分３２Ａおよび第２部分３２Ｂを含む。第１部分３２Ａおよび第２部分３２Ｂは、ｘ方向に離間する。第１部分３２Ａは、第２部分３２Ｂのｘ２方向側に位置する。第１部分３２Ａは、第１導電部２Ａが接合され、第１導電部２Ａを支持する。第２部分３２Ｂは、第２導電部２Ｂが接合され、第２導電部２Ｂを支持する。第１部分３２Ａおよび第２部分３２Ｂはそれぞれ、たとえば平面視矩形状である。

　第２金属層３３は、絶縁層３１の下面（ｚ１方向を向く面）に形成されている。第２金属層３３の構成材料は、第１金属層３２の構成材料と同じである。第２金属層３３の下面（後述の底面３０２）は、図１１に示す例では、たとえば封止樹脂８から露出する。当該下面は、封止樹脂８から露出せず、封止樹脂８に覆われていてもよい。第２金属層３３は、平面視において、第１部分３２Ａおよび第２部分３２Ｂの双方に重なる。

　支持基板３は、図１３～図２０に示すように、支持面３０１および底面３０２を有する。支持面３０１と底面３０２とは、ｚ方向に離間する。支持面３０１は、ｚ２方向を向き、底面３０２は、ｚ１方向を向く。底面３０２は、図１２に示すように、封止樹脂８から露出する。支持面３０１は、第１金属層３２の上面であり、第１部分３２Ａの上面と第２部分３２Ｂの上面とをあわせたものである。支持面３０１は、導電基板２に対向し、導電基板２が接合されている。底面３０２は、第２金属層３３の下面である。底面３０２には、図示しない放熱部材（たとえばヒートシンク）などが取り付け可能である。支持基板３のｚ方向の寸法（支持面３０１から底面３０２までのｚ方向に沿う距離）は、たとえば０．７ｍｍ～２．０ｍｍである。

　第１端子４１、第２端子４２、複数の第３端子４３、および第４端子４４はそれぞれ、板状の金属板からなる。この金属板の構成材料は、たとえばＣｕまたはＣｕ合金である。図１～図５、図９、図１０および図１２に示す例では、半導体装置Ａ１は、１つずつの第１端子４１、第２端子４２および第４端子４４と、２つの第３端子４３とを備えている。

　第１端子４１、第２端子４２および第４端子４４には、電力変換対象となる直流電圧が入力される。第４端子４４は正極（Ｐ端子）であり、第１端子４１および第２端子４２はそれぞれ負極（Ｎ端子）である。複数の第３端子４３から、第１半導体素子１０Ａおよび第２半導体素子１０Ｂにより電力変換された交流電圧が出力される。第１端子４１、第２端子４２、複数の第３端子４３、および第４端子４４はそれぞれ、封止樹脂８に覆われた部分と封止樹脂８から露出した部分とを含む。

　第４端子４４は、図１４に示すように、第１導電部２Ａと一体的に形成されている。本構成と異なり、第４端子４４は、第１導電部２Ａと分離され、第１導電部２Ａに導通接合されていてもよい。第４端子４４は、図９、図１０などに示すように、複数の第２半導体素子１０Ｂおよび第２導電部２Ｂ（導電基板２）に対して、ｘ２方向側に位置する。第４端子４４は、第１導電部２Ａに導通し、かつ、第１導電部２Ａを介して、各第１半導体素子１０Ａの裏面電極１５（ドレイン電極）に導通する。

　第１端子４１および第２端子４２はそれぞれ、図９に示すように、第１導電部２Ａから離間している。第１端子４１および第２端子４２はそれぞれ、図５および図７に示すように、第２導通部材６が接合されている。第１端子４１および第２端子４２はそれぞれ、図５、図９などに示すように、複数の第１半導体素子１０Ａおよび第１導電部２Ａ（導電基板２）に対して、ｘ２方向側に位置する。第１端子４１および第２端子４２はそれぞれ、第２導通部材６に導通し、かつ、第２導通部材６を介して、各第２半導体素子１０Ｂの第２主面電極１２（ソース電極）に導通する。

　図１～図５および図１２などに示すように、第１端子４１、第２端子４２および第４端子４４はそれぞれ、半導体装置Ａ１において、封止樹脂８からｘ２方向に突き出ている。第１端子４１、第２端子４２および第４端子４４は、互いに離間している。第１端子４１および第２端子４２は、ｙ方向において第４端子４４を挟んで互いに反対側に位置する。第１端子４１は、第４端子４４のｙ２方向側に位置し、第２端子４２は、第４端子４４のｙ１方向側に位置する。第１端子４１、第２端子４２および第４端子４４は、ｙ方向に見て互いに重なる。

　２つの第３端子４３はそれぞれ、図９、図１０および図１３から理解されるように、第２導電部２Ｂと一体的に形成されている。本構成と異なり、第３端子４３は、第２導電部２Ｂと分離され、第２導電部２Ｂに導通接合されていてもよい。２つの第３端子４３はそれぞれ、図９などに示すように、複数の第２半導体素子１０Ｂおよび第２導電部２Ｂ（導電基板２）に対して、ｘ１方向側に位置する。各第３端子４３は、第２導電部２Ｂに導通し、かつ、第２導電部２Ｂを介して、各第２半導体素子１０Ｂの裏面電極１５（ドレイン電極）に導通する。なお、第３端子４３の数は、２つに限定されず、たとえば１つであってもよいし、３つ以上であってもよい。たとえば、第３端子４３が１つである場合、第２導電部２Ｂのｙ方向における中央部分につながっていることが望ましい。

　複数の制御端子４５はそれぞれ、各第１半導体素子１０Ａおよび各第２半導体素子１０Ｂを制御するためのピン状の端子である。複数の制御端子４５は、複数の第１制御端子４６Ａ～４６Ｅおよび複数の第２制御端子４７Ａ～４７Ｄを含む。複数の第１制御端子４６Ａ～４６Ｅは、各第１半導体素子１０Ａの制御などに用いられる。複数の第２制御端子４７Ａ～４７Ｄは、各第２半導体素子１０Ｂの制御などに用いられる。

　複数の第１制御端子４６Ａ～４６Ｅは、ｙ方向に間隔を隔てて配置されている。各第１制御端子４６Ａ～４６Ｅは、図９および図１４などに示すように、制御端子支持体４８（後述の第１支持部４８Ａ）を介して、第１導電部２Ａに支持される。各第１制御端子４６Ａ～４６Ｅは、図５および図９に示すように、ｘ方向において、複数の第１半導体素子１０Ａと、第１端子４１、第２端子４２および第４端子４４との間に位置する。

　第１制御端子４６Ａは、複数の第１半導体素子１０Ａの駆動信号入力用の端子（ゲート端子）である。第１制御端子４６Ａには、複数の第１半導体素子１０Ａを駆動させるための駆動信号が入力される（たとえばゲート電圧が印加される）。

　第１制御端子４６Ｂは、複数の第１半導体素子１０Ａのソース信号検出用の端子（ソースセンス端子）である。第１制御端子４６Ｂから、複数の第１半導体素子１０Ａの各第２主面電極１２（ソース電極）に印加される電圧（ソース電流に対応した電圧）が検出される。

　第１制御端子４６Ｃおよび第１制御端子４６Ｄは、サーミスタ１７に導通する端子である。

　第１制御端子４６Ｅは、複数の第１半導体素子１０Ａのドレイン信号検出用の端子（ドレインセンス端子）である。第１制御端子４６Ｅから、複数の第１半導体素子１０Ａの各裏面電極１５（ドレイン電極）に印加される電圧（ドレイン電流に対応した電圧）が検出される。

　複数の第２制御端子４７Ａ～４７Ｄは、ｙ方向に間隔を隔てて配置されている。各第２制御端子４７Ａ～４７Ｄは、図９および図１４などに示すように、制御端子支持体４８（後述の第２支持部４８Ｂ）を介して、第２導電部２Ｂに支持される。各第２制御端子４７Ａ～４７Ｄは、図５および図９に示すように、ｘ方向において、複数の第２半導体素子１０Ｂと２つの第３端子４３との間に位置する。

　第２制御端子４７Ａは、複数の第２半導体素子１０Ｂの駆動信号入力用の端子（ゲート端子）である。第２制御端子４７Ａには、複数の第２半導体素子１０Ｂを駆動させるための駆動信号が入力される（たとえばゲート電圧が印加される）。第２制御端子４７Ｂは、複数の第２半導体素子１０Ｂのソース信号検出用の端子（ソースセンス端子）である。第２制御端子４７Ｂから、複数の第２半導体素子１０Ｂの各第２主面電極１２（ソース電極）に印加される電圧（ソース電流に対応した電圧）が検出される。第２制御端子４７Ｃおよび第２制御端子４７Ｄは、サーミスタ１７に導通する端子である。

　複数の制御端子４５（複数の第１制御端子４６Ａ～４６Ｅおよび複数の第２制御端子４７Ａ～４７Ｄ）はそれぞれ、ホルダ４５１および金属ピン４５２を含む。

　ホルダ４５１は、導電性材料からなる。ホルダ４５１は、図１５、図１６に示すように、導電性接合材４５９を介して、制御端子支持体４８（後述の第１金属層４８２）に接合されている。ホルダ４５１は、筒状部、上端鍔部および下端鍔部を含む。上端鍔部は、筒状部の上方につながり、下端鍔部は、筒状部の下方につながる。ホルダ４５１のうちの少なくとも上端鍔部および筒状部に、金属ピン４５２が挿通されている。ホルダ４５１は、封止樹脂８（後述の第２突出部８５２）に覆われている。

　金属ピン４５２は、ｚ方向に延びる棒状部材である。金属ピン４５２は、ホルダ４５１に圧入されることで支持されている。金属ピン４５２は、少なくともホルダ４５１を介して、制御端子支持体４８（後述の第１金属層４８２）に導通する。図１５、図１６に示す例のように、金属ピン４５２の下端（ｚ１方向側の端部）がホルダ４５１の挿通孔内で導電性接合材４５９に接している場合には、金属ピン４５２は、導電性接合材４５９を介して、制御端子支持体４８に導通する。

　制御端子支持体４８は、複数の制御端子４５を支持する。制御端子支持体４８は、ｚ方向において、主面２０１（導電基板２）と複数の制御端子４５との間に介在する。

　制御端子支持体４８は、第１支持部４８Ａおよび第２支持部４８Ｂを含む。第１支持部４８Ａは、導電基板２の第１導電部２Ａ上に配置され、複数の制御端子４５のうちの複数の第１制御端子４６Ａ～４６Ｅを支持する。第１支持部４８Ａは、図１５に示すように、接合材４９を介して、第１導電部２Ａに接合されている。接合材４９は、導電性でも絶縁性でもよいが、たとえばはんだが用いられる。第２支持部４８Ｂは、導電基板２の第２導電部２Ｂ上に配置され、複数の制御端子４５のうちの複数の第２制御端子４７Ａ～４７Ｄを支持する。第２支持部４８Ｂは、図１６に示すように、接合材４９を介して、第２導電部２Ｂに接合されている。

　制御端子支持体４８（第１支持部４８Ａおよび第２支持部４８Ｂのそれぞれ）は、たとえばＤＢＣ（Direct Bonded Copper）基板で構成される。制御端子支持体４８は、互いに積層された絶縁層４８１、第１金属層４８２および第２金属層４８３を有する。

　絶縁層４８１は、たとえばセラミックスからなる。絶縁層４８１は、たとえば平面視矩形状である。

　第１金属層４８２は、図１５、図１６などに示すように、絶縁層４８１の上面に形成されている。各制御端子４５は、第１金属層４８２上に立設されている。第１金属層４８２は、たとえばＣｕまたはＣｕ合金である。図９などに示すように、第１金属層４８２は、第１部分４８２Ａ、第２部分４８２Ｂ、第３部分４８２Ｃ、第４部分４８２Ｄ、第５部分４８２Ｅおよび第６部分４８２Ｆを含む。第１部分４８２Ａ、第２部分４８２Ｂ、第３部分４８２Ｃ、第４部分４８２Ｄ、第５部分４８２Ｅおよび第６部分４８２Ｆは、互いに離間し、絶縁されている。

　第１部分４８２Ａは、複数のワイヤ７１が接合され、各ワイヤ７１を介して、各第１半導体素子１０Ａ（各第２半導体素子１０Ｂ）の第１主面電極１１（ゲート電極）に導通する。第１部分４８２Ａと第６部分４８２Ｆとは、複数のワイヤ７３が接続されている。これにより、第６部分４８２Ｆは、ワイヤ７３およびワイヤ７１を介して、各第１半導体素子１０Ａ（各第２半導体素子１０Ｂ）の第１主面電極１１（ゲート電極）に導通する。図９に示すように、第１支持部４８Ａの第６部分４８２Ｆには、第１制御端子４６Ａが接合されており、第２支持部４８Ｂの第６部分４８２Ｆには、第２制御端子４７Ａが接合されている。

　第２部分４８２Ｂは、複数のワイヤ７２が接合され、各ワイヤ７２を介して、各第１半導体素子１０Ａ（各第２半導体素子１０Ｂ）の第２主面電極１２（ソース電極）に導通する。図９に示すように、第１支持部４８Ａの第２部分４８２Ｂには、第１制御端子４６Ｂが接合されており、第２支持部４８Ｂの第２部分４８２Ｂには、第２制御端子４７Ｂが接合されている。

　第３部分４８２Ｃおよび第４部分４８２Ｄは、サーミスタ１７が接合されている。図９に示すように、第１支持部４８Ａの第３部分４８２Ｃおよび第４部分４８２Ｄには、第１制御端子４６Ｃ，４６Ｄが接合されており、第２支持部４８Ｂの第３部分４８２Ｃおよび第４部分４８２Ｄには、第２制御端子４７Ｃ，４７Ｄが接合されている。

　第１支持部４８Ａの第５部分４８２Ｅは、ワイヤ７４が接合され、ワイヤ７４を介して、第１導電部２Ａに導通する。図９に示すように、第１支持部４８Ａの第５部分４８２Ｅには、第１制御端子４６Ｅが接合されている。第２支持部４８Ｂの第５部分４８２Ｅは、他の構成部位とは導通していない。上記の各ワイヤ７１～７４は、たとえばボンディングワイヤである。各ワイヤ７１～７４の構成材料は、たとえばＡｕ（金）、ＡｌあるいはＣｕのいずれかを含む。

　第２金属層４８３は、図１５、図１６などに示すように、絶縁層４８１の下面に形成されている。第１支持部４８Ａの第２金属層４８３は、図１５に示すように、接合材４９を介して、第１導電部２Ａに接合される。第２支持部４８Ｂの第２金属層４８３は、図１６に示すように、接合材４９を介して、第２導電部２Ｂに接合される。

　第１導通部材５および第２導通部材６は、導電基板２とともに、複数の第１半導体素子１０Ａおよび複数の第２半導体素子１０Ｂによってスイッチングされる主回路電流の経路を構成する。第１導通部材５および第２導通部材６は、主面２０１（導電基板２）からｚ２方向に離間し、かつ、平面視において主面２０１に重なる。本実施形態では、第１導通部材５および第２導通部材６はそれぞれ、金属製の板材により構成される。当該金属は、たとえばＣｕまたはＣｕ合金である。具体的には、第１導通部材５および第２導通部材６は、適宜折り曲げられた金属製の板材である。

　第１導通部材５は、各第１半導体素子１０Ａの第２主面電極１２（ソース電極）と第２導電部２Ｂとに接続され、各第１半導体素子１０Ａの第２主面電極１２と第２導電部２Ｂとを導通させる。第１導通部材５は、複数の第１半導体素子１０Ａによってスイッチングされる主回路電流の経路を構成する。第１導通部材５は、図７および図９に示すように、第１部５１、複数の第１接合部５２および複数の第２接合部５３を含む。

　第１部５１は、ｘ方向において、複数の第１半導体素子１０Ａと第２導電部２Ｂとの間に位置し、平面視においてｙ方向に延びる帯状の部位である。第１部５１は、平面視において第１導電部２Ａおよび第２導電部２Ｂの双方に重なり、ｚ方向において主面２０１からｚ２方向に離れている。図１８などに示すように、第１部５１は、後述する第２導通部材６の第２帯状部６２２に対してｚ１方向に位置し、第２帯状部６２２よりも主面２０１（導電基板２）に近接する位置にある。

　本実施形態において、第１部５１は、平坦部５１１、複数の第１屈曲部５１２および複数の第２屈曲部５１３を有する。平坦部５１１は、主面２０１と平行に配置されており、平面視において第１導電部２Ａおよび第２導電部２Ｂの双方に重なる。ここで、平坦部５１１が主面２０１と「平行」に配置されるとは、主面２０１と平坦部５１１とが略平行であることを含み、製造上のばらつきの範囲を含むものとする。

　図９などに示すように、平坦部５１１は、ｙ方向において複数の第１半導体素子１０Ａが配置された領域に対応して一連に延びている。本実施形態では、図７、図９、図１４などに示すように、平坦部５１１には、複数の第１開口５１４が形成される。複数の第１開口５１４はそれぞれ、たとえばｚ方向（第１部５１の板厚方向）に貫通する貫通孔である。複数の第１開口５１４は、ｙ２方向に間隔を隔てて並ぶ。複数の第１開口５１４は、複数の第１半導体素子１０Ａそれぞれに対応して設けられる。本実施形態では、平坦部５１１には４つの第１開口５１４が設けられており、これら第１開口５１４と複数（４つ）の第１半導体素子１０Ａとは、ｙ方向における位置が互いに等しい。

　本実施形態では、図９、図１４などに示すように、各第１開口５１４は、平面視において、第１導電部２Ａと第２導電部２Ｂとの間の隙間２０５に重なる。また、各第１開口５１４は、平面視において、第１導電部２Ａに重なる。複数の第１開口５１４は、封止樹脂８を形成するために流動性の樹脂材料を注入する際に、第１部５１（第１導通部材５）の付近において上側（ｚ２方向側）と下側（ｚ１方向側）との間で樹脂材料を流動しやすくするために形成される。

　図９などに示すように、複数の第１屈曲部５１２および複数の第２屈曲部５１３はそれぞれ、平坦部５１１につながっており、複数の第１半導体素子１０Ａに対応して配置される。図１７に示すように、各第１屈曲部５１２は、平坦部５１１におけるｘ２方向端につながり、ｘ２方向に向かうにつれてｚ１方向に位置する。各第２屈曲部５１３は、平坦部５１１におけるｘ１方向端につながり、ｘ１方向に向かうにつれてｚ１方向に位置する。

　図９などに示すように、複数の第１接合部５２および複数の第２接合部５３はそれぞれ、第１部５１につながっており、複数の第１半導体素子１０Ａに対応して配置される。具体的には、各第１接合部５２は、第１部５１に対してｘ２方向に位置しており、複数の第１屈曲部５１２のいずれかにつながる。各第２接合部５３は、第１部５１に対してｘ１方向に位置しており、複数の第２屈曲部５１３のいずれかにつながる。図１５、図１７などに示すように、各第１接合部５２とこれに対応するいずれかの第１半導体素子１０Ａの第２主面電極１２とは、導電性接合材５９を介して接合される。図１７に示すように、各第２接合部５３と第２導電部２Ｂとは、導電性接合材５９を介して接合される。導電性接合材５９の構成材料は特に限定されず、たとえばはんだ、金属ペースト材、あるいは、焼結金属などである。なお、本実施形態において、各第１接合部５２には開口５２１が形成される。各開口５２１は、平面視において第１半導体素子１０Ａの中央部に重なって形成されることが好ましい。開口５２１は、たとえばｚ方向に貫通する貫通孔である。開口５２１は、たとえば導電基板２に対して第１導通部材５を位置決めする際に使用される。開口５２１の平面形状は真円であってもよく、楕円形、矩形などの他の形状であってもよい。

　第２導通部材６は、各第２半導体素子１０Ｂの第２主面電極１２（ソース電極）と、第１端子４１および第２端子４２とに接続され、各第２半導体素子１０Ｂの第２主面電極１２と第１端子４１および第２端子４２とを導通させる。第２導通部材６は、複数の第２半導体素子１０Ｂによってスイッチングされる主回路電流の経路を構成する。第２導通部材６は、ｘ方向の最大寸法がたとえば２５ｍｍ～４０ｍｍであり、ｙ方向の最大寸法がたとえば３０ｍｍ～４５ｍｍである。第２導通部材６は、図７および図８に示すように、第１配線部６１、第２配線部６２、第３配線部６３および第４配線部６４を含む。

　第１配線部６１は、平面視においてｙ方向に延びる帯状の部位である。図７などから理解されるように、第１配線部６１は、平面視において複数の第２半導体素子１０Ｂに重なる。第１配線部６１は、図１９に示すように、各第２半導体素子１０Ｂに接続される。

　第１配線部６１は、複数の凹状領域６１１を有する。各凹状領域６１１は、図１９などに示すように、第１配線部６１の他の部位よりもｚ１方向に突き出た形状である。複数の凹状領域６１１の各々は、複数の第２半導体素子１０Ｂのいずれかと接合されている。第１配線部６１の各凹状領域６１１と各第２半導体素子１０Ｂの第２主面電極１２とは、導電性接合材６９を介して接合される。導電性接合材６９の構成材料は特に限定されず、たとえばはんだ、金属ペースト材、あるいは、焼結金属などである。本実施形態において、各凹状領域６１１には、開口６１１ａが形成されている。各開口６１１ａは、平面視において第２半導体素子１０Ｂの中央部に重なって形成されることが好ましい。開口６１１ａは、たとえば第１配線部６１の各凹状領域６１１に形成された貫通孔である。開口６１１ａは、たとえば導電基板２に対して第２導通部材６を位置決めする際に使用される。開口６１１ａの平面形状は真円であってもよく、楕円形、矩形などの他の形状であってもよい。

　図５、図７、図８などに示すように、第２配線部６２は、第１配線部６１に対してｘ２方向に位置する。第２配線部６２は、平面視において複数の第１半導体素子１０Ａと複数の第１接合部５２とに重なる。第２配線部６２は、第１帯状部６２１および第２帯状部６２２を含む。

　第１帯状部６２１は、ｘ方向において第１配線部６１と離間し、第２配線部６２のうち、平面視において、ｙ方向に延びる帯状の部位である。第１帯状部６２１は、平面視において複数の第１半導体素子１０Ａと複数の第１接合部５２とに重なる。第１帯状部６２１は、複数の凸状領域６２１ａを有する。各凸状領域６２１ａは、図２０などに示すように、第１帯状部６２１の他の部位よりもｚ２方向に突き出た形状である。図７、図２０などに示すように、複数の凸状領域６２１ａと複数の第１半導体素子１０Ａとは、平面視において互いに重なる。本実施形態では、図７、図８などから理解されるように、第１配線部６１における複数の凹状領域６１１と、複数の凸状領域６２１ａとは、ｙ方向における位置が互いに等しい。

　第２帯状部６２２は、第１帯状部６２１および第１配線部６１の双方につながる。第２帯状部６２２は、平面視において、ｘ方向に延びる帯状の部位である。本実施形態では、第２配線部６２は、複数（３つ）の第２帯状部６２２を有する。複数の第２帯状部６２２は、ｙ方向に間隔を隔てて配置される。複数の第２帯状部６２２は、平行（あるいは略平行）に配置されている。複数の第２帯状部６２２それぞれのｘ２方向端は、第１帯状部６２１のうちｙ方向に隣接する２つの凸状領域６２１ａの間に連結されている。これにより、複数の第２帯状部６２２それぞれのｘ２方向端は、第１帯状部６２１に対して互いに隣接する第１半導体素子１０Ａの間につながる。複数の第２帯状部６２２それぞれのｘ１方向端は、第１配線部６１のうちｙ方向に隣接する２つの凹状領域６１１の間に連結されている。これにより、複数の第２帯状部６２２それぞれのｘ１方向端は、第１配線部６１に対して互いに隣接する第２半導体素子１０Ｂの間につながる。本実施形態では、図１８などに示すように、各第２帯状部６２２は、平面視において第１導通部材５の第１部５１（平坦部５１１）に重なる。一方、第２帯状部６２２（第２導通部材６）は、平面視において、第１部５１における複数の第１開口５１４のいずれにも重ならない。なお、図８において、各第２帯状部６２２と第１帯状部６２１との境界、および各第２帯状部６２２と第１配線部６１との境界を、想像線で表している。

　第３配線部６３は、第１端部６３１、第２端部６３２および複数の開口６３３を有する。第１端部６３１は、第１端子４１に接続される。第１端部６３１と第１端子４１とは、導電性接合材６９により接合される。第３配線部６３は、平面視において、全体としてｘ方向に延びる帯状の部位である。第３配線部６３は、平面視において、第１導電部２Ａおよび第２導電部２Ｂの双方と重なる。第２端部６３２は、第１端部６３１に対してｘ方向に離れている。図７、図８などに示すように、第２端部６３２は、第１端部６３１に対して、ｘ１方向に位置する。

　第３配線部６３は、第１配線部６１におけるｙ２方向端および第１帯状部６２１におけるｙ２方向端の双方に連結される。より具体的には、第１配線部６１におけるｙ２方向端に、第２端部６３２が連結される。第１帯状部６２１におけるｙ２方向端に、第１端部６３１と第２端部６３２との間の部位が連結される。

　複数の開口６３３の各々は、平面視において部分的に切除された部位である。複数の開口６３３は、ｘ方向において互いに離間する。図示された例では、第３配線部６３は、３つの開口６３３を有する。ｘ２方向側の開口６３３およびＸ方向における中央の開口６３３は、平面視において第１導電部２Ａ（導電基板２）の主面２０１に重なり、かつ、平面視において複数の第１半導体素子１０Ａに重ならない位置にある。ｘ１方向側の開口６３３は、平面視において第２導電部２Ｂ（導電基板２）の主面２０１に重なり、かつ、平面視において複数の第２半導体素子１０Ｂに重ならない位置にある。各開口６３３は、平面視において、第１導電部２Ａ（第２導電部２Ｂ）のｙ２方向寄りに設けられている。本実施形態において、開口６３３は、第３配線部６３においてｙ１方向側端からｙ２方向に凹む円弧状の切欠きである。なお、開口６３３の平面形状は限定されず、本実施形態のように切欠きであってもよく、本実施形態とは異なり孔であってもよい。

　第４配線部６４は、第３端部６４１、第４端部６４２および複数の開口６４３を有する。第３端部６４１は、第２端子４２に接続される。第３端部６４１と第２端子４２とは、導電性接合材６９により接合される。第４配線部６４は、平面視において、全体としてｘ方向に延びる帯状の部位である。第４配線部６４は、第３配線部６３に対してｙ方向に離れて配置されている。第４配線部６４は、第３配線部６３に対してｙ１方向に位置する。第４配線部６４は、平面視において、第１導電部２Ａおよび第２導電部２Ｂの双方と重なる。第４端部６４２は、第３端部６４１に対してｘ方向に離れている。図７、図８などに示すように、第４端部６４２は、第３端部６４１に対して、ｘ１方向に位置する。

　第４配線部６４は、第１配線部６１におけるｙ１方向端および第１帯状部６２１におけるｙ１方向端の双方に連結される。より具体的には、第１配線部６１におけるｙ１方向端に、第４端部６４２が連結される。第１帯状部６２１におけるｙ１方向端に、第３端部６４１と第４端部６４２との間の部位が連結される。

　複数の開口６４３の各々は、平面視において部分的に切除された部位である。複数の開口６４３は、ｘ方向において互いに離間する。図示された例では、第４配線部６４は、３つの開口６４３を有する。ｘ２方向側の開口６４３およびＸ方向における中央の開口６４３は、平面視において第１導電部２Ａ（導電基板２）の主面２０１に重なり、かつ、平面視において複数の第１半導体素子１０Ａに重ならない位置にある。ｘ１方向側の開口６４３は、平面視において第２導電部２Ｂ（導電基板２）の主面２０１に重なり、かつ、平面視において複数の第２半導体素子１０Ｂに重ならない位置にある。各開口６４３は、平面視において、第１導電部２Ａ（第２導電部２Ｂ）のｙ１方向寄りに設けられている。本実施形態において、開口６４３は、第４配線部６４においてｙ２方向側端からｙ１方向に凹む円弧状の切欠きである。なお、開口６４３の平面形状は限定されず、本実施形態のように切欠きであってもよく、本実施形態とは異なり孔であってもよい。

　封止樹脂８は、複数の第１半導体素子１０Ａと、複数の第２半導体素子１０Ｂと、導電基板２と、支持基板３（底面３０２を除く）と、第１端子４１、第２端子４２、複数の第３端子４３、および第４端子４４の一部ずつと、複数の制御端子４５の一部ずつと、制御端子支持体４８と、第１導通部材５と、第２導通部材６と、複数のワイヤ７１～ワイヤ７４と、をそれぞれ覆っている。封止樹脂８は、たとえば黒色のエポキシ樹脂で構成される。封止樹脂８は、たとえばモールド成形により形成される。封止樹脂８は、たとえばｘ方向の寸法が３５ｍｍ～６０ｍｍ程度であり、たとえばｙ方向の寸法が３５ｍｍ～５０ｍｍ程度であり、たとえばｚ方向の寸法が４ｍｍ～１５ｍｍ程度である。これらの寸法は、各方向に沿う最大部分の大きさである。封止樹脂８は、樹脂主面８１、樹脂裏面８２および複数の樹脂側面８３１～８３４を有する。

　樹脂主面８１と樹脂裏面８２とは、図１１、図１３および図１９などに示すように、ｚ方向に離間する。樹脂主面８１は、ｚ２方向を向き、樹脂裏面８２は、ｚ１方向を向く。樹脂主面８１から複数の制御端子４５（複数の第１制御端子４６Ａ～４６Ｅおよび複数の第２制御端子４７Ａ～４７Ｄ）が突き出ている。樹脂裏面８２は、図１２に示すように、平面視において支持基板３の底面３０２（第２金属層３３の下面）を囲む枠状である。支持基板３の底面３０２は、樹脂裏面８２から露出し、たとえば樹脂裏面８２と面一である。複数の樹脂側面８３１～８３４はそれぞれ、樹脂主面８１および樹脂裏面８２の双方につながり、かつ、ｚ方向においてこれらに挟まれている。図４などに示すように、樹脂側面８３１と樹脂側面８３２とはｘ方向に離間する。樹脂側面８３１はｘ１方向を向き、樹脂側面８３２は、ｘ２方向を向く。樹脂側面８３１から２つの第３端子４３が突き出ており、樹脂側面８３２から第１端子４１、第２端子４２および第４端子４４が突き出ている。図４などに示すように、樹脂側面８３３と樹脂側面８３４とは、ｙ方向に離間する。樹脂側面８３３は、ｙ１方向を向き、樹脂側面８３４は、ｙ２方向を向く。

　樹脂側面８３２には、図４に示すように、複数の凹部８３２ａが形成されている。各凹部８３２ａは、平面視においてｘ方向に窪んだ部位である。複数の凹部８３２ａは、平面視において第１端子４１と第４端子４４との間に形成されたものと、第２端子４２と第４端子４４との間に形成されたものとがある。複数の凹部８３２ａは、第１端子４１と第４端子４４との樹脂側面８３２に沿う沿面距離、および、第２端子４２と第４端子４４との樹脂側面８３２に沿う沿面距離を大きくするために設けられている。

　封止樹脂８は、図１３および図１４などに示すように、複数の第１突出部８５１、複数の第２突出部８５２および樹脂空隙部８６を有する。

　複数の第１突出部８５１はそれぞれ、樹脂主面８１からｚ方向に突出している。複数の第１突出部８５１は、平面視において封止樹脂８の四隅付近に配置されている。各第１突出部８５１の先端（ｚ２方向の端部）には、第１突出端面８５１ａが形成されている。複数の第１突出部８５１における各第１突出端面８５１ａは、樹脂主面８１と平行（あるいは略平行）であり、かつ、同一平面（ｘ－ｙ平面）上にある。各第１突出部８５１は、たとえば有底中空の円錐台状である。複数の第１突出部８５１は、半導体装置Ａ１によって生成された電源を利用する機器において、その機器が有する制御用の回路基板などに半導体装置Ａ１が搭載される際に、スペーサーとして利用される。複数の第１突出部８５１は、それぞれ、凹部８５１ｂと、当該凹部８５１ｂに形成された内壁面８５１ｃとを有する。各第１突出部８５１の形状は柱状であればよく、円柱状であることが好ましい。凹部８５１ｂの形状は円柱状であって、平面視において内壁面８５１ｃは単一の真円状であることが好ましい。

　半導体装置Ａ１は、制御用の回路基板などに対して、ねじ止めなどの方法によって機械的に固定される場合がある。この場合には、複数の第１突出部８５１における凹部８５１ｂの内壁面８５１ｃに、めねじのねじ山を形成することができる。複数の第１突出部８５１における凹部８５１ｂにインサートナットを埋め込んでもよい。

　複数の第２突出部８５２は、図１４などに示すように、樹脂主面８１からｚ方向に突出している。複数の第２突出部８５２は、平面視において複数の制御端子４５に重なる。複数の制御端子４５の各金属ピン４５２は、各第２突出部８５２から突き出ている。各第２突出部８５２は、円錐台状である。第２突出部８５２は、各制御端子４５において、ホルダ４５１と金属ピン４５２の一部とを覆う。

　樹脂空隙部８６は、図１３に示すように、ｚ方向において、樹脂主面８１から、導電基板２の主面２０１に通じる。樹脂空隙部８６は、樹脂主面８１から主面２０１にｚ方向に向かうにつれて断面積が小さくなるテーパー状に形成されている。樹脂空隙部８６は、封止樹脂８のモールド成形時に形成され、当該モールド成形時に封止樹脂８が形成されない部分である。

　図示説明は省略するが、樹脂空隙部８６は、たとえば封止樹脂８のモールド成形の際、押さえ部材が占めていたことによって流動性の樹脂材料が充填されなかったことで形成される。当該押さえ部材は、モールド成形の際に導電基板２の主面２０１へ押圧力を与えるものであり、第２導通部材６の各開口６３３および各開口６４３に挿通される。これにより、第２導通部材６に干渉することなく上記の押さえ部材により導電基板２を押さえることができ、導電基板２が接合される支持基板３の反りを抑制することができる。

　本実施形態において、図１３に示すように、半導体装置Ａ１は、樹脂充填部８８を備える。樹脂充填部８８は、樹脂空隙部８６を埋めるように、樹脂空隙部８６に充填されている。樹脂充填部８８は、たとえば封止樹脂８と同様にエポキシ樹脂からなるが、封止樹脂８と異なる材料であってもよい。

　次に、本実施形態の作用効果について説明する。

　半導体装置Ａ１は、複数の第１半導体素子１０Ａ、導電基板２、第１導通部材５および封止樹脂８を備える。複数の第１半導体素子１０Ａはそれぞれ、スイッチング機能を有し、第１導電部２Ａ（導電基板２）に接合されている。第１導通部材５は、複数の第１半導体素子１０Ａによってスイッチングされる主回路電流の経路を構成する。第１導通部材５は、第１部５１を含む。第１部５１は、平面視において第１導電部２Ａおよび第２導電部２Ｂの双方に重なり、ｚ方向において主面２０１からｚ２方向に離れている。第１部５１（平坦部５１１）は、第１開口５１４を有する。

　このような構成によれば、第１導通部材５（第１部５１）は、平面視において比較的大きな面積を確保することができる。これにより、半導体装置Ａ１において、複数の第１半導体素子１０Ａから第１導通部材５を流れる主回路電流は、大面積の電流経路を流れる。したがって、半導体装置Ａ１は、大電流を流す上で好ましい構造である。

　第１部５１は第１開口５１４を有する。これにより、封止樹脂８を形成するために流動性の樹脂材料を注入する際、第１開口５１４を通じて、第１部５１（第１導通部材５）における下側（ｚ１方向側）と上側（ｚ２方向側）との間で樹脂材料が流動しやすくなる。また、流動性の樹脂材料を注入する際、第１部５１の下側（ｚ１方向側）に気泡が存在しても、当該気泡は第１開口５１４を通じて第１部５１の上側（ｚ２方向側）に移動する。したがって、第１部５１の下側（ｚ１方向側）において封止樹脂８の未充填を抑制し、ボイドの発生を防止することができる。このような構成の半導体装置Ａ１は、大電流を流す上で信頼性が向上する。

　第１部５１には複数の第１開口５１４が設けられており、各第１開口５１４は、平面視において第１導電部２Ａと第２導電部２Ｂとの間の隙間２０５に重なる。このような構成によれば、第１導電部２Ａと第２導電部２Ｂとの間の隙間２０５において、封止樹脂８の未充填を適切に抑制することができる。導電基板２において、互いに分離した第１導電部２Ａと第２導電部２Ｂとの間には高電位差が生じうる。本実施形態の半導体装置Ａ１によれば、大電流を流す上での信頼性がより向上する。

　第１開口５１４は、平面視において第１導電部２Ａ（導電基板２）に重なる。このような構成によれば、第１部５１と第１導電部２Ａ（導電基板２）との間のｚ方向において比較的狭い隙間において、封止樹脂８の未充填を抑制することができる。

　第１部５１は、平坦部５１１、第１屈曲部５１２および第２屈曲部５１３を有する。本実施形態では、複数の第１半導体素子１０Ａがｙ方向に間隔を隔てて配置されている。平坦部５１１は、ｙ方向において複数の第１半導体素子１０Ａが配置された領域に対応して一連に延びている。平坦部５１１には、複数の第１開口５１４が形成されている。複数の第１開口５１４は、複数の第１半導体素子１０Ａそれぞれに対応して設けられている。このような平坦部５１１を備えた半導体装置Ａ１は、大電流を流す上でより好ましい構造である。また、平坦部５１１に複数の第１開口５１４が設けられることで、第１部５１の下側（ｚ１方向側）において、封止樹脂８の未充填をより確実に抑制することができる。

　半導体装置Ａ１は、複数の第２半導体素子１０Ｂ、および第２導通部材６を備える。複数の第２半導体素子１０Ｂはそれぞれ、スイッチング機能を有し、第２導電部２Ｂ（導電基板２）に接合されている。第２導通部材６は、複数の第２半導体素子１０Ｂによってスイッチングされる主回路電流の経路を構成する。このような構成の半導体装置Ａ１は、大電流を流す上でより好ましい構造である。

　第２導通部材６は、第１配線部６１、第２配線部６２（第１帯状部６２１および第２帯状部６２２）、第３配線部６３および第４配線部６４を含み、平面視において縦横に網目状の電流経路を有する。これにより、半導体装置Ａ１において他の構成要素の制約を受けつつ、第２導通部材６は、平面視において比較的大きな面積を確保することができる。半導体装置Ａ１において、複数の第２半導体素子１０Ｂから第１配線部６１を通じて第２導通部材６を流れる主回路電流は、大面積の分散した電流経路を流れる。したがって、半導体装置Ａ１は、大電流を流す上でより好ましい構造である。

　本実施形態において、第２導通部材６の第２帯状部６２２は、平面視において第１導通部材５の第１部５１（平坦部５１１）に重なる。このような構成の半導体装置Ａ１は、インダクタンス成分を低減するのに適しており、大電流を流す上でより好ましい構造である。その一方、第２帯状部６２２（第２導通部材６）は、平面視において、第１部５１における複数の第１開口５１４のいずれにも重ならない。これにより、第１開口５１４による効果（封止樹脂８の未充填の抑制、およびボイド発生の防止）が第２導通部材６によって低減されることは、防止される。

　図２１～図２４は、第１実施形態の変形例に係る半導体装置を示している。図２１は、上記実施形態において示した図７と同様の平面図である。図２２は、封止樹脂および第２導通部材を省略した平面図である。図２３は、図２１のＸＸＩＩＩ－ＸＸＩＩＩ線に沿う断面図である。図２４は、図２３の一部を拡大した部分拡大図である。なお、図２１以降の図面において、上記実施形態の半導体装置Ａ１と同一または類似の要素には、上記実施形態と同一の符号を付しており、適宜説明を省略する。

　本変形例の半導体装置Ａ２においては、第１導通部材５の構成が上記実施形態と異なっており、主に第１部５１に形成された第１開口５１４の構成が異なる。本変形例では、各第１開口５１４は、平面視において矩形状をなす。各第１開口５１４は、平坦部５１１、第１屈曲部５１２および第２屈曲部５１３に跨って形成されている。各第１開口５１４は、第１部５１の板厚方向に貫通する貫通孔である。各第１開口５１４は、平面視において、第１導電部２Ａと第２導電部２Ｂとの間の隙間２０５に重なる。また、本変形例では、各第１開口５１４は、第１導電部２Ａおよび第２導電部２Ｂの双方に重なる。

　半導体装置Ａ２において、第１導通部材５（第１部５１）は、平面視において比較的大きな面積を確保することができる。これにより、半導体装置Ａ２において、複数の第１半導体素子１０Ａから第１導通部材５を流れる主回路電流は、大面積の電流経路を流れる。したがって、半導体装置Ａ２は、大電流を流す上で好ましい構造である。

　第１部５１は第１開口５１４を有する。これにより、封止樹脂８を形成するために流動性の樹脂材料を注入する際、第１開口５１４を通じて、第１部５１（第１導通部材５）における下側（ｚ１方向側）と上側（ｚ２方向側）との間で樹脂材料が流動しやすくなる。また、流動性の樹脂材料を注入する際、第１部５１の下側（ｚ１方向側）に気泡が存在しても、当該気泡は第１開口５１４を通じて第１部５１の上側（ｚ２方向側）に移動する。したがって、第１部５１の下側（ｚ１方向側）において封止樹脂８の未充填を抑制し、ボイドの発生を防止することができる。このような構成の半導体装置Ａ２は、大電流を流す上で信頼性が向上する。

　半導体装置Ａ２において、各第１開口５１４は、平坦部５１１、第１屈曲部５１２および第２屈曲部５１３に跨って形成されている。各第１開口５１４は、平面視において、第１導電部２Ａと第２導電部２Ｂとの間の隙間２０５と、第１導電部２Ａおよび第２導電部２Ｂの双方と、に重なる。このような構成によれば、封止樹脂８を形成するために流動性の樹脂材料を注入する際、第１開口５１４を通じての樹脂材料の流動や気泡の移動が、より促進される。したがって、第１部５１の下側（ｚ１方向側）において封止樹脂８の未充填をより抑制し、ボイドの発生を適切に防止することができる。

　本変形例では、第２屈曲部５１３は第１半導体素子１０Ａの近傍に配置されており、この第２屈曲部５１３に第１開口５１４が形成されている。これにより、第１半導体素子１０Ａの周辺において、封止樹脂８の未充填やボイド発生を効果的に防止することができる。このような構成によれば、第１半導体素子１０Ａの周囲において、ボイドに起因する空間放電を防止することができる。したがって、半導体装置Ａ２によれば、大電流を流す上での信頼性がより向上する。その他にも、上記実施施形態の半導体装置Ａ１と同様の構成の範囲において、上記実施形態と同様の作用効果を奏する。

　本開示に係る半導体装置は、上述した実施形態に限定されるものではない。本開示に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。

　上記実施形態では、複数の第１半導体素子１０Ａに対して共通する１つの第１導通部材５を具備する構成について説明したが、本開示はこれに限定されない。たとえば複数の第１半導体素子１０Ａに個々に対応するように、複数の第１導通部材５を設けてもよい。

　本開示は、以下の付記に記載した実施形態を含む。

　付記１．
　厚さ方向の一方側を向く主面、および前記主面とは反対側を向く裏面を有する導電基板と、
　前記主面に接合され、スイッチング機能を有する少なくとも１つの第１半導体素子と、
　前記第１半導体素子によってスイッチングされる主回路電流の経路を構成する第１導通部材と、
　前記導電基板の少なくとも一部、前記第１半導体素子および前記第１導通部材を覆う封止樹脂と、を備え、
　前記導電基板は、前記厚さ方向に直交する第１方向の一方側および他方側に互いに離間して配置された第１導電部および第２導電部を含み、
　前記第１半導体素子は、前記第１導電部に電気的に接合されており、
　前記第１導通部材は、前記厚さ方向に見て前記第１導電部および前記第２導電部の双方に重なり、且つ前記厚さ方向において前記主面から前記厚さ方向の一方側に離れて位置する第１部を含み、
　前記第１部は、第１開口を有する、半導体装置。
　付記２．
　前記第１導通部材は、金属製の板材により構成される、付記１に記載の半導体装置。
　付記３．
　前記第１開口は、前記厚さ方向に見て前記第１導電部と前記第２導電部との間の隙間に重なる、付記２に記載の半導体装置。
　付記４．
　前記第１開口は、前記厚さ方向に見て前記第１導電部および前記第２導電部の少なくとも一方に重なる、付記３に記載の半導体装置。
　付記５．
　前記第１導通部材は、前記第１部に対して前記第１方向の一方側に位置し、且つ前記第１半導体素子に接合された第１接合部と、前記第１部に対して前記第１方向の他方側に位置し、且つ前記第２導電部に接合された第２接合部と、を含む、付記２ないし４のいずれかに記載の半導体装置。
　付記６．
　前記第１部は、前記主面と平行に配置され、且つ前記厚さ方向に見て前記第１導電部および前記第２導電部に重なる平坦部と、前記平坦部における前記第１方向の一方側端および前記第１接合部の双方につながり、且つ前記第１方向の一方側に向かうにつれて前記厚さ方向の他方側に位置する第１屈曲部と、前記平坦部における前記第１方向の他方側端および前記第２接合部の双方につながり、且つ前記第１方向の他方側に向かうにつれて前記厚さ方向の他方側に位置する第２屈曲部と、を有し、
　前記第１開口は、少なくとも前記平坦部に形成されている、付記５に記載の半導体装置。
　付記７．
　前記第１開口は、前記第１屈曲部および前記第２屈曲部の少なくとも一方に形成されている、付記６に記載の半導体装置。
　付記８．
　前記少なくとも１つの第１半導体素子は、複数の第１半導体素子を含み、当該複数の第１半導体素子は、前記厚さ方向および前記第１方向の双方に直交する第２方向に間隔を隔てて配置されている、付記６または７に記載の半導体装置。
　付記９．
　前記第１開口は、前記第２方向において前記複数の第１半導体素子それぞれに対応して設けられた複数の開口を含む、付記８に記載の半導体装置。
　付記１０．
　前記平坦部は、前記第２方向において前記複数の第１半導体素子が配置された領域に対応して一連に延びる、付記９に記載の半導体装置。
　付記１１．
　前記第１接合部、前記第２接合部、前記第１屈曲部および前記第２屈曲部は、前記第２方向において前記複数の第１半導体素子それぞれに対応して配置されている、付記９または１０に記載の半導体装置。
　付記１２．
　前記第２導電部に電気的に接合され、スイッチング機能を有する複数の第２半導体素子と、
　金属製の板材により構成された第２導通部材と、をさらに備え、
　前記第２導通部材は、第１配線部および第２配線部を含み、
　前記第１配線部は、前記複数の第２半導体素子に接続されており、
　前記第２配線部は、前記第１配線部に対して前記第１方向の一方側に位置し、且つ前記複数の第１半導体素子と前記第１接合部との双方に重なる、付記９ないし１１のいずれかに記載の半導体装置。
　付記１３．
　前記複数の第２半導体素子は、前記第２方向に間隔を隔てて配置されており、
　前記複数の第１半導体素子と前記複数の第２半導体素子とは、前記第１方向に見て互いに重なる、付記１２に記載の半導体装置。
　付記１４．
　前記第２配線部は、第１帯状部および第２帯状部を有し、
　前記第１帯状部は、前記第１方向において前記第１配線部と離間し、且つ厚さ方向に見て前記複数の第１半導体素子と前記第１接合部との双方に重なり、
　前記第２帯状部は、前記第１方向の一方側端が前記第１帯状部に対して互いに隣接する第１半導体素子の間につながり、且つ前記第１方向の他方側端が前記第１配線部に対して互いに隣接する第２半導体素子の間につながる、付記１３に記載の半導体装置。
　付記１５．
　前記第２帯状部は、前記厚さ方向に見て前記第１導通部材の前記平坦部に重なる、付記１４に記載の半導体装置。
　付記１６．
　前記第２導通部材は、第３配線部および第４配線部を含み、
　前記第３配線部は、前記第１配線部における前記第２方向の一方側端および前記第１帯状部における前記第２方向の一方側端の双方に連結され、且つ前記第１方向に延びており、
　前記第４配線部は、前記第１配線部における前記第２方向の他方側端および前記第１帯状部における前記第２方向の他方側端の双方に連結され、且つ前記第１方向に延びる、付記１４または１５に記載の半導体装置。
　付記１７．
　前記第２導通部材は、前記厚さ方向に見て、前記第１開口の前記複数の開口のいずれにも重ならない、付記１２ないし１５のいずれかに記載の半導体装置。
　付記１８．
　前記第１導通部材および前記第２導通部材は、銅を含有する、付記１２ないし１７のいずれかに記載の半導体装置。
　付記１９．
　前記第１開口は、前記第１部の板厚方向に貫通する貫通孔である、付記２ないし１８のいずれかに記載の半導体装置。

Ａ１，Ａ２：半導体装置　　　１０Ａ：第１半導体素子
１０Ｂ：第２半導体素子　　　１０１：素子主面
１０２：素子裏面　　　１１：第１主面電極　　　１２：第２主面電極
１３：第３主面電極　　　１５：裏面電極　　　１７：サーミスタ
１９：導電性接合材　　　２：導電基板　　　２Ａ：第１導電部
２Ｂ：第２導電部　　　２０１：主面　　　２０２：裏面
２０５：隙間　　　２９：導電性接合材　　　３：支持基板
３０１：支持面　　　３０２：底面　　　３１：絶縁層
３２：第１金属層　　　３２Ａ：第１部分　　　３２Ｂ：第２部分
３２１：第１接合層　　　３３：第２金属層　　　４１：第１端子
４２：第２端子　　　４３：第３端子　　　４４：第４端子
４５：制御端子　　　４５１：ホルダ　　　４５２：金属ピン
４５９：導電性接合材
４６Ａ，４６Ｂ，４６Ｃ，４６Ｄ，４６Ｅ：第１制御端子
４７Ａ，４７Ｂ，４７Ｃ，４７Ｄ：第２制御端子
４８：制御端子支持体　　　４８１：絶縁層　　　４８２：第１金属層
４８２Ａ：第１部分　　　４８２Ｂ：第２部分
４８２Ｃ：第３部分　　　４８２Ｄ：第４部分
４８２Ｅ：第５部分　　　４８２Ｆ：第６部分
４８３：第２金属層　　　４９：接合材　　　５：第１導通部材
５１：第１部　　　５１１：平坦部　　　５１２：第１屈曲部
５１３：第２屈曲部　　　５１４：第１開口　　　５２：第１接合部
５２１：開口　　　５３：第２接合部　　　５９：導電性接合材
６：第２導通部材　　　６１：第１配線部　　　６１１：凹状領域
６１１ａ：開口　　　６２：第２配線部　　　６２１：第１帯状部
６２１ａ：凸状領域　　　６２２：第２帯状部　　　６３：第３配線部
６３１：第１端部　　　６３２：第２端部　　　６３３：開口
６４：第４配線部　　　６４１：第３端部　　　６４２：第４端部
６４３：開口　　　６９：導電性接合材
７１，７２，７３，７４：ワイヤ　　　８：封止樹脂
８１：樹脂主面　　　８２：樹脂裏面　　　８３１，８３２：樹脂側面
８３２ａ：凹部　　　８３３，８３４：樹脂側面
８５１：第１突出部　　　８５１ａ：第１突出端面
８５１ｂ：凹部　　　８５１ｃ：内壁面　　　８５２：第２突出部
８６：樹脂空隙部　　　８８：樹脂充填部

Claims

　厚さ方向の一方側を向く主面、および前記主面とは反対側を向く裏面を有する導電基板と、
　前記主面に接合され、スイッチング機能を有する少なくとも１つの第１半導体素子と、
　前記第１半導体素子によってスイッチングされる主回路電流の経路を構成する第１導通部材と、
　前記導電基板の少なくとも一部、前記第１半導体素子および前記第１導通部材を覆う封止樹脂と、を備え、
　前記導電基板は、前記厚さ方向に直交する第１方向の一方側および他方側に互いに離間して配置された第１導電部および第２導電部を含み、
　前記第１半導体素子は、前記第１導電部に電気的に接合されており、
　前記第１導通部材は、前記厚さ方向に見て前記第１導電部および前記第２導電部の双方に重なり、且つ前記厚さ方向において前記主面から前記厚さ方向の一方側に離れて位置する第１部を含み、
　前記第１部は、第１開口を有する、半導体装置。
　前記第１導通部材は、金属製の板材により構成される、請求項１に記載の半導体装置。
　前記第１開口は、前記厚さ方向に見て前記第１導電部と前記第２導電部との間の隙間に重なる、請求項２に記載の半導体装置。
　前記第１開口は、前記厚さ方向に見て前記第１導電部および前記第２導電部の少なくとも一方に重なる、請求項３に記載の半導体装置。
　前記第１導通部材は、前記第１部に対して前記第１方向の一方側に位置し、且つ前記第１半導体素子に接合された第１接合部と、前記第１部に対して前記第１方向の他方側に位置し、且つ前記第２導電部に接合された第２接合部と、を含む、請求項２ないし４のいずれかに記載の半導体装置。
　前記第１部は、前記主面と平行に配置され、且つ前記厚さ方向に見て前記第１導電部および前記第２導電部に重なる平坦部と、前記平坦部における前記第１方向の一方側端および前記第１接合部の双方につながり、且つ前記第１方向の一方側に向かうにつれて前記厚さ方向の他方側に位置する第１屈曲部と、前記平坦部における前記第１方向の他方側端および前記第２接合部の双方につながり、且つ前記第１方向の他方側に向かうにつれて前記厚さ方向の他方側に位置する第２屈曲部と、を有し、
　前記第１開口は、少なくとも前記平坦部に形成されている、請求項５に記載の半導体装置。
　前記第１開口は、前記第１屈曲部および前記第２屈曲部の少なくとも一方に形成されている、請求項６に記載の半導体装置。
　前記少なくとも１つの第１半導体素子は、複数の第１半導体素子を含み、当該複数の第１半導体素子は、前記厚さ方向および前記第１方向の双方に直交する第２方向に間隔を隔てて配置されている、請求項６または７に記載の半導体装置。
　前記第１開口は、前記第２方向において前記複数の第１半導体素子それぞれに対応して設けられた複数の開口を含む、請求項８に記載の半導体装置。
　前記平坦部は、前記第２方向において前記複数の第１半導体素子が配置された領域に対応して一連に延びる、請求項９に記載の半導体装置。
　前記第１接合部、前記第２接合部、前記第１屈曲部および前記第２屈曲部は、前記第２方向において前記複数の第１半導体素子それぞれに対応して配置されている、請求項９または１０に記載の半導体装置。
　前記第２導電部に電気的に接合され、スイッチング機能を有する複数の第２半導体素子と、
　金属製の板材により構成された第２導通部材と、をさらに備え、
　前記第２導通部材は、第１配線部および第２配線部を含み、
　前記第１配線部は、前記複数の第２半導体素子に接続されており、
　前記第２配線部は、前記第１配線部に対して前記第１方向の一方側に位置し、且つ前記複数の第１半導体素子と前記第１接合部との双方に重なる、請求項９ないし１１のいずれかに記載の半導体装置。
　前記複数の第２半導体素子は、前記第２方向に間隔を隔てて配置されており、
　前記複数の第１半導体素子と前記複数の第２半導体素子とは、前記第１方向に見て互いに重なる、請求項１２に記載の半導体装置。
　前記第２配線部は、第１帯状部および第２帯状部を有し、
　前記第１帯状部は、前記第１方向において前記第１配線部と離間し、且つ厚さ方向に見て前記複数の第１半導体素子と前記第１接合部との双方に重なり、
　前記第２帯状部は、前記第１方向の一方側端が前記第１帯状部に対して互いに隣接する第１半導体素子の間につながり、且つ前記第１方向の他方側端が前記第１配線部に対して互いに隣接する第２半導体素子の間につながる、請求項１３に記載の半導体装置。
　前記第２帯状部は、前記厚さ方向に見て前記第１導通部材の前記平坦部に重なる、請求項１４に記載の半導体装置。
　前記第２導通部材は、第３配線部および第４配線部を含み、
　前記第３配線部は、前記第１配線部における前記第２方向の一方側端および前記第１帯状部における前記第２方向の一方側端の双方に連結され、且つ前記第１方向に延びており、
　前記第４配線部は、前記第１配線部における前記第２方向の他方側端および前記第１帯状部における前記第２方向の他方側端の双方に連結され、且つ前記第１方向に延びる、請求項１４または１５に記載の半導体装置。
　前記第２導通部材は、前記厚さ方向に見て、前記第１開口の前記複数の開口のいずれにも重ならない、請求項１２ないし１５のいずれかに記載の半導体装置。
　前記第１導通部材および前記第２導通部材は、銅を含有する、請求項１２ないし１７のいずれかに記載の半導体装置。
　前記第１開口は、前記第１部の板厚方向に貫通する貫通孔である、請求項２ないし１８のいずれかに記載の半導体装置。