WO2023182625A1 - 불량 검사용 기판, 반도체 발광 소자 및 디스플레이 장치 - Google Patents
불량 검사용 기판, 반도체 발광 소자 및 디스플레이 장치 Download PDFInfo
- Publication number
- WO2023182625A1 WO2023182625A1 PCT/KR2022/095062 KR2022095062W WO2023182625A1 WO 2023182625 A1 WO2023182625 A1 WO 2023182625A1 KR 2022095062 W KR2022095062 W KR 2022095062W WO 2023182625 A1 WO2023182625 A1 WO 2023182625A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- light emitting
- semiconductor light
- layer
- bonding layer
- electrode
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 408
- 239000000758 substrate Substances 0.000 title claims abstract description 201
- 238000007689 inspection Methods 0.000 title claims abstract description 50
- 230000007547 defect Effects 0.000 title claims abstract description 39
- 238000012546 transfer Methods 0.000 claims abstract description 107
- 238000002161 passivation Methods 0.000 claims abstract description 21
- 239000010410 layer Substances 0.000 claims description 444
- 239000000463 material Substances 0.000 claims description 41
- 239000011241 protective layer Substances 0.000 claims description 28
- 229910052718 tin Inorganic materials 0.000 claims description 16
- 229910052737 gold Inorganic materials 0.000 claims description 15
- 238000005192 partition Methods 0.000 claims description 14
- 229910052802 copper Inorganic materials 0.000 claims description 11
- 239000012790 adhesive layer Substances 0.000 claims description 9
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims description 5
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 229910052738 indium Inorganic materials 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 239000000523 sample Substances 0.000 description 64
- 238000000034 method Methods 0.000 description 53
- 230000002950 deficient Effects 0.000 description 32
- 230000008569 process Effects 0.000 description 31
- 238000001338 self-assembly Methods 0.000 description 26
- 239000010408 film Substances 0.000 description 21
- 238000005424 photoluminescence Methods 0.000 description 18
- 230000006378 damage Effects 0.000 description 12
- 230000005496 eutectics Effects 0.000 description 12
- 238000005530 etching Methods 0.000 description 11
- 239000004642 Polyimide Substances 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 229920001721 polyimide Polymers 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 239000002245 particle Substances 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 8
- 239000002131 composite material Substances 0.000 description 8
- 150000001875 compounds Chemical class 0.000 description 8
- 239000012634 fragment Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 229910052745 lead Inorganic materials 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 239000012530 fluid Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 229910010272 inorganic material Inorganic materials 0.000 description 5
- 239000011147 inorganic material Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 229910000765 intermetallic Inorganic materials 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- -1 Polyethylene Naphthalate Polymers 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 3
- 239000011112 polyethylene naphthalate Substances 0.000 description 3
- 229920000139 polyethylene terephthalate Polymers 0.000 description 3
- 239000005020 polyethylene terephthalate Substances 0.000 description 3
- 238000012805 post-processing Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000004720 dielectrophoresis Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000696 magnetic material Substances 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 208000003028 Stuttering Diseases 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000003760 hair shine Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical class N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 229910021642 ultra pure water Inorganic materials 0.000 description 1
- 239000012498 ultrapure water Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Definitions
- Examples relate to defect inspection substrates, semiconductor light-emitting devices, and display devices.
- LCDs liquid crystal displays
- OLED displays OLED displays
- Micro-LED displays Micro-LED displays
- a micro-LED display is a display that uses micro-LED, a semiconductor light emitting device with a diameter or cross-sectional area of 100 ⁇ m or less, as a display element.
- micro-LED displays use micro-LED, a semiconductor light-emitting device, as a display device, they have excellent performance in many characteristics such as contrast ratio, response speed, color gamut, viewing angle, brightness, resolution, lifespan, luminous efficiency, and luminance.
- the micro-LED display has the advantage of being able to freely adjust the size and resolution and implement a flexible display because the screen can be separated and combined in a modular manner.
- micro-LED displays require more than millions of micro-LEDs, there is a technical problem that makes it difficult to quickly and accurately transfer micro-LEDs to the display panel.
- Transfer technologies that have been recently developed include the pick and place process, laser lift-off method, or self-assembly method.
- the self-assembly method is a method in which the semiconductor light-emitting device finds its assembly position within the fluid on its own, and is an advantageous method for implementing a large-screen display device.
- each of tens of millions of micro-LEDs lights up (or emits light) to create an image.
- a lighting yield of 99.99999% (hereinafter referred to as target lighting yield) is required.
- micro-LEDs may have defects during the manufacturing process or transfer process, defects may occur during the self-assembly process, or defects may occur during post-processing after self-assembly.
- the display panel manufactured by self-assembly may fall below the target lighting yield. Discarded due to defective display panel. It is very difficult for micro-LEDs with defects generated during the manufacturing process or transfer process to be restored to a lightable state through a repair process on the display panel.
- micro-LEDs are inspected (or measured) using photoluminescence (PL) equipment.
- PL equipment does not require physical contact with the micro-LED, so it can easily measure the optical properties of the micro-LED.
- micro-LED electroluminescence
- the probes of the EL equipment In order to measure the electrical characteristics of a micro-LED, the probes of the EL equipment must be contacted to the corresponding electrodes of the micro-LED. In addition, because the probe is very sensitive to shaking, the micro-LED must be fixed to measure electrical characteristics. However, because micro-LEDs are very small in micrometer size, it is impossible to individually fix micro-LEDs. Therefore, during the transfer process of transferring the micro-LED, the electrical characteristics must be measured for the micro-LED fixed on the transfer substrate, but since one side of the micro-LED is not exposed by the transfer substrate, electrical contact by the probe is not possible. Therefore, there is a problem that the electrical characteristics of micro-LED cannot be measured.
- the embodiments aim to solve the above-described problems and other problems.
- Another object of the embodiment is to provide a defect inspection substrate, a semiconductor light emitting device, and a display device having a new structure.
- another purpose of the embodiment is to provide a defect inspection substrate, a semiconductor light emitting device, and a display device that can improve lighting yield.
- Another object of the embodiment is to provide a display device that can improve the assembly rate.
- Another object of the embodiment is to provide a display device that facilitates electrical connection with a semiconductor light emitting device.
- a defect inspection substrate includes: a transfer substrate; and a plurality of semiconductor light emitting devices spaced apart from each other on the transfer substrate, wherein each of the plurality of semiconductor light emitting devices includes: a light emitting unit; a first electrode including a plurality of first layers below the light emitting unit; a second electrode on the light emitting unit; and a passivation layer surrounding the light emitting unit, wherein at least one first layer among the plurality of first layers of the first electrode is a common layer that commonly connects each of the plurality of semiconductor light emitting devices.
- the common layer may have an area larger than the total area of the plurality of semiconductor light emitting devices.
- the second electrode includes a plurality of second layers, and the uppermost layer of the plurality of second layers of the second electrode may be a conductive protective layer.
- a semiconductor light emitting device includes: a light emitting unit; a first electrode including a plurality of first layers below the light emitting unit; a second electrode on the light emitting unit; and a passivation layer surrounding the light emitting unit, wherein the first electrode may include a bonding layer having a diameter larger than the diameter of the light emitting unit.
- the bonding layer includes: a first bonding layer below the light emitting unit; a second bonding layer below the first bonding layer; and a third bonding layer between the first bonding layer and the second bonding layer.
- the second bonding layer may have a diameter larger than the diameter of the light emitting part.
- the second bonding layer may include a protrusion that protrudes outward from a side of the light emitting unit.
- the second bonding layer may have a diameter larger than that of at least one of the first bonding layer and the third bonding layer.
- the second bonding layer may include a protrusion that protrudes outward from a side of at least one of the first bonding layer and the third bonding layer.
- the third bonding layer may include the material of the first bonding layer and the material of the second bonding layer.
- the first bonding layer and the second bonding layer may each include at least one of Sn, In, Cu, Au, Ag, Ni, Ti, W, Cr, or Pb, or an alloy thereof.
- the first electrode may include at least one of an electrode layer, a magnetic layer, an ohmic layer, a reflective layer, an adhesive layer, and a barrier layer.
- the first electrode may vertically overlap each of the light emitting unit and the passivation layer.
- a display device includes: a substrate including a plurality of sub-pixels; a plurality of first assembly wirings for each of the plurality of sub-pixels; a plurality of second assembly wirings for each of the plurality of sub-pixels; a partition wall having a plurality of assembly holes in each of the plurality of sub-pixels; a plurality of semiconductor light emitting devices in each of the plurality of assembly holes; and a plurality of connection electrodes, wherein each of the plurality of semiconductor light emitting devices includes: a light emitting unit; a first electrode including a plurality of first layers below the light emitting unit; a second electrode on the light emitting unit; and a passivation layer surrounding the light emitting unit, wherein the first electrode includes a bonding layer having a diameter larger than the diameter of the light emitting unit, and each of the connection electrodes includes the first electrode and the first assembled wiring.
- at least one assembly wiring among the second assembly wiring may be connected.
- connection electrodes may be connected to the bonding layer.
- the bonding layer includes: a first bonding layer below the light emitting unit; a second bonding layer below the first bonding layer; and a third bonding layer between the first bonding layer and the second bonding layer, wherein each of the connection electrodes may be connected to the side and top surfaces of the second bonding layer along the outer peripheral surface of the second bonding layer.
- connection electrodes may be connected to a side surface of each of the first bonding layer and the third bonding layer.
- the first electrode includes at least one of an electrode layer, a magnetic layer, an ohmic layer, a reflective layer, an adhesive layer, and a barrier layer, and each of the connection electrodes may be connected to a side of the at least one layer.
- the embodiment tracks semiconductor light-emitting devices with poor or defective electrical characteristics before self-assembly, separates defective semiconductor light-emitting devices from normal semiconductor light-emitting devices, and achieves the target lighting yield by assembling only normal semiconductor light-emitting devices on a display substrate. can do.
- a plurality of semiconductor light emitting devices 150 may be electrically connected to the second bonding layer 132 disposed over the entire area of the transfer substrate 130. That is, the second bonding layer 132 may be a common layer that commonly connects the plurality of semiconductor light emitting devices 150. Therefore, as shown in FIG. 9, the first probe 1021 of the PL inspection equipment 1020 contacts one point of the second bonding layer 132, and a plurality of second probes 1022 and 1023 are connected to each other. After contacting the second electrode 155 of the semiconductor light emitting device 150, voltage is supplied through the first probe 1021 and the second probes 1022 and 1023 to each of the plurality of semiconductor light emitting devices 150. Electrical properties can be tested.
- the electrical characteristics of each of the plurality of semiconductor light-emitting devices 150 are simultaneously performed at once using the second bonding layer 132 commonly connected to each of the plurality of semiconductor light-emitting devices 150, thereby improving productivity. It can be improved dramatically.
- the semiconductor light emitting device determined to be defective is decomposed into fragments or particles using a destruction equipment 1030, and the decomposed fragments or particles are collected and removed, as shown in FIG. 10. It can be. Thereafter, the transfer substrate 130 is removed, so that only a plurality of normal semiconductor light emitting devices 150 can be manufactured. By mounting these normal semiconductor light emitting devices 150 on the display panel through a self-assembly process and post-processing, the lighting yield can be improved.
- the second bonding layer 132 used to inspect electrical characteristics may be formed as a part of the first electrode 154 of the semiconductor light emitting device 150.
- the second bonding layer 132 may include a protrusion 132a that protrudes outward from the side of the light emitting unit 150a.
- the semiconductor light emitting device 150-1 may be assembled on the substrate 310 and the connection electrode 370 may be disposed in the assembly hole 340H.
- the connection area with the connection electrode 370 increases, thereby further increasing luminance and the contact area with the connection electrode 370 increases, thereby forming a semiconductor light emitting device ( The fixity of 150-1) can be further strengthened.
- the first electrode 154 of the semiconductor light emitting device 150A may include a transparent electrode layer 155-1 and a conductive protective layer 155-2.
- the transparent electrode layer 155-1 can be protected from pressure applied to the electrode layer 155-1. Accordingly, the transparent electrode layer 155-1 is not scratched or damaged by the second probes 1022 and 1023, thereby preventing deterioration in electrical or optical properties.
- Figure 1 shows a living room of a house where a display device according to an embodiment is installed.
- Figure 2 is a block diagram schematically showing a display device according to an embodiment.
- FIG. 3 is a circuit diagram showing an example of the pixel of FIG. 2.
- FIG. 4 is an enlarged view of the first panel area in the display device of FIG. 1.
- Figure 5 is an enlarged view of area A2 in Figure 4.
- Figure 6 is a diagram showing an example in which a light emitting device according to an embodiment is assembled on a substrate by a self-assembly method.
- Figure 7 is a cross-sectional view showing a defect inspection substrate according to the first embodiment.
- Figure 8 is a plan view showing a defect inspection substrate according to the first embodiment.
- FIG. 9 shows inspecting the electrical characteristics of a defect inspection board according to the first embodiment.
- FIG. 10 shows removal of a semiconductor light emitting device determined to be defective in the electrical characteristics test results in FIG. 8 .
- 11A to 11M are diagrams illustrating a manufacturing process for a semiconductor light emitting device according to an embodiment.
- Figure 12 is a cross-sectional view showing a semiconductor light emitting device according to the first embodiment.
- Figure 13 is a plan view showing a display device including a semiconductor light emitting device according to the first embodiment.
- FIG. 14 is a cross-sectional view taken along line C1-C2 of the first sub-pixel in the display device according to the embodiment of FIG. 12.
- Figure 15 is a cross-sectional view showing a defect inspection substrate according to a second embodiment.
- FIG. 16 shows inspecting the electrical characteristics of a defect inspection board according to the second embodiment.
- Figure 17 is a cross-sectional view showing a semiconductor light-emitting device according to the second embodiment.
- Figure 18 is a cross-sectional view showing a display device including a semiconductor light-emitting device according to a second embodiment.
- Display devices described in this specification include TVs, shines, mobile phones, smart phones, head-up displays (HUDs) for automobiles, backlight units for laptop computers, displays for VR or AR, etc. You can. However, the configuration according to the embodiment described in this specification can be applied to a device capable of displaying even if it is a new product type that is developed in the future.
- HUDs head-up displays
- Figure 1 shows a living room of a house where a display device according to an embodiment is installed.
- the display device 100 of the embodiment can display the status of various electronic products such as a washing machine 101, a robot vacuum cleaner 102, and an air purifier 103, and displays the status of each electronic product and an IOT-based You can communicate with each other and control each electronic product based on the user's setting data.
- the display device 100 may include a flexible display manufactured on a thin and flexible substrate.
- Flexible displays can bend or curl like paper while maintaining the characteristics of existing flat displays.
- a unit pixel refers to the minimum unit for implementing one color.
- a unit pixel of a flexible display may be implemented by a light-emitting device.
- the light emitting device may be Micro-LED or Nano-LED, but is not limited thereto.
- FIG. 2 is a block diagram schematically showing a display device according to an embodiment
- FIG. 3 is a circuit diagram showing an example of the pixel of FIG. 2.
- a display device may include a display panel 10, a driving circuit 20, a scan driver 30, and a power supply circuit 50.
- the display device 100 of the embodiment may drive the light emitting device in an active matrix (AM) method or a passive matrix (PM) method.
- AM active matrix
- PM passive matrix
- the driving circuit 20 may include a data driver 21 and a timing control unit 22.
- the display panel 10 may be rectangular, but is not limited thereto. That is, the display panel 10 may be formed in a circular or oval shape. At least one side of the display panel 10 may be bent to a predetermined curvature.
- the display panel 10 may be divided into a display area (DA) and a non-display area (NDA) disposed around the display area (DA).
- the display area DA is an area where pixels PX are formed to display an image.
- the display panel 10 includes data lines (D1 to Dm, m is an integer greater than 2), scan lines (S1 to Sn, n is an integer greater than 2) that intersect the data lines (D1 to Dm), and a high potential voltage.
- the pixels (PX) connected to the high-potential voltage line (VDDL) supplied, the low-potential voltage line (VSSL) supplied with the low-potential voltage, and the data lines (D1 to Dm) and scan lines (S1 to Sn). It can be included.
- Each of the pixels PX may include a first sub-pixel PX1, a second sub-pixel PX2, and a third sub-pixel PX3.
- the first sub-pixel (PX1) emits a first color light of a first main wavelength
- the second sub-pixel (PX2) emits a second color light of a second main wavelength
- the third sub-pixel (PX3) A third color light of a third main wavelength may be emitted.
- the first color light may be red light
- the second color light may be green light
- the third color light may be blue light, but are not limited thereto.
- FIG. 2 it is illustrated that each of the pixels PX includes three sub-pixels, but the present invention is not limited thereto. That is, each pixel PX may include four or more sub-pixels.
- Each of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) includes at least one of the data lines (D1 to Dm), at least one of the scan lines (S1 to Sn), and It can be connected to the above voltage line (VDDL).
- the first sub-pixel PX1 may include light-emitting devices LD, a plurality of transistors for supplying current to the light-emitting devices LD, and at least one capacitor Cst.
- each of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) may include only one light emitting element (LD) and at least one capacitor (Cst). It may be possible.
- Each of the light emitting elements LD may be a semiconductor light emitting diode including a first electrode, a plurality of conductive semiconductor layers, and a second electrode.
- the first electrode may be an anode electrode and the second electrode may be a cathode electrode, but this is not limited.
- the light emitting device may be one of a horizontal light emitting device, a flip chip type light emitting device, and a vertical light emitting device.
- the plurality of transistors may include a driving transistor (DT) that supplies current to the light emitting elements (LD) and a scan transistor (ST) that supplies a data voltage to the gate electrode of the driving transistor (DT).
- the driving transistor DT is connected to a gate electrode connected to the source electrode of the scan transistor ST, a source electrode connected to the high potential voltage line VDDL to which a high potential voltage is applied, and the first electrodes of the light emitting elements LD. It may include a connected drain electrode.
- the scan transistor (ST) has a gate electrode connected to the scan line (Sk, k is an integer satisfying 1 ⁇ k ⁇ n), a source electrode connected to the gate electrode of the driving transistor (DT), and a data line (Dj, j). It may include a drain electrode connected to an integer satisfying 1 ⁇ j ⁇ m.
- the capacitor Cst is formed between the gate electrode and the source electrode of the driving transistor DT.
- the storage capacitor (Cst) charges the difference between the gate voltage and source voltage of the driving transistor (DT).
- the driving transistor (DT) and the scan transistor (ST) may be formed of a thin film transistor.
- the driving transistor (DT) and the scan transistor (ST) are mainly described as being formed of a P-type MOSFET (Metal Oxide Semiconductor Field Effect Transistor), but the present invention is not limited thereto.
- the driving transistor (DT) and scan transistor (ST) may be formed of an N-type MOSFET. In this case, the positions of the source and drain electrodes of the driving transistor (DT) and the scan transistor (ST) may be changed.
- each of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) includes one driving transistor (DT), one scan transistor (ST), and one capacitor ( Although it is exemplified to include 2T1C (2 Transistor - 1 capacitor) with Cst), the present invention is not limited thereto.
- Each of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) may include a plurality of scan transistors (ST) and a plurality of capacitors (Cst).
- the second sub-pixel (PX2) and the third sub-pixel (PX3) can be represented by substantially the same circuit diagram as the first sub-pixel (PX1), detailed descriptions thereof will be omitted.
- the driving circuit 20 outputs signals and voltages for driving the display panel 10.
- the driving circuit 20 may include a data driver 21 and a timing controller 22.
- the data driver 21 receives digital video data (DATA) and source control signal (DCS) from the timing control unit 22.
- the data driver 21 converts digital video data (DATA) into analog data voltages according to the source control signal (DCS) and supplies them to the data lines (D1 to Dm) of the display panel 10.
- the timing control unit 22 receives digital video data (DATA) and timing signals from the host system.
- Timing signals may include a vertical sync signal, a horizontal sync signal, a data enable signal, and a dot clock.
- the host system may be an application processor in a smartphone or tablet PC, a monitor, or a system-on-chip in a TV.
- the timing control unit 22 generates control signals to control the operation timing of the data driver 21 and the scan driver 30.
- the control signals may include a source control signal (DCS) for controlling the operation timing of the data driver 21 and a scan control signal (SCS) for controlling the operation timing of the scan driver 30.
- DCS source control signal
- SCS scan control signal
- the driving circuit 20 may be disposed in the non-display area (NDA) provided on one side of the display panel 10.
- the driving circuit 20 may be formed of an integrated circuit (IC) and mounted on the display panel 10 using a chip on glass (COG) method, a chip on plastic (COP) method, or an ultrasonic bonding method.
- COG chip on glass
- COP chip on plastic
- ultrasonic bonding method The present invention is not limited to this.
- the driving circuit 20 may be mounted on a circuit board (not shown) rather than on the display panel 10.
- the data driver 21 may be mounted on the display panel 10 using a chip on glass (COG) method, a chip on plastic (COP) method, or an ultrasonic bonding method, and the timing control unit 22 may be mounted on a circuit board. there is.
- COG chip on glass
- COP chip on plastic
- the scan driver 30 receives a scan control signal (SCS) from the timing controller 22.
- the scan driver 30 generates scan signals according to the scan control signal SCS and supplies them to the scan lines S1 to Sn of the display panel 10.
- the scan driver 30 may include a plurality of transistors and may be formed in the non-display area NDA of the display panel 10.
- the scan driver 30 may be formed as an integrated circuit, and in this case, it may be mounted on a gate flexible film attached to the other side of the display panel 10.
- the circuit board may be attached to pads provided at one edge of the display panel 10 using an anisotropic conductive film. Because of this, the lead lines of the circuit board can be electrically connected to the pads.
- the circuit board may be a flexible printed circuit board, a printed circuit board, or a flexible film such as a chip on film. The circuit board may be bent toward the bottom of the display panel 10. Because of this, one side of the circuit board is attached to one edge of the display panel 10, and the other side is placed below the display panel 10 and can be connected to a system board on which the host system is mounted.
- the power supply circuit 50 may generate voltages necessary for driving the display panel 10 from the main power supplied from the system board and supply them to the display panel 10.
- the power supply circuit 50 generates a high potential voltage (VDD) and a low potential voltage (VSS) for driving the light emitting elements (LD) of the display panel 10 from the main power supply to It can be supplied to the high potential voltage line (VDDL) and low potential voltage line (VSSL).
- the power supply circuit 50 may generate and supply driving voltages for driving the driving circuit 20 and the scan driver 30 from the main power supply.
- FIG. 4 is an enlarged view of the first panel area in the display device of FIG. 3.
- the display device 100 of the embodiment may be manufactured by mechanically and electrically connecting a plurality of panel areas, such as the first panel area A1, by tiling.
- the first panel area A1 may include a plurality of semiconductor light emitting devices 150 arranged for each unit pixel (PX in FIG. 2).
- the unit pixel PX may include a first sub-pixel PX1, a second sub-pixel PX2, and a third sub-pixel PX3.
- a plurality of red semiconductor light-emitting devices 150R are disposed in the first sub-pixel PX1
- a plurality of green semiconductor light-emitting devices 150G are disposed in the second sub-pixel PX2
- a plurality of blue semiconductor light-emitting devices are disposed in the second sub-pixel PX2.
- (150B) may be disposed in the third sub-pixel (PX3).
- the unit pixel PX may further include a fourth sub-pixel in which a semiconductor light-emitting device is not disposed, but this is not limited.
- Figure 5 is an enlarged view of area A2 in Figure 4.
- the display device 100 of the embodiment may include a substrate 200, assembly wiring 201 and 202, an insulating layer 206, and a plurality of semiconductor light emitting devices 150. More components may be included than this.
- the assembly wiring may include a first assembly wiring 201 and a second assembly wiring 202 that are spaced apart from each other.
- the first assembly wiring 201 and the second assembly wiring 202 may be provided to generate dielectrophoresis force (DEP force) to assemble the semiconductor light emitting device 150.
- the semiconductor light emitting device 150 may be one of a horizontal semiconductor light emitting device, a flip chip type semiconductor light emitting device, and a vertical semiconductor light emitting device.
- the semiconductor light-emitting device 150 may include, but is not limited to, a red semiconductor light-emitting device 150, a green semiconductor light-emitting device 150G, and a blue semiconductor light-emitting device 150B0 to form a unit pixel (sub-pixel).
- red and green phosphors may be provided to implement red and green colors, respectively.
- the substrate 200 may be a support member that supports components disposed on the substrate 200 or a protection member that protects the components.
- the substrate 200 may be a rigid substrate or a flexible substrate.
- the substrate 200 may be made of sapphire, glass, silicon, or polyimide. Additionally, the substrate 200 may include a flexible material such as PEN (Polyethylene Naphthalate) or PET (Polyethylene Terephthalate). Additionally, the substrate 200 may be made of a transparent material, but is not limited thereto.
- the substrate 200 may function as a support substrate in a display panel, and may also function as an assembly substrate when self-assembling a light emitting device.
- the substrate 200 may be a backplane equipped with circuits in the sub-pixels (PX1, PX2, PX3) shown in FIGS. 2 and 3, such as transistors (ST, DT), capacitors (Cst), signal wires, etc.
- PX1, PX2, PX3 sub-pixels shown in FIGS. 2 and 3, such as transistors (ST, DT), capacitors (Cst), signal wires, etc.
- ST, DT transistors
- Cst capacitors
- signal wires etc.
- the insulating layer 206 may include an insulating and flexible organic material such as polyimide, PAC, PEN, PET, polymer, etc., or an inorganic material such as silicon oxide (SiO2) or silicon nitride series (SiNx), and may include a substrate. (200) may be integrated to form one substrate.
- the insulating layer 206 may be a conductive adhesive layer that has adhesiveness and conductivity, and the conductive adhesive layer may be flexible and enable a flexible function of the display device.
- the insulating layer 206 may be an anisotropic conductive film (ACF) or a conductive adhesive layer such as an anisotropic conductive medium or a solution containing conductive particles.
- the conductive adhesive layer may be a layer that is electrically conductive in a direction perpendicular to the thickness, but electrically insulating in a direction horizontal to the thickness.
- the insulating layer 206 may include an assembly hole 203 into which the semiconductor light emitting device 150 is inserted. Therefore, during self-assembly, the semiconductor light emitting device 150 can be easily inserted into the assembly hole 203 of the insulating layer 206.
- the assembly hole 203 may be called an insertion hole, a fixing hole, an alignment hole, etc.
- the assembly hall 203 may also be called a hall.
- the assembly hole 203 may be called a hole, groove, groove, recess, pocket, etc.
- the assembly hole 203 may be different depending on the shape of the semiconductor light emitting device 150.
- the red semiconductor light emitting device, the green semiconductor light emitting device, and the blue semiconductor light emitting device each have different shapes, and may have an assembly hole 203 having a shape corresponding to the shape of each of these semiconductor light emitting devices.
- the assembly hole 203 may include a first assembly hole for assembling a red semiconductor light emitting device, a second assembly hole for assembling a green semiconductor light emitting device, and a third assembly hole for assembling a blue semiconductor light emitting device. there is.
- the red semiconductor light emitting device has a circular shape
- the green semiconductor light emitting device has a first oval shape with a first minor axis and a second major axis
- the blue semiconductor light emitting device has a second oval shape with a second minor axis and a second major axis.
- the second major axis of the oval shape of the blue semiconductor light emitting device may be greater than the second major axis of the oval shape of the green semiconductor light emitting device
- the second minor axis of the oval shape of the blue semiconductor light emitting device may be smaller than the first minor axis of the oval shape of the green semiconductor light emitting device.
- methods for mounting the semiconductor light emitting device 150 on the substrate 200 may include, for example, a self-assembly method (FIG. 6) and a transfer method.
- Figure 6 is a diagram showing an example in which a light emitting device according to an embodiment is assembled on a substrate by a self-assembly method.
- the assembled substrate 200 which will be described later, can also function as the panel substrate 200a in a display device after assembly of the light emitting device, but the embodiment is not limited thereto.
- the semiconductor light emitting device 150 may be introduced into the chamber 1300 filled with the fluid 1200, and the semiconductor light emitting device 150 may be placed on the assembly substrate ( 200). At this time, the light emitting device 150 adjacent to the assembly hole 207H of the assembly substrate 200 may be assembled into the assembly hole 207H by DEP force caused by the electric field of the assembly wiring.
- the fluid 1200 may be water such as ultrapure water, but is not limited thereto.
- the chamber may be called a water tank, container, vessel, etc.
- the assembled substrate 200 may be placed on the chamber 1300. Depending on the embodiment, the assembled substrate 200 may be input into the chamber 1300.
- Assembly device 1100 After the assembled substrate 200 is placed in the chamber, the assembled device 1100 that applies a magnetic field may move along the assembled substrate 200.
- Assembly device 1100 may be a permanent magnet or an electromagnet.
- the assembly device 1100 may move while in contact with the assembly substrate 200 in order to maximize the area to which the magnetic field is applied within the fluid 1200.
- the assembly device 1100 may include a plurality of magnetic materials or may include a magnetic material of a size corresponding to that of the assembly substrate 200. In this case, the moving distance of the assembly device 1100 may be limited to within a predetermined range.
- the semiconductor light emitting device 150 in the chamber 1300 may move toward the assembly device 1100 and the assembly substrate 200 by the magnetic field generated by the assembly device 1100.
- FIGS. 7 to 18 Descriptions omitted below can be easily understood from FIGS. 1 to 6 and the description given above in relation to the corresponding drawings.
- Figure 7 is a cross-sectional view showing a defect inspection substrate according to the first embodiment.
- Figure 8 is a plan view showing a defect inspection substrate according to the first embodiment.
- the defect inspection substrate 1000 may include a transfer substrate 130 and a plurality of semiconductor light emitting devices 150.
- the transfer substrate 130 may be a temporary substrate.
- the transfer substrate 130 may serve to temporarily support the plurality of semiconductor light emitting devices 150 to inspect the electrical characteristics of each of the plurality of semiconductor light emitting devices 150 disposed thereon.
- a plurality of semiconductor light-emitting devices 150 are bonded to the transfer substrate 130 through bonding layers 112, 132, and 133.
- the bonding layers 112, 132, and 133 are connected to a plurality of semiconductor light-emitting devices 150. It may be composed of a portion of each first electrode 154. This will be explained in detail later.
- a plurality of light emitting units 150a may be formed on the growth substrate 110.
- Each of the plurality of light emitting units 150a may be obtained by sequentially depositing a plurality of semiconductor layers on the growth substrate 110 and then performing mesa etching.
- the plurality of semiconductor layers constitute the light emitting unit 150a and may include, for example, at least one first conductivity type semiconductor layer, an active layer, and at least one second conductivity type semiconductor layer.
- the first conductivity type semiconductor layer may include a first dopant, such as Si
- the second conductivity type semiconductor layer may include a second dopant, such as Mn.
- the second electrode 155 may be formed on the light emitting part 150a and the passivation layer 157 may be formed to surround the light emitting part 150a.
- the second electrode 155 may include a transparent electrode layer 155-1. That is, the light generated in the light emitting unit 150a may pass through the second electrode 155 and be emitted forward. Accordingly, the second electrode 155 may include a material with excellent transmittance, such as ITO. A portion of the passivation layer 157 corresponding to the second electrode 155 may be removed to form an opening 158 . Later, when the electrical properties of the semiconductor light emitting device 150 are inspected, each of the second probes 1022 and 1023 of the PL inspection equipment (1020 in FIG. 9) will be contacted with the second electrode 155 through the opening 158. You can.
- the first electrode 154 may be formed below the light emitting unit 150a.
- the defect inspection substrate 1000 shown in FIGS. 7 and 8 is a substrate for forming the first electrode 154 below the light emitting unit 150a and simultaneously inspects the electrical characteristics of a plurality of semiconductor light emitting devices 150. It may be a substrate that can do this. In other words, the defect inspection substrate 1000 of the embodiment can be used to simultaneously inspect the electrical characteristics of a plurality of semiconductor light-emitting devices 150 to determine which semiconductor light-emitting devices 150 have defective electrical characteristics. In addition, the inspection electrode used to simultaneously inspect the electrical characteristics of a plurality of semiconductor light-emitting devices 150, that is, the second bonding layer 132, forms part of the second electrode 155 of the semiconductor light-emitting device 150. , It can be used to facilitate electrical connection of the lower part of the semiconductor light emitting device 150 when manufacturing a display panel.
- a semiconductor including a conductive layer 111, a first bonding layer 112, a light emitting portion 150a, a second electrode 155, and a passivation layer 157 is formed through a wafer process and a transfer process.
- Light emitting device 150 can be manufactured.
- the conductive layer 111 may include multiple layers.
- the conductive layer 111 may include at least one of an electrode layer, a magnetic layer, an ohmic layer, a reflective layer, an adhesive layer, and a barrier layer.
- the electrode layer improves current flow with the light emitting unit 150a and may include a material with excellent electrical conductivity, such as Cu.
- the magnetic layer is magnetized by the assembly device (1100 in FIG. 6) during self-assembly, and the semiconductor light emitting device 150 moves faster and more quickly as the assembly device 1100 moves, shortening the process time and improving assembly yield. You can do it.
- the magnetic layer may include nickel (Ni), cobalt (Co), iron (Fe), etc.
- the ohmic layer may serve to lower the contact resistance with the light emitting unit 150a.
- the reflective layer can improve light efficiency by reflecting light generated in the light emitting unit 150a forward.
- the reflective layer may include a material with excellent reflectivity, such as Al.
- a sacrificial layer 131 and a second bonding layer 132 may be disposed on the transfer substrate 130.
- the sacrificial layer 131 is removed through an etching process, and the transfer substrate 130 and the second bonding layer 132 may be separated due to the removal of the sacrificial layer 131.
- the second bonding layer 132 is disposed on the entire area of the transfer substrate 130, and each of the plurality of semiconductor light emitting devices 150 disposed on the second bonding layer 132 It may be a common electrode to simultaneously perform the electrical characteristics of.
- the second bonding layer 132 may be larger than the total area of the plurality of semiconductor light emitting devices 150. Since the plurality of semiconductor light-emitting devices 150 are spaced apart from each other, the second bonding layer 132 between the plurality of semiconductor light-emitting devices 150 may be exposed to the outside. The second bonding layer 132 corresponding to the edge of the transfer substrate 130 may be exposed to the outside. Accordingly, when inspecting the electrical characteristics of each of the plurality of semiconductor light emitting devices 150, a probe (1021 in FIG. 9) may be contacted at one point of the exposed second bonding layer 132.
- the second electrode 155 is formed under the plurality of semiconductor light-emitting devices 150 using a stuttering process, so that the plurality of semiconductor light-emitting devices 150 are independently separated.
- Electrical properties were tested through contact of a probe to each of the first electrode 154 and the second electrode 155.
- the semiconductor light emitting device 150 has a size of less than a micrometer, it is impossible to independently inspect the electrical characteristics of tens of millions of semiconductor light emitting devices 150 provided in one display panel. Even if the electrical characteristics of the semiconductor light emitting device 150 are independently inspected, there is a problem that productivity is reduced because the inspection time takes too long.
- a second bonding layer 132 having the same or similar size as the transfer substrate 130 is previously provided on the transfer substrate 130, and the first bonding layer of the plurality of semiconductor light emitting devices 150 is formed.
- the layer 112 and the second bonding layer 132 on the transfer substrate 130 are bonded by eutectic bonding, so that the second electrode 155 of each of the plurality of semiconductor light-emitting devices 150 and the plurality of semiconductor light-emitting devices 150
- the electrical characteristics of each of the plurality of semiconductor light emitting devices 150 can be performed simultaneously through the second bonding layer 132 commonly connected to the , thereby dramatically increasing productivity.
- the display panel manufactured through the self-assembly process and post-process is prevented from being discarded as defective. Costs can be dramatically reduced and target lighting yields can be achieved.
- the plurality of semiconductor light emitting devices 150 and the transfer substrate 130 may be bonded using eutectic bonding.
- Eutectic bonding can be a technology that joins different metals at a low temperature by applying heat and pressure.
- each of the first bonding layer 112 and the second bonding layer 132 may include at least one of Sn, In, Cu, Au, Ag, Ni, Ti, W, Cr, or Pb, or an alloy thereof.
- the first bonding layer 112/second bonding layer 132 includes Sn/Au, Sn/Cu, Sn/Pb, and Au/Si.
- the first bonding layer 112 and the second bonding layer 132 may be selected from Sn, Au, Cu, Pb, Si, etc.
- the second bonding layer 132 can be Au, Cu, Pb, Si, etc.
- a plurality of semiconductor light emitting devices 150 may be positioned on the transfer substrate 130 while maintaining a preset interval. At this time, the first bonding layer 112 of each of the plurality of semiconductor light emitting devices 150 may be in contact with the second bonding layer 132 on the transfer substrate 130. Thereafter, heat and pressure are applied through eutectic bonding, thereby forming a third bonding layer 133 between the first bonding layer 112 and the second bonding layer 132, and this third bonding layer 133 is By doing this, a plurality of semiconductor light emitting devices 150 can be bonded to the transfer substrate 130.
- the third bonding layer 133 includes an inter-metallic compound and, for example, may include the material of the first bonding layer 112 and the material of the second bonding layer 132.
- the third bonding layer 133 may be a compound of Sn and Au, a compound of Sn and Cu, a compound of Sn and Pb, a compound of Au and Si, etc.
- the third bonding layer 133 contains the material of the first bonding layer 112 constituting the semiconductor light emitting device 150, it may have the same size as the first bonding layer 112, but this is limited. I never do that.
- a plurality of semiconductor light emitting devices 150 can be bonded to the transfer substrate 130 at a relatively low temperature, for example, 200° C. or lower, using eutectic bonding technology.
- the electrical characteristics or optical properties of the light emitting unit 150a constituting the semiconductor light emitting device 150 are affected due to the high temperature. Characteristics may deteriorate, the second electrode 155 or the passivation layer 157 may melt, or thermal deformation may occur.
- the semiconductor light emitting device 150 and the electronic substrate are bonded at low temperature using eutectic bonding technology, so the above-described problem can be solved.
- FIG. 7 Although two semiconductor light-emitting devices 150 are shown in FIG. 7 for convenience, as shown in FIG. 8, a plurality of semiconductor light-emitting devices 150 are attached to the transfer substrate 130 through a eutectic bong. can be joined.
- the plurality of semiconductor light emitting devices 150 bonded on the transfer substrate 130 may be semiconductor light emitting devices 150 that generate light of the same color.
- the plurality of semiconductor light emitting devices 150 bonded on the transfer substrate 130 may be semiconductor light emitting devices 150 that generate light of different colors.
- the plurality of semiconductor light-emitting devices 150 include the first semiconductor light-emitting device 150-1, the second semiconductor light-emitting device 150-2, and the third semiconductor light-emitting device 150-3 shown in FIG. 13. can do.
- the first semiconductor light emitting device 150-1 generates a first color light, such as red light
- the second semiconductor light emitting device 150-2 generates a second color light, such as green light
- the third The semiconductor light emitting device 150-3 may generate third color light, for example, blue light.
- the electrical characteristics of each of the plurality of semiconductor light-emitting devices 150 that generate the same color light or the plurality of semiconductor light-emitting devices 150 that generate different color lights can be inspected at the same time. , productivity can be dramatically improved.
- the first semiconductor light-emitting device 150-1, the second semiconductor light-emitting device 150-2, and the third semiconductor light-emitting device 150-3 are all shown as having the same shape, that is, a circular shape, but have different shapes. It may have a shape.
- the first semiconductor light emitting device 150-1 has a circular shape
- the second semiconductor light emitting device 150-2 has a first oval shape with a first long axis
- the third semiconductor light emitting device 150-3 has a first oval shape. It may have a second oval shape with a second major axis that is greater than the first major axis.
- the transfer substrate 130 shown in FIG. 7 may be larger than the growth substrate 110 on which the semiconductor light emitting device 150 is manufactured.
- the transfer substrate 130 may have the same size as the display panel on which tens of millions of semiconductor light emitting devices 150 are provided.
- the electrical characteristics of each of the tens of millions of semiconductor light emitting devices 150 can be inspected simultaneously through a single inspection process. You can.
- FIG. 9 shows inspecting the electrical characteristics of a defect inspection board according to the first embodiment.
- the electrical characteristics of each of the plurality of semiconductor light emitting devices 150 can be inspected using the PL inspection equipment 1020.
- the defective inspection substrate shown in FIG. 8 may be moved or the PL inspection equipment 1020 may be moved. Subsequently, the probes 1021, 1022, and 1023 provided in the PL inspection equipment 1020 may be contacted at a preset location.
- the first probe 1021 contacts the second bonding layer 132 disposed on the transfer substrate 130, and the second probes 1022 and 1023 contact each of the plurality of semiconductor light emitting devices 150. 2 may be contacted with the electrode 155.
- the second probes 1022 and 1023 may be comprised of a plurality.
- the first probe 1021 may contact a point of the second bonding layer 132 located at the edge of the transfer substrate 130, but this is not limited.
- a low level or negative (-) voltage is supplied to the first probe 1021, and a high level or positive (+) voltage is supplied to the second probe 1022, 1023).
- a high level or positive (+) voltage is supplied to the first probe 1021, and a low level or negative (-) voltage is supplied to the first probe 1021. It can be supplied as 2 probes (1022, 1023).
- a detection sensor (not shown) for detecting the corresponding electrical characteristics is connected to the first probe 1021 or the second probe 1021. It may be provided on two probes 1022 and 1023. I-V characteristics or reverse current characteristics are obtained through a detection sensor, and based on the obtained results, it can be determined whether the electrical characteristics of each of the plurality of semiconductor light emitting devices 150 are defective.
- FIG. 10 shows removal of a semiconductor light emitting device determined to be defective in the electrical characteristics test results in FIG. 8 .
- the plurality of semiconductor light emitting devices 150 are separated from the transfer substrate 130, it is not possible to distinguish between normal semiconductor light emitting devices and defective semiconductor light emitting devices. Therefore, before the plurality of semiconductor light emitting devices 150 are separated from the transfer substrate 130, only the corresponding defective semiconductor light emitting devices must be removed.
- destruction equipment 1030 may be used, as shown in FIG. 10 .
- the destruction equipment 1030 may supply high voltage through the first probe 1031 and the second probe 1032.
- the high voltage supplied from the destruction equipment 1030 may supply a voltage greater than the rated voltage of each semiconductor light emitting device 150.
- the high voltage may be a voltage that can physically destroy the semiconductor light emitting device 150 and disintegrate it into fragments or particles.
- a defective semiconductor light emitting device 150 can be determined through electrical characteristic inspection using the PL inspection equipment 1020 shown in FIG. 9 . At this time, the location of a defective semiconductor light emitting device on the transfer substrate 130 may be identified. For example, when a plurality of semiconductor light emitting devices 150 are positioned on the transfer substrate 130 to be bonded to the transfer substrate 130, the positions of each of the plurality of semiconductor light emitting devices 150 may be systematically recorded. . Afterwards, when the electrical characteristics of each of the plurality of semiconductor light-emitting devices 150 are inspected using the PL inspection equipment 1020, normal or defective information is generated in correspondence with the pre-recorded position information of each of the plurality of semiconductor light-emitting devices 150. can be recorded.
- the destruction equipment 1030 may contact the second probe 1032 with the second electrode 155 of the semiconductor light emitting device determined to be defective.
- the first probe 1031 may contact the second bonding layer 132 disposed on the entire area of the transfer substrate 130.
- the destruction equipment 1030 may supply high voltage to a defective semiconductor light emitting device through the first probe 1031 and the second probe 1032.
- a low level voltage is supplied to the first probe 1031
- a high level voltage is supplied to the second probe 1032
- the potential difference between the low level voltage and the high level voltage is applied to the semiconductor light emitting device ( It can have a value greater than the rated voltage of 150).
- a constant voltage is supplied to the semiconductor light-emitting device 150, but this constant voltage is much larger than the rated voltage of the semiconductor light-emitting device 150, so the semiconductor light-emitting device 150 may be destroyed.
- a high level voltage is supplied to the first probe 1031, a low level voltage is supplied to the second probe 1032, and the potential difference between the low level voltage and the high level voltage is applied to the semiconductor light emitting device ( It can have a value greater than the rated voltage of 150).
- a reverse voltage is supplied to the semiconductor light-emitting device 150, but this reverse voltage may cause physical destruction as well as insulation breakdown of the semiconductor light-emitting device 150.
- the defective semiconductor light emitting device is decomposed into fragments or particles by the high voltage supplied from the destruction equipment 1030 and the fragments or particles are collected, thereby removing the defective semiconductor light emitting device.
- the normal semiconductor light emitting device is separated from the transfer substrate 130, thereby solving the problem that the normal semiconductor light emitting device and the defective semiconductor light emitting device are mixed and the defective semiconductor light emitting device cannot be removed.
- 11A to 11M are diagrams illustrating a manufacturing process for a semiconductor light emitting device according to an embodiment.
- the light emitting part 150a may be grown on the growth substrate 110.
- the light emitting unit 150a may include a plurality of semiconductor layers.
- a plurality of semiconductor layers may be deposited on the growth substrate 110 using MOCVD equipment.
- the growth substrate 110 is a material that can easily grow a plurality of semiconductor layers, and for example, a sapphire material or a semiconductor material such as GaAs may be used.
- the growth substrate 110 may be made of a material with excellent durability, insulation, or strength.
- the plurality of semiconductor layers may be made of a group 3-5 semiconductor compound material or a group 2-6 semiconductor compound material.
- the plurality of semiconductor layers may include at least one first conductivity type semiconductor layer, an active layer, and at least one second conductivity type semiconductor layer.
- First carriers, such as electrons, may be generated in the first conductivity type semiconductor layer
- second carriers, such as holes may be generated in the second conductivity type semiconductor layer.
- electrons and holes recombine to generate colored light in a wavelength band determined by the semiconductor compound material of the active layer.
- a mesa etching process is performed to etch a plurality of semiconductor layers, thereby forming a plurality of light emitting units 150a separated from each other.
- the second electrode 155 may be formed on a plurality of semiconductor layers, and a plurality of photosensitive patterns (not shown) may be formed on the second electrode 155.
- a plurality of photosensitive patterns (not shown) may be formed on the second electrode 155.
- the mesa etching process is performed using the plurality of photosensitive patterns as masks, the plurality of semiconductor layers corresponding to the plurality of photosensitive patterns remain without being etched, and a plurality of light emitting units 150a separated from each other may be formed.
- a plurality of semiconductor layers corresponding to a plurality of photosensitive patterns may be removed.
- a passivation layer 157 may be formed to surround each of the plurality of light emitting units 150a.
- the passivation layer 157 protects the light emitting part 150a, blocks leakage current flowing on the side of the light emitting part 150a, and forms the first conductive semiconductor layer and the second conductive semiconductor layer of the light emitting part 150a. It can prevent electrical short circuit caused by foreign substances. Since the thinner the passivation layer 157 is, the better, considering the semiconductor light emitting device 150 having a size of a micrometer or less, it can be formed thinly using an inorganic material, such as SiNx or SiOx.
- a portion of the passivation layer 157 corresponding to the second electrode 155 may be removed to form an opening 158 .
- Opening 158 may be formed after first transfer substrate 120 is removed (FIG. 11I).
- a first transfer substrate 120 may be prepared, and a first sacrificial layer 121 may be formed on the first transfer substrate 120.
- the first sacrificial layer 121 is removed by an etching process, and as shown in FIG. 11I, removal of the first sacrificial layer 121 causes the first transfer substrate 120 and other members, such as a semiconductor light emitting device ( 150) can be easily separated.
- the first sacrificial layer 121 may be made of a polymer material or a photosensitive material, but is not limited thereto.
- the first transfer substrate 120 is a temporary substrate for temporarily fixing the plurality of semiconductor light emitting devices 150, and may be made of, for example, sapphire or glass, but is not limited thereto.
- the size of the first transfer substrate 120 may be the same as or larger than the size of the growth substrate 110.
- the plurality of semiconductor light emitting devices 150 on one sheet of growth substrate 110 remain on one sheet of first transfer substrate 120.
- the plurality of semiconductor light emitting devices 150 of each of the two or more growth substrates 110 are connected to one sheet of the first transfer substrate 120. ) can be conjugated to.
- the growth substrate 110 shown in FIG. 11B and the first transfer substrate 120 shown in FIG. 11C may be bonded.
- a plurality of semiconductor light emitting devices 150 may be bonded to the first transfer substrate 120 via ).
- the growth substrate 110 may be removed using the LLO process, but this is not limited.
- the semiconductor layer adjacent to the interface between the growth substrate 110 and the light emitting unit 150a By absorbing the laser, for example, Ga and N are decomposed in GaN, which is a material of the semiconductor layer. At this time, N is evaporated in the form of N2, so the growth substrate 110 can be removed.
- the conductive layer 111 and the first bonding layer 112 may be formed on the lower side of the light emitting portion 150a exposed by removing the growth substrate 110.
- the photosensitive film may be patterned to form a photosensitive pattern corresponding to each of the plurality of semiconductor light emitting devices 150.
- An etching process may be performed using the plurality of photosensitive patterns as masks to remove the second metal film and the first metal film. Accordingly, the second metal film and the first metal film that are not etched corresponding to the plurality of photosensitive patterns may become the first bonding layer 112 and the conductive layer 111, respectively.
- the conductive layer 111 and the first bonding layer 112 may be formed on the light emitting portion 150a.
- a second transfer substrate 130 may be prepared, and a second sacrificial layer 131 and a second bonding layer 132 may be formed on the second transfer substrate 130.
- the second transfer substrate 130 may be a temporary substrate for temporarily fixing the plurality of semiconductor light emitting devices 150.
- the second transfer substrate 130 may be made of the same material as the first transfer substrate 120, but this is not limited.
- the second transfer substrate 130 may be made of sapphire material, glass, etc.
- the material of the second sacrificial layer 131 may be different from the material of the first sacrificial layer 121 shown in FIGS. 11C to 11F. That is, when the first sacrificial layer 121 is wet etched and removed by a specific etchant 141, the second sacrificial layer 131 may be made of a material that does not have etch selectivity for the specific etchant 141. That is, the second sacrificial layer 131 is not removed by the specific etchant 141.
- the second sacrificial layer 131 may be made of an inorganic material, a metal such as Al, Si, or the like.
- the second bonding layer 132 may be bonded to the first bonding layer 112 shown in FIG. 11F through eutectic bonding.
- the material of the second bonding layer 132 may be different from the material of the first bonding layer 112.
- each of the first bonding layer 112 and the second bonding layer 132 may include at least one of Sn, In, Cu, Au, Ag, Ni, Ti, W, Cr, or Pb, or an alloy thereof.
- the first bonding layer 112/second bonding layer 132 includes Sn/Au, Sn/Cu, Sn/Pb, and Au/Si.
- the size of the second transfer substrate 130 may be the same as or larger than the size of the first transfer substrate 120.
- the plurality of semiconductor light emitting devices 150 on one first transfer substrate 120 are transferred as is to one sheet of second transfer substrate 120. It may be bonded to the substrate 130.
- the plurality of semiconductor light emitting devices 150 on each of the two or more first transfer substrates 120 are one sheet of second transfer substrate 120. It may be bonded to the transfer substrate 130.
- the first transfer substrate 120 shown in FIG. 11F and the second transfer substrate 130 shown in FIG. 11G may be bonded.
- first bonding layer 112 on the first transfer substrate 120 and the second bonding layer 132 on the second transfer substrate 130 are positioned to face each other, eutectic bonding is performed to bond the first bonding layer 112 to the first transfer substrate 130.
- 120 and the second transfer substrate 130 may be bonded.
- the metal made of the material of the first bonding layer 112 and the material of the second bonding layer 132 is formed at the interface of the first bonding layer 112 and the second bonding layer 132.
- a third bonding layer 133 containing a liver compound may be formed. Accordingly, the first transfer substrate 120 and the second transfer substrate 130 may be bonded to each other by the first bonding layer 112, the second bonding layer 132, and the third bonding layer 133.
- the container 140 may be filled with the etchant 141.
- the first sacrificial layer 121 is removed by the etchant 141 in the container 140, so that the first transfer substrate 120 is formed into a plurality of semiconductor light emitting devices. It can be separated from (150).
- the second electrode 155 of each of the plurality of semiconductor light emitting devices 150 may be exposed to the outside through the opening 158.
- the container 140 may also be called a chamber, water tank, container, etc.
- the etching 141 is performed using an organic solvent such as a solvent, and the first sacrificial layer 121 can be easily removed using the organic solvent.
- the defect inspection substrate 1000 shown in FIG. 7 can be manufactured.
- the electrical characteristics of the defect inspection substrate 1000 may be inspected.
- the defect inspection substrate 1000 may be placed in a designated location, for example, on a stage. Thereafter, the first probe 1021 and the plurality of second probes 1022 and 1023 of the PL inspection equipment 1020 may be moved to the defect inspection substrate 1000. Thereafter, the first probe 1021 may contact a point of the edge area of the second bonding layer 132 on the second transfer substrate 130. The plurality of second probes 1022 and 1023 may each contact the second electrode 155 of the plurality of semiconductor light emitting devices 150. Thereafter, the PL inspection equipment 1020 supplies a predetermined voltage through the first probe 1021 and the second probe 1022 and 1023, so that the electrical characteristics of each of the plurality of semiconductor light emitting devices 150 can be inspected. .
- a normal semiconductor light emitting device 150 and a defective semiconductor light emitting device 150 can be distinguished through inspection of the electrical characteristics of each of the plurality of semiconductor light emitting devices 150.
- a defective semiconductor light emitting device among the plurality of semiconductor light emitting devices 150 on the second transfer substrate 130 may be removed using the destruction equipment 1030.
- the first probe 1031 and the second probe 1032 of the destruction equipment 1030 are moved to the defect inspection substrate 1000, the first probe 1031 is connected to the second bonding device on the second transfer substrate 130. A point in the edge area of the layer 132 may be contacted, and the second probe 1032 may contact the second electrode 155 of the defective semiconductor light emitting device. Thereafter, high voltage may be supplied to the defective semiconductor light emitting device through the first probe 1031 and the second probe 1032 of the destruction equipment 1030. The defective semiconductor light emitting device is physically broken and decomposed into fragments or particles by the high voltage, and the fragments or particles are collected, thereby allowing the defective semiconductor light emitting device to be removed from the second transfer substrate 130.
- the second probe 1032 is shown as a single unit in the drawing, a plurality of second probes 1032 may be simultaneously removed by contacting the second electrode 155 of each of the plurality of defective semiconductor light emitting devices at the same time. there is.
- an etching process is performed to remove the second bonding layer 132 and the second sacrificial layer 131 between the plurality of semiconductor light emitting devices 150, thereby removing the second bonding layer 132 ) and the second sacrificial layer 131 may be separated from each other.
- the second bonding layer 132 is partially removed to expose the second sacrificial layer 131 to the outside, and the second sacrificial layer 131 is also separated from each other, so that the second sacrificial layer 131 is more easily removed during the etching process. It can be.
- an etching process may be performed on the second bonding layer 132 to have a large size. That is, the area of the second bonding layer 132 between the plurality of semiconductor light emitting devices 150 can be minimized.
- Each of the second bonding layers 132 separated from each other may form a part of the first electrode 154 of each of the plurality of semiconductor light emitting devices 150.
- the second bonding layer 132 which is part of the first electrode 154 in each of the plurality of semiconductor light emitting devices 150, may be made of metal. Therefore, the larger the size of the second bonding layer 132, the greater the DEP force between the first assembly wiring 321 and the second assembly wiring 322 on the semiconductor light emitting device 150 and the substrate (310 in FIG. 14) during assembly. The area where is formed is expanded, so that the semiconductor light emitting device 150 can be more easily and strongly assembled in the assembly hole 340H, thereby improving the assembly rate.
- the container 143 may be filled with the etchant 144.
- the second sacrificial layer 131 is removed by the etchant 144 in the container 143, so that the second transfer substrate 130 is formed into a plurality of semiconductor light emitting devices. It may be separated from the second bonding layer 132 (150). By removing the second sacrificial layer 131, the second bonding layer 132 of each of the plurality of semiconductor light emitting devices 150 may be exposed to the outside.
- the container 143 may also be called a chamber, water tank, container, etc.
- a plurality of normal semiconductor light emitting devices in the etchant 144 may be extracted and dried.
- These plurality of normal semiconductor light emitting devices can be mounted on a display panel through self-assembly and post-processing, which will be described later with reference to FIGS. 13 and 14.
- Figure 12 is a cross-sectional view showing a semiconductor light emitting device according to the first embodiment.
- the semiconductor light emitting device 150 may include a light emitting portion 150a, a first electrode 154, a second electrode 155, and a passivation layer 157.
- the semiconductor light emitting device 150 may be a normal semiconductor light emitting device manufactured through a series of processes shown in FIGS. 11A to 11M.
- a normal semiconductor light-emitting device refers to a semiconductor light-emitting device that has been tested for electrical characteristics using the PL inspection equipment 1020 shown in FIG. 11J during a series of processes and is determined to be normal by meeting preset standards.
- the light emitting unit 150a includes a plurality of semiconductor layers and can generate light of a specific color.
- the second electrode 155 is a transparent electrode layer 155-1, and light generated in the light emitting unit 150a can pass through the second electrode 155 and be emitted forward.
- the first electrode 154 may include multiple layers.
- the first electrode 154 may include a conductive layer 111 and bonding layers 112, 133, and 132.
- the conductive layer 111 may be disposed under the light emitting unit 150a, and the bonding layers 112, 133, and 132 may be disposed under the conductive layer 111.
- some of the layers 132 of the plurality of layers constituting the bonding layers 112, 133, and 132 may have a diameter D2 larger than the diameter D1 of the light emitting portion 150a.
- the bonding layer may include a first bonding layer 112, a second bonding layer 132, and a third bonding layer 133.
- the first bonding layer 112 is disposed below the light emitting portion 150a, the second bonding layer 132 is disposed under the first bonding layer 112, and the third bonding layer 133 is disposed under the first bonding layer. It may be disposed between (112) and the second bonding layer (132).
- the first bonding layer 112 and the second bonding layer 132 are made of a material with excellent bonding properties, and may include different materials, but are not limited thereto.
- each of the first bonding layer 112 and the second bonding layer 132 may include at least one of Sn, In, Cu, Au, Ag, Ni, Ti, W, Cr, or Pb, or an alloy thereof.
- the first bonding layer 112/second bonding layer 132 includes Sn/Au, Sn/Cu, Sn/Pb, and Au/Si.
- the third bonding layer 133 is an intermetallic compound made of the material of the first bonding layer 112 and the material of the second bonding layer 132 at the interface of the first bonding layer 112 and the second bonding layer 132. may include. That is, when eutectic bonding is performed, the material of the first bonding layer 112 and the material of the second bonding layer 132 are uniformly distributed at the boundary between the first bonding layer 112 and the second bonding layer 132.
- a third bonding layer 133 containing an intermetallic compound may be formed.
- the second bonding layer 132 may have a diameter D2 that is larger than the diameter D1 of the light emitting portion 150a.
- the second bonding layer 132 may have a diameter D2 that is larger than the diameter D3 of at least one of the first bonding layer 112 and the third bonding layer 133.
- the first bonding layer 112 and the third bonding layer 133 may have the same diameter D3.
- the second bonding layer 132 may include a protrusion 132a that protrudes outward from the side of the light emitting unit 150a.
- the protrusion 132a may protrude in an outward direction from a side of at least one of the first bonding layer 112 or the third bonding layer 133.
- the second bonding layer 132 may have a first area that vertically overlaps the light emitting unit 150a and a second area that does not vertically overlap the light emitting unit 150a.
- the second area may surround the first area.
- the second area may be a protrusion 132a.
- the second bonding layer 132 by expanding the size of the second bonding layer 132, as shown in FIG. 14, when a DEP force is formed in the assembly hole on the substrate during self-assembly, the second bonding layer 132 is formed within the assembly hole.
- the semiconductor light emitting device 150 can be fixed in the assembly hole by a DEP force of a size of ). Accordingly, by expanding the size of the second bonding layer 132, when the semiconductor light emitting device 150 is assembled and fixed in the assembly hole, it does not fall out of the assembly hole again, thereby improving the assembly rate.
- connection electrode when the sides of the semiconductor light emitting device 150 are electrically connected by the connection electrode, the connection electrode is connected to the upper surface of the further expanded second bonding layer 132 and the By being connected to the side, electrical connection can be facilitated.
- the contact area between the connection electrode and the side of the semiconductor light emitting device 150 is increased, allowing smooth current flow and improving luminance.
- Figure 13 is a plan view showing a display device including a semiconductor light-emitting device according to the first embodiment.
- FIG. 14 is a cross-sectional view taken along line C1-C2 of the first sub-pixel in the display device according to the embodiment of FIG. 12.
- the display device 300 includes a substrate 310, a plurality of first assembly wirings 321, a plurality of second assembly wirings 322, a partition wall 340, and a plurality of partition walls 340. It may include semiconductor light emitting devices 150-1, 150-2, and 150-3 and a plurality of connection electrodes 370.
- a plurality of sub-pixels may be arranged on the substrate 310.
- the plurality of sub-pixels may include a plurality of first sub-pixels (PX1) arranged along the first direction (X). Each of the plurality of first sub-pixels PX1 may emit the same color light, that is, the first color light.
- the plurality of sub-pixels may include a plurality of second sub-pixels (PX2) adjacent to each of the plurality of first sub-pixels (PX1) along the second direction (Y) and arranged along the first direction (X). You can.
- Each of the plurality of second sub-pixels PX2 may emit the same color light, that is, the second color light.
- the plurality of sub-pixels may include a plurality of third sub-pixels (PX3) adjacent to each of the plurality of second sub-pixels (PX2) along the second direction (Y) and arranged along the first direction (X). You can.
- the plurality of third sub-pixels PX3 may emit the same color light, that is, a third color light.
- the first color light may be red light
- the second color light may be green light
- the third color light may be blue light, but there is no limitation thereto.
- the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) arranged along the second direction (Y) may form a unit pixel capable of displaying a full color image. Accordingly, by arranging a plurality of unit pixels on the substrate 310, a large-area image can be displayed.
- the first sub-pixel (PX1) includes the first assembly wiring 321, the second assembly wiring 322, the assembly hole 340H, the first semiconductor light emitting device 150-1, and the connection It may include an electrode 370 and an electrode wire 362.
- the second sub-pixel (PX2) and the third sub-pixel (PX3) may also include the components of the first sub-pixel (PX1).
- the second sub-pixel (PX2) and the third sub-pixel (PX3) may also include the components shown in FIG. 14.
- the second semiconductor light-emitting device 150-2 may be disposed in the second sub-pixel PX2
- the third semiconductor light-emitting device 150-3 may be disposed in the third sub-pixel PX3.
- the substrate 310 may be a support member that supports components disposed on the substrate 310 or a protection member that protects the components. Since the substrate 310 has been previously described, it is omitted.
- the first and second assembly wirings 321 and 322 may be disposed on the substrate 310 . That is, the plurality of sub-pixels PX1, PX2, and PX3 may each include a first assembly wiring 321 and a second assembly wiring 322. The first and second assembly wires 321 and 322 may serve to assemble the semiconductor light emitting device 150-1 into the assembly hole 340H in a self-assembly method.
- the semiconductor light emitting device 150-1 which is moving, may be assembled in the assembly hole 340H by an assembly device (1100 in FIG. 10) by dielectrophoresis force.
- the same assembly wiring for each of the plurality of sub-pixels may be formed integrally.
- the second assembly wiring 322 of the first sub-pixel PX1 may be formed integrally with the second assembly wiring 322 of the second sub-pixel PX2.
- the first assembly wiring 321 of the second sub-pixel PX2 may be formed integrally with the first assembly wiring 321 of the third sub-pixel PX3.
- the first assembly wiring 321 and the second assembly wiring 322 may be arranged on the same layer. That is, the first assembly wiring 321 and the second assembly wiring 322 may be disposed between the substrate 310 and the first insulating layer 320 . In this case, the first assembly wiring 321 and the second assembly wiring 322 may be arranged to be spaced apart from each other to prevent electrical short circuits.
- first assembly wiring 321 and the second assembly wiring 322 are shown as being disposed on the same layer, but they may be disposed on different layers.
- the first assembled wire 321 may be placed under the first insulating layer 320, and the second assembled wire 322 may be placed on the first insulating layer 320.
- the upper surface of the second assembly wiring 322 may be exposed to the outside, that is, to the assembly hole 340H.
- the second assembly wiring 322 may form part of the bottom of the assembly hole 340H.
- the first insulating layer 320 may be disposed on the first assembled wiring 321 and the second assembled wiring 322 .
- the first insulating layer 320 can prevent the first assembly wiring 321 and the second assembly wiring 322 from being electrically short-circuited by foreign substances.
- the first insulating layer 320 is made of a material with a dielectric constant and may contribute to the formation of dielectrophoretic force.
- the first insulating layer 320 may be made of an inorganic material or an organic material.
- the first insulating layer 320 may be made of a material having a dielectric constant related to the dielectrophoretic force.
- the partition 340 is disposed on the substrate 310 and may have an assembly hole 340H.
- Each of the plurality of sub-pixels PX1, PX2, and PX3 may include at least one assembly hole 340H.
- the partition wall 340 may be disposed on the first assembly wiring 321 and the second assembly wiring 322.
- the assembly hole 340H may be provided on the first assembly wiring 321 and the second assembly wiring 322.
- the thickness of the partition wall 340 may be determined by considering the thickness of the semiconductor light emitting device 150-1.
- the thickness of the partition wall 340 may be smaller than the thickness of the semiconductor light emitting device 150-1.
- the upper side of the semiconductor light emitting device 150-1 may be positioned higher than the upper surface of the partition wall 340. That is, the upper side of the semiconductor light emitting device 150-1 may protrude upward from the upper surface of the partition wall 340.
- a plurality of semiconductor light emitting devices (150-1, 150-2, 150-3) Each can be assembled in the assembly hole 340H.
- one semiconductor light emitting device may be assembled in the assembly hole 340H.
- the assembly hole 340H can be determined.
- the size of the assembly hole 340H may be larger than the size of the semiconductor light emitting devices 150-1, 150-2, and 150-3.
- the semiconductor light emitting devices 150-1, 150-2, and 150-3 are assembled in the center of the assembly hole 340H, the outer sides of the semiconductor light emitting devices 150-1, 150-2, and 150-3
- the distance between the inner sides of the assembly hole 340H may be 2 ⁇ m or less, but is not limited thereto.
- the assembly hole 340H may have a shape corresponding to the shape of the semiconductor light emitting devices 150-1, 150-2, and 150-3.
- the assembly hole 340H may also be circular.
- the assembly hole 340H may also be rectangular.
- the assembly hole 340H in each of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) may have the same shape, that is, a circular shape.
- the first semiconductor light-emitting device 150-1 disposed in the first sub-pixel PX1, the second semiconductor light-emitting device 150-2 disposed in the second sub-pixel PX2, and the third sub-pixel ( The third semiconductor light emitting device 150-3 disposed in PX3) may have a shape corresponding to the assembly hole 340H, that is, a circular shape.
- each of the second semiconductor light emitting device 150-2 and the third semiconductor light emitting device 150-3 may be sequentially assembled in the assembly hole 340H of each of the corresponding sub-pixels (PX1, PX2, and PX3).
- the first semiconductor light emitting device 150-1 is assembled in the assembly hole 340H of the first sub-pixel PX1 of the substrate 310
- the second semiconductor light emitting device 150-2 is assembled into the substrate 310.
- the third semiconductor light emitting device 150-3 is assembled into the assembly hole 340H of the third sub-pixel PX3 of the substrate 310. You can.
- the shapes of the first semiconductor light-emitting device 150-1, the second semiconductor light-emitting device 150-2, and the third semiconductor light-emitting device 150-3 may be the same, but this is not limited.
- Each of the assembly holes 340H has a shape corresponding to the shape of each of the first semiconductor light-emitting device 150-1, the second semiconductor light-emitting device 150-2, and the third semiconductor light-emitting device 150-3, It may have a size larger than each of the first semiconductor light-emitting device 150-1, the second semiconductor light-emitting device 150-2, and the third semiconductor light-emitting device 150-3.
- the assembly hole 340H in each of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) may have a different shape.
- the assembly hole 340H in the first sub-pixel PX1 has a circular shape
- the assembly hole 340H in the second sub-pixel PX2 has a first oval shape with a first minor axis and a first major axis.
- the assembly hole 340H in the third sub-pixel PX3 may have a second oval shape with a second minor axis smaller than the first minor axis and a second major axis larger than the first major axis.
- the first semiconductor light emitting device 150-1 has a shape corresponding to the assembly hole 340H of the first sub-pixel PX1, that is, a circular shape
- the second semiconductor light emitting device 150-2 has a second semiconductor light emitting device 150-2. It has a shape corresponding to the assembly hole 340H of the sub-pixel PX2, that is, a first oval shape
- the third semiconductor light emitting device 150-3 has a shape corresponding to the assembly hole 340H of the third sub-pixel PX3. It may have a shape, that is, a second oval shape.
- the first to third semiconductor light emitting devices 150-1, 150-2, and 150-3 can be simultaneously assembled in the corresponding assembly hole 340H during self-assembly.
- the semiconductor light emitting device on the substrate Semiconductor devices corresponding to the assembly holes 340H of each of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) may be assembled. That is, the first semiconductor light emitting device 150-1 having a shape corresponding to the shape of the assembly hole 340H may be assembled into the assembly hole 340H of the first sub-pixel PX1.
- a second semiconductor light emitting device 150-2 having a shape corresponding to the shape of the assembly hole 340H may be assembled into the assembly hole 340H of the second sub-pixel PX2.
- a third semiconductor light emitting device 150-3 having a shape corresponding to the shape of the assembly hole 340H may be assembled in the assembly hole 340H of the third sub-pixel PX3. Therefore, each of the first semiconductor light emitting device 150-1, the second semiconductor light emitting device 150-2, and the third semiconductor light emitting device 150-3, which have different shapes, has an assembly hole ( Since it is assembled at 340H), assembly defects can be prevented.
- the plurality of semiconductor light emitting devices include a first semiconductor light emitting device 150-1 that emits a first color light, a second semiconductor light emitting device 150-2 that emits a second color light, and a third color light emitting device. It may include a third semiconductor light emitting device 150-3.
- at least one first semiconductor light emitting device 150-1 may be disposed in each of the plurality of first sub-pixels PX1 arranged along the first direction.
- at least one second semiconductor light emitting device 150-2 may be disposed in each of the plurality of second sub-pixels PX2 arranged along the first direction.
- at least one third semiconductor light emitting device 150-3 may be disposed in each of the plurality of third sub-pixels PX3 arranged along the first direction.
- connection electrode 370 may be disposed in the assembly hole 350H.
- the connection electrode 370 may be disposed around the semiconductor light emitting devices 10-1, 150-2, and 150-3 within the assembly hole 370H.
- connection electrode 370 may be smaller than the thickness of the partition wall 340, but this is not limited.
- connection electrode 370 may be connected to the first electrode 154 of the first semiconductor light emitting device 150-1 of the first sub-pixel PX1.
- the first electrode 154 includes bonding layers 112, 132, and 133, and some of the bonding layers 112, 132, and 133 have a diameter (132) of the light emitting portion 150a. It may have a diameter (D2) larger than D1). That is, the bonding layer includes a first bonding layer 112, a second bonding layer 132, and a third bonding layer 133, of which the second bonding layer 132 is the diameter of the light emitting portion 150a ( It may have a diameter (D2) larger than D1).
- connection electrode 370 may be connected to the conductive layer 111, which is part of the first electrode 154.
- the connection electrode 370 may be connected to the bonding layers 112, 132, and 133.
- the connection electrode 370 may be connected to the side and top surfaces of the second bonding layer 132 along the outer peripheral surface of the second bonding layer 132.
- connection electrode 370 is connected to the conductive layer 111, the first bonding layer 112, the second bonding layer 132, and the third bonding layer 133 to form a connection between the connection electrode 370 and the third bonding layer 133.
- the connection area between the first electrodes 154 is increased to improve current flow, thereby increasing luminance.
- connection electrode 370 is in contact with the conductive layer 111, the first bonding layer 112, the second bonding layer 132, and the third bonding layer 133, so that the connection electrode 370 and the third bonding layer 133 are connected to each other.
- the contact area between the first electrodes 154 is increased, thereby strengthening the fixation of the first semiconductor light emitting device 150-1, thereby improving product reliability.
- connection area with the connection electrode 370 increases, thereby further increasing luminance, and the contact area with the connection electrode 370 increases, thereby forming the first semiconductor light emitting device.
- the fixity of (150-1) can be further strengthened.
- the second bonding layer 132 by expanding the size of the second bonding layer 132, self-assembly is performed to assemble the first semiconductor light emitting device 150-1 into the assembly hole 340H on the substrate 310, thereby performing DEP force. may be formed in the assembly hole 340H on the substrate 310.
- the first semiconductor light emitting device 150-1 may be fixed within the assembly hole 340H by a DEP force equal to the size of the second bonding layer 132 within the assembly hole 340H. Accordingly, by expanding the size of the second bonding layer 132, when the first semiconductor light emitting device 150-1 is assembled and fixed within the assembly hole 340H, it does not fall out of the assembly hole 340H again, thereby reducing the assembly rate. It can be improved.
- connection electrode 370 may also be connected to the second semiconductor light-emitting device 150-2 of the second sub-pixel (PX2) or the third semiconductor light-emitting device 150-3 of the third sub-pixel (PX3).
- the second semiconductor light emitting device 150-2 or the third semiconductor light emitting device 150-3 may have the same structure as the first semiconductor light emitting device 150-1 except for the shape.
- connection electrode 370 is disposed along the circumference of the semiconductor light emitting devices 150-1, 150-2, and 150-3 within the assembly hole 340H, so that the connection electrode 370 connects the partition wall 340 and The semiconductor light emitting devices 150-1, 150-2, and 150-3 are firmly fixed, so that fixation can be strengthened.
- the second insulating layer 350 is disposed on the partition wall 340 to protect the semiconductor light emitting device 150-1.
- the second insulating layer 350 is disposed in the assembly hole 340H around the semiconductor and can firmly fix the semiconductor light emitting device 150-1.
- the second insulating layer 350 is disposed on the semiconductor light-emitting device 150-1 to protect the semiconductor light-emitting device 150-1 from external shocks and prevent contamination by foreign substances.
- the second insulating layer 350 may serve as a planarization layer that allows a layer formed in a later process to be formed at a constant thickness. Accordingly, the upper surface of the second insulating layer 350 may have a flat surface.
- the second insulating layer 350 may be formed of an organic material or an inorganic material. Accordingly, the electrode wiring 362 can be easily formed on the upper surface of the second insulating layer 350 having a flat surface without disconnection.
- a plurality of electrode wires 362 may be disposed on the upper side of each of the plurality of semiconductor light emitting devices 150-1, 150-2, and 150-3.
- Each of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) may include an electrode wire 362.
- the electrode wire 362 may be disposed above the first semiconductor light emitting device 150-1 disposed in the first sub-pixel PX1.
- the electrode wire 362 may be connected to the second side of the first semiconductor light emitting device 150-1 through the contact hole 350H2.
- the first electrode wire 362 may be disposed above the second semiconductor light emitting device 150-2 disposed in the second sub-pixel PX2.
- the electrode wire 362 may be connected to the second side of the second semiconductor light emitting device 150-2 through the contact hole 350H2.
- the electrode wire 362 may be disposed above the third semiconductor light emitting device 150-3 disposed in the third sub-pixel PX3.
- the electrode wire 362 may be connected to the second side of the third semiconductor light emitting device 150-3 through the contact hole 350H2.
- the electrode wire 362 may be disposed on the second insulating layer 350 .
- the electrode wiring 362 may be made of a transparent conductive material that allows light to pass through.
- the electrode wiring 362 may include ITO, IZO, etc., but is not limited thereto.
- the first assembled wiring 321 and/or the second assembled wiring 322 may be used as the first electrode wiring
- the electrode wiring 362 may be used as the second electrode wiring. Accordingly, the first semiconductor light emitting device 150-1 emits first color light, for example, red, by the voltage applied between the first assembly wiring 321 and/or the second assembly wiring 322 and the electrode wiring 362. Can emit light.
- the display device 300 may include a plurality of signal lines SL1, SL2, SL3, and SL4.
- the plurality of signals may include a first signal line (SL1), a second signal line (SL2), a third signal line (SL3), and a fourth signal line (SL4).
- a plurality of signal lines (SL1, SL2, SL3, and SL4) may be arranged on the same layer.
- the plurality of signal lines SL1, SL2, SL3, and SL4 may be disposed on a different layer from the electrode wiring 362. Accordingly, the plurality of signal lines (SL1, SL2, SL3, and SL4) and the electrode wire 362 may be electrically connected through the plurality of contact holes (351H1, 351H2, and 351H3).
- the first signal line SL1 and the electrode wire 362 may be electrically connected through the first contact hole 351H1.
- the second signal line SL2 and the electrode wire 362 may be electrically connected through the second contact hole 351H2.
- the third signal line SL3 and the electrode wire 362 may be electrically connected through the third contact hole 351H3.
- the fourth signal line SL4 and the first assembly wiring 321 and/or the second assembly wiring 322 may be electrically connected through the contact hole 352.
- the plurality of signal lines SL1, SL2, SL3, and SL4 may be disposed on a different layer from the first and second assembled wirings 321 and 322.
- the first signal line SL1 may be electrically connected to a plurality of first sub-pixels PX1.
- the first signal line SL1 may be electrically connected to the second electrode 155 of the first semiconductor light emitting device 150-1 through the electrode wiring 362 of each of the plurality of first sub-pixels PX1. there is.
- the second signal line SL2 may be electrically connected to a plurality of second sub-pixels PX2.
- the second signal line SL2 may be electrically connected to the second electrode 155 of the second semiconductor light emitting device 150-2 through the electrode wiring 362 of each of the plurality of second sub-pixels PX2. there is.
- the third signal line SL3 may be electrically connected to a plurality of third sub-pixels PX3.
- the third signal line SL3 may be electrically connected to the second electrode 155 of the third semiconductor light emitting device 150-3 through the electrode wiring 362 of each of the plurality of third sub-pixels PX3. there is.
- the fourth signal line SL4 may be commonly connected to the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3).
- the fourth signal line SL4 is connected to the first assembly line 321 of the first sub-pixel PX1 and/or the second assembly line 322 of the first semiconductor light emitting device 150-1. It may be electrically connected to the electrode 154.
- the fourth signal line SL4 is connected to the first assembly line 321 of the second sub-pixel PX2 and/or the second assembly line 322 of the second semiconductor light emitting device 150-2. It may be electrically connected to the electrode 154.
- the fourth signal line SL4 is connected to the first assembly line 321 of the third sub-pixel PX3 and/or the second assembly line 322 of the third semiconductor light emitting device 150-3. It may be electrically connected to the electrode 154.
- a positive (+) voltage may be supplied to each of the first signal line (SL1), the second signal line (SL2), and the third signal line (SL3).
- the fourth signal line SL4 may be grounded or supplied with a negative (-) voltage.
- the positive (+) voltage supplied to each of the first signal line (SL1), the second signal line (SL2), and the third signal line (SL3) may be the same, but this is not limited.
- the first signal line SL1 connected to the first sub-pixel PX1 may be the high potential voltage line VDDL shown in FIG. 7 .
- the second signal line (SL2) connected to the second sub-pixel (PX2) and the third signal line (SL3) connected to the third sub-pixel (PX3) also serve as a high-potential signal line (VDDL), and a high-potential voltage (Figure A VDD of 6) can be supplied.
- the fourth signal line SL4 commonly connected to each of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) is a low-potential signal line (VSSL), and is a low-potential voltage (VSS in FIG. 6) may be supplied.
- a driving transistor (DT in FIG. 7) may be provided between the semiconductor light emitting device 150-2 and the third signal line SL3 and the third semiconductor light emitting device 150-3 of the third sub-pixel PX3. there is.
- the gate terminal of the driving transistor (DT) may be connected to the data line (Dj) through the scan transistor (ST).
- the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) each include a scan transistor (ST), a driving transistor (DT), and a semiconductor light emitting device (150-1, 150-2). , 150-3) may be provided.
- the driving transistor DT may be connected to the scan transistor ST and the semiconductor light emitting devices 150-1, 150-2, and 150-3, and the scan transistor ST may be connected to the data line Dj.
- the driving transistors (ST) of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) are connected to the high potential signal line (VDDL), that is, the first to third signal lines (SL1, It can be connected to SL2, SL3).
- the semiconductor light emitting elements 150-1, 150-2, and 150-3 of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) each have a low potential signal line (VSSL), That is, it may be connected to the fourth signal line SL4.
- the current flowing in the driving transistor (ST) varies depending on the data voltage supplied to the data line (Dj), and this different current causes the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel
- the intensity of light, that is, the luminance or gradation, of each of the semiconductor light emitting devices 150-1, 150-2, and 150-3 of (PX3) is different, so that images with different brightnesses can be displayed.
- Figure 15 is a cross-sectional view showing a defect inspection substrate according to the second embodiment.
- the second embodiment is the same as the first embodiment (FIG. 7) except for the conductive protective layer 155-2 included in the second electrode 155.
- components having the same structure, shape, and/or function as those of the first embodiment are assigned the same reference numerals and detailed descriptions are omitted. Descriptions omitted below can be easily understood from the first embodiment (FIGS. 7 to 14).
- the defect inspection substrate 1001 may include a transfer substrate 130 and a plurality of semiconductor light emitting devices 150A.
- the transfer substrate 130 may serve to temporarily support the plurality of semiconductor light emitting devices 150A to inspect the electrical characteristics of each of the plurality of semiconductor light emitting devices 150A disposed thereon.
- a plurality of semiconductor light emitting devices 150A may be bonded to the transfer substrate 130 through bonding layers 112, 132, and 133.
- a plurality of semiconductor light emitting devices 150A each including a light emitting portion 150a, a second electrode 155, a conductive layer 111, and a first bonding layer 112, may be positioned on the transfer substrate 130. You can. At this time, the second bonding layer 132 may be disposed on the entire area of the transfer substrate 130. Eutectic bonding is performed and heat and pressure are applied to the plurality of semiconductor light emitting devices 150A, thereby forming a third bonding layer 133 between the first bonding layer 112 and the second bonding layer 132.
- a plurality of semiconductor light emitting devices 150A may be bonded to the transfer substrate 130 by the first bonding layer 112 and the second bonding layer 132 along with the third bonding layer 133 .
- the third bonding layer 133 may include an intermetallic compound made of the material of the first bonding layer 112 and the material of the second bonding layer 132.
- the second electrode 155 may include a transparent electrode layer 155-1 and a conductive protective layer 155-2.
- the transparent electrode layer 155-1 may serve as an electrode layer for injecting current and as a transmission layer for transmitting light generated in the light emitting unit 150a.
- the transparent electrode layer 155-1 may include a transparent conductive material, such as ITO.
- the conductive protective layer 155-2 can prevent the transparent electrode layer 155-1 from being scratched or damaged when inspecting the electrical characteristics of each of the plurality of semiconductor light emitting devices 150A. there is.
- the second probes 1022 and 1023 of the PL inspection equipment 1020 are contacted with the second electrodes 155 of each of the plurality of semiconductor light emitting devices 150A to inspect the electrical characteristics. You can. At this time, a certain pressure may be applied to the second probes 1022 and 1023 to smoothly supply signals.
- the conductive protective layer 155-2 is disposed on the transparent electrode layer 155-1, so that the second probes 1022 and 1023 only contact the conductive protective layer 155-2. Since there may not be contact with the transparent electrode layer 155-1, scratches may not occur on the transparent electrode layer 155-1 or the transparent electrode layer 155-1 may not be damaged.
- the conductive protective layer 155-2 Since the conductive protective layer 155-2 must supply current, it can be made of a material with excellent electrical conductivity.
- the conductive protective layer 155-2 may be made of a material that has excellent strength and is not scratched or damaged by the pressure exerted by the second probes 1022 and 1023.
- the conductive protective layer 155-2 may be a carbon nanotube-polyimide composite film or a graphene-polyimide composite film. Carbon nanotube-polyimide composite film or graphene-polyimide composite film has excellent electrical conductivity, is transparent, and is durable.
- the conductive protective layer 155-2 which is a carbon nanotube-polyimide composite film or a graphene-polyimide composite film, is used, the contact of the second probes 1022 and 1023 or the second probes 1022 and 1023 ) Even if pressure is applied, scratches do not occur on the conductive protective layer (155-2) and the conductive protective layer (155-2) is not damaged, and the transparent electrode layer disposed under the conductive protective layer (155-2) (155-1) may be protected from the second probes 1022 and 1023.
- the second electrode 155 may include a single layer made of the conductive protective layer 155-2 instead of the double layer of the transparent electrode layer 155-1 and the conductive protective layer 155-2.
- FIG. 16 shows inspecting the electrical characteristics of a defect inspection board according to the second embodiment.
- the first probe 1021 of the PL inspection equipment 1020 contacts a point at the edge of the second bonding layer 132, and the second probes 1022 and 1023 are connected to a plurality of semiconductors.
- Each light emitting device 150A may be in contact with the second electrode 155, that is, the conductive protective layer 155-2. I-V characteristics or reverse current characteristics are tested by detecting the current for the voltage supplied by the PL test equipment 1020, and based on these test results, it can be determined whether each of the plurality of semiconductor light emitting devices 150A is defective. As described above, the semiconductor light emitting device 150A determined to be defective may be decomposed into fragments or particles and then collected and removed.
- a conductive protective layer 155-2 capable of protecting the transparent electrode layer 155-1 is formed on the transparent electrode layer 155-1.
- the transparent electrode layer 155 is maintained by the conductive protective layer 155-2. -1) may be scratched or the transparent electrode layer 155-1 may not be damaged. Accordingly, deterioration of electrical or optical properties caused by scratches or damage to the transparent electrode layer 155-1 can be prevented.
- Figure 17 is a cross-sectional view showing a semiconductor light-emitting device according to the second embodiment.
- the second embodiment is the same as the first embodiment (FIG. 12) except for the conductive protective layer 155-2 included in the second electrode 155.
- components having the same structure, shape, and/or function as those of the first embodiment are assigned the same reference numerals and detailed descriptions are omitted. Descriptions omitted below can be easily understood from the first embodiment (FIGS. 7 to 14).
- the semiconductor light emitting device 150A according to the second embodiment shown in FIG. 17 includes a second bonding layer 132 disposed on the entire area of the transfer substrate 130 in the defect inspection substrate 1001 shown in FIG. 15. This may be one of the plurality of semiconductor light emitting devices 150A manufactured by partially removing and separating them from each other and then removing the transfer substrate 130 by etching the sacrificial layer 131.
- the semiconductor light emitting device 150A may include a light emitting portion 150a, a first electrode 154, a second electrode 155, and a passivation layer 157.
- Figure 18 is a cross-sectional view showing a display device including a semiconductor light-emitting device according to a second embodiment.
- the second embodiment is the same as the first embodiment (FIG. 14) except that the second electrode 155 of the semiconductor light emitting device 150-1 is composed of double layers 155-1 and 155-2.
- the second embodiment components having the same structure, shape, and/or function as those of the first embodiment are assigned the same reference numerals and detailed descriptions are omitted. Descriptions omitted below can be easily understood from the first embodiment (FIGS. 7 to 14).
- the display device 301 includes a substrate 310, a plurality of first assembly wirings 321, a plurality of second assembly wirings 322, a partition 340, and a semiconductor light emitting device. It may include (150-1) and a plurality of connection electrodes 370.
- the semiconductor light-emitting device 150-1 includes the first semiconductor light-emitting device 150-2 of the first sub-pixel PX1 shown in Figure 13, the second semiconductor light-emitting device 150-2 of the second sub-pixel PX2, and the third sub-pixel. It may be the first semiconductor light emitting device 150-1 among the third semiconductor light emitting devices 150-3 of (PX3).
- the second semiconductor light emitting device 150-2 and/or the third semiconductor light emitting device 150-3 may have the same structure as the first semiconductor light emitting device 150-1 except for the shape.
- the semiconductor light emitting device 150-1 may be the semiconductor light emitting device 150A shown in FIG. 17.
- the semiconductor light emitting device 150-1 may include a light emitting portion 150a, a first electrode 154, a second electrode 155, and a passivation layer 157.
- the second electrode 155 may be composed of a double layer of a transparent electrode layer 155-1 and a conductive protective layer 155-2, but this is not limited.
- the electrode wire 362 may be connected to the conductive protective layer 155-2 of the second electrode 155 through the second insulating layer 350. Since the conductive protective layer 155-2 is a carbon nanotube-polyimide composite film or a graphene-polyimide composite film with very excellent electrical conductivity, the voltage provided to the electrode wiring 362 is applied to the conductive protective layer 155-2. Since the light is smoothly supplied to the light emitting unit 150a through the light emitting unit 150a, the amount of light in the light emitting unit 150a increases and the luminance can be improved.
- the display device described above may be a display panel. That is, in the embodiment, the display device and the display panel may be understood to have the same meaning.
- a display device in a practical sense may include a display panel and a controller (or processor) capable of controlling the display panel to display an image.
- Embodiments may be adopted in the field of displays that display images or information. Embodiments may be adopted in the field of displays that display images or information using semiconductor light-emitting devices.
- the semiconductor light-emitting device may be a micro-level semiconductor light-emitting device or a nano-level semiconductor light-emitting device.
- embodiments can be adopted in TVs, signage, smart phones, mobile phones, mobile terminals, HUDs for automobiles, backlight units for laptops, and display devices for VR or AR.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
불량 검사용 기판은 전사 기판과, 기판 상에 서로 이격된 복수의 반도체 발광 소자를 포함한다. 복수의 반도체 발광 소자 각각은 발광부와, 발광부 아래에 복수의 제1 층을 포함하는 제1 전극과, 발광부 상에 제2 전극과, 발광부를 둘러싸는 패시베이션층을 포함한다. 제1 전극의 복수의 제1 층 중 적어도 하나의 제1 층은 복수의 반도체 발광 소자 각각을 공통으로 연결하는 공통 층이다.
Description
실시예는 불량 검사용 기판, 반도체 발광 소자 및 디스플레이 장치에 관한 것이다.
대면적 디스플레이는 액정디스플레이(LCD), OLED 디스플레이, 그리고 마이크로-LED 디스플레이(Micro-LED display) 등이 있다.
마이크로-LED 디스플레이는 100㎛ 이하의 직경 또는 단면적을 가지는 반도체 발광 소자인 마이크로-LED를 표시소자로 사용하는 디스플레이이다.
마이크로-LED 디스플레이는 반도체 발광 소자인 마이크로-LED를 표시소자로 사용하기 때문에 명암비, 응답속도, 색 재현율, 시야각, 밝기, 해상도, 수명, 발광효율이나 휘도 등 많은 특성에서 우수한 성능을 가지고 있다.
특히 마이크로-LED 디스플레이는 화면을 모듈 방식으로 분리, 결합할 수 있어 크기나 해상도 조절이 자유로운 장점 및 플렉서블 디스플레이 구현이 가능한 장점이 있다.
그런데 대형 마이크로-LED 디스플레이는 수백만 개 이상의 마이크로-LED가 필요로 하기 때문에 마이크로-LED를 디스플레이 패널에 신속하고 정확하게 전사하기 어려운 기술적 문제가 있다.
최근 개발되고 있는 전사기술에는 픽앤-플레이스 공법(pick and place process), 레이저 리프트 오프법(Laser Lift-off method) 또는 자가조립 방식(self-assembly method) 등이 있다.
이 중에서, 자가조립 방식은 유체 내에서 반도체 발광 소자가 조립위치를 스스로 찾아가는 방식으로서 대화면의 디스플레이 장치의 구현에 유리한 방식이다.
한편, 마이크로-LED 디스플레이는 수 천 만개의 마이크로-LED 각각이 점등(또는 발광)되어, 영상이 구현된다. 특히, 99.99999%의 점등 수율(이하, 목표 점등 수율)이 요구되고 있다.
하지만, 수 천 만개의 마이크로-LED 중에서 다양한 원인으로 인한 불량으로 점등이 되지 않는 마이크로-LED가 적지 않다. 예컨대, 마이크로-LED는 제조 공정시나 전사 공정시에 불량이 발생되거나, 자가 조립 공정시에 불량이 발생되거나 자가 조립 후 후공정시에 불량이 발생될 수 있다.
특히, 자가 조립 공정 조건이나 후공정 조건을 개선하여 점등 불량을 줄인다 하더라도, 제조 공정시나 전사 공정시에 발생된 불량이 미리 방지되지 않는 경우, 자가 조립에 의해 제조된 디스플레이 패널가 목표 점등 수율 이하가 되어 디스플레이 패널 불량으로 폐기된다. 제조 공정시나 전사 공정시에 발생된 불량을 갖는 마이크로-LED는 디스플레이 패널 상에서 리페어 공정으로 점등이 가능한 상태로 복구되는 것도 매우 어렵다.
따라서, 제조 공정이나 전사 공정이 수행된 마이크로-LED에 대한 전기적 특성이나 광학적 특성이 검사되어야 한다.
마이크로-LED의 광학적 특성은 PL(photoluminescence) 장비를 이용하여 검사(또는 측정)된다. PL 장비는 마이크로-LED와의 물리적 접촉이 필요하지 않아, 쉽게 마이크로-LED의 광학적 특성을 측정할 수 있다.
마이크로-LED의 전기적 특성은 EL(electroluminescence) 장비를 이용하여 측정된다. 마이크로-LED의 전기적 특성을 측정하기 위해서는 EL 장비의 프로브들을 마이크로-LED의 대응하는 전극에 컨택(contact)되어야 한다. 아울러, 프로브는 흔들림에 매우 민감하기 때문에, 전기적 특성을 측정하기 위해 마이크로-LED가 고정되어야 한다. 하지만, 마이크로-LED가 마이크로미터 사이즈로 매우 작기 때문에, 마이크로-LED를 개별적으로 고정하는 것은 불가능하다. 따라서, 마이크로-LED를 전사하는 전사 공정 중에 전사 기판 상에 고정된 마이크로-LED를 대상으로 전기적 특성을 측정해야 하는데, 마이크로-LED의 일측이 전사 기판에 의해 노출되지 않아 프로브에 의한 전기적 컨택이 불가능하여 마이크로-LED에 대한 전기적 특성을 측정할 수 없는 문제가 있다.
따라서, 마이크로-LED의 전기적 특성의 측정이 이루어지지 않은 채로, 자가 조립에 의해 마이크로-LED가 조립된 디스플레이 장치가 제조되는 경우, 목표 점등 수율을 얻기 어려운 문제가 있다. 아울러, 점등 불량인 마이크로-LED가 제조 공정시, 전사 공정시, 자가 조립 공정시 또는 자가 조립 후의 후공정시 중에서 어느 공정에서 발생된 불량으로 점등이 되지 않는지를 파악하지 못해 적절한 조치나 불량 개선을 하기도 어려운 문제가 있다.
따라서, 자가 조립 전에 마이크로-LED의 전기적 특성 측정을 용이하게 그리고 대량으로 수행하는 기술 개발이 절실이 요구된다.
실시예는 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다.
실시예의 다른 목적은 새로운 구조를 갖는 불량 검사용 기판, 반도체 발광 소자 및 디스플레이 장치를 제공하는 것이다.
또한, 실시예의 또 다른 목적은 점등 수율을 향상시킬 수 있는 불량 검사용 기판, 반도체 발광 소자 및 디스플레이 장치를 제공하는 것이다.
또한, 또한 실시예의 또 다른 목적은 조립율을 향상시킬 수 있는 디스플레이 장치를 제공하는 것이다.
또한, 실시예의 또 다른 목적은 반도체 발광 소자와의 전기적 연결을 용이하게 하는 디스플레이 장치를 제공하는 것이다.
실시예의 기술적 과제는 본 항목에 기재된 것에 한정되지 않으며, 발명의 설명을 통해 파악될 수 있는 것을 포함한다.
상기 또는 다른 목적을 달성하기 위해 실시예의 일 측면에 따르면, 불량 검사용 기판은, 전사 기판; 및 상기 전사 기판 상에 서로 이격된 복수의 반도체 발광 소자;를 포함하고, 상기 복수의 반도체 발광 소자 각각은, 발광부; 상기 발광부 아래에 복수의 제1 층을 포함하는 제1 전극; 상기 발광부 상에 제2 전극; 및 상기 발광부를 둘러싸는 패시베이션층;을 포함하고, 상기 제1 전극의 상기 복수의 제1 층 중 적어도 하나의 제1 층은 상기 복수의 반도체 발광 소자 각각을 공통으로 연결하는 공통 층이다.
상기 공통 층은, 상기 복수의 반도체 발광 소자의 전체 면적보다 큰 면적을 가질 수 있다.
상기 제2 전극은 복수의 제2 층을 포함하고, 상기 제2 전극의 상기 복수의 제2 층 중 최상위 층은 도전성 보호층일 수 있다.
실시예의 다른 측면에 따르면, 반도체 발광 소자는, 발광부; 상기 발광부 아래에 복수의 제1 층을 포함하는 제1 전극; 상기 발광부 상에 제2 전극; 및 상기 발광부를 둘러싸는 패시베이션층;을 포함하고, 상기 제1 전극은, 상기 발광부의 직경보다 큰 직경을 갖는 접합층을 포함할 수 있다.
상기 접합층은, 상기 발광부 아래에 제1 접합층; 상기 제1 접합층 아래에 제2 접합층; 및 상기 제1 접합층과 상기 제2 접합층 사이에 제3 접합층;을 포함할 수 있다.
상기 제2 접합층은, 상기 발광부의 직경보다 큰 직경을 가질 수 있다.
상기 제2 접합층은, 상기 발광부의 측부로부터 외측 방향으로 돌출된 돌출부를 포함할 수 있다.
상기 제2 접합층은, 상기 제1 접합층 또는 상기 제3 접합층 중 적어도 하나의 층의 직보다 큰 직경을 가질 수 있다.
상기 제2 접합층은, 상기 제1 접합층 또는 상기 제3 접합층 중 적어도 하나의 층의 측부로부터 외측 방향으로 돌출된 돌출부를 포함할 수 있다.
상기 제3 접합층은, 상기 제1 접합층의 재질과 상기 제2 접합층의 재질을 포함할 수 있다.
상기 제1 접합층 및 상기 제2 접합층은 각각 Sn, In, Cu, Au, Ag, Ni, Ti, W, Cr 또는 Pb 중 적어도 하나 또는 이들의 합금을 포함할 수 있다.
상기 제1 전극은, 전극층, 자성층, 오믹층, 반사층, 접착층 또는 배리어층 중 적어도 하나 이상의 층을 포함할 수 있다.
상기 제1 전극은 상기 발광부 및 상기 패시베이션층 각각과 수직으로 중첩될 수 있다.
실시예의 또 다른 측면에 따르면, 디스플레이 장치는, 복수의 서브 화소를 포함하는 기판; 상기 복수의 서브 화소에 각각 복수의 제1 조립 배선; 상기 복수의 서브 화소에 각각 복수의 제2 조립 배선; 상기 복수의 서브 화소에 각각 복수의 조립 홀을 갖는 격벽; 상기 복수의 조립 홀에 각각 복수의 반도체 발광 소자; 및 복수의 연결 전극;을 포함하고, 상기 복수의 반도체 발광 소자 각각은, 발광부; 상기 발광부 아래에 복수의 제1 층을 포함하는 제1 전극; 상기 발광부 상에 제2 전극; 및 상기 발광부를 둘러싸는 패시베이션층;을 포함하고, 상기 제1 전극은, 상기 발광부의 직경보다 큰 직경을 갖는 접합층을 포함하고, 상기 연결 전극 각각은, 상기 제1 전극과 상기 제1 조립 배선 또는 상기 제2 조립 배선 중 적어도 하나의 조립 배선을 연결할 수 있다.
상기 연결 전극 각각은, 상기 접합층에 연결될 수 있다.
상기 접합층은, 상기 발광부 아래에 제1 접합층; 상기 제1 접합층 아래에 제2 접합층; 및 상기 제1 접합층과 상기 제2 접합층 사이에 제3 접합층;을 포함하고, 상기 연결 전극 각각은, 상기 제2 접합층의 외주면을 따라 상기 제2 접합층의 측면 및 상면에 연결될 수 있다.
상기 연결 전극 각각은, 상기 제1 접합층 및 상기 제3 접합층 각각의 측면에 연결될 수 있다.
상기 제1 전극은, 전극층, 자성층, 오믹층, 반사층, 접착층 또는 배리어층 중 적어도 하나 이상의 층을 포함하고, 상기 연결 전극 각각은, 상기 적어도 하나 이상의 층의 측면에 연결될 수 있다.
실시예는 자가 조립 전에 전기적 특성이 열악하거나 불량인 반도체 발광 소자를 추적하여, 불량 반도체 발광 소자를 정상 반도체 발광 소자와 분리함으로써, 정상 반도체 발광 소자만을 디스플레이용 기판 상에 조립하여 목표 점등 수율을 달성할 수 있다.
구체적으로, 도 7 및 도 8에 도시한 바와 같이, 전사 기판(130)의 전 영역에 배치된 제2 접합층(132) 상에 복수의 반도체 발광 소자(150)가 전기적으로 연결될 수 있다. 즉, 제2 접합층(132)은 복수의 반도체 발광 소자(150)를 공통으로 연결하는 공통 층일 수 있다. 따라서, 도 9에 도시한 바와 같이, PL 검사 장비(1020)의 제1 프로브(1021)가 제2 접합층(132)의 일 지점에 컨택되고 복수의 제2 프로브(1022, 1023)가 각각 복수의 반도체 발광 소자(150)의 제2 전극(155)에 컨택된 후, 제1 프로브(1021)와 제2 프로브(1022, 1023)를 통해 전압을 공급하여 복수의 반도체 발광 소자(150) 각각에 대한 전기적 특성이 검사될 수 있다.
따라서, 실시예는 복수의 반도체 발광 소자(150) 각각에 공통으로 연결된 제2 접합층(132)을 이용하여 복수의 반도체 발광 소자(150) 각각의 전기적 특성을 1회에 동시에 수행됨으로써, 생산성이 획기적으로 향상될 수 있다.
한편, 전기적 특성의 검사 결과로서, 불량으로 판별된 반도체 발광 소자는 도 10에 도시한 바와 같이, 파괴 장비(1030)를 이용하여 파편이나 입자로 분해되고, 상기 분해된 파편이나 입자가 포집되어 제거될 수 있다. 이후, 전사 기판(130)이 제거됨으로써, 복수의 정상 반도체 발광 소자(150)만이 제조될 수 있다. 이들 정상 반도체 발광 소자(150)가 자가조립 공정과 후공정을 통해 디스플레이 패널 상에 장착됨으로써, 점등 수율이 향상될 수 있다.
한편, 도 12에 도시한 바와 같이, 전기적 특성의 검사에 사용된 제2 접합층(132)이 반도체 발광 소자(150)의 제1 전극(154)의 일부로 구성될 수 있다. 이때, 제2 접합층(132)은 발광부(150a)의 측부로부터 외측 방향으로 돌출된 돌출부(132a)를 포함할 수 있다.
도 14에 도시한 바와 같이, 반도체 발광 소자(150-1)가 기판(310) 상에 조립되고 연결 전극(370)이 조립 홀(340H) 내에 배치될 수 있다. 이러한 경우, 제2 접합층(132)의 사이즈가 확장됨으로써, 연결 전극(370)과의 연결 면적이 증가되어 휘도가 더욱 더 증가되고 연결 전극(370)과의 접촉 면적이 증가되어 반도체 발광 소자(150-1)의 고정성이 더욱 강화될 수 있다.
한편, 도 15에 도시한 바와 같이, 반도체 발광 소자(150A)의 제1 전극(154)으로서, 투명 전극층(155-1)과 도전성 보호층(155-2)이 포함될 수 있다. 도 16에 도시한 바와 같이, PL 검사 장비(1020)를 이용하여 전기적 특성을 검사하는 경우, 제2 프로브(1022, 1023)가 도전성 보호층(155-2)에 컨택되므로, 제2 프로브(1022, 1023)에 가해진 압력으로부터 투명 전극층(155-1)이 보호될 수 있다. 따라서, 제2 프로브(1022, 1023)에 의해 투명 전극층(155-1)에 스크래치가 발생되거나 투명 전극층(155-1)이 파손되지 않아 전기적 특성이나 광학적 특성의 저하가 방지될 수 있다.
실시예의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 실시예의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 바람직한 실시예와 같은 특정 실시예는 단지 예시로 주어진 것으로 이해되어야 한다.
도 1은 실시예에 따른 디스플레이 장치가 배치된 주택의 거실을 도시한다.
도 2는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도이다.
도 3는 도 2의 화소의 일 예를 보여주는 회로도이다.
도 4은 도 1의 디스플레이 장치에서 제1 패널영역의 확대도이다.
도 5은 도 4의 A2 영역의 확대도이다.
도 6는 실시예에 따른 발광 소자가 자가 조립 방식에 의해 기판에 조립되는 예를 나타내는 도면이다.
도 7은 제1 실시예에 따른 불량 검사용 기판을 도시한 단면도이다.
도 8은 제1 실시예에 따른 불량 검사용 기판을 도시한 평면도이다.
도 9는 제1 실시예에 따른 불량 검사용 기판의 전기적 특성을 검사하는 모습을 도시한다.
도 10은 도 8에서 전기적 특성 검사 결과에서 불량으로 판정된 반도체 발광 소자를 제거하는 모습을 도시한다.
도 11a 내지 도 11m은 실시예에 따른 반도체 발광 소자를 제조 공정을 설명하는 도면이다.
도 12는 제1 실시예에 따른 반도체 발광 소자를 도시한 단면도이다.
도 13은 제1 실시예에 따른 반도체 발광 소자를 포함하는 디스플레이 장치를 도시한 평면도이다.
도 14는 도 12의 실시예에 따른 디스플레이 장치에서 제1 서브 화소의 C1-C2라인을 따라 절단한 단면도이다.
도 15는 제2 실시예에 따른 불량 검사용 기판을 도시한 단면도이다.
도 16은 제2 실시예에 따른 불량 검사용 기판의 전기적 특성을 검사하는 모습을 도시한다.
도 17은 제2 실시예에 따른 반도체 발광 소자를 도시한 단면도이다.
도 18은 제2 실시예에 따른 반도체 발광 소자를 포함하는 디스플레이 장치를 도시한 단면도이다.
도면들에 도시된 구성 요소들의 크기, 형상, 수치 등은 실제와 상이할 수 있다. 또한, 동일한 구성 요소들에 대해서 도면들 간에 서로 상이한 크기, 형상, 수치 등으로 도시되더라도, 이는 도면 상의 하나의 예시일 뿐이며, 동일한 구성 요소들에 대해서는 도면들 간에 서로 동일한 크기, 형상, 수치 등을 가질 수 있다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 '모듈' 및 '부'는 명세서 작성의 용이함이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것이며, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것은 아니다. 또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 '상(on)'에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 다른 중간 요소가 존재할 수도 있는 것을 포함한다.
본 명세서에서 설명되는 디스플레이 장치에는 TV, 샤이니지, 휴대폰, 스마트 폰(smart phone), 자동차용 HUD(head-Up Display), 노트북 컴퓨터(laptop computer)용 백라이트 유닛, VR이나 AR용 디스플레이 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에도 적용될 수 있다.
이하 실시예에 따른 발광 소자 및 이를 포함하는 디스플레이 장치에 대해 설명한다.
도 1은 실시예에 따른 디스플레이 장치가 배치된 주택의 거실을 도시한다.
도 1을 참조하면, 실시예의 디스플레이 장치(100)는 세탁기(101), 로봇 청소기(102), 공기 청정기(103) 등의 각종 전자 제품의 상태를 표시할 수 있고, 각 전자 제품들과 IOT 기반으로 통신할 수 있으며 사용자의 설정 데이터에 기초하여 각 전자 제품들을 제어할 수도 있다.
실시예에 따른 디스플레이 장치(100)는 얇고 유연한 기판 위에 제작되는 플렉서블 디스플레이(flexible display)를 포함할 수 있다. 플렉서블 디스플레이는 기존의 평판 디스플레이의 특성을 유지하면서, 종이와 같이 휘어지거나 말릴 수 있다.
플렉서블 디스플레이에서 시각정보는 매트릭스 형태로 배치되는 단위 화소(unit pixel)의 발광이 독자적으로 제어됨에 의하여 구현될 수 있다. 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다. 플렉서블 디스플레이의 단위 화소는 발광 소자에 의하여 구현될 수 있다. 실시예에서 발광 소자는 Micro-LED나 Nano-LED일 수 있으나 이에 한정되는 것은 아니다.
도 2는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도이고, 도 3는 도 2의 화소의 일 예를 보여주는 회로도이다.
도 2 및 도 3를 참조하면, 실시예에 따른 디스플레이 장치는 디스플레이 패널(10), 구동 회로(20), 스캔 구동부(30) 및 전원 공급 회로(50)를 포함할 수 있다.
실시예의 디스플레이 장치(100)는 액티브 매트릭스(AM, Active Matrix)방식 또는 패시브 매트릭스(PM, Passive Matrix) 방식으로 발광 소자를 구동할 수 있다.
구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
디스플레이 패널(10)은 직사각형으로 이루어질 수 있지만, 이에 대해서는 한정하지 않는다. 즉, 디스플레이 패널(10)은 원형 또는 타원형으로 형성될 수 있다. 디스플레이 패널(10)의 적어도 일 측은 소정의 곡률로 구부러지도록 형성될 수 있다.
디스플레이 패널(10)은 표시 영역(DA)과 표시 영역(DA)의 주변에 배치된 비표시 영역(NDA)으로 구분될 수 있다. 표시 영역(DA)은 화소(PX)들이 형성되어 영상을 디스플레이하는 영역이다. 디스플레이 패널(10)은 데이터 라인들(D1~Dm, m은 2 이상의 정수), 데이터 라인들(D1~Dm)과 교차되는 스캔 라인들(S1~Sn, n은 2 이상의 정수), 고전위 전압이 공급되는 고전위 전압 라인(VDDL), 저전위 전압이 공급되는 저전위 전압 라인(VSSL) 및 데이터 라인들(D1~Dm)과 스캔 라인들(S1~Sn)에 접속된 화소(PX)들을 포함할 수 있다.
화소(PX)들 각각은 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 주 파장의 제1 컬러 광을 발광하고, 제2 서브 화소(PX2)는 제2 주 파장의 제2 컬러 광을 발광하며, 제3 서브 화소(PX3)는 제3 주 파장의 제3 컬러 광을 발광할 수 있다. 제1 컬러 광은 적색 광, 제2 컬러 광은 녹색 광, 제3 컬러 광은 청색 광일 수 있으나, 이에 한정되지 않는다. 또한, 도 2에서는 화소(PX)들 각각이 3 개의 서브 화소들을 포함하는 것을 예시하였으나, 이에 한정되지 않는다. 즉, 화소(PX)들 각각은 4 개 이상의 서브 화소들을 포함할 수 있다.
제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 데이터 라인들(D1~Dm) 중 적어도 하나, 스캔 라인들(S1~Sn) 중 적어도 하나 및 고전위 전압 라인(VDDL)에 접속될 수 있다. 제1 서브 화소(PX1)는 도 3과 같이 발광 소자(LD)들과 발광 소자(LD)들에 전류를 공급하기 위한 복수의 트랜지스터들과 적어도 하나의 커패시터(Cst)를 포함할 수 있다.
도면에 도시되지 않았지만, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 단지 하나의 발광 소자(LD)와 적어도 하나의 커패시터(Cst)를 포함할 수도 있다.
발광 소자(LD)들 각각은 제1 전극, 복수의 도전형 반도체층 및 제2 전극을 포함하는 반도체 발광 다이오드일 수 있다. 여기서, 제1 전극은 애노드 전극, 제2 전극은 캐소드 전극일 수 있지만, 이에 대해서는 한정하지 않는다.
발광 소자(LD)는 수평형 발광 소자, 플립칩형 발광 소자 및 수직형 발광 소자 중 하나일 수 있다.
복수의 트랜지스터들은 도 3와 같이 발광 소자(LD)들에 전류를 공급하는 구동 트랜지스터(DT), 구동 트랜지스터(DT)의 게이트 전극에 데이터 전압을 공급하는 스캔 트랜지스터(ST)를 포함할 수 있다. 구동 트랜지스터(DT)는 스캔 트랜지스터(ST)의 소스 전극에 접속되는 게이트 전극, 고전위 전압이 인가되는 고전위 전압 라인(VDDL)에 접속되는 소스 전극 및 발광 소자(LD)들의 제1 전극들에 접속되는 드레인 전극을 포함할 수 있다. 스캔 트랜지스터(ST)는 스캔 라인(Sk, k는 1≤k≤n을 만족하는 정수)에 접속되는 게이트 전극, 구동 트랜지스터(DT)의 게이트 전극에 접속되는 소스 전극 및 데이터 라인(Dj, j는 1≤j≤m을 만족하는 정수)에 접속되는 드레인 전극을 포함할 수 있다.
커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 사이에 형성된다. 스토리지 커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전압과 소스 전압의 차이값을 충전한다.
구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 박막 트랜지스터(thin film transistor)로 형성될 수 있다. 또한, 도 3에서는 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)가 P 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 본 발명은 이에 한정되지 않는다. 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 N 타입 MOSFET으로 형성될 수도 있다. 이 경우, 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)들 각각의 소스 전극과 드레인 전극의 위치는 변경될 수 있다.
또한, 도 3에서는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각이 하나의 구동 트랜지스터(DT), 하나의 스캔 트랜지스터(ST) 및 하나의 커패시터(Cst)를 갖는 2T1C (2 Transistor - 1 capacitor)를 포함하는 것을 예시하였으나, 본 발명은 이에 한정되지 않는다. 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 복수의 스캔 트랜지스터(ST)들과 복수의 커패시터(Cst)들을 포함할 수 있다.
제2 서브 화소(PX2)와 제3 서브 화소(PX3)는 제1 서브 화소(PX1)와 실질적으로 동일한 회로도로 표현될 수 있으므로, 이들에 대한 자세한 설명은 생략한다.
구동 회로(20)는 디스플레이 패널(10)을 구동하기 위한 신호들과 전압들을 출력한다. 이를 위해, 구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
데이터 구동부(21)는 타이밍 제어부(22)로부터 디지털 비디오 데이터(DATA)와 소스 제어 신호(DCS)를 입력 받는다. 데이터 구동부(21)는 소스 제어 신호(DCS)에 따라 디지털 비디오 데이터(DATA)를 아날로그 데이터 전압들로 변환하여 디스플레이 패널(10)의 데이터 라인들(D1~Dm)에 공급한다.
타이밍 제어부(22)는 호스트 시스템으로부터 디지털 비디오 데이터(DATA)와 타이밍 신호들을 입력받는다. 타이밍 신호들은 수직동기신호(vertical sync signal), 수평동기신호(horizontal sync signal), 데이터 인에이블 신호(data enable signal) 및 도트 클럭(dot clock)을 포함할 수 있다. 호스트 시스템은 스마트폰 또는 태블릿 PC의 어플리케이션 프로세서, 모니터, TV의 시스템 온 칩 등일 수 있다.
타이밍 제어부(22)는 데이터 구동부(21)와 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 제어신호들을 생성한다. 제어신호들은 데이터 구동부(21)의 동작 타이밍을 제어하기 위한 소스 제어 신호(DCS)와 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 스캔 제어 신호(SCS)를 포함할 수 있다.
구동 회로(20)는 디스플레이 패널(10)의 일 측에 마련된 비표시 영역(NDA)에서 배치될 수 있다. 구동 회로(20)는 집적회로(integrated circuit, IC)로 형성되어 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 디스플레이 패널(10) 상에 장착될 수 있으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 구동 회로(20)는 디스플레이 패널(10)이 아닌 회로 보드(미도시) 상에 장착될 수 있다.
데이터 구동부(21)는 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 디스플레이 패널(10) 상에 장착되고, 타이밍 제어부(22)는 회로 보드 상에 장착될 수 있다.
스캔 구동부(30)는 타이밍 제어부(22)로부터 스캔 제어 신호(SCS)를 입력 받는다. 스캔 구동부(30)는 스캔 제어 신호(SCS)에 따라 스캔 신호들을 생성하여 디스플레이 패널(10)의 스캔 라인들(S1~Sn)에 공급한다. 스캔 구동부(30)는 다수의 트랜지스터들을 포함하여 디스플레이 패널(10)의 비표시 영역(NDA)에 형성될 수 있다. 또는, 스캔 구동부(30)는 집적 회로로 형성될 수 있으며, 이 경우 디스플레이 패널(10)의 다른 일 측에 부착되는 게이트 연성 필름 상에 장착될 수 있다.
회로 보드는 이방성 도전 필름(anisotropic conductive film)을 이용하여 디스플레이 패널(10)의 일 측 가장자리에 마련된 패드들 상에 부착될 수 있다. 이로 인해, 회로 보드의 리드 라인들은 패드들에 전기적으로 연결될 수 있다. 회로 보드는 연성 인쇄 회로 보드(flexible printed circuit board), 인쇄 회로 보드(printed circuit board) 또는 칩온 필름(chip on film)과 같은 연성 필름(flexible film)일 수 있다. 회로 보드는 디스플레이 패널(10)의 하부로 벤딩(bending)될 수 있다. 이로 인해, 회로 보드의 일 측은 디스플레이 패널(10)의 일 측 가장자리에 부착되며, 타 측은 디스플레이 패널(10)의 하부에 배치되어 호스트 시스템이 장착되는 시스템 보드에 연결될 수 있다.
전원 공급 회로(50)는 시스템 보드로부터 인가되는 메인 전원으로부터 디스플레이 패널(10)의 구동에 필요한 전압들을 생성하여 디스플레이 패널(10)에 공급할 수 있다. 예를 들어, 전원 공급 회로(50)는 메인 전원으로부터 디스플레이 패널(10)의 발광 소자(LD)들을 구동하기 위한 고전위 전압(VDD)과 저전위 전압(VSS)을 생성하여 디스플레이 패널(10)의 고전위 전압 라인(VDDL)과 저전위 전압 라인(VSSL)에 공급할 수 있다. 또한, 전원 공급 회로(50)는 메인 전원으로부터 구동 회로(20)와 스캔 구동부(30)를 구동하기 위한 구동 전압들을 생성하여 공급할 수 있다.
도 4은 도3의 디스플레이 장치에서 제1 패널영역의 확대도이다.
도 4을 참조하면, 실시예의 디스플레이 장치(100)는 제1 패널영역(A1)과 같은 복수의 패널영역들이 타일링에 의해 기구적, 전기적 연결되어 제조될 수 있다.
제1 패널영역(A1)은 단위 화소(도 2의 PX) 별로 배치된 복수의 반도체 발광 소자(150)를 포함할 수 있다.
예컨대, 단위 화소(PX)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 예컨대, 복수의 적색 반도체 발광 소자(150R)가 제1 서브 화소(PX1)에 배치되고, 복수의 녹색 반도체 발광 소자(150G)가 제2 서브 화소(PX2)에 배치되며, 복수의 청색 반도체 발광 소자(150B)가 제3 서브 화소(PX3)에 배치될 수 있다. 단위 화소(PX)는 반도체 발광 소자가 배치되지 않는 제4 서브 화소를 더 포함할 수도 있지만, 이에 대해서는 한정하지 않는다.
도 5은 도 4의 A2 영역의 확대도이다.
도 5을 참조하면, 실시예의 디스플레이 장치(100)는 기판(200), 조립 배선(201, 202), 절연층(206) 및 복수의 반도체 발광 소자(150)를 포함할 수 있다. 이보다 더 많은 구성 요소들이 포함될 수 있다.
조립 배선은 서로 이격된 제1 조립 배선(201) 및 제2 조립 배선(202)을 포함할 수 있다. 제1 조립 배선(201) 및 제2 조립 배선(202)은 반도체 발광 소자(150)를 조립하기 위해 유전영동 힘(DEP force)을 생성하기 위해 구비될 수 있다. 예컨대, 반도체 발광 소자(150)는 수평형 반도체 발광 소자, 플립칩형 반도체 발광 소자 및 수직형 반도체 발광 소자 중 하나일 수 있다.
반도체 발광 소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색 반도체 발광 소자(150), 녹색 반도체 발광 소자(150G) 및 청색 반도체 발광 소자(150B0를 포함할 수 있으나 이에 한정되는 것은 아니며, 적색 형광체와 녹색 형광체 등을 구비하여 각각 적색과 녹색을 구현할 수도 있다.
기판(200)은 그 기판(200) 상에 배치되는 구성 요소들을 지지하는 지지 부재이거나 구성 요소들을 보호하는 보호 부재일 수 있다.
기판(200)은 리지드(rigid) 기판이거나 플렉서블(flexible) 기판일 수 있다. 기판(200)은 사파이어, 유리, 실리콘이나 폴리이미드(Polyimide)로 형성될 수 있다. 또한 기판(200)은 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등의 유연성 있는 재질을 포함할 수 있다. 또한, 기판(200)은 투명한 재질일 수 있으나 이에 한정되는 것은 아니다. 기판(200)은 디스플레이 패널에서의 지지 기판으로 기능할 수 있으며, 발광 소자의 자가 조립시 조립용 기판으로 기능할 수도 있다.
기판(200)은 도 2 및 도 3에 도시된 서브 화소(PX1, PX2, PX3) 내의 회로, 예컨대 트랜지스터(ST, DT), 커패시터(Cst), 신호 배선 등이 구비된 백플레인(backplane)일 수 있지만, 이에 대해서는 한정하지 않는다.
절연층(206)은 폴리이미드, PAC, PEN, PET, 폴리머 등과 같이 절연성과 유연성 있는 유기물 재질이나 실리콘 옥사이드(SiO2)나 실리콘 나이트라이드 계열(SiNx) 등을 같은 무기물 재질을 포함할 수 있으며, 기판(200)과 일체로 이루어져 하나의 기판을 형성할 수도 있다.
절연층(206)은 접착성과 전도성을 가지는 전도성 접착층일 수 있고, 전도성 접착층은 연성을 가져서 디스플레이 장치의 플렉서블 기능을 가능하게 할 수 있다. 예를 들어, 절연층(206)은 이방성 전도성 필름(ACF, anisotropy conductive film)이거나 이방성 전도매질, 전도성 입자를 함유한 솔루션(solution) 등의 전도성 접착층일 수 있다. 전도성 접착층은 두께에 대해 수직방향으로는 전기적으로 전도성이나, 두께에 대해 수평방향으로는 전기적으로 절연성을 가지는 레이어일 수 있다.
절연층(206)은 반도체 발광 소자(150)가 삽입되기 위한 조립 홀(203)을 포함할 수 있다. 따라서, 자가 조립시, 반도체 발광 소자(150)가 절연층(206)의 조립 홀(203)에 용이하게 삽입될 수 있다. 조립 홀(203)은 삽입 홀, 고정 홀, 정렬 홀 등으로 불릴 수 있다. 조립 홀(203)은 홀로 불릴 수도 있다.
조립 홀(203)은 홀, 홈, 그루브, 리세스, 포켓 등으로 불릴 수 있다.
조립 홀(203)은 반도체 발광 소자(150)의 형상에 따라 상이할 수 있다. 예컨대, 적색 반도체 발광 소자, 녹색 반도체 발광 소자 및 청색 반도체 발광 소자 각각은 상이한 형상을 가지며, 이들 반도체 발광 소자 각각의 형상에 대응하는 형상을 갖는 조립 홀(203)을 가질 수 있다. 예컨대, 조립 홀(203)은 적색 반도체 발광 소자가 조립되기 위한 제1 조립 홀, 녹색 반도체 발광 소자가 조립되기 위한 제2 조립 홀 및 청색 반도체 발광 소자가 조립되기 위한 제3 조립 홀을 포함할 수 있다. 예컨대, 적색 반도체 발광 소자는 원형을 가지고, 녹색 반도체 발광 소자는 제1 단축과 제2 장축을 갖는 제1 타원형을 가지며, 청색 반도체 발광 소자는 제2 단축과 제2 장축을 갖는 제2 타원형을 가질 수 있지만, 이에 대해서는 한정하지 않는다. 청색 반도체 발광 소자의 타원형의 제2 장축은 녹색 반도체 발광 소자의 타원형의 제2 장축보다 크고, 청색 반도체 발광 소자의 타원형의 제2 단축은 녹색 반도체 발광 소자의 타원형의 제1 단축보다 작을 수 있다.
한편, 반도체 발광 소자(150)를 기판(200) 상에 장착하는 방식은 예컨대, 자가 조립 방식(도 6)과 전사 방식 등이 있을 수 있다.
도 6은 실시예에 따른 발광 소자가 자가조립 방식에 의해 기판에 조립되는 예를 나타내는 도면이다.
도 6을 바탕으로 실시예에 따른 반도체 발광 소자를 전자기장을 이용한 자가조립 방식에 의해 디스플레이 패널에 조립되는 예를 설명하기로 한다.
이후 설명되는 조립 기판(200)은 발광 소자의 조립 후에 디스플레이 장치에서 패널 기판(200a)의 기능도 할 수 있으나, 실시예가 이에 한정되는 것은 아니다.
도 6을 참조하면, 반도체 발광 소자(150)는 유체(1200)가 채워진 챔버(1300)에 투입될 수 있으며, 조립 장치(1100)로부터 발생하는 자기장에 의해 반도체 발광 소자(150)는 조립 기판(200)으로 이동할 수 있다. 이때 조립 기판(200)의 조립 홀(207H)에 인접한 발광 소자(150)는 조립 배선들의 전기장에 의한 DEP force에 의해 조립 홀(207H)에 조립될 수 있다. 유체(1200)는 초순수 등의 물일 수 있으나 이에 한정되는 것은 아니다. 챔버는 수조, 컨테이너, 용기 등으로 불릴 수 있다.
반도체 발광 소자(150)가 챔버(1300)에 투입된 후, 조립 기판(200)이 챔버(1300) 상에 배치될 수 있다. 실시 예에 따라, 조립 기판(200)은 챔버(1300) 내로 투입될 수도 있다.
조립 기판(200)이 챔버에 배치된 후에 자기장을 가하는 조립 장치(1100)가 조립 기판(200)을 따라 이동할 수 있다. 조립 장치(1100)는 영구 자석이거나 전자석일 수 있다.
조립 장치(1100)는 자기장이 미치는 영역을 유체(1200) 내로 최대화하기 위해, 조립 기판(200)과 접촉한 상태로 이동할 수 있다. 실시예에 따라서는, 조립 장치(1100)가 복수의 자성체를 포함하거나, 조립 기판(200)과 대응하는 크기의 자성체를 포함할 수도 있다. 이 경우, 조립 장치(1100)의 이동 거리는 소정 범위 이내로 제한될 수도 있다.
조립 장치(1100)에 의해 발생하는 자기장에 의해 챔버(1300) 내의 반도체 발광 소자(150)는 조립 장치(1100) 및 조립 기판(200)을 향해 이동할 수 있다.
이하, 도 7 내지 도 18을 참조하여 상술한 문제를 해결하기 위한 다양한 실시예를 설명한다. 이하에서 누락된 설명은 도 1 내지 도 6 및 해당 도면과 관련하여 상술된 설명으로부터 용이하게 이해될 수 있다.
[제1 실시예]
도 7은 제1 실시예에 따른 불량 검사용 기판을 도시한 단면도이다. 도 8은 제1 실시예에 따른 불량 검사용 기판을 도시한 평면도이다.
도 7 및 도 8을 참조하면, 제1 실시예에 따른 불량 검사용 기판(1000)은 전사 기판(130) 및 복수의 반도체 발광 소자(150)을 포함할 수 있다.
전사 기판(130)은 임시 기판일 수 있다. 전사 기판(130)은 그 위에 배치된 복수의 반도체 발광 소자(150) 각각의 전기적 특성을 검사하도록 복수의 반도체 발광 소자(150)를 일시적으로 지지하는 역할을 할 수 있다. 이를 위해, 복수의 반도체 발광 소자(150)가 접합층(112, 132, 133)을 통해 전사 기판(130)에 접합되는데, 접합층(112, 132, 133)은 복수의 반도체 발광 소자(150) 각각의 제1 전극(154)의 일부로 구성될 수 있다. 이에 대해서는 나중에 상세히 설명한다.
좀더 구체적으로 설명하면, 도 11a에 도시한 바와 같이, 성장 기판(110) 상에 복수의 발광부(150a)가 형성될 수 있다. 복수의 발광부(150a) 각각은 복수의 반도체층이 순차적으로 성장 기판(110) 상에 증착된 후, 메사 식각을 수행하여 얻어질 수 있다. 복수의 반도체층은 발광부(150a)를 구성하는 것으로서, 예컨대 적어도 하나 이상의 제1 도전형 반도체층, 활성층 및 적어도 하나 이상의 제2 도전형 반도체층을 포함할 수 있다. 예컨대, 제1 도전형 반도체층은 제1 도펀트, 예컨대 Si 등을 포함하고, 제2 도전형 반도체층은 제2 도펀트, 예컨대 Mn 등을 포함할 수 있다.
이후, 발광부(150a) 상에 제2 전극(155)이 형성되고 발광부(150a)를 둘러싸도록 패시베이션층(157)이 형성될 수 있다. 제2 전극(155)은 투명 전극층(155-1)을 포함할 수 있다. 즉, 발광부(150a)에서 생성된 광이 제2 전극(155)을 투과하여 전방으로 출사될 수 있다. 따라서, 제2 전극(155)은 투과도가 우수한 재질, 예컨대 ITO 등을 포함할 수 있다. 제2 전극(155) 상에 해당하는 패시베이션층(157)의 일부가 제거되어 개구(158)가 형성될 수 있다. 나중에 반도체 발광 소자(150)의 전기적 특성이 검사될 때, PL 검사 장비(도 9의 1020)의 제2 프로브(1022, 1023) 각각이 개구(158)을 통해 제2 전극(155)에 컨택될 수 있다.
이후, 발광부(150a) 하측에 제1 전극(154)이 형성될 수 있다.
도 7 및 도 8에 도시된 불량 검사용 기판(1000)은 발광부(150a) 하측에 제1 전극(154)을 형성하기 위한 기판이고 또한 복수의 반도체 발광 소자(150)의 전기적 특성을 동시에 검사할 수 있는 기판일 수 있다. 다시 말해, 실시예의 불량 검사용 기판(1000)은 복수의 반도체 발광 소자(150)의 전기적 특성을 동시에 검사하여 불량인 전기적 특성을 갖는 반도체 발광 소자(150)를 판별하는데 사용될 수 있다. 아울러, 복수의 반도체 발광 소자(150)의 전기적 특성을 동시에 검사하는데 사용된 검사용 전극, 즉 제2 접합층(132)이 반도체 발광 소자(150)의 제2 전극(155)의 일부를 구성하여, 디스플레이 패널 제조시 반도체 발광 소자(150)의 하부의 전기적 연결을 쉽게 하는데 사용될 수 있다.
다시 도 7을 참조하면, 웨이퍼 공정과 전사 공정을 통해 도전층(111), 제1 접합층(112), 발광부(150a), 제2 전극(155) 및 패시베이션층(157)을 포함하는 반도체 발광 소자(150)가 제조될 수 있다.
도전층(111)은 복수의 층을 포함할 수 있다. 예컨대, 도전층(111)은 전극층, 자성층, 오믹층, 반사층, 접착층 또는 배리어층 중 적어도 하나 이상의 층을 포함할 수 있다. 전극층은 발광부(150a)와의 전류 흐름을 좋게 하는 것으로서, 전기 전도도가 우수한 재질, 예컨대 Cu 등을 포함할 수 있다. 자성층은 자가 조립시 조립 장치(도 6의 1100)에 의해 자화되어, 조립 장치(1100)의 이동에 따라 반도체 발광 소자(150)가 보다 빠르고 신속하게 이동됨으로써, 공정 시간을 단축하고 조립 수율을 향상시킬 수 있다. 예컨대, 자성층은 니켈(Ni), 코발트(Co), 철(Fe) 등을 포함할 수 있다. 오믹층은 발광부(150a)와의 컨택 저항을 낮추는 역할을 할 수 있다. 반사층은 발광부(150a)에서 생성된 광을 전방으로 반사시켜, 광 효율을 향상시킬 수 있다. 반사층은 반사도가 우수한 재질, 예컨대 Al 등을 포함할 수 있다.
전사 기판(130) 상에 희생층(131)과 제2 접합층(132)이 배치될 수 있다. 희생층(131)은 식각 공정에 의해 제거되는 것으로서, 희생층(131)의 제거로 인해 전사 기판(130)과 제2 접합층(132)이 분리될 수 있다.
제2 접합층(132)은 도 8에 도시한 바와 같이, 전사 기판(130)의 전 영역 상에 배치되는 것으로서, 제2 접합층(132) 상에 배치되는 복수의 반도체 발광 소자(150) 각각의 전기적 특성을 동시에 수행하기 위한 공통 전극일 수 있다. 예컨대, 제2 접합층(132)은 복수의 반도체 발광 소자(150)의 전체 면적보다 클 수 있다. 복수의 반도체 발광 소자(150)가 서로 이격되어 있으므로, 복수의 반도체 발광 소자(150) 사이에 해당하는 제2 접합층(132)이 외부에 노출될 수 있다. 전사 기판(130)의 가장 자리에 해당하는 제2 접합층(132)은 외부에 노출될 수 있다. 따라서, 복수의 반도체 발광 소자(150) 각각의 전기적 특성을 검사히는 경우, 상기 노출된 제2 접합층(132)의 일 지점에 프로브(도 9의 1021)이 컨택될 수 있다.
종래에는 복수의 반도체 발광 소자(150) 하측에 스터터링 공정을 이용하여 제2 전극(155)을 형성하여, 복수의 반도체 발광 소자(150)가 독립적으로 분리되어 있어, 복수의 반도체 발광 소자(150) 각각의 제1 전극(154)과 제2 전극(155) 각각에 프로브의 컨택을 통해 전기적 특성이 검사되었다. 하지만, 반도체 발광 소자(150)가 마이크로미터 이하의 사이즈를 가지므로, 디스플레이 패널 1장에 구비되는 수 천 만개의 반도체 발광 소자(150)의 전기적 특성을 독립적으로 검사하는 것은 불가능하다. 설사 반도체 발광 소자(150)의 전기적 특성을 독립적으로 검사한다 하더라도, 검사 시간이 너무 오래 걸려 생산성이 저하되는 문제가 있다.
하지만, 실시예에 따르면, 미리 전사 기판(130)과 동일하거나 유사한 사이즈를 갖는 제2 접합층(132)이 전사 기판(130) 상에 구비되고, 복수의 반도체 발광 소자(150)의 제1 접합층(112)과 전사 기판(130) 상의 제2 접합층(132)이 eutectic bonding으로 접합됨으로써, 복수의 반도체 발광 소자(150) 각각의 제2 전극(155)과 복수의 반도체 발광 소자(150)에 공통으로 연결된 제2 접합층(132)을 통해 복수의 반도체 발광 소자(150) 각각의 전기적 특성이 동시에 수행될 수 있어, 생산성을 획기적으로 높일 수 있다.
아울러, 자가 조립 전에 전기적 특성이 불량이 반도체 발광 소자(150)를 판별하여 해당 반도체 발광 소자(150)를 제거함으로써, 자가 조립 공정과 후공정에 의해 제조된 디스플레이 패널이 불량으로 폐기되는 것을 방지하여 비용을 획기적으로 줄이고 목표 점등 수율을 달성할 수 있다.
한편, 복수의 반도체 발광 소자(150)와 전사 기판(130)은 eutectic bonding을 이용하여 접합될 수 있다. Eutectic bonding은 서로 상이한 금속을 열과 압력을 가해 낮은 온도에서 접합하는 기술일 수 있다.
예컨대, 제1 접합층(112) 및 제2 접합층(132) 각각은 Sn, In, Cu, Au, Ag, Ni, Ti, W, Cr 또는 Pb 중 적어도 하나 또는 이들의 합금을 포함할 수 있다. 예컨대, 제1 접합층(112)/제2 접합층(132)은 Sn/Au, Sn/Cu, Sn/Pb, Au/Si 등이 있다.
이에 따라, 제1 접합층(112) 및 제2 접합층(132)은 Sn, Au, Cu, Pb, Si 등에서 선택될 수 있다. 예컨대, 제1 접합층(112)이 Sn인 경우, 제2 접합층(132)은 Au, Cu, Pb, Si 등일 수 이다.
구체적으로, 복수의 반도체 발광 소자(150)가 기 설정된 간격을 유지한 채, 전사 기판(130) 상에 위치될 수 있다. 이때, 복수의 반도체 발광 소자(150) 각각의 제1 접합층(112)과 전사 기판(130) 상의 제2 접합층(132)이 접할 수 있다. 이후, eutectic bonding을 통해 열과 압력이 가해짐으로써, 제1 접합층(112)과 제2 접합층(132) 사이에 제3 접합층(133)이 형성되고, 이 제3 접합층(133)에 의해 복수의 반도체 발광 소자(150)가 전사 기판(130)에 접합될 수 있다.
제3 접합층(133)은 금속간 화합물(inter-metallic compound)을 포함하는 것으로서, 예컨대 제1 접합층(112)의 재질과 제2 접합층(132)의 재질을 포함할 수 있다. 예컨대, 제3 접합층(133)은 Sn과 Au의 화합물, Sn과 Cu의 화합물, Sn과 Pb의 화합물, Au와 Si의 화합물 등일 수 있다.
제3 접합층(133)은 반도체 발광 소자(150)를 구성하는 제1 접합층(112)의 재질이 포함되므로, 제1 접합층(112)의 사이즈와 동일한 사이즈를 가질 수 있지만, 이에 대해서는 한정하지 않는다.
Eutectic bonding 기술을 사용하여 비교적 낮은 온도, 예컨대 200℃이하의 온도에서 복수의 반도체 발광 소자(150)가 전사 기판(130)에 접합될 수 있다.
통상 고온 열 접합 기술을 통해 500℃ 이상에서 반도체 발광 소자(150)와 전사 기판(130)이 접합되는 경우, 고온으로 인해 반도체 발광 소자(150)를 구성하는 발광부(150a)의 전기적 특성이나 광학적 특성이 저하되거나 제2 전극(155)이나 패시베이션층(157)이 녹거나 열 변형이 발생될 수 있다.
하지만, 실시예에서, eutectic bonding 기술을 이용하여 저온에서 반도체 발광 소자(150)와 전가 기판이 접합되므로, 상술한 문제점이 해결될 수 있다.
도 7에는 편의상 2개의 반도체 발광 소자(150)가 도시되고 있지만, 도 8에 도시한 바와 같이 전사 기판(130) 상에 복수의 반도체 발광 소자(150)가 eutectic bong을 통해 전사 기판(130)에 접합될 수 있다.
일 예로서, 전사 기판(130) 상에 접합된 복수의 반도체 발광 소자(150)는 동일한 컬러 광을 생성하는 반도체 발광 소자(150)일 수 있다.
다른 예로서, 전사 기판(130) 상에 접합된 복수의 반도체 발광 소자(150)는 서로 상이한 컬러 광을 생성하는 반도체 발광 소자(150)일 수 있다. 예컨대, 복수의 반도체 발광 소자(150)는 도 13에 도시된 제1 반도체 발광 소자(150-1), 제2 반도체 발광 소자(150-2) 및 제3 반도체 발광 소자(150-3)을 포함할 수 있다. 예컨대, 제1 반도체 발광 소자(150-1)는 제1 컬러 광, 예컨대 적색 광을 생성하고, 제2 반도체 발광 소자(150-2)는 제2 컬러 광, 예컨대 녹색 광을 생성하며, 제3 반도체 발광 소자(150-3)는 제3 컬러 광, 예컨대 청색 광을 생성할 수 있다.
따라서, 실시예에 따르면, 서로 동일한 컬러 광을 생성하는 복수의 반도체 발광 소자(150)나 서로 상이한 컬러 광을 생성하는 복수의 반도체 발광 소자(150) 각각에 대한 전기적 특성이 한번에 동시에 검사될 수 있어, 생산성이 획기적으로 향상될 수 있다.
도 13에는 제1 반도체 발광 소자(150-1), 제2 반도체 발광 소자(150-2) 및 제3 반도체 발광 소자(150-3) 모두 동일한 형상, 즉 원형을 갖는 것으로 도시되고 있지만, 서로 상이한 형상을 가질 수도 있다. 예컨대, 제1 반도체 발광 소자(150-1)는 원형을 가지고, 제2 반도체 발광 소자(150-2)는 제1 장축을 갖는 제1 타원형을 가지며, 제3 반도체 발광 소자(150-3)는 제1 장축보다 큰 제2 장축을 갖는 제2 타원형을 가질 수 있다.
한편, 도 7에 도시된 전사 기판(130)은 반도체 발광 소자(150)를 제조하는 성장 기판(110)보다 클 수 있다. 예컨대, 전사 기판(130)은 수 천 만개의 반도체 발광 소자(150)가 구비되는 디스플레이 패널의 사이즈와 동일한 사이즈를 가질 수 있다. 이러한 경우, 수 천 만개의 반도체 발광 소자(150)가 전사 기판(130) 상에 접합된 후, 1회의 검사 공정을 통해 수 천 만개의 반도체 발광 소자(150) 각각에 대한 전기적 특성이 동시에 검사될 수 있다.
도 9는 제1 실시예에 따른 불량 검사용 기판의 전기적 특성을 검사하는 모습을 도시한다.
도 9에 도시한 바와 같이, PL 검사 장비(1020)를 이용하여 복수의 반도체 발광 소자(150) 각각에 대한 전기적 특성이 검사될 수 있다.
즉, 도 8에 도시된 불량 검사 기판이 이동되거나 PL 검사 장비(1020)가 이동될 수 있다. 이어서, PL 검사 장비(1020)에 구비된 프로브(1021, 1022, 1023)가 기 설정된 장소에 컨택될 수 있다. 예컨대, 제1 프로브(1021)가 전사 기판(130) 상에 배치된 제2 접합층(132)에 컨택되고, 제2 프로브(1022, 1023)이 각각 복수의 반도체 발광 소자(150) 각각의 제2 전극(155)에 컨택될 수 있다. 예컨대, 제2 프로브(1022, 1023)는 복수로 구성될 수 있다.
제1 프로브(1021)는 전사 기판(130)의 가장 자리에 위치된 제2 접합층(132)의 일 지점에 컨택될 수 있지만, 이에 대해서는 한정하지 않는다.
일 예로서, 전기적 특성으로서 I-V 특성이 검사될 때, 로우 레벨이나 음(-)의 전압이 제1 프로브(1021)로 공급되고, 하이 레벨이나 양(+)의 전압이 제2 프로브(1022, 1023)로 공급될 수 있다.
다른 예로서, 전기적 특성으로서 역방향 전류(reverse current) 특성이 검사될 때, 하이 레벨이나 양(+)의 전압이 제1 프로브(1021)로 공급되고, 로우 레벨이나 음(-)의 전압이 제2 프로브(1022, 1023)로 공급될 수 있다.
전기적 특성 검사를 위해 제1 프로브(1021) 및 제2 프로브(1022, 1023)를 통해 전원이 공급될 때, 해당 전기적 특성을 검출하기 위한 검출 센서(미도시)가 제1 프로브(1021)나 제2 프로브(1022, 1023) 상에 구비될 수 있다. 검출 센서를 통해 I-V 특성이나 역방향 전류 특성이 획득되고, 이 획득된 결과를 바탕으로 복수의 반도체 발광 소자(150) 각각의 전기적 특성에 대한 불량 여부가 판별될 수 있다.
도 10은 도 8에서 전기적 특성 검사 결과에서 불량으로 판정된 반도체 발광 소자를 제거하는 모습을 도시한다.
복수의 반도체 발광 소자(150)가 전사 기판(130)으로부터 분리된 후에는 정상 반도체 발광 소자와 불량 반도체 발광 소자를 구분할 수 없다. 따라서, 복수의 반도체 발광 소자(150)가 전사 기판(130)으로부터 분리되기 전에 해당 불량 반도체 발광 소자만을 제거하여야 한다.
이를 위해, 도 10에 도시된 바와 같이, 파괴 장비(1030)가 사용될 수 있다.
실시예에서, 파괴 장비(1030)는 제1 프로브(1031)과 제2 프로브(1032)를 통해 고전압을 공급할 수 있다. 예컨대, 파괴 장비(1030)에서 공급된 고전압은 반도체 발광 소자(150) 각각의 정격 전압보다 큰 전압을 공급할 수 있다. 해당 고전압은 반도체 발광 소자(150)를 물리적으로 파괴하여 파편이나 입자로 분해할 수 있는 전압일 수 있다.
도 9에 도시된 PL 검사 장비(1020)를 이용한 전기적 특성 검사를 통해 불량 반도체 발광 소자(150)가 판별될 수 있다. 이때, 전사 기판(130) 상에서의 불량 반도체 발광 소자가 위치가 파악될 수 있다. 예컨대, 복수의 반도체 발광 소자(150)가 전사 기판(130)에 접합되기 위해 전사 기판(130) 상에 위치될 때, 시스템적으로 복수의 반도체 발광 소자(150) 각각의 위치가 기록될 수 있다. 이후, PL 검사 장비(1020)를 이용하여 복수의 반도체 발광 소자(150) 각각의 전기적 특성이 검사되는 경우, 미리 기록된 복수의 반도체 발광 소자(150) 각각의 위치 정보와 대응되어 정상 또는 불량 정보가 기록될 수 있다.
파괴 장비(1030)는 이들 정보를 토대로, 불량으로 판별된 반도체 발광 소자의 제2 전극(155)에 제2 프로브(1032)를 컨택시킬 수 있다. 제1 프로브(1031)는 전사 기판(130)의 전 영역 상에 배치된 제2 접합층(132)에 컨택될 수 있다. 예컨대, 파괴 장비(1030)는 제1 프로브(1031)과 제2 프로브(1032)를 통해 고전압을 불량 반도체 발광 소자로 공급할 수 있다.
일 예로서, 제1 프로브(1031)에 로우 레벨의 전압이 공급되고, 제2 프로브(1032)에 하이 레벨의 전압이 공급되고, 로우 레벨의 전압과 하이 레벨의 전압 간의 전위차가 반도체 발광 소자(150)의 정격 전압보다 큰 값을 가질 수 있다. 이러한 경우, 반도체 발광 소자(150)에 정전압이 공급되지만, 이 정전압이 반도체 발광 소자(150)의 정격 전압보다 훨씬 커 반도체 발광 소자(150)가 파괴될 수 있다.
다른 예로서, 제1 프로브(1031)에 하이 레벨의 전압이 공급되고, 제2 프로브(1032)에 로우 레벨의 전압이 공급되고, 로우 레벨의 전압과 하이 레벨의 전압 간의 전위차가 반도체 발광 소자(150)의 정격 전압보다 큰 값을 가질 수 있다. 이러한 경우, 반도체 발광 소자(150)에 역전압이 공급되지만, 이 역전압에 의해 반도체 발광 소자(150)가 절연 파괴와 더불어 물리적 파괴가 발생될 수 있다.
따라서, 파괴 장비(1030)에서 공급된 고전압에 의해 불량 반도체 발광 소자가 파편이나 입자로 분해되고 해당 파편이나 입자가 포집됨으로써, 해당 불량 반도체 발광 소자가 제거될 수 있다.
이후, 정상 반도체 발광 소자가 전사 기판(130)으로부터 분리됨으로써, 정상 반도체 발광 소자와 불량 반도체 발광 소자가 혼합되어 불량 반도체 발광 소자를 제거할 수 없는 문제가 해결될 수 있다.
도 11a 내지 도 11m은 실시예에 따른 반도체 발광 소자를 제조 공정을 설명하는 도면이다.
도 11a에 도시한 바와 같이, 성장 기판(110) 상에 발광부(150a)가 성장될 수 있다. 발광부(150a)는 복수의 반도체층을 포함할 수 있다. 예컨대, MOCVD 장비를 이용하여 복수의 반도체층은 성장 기판(110) 상에 증착될 수 있다.
성장 기판(110)은 복수의 반도체층을 잘 성장시킬 수 있는 재질로서, 예컨대 사파이어 재질이나 GaAs와 같은 반도체 재질 등이 사용될 수 있다. 성장 기판(110)은 내구성, 절연성 또는 강도가 우수한 재질로 이루어질 수 있다.
복수의 반도체층은 3족-5족 반도체 화합물 재질이나 2족-6족 반도체 화합물 재질로 이루어질 수 있다. 복수의 반도체층은 적어도 하나 이상의 제1 도전형 반도체층, 활성층 및 적어도 하나 이상의 제2 도전형 반도체층을 포함할 수 있다. 제1 도전형 반도체층에서 제1 캐리어, 예컨대 전자가 생성되고, 제2 도전형 반도체층에서 제2 캐리어, 예컨대 정공이 생성될 수 있다. 활성층에서 전자와 정공이 재결합되어 활성층의 반도체 화합물 재질에 의해 결정된 파장 대역의 컬러 광이 생성될 수 있다.
도 11b에 도시한 바와 같이, 메사 식각 공정이 수행되어, 복수의 반도체층을 식각함으로써, 서로 분리된 복수의 발광부(150a)가 형성될 수 있다.
예컨대, 복수의 반도체층 상에 제2 전극(155)이 형성되고, 제2 전극(155) 상에 복수의 감광 패턴(미도시)가 형성될 수 있다. 복수의 감광 패턴을 마스크로 하여 메사 식각 공정이 수행됨으로써, 복수의 감광 패턴에 대응하는 복수의 반도체층은 식각되지 않고 남아 서로 분리된 복수의 발광부(150a)가 형성될 수 있다. 복수의 감광 패턴 사이에 해당하는 복수의 반도체층은 제거될 수 있다.
이후, 복수의 발광부(150a) 각각을 둘러싸도록 패시베이션층(157)이 형성될 수 있다. 패시베이션층(157)은 발광부(150a)를 보호하고, 발광부(150a)의 측면에 흐르는 누설 전류를 차단하며, 발광부(150a)의 제1 도전형 반도체층과 제2 도전형 반도체층이 이물질에 의해 전기적으로 쇼트되는 것을 방지할 수 있다. 패시베이션층(157)은 마이크로미터 이하의 사이즈를 갖는 반도체 발광 소자(150)를 고려하여 얇을수록 좋으므로, 무기 재질, 예컨대 SiNx나 SiOx로 얇게 형성될 수 있다.
제2 전극(155) 상에 해당하는 패시베이션층(157)의 일부가 제거되어 개구(158)이 형성될 수 있다.
개구(158)는 제1 전사 기판(120)이 제거된 후 형성될 수도 있다(도 11i).
도 11c에 도시한 바와 같이, 제1 전사 기판(120)이 마련되고, 제1 전사 기판(120) 상에 제1 희생층(121)이 형성될 수 있다. 제1 희생층(121)은 식각 공정에 의해 제거되는 것으로서, 도 11i에 도시한 바와 같이 제1 희생층(121)의 제거로 인해 제1 전사 기판(120)과 다른 부재, 예컨대 반도체 발광 소자(150)가 용이하게 분리될 수 있다. 제1 희생층(121)로는 고분자 재질이나 감광 재질이 사용될 수 있지만, 이에 대해서는 한정하지 않는다.
제1 전사 기판(120)은 복수의 반도체 발광 소자(150)를 임시로 고정하기 위한 임시 기판으로써, 예컨대 사파이어 재질이나 유리 등이 사용될 수 있지만, 이에 대해서는 한정하지 않는다.
제1 전사 기판(120)의 사이즈는 성장 기판(110)의 사이즈와 동일하거나 클 수 있다. 예컨대, 제1 전사 기판(120)의 사이즈가 성장 기판(110)의 사이즈와 동일한 경우, 1장의 성장 기판(110) 상의 복수의 반도체 발광 소자(150)가 그대로 1장의 제1 전사 기판(120)에 접합될 수 있다. 예컨대, 제1 전사 기판(120)의 사이즈가 성장 기판(110)의 사이즈보다 큰 경우, 2개 이상의 성장 기판(110) 각각의 복수의 반도체 발광 소자(150)가 1장의 제1 전사 기판(120)에 접합될 수 있다.
도 11d에 도시한 바와 같이, 도 11b에 도시된 성장 기판(110)과 도 11c에 도시된 제1 전사 기판(120)이 접합될 수 있다.
예컨대, 성장 기판(110) 상의 복수의 반도체 발광 소자(150)와 제1 전사 기판(120) 상의 제1 희생층(121)이 서로 마주보도록 위치된 후, 열과 압력이 가해져 제1 희생층(121)을 매개로 하여 복수의 반도체 발광 소자(150)가 제1 전사 기판(120)에 접합될 수 있다.
도 11e에 도시한 바와 같이, LLO 공정을 이용하여 성장 기판(110)이 제거될 수 있지만, 이에 대해서는 한정하지 않는다.
즉, 레이저가 성장 기판(110)을 투과하여 성장 기판(110)과 발광부(150a) 사이의 계면에 조사되는 경우, 성장 기판(110)과 발광부(150a) 사이의 계면에 인접한 반도체층에서 레이저를 흡수하여 예컨대 반도체층의 재질인 GaN에서 Ga과 N이 분해되며, 이때 N들이 N2 형태로 증발됨으로써 성장 기판(110)이 제거될 수 있다.
도 11f에 도시한 바와 같이, 성장 기판(110)이 제거되어 노출된 발광부(150a)의 하측에 도전층(111) 및 제1 접합층(112)이 형성될 수 있다.
예컨대, 예컨대, 제1 금속막, 제2 금속막 및 감광막이 제1 전사 기판(120) 상에 형성된 후, 감광막이 패턴되어 복수의 반도체 발광 소자(150) 각각에 대응되는 감광 패턴이 형성될 수 있다. 복수의 감광 패턴을 마스크로 하여 식각 공정이 수행되어, 제2 금속막과 제1 금속막이 제거될 수 있다. 이에 따라, 복수의 감광 패턴에 대응되어 식각되지 않은 제2 금속막 및 제1 금속막은 각각 제1 접합층(112) 및 도전층(111)이 될 수 있다.
도 11f와 달리, 제1 전사 기판(120)을 180도 뒤집은 후, 발광부(150a) 상에 도전층(111) 및 제1 접합층(112)이 형성될 수도 있다.
도 11g에 도시한 바와 같이, 제2 전사 기판(130)이 마련되고, 제2 전사 기판(130) 상에 제2 희생층(131)과 제2 접합층(132)이 형성될 수 있다.
제2 전사 기판(130)은 복수의 반도체 발광 소자(150)를 임시로 고정하기 위한 임시 기판일 수 있다. 제2 전사 기판(130)은 제1 전사 기판(120)의 재질과 동일할 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 제2 전사 기판(130)은 사파이어 재질, 유리 등으로 이루어질 수 있다.
제2 희생층(131)의 재질은 도 11c 내지 도 11f에 도시된 제1 희생층(121)의 재질과 상이할 수 있다. 즉, 제1 희생층(121)이 습식 식각이 수행되어 특정 식각액(141)에 의해 제거될 때 제2 희생층(131)은 특정 식각액(141)에 대한 식각 선택도가 없는 재질일 수 있다. 즉, 제2 희생층(131)은 특정 식각액(141)에 의해 제거되지 않는다. 예컨대, 제2 희생층(131)은 무기 재질, Al과 같은 금속, Si 등일 수 있다.
제2 접합층(132)은 도 11f에 도시된 제1 접합층(112)과 eutectic bonding을 통해 접합될 수 있다. 제2 접합층(132)의 재질은 제1 접합층(112)의 재질과 상이할 수 있다. 예컨대, 제1 접합층(112) 및 제2 접합층(132) 각각은 Sn, In, Cu, Au, Ag, Ni, Ti, W, Cr 또는 Pb 중 적어도 하나 또는 이들의 합금을 포함할 수 있다. 예컨대, 제1 접합층(112)/제2 접합층(132)은 Sn/Au, Sn/Cu, Sn/Pb, Au/Si 등이 있다.
제2 전사 기판(130)의 사이즈는 제1 전사 기판(120)의 사이즈와 동일하거나 클 수 있다. 예컨대, 제2 전사 기판(130)의 사이즈가 제1 전사 기판(120)의 사이즈와 동일한 경우, 1장의 제1 전사 기판(120) 상의 복수의 반도체 발광 소자(150)가 그대로 1장의 제2 전사 기판(130)에 접합될 수 있다. 예컨대, 제2 전사 기판(130)의 사이즈가 제1 전사 기판(120)의 사이즈보다 큰 경우, 2개 이상의 제1 전사 기판(120) 각각의 복수의 반도체 발광 소자(150)가 1장의 제2 전사 기판(130)에 접합될 수 있다.
도 11h에 도시한 바와 같이, 도 11f에 도시된 제1 전사 기판(120)과 도 11g에 도시된 제2 전사 기판(130)이 접합될 수 있다.
예컨대, 제1 전사 기판(120) 상의 제1 접합층(112)과 제2 전사 기판(130) 상의 제2 접합층(132)이 서로 마주보도록 위치된 후, eutectic bonding이 수행되어 제1 전사 기판(120)과 제2 전사 기판(130)이 접합될 수 있다. Eutectic bonding에 의해 열과 압력이 가해지면, 제1 접합층(112)과 제2 접합층(132)의 계면에서 제1 접합층(112)의 재질과 제2 접합층(132)의 재질로 이루어진 금속간 화합물을 포함하는 제3 접합층(133)이 형성될 수 있다. 따라서, 제1 접합층(112), 제2 접합층(132) 및 제3 접합층(133)에 의해 제1 전사 기판(120)과 제2 전사 기판(130)이 접합될 수 있다.
도 11i에 도시한 바와 같이, 용기(140) 내에 식각액(141)이 채워질 수 있다. 도 11h에 도시된 부재가 용기(140)에 투입되면, 용기(140) 내의 식각액(141)에 의해 제1 희생층(121)이 제거됨으로써, 제1 전사 기판(120)이 복수의 반도체 발광 소자(150)로부터 분리될 수 있다. 제1 희생층(121)의 제거에 의해 복수의 반도체 발광 소자(150) 각각의 제2 전극(155)이 개구(158)를 통해 외부에 노출될 수 있다. 용기(140)는 챔버, 수조, 컨테이너 등으로 불릴 수도 있다.
제1 희생층(121)이 고분자 재질인 경우, 식각(141)이 솔벤트와 같은 유기 용제로서, 이 유기 용제에 의해 제1 희생층(121)이 용이하게 제거될 수 있다. 제1 전사 기판(120)이 제거됨으로써, 도 7에 도시된 불량 검사용 기판(1000)이 제조될 수 있다.
도 9 및 도 11j에 도시한 바와 같이, 불량 검사용 기판(1000)을 대상으로 전기적 특성이 검사될 수 있다.
정해진 장소, 예컨대 스테이지에 불량 검사용 기판(1000)이 안착될 수 있다. 이후, PL 검사 장비(1020)의 제1 프로브(1021) 및 복수의 제2 프로브(1022, 1023)이 불량 검사용 기판(1000)으로 이동될 수 있다. 이후, 제1 프로브(1021)이 제2 전사 기판(130) 상의 제2 접합층(132)의 가장자리 영역의 일 지점에 컨택될 수 있다. 복수의 제2 프로브(1022, 1023)는 각각 복수의 반도체 발광 소자(150)의 제2 전극(155)에 컨택될 수 있다. 이후, PL 검사 장비(1020)는 제1 프로브(1021) 및 제2 프로브(1022, 1023)를 통해 소정의 전압을 공급함으로써, 복수의 반도체 발광 소자(150) 각각의 전기적 특성이 검사될 수 있다.
복수의 반도체 발광 소자(150) 각각의 전기적 특성의 검사를 통해 정상 반도체 발광 소자(150)와 불량 반도체 발광 소자(150)가 판별될 수 있다.
도 10 및 도 11k에 도시한 바와 같이, 파괴 장비(1030)를 이용하여 제2 전사 기판(130) 상의 복수의 반도체 발광 소자(150) 중 불량 반도체 발광 소자가 제거될 수 있다.
파괴 장비(1030)의 제1 프로브(1031)과 제2 프로브(1032)가 불량 검사용 기판(1000)으로 이동된 후, 제1 프로브(1031)는 제2 전사 기판(130) 상의 제2 접합층(132)의 가장자리 영역의 일 지점에 컨택되고, 제2 프로브(1032)는 불량 반도체 발광 소자의 제2 전극(155)에 컨택될 수 있다. 이후, 파괴 장비(1030)의 제1 프로브(1031) 및 제2 프로브(1032)를 통해 고전압이 불량 반도체 발광 소자로 공급될 수 있다. 해당 고전압에 의해 불량 반도체 발광 소자가 물리적으로 파되되어 파편이나 입자로 분해되고, 해당 파편이나 입자가 포집됨으로써, 불량 반도체 발광 소자가 제2 전사 기판(130) 상에서 제거될 수 있다.
도면에는 제2 프로브(1032)가 한 개인 것으로 도시되고 있지만, 복수개로 구성되어 동시에 복수의 불량 반도체 발광 소자 각각의 제2 전극(155)에 컨택됨으로써, 복수의 불량 반도체 발광 소자가 동시에 제거될 수도 있다.
도 11l에 도시한 바와 같이, 식각 공정이 수행되어 복수의 반도체 발광 소자(150) 사이에 해당하는 제2 접합층(132)과 제2 희생층(131)이 제거됨으로써, 제2 접합층(132)과 제2 희생층(131)이 서로 분리될 수 있다. 부분적으로 제2 접합층(132)이 제거되어 제2 희생층(131)이 외부에 노출되고 제2 희생층(131) 또한 서로 분리됨으로써, 식각 공정시 제2 희생층(131)이 보다 쉽게 제거될 수 있다.
한편, 제2 접합층(132)은 큰 사이즈를 갖도록 식각 공정이 수행될 수 있다. 즉, 복수의 반도체 발광 소자(150) 사이에 해당하는 제2 접합층(132)에서 면적이 최소화될 수 있다.
서로 분리된 제2 접합층(132) 각각은 복수의 반도체 발광 소자(150) 각각의 제1 전극(154)의 일부를 구성할 수 있다. 복수의 반도체 발광 소자(150) 각각에서 제1 전극(154)의 일부인 제2 접합층(132)은 금속으로 이루어질 수 있다. 따라서, 제2 접합층(132)의 사이즈가 클수록, 조가 조립시 반도체 발광 소자(150)와 기판(도 14의 310) 상의 제1 조립 배선(321)과 제2 조립 배선(322) 간의 DEP force가 형성되는 면적이 확장되어 반도체 발광 소자(150)가 보다 쉽고 강하게 조립 홀(340H)에 조립되어 조립율이 향상될 수 있다.
보다 상세한 것은 나중에 도 12를 참조하여 설명하기로 한다.
도 11m에 도시한 바와 같이, 용기(143) 내에 식각액(144)이 채워질 수 있다. 도 11l에 도시된 부재가 용기(143)에 투입되면, 용기(143) 내의 식각액(144)에 의해 제2 희생층(131)이 제거됨으로써, 제2 전사 기판(130)이 복수의 반도체 발광 소자(150)의 제2 접합층(132)으로부터 분리될 수 있다. 제2 희생층(131)의 제거에 의해 복수의 반도체 발광 소자(150) 각각의 제2 접합층(132)이 외부에 노출될 수 있다. 용기(143)는 챔버, 수조, 컨테이너 등으로 불릴 수도 있다.
용기(143) 내에서 제2 전사 기판(130)을 포집한 후, 식각액(144) 속의 복수의 정상 반도체 발광 소자가 인출되어 건조될 수 있다.
이들 복수의 정상 반도체 발광 소자가 자가 조립과 후공정을 통해 디스플레이 패널에 장착될 수 있고, 이는 나중에 도 13 및 도 14를 참조하여 설명한다.
도 12는 제1 실시예에 따른 반도체 발광 소자를 도시한 단면도이다.
도 12를 참조하면, 제1 실시예에 따른 반도체 발광 소자(150)는 발광부(150a), 제1 전극(154), 제2 전극(155) 및 패시베이션층(157)을 포함할 수 있다.
제1 실시예예 따른 반도체 발광 소자(150)는 도 11a 내지 도 11m에 도시된 일련의 공정을 통해 제조된 정상 반도체 발광 소자일 수 있다. 여기서, 정상 반도체 발광 소자란 일련의 공정 중에 도 11j에 도시된 PL 검사 장비(1020)를 이용하여 전기적 특성 검사가 수행되어 기 설정된 규격에 부합하여 정상으로 판별된 반도체 발광 소자를 말한다.
앞서 기술한 바와 같이, 발광부(150a)는 복수의 반도체층을 포함하는 것으로서, 특정 컬러 광을 생성할 수 있다.
제2 전극(155)은 투명 전극층(155-1)으로서, 발광부(150a)에서 생성된 광이 제2 전극(155)을 투과하여 전방으로 출사될 수 있다.
한편, 제1 전극(154)은 복수의 층을 포함할 수 있다. 제1 전극(154)은 도전층(111)과 접합층(112, 133, 132)을 포함할 수 있다. 예컨대, 도전층(111)은 발광부(150a) 아래에 배치되고, 접합층(112, 133, 132)은 도전층(111) 아래에 배치될 수 있다.
실시예에서, 접합층(112, 133, 132)를 구성하는 복수의 층 중 일부 층(132)은 발광부(150a)의 직경(D1)보다 큰 직경(D2)을 가질 수 있다.
구체적으로, 접합층은 제1 접합층(112), 제2 접합층(132) 및 제3 접합층(133)을 포함할 수 있다.
제1 접합층(112)은 발광부(150a) 아래에 배치되고, 제2 접합층(132)은 제1 접합층(112) 아래에 배치되며, 제3 접합층(133)은 제1 접합층(112)과 제2 접합층(132) 사이에 배치될 수 있다.
제1 접합층(112)과 제2 접합층(132)은 접합성이 우수한 재질로 이루어지는 것으로서, 서로 상이하 재질을 포함할 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 제1 접합층(112) 및 제2 접합층(132) 각각은 Sn, In, Cu, Au, Ag, Ni, Ti, W, Cr 또는 Pb 중 적어도 하나 또는 이들의 합금을 포함할 수 있다. 예컨대, 제1 접합층(112)/제2 접합층(132)은 Sn/Au, Sn/Cu, Sn/Pb, Au/Si 등이 있다.
제3 접합층(133)은 제1 접합층(112)과 제2 접합층(132)의 계면에서 제1 접합층(112)의 재질과 제2 접합층(132)의 재질로 이루어진 금속간 화합물을 포함할 수 있다. 즉, eutectic bonding이 수행되는 경우, 제1 접합층(112)과 제2 접합층(132)의 경계에서 제1 접합층(112)의 재질과 제2 접합층(132)의 재질이 균일하게 분포하는 금속간 화합물을 포함하는 제3 접합층(133)이 형성될 수 있다.
예컨대, 제2 접합층(132)은 발광부(150a)의 직경(D1)보다 큰 직경(D2)을 가질 수 있다. 예컨대, 제2 접합층(132)은 제1 접합층(112) 또는 제3 접합층(133) 중 적어도 하나의 층의 직경(D3)보다 큰 직경(D2)을 가질 수 있다. 제1 접합층(112)과 제3 접합층(133)은 동일한 직경(D3)을 가질 수 있다.
제2 접합층(132)은 발광부(150a)의 측부로부터 외측 방향으로 돌출된 돌출부(132a)를 포함할 수 있다. 돌출부(132a)는 제1 접합층(112) 또는 제3 접합층(133) 중 적어도 하나의 층의 측부로부터 외측 방향으로 돌출될 수 있다. 제2 접합층(132)은 발광부(150a)와 수직으로 중첩되는 제1 영역과 발광부(150a)와 수직으로 중첩되지 않는 제2 영역을 가질 수 있다. 제2 영역은 제1 영역을 둘러쌀 수 있다. 제2 영역은 돌출부(132a)일 수 있다.
실시예에 따르면, 제2 접합층(132)의 사이즈가 확장됨으로써, 도 14에 도시한 바와 같이, 자가조립시 DEP force가 기판 상의 조립 홀에 형성될 때 조립 홀 내에서 제2 접합층(132)의 사이즈만큼 DEP force에 의해 반도체 발광 소자(150)가 조립 홀 내에 고정될 수 있다. 따라서, 제2 접합층(132)의 사이즈가 확장됨으로써, 반도체 발광 소자(150)가 조립 홀 내에 조립되어 고정되는 경우, 다시 조립 홀 밖으로 이탈되지 않으므로 조립율이 향상될 수 있다.
또한, 실시예에 따르면, 도 14에 도시한 바와 같이, 연결 전극에 의해 반도체 발광 소자(150)의 측부가 전기적으로 연결될 때, 연결 전극이 보다 더 확장된 제2 접합층(132)의 상면 및 측면에 연결됨으로써, 전기적 연결이 용이할 수 있다. 아울러, 연결 전극과 반도체 발광 소자(150)의 측부 간의 접촉 면적이 증가되어 전류 흐름이 원활하여 휘도가 향상될 수 있다.
도 13은 제1 실시예에 따른 반도체 발광 소자를 포함하는 디스플레이 장치를 도시한 평면도이다. 도 14는 도 12의 실시예에 따른 디스플레이 장치에서 제1 서브 화소의 C1-C2라인을 따라 절단한 단면도이다.
도 13 및 도 14를 참조하면, 실시예에 따른 디스플레이 장치(300)는 기판(310), 복수의 제1 조립 배선(321), 복수의 제2 조립 배선(322), 격벽(340), 복수의 반도체 발광 소자(150-1, 150-2, 150-3) 및 복수의 연결 전극(370)을 포함할 수 있다.
기판(310) 상에 복수의 서브 화소(PX1, PX2, PX3)가 배열될 수 있다.
복수의 서브 화소는 제1 방향(X)을 따라 배열된 복수의 제1 서브 화소(PX1)를 포함할 수 있다. 복수의 제1 서브 화소(PX1)는 각각 동일한 컬러 광, 즉 제1 컬러 광을 발광할 수 있다.
예컨대, 복수의 서브 화소는 복수의 제1 서브 화소(PX1) 각각에서 제2 방향(Y)을 따라 인접하고 제1 방향(X)을 따라 배열된 복수의 제2 서브 화소(PX2)를 포함할 수 있다. 복수의 제2 서브 화소(PX2)는 각각 동일한 컬러 광, 즉 제2 컬러 광을 발광할 수 있다.
예컨대, 복수의 서브 화소는 복수의 제2 서브 화소(PX2) 각각에서 제2 방향(Y)을 따라 인접하고 제1 방향(X)을 따라 배열된 복수의 제3 서브 화소(PX3)를 포함할 수 있다. 복수의 제3 서브 화소(PX3)는 동일한 컬러 광, 즉 제3 컬러 광을 발광할 수 있다.
제1 컬러 광은 적색 광이고, 제2 컬러 광은 녹색 광이며, 제3 컬러 광은 청색 광일 수 있지만, 이에 대해서는 한정하지 않는다. 제2 방향(Y)을 따라 배열된 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)는 풀러 컬러 영상을 표시할 수 있는 단위 화소를 구성할 수 있다. 따라서, 기판(310) 상에 복수의 단위 화소가 배열됨으로써, 대면적의 영상이 디스플레이될 수 있다.
도 14에 도시한 바와 같이, 제1 서브 화소(PX1)는 제1 조립 배선(321), 제2 조립 배선(322), 조립 홀(340H), 제1 반도체 발광 소자(150-1), 연결 전극(370) 및 전극 배선(362)을 포함할 수 있다. 도시되지 않았지만, 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 또한 제1 서브 화소(PX1)의 구성 요소들을 그대로 포함할 수 있다.
도시되지 않았지만, 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 또한 도 14에 도시된 구성 요소들을 포함할 수 있다. 다만, 제2 서브 화소(PX2)에는 제2 반도체 발광 소자(150-2)가 배치되고, 제3 서브 화소(PX3)에는 제3 반도체 발광 소자(150-3)가 배치될 수 있다.
기판(310)은 그 기판(310) 상에 배치되는 구성 요소들을 지지하는 지지 부재이거나 구성 요소들을 보호하는 보호 부재일 수 있다. 기판(310)은 앞서 기술한 바 있으므로, 생략한다.
제1 및 제2 조립 배선(321, 322)는 기판(310) 상에 배치될 수 있다. 즉, 복수의 서브 화소(PX1, PX2, PX3)는 각각 제1 조립 배선(321) 및 제2 조립 배선(322)을 포함할 수 있다. 제1 및 제2 조립 배선(321, 322)은 자가 조립 방식에서 반도체 발광 소자(150-1)를 조립 홀(340H)에 조립하는 역할을 할 수 있다. 즉, 자가 조립시 제1 및 제2 조립 배선(321, 322)에 공급된 전압에 의해 전기장이 제1 조립 배선(321) 및 제2 조립 배선(322) 사이에 생성되고, 이 전기장에 의해 형성된 유전영동힘에 의해 조립 장치(도 10의 1100)에 의해 이동 중인 반도체 발광 소자(150-1)가 조립 홀(340H)에 조립될 수 있다.
복수의 서브 화소(PX1, PX2, PX3) 각각의 동일한 조립 배선은 일체로 형성될 수 있다. 예컨대, 제1 서브 화소(PX1)의 제2 조립 배선(322)는 제2 서브 화소(PX2)의 제2 조립 배선(322)과 일체로 형성될 수 있다. 예컨대, 제2 서브 화소(PX2)의 제1 조립 배선(321)은 제3 서브 화소(PX3)의 제1 조립 배선(321)과 일체로 형성될 수 있다.
제1 조립 배선(321)과 제2 조립 배선(322)은 동일 층에 배치될 수 있다. 즉, 제1 조립 배선(321) 및 제2 조립 배선(322)은 기판(310)가 제1 절연층(320) 사이에 배치될 수 있다. 이러한 경우, 제1 조립 배선(321) 및 제2 조립 배선(322)은 전기적인 쇼트를 방지하기 위해 서로 이격되어 배치될 수 있다.
도면에는 제1 조립 배선(321) 및 제2 조립 배선(322)가 동일 층에 배치되는 것으로 도시되고 있지만, 서로 상이한 층에 배치될 수도 있다.
예컨대, 제1 조립 배선(321)은 제1 절연층(320) 아래에 배치되고, 제2 조립 배선(322)은 제1 절연층(320) 상에 배치될 수 있다. 이러한 경우, 제2 조립 배선(322)의 상면은 외부, 즉 조립 홀(340H)에 노출될 수 있다. 예컨대, 제2 조립 배선(322)은 조립 홀(340H)의 바닥부의 일부를 구성할 수 있다. 반도체 발광 소자(150-1)이 조립 홀(340H)에 조립되는 경우, 반도체 발광 소자(150-1)의 하측이 조립 홀(340H)에서 제2 조립 배선(322)의 상면과 접촉될 수 있다.
다시 도 12를 참조하면, 제1 절연층(320)은 제1 조립 배선(321) 및 제2 조립 배선(322) 상에 배치될 수 있다. 예컨대, 제1 절연층(320)은 이물질에 의해 제1 조립 배선(321)과 제2 조립 배선(322)가 전기적으로 쇼트되지 않도록 할 수 있다. 예컨대, 제1 절연층(320)은 유전율을 갖는 물질로 이루어져, 유전영동힘의 형성에 기여할 수 있다. 예컨대, 제1 절연층(320)은 무기 물질이나 유기 물질로 이루어질 수 있다. 예컨대, 제1 절연층(320)은 유전영동힘과 관련된 유전율을 갖는 물질로 이루어질 수 있다.
격벽(340)은 기판(310) 상에 배치되고 조립 홀(340H)을 가질 수 있다. 복수의 서브 화소(PX1, PX2, PX3)는 각각 적어도 하나 이상의 조립 홀(340H)를 포함할 수 있다. 격벽(340)은 제1 조립 배선(321) 및 제2 조립 배선(322) 상에 배치될 수 있다. 예컨대, 조립 홀(340H)은 제1 조립 배선(321) 및 제2 조립 배선(322) 상에 구비될 수 있다. 격벽(340)은 반도체 발광 소자(150-1)의 두께를 고려하여 그 두께가 결정될 수 있다. 예컨대, 격벽(340)의 두께는 반도체 발광 소자(150-1)의 두께보다 작을 수 있다. 따라서, 반도체 발광 소자(150-1)의 상측은 격벽(340)의 상면보다 더 높게 위치될 수 있다. 즉, 반도체 발광 소자(150-1)의 상측은 격벽(340)의 상면으로부터 상부 방향으로 돌출될 수 있다.
복수의 서브 화소(PX1, PX2, PX3) 각각에서 제1 조립 배선(321)과 제2 조립 배선(322) 사이에 형성된 유전영동힘에 의해 복수의 반도체 발광 소자(150-1, 150-2, 150-3) 각각이 조립 홀(340H)에 조립될 수 있다. 예컨대, 조립 홀(340H)에 하나의 반도체 발광 소자가 조립될 수 있다.
조립 홀(340H)의 형성을 위한 공차 마진과 조립 홀(340H) 내에 반도체 발광 소자(150-1, 150-2, 150-3)가 용이하게 조립되도록 하기 위한 마진 등을 고려하여 조립 홀(340H)의 사이즈가 결정될 수 있다. 예컨대, 조립 홀(340H)의 사이즈는 반도체 발광 소자(150-1, 150-2, 150-3)의 사이즈보다 클 수 있다. 예컨대, 반도체 발광 소자(150-1, 150-2, 150-3)가 조립 홀(340H)의 중심에 조립되었을 때 반도체 발광 소자(150-1, 150-2, 150-3)의 외 측면과 조립 홀(340H)의 내 측면 사이의 거리는 2㎛ 이하일 수 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 조립 홀(340H)은 반도체 발광 소자(150-1, 150-2, 150-3)의 형상에 대응하는 형상을 가질 수 있다. 예컨대, 반도체 발광 소자(150-1, 150-2, 150-3)가 원형인 경우, 조립 홀(340H) 또한 원형일 수 있다. 예컨대, 반도체 발광 소자(150-1, 150-2, 150-3)가 직사각형인 경우, 조립 홀(340H) 또한 직사각형일 수 있다.
일 예로서, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각에서의 조립 홀(340H)이 동일한 형상, 즉 원형을 가질 수 있다. 이러한 경우, 제1 서브 화소(PX1)에 배치되는 제1 반도체 발광 소자(150-1), 제2 서브 화소(PX2)에 배치되는 제2 반도체 발광 소자(150-2) 및 제3 서브 화소(PX3)에 배치되는 제3 반도체 발광 소자(150-3)는 조립 홀(340H)에 대응하는 형상, 즉 원형을 가질 수 있다.
이와 같이, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각에서의 조립 홀(340H)이 동일한 형상을 갖는 경우, 제1 반도체 발광 소자(150-1), 제2 반도체 발광 소자(150-2) 및 제3 반도체 발광 소자(150-3) 각각이 순차적으로 대응하는 서브 화소(PX1, PX2, PX3) 각각의 조립 홀(340H)에 조립될 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 제1 반도체 발광 소자(150-1)가 기판(310)의 제1 서브 화소(PX1)의 조립 홀(340H)에 조립되고, 제2 반도체 발광 소자(150-2)가 기판(310)의 제2 서브 화소(PX2)의 조립 홀(340H)에 조립되며, 제3 반도체 발광 소자(150-3)가 기판(310)의 제3 서브 화소(PX3)의 조립 홀(340H)에 조립될 수 있다. 이러한 경우, 제1 반도체 발광 소자(150-1), 제2 반도체 발광 소자(150-2) 및 제3 반도체 발광 소자(150-3) 각각의 형상은 동일할 수 있지만, 이에 대해서는 한정하지 않는다. 조립 홀(340H) 각각은 제1 반도체 발광 소자(150-1), 제2 반도체 발광 소자(150-2) 및 제3 반도체 발광 소자(150-3) 각각의 형상에 대응하는 형상을 가지되, 제1 반도체 발광 소자(150-1), 제2 반도체 발광 소자(150-2) 및 제3 반도체 발광 소자(150-3) 각각의 사이즈보다 큰 사이즈를 가질 수 있다.
다른 예로서, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각에서의 조립 홀(340H)이 상이한 형상을 가질 수 있다. 예컨대, 제1 서브 화소(PX1)에서의 조립 홀(340H)은 원형을 가지고, 제2 서브 화소(PX2)에서의 조립 홀(340H)은 제1 단축과 제1 장축을 갖는 제1 타원형을 가지며, 제3 서브 화소(PX3)에서의 조립 홀(340H)은 제1 단축보다 작은 제2 단축과 제1 장축보다 큰 제2 장축을 갖는 제2 타원형을 가질 수 있다. 이러한 경우, 제1 반도체 발광 소자(150-1)는 제1 서브 화소(PX1)의 조립 홀(340H)에 대응하는 형상, 즉 원형을 가지고, 제2 반도체 발광 소자(150-2)는 제2 서브 화소(PX2)의 조립 홀(340H)에 대응하는 형상, 즉 제1 타원형을 가지며, 제3 반도체 발광 소자(150-3)는 제3 서브 화소(PX3)의 조립 홀(340H)에 대응하는 형상, 즉 제2 타원형을 가질 수 있다.
이와 같이 서로 상이한 형상을 갖는 조립 홀(340H)들과 그 조립 홀(340H)들 각각에 대응하는 형상을 갖는 제1 내지 제3 반도체 발광 소자(150-1, 150-2, 150-3)에 의해, 제1 내지 제3 반도체 발광 소자(150-1, 150-2, 150-3)가 자가 조립시 동시에 해당 조립 홀(340H)에 조립될 수 있다. 즉, 자가 조립을 위해 유체(1200) 내에 제1 반도체 발광 소자(150-1), 제2 반도체 발광 소자(150-2) 및 제3 반도체 발광 소자(150-3)가 혼합되더라도, 기판 상의 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각의 조립 홀(340H)에 대응하는 반도체 소자가 조립될 수 있다. 즉, 제1 서브 화소(PX1)의 조립 홀(340H)에는 그 조립 홀(340H)의 형상에 대응하는 형상을 갖는 제1 반도체 발광 소자(150-1)가 조립될 수 있다. 제2 서브 화소(PX2)의 조립 홀(340H)에는 그 조립 홀(340H)의 형상에 대응하는 형상을 갖는 제2 반도체 발광 소자(150-2)가 조립될 수 있다. 제3 서브 화소(PX3)의 조립 홀(340H)에는 그 조립 홀(340H)의 형상에 대응하는 형상을 갖는 제3 반도체 발광 소자(150-3)가 조립될 수 있다. 따라서, 서로 상이한 형상을 갖는 제1 반도체 발광 소자(150-1), 제2 반도체 발광 소자(150-2) 및 제3 반도체 발광 소자(150-3) 각각이 자신의 형상에 대응하는 조립 홀(340H)에 조립되므로, 조립 불량을 방지할 수 있다.
한편, 복수의 반도체 발광 소자는 제1 컬러 광을 발광하는 제1 반도체 발광 소자(150-1), 제2 컬러 광을 발광하는 제2 반도체 발광 소자(150-2) 및 제3 컬러 광을 발광하는 제3 반도체 발광 소자(150-3)를 포함할 수 있다. 예컨대, 제1 방향을 따라 배열된 복수의 제1 서브 화소(PX1) 각각에 적어도 하나 이상의 제1 반도체 발광 소자(150-1)가 배치될 수 있다. 예컨대, 제1 방향을 따라 배열된 복수의 제2 서브 화소(PX2) 각각에 적어도 하나 이상의 제2 반도체 발광 소자(150-2)가 배치될 수 있다. 예컨대, 제1 방향을 따라 배열된 복수의 제3 서브 화소(PX3) 각각에 적어도 하나 이상의 제3 반도체 발광 소자(150-3)가 배치될 수 있다.
한편, 연결 전극(370)이 조립 홀(350H)에 배치될 수 있다. 예컨대, 연결 전극(370)은 조립 홀(370H) 내에서 반도체 발광 소자(10-1, 150-2, 150-3) 둘레에 배치될 수 있다.
연결 전극(370)의 두께는 격벽(340)의 두께보다 작을 수 있지만, 이에 대해서는 한정하지 않는다.
연결 전극(370)은 제1 서브 화소(PX1)의 제1 반도체 발광 소자(150-1)의 제1 전극(154)에 연결될 수 있다.
앞서 기술한 바와 같이, 제1 전극(154)은 접합층(112, 132, 133)을 포함하는데, 접합층(112, 132, 133) 중 일부 층(132)은 발광부(150a)의 직경(D1)보다 큰 직경(D2)을 가질 수 있다. 즉, 접합층은 제1 접합층(112), 제2 접합층(132) 및 제3 접합층(133)을 포함하는데, 이 중에서 제2 접합층(132)은 발광부(150a)의 직경(D1)보다 큰 직경(D2)을 가질 수 있다.
연결 전극(370)은 제1 전극(154)의 일부인 도전층(111)에 연결될 수 있다. 연결 전극(370)은 접합층(112, 132, 133)에 연결될 수 있다. 특히, 연결 전극(370)은 제2 접합층(132)의 외주면을 따라 제2 접합층(132)의 측면 및 상면에 연결될 수 있다.
실시예에 따르면, 연결 전극(370)이 도전층(111), 제1 접합층(112), 제2 접합층(132) 및 제3 접합층(133)에 연결되어 연결 전극(370)과 제1 전극(154) 간의 연결 면적이 증가되어 전류 흐름을 향상시켜 휘도가 증가될 수 있다.
실시예에 따르면, 연결 전극(370)이 도전층(111), 제1 접합층(112), 제2 접합층(132) 및 제3 접합층(133)에 접촉되어 연결 전극(370)과 제1 전극(154) 간의 접촉 면적이 증가되어 제1 반도체 발광 소자(150-1)의 고정성이 강화되어 제품 신뢰성이 제고될 수 있다.
특히, 제2 접합층(132)의 사이즈가 확장됨으로써, 연결 전극(370)과의 연결 면적이 증가되어 휘도가 더욱 더 증가되고 연결 전극(370)과의 접촉 면적이 증가되어 제1 반도체 발광 소자(150-1)의 고정성이 더욱 강화될 수 있다.
실시예에 따르면, 제2 접합층(132)의 사이즈가 확장됨으로써, 제1 반도체 발광 소자(150-1)를 기판(310) 상의 조립 홀(340H)에 조립하기 위해 자가 조립이 수행되어 DEP force가 기판(310) 상의 조립 홀(340H)에 형성될 수 있다. 이때 조립 홀(340H) 내에서 제2 접합층(132)의 사이즈만큼 DEP force에 의해 제1 반도체 발광 소자(150-1)가 조립 홀(340H) 내에 고정될 수 있다. 따라서, 제2 접합층(132)의 사이즈가 확장됨으로써, 제1 반도체 발광 소자(150-1)가 조립 홀(340H) 내에 조립되어 고정되는 경우, 다시 조립 홀(340H) 밖으로 이탈되지 않으므로 조립율이 향상될 수 있다.
도시되지 않았지만, 연결 전극(370)은 제2 서브 화소(PX2)의 제2 반도체 발광 소자(150-2)나 제3 서브 화소(PX3)의 제3 반도체 발광 소자(150-3)에도 연결될 수 있다. 제2 반도체 발광 소자(150-2)나 제3 반도체 발광 소자(150-3)은 형상을 제외하고 제1 반도체 발광 소자(150-1)의 구조와 동일할 수 있다.
또한, 연결 전극(370)이 조립 홀(340H) 내에서 반도체 발광 소자(150-1, 150-2, 150-3)의 둘레를 따라 배치됨으로써, 연결 전극(370)에 의해 격벽(340)과 반도체 발광 소자(150-1, 150-2, 150-3)가 단단히 고정되어, 고정성이 강화될 수 있다.
한편, 제2 절연층(350)은 격벽(340) 상에 배치되어, 반도체 발광 소자(150-1)를 보호할 수 있다. 제2 절연층(350)은 반도체 주변의 조립 홀(340H)에 배치되어, 반도체 발광 소자(150-1)를 단단하게 고정시킬 수 있다. 또한, 제2 절연층(350)은 반도체 발광 소자(150-1) 상에 배치되어, 반도체 발광 소자(150-1)를 외부의 충격으로부터 보호하고, 이물질에 의해 오염되는 것을 방지할 수 있다.
제2 절연층(350)은 이후 공정에서 형성되는 레이어(layer)가 일정한 두께로 형성될 수 있도록 하는 평탄화층으로서의 역할을 할 수 있다. 이에 따라, 제2 절연층(350)의 상면은 평평한 면을 가질 수 있다. 제2 절연층(350)은 유기 물질 또는 무기 물질로 형성될 수 있다. 이에 따라, 전극 배선(362)이 평평한 면을 갖는 제2 절연층(350)의 상면 상에 단선 없이 용이하게 형성될 수 있다.
복수의 전극 배선(362)는 복수의 반도체 발광 소자(150-1, 150-2, 150-3) 각각의 상측 상에 배치될 수 있다. 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 전극 배선(362)을 포함할 수 있다.
예컨대, 전극 배선(362)은 제1 서브 화소(PX1)에 배치된 제1 반도체 발광 소자(150-1)의 상측에 배치될 수 있다. 전극 배선(362)은 컨택홀(350H2)을 통해 제1 반도체 발광 소자(150-1)의 제2 측에 연결될 수 있다. 예컨대, 제 전극 배선(362)은 제2 서브 화소(PX2)에 배치된 제2 반도체 발광 소자(150-2)의 상측에 배치될 수 있다. 전극 배선(362)은 컨택홀(350H2)을 통해 제2 반도체 발광 소자(150-2)의 제2 측에 연결될 수 있다. 예컨대, 전극 배선(362)은 제3 서브 화소(PX3)에 배치된 제3 반도체 발광 소자(150-3)의 상측에 배치될 수 있다. 전극 배선(362)은 컨택홀(350H2)을 통해 제3 반도체 발광 소자(150-3)의 제2 측에 연결될 수 있다.
전극 배선(362)은 제2 절연층(350) 상에 배치될 수 있다. 예컨대, 전극 배선(362)은 광이 투과될 수 있는 투명한 도전성 재질로 이루어질 수 있다. 예컨대, 전극 배선(362)은 ITO, IZO 등을 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
한편, 제1 조립 배선(321) 및/또는 제2 조립 배선(322)은 제1 전극 배선으로 사용되고, 전극 배선(362)은 제2 전극 배선이 될 수 있다. 따라서, 제1 조립 배선(321) 및/또는 제2 조립 배선(322)과 전극 배선(362) 사이에 인가된 전압에 의해 제1 반도체 발광 소자(150-1)가 제1 컬러 광, 예컨대 적색 광을 발광할 수 있다.
한편, 실시예에 따른 디스플레이 장치(300)는 복수의 신호 라인(SL1, SL2, SL3, SL4)을 포함할 수 있다. 복수의 신호는 제1 신호 라인(SL1), 제2 신호 라인(SL2), 제3 신호 라인(SL3) 및 제4 신호 라인(SL4)을 포함할 수 있다. 복수의 신호 라인(SL1, SL2, SL3, SL4)은 동일 층에 배치될 수 있다.
복수의 신호 라인(SL1, SL2, SL3, SL4)은 전극 배선(362)과 상이한 층에 배치될 수 있다. 이에 따라, 복수의 신호 라인(SL1, SL2, SL3, SL4)과 전극 배선(362)은 복수의 컨택홀(351H1, 351H2, 351H3)을 통해 전기적으로 연결될 수 있다. 예컨대, 제1 신호 라인(SL1)과 전극 배선(362)은 제1 컨택홀(351H1)을 통해 전기적으로 연결될 수 있다. 예컨대, 제2 신호 라인(SL2)과 전극 배선(362)은 제2 컨택홀(351H2)을 통해 전기적으로 연결될 수 있다. 예컨대, 제3 신호 라인(SL3)과 전극 배선(362)은 제3 컨택홀(351H3)을 통해 전기적으로 연결될 수 있다. 예컨대, 제4 신호 라인(SL4)과 제1 조립 배선(321) 및/또는 제2 조립 배선(322)은 컨택홀(352)을 통해 전기적으로 연결될 수 있다.
복수의 신호 라인(SL1, SL2, SL3, SL4)은 제1 조립 배선(321) 및 제2 조립 배선(322)과 상이한 층에 배치될 수 있다.
한편, 제1 신호 라인(SL1)은 복수의 제1 서브 화소(PX1)에 전기적으로 연결될 수 있다. 예컨대, 제1 신호 라인(SL1)은 복수의 제1 서브 화소(PX1) 각각의 전극 배선(362)을 통해 제1 반도체 발광 소자(150-1)의 제2 전극(155)에 전기적으로 연결될 수 있다.
제2 신호 라인(SL2)은 복수의 제2 서브 화소(PX2)에 전기적으로 연결될 수 있다. 예컨대, 제2 신호 라인(SL2)은 복수의 제2 서브 화소(PX2) 각각의 전극 배선(362)을 통해 제2 반도체 발광 소자(150-2)의 제2 전극(155)에 전기적으로 연결될 수 있다.
제3 신호 라인(SL3)은 복수의 제3 서브 화소(PX3)에 전기적으로 연결될 수 있다. 예컨대, 제3 신호 라인(SL3)은 복수의 제3 서브 화소(PX3) 각각의 전극 배선(362)을 통해 제3 반도체 발광 소자(150-3)의 제2 전극(155)에 전기적으로 연결될 수 있다.
제4 신호 라인(SL4)은 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)에 공통으로 연결될 수 있다. 예컨대, 제4 신호 라인(SL4)은 제1 서브 화소(PX1)의 제1 조립 배선(321) 및/또는 제2 조립 배선(322)을 통해 제1 반도체 발광 소자(150-1)의 제1 전극(154)에 전기적으로 연결될 수 있다. 예컨대, 제4 신호 라인(SL4)은 제2 서브 화소(PX2)의 제1 조립 배선(321) 및/또는 제2 조립 배선(322)을 통해 제2 반도체 발광 소자(150-2)의 제1 전극(154)에 전기적으로 연결될 수 있다. 예컨대, 제4 신호 라인(SL4)은 제3 서브 화소(PX3)의 제1 조립 배선(321) 및/또는 제2 조립 배선(322)을 통해 제3 반도체 발광 소자(150-3)의 제1 전극(154)에 전기적으로 연결될 수 있다.
예컨대, 제1 신호 라인(SL1), 제2 신호 라인(SL2) 및 제3 신호 라인(SL3) 각각은 양(+)의 전압이 공급될 수 있다. 예컨대, 제4 신호 라인(SL4)은 그라운드 접지되거나 음(-)의 전압이 공급될 수 있다. 제1 신호 라인(SL1), 제2 신호 라인(SL2) 및 제3 신호 라인(SL3) 각각으로 공급되는 양(+)의 전압은 동일할 수 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 제1 서브 화소(PX1)에 연결된 제1 신호 라인(SL1)은 도 7에 도시된 고전위 전압 라인(VDDL)일 수 있다. 예컨대, 제2 서브 화소(PX2)에 연결된 제2 신호 라인(SL2) 및 제3 서브 화소(PX3)에 연결된 제3 신호 라인(SL3) 또한 고전위 신호 라인(VDDL)으로서, 고전위 전압(도 6의 VDD)가 공급될 수 있다. 예컨대, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각에 공통으로 연결된 제4 신호 라인(SL4)은 저전위 신호 라인(VSSL)으로서, 저전위 전압(도 6의 VSS)가 공급될 수 있다.
도면에 도시되지 않았지만, 제1 신호 라인(SL1)과 제1 서브 화소(PX1)의 제1 반도체 발광 소자(150-1), 제2 신호 라인(SL2)과 제2 서브 화소(PX2)의 제2 반도체 발광 소자(150-2) 및 제3 신호 라인(SL3)과 제3 서브 화소(PX3)의 제3 반도체 발광 소자(150-3) 사이에 구동 트랜지스터(도 7의 DT)가 구비될 수 있다. 이때, 구동 트래지스터(DT)의 게이트 단자는 스캔 트래지스터(ST)를 통해 데이터 라인(Dj)과 연결될 수 있다.
따라서, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각에는 스캔 트랜지스터(ST), 구동 트랜지스터(DT) 및 반도체 발광 소자(150-1, 150-2, 150-3)가 구비될 수 있다. 이때, 구동 트랜지스터(DT)는 스캔 트랜지스터(ST) 및 반도체 발광 소자(150-1, 150-2, 150-3)가 연결되고, 스캔 트랜지스터(ST)는 데이터 라인(Dj)에 연결될 수 있다. 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)의 구동 트랜지스터(ST)는 각각 고전위 신호 라인(VDDL), 즉 제1 내지 제3 신호 라인(SL1, SL2, SL3)에 연결될 수 있다. 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)의 반도체 발광 소자(150-1, 150-2, 150-3)는 각각 저전위 신호 라인(VSSL), 즉 제4 신호 라인(SL4)에 연결될 수 있다.
데이터 라인(Dj)으로 공급되는 데이터 전압에 따라 구동 트랜지스터(ST)에 흐르는 전류가 상이해지고, 이와 같이 상이한 전류에 의해 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)의 반도체 발광 소자(150-1, 150-2, 150-3) 각각의 광의 세기, 즉 휘도나 계조가 상이해져, 서로 상이한 밝기를 갖는 영상이 표시될 수 있다.
[제2 실시예]
도 15는 제2 실시예에 따른 불량 검사용 기판을 도시한 단면도이다.
제2 실시예는 제2 전극(155)에 포함된 도전성 보호층(155-2)을 제외하고 제1 실시예(도 7)와 동일하다. 제2 실시예에서 제1 실시예와 동일한 구조, 형상 및/또는 기능을 갖는 구성 요소에 대해서는 동일한 도면 부호를 부여하고 상세한 설명을 생략한다. 이하에서 누락된 설명은 제1 실시예(도 7 내지 도 14)로부터 용이하게 이해될 수 있다.
도 15를 참조하면, 제2 실시예에 따른 불량 검사용 기판(1001)은 전사 기판(130) 및 복수의 반도체 발광 소자(150A)을 포함할 수 있다.
전사 기판(130)은 그 위에 배치된 복수의 반도체 발광 소자(150A) 각각의 전기적 특성을 검사하도록 복수의 반도체 발광 소자(150A)를 일시적으로 지지하는 역할을 할 수 있다.
복수의 반도체 발광 소자(150A)는 접합층(112, 132, 133)을 통해 전사 기판(130)에 접합될 수 있다.
예컨대, 각각 발광부(150a), 제2 전극(155), 도전층(111) 및 제1 접합층(112)을 포함하는 복수의 반도체 발광 소자(150A)가 전사 기판(130) 상에 위치될 수 있다. 이때, 전사 기판(130)의 전 영역 상에 제2 접합층(132)이 배치될 수 있다. Eutectic bonding이 수행되어 복수의 반도체 발광 소자(150A)에 열과 압력이 가해짐으로써, 제1 접합층(112) 및 제2 접합층(132) 사이에 제3 접합층(133)이 형성되고, 이 제3 접합층(133)과 더불어 제1 접합층(112) 및 제2 접합층(132)에 의해 복수의 반도체 발광 소자(150A)가 전사 기판(130)에 접합될 수 있다. 제3 접합층(133)은 제1 접합층(112)의 재질과 제2 접합층(132)의 재질로 이루어진 금속간 화합물을 포함할 수 있다.
한편, 제2 전극(155)은 투명 전극층(155-1) 및 도전성 보호층(155-2)을 포함할 수 있다.
투명 전극층(155-1)은 전류를 주입하기 위한 전극층으로서의 역할과 더불어 발광부(150a)에서 생성된 광을 투과하기 위한 투과층으로서의 역할을 할 수 있다. 예컨대, 투명 전극층(155-1)은 투명한 도전성 재질, 예컨대 ITO 등을 포함할 수 있다.
도전성 보호층(155-2)은 복수의 반도체 발광 소자(150A) 각각에 대한 전기적 특성 검사시 투명 전극층(155-1)에 스크래치가 발생되거나 투명 전극층(155-1)이 파손되는 것을 방지할 수 있다.
즉, 도 16에 도시한 바와 같이 전기적 특성을 검사하기 위해 PL 검사 장비(1020)의 제2 프로브(1022, 1023)가 복수의 반도체 발광 소자(150A) 각각의 제2 전극(155)에 컨택될 수 있다. 이때, 제2 프로브(1022, 1023)에는 원활한 신호 공급을 위해 일정한 압력이 가해질 수 있다.
ITO 등으로 이루어진 투명 전극층(155-1)은 일 지점에 대한 압력이 가해지는 경우, 쉽게 스크래치가 발생되거나 투명 전극층(155-1)이 파손될 수 있다. 따라서, 도전성 보호층(155-2)이 구비되지 않아 제2 프로브(1022, 1023)가 직접 투명 전극층(155-1)의 일 지점에 컨택된 후 제2 프로브(1022, 1023)에 의해 투명 전극층(155-1)에 일정한 압력이 가해지는 경우, 투명 전극층(155-1)에 스크래치가 발생되거나 투명 전극층(155-1)이 파손될 수 있다.
하지만, 실시예에서와 같이, 투명 전극층(155-1) 상에 도전성 보호층(155-2)이 배치됨으로써, 제2 프로브(1022, 1023)가 도전성 보호층(155-2)에 컨택될 뿐 투명 전극층(155-1)에 컨택되지 않을 수 있어, 투명 전극층(155-1)에 스크래치가 발생되거나 투명 전극층(155-1)이 파손되지 않을 수 있다.
도전성 보호층(155-2)은 전류를 공급해야 하므로 전기 전도도가 우수한 재질로 이루어질 수 있다. 도전성 보호층(155-2)은 강도가 우수하여 제2 프로브(1022, 1023)에 의한 압력에 의해 스크래치가 발생되거나 파손되지 않는 재질로 이루어질 수 있다. 예컨대, 도전성 보호층(155-2)은 탄소나노튜브-폴리이미드 복합체 필름이나 그래핀-폴리이미드 복합체 필름일 수 있다. 탄소나노튜브-폴리이미드 복합체 필름이나 그래핀-폴리이미드 복합체 필름은 전기 전도도가 우수하고 투명하며, 내구성이 가하다. 따라서, 탄소나노튜브-폴리이미드 복합체 필름이나 그래핀-폴리이미드 복합체 필름인 도전성 보호층(155-2)이 사용되는 경우, 제2 프로브(1022, 1023)의 컨택이나 제2 프로브(1022, 1023)에 의한 압력이 가해지더라도, 도전성 보호층(155-2)에 스크래치가 발생되지 않고 도전성 보호층(155-2)이 파손되지 않을 뿐만 아니라 도전성 보호층(155-2) 아래에 배치된 투명 전극층(155-1)이 제2 프로브(1022, 1023)로부터 보호될 수 있다.
도시되지 않았지만, 제2 전극(155)이 투명 전극층(155-1) 및 도전성 보호층(155-2)의 2중층 대신에 도전성 보호층(155-2)으로 이루어진 단일층을 포함할 수도 있다.
도 16은 제2 실시예에 따른 불량 검사용 기판의 전기적 특성을 검사하는 모습을 도시한다.
도 16에 도시한 바와 같이, PL 검사 장비(1020)의 제1 프로브(1021)가 제2 접합층(132)의 가장자리의 일 지점에 컨택되고, 제2 프로브(1022, 1023)가 복수의 반도체 발광 소자(150A) 각각의 제2 전극(155), 즉 도전성 보호층(155-2)에 컨택될 수 있다. PL 검사 장비(1020)에서 공급된 전압에 대한 전류를 검출하여 I-V 특성이나 역방향 전류 특성이 검사되고, 이러한 검사 결과를 바탕으로 복수의 반도체 발광 소자(150A) 각각의 불량 여부가 판별될 수 있다. 불량으로 판별된 반도체 발광 소자(150A)는 앞서 기술한 바와 같이, 파편이나 입자로 분해된 후 포집되어 제거될 수 있다.
실시예에 따르면, 반도체 발광 소자(150A)의 제2 전극(155)에 있어서, 투명 전극층(155-1) 상에 투명 전극층(155-1)을 보호할 수 있는 도전성 보호층(155-2)이 배치됨으로써, PL 검사 장비(1020)의 제2 프로브(1022, 1023)가 도전성 보호층(155-2)에 컨택되어 압력이 가해지더라도, 도전성 보호층(155-2)에 의해 투명 전극층(155-1)에 스크래치가 발생되거나 투명 전극층(155-1)이 파손되지 않을 수 있다. 따라서, 투명 전극층(155-1)에 스크래치가 발생되거나 파손됨으로써 야기되는 전기적 특성이나 광학적 특성의 저하가 방지될 수 있다.
도 17은 제2 실시예에 따른 반도체 발광 소자를 도시한 단면도이다.
제2 실시예는 제2 전극(155)에 포함된 도전성 보호층(155-2)를 제외하고 제1 실시예(도 12)와 동일하다. 제2 실시예에서 제1 실시예와 동일한 구조, 형상 및/또는 기능을 갖는 구성 요소에 대해서는 동일한 도면 부호를 부여하고 상세한 설명을 생략한다. 이하에서 누락된 설명은 제1 실시예(도 7 내지 도 14)로부터 용이하게 이해될 수 있다.
도 17에 도시된 제2 실시예에 따른 반도체 발광 소자(150A)는 도 15에 도시된 불량 검사용 기판(1001)에서 전사 기판(130)의 전 영역 상에 배치된 제2 접합층(132)이 부분적으로 제거되어 서로 분리된 후, 희생층(131)의 식각에 의해 전사 기판(130)이 제거됨으로써 제조된 복수의 반도체 발광 소자(150A) 중 하나의 반도체 발광 소자일 수 있다.
제2 실시예에 따른 반도체 발광 소자(150A)는 발광부(150a), 제1 전극(154), 제2 전극(155) 및 패시베이션층(157)을 포함할 수 있다.
발광부(150a), 제1 전극(154) 및 패시베이션층(157)은 앞서 기술한 바 있으므로 상세한 설명은 생략한다. 제2 전극(155) 또한 도 15와 관련된 기술 내용에 설명된 바 있으므로 상세한 설명은 생략한다.
도 18은 제2 실시예에 따른 반도체 발광 소자를 포함하는 디스플레이 장치를 도시한 단면도이다.
제2 실시예는 반도체 발광 소자(150-1)의 제2 전극(155)이 이중층(155-1, 155-2)으로 구성되는 것을 제외하고 제1 실시예(도 14)와 동이하다. 제2 실시예에서 제1 실시예와 동일한 구조, 형상 및/또는 기능을 갖는 구성 요소에 대해서는 동일한 도면 부호를 부여하고 상세한 설명을 생략한다. 이하에서 누락된 설명은 제1 실시예(도 7 내지 도 14)로부터 용이하게 이해될 수 있다.
도 18을 참조하면, 제2 실시예에 따른 디스플레이 장치(301)는 기판(310), 복수의 제1 조립 배선(321), 복수의 제2 조립 배선(322), 격벽(340, 반도체 발광 소자(150-1) 및 복수의 연결 전극(370)을 포함할 수 있다.
반도체 발광 소자(150-1)는 13에 도시된 제1 서브 화소(PX1)의 제1 반도체 발광 소자, 제2 서브 화소(PX2)의 제2 반도체 발광 소자(150-2) 및 제3 서브 화소(PX3)의 제3 반도체 발광 소자(150-3) 중 제1 반도체 발광 소자(150-1)일 수 있다. 제2 반도체 발광 소자(150-2) 및/또는 제3 반도체 발광 소자(150-3)는 형상을 제외하고 제1 반도체 발광 소자(150-1)의 구조와 동일할 수 있다.
반도체 발광 소자(150-1)는 도 17에 도시된 반도체 발광 소자(150A)일 수 있다.
반도체 발광 소자(150-1)는 발광부(150a), 제1 전극(154), 제2 전극(155) 및 패시베이션층(157)을 포함할 수 있다.
제2 전극(155)은 투명 전극층(155-1)과 도전성 보호층(155-2)의 이중층으로 구성될 수 있지만, 이에 대해서는 한정하지 않는다.
전극 배선(362)은 제2 절연층(350)을 통해 제2 전극(155)의 도전성 보호층(155-2)에 연결될 수 있다. 도전성 보호층(155-2)이 전기 전도도가 매우 우수한 탄소나노튜브-폴리이미드 복합체 필름이나 그래핀-폴리이미드 복합체 필름이므로, 전극 배선(362)으로 제공된 전압이 도전성 보호층(155-2)을 통해 발광부(150a)로 원활하게 공급되므로, 발광부(150a)에서의 광량이 증가하여 휘도가 향상될 수 있다.
한편, 앞서 기술한 디스플레이 장치는 디스플레이 패널일 수 있다. 즉, 실시예에서, 디스플레이 장치와 디스플레이 패널은 동일한 의미로 이해될 수 있다. 실시예에서, 실질적인 의미에서의 디스플레이 장치는 디스플레이 패널과 영상을 디스플레이하기 위해 디스플레이 패널을 제어할 수 있는 컨트롤러(또는 프로세서)를 포함할 수 있다.
상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 실시예의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 실시예의 등가적 범위 내에서의 모든 변경은 실시예의 범위에 포함된다.
실시예는 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다. 실시예는 반도체 발광 소자를 이용하여 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다. 반도체 발광 소자는 마이크로급 반도체 발광 소자나 나노급 반도체 발광 소자일 수 있다.
예컨대, 실시예는 TV, 사이니지, 스마트 폰, 모바일 폰, 이동 단말기, 자동차용 HUD, 노트북용 백라이트 유닛, VR이나 AR용 디스플레이 장치에 채택될 수 있다.
Claims (18)
- 전사 기판; 및상기 전사 기판 상에 서로 이격된 복수의 반도체 발광 소자;를 포함하고,상기 복수의 반도체 발광 소자 각각은,발광부;상기 발광부 아래에 복수의 제1 층을 포함하는 제1 전극;상기 발광부 상에 제2 전극; 및상기 발광부를 둘러싸는 패시베이션층;을 포함하고,상기 제1 전극의 상기 복수의 제1 층 중 적어도 하나의 제1 층은 상기 복수의 반도체 발광 소자 각각을 공통으로 연결하는 공통 층인불량 검사용 기판.
- 제1항에 있어서,상기 공통 층은,상기 복수의 반도체 발광 소자의 전체 면적보다 큰 면적을 갖는불량 검사용 기판.
- 제1항에 있어서,상기 제2 전극은 복수의 제2 층을 포함하고,상기 제2 전극의 상기 복수의 제2 층 중 최상위 층은 도전성 보호층인불량 검사용 기판.
- 발광부;상기 발광부 아래에 복수의 제1 층을 포함하는 제1 전극;상기 발광부 상에 제2 전극; 및상기 발광부를 둘러싸는 패시베이션층;을 포함하고,상기 제1 전극은,상기 발광부의 직경보다 큰 직경을 갖는 접합층을 포함하는반도체 발광 소자.
- 제4항에 있어서,상기 접합층은,상기 발광부 아래에 제1 접합층;상기 제1 접합층 아래에 제2 접합층; 및상기 제1 접합층과 상기 제2 접합층 사이에 제3 접합층;을 포함하는반도체 발광 소자.
- 제5항에 있어서,상기 제2 접합층은,상기 발광부의 직경보다 큰 직경을 갖는반도체 발광 소자.
- 제5항에 있어서,상기 제2 접합층은,상기 발광부의 측부로부터 외측 방향으로 돌출된 돌출부를 포함하는반도체 발광 소자.
- 제5항에 있어서,상기 제2 접합층은,상기 제1 접합층 또는 상기 제3 접합층 중 적어도 하나의 층의 직경보다 큰 직경을 갖는반도체 발광 소자.
- 제5항에 있어서,상기 제2 접합층은,상기 제1 접합층 또는 상기 제3 접합층 중 적어도 하나의 층의 측부로부터 외측 방향으로 돌출된 돌출부를 포함하는반도체 발광 소자.
- 제5항에 있어서,상기 제3 접합층은,상기 제1 접합층의 재질과 상기 제2 접합층의 재질을 포함하는반도체 발광 소자.
- 제5항에 있어서,상기 제1 접합층 및 상기 제2 접합층은 각각 Sn, In, Cu, Au, Ag, Ni, Ti, W, Cr 또는 Pb 중 적어도 하나 또는 이들의 합금을 포함하는반도체 발광 소자.
- 제4항에 있어서,상기 제1 전극은,전극층, 자성층, 오믹층, 반사층, 접착층 또는 배리어층 중 적어도 하나 이상의 층을 포함하는반도체 발광 소자.
- 제4항에 있어서,상기 제1 전극은 상기 발광부 및 상기 패시베이션층 각각과 수직으로 중첩되는반도체 발광 소자.
- 복수의 서브 화소를 포함하는 기판;상기 복수의 서브 화소에 각각 복수의 제1 조립 배선;상기 복수의 서브 화소에 각각 복수의 제2 조립 배선;상기 복수의 서브 화소에 각각 복수의 조립 홀을 갖는 격벽;상기 복수의 조립 홀에 각각 복수의 반도체 발광 소자; 및복수의 연결 전극;을 포함하고,상기 복수의 반도체 발광 소자 각각은,발광부;상기 발광부 아래에 복수의 제1 층을 포함하는 제1 전극;상기 발광부 상에 제2 전극; 및상기 발광부를 둘러싸는 패시베이션층;을 포함하고,상기 제1 전극은,상기 발광부의 직경보다 큰 직경을 갖는 접합층을 포함하고,상기 연결 전극 각각은,상기 제1 전극과 상기 제1 조립 배선 또는 상기 제2 조립 배선 중 적어도 하나의 조립 배선을 연결하는디스플레이 장치.
- 제14항에 있어서,상기 연결 전극 각각은,상기 접합층에 연결되는디스플레이 장치.
- 제14항에 있어서,상기 접합층은,상기 발광부 아래에 제1 접합층;상기 제1 접합층 아래에 제2 접합층; 및상기 제1 접합층과 상기 제2 접합층 사이에 제3 접합층;을 포함하고,상기 연결 전극 각각은,상기 제2 접합층의 외주면을 따라 상기 제2 접합층의 측면 및 상면에 연결되는디스플레이 장치.
- 제16항에 있어서,상기 연결 전극 각각은,상기 제1 접합층 및 상기 제3 접합층 각각의 측면에 연결되는디스플레이 장치.
- 제14항에 있어서,상기 제1 전극은,전극층, 자성층, 오믹층, 반사층, 접착층 또는 배리어층 중 적어도 하나 이상의 층을 포함하고,상기 연결 전극 각각은,상기 적어도 하나 이상의 층의 측면에 연결되는디스플레이 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/KR2022/095062 WO2023182625A1 (ko) | 2022-03-22 | 2022-03-22 | 불량 검사용 기판, 반도체 발광 소자 및 디스플레이 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/KR2022/095062 WO2023182625A1 (ko) | 2022-03-22 | 2022-03-22 | 불량 검사용 기판, 반도체 발광 소자 및 디스플레이 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2023182625A1 true WO2023182625A1 (ko) | 2023-09-28 |
Family
ID=88101384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/KR2022/095062 WO2023182625A1 (ko) | 2022-03-22 | 2022-03-22 | 불량 검사용 기판, 반도체 발광 소자 및 디스플레이 장치 |
Country Status (1)
Country | Link |
---|---|
WO (1) | WO2023182625A1 (ko) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101172824B1 (ko) * | 2005-01-11 | 2012-08-10 | 세미엘이디즈 코포레이션 | 발광 다이오드 어레이를 만들고 수직형 발광 다이오드 어레이를 제조하는 방법 |
KR20200013068A (ko) * | 2017-06-26 | 2020-02-05 | 테소로 사이언티픽, 인코포레이티드 | 발광 다이오드(led) 대량 이송 장치 및 제조 방법 |
KR20200026845A (ko) * | 2020-02-20 | 2020-03-11 | 엘지전자 주식회사 | 반도체 발광소자를 이용한 디스플레이 장치 |
KR20200026775A (ko) * | 2019-11-28 | 2020-03-11 | 엘지전자 주식회사 | 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법 |
KR20200106039A (ko) * | 2018-02-01 | 2020-09-10 | 엘지전자 주식회사 | 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법 |
-
2022
- 2022-03-22 WO PCT/KR2022/095062 patent/WO2023182625A1/ko unknown
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101172824B1 (ko) * | 2005-01-11 | 2012-08-10 | 세미엘이디즈 코포레이션 | 발광 다이오드 어레이를 만들고 수직형 발광 다이오드 어레이를 제조하는 방법 |
KR20200013068A (ko) * | 2017-06-26 | 2020-02-05 | 테소로 사이언티픽, 인코포레이티드 | 발광 다이오드(led) 대량 이송 장치 및 제조 방법 |
KR20200106039A (ko) * | 2018-02-01 | 2020-09-10 | 엘지전자 주식회사 | 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법 |
KR20200026775A (ko) * | 2019-11-28 | 2020-03-11 | 엘지전자 주식회사 | 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법 |
KR20200026845A (ko) * | 2020-02-20 | 2020-03-11 | 엘지전자 주식회사 | 반도체 발광소자를 이용한 디스플레이 장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2021002490A1 (ko) | 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법 | |
WO2021066221A1 (ko) | 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법 | |
EP3837718A1 (en) | Display module and manufacturing method of display module | |
WO2021025243A1 (ko) | 반도체 발광 소자를 이용한 디스플레이 장치 | |
WO2021015350A1 (ko) | 반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법 | |
WO2020130493A1 (en) | Display module and manufacturing method of display module | |
WO2023182625A1 (ko) | 불량 검사용 기판, 반도체 발광 소자 및 디스플레이 장치 | |
WO2023191151A1 (ko) | 반도체 발광 소자 및 디스플레이 장치 | |
WO2023182541A1 (ko) | 디스플레이 장치 | |
WO2023167350A1 (ko) | 반도체 발광 소자 및 디스플레이 장치 | |
WO2024034697A1 (ko) | 반도체 발광 소자 및 디스플레이 장치 | |
WO2023140393A1 (ko) | 디스플레이 장치 | |
WO2024014579A1 (ko) | 반도체 발광 소자 패키지 및 디스플레이 장치 | |
WO2023106766A1 (ko) | 반도체 발광 소자 및 디스플레이 장치 | |
WO2022149627A1 (ko) | 발광 소자 및 디스플레이 장치 | |
WO2024014581A1 (ko) | 반도체 발광 소자 패키지 및 디스플레이 장치 | |
WO2023136378A1 (ko) | 디스플레이 장치 | |
WO2023277466A1 (ko) | 반도체 발광소자를 포함하는 디스플레이 장치 | |
WO2023171832A1 (ko) | 디스플레이 장치 | |
WO2024090611A1 (ko) | 반도체 발광 소자 및 디스플레이 장치 | |
WO2023176994A1 (ko) | 반도체 발광 소자 및 디스플레이 장치 | |
WO2024117272A1 (ko) | 반도체 발광 소자 및 디스플레이 장치 | |
WO2023167349A1 (ko) | 반도체 발광 소자 및 디스플레이 장치 | |
WO2024122682A1 (ko) | 반도체 발광 소자 및 디스플레이 장치 | |
WO2023096149A1 (ko) | 반도체 발광 소자를 포함하는 디스플레이 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 22933793 Country of ref document: EP Kind code of ref document: A1 |