WO2023175823A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2023175823A1
WO2023175823A1 PCT/JP2022/012189 JP2022012189W WO2023175823A1 WO 2023175823 A1 WO2023175823 A1 WO 2023175823A1 JP 2022012189 W JP2022012189 W JP 2022012189W WO 2023175823 A1 WO2023175823 A1 WO 2023175823A1
Authority
WO
WIPO (PCT)
Prior art keywords
pattern
semiconductor device
wire
insulating substrate
case
Prior art date
Application number
PCT/JP2022/012189
Other languages
English (en)
French (fr)
Inventor
和丈 門脇
裕基 塩田
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2024507337A priority Critical patent/JPWO2023175823A1/ja
Priority to PCT/JP2022/012189 priority patent/WO2023175823A1/ja
Publication of WO2023175823A1 publication Critical patent/WO2023175823A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details

Definitions

  • This application relates to a semiconductor device.
  • an insulating substrate is bonded to the top surface of a grounded base plate, and an electrode is formed on the top surface of the insulating substrate.
  • dielectric breakdown is likely to occur at the ends of the electrodes due to electric field concentration. Therefore, a structure of a semiconductor device is known in which a second metal substrate having the same potential as the electrode is arranged at a symmetrical position of the base plate when viewed from the electrode, thereby reducing the maximum electric field and improving the insulation ability ( For example, see Patent Document 1).
  • a second metal substrate must be disposed, making it difficult to simultaneously improve the insulation ability and further reduce the size of the semiconductor device.
  • the present application discloses a technique for solving the above-mentioned problems, and aims to provide a semiconductor device that can be miniaturized while improving insulation ability.
  • the semiconductor device disclosed in this application includes: comprising an insulating substrate, a pattern made of a thin metal plate formed on the upper surface of the insulating substrate, and a semiconductor chip bonded to the upper surface of the pattern, Metal wires are provided along the outer periphery of the pattern and above the pattern and connected to the pattern at a plurality of connection points. Furthermore, the semiconductor device disclosed in this application includes: comprising an insulating substrate, a pattern made of a thin metal plate formed on the upper surface of the insulating substrate, and a semiconductor chip bonded to the upper surface of the pattern, A protrusion is provided along the outer periphery of the pattern and protrudes above the pattern.
  • the semiconductor device disclosed in the present application it is possible to provide a semiconductor device that can be miniaturized while improving insulation ability.
  • FIG. 1 is a schematic cross-sectional view of a semiconductor device according to Embodiment 1.
  • FIG. 1 is a perspective view showing a main part of a semiconductor device according to a first embodiment
  • FIG. 3 is a schematic cross-sectional view of a main part of the semiconductor device according to Embodiment 1, cut in the vertical direction at a portion indicated by a broken line A in FIG. 2.
  • FIG. FIG. 3 is a schematic cross-sectional view showing a main part of a semiconductor device according to a second embodiment.
  • FIG. 7 is a perspective view showing the main parts of a semiconductor device according to a third embodiment.
  • FIG. 6 is a schematic cross-sectional view of a main part of a semiconductor device according to Embodiment 3, cut in the vertical direction at a portion indicated by a broken line B in FIG. 5.
  • FIG. 7A to 7D are perspective views showing the process of installing wires on the pattern.
  • FIG. 7 is a schematic plan view showing one corner of a pattern according to Embodiment 4;
  • FIG. 7 is a schematic plan view showing a corner of a pattern to which wires are attached, which is a main part of a semiconductor device according to a fourth embodiment;
  • FIG. 7 is a schematic cross-sectional view showing a main part of a semiconductor device according to Embodiment 5, and showing the vicinity of the outer periphery of a pattern.
  • FIG. 7 is a schematic plan view showing one corner of a pattern according to Embodiment 4;
  • FIG. 7 is a schematic plan view showing a corner of a pattern to which wires are attached, which is a main part of a semiconductor device according to
  • FIG. 7 is a schematic cross-sectional view of a semiconductor device according to a sixth embodiment.
  • FIG. 7 is a schematic cross-sectional view showing the vicinity of the outer periphery of a pattern according to Embodiment 6;
  • FIG. 7 is a schematic plan view showing the vicinity of a corner of a pattern according to a sixth embodiment.
  • FIG. 12 is a schematic plan view of a modified example of the pattern according to the sixth embodiment.
  • FIG. 1 is a schematic cross-sectional view of a semiconductor device 100 according to the first embodiment.
  • the center side of the semiconductor device 100 is referred to as the inside, and the opposite side is referred to as the outside.
  • the base plate 20 side of the semiconductor device 100 is referred to as the bottom, and the opposite side is referred to as the top.
  • the semiconductor device 100 includes a substantially rectangular parallelepiped base plate 20 made of metal, and a thin insulating substrate 30 bonded to the upper surface of the base plate 20 .
  • a pattern 40 made of a thin metal plate is formed on the surface (upper surface), and a thin semiconductor chip 50 is bonded to the upper surface of the pattern 40.
  • the insulating substrate 30 may be formed by kneading an insulating epoxy resin with an insulating filler and molded into a thin plate shape, or may be made of other materials such as ceramics.
  • the semiconductor chip 50 includes an insulated gate bipolar transistor, a power MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor), and a free wheel.
  • a power semiconductor element such as a ring diode (Free Wheeling Diode, FWD), Of these, one type or a combination of two or more types may be used.
  • the semiconductor chip 50 may be formed on a silicon substrate, silicon carbide, gallium nitride, or other semiconductor material.
  • the semiconductor device 100 includes a case 80 that includes a connection terminal 90 for connecting to an external circuit and has a box-shaped cross section.
  • the case 80 has a locking part 81 that projects inward at the center between the upper and lower inner walls. Then, the base plate 20 and the insulating substrate 30 stacked on the upper surface of the base plate 20 are fitted inside the case 80 such that the edge of the upper surface of the insulating substrate 30 abuts on the above-mentioned locking part 81. 80 is closed. Note that the insulating substrate 30 and the case 80 may be bonded together.
  • connection terminal 90 is electrically connected to the pattern 40 and the semiconductor chip 50 by a metal conductor (not shown) so as to constitute a desired electric circuit.
  • the inside of the case 80 is filled with a sealing resin 60 to protect and electrically insulate the semiconductor chip 50 and the pattern 40 members.
  • a sealing resin 60 an epoxy resin kneaded with an insulating filler is typically used, but any solid material having insulating properties may be used.
  • the epoxy resin include silicone gel.
  • a metal wire 70 is provided above the pattern 40 along the outer periphery 40G of the pattern 40 facing the inner surface 80 inches of the case 80, and this wire 70 is connected to the pattern 40 at multiple locations. . Therefore, the wire 70 is at the same electrical potential as the pattern 40.
  • Examples of the material of the wire 70 include aluminum, copper, etc., but any metal may be used and there is no particular limitation.
  • FIG. 2 is a perspective view showing the main parts of the semiconductor device 100.
  • the case 80, the sealing resin 60, and the connection terminals 90 are omitted.
  • the wire 70 is provided above the pattern 40 along a portion of the outer circumference 40G of the outer circumference 40G of the pattern 40 where the outer surface 40out of the pattern 40 faces the inner surface 80 inch of the case 80.
  • the pattern 40 is electrically connected at multiple locations as described above.
  • a plurality of wires 70 may be arranged for the same pattern 40, or only a single wire 70 may be used and arranged continuously. Between the connection points C between the wire 70 and the pattern 40, the wire 70 forms an arch-shaped wire loop, and the distance between the wire 70 and the pattern 40 is 5 times or less the diameter of the wire 70. shall be.
  • connection points C between the wire 70 and the pattern 40 if the distance between adjacent connection points C is too long, the wire 70 may flow together with the resin when the sealing resin 60 is injected in the manufacturing process of the semiconductor device 100. Since the connection points C may deviate from the predetermined positions, the connection points C are typically arranged at intervals of 5 mm or less. The distance may be determined in conjunction with the material of the sealing resin 60 and the injection method so that the wire 70 does not flow.
  • FIG. 3 shows a main part of the semiconductor device 100, and is a schematic cross-sectional view taken in the vertical direction at a portion indicated by a broken line A in FIG.
  • the potential of the base plate 20 is the ground potential, and a high voltage is applied to the pattern 40 and the wire 70. Therefore, electric field concentration occurs at the joint end S between the insulating substrate 30 and the pattern 40.
  • the joint end S is a site where voids remain when the sealing resin 60 hardens, and peeling between the sealing resin 60 and the insulating substrate 30 is likely to occur. , which is the weak point in terms of insulation.
  • the insulation ability of the semiconductor device 100 can be improved.
  • the wire 70 having the same potential as the pattern 40 is provided above the outer periphery 40G of the pattern 40, the electric field on the outer surface 40out of the pattern 40 is stronger than in the case where the wire 70 is not present.
  • the distribution can be flattened, and the electric field at the junction end S can be relaxed.
  • the area where the wire 70 is provided is the area filled with the sealing resin 60 even in the conventional structure (when the wire 70 is not used), there is no need to increase the size of the semiconductor device 100 by providing the wire 70. . Furthermore, since the electric field relaxation effect can be obtained, it is possible to reduce the area where the pattern 40 is not provided at the end of the insulating substrate 30 compared to the conventional case, so the semiconductor device 100 can be further miniaturized. can.
  • the semiconductor device 100 it is possible to provide a semiconductor device that can be downsized while improving insulation ability.
  • FIG. 4 is a schematic cross-sectional view showing the main parts of the semiconductor device 200.
  • 3 is a schematic cross-sectional view showing the vicinity of an outer periphery 40G of a pattern 40, and corresponds to FIG. 3 of the first embodiment.
  • a wire 270 is connected to the upper surface of the pattern 40 at the connection point C as in the first embodiment. Between adjacent connection points C, the wire 270 is curved so as to protrude outward from the area above the pattern 40 toward the end of the insulating substrate 30.
  • the manufacturing process of the semiconductor device 100 includes a process of connecting the wire along the outer periphery 40G of the pattern 40 and a process of bending the wire to a predetermined position.
  • FIG. 5 is a perspective view showing essential parts of the semiconductor device 300.
  • the case 80, the sealing resin 60, and the connection terminals 90 are omitted.
  • the wire 370 is connected to the upper surface of the pattern 40 at a plurality of locations along the outer periphery 40G of the pattern 40 facing the inner surface 80 inches of the case 80.
  • Two wires 370 are connected to each side of the outer periphery 40G of the pattern 40 to which the wires 370 are attached, and the two wires 370 cross each other.
  • FIG. 6 is a schematic cross-sectional view of the main part of the semiconductor device 300, cut in the vertical direction along the broken line B in FIG. Of the two wires 370 connected to one side of the pattern 40, in the cross section of FIG.
  • the wire 370b is curved outwardly so as to protrude in the horizontal direction of the wire 370.
  • FIG. 7A to 7D are perspective views showing the process of installing the wire 370 on the pattern 40.
  • the first wire 370a is connected at a plurality of connection points C along the outer periphery 40G of the pattern 40.
  • a wire loop of a predetermined height is formed between the connection points C.
  • the first wire 370a is bent to a predetermined position so as to protrude outward from the end of the pattern 40.
  • the second wire 370b is connected to the pattern 40.
  • a connection point C of the newly connected wire 370b is provided between two adjacent connection points C of the first wire 370a placed earlier and the pattern 40 in the outer circumferential direction of the pattern 40.
  • the second wire 370b is arranged in a curved manner so as to protrude outward from the outer periphery 40G of the pattern 40, similarly to the first wire 370a.
  • the semiconductor device 300 According to the semiconductor device 300 according to the third embodiment, it is possible to secure a region where the electric field distribution can be flattened on the entire outer surface 40out of the pattern 40 even directly under the curved portion of the wire 370b, and the electric field at the junction end S can be alleviated. However, it is possible to provide a semiconductor device 300 with further enhanced insulation.
  • FIG. 8 is a schematic plan view showing one corner of the pattern 440.
  • FIG. 9 is a schematic plan view showing a corner of a pattern 440, which is a main part of the semiconductor device 400, and has wires 470 in and 470 out attached.
  • the four corners of the outer periphery 440G are similarly rounded, and two wire connection parts 441in and 441out are set approximately in parallel along the outer periphery 440G including the rounded part 440R. has been done.
  • the wire connection portions 441in and 441out shown in the figure are lines that connect the respective connection points C of the two wires 470in and 470out.
  • the outer wire 470out is installed so that it has a connection point C only at the outer wire connection portion 441out, and the inner wire 470 inches is installed so that it has a connection point C only at the inner wire connection part 441 inches.
  • the step of installing the wires 470in and 470out includes a step of connecting the first wire 470out to the wire connection portion 441out near the outer periphery 440G of the pattern 440, and a step of connecting the wire 470out toward the outside of the pattern 440 in a predetermined manner. a step of connecting the second wire 470 inches to the inner wire connection portion 441 inches, and a step of bending the second wire 470 inches toward the outside of the pattern 440.
  • the area where the electric field distribution on the outer surface 440out of the pattern 440 can be flattened is located directly under the curved portion of the wires 470in and 470out on the outer periphery 440G of the pattern 440. Since the entire structure can be expanded, it is possible to provide a semiconductor device 400 in which the electric field at the junction end S is relaxed and the insulation properties are further strengthened. Furthermore, since two wire connection parts 441out and 441in are provided in parallel along the R processed part 440R of the outer periphery 440G of the pattern 440, when connecting the second wire 470in to the pattern 440, the first wire This eliminates interference between the second wire 470out and the second wire 470in. This makes it possible to realize a more reliable semiconductor device 400 and manufacturing process.
  • FIG. 10 is a schematic cross-sectional view of the main part of the semiconductor device 500, showing the vicinity of the outer periphery 540G of the pattern 540.
  • a wire 570 is connected along the outer periphery 540G of the pattern 540, and the wire 570 protrudes outside the pattern 540.
  • An insulating coating G is provided between the wire 570 and the insulating substrate 30.
  • the insulating coating G is a resin that can be cured by some means after being applied, and an example is silicone rubber, but it is not limited to silicone rubber as long as it has both insulating properties and curability.
  • the curing means may be one that can be cured by heat, such as silicone rubber, or, as another example, one that can be cured by the action of ultraviolet rays, and is not particularly limited.
  • the step of installing the wire 570 includes a step of applying the insulating coating G to the insulating substrate 30, a step of curing the insulating coating G, and a step of connecting the wire 570 to the pattern 540.
  • the structure in which the wire 70 is bent as described in Embodiment 2, the structure in which two wires 270 are provided and crossed in Embodiment 3, or the connection of two wires in Embodiment 4 It is possible to appropriately combine the structure in which the sections are shifted in parallel based on design needs.
  • the wire 570 falls down more than necessary toward the insulating substrate 30, and the electric field is relaxed. It is possible to prevent the effect from not being obtained. Thereby, it is possible to provide the semiconductor device 500 with further improved reliability.
  • FIG. 11 is a schematic cross-sectional view of a semiconductor device 600 according to the sixth embodiment.
  • a protruding metal protrusion 640P is provided along the outer periphery 640G of the pattern 640 facing the inner surface 80 inches of the case 80 so as to increase the thickness of the pattern 640 toward the upper side of the insulating substrate 30, and the protrusion 640P and the pattern 640 are are electrically connected to have the same potential.
  • the protrusions 640P may be formed by providing a thick pattern 640 on the insulating substrate 30 and then carving away parts other than the protrusions 640P, or by separately bonding a metal member to the thin pattern 640. It may be formed by
  • FIG. 12 is a schematic cross-sectional view showing the vicinity of the outer periphery 640G of the pattern 640.
  • FIG. 13 is a schematic plan view showing the vicinity of the corner of the pattern 640.
  • a protrusion 640P is formed along the outer periphery 640G of the pattern 640 facing the inner surface 80 inches of the case 80. Thereby, a region for relaxing the electric field can be provided over the entire circumference of the insulating substrate 30. Therefore, it is possible to provide a semiconductor device 600 with further enhanced insulation.
  • the pattern 640 by forming the pattern 640 with such a structure, it is possible to reduce the thickness of the pattern 640 in the central region of the pattern 640 that does not affect electric field relaxation. In dissipating heat to the base plate 20, it is possible to lower the thermal resistance of the pattern 640.
  • FIG. 14 is a modification of the sixth embodiment, and is a schematic plan view showing a pattern 640B different from that in FIG. 13.
  • a narrow pattern on which the semiconductor chip 50 is not mounted may be provided at the end of the insulating substrate 30 due to the circuit configuration.
  • the pattern width is too narrow to provide a protrusion, but in such a case, the entire pattern in the relevant part is made thicker to form a thick pattern 642, and a pattern 640B with a protrusion 640P is formed. You can also mix them.
  • the thickness of the thick pattern 642 may be the same as the thickness of the portion of the pattern 640B where the protrusion 640P is provided.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)

Abstract

半導体装置（１００）は、絶縁基板（３０）と、絶縁基板（３０）の上面に形成された薄板状の金属からなるパターン（４０）と、パターン（４０）の上面に接合された半導体チップ（５０）とを備え、パターン（４０）の外周に沿って、パターン（４０）の上方に、パターン（４０）に複数の接続点（Ｃ）において接続された金属製のワイヤ（７０）を備える。

Description

半導体装置
　本願は、半導体装置に関するものである。
　半導体装置では、接地されたベース板の上面に絶縁基板が接合され、絶縁基板の上面には電極が形成されている。この構造において、電極の端部は、電界集中により絶縁破壊が生じ易い。そこで、電極から見てベース板の対称位置に、電極と同電位の第２の金属基板を配置することにより、最大電界を緩和させて絶縁能力を向上させる半導体装置の構造が知られている（例えば、特許文献１参照）。
特開２００３－０８６７６３号公報
　しかしながら、従来の半導体装置では、第２の金属基板を配置しなければならず、絶縁能力の向上と半導体装置のさらなる小型化を両立させることが困難であった。
　本願は、上記のような課題を解決するための技術を開示するものであり、絶縁能力を向上しつつ、小型化が可能な半導体装置を提供することを目的とする。
　本願に開示される半導体装置は、
絶縁基板と、前記絶縁基板の上面に形成された薄板状の金属からなるパターンと、前記パターンの上面に接合された半導体チップとを備え、
前記パターンの外周に沿って、前記パターンの上方に、前記パターンに複数の接続点において接続された金属製のワイヤを備えるものである。
　また、本願に開示される半導体装置は、
絶縁基板と、前記絶縁基板の上面に形成された薄板状の金属からなるパターンと、前記パターンの上面に接合された半導体チップとを備え、
前記パターンの外周に沿って、前記パターンの上方に突出する突起を備えるものである。
　本願に開示される半導体装置によれば、絶縁能力を向上しつつ、小型化が可能な半導体装置を提供できる。
実施の形態１による半導体装置の断面模式図である。 実施の形態１による半導体装置の要部を示す斜視図である。 実施の形態１による半導体装置の要部であり、図２の破線Ａの部分において上下方向に切断した断面模式図である。 実施の形態２による半導体装置の要部を示す断面模式図である。 実施の形態３による半導体装置の要部を示す斜視図である。 実施の形態３による半導体装置の要部であり、図５の破線Ｂの部分において上下方向に切断した断面模式図である。 図７Ａ～図７Ｄは、パターンへのワイヤの設置工程を示す斜視図である。 実施の形態４によるパターンの１つの角部を示す平面模式図である。 実施の形態４による半導体装置の要部であり、ワイヤを取り付けたパターンの角部を示す平面模式図である。 実施の形態５による半導体装置の要部であり、パターンの外周の近傍を示す断面模式図である。 実施の形態６による半導体装置の断面模式図である。 実施の形態６によるパターンの外周の近傍を示す断面模式図である。 実施の形態６によるパターンの角部近傍を示す平面模式図である。 実施の形態６によるパターンの変形例の平面模式図である。
実施の形態１．
　以下、実施の形態１による半導体装置を、図を用いて説明する。
　図１は、実施の形態１による半導体装置１００の断面模式図である。
本明細書において、内側、外側と言及するときは、半導体装置１００の中心側を内側、その反対側を外側とする。また、上下関係に言及するときは、半導体装置１００のベース板２０側を下、その反対側を上とする。
　半導体装置１００は、略直方体の金属からなるベース板２０と、ベース板２０の上面に接合された薄板状の絶縁基板３０とを備え、絶縁基板３０のうちベース板２０と接合されていないもう一方の面（上面）には薄板状の金属からなるパターン４０が形成されており、パターン４０の上面には薄板状の半導体チップ５０が接合されている。絶縁基板３０は、絶縁性のエポキシ樹脂に、同じく絶縁性のフィラーを混錬したものを薄板状に成形したものでも良いし、その他の構成として、例えばセラミックスを用いたものでも構わない。
　半導体チップ５０は、絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）、パワーＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ－Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）、フリー・ホイーリング・ダイオード（Ｆｒｅｅ　Ｗｈｅｅｌｉｎｇ　Ｄｉｏｄｅ，ＦＷＤ）などのパワー半導体素子であり、これらのうち１種類でも２種類以上を組み合わせて用いても構わない。半導体チップ５０は、シリコン基板に形成したものでも良いし、炭化ケイ素、窒化ガリウム、その他の半導体材料に形成したものでも構わない。
　半導体装置１００は、外部回路との接続端子９０を備え、断面が口の字型のケース８０を備える。ケース８０は、内側壁の上下間の中央部に、内側に突出する係止部８１を有する。そして、ベース板２０と、ベース板２０の上面に重ねられた絶縁基板３０は、絶縁基板３０の上面の縁が、上述の係止部８１に当接するようにケース８０の内側に嵌め込まれ、ケース８０の一方の開口部を塞いでいる。なお、絶縁基板３０とケース８０とは接着してもよい。
　接続端子９０は、パターン４０および半導体チップ５０と、所望の電気回路を構成するように金属製の導体（図示せず）によって電気的に接続されている。
　ケース８０の内部には、封止樹脂６０が充填されており、半導体チップ５０およびパターン４０の部材の保護と電気的な絶縁をとっている。封止樹脂６０としては、典型的には絶縁性のフィラーを混錬したエポキシ樹脂を用いるが、絶縁性を有する固体であれば良く、エポキシ樹脂の他の例としては、シリコーンゲルが挙げられる。
　ケース８０の内側面８０ｉｎに対向するパターン４０の外周４０Ｇに沿って、パターン４０の上方に、金属製のワイヤ７０が備えられており、このワイヤ７０は、パターン４０に複数箇所で接続されている。したがって、ワイヤ７０は、パターン４０と電気的に同電位となっている。ワイヤ７０の材質としては、例としてアルミ、銅等が挙げられるが、金属であれば良く、特に限定しない。
　図２は、半導体装置１００の要部を示す斜視図である。図２では、ケース８０、封止樹脂６０、接続端子９０を省略している。ワイヤ７０は、パターン４０の外周４０Ｇのうち、パターン４０の外側面４０ｏｕｔが、ケース８０の内側面８０ｉｎに対向する外周４０Ｇの部分に沿って、パターン４０の上方に備えられており、ワイヤ７０とパターン４０とは、上述のように複数箇所で電気的に接続されている。
　同じパターン４０に対して、図２に示すように、複数のワイヤ７０を配置しても良いし、単一のワイヤ７０のみを用いて連続して配置しても良い。ワイヤ７０とパターン４０との接続点Ｃ同士の間では、ワイヤ７０は、アーチ状のワイヤループを形成しており、ワイヤ７０とパターン４０との間の距離は、ワイヤ７０の直径の５倍以下とする。
　ワイヤ７０とパターン４０との接続点Ｃのうち、隣り合う接続点Ｃ間の間隔が長すぎる場合、半導体装置１００の製造プロセスにおいて、封止樹脂６０の注入時にワイヤ７０が樹脂と一緒に流れて、予め定められた位置から外れてしまうことがあるため、典型的には５ｍｍ以下の間隔で接続点Ｃを配置する。ワイヤ７０が流れないように、当該間隔は、封止樹脂６０の材質、注入手法と合わせて決定すれば良い。
　図３は、半導体装置１００の要部であり、図２の破線Ａの部分において上下方向に切断した断面模式図である。次に、図３を用いて、ワイヤ７０による絶縁能力の向上効果について説明する。図３において、ベース板２０の電位は、接地電位であり、パターン４０とワイヤ７０とには高電圧が印加される。したがって、絶縁基板３０とパターン４０との接合端部Ｓには、電界集中が発生する。
　その上、さらに悪いことに、接合端部Ｓは、封止樹脂６０の硬化時にボイドが残留したり、封止樹脂６０と絶縁基板３０との間で剥離が生じたりし易い部位となっており、絶縁上の弱点部分となっている。
　したがって、接合端部Ｓの電界を緩和することによって、半導体装置１００の絶縁能力を向上させることができる。ここで、パターン４０と同じ電位のワイヤ７０が、パターン４０の外周４０Ｇに沿って、その上方に設けられていることによって、ワイヤ７０が存在しない場合に比べて、パターン４０の外側面４０ｏｕｔの電界分布を平坦化することができ、接合端部Ｓの電界を緩和することができる。
　ワイヤ７０を設ける領域は、従来構造（ワイヤ７０を使用しない場合）でも封止樹脂６０で満たされていた領域であることから、ワイヤ７０を設けることによって何らの半導体装置１００の大型化を要しない。また、電界緩和効果を得られる分、従来と比較して絶縁基板３０の端部で、パターン４０が設けられていなかった領域を縮小することが可能となることから、半導体装置１００をさらに小型化できる。
　実施の形態１による半導体装置１００によれば、絶縁能力を向上しつつ、小型化が可能な半導体装置を提供できる。
実施の形態２．
　以下、実施の形態２による半導体装置を、実施の形態１と異なる部分を中心に説明する。
図４は、半導体装置２００の要部を示す断面模式図である。パターン４０の外周４０Ｇの近傍を示す断面模式図であり、実施の形態１の図３に相当する。ケース８０の内側面８０ｉｎに対向するパターン４０の外周４０Ｇに沿って、パターン４０の上面にはワイヤ２７０が、実施の形態１と同様に接続点Ｃにおいて接続されている。そして隣り合う接続点Ｃの間では、ワイヤ２７０は、パターン４０の上方の領域から、絶縁基板３０の端部側に向かって外側にせり出すように湾曲している。このような構造とすることで、ワイヤ２７０のせり出した部位の直下では、パターン４０の外側面４０ｏｕｔの電界分布をさらに平坦化でき、接合端部Ｓの電界を緩和し、半導体装置２００の絶縁性を一層強化できる。ワイヤ２７０をこのような構造とするために、半導体装置１００の製造工程には、パターン４０の外周４０Ｇに沿ってワイヤを接続する工程と、ワイヤを所定の位置に湾曲させる工程を含む。
実施の形態３．
　以下、実施の形態３による半導体装置を、実施の形態２と異なる部分を中心に説明する。
図５は、半導体装置３００の要部を示す斜視図である。図５では、ケース８０、封止樹脂６０、接続端子９０を省略している。
ワイヤ３７０は、ケース８０の内側面８０ｉｎに対向するパターン４０の外周４０Ｇに沿って、パターン４０の上面に複数箇所で接続されている。ワイヤ３７０を取り付けるパターン４０の外周４０Ｇの一辺に対して、それぞれ２本のワイヤ３７０が接続されており、２本のワイヤ３７０は、互いに交差している。
　図６は、半導体装置３００の要部であり、図５の破線Ｂの部分において上下方向に切断した断面模式図である。
パターン４０の一辺に接続されている２本のワイヤ３７０のうち、図６の断面において、一方のワイヤ３７０ａがパターン４０と接続点Ｃと接続されている部分では、他方のワイヤ３７０ｂは、絶縁基板３０の水平方向にせり出して配置されるように、ワイヤ３７０ｂは外側に湾曲して配置されている。
　図７Ａ～図７Ｄは、パターン４０へのワイヤ３７０の設置工程を示す斜視図である。まず、図７Ａに示すように、パターン４０の外周４０Ｇに沿って、１本目のワイヤ３７０ａを、複数の接続点Ｃにて接続する。接続点Ｃの間は、予め定められた高さのワイヤループが形成されるように設定する。次に、図７Ｂに示すように、１本目のワイヤ３７０ａを、パターン４０の端部から外側に向かってせり出すように、予め定められた位置に湾曲させる。
　次に、図７Ｃに示すように、２本目のワイヤ３７０ｂをパターン４０に接続する。その際には、先に配置された１本目のワイヤ３７０ａとパターン４０との隣り合う２つの接続点Ｃの、パターン４０の外周方向の間に、新たに接続するワイヤ３７０ｂの接続点Ｃを設けるようにパターン４０に接続する。次に、図７Ｄに示すように、２本目のワイヤ３７０ｂを、１本目のワイヤ３７０ａと同様に、パターン４０の外周４０Ｇから外側にせり出すように湾曲させて配置する。
　実施の形態３による半導体装置３００によれば、ワイヤ３７０ｂを湾曲させた部分の直下でも、パターン４０の外側面４０ｏｕｔ全体において電界分布を平坦化できる領域を確保でき、接合端部Ｓの電界を緩和し、絶縁性を一層強化した半導体装置３００を提供できる。
実施の形態４．
　以下、実施の形態４による半導体装置を、実施の形態１～３と異なる部分を中心に説明する。
図８は、パターン４４０の１つの角部を示す平面模式図である。
図９は、半導体装置４００の要部であり、ワイヤ４７０ｉｎ、４７０ｏｕｔを取り付けたパターン４４０の角部を示す平面模式図である。
図８に示すように、パターン４４０は、外周４４０Ｇの四隅が同様にＲ加工されており、Ｒ加工部４４０Ｒを含む外周４４０Ｇに沿って、概ね平行に２本のワイヤ接続部４４１ｉｎ、４４１ｏｕｔが設定されている。図に示すワイヤ接続部４４１ｉｎ、４４１ｏｕｔは、２本のワイヤ４７０ｉｎ、４７０ｏｕｔについて、それぞれの接続点Ｃを結ぶ線である。
　パターン４４０の外周４４０Ｇに沿って接続される２本のワイヤ４７０ｉｎ、４７０ｏｕｔのうちの外側のワイヤ４７０ｏｕｔは、外側のワイヤ接続部４４１ｏｕｔのみに接続点Ｃを有するように設置されており、内側のワイヤ４７０ｉｎは、内側のワイヤ接続部４４１ｉｎのみに接続点Ｃを有するように設置されている。
　ワイヤ４７０ｉｎ、４７０ｏｕｔを設置する工程には、パターン４４０の外周４４０Ｇに近い方のワイヤ接続部４４１ｏｕｔに１本目のワイヤ４７０ｏｕｔを接続する工程と、当該ワイヤ４７０ｏｕｔをパターン４４０の外側に向かって、予め定められた位置に湾曲させる工程と、内側のワイヤ接続部４４１ｉｎに２本目のワイヤ４７０ｉｎを接続する工程と、パターン４４０の外側に向かって２本目のワイヤ４７０ｉｎを湾曲させる工程を備えている。
　実施の形態４による半導体装置４００によれば、ワイヤ４７０ｉｎ、４７０ｏｕｔの湾曲させた部分の直下で、パターン４４０の外側面４４０ｏｕｔの電界分布を平坦化することができる領域を、パターン４４０の外周４４０Ｇの全体に拡大できるため、接合端部Ｓの電界を緩和し、絶縁性を一層強化した半導体装置４００を提供できる。その上さらに、ワイヤ接続部４４１ｏｕｔ、４４１ｉｎをパターン４４０の外周４４０ＧのＲ加工部４４０Ｒに沿って平行に２本設けていることから、２本目のワイヤ４７０ｉｎをパターン４４０と接続する際に、１本目のワイヤ４７０ｏｕｔと２本目のワイヤ４７０ｉｎとが干渉することがなくなる。これにより、さらに信頼性の高い半導体装置４００と製造工程を実現できる。
実施の形態５．
　以下、実施の形態５による半導体装置を、実施の形態１～４と異なる部分を中心に説明する。
図１０は、半導体装置５００の要部であり、パターン５４０の外周５４０Ｇの近傍を示す断面模式図である。パターン５４０の外周５４０Ｇに沿ってワイヤ５７０が接続され、ワイヤ５７０は、パターン５４０の外側にせり出している。そして、ワイヤ５７０と絶縁基板３０との間には絶縁コーティングＧが設けられている。
　絶縁コーティングＧは、塗布後に何らかの手段で硬化させることが可能な樹脂であって、一例としては、シリコーンゴムが挙げられるが、シリコーンゴムに限らず、絶縁性と硬化性を兼ね備えていれば良い。硬化手段としてもシリコーンゴムのように熱硬化させられるものでも良いし、その他の例としては、紫外線の作用で硬化させるようなものであっても良く、特に限定しない。
　ワイヤ５７０の設置工程には、絶縁基板３０に絶縁コーティングＧを塗布する工程と、絶縁コーティングＧを硬化させる工程と、ワイヤ５７０をパターン５４０に接続する工程とが含まれる。実施の形態２で説明したワイヤ７０を湾曲させる構造、或いは、実施の形態３で説明した２本のワイヤ２７０を設けて交差させる構造、或いは、実施の形態４で説明した２本のワイヤの接続部を平行にずらして設ける構造とは、設計上の必要性に基づいて適切に組み合わせることが可能である。
　実施の形態５による半導体装置５００によれば、ワイヤ５７０を湾曲させる工程、および封止樹脂６０を注入して硬化させる工程において、ワイヤ５７０が必要以上に絶縁基板３０側に倒れ込んでしまい、電界緩和の効果が得られなくなることを防止できる。これにより、信頼性を一層高めた半導体装置５００を提供できる。
実施の形態６．
　以下、実施の形態６による半導体装置を、実施の形態１～５と異なる部分を中心に説明する。
図１１は、実施の形態６による半導体装置６００の断面模式図である。
ケース８０の内側面８０ｉｎに対向するパターン６４０の外周６４０Ｇに沿って、パターン６４０の厚みを絶縁基板３０の上方側に厚くするように突出した金属製の突起６４０Ｐを設け、突起６４０Ｐとパターン６４０とを電気的に接続して同電位にする。突起６４０Ｐの形成にあたっては、絶縁基板３０に厚いパターン６４０を設けてから、突起６４０Ｐ以外の部分を削り込むことで形成しても良いし、薄いパターン６４０に対して金属製の部材を別途接合して形成しても良い。
　図１２は、パターン６４０の外周６４０Ｇの近傍を示す断面模式図である。
ケース８０の内側面８０ｉｎに対向するパターン６４０の外周部だけに突起６４０Ｐを設けることで、パターン６４０全体の厚みを増すことなく、絶縁基板３０とパターン６４０の接合端部Ｓの電界を緩和することができる。
　図１３は、パターン６４０の角部近傍を示す平面模式図である。
ケース８０の内側面８０ｉｎに対向するパターン６４０の外周６４０Ｇに沿って、突起６４０Ｐが形成されている。これにより、絶縁基板３０の全周にわたって電界を緩和する領域を設けることができる。したがって、絶縁性を一層強化した半導体装置６００を提供できる。
　パターン６４０をこのような構造とすることによって、さらに好ましいことに、電界緩和に影響しないパターン６４０の中央部の領域において、パターン６４０の厚みを薄くすることが可能であることから、半導体チップ５０の発熱をベース板２０に逃がすにあたって、パターン６４０の熱抵抗を下げることが可能になる。
　図１４は、実施の形態６の変型例であり、図１３とは異なったパターン６４０Ｂを示す平面模式図である。
絶縁基板３０の端部には、回路構成の都合で半導体チップ５０の搭載されない、幅の狭いパターンが設けられることがある。このように、パターン幅が狭くて突起を設けることができないケースが想定されるが、このような場合には、当該部分のパターン全体を厚くした厚パターン６４２とし、突起６４０Ｐを設けたパターン６４０Ｂと混在させても良い。厚パターン６４２の厚みは、パターン６４０Ｂの突起６４０Ｐを設けた部分の厚みと同じ厚みとすれば良い。
　本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
　１００，２００，３００，４００，５００，６００　半導体装置、２０　ベース板、３０　絶縁基板、４０，４４０，５４０，６４０，６４０Ｂ　パターン、４０ｏｕｔ，４４０ｏｕｔ　外側面、４０Ｇ，４４０Ｇ，５４０Ｇ，６４０Ｇ　外周、４４０Ｒ　Ｒ加工部、４４１ｉｎ，４４１ｏｕｔ　ワイヤ接続部、６４０Ｐ　突起、６４２　厚パターン、５０　半導体チップ、６０　封止樹脂、７０，２７０，３７０，３７０ａ，３７０ｂ，４７０ｉｎ，４７０ｏｕｔ，５７０　ワイヤ、８０　ケース、８０ｉｎ　内側面、８１　係止部、９０　接続端子、Ａ，Ｂ　破線、Ｃ　接続点、Ｇ　絶縁コーティング、Ｓ　接合端部。

Claims (11)

  1. 絶縁基板と、前記絶縁基板の上面に形成された薄板状の金属からなるパターンと、前記パターンの上面に接合された半導体チップとを備え、
    前記パターンの外周に沿って、前記パターンの上方に、前記パターンに複数の接続点において接続された金属製のワイヤを備える半導体装置。
  2. 隣り合う前記接続点の間では、前記ワイヤは、前記パターンの上方の領域から、前記絶縁基板の端部側に向かって外側にせり出すように湾曲している請求項１に記載の半導体装置。
  3. ２本の前記ワイヤを備え、
    一方の前記ワイヤの隣り合う２つの前記接続点の間に、他方の前記ワイヤの前記接続点を設ける請求項２に記載の半導体装置。
  4. 一方の前記ワイヤの前記接続点を結んだ線と、他方の前記ワイヤの前記接続点を結んだ線とは、前記パターンの外周に沿って平行に並ぶ請求項３に記載の半導体装置。
  5. 前記パターンは、角部がＲ加工されている請求項４に記載の半導体装置。
  6. 前記ワイヤの、前記パターンの上方の領域から、前記絶縁基板の端部側に向かって外側にせり出した部分と、前記絶縁基板との間に、絶縁性と硬化性を有する樹脂からなる絶縁コーティングを備える請求項２から請求項５のいずれか１項に記載の半導体装置。
  7. 前記ワイヤは、アーチ状のワイヤループを形成している請求項１から請求項６のいずれか１項に記載の半導体装置。
  8. ケースと、前記ケースの一方の開口部を塞ぐように前記ケースの内側に設けられたベース板とを備え、
    前記絶縁基板は、前記ベース板の上面に重ねられ、前記ワイヤは、前記ケースの内側面に対向する前記パターンの外周に沿って備えられている請求項１から請求項７のいずれか１項に記載の半導体装置。
  9. 絶縁基板と、前記絶縁基板の上面に形成された薄板状の金属からなるパターンと、前記パターンの上面に接合された半導体チップとを備え、
    前記パターンの外周に沿って、前記パターンの上方に突出する突起を備える半導体装置。
  10. 前記パターンと、前記パターンの前記突起を設けた部分の厚みと同じ厚みを有する他のパターンとを備える請求項９に記載の半導体装置。
  11. ケースと、前記ケースの一方の開口部を塞ぐように前記ケースの内側に設けられたベース板とを備え、
    前記絶縁基板は、前記ベース板の上面に重ねられ、前記突起は、前記ケースの内側面に対向する前記パターンの外周に沿って備えられている請求項９又は請求項１０に記載の半導体装置。
PCT/JP2022/012189 2022-03-17 2022-03-17 半導体装置 WO2023175823A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2024507337A JPWO2023175823A1 (ja) 2022-03-17 2022-03-17
PCT/JP2022/012189 WO2023175823A1 (ja) 2022-03-17 2022-03-17 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/012189 WO2023175823A1 (ja) 2022-03-17 2022-03-17 半導体装置

Publications (1)

Publication Number Publication Date
WO2023175823A1 true WO2023175823A1 (ja) 2023-09-21

Family

ID=88022551

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/012189 WO2023175823A1 (ja) 2022-03-17 2022-03-17 半導体装置

Country Status (2)

Country Link
JP (1) JPWO2023175823A1 (ja)
WO (1) WO2023175823A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258416A (ja) * 2006-03-23 2007-10-04 Mitsubishi Materials Corp パワーモジュール用基板およびパワーモジュール並びにパワーモジュール用基板の製造方法
JP2008311294A (ja) * 2007-06-12 2008-12-25 Mitsubishi Materials Corp パワーモジュール用基板の製造方法
JP2009194327A (ja) * 2008-02-18 2009-08-27 Mitsubishi Electric Corp 電力用半導体装置
US20160093577A1 (en) * 2014-09-30 2016-03-31 Skyworks Solutions, Inc. Shielded radio-frequency module having reduced area
US20180166363A1 (en) * 2016-04-01 2018-06-14 Intel Corporation Semiconductor package with electromagnetic interference shielding structures
WO2021002132A1 (ja) * 2019-07-03 2021-01-07 富士電機株式会社 半導体モジュールの回路構造

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258416A (ja) * 2006-03-23 2007-10-04 Mitsubishi Materials Corp パワーモジュール用基板およびパワーモジュール並びにパワーモジュール用基板の製造方法
JP2008311294A (ja) * 2007-06-12 2008-12-25 Mitsubishi Materials Corp パワーモジュール用基板の製造方法
JP2009194327A (ja) * 2008-02-18 2009-08-27 Mitsubishi Electric Corp 電力用半導体装置
US20160093577A1 (en) * 2014-09-30 2016-03-31 Skyworks Solutions, Inc. Shielded radio-frequency module having reduced area
US20180166363A1 (en) * 2016-04-01 2018-06-14 Intel Corporation Semiconductor package with electromagnetic interference shielding structures
WO2021002132A1 (ja) * 2019-07-03 2021-01-07 富士電機株式会社 半導体モジュールの回路構造

Also Published As

Publication number Publication date
JPWO2023175823A1 (ja) 2023-09-21

Similar Documents

Publication Publication Date Title
US10104775B2 (en) Semiconductor device and method for manufacturing the same
US9171773B2 (en) Semiconductor device
JP5067267B2 (ja) 樹脂封止型半導体装置とその製造方法
JP6233507B2 (ja) パワー半導体モジュールおよび複合モジュール
JP2002076197A (ja) 半導体装置用基板及び半導体装置
CN108292655A (zh) 功率模块
JP2020506551A (ja) パワー半導体モジュール
JP2009252838A (ja) 半導体装置
US11462446B2 (en) Power semiconductor module arrangement and method for producing the same
JP2018098442A (ja) 半導体装置
WO2023175823A1 (ja) 半導体装置
CN104798194B (zh) 半导体器件
JP6760127B2 (ja) 半導体装置、半導体装置の製造方法
JP6811580B2 (ja) パワー半導体モジュール
JP2003197858A (ja) 電力半導体装置及びその製造方法
CN114008775A (zh) 半导体装置及其制造方法
CN103794594A (zh) 半导体封装件
CN112530915A (zh) 半导体装置
JP2000150724A (ja) 半導体装置
JP6891075B2 (ja) パワー半導体モジュール
US11417591B2 (en) Semiconductor module
CN110911379B (zh) 端子板以及半导体装置
WO2015170488A1 (ja) 半導体装置及びその製造方法
JP4150508B2 (ja) 電力用半導体装置
JP7479310B2 (ja) 半導体モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22932099

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2024507337

Country of ref document: JP