WO2023167006A1 - 光検出装置、その製造方法、及び電子機器 - Google Patents

光検出装置、その製造方法、及び電子機器 Download PDF

Info

Publication number
WO2023167006A1
WO2023167006A1 PCT/JP2023/005630 JP2023005630W WO2023167006A1 WO 2023167006 A1 WO2023167006 A1 WO 2023167006A1 JP 2023005630 W JP2023005630 W JP 2023005630W WO 2023167006 A1 WO2023167006 A1 WO 2023167006A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating film
film
unevenness
photodetector
semiconductor layer
Prior art date
Application number
PCT/JP2023/005630
Other languages
English (en)
French (fr)
Inventor
良洋 安藤
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Publication of WO2023167006A1 publication Critical patent/WO2023167006A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B3/00—Simple or compound lenses
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/30—Polarising elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures

Definitions

  • the present technology (technology according to the present disclosure) relates to a photodetector, its manufacturing method, and electronic equipment, and particularly relates to a photodetector having an optical element having a metal film, its manufacturing method, and electronic equipment.
  • Patent Document 1 A technology has been proposed in which a filter that is microfabricated on a metal film and that transmits a specific wavelength or polarized light is applied to a solid-state imaging device or the like (for example, Patent Document 1).
  • An object of the present technology is to provide a photodetector in which light interference is suppressed, a method for manufacturing the same, and an electronic device.
  • a method for manufacturing a photodetector includes preparing a substrate including a semiconductor layer provided with a photoelectric conversion unit and a first insulating film laminated on a light incident surface side of the semiconductor layer, 1.
  • a metal film is laminated on an exposed surface of an insulating film, a hard mask pattern is formed on the exposed surface of the metal film, and a plurality of openings are formed in the metal film by etching the metal film based on the hard mask pattern.
  • An electronic device includes the photodetector and an optical system that forms an image of light from a subject on the photodetector.
  • FIG. 4; 5 is a longitudinal sectional view showing an enlarged part of the cross section of the pixel shown in FIG. 4;
  • FIG. It is a top view of a wire grid polarizer which a photodetection device concerning modification 1 of a 1st embodiment of this art has.
  • It is a longitudinal cross-sectional view showing a cross-sectional structure of a pixel of a photodetector according to a second embodiment of the present technology.
  • FIG. 10 is a plan view showing unevenness formed on a surface of an insulating film of a photodetector according to a second embodiment of the present technology;
  • CMOS complementary metal oxide semiconductor
  • the photodetector 1 As shown in FIG. 1, the photodetector 1 according to the first embodiment of the present technology mainly includes a semiconductor chip 2 having a square two-dimensional planar shape when viewed from above. That is, the photodetector 1 is mounted on the semiconductor chip 2 . As shown in FIG. 15, the photodetector 1 captures image light (incident light 106) from a subject through an optical system (optical lens) 102, and the amount of incident light 106 formed on an imaging plane is is converted into an electric signal for each pixel and output as a pixel signal.
  • image light incident light 106
  • optical system optical lens
  • a semiconductor chip 2 on which a photodetector 1 is mounted has a rectangular pixel region 2A provided in the center and a rectangular pixel region 2A in a two-dimensional plane including X and Y directions that intersect with each other.
  • a peripheral region 2B is provided outside the pixel region 2A so as to surround the pixel region 2A.
  • the pixel area 2A is a light receiving surface that receives light condensed by the optical system 102 shown in FIG. 15, for example.
  • a plurality of pixels 3 are arranged in a matrix on a two-dimensional plane including the X direction and the Y direction.
  • the pixels 3 are arranged repeatedly in each of the X and Y directions that intersect each other within a two-dimensional plane.
  • the X direction and the Y direction are orthogonal to each other as an example.
  • a direction orthogonal to both the X direction and the Y direction is the Z direction (thickness direction, stacking direction).
  • the direction perpendicular to the Z direction is the horizontal direction.
  • a plurality of bonding pads 14 are arranged in the peripheral region 2B.
  • Each of the plurality of bonding pads 14 is arranged, for example, along each of four sides in the two-dimensional plane of the semiconductor chip 2 .
  • Each of the plurality of bonding pads 14 is an input/output terminal used when electrically connecting the semiconductor chip 2 to an external device.
  • the semiconductor chip 2 includes a logic circuit 13 including a vertical drive circuit 4, a column signal processing circuit 5, a horizontal drive circuit 6, an output circuit 7, a control circuit 8, and the like.
  • the logic circuit 13 is composed of a CMOS (Complementary MOS) circuit having, for example, an n-channel conductivity type MOSFET (Metal Oxide Semiconductor Field Effect Transistor) and a p-channel conductivity type MOSFET as field effect transistors.
  • CMOS Complementary MOS
  • the vertical driving circuit 4 is composed of, for example, a shift register.
  • the vertical drive circuit 4 sequentially selects desired pixel drive lines 10, supplies pulses for driving the pixels 3 to the selected pixel drive lines 10, and drives the pixels 3 in row units. That is, the vertical drive circuit 4 sequentially selectively scans the pixels 3 in the pixel region 2A in the vertical direction row by row, and outputs signals from the pixels 3 based on the signal charges generated by the photoelectric conversion elements of the pixels 3 according to the amount of received light.
  • a pixel signal is supplied to the column signal processing circuit 5 through the vertical signal line 11 .
  • the column signal processing circuit 5 is arranged, for example, for each column of the pixels 3, and performs signal processing such as noise removal on the signals output from the pixels 3 of one row for each pixel column.
  • the column signal processing circuit 5 performs signal processing such as CDS (Correlated Double Sampling) and AD (Analog Digital) conversion for removing pixel-specific fixed pattern noise.
  • a horizontal selection switch (not shown) is connected between the output stage of the column signal processing circuit 5 and the horizontal signal line 12 .
  • FIG. 3 is an equivalent circuit diagram showing a configuration example of the pixel 3.
  • the pixel 3 includes a photoelectric conversion element PD, a charge accumulation region (floating diffusion) FD for accumulating (holding) signal charges photoelectrically converted by the photoelectric conversion element PD, and photoelectrically converted by the photoelectric conversion element PD. and a transfer transistor TR for transferring the signal charge to the charge accumulation region FD.
  • the pixel 3 also includes a readout circuit 15 electrically connected to the charge accumulation region FD.
  • the drain region of the transfer transistor TR is electrically connected to the charge storage region FD.
  • a gate electrode of the transfer transistor TR is electrically connected to a transfer transistor drive line among the pixel drive lines 10 (see FIG. 2).
  • the charge accumulation region FD temporarily accumulates and holds signal charges transferred from the photoelectric conversion element PD via the transfer transistor TR.
  • the readout circuit 15 reads out the signal charge accumulated in the charge accumulation region FD and outputs a pixel signal based on the signal charge.
  • the readout circuit 15 includes, but is not limited to, pixel transistors such as an amplification transistor AMP, a selection transistor SEL, and a reset transistor RST. These transistors (AMP, SEL, RST) have a gate insulating film made of, for example, a silicon oxide film ( SiO2 film), a gate electrode, and a pair of main electrode regions functioning as a source region and a drain region. It consists of MOSFETs.
  • These transistors may be MISFETs (Metal Insulator Semiconductor FETs) whose gate insulating film is a silicon nitride film (Si 3 N 4 film) or a laminated film of a silicon nitride film and a silicon oxide film.
  • MISFETs Metal Insulator Semiconductor FETs
  • the amplification transistor AMP has a source region electrically connected to the drain region of the selection transistor SEL, and a drain region electrically connected to the power supply line Vdd and the drain region of the reset transistor.
  • a gate electrode of the amplification transistor AMP is electrically connected to the charge storage region FD and the source region of the reset transistor RST.
  • the selection transistor SEL has a source region electrically connected to the vertical signal line 11 (VSL) and a drain electrically connected to the source region of the amplification transistor AMP.
  • a gate electrode of the select transistor SEL is electrically connected to a select transistor drive line among the pixel drive lines 10 (see FIG. 2).
  • the photodetector 1 (semiconductor chip 2) includes a second insulating layer 50, a plasmon filter 60, a first insulating layer 40, a first surface S1 located opposite to each other, and a first surface S1. 2, the wiring layer 30, and the support substrate 33 are laminated in this order.
  • the photoelectric conversion element PD shown in FIG. 3 is configured for each pixel 3 .
  • the semiconductor layer 20 has a plurality of semiconductor regions 22 (photoelectric conversion units) arranged in a two-dimensional array in plan view.
  • the semiconductor regions 22 (photoelectric conversion portions) may be separated by a known separation region (not shown).
  • the isolation region is, but not limited to, impurity isolation or trench isolation, for example.
  • An element such as a transistor is configured. Note that the number of pixels 3 is not limited to that shown in FIG.
  • the first insulating layer 40 is laminated on the light incident surface side of the semiconductor layer 20 , more specifically on the second surface S ⁇ b>2 of the semiconductor layer 20 .
  • the first insulating layer 40 is provided so as to cover at least the entire pixel region 2A.
  • the first insulating layer 40 has a layered structure in which a pinning layer 41 that is an insulating film, an insulating film 42, and an insulating film 43 are laminated in this order from the second surface S2 side, although not limited thereto. have.
  • a first insulating layer 40 made of an insulating film constitutes a first insulating film. More specifically, each of the pinning layer 41, the insulating film 42, and the insulating film 43, which are insulating films of the first insulating layer 40, constitutes a first insulating film.
  • the pinning layer 41 is laminated on the second surface S ⁇ b>2 of the semiconductor layer 20 .
  • the pinning layer 41 is formed of a high dielectric material having negative fixed charges by a known method. Since an electric field is applied to the interface with the semiconductor layer 20 by the negative fixed charges of the pinning layer 41 , a positive charge accumulation region is formed at the interface with the semiconductor layer 20 . As a result, it is possible to suppress an increase in dark current.
  • Examples of the material forming the pinning layer 41 include, but are not limited to, hafnium oxide (HfO 2 ), zirconium oxide (ZrO 2 ), and tantalum oxide (Ta 2 O 5 ).
  • the pinning layer 41 can also function as an antireflection film.
  • the insulating film 42 is laminated on the surface of the pinning layer 41 opposite to the surface on the semiconductor layer 20 side.
  • the insulating film 43 is provided so as to cover the light shielding layer 44 laminated on the surface of the insulating film 42 opposite to the surface of the insulating film 42 facing the pinning layer 41 .
  • the surface of the insulating film 43 on the side of the second insulating layer 50 is planarized using a known method such as, but not limited to, a CMP (Chemical Mechanical Polishing) method.
  • the material forming the insulating films 42 and 43 include, but are not limited to, silicon oxide (SiO 2 ), silicon oxynitride (SiON), and aluminum oxide (Al 2 O 3 ).
  • the insulating films 42 and 43 are assumed to be made of silicon oxide.
  • the light shielding layer 44 is provided on the surface of the insulating film 42 opposite to the surface of the insulating film 42 facing the pinning layer 41 . Moreover, the light shielding layer 44 is preferably provided in a region that overlaps a boundary (separation region) between pixels in a plan view, and is made of a material that hardly transmits light. Examples of materials forming the light shielding layer 44 include tungsten (W), aluminum (Al), and copper (Cu). In the present embodiment, description will be given assuming that the light shielding layer 44 is made of tungsten.
  • the second insulating layer 50 is provided so as to cover at least the entire pixel region 2A.
  • the second insulating layer 50 has, but is not limited to, a laminated structure in which an insulating film 51, an insulating film 52, and a planarization film 56, which is an insulating film, are laminated in this order.
  • the insulating film 51 constitutes a second insulating film
  • the insulating film 52 constitutes a third insulating film.
  • the insulating film 51 is laminated on the plasmon filter 60 . More specifically, the plasmon filter 60 is covered so as to fill an opening 63 which will be described later.
  • the surface of the insulating film 51 on the insulating film 52 side is made nearly flat by, for example, adjusting the thickness of the insulating film 51 or the film formation method. Alternatively, the surface of the insulating film 51 on the insulating film 52 side may be planarized by the CMP method.
  • Examples of the material forming the insulating film 51 include, but are not limited to, silicon oxide (SiO 2 ), silicon oxynitride (SiON), and aluminum oxide (Al 2 O 3 ). It is desirable that the material forming the insulating film 51 is selected according to the type of the optical element such as the plasmon filter 60 . In this embodiment, the insulating film 51 is assumed to be made of silicon oxide.
  • the insulating film 52 functions, for example, as a passivation film.
  • the insulating film 52 functions as, but not limited to, a protective film that suppresses penetration of moisture and the like and suppresses corrosion phenomena.
  • the insulating film 52 can function as an antireflection film.
  • the insulating film 52 has a laminated structure in which a film 53, a film 54, and a film 55 are laminated in that order from the insulating film 51 side.
  • Each of the insulating film 52 and the films 53 to 55 constitutes a third insulating film.
  • the laminated structure is not limited to three layers.
  • the insulating film 52 may have a laminated structure of two layers or four layers or more. Alternatively, the insulating film 52 may have only one layer.
  • Examples of the material forming the insulating film 52 include, but are not limited to, silicon nitride (Si 3 N 4 ), silicon oxynitride (SiON), and aluminum oxide (Al 2 O 3 ).
  • the films 53, 54, and 55 may be made of different materials, or may be made of the same material. In this embodiment, the films 53 and 55 are made of silicon oxynitride, and the film 54 is made of silicon nitride. Films 53 and 55 function as antireflection films.
  • the refractive index of the film 53 has a value between the refractive index of the film 54 and the refractive index of the insulating film 51
  • the refractive index of the film 55 has a value between the refractive index of the film 54 and the refractive index of the insulating film 56. has a value between
  • the planarizing film 56 is provided to planarize the surface on which the microlenses ML are formed.
  • the planarizing film 56 is composed of a known insulating film. Examples of the material forming the planarizing film 56 include, but are not limited to, known resin materials such as silicon oxide and acrylic resin.
  • the plasmon filter 60 is an optical element capable of selecting specific light and supplying the selected light to the photoelectric conversion section (semiconductor region 22).
  • the plasmon filter 60 can select light of different wavelengths depending on the type of hole array, and can function as a multispectral filter.
  • the aperture arrays 62a, 62b, 62c, and 62d have apertures 63 with different diameters in plan view, and the pitches at which the apertures 63 are provided are also different. By changing the diameter and pitch of the apertures 63, the wavelength of light to be selected can be changed.
  • a multispectral filter can be configured by arranging different types of aperture arrays. The size and pitch of the apertures 63 tend to be larger in the aperture array 62 that selects long wavelength light than in the aperture array 62 that selects short wavelength light.
  • the aperture arrays 62a, 62b, 62c, and 62d are simply referred to as the aperture array 62 when not distinguished.
  • the unevenness (surface roughness) of the surface 61a of the base material 61 is larger than the unevenness of the surface 61b of the base material 61.
  • the size of the unevenness of the surface 61b is defined by the illustrated distance d2.
  • the distance d2 indicates the height range (height range) along the Z direction of the unevenness of the surface 61b.
  • the distance d1 is set larger than the distance d2 (d1>d2). In other words, the distance d2 is set smaller than the distance d1.
  • the light transmitted through the plasmon filter 60 may be reflected by the pinning layer 41 and the semiconductor layer 20, return to the plasmon filter 60, and hit the surface 61b.
  • the features of the unevenness of the surfaces 61a and 61b of the base material 61 are the same as in the case of the plasmon filter 60, so the description thereof will be omitted here.
  • the second insulating layer 50A has a laminated structure in which, although not limited to this, an insulating film 51A, an insulating film 52A, and a flattening film 56 which is an insulating film are laminated in this order. have.
  • the insulating film 51A constitutes a second insulating film
  • the insulating film 52A constitutes a third insulating film.
  • the insulating films 51A and 52A are different in shape from the insulating films 51 and 52, but otherwise the configuration is the same as in the first embodiment.
  • the unevenness of the surface 51Aa is formed by a plurality of holes 57 provided on the surface 51Aa.
  • the shape of the hole 57 in plan view is circular in the example shown in FIG. 9, it is not limited to this, and may be other shapes such as a square, for example.
  • the holes 57 are arranged regularly, they may be arranged at random.
  • the depth of the hole 57 in the thickness direction of the insulating film 51A is approximately the same as the height range of the unevenness of the surface 51Aa.
  • the insulating film 52A shown in FIG. 8 functions, for example, as a passivation film.
  • the insulating film 52A has a laminated structure in which a film 53A, a film 54A, and a film 55A are laminated in that order from the insulating film 51A side.
  • Each of the insulating film 52A and the film 53A to the film 55A constitutes a third insulating film.
  • the laminated structure is not limited to three layers.
  • the insulating film 52A may have a laminated structure of two layers or four layers or more. Alternatively, the insulating film 52A may have only one layer.
  • the insulating film 52A is laminated on the surface 51Aa of the insulating film 51A. More specifically, the film 53A included in the insulating film 52A is laminated on the surface 51Aa of the insulating film 51A.
  • the insulating film 51A functions as a base for the film 53A.
  • the size of the unevenness of the surface of the film 53A on the semiconductor layer 20 side is determined by the unevenness of the base of the film 53A (the surface 51Aa of the insulating film 51A).
  • the size of the unevenness of the surface of the film 53A on the side opposite to the base is controlled by the unevenness of the base and the film formation conditions and film thickness of the film 53A.
  • the film 53A functions as a base for the film 54A
  • the film 54A functions as a base for the film 55A
  • the film 53A, the film 54A, and the film 55A are laminated using conditions such that the surface opposite to the base is not greatly flattened due to the unevenness of the base. Therefore, each of the insulating film 52A and the film 53A to the film 55A has unevenness along both surfaces in the thickness direction along the unevenness of the surface 51Aa.
  • a method for manufacturing the photodetector 1 will be described below. More specifically, mainly the method of manufacturing the surface 51Aa and the insulating film 52A will be described. For other parts, a known method may be used, so the description thereof is omitted.
  • an insulating film 51A covering the plasmon filter 60 is laminated.
  • a plurality of holes 57 are formed in the exposed surface of the insulating film 51A using known lithography and etching techniques.
  • the hole 57 is provided in a region of the surface 51Aa that overlaps with the pixel region 2A at least in plan view. Holes 57 are similarly provided for all pixels 3 .
  • the film 53A, the film 54A, and the film 55A are laminated in this order.
  • the film 53A, the film 54A, and the film 55A are laminated using conditions such that the surface opposite to the base is not greatly flattened due to the unevenness of the base.
  • the surface 51Aa of the insulating film 51A and the surface of the insulating film 52A are also provided with unevenness.
  • the number of diffusely reflecting surfaces can be increased along the Z direction. Therefore, the light incident on the photodetector 1 is more likely to be diffusely reflected from the surface 61a of the plasmon filter 60 to the microlens ML side, and light interference can be further suppressed.
  • the insulating film 51A is composed of a single film in the example shown in FIG. 8, it may have a laminated structure in which a plurality of films are laminated.
  • the unevenness of the surface 51Aa is configured by the plurality of holes 57 provided in the surface 51Aa, but the present technology is not limited to this.
  • the unevenness of the surface 51Aa may be formed by a plurality of grooves 57A provided on the surface 51Aa.
  • the depth of the groove 57A in the thickness direction of the insulating film 51A is approximately the same as the height range of the unevenness of the surface 51Aa.
  • the photodetector 1 according to Modification 2 of the second embodiment has the second insulating layer 50B instead of the second insulating layer 50A. Otherwise, the configuration of the photodetector 1 is basically the same as that of the photodetector 1 of the above-described second embodiment.
  • the second insulating layer 50B has, but is not limited to, a laminated structure in which an insulating film 51B, an insulating film 52B, and a planarization film 56 that is an insulating film are laminated in this order.
  • the insulating film 51B constitutes a second insulating film
  • the insulating film 52B constitutes a third insulating film.
  • the plasmon filter 60A has an aperture array 62a shown in FIG. 5, and the plasmon filter 60B has an aperture array 62b in which the size and pitch of the apertures 63 are smaller than those of the aperture array 62a.
  • the photoelectric conversion portion of the pixel 3a overlapping the plasmon filter 60A in plan view detects the second wavelength
  • the photoelectric conversion portion of the pixel 3b overlapping the plasmon filter 60B in plan view detects the first wavelength.
  • the first wavelength is, for example, light of blue, green, or the like
  • the second wavelength is, for example, light of red, infrared, or the like.
  • the plasmon filter 60 has other parts for selecting wavelengths other than the first and second wavelengths.
  • the unevenness of the surface 51Ba that overlaps the plasmon filter 60A that selects the light of the second wavelength in plan view is compared to the unevenness of the surface 51Bb that overlaps the plasmon filter 60B that selects the light of the first wavelength in plan view. set large. More specifically, the height range of the unevenness (surface roughness) of the surface 51Ba1 is set larger than the height range of the unevenness (surface roughness) of the surface 51Ba2. As a result, the surface 51Ba that overlaps the plasmon filter 60A that selects the light of the second wavelength in plan view diffusely reflects incident light more easily than the surface 51Bb that overlaps the plasmon filter 60B that selects the light of the first wavelength in plan view. .
  • the height range of the unevenness of the surface 51Ba and the height range of the unevenness of the surface 51Bb, and the height of the unevenness (surface roughness) of the surface of the film provided between the plasmon filter 60 and the semiconductor layer 20 The relationship with the depth range is the same as in the above-described second embodiment. Further, the unevenness of the surface 51Ba is provided regardless of the position of the opening 63 of the plasmon filter 60 in plan view.
  • the insulating film 52B functions, for example, as a passivation film.
  • the insulating film 52B has a laminated structure in which a film 53B, a film 54B, and a film 55B are laminated in that order from the insulating film 51B side.
  • Each of the insulating film 52B and the film 53B to the film 55B constitutes a third insulating film.
  • the laminated structure is not limited to three layers.
  • the insulating film 52B may have a laminated structure of two layers or four layers or more. Alternatively, the insulating film 52B may have only one layer.
  • the unevenness of the portion of the insulating film 52B that overlaps the plasmon filter 60A that selects the light of the second wavelength in plan view is compared to the unevenness of the portion that overlaps the plasmon filter 60B that selects the light of the first wavelength in plan view. set large.
  • the surface that overlaps the plasmon filter 60A that selects the light of the second wavelength in plan view is more incident than the surface that overlaps the plasmon filter 60B that selects the light of the first wavelength in plan view. It becomes easy to diffusely reflect light.
  • a method for manufacturing the photodetector 1 will be described below. More specifically, a method of manufacturing the surface 51Ba will be mainly described. For other parts, a known method may be used, so the description thereof is omitted.
  • an insulating film 51B covering the plasmon filter 60 is laminated. After that, a plurality of holes 57 are sequentially formed in each of the surface 51Ba1 of the insulating film 51B and the surface 51Ba2 of the insulating film 51B using known lithography technology and etching technology.
  • a plurality of holes 57 are formed in the surface 51Ba1 of the insulating film 51B, and then a plurality of holes 57 are formed in the surface 51Ba2 of the insulating film 51B.
  • the lithography technique and the etching technique are repeated for each size and pitch of the holes 57 to be formed.
  • the film 53B, the film 54B, and the film 55B are laminated in this order.
  • the film 53B, the film 54B, and the film 55B are laminated using conditions such that the surface opposite to the base is not greatly flattened due to the unevenness of the base.
  • a region ( The unevenness of the surface 51Ba2) is smaller than the unevenness of the area (surface 51Ba1) that overlaps the plasmon filter 60A that selects the second wavelength in plan view. Therefore, in the plasmon filter 60B, which selects short wavelengths in which ripples and flares in the spectral characteristics are less likely to occur than long wavelengths, it is possible to suppress irregular reflection from becoming larger than necessary by setting the unevenness to an appropriate size, thereby condensing light. Traits can be prioritized.
  • the surface 51Ba of the insulating film 51B may have regions other than the surfaces 51Ba1 and 51Ba2. Other regions may also have unevenness different from the unevenness of the surfaces 51Ba1 and 51Ba2.
  • the insulating film 51B is composed of a single film, but may have a laminated structure in which a plurality of films are laminated.
  • the photodetector 1 according to Modification 3 of the second embodiment has a second insulating layer 50C instead of the second insulating layer 50B. Otherwise, the configuration of the photodetector 1 is basically the same as that of the photodetector 1 according to the above-described second embodiment and modification 2 of the second embodiment.
  • the second insulating layer 50C has, but is not limited to, a laminated structure in which an insulating film 51C, an insulating film 52C, and a planarization film 56 that is an insulating film are laminated in this order.
  • the insulating film 51C constitutes a second insulating film
  • the insulating film 52C constitutes a third insulating film.
  • the plasmon filter 60B (first optical element) selects the light of the first wavelength
  • the plasmon filter 60A (second optical element) selects the second wavelength longer than the first wavelength.
  • the plasmon filter 60A has an aperture array 62a shown in FIG. 5
  • the plasmon filter 60B has an aperture array 62b in which the size and pitch of the apertures 63 are smaller than those of the aperture array 62a.
  • the opening 63 of the plasmon filter 60A is called an opening 63a
  • the opening of the plasmon filter 60B is called an opening 63a
  • 63 is called an opening 63b.
  • the openings 63a and 63b are simply referred to as openings 63 when not distinguished from each other.
  • the diameter of the opening 63a in plan view (horizontal direction) is larger than the diameter of the opening 63b.
  • the first wavelength is, for example, light of blue, green, or the like
  • the second wavelength is, for example, light of red, infrared, or the like.
  • the plasmon filter 60 has other parts for selecting wavelengths other than the first and second wavelengths.
  • the surface of the insulating film 51C on the insulating film 52C side is called a surface 51Ca.
  • the insulating film 51C covers the plasmon filter 60 so as not to fill the opening 63 completely.
  • a portion of the insulating film 51 ⁇ /b>C that overlaps the opening 63 in plan view is recessed into the opening 63 .
  • the surface 51Ca of the insulating film 51C which overlaps with the opening 63 in plan view, is recessed to form an uneven concave portion.
  • the side surface of the base material 61 forming the opening 63 is called a surface 61c.
  • the angle of the surface 61c with respect to the thickness direction (Z direction) of the semiconductor layer 20 is preferably 0 degrees. The closer the angle of the surface 61c to the thickness direction to 0 degrees, the easier it is for the surface 51Ca to sink into the opening 63 .
  • the surface 51Ca can be easily recessed into the opening 63 by controlling the size of the angle of the surface 61c with respect to the thickness direction within 10 degrees.
  • the film 53C functions as a base for the film 54C
  • the film 54C functions as a base for the film 55C
  • the film 53C, the film 54C, and the film 55C are laminated using conditions such that the surface opposite to the base is not greatly flattened due to the unevenness of the base. Therefore, each of the insulating film 52C and the film 53C to the film 55C has unevenness on both sides in the thickness direction along the unevenness of the surface 51Ca.
  • the insulation film 51C is deposited under film formation conditions that provide good coverage of the exposed surface and the openings 63 are less likely to be blocked. Further, for example, if it is desired to reduce the unevenness of the surface 51Ca, the insulating film 51C may be formed by selecting film formation conditions that easily block the opening 63, or the film thickness of the insulating film 51C may be increased.
  • the film 53C, the film 54C, and the film 55C are laminated under conditions such that the surface opposite to the base is not greatly flattened due to the unevenness of the base. Since the subsequent steps may be performed by a known method, the description thereof is omitted here.
  • the photodetector 1 according to Modification 3 of the second embodiment does not require a dedicated process for forming unevenness on the surface 51Ca, it is possible to suppress an increase in manufacturing costs.
  • both the unevenness of the surface 51Ca1 and the unevenness of the surface 51Ca2 having different sizes can be formed at once in the same process. Therefore, it is not necessary to repeat the same process for each size of unevenness, and it is possible to suppress an increase in manufacturing cost.
  • the insulating film 51C is composed of a single film in the example shown in FIG. 12, it may have a laminated structure in which a plurality of films are laminated.
  • the electronic device 100 includes a solid-state imaging device 101 , an optical lens 102 , a shutter device 103 , a driving circuit 104 and a signal processing circuit 105 .
  • the electronic device 100 is, but not limited to, an electronic device such as a camera, for example.
  • the electronic device 100 also includes the photodetector 1 described above as the solid-state imaging device 101 .
  • An optical lens (optical system) 102 forms an image of image light (incident light 106 ) from a subject on the imaging surface of the solid-state imaging device 101 .
  • signal charges are accumulated in the solid-state imaging device 101 for a certain period of time.
  • a shutter device 103 controls a light irradiation period and a light shielding period for the solid-state imaging device 101 .
  • a drive circuit 104 supplies drive signals for controlling the transfer operation of the solid-state imaging device 101 and the shutter operation of the shutter device 103 .
  • Signal transfer of the solid-state imaging device 101 is performed by a driving signal (timing signal) supplied from the driving circuit 104 .
  • the signal processing circuit 105 performs various signal processing on signals (pixel signals) output from the solid-state imaging device 101 .
  • the video signal that has undergone signal processing is stored in a storage medium such as a memory, or output to a monitor.
  • the electronic device 100 is not limited to a camera, and may be another electronic device.
  • it may be an imaging device such as a camera module for mobile devices such as mobile phones.
  • the electronic device 100 includes, as the solid-state imaging device 101, the photodetector 1 according to any one of the first embodiment, the second embodiment, and the modification of those embodiments, or the first embodiment and the second embodiment. , and a combination of at least two of these embodiments.
  • the photodetector 1 according to the above-described second embodiment and its modification includes the wire grid polarizer 60 described in modification 1 of the first embodiment instead of the plasmon filter 60.
  • the wire grid polarizer 60 described in modification 1 of the first embodiment instead of the plasmon filter 60.
  • this technology can be applied not only to solid-state imaging devices as image sensors, but also to light detection devices in general, including range sensors that measure distance, also known as ToF (Time of Flight) sensors.
  • a ranging sensor emits irradiation light toward an object, detects the reflected light that is reflected from the surface of the object, and then detects the reflected light from the irradiation light until the reflected light is received. It is a sensor that calculates the distance to an object based on time. As the structure of this distance measuring sensor, the uneven structure described above can be adopted.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Optical Filters (AREA)
  • Polarising Elements (AREA)

Abstract

光の干渉が抑制された光検出装置を提供する。光検出装置は、光電変換部を有する半導体層と、半導体層の光入射面側に積層された第１絶縁膜と、第１絶縁膜に積層された金属膜及び金属膜のうち平面視で光電変換部に重なる領域に形成された開口配列を有し、特定の光を選択可能な光学素子と、光学素子に積層された第２絶縁膜と、第２絶縁膜に積層された第３絶縁膜と、を備え、金属膜の第２絶縁膜側の面及び第２絶縁膜の第３絶縁膜側の面のうちの一方の面は、金属膜の第１絶縁膜側の面及び第１絶縁膜の半導体層側の面のうちの一方の面が有する凹凸より大きい凹凸を有する。

Description

光検出装置、その製造方法、及び電子機器
　本技術（本開示に係る技術）は、光検出装置、その製造方法、及び電子機器に関し、特に、金属膜を有する光学素子を有する光検出装置、その製造方法、及び電子機器に関する。
　金属膜に対して微細加工が施され且つ特定波長や偏光を透過するフィルタを、固体撮像素子等に適用する技術が提案されている（例えば、特許文献１）。
国際公開第２０１８／０３０２１３号
　上述のようなフィルタは、金属材料で構成されているため、反射率が高かった。そして、反射された光が干渉する場合があった。本技術は、光の干渉が抑制された光検出装置、その製造方法、及び電子機器を提供することを目的とする。
　本技術の一態様に係る光検出装置は、光電変換部を有する半導体層と、上記半導体層の光入射面側に積層された第１絶縁膜と、上記第１絶縁膜に積層された金属膜及び上記金属膜のうち平面視で上記光電変換部に重なる領域に形成された開口配列を有し、特定の光を選択可能な光学素子と、上記光学素子に積層された第２絶縁膜と、上記第２絶縁膜に積層された第３絶縁膜と、を備え、上記金属膜の上記第２絶縁膜側の面及び上記第２絶縁膜の上記第３絶縁膜側の面のうちの一方の面は、上記金属膜の上記第１絶縁膜側の面及び上記第１絶縁膜の上記半導体層側の面のうちの一方の面が有する凹凸より大きい凹凸を有する。
　本技術の一態様に係る光検出装置の製造方法は、光電変換部が設けられた半導体層及び上記半導体層の光入射面側に積層された第１絶縁膜を含む基板を準備し、上記第１絶縁膜の露出面に金属膜を積層し、上記金属膜の露出面にハードマスクパターンを形成し、上記ハードマスクパターンに基づいて上記金属膜をエッチングして上記金属膜に開口を複数形成し、これにより上記金属膜及び上記開口の配列を有する光学素子を形成し、上記ハードマスクパターンを覆い且つ上記開口を完全に埋めないように、第２絶縁膜を積層する。
　本技術の一態様に係る電子機器は、上記光検出装置と、上記光検出装置に被写体からの像光を結像させる光学系と、を備える。
本技術の第１実施形態に係る光検出装置の一構成例を示すチップレイアウト図である。 本技術の第１実施形態に係る光検出装置の一構成例を示すブロック図である。 本技術の第１実施形態に係る光検出装置の画素の等価回路図である。 本技術の第１実施形態に係る光検出装置の画素の断面構造を示す縦断面図である。 図４のＡ－Ａ切断線に沿って断面視した時の、プラズモンフィルタと光電変換部との相対関係を示す横断面図である。 図４に示す画素の断面の一部を拡大して示す縦断面図である。 本技術の第１実施形態の変形例１に係る光検出装置が有するワイヤグリッド偏光子の平面図である。 本技術の第２実施形態に係る光検出装置の画素の断面構造を示す縦断面図である。 本技術の第２実施形態に係る光検出装置が有する絶縁膜の面に形成された凹凸を示す平面図である。 本技術の第２実施形態の変形例１に係る光検出装置が有する絶縁膜の面に形成された凹凸を示す平面図である。 本技術の第２実施形態の変形例２に係る光検出装置の画素の断面構造を示す縦断面図である。 本技術の第２実施形態の変形例３に係る光検出装置の画素の断面構造を示す縦断面図である。 図１２に示す画素の断面の一部を拡大して示す縦断面図である。 本技術の第２実施形態の変形例３に係る光検出装置の製造方法を示す工程断面図である。 図１４Ａに引き続く工程断面図である。 図１４Ｂに引き続く工程断面図である。 図１４Ｃに引き続く工程断面図である。 図１４Ｄに引き続く工程断面図である。 電子機器の概略的な構成の一例を示すブロック図である。
　以下、本技術を実施するための好適な形態について図面を参照しながら説明する。なお、以下に説明する実施形態は、本技術の代表的な実施形態の一例を示したものであり、これにより本技術の範囲が狭く解釈されることはない。
　以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
　また、以下に示す実施形態は、本技術の技術的思想を具体化するための装置や方法を例示するものであって、本技術の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本技術の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
　説明は以下の順序で行う。
１．第１実施形態
２．第２実施形態
３．応用例
　　　電子機器への応用例
　［第１実施形態］
　この第１実施形態では、裏面照射型のＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサである光検出装置に本技術を適用した一例について説明する。
　≪光検出装置の全体構成≫
　まず、光検出装置１の全体構成について説明する。図１に示すように、本技術の第１実施形態に係る光検出装置１は、平面視したときの二次元平面形状が方形状の半導体チップ２を主体に構成されている。すなわち、光検出装置１は、半導体チップ２に搭載されている。この光検出装置１は、図１５に示すように、光学系（光学レンズ）１０２を介して被写体からの像光（入射光１０６）を取り込み、撮像面上に結像された入射光１０６の光量を画素単位で電気信号に変換して画素信号として出力する。
　図１に示すように、光検出装置１が搭載された半導体チップ２は、互いに交差するＸ方向及びＹ方向を含む二次元平面において、中央部に設けられた方形状の画素領域２Ａと、この画素領域２Ａの外側に画素領域２Ａを囲むようにして設けられた周辺領域２Ｂとを備えている。
　画素領域２Ａは、例えば図１５に示す光学系１０２により集光される光を受光する受光面である。そして、画素領域２Ａには、Ｘ方向及びＹ方向を含む二次元平面において複数の画素３が行列状に配置されている。換言すれば、画素３は、二次元平面内で互いに交差するＸ方向及びＹ方向のそれぞれの方向に繰り返し配置されている。なお、本実施形態においては、一例としてＸ方向とＹ方向とが直交している。また、Ｘ方向とＹ方向との両方に直交する方向がＺ方向（厚み方向、積層方向）である。また、Ｚ方向に垂直な方向が水平方向である。
　図１に示すように、周辺領域２Ｂには、複数のボンディングパッド１４が配置されている。複数のボンディングパッド１４の各々は、例えば、半導体チップ２の二次元平面における４つの辺の各々の辺に沿って配列されている。複数のボンディングパッド１４の各々は、半導体チップ２を外部装置と電気的に接続する際に用いられる入出力端子である。
　＜ロジック回路＞
　図２に示すように、半導体チップ２は、垂直駆動回路４、カラム信号処理回路５、水平駆動回路６、出力回路７及び制御回路８などを含むロジック回路１３を備えている。ロジック回路１３は、電界効果トランジスタとして、例えば、ｎチャネル導電型のＭＯＳＦＥＴ（Ｍetal Ｏxide Ｓemiconductor Ｆield Ｅffect Ｔransistor）及びｐチャネル導電型のＭＯＳＦＥＴを有するＣＭＯＳ（Ｃomplenentary ＭＯＳ）回路で構成されている。
　垂直駆動回路４は、例えばシフトレジスタによって構成されている。垂直駆動回路４は、所望の画素駆動線１０を順次選択し、選択した画素駆動線１０に画素３を駆動するためのパルスを供給し、各画素３を行単位で駆動する。即ち、垂直駆動回路４は、画素領域２Ａの各画素３を行単位で順次垂直方向に選択走査し、各画素３の光電変換素子が受光量に応じて生成した信号電荷に基づく画素３からの画素信号を、垂直信号線１１を通してカラム信号処理回路５に供給する。
　カラム信号処理回路５は、例えば画素３の列毎に配置されており、１行分の画素３から出力される信号に対して画素列毎にノイズ除去等の信号処理を行う。例えばカラム信号処理回路５は、画素固有の固定パターンノイズを除去するためのＣＤＳ（Correlated Double Sampling：相関２重サンプリング）及びＡＤ（Analog Digital）変換等の信号処理を行う。カラム信号処理回路５の出力段には水平選択スイッチ（図示せず）が水平信号線１２との間に接続されて設けられる。
　水平駆動回路６は、例えばシフトレジスタによって構成されている。水平駆動回路６は、水平走査パルスをカラム信号処理回路５に順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から信号処理が行われた画素信号を水平信号線１２に出力させる。
　出力回路７は、カラム信号処理回路５の各々から水平信号線１２を通して順次に供給される画素信号に対し、信号処理を行って出力する。信号処理としては、例えば、バッファリング、黒レベル調整、列ばらつき補正、各種デジタル信号処理等を用いることができる。
　制御回路８は、垂直同期信号、水平同期信号、及びマスタクロック信号に基づいて、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等の動作の基準となるクロック信号や制御信号を生成する。そして、制御回路８は、生成したクロック信号や制御信号を、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等に出力する。
　＜画素＞
　図３は、画素３の一構成例を示す等価回路図である。画素３は、光電変換素子ＰＤと、この光電変換素子ＰＤで光電変換された信号電荷を蓄積（保持）する電荷蓄積領域（フローティングディフュージョン：Ｆloating Ｄiffusion）ＦＤと、この光電変換素子ＰＤで光電変換された信号電荷を電荷蓄積領域ＦＤに転送する転送トランジスタＴＲと、を備えている。また、画素３は、電荷蓄積領域ＦＤに電気的に接続された読出し回路１５を備えている。
　光電変換素子ＰＤは、受光量に応じた信号電荷を生成する。光電変換素子ＰＤはまた、生成された信号電荷を一時的に蓄積（保持）する。光電変換素子ＰＤは、カソード側が転送トランジスタＴＲのソース領域と電気的に接続され、アノード側が基準電位線（例えばグランド）と電気的に接続されている。光電変換素子ＰＤとしては、例えばフォトダイオードが用いられている。
　転送トランジスタＴＲのドレイン領域は、電荷蓄積領域ＦＤと電気的に接続されている。転送トランジスタＴＲのゲート電極は、画素駆動線１０（図２参照）のうちの転送トランジスタ駆動線と電気的に接続されている。
　電荷蓄積領域ＦＤは、光電変換素子ＰＤから転送トランジスタＴＲを介して転送された信号電荷を一時的に蓄積して保持する。
　読出し回路１５は、電荷蓄積領域ＦＤに蓄積された信号電荷を読み出し、信号電荷に基づく画素信号を出力する。読出し回路１５は、これに限定されないが、画素トランジスタとして、例えば、増幅トランジスタＡＭＰと、選択トランジスタＳＥＬと、リセットトランジスタＲＳＴと、を備えている。これらのトランジスタ（ＡＭＰ，ＳＥＬ，ＲＳＴ）は、例えば、酸化シリコン膜（ＳｉＯ２膜）からなるゲート絶縁膜と、ゲート電極と、ソース領域及びドレイン領域として機能する一対の主電極領域と、を有するＭＯＳＦＥＴで構成されている。また、これらのトランジスタとしては、ゲート絶縁膜が窒化シリコン膜（Ｓｉ３Ｎ４膜）、或いは窒化シリコン膜及び酸化シリコン膜などの積層膜からなるＭＩＳＦＥＴ（Ｍetal Ｉnsulator Ｓemiconductor ＦＥＴ）でも構わない。
　増幅トランジスタＡＭＰは、ソース領域が選択トランジスタＳＥＬのドレイン領域と電気的に接続され、ドレイン領域が電源線Ｖｄｄ及びリセットトランジスタのドレイン領域と電気的に接続されている。そして、増幅トランジスタＡＭＰのゲート電極は、電荷蓄積領域ＦＤ及びリセットトランジスタＲＳＴのソース領域と電気的に接続されている。
　選択トランジスタＳＥＬは、ソース領域が垂直信号線１１（ＶＳＬ）と電気的に接続され、ドレインが増幅トランジスタＡＭＰのソース領域と電気的に接続されている。そして、選択トランジスタＳＥＬのゲート電極は、画素駆動線１０（図２参照）のうちの選択トランジスタ駆動線と電気的に接続されている。
　リセットトランジスタＲＳＴは、ソース領域が電荷蓄積領域ＦＤ及び増幅トランジスタＡＭＰのゲート電極と電気的に接続され、ドレイン領域が電源線Ｖｄｄ及び増幅トランジスタＡＭＰのドレイン領域と電気的に接続されている。リセットトランジスタＲＳＴのゲート電極は、画素駆動線１０（図２参照）のうちのリセットトランジスタ駆動線と電気的に接続されている。
　≪光検出装置の具体的な構成≫
　次に、光検出装置１の具体的な構成について、図４から図６までを用いて説明する。
　＜光検出装置の積層構造＞
　図４に示すように、光検出装置１（半導体チップ２）は、第２絶縁層５０と、プラズモンフィルタ６０と、第１絶縁層４０と、互いに反対側に位置する第１の面Ｓ１及び第２の面Ｓ２を有する半導体層２０と、配線層３０と、支持基板３３と、をこの順で積層した積層構造を備えている。
　また、光検出装置１（半導体チップ２）は、画素３毎にマイクロレンズ（オンチップレンズ）ＭＬを備えている。マイクロレンズＭＬは、例えば、第２絶縁層５０の第１絶縁層４０側とは反対側に積層されている。マイクロレンズＭＬは、例えば樹脂性の材料で構成されている。入射光は、マイクロレンズＭＬを経て後述の光電変換部に集められる。また、光検出装置１は、第１絶縁層４０内に設けられた遮光層４４を有している。まず、半導体層２０から、以下に説明する。
　＜半導体層＞
　半導体層２０は、半導体基板で構成されている。半導体層２０は、これには限定されないが、例えば、単結晶シリコン基板で構成されている。半導体層２０の第２の面Ｓ２を光入射面又は裏面と呼び、第１の面Ｓ１を素子形成面又は主面と呼ぶこともある。また、半導体層２０の画素領域２Ａに相当する部分には、画素３毎に、第１導電型（例えばｐ型）のウエル領域２１と、ウエル領域２１内に形成された第２導電型（例えばｎ型）の半導体領域２２と、が設けられている。半導体領域２２は、入射光に対して光電変換を行うことが可能な光電変換部である。そして、このような構成により、図３に示した光電変換素子ＰＤが画素３毎に構成されている。半導体層２０は、平面視で２次元アレイ状に配置された複数の半導体領域２２（光電変換部）を有している。半導体領域２２（光電変換部）同士の間は、図示しない公知の分離領域で分離されていても良い。分離領域は、これには限定されないが、例えば不純物分離やトレンチ分離である。また、半導体層２０の画素領域２Ａに相当する部分には、画素３毎に、これには限定されないが、例えば、図３に示した電荷蓄積領域ＦＤ、転送トランジスタＴＲ、及び読出し回路１５を構成するトランジスタ等の素子が構成されている。なお、画素３の数は、図４に限定されるものではない。
　＜第１絶縁層＞
　第１絶縁層４０は、半導体層２０の光入射面側、より具体的には半導体層２０の第２の面Ｓ２に積層されている。第１絶縁層４０は、少なくとも画素領域２Ａ全体を覆うように設けられている。第１絶縁層４０は、第２の面Ｓ２側から、これには限定されないが、例えば、絶縁膜であるピニング層４１と、絶縁膜４２と、絶縁膜４３とをこの順で積層した積層構造を有している。絶縁膜により構成された第１絶縁層４０は、第１絶縁膜を構成している。より具体的には、第１絶縁層４０が有する絶縁膜であるピニング層４１、絶縁膜４２、及び絶縁膜４３のそれぞれは、第１絶縁膜を構成している。
　ピニング層４１は、半導体層２０の第２の面Ｓ２に積層されている。ピニング層４１は、公知の方法により、負の固定電荷を有する高誘電体で形成されている。そして、ピニング層４１の負の固定電荷により半導体層２０との界面に電界が加わるので、半導体層２０との界面部分において正電荷蓄積領域が形成される。これにより、暗電流が大きくなることを抑制できる。ピニング層４１を構成する材料として、これには限定されないが、例えば、酸化ハフニウム（ＨｆＯ２）、酸化ジルコニウム（ＺｒＯ２）、及び酸化タンタル（Ｔａ２Ｏ５）などを挙げることができる。また、ピニング層４１は、反射防止膜として機能することもできる。
　絶縁膜４２は、ピニング層４１の半導体層２０側の面とは反対側の面に積層されている。絶縁膜４３は、絶縁膜４２のピニング層４１側の面とは反対側の面に積層された遮光層４４を覆うように設けられている。そして、絶縁膜４３の第２絶縁層５０側の面は、これには限定されないが、例えば、ＣＭＰ（Chemical Mechanical Polishing、化学機械研磨）法のような公知の方法を用いて、平坦化されている。絶縁膜４２，４３を構成する材料として、これには限定されないが、例えば、酸化シリコン（ＳｉＯ２）、酸窒化シリコン（ＳｉＯＮ）、酸化アルミニウム（Ａｌ２Ｏ３）を挙げることができる。本実施形態では、絶縁膜４２，４３が酸化シリコンにより構成されているとして、説明する。
　＜遮光層＞
　遮光層４４は、絶縁膜４２のピニング層４１側の面とは反対側の面に設けられている。また、遮光層４４は、平面視で画素同士の境界（分離領域）と重なる領域に設けられていて、光を透過し難い材料で構成されていることが望ましい。遮光層４４を構成する材料として、例えば、タングステン（Ｗ）、アルミニウム（Ａｌ）及び銅（Ｃｕ）等を挙げることができる。本実施形態では、遮光層４４がタングステンにより構成されているとして、説明する。
　＜第２絶縁層＞
　第２絶縁層５０は、少なくとも画素領域２Ａ全体を覆うように設けられている。第２絶縁層５０は、これには限定されないが、例えば、絶縁膜５１と、絶縁膜５２と、絶縁膜である平坦化膜５６とをこの順で積層した積層構造を有している。絶縁膜５１は第２絶縁膜を構成し、絶縁膜５２は第３絶縁膜を構成している。
　絶縁膜５１は、プラズモンフィルタ６０に積層されている。より具体的には、後述の開口６３を埋めるようにプラズモンフィルタ６０を覆っている。絶縁膜５１の絶縁膜５２側の面は、例えば、絶縁膜５１の厚み又は成膜手法を調整することにより平坦に近づくようにしている。又は、絶縁膜５１の絶縁膜５２側の面は、ＣＭＰ法により平坦化しても良い。絶縁膜５１を構成する材料として、これには限定されないが、例えば、酸化シリコン（ＳｉＯ２）、酸窒化シリコン（ＳｉＯＮ）、酸化アルミニウム（Ａｌ２Ｏ３）を挙げることができる。絶縁膜５１を構成する材料は、プラズモンフィルタ６０等の光学素子の種類に応じて選択されるのが望ましい。本実施形態では、絶縁膜５１が酸化シリコンにより構成されているとして、説明する。
　絶縁膜５２は、例えばパッシベーション膜として機能する。絶縁膜５２は、これには限定されないが、例えば、水分等の浸入を抑制し、腐食現象を抑制する保護膜として機能する。また、例えば、絶縁膜５２は、反射防止膜として機能することができる。絶縁膜５２は、絶縁膜５１側から、膜５３と、膜５４と、膜５５とをその順で積層した積層構造を有している。そして、絶縁膜５２及び膜５３から膜５５までの各々は、第３絶縁膜を構成している。なお、本実施形態では絶縁膜５２が三層の積層構造を有する例について説明するが、積層構造は三層には限定されない。絶縁膜５２が二層又は四層以上の積層構造を有していても良い。また、絶縁膜５２は、一層の膜のみを有していても良い。
　絶縁膜５２を構成する材料として、これには限定されないが、例えば、窒化シリコン（Ｓｉ３Ｎ４）、酸窒化シリコン（ＳｉＯＮ）、酸化アルミニウム（Ａｌ２Ｏ３）を挙げることができる。膜５３、膜５４、及び膜５５は、互いに異なる材料で構成されていても良く、同じ材料で構成されていても良い。本実施形態では、膜５３及び膜５５がシリコン酸窒化膜で構成され、膜５４が窒化シリコンで構成されているとして、説明する。膜５３及び膜５５は、反射防止膜として機能する。そして、膜５３の屈折率は、膜５４の屈折率と絶縁膜５１の屈折率との間の値を有していて、膜５５の屈折率は、膜５４の屈折率と絶縁膜５６の屈折率との間の値を有している。
　平坦化膜５６は、マイクロレンズＭＬが形成される面を平坦化するために設けられている。平坦化膜５６は、公知の絶縁膜で構成されている。平坦化膜５６を構成する材料として、これには限定されないが、例えば、酸化シリコン、アクリル系樹脂などの公知の樹脂材料を挙げることができる。
　＜プラズモンフィルタ＞
　プラズモンフィルタ６０は、光学素子である。光検出装置１は、絶縁膜４３の半導体層２０側の面とは反対側の面に積層されたプラズモンフィルタ６０を備えている。より具体的には、プラズモンフィルタ６０の一方の面は絶縁膜４３の半導体層２０側の面とは反対側の面に接し、他方の面は絶縁膜５１に接している。プラズモンフィルタ６０は、表面プラズモン共鳴を利用したカラーフィルタである。プラズモンフィルタ６０は、金属薄膜に光波長の半分程度の周期的なホールアレイを形成し更に酸化膜で覆う構造を作ることで、金属と酸化膜の界面でホールアレイの周期によって決まる特定の周波数成分を持つ表面プラズモンを励起、伝搬するカラーフィルタとして機能する。つまり、プラズモンフィルタ６０は、特定の光を選択可能であり、選択した光を光電変換部（半導体領域２２）に供給する光学素子である。プラズモンフィルタ６０は、ホールアレイの種類に応じて異なる波長の光を選択することができ、マルチスペクトルのフィルタとして機能することができる。
　図５に示すように、プラズモンフィルタ６０は、母材６１と、母材６１に設けられた複数の開口６３とを有する。母材６１は、絶縁膜４３に積層された金属膜である。開口６３は平面視で円形の穴（ホール）であり、厚さ方向に母材６１を貫通している。また、本実施形態では、複数の開口６３の配列（ホールアレイ）を開口配列６２と呼ぶ。図５には、４種類の開口配列６２ａ，６２ｂ，６２ｃ，６２ｄを例示している。なお、プラズモンフィルタ６０が有する開口配列の種類は、４種類に限定されない。開口配列６２ａ，６２ｂ，６２ｃ，６２ｄは、平面視でそれぞれ径の異なる開口６３を有し、開口６３が設けられるピッチも異なっている。開口６３の径及びピッチを変化させることにより、選択する光の波長を変えることができる。異なる種類の開口配列を並べることにより、マルチスペクトルのフィルタを構成することができる。開口６３の大きさ及びピッチは、長波長の光を選択する開口配列６２の方が短波長の光を選択する開口配列６２より大きくなる傾向がある。なお、開口配列６２ａ，６２ｂ，６２ｃ，６２ｄを区別しない場合には、単に開口配列６２と呼ぶ。プラズモンフィルタ６０を構成する母材６１のうち、開口配列６２が設けられている領域を開口領域６０ａと呼び、開口領域６０ａ同士の間の領域をフレーム領域６０ｂと呼ぶ。開口領域６０ａは、平面視で光電変換部（半導体領域２２）に重なる位置に設けられている。フレーム領域６０ｂは、平面視で遮光層４４及び画素同士の境界（分離領域）に重なる位置に設けられている。
　プラズモンフィルタ６０の母材６１を構成する材料として、これには限定されないが、例えば、金（Ａｕ）、アルミニウム（Ａｌ）、金又はアルミニウムを含む合金、タングステン（Ｗ）等を挙げることができる。プラズモンフィルタ６０の母材６１を構成する材料は、光学素子の種類に応じて選択されるのが望ましい。本実施形態では、母材６１がアルミニウムにより構成されているとして、説明する。
　図６は、母材６１の縦断面構造を示す部分拡大図である。なお、図６の断面は、母材６１のうつ開口６３が設けられていない部分の断面である。母材６１の面のうち、絶縁膜５１側の面を面６１ａと呼び、絶縁膜４３側の面を面６１ｂと呼ぶ。面５１ａ（６１ａ）は、全面に亘って設けられた凹凸（表面粗さ）を有している。すなわち、面５１ａ（６１ａ）が有する凹凸（表面粗さ）は、異なる画素３において同じである。なお、面６１ａの凹凸の大きさは、図示する距離ｄ１で定義される。距離ｄ１は、面６１ａが有する凹凸のＺ方向に沿った高さの範囲（高さ範囲）を示している。面６１ａの凹凸の大きさ、すなわち距離ｄ１は、５ｎｍ以上１００ｎｍ以下に設けられている。面６１ａに凹凸を設けることにより、光検出装置１に入射した光が母材６１の面６１ａに当たると、その少なくとも一部が面６１ａの凹凸により乱反射される。これにより、第２絶縁層５０において反射光による干渉を抑制できる。
　また、母材６１（金属膜）の面６１ａが有する凹凸（表面粗さ）は、母材６１の面６１ｂが有する凹凸より、大きく設けられている。面６１ｂの凹凸の大きさは、図示する距離ｄ２で定義される。距離ｄ２は、面６１ｂが有する凹凸のＺ方向に沿った高さの範囲（高さ範囲）を示している。距離ｄ１は、距離ｄ２より大きく設けられている（ｄ１＞ｄ２）。換言すると、距離ｄ２は距離ｄ１より小さく設けられている。プラズモンフィルタ６０を透過した光は、ピニング層４１や半導体層２０により反射されてプラズモンフィルタ６０に戻って来て、面６１ｂに当たる場合がある。その場合であっても、面６１ｂが有する凹凸は面６１ａが有する凹凸より小さく設けられているので、面６１ｂにより光が大きく乱反射されることを抑制できる。これにより、面６１ｂにより反射された光が隣接画素に混色することを抑制できる。さらに、面６１ａが有する凹凸の高さ範囲は、プラズモンフィルタ６０と半導体層２０との間に設けられた膜の面が有する凹凸（表面粗さ）の高さ範囲より、大きく設けられている。例えば、面６１ａが有する凹凸の高さ範囲は、ピニング層４１の半導体層２０側の面が有する凹凸（表面粗さ）の高さ範囲、及び、絶縁膜４２のピニング層４１側（半導体層２０側）の面が有する凹凸（表面粗さ）の高さ範囲より大きい。なお、互いに接する異なる膜同士の２つの面又は膜と半導体層２０の２つの面は、一般的に、同程度の凹凸（表面粗さ）を有していると考えられる。
　≪光検出装置の製造方法≫
　以下、光検出装置１の製造方法について説明する。より具体的には、プラズモンフィルタ６０の製造方法について、説明する。それ以外の部分については公知の方法を用いれば良いため、その説明を省略する。まず、公知の方法を用いて、支持基板３３から絶縁膜４３までを有する基板を準備する。絶縁膜４３の露出面は、例えば、ＣＭＰ（Chemical Mechanical Polishing、化学機械研磨）法のような公知の方法を用いて、平坦化されている。そして、プラズモンフィルタ６０の母材６１を構成する金属膜を、絶縁膜４３の露出面に積層する。その後、母材６１の面６１ａが有する凹凸を大きくするために、熱処理を行う。面６１ａの凹凸の大きさを制御するために、母材６１を構成する金属膜の組成（例えば、添加物の種類及びその量）や成膜温度、熱処理条件を適切に設定する。また、母材６１を成膜した後にドライエッチングやウェットエッチングを行うことによって、面６１ａに所望の凹凸を形成しても良い。次に、公知のリソグラフィ技術及びエッチング技術を用いて母材６１に開口６３を形成し、開口６３が設けられた母材６１を絶縁膜５１で覆う。これにより、プラズモンフィルタ６０がほぼ完成する。
　≪第１実施形態の主な効果≫
　以下、第１実施形態の主な効果を説明するが、その前に、従来例について、説明する。プラズモンフィルタの母材は金属により構成されているので反射率が高く、光を反射し易い。プラズモンフィルタのマイクロレンズ側の面により反射された光は、マイクロレンズとの間に設けられた絶縁膜において干渉する可能性があった。そして、そのような光の干渉が生じると、プラズモンフィルタの分光特性にリップルが大きく生じ、設計した分光特性が得られ難い可能性があった。
　また、プラズモンフィルタのマイクロレンズ側の面により反射された光は、光検出装置の外側にパッケージとして設けられたガラスに当たり再度反射される可能性があった。そして、ガラスにより反射された光が光検出装置に再入射すると、フレアが生じる可能性があった。
　これに対して、本技術の第１実施形態に係る光検出装置１は、プラズモンフィルタ６０の母材６１の面６１ａに凹凸を設けている。そのため、光検出装置１に入射した光が母材６１の面６１ａに当たると、その少なくとも一部が面６１ａの凹凸により乱反射される。乱反射された光は斜めに進むので、入射光と干渉し難い。そのため、第２絶縁層５０において反射光による干渉を抑制できる。これにより、プラズモンフィルタ６０の分光特性に大きなリップルが生じるのを抑制できる。
　また、本技術の第１実施形態に係る光検出装置１は、母材６１の面６１ａに凹凸を設けることにより干渉を抑制するので、フレアが生じることを抑制できる。
　また、本技術の第１実施形態に係る光検出装置１は、プラズモンフィルタ６０の面６１ｂが有する凹凸は面６１ａが有する凹凸より小さく設けているので、面６１ｂにより光が大きく乱反射されることを抑制できる。これにより、プラズモンフィルタ６０を透過した光がピニング層４１や半導体層２０により反射されてプラズモンフィルタ６０に戻って来た場合であっても、面６１ｂにより光が大きく乱反射されることを抑制できるので、面６１ｂによる反射光が隣接画素に混色することを抑制できる。
　≪第１実施形態の変形例≫
　以下、第１実施形態の変形例について、説明する。
　＜変形例１＞
　第１実施形態に係る光検出装置１は、光学素子としてプラズモンフィルタ６０を備えていたが、本技術はこれには限定されない。第１実施形態の変形例１に係る光検出装置１は、光学素子として図７に示すワイヤグリッド偏光子６０を備えていても良い。
　ワイヤグリッド偏光子６０は、母材６１及び母材６１に形成された開口配列６２を有し、特定の光を選択し、選択した光を半導体領域２２（光電変換部）に供給する光学素子である。より具体的には、ワイヤグリッド偏光子６０は、開口配列６２の開口６３の配列方向に応じて特定の偏光面を有する光を選択し、選択した光を半導体領域２２（光電変換部）に供給する光学素子である。開口６３は平面視で線状であり、短手方向に沿って配列されている。開口６３の配列ピッチは、入射する電磁波の実効波長よりも有意に小さく設けられている。開口６３は、母材６１を厚み方向に貫通している。ワイヤグリッド偏光子６０は、入射光のうち、開口６３の長手方向に平行な偏光（消光軸光）を反射し、開口６３の長手方向に垂直な偏光（透過軸光）を透過させる
　ワイヤグリッド偏光子６０は、開口６３の配列方向が異なる複数種類の開口配列６２を有している。母材６１は、透過偏光ロスを抑えるために反射率の高い金属材料を用いて構成することが望ましい。図７は、例えばワイヤグリッド偏光子６０が四種類の開口配列６２（開口配列６２ａ，６２ｂ，６２ｃ，６２ｄ）を有する例を示している。開口配列６２ａの開口６３の配列方向は、Ｘ方向に沿った方向である。開口配列６２ｂの開口６３の配列方向は、Ｘ方向に対して４５度の方向に沿った方向である。開口配列６２ｃの開口６３の配列方向は、Ｘ方向に対して９０度の方向に沿った方向である。開口配列６２ｄの開口６３の配列方向は、Ｘ方向に対して１３５度の方向に沿った方向である。
　なお、ワイヤグリッド偏光子６０において、母材６１の面６１ａ及び６１ｂが有する凹凸の特徴は、プラズモンフィルタ６０の場合と同じであるので、ここではその説明を省略する。
　この第１実施形態の変形例１に係る光検出装置１であっても、上述の第１実施形態に係る光検出装置１と同様の効果が得られる。
　［第２実施形態］
　図８及び図９に示す本技術の第２実施形態について、以下に説明する。本第２実施形態に係る光検出装置１が上述の第１実施形態に係る光検出装置１と相違するのは、第２絶縁層５０に代えて第２絶縁層５０Ａを有する点であり、それ以外の光検出装置１の構成は、基本的に上述の第１実施形態の光検出装置１と同様の構成になっている。なお、すでに説明した構成要素については、同じ符号を付してその説明を省略する。また、凹凸の高さ範囲の定義は第１実施形態の場合と同じである。
　≪光検出装置の構成≫
　＜第２絶縁層＞
　図８に示すように、第２絶縁層５０Ａは、これには限定されないが、例えば、絶縁膜５１Ａと、絶縁膜５２Ａと、絶縁膜である平坦化膜５６とをこの順で積層した積層構造を有している。絶縁膜５１Ａは第２絶縁膜を構成し、絶縁膜５２Ａは第３絶縁膜を構成している。絶縁膜５１Ａ及び絶縁膜５２Ａは、その形状が絶縁膜５１及び絶縁膜５２と異なっているが、それ以外の構成は上述の第１実施形態の場合と同じである。
　絶縁膜５１Ａの絶縁膜５２Ａ側の面を、面５１Ａａと呼ぶ。面５１Ａａは、複数の画素３に亘って設けられた凹凸を有している。より具体的には、面５１Ａａは、複数の画素３に亘って同様に設けられた凹凸を有している。すなわち、面５１Ａａが有する凹凸（表面粗さ）は、異なる画素３において同じである。面５１Ａａが有する凹凸の高さ範囲は、５ｎｍ以上１００ｎｍ以下に設けられている。また、面５１Ａａが有する凹凸（表面粗さ）は、母材６１の絶縁膜４３側の面である面６１ｂが有する凹凸より、大きく設けられている。より具体的には、面５１Ａａが有する凹凸の高さ範囲は、面６１ｂが有する凹凸の高さ範囲より、大きく設けられている。そして、凹凸は、例えば、プラズモンフィルタ６０が選択する波長と同程度の大きさに設けられている。
　また、面５１Ａａが有する凹凸の高さ範囲は、プラズモンフィルタ６０と半導体層２０との間に設けられた膜の面が有する凹凸（表面粗さ）の高さ範囲より、大きい。例えば、面５１Ａａが有する凹凸の高さ範囲は、ピニング層４１の半導体層２０側の面が有する凹凸（表面粗さ）の高さ範囲、及び、絶縁膜４２のピニング層４１側（半導体層２０側）の面が有する凹凸（表面粗さ）の高さ範囲より大きい。
　図９に示すように、面５１Ａａが有する凹凸は、面５１Ａａに複数設けられた穴５７により構成されている。穴５７の平面視の形状は、図９に示す例では円形であるが、これには限定されず、例えば方形等他の形状であっても良い。また、穴５７は規則的に配列されているが、ランダムに配置されていても良い。絶縁膜５１Ａの厚み方向における穴５７の深さは、面５１Ａａが有する凹凸の高さ範囲と同程度である。面５１Ａａに凹凸を設けることにより、光検出装置１に入射した光が絶縁膜５１Ａの面５１Ａａに当たると、その少なくとも一部が面５１Ａａの凹凸により乱反射される。これにより、第２絶縁層５０Ａにおいて反射光による干渉を抑制できる。
　図８に示す絶縁膜５２Ａは、例えばパッシベーション膜として機能する。絶縁膜５２Ａは、絶縁膜５１Ａ側から、膜５３Ａと、膜５４Ａと、膜５５Ａとをその順で積層した積層構造を有している。そして、絶縁膜５２Ａ及び膜５３Ａから膜５５Ａまでの各々は、第３絶縁膜を構成している。なお、本実施形態では絶縁膜５２Ａが三層の積層構造を有する例について説明するが、積層構造は三層には限定されない。絶縁膜５２Ａが二層又は四層以上の積層構造を有していても良い。また、絶縁膜５２Ａは、一層の膜のみを有していても良い。
　絶縁膜５２Ａは、絶縁膜５１Ａの面５１Ａａに積層されている。より具体的には、絶縁膜５２Ａが有する膜５３Ａは、絶縁膜５１Ａの面５１Ａａに積層されている。絶縁膜５１Ａは、膜５３Ａの下地として機能する。膜５３Ａの半導体層２０側の面の凹凸の大きさは、膜５３Ａの下地（絶縁膜５１Ａの面５１Ａａ）の凹凸で決定される。膜５３Ａの、下地側とは反対側（マイクロレンズＭＬ側）の面の凹凸の大きさは、下地の凹凸と、膜５３Ａの成膜条件と膜厚により制御される。そして、膜５３Ａが膜５４Ａの下地として機能し、膜５４Ａが膜５５Ａの下地として機能する。本実施形態では、膜５３Ａ、膜５４Ａ、及び膜５５Ａは、下地とは反対側の面が、下地の凹凸から大きく平坦化されないような条件を用いて積層されている。そのため、絶縁膜５２Ａ及び膜５３Ａから膜５５Ａまでの各々は、厚み方向の両面が面５１Ａａの凹凸に沿って凸凹を有している。絶縁膜５２Ａの面に凹凸を設けることにより、光検出装置１に入射した光が絶縁膜５２Ａの面に当たると、その少なくとも一部が絶縁膜５２Ａの面の凹凸により乱反射される。これにより、第２絶縁層５０において反射光による干渉を抑制できる。
　≪光検出装置の製造方法≫
　以下、光検出装置１の製造方法について説明する。より具体的には、主に面５１Ａａ及び絶縁膜５２Ａの製造方法について、説明する。それ以外の部分については公知の方法を用いれば良いため、その説明を省略する。まず、プラズモンフィルタ６０を覆う絶縁膜５１Ａを積層する。その後、絶縁膜５１Ａの露出面に、公知のリソグラフィ技術及びエッチング技術を用いて穴５７を複数形成する。なお、穴５７は、面５１Ａａのうちの少なくとも平面視で画素領域２Ａと重なる領域に、設けている。そして、穴５７は、全ての画素３に対して同様に設けている。そして、膜５３Ａ、膜５４Ａ、及び膜５５Ａをこの順で積層する。膜５３Ａ、膜５４Ａ、及び膜５５Ａは、下地とは反対側の面が、下地の凹凸から大きく平坦化されないような条件を用いて積層される。
　≪第２実施形態の主な効果≫
　以下、第２実施形態の主な効果を説明する。この第２実施形態に係る光検出装置１であっても、上述の第１実施形態に係る光検出装置１と同様の効果が得られる。
　また、本技術の第２実施形態に係る光検出装置１では、プラズモンフィルタ６０の面６１ａに加えて、絶縁膜５１Ａの面５１Ａａ及び絶縁膜５２Ａの面にも凹凸を設けているので、光を乱反射する面をＺ方向に沿って増やすことができる。そのため、プラズモンフィルタ６０の面６１ａからマイクロレンズＭＬ側において、光検出装置１に入射した光を乱反射する機会が増え、光の干渉をより抑制できる。
　また、本技術の第２実施形態に係る光検出装置１では、絶縁膜５１Ａの面５１Ａａ及び絶縁膜５２Ａの面に設けられた凹凸は、たとえプラズモンフィルタ６０の光学特性への影響があったとしても僅かである。
　なお、第２実施形態に係る光検出装置１では、母材６１の面６１ａと絶縁膜５１Ａの面５１Ａａとの両方の面が、母材６１の面６１ｂが有する凹凸及びプラズモンフィルタ６０と半導体層２０との間に設けられた膜の面が有する凹凸より大きい凹凸を有していたが、本技術はこれには限定されない。面６１ａと面５１Ａａとのうちの面５１Ａａのみが、母材６１の面６１ｂが有する凹凸及びプラズモンフィルタ６０と半導体層２０との間に設けられた膜の面が有する凹凸より大きい凹凸を有していても良い。
　また、絶縁膜５１Ａは、図８に示す例では一層の膜により構成されているが、複数層の膜を積層した積層構造を有していても良い。
　≪第２実施形態の変形例≫
　以下、第２実施形態の変形例について、説明する。
　＜変形例１＞
　第２実施形態に係る光検出装置１では、面５１Ａａが有する凹凸が、面５１Ａａに複数設けられた穴５７により構成されていたが、本技術はこれには限定されない。図１０に示すように、第２実施形態の変形例１に係る光検出装置１では、面５１Ａａが有する凹凸が、面５１Ａａに複数設けられた溝５７Ａにより構成されていていても良い。絶縁膜５１Ａの厚み方向における溝５７Ａの深さは、面５１Ａａが有する凹凸の高さ範囲と同程度である。
　この第２実施形態の変形例１に係る光検出装置１であっても、上述の第２実施形態に係る光検出装置１と同様の効果が得られる。
　＜変形例２＞
　第２実施形態に係る光検出装置１では、面５１Ａａに対して、複数の画素３に亘って同様に凹凸を設けていたが、本技術はこれには限定されない。図１１に示すように、第２実施形態の変形例２に係る光検出装置１では、選択する波長の異なるプラズモンフィルタ６０同士で凹凸の大きさを変えても良い。
　第２実施形態の変形例２に係る光検出装置１では、第２絶縁層５０Ａに代えて第２絶縁層５０Ｂを有する。それ以外の光検出装置１の構成は、基本的に上述の第２実施形態の光検出装置１と同様の構成になっている。第２絶縁層５０Ｂは、これには限定されないが、例えば、絶縁膜５１Ｂと、絶縁膜５２Ｂと、絶縁膜である平坦化膜５６とをこの順で積層した積層構造を有している。絶縁膜５１Ｂは第２絶縁膜を構成し、絶縁膜５２Ｂは第３絶縁膜を構成している。
　図１１に示す例では、プラズモンフィルタ６０のうち、平面視で画素３ａに重なる部分のプラズモンフィルタ６０Ａと、平面視で画素３ｂに重なる部分のプラズモンフィルタ６０Ｂとを示している。プラズモンフィルタ６０Ａとプラズモンフィルタ６０Ｂとでは、選択する光の波長が異なる。より具体的には、プラズモンフィルタ６０Ｂ（第１光学素子）は第１波長の光を選択し、プラズモンフィルタ６０Ａ（第２光学素子）は第１波長より長い第２波長を選択する。プラズモンフィルタ６０が有する開口６３の大きさ及びピッチは、長波長の光を選択する開口配列６２の方が短波長の光を選択する開口配列６２より大きくなる傾向がある。これには限定されないが、例えば、プラズモンフィルタ６０Ａは図５に示す開口配列６２ａを有し、プラズモンフィルタ６０Ｂは、開口配列６２ａより開口６３の大きさ及びピッチが小さい開口配列６２ｂを有している。このような構成により、平面視でプラズモンフィルタ６０Ａに重なる画素３ａの光電変換部は第２波長を検知し、平面視でプラズモンフィルタ６０Ｂに重なる画素３ｂの光電変換部は第１波長を検知する。第１波長とは、例えば、青色、緑色等の光であり、第２波長とは、例えば、赤色、赤外等の光である。なお、プラズモンフィルタ６０は、第１波長及び第２波長以外の他の波長を選択する他の部分を有していることは、言うまでもない。
　絶縁膜５１Ｂの絶縁膜５２Ｂ側の面を、面５１Ｂａと呼ぶ。面５１Ｂａのうち、平面視でプラズモンフィルタ６０Ａに重なる領域を面５１Ｂａ１と呼び、平面視でプラズモンフィルタ６０Ｂに重なる領域を面５１Ｂａ２と呼ぶ。ここで、光の干渉は、短波長の光より長波長の光で生じやすい。そのため、第２波長を選択するプラズモンフィルタ６０Ａは、第１波長を選択するプラズモンフィルタ６０Ａより、分光特性のリップル及びフレアが生じやすい。そこで、本変形例では、第２波長の光を選択するプラズモンフィルタ６０Ａに平面視で重なる面５１Ｂａの凹凸を、第１波長の光を選択するプラズモンフィルタ６０Ｂに平面視で重なる面５１Ｂｂの凹凸より大きく設けている。より具体的には、面５１Ｂａ１が有する凹凸（表面粗さ）の高さ範囲を、面５１Ｂａ２が有する凹凸（表面粗さ）の高さ範囲より大きく設けている。これにより、第２波長の光を選択するプラズモンフィルタ６０Ａに平面視で重なる面５１Ｂａは、第１波長の光を選択するプラズモンフィルタ６０Ｂに平面視で重なる面５１Ｂｂより、入射光を乱反射し易くなる。
　なお、面５１Ｂａが有する凹凸の高さ範囲及び面５１Ｂｂが有する凹凸の高さ範囲と、プラズモンフィルタ６０と半導体層２０との間に設けられた膜の面が有する凹凸（表面粗さ）の高さ範囲との関係は、上述の第２実施形態と同じである。また、面５１Ｂａの凹凸は、平面視におけるプラズモンフィルタ６０の開口６３の位置とは関係なく設けられている。
　絶縁膜５２Ｂは、例えばパッシベーション膜として機能する。絶縁膜５２Ｂは、絶縁膜５１Ｂ側から、膜５３Ｂと、膜５４Ｂと、膜５５Ｂとをその順で積層した積層構造を有している。そして、絶縁膜５２Ｂ及び膜５３Ｂから膜５５Ｂまでの各々は、第３絶縁膜を構成している。なお、本実施形態では絶縁膜５２Ｂが三層の積層構造を有する例について説明するが、積層構造は三層には限定されない。絶縁膜５２Ｂが二層又は四層以上の積層構造を有していても良い。また、絶縁膜５２Ｂは、一層の膜のみを有していても良い。
　絶縁膜５２Ｂは、絶縁膜５１Ｂの面５１Ｂａに積層されている。そのため、膜５３Ｂから膜５５Ｂまでの各々は、厚み方向の両面が面５１Ｂａの凹凸に沿って凸凹になっている。より具体的には、膜５３Ｂから膜５５Ｂまでの各々は、面５１Ｂａ１に積層された部分の厚み方向の両面が面５１Ｂａ１の凹凸に沿って凸凹になっていて、面５１Ｂａ２に積層された部分の厚み方向の両面が面５１Ｂａ２の凹凸に沿って凸凹になっている。膜５３Ｂから膜５５Ｂまでの各々の厚み方向の両面の凹凸は、面５１Ｂａ１に積層された部分の方が面５１Ｂａ２に積層された部分より大きい。このように、絶縁膜５２Ｂのうち第２波長の光を選択するプラズモンフィルタ６０Ａに平面視で重なる部分の凹凸を、第１波長の光を選択するプラズモンフィルタ６０Ｂに平面視で重なる部分の凹凸より大きく設けている。これにより、絶縁膜５２Ｂの面のうち、第２波長の光を選択するプラズモンフィルタ６０Ａに平面視で重なる面は、第１波長の光を選択するプラズモンフィルタ６０Ｂに平面視で重なる面より、入射光を乱反射し易くなる。
　以下、光検出装置１の製造方法について説明する。より具体的には、主に面５１Ｂａの製造方法について、説明する。それ以外の部分については公知の方法を用いれば良いため、その説明を省略する。まず、プラズモンフィルタ６０を覆う絶縁膜５１Ｂを積層する。その後、公知のリソグラフィ技術及びエッチング技術を用いて、絶縁膜５１Ｂの面５１Ｂａ１及び絶縁膜５１Ｂの面５１Ｂａ２のそれぞれに対し、順番に穴５７を複数形成する。これには限定されないが、例えば、まず、絶縁膜５１Ｂの面５１Ｂａ１に穴５７を複数形成し、その後、絶縁膜５１Ｂの面５１Ｂａ２に穴５７を複数形成する。このように、形成する穴５７の大きさ及びピッチ毎に、リソグラフィ技術及びエッチング技術を繰り返す。そして、膜５３Ｂ、膜５４Ｂ、及び膜５５Ｂをこの順で積層する。膜５３Ｂ、膜５４Ｂ、及び膜５５Ｂは、下地とは反対側の面が、下地の凹凸から大きく平坦化されないような条件を用いて積層される。
　この第２実施形態の変形例２に係る光検出装置１であっても、上述の第２実施形態に係る光検出装置１と同様の効果が得られる。
　また、第２実施形態の変形例２に係る光検出装置１では、絶縁膜５１Ｂの面５１Ｂａのうち、第１波長より長い第２波長を選択するプラズモンフィルタ６０Ａに平面視で重なる領域（面５１Ｂａ１）の凹凸は、第１波長を選択するプラズモンフィルタ６０Ｂに平面視で重なる領域（面５１Ｂａ２）の凹凸より大きく設けられている。そのため、分光特性のリップル及びフレアが生じやすい長波長（第１波長）を選択するプラズモンフィルタ６０Ａにおいて、反射光による干渉をより抑制できる。
　また、第２実施形態の変形例２に係る光検出装置１では、絶縁膜５１Ｂの側の面５１Ｂａのうち、第２波長より短い第１波長を選択するプラズモンフィルタ６０Ｂに平面視で重なる領域（面５１Ｂａ２）の凹凸は、第２波長を選択するプラズモンフィルタ６０Ａに平面視で重なる領域（面５１Ｂａ１）の凹凸より小さく設けられている。そのため、分光特性のリップル及びフレアが長波長より生じ難い短波長を選択するプラズモンフィルタ６０Ｂにおいて、凹凸を適切な大きさにすることにより乱反射が必要以上に大きくなることを抑制でき、それにより集光特性を優先することができる。
　なお、第２実施形態の変形例２では、面５１Ｂａのうち、第２波長より短い第１波長を選択するプラズモンフィルタ６０Ｂに平面視で重なる領域の凹凸を、第２波長を選択するプラズモンフィルタ６０Ａに平面視で重なる領域の凹凸より小さく設けていたが、これには限定されない。面５１Ｂａのうち、干渉への影響がある程度限定的な第１波長を選択するプラズモンフィルタ６０Ｂに平面視で重なる領域には、凹凸が設けられていなくても良い。これにより、集光特性をより優先することができる。
　また、絶縁膜５１Ｂの面５１Ｂａは、面５１Ｂａ１及び面５１Ｂａ２以外の他の領域を有していても良いことは、言うまでもない。そして、他の領域についても、面５１Ｂａ１及び面５１Ｂａ２が有する凹凸とは異なる凹凸が設けられていても良い。
　また、絶縁膜５１Ｂは、図１１に示す例では一層の膜により構成されているが、複数層の膜を積層した積層構造を有していても良い。
　＜変形例３＞
　第２実施形態の変形例２に係る光検出装置１では、面５１Ｂａの凹凸が平面視におけるプラズモンフィルタ６０の開口６３の位置とは関係なく設けられていたが、本技術はこれには限定されない。第２実施形態の変形例３では、図１２に示すように、絶縁膜５１Ｃの凹凸の凹部を平面視でプラズモンフィルタ６０の開口６３と重なる位置に設けていても良い。
　第２実施形態の変形例３に係る光検出装置１では、第２絶縁層５０Ｂに代えて第２絶縁層５０Ｃを有する。それ以外の光検出装置１の構成は、基本的に上述の第２実施形態及び第２実施形態の変形例２に係る光検出装置１と同様の構成になっている。第２絶縁層５０Ｃは、これには限定されないが、例えば、絶縁膜５１Ｃと、絶縁膜５２Ｃと、絶縁膜である平坦化膜５６とをこの順で積層した積層構造を有している。絶縁膜５１Ｃは第２絶縁膜を構成し、絶縁膜５２Ｃは第３絶縁膜を構成している。
　すでに説明したように、プラズモンフィルタ６０Ｂ（第１光学素子）は第１波長の光を選択し、プラズモンフィルタ６０Ａ（第２光学素子）は第１波長より長い第２波長を選択する。これには限定されないが、例えば、プラズモンフィルタ６０Ａは図５に示す開口配列６２ａを有し、プラズモンフィルタ６０Ｂは、開口配列６２ａより開口６３の大きさ及びピッチが小さい開口配列６２ｂを有している。そして、図１２に示すように、プラズモンフィルタ６０Ａが有する開口６３とプラズモンフィルタ６０Ｂが有する開口６３とを区別するために、プラズモンフィルタ６０Ａが有する開口６３を開口６３ａと呼び、プラズモンフィルタ６０Ｂが有する開口６３を開口６３ｂと呼ぶ。開口６３ａと開口６３ｂとを区別しない場合には、単に開口６３と呼ぶ。平面視（水平方向）における開口６３ａの径は、開口６３ｂの径より大きい。第１波長とは、例えば、青色、緑色等の光であり、第２波長とは、例えば、赤色、赤外等の光である。なお、プラズモンフィルタ６０は、第１波長及び第２波長以外の他の波長を選択する他の部分を有していることは、言うまでもない。
　絶縁膜５１Ｃの絶縁膜５２Ｃ側の面を、面５１Ｃａと呼ぶ。面５１Ｃａには、絶縁膜５１Ｃの成膜時の凹凸が残されている。絶縁膜５１Ｃは、開口６３を完全に埋めないようにプラズモンフィルタ６０を覆っている。絶縁膜５１Ｃのうち平面視で開口６３に重なった部分は、開口６３内に陥没している。これにより、絶縁膜５１Ｃのうち平面視で開口６３に重なった部分の面５１Ｃａは、窪んで凹凸の凹部を構成している。また、絶縁膜５１Ｃのうち平面視で母材６１に重なる部分（例えば、開口６３同士の間）の面５１Ｃａは、盛り上がって凹凸の凸部を構成している。面５１Ｃａの凹凸は、このような凹部及び凸部により構成されている。５１Ｃａが有する凹部は、平面視でプラズモンフィルタ６０の開口６３重なる位置に設けられている。そのため、平面視における凹部のピッチは、平面視における開口６３のピッチと同じピッチに設けられている。また、面５１Ｃａが有する凹凸の高さ範囲は、５ｎｍ以上１００ｎｍ以下に設けられている。
　また、面５１Ｃａのうち、平面視でプラズモンフィルタ６０Ａに重なる領域を面５１Ｃａ１と呼び、平面視でプラズモンフィルタ６０Ｂに重なる領域を面５１Ｃａ２と呼ぶ。平面視で面５１Ｃａ１と重なる位置に配置されたプラズモンフィルタ６０の開口６３ａは、平面視で面５１Ｃａ２と重なる位置に配置されたプラズモンフィルタ６０の開口６３ｂより、径が大きい。そして、開口６３ａとい開口６３ｂとのうち、径が大きい方の開口である開口６３ａの方が絶縁膜５１Ｃにより埋められ難く、径が小さい方の開口である開口６３ｂの方が絶縁膜５１Ｃにより埋められ易い。そのため、面５１Ｃａ１が開口６３ａ内に窪む量の方が、面５１Ｃａ２が開口６３ｂ内に窪む量より大きくなる。すなわち、面５１Ｃａ１の凹部の窪む高さ範囲が、面５１Ｃａ２の凹部の窪む高さ範囲より大きくなる。
　図１３に示すように、開口６３を形成している母材６１の側面を、面６１ｃと呼ぶ。面６１ｃの半導体層２０の厚み方向（Ｚ方向）に対する角度の大きさは、理想的には０度であることが好ましい。面６１ｃの厚み方向に対する角度の大きさが０度に近い程、面５１Ｃａを開口６３内に陥没し易くすることができる。実際には、面６１ｃの厚み方向に対する角度の大きさを１０度以内に制御することにより、面５１Ｃａを開口６３内に陥没し易くすることができる。
　なお、面５１Ｃａが有する凹凸の高さ範囲及び面５１Ｃｂが有する凹凸の高さ範囲と、プラズモンフィルタ６０と半導体層２０との間に設けられた膜の面が有する凹凸（表面粗さ）の高さ範囲との関係は、上述の第２実施形態と同じである。
　図１２に示す絶縁膜５２Ｃは、例えばパッシベーション膜として機能する。絶縁膜５２Ｃは、絶縁膜５１Ｃ側から、膜５３Ｃと、膜５４Ｃと、膜５５Ｃとをその順で積層した積層構造を有している。そして、絶縁膜５２Ｃ及び膜５３Ｃから膜５５Ｃまでの各々は、第３絶縁膜を構成している。なお、本実施形態では絶縁膜５２Ｃが三層の積層構造を有する例について説明するが、積層構造は三層には限定されない。絶縁膜５２Ｃが二層又は四層以上の積層構造を有していても良い。また、絶縁膜５２Ｃは、一層の膜のみを有していても良い。
　絶縁膜５２Ｃは、絶縁膜５１Ｃの面５１Ｃａに積層されている。より具体的には、絶縁膜５２Ｃが有する膜５３Ｃは、絶縁膜５１Ｃの面５１Ｃａに積層されている。絶縁膜５１Ｃは、膜５３Ｃの下地として機能する。膜５３Ｃの半導体層２０側の面の凹凸の大きさは、膜５３Ｃの下地（絶縁膜５１Ｃの面５１Ｃａ）の凹凸で決定される。膜５３Ｃの、下地側とは反対側（マイクロレンズＭＬ側）の面の凹凸の大きさは、下地の凹凸と、膜５３Ｃの成膜条件と膜厚により制御される。そして、膜５３Ｃが膜５４Ｃの下地として機能し、膜５４Ｃが膜５５Ｃの下地として機能する。本実施形態では、膜５３Ｃ、膜５４Ｃ、及び膜５５Ｃは、下地とは反対側の面が、下地の凹凸から大きく平坦化されないような条件を用いて積層されている。そのため、絶縁膜５２Ｃ及び膜５３Ｃから膜５５Ｃまでの各々は、厚み方向の両面が面５１Ｃａの凹凸に沿って凸凹を有している。これにより、絶縁膜５２Ｃ及び膜５３Ｃから膜５５Ｃまでの各々は、凹凸の凹部が平面視でプラズモンフィルタ６０の開口６３と重なる位置に設けられ、凹凸の凸部が平面視でプラズモンフィルタ６０の母材６１に重なる部分（例えば、開口６３同士の間）と重なる位置に設けられることとなる。
　以下、図１４Ａから図１４Ｅまでを参照して、光検出装置１の製造方法について説明する。まず、図１４Ａに示すように、公知の方法を用いて、支持基板３３から絶縁膜４３までを有する基板を準備する。より具体的には、光電変換部が設けられた半導体層２０及び半導体層２０の第２の面Ｓ２側に積層された第１絶縁層４０を含む基板を、準備する。第１絶縁層４０が有する絶縁膜４３の露出面は、例えば、ＣＭＰ（Chemical Mechanical Polishing、化学機械研磨）法のような公知の方法を用いて、平坦化されている。
　そして、図１４Ｂに示すように、プラズモンフィルタ６０の母材６１を構成する金属膜６１Ｍを、スパッタ、ＣＶＤ（chemical vapor deposition、化学気相蒸着）法等により、絶縁膜４３の露出面に積層する。積層した金属膜６１Ｍの露出面（面６１ａ）に、ドライエッチングやウェットエッチング、熱処理等によって凹凸を形成しても良い。
　次に、図１４Ｃに示すように、例えば、公知の成膜技術、リソグラフィ技術、エッチング技術等を用いて、金属膜６１Ｍの露出面にハードマスクパターンＨＭを形成する。そして、公知のエッチング技術を用いて、ハードマスクパターンＨＭの開口から露出する金属膜６１Ｍをエッチングする。これにより、金属膜６１Ｍを厚み方向に貫通する開口６３を複数形成し、プラズモンフィルタ６０がほぼ完成する。ハードマスクパターンＨＭは、絶縁膜により構成されている。ハードマスクパターンＨＭは、これには限定されないが、例えば、絶縁膜５１Ｃを構成する材料と同じ材料で構成されている。ハードマスクパターンＨＭの膜厚を厚くすればする程、絶縁膜５１Ｃの面５１Ｃａの凸部の高さ範囲を大きくすることができる。
　そして、図１４Ｄに示すように、ハードマスクパターンＨＭ及びプラズモンフィルタ６０を覆うように、絶縁膜５１Ｃを積層する。より具体的には、ハードマスクパターンＨＭを覆い且つ開口６３を完全に埋めないように、絶縁膜５１Ｃを積層する。絶縁膜５１Ｃは、例えば、スパッタ、ＣＶＤ法、ＡＬＤ（Atomic layer deposition、原子層堆積）法等
を用いて積層する。絶縁膜５１Ｃの成膜手法、条件によって、最終的な絶縁膜５１Ｃの面５１Ｃａの凹凸の大きさが決まる。そのため、例えば、露出面のカバレッジが良く開口６３が閉塞しにくい成膜条件で絶縁膜５１Ｃを積層し、絶縁膜５１Ｃの膜厚を薄くする程、面５１Ｃａの最終的な凹凸は大きくなる。また、例えば、面５１Ｃａの凹凸を小さくしたい場合は、開口６３が閉塞しやすい成膜条件を選んで絶縁膜５１Ｃを成膜したり、絶縁膜５１Ｃの膜厚を厚くしたりすればよい。
　その後、図１４Ｅに示すように、絶縁膜５２Ｃの膜５３Ｃから膜５５Ｃまでの各々を、スパッタ、ＣＶＤ法、ＡＬＤ法等で積層する。膜５３Ｃの半導体層２０側の面の凹凸の大きさは、膜５３Ｃが積層された下地（絶縁膜５１Ｃの面５１Ｃａ）の凹凸で決定される。膜５３Ｃの、下地側とは反対側（マイクロレンズＭＬ側）の面の凹凸の大きさは、下地の凹凸と、膜５３Ｃの成膜条件と膜厚により制御される。そして、膜５３Ｃが膜５４Ｃの下地として機能し、膜５４Ｃが膜５５Ｃの下地として機能する。そして、膜５３Ｃ、膜５４Ｃ、及び膜５５Ｃは、下地とは反対側の面が、下地の凹凸から大きく平坦化されないような条件を用いて積層される。これ以降の工程は、公知の方法で行えば良いため、ここではその説明を省略する。
　この第２実施形態の変形例３に係る光検出装置１であっても、上述の第２実施形態に係る光検出装置１と同様の効果が得られる。また、この第２実施形態の変形例３に係る光検出装置１であっても、上述の第２実施形態の変形例２に係る光検出装置１と同様の効果が得られる。
　また、第２実施形態の変形例３に係る光検出装置１では、面５１Ｃａの凹凸を形成するための専用の工程が不要となるため、製造コストが上昇するのを抑制することができる。
　また、第２実施形態の変形例３に係る光検出装置１では、互いに大きさの異なる面５１Ｃａ１の凹凸と面５１Ｃａ２の凹凸との両方を、同じ工程で一度に形成できる。そのため、凹凸の大きさ毎に同様な工程を繰り返す必要がなく、製造コストが上昇するのを抑制することができる。
　また、絶縁膜５１Ｃは、図１２に示す例では一層の膜により構成されているが、複数層の膜を積層した積層構造を有していても良い。
　［応用例］
　＜１．電子機器への応用例＞
　次に、図１５に示す電子機器１００に本技術を応用した例について説明する。電子機器１００は、固体撮像装置１０１と、光学レンズ１０２と、シャッタ装置１０３と、駆動回路１０４と、信号処理回路１０５とを備えている。電子機器１００は、これに限定されないが、例えば、カメラ等の電子機器である。また、電子機器１００は、固体撮像装置１０１として、上述の光検出装置１を備えている。
　光学レンズ（光学系）１０２は、被写体からの像光（入射光１０６）を固体撮像装置１０１の撮像面上に結像させる。これにより、固体撮像装置１０１内に一定期間にわたって信号電荷が蓄積される。シャッタ装置１０３は、固体撮像装置１０１への光照射期間及び遮光期間を制御する。駆動回路１０４は、固体撮像装置１０１の転送動作及びシャッタ装置１０３のシャッタ動作を制御する駆動信号を供給する。駆動回路１０４から供給される駆動信号（タイミング信号）により、固体撮像装置１０１の信号転送を行う。信号処理回路１０５は、固体撮像装置１０１から出力される信号（画素信号）に各種信号処理を行う。信号処理が行われた映像信号は、メモリ等の記憶媒体に記憶され、或いはモニタに出力される。
　このような構成により、電子機器１００では、固体撮像装置１０１において光の干渉及びフレアが大きくなることを抑制できるため、映像信号の画質の向上を図ることができる。
　なお、電子機器１００は、カメラに限られるものではなく、他の電子機器であっても良い。例えば、携帯電話機等のモバイル機器向けカメラモジュール等の撮像装置であっても良い。
　また、電子機器１００は、固体撮像装置１０１として、第１実施形態及び第２実施形態、及びそれら実施形態の変形例のいずれかに係る光検出装置１、又は第１実施形態及び第２実施形態、及びそれら実施形態の変形例のうちの少なくとも２つの組み合わせに係る光検出装置１を備えることができる。
　［その他の実施形態］
　上記のように、本技術は第１実施形態及び第２実施形態によって記載したが、この開示の一部をなす論述及び図面は本技術を限定するものであると理解すべきではない。この開示から当業者には様々な代替の実施形態、実施例及び運用技術が明らかとなろう。
　例えば、第１実施形態及び第２実施形態において説明したそれぞれの技術的思想を互いに組み合わせることも可能である。例えば、上述の第２実施形態及びその変形例に係る光検出装置１が、プラズモンフィルタ６０に代えて、第１実施形態の変形例１に記載のワイヤグリッド偏光子６０を備えている等、それぞれの技術的思想に沿った種々の組み合わせが可能である。
　また、本技術は、上述したイメージセンサとしての固体撮像装置の他、ToF（Time of Flight）センサともよばれる距離を測定する測距センサなども含む光検出装置全般に適用することができる。測距センサは、物体に向かって照射光を発光し、その照射光が物体の表面で反射され返ってくる反射光を検出し、照射光が発光されてから反射光が受光されるまでの飛行時間に基づいて物体までの距離を算出するセンサである。この測距センサの構造として、上述した凹凸の構造を採用することができる。
　また、光検出装置１は、二枚以上の半導体基板が重ね合わされて積層された積層型ＣＩＳ（CMOS Image Sensor、CMOSイメージセンサ）であっても良い。その場合、ロジック回路１３及び読出し回路１５のうちの少なくとも一方は、それら半導体基板のうちの光電変換部が設けられた半導体基板とは異なる基板に設けられても良い。
　また、例えば、上述の構成要素を構成するとして挙げられた材料は、添加物や不純物等を含んでいても良い。
　このように、本技術はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本技術の技術的範囲は上記の説明から妥当な特許請求の範囲に記載された発明特定事項によってのみ定められるものである。
　また、本明細書に記載された効果はあくまでも例示であって限定されるものでは無く、また他の効果があっても良い。
　なお、本技術は、以下のような構成としてもよい。
（１）
　光電変換部を有する半導体層と、
　前記半導体層の光入射面側に積層された第１絶縁膜と、
　前記第１絶縁膜に積層された金属膜及び前記金属膜のうち平面視で前記光電変換部に重なる領域に形成された開口配列を有し、特定の光を選択可能な光学素子と、
　前記光学素子に積層された第２絶縁膜と、
　前記第２絶縁膜に積層された第３絶縁膜と、を備え、
　前記金属膜の前記第２絶縁膜側の面及び前記第２絶縁膜の前記第３絶縁膜側の面のうちの一方の面は、前記金属膜の前記第１絶縁膜側の面及び前記第１絶縁膜の前記半導体層側の面のうちの一方の面が有する凹凸より大きい凹凸を有する、
　光検出装置。
（２）
　前記半導体層は、平面視で２次元アレイ状に配置された複数の前記光電変換部を有し、
　前記光学素子は、第１波長を選択する第１光学素子と前記第１波長より長い第２波長を選択する第２光学素子とを含み、
　前記第２絶縁膜の前記第３絶縁膜側の面のうち、平面視で前記第２光学素子に重なる領域の凹凸は、平面視で前記第１光学素子に重なる領域の凹凸より大きい、
　（１）に記載の光検出装置。
（３）
　前記開口配列は複数の開口の配列であり、
　前記第２絶縁膜の前記第３絶縁膜側の面は、平面視で前記開口に重なる部分が凹凸の凹部を構成し、前記金属膜に重なる部分が凹凸の凸部を構成している、（２）に記載の光検出装置。
（４）
　前記開口を形成している前記金属膜の側面の、前記半導体層の厚み方向に対する角度の大きさは、１０度以内である、（３）に記載の光検出装置。
（５）
　前記第３絶縁膜は、厚み方向の両面が、前記第２絶縁膜の前記第３絶縁膜側の面が有する凹凸に沿って凹凸を有している、（１）から（４）のいずれかに記載の光検出装置。
（６）
　前記金属膜の前記第２絶縁膜側の面と前記第２絶縁膜の前記第３絶縁膜側の面との両方の面は、前記金属膜の前記第１絶縁膜側の面及び前記第１絶縁膜の前記半導体層側の面のうちの一方の面が有する凹凸より大きい凹凸を有している、（１）から（５）のいずれかに記載の光検出装置。
（７）
　前記光学素子は、表面プラズモン共鳴を利用したカラーフィルタである、（１）から（６）のいずれかに記載の光検出装置。
（８）
　前記光学素子は、ワイヤグリッド偏光子である、（１）から（６）のいずれかに記載の光検出装置。
（９）
　光電変換部が設けられた半導体層及び前記半導体層の光入射面側に積層された第１絶縁膜を含む基板を準備し、
　前記第１絶縁膜の露出面に金属膜を積層し、
　前記金属膜の露出面にハードマスクパターンを形成し、
　前記ハードマスクパターンに基づいて前記金属膜をエッチングして前記金属膜に開口を複数形成し、これにより前記金属膜及び前記開口の配列を有する光学素子を形成し、
　前記ハードマスクパターンを覆い且つ前記開口を完全に埋めないように、第２絶縁膜を積層する、
　光検出装置の製造方法。
（１０）
　光検出装置と、前記光検出装置に被写体からの像光を結像させる光学系と、を備え、
　前記光検出装置は、
　光電変換部を有する半導体層と、
　前記半導体層の光入射面側に積層された第１絶縁膜と、
　前記第１絶縁膜に積層された金属膜及び前記金属膜のうち平面視で前記光電変換部に重なる領域に形成された開口配列を有し、特定の光を選択可能な光学素子と、
　前記光学素子に積層された第２絶縁膜と、
　前記第２絶縁膜に積層された第３絶縁膜と、を備え、
　前記金属膜の前記第２絶縁膜側の面及び前記第２絶縁膜の前記第３絶縁膜側の面のうちの一方の面は、前記金属膜の前記第１絶縁膜側の面及び前記第１絶縁膜の前記半導体層側の面のうちの一方の面が有する凹凸より大きい凹凸を有する、
　電子機器。
　本技術の範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本技術が目的とするものと均等な効果をもたらす全ての実施形態をも含む。さらに、本技術の範囲は、請求項により画される発明の特徴の組み合わせに限定されるものではなく、全ての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画されうる。
　１　光検出装置
　２　半導体チップ
　３，３ａ，３ｂ　画素
　４　垂直駆動回路
　５　カラム信号処理回路
　６　水平駆動回路
　７　出力回路
　８　制御回路
　１０　画素駆動線
　１１　垂直信号線
　１２　水平信号線
　１４　ボンディングパッド
　２０　半導体層
　２２　半導体領域（光電変換部）
　３０　配線層
　４０　第１絶縁層
　４１　ピニング層
　４２，４３　絶縁膜
　４４　遮光層
　５０，５０Ａ，５０Ｂ，５０Ｃ　第２絶縁層
　５１，５１Ａ，５１Ｂ，５１Ｃ　絶縁膜
　５２，５２Ａ，５２Ｂ，５２Ｃ　絶縁膜
　５３，５３Ａ，５３Ｂ，５３Ｃ　膜
　５４，５４Ａ，５４Ｂ，５４Ｃ　膜
　５５，５５Ａ，５５Ｂ，５５Ｃ　膜
　５６　平坦化膜
　５７　穴
　５７Ａ　溝
　６０，６０Ａ，６０Ｂ　プラズモンフィルタ
　６０ａ　開口領域
　６０ｂ　フレーム領域
　６１　母材
　６１ａ，６１ｂ，６１ｃ　面
　６１Ｍ　金属膜
　６２　開口配列
　６３，６３ａ，６３ｂ　開口
　１００　電子機器
　１０１　固体撮像装置
　１０２　光学系（光学レンズ）
　１０３　シャッタ装置
　１０４　駆動回路
　１０５　信号処理回路
　ｄ１，ｄ２　距離
　ＨＭ　ハードマスクパターン

Claims (10)

  1. 　光電変換部を有する半導体層と、
    　前記半導体層の光入射面側に積層された第１絶縁膜と、
    　前記第１絶縁膜に積層された金属膜及び前記金属膜のうち平面視で前記光電変換部に重なる領域に形成された開口配列を有し、特定の光を選択可能な光学素子と、
    　前記光学素子に積層された第２絶縁膜と、
    　前記第２絶縁膜に積層された第３絶縁膜と、を備え、
    　前記金属膜の前記第２絶縁膜側の面及び前記第２絶縁膜の前記第３絶縁膜側の面のうちの一方の面は、前記金属膜の前記第１絶縁膜側の面及び前記第１絶縁膜の前記半導体層側の面のうちの一方の面が有する凹凸より大きい凹凸を有する、
    　光検出装置。
  2. 　前記半導体層は、平面視で２次元アレイ状に配置された複数の前記光電変換部を有し、
    　前記光学素子は、第１波長を選択する第１光学素子と前記第１波長より長い第２波長を選択する第２光学素子とを含み、
    　前記第２絶縁膜の前記第３絶縁膜側の面のうち、平面視で前記第２光学素子に重なる領域の凹凸は、平面視で前記第１光学素子に重なる領域の凹凸より大きい、
    　請求項１に記載の光検出装置。
  3. 　前記開口配列は複数の開口の配列であり、
    　前記第２絶縁膜の前記第３絶縁膜側の面は、平面視で前記開口に重なる部分が凹凸の凹部を構成し、前記金属膜に重なる部分が凹凸の凸部を構成している、請求項２に記載の光検出装置。
  4. 　前記開口を形成している前記金属膜の側面の、前記半導体層の厚み方向に対する角度の大きさは、１０度以内である、請求項３に記載の光検出装置。
  5. 　前記第３絶縁膜は、厚み方向の両面が、前記第２絶縁膜の前記第３絶縁膜側の面が有する凹凸に沿って凹凸を有している、請求項１に記載の光検出装置。
  6. 　前記金属膜の前記第２絶縁膜側の面と前記第２絶縁膜の前記第３絶縁膜側の面との両方の面は、前記金属膜の前記第１絶縁膜側の面及び前記第１絶縁膜の前記半導体層側の面のうちの一方の面が有する凹凸より大きい凹凸を有している、請求項１に記載の光検出装置。
  7. 　前記光学素子は、表面プラズモン共鳴を利用したカラーフィルタである、請求項１に記載の光検出装置。
  8. 　前記光学素子は、ワイヤグリッド偏光子である、請求項１に記載の光検出装置。
  9. 　光電変換部が設けられた半導体層及び前記半導体層の光入射面側に積層された第１絶縁膜を含む基板を準備し、
    　前記第１絶縁膜の露出面に金属膜を積層し、
    　前記金属膜の露出面にハードマスクパターンを形成し、
    　前記ハードマスクパターンに基づいて前記金属膜をエッチングして前記金属膜に開口を複数形成し、これにより前記金属膜及び前記開口の配列を有する光学素子を形成し、
    　前記ハードマスクパターンを覆い且つ前記開口を完全に埋めないように、第２絶縁膜を積層する、
    　光検出装置の製造方法。
  10. 　光検出装置と、前記光検出装置に被写体からの像光を結像させる光学系と、を備え、
    　前記光検出装置は、
    　光電変換部を有する半導体層と、
    　前記半導体層の光入射面側に積層された第１絶縁膜と、
    　前記第１絶縁膜に積層された金属膜及び前記金属膜のうち平面視で前記光電変換部に重なる領域に形成された開口配列を有し、特定の光を選択可能な光学素子と、
    　前記光学素子に積層された第２絶縁膜と、
    　前記第２絶縁膜に積層された第３絶縁膜と、を備え、
    　前記金属膜の前記第２絶縁膜側の面及び前記第２絶縁膜の前記第３絶縁膜側の面のうちの一方の面は、前記金属膜の前記第１絶縁膜側の面及び前記第１絶縁膜の前記半導体層側の面のうちの一方の面が有する凹凸より大きい凹凸を有する、
    　電子機器。
     
     
     
PCT/JP2023/005630 2022-03-04 2023-02-17 光検出装置、その製造方法、及び電子機器 WO2023167006A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022033312A JP2023128745A (ja) 2022-03-04 2022-03-04 光検出装置、その製造方法、及び電子機器
JP2022-033312 2022-03-04

Publications (1)

Publication Number Publication Date
WO2023167006A1 true WO2023167006A1 (ja) 2023-09-07

Family

ID=87883523

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/005630 WO2023167006A1 (ja) 2022-03-04 2023-02-17 光検出装置、その製造方法、及び電子機器

Country Status (2)

Country Link
JP (1) JP2023128745A (ja)
WO (1) WO2023167006A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177191A (ja) * 2007-01-16 2008-07-31 Matsushita Electric Ind Co Ltd 固体撮像装置およびそれを用いたカメラ
JP2013038164A (ja) * 2011-08-05 2013-02-21 Sony Corp 固体撮像装置、電子機器
WO2019159710A1 (ja) * 2018-02-16 2019-08-22 ソニーセミコンダクタソリューションズ株式会社 センサ装置および電子機器
WO2020158164A1 (ja) * 2019-02-01 2020-08-06 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像素子の製造方法
WO2022009693A1 (ja) * 2020-07-09 2022-01-13 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177191A (ja) * 2007-01-16 2008-07-31 Matsushita Electric Ind Co Ltd 固体撮像装置およびそれを用いたカメラ
JP2013038164A (ja) * 2011-08-05 2013-02-21 Sony Corp 固体撮像装置、電子機器
WO2019159710A1 (ja) * 2018-02-16 2019-08-22 ソニーセミコンダクタソリューションズ株式会社 センサ装置および電子機器
WO2020158164A1 (ja) * 2019-02-01 2020-08-06 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像素子の製造方法
WO2022009693A1 (ja) * 2020-07-09 2022-01-13 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法

Also Published As

Publication number Publication date
JP2023128745A (ja) 2023-09-14

Similar Documents

Publication Publication Date Title
KR101893325B1 (ko) 고체 촬상 장치와 그 제조 방법, 및 전자 기기
KR101861964B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 신호 처리 방법, 및, 전자 기기
KR101550866B1 (ko) 광학적 크로스토크를 개선하기 위하여, 절연막의 트렌치 상부만을 갭필하여 에어 갭을 형성하는 이미지 센서의 제조방법
US7393715B2 (en) Manufacturing method for image pickup apparatus
EP2245664B1 (en) Backside illuminated imaging sensor with silicide light reflecting layer
US9000493B2 (en) Solid-state imaging device, method for producing same, and camera
TWI430437B (zh) 固態成像裝置以及相機模組
US7572571B2 (en) Image sensor and method for manufacturing the same
TWI399849B (zh) 固態成像裝置，製造固態成像裝置之方法，及電子設備
US20100245637A1 (en) Solid-state imaging device, method of manufacturing the same, and electronic apparatus
JP2011204797A (ja) 固体撮像装置とその製造方法、及び電子機器
KR20120052856A (ko) 고체 촬상 장치와 그 제조 방법, 및 전자 기기
JP2009503898A (ja) 赤外放射による画像アーティファクトを低減するバックサイドシリコンウェハの設計
US20200127025A1 (en) Image sensor, image sensor module
JP2009099817A (ja) 固体撮像素子
US7683411B2 (en) Image sensor and method of manufacturing the same
WO2023167006A1 (ja) 光検出装置、その製造方法、及び電子機器
WO2021256086A1 (ja) 固体撮像装置及び電子機器
JP2008053628A (ja) 固体撮像装置及びその製造方法
WO2022219964A1 (ja) 光検出装置および電子機器
WO2023127462A1 (ja) 光検出装置及び電子機器
WO2023021758A1 (ja) 光検出装置及び電子機器
WO2024101028A1 (ja) 光検出装置及び電子機器
WO2022196383A1 (ja) 撮像装置
KR20230033963A (ko) 이미지 센서 및 그 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23763265

Country of ref document: EP

Kind code of ref document: A1