KR20230033963A - 이미지 센서 및 그 제조 방법 - Google Patents
이미지 센서 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20230033963A KR20230033963A KR1020210116977A KR20210116977A KR20230033963A KR 20230033963 A KR20230033963 A KR 20230033963A KR 1020210116977 A KR1020210116977 A KR 1020210116977A KR 20210116977 A KR20210116977 A KR 20210116977A KR 20230033963 A KR20230033963 A KR 20230033963A
- Authority
- KR
- South Korea
- Prior art keywords
- fence
- pattern
- layer
- semiconductor substrate
- pixel
- Prior art date
Links
- 238000000034 method Methods 0.000 title description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 118
- 239000000758 substrate Substances 0.000 claims abstract description 110
- 230000000149 penetrating effect Effects 0.000 claims abstract description 10
- 238000006243 chemical reaction Methods 0.000 claims description 72
- 230000004888 barrier function Effects 0.000 claims description 48
- 238000002955 isolation Methods 0.000 claims description 45
- 230000000903 blocking effect Effects 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 17
- 230000003667 anti-reflective effect Effects 0.000 claims description 10
- 230000007423 decrease Effects 0.000 claims description 9
- 239000011810 insulating material Substances 0.000 claims description 7
- 229910044991 metal oxide Inorganic materials 0.000 claims description 7
- 150000004706 metal oxides Chemical class 0.000 claims description 7
- 239000007769 metal material Substances 0.000 claims description 4
- 238000013459 approach Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 230000002265 prevention Effects 0.000 abstract 5
- 239000010410 layer Substances 0.000 description 217
- 239000010408 film Substances 0.000 description 86
- 238000009792 diffusion process Methods 0.000 description 32
- 238000007667 floating Methods 0.000 description 32
- 238000012546 transfer Methods 0.000 description 29
- 239000000463 material Substances 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 239000003795 chemical substances by application Substances 0.000 description 14
- 239000012535 impurity Substances 0.000 description 13
- 239000010949 copper Substances 0.000 description 11
- 238000002161 passivation Methods 0.000 description 11
- 238000000059 patterning Methods 0.000 description 11
- 239000013256 coordination polymer Substances 0.000 description 10
- 238000005530 etching Methods 0.000 description 9
- 239000010936 titanium Substances 0.000 description 9
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 8
- 230000000875 corresponding effect Effects 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 7
- 239000011241 protective layer Substances 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000002596 correlated effect Effects 0.000 description 5
- 229910052715 tantalum Inorganic materials 0.000 description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 4
- 238000011049 filling Methods 0.000 description 4
- 238000001914 filtration Methods 0.000 description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 4
- 102100021999 Cytosolic Fe-S cluster assembly factor NUBP2 Human genes 0.000 description 3
- 101001107795 Homo sapiens Cytosolic Fe-S cluster assembly factor NUBP2 Proteins 0.000 description 3
- 101000827688 Homo sapiens Fibroblast growth factor receptor 2 Proteins 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000012044 organic layer Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 2
- 230000009172 bursting Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 229910052809 inorganic oxide Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910001512 metal fluoride Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 229910052747 lanthanoid Inorganic materials 0.000 description 1
- 150000002602 lanthanoids Chemical class 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
- ZVWKZXLXHLZXLS-UHFFFAOYSA-N zirconium nitride Chemical compound [Zr]#N ZVWKZXLXHLZXLS-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14621—Colour filter arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14623—Optical shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
이미지 센서 및 그 제조 방법이 제공된다. 이미지 센서는 복수 개의 픽셀 영역들을 포함하는 반도체 기판; 상기 반도체 기판 상의 반사 방지막; 상기 반사 방지막 상에서 상기 픽셀 영역들에 각각 제공되는 컬러 필터들; 및 서로 인접하는 상기 컬러 필터들 사이에 배치되는 펜스 구조체를 포함하되, 상기 펜스 구조체는: 상기 반사 방지막을 관통하는 하부 부분; 상기 반사 방지막 상의 상부 부분; 및 상기 하부 부분과 상기 상부 부분 사이의 중간 부분을 포함하되, 상기 펜스 구조체는 상기 중간 부분 양측에서 상기 상부 부분과 상기 반사 방지막의 상면 사이에 정의되는 언더컷 영역들을 가질 수 있다.
Description
본 발명은 이미지 센서 및 그 제조 방법에 관한 것으로서, 보다 상세하게는 전기적 특성이 보다 향상된 이미지 센서 및 그 제조 방법에 관한 것이다.
이미지 센서는 광학 영상을 전기 신호로 변환시킨다. 최근들어 컴퓨터 산업과 통신 산업의 발달에 따라 디지털 카메라, 캠코더, PCS(Personal Communication System), 게임기기, 경비용 카메라, 의료용 마이크로 카메라 등 다양한 분야에서 성능이 향상된 이미지 센서의 수요가 증대하고 있다.
이미지 센서로는 전하 결합 소자(CCD: Charge Coupled Device) 및 CMOS 이미지 센서가 있다. 이 중, CMOS 이미지 센서는 구동 방식이 간편하고, 신호 처리 회로를 단일칩에 집적할 수 있어 제품의 소형화가 가능하다. CMOS 이미지 센서는 전력 소모 또한 매우 낮아 배터리 용량이 제한적인 제품에 적용이 용이하다. 또한, CMOS 이미지 센서는 CMOS 공정 기술을 호환하여 사용할 수 있어 제조 단가를 낮출 수 있다. 따라서, CMOS 이미지 센서는 기술 개발과 함께 고해상도가 구현 가능함에 따라 그 사용이 급격히 늘어나고 있다.
본원 발명이 해결하고자 하는 과제는 보다 향상된 전기적 특성을 갖는 이미지 센서 및 그 제조 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 일 실시예에 따른 이미지 센서는 복수 개의 픽셀 영역들을 포함하는 반도체 기판; 상기 반도체 기판 상의 반사 방지막; 상기 반사 방지막 상에서 상기 픽셀 영역들에 각각 제공되는 컬러 필터들; 및 서로 인접하는 상기 컬러 필터들 사이에 배치되는 펜스 구조체를 포함하되, 상기 펜스 구조체는: 상기 반사 방지막을 관통하는 하부 부분; 상기 반사 방지막 상의 상부 부분; 및 상기 하부 부분과 상기 상부 부분 사이의 중간 부분을 포함하되, 상기 펜스 구조체는 상기 중간 부분 양측에서 상기 상부 부분과 상기 반사 방지막의 상면 사이에 정의되는 언더컷 영역들을 가질 수 있다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 일 실시예에 따른 이미지 센서는 복수 개의 픽셀 영역들을 포함하는 반도체 기판; 상기 반도체 기판 상의 반사 방지막; 상기 반사 방지막 상에서 상기 픽셀 영역들에 각각 제공되는 컬러 필터들; 및 서로 인접하는 상기 컬러 필터들 사이에 배치되며, 에어 갭을 포함하는 펜스 구조체를 포함하되, 상기 펜스 구조체는: 상기 반사 방지막 내에 배치되어 상기 에어 갭의 하부 영역을 제공하는 제1 펜스 패턴; 상기 반사 방지막 상면 상에서 상기 제1 펜스 패턴의 양측벽 일부분들을 덮는 배리어 패턴들; 및 상기 제1 펜스 패턴 및 상기 배리어 패턴들 상에 배치되며, 상기 에어 갭의 상부 영역을 제공하는 제2 펜스 패턴을 포함하되, 상기 배리어 패턴들의 측벽들은 상기 제2 펜스 패턴의 양측벽들에 대해 리세스되어 언더컷 영역들을 정의할 수 있다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 일 실시예에 따른 이미지 센서는 서로 대향하는 제1 면 및 제2 면을 갖는 제1 도전형의 반도체 기판으로서, 상기 반도체 기판은 수광 영역, 차광 영역, 및 패드 영역을 포함하는 것; 상기 수광 영역 및 상기 차광 영역에서, 상기 반도체 기판 내에 배치되어 복수의 픽셀 영역들을 정의하는 픽셀 분리 구조체; 상기 수광 영역 및 상기 차광 영역에서 상기 픽셀 영역들의 상기 반도체 기판 내에 제공된 광전 변환 영역들; 상기 반도체 기판의 상기 제2 면 상에 배치되며, 상기 픽셀 영역들에 각각 제공되는 복수 개의 마이크로 렌즈들; 상기 마이크로 렌즈들과 상기 반도체 기판의 상기 제2 면 사이에 배치되며, 상기 픽셀 영역들에 각각 제공되는 컬러 필터들; 상기 컬러 필터들과 상기 반도체 기판의 상기 제2 면 사이에 배치되는 반사 방지막; 및 서로 인접하는 상기 컬러 필터들 사이에 배치되는 펜스 구조체를 포함하되, 상기 펜스 구조체는: 상기 반사 방지막 일부를 관통하는 하부 부분; 상기 반사 방지막 위로 돌출되는 상부 부분; 및 상기 하부 부분과 상기 상부 부분 사이의 중간 부분을 포함하되, 상기 펜스 구조체는 상기 중간 부분 양측에서 상기 상부 부분과 상기 반사 방지막의 상면 사이에 정의되는 언더컷 영역들을 가질 수 있다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법은 복수의 픽셀 영역들을 포함하는 반도체 기판을 제공하는 것; 상기 반도체 기판 상에 반사 방지막을 형성하는 것; 상기 반사 방지막 상에 배리어막 및 제1 펜스막을 차례로 형성하는 것; 상기 반사 방지막, 상기 배리어막 및 상기 제1 펜스막을 패터닝하여 트렌치를 형성하는 것; 상기 제1 펜스막의 상면 및 상기 트렌치의 내벽을 균일한 두께로 덮는 제2 펜스막을 형성하는 것; 상기 제2 펜스막 상에 제3 펜스막을 형성하되, 상기 제3 펜스막은 상기 트렌치 상에서 에어 갭을 포함하는 것; 상기 제3 펜스막, 제2 펜스막, 제1 펜스막, 및 배리어막을 패터닝하여 펜스 구조체를 형성하는 것을 포함할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 따르면, 펜스 구조체는 에어 갭을 포함하므로, 각 픽셀 영역으로 비스듬히 입사되는 빛이 펜스 구조체에서 굴절되는 것을 줄일 수 있다. 이에 따라, 광전 변환 영역으로 입사되는 빛의 양을 증대시킬 수 있다.
펜스 구조체의 에어 갭의 일부는 반사 방지막의 상면보다 아래에 위치하므로, 인접하는 픽셀 영역들 간의 크로스토크를 줄일 수 있다. 즉, 각 광전 변환 영역에서 수광 효율이 증가될 수 있으며, SNR(Signal Noise Ratio) 특성이 개선될 수 있다.
또한, 펜스 구조체의 측벽 일부에 존재하는 배리어 패턴들의 크기를 최소화함으로써 배리어 패턴들에 의한 감도(sensitivity) 저하를 최소화할 수 있다.
나아가, 배리어 패턴들이 에어 갭의 하부 갭 영역을 정의하는 제2 펜스 패턴의 양측에 위치하므로, 펜스 구조체를 형성시 배리어 패턴들이 측벽들이 리세스될 때 에어 갭이 터지는 현상을 방지할 수 있다.
도 1은 본 발명의 실시예들에 따른 이미지 센서의 블록도이다.
도 2a 및 도 2b는 본 발명의 실시예들에 따른 이미지 센서의 단위 픽셀의 회로도들이다.
도 3은 본 발명의 실시예들에 따른 이미지 센서의 일부를 나타내는 평면도이다.
도 4는 본 발명의 실시예들에 따른 이미지 센서의 단면도로서, 도 3의 I-I'선을 따라 자른 단면을 나타낸다.
도 5a는 도 4의 A 부분을 확대한 도면이다.
도 5b는 도 5a의 B 부분을 확대한 도면이다.
도 6a 내지 도 6d는 본 발명의 다양한 실시예들에 따른 이미지 센서의 일부를 확대한 도면들로서, 도 4의 A 부분을 확대한 도면들이다.
도 7a 및 도 7b는 본 발명의 다양한 실시예들에 따른 이미지 센서의 단면도들이다.
도 8 내지 도 12는 본 발명의 다양한 실시예들에 따른 이미지 센서의 제조 방법을 설명하기 위한 단면도들로서, 도 3의 I-I'선을 따라 자른 단면들이다.
도 13a 내지 도 13e는 본 발명의 실시예들에 따른 이미지 센서의 펜스 구조체(320) 형성 방법을 설명하기 위한 도면들로서, 도 4의 A 부분을 나타낸다.
도 14는 본 발명의 실시예들에 따른 반도체 장치를 포함하는 이미지 센서의 개략적인 평면도이다.
도 15 및 도 16은 본 발명의 실시예들에 따른 이미지 센서의 단면도들로서, 도 14의 II-II'선을 따라 자른 단면을 나타낸다.
도 2a 및 도 2b는 본 발명의 실시예들에 따른 이미지 센서의 단위 픽셀의 회로도들이다.
도 3은 본 발명의 실시예들에 따른 이미지 센서의 일부를 나타내는 평면도이다.
도 4는 본 발명의 실시예들에 따른 이미지 센서의 단면도로서, 도 3의 I-I'선을 따라 자른 단면을 나타낸다.
도 5a는 도 4의 A 부분을 확대한 도면이다.
도 5b는 도 5a의 B 부분을 확대한 도면이다.
도 6a 내지 도 6d는 본 발명의 다양한 실시예들에 따른 이미지 센서의 일부를 확대한 도면들로서, 도 4의 A 부분을 확대한 도면들이다.
도 7a 및 도 7b는 본 발명의 다양한 실시예들에 따른 이미지 센서의 단면도들이다.
도 8 내지 도 12는 본 발명의 다양한 실시예들에 따른 이미지 센서의 제조 방법을 설명하기 위한 단면도들로서, 도 3의 I-I'선을 따라 자른 단면들이다.
도 13a 내지 도 13e는 본 발명의 실시예들에 따른 이미지 센서의 펜스 구조체(320) 형성 방법을 설명하기 위한 도면들로서, 도 4의 A 부분을 나타낸다.
도 14는 본 발명의 실시예들에 따른 반도체 장치를 포함하는 이미지 센서의 개략적인 평면도이다.
도 15 및 도 16은 본 발명의 실시예들에 따른 이미지 센서의 단면도들로서, 도 14의 II-II'선을 따라 자른 단면을 나타낸다.
이하, 도면들을 참조하여 본 발명의 실시예들에 따른 이미지 센서 및 그 제조 방법에 대해 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 이미지 센서의 블록도이다.
도 1을 참조하면, 이미지 센서는 액티브 픽셀 센서 어레이(1; Active Pixel Sensor array), 행 디코더(row decoder; 2), 행 드라이버(row driver; 3), 열 디코더(column decoder; 4), 타이밍 발생기(timing generator; 5), 상관 이중 샘플러(CDS: Correlated Double Sampler; 6), 아날로그 디지털 컨버터(ADC: Analog to Digital Converter; 7), 및 입출력 버퍼(I/O buffer; 8)를 포함한다.
액티브 픽셀 센서 어레이(1)는 2차원적으로 배열된 복수의 단위 픽셀들을 포함하며, 광 신호를 전기적 신호로 변환한다. 액티브 픽셀 센서 어레이(1)는 행 드라이버로부터 픽셀 선택 신호, 리셋 신호 및 전하 전송 신호와 같은 복수의 구동 신호들에 의해 구동될 수 있다. 또한, 변환된 전기적 신호는 상관 이중 샘플러에 제공된다.
행 드라이버(3)는 행 디코더(2)에서 디코딩된 결과에 따라 다수의 단위 픽셀들을 구동하기 위한 다수의 구동 신호들을 액티브 픽셀 센서 어레이(1)로 제공한다. 단위 픽셀들이 행렬 형태로 배열된 경우에는 각 행별로 구동 신호들이 제공될 수 있다.
타이밍 발생기(5)는 행 디코더(2) 및 열 디코더(4)에 타이밍(timing) 신호 및 제어 신호를 제공한다.
상관 이중 샘플러(CDS; 6)는 액티브 픽셀 센서 어레이(1)에서 생성된 전기 신호를 수신하여 유지(hold) 및 샘플링한다. 상관 이중 샘플러는 특정한 잡음 레벨(noise level)과 전기적 신호에 의한 신호 레벨을 이중으로 샘플링하여, 잡음 레벨과 신호 레벨의 차이에 해당하는 차이 레벨을 출력한다.
아날로그 디지털 컨버터(ADC; 7)는 상관 이중 샘플러에서 출력된 차이 레벨에 해당하는 아날로그 신호를 디지털 신호로 변환하여 출력한다.
입출력 버퍼(8)는 디지털 신호를 래치(latch)하고, 래치된 신호는 열 디코더(4)에서의 디코딩 결과에 따라 순차적으로 영상 신호 처리부(도면 미도시)로 디지털 신호를 출력한다.
도 2a 및 도 2b는 본 발명의 실시예들에 따른 이미지 센서의 단위 픽셀의 회로도들이다.
도 2a를 참조하면, 단위 픽셀(P)은 복수의 광전 변환 소자들(PD1, PD2), 복수의 트랜스퍼 트랜지스터들(TX1, TX2), 플로팅 확산 영역(FD), 및 복수의 픽셀 트랜지스터들을 포함할 수 있다.
일 예로, 단위 픽셀(P)은 제1 및 제2 광전 변환 소자들(PD1, PD2), 제1 및 제2 트랜스퍼 트랜지스터들(TX1, TX2), 제1 및 제2 트랜스퍼 트랜지스터들(TX1, TX2)에 공통으로 연결되는 제1 플로팅 확산 영역(FD1)을 포함할 수 있다.
픽셀 트랜지스터들은 리셋 트랜지스터(RX; reset transistor), 소오스 팔로워 트랜지스터(SF; source follower transistor), 선택 트랜지스터(SEL; selection transistor), 및 이중 변환 이득 트랜지스터(DCX; dual conversion gain transistor)를 포함할 수 있다. 실시예들에서, 각 단위 픽셀(P)이 4개의 픽셀 트랜지스터들을 포함하는 것으로 개시하고 있으나, 본 발명은 이에 제한되지 않으며, 각 단위 픽셀(P)에서 픽셀 트랜지스터들의 개수는 달라질 수 있다.
상세하게, 제1 및 제2 광전 변환 소자들(PD1, PD2)은 입사광에 대응하는 전하를 생성 및 축적할 수 있다. 제1 및 제2 광전 변환 소자들(PD1, PD2)는, 예를 들어, 포토 다이오드(photo diode), 포토 트랜지스터(photo transistor), 포토 게이트(photo gate), 핀드 포토 다이오드(Pinned Photo Diode; PPD) 및 이들의 조합일 수 있다.
제1 및 제2 트랜스퍼 트랜지스터들(TX1, TX2)은 제1 및 제2 광전 변환 소자들(PD1, PD2)에 축적된 전하를 제1 플로팅 확산 영역(FD1)로 전송한다. 제1 및 제2 트랜스퍼 신호들(TG1, TG2)에 의해 제1 및 제2 트랜스퍼 트랜지스터들(TX1, TX2)가 제어될 수 있다. 제1 및 제2 트랜스퍼 트랜지스터들(TX1, TX2)은 제1 플로팅 확산 영역(FD1)을 공유할 수 있다.
제1 플로팅 확산 영역(FD1)는 제1 또는 제2 광전 변환 소자(PD1, PD2)에서 생성된 전하를 전달받아 누적적으로 저장한다. 제1 플로팅 확산 영역(FD1)에 축적된 광전하들의 양에 따라 소오스 팔로워 트랜지스터(SF)가 제어될 수 있다.
리셋 트랜지스터(RX)는 리셋 게이트 전극(RG)에 인가되는 리셋 신호에 따라 제1 플로팅 확산 영역(FD1) 및 제2 플로팅 확산 영역(FD2)에 축적된 전하들을 주기적으로 리셋시킬 수 있다. 상세하게, 리셋 트랜지스터(RX)의 드레인 단자는 이중 변환 이득 트랜지스터(DCX)와 연결될 수 있으며, 소오스 단자는 픽셀 전원 전압(VPIX)에 연결된다. 리셋 트랜지스터(RX)와 이중 변환 이득 트랜지스터(DCX)가 턴 온되면, 픽셀 전원 전압(VPIX)이 제1 및 제2 플로팅 확산 영역들(FD1, FD2)로 전달된다. 이에 따라, 제1 및 제2 플로팅 확산 영역들(FD1, FD2)에 축적된 전하들이 배출되어 제1 및 제2 플로팅 확산 영역들(FD1, FD2)이 리셋될 수 있다.
이중 변환 이득 트랜지스터(DCX)는 제1 플로팅 확산 영역(FD1)와 제2 플로팅 확산 영역(FD2) 사이에 연결될 수 있다. 이중 변환 이득 트랜지스터(DCX)는 제2 플로팅 확산 영역(FD2)를 통해 리셋 트랜지스터(RX)와 직렬로 연결될 수 있다. 즉, 이중 변환 이득 트랜지스터(DCX)는 제1 플로팅 확산 영역 (FD1)과 리셋 트랜지스터(RX) 사이에 연결될 수 있다. 이중 변환 이득 트랜지스터(DCX)는 이중 변환 이득 제어 신호에 응답하여 제1 플로팅 확산 영역(FD1)의 캐패시턴스(CFD1)를 가변시킴으로써 단위 픽셀(P)의 변환 이득을 가변시킬 수 있다.
구체적으로, 이미지 촬영시 저조도 및 고조도의 빛이 픽셀 어레이로 동시에 입사되거나, 강한 빛 및 약한 빛이 동시에 픽셀 어레이로 입사될 수 있다. 이에 따라, 각 픽셀은 입사되는 빛에 따라 변환 이득이 가변될 수 있다. 즉, 이중 변환 이득 트랜지스터(DCX)가 턴-오프(Turn-off)되어 단위 픽셀은 제1 변환 이득을 가질 수 있고, 이중 변환 이득 트랜지스터(DCX)가 턴-온(Turn-on)되어 제1 변환 이득보다 큰 제2 변환 이득을 가질 수 있다. 즉, 이중 변환 이득 트랜지스터(DCX)의 동작에 따라, 제1 변환 이득 모드(또는 고조도 모드)와 제2 변환 이득 모드(또는 저조도 모드)에서 상이한 변환 이득이 제공될 수 있다.
이중 변환 이득 트랜지스터(DCX)가 턴 오프될 때, 제1 플로팅 확산 영역(FD1)의 캐패시턴스는 제1 캐패시턴스(CFD1)에 해당할 수 있다. 이중 변환 이득 트랜지스터(DCX)가 턴 온될 때, 제1 플로팅 확산 영역(FD1)가 제2 플로팅 확산 영역(FD2)와 연결되어 제1 및 제2 플로팅 확산 영역들(FD1, FD2)에서 커패시턴스는 제1 및 제2 캐패시턴스(CFD1, CFD2)의 합이 될 수 있다. 다시 말해, 이중 변환 이득 트랜지스터(DCX)가 턴 온될 때, 제1 또는 제2 플로팅 확산 영역(FD1 또는 FD2)의 캐패시턴스가 증가하여 변환 이득이 감소될 수 있으며, 이중 변환 이득 트랜지스터(DCX)가 턴 오프될 때, 제1 플로팅 확산 영역(FD1)의 캐패시턴스가 감소하여 변환 이득은 증가될 수 있다.
소오스 팔로워 트랜지스터(SF)는 소오스 팔로워 게이트 전극으로 입력되는 제1 플로팅 확산 영역(FD1)의 전하량에 비례하여 소오스-드레인 전류를 발생시키는 소오스 팔로워 버퍼 증폭기(source follower buffer amplifier)일 수 있다. 소오스 팔로워 트랜지스터(SF)는 플로팅 확산 영역(FD)에서의 전위 변화를 증폭하고 선택 트랜지스터(SEL)를 통해 증폭된 신호를 출력 라인(Vout)으로 출력한다. 소오스 팔로워 트랜지스터(SF)의 소오스 단자는 전원 전압(VDD)에 연결되고, 소오스 팔로워 트랜지스터(SF)의 드레인 단자는 선택 트랜지스터(SEL)의 소오스 단자와 연결될 수 있다.
선택 트랜지스터(SEL)는 행 단위로 읽어낼 단위 픽셀들(P)을 선택할 수 있다. 선택 게이트 전극에 인가되는 선택 신호(SG)에 의해 선택 트랜지스터(SEL)가 턴 온될 때, 소오스 팔로워 트랜지스터(SF)의 드레인 전극에 출력되는 전기적 신호를 출력 라인(Vout)으로 출력할 수 있다.
도 2b를 참조하면, 단위 픽셀(P)은 제1, 제2, 제3, 및 제4 광전 변환 소자들(PD1, PD2, PD3, PD4), 제1, 제2, 제3, 및 제4 트랜스퍼 트랜지스터들(TX1, TX2, TX3, TX4), 및 제1 플로팅 확산 영역(FD1)을 포함할 수 있다. 또한, 단위 픽셀(P)은 도 2a의 실시예와 마찬가지로, 4개의 픽셀 트랜지스터들(RX, DCX, SF, SEL)을 포함할 수 있다.
제1 내지 제4 트랜스퍼 트랜지스터들(TX1, TX2, TX3, TX4)은 제1 플로팅 확산 영역(FD1)를 공유할 수 있다. 제1 내지 제4 트랜스퍼 트랜지스터들(TX1, TX2, TX3, TX4)의 전송 게이트 전극들은 제1 내지 제4 트랜스퍼 신호들(TG1, TG2, TG3, TG4)에 의해 각각 제어될 수 있다.
도 3은 본 발명의 실시예들에 따른 이미지 센서의 일부를 나타내는 평면도이다. 도 4는 본 발명의 실시예들에 따른 이미지 센서의 단면도로서, 도 3의 I-I'선을 따라 자른 단면을 나타낸다. 도 5a는 도 4의 A 부분을 확대한 도면이다. 도 5b는 도 5a의 B 부분을 확대한 도면이다. 도 6a 내지 도 6d는 본 발명의 다양한 실시예들에 따른 이미지 센서의 일부를 확대한 도면들로서, 도 4의 A 부분을 확대한 도면들이다.
도 3 및 도 4를 참조하면, 본 발명의 실시예들에 따른 이미지 센서는 수직적 관점에서, 광전 변환층(10), 리드아웃 회로층(20), 및 광 투과층(30)을 포함할 수 있다.
광전 변환층(10)은, 수직적 관점에서, 리드아웃 회로층(20)과 광 투과층(30) 사이에 배치될 수 있다. 광전 변환층(10)은 반도체 기판(100), 픽셀 분리 구조체(PIS), 및 광전 변환 영역들(PD)을 포함할 수 있다. 외부에서 입사된 광은 광전 변환 영역들(PD)에서 전기적 신호로 변환될 수 있다.
상세하게, 반도체 기판(100)은 서로 대향하는 제1 면(100a; 또는 전면) 및 제2 면(100b; 또는 후면)을 가질 수 있다. 반도체 기판(100)은 제1 도전형(예를 들어, p형) 벌크(bulk) 실리콘 기판 상에 제1 도전형 에피택셜층이 형성된 기판일 수 있으며, 이미지 센서의 제조 공정상 벌크 실리콘 기판이 제거되어 p형 에피택셜층만 잔류하는 기판일 수 있다. 이와 달리, 반도체 기판(100)은 제1 도전형의 웰(well)을 포함하는 벌크 반도체 기판(100)일 수도 있다.
소자 분리막(105)이 픽셀 영역들(PR) 각각에서 반도체 기판(100)의 제1 면(100a)에 인접하게 배치될 수 있다. 소자 분리막(105)은 반도체 기판(100)의 제1 면(100a)에 활성부를 정의할 수 있다. 소자 분리막(105)은 반도체 기판(100)의 제1 면(100a)을 리세스하여 형성된 소자 분리 트렌치 내에 제공될 수 있다. 소자 분리막(105)은 절연 물질로 이루어질 수 있다.
픽셀 분리 구조체(PIS)가 반도체 기판(100) 내에 배치되어 복수의 픽셀 영역들(PR)을 정의할 수 있다. 실시예들에 따르면, 픽셀 영역들(PR)은 제1 내지 제3 픽셀 영역들을 포함할 수 있으며, 제1 내지 제3 픽셀 영역들 각각으로 파장 대역이 서로 다른 빛이 입사될 수 있다. 제1 내지 제3 픽셀 영역들은 제1 방향(D1) 및 제2 방향(D2)을 따라 배열될 수 있다.
픽셀 분리 구조체(PIS)는 반도체 기판(100)의 제1 면(100a)으로부터 제2 면(100b)으로 수직적으로 연장될 수 있다. 픽셀 분리 구조체(PIS)는 소자 분리막(105)의 일부분을 관통할 수 있다.
픽셀 분리 구조체(PIS)는 제1 방향(D1)을 따라 서로 나란하게 연장되는 제1 부분들(P1) 및 제1 부분들(P1)을 가로질러 제2 방향(D2)을 따라 서로 나란하게 연장되는 제2 부분들(P2)을 포함할 수 있다. 픽셀 분리 구조체(PIS)는, 평면적 관점에서, 픽셀 영역들(PR) 또는 광전 변환 영역들(PD) 각각을 둘러쌀 수 있다.
픽셀 분리 구조체(PIS)는 반도체 기판(100)의 제1 면(100a)에서 상부 폭을 가질 수 있으며, 그 바닥면에서 하부 폭을 가질 수 있다. 하부 폭은 상부 폭보다 작거나 실질적으로 동일할 수 있다. 일 예로, 픽셀 분리 구조체(PIS)의 폭은 반도체 기판(100)의 제1 면(100a)에서 제2 면(100b)으로 갈수록 점차 감소할 수 있다. 다른 예로, 픽셀 분리 구조체(PIS)의 폭은 반도체 기판(100)의 제2 면(100b)에서 제1 면(100a)으로 갈수록 점차 감소할 수도 있다.
픽셀 분리 구조체(PIS)는 반도체 기판(100)의 표면에 대해 수직한 방향(즉, 제3 방향(D3)으로 길이를 가질 수 있다. 픽셀 분리 구조체(PIS)의 길이는 반도체 기판(100)의 수직적 두께와 실질적으로 동일할 수 있다. 픽셀 분리 구조체(PIS)는 약 10:1 내지 약 15:1의 종횡비를 가질 수 있다.
픽셀 분리 구조체(PIS)는 라이너 절연 패턴(111), 반도체 패턴(113), 및 매립 절연 패턴(115)을 포함할 수 있다.
라이너 절연 패턴(111)은 반도체 패턴(113)과 반도체 기판(100) 사이에 제공될 수 있다. 라이너 절연 패턴(111)은 반도체 기판(100)과 직접 접촉할 수 있다. 라이너 절연 패턴(111)은 반도체 기판(100) 보다 낮은 굴절률을 갖는 물질을 포함할 수 있다. 라이너 절연 패턴(111)은 예를 들어, 실리콘계 절연 물질(예를 들어, 실리콘 질화물, 실리콘 산화물, 및/또는 실리콘 산화질화물) 및/또는 고유전 물질(예를 들어, 하프늄 산화물 및/또는 알루미늄 산화물)을 포함할 수 있다. 다른 예로, 라이너 절연 패턴(111)은 복수의 층들을 포함하고, 상기 층들은 서로 다른 물질을 포함할 수 있다.
반도체 패턴(113)은 결정질 반도체 물질, 예를 들어, 폴리 실리콘을 포함할 수 있다. 일 예로, 반도체 패턴(113)은 도펀트를 더 포함할 수 있고, 상기 도펀트는 제1 도전형의 불순물 또는 제2 도전형의 불순물을 포함할 수 있다. 반도체 패턴(113)은 언도우프트 폴리실리콘막, 도우프트 폴리실리콘막, 공기(air) 또는 이들의 조합으로 이루어질 수 있다.
매립 절연 패턴(115)은 반도체 패턴(113)의 상면 상에 배치될 수 있으며, 매립 절연 패턴(115)의 상면은 소자 분리막(105)의 상면과 실질적으로 동일한 레벨에 위치할 수 있다. 매립 절연 패턴(115)의 바닥면은 소자 분리막(105)의 바닥면보다 낮은 레벨에 위치하거나, 동일한 레벨에 위치할 수 있다.
매립 절연 패턴(115)의 바닥면은 라운드진 형태를 가질 수도 있다. 매립 절연 패턴(115)은 실리콘 산화막, 실리콘 산화질화막, 및 실리콘 질화막 중 적어도 하나를 포함할 수 있다.
광전 변환 영역들(PD)이 픽셀 영역들(PR) 각각에 제공될 수 있다. 광전 변환 영역들(PD)은 반도체 기판(100)과 반대의 제2 도전형을 갖는 불순물들을 반도체 기판(100) 내에 이온 주입하여 형성될 수 있다. 제1 도전형의 반도체 기판(100)과 제2 도전형의 광전 변환 영역(PD)의 접합(junction)에 의해 포토다이오드들이 형성될 수 있다. 광전 변환 영역들(PD)은 입사광의 세기에 비례하여 광전하를 생성할 수 있다.
일부 실시예들에서, 광전 변환 영역들(PD)은 반도체 기판(100)의 제1 면(100a)과 제2 면(100b) 사이에 포텐셜 기울기를 가질 수 있도록 제1 면(100a)에 인접한 영역과 제2 면(100b)에 인접한 영역 간에 불순물 농도 차이를 가질 수도 있다. 예를 들어, 광전 변환 영역들(PD)은 수직적으로 적층된 복수 개의 불순물 영역들을 포함할 수도 있다.
리드아웃 회로층(20)이 반도체 기판(100)의 제1 면(100a) 상에 배치될 수 있다. 리드아웃 회로층(20)은 광전 변환 영역들(PD)과 전기적으로 연결되는 픽셀 트랜지스터들(예를 들어, MOS 트랜지스터들)을 포함할 수 있다. 다시 말해, 리드아웃 회로층(20)은 앞서 도 2a 및 도 2b를 참조하여 설명된 리셋 트랜지스터(RX), 선택 트랜지스터(SEL), 이중 변환 이득 트랜지스터(DCX), 및 소오스 팔로워 트랜지스터(SF)를 포함할 수 있다.
각각의 픽셀 영역들(PR)에서, 반도체 기판(100)의 제1 면(100a) 상에 트랜스퍼 게이트 전극들(TG)이 배치될 수 있다. 트랜스퍼 게이트 전극(TG)은, 평면적 관점에서, 각 픽셀 영역(PR)의 중심 부분에 위치할 수 있다. 트랜스퍼 게이트 전극(TG)의 일부는 반도체 기판(100) 내에 배치될 수 있으며, 트랜스퍼 게이트 전극(TG)과 반도체 기판(100) 사이에는 게이트 절연막이 개재될 수 있다. 게이트 절연막은 실리콘 산화막, 실리콘 산질화막, 실리콘 산화막보다 높은 유전 상수를 가지는 고유전막, 또는 이들의 조합으로 이루어질 수 있다.
플로팅 확산 영역(FD)이 트랜스퍼 게이트 전극(TG) 일측의 반도체 기판(100) 내에 제공될 수 있다. 플로팅 확산 영역(FD)은 반도체 기판(100)과 반대의 불순물을 이온 주입하여 형성될 수 있다. 예를 들어, 플로팅 확산 영역(FD)은 n형 불순물 영역일 수 있다.
각각의 픽셀 영역들(PR)에서, 트랜스퍼 게이트 전극(TG)과 이격되어 적어도 하나의 픽셀 트랜지스터가 제공될 수 있다. 각 픽셀 영역(PR)에 제공되는 픽셀 트랜지스터는 도 2a 및 도 2b를 참조하여 설명된 리셋 트랜지스터(RX), 소오스 팔로워 트랜지스터(SF), 이중 변환 이득 트랜지스터(DCX), 및 선택 트랜지스터(SEL) 중 하나일 수 있다. 픽셀 트랜지스터는 픽셀 게이트 전극 및 픽셀 게이트 전극 양측에서 반도체 기판(100) 내에 제공되는 소오스/드레인 영역들을 포함할 수 있다.
트랜스퍼 게이트 전극(TG) 및 픽셀 게이트 전극은 예를 들어, 도핑된 폴리실리콘, 금속, 도전성 금속 질화물, 도전성 금속 실리사이드, 도전성 금속 산화물, 또는 이들의 조합을 포함할 수 있다.
층간 절연막들(210)이 반도체 기판(100)의 제1 면(100a) 상에서 트랜스퍼 게이트 전극(TG) 및 픽셀 게이트 전극들을 덮을 수 있다.
층간 절연막들(210) 내에 리드아웃 회로들과 연결되는 배선 구조체(221, 223)가 배치될 수 있다. 배선 구조체(221, 223)는 금속 배선들(223) 및 이들을 연결하는 콘택 플러그들(221)을 포함할 수 있다.
광 투과층(30)이 반도체 기판(100)의 제2 면(100b) 상에 배치될 수 있다. 광 투과층(30)은 고정 전하막(300), 반사 방지막(310), 펜스 구조체(320), 보호막(330), 컬러 필터들(340), 마이크로 렌즈들(350), 및 패시베이션막(360)을 포함할 수 있다. 광 투과층(30)은 외부에서 입사되는 빛을 집광 및 필터링하여 광전 변환층(10)으로 제공할 수 있다.
상세하게, 반도체 기판(100)의 제2 면(100b) 상에 고정 전하막(300)이 배치될 수 있다. 고정 전하막(300)은 반도체 기판(100)의 제2 면(100b)에 존재하는 결함에 의해 생성된 전하들(즉, 전자 혹은 정공)이 광전 변환 영역들(PD)로 이동하는 것을 방지할 수 있다. 고정 전하막(300)은 단일막 또는 다층막을 포함할 수 있다. 일 예로, 고정 전하막(300)은 하프늄(Hf), 지르코늄(Zr), 알루미늄(Al), 탄탈륨(Ta), 티타늄(Ti), 이트륨(Y)및 란타노이드(La)로 구성된 그룹에서 선택되는 적어도 하나의 금속을 포함하는 금속 산화물(metal oxide) 또는 금속 불화물(metal fluoride)을 포함할 수 있다. 예를 들어, 고정 전하막(300)은 알루미늄 산화막 및/또는 하프늄 산화막을 포함할 수 있다. 고정 전하막(300)의 두께는 약 1㎚~50㎚ 범위일 수 있다.
고정 전하막(300) 상에 반사 방지막(310)이 배치될 수 있다. 반사 방지막(310)은 차례로 적층된 제1 절연막(311), 제2 절연막(313), 및 제3 절연막(315)을 포함할 수 있다. 제1 내지 제3 절연막들(311, 313, 315)은 투명한 절연물질로 이루어질 수 있다. 제1 내지 제3 절연막들(311, 313, 315)은 서로 다른 굴절률을 가질 수 있다. 제1 내지 제3 절연막들(311, 313, 315)은 적절한 두께로 결합되어 높은 투과율을 가질 수 있다.
일 예로, 제1 및 제3 절연막들(311, 315)은 동일한 굴절률을 가질 수 있으며, 제2 절연막(313)은 제1 및 제3 절연막들(311, 315)과 다른 굴절률을 가질 수 있다. 예를 들어, 제1 및 제3 절연막들(311, 315)은 금속 산화물을 포함할 수 있으며, 제2 절연막(313)은 실리콘 산화물을 포함할 수 있다.
일 예로, 제1 절연막(311)은 고정 전하막(300)보다 두꺼울 수 있다. 제2 절연막(313)은 제1 절연막(311)보다 두꺼울 수 있다. 제3 절연막(315)은 제1 및 제2 절연막들(311, 313)보다 얇을 수 있다. 제1 절연막(311)은 예를 들어, 약 600Å 내지 700Å의 두께를 가질 수 있다. 제2 절연막(313)은 예를 들어, 약 650Å 내지 750 Å의 두께를 가질 수 있다. 제3 절연막(315)은 예를 들어, 약 70Å 내지 150Å의 두께를 가질 수 있다.
반사 방지막(310) 상에 펜스 구조체(320)가 배치될 수 있다. 펜스 구조체(320)는 픽셀 분리 구조체(PIS)와 유사하게, 평면적 관점에서 격자 형태를 가질 수 있다. 펜스 구조체(320)는, 평면적 관점에서, 픽셀 분리 구조체(PIS)와 중첩될 수 있다. 즉, 펜스 구조체(320)는 제1 방향(D1)으로 연장되는 제1 부분들(P1) 및 제1 부분들(P1)을 가로질러 제2 방향(D2)으로 연장되는 제2 부분들(P2)을 포함할 수 있다. 펜스 구조체(320)는 반사 방지막(310) 상에서 픽셀 영역들(PR)에 각각 해당하는 오프닝들을 정의할 수 있다. 다시 말해, 각 오프닝은 펜스 구조체(320)의 한 쌍의 제1 부분들(P1) 및 한 쌍의 제2 부분들(P2)에 의해 정의될 수 있다. 각 오프닝은 픽셀 영역(PR)의 광전 변환 영역(PD)과 중첩될 수 있다.
펜스 구조체(320)는 각 픽셀 영역(PR)의 광전 변환 영역들(PD) 사이, 서로 인접하는 컬러 필터들(340) 사이에 위치할 수 있다. 펜스 구조체(320)의 최소 폭은 픽셀 분리 구조체(PIS)의 최소 폭과 실질적으로 동일하거나 작을 수 있다.
펜스 구조체(320)는 마이크로 렌즈(350)을 통해 비스듬하게 입사되는 빛을 굴절시켜 해당 픽셀 영역(PR)의 광전 변환 영역(PD)으로 입사시킬 수 있다. 펜스 구조체(320)의 종횡비는 약 2:1 내지 5:1의 범위를 가질 수 있다. 펜스 구조체(320)의 높이는 약 4000Å 내지 7000Å의 범위를 가질 수 있다. 펜스 구조체(320)의 폭은 약 50nm 내지 150nm의 범위를 가질 수 있다.
실시예들에 따르면, 펜스 구조체(320)의 바닥면은 반사 방지막(310)의 상면보다 낮은 레벨에 위치할 수 있으며, 펜스 구조체(320)의 상면은 반사 방지막(310)의 상면보다 높은 레벨에 위치할 수 있다. 펜스 구조체(320)는 그 내부에 에어 갭(AG)을 포함할 수 있다. 에어 갭(AG)은, 펜스 구조체(320)와 마찬가지로, 평면적 관점에서 제1 방향(D1) 및 제2 방향(D2)을 따라 연장될 수 있다.
보다 상세하게, 도 5a 및 도 5b를 참조하면, 펜스 구조체(320)는 반사 방지막(310)의 적어도 일부를 관통할 수 있으며, 서로 인접하는 컬러 필터들(340) 사이에 배치될 수 있다. 펜스 구조체(320)는 픽셀 분리 구조체(PIS)와 수직적으로 중첩될 수 있다. 펜스 구조체(320)는 그 내부에 에어 갭(AG)을 포함할 수 있다. 에어 갭(AG)의 최저점은 반사 방지막(310)의 상면보다 낮은 레벨에 위치할 수 있으며, 에어 갭(AG)의 최고점은 반사 방지막(310)의 상면보다 높은 레벨에 위치할 수 있다.
펜스 구조체(320)는 반사 방지막(310)의 일부를 관통하는 트렌치 내에 제공되는 하부 부분, 반사 방지막(310) 상의 상부 부분, 및 하부 부분과 상부 부분 사이의 중간 부분을 포함할 수 있다. 여기서, 펜스 구조체(320)는 중간 부분 양측에서 언더컷 영역들(UC)을 가질 수 있다. 언더컷 영역들(UC)은 펜스 구조체(320)의 상부 부분이 반사 방지막(310)의 상면으로부터 수직적으로 이격되어 정의될 수 있다.
펜스 구조체(320)의 에어 갭(AG)은 반사 방지막(310)의 상면보다 아래에 위치하는 하부 갭 영역(AGa) 및 반사 방지막(310)의 상면보다 위에 위치하는 상부 갭 영역(AGb)을 포함할 수 있다.
펜스 구조체(320)의 하부 부분은 그 바닥면에서 제1 폭(W1)을 가질 수 있으며, 반사 방지막(310)의 상면으로 갈수록 증가하는 폭을 가질 수 있다. 즉, 펜스 구조체(320)의 하부 부분은 경사진 측벽을 가질 수 있다.
펜스 구조체(320)의 중간 부분은 제1 폭(W1)보다 큰 제2 폭(W2)을 가질 수 있다. 펜스 구조체(320)의 상부 부분은 반사 방지막(310)의 상면으로부터 멀어질수록 점차 감소하는 폭을 가질 수 있다. 펜스 구조체(320)는 상부 부분의 바닥면에서 제2 폭(W2)보다 큰 제3 폭(W3)을 가질 수 있으며, 상부 부분의 상면에서 제3 폭(W3)보다 작은 제4 폭(W4)을 가질 수 있다.
펜스 구조체(320)는 반사 방지막(310) 상의 배리어 패턴들(322), 배리어 패턴들(322) 상의 제1 펜스 패턴들(324), 반사 방지막(310)의 일부를 관통하는 트렌치의 내벽을 덮는 제2 펜스 패턴(326), 및 제2 펜스 패턴(326) 상의 제3 펜스 패턴(328)을 포함할 수 있다.
배리어 패턴들(322)은 제1 펜스 패턴들(324)의 바닥면과 반사 방지막(310) 또는 제3 절연막(315)의 상면 사이에 배치될 수 있다. 배리어 패턴들(322)은 제2 펜스 패턴(326)의 양측에 위치할 수 있으며, 배리어 패턴들(322)의 측벽들은 제1 펜스 패턴들(324)의 측벽들 및 제3 펜스 패턴(328)의 측벽들에 비해 리세스될 수 있다. 배리어 패턴들(322)은 티타늄, 탄탈륨 또는 텅스텐과 같은 금속 물질을 포함할 수 있다.
제1 펜스 패턴들(324)은 반사 방지막(310)의 상면과 수직적으로 이격되어 제1 펜스 패턴들(324)의 바닥면들과 반사 방지막(310)의 상면 사이에 언더컷 영역들(UC)을 정의할 수 있다. 제1 펜스 패턴들(324)은 제2 펜스 패턴(326)의 양측벽 일부를 덮을 수 있다.
제2 펜스 패턴(326)은 반사 방지막(310)의 일부를 관통하는 트렌치 내벽을 균일한 두께로 덮을 수 있다. 제2 펜스 패턴(326)은 균일한 두께를 가지며 반사 방지막(310)의 상면 위로 돌출될 수 있다. 제2 펜스 패턴(326)은 반사 방지막(310)의 트렌치 내에 하부 갭 영역(AGa)을 정의할 수 있다.
제2 펜스 패턴(326)의 일부분은 제1 펜스 패턴(324)의 상면 상에 배치될 수도 있다. 제2 펜스 패턴(326)의 바닥면은 제1 절연막(311)의 상면과 접촉할 수 있다. 이와 달리, 제2 펜스 패턴(326)의 바닥면은 고정 전하막(300)과 접촉할 수도 있다.
제3 펜스 패턴(328)은 제2 펜스 패턴(326) 상에서 상부 갭 영역(AGb)을 정의할 수 있다. 상부 갭 영역(AGb)은 하부 갭 영역(AGa)과 연결될 수 있다. 제3 펜스 패턴(328)은 하부에서 상부로 갈수록 점차 감소하는 폭을 가질 수 있다. 제3 펜스 패턴(328)은 경사진 측벽들을 가질 수 있다. 제3 펜스 패턴(328)의 상면, 즉, 펜스 구조체(320)의 상면은 비평탄할 수 있다.
실시예들에 따르면, 펜스 구조체(320)의 하부 부분은 제2 펜스 패턴(326)의 하부 부분을 포함하고, 펜스 구조체(320)의 중간 부분은 제2 펜스 패턴(326)의 일부분들 및 배리어 패턴들(322)을 포함하며, 펜스 구조체(320)의 상부 부분은 제1, 제2, 및 제3 펜스 패턴(324, 326, 328)을 포함할 수 있다.
제1, 제2, 및 제3 펜스 패턴들(324, 326, 328)은 동일한 절연 물질로 이루어질 수 있으며, 이러한 경우, 제1, 제2, 및 제3 펜스 패턴들(324, 326, 328) 사이에 경계면이 존재하지 않을 수 있다. 제1, 제2, 및 제3 펜스 패턴들(324, 326, 328)은 실리콘 산화물, 실리콘 질화물, 및/또는 실리콘 산질화물을 포함할 수 있다. 제1, 제2, 및 제3 펜스 패턴들(324, 326, 328)은 예를 들어, 테트라에틸오소실리케이트(Tetraethyl orthosilicate, TEOS)와 같은 실리콘 산화물을 포함할 수 있다.
도 5a 및 도 5b에 도시된 실시예에서, 펜스 구조체(320)의 언더컷 영역들(UC)은 제1 펜스 패턴들(324)의 바닥면들(324b), 반사 방지막(310) 또는 제3 절연막(315)의 상면(315t), 및 배리어 패턴들(322)의 측벽들에 의해 정의될 수 있다.
실시예들에 따르면, 펜스 구조체(320)는 에어 갭(AG)을 포함할 수 있으며, 이에 따라, 비스듬히 입사되는 빛이 펜스 구조체(320)에서 굴절되는 것을 줄일 수 있으므로, 광전 변환 영역(PD)으로 입사되는 빛의 양을 증대시킬 수 있다.
펜스 구조체(320)의 에어 갭(AG)의 일부는 반사 방지막(310)의 상면보다 아래에 위치하므로, 인접하는 픽셀 영역들(PR) 간의 크로스토크를 줄일 수 있다. 즉, 각 광전 변환 영역(PD)에서 수광 효율이 증가될 수 있으며, SNR(Signal Noise Ratio) 특성이 개선될 수 있다.
펜스 구조체(320)의 측벽 일부에 존재하는 배리어 패턴들(322)의 크기를 최소화함으로써 배리어 패턴들(322)에 의한 감도(sensitivity) 저하를 최소화할 수 있다.
한편, 도 6a에 도시된 실시예에 따르면, 펜스 구조체(320)의 제3 펜스 패턴(328)이 제2 펜스 패턴(326)의 하부 갭 영역(AGa) 일부를 덮을 수 있으며, 이에 따라, 펜스 구조체(320)는 제3 펜스 패턴(328)에 의해 둘러싸인 에어 갭(AG)을 포함할 수 있다. 다시 말해, 펜스 구조체(320)의 에어 갭(AG)은 반사 방지막(310)의 상면보다 아래의 하부 갭 영역(AGa) 및 반사 방지막(310)의 상면 보다 위의 상부 갭 영역(AGb)이 모두 제3 펜스 패턴(328)에 의해 정의될 수 있다.
도 6b에 도시된 실시예에 따르면, 펜스 구조체(320)는 언더컷 영역(UC) 없이 배리어 패턴들(322)의 측벽들과 제1 펜스 패턴들(324)의 측벽들이 서로 정렬될 수도 있다. 이러한 경우, 펜스 구조체(320)의 중간 부분에서 최대 폭을 가질 수 있다.
도 6c에 도시된 실시예에 따르면, 도 5a에 도시된 펜스 구조체(320)에서 배리어 패턴들(322)이 생략될 수 있다. 즉, 제2 펜스 패턴(326)의 양측벽들, 제1 펜스 패턴들(324)의 바닥면들, 반사 방지막(310) 또는 제3 절연막(315)의 상면에 의해 언더컷 영역(UC)이 정의될 수 있다. 한편, 펜스 구조체(320)의 언더컷 영역들(UC)은 제2 펜스 패턴(326)의 양측에서 비대칭으로 형성될 수도 있다.
도 6d에 도시된 실시예에 따르면, 펜스 구조체(320)의 양측벽들에 비대칭적인 언더컷 영역들(UC)을 가질 수 있다. 상세하게, 배리어 패턴(322)이 제2 펜스 패턴(326)의 제1 측벽 상에 위치하고, 제2 펜스 패턴(326)의 제2 측벽 상에 위치하지 않을 수 있다. 즉, 제1 언더컷 영역(UCa)이 반사 방지막(310)의 상면과 제1 펜스 패턴들(324) 중 하나의 바닥면, 및 배리어 패턴(322)의 측벽에 의해 정의될 수 있으며, 제2 언더컷 영역(UCb)이 반사 방지막(310)의 상면과 제1 펜스 패턴들(324) 중 다른 하나의 바닥면, 및 제2 펜스 패턴(326)의 제2 측벽에 의해 정의될 수 있다.
다시 도 3 및 도 4를 참조하면, 보호막(330)이 반사 방지막(310) 상에서 펜스 구조체(320)의 표면을 실질적으로 균일한 두께로 덮을 수 있다. 즉, 보호막(330)은 펜스 구조체(320)의 상면 및 측벽들을 실질적으로 균일한 두께로 덮을 수 있다. 보호막(330)은 컬러 필터들(340)의 측벽들과 펜스 구조체(320)의 측벽들 사이에서 컬러 필터들(340)의 바닥면과 반사 방지막(310) 사이로 연장될 수 있다.
보호막(330)은 알루미늄 산화막과 실리콘탄화산화막 중 적어도 하나의 단일막 또는 다중막으로 형성될 수 있다. 보호막(330)은 약 50Å 내지 150Å의 두께를 가질 수 있다.
컬러 필터들(340)이 픽셀 영역들(PR) 각각에 대응되어 형성될 수 있다. 컬러 필터들(340)은 펜스 구조체(320)에 의해 정의되는 공간을 채울 수 있다. 컬러 필터들(340)은 단위 픽셀에 따라 적색, 녹색, 또는 청색의 컬러 필터를 포함하거나, 마젠타, 시안, 또는 옐로우의 컬러 필터를 포함할 수 있다.
컬러 필터들(340)은 3개 또는 4개의 컬러 필터들이 제공될 수 있다. 일 예로, 제1 내지 제3 픽셀 영역들에 제1 내지 제3 컬러 필터들이 각각 제공될 수 있다. 제1 내지 제3 컬러 필터들은 적색, 녹색 또는 청색의 컬러 필터를 포함할 수 있다. 이와 달리, 제1 내지 제3 컬러 필터들은 마젠타(Mg; magenta), 옐로우(Y; yellow), 및 시안(Cy; cyan) 컬러 필터들을 포함할 수도 있다.
마이크로 렌즈들(350)이 컬러 필터들(340) 상에 배치될 수 있다. 마이크로 렌즈들(350)은 볼록한 형태를 가지며 소정의 곡률 반경을 가질 수 있다. 마이크로 렌즈들(350)은 광투과성 수지로 형성될 수 있다.
패시베이션막(360)이 마이크로 렌즈들(350)의 표면을 컨포말하게 덮을 수 있다. 패시베이션막(360)은 예를 들어, 무기 산화물로 형성될 수 있다.
도 7a 및 도 7b는 본 발명의 다양한 실시예들에 따른 이미지 센서의 단면도들이다., 설명의 간략함을 위해 앞서 설명된 이미지 센서와 동일한 기술적 특징들에 대한 설명은 생략될 수 있다.
도 7a를 참조하면, 컬러 필터들(340a, 340b)이 픽셀 영역들(PR) 각각에 대응하여 제공되되, 서로 인접하는 제2 컬러 필터들(340b) 사이에 적어도 2개의 제1 컬러 필터들(340a)이 배치될 수 있다.
즉, 펜스 구조체(320)는 서로 인접하는 제1 및 제 2 컬러 필터들(340a, 340b) 사이, 서로 인접하는 제1 컬러 필터들(340a) 사이, 그리고, 서로 인접하는 제2 컬러 필터들(340b) 사이에 배치될 수 있다. 다시 말해, 펜스 구조체(320)는 동일한 색의 컬러 필터들(340a 또는 340b) 사이에, 그리고, 서로 다른 색의 컬러 필터들(340a, 340b) 사이에 제공될 수 있다.
도 7b를 참조하면, 서로 인접하는 제2 컬러 필터들(340b) 사이에 적어도 3개의 제1 컬러 필터들(340a)이 배치될 수도 있다. 또한, 펜스 구조체(320)는 앞서 설명한 바와 같이 동일한 색의 컬러 필터들(340a 또는 340b) 사이에, 그리고, 서로 다른 색의 컬러 필터들(340a, 340b) 사이에 제공될 수 있다.
도 8 내지 도 12는 본 발명의 다양한 실시예들에 따른 이미지 센서의 제조 방법을 설명하기 위한 단면도들로서, 도 3의 I-I'선을 따라 자른 단면들이다. 도 13a 내지 도 13e는 본 발명의 실시예들에 따른 이미지 센서의 펜스 구조체(320) 형성 방법을 설명하기 위한 도면들로서, 도 4의 A 부분을 나타낸다.
도 3 및 도 8을 참조하면, 제1 도전형(예를 들어, p형)의 반도체 기판(100)이 제공될 수 있다. 반도체 기판(100)은 서로 대향하는 제1 면(100a) 및 제2 면(100b)을 가질 수 있다.
반도체 기판(100)은 제1 도전형 벌크(bulk) 실리콘 기판 상에 형성된 제1 도전형 에피택셜층을 포함할 수 있다. 여기서, 에피택셜층은 벌크 실리콘 기판을 씨드로 이용하는 선택적 에피택시얼 성장(selective epitaxial growth: SEG)을 수행하여 형성될 수 있으며, 에피택셜 성장 공정 동안 제1 도전형의 불순물들이 도핑될 수 있다. 예를 들어, 에피택셜층은 p형 불순물들을 포함할 수 있다.
이와 달리, 반도체 기판(100)은 제1 도전형의 웰을 포함하는 벌크 반도체 기판일 수 있다. 다른 예로, 반도체 기판(100)은 실리콘-온-인슐레이터(silicon on insulator: SOI) 기판, 게르마늄 기판, 게르마늄-온-인슐레이터(germanium on insulator: GOI) 기판, 또는 실리콘-게르마늄 기판일 수도 있다.
각 픽셀 영역(PR)에서 반도체 기판(100)의 제1 면(100a)에 인접하며, 반도체 기판(100)에 활성부들을 정의하는 소자 분리막(105)이 형성될 수 있다. 소자 분리막(105)은 반도체 기판(100)의 제1 면(100a)을 패터닝하여 얕은 트렌치를 형성하고, 얕은 트렌치 내에 절연 물질을 증착함으로써 형성될 수 있다. 소자 분리막(105)을 형성하는 것은 광전 변환 영역들(PD)을 형성하기 전 또는 후에 형성될 수 있다.
반도체 기판(100)에 픽셀 영역들(PR)을 정의하는 픽셀 분리 구조체(PIS)가 형성될 수 있다. 픽셀 분리 구조체(PIS)를 형성하는 것은, 제1 반도체 기판(100)의 제1 면(100a)을 패터닝하여 깊은 트렌치를 형성하는 것, 깊은 트렌치의 내벽을 컨포말하게 덮는 라이너 절연막을 형성하는 것, 라이너 절연막이 형성된 깊은 트렌치를 채우도록 반도체막을 증착하는 것, 제1 반도체 기판(100)의 제1 면(100a)이 노출되도록 라이너 절연막 및 반도체 패턴(113)을 평탄화하여 깊은 트렌치 내에 라이너 절연 패턴(111), 반도체 패턴(113), 및 매립 절연 패턴(115)을 형성하는 것을 포함할 수 있다. 라이너 절연 패턴(111) 및 매립 절연 패턴(115)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 및/또는 실리콘 산질화물을 포함할 수 있다. 반도체 패턴(113)은 불순물이 도핑된 폴리실리콘막 및/또는 언도우프트 폴리실리콘막을 포함할 수 있다.
이어서, 반도체 기판(100) 내에 제2 도전형의 광전 변환 영역들(PD)이 형성될 수 있다.
광전 변환 영역들(PD)은 반도체 기판(100) 내에 제1 도전형과 다른 제2 도전형(예를 들어, n형)의 불순물을 도핑함으로써 형성될 수 있다. 광전 변환 영역들(PD)은 반도체 기판(100)의 제1 면(100a) 및 제2 면(100b)과 이격될 수 있다.
실시예에서, 픽셀 분리 구조체(PIS)를 형성한 후에 광전 변환 영역들(PD)이 형성되는 것으로 설명하였으나, 광전 변환 영역들(PD)은 픽셀 분리 구조체(PIS)를 형성하기 전에 형성될 수도 있다.
도 3 및 도 9를 참조하면, 반도체 기판(100)의 제1 면(100a) 상에 트랜스퍼 트랜지스터들 및 픽셀 트랜지스터들이 형성될 수 있다.
상세하게, 트랜스퍼 게이트 전극들(TG)이 픽셀 영역들(PR)에 각각 형성될 수 있다. 트랜스퍼 게이트 전극들(TG)을 형성하는 것은, 반도체 기판(100)을 패터닝하여 픽셀 영역들(PR) 각각에 게이트 리세스 영역을 형성하는 것, 게이트 리세스 영역 내벽을 컨포말하게 덮는 게이트 절연막을 형성하는 것, 및 게이트 리세스 영역을 채우는 게이트 도전막을 형성하는 것, 및 게이트 도전막을 패터닝하는 것을 포함한다.
나아가, 게이트 도전막을 패터닝하여 트랜스퍼 게이트 전극들(TG)을 형성할 때, 픽셀 영역들(PR)의 각각에 픽셀 트랜지스터들의 게이트 전극들이 함께 형성될 수 있다.
트랜스퍼 게이트 전극들(TG)을 형성한 후, 트랜스퍼 게이트 전극들(TG) 일측들의 반도체 기판(100) 내에 플로팅 확산 영역들(FD)이 형성될 수 있다. 플로팅 확산 영역들(FD)은 제2 도전형의 불순물들을 이온주입하여 형성될 수 있다. 나아가, 플로팅 확산 영역들(FD)을 형성할 때, 픽셀 트랜지스터들의 소오스/드레인 불순물 영역들이 형성될 수 있다.
도 10을 참조하면, 반도체 기판(100)의 제1 면(100a) 상에 층간 절연막들(210) 및 배선 구조체(221, 223)가 형성될 수 있다.
층간 절연막들(210)은 트랜스퍼 트랜지스터들 및 로직 트랜지스터들을 덮을 수 있다. 층간 절연막들(210)은 갭 필(gap fill) 특성이 우수한 물질로 형성되며, 상부가 평탄화되도록 형성될 수 있다.
층간 절연막들(210) 내에 플로팅 확산 영역(FD) 또는 리드아웃 트랜지스터들과 연결되는 콘택 플러그들(221)이 형성될 수 있다. 층간 절연막들(210) 사이에 금속 배선들(223)이 형성될 수 있다. 콘택 플러그들(221) 및 금속 배선들(223)은, 예를 들어, 구리(Cu), 알루미늄(Al), 텅스텐(W), 티타늄(Ti), 몰리브덴(Mo), 탄탈륨(Ta) 티타늄 질화막(TiN), 탄탈륨 질화막(TaN), 지르코늄 질화막(ZrN), 텅스텐 질화막(WN) 및 이들의 조합으로 이루어진 합금 등으로 형성될 수 있다.
도 11을 참조하면, 반도체 기판(100)의 일부를 제거하는 박막화 공정을 수행하여, 반도체 기판(100)의 수직적 두께를 감소시킬 수 있다. 박막화 공정은 반도체 기판(100)의 제2 면(100b)을 그라인딩(grinding) 또는 연마(polishing)하는 것 및 이방성 및 등방성 식각하는 것을 포함한다. 반도체 기판(100)을 박막화하기 위해 반도체 기판(100)의 상하가 반전될 수 있다.
일 예로, 그라인딩(grinding) 또는 연마(polishing) 공정에 의해 반도체 기판(100)의 벌크 실리콘 기판이 제거되고, 에피택셜층이 노출될 수 있다. 이어서, 이방성 또는 등방성 식각 공정을 수행하여 에피택셜층의 노출된 표면에 존재하는 표면 결함들이 제거될 수 있다. 노출된 에피택셜층의 표면은 반도체 기판(100)의 제2 면(100b)에 해당할 수 있다.
반도체 기판(100)에 대한 박막화 공정에 의해 반도체 기판(100)의 제2 면(100b)에서 픽셀 분리 구조체(PIS)의 반도체 패턴(113)이 노출될 수 있다. 반도체 패턴(113)의 표면 및 라이너 절연 패턴(111)의 표면은 반도체 기판(100)의 제2 면(100b)과 실질적으로 동일한 레벨에 위치할 수 있다.
계속해서, 도 11을 참조하면, 박막화된 반도체 기판(100)의 제2 면(100b) 상에 고정 전하막(300)이 형성될 수 있다. 고정 전하막(300)은 반도체 기판(100)의 제2 면(100b)을 직접 덮을 수 있다. 고정 전하막(300)은 알루미늄 산화물 및/또는 하프늄 산화물과 같은 금속 산화물을 증착하여 형성될 수 있다. 고정 전하막(300)은 약 1㎚~50㎚ 두께로 형성될 수 있다.
고정 전하막(300) 상에 반사 방지막(310)이 형성될 수 있다. 반사 방지막(310)은 복수의 절연막들을 포함할 수 있다.
반사 방지막(310)을 형성한 후, 에어 갭(AG)을 포함하는 펜스 구조체(320)가 형성될 수 있다. 펜스 구조체(320)는, 앞서 설명한 것처럼, 평면적 관점에서, 반도체 기판(100) 내의 픽셀 분리 구조체(PIS)와 중첩될 수 있다. 펜스 구조체(320)의 형성 방법에 대해서는 도 13a 내지 도 13e를 참조하여 보다 상세히 설명하기로 한다.
이어서, 펜스 구조체(320)의 표면 및 펜스 구조체(320)에 의해 노출된 반사 방지막(310)의 상면을 컨포말하게 덮는 보호막(330)이 형성될 수 있다. 보호막(330)은 화학 기상 증착 공정 또는 원자 박막 증착 공정을 수행하여 형성될 수 있다. 보호막(330)은 알루미늄 산화막과 실리콘탄화산화막 중 적어도 하나의 단일막 또는 다중막으로 형성될 수 있다.
도 3 및 도 12를 참조하면, 컬러 필터들(340)이 해당 픽셀 영역들(PR)에 차례로 형성될 수 있다. 컬러 필터들(340)은 펜스 구조체(320)에 의해 정의된 빈 공간을 채울 수 있다.
컬러 필터들(340)은 스핀 코팅 공정 및 패터닝 공정을 복수 회 반복하여 형성될 수 있다. 구체적으로, 컬러 필터들(340)을 형성하는 것은 염료 또는 안료를 포함하는 포토레지스트 조성물을 코팅 공정, 소프트 베이크 공정, 노광 공정, 및 현상 공정을 차례로 수행하는 것을 포함할 수 있다. 일 예로, 제1 픽셀 영역들에 제1 컬러 필터들이 각각 형성한 후, 제2 픽셀 영역들에 제2 컬러 필터들이 각각 형성될 수 있다. 또한 제2 컬러 필터들을 형성한 후, 제3 픽셀 영역들에 제3 컬러 필터들이 각각 형성될 수 있다.
이어서, 도 3 및 도 4에 도시된 바와 같이, 픽셀 영역들(PR)에 각각 대응하는 마이크로 렌즈들(350)이 형성될 수 있다.
마이크로 렌즈들(350)을 형성하는 것은, 광투과성 포토레지스트막을 형성하는 것, 포토레지스터막의 일부분들을 패터닝하여 각 픽셀 영역들(PR)에 해당하는 포토레지스트 패턴들을 형성하고, 포토레지스트 패턴들을 리플로우시켜 형성될 수 있다. 이에 따라, 일정한 곡률을 가지며 위로 볼록한 형태의 마이크로 렌즈들(350)이 형성될 수 있다. 또한, 마이크로 렌즈들(350)을 형성한 후, 마이크로 렌즈들(350) 아래에 균일한 두께의 평탄부가 형성될 수 있다. 마이크로 렌즈들(350)은 컬러 필터들(340)의 상면에서 실질적으로 일정한 곡률을 가질 수 있다.
이어서, 마이크로 렌즈들(350)의 표면들을 컨포말하게 덮는 패시베이션막(360)이 형성될 수 있다. 패시베이션막(360)은 예를 들어, 무기 산화물로 형성될 수 있다.
도 13a 내지 도 13e는 본 발명의 실시예들에 따른 이미지 센서의 펜스 구조체(320) 형성 방법을 설명하기 위한 도면들로서, 도 4의 A 부분을 나타낸다.
도 11에 이어서 도 13a를 참조하면, 고정 전하막(300) 상에 반사 방지막(310)이 형성될 수 있다.
반사 방지막(310)은 1 절연막(311), 제2 절연막(313), 및 제3 절연막(315)을 차례로 적층하여 형성될 수 있다. 제1 내지 제3 절연막들(311, 313, 315)은 투명한 절연물질로 이루어질 수 있다. 제1 내지 제3 절연막들(311, 313, 315)은 서로 다른 굴절률을 가질 수 있다. 제1 내지 제3 절연막들(311, 313, 315)은 적절한 두께로 결합되어 높은 투과율을 가질 수 있다. 제1 내지 제3 절연막들(311, 313, 315)은 화학 기상 증착 공정 또는 원자층 증착 공정을 수행하여 형성될 수 있다.
일 예로, 제1 절연막(311)은 고정 전하막(300)보다 두꺼울 수 있다. 제2 절연막(313)은 제1 절연막(311)보다 두꺼울 수 있다. 제3 절연막(315)은 제2 절연막(313)보다 얇을 수 있다. 제1 절연막(311)은 약 600Å 내지 700 Å의 두께로 증착될 수 있다. 제2 절연막(313)은 약 650Å 내지 750 Å의 두께로 증착될 수 있다. 제3 절연막(315)은 약 70Å 내지 150Å의 두께로 증착될 수 있다.
제1 절연막(311)은 고정 전하막(300)과 다른 물질로 이루어질 수 있다. 제1 및 제3 절연막들(311, 315)은 동일한 굴절률을 가질 수 있으며, 제2 절연막(313)은 제1 및 제3 절연막들(311, 315)과 다른 굴절률을 가질 수 있다.
일 예로, 고정 전하막(300)은 알루미늄 산화물을 포함할 수 있으며, 제1 및 제3 절연막들(311, 315)은 금속 산화물(예를 들어, 하프늄 산화물)을 포함할 수 있고, 제2 절연막(313)은 실리콘 산화물을 포함할 수 있다.
계속해서, 반사 방지막(310) 상에 배리어막(321) 및 제1 펜스막(323)이 차례로 형성될 수 있다.
배리어막(321)은 예를 들어, 티타늄, 탄탈륨 또는 텅스텐과 같은 금속 물질을 포함할 수 있다. 배리어막(321)은 약 70Å 내지 150Å의 두께로 증착될 수 있다.
제1 펜스막(323)은 실리콘 함유 물질을 포함할 수 있다. 실리콘 함유 물질은 예를 들어, 테트라에틸오소실리케이트(Tetraethyl orthosilicate, TEOS)와 같은 실리콘 산화물을 포함할 수 있다. 제1 펜스막(323)은 일 예로, 플라즈마 화학기상증착법(Plasma Enhanced CVD)에 의해 형성될 수 있으나, 이에 제약되지 않는다. 제1 펜스막(323)은 배리어막(321)보다 두껍게 증착될 수 있다. 제1 펜스막(323)은 약 500Å 내지 700Å의 두께로 증착될 수 있다.
도 13b를 참조하면, 제1 펜스막(323), 배리어막(321), 및 반사 방지막(310)의 일부를 패터닝하여 트렌치(T)가 형성될 수 있다.
트렌치(T)는 제1 방향(D1)으로 연장되는 복수 개의 제1 영역들 및 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장되는 복수 개의 제2 영역들을 포함할 수 있다. 트렌치(T)는 격자 형태를 가질 수 있다. 트렌치(T)는 픽셀 분리 구조체와 평면적 관점에서 중첩될 수 있다.
트렌치(T)는 제1 펜스막(323) 상에 마스크 패턴을 형성하고, 마스크 패턴을 식각 마스크로 이용하여 제1 펜스막(323), 배리어막(321), 제2 및 제3 절연막들(313, 315)을 차례로 이방성 식각하여 형성될 수 있다. 트렌치(T)는 제1 절연막(311)의 상면을 노출시킬 수 있다. 트렌치(T)는 그 상부에서 하부로 갈수록 점차 감소하는 폭을 가질 수 있다. 즉, 트렌치(T)는 경사진 측벽을 가질 수 있다. 실시예들에서, 트렌치(T)의 상부 폭(UW)은 펜스 구조체(320)의 최소 폭(도 5a의 W1)보다 클 수 있다.
도 13c를 참조하면, 트렌치(T)의 내벽을 덮는 제2 펜스막(325)이 형성될 수 있다. 제2 펜스막(325)은 트렌치(T)의 내벽 및 제1 펜스막(323)의 상면을 컨포말하게 덮도록 증착될 수 있다. 제2 펜스막(325)은 트렌치(T) 내에 하부 갭 영역(AGa)을 정의할 수 있다.
제2 펜스막(325)은 스텝 커버리지 특성이 우수한 증착 방법을 이용하여 증착될 수 있다. 제2 펜스막(325)은 원자층 증착 공정을 수행하여 형성될 수 있다. 제2 펜스막(325)의 증착 두께는 트렌치(T)의 폭의 절반보다 작을 수 있다. 제2 펜스막(325)은 예를 들어, 약 70Å 내지 150Å의 두께로 증착될 수 있다.
제2 펜스막(325)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 및/또는 실리콘 산질화물을 포함할 수 있다. 일 예로, 제2 펜스막(325)은 제1 펜스막(323)과 동일한 물질로 형성될 수 있다. 제2 펜스막(325)은 예를 들어, 테트라에틸오소실리케이트(Tetraethyl orthosilicate, TEOS)와 같은 실리콘 산화물을 포함할 수 있다.
도 13d를 참조하면, 제2 펜스막(325) 상에 상부 갭 영역(AGb)을 정의하는 제3 펜스막(327)이 형성될 수 있다. 제3 펜스막(327)은 단차 도포성이 불량한(poor) 증착 방법을 이용하여 형성될 수 있다. 이러한 경우, 오버행(over-hang) 현상에 의해 에어 갭(AG) 영역이 형성될 수 있다. 또한, 제3 펜스막(327)을 증착시 제3 펜스막(327)은 하부 갭 영역(AGa) 상에서 비평탄한 상면을 가질 수 있다. 제3 펜스막(327)의 상부 갭 영역(AGb)은 제2 펜스막(325)에 의해 정의되는 하부 갭 영역(AGa)과 연결될 수 있다. 이와 달리, 도 6a를 참조하면, 제3 펜스막(327)이 제2 펜스막(325)의 하부 갭 영역(AGa) 일부를 채우며 에어 갭(AG)을 형성할 수 있다.
제3 펜스막(327)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 및/또는 실리콘 산질화물을 포함할 수 있다. 제3 펜스막(327)은 컬러 필터들보다 낮은 굴절률을 갖는 유기 물질로 이루어질 수도 있다. 일 예로, 제3 펜스막(327)은 제2 펜스막(325)과 동일한 물질로 형성될 수 있다. 제3 펜스막(327)은 예를 들어, 테트라에틸오소실리케이트(Tetraethyl orthosilicate, TEOS)와 같은 실리콘 산화물을 포함할 수 있다.
도 13e를 참조하면, 제3 펜스막(327) 상에 마스크 패턴(MP)이 형성될 수 있다. 마스크 패턴(MP)은 포토 레지스트를 포함할 수 있다.
마스크 패턴(MP)을 이용하여 제3 펜스막(327), 제2 펜스막(325), 제1 펜스막(323), 및 배리어막(321)이 차례로 패터닝될 수 있다. 이에 따라, 반사 방지막(310) 상에 펜스 구조체(320)가 형성될 수 있다.
마스크 패턴(MP)을 이용하여 제3 펜스막(327), 제2 펜스막(325), 및 제1 펜스막(323)에 대한 이방성 식각 공정이 수행될 수 있으며, 이방성 식각 공정시 배리어막(321)이 식각 정지막으로 사용될 수 있다. 이에 따라, 제1 펜스 패턴, 제2 펜스 패턴(326), 및 제3 펜스 패턴(328)이 차례로 형성될 수 있다.
이방성 식각시 과식각에 의해 배리어막(321)이 식각되어 배리어 패턴들(322)이 형성될 수 있으며, 반사 방지막(310)의 상면이 노출될 수 있다.
배리어막(321)에 대한 식각 공정시 식각 레서피를 조절하여 배리어막(321)의 측벽을 오버 에치함으로써, 배리어 패턴들(322)의 측벽이 제1, 제2, 및 제3 펜스 패턴들(324, 326, 328)의 측벽들보다 옆으로 리세스될 수 있다. 이에 따라, 반사 방지막(310)의 상면과 제1 펜스 패턴(324)의 바닥면 사이에 배리어 패턴들(322)의 측벽들을 노출시키는 언더컷 영역들(UC)이 형성될 수 있다.
한편, 마스크 패턴(MP)을 이용한 패터닝 공정시 마스크 패턴(MP)이 제2 펜스막(325)의 하부 갭 영역(AGa)과 미스얼라인(misalign)될 수 있으며, 이러한 경우 도 6d에 도시된 바와 같이, 언더컷 영역들(UC)이 비대칭으로 형성될 수 있다.
제3 펜스막(327)을 패터닝시 미스얼라인이 발생하더라도, 하부 갭 영역(AGa)은 제2 펜스 패턴(326)에 의해 둘러싸여 있으므로 배리어 패턴들(322)이 제거되더라도 에어 갭(AG)이 터지는 것이 방지될 수 있다.
도 14는 본 발명의 실시예들에 따른 반도체 장치를 포함하는 이미지 센서의 개략적인 평면도이다. 도 15 및 도 16은 본 발명의 실시예들에 따른 이미지 센서의 단면도들로서, 도 14의 II-II'선을 따라 자른 단면을 나타낸다.
도 14 및 도 15를 참조하면, 이미지 센서는 센서 칩(1) 및 로직 칩(2)을 포함할 수 있다. 센서 칩(1)은 픽셀 어레이 영역(R1) 및 패드 영역(R2)을 포함할 수 있다.
픽셀 어레이 영역(R1)은 서로 교차하는 제1 방향(D1) 및 제2 방향(D2)을 따라 2차원적으로 배열된 복수 개의 단위 픽셀들(P)을 포함할 수 있다. 단위 픽셀들(P) 각각은 광전 변환 소자 및 독출 소자들을 포함할 수 있다. 픽셀 어레이 영역(R1)의 단위 픽셀들(P) 각각에서 입사광(incident light)에 의해 발생된 전기적 신호가 출력될 수 있다.
픽셀 어레이 영역(R1)은 수광 영역(AR) 및 차광 영역(OB)을 포함할 수 있다. 차광 영역(OB)은 평면적 관점에서, 수광 영역(AR)을 둘러쌀 수 있다. 다시 말해, 차광 영역(OB)이, 평면적 관점에서, 수광 영역(AR)의 상하 및 좌우에 배치될 수 있다. 차광 영역(OB)에는 빛이 입사되지 않는 기준 픽셀들이 제공되며, 기준 픽셀들(P)에서 발생하는 기준 전하량을 기준으로 수광 영역(AR)의 단위 픽셀들(P)에서 센싱되는 전하량을 비교함으로써, 단위 픽셀들(P)에서 감지되는 전기적 신호 크기를 산출할 수 있다.
패드 영역(R2)에 제어 신호들 및 광전 신호 등을 입출력하는데 이용되는 복수의 도전 패드들(CP)이 배치될 수 있다. 패드 영역(R2)은 외부 소자들과의 전기적 접속이 용이하도록, 평면적 관점에서, 픽셀 어레이 영역(R1)을 둘러쌀 수 있다. 도전 패드들(CP)은 단위 픽셀들(P)에서 발생한 전기적 신호를 외부 장치로 입출력할 수 있다.
수광 영역(AR)에서 센서 칩(1)은 앞서 설명된 이미지 센서와 동일한 기술적 특징들을 포함할 수 있다. 즉, 센서 칩(1)은, 앞서 설명한 바와 같이, 수직 방향으로, 리드아웃 회로층(20)과 광 투과층(30) 사이의 광전 변환층(10)을 포함할 수 있다. 센서 칩(1)의 광전 변환층(10)은, 앞서 설명한 것처럼, 반도체 기판(100), 픽셀 영역들을 정의하는 픽셀 분리 구조체(PIS), 및 픽셀 영역들 내에 제공된 광전 변환 영역들(PD)을 포함할 수 있다. 픽셀 분리 구조체(PIS)는 수광 영역(AR) 및 차광 영역(OB)에서 실질적으로 동일한 구조를 가질 수 있다.
광 투과층(30)은 차광 영역(OB)에서 차광 패턴(OBP), 후면 콘택 플러그(PLG), 및 콘택 패턴(CT), 유기막(355) 및 패시베이션막(360)을 포함할 수 있다. 픽셀 분리 구조체(PIS) 중 일부분은 차광 영역(OB)에서 후면 콘택 플러그(PLG)와 연결될 수 있다.
상세하게, 반도체 패턴(113)은 차광 영역(OB)에서 후면 콘택 플러그(PLG)와 연결될 수 있다. 후면 콘택 플러그(PLG)는 픽셀 분리 구조체(PIS)의 폭보다 큰 폭을 가질 수 있다. 후면 콘택 플러그(PLG)는 금속 및/또는 금속 질화물을 포함할 수 있다. 예를 들어, 후면 콘택 플러그(PLG)는 티타늄 및/또는 티타늄 질화물을 포함할 수 있다.
콘택 패턴(CT)이 후면 콘택 플러그(PLG)가 형성된 콘택 홀 내에 매립될 수 있다. 콘택 패턴(CT)은 후면 콘택 플러그(PLG)와 다른 물질을 포함할 수 있다. 예를 들어, 콘택 패턴(CT)은 알루미늄(Al)을 포함할 수 있다.
콘택 패턴(CT) 및 후면 콘택 플러그(PLG)는 픽셀 분리 구조체(PIS)의 반도체 패턴(113)과 전기적으로 연결될 수 있다. 콘택 패턴(CT)를 통해 픽셀 분리 구조체(PIS)의 반도체 패턴(113)에 네거티브(negative) 바이어스가 인가될 수 있으며, 네거티브 바이어스가 차광 영역(OB)에서 수광 영역(AR)으로 전달될 수 있다. 이에 따라, 픽셀 분리 구조체(PIS)와 반도체 기판(100)의 경계에서 발생하는 암전류를 줄일 수 있다.
차광 영역(OB)에서, 차광 패턴(OBP)이 후면 콘택 플러그(PLG)로부터 연속적으로 연장되어 반사 방지막(310) 상면에 배치될 수 있다. 즉, 차광 패턴(OBP)은 후면 콘택 플러그(PLG)와 동일한 물질을 포함할 수 있다. 차광 패턴(OBP)은 금속 및/또는 금속 질화물을 포함할 수 있다. 예를 들어, 차광 패턴(OBP)은 티타늄 및/또는 티타늄 질화물을 포함할 수 있다. 차광 패턴(OBP)은 픽셀 어레이의 수광 영역(AR)으로 연장되지 않을 수 있다.
차광 패턴(OBP)은 차광 영역(OB)에 제공된 광전 변환 영역들(PD)로 광이 입사되는 것을 차단할 수 있다. 차광 영역(OB)의 기준 픽셀 영역들에서 광전 변환 영역들(PD)은 광전 신호를 출력하지 않고, 노이즈 신호를 출력할 수 있다. 상기 노이즈 신호는 열 발생 또는 암 전류 등에 의해 생성되는 전자들에 의해 발생할 수 있다.
보호막(330)은 액티브 픽셀 센서 어레이 영역(R1)에서 패드 영역(R2)으로 연장될 수 있다. 보호막(330)은 차광 패턴(OBP)의 상면을 덮을 수 있다.
필터링막(345)이 차광 영역(OB)에서 보호막(330)을 덮을 수 있다. 필터링막(345)은 컬러 필터들(340)과 다른 파장의 빛을 차단할 수 있다. 예를 들어, 필터링막(345)은 적외선을 차단할 수 있다. 필터링막(345)은 블루 컬러 필터를 포함할 수 있으나, 이에 제약되지 않는다.
유기막(355) 및 패시베이션막(360)이 차광 영역(OB) 및 패드 영역(R2)에서 보호막(330) 상에 제공될 수 있다. 유기막(355)은 마이크로 렌즈들(350)과 동일한 물질을 포함할 수 있다.
차광 영역(OB)에서, 제1 관통 도전 패턴(511)이 반도체 기판(100)을 관통하여 리드아웃 회로층(20)의 금속 배선(223) 및 로직 칩(2)의 배선 구조체(1111)와 전기적으로 연결될 수 있다. 제1 관통 도전 패턴(511)은 서로 다른 레벨에 위치하는 제1 바닥면 및 제2 바닥면을 가질 수 있다. 제1 매립 패턴(521)이 제1 관통 도전 패턴(511)의 내부에 제공될 수 있다. 제1 매립 패턴(521)은 저굴절 물질을 포함하고, 절연 특성을 가질 수 있다.
패드 영역(R2)에서, 반도체 기판(100)의 제2 면(100b)에 도전 패드들(CP)이 제공될 수 있다. 도전 패드들(CP)은 반도체 기판(100)의 제2 면(100b) 내에 매립될 수 있다. 일 예로, 도전 패드들(CP)은 패드 영역(R2)에서 반도체 기판(100)의 제2 면(100b)에 형성된 패드 트렌치 내에 제공될 수 있다. 도전 패드들(CP)은 알루미늄, 구리, 텅스텐, 티타늄, 탄탈륨, 또는 이들의 합금과 같은 금속을 포함할 수 있다. 이미지 센서의 실장 공정에서, 본딩 와이어가 도전 패드들(CP)에 본딩될 수 있다. 도전 패드들(CP)은 본딩 와이어를 통해 외부 장치와 전기적으로 연결될 수 있다.
패드 영역(R2)에서, 제2 관통 도전 패턴(513)이 반도체 기판(100)을 관통하여 로직 칩(2)의 배선 구조체(1111)와 전기적으로 연결될 수 있다. 제2 관통 도전 패턴(513)은 반도체 기판(100)의 제2 면(100b) 상으로 연장되어 도전 패드들(CP)과 전기적으로 연결될 수 있다. 제2 관통 도전 패턴(513)의 일부분이 도전 패드들(CP)의 바닥면 및 측벽을 덮을 수 있다. 제2 매립 패턴(523)이 제2 관통 도전 패턴(513)의 내부에 제공될 수 있다. 제2 매립 패턴(523)은 저굴절 물질을 포함하고, 절연 특성을 가질 수 있다. 패드 영역(R2)에서, 픽셀 분리 구조체들(PIS)이 제2 관통 도전 패턴(513) 주위에 제공될 수 있다.
로직 칩(2)은 로직 반도체 기판(1000), 로직 회로들(TR), 로직 회로들과 연결되는 배선 구조체들(1111), 및 로직 층간 절연막들(1100)을 포함할 수 있다. 로직 층간 절연막들(1100) 중 최상층막은 센서 칩(1)의 리드아웃 회로층(20)과 접합될 수 있다. 로직 칩(2)은 제1 관통 도전 패턴(511) 및 제2 관통 도전 패턴(513)을 통해 센서 칩(1)과 전기적으로 연결될 수 있다.
일 예에서, 센서 칩(1)과 로직 칩(2)은 제1 및 제2 관통 도전 패턴들(511, 513)을 통해 서로 전기적으로 연결되는 것으로 설명하였으나, 본 발명은 이에 제한되지 않는다.
도 16에 도시된 실시예에 따르면, 도 15에 도시된 제1 및 제2 관통 도전 패턴들은 생략될 수 있으며, 센서 칩(1)과 로직 칩(2)의 최상부 메탈층에 제공되는 본딩 패드들을 서로 직접 접합시킴으로써, 센서 칩(1)과 로직 칩(2)이 전기적으로 연결될 수도 있다.
상세하게, 이미지 센서의 센서 칩(1)은 리드아웃 회로층(20)의 최상부 메탈층에 제공된 제1 본딩 패드들(BP1)을 포함할 수 있으며, 로직 칩(2)은 배선 구조체(1111)의 최상층 메탈층에 제공된 제2 본딩 패드들(BP2)을 포함할 수 있다. 제1 및 제2 본딩 패드들(BP1, BP2)은 예를 들어, 텅스텐(W), 알루미늄(Al), 구리(Cu), 텅스텐 질화물(WN), 탄탈륨 질화물(TaN), 및 티타늄 질화물(TiN) 중 적어도 하나를 포함할 수 있다.
센서 칩(1)의 제1 본딩 패드들(BP1)과 로직 칩(2)의 제2 본딩 패드들(BP2)은 하이브리드 본딩(hybrid bonding) 방식으로 서로 직접 전기적으로 연결될 수 있다. 하이브리드 본딩이란 동종 물질을 포함하는 두 구성물이 그들의 계면에서 융합하는 본딩을 의미한다. 예를 들어, 제1 및 제2 본딩 패드들(BP1, BP2)이 구리(Cu)로 이루어진 경우, 구리(Cu)-구리(Cu) 본딩에 의해 물리적 및 전기적으로 연결될 수 있다. 또한, 센서 칩(1)의 절연막 표면과 로직 칩(2)의 절연막 표면이 유전체-유전체 본딩에 의해 접합될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
Claims (20)
- 복수 개의 픽셀 영역들을 포함하는 반도체 기판;
상기 반도체 기판 상의 반사 방지막;
상기 반사 방지막 상에서 상기 픽셀 영역들에 각각 제공되는 컬러 필터들; 및
서로 인접하는 상기 컬러 필터들 사이에 배치되는 펜스 구조체를 포함하되,
상기 펜스 구조체는:
상기 반사 방지막을 관통하는 하부 부분;
상기 반사 방지막 상의 상부 부분; 및
상기 하부 부분과 상기 상부 부분 사이의 중간 부분을 포함하되,
상기 펜스 구조체는 상기 중간 부분 양측에서 상기 상부 부분과 상기 반사 방지막의 상면 사이에 정의되는 언더컷 영역들을 갖는 이미지 센서. - 제 1 항에 있어서,
상기 펜스 구조체는 상기 하부 부분에 의해 정의되는 하부 갭 영역 및 상기 상부 부분에 의해 정의되며 상기 하부 갭 영역과 연결되는 상부 갭 영역을 포함하는 에어 갭을 갖는 이미지 센서. - 제 1 항에 있어서,
상기 펜스 구조체의 상부 부분은 상기 반사 방지막의 상면으로부터 멀어질수록 감소하는 폭을 갖고,
상기 펜스 구조체의 하부 부분은 상기 반사 방지막의 바닥면에 가까워질수록 감소하는 폭을 갖는 이미지 센서. - 제 1 항에 있어서,
상기 언더컷 영역들은 서로 비대칭인 이미지 센서. - 제 1 항에 있어서,
상기 펜스 구조체의 상면은 비평탄한 상면을 갖는 이미지 센서. - 제 1 항에 있어서,
상기 펜스 구조체는:
상기 반사 방지막의 일부를 관통하며 하부 갭 영역을 정의하는 제1 펜스 패턴;
상기 제1 펜스 패턴 상에 배치되며, 상기 하부 갭 영역과 연결된 상부 갭 영역을 정의하는 제2 펜스 패턴; 및
상기 반사 방지막의 상면 상에서 상기 제1 펜스 패턴의 양측벽들 중 적어도 하나에 배치되는 배리어 패턴을 포함하되,
상기 배리어 패턴의 측벽은 상기 언더컷 영역들 중 적어도 하나를 정의하는 이미지 센서. - 제 6 항에 있어서,
상기 언더컷 영역들은:
상기 펜스 구조체의 제1 측에서 상기 배리어 패턴의 측벽을 노출시키는 제1 언더컷 영역; 및
상기 펜스 구조체의 제2 측에서 상기 제1 펜스 패턴의 측벽 일부를 노출시키는 제2 언더컷 영역을 포함하는 이미지 센서. - 제 6 항에 있어서,
상기 제1 펜스 패턴은 상기 반사 방지막의 일부를 관통하는 트렌치의 내벽을 균일한 두께로 덮는 이미지 센서. - 제 6 항에 있어서,
상기 제1 및 제2 펜스 패턴들은 실리콘 산화물을 포함하고,
상기 배리어 패턴들은 금속 물질을 포함하는 이미지 센서. - 제 1 항에 있어서,
상기 반사 방지막은 차례로 적층된 제1 절연막, 제2 절연막, 및 제3 절연막을 포함하되,
상기 펜스 구조체의 상기 하부 부분은 상기 제2 및 제3 절연막들을 관통하는 이미지 센서. - 제 10 항에 있어서,
상기 제2 절연막은 상기 제1 및 제3 절연막들보다 두꺼운 이미지 센서. - 제 10 항에 있어서,
상기 제1 및 제3 절연막들은 금속 산화물을 포함하고, 상기 제2 절연막은 실리콘 산화물을 포함하는 이미지 센서. - 복수 개의 픽셀 영역들을 포함하는 반도체 기판;
상기 반도체 기판 상의 반사 방지막;
상기 반사 방지막 상에서 상기 픽셀 영역들에 각각 제공되는 컬러 필터들; 및
서로 인접하는 상기 컬러 필터들 사이에 배치되며, 에어 갭을 포함하는 펜스 구조체를 포함하되,
상기 펜스 구조체는:
상기 반사 방지막 내에 배치되어 상기 에어 갭의 하부 영역을 제공하는 제1 펜스 패턴;
상기 반사 방지막 상면 상에서 상기 제1 펜스 패턴의 양측벽 일부분들을 덮는 배리어 패턴들; 및
상기 제1 펜스 패턴 및 상기 배리어 패턴들 상에 배치되며, 상기 에어 갭의 상부 영역을 제공하는 제2 펜스 패턴을 포함하되,
상기 배리어 패턴들의 측벽들은 상기 제2 펜스 패턴의 양측벽들에 대해 리세스되어 언더컷 영역들을 정의하는 이미지 센서. - 제 13 항에 있어서,
상기 언더컷 영역들은 서로 비대칭인 이미지 센서. - 제 13 항에 있어서,
상기 제2 펜스 패턴은 하부에서 상부로 갈수록 점차 감소하는 폭을 갖고,
상기 제1 펜스 패턴은 하부에서 상부로 갈수록 점차 증가하는 폭을 갖는 이미지 센서. - 제 13 항에 있어서,
상기 제1 및 제2 펜스 패턴들은 실리콘 산화물을 포함하고,
상기 배리어 패턴들은 금속 물질을 포함하는 이미지 센서. - 제 13 항에 있어서,
상기 제1 펜스 패턴의 일부분과 상기 배리어 패턴들의 상면들 사이에 제3 펜스 패턴들 더 포함하는 이미지 센서. - 제 13 항에 있어서,
상기 반사 방지막은 차례로 적층된 제1 절연막, 제2 절연막, 및 제3 절연막을 포함하되,
상기 제1 펜스 패턴의 하부 부분은 상기 제2 및 제3 절연막들을 관통하는 이미지 센서. - 제 18 항에 있어서,
상기 제2 절연막은 상기 제1 및 제3 절연막들과 다른 절연 물질을 포함하고,
상기 제2 절연막은 상기 제1 및 제3 절연막들보다 두꺼운 이미지 센서. - 서로 대향하는 제1 면 및 제2 면을 갖는 제1 도전형의 반도체 기판으로서, 상기 반도체 기판은 수광 영역, 차광 영역, 및 패드 영역을 포함하는 것;
상기 수광 영역 및 상기 차광 영역에서, 상기 반도체 기판 내에 배치되어 복수의 픽셀 영역들을 정의하는 픽셀 분리 구조체;
상기 수광 영역 및 상기 차광 영역에서 상기 픽셀 영역들의 상기 반도체 기판 내에 제공된 광전 변환 영역들;
상기 반도체 기판의 상기 제2 면 상에 배치되며, 상기 픽셀 영역들에 각각 제공되는 복수 개의 마이크로 렌즈들;
상기 마이크로 렌즈들과 상기 반도체 기판의 상기 제2 면 사이에 배치되며, 상기 픽셀 영역들에 각각 제공되는 컬러 필터들;
상기 컬러 필터들과 상기 반도체 기판의 상기 제2 면 사이에 배치되는 반사 방지막; 및
서로 인접하는 상기 컬러 필터들 사이에 배치되는 펜스 구조체를 포함하되,
상기 펜스 구조체는:
상기 반사 방지막 일부를 관통하는 하부 부분;
상기 반사 방지막 위로 돌출되는 상부 부분; 및
상기 하부 부분과 상기 상부 부분 사이의 중간 부분을 포함하되,
상기 펜스 구조체는 상기 중간 부분 양측에서 상기 상부 부분과 상기 반사 방지막의 상면 사이에 정의되는 언더컷 영역들을 갖는 이미지 센서.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210116977A KR20230033963A (ko) | 2021-09-02 | 2021-09-02 | 이미지 센서 및 그 제조 방법 |
| TW111124059A TW202312473A (zh) | 2021-09-02 | 2022-06-28 | 影像感測器 |
| US17/866,805 US20230064084A1 (en) | 2021-09-02 | 2022-07-18 | Image sensor and a method of fabricating the same |
| JP2022116613A JP2023036529A (ja) | 2021-09-02 | 2022-07-21 | イメージセンサ及びその製造方法 |
| CN202211067322.9A CN115763503A (zh) | 2021-09-02 | 2022-09-01 | 图像传感器及制造其的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210116977A KR20230033963A (ko) | 2021-09-02 | 2021-09-02 | 이미지 센서 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230033963A true KR20230033963A (ko) | 2023-03-09 |
Family
ID=85287951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210116977A KR20230033963A (ko) | 2021-09-02 | 2021-09-02 | 이미지 센서 및 그 제조 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20230064084A1 (ko) |
| JP (1) | JP2023036529A (ko) |
| KR (1) | KR20230033963A (ko) |
| CN (1) | CN115763503A (ko) |
| TW (1) | TW202312473A (ko) |
-
2021
- 2021-09-02 KR KR1020210116977A patent/KR20230033963A/ko unknown
-
2022
- 2022-06-28 TW TW111124059A patent/TW202312473A/zh unknown
- 2022-07-18 US US17/866,805 patent/US20230064084A1/en active Pending
- 2022-07-21 JP JP2022116613A patent/JP2023036529A/ja active Pending
- 2022-09-01 CN CN202211067322.9A patent/CN115763503A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20230064084A1 (en) | 2023-03-02 |
| JP2023036529A (ja) | 2023-03-14 |
| CN115763503A (zh) | 2023-03-07 |
| TW202312473A (zh) | 2023-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11581347B2 (en) | Image sensor | |
| US11670661B2 (en) | Image sensor and method of fabricating same | |
| KR20200126477A (ko) | 이미지 센서 | |
| KR20180078516A (ko) | 이미지 센서 및 그 제조 방법 | |
| US20230036152A1 (en) | Image sensor | |
| US20230120066A1 (en) | Image sensor | |
| US20230040060A1 (en) | Image sensor | |
| US20230005971A1 (en) | Image sensor and method of fabricating the same | |
| US20220328553A1 (en) | Image sensor | |
| KR20220127422A (ko) | 이미지 센서 및 그 제조 방법 | |
| KR20230033963A (ko) | 이미지 센서 및 그 제조 방법 | |
| US20240234458A1 (en) | Image sensor and method of fabricating the same | |
| EP4376084A1 (en) | Image sensors | |
| US20230402476A1 (en) | Image sensor | |
| US20220115422A1 (en) | Image sensor and method of fabricating the same | |
| US20230170370A1 (en) | Image sensor | |
| US20230170376A1 (en) | Image sensor and method of fabricating the same | |
| US20230282667A1 (en) | Image sensor | |
| US20220406825A1 (en) | Image sensor having increased integration | |
| US20220216250A1 (en) | Image sensor with pixel separation structure | |
| CN118315397A (en) | Image sensor and method of manufacturing the same | |
| US20240178253A1 (en) | Image sensor | |
| US20230170372A1 (en) | Image sensor including reflective structure including a reflective structure | |
| US20220109014A1 (en) | Image sensor with trench structures | |
| US20230352509A1 (en) | Image sensor |