WO2023157818A1 - 光検出装置および光検出装置の製造方法 - Google Patents

光検出装置および光検出装置の製造方法 Download PDF

Info

Publication number
WO2023157818A1
WO2023157818A1 PCT/JP2023/004896 JP2023004896W WO2023157818A1 WO 2023157818 A1 WO2023157818 A1 WO 2023157818A1 JP 2023004896 W JP2023004896 W JP 2023004896W WO 2023157818 A1 WO2023157818 A1 WO 2023157818A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor substrate
photodetector
separation
type impurity
pixel
Prior art date
Application number
PCT/JP2023/004896
Other languages
English (en)
French (fr)
Inventor
裕亮 幸山
純平 山元
健太郎 江田
良治 蓮見
浩史 山下
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Publication of WO2023157818A1 publication Critical patent/WO2023157818A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures

Definitions

  • the present disclosure relates to a photodetector and a method of manufacturing the photodetector in which, for example, trenches separate active elements in a pixel.
  • Non-Patent Document 1 FDTI (Front Deep Trench Isolation) for isolating pixels on a silicon (Si) substrate and STI (Shallow Trench Isolation) for isolating various devices provided on the surface of the Si substrate.
  • FDTI Front Deep Trench Isolation
  • STI Shallow Trench Isolation
  • a first photodetector as an embodiment of the present disclosure includes a semiconductor substrate having a first surface and a second surface facing each other, a plurality of pixels arranged in an array, and a semiconductor substrate in the pixels. and one or more transistors provided on the first surface of the semiconductor substrate to separate adjacent pixels from one another, and source and drain regions of the one or more transistors in plan view. and a first separation groove in contact with at least one of the.
  • a first method for manufacturing a photodetector includes a semiconductor substrate having first and second surfaces facing each other and extending from the first surface toward the second surface. After forming a trench, forming a first insulating film on the side and bottom surfaces of the trench, forming a polysilicon film on the lower portion of the trench, and forming a second insulating film on the upper side surface of the trench. , removing the polysilicon film and the first insulating film, forming a p-type impurity region in the semiconductor substrate exposed in the lower part of the trench, and then removing the first insulating film and the second insulating film in the upper part of the trench.
  • a first isolation portion having a p-type impurity region on the side surface and a second isolation portion isolating the first surface side of the semiconductor substrate are formed in a self-aligned manner. After that, a well contact region for applying a reference potential to one or more transistors and the semiconductor substrate is formed.
  • a plurality of pixels are formed on the first surface of the semiconductor substrate arranged in an array.
  • One or more transistors are isolated using a first isolation trench that separates adjacent pixels. This reduces the separation distance between the plurality of active elements formed on the first surface of the semiconductor substrate.
  • a second photodetector as an embodiment of the present disclosure includes a semiconductor substrate having a first surface and a second surface facing each other, a plurality of pixels arranged in an array, and A plurality of light-receiving portions embedded in a semiconductor substrate and configured to generate charges according to the amount of light received by photoelectric conversion, and a plurality of adjacent pixels penetrating between the first surface and the second surface of the semiconductor substrate.
  • a first isolation trench separating between, a plurality of active elements provided on the first surface of the semiconductor substrate in the pixel, and provided on the first surface of the semiconductor substrate separated from the first isolation trench, and a second isolation trench for isolating between the plurality of active elements.
  • the first separation groove penetrating the first surface and the second surface of the semiconductor substrate, and the first surface of the semiconductor substrate within the pixel. and second isolation trenches for isolating a plurality of active elements provided in the 1. are spaced apart from each other. Thereby, the depth of the second isolation trench formed on the first isolation trench and the depth of the second isolation trench separating the active elements in the pixel are independently controlled.
  • a third photodetector as an embodiment of the present disclosure includes a semiconductor substrate having a first surface and a second surface facing each other, a plurality of pixels arranged in an array, and A plurality of light-receiving portions embedded in a semiconductor substrate and configured to generate charges according to the amount of light received by photoelectric conversion, and a plurality of adjacent pixels penetrating between the first surface and the second surface of the semiconductor substrate. and a well contact region including a first p-type impurity region embedded in the first isolation trench and formed inside the semiconductor substrate for applying a reference potential to the semiconductor substrate; and a floating diffusion layer including an n-type impurity region, which is provided on the first surface of the semiconductor substrate in the pixel and temporarily holds charges generated in the light receiving section.
  • a first well contact region including a first p-type impurity region for applying a reference potential to a semiconductor substrate is separated between a plurality of adjacent pixels.
  • a well contact region is provided inside the semiconductor substrate by embedding in the isolation trench. As a result, the area of the second isolation trench formed on the first surface of the semiconductor substrate 10 is reduced.
  • a fourth photodetector as an embodiment of the present disclosure includes a semiconductor substrate having a first surface and a second surface facing each other, a plurality of pixels arranged in an array, and a plurality of light-receiving portions embedded in a semiconductor substrate and configured to generate charges according to the amount of light received by photoelectric conversion; a plurality of active elements provided on a first surface of the semiconductor substrate within pixels; a first separation groove extending between the first surface and the second surface and separating adjacent pixels; a first separation groove extending from the first surface toward the second surface of the semiconductor substrate; a second isolation trench separating between a plurality of active devices having a bottom inside the semiconductor substrate; a stacked third isolation trench having a bottom portion closer to the second surface than the bottom portion of the second isolation trench; and a fifth p-type impurity region formed along the side surface of the first isolation trench. and a floating diffusion layer including an n-type impurity region, which is provided on the first surface of the semiconductor substrate within the pixel and temporarily holds charges generated in
  • the first separation groove penetrating the first surface and the second surface of the semiconductor substrate separates adjacent active elements in the pixel.
  • a third separation groove deeper than the second separation groove is stacked.
  • a fifth p-type impurity region formed along the side surface of the first isolation groove separating a plurality of adjacent pixels and a floating diffusion layer formed on the first surface of the semiconductor substrate are formed. The distance from the forming n-type impurity region is increased.
  • FIG. 1 is a cross-sectional schematic diagram showing an example of a configuration of a photodetector according to a first embodiment of the present disclosure
  • FIG. 2 is a block diagram showing the overall configuration of the photodetector shown in FIG. 1
  • FIG. 2 is an equivalent circuit diagram of a unit pixel shown in FIG. 1
  • FIG. 2 is a schematic diagram showing an example of a planar configuration of a unit pixel of the photodetector shown in FIG. 1.
  • FIG. 5 is a schematic diagram showing an example of a layout in a pixel portion of the unit pixel shown in FIG. 4
  • FIG. 5 is a schematic cross-sectional view corresponding to the line II-II' shown in FIG. 4; FIG. 1.
  • FIG. 7A is a schematic cross-sectional view showing a step following FIG. 7B
  • FIG. 7D is a schematic cross-sectional view showing a step following FIG. 7C
  • FIG. 7D is a schematic cross-sectional view showing a step following FIG. 7D
  • It is a cross-sectional schematic diagram showing the process following FIG. 7E.
  • It is a cross-sectional schematic diagram showing the process following FIG. 7F.
  • FIG. 7G is a schematic cross-sectional view showing a step following FIG.
  • FIG. 8B is a schematic cross-sectional view showing a step following FIG. 8B; It is a cross-sectional schematic diagram showing the process following FIG. 8C.
  • FIG. 8D is a schematic cross-sectional view showing a step following FIG. 8D; It is a cross-sectional schematic diagram showing an example of a structure of a general photodetector. It is a cross-sectional schematic diagram showing an example of a configuration of a photodetector according to Modification 1 of the present disclosure.
  • FIG. 5 is a schematic cross-sectional view showing an example of the configuration of a photodetector according to Modification 2 of the present disclosure;
  • FIG. 5 is a schematic cross-sectional view showing an example of the configuration of a photodetector according to Modification 3 of the present disclosure
  • 13A and 13B are schematic cross-sectional views for explaining a method of manufacturing the photodetector shown in FIG. 12; It is a cross-sectional schematic diagram showing the process following FIG. 13A.
  • FIG. 10 is a schematic cross-sectional view showing an example of the configuration of a photodetector according to Modification 4 of the present disclosure
  • 15A and 15B are schematic cross-sectional views for explaining a method of manufacturing the photodetector shown in FIG. 14; It is a cross-sectional schematic diagram showing the process following FIG. 15A.
  • FIG. 15B is a schematic cross-sectional view showing a step following FIG.
  • FIG. 15B; FIG. 15C is a schematic cross-sectional view showing a step following FIG. 15C; It is a cross-sectional schematic diagram for demonstrating the manufacturing method of the photodetector of the modification 5 of this indication. It is a cross-sectional schematic diagram showing the process following FIG. 16A.
  • FIG. 7 is a schematic diagram showing an example of a planar configuration of a unit pixel of a photodetector according to a second embodiment of the present disclosure; 18 is a schematic cross-sectional view showing an example of the configuration of the photodetector corresponding to line III-III' shown in FIG. 17; FIG. 18 is a schematic cross-sectional view showing an example of the configuration of the photodetector corresponding to line IV-IV' shown in FIG.
  • FIG. 18 is a schematic cross-sectional view showing another example of the configuration of the photodetector corresponding to line III-III' shown in FIG. 17;
  • FIG. 18 is a schematic cross-sectional view for explaining a method of manufacturing the photodetector shown in FIG. 17;
  • FIG. 20A is a schematic cross-sectional view showing a step following FIG. 20B;
  • 20C is a schematic cross-sectional view showing a step following FIG. 20C;
  • FIG. FIG. 20D is a schematic cross-sectional view showing a step following FIG. 20D; It is a cross-sectional schematic diagram showing the process following FIG. 20E.
  • FIG. 11 is a schematic diagram illustrating an example of a planar configuration of a unit pixel of a photodetector according to Modification 6 of the present disclosure
  • 22 is a schematic cross-sectional view showing an example of the configuration of the photodetector corresponding to line VI-VI' shown in FIG. 21
  • FIG. 14 is a schematic diagram illustrating an example of a planar configuration of a unit pixel of a photodetector according to Modification 7 of the present disclosure
  • 24 is a schematic cross-sectional view showing an example of the configuration of the photodetector corresponding to line VII-VII' shown in FIG. 23;
  • 20 is a schematic diagram illustrating an example of a planar configuration of a unit pixel of a photodetector according to Modification 8 of the present disclosure
  • 26 is a schematic cross-sectional view showing an example of the configuration of the photodetector corresponding to line VIII-VIII' shown in FIG. 25
  • FIG. 26 is a schematic cross-sectional view showing another example of the configuration of the photodetector corresponding to line VIII-VIII' shown in FIG. 25
  • FIG. 20 is a schematic diagram illustrating an example of a planar configuration of a unit pixel of a photodetector according to Modification 9 of the present disclosure
  • 29 is a schematic cross-sectional view showing an example of the configuration of a photodetector corresponding to line IX-IX' shown in FIG. 28
  • FIG. FIG. 20 is an example of an equivalent circuit diagram of a photodetector according to Modification 10 of the present disclosure
  • FIG. 22 is another example of an equivalent circuit diagram of the photodetector according to Modification 10 of the present disclosure
  • FIG. 32 is a schematic diagram showing an example of a planar configuration of a photodetector having the equivalent circuit shown in FIG. 31;
  • FIG. 32 is a schematic cross-sectional view showing an example of the configuration of the photodetector corresponding to line X-X' shown in FIG. 31;
  • FIG. FIG. 11 is a schematic diagram showing an example of a planar configuration of a photodetector according to a third embodiment of the present disclosure; 35 is a schematic cross-sectional view showing an example of the configuration of the photodetector corresponding to line XI-XI' shown in FIG. 34;
  • FIG. FIG. 11 is a schematic diagram showing another example of the planar configuration of the photodetector according to the third embodiment of the present disclosure;
  • FIG. 11 is a schematic diagram showing another example of the planar configuration of the photodetector according to the third embodiment of the present disclosure;
  • FIG. 11 is a schematic diagram showing another example of the planar configuration of the photodetector according to the third embodiment of the present disclosure;
  • FIG. 11 is a schematic diagram showing another example of the planar configuration of the photodetector according to
  • FIG. 11 is a schematic diagram showing another example of the planar configuration of the photodetector according to the third embodiment of the present disclosure
  • FIG. 11 is a schematic diagram showing another example of the planar configuration of the photodetector according to the third embodiment of the present disclosure
  • FIG. 11 is a schematic diagram showing another example of the planar configuration of the photodetector according to the third embodiment of the present disclosure
  • FIG. 11 is a schematic diagram showing another example of the planar configuration of the photodetector according to the third embodiment of the present disclosure
  • FIG. 11 is a schematic diagram showing another example of the planar configuration of the photodetector according to the third embodiment of the present disclosure
  • FIG. 11 is a schematic diagram showing another example of the planar configuration of the photodetector according to the third embodiment of the present disclosure
  • FIG. 20 is a schematic diagram illustrating an example of a planar configuration of a photodetector according to Modification 11 of the present disclosure
  • 43 is a schematic cross-sectional view showing an example of the configuration of the photodetector corresponding to line XII-XII' shown in FIG. 42
  • FIG. FIG. 21 is a schematic diagram showing another example of the planar configuration of the photodetector according to Modification 11 of the present disclosure
  • FIG. 21 is a schematic diagram showing another example of the planar configuration of the photodetector according to Modification 11 of the present disclosure
  • FIG. 21 is a schematic diagram showing another example of the planar configuration of the photodetector according to Modification 11 of the present disclosure
  • FIG. 21 is a schematic diagram showing another example of the planar configuration of the photodetector according to Modification 11 of the present disclosure
  • FIG. 21 is a schematic diagram showing another example of the planar configuration of the photodetector according to Modification 11 of the present disclosure
  • FIG. 21 is a schematic diagram showing another example of the planar configuration of the photodetector according to Modification 11 of the present disclosure
  • FIG. 21 is a schematic diagram showing another example of the planar configuration of the photodetector according to Modification 11 of the present disclosure
  • FIG. 21 is a schematic diagram illustrating an example of a planar configuration of a photodetector according to Modification 12 of the present disclosure
  • 50 is an example of an equivalent circuit diagram of the photodetector shown in FIG. 49.
  • FIG. 50 is a schematic cross-sectional view showing an example of the configuration of the photodetector corresponding to line XIII-XIII' shown in FIG. 49;
  • FIG. 50 is a schematic cross-sectional view showing an example of the configuration of the photodetector corresponding to line XIV-XIV' shown in FIG. 49;
  • FIG. FIG. 20 is a schematic diagram showing another example of a planar configuration of a unit pixel of a photodetector according to Modification 12 of the present disclosure;
  • FIG. 20 is a schematic diagram showing another example of a planar configuration of a unit pixel of a photodetector according to Modification 12 of the present disclosure;
  • FIG. 20 is a schematic diagram showing another example of a planar configuration of a unit pixel of a photodetector according to Modification 12 of the present disclosure;
  • FIG. 20 is a schematic diagram showing another example of a planar configuration of a unit pixel of a photodetector according to Modification 12 of the present disclosure;
  • FIG. 20 is a schematic diagram illustrating an example of a planar configuration of a unit pixel of a photodetector according to Modification 13 of the present disclosure
  • 57 is a schematic cross-sectional view showing an example of the configuration of the photodetector corresponding to line XV-XV' shown in FIG. 56
  • FIG. FIG. 20 is a schematic diagram illustrating an example of a planar configuration of a unit pixel of a photodetector according to Modification 14 of the present disclosure
  • 59 is a schematic cross-sectional view showing an example of the configuration of the photodetector corresponding to line XVI-XVI' shown in FIG. 58;
  • FIG. 21 is a schematic cross-sectional view showing an example of the configuration of a photodetector according to modification 14;
  • FIG. 21 is a schematic cross-sectional view showing another example of the configuration of the photodetector according to Modification 14;
  • FIG. 21 is a schematic cross-sectional view showing another example of the configuration of the photodetector according to Modification 14;
  • FIG. 21 is a schematic cross-sectional view showing another example of the configuration of the photodetector according to Modification 14;
  • FIG. 21 is a schematic cross-sectional view showing another example of the configuration of the photodetector according to Modification 14;
  • FIG. 21 is a schematic cross-sectional view showing another example of the configuration of the photodetector according to Modification 14;
  • FIG. 21 is a schematic cross-sectional view showing another example of the configuration of the photodetector according to Modification 14;
  • FIG. 21 is a schematic cross-sectional view showing an example of the configuration of a photode
  • FIG. 14 is a schematic diagram showing another example of the planar configuration of the unit pixel of the photodetector according to the fourth embodiment of the present disclosure
  • FIG. 62 is a schematic diagram showing an example of a planar configuration of a unit pixel of the photodetector shown in FIG. 61
  • FIG. 62 is a schematic cross-sectional view for explaining a method of manufacturing the photodetector shown in FIG. 61
  • FIG. 63B is a schematic cross-sectional view showing a step following FIG. 63A.
  • FIG. 63B is a schematic cross-sectional view showing a step following FIG. 63B
  • FIG. 63C is a schematic cross-sectional view showing a step following FIG. 63C
  • FIG. 63D is a schematic cross-sectional view showing a step following FIG. 63D
  • FIG. 63E is a schematic cross-sectional view showing a step following FIG. 63E
  • FIG. 63F is a schematic cross-sectional view showing a step following FIG. 63F
  • FIG. 20 is a schematic diagram illustrating an example of a cross-sectional configuration of a unit pixel of a photodetector according to Modification 15 of the present disclosure
  • FIG. 21 is a schematic diagram illustrating an example of a cross-sectional configuration of a unit pixel of a photodetector according to Modification 16 of the present disclosure
  • FIG. 20 is a schematic diagram illustrating an example of a cross-sectional configuration of a unit pixel of a photodetector according to Modification 17 of the present disclosure
  • FIG. 21 is a schematic diagram showing an example of a planar configuration of a photodetector shown in Modification 18 of the present disclosure
  • FIG. 68 is a schematic diagram showing an example of a cross-sectional configuration of the photodetector corresponding to line XVIII-XVIII shown in FIG. 67
  • FIG. 20 is a schematic diagram illustrating an example of a cross-sectional configuration of a photodetector according to Modification 19 of the present disclosure
  • FIG. 20 is a schematic diagram showing another example of the cross-sectional configuration of the photodetector according to Modification 19 of the present disclosure
  • 71 is a schematic cross-sectional view for explaining a method of manufacturing the photodetector shown in FIG. 70
  • FIG. FIG. 71B is a schematic cross-sectional view showing a step following FIG. 71A.
  • FIG. 71B is a schematic cross-sectional view showing a step following FIG. 71B
  • FIG. 71C is a schematic cross-sectional view showing a step following FIG. 71C
  • FIG. 71D is a schematic cross-sectional view showing a step following FIG. 71D
  • 3 is a block diagram showing an example of the configuration of an electronic device using the photodetector shown in FIG.
  • FIG. 3 is a schematic diagram showing an example of the overall configuration of a photodetection system using the photodetector shown in FIG. 2.
  • FIG. 73B is a diagram showing an example of the circuit configuration of the photodetection system shown in FIG. 73A;
  • FIG. 1 is a diagram showing an example of a schematic configuration of an endoscopic surgery system;
  • FIG. 3 is a block diagram showing an example of functional configurations of a camera head and a CCU;
  • FIG. 1 is a block diagram showing an example of a schematic configuration of a vehicle control system;
  • FIG. FIG. 4 is an explanatory diagram showing an example of installation positions of an outside information detection unit and an imaging unit;
  • Modification 4 (another example of FDTI structure) 2-5. Modification 5 (another example of manufacturing method) 3. Second embodiment (example of photodetector in which FDTI and STI are spaced apart) 4. Modification 4-1. Modification 6 (another layout example) 4-2. Modification 7 (another layout example) 4-3. Modification 8 (another layout example) 4-4. Modification 9 (another layout example) 4-5. Modification 10 (Another Example of Layout) 5. Third Embodiment (Example of Photodetector with Well Contact Provided in Semiconductor Substrate) 6. Modification 6-1. Modified Example 11 (Another Example of Layout) 6-2. Modification 12 (Another Example of Layout) 6-3.
  • Modified Example 13 (Another Example of Layout) 6-4. Modification 14 (another layout example) 7. Fourth Embodiment (Example of a Photodetector with STIs Having Different Depths Between Pixels and Within Pixels) 8. Modification 8-1. Modified Example 15 (Another Example of Layout) 8-2. Modification 16 (another layout example) 8-3. Modified Example 17 (Another Example of Layout) 8-4. Modified Example 18 (Another Example of Layout) 8-5. Modification 19 (Another Example of Layout) 9. Application example 10. Application example
  • FIG. 1 schematically illustrates an example of a cross-sectional configuration of a photodetector (photodetector 1) according to the first embodiment of the present disclosure.
  • FIG. 2 shows an example of the overall configuration of the photodetector 1 shown in FIG.
  • the photodetector 1 is, for example, a CMOS (Complementary Metal Oxide Semiconductor) image sensor used in electronic devices such as digital still cameras and video cameras. It has a two-dimensionally arranged pixel portion (pixel portion 100A).
  • the photodetector 1 is, for example, a so-called back-illuminated photodetector in the CMOS image sensor or the like.
  • the photodetector 1 has a pixel portion 100A in which a plurality of unit pixels P are arranged in an array. ) and the back surface (surface 10S2)).
  • the unit pixels P separated from each other by the separating portion 15 for example, one or a plurality of transistors (for example, transfer transistor TR and amplification transistor AMP) and p-type impurity regions 23 forming well contact regions are formed on the semiconductor substrate 10.
  • the source region and the drain region (eg, the source region 24S and the drain region 24D) of one or more transistors are in contact with the isolation portion 15 in plan view. is provided.
  • FIG. 2 shows an example of the overall configuration of the photodetector 1. As shown in FIG. 1
  • the photodetector 1 is, for example, a CMOS image sensor, takes in incident light (image light) from a subject through an optical lens system (not shown), and forms an image on an imaging surface. is converted into an electric signal for each pixel and output as a pixel signal.
  • the photodetector 1 has a pixel section 100A as an imaging area on a semiconductor substrate 10, and includes, for example, a vertical drive circuit 111, a column signal processing circuit 112, a horizontal drive circuit 113, and a It has an output circuit 114 , a control circuit 115 and an input/output terminal 116 .
  • the pixel section 100A has, for example, a plurality of unit pixels P arranged two-dimensionally in a matrix.
  • a pixel drive line Lread (specifically, a row selection line and a reset control line) is wired for each pixel row, and a vertical signal line Lsig is wired for each pixel column.
  • the pixel drive line Lread transmits drive signals for reading signals from pixels.
  • One end of the pixel drive line Lread is connected to an output terminal corresponding to each row of the vertical drive circuit 111 .
  • the vertical driving circuit 111 is a pixel driving section configured by a shift register, an address decoder, and the like, and drives each unit pixel P of the pixel section 100A, for example, in units of rows.
  • a signal output from each unit pixel P in a pixel row selectively scanned by the vertical drive circuit 111 is supplied to the column signal processing circuit 112 through each vertical signal line Lsig.
  • the column signal processing circuit 112 is composed of amplifiers, horizontal selection switches, and the like provided for each vertical signal line Lsig.
  • the horizontal drive circuit 113 is composed of a shift register, an address decoder, etc., and sequentially drives the horizontal selection switches of the column signal processing circuit 112 while scanning them. By selective scanning by the horizontal driving circuit 113, the signals of the pixels transmitted through the vertical signal lines Lsig are sequentially output to the horizontal signal line 121 and transmitted to the outside of the semiconductor substrate 10 through the horizontal signal line 121. .
  • the output circuit 114 performs signal processing on signals sequentially supplied from each of the column signal processing circuits 112 via the horizontal signal line 121 and outputs the processed signals.
  • the output circuit 114 may perform only buffering, or may perform black level adjustment, column variation correction, various digital signal processing, and the like.
  • a circuit portion consisting of the vertical drive circuit 111, the column signal processing circuit 112, the horizontal drive circuit 113, the horizontal signal line 121 and the output circuit 114 may be formed directly on the semiconductor substrate 10, or may be formed on the external control IC. It may be arranged. Moreover, those circuit portions may be formed on another substrate connected by a cable or the like.
  • the control circuit 115 receives a clock given from the outside of the semiconductor substrate 10, data instructing an operation mode, etc., and outputs data such as internal information of the photodetector 1.
  • the control circuit 115 further has a timing generator that generates various timing signals, and controls the vertical drive circuit 111, the column signal processing circuit 112, the horizontal drive circuit 113, etc. based on the various timing signals generated by the timing generator. It controls driving of peripheral circuits.
  • the input/output terminal 116 exchanges signals with the outside.
  • FIG. 3 shows an example of a readout circuit for the unit pixel P of the photodetector 1 shown in FIG.
  • a plurality of unit pixels P are two-dimensionally arranged in a matrix.
  • Each unit pixel P has common components.
  • the unit pixel P includes, for example, a light receiving portion 12 including a photodiode PD, a transfer transistor TR electrically connected to the light receiving portion 12, and a charge output from the light receiving portion 12 via the transfer transistor TR. and a floating diffusion FD to hold.
  • the light receiving unit 12 performs photoelectric conversion to generate electric charges according to the amount of light received.
  • the cathode of the light receiving section 12 is electrically connected to the source of the transfer transistor TR, and the anode of the light receiving section 12 is electrically connected to a reference potential line (for example, ground).
  • a drain of the transfer transistor TR is electrically connected to the floating diffusion FD, and a gate of the transfer transistor TR is electrically connected to the pixel drive line Lread.
  • the transfer transistor TR is, for example, a CMOS (Complementary Metal Oxide Semiconductor) transistor.
  • the floating diffusion FD is electrically connected to the input terminal of the readout circuit.
  • the readout circuit has, for example, a reset transistor RST, a selection transistor SEL, and an amplification transistor AMP. Note that the selection transistor SEL may be omitted if necessary.
  • the source of the reset transistor RST (input terminal of the readout circuit) is electrically connected to the floating diffusion FD, and the drain of the reset transistor RST is electrically connected to the power supply line VDD and the drain of the amplification transistor AMP.
  • a gate of the reset transistor RST is electrically connected to the pixel drive line Lread.
  • the source of the amplification transistor AMP is electrically connected to the drain of the selection transistor SEL, and the gate of the amplification transistor AMP is electrically connected to the source of the reset transistor RST.
  • the source of the selection transistor SEL (the output terminal of the readout circuit) is electrically connected to the vertical signal line Lsig, and the gate of the selection transistor SEL is electrically connected to the pixel drive line Lread.
  • the transfer transistor TR transfers the charge of the light receiving section 12 to the floating diffusion FD when the transfer transistor TR is turned on.
  • the gate of the transfer transistor TR has a vertical transfer gate 31, for example, as shown in FIG. 1, and is formed on the surface of the semiconductor substrate 10 (surface 10S1).
  • the reset transistor RST resets the potential of the floating diffusion FD to a predetermined potential.
  • the selection transistor SEL controls the output timing of the pixel signal from the readout circuit.
  • the amplification transistor AMP generates a voltage signal corresponding to the level of the charge held in the floating diffusion FD as a pixel signal.
  • the amplification transistor AMP constitutes a source follower type amplifier and outputs a pixel signal having a voltage corresponding to the level of the charge generated in the light receiving section 12 .
  • the selection transistor SEL When the selection transistor SEL is turned on, the amplification transistor AMP amplifies the potential of the floating diffusion FD and outputs a voltage corresponding to the potential to the column signal processing circuit 112 via the vertical signal line Lsig.
  • the reset transistor RST, amplification transistor AMP, and selection transistor SEL are, for example, CMOS transistors.
  • the readout circuit may have, for example, an FD transfer transistor FDG.
  • the FD transfer transistor FDG is provided between the source of the reset transistor RST and the gate of the amplification transistor AMP, as shown in FIG. 3, for example.
  • FIG. 4 schematically shows an example of the planar configuration of the unit pixel P of the photodetector 1 shown in FIG. 1 shows a cross-sectional structure corresponding to line II-II' shown in FIG. 4, and FIG. 4 shows a planar structure corresponding to line II' shown in FIG.
  • the unit pixel P described below is of a back-illuminated type will be described as an example, the present technology can also be applied to a front-illuminated type.
  • the unit pixel P has a photodiode PD embedded as a light receiving section 12 in a semiconductor substrate 10 having a pair of opposing surfaces (surfaces 10S1 and 10S2).
  • a fixed charge layer 13 is formed on the light incident side S1 of the light receiving portion 12 (the back surface (surface 10S2) side of the semiconductor substrate 10), and the side opposite to the light incident side S1 (the surface of the semiconductor substrate 10 ( A p-well 11 is formed as an active region on the surface 10S1) side).
  • an n-type impurity region 22 forming a floating diffusion FD for example, an n-type impurity region 22 forming a floating diffusion FD, a p-type impurity region 23 forming a well contact region, pixel transistors (for example, reset transistors RST, An n-type impurity region 24 is provided to form the source region and the drain region of the selection transistor SEL and the amplification transistor AMP).
  • This p-type impurity region 23 corresponds to one specific example of "first p-type impurity region" in one embodiment of the present disclosure, and includes a transfer transistor TR, a reset transistor RST, a selection transistor SEL, and an amplification transistor AMP. corresponds to a specific example of "one or more transistors" of the present disclosure.
  • the unit pixel P further has an isolation portion 16 having an STI (Shallow Trench Isolation) structure. is provided in
  • a separating portion 15 is provided between the adjacent unit pixels P.
  • the separation portion 15 corresponds to a specific example of "first separation groove" in an embodiment of the present disclosure.
  • the separation section 15 separates adjacent unit pixels P in the pixel section 100A in which a plurality of unit pixels P are arranged in an array. are provided, for example, in a grid pattern.
  • the isolation part 15 has an FTI structure penetrating between the surface 10S1 and the surface 10S2 of the semiconductor substrate 10 .
  • the separation part 15 is a first separation having an FDTI (Front Deep Trench Isolation) structure extending between the surface 10S1 and the surface 10S2 of the semiconductor substrate 10 from the surface 10S1 side toward the surface 10S2, for example. and a second isolation portion 15Y having an STI structure extending from the surface 10S1 side toward the surface 10S2 and having a bottom portion in the semiconductor substrate 10.
  • FDTI Front Deep Trench Isolation
  • the first separation section 15X corresponds to the "first separation section” in one embodiment of the present disclosure.
  • the first separating portion 15X is formed on the surface 10S2 side of the semiconductor substrate 10 so as to separate the light receiving portions 12 embedded on the surface 10S2 side of the semiconductor substrate 10 for each unit pixel P.
  • the p-type impurity region 14 corresponds to a specific example of the “second p-type impurity region” in one embodiment of the present disclosure, and dark current is generated on the side surface of the isolation section 15 facing the light receiving section 12. This is to prevent
  • the second separation section 15Y corresponds to the "second separation section" in one embodiment of the present disclosure.
  • FIG. 6 schematically shows a cross-sectional configuration of the photodetector 1 corresponding to line II-II shown in FIG.
  • the second separation portion 15Y includes, for example, the n-type impurity region 22 forming the floating diffusion FD and the p-type impurity region 23 forming the well contact region, for example, the source of the amplification transistor AMP. It is in contact with an n-type impurity region 24 forming a region and a drain region.
  • FIG. 5 schematically shows an example of the layout in the pixel portion 100A of the unit pixel P shown in FIG.
  • the separating portion 15 separates the adjacent unit pixels P and separates the adjacent transistors between the adjacent unit pixels P. As shown in FIG.
  • the separation portion 15 extends between the surface 10S1 and the surface 10S2 of the semiconductor substrate 10 with a substantially uniform separation width, and penetrates the semiconductor substrate 10, for example.
  • the separating portion 15 has a substantially rectangular cross section in which the angle between the side surface and the surface 10S1 is substantially perpendicular.
  • the grooves forming the separation section 15 are filled with an insulating film such as a silicon oxide (SiO x ) film, for example.
  • the separation portion 16 corresponds to a specific example of the "second separation groove" in one embodiment of the present disclosure.
  • the separation section 16 separates adjacent active elements such as transistors in the unit pixel P from each other.
  • the isolation portion 16 includes, as described above, the n-type impurity region 22 forming the floating diffusion FD provided on the surface 10S1 of the semiconductor substrate 10 in the unit pixel P and the p-type impurity region forming the well contact region.
  • the impurity region 23, the transfer transistor TR, and the n-type impurity region 24 forming the source and drain regions of the pixel transistors (for example, the reset transistor RST, the select transistor SEL, and the amplification transistor AMP) constituting the readout circuit are isolated. It is something to do.
  • the isolation portion 16 extends from the surface 10S1 of the semiconductor substrate 10 toward the surface 10S2 and has an STI structure having a bottom inside the semiconductor substrate 10 .
  • the separation width on the light incident side S1 is smaller than the separation width on the wiring layer S2 side.
  • the separating portion 15 has a forward tapered cross section with an angle of less than 90° between the side surface and the surface 10S1.
  • the separation width of the separation portion 16 exposed on the surface 10S1 is larger than the separation width of the separation portion 15.
  • the grooves forming the isolation section 16 are filled with an insulating film such as a silicon oxide (SiO x ) film, for example.
  • the unit pixel P is provided with a light shielding film 41, a color filter 42, and an on-chip lens 43 provided between adjacent unit pixels P on the light incident side S1 (the side of the surface 10S2 of the semiconductor substrate 10).
  • a multilayer wiring layer 30 is provided on the surface 10S1 of the semiconductor substrate 10 on the side opposite to the light incident side S1 of the unit pixel P. As shown in FIG.
  • the light shielding film 41 is for preventing light from leaking into the adjacent unit pixels P, and is located between the adjacent unit pixels P, specifically, at the boundary positions of the color filters 42 that transmit light of different colors.
  • a constituent material of the light shielding film 41 for example, a conductive material having a light shielding property can be used. Specifically, for example, tungsten (W), silver (Ag), copper (Cu), aluminum (Al), an alloy of Al and Cu, or the like can be used.
  • the color filters 42 include, for example, a red filter 42R that selectively transmits red light (R), a green filter 42G that selectively transmits green light (G), and a blue filter that selectively transmits blue light (B). 42B.
  • a red filter 42R that selectively transmits red light (R)
  • a green filter 42G that selectively transmits green light (G)
  • a blue filter that selectively transmits blue light (B). 42B.
  • the color filters 42R, 42G, and 42B for example, four green filters 42G are arranged on diagonal lines, and one red filter 42R and one blue filter 42B are arranged on orthogonal diagonal lines for each unit cell U, for example.
  • the corresponding color light is detected in the plurality of light receiving sections 12 in the unit cell U. That is, in the pixel section 100A, unit cells U for detecting red light (R), green light (G), and blue light (B) are arranged in a Bayer pattern.
  • the on-chip lens 43 converges incident light onto the light receiving section 12, and is provided for each unit pixel P, for example, as shown in FIG.
  • the on-chip lens 43 can be formed using an inorganic material such as silicon oxide (SiO x ) or silicon nitride (SiN x ), for example.
  • the on-chip lens 43 may be formed using an organic material with a high refractive index such as an episulfide resin, a thietane compound, or its resin.
  • the multilayer wiring layer 30 is provided with, for example, a transfer transistor TR and a pixel transistor that constitutes a readout circuit.
  • the vertical transfer gate 31 of the transfer transistor TR is provided extending from the surface 10S1 of the semiconductor substrate 10 to the depth reaching the light receiving section 12 .
  • sidewalls 32 are provided around the transfer gates 31 provided on the surface 10S1 of the semiconductor substrate 10, and the sidewalls and bottom surface of the transfer gates 31 extending in the semiconductor substrate 10 are covered with the insulating film 21.
  • the surface 10S1 of the semiconductor substrate 10 is further provided with gates of, for example, a reset transistor RST having a planar structure, a selection transistor SEL, an amplification transistor AMP, and the like.
  • a plurality of wiring layers 33 and 34 are further laminated on the multilayer wiring layer 30 with an interlayer insulating layer 35 interposed therebetween.
  • the wiring layer 33 and the FD 19 are electrically connected through vias V1.
  • a vertical drive circuit 111, a column signal processing circuit 112, a horizontal drive circuit 113, an output circuit 114, a control circuit 115, an input/output terminal 116, and the like are formed.
  • the photodetector 1 can be formed, for example, as follows.
  • a mask 51 is formed on the surface 10S1 of the semiconductor substrate 10, and trenches 15H are formed using photolithography and RIE (Reactive Ion Etching).
  • RIE Reactive Ion Etching
  • an oxide film 52 is formed on the side and bottom surfaces of the trench 15H.
  • a polysilicon film 53 is deposited in the trench 15H and then etched back to form the polysilicon film 53 below the trench 15H.
  • an oxide film is formed on the polysilicon film 53 to a thickness that does not fill the trench 15H, and then etched back. By doing so, an oxide film 54 is formed above the trench 15H. At this time, the thickness of the oxide film 54 is assumed to be thicker than the thickness of the oxide film 52 .
  • the polysilicon film 53 and the oxide film 52 under the trench 15H are removed by etching to expose the semiconductor substrate 10. Then, as shown in FIG. At this time, since the oxide film 54 is thicker than the oxide film 52, the upper portion of the trench 15H remains covered with the oxide film 54.
  • the semiconductor substrate 10 exposed in the groove 15H is doped with, for example, boron (B) using, for example, plasma doping or solid phase diffusion, thereby forming a p-type impurity region. 14 is formed.
  • the oxide films 52 and 54 above the trench 15H are removed.
  • the trench 15H is filled with an insulating film such as a silicon oxide (SiO x ) film to form the isolating portion 15.
  • an insulating film such as a silicon oxide (SiO x ) film
  • CMP Chemical Mechanical Polishing
  • the mask 51 formed on the surface 10S1 of the semiconductor substrate 10 and the surface 10S1 of the semiconductor substrate 10 are ground to planarize the surface.
  • a separation unit 15 is completed.
  • the separation portion 16 is formed on the surface 10S1 of the semiconductor substrate 10.
  • FIG. 8B gates of the transfer transistor TR and the amplification transistor AMP are formed.
  • n-type impurity regions 22 and 24 and p-type impurity region 23 are formed in surface 10S1 of semiconductor substrate 10, as shown in FIG. 8C.
  • a multilayer wiring layer 30 including vias V1, wiring layers 33 and 34 and an interlayer insulating layer 35 is formed on the surface 10S1 of the semiconductor substrate 10.
  • a multilayer wiring layer 30 including vias V1, wiring layers 33 and 34 and an interlayer insulating layer 35 is formed on the surface 10S1 of the semiconductor substrate 10.
  • a plurality of transistors for example, the transfer transistor TR and the amplification transistor AMP formed on the surface (surface 10S1) of the semiconductor substrate 10 are separated between adjacent unit pixels P.
  • Separation unit 15 is used for separation. This reduces the separation distance between the plurality of active elements formed on the surface 10S1 of the semiconductor substrate. This will be explained below.
  • CMOS image sensor is a semiconductor device that photoelectrically converts incident light with a photodiode and amplifies and outputs a minute signal with an amplification transistor.
  • CMOS image sensors it is known that the size of the photodiode and amplification transistor greatly affects the image quality performance.
  • FIG. 9 schematically shows the structure of the solid-state imaging device described above.
  • An FDTI 91 for separating pixels is formed on the Si substrate 90, and a p+ layer 92 for pinning is formed on its side surface.
  • an STI 93 for isolating devices such as an amplifying transistor, a floating diffusion, and a well bias p+ diffusion layer formed on the surface of the Si substrate 90 .
  • the device separation distance depends on the width of the STI.
  • STI is larger than the separation width of FDTI as shown in FIG. 9, so pixel size cannot be reduced if the size of the device provided in each pixel is maintained. Alternatively, there is a problem that the size of the device cannot be maintained and the required performance cannot be obtained.
  • a plurality of transistors formed on the surface (surface 10S1) of the semiconductor substrate 10 are separated by using the separating portion 15 for separating the adjacent unit pixels P. .
  • the separation distance is reduced compared to a general solid-state imaging device that separates a plurality of transistors formed on the surface of the semiconductor substrate 10 using STI.
  • the photodetector 1 of the present embodiment it is possible to achieve miniaturization of the pixel size.
  • the performance of active elements such as transistors can be maintained or improved, the performance of the photodetector 1 can be improved.
  • FIG. 10 schematically illustrates an example of a cross-sectional configuration of a photodetector (photodetector 1A) according to Modification 1 of the present disclosure.
  • the photodetector 1A is, for example, a CMOS image sensor or the like used in electronic equipment such as a digital still camera or a video camera, and is, for example, a back-illuminated photodetector as in the first embodiment.
  • the isolation portion 15 is embedded with an insulating film.
  • the gap G is formed in the first separating portion 15X of the separating portion 15. As shown in FIG.
  • the configuration of the photodetector 1A is substantially the same as that of the photodetector 1 except for this point.
  • the gap G within the first separation portion 15X can be formed, for example, as follows.
  • the semiconductor substrate 10 exposed in the groove 15H is doped with, for example, boron (B) to form the p-type impurity region 14, and then the oxide films 52 and 54 are not removed.
  • An insulating film is embedded in the trench 15H.
  • the opening width of the upper portion of the trench 15H is narrower than that of the lower portion of the trench 15H, the opening of the upper portion of the trench 15H is closed before the lower portion of the trench 15H is buried with the insulating film. is formed.
  • FIG. 11 schematically illustrates an example of a cross-sectional configuration of a photodetector (photodetector 1B) according to Modification 2 of the present disclosure.
  • the photodetector 1B is, for example, a CMOS image sensor or the like used in electronic equipment such as a digital still camera or a video camera, and is, for example, a back-illuminated photodetector as in the first embodiment.
  • the isolation portion 15 is embedded with an insulating film.
  • the insulating film 15A is embedded in the isolation portion 15, and further, a conductive film 15B such as a polysilicon film is embedded in a position corresponding to the first isolation portion 15X. I made it The configuration of the photodetector 1B is substantially the same as that of the photodetector 1 except for this point.
  • the separation section 15 of this modified example can be formed, for example, as follows.
  • the semiconductor substrate 10 exposed in the groove 15H is doped with, for example, boron (B) to form the p-type impurity region 14, and then, as shown in FIG. 7F, the groove 15H is formed. are removed.
  • a polysilicon film is deposited in the trench 15H and etched back to form a conductive film 15B made of a polysilicon film below the trench 15H. do.
  • an insulating film 15A is further deposited on the conductive film 15B in the trench 15H to fill the trench 15H.
  • the isolation portion 15 in which the conductive film 15B is embedded in the first isolation portion 15X is formed.
  • the conductive film 15B is embedded in the first isolation portion 15X of the isolation portion 15, so that it is possible to strengthen the pinning by applying a negative bias to the conductive film 15B, for example. Therefore, in addition to the effects of the first embodiment, it is possible to suppress dark current.
  • FIG. 12 schematically illustrates an example of a cross-sectional configuration of a photodetector (photodetector 1C) according to Modification 3 of the present disclosure.
  • the photodetector 1C is, for example, a CMOS image sensor or the like used in electronic equipment such as a digital still camera or a video camera, and is, for example, a back-illuminated photodetector as in the first embodiment.
  • the isolation portion 15 is embedded with an insulating film.
  • an insulating film 15A is embedded in the isolation portion 15, and a conductive film 15B such as a polysilicon film is embedded in a position corresponding to the first isolation portion 15X. and to form a gap G.
  • the configuration of the photodetector 1C is substantially the same as that of the photodetector 1.
  • the separation section 15 of this modified example can be formed, for example, as follows.
  • the semiconductor substrate 10 exposed in the trench 15H is doped with, for example, boron (B) to form the p-type impurity region 14, and then an oxide film is formed as shown in FIG. 13A.
  • An insulating film 55 is formed in the groove 15H without removing 52 and 54.
  • the trench 15H is filled with a conductive film 15B made of a polysilicon film.
  • the opening width of the upper portion of the trench 15H is narrower than that of the lower portion of the trench 15H. G is formed.
  • an insulating film 56 is embedded in the upper portion of the trench 15H.
  • the conductive film 15B is embedded in the first isolation portion 15X, and the isolation portion 15 in which the gap G is formed is completed.
  • the conductive film 15B is embedded in the first isolation portion 15X of the isolation portion 15 and the gap G is formed.
  • Optical isolation between pixels P can be enhanced. Therefore, it is possible to suppress color mixture.
  • a negative bias can be applied to the conductive film 15B to enhance pinning, so that dark current can be suppressed.
  • FIG. 14 schematically illustrates an example of a cross-sectional configuration of a photodetector (photodetector 1D) according to Modification 4 of the present disclosure.
  • the photodetector 1D is, for example, a CMOS image sensor or the like used in electronic equipment such as a digital still camera or a video camera, and is, for example, a back-illuminated photodetector as in the first embodiment.
  • the separation width (d1) of the second separation portion 15Y is smaller than the separation width (d2) of the first separation portion 15X (d1 ⁇ d2). formed.
  • the configuration of the photodetector 1D is substantially the same as that of the photodetector 1.
  • the separation section 15 of this modified example can be formed, for example, as follows.
  • the semiconductor substrate 10 exposed in the groove 15H is doped with, for example, boron (B) to form the p-type impurity region 14, and then, as shown in FIG. 15A, the groove 15H is formed.
  • the surface of the semiconductor substrate 10 exposed inside is etched by a certain amount. This removes contamination and surface damage during doping.
  • the oxide films 52 and 54 above the trench 15H are removed.
  • the grooves 15H are filled with an insulating film to form the isolating portions 15.
  • the opening width of the upper portion of the trench 15H is narrower than that of the lower portion of the trench 15H, the opening of the upper portion of the trench 15H is closed before the lower portion of the trench 15H is buried with the insulating film.
  • a gap G is formed in the separation portion 15X).
  • the mask 51 formed on the surface 10S1 of the semiconductor substrate 10 and the surface 10S1 of the semiconductor substrate 10 are ground by CMP to planarize the surface.
  • the isolation portion 15 in which the isolation width (d1) of the second isolation portion 15Y is smaller than the isolation width (d2) of the first isolation portion 15X (d1 ⁇ d2) is completed.
  • the separation width (d1) of the second separation section 15Y is smaller than the separation width (d2) of the first separation section 15X (d1 ⁇ d2), so that the separation section 15 is formed.
  • the separation distance in plan view can be made smaller than the actual separation distance between adjacent unit pixels P. Therefore, in addition to the effects of the first embodiment, it is possible to further reduce the pixel size.
  • FIGS. 5 and 16B are cross-sectional schematic diagrams for explaining a method for manufacturing a photodetector according to Modification 5 of the present disclosure.
  • the photodetector 1 can also be formed, for example, as follows.
  • the separating portion 15 is formed in the same manner as in the first embodiment.
  • the gates of the transfer transistor TR and the amplification transistor AMP are formed as shown in FIG. 16A.
  • the n-type impurity region 22 forming the floating diffusion FD, the p-type impurity region 23 forming the well contact region, the transfer transistor TR and the amplification transistor AMP are formed on the surface 10S1 of the semiconductor substrate 10.
  • n-type impurity regions 24 are formed to form the source and drain regions of .
  • a multilayer wiring layer 30 including vias V1, wiring layers 33 and 34 and an interlayer insulating layer 35 is formed on the surface 10S1 of the semiconductor substrate 10 in the same manner as in the first embodiment.
  • the surface 10S2 side of the semiconductor substrate 10 is ground by, for example, CMP until the separation portion 15 is exposed, thereby flattening the surface.
  • the fixed charge layer 13, the light shielding film 41, the color filter 42 and the on-chip lens 43 are formed.
  • the photodetector 1 shown in FIG. 1 is completed.
  • FIG. 17 schematically illustrates an example of a planar configuration of a unit pixel P of a photodetector (photodetector 2) according to the second embodiment of the present disclosure.
  • FIG. 18A schematically shows an example of a cross-sectional configuration of the photodetector 2 corresponding to line III-III' shown in FIG.
  • FIG. 18B schematically shows an example of a cross-sectional configuration of the photodetector 2 corresponding to line IV-IV' shown in FIG.
  • the photodetector 2 is, for example, a CMOS image sensor or the like used in electronic devices such as a digital still camera and a video camera. portion (pixel portion 100A).
  • the photodetector 2 is, for example, a so-called back-illuminated photodetector in the CMOS image sensor or the like.
  • the photodetector 2 has a pixel section 100A in which a plurality of unit pixels P are arranged in an array, as in the first embodiment (see FIG. 2). Adjacent unit pixels P in the pixel section 100A are separated from each other by a separation section 15 penetrating between a pair of opposing surfaces (the front surface (surface 10S1) and the rear surface (surface 10S2)) of the semiconductor substrate 10.
  • FIG. 1 the front surface (surface 10S1) and the rear surface (surface 10S2)
  • a plurality of active elements are provided on the surface 10S1 of the semiconductor substrate 10 in each of the unit pixels P separated from each other by the separation portion 15, and the plurality of active elements are: For example, they are separated by separation portions 16 that extend from the surface 10 S 1 of the semiconductor substrate 10 toward the surface 10 S 2 and have bottoms within the semiconductor substrate 10 .
  • an isolation portion 15 that isolates adjacent unit pixels P and an isolation portion 16 that isolates a plurality of active elements provided in the unit pixels P are provided apart from each other.
  • the unit pixel P has a photodiode PD embedded as a light receiving section 12 in a semiconductor substrate 10 having a pair of opposing surfaces (surfaces 10S1 and 10S2).
  • a p-well 11 is formed as an active region on the side opposite to the light incident side S1 of the light receiving portion 12 (on the surface (surface 10S1) side of the semiconductor substrate 10).
  • an n-type impurity region 22 forming a floating diffusion FD
  • a p-type impurity region 23 forming a well contact region
  • pixel transistors for example, reset transistors RST
  • An n-type impurity region 24 is provided to form the source region and the drain region of the selection transistor SEL and the amplification transistor AMP).
  • the unit pixel P further has an isolation portion 16 having an STI structure, and the transfer transistor TR and the pixel transistor (for example, the amplification transistor AMP) provided in the unit pixel P are isolated from each other by the isolation portion 16 .
  • a separating portion 15 is provided between the adjacent unit pixels P.
  • the separation portion 15 corresponds to a specific example of "first separation groove" in an embodiment of the present disclosure.
  • the separation section 15 separates adjacent unit pixels P in the pixel section 100A in which a plurality of unit pixels P are arranged in an array. For example, they are provided in a grid pattern.
  • the isolation part 15 constitutes an FTI structure penetrating between the surface 10S1 and the surface 10S2 of the semiconductor substrate 10 .
  • the isolation part 15 has an FFTI (Front Full Trench Isolation) structure penetrating between the surface 10S1 and the surface 10S2 of the semiconductor substrate 10, for example, from the surface 10S1 side toward the surface 10S2. .
  • FFTI Front Full Trench Isolation
  • the separation portion 15 has substantially the same separation width between the surface 10S1 and the surface 10S2.
  • the separating portion 15 has a substantially rectangular cross section in which the angle between the side surface and the surface 10S1 is substantially perpendicular.
  • the grooves forming the separation section 15 are filled with an insulating film such as a silicon oxide (SiO x ) film, for example.
  • the p-type impurity region 14 corresponds to a specific example of "third p-type impurity region" in one embodiment of the present disclosure.
  • the p-type impurity region 14 is formed along the side surface of the separation portion 15 except for a portion so as to surround the transfer transistor TR and the pixel transistor (for example, the amplification transistor AMP) provided in the unit pixel P. formed continuously.
  • the p-type impurity region 14 is formed continuously between the surface 10S1 and the surface 10S2 of the semiconductor substrate 10 so as to penetrate the semiconductor substrate 10 similarly to the separation portion 15 .
  • an n-type impurity region 22 forming a floating diffusion FD and a p-type impurity region 23 forming a well contact region for applying a reference potential to the semiconductor substrate 10 are formed on the surface 10S1 of the semiconductor substrate 10. is provided.
  • the n-type impurity region 22 and the p-type impurity region 23 are formed, for example, along the side surfaces of the separation section 15 on the diagonal lines of the corners of the unit pixel P having a rectangular shape. These n-type impurity region 22 and p-type impurity region 23 correspond to part of the side surface of isolation portion 15 where p-type impurity region 14 is not formed.
  • the separation portion 16 corresponds to a specific example of the "second separation groove" in one embodiment of the present disclosure.
  • the separation section 16 separates the plurality of active elements provided in the unit pixel P as described above.
  • the isolation portion 16 extends from the surface 10S1 of the semiconductor substrate 10 toward the surface 10S2 and has an STI structure having a bottom inside the semiconductor substrate 10 .
  • the separation width on the light incident side S1 is smaller than the separation width on the wiring layer S2 side.
  • the separating portion 15 has a forward tapered cross section with an angle of less than 90° between the side surface and the surface 10S1.
  • the cross-sectional shape of the separation portion 16 is not limited to a forward tapered shape.
  • the width of the separation portion 16 exposed on the surface 10S1 is larger than the separation width of the separation portion 15, it is not limited to this.
  • the width of the separation portion 16 exposed on the surface 10S1 may be smaller than the separation width of the separation portion 15 .
  • the grooves forming the isolation section 16 are filled with an insulating film such as a silicon oxide (SiO x ) film, for example.
  • the separation section 16 is provided apart from the separation section 15 .
  • the separating portion 15 and the separating portion 16 are formed at positions that do not overlap each other in plan view.
  • the separation portion 16 is selectively provided between the transfer transistor TR and the pixel transistor (for example, the amplification transistor AMP) provided in the unit pixel P surrounded by the separation portion 15 .
  • the depth of the separating portion 16 can be independently controlled. Specifically, by making the depth of the separating portion 16 formed above the light receiving portion 12 shallow, the light receiving portion 12 can be expanded toward the surface 10S1 of the semiconductor substrate 10 .
  • a part of the side surface of the isolation portion 16 is in contact with the p-type impurity region 14 formed along the side surface of the isolation portion 15, as shown in FIGS. 17 and 18A. This can prevent dark current, white spots, and the like from occurring on the side surface of the separating portion 16 .
  • the isolation portion 16 does not reach the p-type impurity region 14, as shown in FIG. It may be formed between the region 14 and the separation portion 16 . As a result, even when the isolation portion 16 and the p-type impurity region 14 are separated from each other, it is possible to prevent dark current, white spots, and the like from occurring on the side surface of the isolation portion 16 .
  • the surface 10S1 in the unit pixel P and the semiconductor substrate 10 in the vicinity thereof are continuous without being separated by the separating portion 16.
  • FIG. A plurality of active elements provided in the unit pixel P are surrounded by the p-type impurity region 14 and the isolation portion 16 formed along the side surface of the isolation portion 15 .
  • the channel of the transfer transistor TR is sandwiched between the n-type impurity region 22 forming the floating diffusion FD and the separation portion 16 .
  • the channel and source/drain of amplification transistor AMP are surrounded by p-type impurity region 14 and isolation portion 16 .
  • the photodetector 2 can be formed, for example, as follows. 20A to 20E schematically show a cross section corresponding to line VV' shown in FIG.
  • FIG. 20A shows the state of the semiconductor substrate 10 before processing.
  • a trench 15H is formed using photolithography and RIE (Reactive Ion Etching).
  • the semiconductor substrate 10 exposed in the trenches 15H is doped with, for example, boron (B) by plasma doping, solid-phase diffusion, or the like to form p-type impurity regions. 14 is formed.
  • boron B
  • an insulating film is further deposited in the trench 15H to fill the trench 15H.
  • the insulating film formed on the surface 10S1 of the semiconductor substrate 10 and the surface 10S1 of the semiconductor substrate 10 are ground by, for example, CMP to planarize the surface.
  • FIG. 20C after forming the light-receiving portion 12 and the p-well 11 in the semiconductor substrate 10 by ion implantation or the like, a groove having a predetermined depth is formed in the surface 10S1 of the semiconductor substrate 10. , an isolation portion 16 is formed by filling the trench with an insulating film. After that, the insulating film formed on the surface 10S1 of the semiconductor substrate 10 and the surface 10S1 of the semiconductor substrate 10 are ground by, for example, CMP to planarize the surface.
  • FIG. 20D gates of pixel transistors such as the transfer transistor TR and the amplification transistor AMP are formed.
  • FIG. 20E for example, by ion implantation or the like, n-type ions are implanted into the surface 10S1 of the semiconductor substrate 10 in the vicinity of the side surface of the isolation section 15, thereby effectively increasing the area near the side surface of the isolation section 15. lower the p-type impurity concentration.
  • n-type ions such as P (phosphorus) or As (arsenic) are implanted into the regions where the p-type impurity concentration is lowered by, for example, ion implantation. , to form an n-type impurity region 22 that becomes a floating diffusion FD.
  • p-type ions such as boron (B) are implanted into the p-type impurity region 14 near the side surface of the isolation portion 15 to form p-type well contact regions.
  • a type impurity region 23 is formed.
  • the separating portion 15 for separating the adjacent unit pixels P and the separating portion 16 for separating the plurality of active elements provided in the unit pixels P are separated from each other. I set it up. This makes it possible to independently control the depth of the second isolation portion 15Y having the STI structure forming the isolation portion 15 and the depth of the isolation portion 16 similarly having the STI structure. This will be explained below.
  • CMOS image sensors As mentioned above, as the resolution of CMOS image sensors increases, the pixel size is being reduced.
  • FDTIs are used to electrically and optically isolate photodiodes, and STIs isolate transfer transistors and readout circuits.
  • STI has a wider separation width than FDTI. Therefore, when the STI is formed on the FDTI, a step occurs due to the difference in the separation width.
  • This difference in isolation width is, for example, for forming the upper end position of the p-type impurity region formed on the side surface of the FDTI in a self-aligned manner with respect to the depth of the bottom of the STI.
  • the bottom of the STI formed on the FDTI and the bottom of the STI separating the transistors are formed at the same depth. This is because the STI formed on the FDTI and the STI separating the transistors can be formed in the same process, thereby reducing the manufacturing cost.
  • Such a CMOS image sensor has the following problems. That is, when the STI is formed on the FDTI, a crystal defect may occur due to the stress or the like that is locally applied to the Si substrate due to the occurrence of a step at the contact portion. When a crystal defect occurs, an image defect such as a white spot flaw occurs in a pixel in which the crystal defect occurs, so that the image quality of a reproduced image is degraded. In addition, since the STI on the FDTI and the STI separating the transistors are formed in the same process, their depths cannot be controlled independently.
  • the separating portion 15 that separates the adjacent unit pixels P and the separating portion 16 that separates the plurality of active elements provided in the unit pixels P are separated from each other. I set it up. Thereby, the depth of the separating portion 16 can be independently controlled. Specifically, for example, by making the depth of the separation portion 16 formed above the light receiving portion 12 shallow, the light receiving portion 12 can be expanded toward the surface 10S1 of the semiconductor substrate 10 .
  • the number of saturated electrons in the light receiving section 12 can be increased, so that an image with a wide dynamic range can be obtained even when the pixel size is reduced. can. That is, it becomes possible to improve the imaging quality.
  • the area of the STI occupying the surface (surface 10S1) of the semiconductor substrate 10 in the unit pixel P is reduced, so that it is possible to achieve miniaturization of the pixel size. Become.
  • the performance of active elements such as transistors can be maintained or improved, the performance of the photodetector 1 can be improved.
  • the separation section 15 is formed with a substantially uniform width. As a result, the stress locally applied to the semiconductor substrate 10 is reduced, so that the occurrence of crystal defects can be prevented. Therefore, reliability can be improved.
  • FIG. 21 schematically illustrates an example of a planar configuration of a unit pixel P of a photodetector (photodetector 2A) according to Modification 6 of the present disclosure.
  • FIG. 22 schematically shows an example of the cross-sectional configuration of the photodetector 2A corresponding to line VI-VI' shown in FIG.
  • the photodetector 2A is, for example, a CMOS image sensor or the like used in electronic devices such as a digital still camera and a video camera. portion (pixel portion 100A).
  • the photodetector 2A is, for example, a so-called back-illuminated photodetector in the CMOS image sensor or the like.
  • two transistors are formed in the unit pixel P.
  • a selection transistor SEL is provided in the photodetector device 2A of this modified example. Made the drain shared.
  • the configuration of the photodetector 2A is substantially the same as that of the photodetector 2 except for this point.
  • two or more transistors may be formed in the region surrounded by the p-type impurity region 14 and the isolation portion 16.
  • FIG. 21 shows an example in which a contact is provided to the source/drain shared by the amplification transistor AMP and the selection transistor SEL
  • the present invention is not limited to this.
  • the contact provided to the source/drain shared by the amplification transistor AMP and the selection transistor SEL may be removed so that the two transistors are connected in series.
  • FIG. 23 schematically illustrates an example of a planar configuration of a unit pixel P of a photodetector (photodetector 2B) according to Modification 7 of the present disclosure.
  • FIG. 24 schematically shows an example of the cross-sectional configuration of the photodetector 2B corresponding to line VII-VII' shown in FIG.
  • the photodetector 2B is, for example, a CMOS image sensor or the like used in electronic devices such as a digital still camera and a video camera. portion (pixel portion 100A).
  • the photodetector 2B is, for example, a so-called back-illuminated photodetector in the CMOS image sensor or the like.
  • the source/drain is shared between the amplification transistor AMP and the selection transistor SEL.
  • the source/drain is not shared between the amplification transistor AMP and the selection transistor SEL, but separated by the p-type impurity region 14 .
  • the configuration of the photodetector 2B is substantially the same as that of the photodetector 2A.
  • a plurality of regions surrounded by the p-type impurity region 14 and the isolation portion 16 may be provided in the unit pixel P, and a transistor may be formed in each region. Even in such a configuration, the same effects as those of the second embodiment can be obtained.
  • FIG. 25 schematically illustrates an example of a planar configuration of a unit pixel P of a photodetector (photodetector 2C) according to Modification 8 of the present disclosure.
  • FIG. 26 schematically shows an example of a cross-sectional configuration of the photodetector 2C corresponding to line VIII-VIII' shown in FIG.
  • the photodetector 2C is, for example, a CMOS image sensor or the like used in electronic devices such as a digital still camera and a video camera. portion (pixel portion 100A).
  • the photodetector 2C is, for example, a so-called back-illuminated photodetector in the CMOS image sensor or the like.
  • the separation unit 16 separates the transfer transistor TR and the amplification transistor AMP.
  • the p-type diffusion layer 26 separates the transfer transistor TR and the amplification transistor AMP.
  • the configuration of the photodetector 2 ⁇ /b>C has substantially the same configuration as the photodetector 2 .
  • the p-type diffusion layer 26 corresponds to one specific example of the "fourth p-type impurity region" in one embodiment of the present disclosure. Unlike the p-type impurity region 14 formed on the side surface of the isolation portion 15 in a self-aligned manner, the p-type diffusion layer 26 is formed apart from the side surface of the isolation portion 15 similarly to the isolation portion 16 .
  • the p-type diffusion layer 26 can be formed, for example, by implanting p-type ions such as boron (B) by ion implantation or the like.
  • a p-type diffusion layer 25 may be formed between the p-type impurity region 14 and the p-type diffusion layer 26 on the surface 10S1 of .
  • the p-type diffusion layer 26 separates the transfer transistor TR and the amplification transistor AMP. Even in such a configuration, it is possible to obtain the same effect as in the second embodiment.
  • FIG. 28 schematically illustrates an example of a planar configuration of a unit pixel P of a photodetector (photodetector 2D) according to Modification 9 of the present disclosure.
  • FIG. 29 schematically shows an example of the cross-sectional configuration of the photodetector 2D corresponding to line IX-IX' shown in FIG.
  • the photodetector 2D is, for example, a CMOS image sensor or the like used in electronic devices such as digital still cameras and video cameras. portion (pixel portion 100A).
  • the photodetector 2D is, for example, a so-called back-illuminated photodetector in the CMOS image sensor or the like.
  • the separation portion 15 has an FFTI structure penetrating from the surface 10S1 side toward the surface 10S2, and has substantially the same separation width between the surface 10S1 side and the surface 10S2.
  • the separation section 15 has an FDTI structure extending between the surfaces 10S1 and 10S2 of the semiconductor substrate 10, for example, from the surface 10S1 side toward the surface 10S2. and a second isolation portion 15Y extending from the surface 10S1 side toward the surface 10S2 and having an STI structure having a bottom in the semiconductor substrate 10.
  • the first separation section 15X corresponds to the "first separation section” in an embodiment of the present disclosure, and corresponds to the "second separation section” in the embodiment of the present disclosure.
  • the width of the second isolation portion 15Y is larger than the isolation width of the first isolation portion 15X, and the p-type impurity region 14 formed along the side surface of the isolation portion 15 extends from the bottom of the wide second isolation portion 15Y to the upper end. , is formed along the side surface of the first separating portion 15X.
  • a p-type diffusion layer 25 is formed on the side surface of the second separation section 15Y. Except for these points, the configuration of the photodetector 2 ⁇ /b>D has substantially the same configuration as the photodetector 2 .
  • the isolation section 15 is formed of the first isolation section 15X having the FDTI structure and the second isolation section 15Y having the STI structure.
  • the depth of the second separation portion 15Y and the depth of the separation portion 16 can be independently controlled by forming the second separation portion 15Y and the separation portion 15 in different steps. .
  • the light receiving portion 12 can be expanded toward the surface 10S1 of the semiconductor substrate 10 . Therefore, as in the second embodiment, it is possible to increase the number of saturated electrons in the light receiving section 12, so that even when the pixel size is reduced, an image with a wide dynamic range can be obtained. .
  • the isolation portion 16 can be formed shallow, the area of the isolation portion 16 on the surface 10S1 of the semiconductor substrate 10 can be reduced accordingly. Therefore, even if the pixel size is reduced, the isolation section 16 can be arranged without impairing the size of the transistor.
  • FIG. 30 illustrates an example of a readout circuit of a photodetector according to Modification 10 of the present disclosure.
  • FIG. 31 illustrates another example of the readout circuit of the photodetector according to Modification 10 of the present disclosure.
  • a plurality of unit pixels P are two-dimensionally arranged in a matrix.
  • the plurality of unit pixels P may be repeatedly arranged in an array with a unit cell composed of a plurality of adjacent unit pixels as a repeating unit.
  • two unit pixels adjacent to each other in the row direction or the column direction may be used as unit cells.
  • two unit pixels P forming a unit cell include two light receiving portions 12 (light receiving portions 12-0 and 12-1) and a floating diffusion FD and a transfer transistor TR. They share a readout circuit.
  • four unit pixels adjacent to each other in two rows and two columns in the row direction and the column direction may be unit cells.
  • Four unit pixels P forming a unit cell for example, as shown in FIG. They share one floating diffusion FD and one readout circuit.
  • “shared" means that outputs of two or four unit pixels P are input to a common floating diffusion FD and readout circuit.
  • FIG. 32 schematically shows an example of a planar configuration of a photodetector 2E in which four unit pixels adjacent to each other in 2 rows ⁇ 2 columns shown in FIG. 31 share one floating diffusion FD and one readout circuit. It is.
  • FIG. 33 schematically shows an example of the cross-sectional configuration of the photodetector 2E corresponding to line X-X' shown in FIG.
  • one floating diffusion FD and one readout circuit are shared by four light receiving portions 12 (light receiving portions 12-0, 12-1, 12-2, 12-3) and transfer transistors TR.
  • a polysilicon film 27 doped to n-type by ion implantation or the like is embedded in the isolation portion 15 located at the intersection of four unit pixels P arranged in 2 rows ⁇ 2 columns, and thermal diffusion is performed.
  • the n-type impurity region 22 that becomes the floating diffusion FD can be formed in the surface 10S1 of the semiconductor substrate 10 around the polysilicon film 27.
  • a polysilicon film 28 doped p-type by, for example, ion implantation is embedded in the isolation portion 15 on the diagonal line of the isolation portion 15 in which the polysilicon film 27 is embedded, and the polysilicon film 28 is formed by thermal diffusion.
  • a p-type impurity region 23 to be a well contact region can be formed in the surface 10S1 of the semiconductor substrate 10 around the .
  • FIG. 34 schematically illustrates an example of a planar configuration of a photodetector (photodetector 3) according to the third embodiment of the present disclosure.
  • FIG. 35 schematically shows an example of the cross-sectional configuration of the photodetector 3 corresponding to line XI-XI' shown in FIG.
  • the photodetector 3 is, for example, a CMOS image sensor or the like used in electronic devices such as digital still cameras and video cameras. portion (pixel portion 100A).
  • the photodetector 3 is, for example, a so-called back-illuminated photodetector in the CMOS image sensor or the like.
  • the photodetector 3 has a pixel section 100A in which a plurality of unit pixels P are arranged in an array, as in the first embodiment (see FIG. 2). Adjacent unit pixels P in the pixel section 100A are separated from each other by a separating portion 17 extending between a pair of opposing surfaces (the front surface (surface 10S1) and the rear surface (surface 10S2)) of the semiconductor substrate 10.
  • FIG. The unit pixels P separated from each other by the separating portion 17 are respectively provided with an n-type impurity region 22 forming the floating diffusion FD and a p-type impurity region 62 forming a well contact region.
  • p-type impurity region 62 is formed inside semiconductor substrate 10 .
  • the unit pixel P has a photodiode PD embedded as a light receiving section 12 in a semiconductor substrate 10 having a pair of opposing surfaces (surfaces 10S1 and 10S2).
  • a p-well 11 is formed as an active region on the side opposite to the light incident side S1 of the light receiving portion 12 (on the surface (surface 10S1) side of the semiconductor substrate 10).
  • an n-type impurity region 22 forming a floating diffusion FD
  • a p-type impurity region 62 forming a well contact region
  • a transfer transistor TR and a pixel transistor
  • An n-type impurity region 24 is provided to form the source and drain regions of the reset transistor RST, select transistor SEL, and amplifier transistor AMP.
  • the unit pixel P further has an isolation portion 16 having an STI structure, and the transfer transistor TR and the pixel transistor (for example, the amplification transistor AMP) provided in the unit pixel P are isolated from each other by the isolation portion 16 .
  • the separation portion 16 corresponds to a specific example of the "second separation groove" in one embodiment of the present disclosure.
  • the separation section 16 separates the transfer transistor TR provided in the unit pixel P from the pixel transistor (for example, the amplification transistor AMP) as described above.
  • the isolation portion 16 extends from the surface 10S1 of the semiconductor substrate 10 toward the surface 10S2 and has an STI structure having a bottom inside the semiconductor substrate 10 .
  • the separation width on the light incident side S1 is smaller than the separation width on the wiring layer S2 side.
  • the separation portion 16 has a forward tapered cross section with an angle of less than 90° between the side surface and the surface 10S1.
  • the separation width of the separation portion 16 exposed on the surface 10S1 is larger than the separation width of the separation portion 17.
  • the grooves forming the isolation section 16 are filled with an insulating film such as a silicon oxide (SiO x ) film, for example.
  • a separating portion 17 is provided between the adjacent unit pixels P.
  • the separation portion 17 corresponds to a specific example of the "first separation groove" in an embodiment of the present disclosure.
  • the separation section 17 separates adjacent unit pixels P in the pixel section 100A in which a plurality of unit pixels P are arranged in an array. For example, they are provided in a grid pattern.
  • the separation portion 17 constitutes an FTI structure penetrating between the surface 10S1 and the surface 10S2 of the semiconductor substrate 10.
  • the isolation portion 17 includes, for example, a first isolation portion 17X having an FDTI structure extending from the surface 10S1 side toward the surface 10S2 between the surfaces 10S1 and 10S2 of the semiconductor substrate 10, and the surface 10S1. and a second separation portion 17Y having an STI structure extending from the side toward the surface 10S2 and having a bottom portion within the semiconductor substrate 10.
  • the first separating portion 17X has a substantially rectangular cross section in which the angle between the side surface and the surface 10S1 is substantially perpendicular.
  • the second separating portion 17Y has a forward-tapered cross section in which the angle between the side surface and the surface 10S1 is less than 90°.
  • the separation width of the bottom portion of the second separation portion 17Y is larger than the separation width of the first separation portion 17X.
  • the grooves forming the separation section 17 are filled with an insulating film such as a silicon oxide (SiO x ) film, for example.
  • Two conductors 61 and 63 are embedded in the separation portion 17 .
  • the conductors 61 are embedded in the intersecting second isolation portions 17Y in a cross shape in plan view, as shown in FIG. 34, for example.
  • the conductor 61 has a higher p-type impurity concentration ( 1E18 cm ⁇ 3 to 1E21 cm ⁇ 3 ), for example a polysilicon film, which is in contact with the semiconductor substrate 10 inside the semiconductor substrate 10 .
  • a p-type impurity region 62 serving as a well contact region for applying a reference potential to the semiconductor substrate 10 is formed inside the semiconductor substrate 10 .
  • the p-type impurity region 62 is formed below the bottom (h1) of the isolation portion 16 (surface 10S2). As a result, the area of the p-type impurity region formed on the surface 10S1 of the semiconductor substrate 10 can be reduced, and the area where transistors can be arranged can be increased.
  • the position where the conductor 61 is embedded is separated from the n-type impurity regions (for example, the n-type impurity regions 22 forming the source/drain of the amplifying transistor or the floating diffusion FD) formed on the surface 10S1 of the semiconductor substrate 10. preferably.
  • the depth of the isolation portion 16 is also reduced. This is because the junction electric field increases as the impurity region (for example, the n-type impurity region 22) approaches, and noise due to leakage current or the like is generated.
  • the conductor 63 corresponds to a specific example of the "conductor” in one embodiment of the present disclosure.
  • the conductor 63 is embedded in the first separation portion 17X.
  • the conductor 63 is, for example, a polysilicon film doped with p-type impurities, and is electrically insulated from the semiconductor substrate 10 .
  • the upper end (h3) of the conductor 63 is formed below the lower end (h2) of the conductor 61 (surface 10S2). That is, the conductor 63 is electrically insulated from the conductor 61 as well.
  • a voltage lower than the reference potential is applied to the conductor 63 . This reduces the dark current generated at the interface of the first separation portion 17X.
  • FIG. 34 shows an example in which the conductors 61 are embedded in the intersecting separating portions 17 in a cross shape in plan view
  • the present invention is not limited to this.
  • conductors 61 extending in the row direction or column direction may be embedded in isolation portion 17 .
  • conductors 61 extending unevenly in the row direction and the column direction may be embedded in the separation portion 17.
  • the conductor 61 may be selectively embedded only in the crossing portion of the isolation portion 17 near the gate of the amplification transistor AMP.
  • the conductor 61 may be embedded in the separation portion 17 other than the crossing portion.
  • the p-type impurity region 62 forming the well contact region is formed inside the semiconductor substrate 10 .
  • the area of the isolation portion 16 having the STI structure formed on the surface (surface 10S1) of the semiconductor substrate 10 is reduced. This will be explained below.
  • CMOS image sensors As mentioned above, as the resolution of CMOS image sensors increases, the pixel size is being reduced.
  • FDTIs are used to electrically and optically isolate photodiodes, and STIs isolate transfer transistors and readout circuits.
  • Such a CMOS image sensor has the following problems.
  • a plurality of active elements are formed on the surface of a Si substrate.
  • a reference potential is applied to one or more transistors constituting a readout circuit, the source/drain of a transfer transistor for reading out photoelectrons from a light receiving portion, an n-type impurity region serving as a floating diffusion FD, and a Si substrate.
  • a p-type impurity region is formed for the purpose.
  • the floating fusion FD including the n-type impurity region and the gate of the transfer transistor (transfer gate) are arranged close to each other. At this time, on the surface of the Si substrate where the transfer gate and the floating diffusion FD are close to each other, a dark current is generated due to the application of a large electric field.
  • the p-type impurity region 62 forming the well contact region is formed inside the semiconductor substrate 10 .
  • the area of the STI occupying the surface (surface 10S1) of the semiconductor substrate 10 within the unit pixel P is reduced.
  • the distance between the semiconductor substrate 10 and the n-type impurity region (for example, the n-type impurity region 22 that becomes the floating diffusion FD) formed on the surface 10S1 of the semiconductor substrate 10 can be secured three-dimensionally.
  • the photodetector 3 of the present embodiment for example, it is possible to achieve miniaturization of the pixel size without degrading the quality of the reproduced image.
  • the area of the p-type impurity region formed on the surface 10S1 of the semiconductor substrate 10 of the semiconductor substrate 10 is reduced, and the area for forming transistors such as the amplification transistor AMP is increased. can do.
  • FIG. 42 schematically illustrates an example of a planar configuration of a photodetector (photodetector 3A) according to Modification 11 of the present disclosure.
  • FIG. 43 schematically shows an example of the cross-sectional configuration of the photodetector 3A corresponding to line XII-XII shown in FIG.
  • the photodetector 3A is, for example, a CMOS image sensor or the like used in electronic devices such as a digital still camera and a video camera. portion (pixel portion 100A).
  • the photodetector 3A is, for example, a so-called back-illuminated photodetector in the CMOS image sensor or the like.
  • the transfer transistor TR having the vertical gate (transfer gate VG) is provided, and the cross-shaped conductor 61 is embedded in the intersecting separation portion 17 in plan view.
  • the photodetector device 3A of this modified example is provided with a transfer transistor TR having a vertical gate (transfer gate VG), and is short ( L1), a conductor 61 extending long (L2) in the Y-axis direction far from the transfer gate VG is embedded in the intersecting separation portion 17 .
  • the configuration of the photodetector 3A is substantially the same as that of the photodetector 3 except for this point.
  • the transfer gate VG generally extends to the same level as the second separation section 17Y having the STI structure, or slightly below it (surface 10S2). If the lower end of the transfer gate VG and the p-type impurity region 62 are close to each other, a large electric field is generated between the transfer gate VG and the p-type impurity region 62 when the transfer gate VG is turned on, which causes noise.
  • the separation crossing the conductor 61 is short (L1) in the X-axis direction close to the transfer gate VG and long (L2) in the Y-axis direction far from the transfer gate VG. Since it is embedded in the portion 17, noise can be reduced even when the vertical transfer transistor TR is used. Therefore, as in the third embodiment, it is possible to improve image quality.
  • the pattern of the conductors 61 embedded in the isolation portion 17 may extend only in the column direction away from the transfer gates VG as shown in FIG. 44, for example. Also, as shown in FIG. 45, the conductor 61 may be embedded in the separation portion 17 other than the crossing portion. Alternatively, as shown in FIGS. 46 and 47, conductors 61 may be selectively embedded only at intersections away from transfer gates VD. Alternatively, as shown in FIG. 48, for example, it may be embedded in the isolation portion 17 near the gate of the amplification transistor AMP.
  • FIG. 49 schematically illustrates an example of a planar configuration of a photodetector (photodetector 3B) according to Modification 12 of the present disclosure.
  • FIG. 50 shows an example of a readout circuit of the photodetector 3B shown in FIG.
  • FIG. 51 schematically shows an example of the cross-sectional configuration of the photodetector 3B corresponding to line XIII-XIII' shown in FIG.
  • FIG. 52 schematically shows an example of the cross-sectional configuration of the photodetector 3B corresponding to line XIV-XIV' shown in FIG.
  • the photodetector 3B is, for example, a CMOS image sensor or the like used in electronic devices such as a digital still camera and a video camera. portion (pixel portion 100A).
  • the photodetector 3B is, for example, a so-called back-illuminated photodetector in this CMOS image sensor or the like.
  • the photodetector 3B of this modified example has a plurality of unit pixels P, which serve as imaging pixels and image plane phase difference pixels, arranged in an array.
  • the imaging pixels photoelectrically convert a subject image formed by the imaging lens in the light receiving section 12 to generate a signal for image generation.
  • the image plane phase difference pixel divides the pupil area of the imaging lens, photoelectrically converts the subject image from the divided pupil area, and generates a signal for phase difference detection.
  • the p-type impurity region 62 forming the well contact region is formed inside the semiconductor substrate 10 as in the third embodiment.
  • the area of the p-type impurity region formed on the surface 10S1 of the semiconductor substrate 10 is reduced, so that the area for forming transistors such as the amplification transistor AMP can be increased.
  • the distance between the n-type impurity region 22 that forms the floating diffusion FD and the p-type impurity region 62 that forms the well contact region can be secured three-dimensionally, the dark current caused by the application of the electric field can reduce the noise caused by the occurrence of Therefore, it is possible to improve image quality.
  • FIG. 53 to 55 schematically show other examples of the planar configuration of the photodetector B.
  • the pattern of the conductor 61 embedded in the isolation portion 17 may be embedded in the isolation portion 17 near the gate of the amplification transistor AMP, as shown in FIG. 53, for example.
  • a conductor 61 is embedded at the intersection of the isolation portion 17, which is located relatively close to the transfer gate VG but has the isolation portion 16 formed between it and the transfer gate VG. You may do so.
  • conductors 61 may be embedded in intersections of separation portions 17 that separate adjacent light receiving portions 12 within a unit pixel P.
  • FIG. 56 schematically illustrates an example of a planar configuration of a photodetector (photodetector 3C) according to Modification 13 of the present disclosure.
  • FIG. 57 schematically shows an example of the cross-sectional configuration of the photodetector 3C corresponding to line XV-XV' shown in FIG.
  • the photodetector 3C is, for example, a CMOS image sensor or the like used in electronic devices such as a digital still camera and a video camera. portion (pixel portion 100A).
  • the photodetector 3C is, for example, a so-called back-illuminated photodetector in the CMOS image sensor or the like.
  • the photodetector 3C of this modification includes four light receiving portions 12 (light receiving portions 12-0, 12-1, 12-2, and 12-3) and one transfer transistor TR. It shares the floating diffusion FD and one readout circuit.
  • a conductor 64 is embedded in the upper part of the intersecting isolation portion 17, and an n-type impurity region 22 is formed around it.
  • the conductor 64 is, for example, a polysilicon film doped with n-type impurities at a high concentration (eg, 1E18 cm ⁇ 3 to 1E21 cm ⁇ 3 ), and is in contact with the semiconductor substrate 10 on its side surface. By thermally diffusing this, the n-type impurity region 22 is formed in the surface 10S1 of the semiconductor substrate 10.
  • a high concentration eg, 1E18 cm ⁇ 3 to 1E21 cm ⁇ 3
  • the conductors 64 embedded above the intersecting isolation portions 17 are preferably embedded substantially evenly in the X-axis direction and the Y-axis direction.
  • the n-type impurity regions 22 having substantially the same area are formed in the four unit pixels P adjacent to the intersection where the conductor 64 is buried.
  • the conductor 64 is embedded in the upper portion of the intersecting isolation portion 17 and is thermally diffused so that the n-type impurity region 22 is formed in the surface 10S1 of the semiconductor substrate 10. did.
  • the area of the n-type impurity region 22 formed on the surface 10S1 of the semiconductor substrate 10 is reduced as compared with the photodetector 3 of the third embodiment, and the number of transistors such as the amplification transistor AMP is reduced. Formation area can be expanded. Therefore, in addition to the effects of the third embodiment, it is possible to further improve the imaging quality.
  • the volume of the n-type impurity region 22 that forms the floating diffusion FD formed on the surface 10S1 of the semiconductor substrate 10 and its vicinity is reduced.
  • the junction capacitance of the floating diffusion FD is reduced, so that the conversion efficiency of the floating diffusion FD can be improved. Therefore, the influence of noise after the pixel can be reduced, so that the S/N ratio can be further improved.
  • FIG. 58 schematically illustrates an example of a planar configuration of a photodetector (photodetector 3D) according to Modification 14 of the present disclosure.
  • FIG. 59 schematically shows an example of the cross-sectional configuration of the photodetector 3D corresponding to line XVI-XVI' shown in FIG.
  • the photodetector 3D is, for example, a CMOS image sensor or the like used in electronic devices such as digital still cameras and video cameras. portion (pixel portion 100A).
  • the photodetector 3D is, for example, a so-called back-illuminated photodetector in the CMOS image sensor or the like.
  • the photodetector 3C of this modification includes four light receiving portions 12 (light receiving portions 12-0, 12-1, 12-2, and 12-3) and one transfer transistor TR. It shares the floating diffusion FD and one readout circuit.
  • the separation section 17 is provided, for example, in a lattice shape so as to surround the outer periphery of each unit pixel P. The separating portion 17 is divided before the intersection of the four unit pixels P arranged in 2 rows ⁇ 2 columns sharing the floating diffusion FD and one readout circuit.
  • the p-type impurity regions 14 are extended at the intersections of the four unit pixels P divided by the isolation portion 17, and the n-type impurity regions 22 that become the floating diffusion FD are formed on the surface 10S1 of the semiconductor substrate 10. did. Except for this point, the configuration of the photodetector 3 ⁇ /b>C has substantially the same configuration as the photodetector 3 .
  • the region in which the isolation portion 17 was formed can be the n-type impurity region 22, so that the surface (surface 10S1) of the semiconductor substrate 10 within the unit pixel P has The area occupied by the n-type impurity region 22 can be reduced. Therefore, compared to the photodetector 3 of the third embodiment, the area of the n-type impurity region 22 formed on the surface 10S1 of the semiconductor substrate 10 in the unit pixel P is reduced, and the amplification transistor AMP is reduced. It is possible to expand the formation area of transistors such as . Therefore, in addition to the effects of the third embodiment, it is possible to further improve the imaging quality.
  • FIG. 60A schematically show aspects of the p-type impurity region 62 formed inside the semiconductor substrate 10.
  • FIG. 60A the p-type impurity region 62 formed inside the semiconductor substrate 10 has a lower end h6 of the second isolation portion 17Y and an upper end h2 of the conductor 63 embedded in the first isolation portion 17X. , for example, may diffuse into the semiconductor substrate 10 from the side surface of the first isolation portion 17X.
  • FIG. 60B the upper end h7 of the p-type impurity region 62 formed inside the semiconductor substrate 10 is formed above (on the plane 10S1) side the lower end h6 of the second separation portion 17Y. good too.
  • the upper end h7 of the p-type impurity region 62 formed inside the semiconductor substrate 10 is formed below (on the plane 10S2) side the lower end h6 of the second separation portion 17Y.
  • the lower end h8 of the p-type impurity region 62 formed inside the semiconductor substrate 10 is formed above (on the plane 10S1) side the upper end h9 of the p-type impurity region 14. may be Further, as shown in FIG.
  • the upper end h7 of the p-type impurity region 62 formed inside the semiconductor substrate 10 is formed below (on the surface 10S2) side the lower end h6 of the second separation portion 17Y.
  • the lower end h8 of the p-type impurity region 62 formed inside the semiconductor substrate 10 may be formed above (on the plane 10S1) side the upper end h9 of the p-type impurity region 14 .
  • FIG. 61 schematically illustrates an example of a cross-sectional configuration of a photodetector (photodetector 4) according to the fourth embodiment of the present disclosure.
  • FIG. 62 schematically shows an example of the planar configuration of the unit pixel P of the photodetector 4 shown in FIG. 61, and FIG. 61 corresponds to line XVII-XVII shown in FIG. .
  • the photodetector 4 is, for example, a CMOS image sensor or the like used in electronic devices such as digital still cameras and video cameras. portion (pixel portion 100A).
  • the photodetector 4 is, for example, a so-called back-illuminated photodetector in the CMOS image sensor or the like.
  • the photodetector 4 has a pixel portion 100A in which a plurality of unit pixels P are arranged in an array. ) and the back surface (surface 10S2)).
  • a plurality of active elements (for example, a transfer transistor TR and an amplification transistor AMP) are provided on the surface 10S1 of the semiconductor substrate 10 in each of the unit pixels P separated from each other by the separation portion 15, and the plurality of active elements are: For example, they are separated by separation portions 16 that extend from the surface 10 S 1 of the semiconductor substrate 10 toward the surface 10 S 2 and have bottoms within the semiconductor substrate 10 .
  • an isolation portion 18 extending from the surface 10S1 of the semiconductor substrate 10 toward the surface 10S2 of the isolation portion 15 and having a bottom portion closer to the surface 10S2 of the semiconductor substrate 10 than the isolation portion 16 is laminated. It is
  • the unit pixel P has a photodiode PD embedded as a light receiving section 12 in a semiconductor substrate 10 having a pair of opposing surfaces (surfaces 10S1 and 10S2).
  • a p-well 11 is formed as an active region on the side opposite to the light incident side S1 of the light receiving portion 12 (on the surface (surface 10S1) side of the semiconductor substrate 10).
  • an n-type impurity region 22 forming a floating diffusion FD for example, an n-type impurity region 22 forming a floating diffusion FD, a p-type impurity region 23 forming a well contact region, a transfer transistor TR, and a pixel transistor (for example, An n-type impurity region 24 is provided to form the source and drain regions of the reset transistor RST, select transistor SEL, and amplifier transistor AMP.
  • the unit pixel P further has an isolation portion 16 having an STI structure, and the transfer transistor TR and the pixel transistor (for example, the amplification transistor AMP) provided in the unit pixel P are isolated from each other by the isolation portion 16 .
  • a separating portion 15 is provided between the adjacent unit pixels P.
  • the separation portion 15 corresponds to a specific example of "first separation groove" in an embodiment of the present disclosure.
  • the separation section 15 separates adjacent unit pixels P in the pixel section 100A in which a plurality of unit pixels P are arranged in an array. For example, they are provided in a grid pattern.
  • the separating portion 15 has an FDTI structure extending between the surfaces 10S1 and 10S2 of the semiconductor substrate 10, for example, from the surface 10S1 side toward the surface 10S2.
  • the separation portion 15 has substantially the same separation width on the light incident side S1 and on the wiring layer side S2. That is, it extends between the surface 10S1 and the surface 10S2 of the semiconductor substrate 10 with a substantially uniform width.
  • the separating portion 15 has a substantially rectangular cross section in which the angle between the side surface and the surface 10S1 is substantially perpendicular.
  • the grooves forming the separation section 15 are filled with an insulating film 15A such as a silicon oxide (SiO x ) film and a conductive film 15B, for example.
  • a p-type impurity region 14 having an impurity concentration higher than that of the p-well 11 is formed on the side surface of the isolation portion 15, for example.
  • the p-type impurity region 14 corresponds to a specific example of the "fifth p-type impurity region" in one embodiment of the present disclosure.
  • the separation portion 16 corresponds to a specific example of the "second separation groove" in one embodiment of the present disclosure.
  • the separation section 16 separates active elements such as transistors provided in the unit pixel P from each other.
  • the isolation portion 16 includes, as described above, the n-type impurity region 22 forming the floating diffusion FD provided on the surface 10S1 of the semiconductor substrate 10 in the unit pixel P and the p-type impurity region forming the well contact region.
  • the impurity region 23, the transfer transistor TR, and the n-type impurity region 24 forming the source and drain regions of the pixel transistors (for example, the reset transistor RST, the select transistor SEL, and the amplification transistor AMP) constituting the readout circuit are isolated. It is something to do.
  • the isolation portion 16 has an STI structure extending from the surface 10S1 of the semiconductor substrate 10 toward the surface 10S2 and having a bottom inside the semiconductor substrate 10, as described above.
  • the separation width on the light incident side S1 is smaller than the separation width on the wiring layer S2 side.
  • the separating portion 15 has a forward tapered cross section in which the angle between the side surface and the surface 10S1 is less than 90°, for example, approximately 88°.
  • the width of the separation portion 16 exposed on the surface 10S1 is larger than the separation width of the separation portion 15.
  • the grooves forming the isolation section 16 are filled with an insulating film such as a silicon oxide (SiO x ) film, for example.
  • the separation portion 18 corresponds to a specific example of the "third separation groove" in one embodiment of the present disclosure.
  • the separating portion 18 separates adjacent unit pixels P together with the separating portion 15 .
  • the isolation portion 18 is formed above the isolation portion 15 (on the side of the surface 10S1), extends from the surface 10S1 toward the surface 10S2 of the semiconductor substrate 10, and is in contact with the isolation portion 15. As shown in FIG.
  • the isolation portion 18 extends from the surface 10 S 1 of the semiconductor substrate 10 toward the surface 10 S 2 and has an STI structure having a bottom inside the semiconductor substrate 10 .
  • the separation portion 18 has substantially the same separation width on the light incident side S1 and on the wiring layer side S2. That is, it extends between the surface 10S1 and the surface 10S2 of the semiconductor substrate 10 with a substantially uniform width.
  • the separating portion 18 has a substantially rectangular cross section with an angle of about 90° ⁇ 1° between the side surface and the surface 10S1.
  • the grooves forming the isolation section 18 are filled with an insulating film such as a silicon oxide (SiO x ) film.
  • the separation portion 18 has a bottom portion closer to the surface 10S2 of the semiconductor substrate 10 than the separation portion 16 is.
  • isolation 16 has a depth of approximately 100 nm to 200 nm, while isolation 18 has a depth of approximately 300 nm to 500 nm.
  • the isolation width of the isolation portion 18 is larger than the isolation width of the isolation portion 15 , and the isolation portion 18 defines the upper end of the p-type impurity region 14 formed along the side surface of the isolation portion 15 .
  • the upper end of the p-type impurity region 14 is formed, for example, below the upper end of the light receiving section 12 (surface 10S2).
  • the photodetector 4 can be formed, for example, as follows.
  • a hard mask 57 is formed on the surface 10S1 of the semiconductor substrate 10 on which the light receiving portion 12 and the p-well 11 are formed.
  • a groove 18H of 300 nm to 500 nm is formed.
  • diffusion prevention film 58 is formed on the side and bottom surfaces of trench 18H.
  • a trench 15H penetrating the semiconductor substrate 10 is formed using photolithography and RIE.
  • the semiconductor substrate 10 exposed in the grooves 15H is doped with, for example, boron (B) by plasma doping, solid-phase diffusion, or the like to form p-type impurity regions. 14 is formed.
  • insulating film 15A and conductive film 15B are embedded in the lower portion of trench 15H to form isolation portion 15, and then the upper portion of trench 15H is formed.
  • An insulating film is embedded in (above the isolation part 15) to form an isolation part 18. Then, as shown in FIG.
  • FIG. 63F photolithography and RIE are used to form trenches 16H with a depth of 100 nm to 200 nm, for example.
  • FIG. 63G after embedding an insulating film in the groove 16H, the hard mask 57 formed on the surface 10S1 of the semiconductor substrate 10 and the surface 10S1 of the semiconductor substrate 10 are ground by, for example, CMP to obtain a surface. flatten the
  • an active element for example, a point-of-sale transistor TR and an amplifying An isolation portion 18 having a bottom portion closer to the surface 10S2 of the semiconductor substrate 10 than the bottom portion of the isolation portion 15 for isolating between the transistors AMP.
  • an isolation portion 18 having a bottom portion closer to the surface 10S2 of the semiconductor substrate 10 than the bottom portion of the isolation portion 15 for isolating between the transistors AMP.
  • FTI is used to electrically and optically isolate photodiodes
  • STI is used to isolate transfer transistors and readout circuits.
  • P-type impurity regions doped with boron (B) are formed on the sidewalls of the FTI using a conformal doping technique.
  • the STI is formed above the FTI so that the p-type impurity region formed on the side wall of the FTI does not reach the surface of the Si substrate. That is, the STI defines the upper end of the p-type impurity region formed on the side wall of the FTI.
  • the STI shallower to increase the area of the photodiode PD.
  • the distance between the floating diffusion FD including the n-type impurity region formed on the surface of the Si substrate and the p-type impurity region formed on the side wall of the FTI becomes short, A problem arises in that the FD electric field increases and image defects such as white spots occur.
  • a plurality of active elements for example, transfer transistors TR and An isolation portion 18 having a bottom portion closer to the surface 10S2 of the semiconductor substrate than the bottom portion of the isolation portion 15 for isolating between the amplification transistors AMP.
  • the upper end of the p-type impurity region 14 formed along the side surface of the isolation portion 15 can be controlled independently of the depth of the isolation portion 16 .
  • the distance from the n-type impurity region 22, which is formed on the surface 10S1 of the semiconductor substrate 10 and becomes the floating diffusion, can be increased.
  • the photodetector 4 of the present embodiment it is possible to increase Qs without generating image defects such as white spots.
  • FIG. 64 schematically illustrates an example of a cross-sectional configuration of a photodetector (photodetector 4A) according to Modification 15 of the present disclosure.
  • the separating portion 16 may be formed so as to overlap with the separating portion 18 provided on the extension line of the separating portion 15 .
  • FIG. 65 schematically illustrates an example of a cross-sectional configuration of a photodetector (photodetector 4B) according to Modification 16 of the present disclosure.
  • a protrusion 16X may be formed on the bottom of the separating portion 16 provided so as to overlap the separating portion 18.
  • FIG. 65 schematically illustrates an example of a cross-sectional configuration of a photodetector (photodetector 4B) according to Modification 16 of the present disclosure.
  • a protrusion 16X may be formed on the bottom of the separating portion 16 provided so as to overlap the separating portion 18.
  • FIG. 66 schematically illustrates an example of a cross-sectional configuration of a photodetector (photodetector 4C) according to Modification 17 of the present disclosure.
  • the separating portion 16 may be formed so as to partially overlap with the separating portion 18 provided on the extension line of the separating portion 15 .
  • FIG. 67 schematically illustrates an example of a planar configuration of a photodetector (photodetector 4D) according to Modification 18 of the present disclosure.
  • FIG. 68 schematically shows an example of the cross-sectional configuration of the photodetector 4D corresponding to line XVIII-XVIII shown in FIG.
  • the photodetector 4D is, for example, a CMOS image sensor or the like used in electronic equipment such as a digital still camera or a video camera, and is, for example, a back-illuminated photodetector as in the fourth embodiment.
  • the contact portion 66 is formed above the separation portion 18 .
  • four light receiving portions 12 (light receiving portions 12-0, 12-1, 12-2, 12-3) and transfer transistors TR are one floating diffusion FD and one readout. Can share circuits.
  • FIG. 69 schematically illustrates an example of a cross-sectional configuration of a photodetector (photodetector 4E) according to Modification 19 of the present disclosure.
  • the photodetector 4E is, for example, a CMOS image sensor or the like used in electronic equipment such as a digital still camera or a video camera, and is, for example, a back-illuminated photodetector as in the fourth embodiment.
  • the isolation portion 15 separating the adjacent unit pixels P is embedded with the insulating film 15A and the conductive film 15B.
  • the separating portion 65 separating the adjacent unit pixels P is embedded with the fixed charge film 65B and, for example, the insulating film 65A. Except for this point, the configuration of the photodetector 4E is substantially the same as that of the photodetector 4.
  • FIG. 1 the configuration of the photodetector 4E is substantially the same as that of the photodetector 4.
  • the separation section 65 separates the adjacent unit pixels P, and is embedded with the fixed charge film 65B and the insulating film 65A as described above. Specifically, as shown in FIG. 69, a fixed charge film 65B is formed on the side and bottom surfaces of the groove forming the separation portion 65, and an insulating film 65A is embedded inside.
  • the photodetector 4E may be provided with a vertical transfer transistor TR as shown in FIG.
  • the photodetector 4E can be formed, for example, as follows.
  • the separation portion 18 and the separation portion 16 are sequentially formed on the surface 10S1 side of the semiconductor substrate 10, and after the surface 10S1 of the semiconductor substrate 10 is ground to planarize the surface, the semiconductor substrate
  • the surface 10S2 side of the substrate 10 is thinned by, for example, CMP to expose the separating portion 15 as shown in FIG. 71A.
  • the conductive film 15B embedded in the separation section 15 is removed by etching to form a groove 65H.
  • the inside of the trench 65H is further etched to remove the insulating film 15A.
  • the insulating film embedded in the isolation portion 18 exposed at the bottom of the trench 65H is also etched and receded.
  • fixed charge films 65B are formed on the side and bottom surfaces of the grooves 65H. At this time, an antireflection film may be further formed.
  • the trench 65H is filled with an insulating film 65A. After that, the insulating film 65A and the fixed charge film 65B formed on the surface 10S2 of the semiconductor substrate 10 and the surface 10S2 of the semiconductor substrate 10 are ground by, for example, CMP to planarize the surface. With the above, the photodetector 4E shown in FIG. 69 is completed.
  • the isolation section 15 is embedded with the insulating film 15A and the conductive film 15B.
  • the conductive film 15B for example, a polysilicon film can be used. However, since polysilicon absorbs light, the quantum efficiency may decrease.
  • the fixed charge film 65B is embedded in the separating portion 65 separating the adjacent unit pixels P from each other. As a result, in addition to the effects of the fourth embodiment, holes can be induced on the side surface of the isolation portion 15 without causing a decrease in quantum efficiency, so that dark current can be suppressed. .
  • the above-described photodetector may be, for example, an imaging system such as a digital still camera or a digital video camera, a mobile phone with an imaging function, or another device with an imaging function. It can be applied to various electronic devices such as electronic devices.
  • FIG. 72 is a block diagram showing an example of the configuration of the electronic device 1000. As shown in FIG.
  • an electronic device 1000 includes an optical system 1001, a photodetector 1, and a DSP (Digital Signal Processor) 1002. 1005, an operation system 1006, and a power supply system 1007 are connected to each other, so that still images and moving images can be captured.
  • DSP Digital Signal Processor
  • the optical system 1001 has one or more lenses, takes in incident light (image light) from a subject, and forms an image on the imaging surface of the photodetector 1 .
  • the photodetector 1 As the photodetector 1, the photodetector 1 described above is applied.
  • the photodetector 1 converts the amount of incident light imaged on the imaging surface by the optical system 1001 into an electric signal for each pixel, and supplies the electric signal to the DSP 1002 as a pixel signal.
  • the DSP 1002 performs various signal processing on the signal from the photodetector 1 to obtain an image, and temporarily stores the image data in the memory 1003 .
  • the image data stored in the memory 1003 is recorded in the recording device 1005 or supplied to the display device 1004 to display the image.
  • An operation system 1006 receives various operations by a user and supplies an operation signal to each block of the electronic device 1000 , and a power supply system 1007 supplies electric power necessary for driving each block of the electronic device 1000 .
  • FIG. 73A schematically shows an example of the overall configuration of a photodetection system 2000 including the photodetector 1.
  • FIG. FIG. 73B shows an example of the circuit configuration of the photodetection system 2000.
  • the photodetection system 2000 includes a light emitting device 2001 as a light source section that emits infrared light L2, and a photodetector device 2002 as a light receiving section having a photoelectric conversion element.
  • the photodetector 2002 the photodetector 1 described above can be used.
  • the light detection system 2000 may further include a system control section 2003 , a light source drive section 2004 , a sensor control section 2005 , a light source side optical system 2006 and a camera side optical system 2007 .
  • the photodetector 2002 can detect the light L1 and the light L2.
  • the light L1 is ambient light from the outside and is reflected from the object (measurement object) 2100 (FIG. 73A).
  • Light L2 is light emitted by the light emitting device 2001 and then reflected by the subject 2100 .
  • the light L1 is, for example, visible light
  • the light L2 is, for example, infrared light.
  • the light L1 can be detected in the photoelectric conversion portion of the photodetector 2002, and the light L2 can be detected in the photoelectric conversion region of the photodetector 2002.
  • FIG. Image information of the object 2100 can be obtained from the light L1, and distance information between the object 2100 and the light detection system 2000 can be obtained from the light L2.
  • the light detection system 2000 can be mounted on, for example, electronic devices such as smartphones and moving bodies such as cars.
  • the light emitting device 2001 can be composed of, for example, a semiconductor laser, a surface emitting semiconductor laser, or a vertical cavity surface emitting laser (VCSEL).
  • VCSEL vertical cavity surface emitting laser
  • an iTOF method can be adopted, but the method is not limited to this.
  • the photoelectric conversion unit can measure the distance to the subject 2100 by, for example, time-of-flight (TOF).
  • a structured light method or a stereo vision method can be adopted as a method for detecting the light L2 emitted from the light emitting device 2001 by the photodetector 2002.
  • the distance between the photodetection system 2000 and the subject 2100 can be measured by projecting a predetermined pattern of light onto the subject 2100 and analyzing the degree of distortion of the pattern.
  • the stereo vision method for example, two or more cameras are used to acquire two or more images of the subject 2100 viewed from two or more different viewpoints, thereby measuring the distance between the photodetection system 2000 and the subject. can.
  • the light emitting device 2001 and the photodetector 2002 can be synchronously controlled by the system control unit 2003 .
  • FIG. 74 is a diagram showing an example of a schematic configuration of an endoscopic surgery system to which the technology according to the present disclosure (this technology) can be applied.
  • FIG. 74 shows how an operator (physician) 11131 is performing surgery on a patient 11132 on a patient bed 11133 using an endoscopic surgery system 11000 .
  • an endoscopic surgery system 11000 includes an endoscope 11100, other surgical instruments 11110 such as a pneumoperitoneum tube 11111 and an energy treatment instrument 11112, and a support arm device 11120 for supporting the endoscope 11100. , and a cart 11200 loaded with various devices for endoscopic surgery.
  • An endoscope 11100 is composed of a lens barrel 11101 whose distal end is inserted into the body cavity of a patient 11132 and a camera head 11102 connected to the proximal end of the lens barrel 11101 .
  • an endoscope 11100 configured as a so-called rigid scope having a rigid lens barrel 11101 is illustrated, but the endoscope 11100 may be configured as a so-called flexible scope having a flexible lens barrel. good.
  • the tip of the lens barrel 11101 is provided with an opening into which the objective lens is fitted.
  • a light source device 11203 is connected to the endoscope 11100, and light generated by the light source device 11203 is guided to the tip of the lens barrel 11101 by a light guide extending inside the lens barrel 11101, where it reaches the objective. Through the lens, the light is irradiated toward the observation object inside the body cavity of the patient 11132 .
  • the endoscope 11100 may be a straight scope, a perspective scope, or a side scope.
  • An optical system and an imaging element are provided inside the camera head 11102, and the reflected light (observation light) from the observation target is focused on the imaging element by the optical system.
  • the imaging device photoelectrically converts the observation light to generate an electrical signal corresponding to the observation light, that is, an image signal corresponding to the observation image.
  • the image signal is transmitted to a camera control unit (CCU: Camera Control Unit) 11201 as RAW data.
  • CCU Camera Control Unit
  • the CCU 11201 includes a CPU (Central Processing Unit), a GPU (Graphics Processing Unit), etc., and controls the operations of the endoscope 11100 and the display device 11202 in an integrated manner. Further, the CCU 11201 receives an image signal from the camera head 11102 and performs various image processing such as development processing (demosaicing) for displaying an image based on the image signal.
  • CPU Central Processing Unit
  • GPU Graphics Processing Unit
  • the display device 11202 displays an image based on an image signal subjected to image processing by the CCU 11201 under the control of the CCU 11201 .
  • the light source device 11203 is composed of a light source such as an LED (light emitting diode), for example, and supplies the endoscope 11100 with irradiation light for imaging a surgical site or the like.
  • a light source such as an LED (light emitting diode)
  • LED light emitting diode
  • the input device 11204 is an input interface for the endoscopic surgery system 11000.
  • the user can input various information and instructions to the endoscopic surgery system 11000 via the input device 11204 .
  • the user inputs an instruction or the like to change the imaging conditions (type of irradiation light, magnification, focal length, etc.) by the endoscope 11100 .
  • the treatment instrument control device 11205 controls driving of the energy treatment instrument 11112 for tissue cauterization, incision, blood vessel sealing, or the like.
  • the pneumoperitoneum device 11206 inflates the body cavity of the patient 11132 for the purpose of securing the visual field of the endoscope 11100 and securing the operator's working space, and injects gas into the body cavity through the pneumoperitoneum tube 11111. send in.
  • the recorder 11207 is a device capable of recording various types of information regarding surgery.
  • the printer 11208 is a device capable of printing various types of information regarding surgery in various formats such as text, images, and graphs.
  • the light source device 11203 that supplies the endoscope 11100 with irradiation light for photographing the surgical site can be composed of, for example, a white light source composed of an LED, a laser light source, or a combination thereof.
  • a white light source is configured by a combination of RGB laser light sources
  • the output intensity and output timing of each color (each wavelength) can be controlled with high accuracy. It can be carried out.
  • the observation target is irradiated with laser light from each of the RGB laser light sources in a time division manner, and by controlling the drive of the imaging device of the camera head 11102 in synchronization with the irradiation timing, each of RGB can be handled. It is also possible to pick up images by time division. According to this method, a color image can be obtained without providing a color filter in the imaging element.
  • the driving of the light source device 11203 may be controlled so as to change the intensity of the output light every predetermined time.
  • the drive of the imaging device of the camera head 11102 in synchronism with the timing of the change in the intensity of the light to obtain an image in a time-division manner and synthesizing the images, a high dynamic A range of images can be generated.
  • the light source device 11203 may be configured to be capable of supplying light in a predetermined wavelength range corresponding to special light observation.
  • special light observation for example, by utilizing the wavelength dependence of light absorption in body tissues, by irradiating light with a narrower band than the irradiation light (i.e., white light) during normal observation, the mucosal surface layer So-called Narrow Band Imaging is performed in which a predetermined tissue such as a blood vessel is imaged with high contrast.
  • fluorescence observation may be performed in which an image is obtained from fluorescence generated by irradiation with excitation light.
  • the body tissue is irradiated with excitation light and the fluorescence from the body tissue is observed (autofluorescence observation), or a reagent such as indocyanine green (ICG) is locally injected into the body tissue and the body tissue is examined.
  • a fluorescence image can be obtained by irradiating excitation light corresponding to the fluorescence wavelength of the reagent.
  • the light source device 11203 can be configured to be able to supply narrowband light and/or excitation light corresponding to such special light observation.
  • FIG. 75 is a block diagram showing an example of functional configurations of the camera head 11102 and CCU 11201 shown in FIG.
  • the camera head 11102 has a lens unit 11401, an imaging section 11402, a drive section 11403, a communication section 11404, and a camera head control section 11405.
  • the CCU 11201 has a communication section 11411 , an image processing section 11412 and a control section 11413 .
  • the camera head 11102 and the CCU 11201 are communicably connected to each other via a transmission cable 11400 .
  • a lens unit 11401 is an optical system provided at a connection with the lens barrel 11101 . Observation light captured from the tip of the lens barrel 11101 is guided to the camera head 11102 and enters the lens unit 11401 .
  • a lens unit 11401 is configured by combining a plurality of lenses including a zoom lens and a focus lens.
  • the imaging device constituting the imaging unit 11402 may be one (so-called single-plate type) or plural (so-called multi-plate type).
  • image signals corresponding to RGB may be generated by each image pickup element, and a color image may be obtained by synthesizing the image signals.
  • the imaging unit 11402 may be configured to have a pair of imaging elements for respectively acquiring right-eye and left-eye image signals corresponding to 3D (dimensional) display.
  • the 3D display enables the operator 11131 to more accurately grasp the depth of the living tissue in the surgical site.
  • a plurality of systems of lens units 11401 may be provided corresponding to each imaging element.
  • the imaging unit 11402 does not necessarily have to be provided in the camera head 11102 .
  • the imaging unit 11402 may be provided inside the lens barrel 11101 immediately after the objective lens.
  • the drive unit 11403 is configured by an actuator, and moves the zoom lens and focus lens of the lens unit 11401 by a predetermined distance along the optical axis under control from the camera head control unit 11405 . Thereby, the magnification and focus of the image captured by the imaging unit 11402 can be appropriately adjusted.
  • the communication unit 11404 is composed of a communication device for transmitting and receiving various information to and from the CCU 11201.
  • the communication unit 11404 transmits the image signal obtained from the imaging unit 11402 as RAW data to the CCU 11201 via the transmission cable 11400 .
  • the communication unit 11404 receives a control signal for controlling driving of the camera head 11102 from the CCU 11201 and supplies it to the camera head control unit 11405 .
  • the control signal includes, for example, information to specify the frame rate of the captured image, information to specify the exposure value at the time of imaging, and/or information to specify the magnification and focus of the captured image. Contains information about conditions.
  • the imaging conditions such as the frame rate, exposure value, magnification, and focus may be appropriately designated by the user, or may be automatically set by the control unit 11413 of the CCU 11201 based on the acquired image signal. good.
  • the endoscope 11100 is equipped with so-called AE (Auto Exposure) function, AF (Auto Focus) function, and AWB (Auto White Balance) function.
  • the camera head control unit 11405 controls driving of the camera head 11102 based on the control signal from the CCU 11201 received via the communication unit 11404.
  • the communication unit 11411 is composed of a communication device for transmitting and receiving various information to and from the camera head 11102 .
  • the communication unit 11411 receives image signals transmitted from the camera head 11102 via the transmission cable 11400 .
  • the communication unit 11411 transmits a control signal for controlling driving of the camera head 11102 to the camera head 11102 .
  • Image signals and control signals can be transmitted by electrical communication, optical communication, or the like.
  • the image processing unit 11412 performs various types of image processing on the image signal, which is RAW data transmitted from the camera head 11102 .
  • the control unit 11413 performs various controls related to imaging of the surgical site and the like by the endoscope 11100 and display of the captured image obtained by imaging the surgical site and the like. For example, the control unit 11413 generates control signals for controlling driving of the camera head 11102 .
  • control unit 11413 causes the display device 11202 to display a captured image showing the surgical site and the like based on the image signal that has undergone image processing by the image processing unit 11412 .
  • the control unit 11413 may recognize various objects in the captured image using various image recognition techniques. For example, the control unit 11413 detects the shape, color, and the like of the edges of objects included in the captured image, thereby detecting surgical instruments such as forceps, specific body parts, bleeding, mist during use of the energy treatment instrument 11112, and the like. can recognize.
  • the control unit 11413 may use the recognition result to display various types of surgical assistance information superimposed on the image of the surgical site. By superimposing and presenting the surgery support information to the operator 11131, the burden on the operator 11131 can be reduced and the operator 11131 can proceed with the surgery reliably.
  • a transmission cable 11400 connecting the camera head 11102 and the CCU 11201 is an electrical signal cable compatible with electrical signal communication, an optical fiber compatible with optical communication, or a composite cable of these.
  • wired communication is performed using the transmission cable 11400, but communication between the camera head 11102 and the CCU 11201 may be performed wirelessly.
  • the technology according to the present disclosure can be applied to the imaging unit 11402 among the configurations described above. By applying the technology according to the present disclosure to the imaging unit 11402, detection accuracy is improved.
  • the technology according to the present disclosure may also be applied to, for example, a microsurgery system.
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure can be applied to any type of movement such as automobiles, electric vehicles, hybrid electric vehicles, motorcycles, bicycles, personal mobility, airplanes, drones, ships, robots, construction machinery, agricultural machinery (tractors), etc. It may also be implemented as a body-mounted device.
  • FIG. 76 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile control system to which the technology according to the present disclosure can be applied.
  • a vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a driving system control unit 12010, a body system control unit 12020, a vehicle exterior information detection unit 12030, a vehicle interior information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio/image output section 12052, and an in-vehicle network I/F (interface) 12053 are illustrated.
  • the drive system control unit 12010 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the driving system control unit 12010 includes a driving force generator for generating driving force of the vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism to adjust and a brake device to generate braking force of the vehicle.
  • the body system control unit 12020 controls the operation of various devices equipped on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as headlamps, back lamps, brake lamps, winkers or fog lamps.
  • body system control unit 12020 can receive radio waves transmitted from a portable device that substitutes for a key or signals from various switches.
  • the body system control unit 12020 receives the input of these radio waves or signals and controls the door lock device, power window device, lamps, etc. of the vehicle.
  • the vehicle exterior information detection unit 12030 detects information outside the vehicle in which the vehicle control system 12000 is installed.
  • the vehicle exterior information detection unit 12030 is connected with an imaging section 12031 .
  • the vehicle exterior information detection unit 12030 causes the imaging unit 12031 to capture an image of the exterior of the vehicle, and receives the captured image.
  • the vehicle exterior information detection unit 12030 may perform object detection processing or distance detection processing such as people, vehicles, obstacles, signs, or characters on the road surface based on the received image.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of received light.
  • the imaging unit 12031 can output the electric signal as an image, and can also output it as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light or non-visible light such as infrared rays.
  • the in-vehicle information detection unit 12040 detects in-vehicle information.
  • the in-vehicle information detection unit 12040 is connected to, for example, a driver state detection section 12041 that detects the state of the driver.
  • the driver state detection unit 12041 includes, for example, a camera that captures an image of the driver, and the in-vehicle information detection unit 12040 detects the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated, or it may be determined whether the driver is dozing off.
  • the microcomputer 12051 calculates control target values for the driving force generator, the steering mechanism, or the braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, and controls the drive system control unit.
  • a control command can be output to 12010 .
  • the microcomputer 12051 realizes the functions of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, or vehicle lane deviation warning. Cooperative control can be performed for the purpose of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, or vehicle lane deviation warning. Cooperative control can be performed for the purpose of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, or vehicle
  • the microcomputer 12051 controls the driving force generator, the steering mechanism, the braking device, etc. based on the information about the vehicle surroundings acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, so that the driver's Cooperative control can be performed for the purpose of autonomous driving, etc., in which vehicles autonomously travel without depending on operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the information detection unit 12030 outside the vehicle.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or the oncoming vehicle detected by the vehicle exterior information detection unit 12030, and performs cooperative control aimed at anti-glare such as switching from high beam to low beam. It can be carried out.
  • the audio/image output unit 12052 transmits at least one of audio and/or image output signals to an output device capable of visually or audibly notifying the passengers of the vehicle or the outside of the vehicle.
  • an audio speaker 12061, a display section 12062 and an instrument panel 12063 are illustrated as output devices.
  • the display unit 12062 may include at least one of an on-board display and a head-up display, for example.
  • FIG. 77 is a diagram showing an example of the installation position of the imaging unit 12031.
  • the imaging unit 12031 has imaging units 12101, 12102, 12103, 12104, and 12105.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided at positions such as the front nose of the vehicle 12100, the side mirrors, the rear bumper, the back door, and the upper part of the windshield in the vehicle interior, for example.
  • An image pickup unit 12101 provided in the front nose and an image pickup unit 12105 provided above the windshield in the passenger compartment mainly acquire images in front of the vehicle 12100 .
  • Imaging units 12102 and 12103 provided in the side mirrors mainly acquire side images of the vehicle 12100 .
  • An imaging unit 12104 provided in the rear bumper or back door mainly acquires an image behind the vehicle 12100 .
  • the imaging unit 12105 provided above the windshield in the passenger compartment is mainly used for detecting preceding vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, and the like.
  • FIG. 77 shows an example of the imaging range of the imaging units 12101 to 12104.
  • FIG. The imaging range 12111 indicates the imaging range of the imaging unit 12101 provided in the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided in the side mirrors, respectively
  • the imaging range 12114 The imaging range of an imaging unit 12104 provided in the rear bumper or back door is shown. For example, by superimposing the image data captured by the imaging units 12101 to 12104, a bird's-eye view image of the vehicle 12100 viewed from above can be obtained.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the imaging units 12101 to 12104 may be a stereo camera composed of a plurality of imaging elements, or may be an imaging element having pixels for phase difference detection.
  • the microcomputer 12051 determines the distance to each three-dimensional object within the imaging ranges 12111 to 12114 and changes in this distance over time (relative velocity with respect to the vehicle 12100). , it is possible to extract, as the preceding vehicle, the closest three-dimensional object on the course of the vehicle 12100, which runs at a predetermined speed (for example, 0 km/h or more) in substantially the same direction as the vehicle 12100. can. Furthermore, the microcomputer 12051 can set the inter-vehicle distance to be secured in advance in front of the preceding vehicle, and perform automatic brake control (including following stop control) and automatic acceleration control (including following start control). In this way, cooperative control can be performed for the purpose of automatic driving in which the vehicle runs autonomously without relying on the operation of the driver.
  • automatic brake control including following stop control
  • automatic acceleration control including following start control
  • the microcomputer 12051 converts three-dimensional object data related to three-dimensional objects to other three-dimensional objects such as motorcycles, ordinary vehicles, large vehicles, pedestrians, and utility poles. It can be classified and extracted and used for automatic avoidance of obstacles. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into those that are visible to the driver of the vehicle 12100 and those that are difficult to see. Then, the microcomputer 12051 judges the collision risk indicating the degree of danger of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, an audio speaker 12061 and a display unit 12062 are displayed. By outputting an alarm to the driver via the drive system control unit 12010 and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be performed.
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not the pedestrian exists in the captured images of the imaging units 12101 to 12104 .
  • recognition of a pedestrian is performed by, for example, a procedure for extracting feature points in images captured by the imaging units 12101 to 12104 as infrared cameras, and performing pattern matching processing on a series of feature points indicating the outline of an object to determine whether or not the pedestrian is a pedestrian.
  • the audio image output unit 12052 outputs a rectangular outline for emphasis to the recognized pedestrian. is superimposed on the display unit 12062 . Also, the audio/image output unit 12052 may control the display unit 12062 to display an icon or the like indicating a pedestrian at a desired position.
  • the technology according to the present disclosure can be applied to the imaging unit 12031 among the configurations described above.
  • the photodetector for example, the photodetector 1
  • FIG. By applying the technology according to the present disclosure to the imaging unit 12031, it is possible to obtain a high-definition captured image with little noise, so that highly accurate control using the captured image can be performed in the moving body control system.
  • the present disclosure can also be configured as follows. According to the present technology having the following configuration, it is possible to miniaturize the pixel size.
  • a semiconductor substrate having first and second surfaces facing each other and having a plurality of pixels arranged in an array; one or more transistors provided on the first surface of the semiconductor substrate in the pixel; a first separation groove provided in the semiconductor substrate for separating each of the plurality of adjacent pixels and in contact with at least one of a source region and a drain region of the one or more transistors in a plan view; photodetector.
  • the semiconductor substrate further includes a well contact region provided on the first surface in the pixel and including a first p-type impurity region for applying a reference potential to the semiconductor substrate.
  • Photodetector (3) The photodetector according to (1) or (2), wherein the first separation groove penetrates between the first surface and the second surface of the semiconductor substrate.
  • the semiconductor substrate further includes a plurality of light receiving portions embedded on the second surface side of each of the plurality of pixels and configured to generate charges according to the amount of light received by photoelectric conversion;
  • the first isolation trench separates the plurality of adjacent light receiving portions and has a second p-type impurity region formed along a side surface thereof, and the one or more transistors.
  • the photodetector according to any one of (1) to (3) above, including a second isolation part in contact with at least one of the source region and the drain region of the.
  • the semiconductor substrate further has a third p-type impurity region formed along a side surface of the first isolation trench, The photodetector according to any one of (11) to (13), wherein the plurality of active elements are surrounded by the second separation trench and the third p-type impurity region.
  • the photodetector according to any one of (11) to (16), wherein the first separation groove has substantially the same separation width between the first surface and the second surface. Device.
  • the first separation groove is provided on the second surface side of the semiconductor substrate and separates the plurality of adjacent light receiving portions, and the first surface of the semiconductor substrate.
  • a second separation section provided on the side of the The separation width of the second separation portion and the separation width of the first separation portion are different from each other, and the bottoms of the second separation portion and the second separation groove are at different depths.
  • the photodetector according to any one of (11) to (17) above, which is formed.
  • a semiconductor substrate having first and second surfaces facing each other and having a plurality of pixels arranged in an array; a plurality of light-receiving units embedded in the semiconductor substrate for each of the plurality of pixels and configured to generate charges according to the amount of light received by photoelectric conversion; a first separation groove that penetrates between the first surface and the second surface of the semiconductor substrate and separates the plurality of adjacent pixels; a well contact region embedded in the first isolation trench and formed inside the semiconductor substrate and including a first p-type impurity region for applying a reference potential to the semiconductor substrate; a floating diffusion layer including an n-type impurity region provided on the first surface of the semiconductor substrate in the pixel and temporarily holding the charge generated in the light receiving section.
  • (21) further comprising a transfer transistor provided on the first surface of the semiconductor substrate within the pixel for transferring the charge generated in the light receiving section to the floating diffusion layer;
  • the first separation groove is provided on the second surface side of the semiconductor substrate and separates the plurality of adjacent light receiving portions, and the first surface of the semiconductor substrate.
  • a second separation section provided on the side of the the well contact region is embedded in the second isolation portion;
  • (23) The light according to (22) above, wherein the well contact region and the floating diffusion layer are electrically connected to the semiconductor substrate, and the conductor is electrically insulated from the semiconductor substrate in the pixel. detection device.
  • the photodetector according to (22) or (23), wherein the well contact region, the floating diffusion layer, and the conductor are formed at different positions in a cross-sectional view.
  • (25) a semiconductor substrate having first and second surfaces facing each other and having a plurality of pixels arranged in an array; a plurality of light-receiving units embedded in the semiconductor substrate for each of the plurality of pixels and configured to generate charges according to the amount of light received by photoelectric conversion; a plurality of active elements provided on the first surface of the semiconductor substrate within the pixel; a first separation groove extending between the first surface and the second surface of the semiconductor substrate and separating the plurality of adjacent pixels; a second isolation trench separating between the plurality of active devices extending from the first surface of the semiconductor substrate toward the second surface and having a bottom portion within the semiconductor substrate; extending from the first surface of the semiconductor substrate toward the second surface, being stacked in the first separation groove, and having a bottom portion closer to the second surface than the bottom portion of the second separation groove; a third separation groove having a fifth p-type impurity region formed along the side surface of the first isolation trench; and a floating diffusion layer including an n-type impurity region provided on the first surface of
  • the separation width of the third separation groove is larger than the separation width of the first separation groove.
  • the second separation groove has a forward tapered shape in which the angle between the side surface of the second separation groove and the first surface is less than 90°;
  • the light-receiving section is located on the second surface side of the bottom of the second separation groove and on the first surface side of the bottom of the third separation groove, on a surface facing the first surface.
  • the photodetector according to any one of (25) to (27) above, comprising: (29) forming a groove extending from the first surface toward the second surface in a semiconductor substrate having first and second surfaces facing each other; After forming a first insulating film on the side and bottom surfaces of the trench, forming a polysilicon film below the trench; after forming a second insulating film on the upper side surface of the trench, removing the polysilicon film and the first insulating film; after forming a p-type impurity region in the semiconductor substrate exposed in the lower part of the trench, removing the first insulating film and the second insulating film in the upper part of the trench; By embedding a third insulating film in the groove, a first isolation portion having a p-type impurity region on a side surface and a second isolation portion separating the first surface side of the semiconductor substrate are formed in a self-aligned manner. forming, after forming, one or more transistors and a well contact region for applying a reference

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本開示の一実施形態の第１の光検出装置は、対向する第１の面および第２の面を有し、複数の画素がアレイ状に配置された半導体基板と、画素内の半導体基板の第１の面に設けられた１または複数のトランジスタと、半導体基板に設けられ、隣り合う複数の画素の間をそれぞれ分離すると共に、平面視において、１または複数のトランジスタのソース領域およびドレイン領域の少なくとも一方と接する第１の分離溝とを備える。

Description

光検出装置および光検出装置の製造方法
　本開示は、例えば、トレンチにより画素内の能動素子間を分離する光検出装置および光検出装置の製造方法に関する。
　例えば、非特許文献１では、シリコン（Ｓｉ）基板に画素を分離するためのＦＤＴＩ（Front Deep Trench Isolation）およびＳｉ基板の表面に設けられた各種デバイスを分離するためのＳＴＩ（Shallow Trench Isolation）が設けられた固体撮像素子が開示されている。
Ｊ．Ｐａｒｋ　ｅｔ　ａｌ．，ＩＳＳＣＣ，ｐ．１２２，２０２１
　このように、例えば撮像装置等として用いられる光検出装置では、画素サイズの微細化が求められている。
　画素サイズを微細化することが可能な光検出装置およびその製造方法を提供することが望ましい。
　本開示の一実施形態としての第１の光検出装置は、対向する第１の面および第２の面を有し、複数の画素がアレイ状に配置された半導体基板と、画素内の半導体基板の第１の面に設けられた１または複数のトランジスタと、半導体基板に設けられ、隣り合う複数の画素の間をそれぞれ分離すると共に、平面視において、１または複数のトランジスタのソース領域およびドレイン領域の少なくとも一方と接する第１の分離溝とを備えものである。
　本開示の一実施形態としての第１の光検出装置の製造方法は、対向する第１の面および第２の面を有する半導体基板に、第１の面から第２の面に向かって延伸する溝を形成し、溝の側面および底面に第１の絶縁膜を成膜した後、溝内の下部にポリシリコン膜を形成し、溝内の上部側面に第２の絶縁膜を成膜した後、ポリシリコン膜および第１の絶縁膜を除去し、溝内の下部に露出した半導体基板にｐ型不純物領域を形成した後、溝内上部の第１の絶縁膜および第２の絶縁膜を除去し、溝に第３の絶縁膜を埋め込むことにより、側面にｐ型不純物領域を有する第１の分離部および半導体基板の第１の面側を分離する第２の分離部を自己整合的に形成した後、１または複数のトランジスタおよび半導体基板に基準電位を印加するウェルコンタクト領域を形成する。
　本開示の一実施形態としての第１の光検出装置および本開示の一実施形態の光検出装置の製造方法では、複数の画素がアレイ状に配置された半導体基板の第１の面に形成される１または複数のトランジスタを、隣り合う画素の間を分離する第１の分離溝を用いて分離するようにした。これにより、半導体基板の第１の面に形成される複数の能動素子間の分離距離を削減する。
　本開示の一実施形態としての第２の光検出装置は、対向する第１の面および第２の面を有し、複数の画素がアレイ状に配置された半導体基板と、複数の画素毎に半導体基板に埋め込み形成され、受光量に応じた電荷を光電変換により生成する複数の受光部と、半導体基板の第１の面と第２の面との間を貫通し、隣り合う複数の画素の間を分離する第１の分離溝と、画素内において半導体基板の第１の面に設けられた複数の能動素子と、第１の分離溝と離間した半導体基板の第１の面に設けられ、複数の能動素子の間を分離する第２の分離溝とを備えたものである。
　本開示の一実施形態としての第２の光検出装置では、半導体基板の第１の面と第２の面とのを貫通する第１の分離溝と、画素内において半導体基板の第１の面に設けられた複数の能動素子を分離する第２の分離溝とを、互いに離間して形成するようにした。これにより、第１の分離溝上に形成される第２の分離溝と、画素内において能動素子の間を分離する第２の分離溝との深さを独立して制御する。
　本開示の一実施形態としての第３の光検出装置は、対向する第１の面および第２の面を有し、複数の画素がアレイ状に配置された半導体基板と、複数の画素毎に半導体基板に埋め込み形成され、受光量に応じた電荷を光電変換により生成する複数の受光部と、半導体基板の第１の面と第２の面との間を貫通し、隣り合う複数の画素の間を分離する第１の分離溝と、第１の分離溝に埋め込まれ、半導体基板の内部に形成された、半導体基板に基準電位を印加する第１のｐ型不純物領域を含むウェルコンタクト領域と、画素内の半導体基板の第１の面に設けられ、受光部において生成された電荷を一時的に保持する、ｎ型不純物領域を含む浮遊拡散層とを備えたものである。
　本開示の一実施形態としての第３の光検出装置では、半導体基板に基準電位を印加する第１のｐ型不純物領域を含むウェルコンタクト領域を隣り合う複数の画素の間を分離する第１の分離溝に埋め込み、ウェルコンタクト領域を半導体基板の内部に設けるようにした。これにより、半導体基板１０の第１の面に形成される第２の分離溝の面積を削減する。
　本開示の一実施形態としての第４の光検出装置は、対向する第１の面および第２の面を有し、複数の画素がアレイ状に配置された半導体基板と、複数の画素毎に、半導体基板に埋め込み形成され、受光量に応じた電荷を光電変換により生成する複数の受光部と、画素内において半導体基板の第１の面に設けられた複数の能動素子と、半導体基板の第１の面と第２の面との間を延伸し、隣り合う複数の画素の間を分離する第１の分離溝と、半導体基板の第１の面から第２の面に向かって延伸し、半導体基板の内部に底部を有する、複数の能動素子の間を分離する第２の分離溝と、半導体基板の第１の面から第２の面に向かって延伸すると共に、第１の分離溝に積層され、第２の分離溝の底部よりも第２の面側に底部を有する第３の分離溝と、記第１の分離溝の側面に沿って形成された第５のｐ型不純物領域と、画素内において半導体基板の第１の面に設けられ、受光部において生成された電荷を一時的に保持する、ｎ型不純物領域を含む浮遊拡散層とを備えたものである。
　本開示の一実施形態としての第４の光検出装置では、半導体基板の第１の面と第２の面とのを貫通する第１の分離溝に、画素内において隣り合う能動素子間を分離する第２の分離溝よりも深い第３の分離溝を積層するようにした。これにより、隣り合う複数の画素の間を分離する第１の分離溝の側面に沿って形成される第５のｐ型不純物領域と、半導体基板の第１の面に形成される浮遊拡散層を構成するｎ型不純物領域との距離を拡大する。
本開示の第１の実施の形態に係る光検出装置の構成の一例を表す断面模式図である。 図１に示した光検出装置の全体構成を表すブロック図である。 図１に示した単位画素の等価回路図である。 図１に示した光検出装置の単位画素の平面構成の一例を表す模式図である。 図４に示した単位画素の画素部におけるレイアウトの一例を表す模式図である。 図４に示したＩＩ－ＩＩ’線に対応する断面模式図である。 図１に示した光検出装置の製造方法を説明するための断面模式図である。 図７Ａに続く工程を表す断面模式図である。 図７Ｂに続く工程を表す断面模式図である。 図７Ｃに続く工程を表す断面模式図である。 図７Ｄに続く工程を表す断面模式図である。 図７Ｅに続く工程を表す断面模式図である。 図７Ｆに続く工程を表す断面模式図である。 図７Ｇに続く工程を表す断面模式図である。 図７Ｈに続く工程を表す断面模式図である。 図８Ａに続く工程を表す断面模式図である。 図８Ｂに続く工程を表す断面模式図である。 図８Ｃに続く工程を表す断面模式図である。 図８Ｄに続く工程を表す断面模式図である。 一般的な光検出装置の構成の一例を表す断面模式図である。 本開示の変形例１に記載の光検出装置の構成の一例を表す断面模式図である。 本開示の変形例２に記載の光検出装置の構成の一例を表す断面模式図である。 本開示の変形例３に記載の光検出装置の構成の一例を表す断面模式図である。 図１２に示した光検出装置の製造方法を説明するための断面模式図である。 図１３Ａに続く工程を表す断面模式図である。 本開示の変形例４に記載の光検出装置の構成の一例を表す断面模式図である。 図１４に示した光検出装置の製造方法を説明するための断面模式図である。 図１５Ａに続く工程を表す断面模式図である。 図１５Ｂに続く工程を表す断面模式図である。 図１５Ｃに続く工程を表す断面模式図である。 本開示の変形例５に記載の光検出装置の製造方法を説明するための断面模式図である。 図１６Ａに続く工程を表す断面模式図である。 本開示の第２の実施の形態に係る光検出装置の単位画素の平面構成の一例を表す模式図である。 図１７に示したＩＩＩ－ＩＩＩ’線に対応する光検出装置の構成の一例を表す断面模式図である。 図１７に示したＩＶ－ＩＶ’線に対応する光検出装置の構成の一例を表す断面模式図である。 図１７に示したＩＩＩ－ＩＩＩ’線に対応する光検出装置の構成の他の例を表す断面模式図である。 図１７に示した光検出装置の製造方法を説明するための断面模式図である。 図２０Ａに続く工程を表す断面模式図である。 図２０Ｂに続く工程を表す断面模式図である。 図２０Ｃに続く工程を表す断面模式図である。 図２０Ｄに続く工程を表す断面模式図である。 図２０Ｅに続く工程を表す断面模式図である。 図２０Ｆに続く工程を表す断面模式図である。 本開示の変形例６に係る光検出装置の単位画素の平面構成の一例を表す模式図である。 図２１に示したＶＩ－ＶＩ’線に対応する光検出装置の構成の一例を表す断面模式図である。 本開示の変形例７に係る光検出装置の単位画素の平面構成の一例を表す模式図である。 図２３に示したＶＩＩ－ＶＩＩ’線に対応する光検出装置の構成の一例を表す断面模式図である。 本開示の変形例８に係る光検出装置の単位画素の平面構成の一例を表す模式図である。 図２５に示したＶＩＩＩ－ＶＩＩＩ’線に対応する光検出装置の構成の一例を表す断面模式図である。 図２５に示したＶＩＩＩ－ＶＩＩＩ’線に対応する光検出装置の構成の他の例を表す断面模式図である。 本開示の変形例９に係る光検出装置の単位画素の平面構成の一例を表す模式図である。 図２８に示したＩＸ－ＩＸ’線に対応する光検出装置の構成の一例を表す断面模式図である。 本開示の変形例１０に係る光検出装置の等価回路図の一例である。 本開示の変形例１０に係る光検出装置の等価回路図の他の例である。 図３１に示した等価回路を有する光検出装置の平面構成の一例を表す模式図である。 図３１に示したＸ－Ｘ’線に対応する光検出装置の構成の一例を表す断面模式図である。 本開示の第３の実施の形態に係る光検出装置の平面構成の一例を表す模式図である。 図３４に示したＸＩ－ＸＩ’線に対応する光検出装置の構成の一例を表す断面模式図である。 本開示の第３の実施の形態に係る光検出装置の平面構成の他の例を表す模式図である。 本開示の第３の実施の形態に係る光検出装置の平面構成の他の例を表す模式図である。 本開示の第３の実施の形態に係る光検出装置の平面構成の他の例を表す模式図である。 本開示の第３の実施の形態に係る光検出装置の平面構成の他の例を表す模式図である。 本開示の第３の実施の形態に係る光検出装置の平面構成の他の例を表す模式図である。 本開示の第３の実施の形態に係る光検出装置の平面構成の他の例を表す模式図である。 本開示の変形例１１に係る光検出装置の平面構成の一例を表す模式図である。 図４２に示したＸＩＩ－ＸＩＩ’線に対応する光検出装置の構成の一例を表す断面模式図である。 本開示の変形例１１に係る光検出装置の平面構成の他の例を表す模式図である。 本開示の変形例１１に係る光検出装置の平面構成の他の例を表す模式図である。 本開示の変形例１１に係る光検出装置の平面構成の他の例を表す模式図である。 本開示の変形例１１に係る光検出装置の平面構成の他の例を表す模式図である。 本開示の変形例１１に係る光検出装置の平面構成の他の例を表す模式図である。 本開示の変形例１２に係る光検出装置の平面構成の一例を表す模式図である。 図４９に示した光検出装置の等価回路図の一例である。 図４９に示したＸＩＩＩ－ＸＩＩＩ’線に対応する光検出装置の構成の一例を表す断面模式図である。 図４９に示したＸＩＶ－ＸＩＶ’線に対応する光検出装置の構成の一例を表す断面模式図である。 本開示の変形例１２に係る光検出装置の単位画素の平面構成の他の例を表す模式図である。 本開示の変形例１２に係る光検出装置の単位画素の平面構成の他の例を表す模式図である。 本開示の変形例１２に係る光検出装置の単位画素の平面構成の他の例を表す模式図である。 本開示の変形例１３に係る光検出装置の単位画素の平面構成の一例を表す模式図である。 図５６に示したＸＶ－ＸＶ’線に対応する光検出装置の構成の一例を表す断面模式図である。 本開示の変形例１４に係る光検出装置の単位画素の平面構成の一例を表す模式図である。 図５８に示したＸＶＩ－ＸＶＩ’線に対応する光検出装置の構成の一例を表す断面模式図である。 変形例１４に係る光検出装置の構成の一例を表す断面模式図である。 変形例１４に係る光検出装置の構成の他の例を表す断面模式図である。 変形例１４に係る光検出装置の構成の他の例を表す断面模式図である。 変形例１４に係る光検出装置の構成の他の例を表す断面模式図である。 変形例１４に係る光検出装置の構成の他の例を表す断面模式図である。 本開示の第４の実施の形態に係る光検出装置の単位画素の平面構成の他の例を表す模式図である。 図６１に示した光検出装置の単位画素の平面構成の一例を表す模式図である。 図６１に示した光検出装置の製造方法を説明するための断面模式図である。 図６３Ａに続く工程を表す断面模式図である。 図６３Ｂに続く工程を表す断面模式図である。 図６３Ｃに続く工程を表す断面模式図である。 図６３Ｄに続く工程を表す断面模式図である。 図６３Ｅに続く工程を表す断面模式図である。 図６３Ｆに続く工程を表す断面模式図である。 本開示の変形例１５に係る光検出装置の単位画素の断面構成の一例を表す模式図である。 本開示の変形例１６に係る光検出装置の単位画素の断面構成の一例を表す模式図である。 本開示の変形例１７に係る光検出装置の単位画素の断面構成の一例を表す模式図である。 本開示の変形例１８に示した光検出装置の平面構成の一例を表す模式図である。 図６７に示したＸＶＩＩＩ－ＸＶＩＩＩ線に対応する光検出装置の断面構成の一例を表す模式図である。 本開示の変形例１９に係る光検出装置の断面構成の一例を表す模式図である。 本開示の変形例１９に係る光検出装置の断面構成の他の例を表す模式図である。 図７０に示した光検出装置の製造方法を説明するための断面模式図である。 図７１Ａに続く工程を表す断面模式図である。 図７１Ｂに続く工程を表す断面模式図である。 図７１Ｃに続く工程を表す断面模式図である。 図７１Ｄに続く工程を表す断面模式図である。 図２に示した光検出装置を用いた電子機器の構成の一例を表すブロック図である。 図２に示した光検出装置を用いた光検出システムの全体構成の一例を表す模式図である。 図７３Ａに示した光検出システムの回路構成の一例を表す図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　以下、本開示における一実施形態について、図面を参照して詳細に説明する。以下の説明は本開示の一具体例であって、本開示は以下の態様に限定されるものではない。また、本開示は、各図に示す各構成要素の配置や寸法、寸法比等についても、それらに限定されるものではない。なお、説明する順序は、下記の通りである。
　１．第１の実施の形態（隣り合う画素間に形成されるＦＤＴＩとＳＴＩとを自己整合的に形成した光検出装置の例）
　２．変形例
　　　２－１．変形例１（ＦＤＴＩの構造の他の例）
　　　２－２．変形例２（ＦＤＴＩの構造の他の例）
　　　２－３．変形例３（ＦＤＴＩの構造の他の例）
　　　２－４．変形例４（ＦＤＴＩの構造の他の例）
　　　２－５．変形例５（製造方法の他の例）
　３．第２の実施の形態（ＦＤＴＩとＳＴＩとを離間して設けた光検出装置の例）
　４．変形例
　　　４－１．変形例６（レイアウトの他の例）
　　　４－２．変形例７（レイアウトの他の例）
　　　４－３．変形例８（レイアウトの他の例）
　　　４－４．変形例９（レイアウトの他の例）
　　　４－５．変形例１０（レイアウトの他の例）
　５．第３の実施の形態（ウェルコンタクトを半導体基板内に設けた光検出装置の例）
　６．変形例
　　　６－１．変形例１１（レイアウトの他の例）
　　　６－２．変形例１２（レイアウトの他の例）
　　　６－３．変形例１３（レイアウトの他の例）
　　　６－４．変形例１４（レイアウトの他の例）
　７．第４の実施の形態（画素間と画素内とで異なる深さを有するＳＴＩを備えた光検出装置の例）
　８．変形例
　　　８－１．変形例１５（レイアウトの他の例）
　　　８－２．変形例１６（レイアウトの他の例）
　　　８－３．変形例１７（レイアウトの他の例）
　　　８－４．変形例１８（レイアウトの他の例）
　　　８－５．変形例１９（レイアウトの他の例）
　９．適用例
　１０．応用例
＜１．第１の実施の形態＞
　図１は、本開示の第１の実施の形態に係る光検出装置（光検出装置１）の断面構成の一例を模式的に表したものである。図２は、図１に示した光検出装置１の全体構成の一例を表したものである。光検出装置１は、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ等であり、撮像エリアとして、複数の画素（単位画素Ｐ）が行列状に２次元配置された画素部（画素部１００Ａ）を有している。光検出装置１は、このＣＭＯＳイメージセンサ等において、例えば所謂裏面照射型の光検出装置である。
　光検出装置１は、複数の単位画素Ｐがアレイ状に配置された画素部１００Ａを有し、画素部１００Ａにおいて隣り合う単位画素Ｐは、半導体基板１０の対向する一対の面（表面（面１０Ｓ１）および裏面（面１０Ｓ２））の間を延伸する分離部１５によって互いに分離されている。分離部１５によって互いに分離された単位画素Ｐには、それぞれ、例えば、１または複数のトランジスタ（例えば、転送トランジスタＴＲおよび増幅トランジスタＡＭＰ）やウェルコンタクト領域を形成するｐ型不純物領域２３が半導体基板１０の面１０Ｓ１に設けられている。本実施の形態では、平面視において、１または複数のトランジスタ（例えば、転送トランジスタＴＲおよび増幅トランジスタＡＭＰ）のソース領域およびドレイン領域（例えば、ソース領域２４Ｓおよびドレイン領域２４Ｄ）が分離部１５に接して設けられている。
［光検出装置の概略構成］
　図２は、光検出装置１の全体構成の一例を表したものである。
　光検出装置１は、例えば、ＣＭＯＳイメージセンサであり、光学レンズ系（図示せず）を介して被写体からの入射光（像光）を取り込んで、撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力するものである。光検出装置１は、半導体基板１０上に、撮像エリアとしての画素部１００Ａを有すると共に、この画素部１００Ａの周辺領域に、例えば、垂直駆動回路１１１、カラム信号処理回路１１２、水平駆動回路１１３、出力回路１１４、制御回路１１５および入出力端子１１６を有している。
　画素部１００Ａには、例えば、行列状に２次元配置された複数の単位画素Ｐを有している。この単位画素Ｐには、例えば、画素行ごとに画素駆動線Ｌｒｅａｄ（具体的には行選択線およびリセット制御線）が配線され、画素列ごとに垂直信号線Ｌｓｉｇが配線されている。画素駆動線Ｌｒｅａｄは、画素からの信号読み出しのための駆動信号を伝送するものである。画素駆動線Ｌｒｅａｄの一端は、垂直駆動回路１１１の各行に対応した出力端に接続されている。
　垂直駆動回路１１１は、シフトレジスタやアドレスデコーダ等によって構成され、画素部１００Ａの各単位画素Ｐを、例えば、行単位で駆動する画素駆動部である。垂直駆動回路１１１によって選択走査された画素行の各単位画素Ｐから出力される信号は、垂直信号線Ｌｓｉｇの各々を通してカラム信号処理回路１１２に供給される。カラム信号処理回路１１２は、垂直信号線Ｌｓｉｇごとに設けられたアンプや水平選択スイッチ等によって構成されている。
　水平駆動回路１１３は、シフトレジスタやアドレスデコーダ等によって構成され、カラム信号処理回路１１２の各水平選択スイッチを走査しつつ順番に駆動するものである。この水平駆動回路１１３による選択走査により、垂直信号線Ｌｓｉｇの各々を通して伝送される各画素の信号が順番に水平信号線１２１に出力され、当該水平信号線１２１を通して半導体基板１０の外部へ伝送される。
　出力回路１１４は、カラム信号処理回路１１２の各々から水平信号線１２１を介して順次供給される信号に対して信号処理を行って出力するものである。出力回路１１４は、例えば、バッファリングのみを行う場合もあるし、黒レベル調整、列ばらつき補正および各種デジタル信号処理等が行われる場合もある。
　垂直駆動回路１１１、カラム信号処理回路１１２、水平駆動回路１１３、水平信号線１２１および出力回路１１４からなる回路部分は、半導体基板１０上に直に形成されていてもよいし、あるいは外部制御ＩＣに配設されたものであってもよい。また、それらの回路部分は、ケーブル等により接続された他の基板に形成されていてもよい。
　制御回路１１５は、半導体基板１０の外部から与えられるクロックや、動作モードを指令するデータ等を受け取り、また、光検出装置１の内部情報等のデータを出力するものである。制御回路１１５はさらに、各種のタイミング信号を生成するタイミングジェネレータを有し、当該タイミングジェネレータで生成された各種のタイミング信号を基に垂直駆動回路１１１、カラム信号処理回路１１２および水平駆動回路１１３等の周辺回路の駆動制御を行う。
　入出力端子１１６は、外部との信号のやり取りを行うものである。
［単位画素の回路構成］
　図３は、図１に示した光検出装置１の単位画素Ｐの読み出し回路の一例を表したものである。
　画素部１００Ａには、上記のように、複数の単位画素Ｐが行列状に２次元配置されている。各単位画素Ｐは、互いに共通の構成要素を有している。
　単位画素Ｐは、例えば、フォトダイオードＰＤからなる受光部１２と、受光部１２と電気的に接続された転送トランジスタＴＲと、転送トランジスタＴＲを介して受光部１２から出力された電荷を一時的に保持するフローティングディフュージョンＦＤとを有している。受光部１２は、光電変換を行って受光量に応じた電荷を発生する。受光部１２のカソードは転送トランジスタＴＲのソースに電気的に接続されており、受光部１２のアノードは基準電位線（例えば、グランド）に電気的に接続されている。転送トランジスタＴＲのドレインはフローティングディフュージョンＦＤに電気的に接続され、転送トランジスタＴＲのゲートは画素駆動線Ｌｒｅａｄに電気的に接続されている。転送トランジスタＴＲは、例えば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）トランジスタである。
　フローティングディフュージョンＦＤは、読み出し回路の入力端に電気的に接続されている。読み出し回路は、例えば、リセットトランジスタＲＳＴと、選択トランジスタＳＥＬと、増幅トランジスタＡＭＰとを有している。なお、選択トランジスタＳＥＬは、必要に応じて省略してもよい。リセットトランジスタＲＳＴのソース（読み出し回路の入力端）がフローティングディフュージョンＦＤに電気的に接続されており、リセットトランジスタＲＳＴのドレインが電源線ＶＤＤおよび増幅トランジスタＡＭＰのドレインに電気的に接続されている。リセットトランジスタＲＳＴのゲートは画素駆動線Ｌｒｅａｄに電気的に接続されている。増幅トランジスタＡＭＰのソースは選択トランジスタＳＥＬのドレインに電気的に接続されており、増幅トランジスタＡＭＰのゲートはリセットトランジスタＲＳＴのソースに電気的に接続されている。選択トランジスタＳＥＬのソース（読み出し回路の出力端）は垂直信号線Ｌｓｉｇに電気的に接続されており、選択トランジスタＳＥＬのゲートは画素駆動線Ｌｒｅａｄに電気的に接続されている。
　転送トランジスタＴＲは、転送トランジスタＴＲがオン状態となると、受光部１２の電荷をフローティングディフュージョンＦＤに転送する。転送トランジスタＴＲのゲートは、例えば、図１に示したように、縦型の転送ゲート３１を有しており、半導体基板１０の表面（面１０Ｓ１）に形成されている。リセットトランジスタＲＳＴは、フローティングディフュージョンＦＤの電位を所定の電位にリセットする。リセットトランジスタＲＳＴがオン状態となると、フローティングディフュージョンＦＤの電位を電源線ＶＤＤの電位にリセットする。選択トランジスタＳＥＬは、読み出し回路からの画素信号の出力タイミングを制御する。増幅トランジスタＡＭＰは、画素信号として、フローティングディフュージョンＦＤに保持された電荷のレベルに応じた電圧の信号を生成する。増幅トランジスタＡＭＰは、ソースフォロア型のアンプを構成しており、受光部１２で発生した電荷のレベルに応じた電圧の画素信号を出力するものである。増幅トランジスタＡＭＰは、選択トランジスタＳＥＬがオン状態となると、フローティングディフュージョンＦＤの電位を増幅して、その電位に応じた電圧を、垂直信号線Ｌｓｉｇを介してカラム信号処理回路１１２に出力する。リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰおよび選択トランジスタＳＥＬは、例えば、ＣＭＯＳトランジスタである。
　なお、読み出し回路は、例えば、ＦＤ転送トランジスタＦＤＧを有していてもよい。ＦＤ転送トランジスタＦＤＧは、例えば図３に示したように、リセットトランジスタＲＳＴのソースと増幅トランジスタＡＭＰのゲートとの間に設けられる。
［単位画素の構成］
　図４は、図１に示した光検出装置１の単位画素Ｐの平面構成の一例を模式的に表したものである。なお、図１は、図４に示したＩＩ－ＩＩ’線に対応する断面構成を表しており、図４は、図１に示したＩ－Ｉ’線に対応する平面構成を表している。
　以下に説明する単位画素Ｐは、裏面照射型である場合を例に挙げて説明するが、表面照射型に対しても本技術を適用することができる。
　なお、図中において、「ｐ」「ｎ」に付した「＋（プラス）」は、ｐ型またはｎ型の不純物濃度が高いことを表し、「＋＋」はｐ型またはｎ型の不純物濃度が「＋」よりも更に高いことを表している。「ｐ」「ｎ」に付した「－（マイナス）」は、ｐ型またはｎ型の不純物濃度が低いことを表している。これは、以降に説明する第２～第４の実施の形態および変形例１～１９についても同様である。
　単位画素Ｐは、対向する一対の面（面１０Ｓ１および面１０Ｓ２）を有する半導体基板１０に、受光部１２として埋め込み形成されたフォトダイオードＰＤを有している。受光部１２の光入射側Ｓ１（半導体基板１０の裏面（面１０Ｓ２）側）には、例えば、固定電荷層１３が形成されており、光入射側Ｓ１とは反対側（半導体基板１０の表面（面１０Ｓ１）側）にはアクティブ領域としてｐウェル１１が形成されている。ｐウェル１１には、例えば、フローティングディフュージョンＦＤを形成するｎ型不純物領域２２、ウェルコンタクト領域を形成するｐ型不純物領域２３、転送トランジスタＴＲや読み出し回路を構成する画素トランジスタ（例えば、リセットトランジスタＲＳＴ、選択トランジスタＳＥＬおよび増幅トランジスタＡＭＰ）のソース領域およびドレイン領域を形成するｎ型不純物領域２４が設けられている。このｐ型不純物領域２３が、本開示の一実施形態における「第１のｐ型不純物領域」の一具体例に相当するものであり、転送トランジスタＴＲ、リセットトランジスタＲＳＴ、選択トランジスタＳＥＬおよび増幅トランジスタＡＭＰが、本開示の「１または複数のトランジスタ」の一具体例に相当するものである。単位画素Ｐは、さらにＳＴＩ（Shallow Trench Isolation）構造を有する分離部１６を有し、分離部１６は、単位画素Ｐ内において隣り合うｎ型不純物領域２２，２４とｐ型不純物領域２３との間に設けられている。
　隣り合う単位画素Ｐの間には、分離部１５が設けられている。分離部１５は、本開示の一実施形態における「第１の分離溝」の一具体例に相当するものである。分離部１５は、上記のように、複数の単位画素Ｐがアレイ状に配置された画素部１００Ａにおいて、隣り合う単位画素Ｐの間を分離するものであり、各単位画素Ｐの外周を囲むように、例えば、格子状に設けられている。
　分離部１５は、半導体基板１０の面１０Ｓ１と面１０Ｓ２との間を貫通するＦＴＩ構造を有している。具体的には、分離部１５は、半導体基板１０の面１０Ｓ１と面１０Ｓ２との間を、例えば、面１０Ｓ１側から面１０Ｓ２に向かって延伸するＦＤＴＩ（Front Deep Trench Isolation）構造を有する第１分離部１５Ｘと、面１０Ｓ１側から面１０Ｓ２に向かって延伸し、半導体基板１０内に底部を有するＳＴＩ構造を有する第２分離部１５Ｙとからなる。
　第１分離部１５Ｘは、本開示の一実施形態における「第１の分離部」に相当するものである。第１分離部１５Ｘは、単位画素Ｐ毎に半導体基板１０の面１０Ｓ２側に埋め込み形成された受光部１２の間を分離するように、半導体基板１０の面１０Ｓ２側に形成されている。第１分離部１５Ｘの側面には、例えば、ｐウェル１１よりも不純物濃度の高いｐ型不純物領域１４が形成されている。ｐ型不純物領域１４は、本開示の一実施形態における「第２のｐ型不純物領域」の一具体例に相当するものであり、受光部１２と対向する分離部１５の側面における暗電流の発生を防ぐためのものである。
　第２分離部１５Ｙは、本開示の一実施形態における「第２の分離部」に相当するものである。図６は、図４に示したＩＩ－ＩＩ線に対応する光検出装置１の断面構成を模式的に表したものである。第２分離部１５Ｙは、図１および図６に示したように、例えば、フローティングディフュージョンＦＤを形成するｎ型不純物領域２２やウェルコンタクト領域を形成するｐ型不純物領域２３、例えば増幅トランジスタＡＭＰのソース領域およびドレイン領域を形成するｎ型不純物領域２４と接している。
　図５は、図４に示した単位画素Ｐの画素部１００Ａにおけるレイアウトの一例を模式的に表したものである。分離部１５は、隣り合う単位画素Ｐの間を分離すると共に、隣り合う単位画素Ｐ間において隣接するトランジスタ間を分離している。
　第１分離部１５Ｘおよび第２分離部１５Ｙは、自己整合的に一体形成されており、それぞれ略同じ分離幅（ｄ１＝ｄ２）を有している。つまり、分離部１５は、略均一な分離幅で半導体基板１０の面１０Ｓ１と面１０Ｓ２との間を延伸し、例えば、半導体基板１０を貫通している。換言すると、分離部１５は、その側面と面１０Ｓ１との成す角が略垂直な、略矩形状の断面を有している。分離部１５を形成する溝は、例えば、酸化シリコン（ＳｉＯｘ）膜等の絶縁膜によって埋め込まれている。
　分離部１６は、本開示の一実施形態における「第２の分離溝」の一具体例に相当するものである。分離部１６は、単位画素Ｐ内において隣り合うトランジスタ等の能動素子の間を分離するものである。具体的には、分離部１６は、上記のように、単位画素Ｐ内の半導体基板１０の面１０Ｓ１に設けられたフローティングディフュージョンＦＤを形成するｎ型不純物領域２２やウェルコンタクト領域を形成するｐ型不純物領域２３、転送トランジスタＴＲ、読み出し回路を構成する画素トランジスタ（例えば、リセットトランジスタＲＳＴと、選択トランジスタＳＥＬと、増幅トランジスタＡＭＰ）のソース領域およびドレイン領域を形成するｎ型不純物領域２４の間を分離するものである。
　分離部１６は、半導体基板１０の面１０Ｓ１から面１０Ｓ２に向かって延伸し、半導体基板１０の内部に底部を有するＳＴＩ構造を有している。分離部１６は、配線層Ｓ２側の分離幅よりも光入射側Ｓ１の分離幅の方が小さい。換言すると、分離部１５は、その側面と面１０Ｓ１との成す角が９０°未満となる、順テーパ状の断面を有している。また、面１０Ｓ１に露出する分離部１６の分離幅は、分離部１５の分離幅よりも大きい。分離部１６を形成する溝は、例えば、酸化シリコン（ＳｉＯｘ）膜等の絶縁膜によって埋め込まれている。
　単位画素Ｐは、光入射側Ｓ１（半導体基板１０の面１０Ｓ２側）に隣り合う単位画素Ｐの間に設けられた遮光膜４１と、カラーフィルタ４２とオンチップレンズ４３とが設けられている。単位画素Ｐの光入射側Ｓ１とは反対側の半導体基板１０の面１０Ｓ１上には、多層配線層３０が設けられている。
　遮光膜４１は、隣接する単位画素Ｐへの光の漏れ込みを防止するためのものであり、隣り合う単位画素Ｐの間、具体的には、互いに異なる色光を透過させるカラーフィルタ４２の境界位置に設けられている。遮光膜４１を構成材料としては、例えば、遮光性を有する導電材料が挙げられる。具体的には、例えば、タングステン（Ｗ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）またはＡｌとＣｕとの合金等が挙げられる。
　カラーフィルタ４２は、例えば、赤色光（Ｒ）を選択的に透過させる赤色フィルタ４２Ｒ、緑色光（Ｇ）を選択的に透過させる緑色フィルタ４２Ｇおよび青色光（Ｂ）を選択的に透過させる青色フィルタ４２Ｂを有する。各色フィルタ４２Ｒ，４２Ｇ，４２Ｂは、例えばユニットセルＵ毎に、例えば、緑色フィルタ４２Ｇが対角線上に４つ配置され、赤色フィルタ４２Ｒおよび青色フィルタ４２Ｂは直交する対角線上に１つずつ配置される。各色フィルタ４２Ｒ，４２Ｇ，４２Ｂが設けられた各ユニットセルＵでは、例えば、ユニットセルＵ内の複数の受光部１２において対応する色光が検出される。即ち、画素部１００Ａでは、それぞれ、赤色光（Ｒ）、緑色光（Ｇ）および青色光（Ｂ）を検出するユニットセルＵが、ベイヤー状に配列されている。
　オンチップレンズ４３は、入射光を受光部１２へ集光させるものであり、例えば、図１に示したように、単位画素Ｐ毎に設けられている。オンチップレンズ４３は、例えば、酸化シリコン（ＳｉＯｘ）や窒化シリコン（ＳｉＮｘ）等の無機材料を用いて形成することができる。この他、オンチップレンズ４３は、エピスルフィド系樹脂、チエタン化合物やその樹脂等の高屈折率の有機材料を用いて形成してもよい。
　多層配線層３０には、例えば、転送トランジスタＴＲや読み出し回路を構成する画素トランジスタが設けられている。具体的には、例えば、転送トランジスタＴＲの縦型の転送ゲート３１が半導体基板１０の面１０Ｓ１から受光部１２に達する深さまで延在して設けられている。半導体基板１０の面１０Ｓ１に設けられた転送ゲート３１の周囲には、例えば、サイドウォール３２が設けられており、半導体基板１０内を延在する転送ゲート３１の側壁および底面は絶縁膜２１に覆われている。半導体基板１０の面１０Ｓ１には、さらに、例えば、プレーナ構造を有するリセットトランジスタＲＳＴや、選択トランジスタＳＥＬ、増幅トランジスタＡＭＰ等のゲートが設けられている。多層配線層３０には、さらに複数の配線層３３，３４が層間絶縁層３５を間に積層されており、例えば、配線層３３とＦＤ１９とはビアＶ１を介して電気的に接続されている。多層配線層３０には、例えば、上述した読み出し回路の他に、垂直駆動回路１１１、カラム信号処理回路１１２、水平駆動回路１１３、出力回路１１４、制御回路１１５および入出力端子１１６等が形成されている。
［光検出装置の製造方法］
　光検出装置１は、例えば、次のようにして形成することができる。
　まず、図７Ａに示したように、半導体基板１０の面１０Ｓ１上にマスク５１を形成し、フォトリソグラフィ法およびＲＩＥ（Reactive Ion Etching）法を用いて溝１５Ｈを形成する。次に、図７Ｂに示したように、溝１５Ｈ内の側面および底面に、例えば、酸化膜５２を形成する。続いて、図７Ｂに示したように、溝１５Ｈ内にポリシリコン膜５３を堆積した後、エッチバックすることにより、溝１５Ｈの下部にポリシリコン膜５３を形成する。
　続いて、図７Ｃに示したように、例えば、ＣＶＤ（Chemical Vapor Deposition）法を用いて、ポリシリコン膜５３上に、溝１５Ｈが埋まらない程度の厚みの酸化膜を成膜した後、エッチバックすることにより、溝１５Ｈの上部に酸化膜５４を形成する。このとき、酸化膜５４の厚みは、酸化膜５２の厚みよりも厚いものとする。
　次に、図７Ｄに示したように、ポリシリコン膜５３および溝１５Ｈの下部の酸化膜５２をエッチングにより除去し、半導体基板１０を露出させる。このとき、酸化膜５４の厚みは、酸化膜５２よりも厚いため、溝１５Ｈの上部は酸化膜５４で被覆されたままとなる。続いて、図７Ｅに示したように、例えば、プラズマドーピング法や固相拡散法等を用いて、溝１５Ｈ内に露出した半導体基板１０に、例えばホウ素（Ｂ）をドーピングしてｐ型不純物領域１４を形成する。その後、図７Ｆに示したように、溝１５Ｈの上部の酸化膜５２，５４を除去する。
　続いて、図７Ｇに示したように、溝１５Ｈを酸化シリコン（ＳｉＯｘ）膜等の絶縁膜で埋め込み分離部１５を形成した後、図７Ｈに示したように、例えば、ＣＭＰ（Chemical Mechanical Polishing）によって半導体基板１０の面１０Ｓ１に形成したマスク５１および半導体基板１０の面１０Ｓ１を研削して表面を平坦化する。以上により、側面にｐ型不純物領域１４が形成された第１分離部１５Ｘおよび第１分離部１５Ｘと略同じ分離幅（ｄ１＝ｄ２）を有する第２分離部１５Ｙが自己整合的に形成されてなる分離部１５が完成する。
　次に、図８Ａに示したように、半導体基板１０に受光部１２およびｐウェル１１を形成した後、半導体基板１０の面１０Ｓ１に分離部１６を形成する。続いて、図８Ｂに示したように、転送トランジスタＴＲおよび増幅トランジスタＡＭＰのゲートを形成する。次に、図８Ｃに示したように、半導体基板１０の面１０Ｓ１に、ｎ型不純物領域２２，２４およびｐ型不純物領域２３を形成する。
　続いて、図８Ｄに示したように、半導体基板１０の面１０Ｓ１上に、ビアＶ１、配線層３３，３４および層間絶縁層３５を含む多層配線層３０を形成する。次に、図示していないが、配線層Ｓ２側を別基板に貼り合わせた後、図８Ｅに示したように、半導体基板１０の面１０Ｓ２側を、例えば、ＣＭＰによって分離部１５が露出するまで研削して表面を平坦化する。その後、固定電荷層１３、遮光膜４１、カラーフィルタ４２およびオンチップレンズ４３を形成する。以上により、図１に示した光検出装置１が完成する。
［作用・効果］
　本実施の形態の光検出装置１では、半導体基板１０の表面（面１０Ｓ１）に形成される複数のトランジスタ（例えば、転送トランジスタＴＲおよび増幅トランジスタＡＭＰ）を、隣り合う単位画素Ｐの間を分離する分離部１５を用いて分離するようにした。これにより、半導体基板の面１０Ｓ１に形成される複数の能動素子の分離距離を削減する。以下、これについて説明する。
　固体撮像素子（ＣＭＯＳイメージセンサ）は、入射光をフォトダイオードで光電変換し、微小信号を増幅トランジスタで増幅して出力する半導体装置である。ＣＭＯＳイメージセンサでは、フォトダイオードおよび増幅トランジスタの大きさが、その画質性能に大きく影響することがわかっている。
　近年、ＣＭＯＳイメージセンサの高解像度化に伴い、画素サイズの縮小が図られている。その結果、画質性能を維持することが困難になってきている。その対策として様々なアイデアが提案されているが、その中で、前述したような、ＦＤＴＩを用いてフォトダイオード間の電気的および光学的分離を行う方法が報告されている。
　図９は、前述した固体撮像素子の構造を模式的に表したものである。Ｓｉ基板９０には画素を分離するためのＦＤＴＩ９１が形成され、その側面にはピニング用のｐ＋層９２が形成されている。ＦＤＴＩ９１の上方には、Ｓｉ基板９０の表面に形成される増幅トランジスタやフローティングディフュージョン、ウェルバイアス用のｐ＋拡散層等のデバイスを分離するためのＳＴＩ９３が形成されている。このような固体撮像素子では、デバイスの分離距離はＳＴＩの幅に依存する。
　一般にＳＴＩは、図９に示したようにＦＤＴＩの分離幅よりも大きいため、各画素内に設けられるデバイスの大きさを維持すると画素サイズを縮小できない。または、デバイスの大きさを維持することができなくなり、必要な性能が得られないという課題がある。
　これに対して本実施の形態では、半導体基板１０の表面（面１０Ｓ１）に形成される複数のトランジスタの分離を、隣り合う単位画素Ｐの間を分離する分離部１５を用いて行うようにした。これにより、半導体基板１０の表面に形成される複数のトランジスタをＳＴＩを用いて分離する一般的な固体撮像素子と比較して、その分離距離が削減される。
　以上により、本実施の形態の光検出装置１では、画素サイズの微細化を実現することが可能となる。また、トランジスタ等の能動素子の性能の維持あるいはその性能を向上させることができるため、光検出装置１の性能を向上させることが可能となる。
　次に、本開示の第２～第４の実施の形態および変形例１～１９について説明する。以下では、上記第１の実施の形態と同様の構成要素については同一の符号を付し、適宜その説明を省略する。
＜２．変形例＞
（２－１．変形例１）
　図１０は、本開示の変形例１に係る光検出装置（光検出装置１Ａ）の断面構成の一例を模式的に表したものである。光検出装置１Ａは、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等であり、上記第１の実施の形態と同様に、例えば裏面照射型の光検出装置である。
　上記第１の実施の形態では、分離部１５を絶縁膜で埋め込むようにした。これに対して、本変形例の光検出装置１Ａでは、分離部１５の第１分離部１５Ｘに空隙Ｇを形成するようにした。この点を除き、光検出装置１Ａの構成は、光検出装置１と実質的に同様の構成を有する。
　第１分離部１５Ｘ内の空隙Ｇは、例えば、以下のようにして形成することができる。例えば、図７Ｅに示したように、溝１５Ｈ内に露出した半導体基板１０に、例えばホウ素（Ｂ）をドーピングしてｐ型不純物領域１４を形成した後、酸化膜５２，５４を除去せずに溝１５Ｈ内に絶縁膜を埋め込む。これにより、溝１５Ｈの上部の開口幅は溝１５Ｈの下部よりも狭いため、溝１５Ｈの下部が絶縁膜によって埋設される前に溝１５Ｈの上部の開口が閉塞し、溝１５Ｈの下部に空隙Ｇが形成される。
　このように、本変形例では第１分離部１５Ｘに空隙Ｇを形成するようにしたので、上記第１の実施の形態の効果に加えて、隣り合う単位画素Ｐの間の光学的分離を強化することが可能となる。よって、混色をより抑制することが可能となる。
（２－２．変形例２）
　図１１は、本開示の変形例２に係る光検出装置（光検出装置１Ｂ）の断面構成の一例を模式的に表したものである。光検出装置１Ｂは、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等であり、上記第１の実施の形態と同様に、例えば裏面照射型の光検出装置である。
　上記第１の実施の形態では、分離部１５を絶縁膜で埋め込むようにした。これに対して、本変形例の光検出装置１Ｂでは、分離部１５に絶縁膜１５Ａを埋め込み、さらに、第１分離部１５Ｘに相当する位置に、例えば、ポリシリコン膜等の導電膜１５Ｂを埋め込むようにした。この点を除き、光検出装置１Ｂの構成は、光検出装置１と実質的に同様の構成を有する。
　本変形例の分離部１５は、例えば、以下のようにして形成することができる。例えば、図７Ｅに示したように、溝１５Ｈ内に露出した半導体基板１０に、例えばホウ素（Ｂ）をドーピングしてｐ型不純物領域１４を形成した後、図７Ｆに示したように、溝１５Ｈの上部の酸化膜５２，５４を除去する。次に、溝１５Ｈの側面および底面に絶縁膜１５Ａを形成した後、溝１５Ｈ内にポリシリコン膜を堆積し、エッチバックすることにより、溝１５Ｈの下部にポリシリコン膜からなる導電膜１５Ｂを形成する。その後、溝１５Ｈ内の導電膜１５Ｂ上にさらに絶縁膜１５Ａを堆積し、溝１５Ｈを埋め込む。これにより、第１分離部１５Ｘに導電膜１５Ｂが埋め込まれた分離部１５が形成される。
　このように、本変形例では分離部１５の第１分離部１５Ｘに導電膜１５Ｂを埋め込むようにしたので、導電膜１５Ｂに、例えば負バイアスを印可しピニングを強化することも可能となる。よって、上記第１の実施の形態の効果に加えて、暗電流を抑制することが可能となる。
（２－３．変形例３）
　図１２は、本開示の変形例３に係る光検出装置（光検出装置１Ｃ）の断面構成の一例を模式的に表したものである。光検出装置１Ｃは、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等であり、上記第１の実施の形態と同様に、例えば裏面照射型の光検出装置である。
　上記第１の実施の形態では、分離部１５を絶縁膜で埋め込むようにした。これに対して、本変形例の光検出装置１Ｃでは、分離部１５に絶縁膜１５Ａを埋め込み、さらに、第１分離部１５Ｘに相当する位置に、例えば、ポリシリコン膜等の導電膜１５Ｂを埋め込むと共に空隙Ｇを形成するようにした。この点を除き、光検出装置１Ｃの構成は、光検出装置１と実質的に同様の構成を有する。
　本変形例の分離部１５は、例えば、以下のようにして形成することができる。例えば、図７Ｅに示したように、溝１５Ｈ内に露出した半導体基板１０に、例えばホウ素（Ｂ）をドーピングしてｐ型不純物領域１４を形成した後、図１３Ａに示したように、酸化膜５２，５４を除去せずに溝１５Ｈ内に絶縁膜５５を形成する。次に、図１３Ａに示したように、溝１５Ｈ内にポリシリコン膜からなる導電膜１５Ｂを埋め込む。これにより、溝１５Ｈの上部の開口幅は溝１５Ｈの下部よりも狭いため、溝１５Ｈの下部が導電膜１５Ｂによって埋設される前に溝１５Ｈの上部の開口が閉塞し、溝１５Ｈの下部に空隙Ｇが形成される。その後、図１３Ｂに示したように、溝１５Ｈの上部に絶縁膜５６を埋め込む。これにより、第１分離部１５Ｘに導電膜１５Ｂが埋め込まれると共に、空隙Ｇが形成された分離部１５が完成する。
　このように、本変形例では分離部１５の第１分離部１５Ｘに導電膜１５Ｂを埋め込むと共に空隙Ｇを形成するようにしたので、上記第１の実施の形態の効果に加えて、隣り合う単位画素Ｐの間の光学的分離を強化することが可能となる。よって、混色を抑制することが可能となる。更に、上記変形例２と同様に、導電膜１５Ｂに、例えば負バイアスを印可しピニングを強化するができるため、暗電流を抑制することが可能となる。
（２－４．変形例４）
　図１４は、本開示の変形例４に係る光検出装置（光検出装置１Ｄ）の断面構成の一例を模式的に表したものである。光検出装置１Ｄは、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等であり、上記第１の実施の形態と同様に、例えば裏面照射型の光検出装置である。
　上記第１の実施の形態では、第１分離部１５Ｘおよび第２分離部１５Ｙが略同じ分離幅（ｄ１＝ｄ２）を有する分離部１５を形成するようにした。これに対して、本変形例の光検出装置１Ｄでは、第２分離部１５Ｙの分離幅（ｄ１）が第１分離部１５Ｘの分離幅（ｄ２）よりも小さい（ｄ１＜ｄ２）分離部１５を形成するようにした。この点を除き、光検出装置１Ｄの構成は、光検出装置１と実質的に同様の構成を有する。
　本変形例の分離部１５は、例えば、以下のようにして形成することができる。例えば、図７Ｅに示したように、溝１５Ｈ内に露出した半導体基板１０に、例えばホウ素（Ｂ）をドーピングしてｐ型不純物領域１４を形成した後、図１５Ａに示したように、溝１５Ｈ内に露出した半導体基板１０の表面を一定量エッチングする。これにより、ドーピング時のコンタミネーションや表面の損傷が除去される。次に、図１５Ｂに示したように、溝１５Ｈの上部の酸化膜５２，５４を除去する。
　続いて、図１５Ｃに示したように、溝１５Ｈを絶縁膜で埋め込み分離部１５を形成する。このとき、溝１５Ｈの上部の開口幅は溝１５Ｈの下部よりも狭いため、溝１５Ｈの下部が絶縁膜によって埋設される前に溝１５Ｈの上部の開口が閉塞し、溝１５Ｈの下部（第１分離部１５Ｘ）に空隙Ｇが形成される。その後、図１５Ｄに示したように、例えば、ＣＭＰによって半導体基板１０の面１０Ｓ１に形成したマスク５１および半導体基板１０の面１０Ｓ１を研削して表面を平坦化する。これにより、第２分離部１５Ｙの分離幅（ｄ１）が第１分離部１５Ｘの分離幅（ｄ２）よりも小さい（ｄ１＜ｄ２）分離部１５が完成する。
　このように、本変形例では第２分離部１５Ｙの分離幅（ｄ１）が第１分離部１５Ｘの分離幅（ｄ２）よりも小さい（ｄ１＜ｄ２）分離部１５を形成するようにしたので、隣り合う単位画素Ｐの間の実際の分離距離よりも平面視上の分離距離を小さくすることができる。よって、上記第１の実施の形態の効果に加えて、画素サイズをさらに微細化することが可能となる。
（２－５．変形例５）
　図１６Ａおよび図１６Ｂは、本開示の変形例５に係る光検出装置の製造方法を説明するための断面模式図である。光検出装置１は、例えば、以下のようにしても形成することができる。
　まず、上記第１の実施の形態と同様にして分離部１５を形成する。次に、図８Ａに示したように、半導体基板１０に受光部１２およびｐウェル１１を形成した後、図１６Ａに示したように、転送トランジスタＴＲおよび増幅トランジスタＡＭＰのゲートを形成する。
　続いて、図１６Ｂに示したように、半導体基板１０の面１０Ｓ１に、フローティングディフュージョンＦＤを形成するｎ型不純物領域２２やウェルコンタクト領域を形成するｐ型不純物領域２３、転送トランジスタＴＲおよび増幅トランジスタＡＭＰのソース領域およびドレイン領域を形成するｎ型不純物領域２４を形成する。
　次に、上記第１の実施の形態と同様にして、半導体基板１０の面１０Ｓ１上に、ビアＶ１、配線層３３，３４および層間絶縁層３５を含む多層配線層３０を形成する。次に、図示していないが、配線層Ｓ２側を別基板に貼り合わせた後、半導体基板１０の面１０Ｓ２側を、例えば、ＣＭＰによって分離部１５が露出するまで研削して表面を平坦化する。その後、固定電荷層１３、遮光膜４１、カラーフィルタ４２およびオンチップレンズ４３を形成する。以上により、図１に示した光検出装置１が完成する。
＜３．第２の実施の形態＞
　図１７は、本開示の第２の実施の形態に係る光検出装置（光検出装置２）の単位画素Ｐの平面構成の一例を模式的に表したものである。図１８Ａは、図１７に示したＩＩＩ－ＩＩＩ’線に対応する光検出装置２の断面構成の一例を模式的に表したものである。図１８Ｂは、図１７に示したＩＶ－ＩＶ’線に対応する光検出装置２の断面構成の一例を模式的に表したものである。光検出装置２は、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等であり、撮像エリアとして、複数の画素（単位画素Ｐ）が行列状に２次元配置された画素部（画素部１００Ａ）を有している。光検出装置２は、このＣＭＯＳイメージセンサ等において、例えば所謂裏面照射型の光検出装置である。
［単位画素の構成］
　光検出装置２は、上記第１の実施の形態と同様に、複数の単位画素Ｐがアレイ状に配置された画素部１００Ａを有する（図２参照）。画素部１００Ａにおいて隣り合う単位画素Ｐは、半導体基板１０の対向する一対の面（表面（面１０Ｓ１）および裏面（面１０Ｓ２））の間を貫通する分離部１５によって互いに分離されている。分離部１５によって互いに分離された単位画素Ｐには、それぞれ、複数の能動素子（例えば、転送トランジスタＴＲおよび増幅トランジスタＡＭＰ）が半導体基板１０の面１０Ｓ１に設けられており、複数の能動素子は、例えば、半導体基板１０の面１０Ｓ１から面１０Ｓ２に向かって延伸し、半導体基板１０内に底部を有する分離部１６によって分離されている。本実施の形態では、隣り合う単位画素Ｐの間を分離する分離部１５と、単位画素Ｐ内に設けられた複数の能動素子の間を分離する分離部１６とが互いに離間して設けられている。
　単位画素Ｐは、対向する一対の面（面１０Ｓ１および面１０Ｓ２）を有する半導体基板１０に、受光部１２として埋め込み形成されたフォトダイオードＰＤを有している。受光部１２の光入射側Ｓ１とは反対側（半導体基板１０の表面（面１０Ｓ１）側）にはアクティブ領域としてｐウェル１１が形成されている。ｐウェル１１には、例えば、フローティングディフュージョンＦＤを形成するｎ型不純物領域２２、ウェルコンタクト領域を形成するｐ型不純物領域２３、転送トランジスタＴＲや読み出し回路を構成する画素トランジスタ（例えば、リセットトランジスタＲＳＴ、選択トランジスタＳＥＬおよび増幅トランジスタＡＭＰ）のソース領域およびドレイン領域を形成するｎ型不純物領域２４が設けられている。単位画素Ｐは、さらにＳＴＩ構造を有する分離部１６を有し、単位画素Ｐ内に設けられた転送トランジスタＴＲと画素トランジスタ（例えば、増幅トランジスタＡＭＰ）とは分離部１６によって互いに分離されている。
　隣り合う単位画素Ｐの間には、分離部１５が設けられている。分離部１５は、本開示の一実施形態における「第１の分離溝」の一具体例に相当するものである。分離部１５は、上記のように、複数の単位画素Ｐがアレイ状に配置された画素部１００Ａにおいて、隣り合う単位画素Ｐを分離するものであり、各単位画素Ｐの外周を囲むように、例えば、格子状に設けられている。
　分離部１５は、半導体基板１０の面１０Ｓ１と面１０Ｓ２との間を貫通するＦＴＩ構造を構成している。具体的には、分離部１５は、半導体基板１０の面１０Ｓ１と面１０Ｓ２との間を、例えば、面１０Ｓ１側から面１０Ｓ２に向かって貫通するＦＦＴＩ（Front Full Trench Isolation）構造を有している。
　分離部１５は、面１０Ｓ１と面１０Ｓ２との間で略同じ分離幅を有している。換言すると、分離部１５は、その側面と面１０Ｓ１との成す角が略垂直な、略矩形状の断面を有している。分離部１５を形成する溝は、例えば、酸化シリコン（ＳｉＯｘ）膜等の絶縁膜によって埋め込まれている。
　分離部１５の側面には、例えば、ｐウェル１１よりも不純物濃度の高いｐ型不純物領域１４が自己整合的に形成されている。ｐ型不純物領域１４は、本開示の一実施形態における「第３のｐ型不純物領域」の一具体例に相当するものである。具体的には、ｐ型不純物領域１４は、単位画素Ｐ内に設けられた転送トランジスタＴＲおよび画素トランジスタ（例えば、増幅トランジスタＡＭＰ）を囲むように、一部を除き分離部１５の側面に沿って連続して形成されている。ｐ型不純物領域１４は、分離部１５と同様に半導体基板１０を貫通するように、半導体基板１０の面１０Ｓ１と面１０Ｓ２との間に連続して形成されている。
　単位画素Ｐには、さらに、フローティングディフュージョンＦＤを形成するｎ型不純物領域２２および半導体基板１０に対して基準電位を印加するウェルコンタクト領域を形成するｐ型不純物領域２３が半導体基板１０の面１０Ｓ１に設けられている。これらｎ型不純物領域２２およびｐ型不純物領域２３は、例えば、矩形形状を有する単位画素Ｐの角部の対角線上に、分離部１５の側面に沿って形成されている。これらｎ型不純物領域２２およびｐ型不純物領域２３が、上記ｐ型不純物領域１４が形成されない分離部１５の側面の一部に相当する。
　分離部１６は、本開示の一実施形態における「第２の分離溝」の一具体例に相当するものである。分離部１６は、上記のように、単位画素Ｐ内に設けられた複数の能動素子の間を分離するものである。分離部１６は、半導体基板１０の面１０Ｓ１から面１０Ｓ２に向かって延伸し、半導体基板１０の内部に底部を有するＳＴＩ構造を有している。分離部１６は、配線層Ｓ２側の分離幅よりも光入射側Ｓ１の分離幅の方が小さい。換言すると、分離部１５は、その側面と面１０Ｓ１との成す角が９０°未満となる、順テーパ状の断面を有している。但し、分離部１６の断面形状は、順テーパ状には限定されるものではない。面１０Ｓ１に露出する分離部１６の幅は、図１８Ａでは分離部１５の分離幅よりも大きな例を示したが、これに限定されるものではない。面１０Ｓ１に露出する分離部１６の幅は、分離部１５の分離幅よりも小さくてもよい。分離部１６を形成する溝は、例えば、酸化シリコン（ＳｉＯｘ）膜等の絶縁膜によって埋め込まれている。
　本実施の形態では、分離部１６は分離部１５から離間して設けられている。換言すると、分離部１５と分離部１６とは、図１７に示したように、平面視において互いに重ならない位置に形成されている。具体的には、分離部１６は、分離部１５によって囲まれた単位画素Ｐ内に設けられた転送トランジスタＴＲと画素トランジスタ（例えば、増幅トランジスタＡＭＰ）との間に選択的に設けられている。これにより、分離部１６の深さを独立して制御することができる。具体的には、受光部１２の上方に形成される分離部１６の深さを浅くすることにより、受光部１２を半導体基板１０の面１０Ｓ１側に拡大させることができる。
　分離部１６の側面の一部は、図１７および図１８Ａに示したように、分離部１５の側面に沿って形成されたｐ型不純物領域１４と接している。これにより、分離部１６の側面に発生する暗電流や白点等を防止することができる。
　なお、分離部１６がｐ型不純物領域１４まで達しない場合には、図１９に示したように、例えば、イオン注入等により別途半導体基板１０の面１０Ｓ１にｐ型拡散層２５を、ｐ型不純物領域１４と分離部１６との間に形成するようにしてもよい。これにより、分離部１６とｐ型不純物領域１４とが離れている場合でも、分離部１６の側面に発生する暗電流や白点等を防止することができる。
　本実施の形態では、単位画素Ｐ内の面１０Ｓ１およびその近傍の半導体基板１０は、分離部１６によって分離されることなく連続している。また、単位画素Ｐ内に設けられた複数の能動素子は、分離部１５の側面に沿って形成されたｐ型不純物領域１４および分離部１６に囲まれている。具体的には、例えば、転送トランジスタＴＲのチャネルは、フローティングディフュージョンＦＤを形成するｎ型不純物領域２２と分離部１６とに挟まれている。増幅トランジスタＡＭＰのチャネルおよびソース／ドレインは、ｐ型不純物領域１４と分離部１６とに囲まれている。
［光検出装置の製造方法］
　光検出装置２は、例えば、次のようにして形成することができる。なお、図２０Ａ～図２０Ｅは、図１７に示したＶ－Ｖ’線に対応する断面を模式的に表したものである。
　図２０Ａは、加工前の半導体基板１０の状態を示したものである。まず、上記第１の実施の形態と同様にして、図２０Ｂに示したように、フォトリソグラフィ法およびＲＩＥ（Reactive Ion Etching）法を用いて溝１５Ｈを形成する。次に、例えば、プラズマドーピング法や固相拡散法等を用いて、図２０Ｂに示したように、溝１５Ｈ内に露出した半導体基板１０に、例えばホウ素（Ｂ）をドーピングしてｐ型不純物領域１４を形成する。
　続いて、図２０Ｃに示したように、溝１５Ｈ内にポリシリコン膜等を堆積させた後、さらに、溝１５Ｈ内に絶縁膜を堆積して溝１５Ｈを埋設する。その後、例えば、ＣＭＰによって半導体基板１０の面１０Ｓ１に形成された絶縁膜および半導体基板１０の面１０Ｓ１を研削して表面を平坦化する。次に、図２０Ｃに示したように、イオン注入等を用いて半導体基板１０に受光部１２およびｐウェル１１を形成した後、半導体基板１０の面１０Ｓ１に所定の深さの溝を形成した後、その溝内に絶縁膜を埋め込んで分離部１６を形成する。その後、例えば、ＣＭＰによって半導体基板１０の面１０Ｓ１に形成された絶縁膜および半導体基板１０の面１０Ｓ１を研削して表面を平坦化する。
　続いて、図２０Ｄに示したように、転送トランジスタＴＲや増幅トランジスタＡＭＰ等の画素トランジスタのゲートを形成する。次に、図２０Ｅに示したように、例えば、イオン注入等により、分離部１５の側面近傍の半導体基板１０の面１０Ｓ１にｎ型イオンを注入することにより、分離部１５の側面近傍の実効的なｐ型不純物濃度を低下させる。
　続いて、図２０Ｆに示したように、ｐ型不純物濃度を低下させた領域に、例えば、イオン注入等により、例えばＰ（リン）またはＡｓ（ヒ素）のようなｎ型イオンを注入することにより、フローティングディフュージョンＦＤとなるｎ型不純物領域２２を形成する。同様にして、図２０Ｇに示したように、ｐ型不純物領域１４内の分離部１５の側面近傍に、例えばホウ素（Ｂ）のようなｐ型イオンを注入することにより、ウェルコンタクト領域となるｐ型不純物領域２３を形成する。
　その後、半導体基板１０の面１０Ｓ１上に、ビアＶ１等の各種配線を形成する。以上により、図１７に示した光検出装置２が完成する。
［作用・効果］
　本実施の形態の光検出装置２では、隣り合う単位画素Ｐを分離する分離部１５と、単位画素Ｐ内に設けられた複数の能動素子の間を分離する分離部１６とを互いに離間して設けるようにした。これにより、分離部１５を構成するＳＴＩ構造を有する第２分離部１５Ｙの深さと、同様にＳＴＩ構造を有する分離部１６の深さとを独立して制御することができる。以下、これについて説明する。
　前述したように、ＣＭＯＳイメージセンサの高解像度化に伴い、画素サイズの縮小が図られている。一般的なＣＭＯＳイメージセンサでは、ＦＤＴＩを用いてフォトダイオード間の電気的および光学的分離を行い、転送トランジスタや読み出し回路を構成するトランジスタ間は、ＳＴＩによって分離されている。
　一般に、ＳＴＩはＦＤＴＩよりも広い分離幅を有する。そのため、ＦＤＴＩ上にＳＴＩが形成されると、その分離幅の違いにより段差が生じる。この分離幅の違いは、例えば、ＦＤＴＩの側面に形成されるｐ型の不純物領域の上端位置を、ＳＴＩの底部の深さに対して自己整合的に形成するためである。また、そのとき多くの場合、ＦＤＴＩ上に形成されるＳＴＩの底部と、トランジスタ間を分離するＳＴＩの底部とは、同じ深さに形成される。これは、ＦＤＴＩ上に形成されるＳＴＩとトランジスタ間を分離するＳＴＩとを同じ工程で形成し、製造コストを低減できるからである。
　このようなＣＭＯＳイメージセンサでは、以下のような課題がある。即ち、ＦＤＴＩ上にＳＴＩが形成される場合、その接触部に段差が生じることによりＳｉ基板に局所的に印加される応力等により、結晶欠陥が発生することがある。結晶欠陥が発生すると、それが発生した画素では白点傷等の画像欠陥が発生するため、再生画像の画質が低下してしまう。加えて、ＦＤＴＩ上のＳＴＩおよびトランジスタ間を分離するＳＴＩは、同一の工程で形成するため、それぞれの深さを独立に制御することがでない。
　これに対して、本実施の形態では、隣り合う単位画素Ｐを分離する分離部１５と、単位画素Ｐ内に設けられた複数の能動素子の間を分離する分離部１６とを互いに離間して設けるようにした。これにより、分離部１６の深さを独立して制御することができるようになる。具体的には、例えば、受光部１２の上方に形成される分離部１６の深さを浅くすることにより、受光部１２を半導体基板１０の面１０Ｓ１側に拡大させることができる。
　以上により、本実施の形態の光検出装置２では、受光部１２における飽和電子数を拡大することができるため、画素サイズの微細化が図られた場合においてもダイナミックレンジの広い画像を得ることができる。即ち、撮像画質を向上させることが可能となる。
　また、本実施の形態の光検出装置２では、単位画素Ｐ内において半導体基板１０の表面（面１０Ｓ１）に占めるＳＴＩの面積が削減されるため、画素サイズの微細化を実現することが可能となる。また、トランジスタ等の能動素子の性能の維持あるいはその性能を向上させることができるため、光検出装置１の性能を向上させることが可能となる。
　更に、本実施の形態の光検出装置２では、分離部１５は略均一な幅で形成される。これにより、半導体基板１０へ局所的に印加される応力が低減されるため、結晶欠陥の発生を防ぐことができる。よって、信頼性を向上させることが可能となる。
＜４．変形例＞
（４－１．変形例６）
　図２１は、本開示の変形例６に係る光検出装置（光検出装置２Ａ）の単位画素Ｐの平面構成の一例を模式的に表したものである。図２２は、図２１に示したＶＩ－ＶＩ’線に対応する光検出装置２Ａの断面構成の一例を模式的に表したものである。光検出装置２Ａは、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等であり、撮像エリアとして、複数の画素（単位画素Ｐ）が行列状に２次元配置された画素部（画素部１００Ａ）を有している。光検出装置２Ａは、このＣＭＯＳイメージセンサ等において、例えば所謂裏面照射型の光検出装置である。
　上記第２の実施の形態では、単位画素Ｐ内に、２つのトランジスタ（転送トランジスタＴＲおよび増幅トランジスタＡＭＰ）を形成するようにした。これに対して、本変形例の光検出装置２Ａでは、単位画素Ｐ内に、転送トランジスタＴＲおよび増幅トランジスタＡＭＰと共に、例えば、選択トランジスタＳＥＬを設け、増幅トランジスタＡＭＰと選択トランジスタＳＥＬとで、ソース／ドレインを共有するようにした。この点を除き、光検出装置２Ａの構成は、光検出装置２と実質的に同様の構成を有する。
　このように、ｐ型不純物領域１４と分離部１６とに囲まれた領域には、２つ以上のトランジスタを形成するようにしてもよい。このような構成においても、上記第２の実施の形態の効果と同様の効果を得ることができる。
　なお、図２１では、増幅トランジスタＡＭＰと選択トランジスタＳＥＬとによって共有有されるソース／ドレインにコンタクトを設けた例を示したが、これに限定されるものではない。例えば、増幅トランジスタＡＭＰと選択トランジスタＳＥＬとによって共有されるソース／ドレインに設けられたコンタクトを削除し、２つのトランジスタが直列に接続されるようにしてもよい。
（４－２．変形例７）
　図２３は、本開示の変形例７に係る光検出装置（光検出装置２Ｂ）の単位画素Ｐの平面構成の一例を模式的に表したものである。図２４は、図２３に示したＶＩＩ－ＶＩＩ’線に対応する光検出装置２Ｂの断面構成の一例を模式的に表したものである。光検出装置２Ｂは、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等であり、撮像エリアとして、複数の画素（単位画素Ｐ）が行列状に２次元配置された画素部（画素部１００Ａ）を有している。光検出装置２Ｂは、このＣＭＯＳイメージセンサ等において、例えば所謂裏面照射型の光検出装置である。
　上記変形例６では、増幅トランジスタＡＭＰと選択トランジスタＳＥＬとの間でソース／ドレインを共有する例を示した。これに対して、本変形例の光検出装置２Ｂでは、増幅トランジスタＡＭＰと選択トランジスタＳＥＬとの間でソース／ドレインを共有せず、ｐ型不純物領域１４で分離するようにした。この点を除き、光検出装置２Ｂの構成は、光検出装置２Ａと実質的に同様の構成を有する。
　このように、単位画素Ｐ内にｐ型不純物領域１４と分離部１６とに囲まれた複数の領域を設け、それぞれにトランジスタを形成するようにしてもよい。このような構成においても、上記第２の実施の形態の効果と同様の効果を得ることができる。
（４－３．変形例８）
　図２５は、本開示の変形例８に係る光検出装置（光検出装置２Ｃ）の単位画素Ｐの平面構成の一例を模式的に表したものである。図２６は、図２５に示したＶＩＩＩ－ＶＩＩＩ’線に対応する光検出装置２Ｃの断面構成の一例を模式的に表したものである。光検出装置２Ｃは、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等であり、撮像エリアとして、複数の画素（単位画素Ｐ）が行列状に２次元配置された画素部（画素部１００Ａ）を有している。光検出装置２Ｃは、このＣＭＯＳイメージセンサ等において、例えば所謂裏面照射型の光検出装置である。
　上記第２の実施の形態では、転送トランジスタＴＲと増幅トランジスタＡＭＰとの間を分離部１６で分離するようにした。これに対して、本変形例の光検出装置２Ｃでは、転送トランジスタＴＲと増幅トランジスタＡＭＰとの間をｐ型拡散層２６で分離するようにした。この点を除き、光検出装置２Ｃの構成は、光検出装置２と実質的に同様の構成を有する。
　ｐ型拡散層２６は、本開示の一実施形態における「第４のｐ型不純物領域」の一具体例に相当するものである。ｐ型拡散層２６は、分離部１５の側面に自己整合的に形成されるｐ型不純物領域１４とは異なり、分離部１６と同様に、分離部１５の側面から離間して形成されている。ｐ型拡散層２６は、例えば、イオン注入等により、例えばホウ素（Ｂ）のようなｐ型イオンを注入することにより形成することができる。
　なお、ｐ型拡散層２６とｐ型不純物領域１４とが離間している場合には、上記第２の実施の形態と同様に、例えば図２７に示したように、イオン注入等により別途半導体基板１０の面１０Ｓ１にｐ型拡散層２５を、ｐ型不純物領域１４とｐ型拡散層２６との間に形成するようにしてもよい。
　このように、本変形例では、転送トランジスタＴＲと増幅トランジスタＡＭＰとの間をｐ型拡散層２６で分離するようにした。このような構成においても、上記第２の実施の形態と同様の効果を得ることができる。
（４－４．変形例９）
　図２８は、本開示の変形例９に係る光検出装置（光検出装置２Ｄ）の単位画素Ｐの平面構成の一例を模式的に表したものである。図２９は、図２８に示したＩＸ－ＩＸ’線に対応する光検出装置２Ｄの断面構成の一例を模式的に表したものである。光検出装置２Ｄは、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等であり、撮像エリアとして、複数の画素（単位画素Ｐ）が行列状に２次元配置された画素部（画素部１００Ａ）を有している。光検出装置２Ｄは、このＣＭＯＳイメージセンサ等において、例えば所謂裏面照射型の光検出装置である。
　上記第２の実施の形態では、分離部１５が面１０Ｓ１側から面１０Ｓ２に向かって貫通するＦＦＴＩ構造からなり、面１０Ｓ１側と面１０Ｓ２との間で略同じ分離幅を有する例を示した。これに対して、本変形例の光検出装置２Ｄでは、分離部１５は、半導体基板１０の面１０Ｓ１と面１０Ｓ２との間を、例えば、面１０Ｓ１側から面１０Ｓ２に向かって延伸するＦＤＴＩ構造を有する第１分離部１５Ｘと、面１０Ｓ１側から面１０Ｓ２に向かって延伸し、半導体基板１０内に底部を有するＳＴＩ構造を有する第２分離部１５Ｙとからなる。第１分離部１５Ｘは、本開示の一実施形態における「第１の分離部」に相当するものであり、本開示の一実施形態における「第２の分離部」に相当するものである。第２分離部１５Ｙの幅は、第１分離部１５Ｘの分離幅よりも大きく、分離部１５の側面に沿って形成されるｐ型不純物領域１４は、幅広な第２分離部１５Ｙの底部を上端として、第１分離部１５Ｘの側面に沿って形成されている。また、第２分離部１５Ｙの側面には、ｐ型拡散層２５が形成されている。これらの点を除き、光検出装置２Ｄの構成は、光検出装置２と実質的に同様の構成を有する。
　このように、本変形例では分離部１５を、ＦＤＴＩ構造を有する第１分離部１５ＸとＳＴＩ構造を有する第２分離部１５Ｙとで形成するようにした。このような構成においても、第２分離部１５Ｙと分離部１５とを異なる工程で形成することにより、第２分離部１５Ｙの深さと、分離部１６の深さとを独立して制御することができる。具体的には、例えば、受光部１２の上方に形成される分離部１６の深さを浅くすることにより、受光部１２を半導体基板１０の面１０Ｓ１側に拡大させることができる。よって、上記第２の実施の形態と同様に、受光部１２における飽和電子数を拡大することができるため、画素サイズの微細化が図られた場合においてもダイナミックレンジの広い画像を得ることができる。即ち、撮像画質を向上させることが可能となる。加えて、分離部１６を浅く形成することができるため、その分、半導体基板１０の面１０Ｓ１における分離部１６の面積を小さくすることができる。よって、画素サイズが縮小されてもトランジスタの大きさを損なうことなく分離部１６を配置することができる。
（４－５．変形例１０）
　図３０は、本開示の変形例１０に係る光検出装置の読み出し回路の一例を表したものである。図３１は、本開示の変形例１０に係る光検出装置の読み出し回路の他の例を表したものである。
　画素部１００Ａには、上記のように、複数の単位画素Ｐが行列状に２次元配置されている。複数の単位画素Ｐは、隣り合う複数の単位画素からなるユニットセルを繰り返し単位としてアレイ状に繰り返し配置するようにしてもよい。
　具体的には、例えば、行方向または列方向に隣り合う２つの単位画素をユニットセルとしてもよい。ユニットセルを構成する２つの単位画素Ｐは、例えば図３０に示したように、２つの受光部１２（受光部１２－０，１２－１）および転送トランジスタＴＲが１つのフローティングディフュージョンＦＤおよび１つの読み出し回路を共有している。あるいは、例えば行方向および列方向に、例えば２行×２列に隣り合う４つの単位画素をユニットセルとしてもよい。ユニットセルを構成する４つの単位画素Ｐは、例えば図３１に示したように、４つの受光部１２（受光部１２－０，１２－１，１２－２，１２－３）および転送トランジスタＴＲが１つのフローティングディフュージョンＦＤおよび１つの読み出し回路を共有している。ここで、「共有」とは、２つまたは４つの単位画素Ｐの出力が共通のフローティングディフュージョンＦＤおよび読み出し回路に入力されることを指している。
　図３２は、図３１に示した２行×２列に隣り合う４つの単位画素が１つのフローティングディフュージョンＦＤおよび１つの読み出し回路を共有する光検出装置２Ｅの平面構成の一例を模式的に表したものである。図３３は、図３２に示したＸ－Ｘ’線に対応する光検出装置２Ｅの断面構成の一例を模式的に表したものである。
　図３１に示したように、１つのフローティングディフュージョンＦＤおよび１つの読み出し回路を４つの受光部１２（受光部１２－０，１２－１，１２－２，１２－３）および転送トランジスタＴＲが共有する場合には、例えば、２行×２列で配置された４つの単位画素Ｐの交点に位置する分離部１５に、例えばイオン注入等によりｎ型にドープされたポリシリコン膜２７を埋め込み、熱拡散することにより、ポリシリコン膜２７の周囲の半導体基板１０の面１０Ｓ１にフローティングディフュージョンＦＤとなるｎ型不純物領域２２を形成することができる。また、ポリシリコン膜２７が埋め込まれた分離部１５の対角線上の分離部１５に、例えばイオン注入等によりｐ型にドープされたポリシリコン膜２８を埋め込み、熱拡散することにより、ポリシリコン膜２８の周囲の半導体基板１０の面１０Ｓ１にウェルコンタクト領域となるｐ型不純物領域２３を形成することができる。
＜５．第３の実施の形態＞
　図３４は、本開示の第３の実施の形態に係る光検出装置（光検出装置３）の平面構成の一例を模式的に表したものである。図３５は、図３４に示したＸＩ－ＸＩ’線に対応する光検出装置３の断面構成の一例を模式的に表したものである。光検出装置３は、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等であり、撮像エリアとして、複数の画素（単位画素Ｐ）が行列状に２次元配置された画素部（画素部１００Ａ）を有している。光検出装置３は、このＣＭＯＳイメージセンサ等において、例えば所謂裏面照射型の光検出装置である。
［単位画素の構成］
　光検出装置３は、上記第１の実施の形態と同様に、複数の単位画素Ｐがアレイ状に配置された画素部１００Ａを有する（図２参照）。画素部１００Ａにおいて隣り合う単位画素Ｐは、半導体基板１０の対向する一対の面（表面（面１０Ｓ１）および裏面（面１０Ｓ２））の間を延伸する分離部１７によって互いに分離されている。分離部１７によって互いに分離された単位画素Ｐには、フローティングディフュージョンＦＤを形成するｎ型不純物領域２２およびウェルコンタクト領域を形成するｐ型不純物領域６２がそれぞれ設けられている。本実施の形態では、ｐ型不純物領域６２が半導体基板１０の内部に形成されている。
　単位画素Ｐは、対向する一対の面（面１０Ｓ１および面１０Ｓ２）を有する半導体基板１０に、受光部１２として埋め込み形成されたフォトダイオードＰＤを有している。受光部１２の光入射側Ｓ１とは反対側（半導体基板１０の表面（面１０Ｓ１）側）にはアクティブ領域としてｐウェル１１が形成されている。受光部１２のｐウェル１１には、例えば、フローティングディフュージョンＦＤを形成するｎ型不純物領域２２やウェルコンタクト領域を形成するｐ型不純物領域６２、転送トランジスタＴＲ、読み出し回路を構成する画素トランジスタ（例えば、リセットトランジスタＲＳＴと、選択トランジスタＳＥＬと、増幅トランジスタＡＭＰ）のソース領域およびドレイン領域を形成するｎ型不純物領域２４が設けられている。単位画素Ｐは、さらにＳＴＩ構造を有する分離部１６を有し、単位画素Ｐ内に設けられた転送トランジスタＴＲと画素トランジスタ（例えば、増幅トランジスタＡＭＰ）とは分離部１６によって互いに分離されている。
　分離部１６は、本開示の一実施形態における「第２の分離溝」の一具体例に相当するものである。分離部１６は、上記のように、単位画素Ｐ内に設けられた転送トランジスタＴＲと画素トランジスタ（例えば、増幅トランジスタＡＭＰ）との間を分離するものである。分離部１６は、半導体基板１０の面１０Ｓ１から面１０Ｓ２に向かって延伸し、半導体基板１０の内部に底部を有するＳＴＩ構造を有している。分離部１６は、配線層Ｓ２側の分離幅よりも光入射側Ｓ１の分離幅の方が小さい。換言すると、分離部１６は、その側面と面１０Ｓ１との成す角が９０°未満となる、順テーパ状の断面を有している。また、面１０Ｓ１に露出する分離部１６の分離幅は、分離部１７の分離幅よりも大きい。分離部１６を形成する溝は、例えば、酸化シリコン（ＳｉＯｘ）膜等の絶縁膜によって埋め込まれている。
　隣り合う単位画素Ｐの間には、分離部１７が設けられている。分離部１７は、本開示の一実施形態における「第１の分離溝」の一具体例に相当するものである。分離部１７は、上記のように、複数の単位画素Ｐがアレイ状に配置された画素部１００Ａにおいて、隣り合う単位画素Ｐを分離するものであり、各単位画素Ｐの外周を囲むように、例えば、格子状に設けられている。
　分離部１７は、半導体基板１０の面１０Ｓ１と面１０Ｓ２との間を貫通するＦＴＩ構造を構成している。具体的には、分離部１７は、半導体基板１０の面１０Ｓ１と面１０Ｓ２との間を、例えば、面１０Ｓ１側から面１０Ｓ２に向かって延伸するＦＤＴＩ構造を有する第１分離部１７Ｘと、面１０Ｓ１側から面１０Ｓ２に向かって延伸し、半導体基板１０内に底部を有するＳＴＩ構造を有する第２分離部１７Ｙとからなる。第１分離部１７Ｘは、その側面と面１０Ｓ１との成す角が略垂直な、略矩形状の断面を有している。第２分離部１７Ｙは、その側面と面１０Ｓ１との成す角が９０°未満となる、順テーパ状の断面を有している。第２分離部１７Ｙの底部の分離幅は、第１分離部１７Ｘの分離幅よりも大きい。分離部１７を形成する溝は、例えば、酸化シリコン（ＳｉＯｘ）膜等の絶縁膜によって埋め込まれている。
　分離部１７には２つの導電体６１，６３が埋め込まれている。具体的には、導電体６１は、交差する第２分離部１７Ｙに、例えば図３４に示したように、平面視において十字状に埋め込まれている。導電体６１は、不純物濃度が、例えば１Ｅ１７ｃｍ－３～１Ｅ２０ｃｍ－３のｐ型不純物領域１４や例えば１Ｅ１６ｃｍ－３～１Ｅ１９ｃｍ－３のｐ型不純物領域２３，６２よりもｐ型の不純物が高濃度（例えば、１Ｅ１８ｃｍ－３～１Ｅ２１ｃｍ－３）にドープされた、例えばポリシリコン膜であり、半導体基板１０の内部で半導体基板１０と接触している。これを熱拡散することにより、半導体基板１０に基準電位を印加するウェルコンタクト領域となるｐ型不純物領域６２が半導体基板１０の内部に形成される。具体的には、ｐ型不純物領域６２は、分離部１６の底部（ｈ１）よりも下方（面１０Ｓ２）側に形成される。これにより、半導体基板１０の面１０Ｓ１に形成されるｐ型不純物領域の面積が削減され、トランジスタを配置できる面積を増やすことができる。
　なお、導電体６１を埋め込む位置は、半導体基板１０の面１０Ｓ１に形成されるｎ型不純物領域（例えば、増幅トランジスタ等のソース／ドレインやフローティングディフュージョンＦＤを形成するｎ型不純物領域２２）から離れていることが好ましい。画素サイズの縮小と共に分離部１６の深さも縮小するため、それらが近接していると、半導体基板１０の厚み方向（Ｚ軸方向）に一定の距離があるとしてもｐ型不純物領域６２とｎ型不純物領域（例えば、ｎ型不純物領域２２）が近づくことにより接合電界が大きくなり、リーク電流等による雑音が発生してしまうからである。
　導電体６３は、本開示の一実施形態における「導電体」の一具体例に相当するものである。導電体６３は、第１分離部１７Ｘに埋め込まれている。導電体６３は、ｐ型の不純物にドープされた、例えばポリシリコン膜であり、半導体基板１０とは電気的に絶縁されている。また、導電体６３の上端（ｈ３）は、導電体６１の下端（ｈ２）よりも下方（面１０Ｓ２）側に形成される。つまり、導電体６３は、導電体６１とも電気的に絶縁されている。導電体６３には、基準電位よりも低い電圧が印加される。これにより、第１分離部１７Ｘの界面に発生する暗電流が低減される。
　図３６～図４１は、光検出装置３の平面構成の他の例を模式的に表したものである。図３４では、導電体６１が、平面視において、交差する分離部１７に十字状に埋め込まれた例を示したが、これに限定されるものではない。例えば、図３６および図３７に示したように行方向または列方向に延在する導電体６１を分離部１７に埋め込むようにしてもよい。あるいは、図３８に示したように、行方向および列方向に不均等に延在する導電体６１を分離部１７に埋め込むようにしてもよい。あるいは、図３９に示したように、例えば、増幅トランジスタＡＭＰのゲート近傍の分離部１７の交差部分にのみ選択的に導電体６１をに埋め込むようにしてもよい。また、ｎ型不純物領域から一定以上の距離がある場合には、図４０に示したように、ゲート近傍以外の分離部１７の交差部分に導電体６１を埋め込むようにしてもよい。あるいは、図４１に示したように、交差部分以外の分離部１７に導電体６１をに埋め込むようにしてもよい。
［作用・効果］
　本実施の形態の光検出装置３では、ウェルコンタクト領域を形成するｐ型不純物領域６２を半導体基板１０の内部に形成するようにした。これにより、半導体基板１０の表面（面１０Ｓ１）に形成されるＳＴＩ構造を有する分離部１６の面積を削減する。以下、これについて説明する。
　前述したように、ＣＭＯＳイメージセンサの高解像度化に伴い、画素サイズの縮小が図られている。一般的なＣＭＯＳイメージセンサでは、ＦＤＴＩを用いてフォトダイオード間の電気的および光学的分離を行い、転送トランジスタや読み出し回路を構成するトランジスタ間は、ＳＴＩによって分離されている。
　このようなＣＭＯＳイメージセンサでは、以下のような課題がある。例えば、Ｓｉ基板の表面には複数の能動素子が形成される。具体的には、例えば、読み出し回路を構成する１または複数のトランジスタや受光部から光電子を読み出す転送トランジスタのソース／ドレインや、フローティングディフュージョンＦＤとなるｎ型不純物領域、Ｓｉ基板に基準電位を印加するためのｐ型不純物領域が形成される。近年、高解像画像を得るために、画素サイズは縮小される傾向にあるが、画素サイズを縮小すると、上記能動素子を配置できる面積が小さくなってしまい、例えば、トランジスタのチャネルで発生する熱雑音や１／ｆ雑音が大きくなり、再生画像の画質の低下に繋がる。
　この他、画素サイズが縮小されると、ｎ型不純物領域を含むフローティングでフュージョンＦＤと転送トランジスタのゲート（転送ゲート）とが近接して配置されることになるため、例えば、転送ゲートがオフ状態のときに、転送ゲートとフローティングディフュージョンＦＤとが近接しているＳｉ基板の表面では、大きな電界が印加されることによる暗電流が発生し、それらが雑音となり再生画像の画質の低下に繋がる。
　これに対して、本実施の形態では、ウェルコンタクト領域を形成するｐ型不純物領域６２を半導体基板１０の内部に形成するようにした。これにより、単位画素Ｐ内において半導体基板１０の表面（面１０Ｓ１）に占めるＳＴＩの面積が削減される。また、半導体基板１０の半導体基板１０の面１０Ｓ１に形成されるｎ型不純物領域（例えば、フローティングディフュージョンＦＤとなるｎ型不純物領域２２）との距離を３次元的に確保することができる。
　以上により、本実施の形態の光検出装置３では、例えば、再生画像の画質を低下することなく、画素サイズの微細化を実現することが可能となる。
　また、本実施の形態の光検出装置３では、半導体基板１０の半導体基板１０の面１０Ｓ１に形成されるｐ型不純物領域の面積が削減される分、増幅トランジスタＡＭＰ等のトランジスタの形成面積を拡大することができる。
　更に、本変形例の光検出装置３では、第１分離部１７Ｘに埋め込まれた導電体６３に、基準電位よりも低い電圧が印加することにより、第１分離部１７Ｘの界面に発生する暗電流が低減される。よって、Ｓ／Ｎ比を向上させることが可能となる。
＜６．変形例＞
（６－１．変形例１１）
　図４２は、本開示の変形例１１に係る光検出装置（光検出装置３Ａ）の平面構成の一例を模式的に表したものである。図４３は、図４２に示したＸＩＩ－ＸＩＩ線に対応する光検出装置３Ａの断面構成の一例を模式的に表したものである。光検出装置３Ａは、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等であり、撮像エリアとして、複数の画素（単位画素Ｐ）が行列状に２次元配置された画素部（画素部１００Ａ）を有している。光検出装置３Ａは、このＣＭＯＳイメージセンサ等において、例えば所謂裏面照射型の光検出装置である。
　上記第３の実施の形態では、縦型のゲート（転送ゲートＶＧ）を有する転送トランジスタＴＲを設け、平面視において、交差する分離部１７に十字状の導電体６１を埋め込んだ。これに対して、本変形例の光検出装置３Ａは、縦型のゲート（転送ゲートＶＧ）を有する転送トランジスタＴＲを設けると共に、平面視において、転送ゲートＶＧに近接するＸ軸方向には短く（Ｌ１）、転送ゲートＶＧとは遠いＹ軸方向には長く（Ｌ２）延在する導電体６１を交差する分離部１７に埋め込むようにした。この点を除き、光検出装置３Ａの構成は、光検出装置３と実質的に同様の構成を有する。
　転送ゲートＶＧは、一般に、ＳＴＩ構造を有する第２分離部１７Ｙと同等か、よれよりもやや下方（面１０Ｓ２）まで延伸する。転送ゲートＶＧの下端とｐ型不純物領域６２とが近接すると、転送ゲートＶＧがオン状態となったときにｐ型不純物領域６２との間に大きな電界が発生し、雑音の原因となる。
　これに対して本変形例では、転送ゲートＶＧに近接するＸ軸方向には短く（Ｌ１）、転送ゲートＶＧとは遠いＹ軸方向には長く（Ｌ２）延在する導電体６１を交差する分離部１７に埋め込むようにしたので、縦型の転送トランジスタＴＲを用いた設けた場合でも雑音を低減することができる。よって、上記第３の実施の形態と同様に、撮像画質を向上させることが可能となる。
　図４４～図４８は、光検出装置３Ａの平面構成の他の例を模式的に表したものである。分離部１７に埋め込まれる導電体６１のパターンは、例えば、図４４に示したように転送ゲートＶＧとは遠い列方向にのみ延在させるようにしてもよい。また、図４５に示したように、導電体６１は、交差部分以外の分離部１７に埋め込むようにしてもよい。あるいは、図４６および図４７に示したように、転送ゲートＶＤから離れた交差部分にのみ選択的に導電体６１をに埋め込むようにしてもよい。あるいは、図４８に示したように、例えば、増幅トランジスタＡＭＰのゲート近傍の分離部１７に埋め込むようにしてもよい。
（６－２．変形例１２）
　図４９は、本開示の変形例１２に係る光検出装置（光検出装置３Ｂ）の平面構成の一例を模式的に表したものである。図５０は、図４９に示した光検出装置３Ｂの読み出し回路の一例を表したものである。図５１は、図４９に示したＸＩＩＩ－ＸＩＩＩ’線に対応する光検出装置３Ｂの断面構成の一例を模式的に表したものである。図５２は、図４９に示したＸＩＶ－ＸＩＶ’線に対応する光検出装置３Ｂの断面構成の一例を模式的に表したものである。光検出装置３Ｂは、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等であり、撮像エリアとして、複数の画素（単位画素Ｐ）が行列状に２次元配置された画素部（画素部１００Ａ）を有している。光検出装置３Ｂは、このＣＭＯＳイメージセンサ等において、例えば所謂裏面照射型の光検出装置である。
　本変形例の光検出装置３Ｂは、撮像画素と像面位相差画素とを兼ねた複数の単位画素Ｐがアレイ状に配置されたものである。撮像画素は、撮像レンズによって結像された被写体像を受光部１２において光電変換して画像生成用の信号を生成するものである。像面位相差画素は、撮像レンズの瞳領域を分割し、分割された瞳領域からの被写体像を光電変換して位相差検出用の信号を生成するものである。
　本変形例では、上記第３の実施の形態と同様に、ウェルコンタクト領域を形成するｐ型不純物領域６２を半導体基板１０の内部に形成するようにした。これにより、半導体基板１０の半導体基板１０の面１０Ｓ１に形成されるｐ型不純物領域の面積が削減される分、増幅トランジスタＡＭＰ等のトランジスタの形成面積を拡大することができる。更に、フローティングディフュージョンＦＤとなるｎ型不純物領域２２とウェルコンタクト領域を形成するｐ型不純物領域６２との距離を３次元的に確保することができるため、電界が印加されることに起因する暗電流の発生による雑音を低減することができる。よって、撮像画質を向上させることが可能となる。
　図５３～図５５は、光検出装置Ｂの平面構成の他の例を模式的に表したものである。分離部１７に埋め込まれる導電体６１のパターンは、例えば、図５３に示したように、増幅トランジスタＡＭＰのゲート近傍の分離部１７に埋め込むようにしてもよい。あるいは、図５４に示したように、転送ゲートＶＧとは比較的近い位置にあるが、転送ゲートＶＧとの間に分離部１６が形成されている分離部１７の交差部分に導電体６１を埋め込むようにしてもよい。あるいは、図５５に示したように、単位画素Ｐ内において隣り合う受光部１２の間を分離する分離部１７の交差部分に導電体６１を埋め込むようにしてもよい。
 　図５６は、本開示の変形例１３に係る光検出装置（光検出装置３Ｃ）の平面構成の一例を模式的に表したものである。図５７は、図５６に示したＸＶ－ＸＶ’線に対応する光検出装置３Ｃの断面構成の一例を模式的に表したものである。光検出装置３Ｃは、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等であり、撮像エリアとして、複数の画素（単位画素Ｐ）が行列状に２次元配置された画素部（画素部１００Ａ）を有している。光検出装置３Ｃは、このＣＭＯＳイメージセンサ等において、例えば所謂裏面照射型の光検出装置である。
　本変形例の光検出装置３Ｃは、例えば図３１に示したように、４つの受光部１２（受光部１２－０，１２－１，１２－２，１２－３）および転送トランジスタＴＲが１つのフローティングディフュージョンＦＤおよび１つの読み出し回路を共有するものである。光検出装置３Ｃは、交差する分離部１７の上部に導電体６４が埋め込まれ、その周囲にｎ型不純物領域２２が形成されている。導電体６４は、ｎ型の不純物が高濃度（例えば、１Ｅ１８ｃｍ－３～１Ｅ２１ｃｍ－３）にドープされた、例えばポリシリコン膜であり、側面が半導体基板１０と接触している。これを熱拡散することにより、半導体基板１０の面１０Ｓ１にｎ型不純物領域２２が形成される。
　なお、交差する分離部１７の上部に埋め込まれる導電体６４は、Ｘ軸方向およびＹ軸方向に略均等に埋め込むことが好ましい。これにより、導電体６４が埋め込まれた交差部に隣接する４つの単位画素Ｐにおいて略均等な面積を有するｎ型不純物領域２２が形成されるようになる。
　このように本変形例の光検出装置３Ｃでは、交差する分離部１７の上部に導電体６４が埋め込み、熱拡散することにより、半導体基板１０の面１０Ｓ１にｎ型不純物領域２２を形成するようにした。これにより、上記第３の実施の形態の光検出装置３と比較して、半導体基板１０の面１０Ｓ１に形成されるｎ型不純物領域２２の面積が削減される分、増幅トランジスタＡＭＰ等のトランジスタの形成面積を拡大することができる。よって、上記第３の実施の形態の効果に加えて、撮像画質をさらに向上させることが可能となる。
　また、本変形例の光検出装置３Ｃでは、半導体基板１０の面１０Ｓ１およびその近傍に形成されるフローティングディフュージョンＦＤとなるｎ型不純物領域２２の体積が小さくなる。これにより、フローティングディフュージョンＦＤの接合容量が小さくなるため、フローティングディフュージョンＦＤの変換効率を向上させることができる。よって、画素以降のノイズの影響を低減できるため、Ｓ／Ｎ比をさらに向上させることが可能となる。
（６－４．変形例１４）
　図５８は、本開示の変形例１４に係る光検出装置（光検出装置３Ｄ）の平面構成の一例を模式的に表したものである。図５９は、図５８に示したＸＶＩ－ＸＶＩ’線に対応する光検出装置３Ｄの断面構成の一例を模式的に表したものである。光検出装置３Ｄは、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等であり、撮像エリアとして、複数の画素（単位画素Ｐ）が行列状に２次元配置された画素部（画素部１００Ａ）を有している。光検出装置３Ｄは、このＣＭＯＳイメージセンサ等において、例えば所謂裏面照射型の光検出装置である。
　本変形例の光検出装置３Ｃは、例えば図３１に示したように、４つの受光部１２（受光部１２－０，１２－１，１２－２，１２－３）および転送トランジスタＴＲが１つのフローティングディフュージョンＦＤおよび１つの読み出し回路を共有するものである。上記第３の実施の形態では、分離部１７は各単位画素Ｐの外周を囲むように、例えば、格子状に設けられているのに対して、本変形例の光検出装置３Ｄでは、１つのフローティングディフュージョンＦＤおよび１つの読み出し回路を共有する２行×２列に配置された４つの単位画素Ｐの交差部分の手前で分離部１７を分断するようにした。分離部１７が分断された４つの単位画素Ｐの交差部分にはｐ型不純物領域１４を延在させると共に、その半導体基板１０の面１０Ｓ１には、フローティングディフュージョンＦＤとなるｎ型不純物領域２２を形成した。この点を除き、光検出装置３Ｃの構成は、光検出装置３と実質的に同様の構成を有する。
　このように本変形例の光検出装置３Ｄでは、分離部１７が形成されていた領域をｎ型不純物領域２２とすることができるため、単位画素Ｐ内において半導体基板１０の表面（面１０Ｓ１）に占めるｎ型不純物領域２２の面積を削減することができる。よって、上記第３の実施の形態の光検出装置３と比較して、単位画素Ｐ内の半導体基板１０の面１０Ｓ１に形成されるｎ型不純物領域２２の面積が削減される分、増幅トランジスタＡＭＰ等のトランジスタの形成面積を拡大することができる。よって、上記第３の実施の形態の効果に加えて、撮像画質をさらに向上させることが可能となる。
（その他の変形例）
　図６０Ａ～図６０Ｅは、半導体基板１０の内部に形成されるｐ型不純物領域６２の態様を模式的に表したものである。例えば、図６０Ａに示したように、半導体基板１０の内部に形成されるｐ型不純物領域６２は、第２分離部１７Ｙの下端ｈ６と第１分離部１７Ｘに埋め込まれた導電体６３の上端ｈ２との間において、例えば、第１分離部１７Ｘの側面から半導体基板１０の内部に拡散するようにしてもよい。例えば、図６０Ｂに示したように、半導体基板１０の内部に形成されるｐ型不純物領域６２の上端ｈ７は、第２分離部１７Ｙの下端ｈ６よりも上方（面１０Ｓ１）側に形成されていてもよい。あるいは、例えば、図６０Ｃに示したように、半導体基板１０の内部に形成されるｐ型不純物領域６２の上端ｈ７は、第２分離部１７Ｙの下端ｈ６よりも下方（面１０Ｓ２）側に形成されていてもよい。また、例えば、図６０Ｄに示したように、半導体基板１０の内部に形成されるｐ型不純物領域６２の下端ｈ８は、ｐ型不純物領域１４の上端ｈ９よりも上方（面１０Ｓ１）側に形成されていてもよい。また、例えば図６０Ｅに示したように、半導体基板１０の内部に形成されるｐ型不純物領域６２の上端ｈ７は、第２分離部１７Ｙの下端ｈ６よりも下方（面１０Ｓ２）側に形成され、且つ、半導体基板１０の内部に形成されるｐ型不純物領域６２の下端ｈ８は、ｐ型不純物領域１４の上端ｈ９よりも上方（面１０Ｓ１）側に形成されていてもよい。
＜７．第４の実施の形態＞
　図６１は、本開示の第４の実施の形態に係る光検出装置（光検出装置４）の断面構成の一例を模式的に表したものである。図６２は、図６１に示した光検出装置４の単位画素Ｐの平面構成の一例を模式的に表したものであり、図６１は、図６２に示したＸＶＩＩ－ＸＶＩＩ線に対応している。光検出装置４は、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等であり、撮像エリアとして、複数の画素（単位画素Ｐ）が行列状に２次元配置された画素部（画素部１００Ａ）を有している。光検出装置４は、このＣＭＯＳイメージセンサ等において、例えば所謂裏面照射型の光検出装置である。
［単位画素の構成］
　光検出装置４は、複数の単位画素Ｐがアレイ状に配置された画素部１００Ａを有し、画素部１００Ａにおいて隣り合う単位画素Ｐは、半導体基板１０の対向する一対の面（表面（面１０Ｓ１）および裏面（面１０Ｓ２））の間を延伸する分離部１５によって互いに分離されている。分離部１５によって互いに分離された単位画素Ｐには、それぞれ、複数の能動素子（例えば、転送トランジスタＴＲおよび増幅トランジスタＡＭＰ）が半導体基板１０の面１０Ｓ１に設けられており、複数の能動素子は、例えば、半導体基板１０の面１０Ｓ１から面１０Ｓ２に向かって延伸し、半導体基板１０内に底部を有する分離部１６によって分離されている。本実施の形態では、分離部１５の面１０Ｓ１側に半導体基板１０の面１０Ｓ１から面１０Ｓ２に向かって延伸し、分離部１６よりも半導体基板１０の面１０Ｓ２側に底部を有する分離部１８が積層されている。
　単位画素Ｐは、対向する一対の面（面１０Ｓ１および面１０Ｓ２）を有する半導体基板１０に受光部１２として埋め込み形成されたフォトダイオードＰＤを有している。受光部１２の光入射側Ｓ１とは反対側（半導体基板１０の表面（面１０Ｓ１）側）にはアクティブ領域としてｐウェル１１が形成されている。受光部１２のｐウェル１１には、例えば、フローティングディフュージョンＦＤを形成するｎ型不純物領域２２やウェルコンタクト領域を形成するｐ型不純物領域２３、転送トランジスタＴＲ、読み出し回路を構成する画素トランジスタ（例えば、リセットトランジスタＲＳＴと、選択トランジスタＳＥＬと、増幅トランジスタＡＭＰ）のソース領域およびドレイン領域を形成するｎ型不純物領域２４が設けられている。単位画素Ｐは、さらにＳＴＩ構造を有する分離部１６を有し、単位画素Ｐ内に設けられた転送トランジスタＴＲと画素トランジスタ（例えば、増幅トランジスタＡＭＰ）とは分離部１６によって互いに分離されている。
　隣り合う単位画素Ｐの間には、分離部１５が設けられている。分離部１５は、本開示の一実施形態における「第１の分離溝」の一具体例に相当するものである。分離部１５は、上記のように、複数の単位画素Ｐがアレイ状に配置された画素部１００Ａにおいて、隣り合う単位画素Ｐを分離するものであり、各単位画素Ｐの外周を囲むように、例えば、格子状に設けられている。
　分離部１５は、半導体基板１０の面１０Ｓ１と面１０Ｓ２との間を、例えば、面１０Ｓ１側から面１０Ｓ２に向かって延伸するＦＤＴＩ構造を有している。分離部１５は、光入射側Ｓ１と配線層側Ｓ２とで略同じ分離幅を有している。つまり、略均一な幅で半導体基板１０の面１０Ｓ１と面１０Ｓ２との間を延伸している。換言すると、分離部１５は、その側面と面１０Ｓ１との成す角が略垂直となる、略矩形状の断面を有している。分離部１５を形成する溝は、例えば、酸化シリコン（ＳｉＯｘ）膜等の絶縁膜１５Ａおよび導電膜１５Ｂによって埋め込まれている。
　分離部１５の側面には、例えば、ｐウェル１１よりも不純物濃度の高いｐ型不純物領域１４が形成されている。ｐ型不純物領域１４は、本開示の一実施形態における「第５のｐ型不純物領域」の一具体例に相当するものである。
　分離部１６は、本開示の一実施形態における「第２の分離溝」の一具体例に相当するものである。分離部１６は、単位画素Ｐ内に設けられたトランジスタ等の能動素子の間を分離するものである。具体的には、分離部１６は、上記のように、単位画素Ｐ内の半導体基板１０の面１０Ｓ１に設けられたフローティングディフュージョンＦＤを形成するｎ型不純物領域２２やウェルコンタクト領域を形成するｐ型不純物領域２３、転送トランジスタＴＲ、読み出し回路を構成する画素トランジスタ（例えば、リセットトランジスタＲＳＴと、選択トランジスタＳＥＬと、増幅トランジスタＡＭＰ）のソース領域およびドレイン領域を形成するｎ型不純物領域２４の間を分離するものである。
　分離部１６は、上記のように、半導体基板１０の面１０Ｓ１から面１０Ｓ２に向かって延伸し、半導体基板１０の内部に底部を有するＳＴＩ構造を有している。分離部１６は、配線層Ｓ２側の分離幅よりも光入射側Ｓ１の分離幅の方が小さい。換言すると、分離部１５は、その側面と面１０Ｓ１との成す角が９０°未満、例えば約８８°となる、順テーパ状の断面を有している。また、面１０Ｓ１に露出する分離部１６の幅は、分離部１５の分離幅よりも大きい。分離部１６を形成する溝は、例えば、酸化シリコン（ＳｉＯｘ）膜等の絶縁膜によって埋め込まれている。
　分離部１８は、本開示の一実施形態における「第３の分離溝」の一具体例に相当するものである。分離部１８は、分離部１５と共に隣り合う単位画素Ｐの間を分離するものである。分離部１８は、分離部１５の上方（面１０Ｓ１側）に形成され、半導体基板１０の面１０Ｓ１から面１０Ｓ２に向かって延伸し、分離部１５と接している。
　分離部１８は、分離部１６と同様に、半導体基板１０の面１０Ｓ１から面１０Ｓ２に向かって延伸し、半導体基板１０の内部に底部を有するＳＴＩ構造を有している。分離部１８は、光入射側Ｓ１と配線層側Ｓ２とで略同じ分離幅を有している。つまり、略均一な幅で半導体基板１０の面１０Ｓ１と面１０Ｓ２との間を延伸している。換言すると、分離部１８は、その側面と面１０Ｓ１との成す角が９０°±１°程度の、略矩形状の断面を有している。分離部１８を形成する溝は、例えば、酸化シリコン（ＳｉＯｘ）膜等の絶縁膜によって埋め込まれている。
　分離部１８は、分離部１６よりも半導体基板１０の面１０Ｓ２側に底部を有する。例えば、分離部１６が約１００ｎｍ～２００ｎｍの深さを有するのに対して、分離部１８は約３００ｎｍ～５００ｎｍの深さを有する。また、分離部１８の分離幅は分離部１５の分離幅よりも大きく、分離部１８は、分離部１５の側面に沿って形成されるｐ型不純物領域１４の上端を規定している。ｐ型不純物領域１４の上端は、例えば、受光部１２の上端よりも下方（面１０Ｓ２）側に形成されている。
［光検出装置の製造方法］
　光検出装置４は、例えば、次のようにして形成することができる。
　まず、図６３Ａに示したように、受光部１２およびｐウェル１１が形成された半導体基板１０の面１０Ｓ１にハードマスク５７を形成した後、フォトリソグラフィ法およびＲＩＥ法を用いて、例えば深さが３００ｎｍ～５００ｎｍの溝１８Ｈを形成する。次に、図６３Ｂに示したように、溝１８Ｈの側面および底面に拡散防止膜５８を形成する。
　続いて、図６３Ｃに示したように、フォトリソグラフィ法およびＲＩＥ法を用いて、半導体基板１０を貫通する溝１５Ｈを形成する。次に、例えば、プラズマドーピング法や固相拡散法等を用いて、図６３Ｄに示したように、溝１５Ｈ内に露出した半導体基板１０に、例えばホウ素（Ｂ）をドーピングしてｐ型不純物領域１４を形成する。続いて、上記第１の実施の形態と同様にして、図６３Ｅに示したように、溝１５Ｈの下部に絶縁膜１５Ａおよび導電膜１５Ｂを埋め込んで分離部１５を形成した後、溝１５Ｈの上部（分離部１５の上方）に絶縁膜を埋め込み分離部１８を形成する。
　次に、図６３Ｆに示したように、フォトリソグラフィ法およびＲＩＥ法を用いて、例えば深さが１００ｎｍ～２００ｎｍの溝１６Ｈを形成する。続いて、図６３Ｇに示したように、溝１６Ｈに絶縁膜を埋め込んだ後、例えば、ＣＭＰによって半導体基板１０の面１０Ｓ１に形成されたハードマスク５７および半導体基板１０の面１０Ｓ１を研削して表面を平坦化する。
　その後、半導体基板１０の面１０Ｓ１上に、ビアＶ１等の各種配線を形成する。以上により、図６２に示した光検出装置４が完成する。
［作用・効果］
　本実施の形態の光検出装置４では、隣り合う単位画素Ｐの間を分離する分離部１５の上方（面１０Ｓ１側）に、単位画素Ｐ内において隣り合う能動素子（例えば、店頭トランジスタＴＲと増幅トランジスタＡＭＰ）の間を分離する分離部１５の底部よりも、半導体基板１０の面１０Ｓ２側に底部を有する分離部１８を設けるようにした。これにより、分離部１５の側面に沿って形成されるｐ型不純物領域１４と、半導体基板１０の面１０Ｓ１に形成されるフローティングディフュージョンＦＤとなるｎ型不純物領域２２との距離を拡大する。以下、これについて説明する。
　前述したように、ＣＭＯＳイメージセンサの高解像度化に伴い、画素サイズの縮小が図られている。一般的なＣＭＯＳイメージセンサでは、ＦＴＩを用いてフォトダイオード間の電気的および光学的分離を行い、転送トランジスタや読み出し回路を構成するトランジスタ間は、ＳＴＩによって分離されている。ＦＴＩの側壁にはコンフォーマルドーピング技術を用いてホウ素（Ｂ）をドープしてなるｐ型の不純物領域が形成される。
　一般的なＣＭＯＳイメージセンサでは、ＦＴＩの側壁に形成されるｐ型の不純物領域がＳｉ基板の表面まで形成されないように、ＦＴＩの上部にＳＴＩが形成される。即ち、ＦＴＩの側壁に形成されるｐ型の不純物領域の上端はＳＴＩによって規定される。
　ところで、微細化された画素において飽和電荷量（Ｑｓ）を拡大する手法の１つとして、ＳＴＩを浅くしてフォトダイオードＰＤの領域を拡大することが考えられている。しかしながら、一般的なＣＭＯＳイメージセンサにおいてＳＴＩを浅くすると、Ｓｉ基板の表面に形成されるｎ型不純物領域を含むフローティングディフュージョンＦＤとＦＴＩの側壁に形成されるｐ型不純物領域との距離が近くなり、ＦＤ電界が増大して白点等の画像欠陥が発生するという課題が生じる。
　これに対して本実施の形態では、隣り合う単位画素Ｐの間を分離する分離部１５の上方（面１０Ｓ１側）に、単位画素Ｐ内に設けられる複数の能動素子（例えば、転送トランジスタＴＲと増幅トランジスタＡＭＰ）の間を分離する分離部１５の底部よりも、半導体基板の面１０Ｓ２側に底部を有する分離部１８を設けるようにした。これにより、分離部１５の側面に沿って形成されるｐ型不純物領域１４の上端を分離部１６の深さとは独立して制御できるようになる。具体的には、半導体基板１０の面１０Ｓ１に形成されるフローティングディフュージョンとなるｎ型不純物領域２２との距離を拡大することができる。
　以上により、本実施の形態の光検出装置４では、白点等の画像欠陥を発生させることなく、Ｑｓを拡大させることが可能となる。
＜８．変形例＞
（８－１．変形例１５）
　図６４は、本開示の変形例１５に係る光検出装置（光検出装置４Ａ）の断面構成の一例を模式的に表したものである。図６４に示したように、分離部１５の延長線上に設けられた分離部１８には、分離部１６が重複して形成されていてもよい。
（８－２．変形例１６）
　図６５は、本開示の変形例１６に係る光検出装置（光検出装置４Ｂ）の断面構成の一例を模式的に表したものである。図６５に示したように、分離部１８に重複して設けられた分離部１６の底部には突起部１６Ｘが形成されていてもよい。
（８－３．変形例１７）
　図６６は、本開示の変形例１７に係る光検出装置（光検出装置４Ｃ）の断面構成の一例を模式的に表したものである。図６６に示したように、分離部１５の延長線上に設けられた分離部１８には、分離部１６が一部重複して形成されていてもよい。
（８－４．変形例１８）
　図６７は、本開示の変形例１８に係る光検出装置（光検出装置４Ｄ）の平面構成の一例を模式的に表したものである。図６８は、図６７に示したＸＶＩＩＩ－ＸＶＩＩＩ線に対応する光検出装置４Ｄの断面構成の一例を模式的に表したものである。光検出装置４Ｄは、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等であり、上記第４の実施の形態と同様に、例えば裏面照射型の光検出装置である。
　本変形例の光検出装置４Ｄでは、分離部１８の上部にコンタクト部６６を形成した。これにより、例えば図３１に示したように、４つの受光部１２（受光部１２－０，１２－１，１２－２，１２－３）および転送トランジスタＴＲが１つのフローティングディフュージョンＦＤおよび１つの読み出し回路を共有することができる。
（８－５．変形例１９）
　図６９は、本開示の変形例１９に係る光検出装置（光検出装置４Ｅ）の断面構成の一例を模式的に表したものである。光検出装置４Ｅは、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳイメージセンサ等であり、上記第４の実施の形態と同様に、例えば裏面照射型の光検出装置である。
　上記第４の実施の形態では、隣り合う単位画素Ｐの間を分離する分離部１５を絶縁膜１５Ａおよび導電膜１５Ｂで埋め込むようにした。これに対して、本変形例の光検出装置４Ｅでは、隣り合う単位画素Ｐの間を分離する分離部６５を、固定電荷膜６５Ｂと、例えば、絶縁膜６５Ａで埋め込むようにした。この点を除き、光検出装置４Ｅの構成は、光検出装置４と実質的に同様の構成を有する。
　分離部６５は、隣り合う単位画素Ｐの間を分離するものであり、上記のように、固定電荷膜６５Ｂおよび絶縁膜６５Ａが埋め込まれている。具体的には、図６９に示したように、分離部６５を形成する溝の側面および底面に固定電荷膜６５Ｂが形成され、その内側に絶縁膜６５Ａが埋め込まれている。
　なお、光検出装置４Ｅには、図７０に示したように、縦型の転送トランジスタＴＲを設けるようにしてもよい。
　光検出装置４Ｅは、例えば、次のようにして形成することができる。
　上記第４の実施の形態と同様にして、半導体基板１０の面１０Ｓ１側に分離部１８および分離部１６を順に形成し、半導体基板１０の面１０Ｓ１を研削して表面を平坦化した後、半導体基板１０の面１０Ｓ２側を、例えば、ＣＭＰによって薄肉化し、図７１Ａに示したように、分離部１５を露出させる。
　次に、図７１Ｂに示したように、分離部１５に埋め込まれた導電膜１５Ｂをエッチングにより除去して溝６５Ｈを形成する。続いて、図７１Ｃに示したように、溝６５Ｈ内をさらにエッチングして絶縁膜１５Ａを除去する。このとき、溝６５Ｈの底部に露出する、分離部１８に埋め込まれた絶縁膜もエッチングされ後退する。
　次に、図７１Ｄに示したように、溝６５Ｈの側面および底面に固定電荷膜６５Ｂを形成する。このとき、さらに反射防止膜を形成するようにしてもよい。続いて、図７１Ｅに示したように、溝６５Ｈ内に絶縁膜６５Ａを埋め込む。その後、例えば、ＣＭＰによって半導体基板１０の面１０Ｓ２に形成された絶縁膜６５Ａおよび固定電荷膜６５Ｂならびに半導体基板１０の面１０Ｓ２を研削して表面を平坦化する。以上により、図６９に示した光検出装置４Ｅが完成する。
　上記第４の実施の形態では、分離部１５を絶縁膜１５Ａおよび導電膜１５Ｂで埋め込むようにした。導電膜１５Ｂとしては、例えばポリシリコン膜が挙げられるが、ポリシリコンは光を吸収するため量子効率が低下してしまう虞がある。これに対して、本変形例の光検出装置４Ｅでは、隣り合う単位画素Ｐの間を分離する分離部６５に固定電荷膜６５Ｂを埋め込むようにした。これにより、上記第４の実施の形態の効果に加えて、量子効率の低下を引き起こすことなく、分離部１５の側面にホールを誘起させることができるため、暗電流を抑制することが可能となる。
＜９．適用例＞
（適用例１）
　また、上述したような光検出装置（例えば、光検出装置１）は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像システム、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
　図７２は、電子機器１０００の構成の一例を表したブロック図である。
　図７２に示すように、電子機器１０００は、光学系１００１、光検出装置１、ＤＳＰ（Digital Signal Processor）１００２を備えており、バス１００８を介して、ＤＳＰ１００２、メモリ１００３、表示装置１００４、記録装置１００５、操作系１００６および電源系１００７が接続されて構成され、静止画像および動画像を撮像可能である。
　光学系１００１は、１枚または複数枚のレンズを有して構成され、被写体からの入射光（像光）を取り込んで光検出装置１の撮像面上に結像するものである。
　光検出装置１としては、上述した光検出装置１が適用される。光検出装置１は、光学系１００１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号としてＤＳＰ１００２に供給する。
　ＤＳＰ１００２は、光検出装置１からの信号に対して各種の信号処理を施して画像を取得し、その画像のデータを、メモリ１００３に一時的に記憶させる。メモリ１００３に記憶された画像のデータは、記録装置１００５に記録されたり、表示装置１００４に供給されて画像が表示されたりする。また、操作系１００６は、ユーザによる各種の操作を受け付けて電子機器１０００の各ブロックに操作信号を供給し、電源系１００７は、電子機器１０００の各ブロックの駆動に必要な電力を供給する。
（適用例２）
　図７３Ａは、光検出装置１を備えた光検出システム２０００の全体構成の一例を模式的に表したものである。図７３Ｂは、光検出システム２０００の回路構成の一例を表したものである。光検出システム２０００は、赤外光Ｌ２を発する光源部としての発光装置２００１と、光電変換素子を有する受光部としての光検出装置２００２とを備えている。光検出装置２００２としては、上述した光検出装置１を用いることができる。光検出システム２０００は、さらに、システム制御部２００３、光源駆動部２００４、センサ制御部２００５、光源側光学系２００６およびカメラ側光学系２００７を備えていてもよい。
　光検出装置２００２は光Ｌ１と光Ｌ２とを検出することができる。光Ｌ１は、外部からの環境光が被写体（測定対象物）２１００（図７３Ａ）において反射された光である。光Ｌ２は発光装置２００１において発光されたのち、被写体２１００に反射された光である。光Ｌ１は例えば可視光であり、光Ｌ２は例えば赤外光である。光Ｌ１は、光検出装置２００２における光電変換部において検出可能であり、光Ｌ２は、光検出装置２００２における光電変換領域において検出可能である。光Ｌ１から被写体２１００の画像情報を獲得し、光Ｌ２から被写体２１００と光検出システム２０００との間の距離情報を獲得することができる。光検出システム２０００は、例えば、スマートフォン等の電子機器や車等の移動体に搭載することができる。発光装置２００１は例えば、半導体レーザ、面発光半導体レーザ、垂直共振器型面発光レーザ（ＶＣＳＥＬ）で構成することができる。発光装置２００１から発光された光Ｌ２の光検出装置２００２による検出方法としては、例えばｉＴＯＦ方式を採用することができるが、これに限定されることはない。ｉＴＯＦ方式では、光電変換部は、例えば光飛行時間（Time-of-Flight；ＴＯＦ）により被写体２１００との距離を測定することができる。発光装置２００１から発光された光Ｌ２の光検出装置２００２による検出方法としては、例えば、ストラクチャード・ライト方式やステレオビジョン方式を採用することもできる。例えばストラクチャード・ライト方式では、あらかじめ定められたパターンの光を被写体２１００に投影し、そのパターンのひずみ具合を解析することによって光検出システム２０００と被写体２１００との距離を測定することができる。また、ステレオビジョン方式においては、例えば２以上のカメラを用い、被写体２１００を２以上の異なる視点から見た２以上の画像を取得することで光検出システム２０００と被写体との距離を測定することができる。なお、発光装置２００１と光検出装置２００２とは、システム制御部２００３によって同期制御することができる。
＜１０．応用例＞
（内視鏡手術システムへの応用例）
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
　図７４は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
　図７４では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
　内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
　鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
　カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ: Camera Control Unit）１１２０１に送信される。
　ＣＣＵ１１２０１は、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統
括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
　表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
　光源装置１１２０３は、例えばＬＥＤ（light emitting diode）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
　入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
　処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
　なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
　また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
　また、光源装置１１２０３は、特殊光観察に対応した所定の波長域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Narrow Band Imaging）が行われる。あるいは、特殊光観察では、励起光を
照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ICG）等の試薬を体組織に局注するとともに当該体組織に
その試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
　図７５は、図７４に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
　カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
　レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
　撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（dimensional）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するため
の１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
　また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
　駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
　通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
　また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
　なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Auto Exposure）機能、ＡＦ（Auto Focus）機能及びＡＷＢ（Auto White Balance）機能が内視鏡１１１００に搭載されていることになる。
　カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
　通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
　また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
　画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
　制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
　また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
　カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
　ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
　以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１１４０２に適用され得る。撮像部１１４０２に本開示に係る技術を適用することにより、検出精度が向上する。
　なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
（移動体への応用例）
　本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、農業機械（トラクター）などのいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図７６は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図７６に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（interface）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図７６の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図７７は、撮像部１２０３１の設置位置の例を示す図である。
　図７７では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図７７には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る移動体制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、上記実施の形態およびその変形例に係る光検出装置（例えば、光検出装置１）は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、ノイズの少ない高精細な撮影画像を得ることができるので、移動体制御システムにおいて撮影画像を利用した高精度な制御を行うことができる。
　以上、第１～第４の実施の形態、変形例１～１９および適用例ならびに応用例を挙げて本開示を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々の変形が可能である。例えば、上述した変形例１～１９は、他の実施の形態および変形例と適宜組み合わせることができる。
　なお、本明細書中に記載された効果はあくまで例示であってその記載に限定されるものではなく、他の効果があってもよい。
　なお、本開示は以下のような構成をとることも可能である。以下の構成の本技術によれば、画素サイズを微細化することが可能となる。
（１）
　対向する第１の面および第２の面を有し、複数の画素がアレイ状に配置された半導体基板と、
　前記画素内の前記半導体基板の前記第１の面に設けられた１または複数のトランジスタと、
　前記半導体基板に設けられ、隣り合う前記複数の画素の間をそれぞれ分離すると共に、平面視において、前記１または複数のトランジスタのソース領域およびドレイン領域の少なくとも一方と接する第１の分離溝と
　を備えた光検出装置。
（２）
　前記半導体基板は、前記画素内の前記第１の面に設けられ、前記半導体基板に基準電位を印加する第１のｐ型不純物領域を含むウェルコンタクト領域をさらに有する、前記（１）に記載の光検出装置。
（３）
　前記第１の分離溝は、前記半導体基板の前記第１の面と前記第２の面との間を貫通している、前記（１）または（２）に記載の光検出装置。
（４）
　前記半導体基板は、前記複数の画素それぞれにおいて前記第２の面側に埋め込み形成され、受光量に応じた電荷を光電変換により生成する複数の受光部をさらに有し、
　前記第１の分離溝は、隣り合う前記複数の受光部の間を分離すると共に、側面に沿って第２のｐ型不純物領域が形成された第１の分離部と、前記１または複数のトランジスタのソース領域およびドレイン領域の少なくとも一方と接する第２の分離部を含む、前記（１）乃至（３）のうちのいずれか１つに記載の光検出装置。
（５）
　前記第１の分離部と前記第２の分離部とは一体形成されている、前記（４）に記載の光検出装置。
（６）
　前記第１の分離部と前記第２の分離部とは略同じ分離幅を有する、前記（４）または（５）に記載の光検出装置。
（７）
　前記第２の分離部の分離幅は前記第１の分離部の分離幅よりも小さい、前記（４）または（５）に記載の光検出装置。
（８）
　前記第１の分離部は内部に空隙を有する、前記（１）乃至（７）のうちのいずれか１つに記載の光検出装置。
（９）
　前記半導体基板の前記第１の面に設けられ、前記複数の画素それぞれにおいて前記ウェルコンタクト領域と前記１または複数のトランジスタとの間を分離する第２の分離溝をさらに有する、前記（２）乃至（８）のうちのいずれか１つに記載の光検出装置。
（１０）
　前記第２の分離溝は、前記半導体基板の前記第１の面から前記第２の面に向かって延伸し、前記半導体基板の内部に底部を有する、前記（９）に記載の光検出装置。
（１１）
　対向する第１の面および第２の面を有し、複数の画素がアレイ状に配置された半導体基板と、
　前記複数の画素毎に前記半導体基板に埋め込み形成され、受光量に応じた電荷を光電変換により生成する複数の受光部と、
　前記半導体基板の前記第１の面と前記第２の面との間を貫通し、隣り合う前記複数の画素の間を分離する第１の分離溝と、
　前記画素内において前記半導体基板の前記第１の面に設けられた複数の能動素子と、
　前記第１の分離溝と離間した前記半導体基板の前記第１の面に設けられ、前記複数の能動素子の間を分離する第２の分離溝と
　を備えた光検出装置。
（１２）
　前記画素内の前記第１の面および該第１の面近傍の前記半導体基板は連続している、前記（１１）に記載の光検出装置。
（１３）
　前記画素内の前記半導体基板の前記第１の面に設けられ、前記受光部において生成された前記電荷を一時的に保持する浮遊拡散層をさらに有し、
　前記複数の能動素子は、前記受光部において生成された前記電荷を前記浮遊拡散層へ転送する転送トランジスタと、読み出し回路を構成する１または複数の画素トランジスタとを含み、
　前記第２の分離溝は、前記転送トランジスタと前記１または複数の画素トランジスタとの間に設けられている、前記（１１）または（１２）に記載の光検出装置。
（１４）
　前記半導体基板は、前記第１の分離溝の側面に沿って形成された第３のｐ型不純物領域をさらに有し、
　前記複数の能動素子は、前記第２の分離溝および前記第３のｐ型不純物領域に囲まれている、前記（１１）乃至（１３）のうちのいずれか１つに記載の光検出装置。
（１５）
　前記第２の分離溝には絶縁膜が埋め込まれている、前記（１４）に記載の光検出装置。
（１６）
　前記第２の分離溝には第４のｐ型不純物領域が形成されている、前記（１４）に記載の光検出装置。
（１７）
　前記第１の分離溝は、前記第１の面と前記第２の面との間で略同じ分離幅を有する、前記（１１）乃至（１６）のうちのいずれか１つに記載の光検出装置。
（１８）
　前記第１の分離溝は、前記半導体基板の前記第２の面側に設けられ、隣り合う前記複数の受光部の間を分離する第１の分離部と、前記半導体基板の前記第１の面側に設けられた第２の分離部とを含み、
　前記第２の分離部の分離幅と前記第１の分離部の分離幅とは互いに異なり、且つ、前記第２の分離部および前記第２の分離溝のそれぞれの底部は、互いに異なる深さに形成される、前記（１１）乃至（１７）のうちのいずれか１つに記載の光検出装置。
（１９）
　対向する第１の面および第２の面を有し、複数の画素がアレイ状に配置された半導体基板と、
　前記複数の画素毎に前記半導体基板に埋め込み形成され、受光量に応じた電荷を光電変換により生成する複数の受光部と、
　前記半導体基板の前記第１の面と前記第２の面との間を貫通し、隣り合う前記複数の画素の間を分離する第１の分離溝と、
　前記第１の分離溝に埋め込まれ、前記半導体基板の内部に形成された、前記半導体基板に基準電位を印加する第１のｐ型不純物領域を含むウェルコンタクト領域と、
　前記画素内の前記半導体基板の前記第１の面に設けられ、前記受光部において生成された前記電荷を一時的に保持する、ｎ型不純物領域を含む浮遊拡散層と
　を備えた光検出装置。
（２０）
　前記ウェルコンタクト領域と前記浮遊拡散層とは、平面視において、互いに異なる領域に形成されている、前記（１９）に記載の光検出装置。
（２１）
　前記画素内の前記半導体基板の前記第１の面に設けられ、前記受光部において生成された前記電荷を前記浮遊拡散層へ転送する転送トランジスタをさらに有し、
　前記転送トランジスタのゲートは、平面視において、前記ウェルコンタクト領域とは異なる領域に設けられている、前記（１９）または（２０）に記載の光検出装置。
（２２）
　前記第１の分離溝は、前記半導体基板の前記第２の面側に設けられ、隣り合う前記複数の受光部の間を分離する第１の分離部と、前記半導体基板の前記第１の面側に設けられた第２の分離部とを含み、
　前記ウェルコンタクト領域は前記第２の分離部に埋め込まれ、
　前記第１の分離部には、ｐ型の不純物がドープされた導電体が埋め込まれている、前記（１９）乃至（２１）のうちのいずれか１つに記載の光検出装置。
（２３）
　前記ウェルコンタクト領域および前記浮遊拡散層は、前記半導体基板と電気的に接続され、前記導電体は、前記画素内の前記半導体基板と電気的に絶縁されている、前記（２２）に記載の光検出装置。
（２４）
　前記ウェルコンタクト領域、前記浮遊拡散層および前記導電体は、断面視において、互いに異なる位置に形成されている、前記（２２）または（２３）に記載の光検出装置。
（２５）
　対向する第１の面および第２の面を有し、複数の画素がアレイ状に配置された半導体基板と、
　前記複数の画素毎に、前記半導体基板に埋め込み形成され、受光量に応じた電荷を光電変換により生成する複数の受光部と、
　前記画素内において前記半導体基板の前記第１の面に設けられた複数の能動素子と、
　前記半導体基板の前記第１の面と前記第２の面との間を延伸し、隣り合う前記複数の画素の間を分離する第１の分離溝と、
　前記半導体基板の前記第１の面から前記第２の面に向かって延伸し、前記半導体基板の内部に底部を有する、前記複数の能動素子の間を分離する第２の分離溝と、
　前記半導体基板の前記第１の面から前記第２の面に向かって延伸すると共に、前記第１の分離溝に積層され、前記第２の分離溝の底部よりも前記第２の面側に底部を有する第３の分離溝と、
　記第１の分離溝の側面に沿って形成された第５のｐ型不純物領域と、
　前記画素内において前記半導体基板の前記第１の面に設けられ、前記受光部において生成された前記電荷を一時的に保持する、ｎ型不純物領域を含む浮遊拡散層と
　を備えた光検出装置。
（２６）
　前記第３の分離溝の分離幅は、前記第１の分離溝の分離幅よりも大きい、前記（２５）に記載の光検出装置。
（２７）
　前記第２の分離溝は、前記第２の分離溝の側面と前記第１の面との角度が９０°未満となる順テーパ形状を有し、
　前記第３の分離溝は、前記第３の分離溝の側面と前記第２の面との角度が９０±１°となる略矩形形状を有する、前記（２５）または（２６）に記載の光検出装置。
（２８）
　前記受光部は、前記第２の分離溝の底部よりも前記第２の面側、且つ、前記第３の分離溝の底部よりも前記第１の面側に前記第１の面との対向面を有する、前記（２５）乃至（２７）のうちのいずれか１つに記載の光検出装置。
（２９）
　対向する第１の面および第２の面を有する半導体基板に、前記第１の面から前記第２の面に向かって延伸する溝を形成し、
　前記溝の側面および底面に第１の絶縁膜を成膜した後、前記溝内の下部にポリシリコン膜を形成し、
　前記溝内の上部側面に第２の絶縁膜を成膜した後、前記ポリシリコン膜および前記第１の絶縁膜を除去し、
　前記溝内の下部に露出した前記半導体基板にｐ型不純物領域を形成した後、前記溝内の上部の前記第１の絶縁膜および前記第２の絶縁膜を除去し、
　前記溝に第３の絶縁膜を埋め込むことにより、側面にｐ型不純物領域を有する第１の分離部および前記半導体基板の前記第１の面側を分離する第２の分離部を自己整合的に形成した後、１または複数のトランジスタおよび前記半導体基板に基準電位を印加するウェルコンタクト領域を形成する
　光検出装置の製造方法。
　本出願は、米国特許商標庁において、２０２２年２月１５日に出願された米国特許仮出願番号第６３／３１０２８４号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (29)

  1. 　対向する第１の面および第２の面を有し、複数の画素がアレイ状に配置された半導体基板と、
    　前記画素内の前記半導体基板の前記第１の面に設けられた１または複数のトランジスタと、
    　前記半導体基板に設けられ、隣り合う前記複数の画素の間をそれぞれ分離すると共に、平面視において、前記１または複数のトランジスタのソース領域およびドレイン領域の少なくとも一方と接する第１の分離溝と
    　を備えた光検出装置。
  2. 　前記半導体基板は、前記画素内の前記第１の面に設けられ、前記半導体基板に基準電位を印加する第１のｐ型不純物領域を含むウェルコンタクト領域をさらに有する、請求項１に記載の光検出装置。
  3. 　前記第１の分離溝は、前記半導体基板の前記第１の面と前記第２の面との間を貫通している、請求項１に記載の光検出装置。
  4. 　前記半導体基板は、前記複数の画素それぞれにおいて前記第２の面側に埋め込み形成され、受光量に応じた電荷を光電変換により生成する複数の受光部をさらに有し、
    　前記第１の分離溝は、隣り合う前記複数の受光部の間を分離すると共に、側面に沿って第２のｐ型不純物領域が形成された第１の分離部と、前記１または複数のトランジスタのソース領域およびドレイン領域の少なくとも一方と接する第２の分離部を含む、請求項１に記載の光検出装置。
  5. 　前記第１の分離部と前記第２の分離部とは一体形成されている、請求項４に記載の光検出装置。
  6. 　前記第１の分離部と前記第２の分離部とは略同じ分離幅を有する、請求項４に記載の光検出装置。
  7. 　前記第２の分離部の分離幅は前記第１の分離部の分離幅よりも小さい、請求項４に記載の光検出装置。
  8. 　前記第１の分離部は内部に空隙を有する、請求項４に記載の光検出装置。
  9. 　前記半導体基板の前記第１の面に設けられ、前記複数の画素それぞれにおいて前記ウェルコンタクト領域と前記１または複数のトランジスタとの間を分離する第２の分離溝をさらに有する、請求項２に記載の光検出装置。
  10. 　前記第２の分離溝は、前記半導体基板の前記第１の面から前記第２の面に向かって延伸し、前記半導体基板の内部に底部を有する、請求項９に記載の光検出装置。
  11. 　対向する第１の面および第２の面を有し、複数の画素がアレイ状に配置された半導体基板と、
    　前記複数の画素毎に前記半導体基板に埋め込み形成され、受光量に応じた電荷を光電変換により生成する複数の受光部と、
    　前記半導体基板の前記第１の面と前記第２の面との間を貫通し、隣り合う前記複数の画素の間を分離する第１の分離溝と、
    　前記画素内において前記半導体基板の前記第１の面に設けられた複数の能動素子と、
    　前記第１の分離溝と離間した前記半導体基板の前記第１の面に設けられ、前記複数の能動素子の間を分離する第２の分離溝と
    　を備えた光検出装置。
  12. 　前記画素内の前記第１の面および該第１の面近傍の前記半導体基板は連続している、請求項１１に記載の光検出装置。
  13. 　前記画素内の前記半導体基板の前記第１の面に設けられ、前記受光部において生成された前記電荷を一時的に保持する浮遊拡散層をさらに有し、
    　前記複数の能動素子は、前記受光部において生成された前記電荷を前記浮遊拡散層へ転送する転送トランジスタと、読み出し回路を構成する１または複数の画素トランジスタとを含み、
    　前記第２の分離溝は、前記転送トランジスタと前記１または複数の画素トランジスタとの間に設けられている、請求項１１に記載の光検出装置。
  14. 　前記半導体基板は、前記第１の分離溝の側面に沿って形成された第３のｐ型不純物領域をさらに有し、
    　前記複数の能動素子は、前記第２の分離溝および前記第３のｐ型不純物領域に囲まれている、請求項１１に記載の光検出装置。
  15. 　前記第２の分離溝には絶縁膜が埋め込まれている、請求項１４に記載の光検出装置。
  16. 　前記第２の分離溝には第４のｐ型不純物領域が形成されている、請求項１４に記載の光検出装置。
  17. 　前記第１の分離溝は、前記第１の面と前記第２の面との間で略同じ分離幅を有する、請求項１１に記載の光検出装置。
  18. 　前記第１の分離溝は、前記半導体基板の前記第２の面側に設けられ、隣り合う前記複数の受光部の間を分離する第１の分離部と、前記半導体基板の前記第１の面側に設けられた第２の分離部とを含み、
    　前記第２の分離部の分離幅と前記第１の分離部の分離幅とは互いに異なり、且つ、前記第２の分離部および前記第２の分離溝のそれぞれの底部は、互いに異なる深さに形成される、請求項１１に記載の光検出装置。
  19. 　対向する第１の面および第２の面を有し、複数の画素がアレイ状に配置された半導体基板と、
    　前記複数の画素毎に前記半導体基板に埋め込み形成され、受光量に応じた電荷を光電変換により生成する複数の受光部と、
    　前記半導体基板の前記第１の面と前記第２の面との間を貫通し、隣り合う前記複数の画素の間を分離する第１の分離溝と、
    　前記第１の分離溝に埋め込まれ、前記半導体基板の内部に形成された、前記半導体基板に基準電位を印加する第１のｐ型不純物領域を含むウェルコンタクト領域と、
    　前記画素内の前記半導体基板の前記第１の面に設けられ、前記受光部において生成された前記電荷を一時的に保持する、ｎ型不純物領域を含む浮遊拡散層と
    　を備えた光検出装置。
  20. 　前記ウェルコンタクト領域と前記浮遊拡散層とは、平面視において、互いに異なる領域に形成されている、請求項１９に記載の光検出装置。
  21. 　前記画素内の前記半導体基板の前記第１の面に設けられ、前記受光部において生成された前記電荷を前記浮遊拡散層へ転送する転送トランジスタをさらに有し、
    　前記転送トランジスタのゲートは、平面視において、前記ウェルコンタクト領域とは異なる領域に設けられている、請求項１９に記載の光検出装置。
  22. 　前記第１の分離溝は、前記半導体基板の前記第２の面側に設けられ、隣り合う前記複数の受光部の間を分離する第１の分離部と、前記半導体基板の前記第１の面側に設けられた第２の分離部とを含み、
    　前記ウェルコンタクト領域は前記第２の分離部に埋め込まれ、
    　前記第１の分離部には、ｐ型の不純物がドープされた導電体が埋め込まれている、請求項１９に記載の光検出装置。
  23. 　前記ウェルコンタクト領域および前記浮遊拡散層は、前記半導体基板と電気的に接続され、前記導電体は、前記画素内の前記半導体基板と電気的に絶縁されている、請求項２２に記載の光検出装置。
  24. 　前記ウェルコンタクト領域、前記浮遊拡散層および前記導電体は、断面視において、互いに異なる位置に形成されている、請求項２２に記載の光検出装置。
  25. 　対向する第１の面および第２の面を有し、複数の画素がアレイ状に配置された半導体基板と、
    　前記複数の画素毎に、前記半導体基板に埋め込み形成され、受光量に応じた電荷を光電変換により生成する複数の受光部と、
    　前記画素内において前記半導体基板の前記第１の面に設けられた複数の能動素子と、
    　前記半導体基板の前記第１の面と前記第２の面との間を延伸し、隣り合う前記複数の画素の間を分離する第１の分離溝と、
    　前記半導体基板の前記第１の面から前記第２の面に向かって延伸し、前記半導体基板の内部に底部を有する、前記複数の能動素子の間を分離する第２の分離溝と、
    　前記半導体基板の前記第１の面から前記第２の面に向かって延伸すると共に、前記第１の分離溝に積層され、前記第２の分離溝の底部よりも前記第２の面側に底部を有する第３の分離溝と、
    　記第１の分離溝の側面に沿って形成された第５のｐ型不純物領域と、
    　前記画素内において前記半導体基板の前記第１の面に設けられ、前記受光部において生成された前記電荷を一時的に保持する、ｎ型不純物領域を含む浮遊拡散層と
    　を備えた光検出装置。
  26. 　前記第３の分離溝の分離幅は、前記第１の分離溝の分離幅よりも大きい、請求項２５に記載の光検出装置。
  27. 　前記第２の分離溝は、前記第２の分離溝の側面と前記第１の面との角度が９０°未満となる順テーパ形状を有し、
    　前記第３の分離溝は、前記第３の分離溝の側面と前記第２の面との角度が９０±１°となる略矩形形状を有する、請求項２５に記載の光検出装置。
  28. 　前記受光部は、前記第２の分離溝の底部よりも前記第２の面側、且つ、前記第３の分離溝の底部よりも前記第１の面側に前記第１の面との対向面を有する、請求項２５に記載の光検出装置。
  29. 　対向する第１の面および第２の面を有する半導体基板に、前記第１の面から前記第２の面に向かって延伸する溝を形成し、
    　前記溝の側面および底面に第１の絶縁膜を成膜した後、前記溝内の下部にポリシリコン膜を形成し、
    　前記溝内の上部側面に第２の絶縁膜を成膜した後、前記ポリシリコン膜および前記第１の絶縁膜を除去し、
    　前記溝内の下部に露出した前記半導体基板にｐ型不純物領域を形成した後、前記溝内の上部の前記第１の絶縁膜および前記第２の絶縁膜を除去し、
    　前記溝に第３の絶縁膜を埋め込むことにより、側面にｐ型不純物領域を有する第１の分離部および前記半導体基板の前記第１の面側を分離する第２の分離部を自己整合的に形成した後、１または複数のトランジスタおよび前記半導体基板に基準電位を印加するウェルコンタクト領域を形成する
    　光検出装置の製造方法。
PCT/JP2023/004896 2022-02-15 2023-02-14 光検出装置および光検出装置の製造方法 WO2023157818A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202263310284P 2022-02-15 2022-02-15
US63/310,284 2022-02-15

Publications (1)

Publication Number Publication Date
WO2023157818A1 true WO2023157818A1 (ja) 2023-08-24

Family

ID=87578234

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/004896 WO2023157818A1 (ja) 2022-02-15 2023-02-14 光検出装置および光検出装置の製造方法

Country Status (1)

Country Link
WO (1) WO2023157818A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011142188A (ja) * 2010-01-06 2011-07-21 Nikon Corp 固体撮像素子
WO2012117931A1 (ja) * 2011-03-02 2012-09-07 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2016039315A (ja) * 2014-08-08 2016-03-22 株式会社東芝 固体撮像素子
WO2019220810A1 (ja) * 2018-05-16 2019-11-21 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および固体撮像装置
WO2021215290A1 (ja) * 2020-04-20 2021-10-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011142188A (ja) * 2010-01-06 2011-07-21 Nikon Corp 固体撮像素子
WO2012117931A1 (ja) * 2011-03-02 2012-09-07 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2016039315A (ja) * 2014-08-08 2016-03-22 株式会社東芝 固体撮像素子
WO2019220810A1 (ja) * 2018-05-16 2019-11-21 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および固体撮像装置
WO2021215290A1 (ja) * 2020-04-20 2021-10-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子

Similar Documents

Publication Publication Date Title
US20230033933A1 (en) Imaging element having p-type and n-type solid phase diffusion layers formed in a side wall of an interpixel light shielding wall
WO2019220945A1 (ja) 撮像素子、電子機器
WO2022163296A1 (ja) 撮像装置
WO2019239754A1 (ja) 固体撮像素子および固体撮像素子の製造方法ならびに電子機器
WO2022220084A1 (ja) 撮像装置
WO2022172711A1 (ja) 光電変換素子および電子機器
US20230387166A1 (en) Imaging device
WO2023157818A1 (ja) 光検出装置および光検出装置の製造方法
WO2023171008A1 (ja) 光検出装置および電子機器ならびに光検出システム
WO2023106308A1 (ja) 受光装置
WO2023042462A1 (ja) 光検出装置、光検出装置の製造方法、及び電子機器
WO2023210238A1 (ja) 光検出装置及び電子機器
WO2024142627A1 (en) Photodetector and electronic apparatus
US20240006432A1 (en) Imaging device
WO2024057805A1 (ja) 撮像素子および電子機器
WO2022270039A1 (ja) 固体撮像装置
WO2024053299A1 (ja) 光検出装置および電子機器
WO2023188899A1 (ja) 光検出装置及び電子機器
US20240038808A1 (en) Solid-state imaging device and electronic apparatus
WO2024127853A1 (ja) 光検出装置及び電子機器
WO2023106023A1 (ja) 光検出装置及び電子機器
WO2024014209A1 (ja) 撮像装置
WO2023017650A1 (ja) 撮像装置及び電子機器
WO2023248925A1 (ja) 撮像素子及び電子機器
WO2023068172A1 (ja) 撮像装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23756343

Country of ref document: EP

Kind code of ref document: A1