WO2023153203A1 - 基板処理方法および基板処理装置 - Google Patents

基板処理方法および基板処理装置 Download PDF

Info

Publication number
WO2023153203A1
WO2023153203A1 PCT/JP2023/002185 JP2023002185W WO2023153203A1 WO 2023153203 A1 WO2023153203 A1 WO 2023153203A1 JP 2023002185 W JP2023002185 W JP 2023002185W WO 2023153203 A1 WO2023153203 A1 WO 2023153203A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
etchant
silicon oxide
etching
film
Prior art date
Application number
PCT/JP2023/002185
Other languages
English (en)
French (fr)
Inventor
祐希 吉田
Original Assignee
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京エレクトロン株式会社 filed Critical 東京エレクトロン株式会社
Publication of WO2023153203A1 publication Critical patent/WO2023153203A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks

Definitions

  • the present disclosure relates to a substrate processing method and a substrate processing apparatus.
  • Patent Document 1 there is known a technique of etching a silicon oxide film formed on a substrate such as a semiconductor wafer with an etchant containing, for example, hydrofluoric acid (see Patent Document 1).
  • the present disclosure provides a technique for etching a laminated film including a plurality of silicon oxide films with different film thicknesses, which can reduce variations in etching rate for each silicon oxide film.
  • a substrate processing method includes a step of preparing a substrate and a step of etching the substrate.
  • the step of preparing a substrate prepares a substrate having a laminated film including a plurality of silicon oxide films with different film thicknesses.
  • the substrate is etched with an etchant to which hydrochloric acid is added.
  • FIG. 1 is an explanatory diagram of substrate processing according to the embodiment.
  • FIG. 2 is an explanatory diagram of substrate processing according to the embodiment.
  • FIG. 3 is a graph showing variations in etching rate for each silicon oxide film when using an etchant to which hydrochloric acid and a metal salt are added.
  • FIG. 4 is a graph showing variations in etching rate for each silicon oxide film when using an etchant to which hydrochloric acid and a metal salt are added.
  • FIG. 5 is a diagram for explaining the formation of water clusters.
  • FIG. 6 is a diagram for explaining the formation of spherical structures.
  • FIG. 7 is a diagram for explaining how the surface potential of a portion of the polysilicon film shifts from negative to positive.
  • FIG. 1 is an explanatory diagram of substrate processing according to the embodiment.
  • FIG. 2 is an explanatory diagram of substrate processing according to the embodiment.
  • FIG. 3 is a graph showing variations in etching rate for each silicon oxide film when using
  • FIG. 8 is a graph showing variations in etching rate for each silicon oxide film when using an etchant containing a surfactant.
  • FIG. 9 is a graph showing variations in etching rate for each silicon oxide film when using an etchant containing a surfactant.
  • FIG. 10 is a diagram showing the configuration of the substrate processing apparatus according to the embodiment.
  • FIG. 11 is a diagram showing the configuration of a processing bath according to the embodiment.
  • FIG. 12 is a flow chart showing the procedure of processing executed by the substrate processing apparatus according to the embodiment.
  • FIG. 13 is a diagram illustrating a configuration example of a processing unit according to a modification;
  • FIGS. 1 and 2 are explanatory diagrams of substrate processing according to the embodiment.
  • a semiconductor wafer (hereinafter referred to as wafer W) having the structure shown in FIG. 1 is prepared.
  • the wafer W is constructed by forming a plurality of silicon oxide films 11 and a plurality of polysilicon films 12 on a silicon substrate 10 .
  • a plurality of silicon oxide films 11 are formed on the silicon substrate 10 at intervals in the vertical direction.
  • the plurality of silicon oxide films 11 have different film thicknesses.
  • the film thickness of the plurality of silicon oxide films 11 is, for example, 1 nm or more and 30 nm or less.
  • the polysilicon film 12 is formed adjacent to each of the plurality of silicon oxide films 11 in the vertical direction. Since the plurality of silicon oxide films 11 have different film thicknesses, the polysilicon films 12 in contact with each of the plurality of silicon oxide films 11 are formed with different intervals therebetween.
  • the wafer W to be subjected to substrate processing has a laminated film in which the silicon oxide film 11 and the polysilicon film 12 are alternately laminated.
  • the wafer W may be a laminated film including at least a plurality of silicon oxide films 11 having different film thicknesses, and the structure of the laminated film is not particularly limited to the example shown in FIG.
  • a silicon film, a silicon nitride film, a metal-containing film, or the like can be used as other films formed adjacent to each of the plurality of silicon oxide films 11, in addition to the polysilicon film 12 described above. That is, the other film can be selected from at least one of a silicon film, a polysilicon film, a silicon nitride film and a metal-containing film.
  • the wafer W is formed with grooves 15 through which the etchant penetrates to etch the laminated silicon oxide film 11 .
  • the substrate processing according to the embodiment selectively etches the silicon oxide film 11 by an etching process using an etchant.
  • the end face of the silicon oxide film 11 facing the trench 15 recedes from the end face of the polysilicon film 12 facing the trench 15 in the width direction of the trench 15 , and the polysilicon film 12 is flattened. The upper and lower surfaces of the ends are exposed.
  • the variation in etching rate for each silicon oxide film 11 increases. Specifically, the silicon oxide film 11 having a smaller thickness is less likely to be etched than the silicon oxide film 11 having a larger thickness.
  • each silicon oxide film 11 is reduced by etching the wafer W using an etching solution to which at least one of hydrochloric acid, a metal salt, and a surfactant is added. It was found that variation can be suppressed.
  • 3 and 4 are graphs showing variations in etching rate for each silicon oxide film 11 when using an etchant containing hydrochloric acid (HCl) and metal salt (NaCl or CaCl 2 ).
  • the vertical axis represents an etching rate ratio (ER ratio), which is an index value for determining variations in etching rate for each silicon oxide film 11 .
  • the etching rate ratio is the ratio of the etching rate of the silicon oxide film 11 having the smallest thickness to the etching rate of the silicon oxide film 11 having the largest thickness among the plurality of laminated silicon oxide films.
  • the etching rate ratio indicates that the closer the value is to 1, the smaller the variation in the etching rate for each silicon oxide film 11 is.
  • w/o Additives indicates the etching rate ratio in the laminated film when using an etching solution to which hydrochloric acid and metal salt are not added.
  • HCl indicates the etching rate ratio in the laminated film when using an etching solution to which hydrochloric acid (HCl) is added.
  • NaCl indicates the etching rate ratio in the laminated film when using an etchant to which NaCl is added as a metal salt.
  • CaCl 2 indicates the etching rate ratio in the laminated film when using an etchant to which CaCl 2 is added as a metal salt.
  • FIG. 3 shows experimental results when the concentration of hydrochloric acid and metal salt in the etching solution is 0.05 wt %, and FIG. %.
  • the etching rate ratio when using the etching solution to which NaCl is added as a metal salt is higher than the etching rate ratio when using the etching solution to which neither hydrochloric acid nor metal salt is added. big in comparison.
  • the etching rate ratio when using an etching solution to which CaCl 2 is added as a metal salt is higher than the etching rate ratio when using an etching solution to which neither hydrochloric acid nor a metal salt is added. big in comparison.
  • FIG. 4 shows that the etching rate ratio when using an etching solution to which CaCl 2 is added as a metal salt is added.
  • the etching rate ratio in the case of using the etching solution to which hydrochloric acid (HCl) is added is compared to the etching rate ratio in the case of using the etching solution to which neither hydrochloric acid nor metal salt is added. big.
  • HCl hydrochloric acid
  • FIGS. 3 and 4 by etching the wafer W using the etchant to which NaCl is added as a metal salt, variations in the etching rate for each silicon oxide film 11 can be suppressed. It is understood that Further, from the experimental results shown in FIG.
  • the etching mechanism of the silicon oxide film 11 proceeds as follows. First, as shown in chemical reaction formula (1), silicon oxide (SiO 2 ) reacts with hydrofluoric acid (HF) contained in the etchant and dissolves in the etchant. In other words, silicon oxide film 11 is etched.
  • chemical reaction formula (1) silicon oxide (SiO 2 ) reacts with hydrofluoric acid (HF) contained in the etchant and dissolves in the etchant. In other words, silicon oxide film 11 is etched.
  • hydrogen difluoride ions (HF 2 ⁇ ) are generated by the reactions represented by the chemical reaction formulas (2) and (3).
  • the etching of the silicon oxide film 11 proceeds by promoting the reaction between silicon oxide (SiO 2 ) and hydrofluoric acid (HF) by the etchant hydrogen difluoride ions (HF 2 ⁇ ). . Therefore, in order for the etching of the silicon oxide film 11 to progress, it is important that the hydrogen difluoride ions (HF 2 ⁇ ) reach the silicon oxide film 11 .
  • FIG. 5 is a diagram for explaining the formation of water clusters. Water clusters 16p are formed more densely as the distance between polysilicon films 12 in contact with silicon oxide film 11 is narrower, in other words, as the film thickness of silicon oxide film 11 is smaller.
  • the water clusters 16p may prevent the hydrogen difluoride ions (HF 2 ⁇ ) from reaching the silicon oxide film 11 .
  • the etching rate of the silicon oxide film 11 with a smaller thickness is lower than the etching rate of the silicon oxide film 11 with a larger thickness.
  • the etching rate of each silicon oxide film 11 varies.
  • metal ions eg, Na +
  • anions eg, Cl ⁇
  • Anions for example, Cl ⁇
  • metal ions (eg, Na + ) generated from the metal salt in the etching solution combine with water molecules (that is, hydrate) on the surface of the polysilicon film 12, as shown in FIG.
  • FIG. 6 is a diagram for explaining the formation of spherical structures.
  • the spherical structures 16s are formed on the surface of the polysilicon film 12, even if the thickness of the silicon oxide film 11 is small, the space through which hydrogen difluoride ions (HF 2 ⁇ ) can pass increases. , the arrival of hydrogen difluoride ions (HF 2 ⁇ ) to the silicon oxide film 11 is not hindered. As a result, it is considered that the variation in the etching rate for each silicon oxide film 11 is reduced as compared with the case of using an etchant to which no metal salt is added.
  • FIG. 7 is a diagram for explaining how the surface potential of a portion of the polysilicon film shifts from negative to positive.
  • oxonium ions H 3 O +
  • the space through which the hydrogen difluoride ions (HF 2 ⁇ ) can pass increases, and the hydrogen difluoride ions (HF 2 ⁇ ) pass through the silicon oxide film. Reaching 11 is not hindered. As a result, it is considered that the variation in the etching rate for each silicon oxide film 11 is reduced as in the case of using an etchant to which a metal salt is added.
  • FIGS. 8 and 9 are graphs showing variations in etching rate for each silicon oxide film 11 when using an etchant to which a surfactant (OACl, OTMACl or SDBS) is added.
  • a surfactant OACl, OTMACl or SDBS
  • the processing conditions for the experimental results shown in FIGS. 8 and 9 are the same as the processing conditions for the experimental results shown in FIGS. 3 and 4, except for the following points.
  • Surfactants added to the etchant n-octylamine hydrochloride (OACl), n-octyltrimethylammonium chloride (OTMACl) or sodium dodecylbenzenesulfonate (SDBS)
  • the vertical axis represents an etching rate ratio (ER ratio), which is an index value for determining variations in etching rate for each silicon oxide film 11 .
  • the etching rate ratio is the ratio of the etching rate of the silicon oxide film 11 having the smallest thickness to the etching rate of the silicon oxide film 11 having the largest thickness among the plurality of laminated silicon oxide films.
  • the etching rate ratio indicates that the closer the value is to 1, the smaller the variation in the etching rate for each silicon oxide film 11 is.
  • w/o Additives indicates the etching rate ratio in the laminated film when using an etchant to which no surfactant is added.
  • OACl indicates the etching rate ratio in the laminated film when using an etchant to which OACl is added as a surfactant.
  • OTMACl indicates the etching rate ratio in the laminated film when using an etchant to which OTMACl is added as a surfactant.
  • SDBS indicates the etching rate ratio in the laminated film when using an etchant to which SDBS is added as a surfactant.
  • FIG. 8 shows the experimental results when the surfactant concentration in the etching solution is 0.05 wt %
  • FIG. 9 shows the experimental results when the surfactant concentration in the etching solution is 0.5 wt %. This is the result.
  • the etching rate ratio in the case of using the etchant to which OTMACl is added as a surfactant is higher than the etching rate ratio in the case of using the etchant to which no surfactant is added. big in comparison.
  • the etching rate ratio when using an etching solution to which OACl or SDBS is added as a surfactant is the etching rate ratio when using an etching solution to which no surfactant is added. large compared to As described above, from the experimental results shown in FIGS.
  • This experimental result is considered, for example, as follows. That is, when an etchant to which a surfactant is added is used, the surfactant in the etchant forms a hydration structure (that is, between water molecules) in the water clusters 16p (see FIG. 5) on the surface of the polysilicon film 12. bond).
  • the hydration structure in the water clusters 16p on the surface of the polysilicon film 12 is destroyed, even if the thickness of the silicon oxide film 11 is small, a space through which hydrogen difluoride ions (HF 2 ⁇ ) can pass. increases, and the arrival of hydrogen difluoride ions (HF 2 ⁇ ) to the silicon oxide film 11 is not hindered.
  • the variation in the etching rate for each silicon oxide film 11 is reduced as compared with the case of using an etchant to which no surfactant is added.
  • an etchant to which at least one of hydrochloric acid, a metal salt, and a surfactant is added is used to oxidize silicon. It was decided to perform an etching process for the film 11 .
  • the etchant according to the embodiment is a chemical solution containing hydrofluoric acid.
  • the concentration of hydrofluoric acid in the etchant is, for example, 0.1 wt % or more and 50 wt % or less.
  • an alkali metal halide or an alkaline earth metal halide can be used as the metal salt added to the etchant.
  • the alkali metal halide for example, NaCl mentioned above can be used.
  • the alkali metal halide may contain at least one of Li, Na, K, Rb and Cs.
  • the alkaline earth metal halide for example CaCl 2 as described above can be used.
  • the alkaline earth metal halide may contain at least one of Mg, Ca, Sr and Ba.
  • the concentration of each of hydrochloric acid and metal salt in the etching solution is preferably 0.5 wt % or more and 5 wt % or less. As is clear from the experimental results shown in FIGS. 3 and 4, this makes it possible to reduce variations in the etching rate for each silicon oxide film 11 regardless of the type of metal salt. Further, by setting the concentration of the metal salt in the etchant to 5 wt % or less, contamination of the wafer W with metal can be suppressed.
  • the concentration of hydrochloric acid before being added to the etching solution is preferably 35 wt % or more and 37 wt % or less, for example.
  • a cationic surfactant or an anionic surfactant can be used as the surfactant added to the etching solution.
  • a cationic surfactant for example, n-octylamine hydrochloride (OACl) or n-octyltrimethylammonium chloride (OTMACl) described above can be used.
  • an anionic surfactant for example, sodium dodecylbenzenesulfonate (SDBS) described above can be used.
  • the concentration of the surfactant in the etching liquid is preferably 0.5 wt % or more and 5 wt % or less. As is clear from the experimental results shown in FIGS. 8 and 9, this makes it possible to reduce variations in the etching rate for each silicon oxide film 11 regardless of the type of surfactant. Further, by setting the concentration of the surfactant in the etching liquid to 5 wt % or less, it is possible to suppress the organic matter (dirt) removed by the surfactant from remaining on the surface of the wafer W.
  • FIG. 10 is a diagram showing the configuration of the substrate processing apparatus according to the embodiment.
  • the substrate processing apparatus 1 includes a carrier loading/unloading unit 2, a lot forming unit 3, a lot placement unit 4, a lot transport unit 5, a lot processing unit 6, a control a part 7;
  • the carrier loading/unloading section 2 includes a carrier stage 20 , a carrier transport mechanism 21 , carrier stocks 22 and 23 , and a carrier table 24 .
  • the carrier stage 20 carries a plurality of carriers 9 transported from the outside.
  • the carrier 9 is a container that accommodates a plurality of (for example, 25) semiconductor wafers (hereinafter referred to as wafers W) arranged vertically in a horizontal posture.
  • the carrier transport mechanism 21 transports the carrier 9 among the carrier stage 20 , carrier stocks 22 and 23 and carrier table 24 .
  • a plurality of wafers W to be processed are unloaded to the lot processing section 6 by the substrate transport mechanism 30, which will be described later.
  • a plurality of processed wafers W are carried from the lot processing section 6 to the carrier 9 mounted on the carrier mounting table 24 by the substrate transfer mechanism 30 .
  • the lot formation unit 3 has a substrate transport mechanism 30 and forms lots.
  • a lot consists of a plurality of (for example, 50) wafers W that are processed simultaneously by combining wafers W housed in one or more carriers 9 .
  • a plurality of wafers W forming one lot are arranged at regular intervals with their plate surfaces facing each other.
  • the substrate transfer mechanism 30 transfers a plurality of wafers W between the carrier 9 mounted on the carrier mounting table 24 and the lot mounting section 4 .
  • the lot placing unit 4 has a lot transport table 40 and temporarily places (stands by) the lot transported between the lot forming unit 3 and the lot processing unit 6 by the lot transporting unit 5 .
  • the lot conveyance table 40 includes a loading-side lot mounting table 41 for mounting a lot formed by the lot forming section 3 before being processed, and an unloading-side lot mounting table for mounting a lot processed by the lot processing section 6. 42.
  • a plurality of wafers W for one lot are placed in a standing posture in front and behind on the load-in side lot table 41 and the carry-out side lot table 42 .
  • the lot transport unit 5 has a lot transport mechanism 50 and transports lots between the lot placement unit 4 and the lot processing unit 6 and inside the lot processing unit 6 .
  • the lot transport mechanism 50 has a rail 51 , a moving body 52 and a substrate holder 53 .
  • the rails 51 are arranged along the X-axis direction across the lot placement section 4 and the lot processing section 6 .
  • the moving body 52 is configured to be movable along the rails 51 while holding a plurality of wafers W. As shown in FIG.
  • the substrate holder 53 is provided on the moving body 52 and holds a plurality of wafers W arranged in front and back in an upright posture.
  • the lot processing unit 6 performs etching processing, cleaning processing, drying processing, etc. on a plurality of wafers W for one lot.
  • a plurality (here, two) of etching processing devices 60 , substrate holder cleaning processing devices 80 , and drying processing devices 90 are arranged side by side along rails 51 .
  • the etching processing apparatus 60 collectively performs etching processing on a plurality of wafers W for one lot.
  • the substrate holder cleaning apparatus 80 performs cleaning processing of the substrate holder 53 .
  • the drying processing apparatus 90 collectively performs drying processing on a plurality of wafers W for one lot.
  • the number of etching processing devices 60, substrate holder cleaning processing devices 80, and drying processing devices 90 is not limited to the example in FIG.
  • the etching processing apparatus 60 includes a processing bath 61 for etching processing, a processing bath 62 for rinsing processing, and substrate lifting mechanisms 63 and 64 .
  • the processing bath 61 and the processing bath 62 can accommodate one lot of wafers W, and store an etchant. An etchant is stored in the processing bath 61 . Details of the processing tank 61 will be described later.
  • a processing liquid (deionized water, etc.) for rinsing is stored in the processing tank 62 .
  • the substrate elevating mechanisms 63 and 64 hold a plurality of wafers W forming a lot in a state of being arranged back and forth in an upright posture.
  • the etching processing apparatus 60 holds the lot conveyed by the lot conveying unit 5 by the substrate lifting mechanism 63, immerses the lot in the etching solution in the processing bath 61, and performs etching processing.
  • the etching apparatus 60 holds the lot transported to the processing bath 62 by the lot transport unit 5 by the substrate lifting mechanism 64 and immerses the lot in the rinsing liquid of the processing bath 62 for rinsing.
  • the drying processing apparatus 90 has a processing bath 91 and a substrate lifting mechanism 92 .
  • a processing gas for drying is supplied to the processing bath 91 .
  • the substrate lifting mechanism 92 holds a plurality of wafers W for one lot side by side in the front-rear direction in an upright posture.
  • the drying processing device 90 holds the lot transported by the lot transporting unit 5 with the substrate lifting mechanism 92 and performs drying processing using the processing gas for drying processing supplied into the processing bath 91 .
  • the lot that has been dried in the processing tank 91 is transferred to the lot placement section 4 by the lot transfer section 5 .
  • the substrate holder cleaning processing apparatus 80 supplies cleaning processing liquid to the substrate holder 53 of the lot transport mechanism 50 and further supplies dry gas to perform cleaning processing of the substrate holder 53 .
  • the control unit 7 controls the operation of each unit of the substrate processing apparatus 1 (carrier loading/unloading unit 2, lot forming unit 3, lot placement unit 4, lot transport unit 5, lot processing unit 6, etc.).
  • the control section 7 controls the operation of each section of the substrate processing apparatus 1 based on signals from switches, various sensors, and the like.
  • the control unit 7 includes a microcomputer having a CPU (Central Processing Unit), ROM (Read Only Memory), RAM (Random Access Memory), input/output ports, and various circuits, and programs stored in a storage unit (not shown). is read and executed to control the operation of the substrate processing apparatus 1 .
  • the control unit 7 has a computer-readable storage medium 8 .
  • the storage medium 8 stores the above programs for controlling various processes executed in the substrate processing apparatus 1 .
  • the program may have been stored in the computer-readable storage medium 8 and installed in the storage medium 8 of the control unit 7 from another storage medium.
  • Examples of computer-readable storage media 8 include hard disks (HD), flexible disks (FD), compact disks (CD), magnet optical disks (MO), memory cards, and the like.
  • FIG. 11 is a diagram showing the configuration of the processing tank 61 according to the embodiment.
  • the processing tank 61 performs an etching process for etching the silicon oxide film 11 formed on the wafers W by immersing the wafers W for one lot in an etchant.
  • the processing bath 61 includes an inner bath 100 and an outer bath 110 .
  • the processing tank 61 also includes a circulation section 120 and an etchant supply section 130 .
  • the inner tank 100 is open at the top and stores an etchant inside. A lot (a plurality of wafers W) is immersed in such an inner bath 100 .
  • the outer tub 110 is open at the top and is arranged around the top of the inner tub 100 .
  • the etchant overflowing from the inner bath 100 flows into the outer bath 110 .
  • the circulation unit 120 circulates the etchant between the inner bath 100 and the outer bath 110 .
  • the circulation section 120 includes a circulation path 121 , a nozzle 122 , a pump 123 , a filter 124 and a temperature adjustment section 125 .
  • the circulation path 121 connects the outer tank 110 and the inner tank 100 .
  • One end of the circulation path 121 is connected to the outer bath 110 and the other end of the circulation path 121 is connected to a nozzle 122 arranged inside the inner bath 100 .
  • the pump 123 , the filter 124 and the temperature adjustment section 125 are provided in the circulation path 121 .
  • a pump 123 sends out the etchant in the outer bath 110 to the circulation path 121 .
  • Filter 124 removes impurities from the etchant flowing through circulation path 121 .
  • the temperature adjustment unit 125 is, for example, a heater, and adjusts the temperature of the etchant flowing through the circulation path 121 to a temperature suitable for the etching process. Pump 123 and temperature adjuster 125 are controlled by controller 7 .
  • the circulation unit 120 sends the etchant from the outer tank 110 to the inner tank 100 via the circulation path 121 .
  • the etchant sent into the inner bath 100 overflows the inner bath 100 and flows out to the outer bath 110 again.
  • the etchant circulates between the inner bath 100 and the outer bath 110 .
  • the etchant supply unit 130 supplies the etchant to the processing bath 61 .
  • the etchant supply unit 130 includes an etchant supply source 131 , a supply path 132 , a valve 133 and a switching unit 134 .
  • the etchant supply source 131 supplies an etchant to which at least one of hydrochloric acid, metal salt, and surfactant has been added in advance.
  • the supply path 132 is connected to the etchant supply source 131 and supplies the etchant supplied from the etchant supply source 131 to the inner bath 100 or the outer bath 110 .
  • the valve 133 is provided in the supply path 132 and opens and closes the supply path 132 .
  • the switching unit 134 is provided in the supply path 132 and switches the outflow destination of the etchant flowing through the supply path 132 between the inner tank 100 and the outer tank 110 .
  • the valve 133 and the switching section 134 are electrically connected to the control section 7 and controlled by the control section 7 .
  • the control unit 7 controls the valve 133 and the switching unit 134 to supply a new etchant from the etchant supply source 131 to the inner bath 100. supply.
  • the control section 7 controls the valve 133 and the switching section 134 to supply new etching liquid from the etching liquid supply source 131 to the outer tank 110. supply.
  • FIG. 12 is a flow chart showing the procedure of processing executed by the substrate processing apparatus 1 according to the embodiment.
  • the processing procedure shown in FIG. 12 is executed under the control of the control unit 7 .
  • the substrate processing apparatus 1 first performs a preparation process (step S101).
  • a preparation process as shown in FIG. 1, a plurality of wafers W each having a laminated film including a plurality of silicon oxide films 11 with different film thicknesses are prepared.
  • an etching process using an etchant is performed on a plurality of wafers W forming a lot (step S102).
  • the plurality of wafers W are lowered using the substrate lifting mechanism 63 to immerse the plurality of wafers W in the etchant stored in the inner bath 100 of the processing bath 61 .
  • This etching process is performed until the laminated film formed on the wafer W changes from the initial state shown in FIG. 1 to the laminated surface exposed state shown in FIG. That is, the etching process exposes the lamination surfaces (upper and lower surfaces) of the polysilicon film 12 by etching the silicon oxide film 11 in contact with the polysilicon film 12 .
  • the inventors of the present application have found that the etching solution to which at least one of hydrochloric acid, a metal salt, and a surfactant are added is more effective than an etching solution to which hydrochloric acid, a metal salt, and a surfactant are not added. It has been confirmed experimentally that the variation in etching rate between each step is reduced. Therefore, in the substrate processing apparatus 1, an etching process is performed using an etchant to which at least one of hydrochloric acid, a metal salt, and a surfactant is added. Thereby, variations in the etching rate for each silicon oxide film 11 can be reduced.
  • a rinse process is performed in the substrate processing apparatus 1 (step S103).
  • a plurality of wafers W that have undergone the etching process are transported to the processing tank 62 for the rinsing process and immersed in a rinse liquid (deionized water or the like) stored in the processing tank 62 .
  • a rinse liquid deionized water or the like
  • a drying process is performed in the substrate processing apparatus 1 (step S104).
  • a plurality of wafers W that have finished the rinsing process are transferred to the processing tank 91 for the drying process, and the rinsing liquid adhering to the surfaces of the plurality of wafers W is removed by the processing gas. Thereby, the plurality of wafers W are dried.
  • the plurality of wafers W that have undergone the drying process are housed in the carrier 9 placed on the carrier stage 20 .
  • substrate processing for one lot is completed.
  • FIG. 13 is a diagram illustrating a configuration example of a processing unit according to a modification
  • the processing unit 200 includes a chamber 220, a substrate holding mechanism 230, a nozzle 240, and a recovery cup 250.
  • the chamber 220 accommodates the substrate holding mechanism 230 , the nozzle 240 and the collection cup 250 .
  • An FFU (Fan Filter Unit) 221 is provided on the ceiling of the chamber 220 . FFU 221 creates a downflow within chamber 220 .
  • the substrate holding mechanism 230 includes a holding portion 231 , a support portion 232 and a driving portion 233 .
  • the holding part 231 holds the wafer W horizontally.
  • the column portion 232 is a member extending in the vertical direction, the base end portion of which is rotatably supported by the drive portion 233, and the tip portion of which supports the holding portion 231 horizontally.
  • the drive section 233 rotates the support section 232 around the vertical axis.
  • the substrate holding mechanism 230 rotates the supporting part 231 supported by the supporting part 232 by rotating the supporting part 232 using the driving part 233, thereby rotating the wafer W held by the supporting part 231. .
  • the nozzle 240 is arranged above the wafer W held by the holding part 231 and supplies various processing liquids to the wafer W.
  • the collection cup 250 is arranged to surround the holding portion 231 and collects the processing liquid scattered from the wafer W due to the rotation of the holding portion 231 .
  • a drain port 251 is formed at the bottom of the recovery cup 250 , and the processing liquid collected by the recovery cup 250 is discharged to the outside of the processing unit 200 through the drain port 251 .
  • An exhaust port 252 is formed at the bottom of the collection cup 250 to discharge the gas supplied from the FFU 221 to the outside of the processing unit 200 .
  • the processing unit 200 further includes an etchant supply section 260 and a rinse liquid supply section 270 .
  • the etchant supply unit 260 includes an etchant supply source 261 and a valve 262 and supplies the etchant supplied from the etchant supply source 261 to the nozzle 240 .
  • the rinse liquid supply unit 270 includes a rinse liquid supply source 271 and a valve 272 and supplies the rinse liquid (deionized water or the like) supplied from the rinse liquid supply source 271 to the nozzle 240 .
  • etching processing is first performed.
  • the valve 262 is opened for a predetermined time to supply the etchant to the wafer W held and rotated by the substrate holding mechanism 230 .
  • the processing unit 200 performs a rinse process.
  • the valve 272 is opened for a predetermined time to supply the rinsing liquid to the wafer W held and rotated by the substrate holding mechanism 230 .
  • a drying process is performed.
  • the wafer W is dried by increasing the rotation speed of the wafer W to shake off the rinse liquid from the wafer W.
  • FIG. When the drying process is completed, the substrate processing for one wafer W is completed.
  • the substrate processing according to the embodiment can also be applied to a single-wafer processing unit that processes wafers W one by one.
  • the polysilicon film 12 and each of the plurality of silicon oxide films 11 are formed adjacent to each other in the vertical direction. structure is not limited to this.
  • each of the plurality of silicon oxide films 11 and another film formed adjacent to each of the plurality of silicon oxide films 11 may be formed adjacent to each other in the horizontal direction.
  • the surface of the wafer W is coated with SC2 (mixed solution of hydrochloric acid and hydrogen peroxide).
  • a removal treatment may be performed to remove residual metal salts.
  • other films formed adjacent to each of the plurality of silicon oxide films 11 are preferably not metal-containing films.
  • the substrate processing method includes a step of preparing a substrate (for example, wafer W) and a step of etching the substrate.
  • the step of preparing a substrate prepares a substrate having a laminated film including a plurality of silicon oxide films (for example, silicon oxide film 11) with different film thicknesses.
  • the substrate is etched with an etchant to which at least one of hydrochloric acid, a metal salt and a surfactant is added. Therefore, according to the substrate processing method according to the embodiment, it is possible to reduce variations in the etching rate for each silicon oxide film in the technique of etching a laminated film including a plurality of silicon oxide films having different film thicknesses.
  • the concentration of each of hydrochloric acid and metal salt in the etching solution may be 0.5 wt% or more and 5 wt% or less. This makes it possible to reduce variations in etching rate for each silicon oxide film regardless of the type of metal salt. Further, by setting the concentration of the metal salt in the etching liquid to 5 wt % or less, contamination of the substrate with metal can be suppressed.
  • the concentration of the surfactant in the etchant may be 0.5 wt% or more and 5 wt% or less. This makes it possible to reduce variations in etching rate for each silicon oxide film regardless of the type of surfactant. Further, by setting the concentration of the surfactant in the etching liquid to 5 wt % or less, it is possible to suppress the organic matter (dirt) removed by the surfactant from remaining on the surface of the substrate.
  • the substrate processing method according to the embodiment may further include a step of removing metal salts remaining on the surface of the substrate in SC2 after the step of etching the substrate. As a result, contamination of the substrate with metal can be suppressed.
  • (Appendix 1) Preparing a substrate having a laminated film containing a plurality of silicon oxide films with different film thicknesses; and etching the substrate with an etchant to which hydrochloric acid is added.
  • (Appendix 2) Preparing a substrate having a laminated film containing a plurality of silicon oxide films with different film thicknesses; and a step of etching the substrate with an etchant to which a metal salt is added.
  • (Appendix 3) Preparing a substrate having a laminated film containing a plurality of silicon oxide films with different film thicknesses; and a step of etching the substrate with an etchant to which a surfactant is added.
  • the laminated film is a laminated film further comprising another film formed adjacent to each of the plurality of silicon oxide films, 4.
  • Appendix 5 The substrate processing method according to appendix 4, wherein in the laminated film, the other film and each of the plurality of silicon oxide films are formed adjacent to each other in a vertical direction or a horizontal direction. (Appendix 6) 6.
  • Appendix 7 The substrate processing method according to any one of appendices 1 to 6, wherein the etchant contains hydrofluoric acid.
  • Appendix 8) 8. The substrate processing method according to appendix 7, wherein the concentration of the hydrofluoric acid in the etching liquid is 0.1 wt % or more and 50 wt % or less.
  • Appendix 9) The substrate processing method according to appendix 1, wherein the concentration of the hydrochloric acid before being added to the etching solution is 35 wt % or more and 37 wt % or less.
  • (Appendix 10) The substrate processing method according to appendix 2, wherein the metal salt is an alkali metal halide or an alkaline earth metal halide.
  • the alkali metal halide comprises at least one of Li, Na, K, Rb and Cs; 11.
  • Appendix 12 The substrate processing method according to appendix 1, wherein the concentration of each of the hydrochloric acid and the metal salt in the etching solution is 0.5 wt % or more and 5 wt % or less.
  • Appendix 16 The substrate processing method according to appendix 2, further comprising a step of removing the metal salt remaining on the surface of the substrate in SC2 after the step of etching the substrate.
  • Appendix 17 a processing tank for storing an etchant to which hydrochloric acid has been added; and a control unit that controls each part, The control unit A substrate processing apparatus for etching a substrate by immersing a substrate having a laminated film including a plurality of silicon oxide films with different film thicknesses in the etchant stored in the processing bath.
  • (Appendix 18) a processing tank for storing an etchant to which a metal salt has been added; and a control unit that controls each part,
  • the control unit A substrate processing apparatus for etching a substrate by immersing a substrate having a laminated film including a plurality of silicon oxide films with different film thicknesses in the etchant stored in the processing bath.
  • (Appendix 19) a processing tank for storing an etchant to which a surfactant is added; and a control unit that controls each part,
  • the control unit A substrate processing apparatus for etching a substrate by immersing a substrate having a laminated film including a plurality of silicon oxide films with different film thicknesses in the etchant stored in the processing bath.
  • control unit 10 silicon substrate 11 silicon oxide film 12 polysilicon film 15 groove 16p water cluster 16s spherical structure 60 etching processing unit 61 processing tank 100 inner tank 110 outer tank 120 circulation unit 130 etching liquid supply unit W wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)

Abstract

基板処理方法は、基板を準備する工程と、基板のエッチング処理を行う工程とを含む。基板を準備する工程は、膜厚が異なる複数のシリコン酸化膜を含む積層膜を有する基板を準備する。基板のエッチング処理を行う工程は、塩酸が添加されたエッチング液で基板のエッチング処理を行う。

Description

基板処理方法および基板処理装置
　本開示は、基板処理方法および基板処理装置に関する。
　従来、半導体ウエハなどの基板に形成されたシリコン酸化膜を例えばフッ酸を含むエッチング液でエッチングする技術が知られている（特許文献１参照）。
特開平８－３１７９４号公報
　本開示は、膜厚が異なる複数のシリコン酸化膜を含む積層膜をエッチングする技術において、シリコン酸化膜ごとのエッチングレートのばらつきを低減することができる技術を提供する。
　本開示の一態様による基板処理方法は、基板を準備する工程と、基板のエッチング処理を行う工程とを含む。基板を準備する工程は、膜厚が異なる複数のシリコン酸化膜を含む積層膜を有する基板を準備する。基板のエッチング処理を行う工程は、塩酸が添加されたエッチング液で基板のエッチング処理を行う。
　本開示によれば、膜厚が異なる複数のシリコン酸化膜を含む積層膜をエッチングする技術において、シリコン酸化膜ごとのエッチングレートのばらつきを低減することができる。
図１は、実施形態に係る基板処理の説明図である。 図２は、実施形態に係る基板処理の説明図である。 図３は、塩酸および金属塩が添加されたエッチング液を用いた場合における、シリコン酸化膜ごとのエッチングレートのばらつきの変化を示すグラフである。 図４は、塩酸および金属塩が添加されたエッチング液を用いた場合における、シリコン酸化膜ごとのエッチングレートのばらつきの変化を示すグラフである。 図５は、水クラスターの形成を説明するための図である。 図６は、球状構造体の形成を説明するための図である。 図７は、ポリシリコン膜の一部の表面電位がマイナスからプラス側にシフトする様子を説明するための図である。 図８は、界面活性剤が添加されたエッチング液を用いた場合における、シリコン酸化膜ごとのエッチングレートのばらつきの変化を示すグラフである。 図９は、界面活性剤が添加されたエッチング液を用いた場合における、シリコン酸化膜ごとのエッチングレートのばらつきの変化を示すグラフである。 図１０は、実施形態に係る基板処理装置の構成を示す図である。 図１１は、実施形態に係る処理槽の構成を示す図である。 図１２は、実施形態に係る基板処理装置が実行する処理の手順を示すフローチャートである。 図１３は、変形例に係る処理ユニットの構成例を示す図である。
　以下に、本開示によるノズル、基板処理方法および基板処理装置を実施するための形態（以下、「実施形態」と記載する）について図面を参照しつつ詳細に説明する。なお、この実施形態により本開示が限定されるものではない。また、各実施形態は、処理内容を矛盾させない範囲で適宜組み合わせることが可能である。また、以下の各実施形態において同一の部位には同一の符号を付し、重複する説明は省略される。
　また、以下に示す実施形態では、「一定」、「直交」、「垂直」あるいは「平行」といった表現が用いられる場合があるが、これらの表現は、厳密に「一定」、「直交」、「垂直」あるいは「平行」であることを要しない。すなわち、上記した各表現は、例えば製造精度、設置精度などのずれを許容するものとする。
　また、以下参照する各図面では、説明を分かりやすくするために、互いに直交するＸ軸方向、Ｙ軸方向およびＺ軸方向を規定し、Ｚ軸正方向を鉛直上向き方向とする直交座標系を示す場合がある。また、鉛直軸を回転中心とする回転方向をθ方向と呼ぶ場合がある。
＜基板処理について＞
　まず、実施形態に係る基板処理の内容について図１および図２を参照して説明する。図１および図２は、実施形態に係る基板処理の説明図である。
　実施形態に係る基板処理では、まず、図１に示す構造を有する半導体ウエハ（以下、ウエハＷと記載する）が準備される。ウエハＷは、シリコン基板１０上に、複数のシリコン酸化膜１１および複数のポリシリコン膜１２が形成されて構成される。
　複数のシリコン酸化膜１１は、シリコン基板１０上に鉛直方向に互いに間隔を空けて形成される。複数のシリコン酸化膜１１は、互いに膜厚が異なる。複数のシリコン酸化膜１１の膜厚は、例えば、１ｎｍ以上３０ｎｍ以下である。
　ポリシリコン膜１２は、これら複数のシリコン酸化膜１１の各々と鉛直方向に隣接して形成される。複数のシリコン酸化膜１１の膜厚が異なるため、複数のシリコン酸化膜１１の各々と接するポリシリコン膜１２同士は、互いに異なる間隔を空けて形成される。
　このように、基板処理の対象となるウエハＷは、シリコン酸化膜１１とポリシリコン膜１２とが交互に積層された積層膜を有している。なお、ウエハＷは、膜厚が異なる複数のシリコン酸化膜１１を少なくとも含む積層膜であればよく、積層膜の構成は図１に示す例に特に限定されない。例えば、複数のシリコン酸化膜１１の各々と隣接して形成される他の膜としては、上述したポリシリコン膜１２の他、シリコン膜、シリコン窒化膜、金属含有膜等を用いることができる。すなわち、他の膜は、シリコン膜、ポリシリコン膜、シリコン窒化膜および金属含有膜の少なくとも１つから選択され得る。
　また、ウエハＷには、エッチング液が侵入し、積層されたシリコン酸化膜１１をエッチングするための溝１５が形成されている。
　実施形態に係る基板処理は、エッチング液を用いたエッチング処理によって、シリコン酸化膜１１を選択的にエッチングする。これにより、図２に示すように、溝１５に面するシリコン酸化膜１１の端面が溝１５に面するポリシリコン膜１２の端面よりも溝１５の幅方向に後退するとともに、ポリシリコン膜１２の端部の上下面が露出する。
　ここで、積層膜におけるシリコン酸化膜１１の膜厚の差が大きくなるほど、シリコン酸化膜１１ごとのエッチングレートのばらつきは大きくなる。具体的には、膜厚が大きいシリコン酸化膜１１と比べて膜厚が小さいシリコン酸化膜１１の方がエッチングされ難くなる。
　これに対し、本願発明者は、塩酸、金属塩および界面活性剤の少なくともいずれか一つが添加されたエッチング液を用いてウエハＷのエッチング処理を行うことで、シリコン酸化膜１１ごとのエッチングレートのばらつきが抑えられることを見出した。図３および図４は、塩酸（ＨＣｌ）および金属塩（ＮａＣｌまたはＣａＣｌ２）が添加されたエッチング液を用いた場合における、シリコン酸化膜１１ごとのエッチングレートのばらつきの変化を示すグラフである。
　図３および図４に示した実験結果の処理条件は、以下の通りである。
　積層膜中のシリコン酸化膜の積層数：３
　シリコン酸化膜の膜厚：最下層から順に、１５ｎｍ、３０ｎｍ、７．５ｎｍ
　処理工程：エッチング液への浸漬（エッチング処理）、その後、ＤＩＷ（脱イオン水）への浸漬（リンス処理）、その後、乾燥気体を用いた乾燥処理
　エッチング液：フッ酸（ＨＦ）水溶液
　エッチング液に添加された添加物：塩酸（ＨＣｌ）および金属塩（ＮａＣｌまたはＣａＣｌ２）
　図３および図４において、縦軸は、シリコン酸化膜１１ごとのエッチングレートのばらつきの変化を判定するための指標値であるエッチングレート比（ER　ratio）を示す。エッチングレート比は、積層された複数のシリコン酸化膜のうち膜厚が最も大きいシリコン酸化膜１１のエッチングレートに対する膜厚が最も小さいシリコン酸化膜１１のエッチングレートの比である。エッチングレート比は、その値が１に近づくほどシリコン酸化膜１１ごとのエッチングレートのばらつきが小さくなることを示している。
　また、図３および図４に示すグラフにおいて、「ｗ／ｏ　Ａｄｄｉｔｉｖｅｓ」は、塩酸および金属塩が添加されてないエッチング液を用いた場合の積層膜におけるエッチングレート比を示す。また、「ＨＣｌ」は、塩酸（ＨＣｌ）が添加されたエッチング液を用いた場合の積層膜におけるエッチングレート比を示す。また、「ＮａＣｌ」は、金属塩としてＮａＣｌが添加されたエッチング液を用いた場合の積層膜におけるエッチングレート比を示す。また、「ＣａＣｌ２」は、金属塩としてＣａＣｌ２が添加されたエッチング液を用いた場合の積層膜におけるエッチングレート比を示す。なお、図３は、エッチング液における塩酸および金属塩の各々の濃度が０．０５ｗｔ％である場合の実験結果であり、図４は、エッチング液における塩酸および金属塩の各々の濃度が０．５ｗｔ％である場合の実験結果である。
　図３および図４に示すように、金属塩としてＮａＣｌが添加されたエッチング液を用いた場合のエッチングレート比は、塩酸および金属塩が添加されていないエッチング液を用いた場合のエッチングレート比と比べて大きい。また、図４に示すように、金属塩としてＣａＣｌ２が添加されたエッチング液を用いた場合のエッチングレート比は、塩酸および金属塩が添加されていないエッチング液を用いた場合のエッチングレート比と比べて大きい。また、図４に示すように、塩酸（ＨＣｌ）が添加されたエッチング液を用いた場合のエッチングレート比は、塩酸および金属塩が添加されていないエッチング液を用いた場合のエッチングレート比と比べて大きい。このように、図３および図４に示す実験結果から、金属塩としてＮａＣｌが添加されたエッチング液を用いてウエハＷのエッチング処理を行うことで、シリコン酸化膜１１ごとのエッチングレートのばらつきが抑えられることが分かる。また、図４に示す実験結果から、金属塩としてＣａＣｌ２が添加されたエッチング液を用いてウエハＷのエッチング処理を行うことで、シリコン酸化膜１１ごとのエッチングレートのばらつきが抑えられることが分かる。また、図４に示す実験結果から、塩酸（ＨＣｌ）が添加されたエッチング液を用いてウエハＷのエッチング処理を行うことで、シリコン酸化膜１１ごとのエッチングレートのばらつきが抑えられることが分かる。
　この実験結果は、例えば以下のように考察される。すなわち、シリコン酸化膜１１のエッチングのメカニズムは、次のように進行する。まず、化学反応式（１）に示すように、酸化シリコン（ＳｉＯ２）は、エッチング液に含まれるフッ酸（ＨＦ）と反応してエッチング液に溶解する。言い換えれば、シリコン酸化膜１１がエッチングされる。
　ＳｉＯ２＋６ＨＦ→Ｈ２ＳｉＦ６＋２Ｈ２Ｏ　・・・　（１）
　また、エッチング液中においては、化学反応式（２）、（３）で示す反応が起こることによって、二フッ化水素イオン（ＨＦ２ －）が生じる。
　ＨＦ⇔Ｈ＋＋Ｆ－　・・・　（２）
　ＨＦ＋Ｆ－⇔ＨＦ２ －　・・・　（３）
　そして、化学反応式（２）、（３）で示す反応で生じる二フッ化水素イオン（ＨＦ２ －）は、酸化シリコン（ＳｉＯ２）に対するエッチャントとして機能し、上記の化学反応式（１）で示した反応をさらに促進させる。
　このように、シリコン酸化膜１１のエッチングは、酸化シリコン（ＳｉＯ２）とフッ酸（ＨＦ）との反応がエッチャントである二フッ化水素イオン（ＨＦ２ －）によって促進されることによって、進行する。したがって、シリコン酸化膜１１のエッチングが進行するためには、二フッ化水素イオン（ＨＦ２ －）がシリコン酸化膜１１まで到達することが重要となる。
　シリコン酸化膜１１のエッチングが進行すると、エッチング液中において、化学反応式（２）、（３）で示す反応が進行することによって、水素イオン（Ｈ＋）が増加する。水素イオン（Ｈ＋）は、エッチング液中において安定に存在することができず、水分子と結合して（つまり、水和して）オキソニウムイオン（Ｈ３Ｏ＋）となる。オキソニウムイオン（Ｈ３Ｏ＋）は、シリコン酸化膜１１に接するポリシリコン膜１２が負に帯電しているため、ポリシリコン膜１２の表面に引き寄せられる。そして、オキソニウムイオン（Ｈ３Ｏ＋）は、図５に示すように、ポリシリコン膜１２の表面において、水分子と結合して（つまり、水和して）、複数の水分子を平面状に配列した水クラスター１６ｐを形成する。図５は、水クラスターの形成を説明するための図である。水クラスター１６ｐは、シリコン酸化膜１１に接するポリシリコン膜１２同士の間隔が狭いほど、言い換えると、シリコン酸化膜１１の膜厚が小さいほど、密に形成される。
　したがって、シリコン酸化膜１１の膜厚が小さい場合、水クラスター１６ｐによって二フッ化水素イオン（ＨＦ２ －）のシリコン酸化膜１１への到達が阻害されるおそれがある。これにより、膜厚が小さいシリコン酸化膜１１のエッチングレートが、膜厚が大きいシリコン酸化膜１１のエッチングレートと比べて小さくなる。この結果、シリコン酸化膜１１ごとのエッチングレートのばらつきが生じることとなる。
　これに対し、金属塩（例えば、ＮａＣｌ）が添加されたエッチング液を用いると、エッチング液中の金属塩が電離することによって金属イオン（例えば、Ｎａ＋）および陰イオン（例えば、Ｃｌ－）が生じる。エッチング液中の金属塩から生じた陰イオン（例えば、Ｃｌ－）は、ポリシリコン膜１２の表面において、水クラスター１６ｐにおける水和構造（つまり、水分子同士の結合）を破壊する。また、エッチング液中の金属塩から生じた金属イオン（例えば、Ｎａ＋）は、図６に示すように、ポリシリコン膜１２の表面において、水分子と結合して（つまり、水和して）、複数の水分子を球状に配列した球状構造体１６ｓを形成する。図６は、球状構造体の形成を説明するための図である。ポリシリコン膜１２の表面において球状構造体１６ｓが形成されると、シリコン酸化膜１１の膜厚が小さい場合であっても、二フッ化水素イオン（ＨＦ２ －）が通過可能な空間が増大し、二フッ化水素イオン（ＨＦ２ －）のシリコン酸化膜１１への到達が阻害されない。この結果、シリコン酸化膜１１ごとのエッチングレートのばらつきは、金属塩が添加されてないエッチング液を用いた場合と比較して少なくなると考えられる。
　また、塩酸が添加されたエッチング液を用いると、エッチング液のｐＨがより酸性側(例えばｐＨが１未満)になることで、図７に示すように、ポリシリコン膜１２の一部の表面電位がマイナスからプラス側にシフトし易くなる。図７は、ポリシリコン膜の一部の表面電位がマイナスからプラス側にシフトする様子を説明するための図である。ポリシリコン膜１２の一部の表面電位がマイナスからプラス側にシフトすることにより、ポリシリコン膜１２の表面において、オキソニウムイオン（Ｈ３Ｏ＋）が反発して水クラスター１６ｐが形成されにくくなる。そのため、シリコン酸化膜１１の膜厚が小さい場合であっても、二フッ化水素イオン（ＨＦ２ －）が通過可能な空間が増大し、二フッ化水素イオン（ＨＦ２ －）のシリコン酸化膜１１への到達が阻害されない。この結果、シリコン酸化膜１１ごとのエッチングレートのばらつきは、金属塩が添加されたエッチング液を用いた場合と同様に少なくなると考えられる。
　図８および図９は、界面活性剤（ＯＡＣｌ、ＯＴＭＡＣｌまたはＳＤＢＳ）が添加されたエッチング液を用いた場合における、シリコン酸化膜１１ごとのエッチングレートのばらつきの変化を示すグラフである。
　図８および図９に示した実験結果の処理条件は、以下の点を除き、図３および図４に示した実験結果の処理条件と同様である。
　エッチング液に添加された界面活性剤：ｎ－オクチルアミン塩酸塩（ＯＡＣｌ）、ｎ－オクチルトリメチルアンモニウムクロリド（ＯＴＭＡＣｌ）またはドデシルベンゼンスルホン酸ナトリウム（ＳＤＢＳ）
　図８および図９において、縦軸は、シリコン酸化膜１１ごとのエッチングレートのばらつきの変化を判定するための指標値であるエッチングレート比（ER　ratio）を示す。エッチングレート比は、積層された複数のシリコン酸化膜のうち膜厚が最も大きいシリコン酸化膜１１のエッチングレートに対する膜厚が最も小さいシリコン酸化膜１１のエッチングレートの比である。エッチングレート比は、その値が１に近づくほどシリコン酸化膜１１ごとのエッチングレートのばらつきが小さくなることを示している。
　また、図８および図９に示すグラフにおいて、「ｗ／ｏ　Ａｄｄｉｔｉｖｅｓ」は、界面活性剤が添加されてないエッチング液を用いた場合の積層膜におけるエッチングレート比を示す。また、「ＯＡＣｌ」は、界面活性剤としてＯＡＣｌが添加されたエッチング液を用いた場合の積層膜におけるエッチングレート比を示す。また、「ＯＴＭＡＣｌ」は、界面活性剤としてＯＴＭＡＣｌが添加されたエッチング液を用いた場合の積層膜におけるエッチングレート比を示す。また、「ＳＤＢＳ」は、界面活性剤としてＳＤＢＳが添加されたエッチング液を用いた場合の積層膜におけるエッチングレート比を示す。なお、図８は、エッチング液における界面活性剤の濃度が０．０５ｗｔ％である場合の実験結果であり、図９は、エッチング液における界面活性剤の濃度が０．５ｗｔ％である場合の実験結果である。
　図８および図９に示すように、界面活性剤としてＯＴＭＡＣｌが添加されたエッチング液を用いた場合のエッチングレート比は、界面活性剤が添加されていないエッチング液を用いた場合のエッチングレート比と比べて大きい。また、図９に示すように、界面活性剤としてＯＡＣｌまたはＳＤＢＳが添加されたエッチング液を用いた場合のエッチングレート比は、界面活性剤が添加されていないエッチング液を用いた場合のエッチングレート比と比べて大きい。このように、図８および図９に示す実験結果から、界面活性剤としてＯＴＭＡＣｌが添加されたエッチング液を用いてウエハＷのエッチング処理を行うことで、シリコン酸化膜１１ごとのエッチングレートのばらつきが抑えられることが分かる。また、図９に示す実験結果から、界面活性剤としてＯＡＣｌまたはＳＤＢＳが添加されたエッチング液を用いてウエハＷのエッチング処理を行うことで、シリコン酸化膜１１ごとのエッチングレートのばらつきが抑えられることが分かる。
　この実験結果は、例えば以下のように考察される。すなわち、界面活性剤が添加されたエッチング液を用いると、エッチング液中の界面活性剤は、ポリシリコン膜１２の表面において、水クラスター１６ｐ（図５参照）における水和構造（つまり、水分子同士の結合）を破壊する。ポリシリコン膜１２の表面において水クラスター１６ｐにおける水和構造が破壊されると、シリコン酸化膜１１の膜厚が小さい場合であっても、二フッ化水素イオン（ＨＦ２ －）が通過可能な空間が増大し、二フッ化水素イオン（ＨＦ２ －）のシリコン酸化膜１１への到達が阻害されない。この結果、シリコン酸化膜１１ごとのエッチングレートのばらつきは、界面活性剤が添加されてないエッチング液を用いた場合と比較して少なくなると考えられる。
　そこで、図３、図４、図８および図９の結果を踏まえ、実施形態に係る基板処理では、塩酸、金属塩および界面活性剤の少なくともいずれか一つが添加されたエッチング液を用いてシリコン酸化膜１１のエッチング処理を行うこととした。
　実施形態に係るエッチング液は、フッ酸を含む薬液である。エッチング液におけるフッ酸の濃度は、例えば０．１ｗｔ％以上５０ｗｔ％以下である。
　エッチング液に添加される金属塩としては、例えば、ハロゲン化アルカリ金属またはハロゲン化アルカリ土類金属を用いることができる。ハロゲン化アルカリ金属としては、例えば上述したＮａＣｌを用いることができる。また、ハロゲン化アルカリ金属は、Ｌｉ、Ｎａ、Ｋ、ＲｂおよびＣｓのうち少なくとも１つを含んでもよい。ハロゲン化アルカリ土類金属としては、例えば上述したＣａＣｌ２を用いることができる。また、ハロゲン化アルカリ土類金属は、Ｍｇ、Ｃａ、ＳｒおよびＢａのうち少なくとも１つを含んでもよい。
　また、エッチング液における塩酸および金属塩の各々の濃度は、０．５ｗｔ％以上５ｗｔ％以下であることが好ましい。これにより、図３および図４に示す実験結果から明らかなように、金属塩の種類に関わらず、シリコン酸化膜１１ごとのエッチングレートのばらつきを低減することができる。また、エッチング液における金属塩の濃度が５ｗｔ％以下であることにより、金属によるウエハＷの汚染を抑制することができる。
　また、エッチング液に添加される前の塩酸の濃度は、例えば３５ｗｔ％以上３７ｗｔ％以下であることが好ましい。
　エッチング液に添加される界面活性剤としては、例えば、陽イオン性界面活性剤または陰イオン性界面活性剤を用いることができる。陽イオン性界面活性剤としては、例えば上述したｎ－オクチルアミン塩酸塩（ＯＡＣｌ）またはｎ－オクチルトリメチルアンモニウムクロリド（ＯＴＭＡＣｌ）を用いることができる。陰イオン性界面活性剤としては、例えば上述したドデシルベンゼンスルホン酸ナトリウム（ＳＤＢＳ）を用いることができる。
　また、エッチング液における界面活性剤の濃度は、０．５ｗｔ％以上５ｗｔ％以下であることが好ましい。これにより、図８および図９に示す実験結果から明らかなように、界面活性剤の種類に関わらず、シリコン酸化膜１１ごとのエッチングレートのばらつきを低減することができる。また、エッチング液における界面活性剤の濃度が５ｗｔ％以下であることにより、界面活性剤により除去された有機物（汚れ）がウエハＷの表面上に残留することを抑制することができる。
［基板処理装置の構成］
　次に、上述した基板処理を行う基板処理装置の構成について図１０を参照して説明する。図１０は、実施形態に係る基板処理装置の構成を示す図である。
　図１０に示すように、実施形態に係る基板処理装置１は、キャリア搬入出部２と、ロット形成部３と、ロット載置部４と、ロット搬送部５と、ロット処理部６と、制御部７とを備える。
　キャリア搬入出部２は、キャリアステージ２０と、キャリア搬送機構２１と、キャリアストック２２、２３と、キャリア載置台２４とを備える。
　キャリアステージ２０は、外部から搬送された複数のキャリア９を載置する。キャリア９は、複数（たとえば、２５枚）の半導体ウエハ（以下、ウエハＷと記載する）を水平姿勢で上下に並べて収容する容器である。キャリア搬送機構２１は、キャリアステージ２０、キャリアストック２２、２３およびキャリア載置台２４間でキャリア９の搬送を行う。
　キャリア載置台２４に載置されたキャリア９からは、処理される前の複数のウエハＷが後述する基板搬送機構３０によりロット処理部６に搬出される。また、キャリア載置台２４に載置されたキャリア９には、処理された複数のウエハＷが基板搬送機構３０によりロット処理部６から搬入される。
　ロット形成部３は、基板搬送機構３０を有し、ロットを形成する。ロットは、１または複数のキャリア９に収容されたウエハＷを組合せて同時に処理される複数（たとえば、５０枚）のウエハＷで構成される。１つのロットを形成する複数のウエハＷは、互いの板面を対向させた状態で一定の間隔をあけて配列される。
　基板搬送機構３０は、キャリア載置台２４に載置されたキャリア９とロット載置部４との間で複数のウエハＷを搬送する。
　ロット載置部４は、ロット搬送台４０を有し、ロット搬送部５によってロット形成部３とロット処理部６との間で搬送されるロットを一時的に載置（待機）する。ロット搬送台４０は、ロット形成部３で形成された処理される前のロットを載置する搬入側ロット載置台４１と、ロット処理部６で処理されたロットを載置する搬出側ロット載置台４２とを有する。搬入側ロット載置台４１および搬出側ロット載置台４２には、１ロット分の複数のウエハＷが起立姿勢で前後に並んで載置される。
　ロット搬送部５は、ロット搬送機構５０を有し、ロット載置部４とロット処理部６との間やロット処理部６の内部でロットの搬送を行う。ロット搬送機構５０は、レール５１と、移動体５２と、基板保持体５３とを有する。
　レール５１は、ロット載置部４およびロット処理部６に渡って、Ｘ軸方向に沿って配置される。移動体５２は、複数のウエハＷを保持しながらレール５１に沿って移動可能に構成される。基板保持体５３は、移動体５２に設けられ、起立姿勢で前後に並んだ複数のウエハＷを保持する。
　ロット処理部６は、１ロット分の複数のウエハＷに対し、エッチング処理や洗浄処理、乾燥処理などを行う。ロット処理部６には、複数（ここでは、２つ）のエッチング処理装置６０と、基板保持体洗浄処理装置８０と、乾燥処理装置９０とが、レール５１に沿って並んで設けられる。
　エッチング処理装置６０は、１ロット分の複数のウエハＷに対してエッチング処理を一括で行う。基板保持体洗浄処理装置８０は、基板保持体５３の洗浄処理を行う。乾燥処理装置９０は、１ロット分の複数のウエハＷに対して乾燥処理を一括で行う。エッチング処理装置６０、基板保持体洗浄処理装置８０および乾燥処理装置９０の台数は、図１０の例に限られない。
　エッチング処理装置６０は、エッチング処理用の処理槽６１と、リンス処理用の処理槽６２と、基板昇降機構６３，６４とを備える。
　処理槽６１および処理槽６２は、１ロット分のウエハＷを収容可能であり、エッチング液が貯留される。処理槽６１には、エッチング液が貯留される。処理槽６１の詳細については後述する。
　処理槽６２には、リンス処理用の処理液（脱イオン水等）が貯留される。基板昇降機構６３，６４は、ロットを形成する複数のウエハＷを起立姿勢で前後に並べた状態で保持する。
　エッチング処理装置６０は、ロット搬送部５で搬送されたロットを基板昇降機構６３で保持し、処理槽６１のエッチング液に浸漬させてエッチング処理を行う。また、エッチング処理装置６０は、ロット搬送部５によって処理槽６２に搬送されたロットを基板昇降機構６４にて保持し、処理槽６２のリンス液に浸漬させることによってリンス処理を行う。
　乾燥処理装置９０は、処理槽９１と、基板昇降機構９２とを有する。処理槽９１には、乾燥処理用の処理ガスが供給される。基板昇降機構９２には、１ロット分の複数のウエハＷが起立姿勢で前後に並んで保持される。
　乾燥処理装置９０は、ロット搬送部５で搬送されたロットを基板昇降機構９２で保持し、処理槽９１内に供給される乾燥処理用の処理ガスを用いて乾燥処理を行う。処理槽９１で乾燥処理されたロットは、ロット搬送部５でロット載置部４に搬送される。
　基板保持体洗浄処理装置８０は、ロット搬送機構５０の基板保持体５３に洗浄用の処理液を供給し、さらに乾燥ガスを供給することで、基板保持体５３の洗浄処理を行う。
　制御部７は、基板処理装置１の各部（キャリア搬入出部２、ロット形成部３、ロット載置部４、ロット搬送部５、ロット処理部６など）の動作を制御する。制御部７は、スイッチや各種センサなどからの信号に基づいて、基板処理装置１の各部の動作を制御する。
　制御部７は、ＣＰＵ（Central　Processing　Unit）、ＲＯＭ（Read　Only　Memory）、ＲＡＭ（Random　Access　Memory）、入出力ポートなどを有するマイクロコンピュータや各種の回路を含み、図示しない記憶部に記憶されたプログラムを読み出して実行することによって基板処理装置１の動作を制御する。制御部７は、コンピュータで読み取り可能な記憶媒体８を有する。記憶媒体８には、基板処理装置１において実行される各種の処理を制御する上記プログラムが格納される。プログラムは、コンピュータによって読み取り可能な記憶媒体８に記憶されていたものであって、他の記憶媒体から制御部７の記憶媒体８にインストールされたものであってもよい。
　コンピュータによって読み取り可能な記憶媒体８としては、たとえばハードディスク（ＨＤ）、フレキシブルディスク（ＦＤ）、コンパクトディスク（ＣＤ）、マグネットオプティカルディスク（ＭＯ）、メモリカードなどがある。
［処理槽の構成］
　次に、実施形態に係るエッチング処理に用いられる処理槽６１の構成について図１１を参照し説明する。図１１は、実施形態に係る処理槽６１の構成を示す図である。
　図１１に示すように、処理槽６１は、１ロット分のウエハＷをエッチング液に浸漬させることにより、ウエハＷ上に形成されたシリコン酸化膜１１をエッチングするエッチング処理を行う。
　処理槽６１は、内槽１００と、外槽１１０とを備える。また、処理槽６１は、循環部１２０と、エッチング液供給部１３０とを備える。
　内槽１００は、上方が開放されており、内部にエッチング液を貯留する。ロット（複数のウエハＷ）は、かかる内槽１００に浸漬される。
　外槽１１０は、上方が開放されており、内槽１００の上部周囲に配置される。外槽１１０には、内槽１００からオーバーフローしたエッチング液が流入する。
　循環部１２０は、内槽１００と外槽１１０との間でエッチング液を循環させる。循環部１２０は、循環路１２１と、ノズル１２２と、ポンプ１２３と、フィルタ１２４と、温度調整部１２５とを備える。
　循環路１２１は、外槽１１０と内槽１００とを接続する。循環路１２１の一端は、外槽１１０に接続され、循環路１２１の他端は、内槽１００の内部に配置されたノズル１２２に接続される。
　ポンプ１２３、フィルタ１２４および温度調整部１２５は、循環路１２１に設けられる。ポンプ１２３は、外槽１１０内のエッチング液を循環路１２１に送り出す。フィルタ１２４は、循環路１２１を流れるエッチング液から不純物を除去する。温度調整部１２５は、たとえばヒータであり、循環路１２１を流れるエッチング液の温度を、エッチング処理に適した温度に調整する。ポンプ１２３および温度調整部１２５は、制御部７によって制御される。
　循環部１２０は、エッチング液を外槽１１０から循環路１２１経由で内槽１００内へ送る。内槽１００内に送られたエッチング液は、内槽１００からオーバーフローすることで、再び外槽１１０へと流出する。このようにして、エッチング液は、内槽１００と外槽１１０との間を循環する。
　エッチング液供給部１３０は、処理槽６１に対してエッチング液を供給する。エッチング液供給部１３０は、エッチング液供給源１３１と、供給路１３２と、バルブ１３３と、切替部１３４とを備える。
　エッチング液供給源１３１は、塩酸、金属塩および界面活性剤の少なくともいずれか一つが予め添加されたエッチング液を供給する。供給路１３２は、エッチング液供給源１３１に接続され、エッチング液供給源１３１から供給されるエッチング液を内槽１００または外槽１１０に供給する。バルブ１３３は、供給路１３２に設けられ、供給路１３２を開閉する。切替部１３４は、供給路１３２に設けられ、供給路１３２を流れるエッチング液の流出先を内槽１００と外槽１１０との間で切り替える。
　バルブ１３３および切替部１３４は、制御部７に電気的に接続されており、制御部７によって制御される。たとえば、制御部７は、空の状態の処理槽６１にエッチング液を貯める場合には、バルブ１３３および切替部１３４を制御して、エッチング液供給源１３１から内槽１００にエッチング液の新液を供給する。また、制御部７は、処理槽６１に対してエッチング液の補充を行う場合には、バルブ１３３および切替部１３４を制御して、エッチング液供給源１３１から外槽１１０にエッチング液の新液を供給する。
[基板処理装置の具体的動作]
　次に、実施形態に係る基板処理装置１の具体的動作について図１２を参照して説明する。図１２は、実施形態に係る基板処理装置１が実行する処理の手順を示すフローチャートである。図１２に示す処理手順は、制御部７による制御に従って実行される。
　図１２に示すように、基板処理装置１では、まず、準備処理が行われる（ステップＳ１０１）。準備処理では、図１に示したように、膜厚が異なる複数のシリコン酸化膜１１を含む積層膜を有するウエハＷが複数準備される。
　つづいて、基板処理装置１では、ロットを形成する複数のウエハＷに対し、エッチング液を用いたエッチング処理が行われる（ステップＳ１０２）。エッチング処理では、複数のウエハＷを基板昇降機構６３を用いて降下させることにより、処理槽６１の内槽１００に貯留されたエッチング液に複数のウエハＷが浸漬される。
　このエッチング処理は、ウエハＷ上に形成された積層膜が、図１に示す初期状態から図２に示す積層面露出状態となるまで行われる。すなわち、エッチング処理は、ポリシリコン膜１２に接するシリコン酸化膜１１をエッチングすることによって、ポリシリコン膜１２の積層面（上下面）を露出させる。
　本願発明者は、塩酸、金属塩および界面活性剤が添加されていないエッチング液と比較して、塩酸、金属塩および界面活性剤の少なくともいずれか一つが添加されたエッチング液は、シリコン酸化膜１１ごとのエッチングレートのばらつきを低減することを実験により確認している。そこで、基板処理装置１では、塩酸、金属塩および界面活性剤の少なくともいずれか一つが添加されたエッチング液を用いてエッチング処理を行うこととした。これにより、シリコン酸化膜１１ごとのエッチングレートのばらつきを低減することができる。
　つづいて、基板処理装置１では、リンス処理が行われる（ステップＳ１０３）。リンス処理では、エッチング処理を終えた複数のウエハＷがリンス処理用の処理槽６２に搬送されて、処理槽６２に貯留されたリンス液（脱イオン水等）に浸漬される。これにより、複数のウエハＷからエッチング液が洗い流される。
　つづいて、基板処理装置１では、乾燥処理が行われる（ステップＳ１０４）。乾燥処理では、リンス処理を終えた複数のウエハＷが乾燥処理用の処理槽９１に搬送され、複数のウエハＷの表面に付着したリンス液が処理ガスにより除去される。これにより、複数のウエハＷが乾燥する。
　その後、乾燥処理を終えた複数のウエハＷは、キャリアステージ２０に載置されたキャリア９に収容される。これにより、１ロット分の基板処理が終了する。
　[変形例]
　実施形態に係る基板処理は、ウエハＷを１枚ずつ処理する枚葉式の処理ユニットにも適用可能である。図１３は、変形例に係る処理ユニットの構成例を示す図である。
　図１３に示すように、変形例に係る処理ユニット２００は、チャンバ２２０と、基板保持機構２３０と、ノズル２４０と、回収カップ２５０とを備える。
　チャンバ２２０は、基板保持機構２３０とノズル２４０と回収カップ２５０とを収容する。チャンバ２２０の天井部には、ＦＦＵ（Fan　Filter　Unit）２２１が設けられる。ＦＦＵ２２１は、チャンバ２２０内にダウンフローを形成する。
　基板保持機構２３０は、保持部２３１と、支柱部２３２と、駆動部２３３とを備える。保持部２３１は、ウエハＷを水平に保持する。支柱部２３２は、鉛直方向に延在する部材であり、基端部が駆動部２３３によって回転可能に支持され、先端部において保持部２３１を水平に支持する。駆動部２３３は、支柱部２３２を鉛直軸まわりに回転させる。かかる基板保持機構２３０は、駆動部２３３を用いて支柱部２３２を回転させることによって支柱部２３２に支持された保持部２３１を回転させ、これにより、保持部２３１に保持されたウエハＷを回転させる。
　ノズル２４０は、保持部２３１に保持されたウエハＷの上方に配置され、かかるウエハＷに対して各種の処理液を供給する。
　回収カップ２５０は、保持部２３１を取り囲むように配置され、保持部２３１の回転によってウエハＷから飛散する処理液を捕集する。回収カップ２５０の底部には、排液口２５１が形成されており、回収カップ２５０によって捕集された処理液は、かかる排液口２５１から処理ユニット２００の外部へ排出される。また、回収カップ２５０の底部には、ＦＦＵ２２１から供給される気体を処理ユニット２００の外部へ排出する排気口２５２が形成される。
　処理ユニット２００は、さらに、エッチング液供給部２６０と、リンス液供給部２７０とを備える。
　エッチング液供給部２６０は、エッチング液供給源２６１と、バルブ２６２とを備え、エッチング液供給源２６１から供給されるエッチング液をノズル２４０に供給する。リンス液供給部２７０は、リンス液供給源２７１と、バルブ２７２とを備え、リンス液供給源２７１から供給されるリンス液（脱イオン水等）をノズル２４０に供給する。
　かかる処理ユニット２００では、まず、エッチング処理が行われる。エッチング処理では、バルブ２６２が所定時間開かれることにより、基板保持機構２３０に保持されて回転するウエハＷに対してエッチング液が供給される。
　つづいて、処理ユニット２００では、リンス処理が行われる。リンス処理では、バルブ２７２が所定時間開かれることにより、基板保持機構２３０に保持されて回転するウエハＷに対してリンス液が供給される。その後、処理ユニット２００では、乾燥処理が行われる。乾燥処理では、ウエハＷの回転速度を増加させてウエハＷからリンス液を振り切ることによってウエハＷを乾燥させる。乾燥処理を終えると、１枚のウエハＷに対する基板処理が終了する。
　このように、実施形態に係る基板処理は、ウエハＷを１枚ずつ処理する枚葉式の処理ユニットにも適用可能である。
[その他の変形例]
　上記の実施形態では、ウエハＷ上に形成された積層膜において、ポリシリコン膜１２と複数のシリコン酸化膜１１の各々とが鉛直方向に互いに隣接して形成される例を示したが、積層膜の構造はこれに限られない。例えば、積層膜において、複数のシリコン酸化膜１１の各々と、複数のシリコン酸化膜１１の各々と隣接して形成される他の膜とは、水平方向に互いに隣接して形成されてもよい。
　また、上記の実施形態において、金属塩が添加されたエッチング液を用いてウエハＷのエッチング処理（ステップＳ１０１）を行った後に、ＳＣ２（塩酸と過酸化水素の混合液）でウエハＷの表面に残留する金属塩を除去する除去処理を行ってもよい。また、かかる場合、複数のシリコン酸化膜１１の各々と隣接して形成される他の膜は、金属含有膜ではないことが好ましい。
　上述してきたように、実施形態に係る基板処理方法は、基板（例えば、ウエハＷ）を準備する工程と、基板のエッチング処理を行う工程とを含む。基板を準備する工程は、膜厚が異なる複数のシリコン酸化膜（例えば、シリコン酸化膜１１）を含む積層膜を有する基板を準備する。基板のエッチング処理を行う工程は、塩酸、金属塩および界面活性剤の少なくともいずれか一つ添加されたエッチング液で基板のエッチング処理を行う。したがって、実施形態に係る基板処理方法によれば、膜厚が異なる複数のシリコン酸化膜を含む積層膜をエッチングする技術において、シリコン酸化膜ごとのエッチングレートのばらつきを低減することができる。
　エッチング液における塩酸および金属塩の各々の濃度は、０．５ｗｔ％以上５ｗｔ％以下であってもよい。これにより、金属塩の種類に関わらず、シリコン酸化膜ごとのエッチングレートのばらつきを低減することができる。また、エッチング液における金属塩の濃度が５ｗｔ％以下であることにより、金属による基板の汚染を抑制することができる。
　エッチング液における界面活性剤の濃度は、０．５ｗｔ％以上５ｗｔ％以下であってもよい。これにより、界面活性剤の種類に関わらず、シリコン酸化膜ごとのエッチングレートのばらつきを低減することができる。また、エッチング液における界面活性剤の濃度が５ｗｔ％以下であることにより、界面活性剤により除去された有機物（汚れ）が基板の表面上に残留することを抑制することができる。
　実施形態に係る基板処理方法は、基板のエッチング処理を行う工程の後に、ＳＣ２で基板の表面に残留する金属塩を除去する工程をさらに含んでもよい。これにより、金属による基板の汚染を抑制することができる。
　今回開示された実施形態は全ての点で例示であって制限的なものではないと考えられるべきである。実に、上記した実施形態は多様な形態で具現され得る。また、上記の実施形態は、添付の請求の範囲およびその趣旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
　なお、以上の実施形態に関し、さらに以下の付記を開示する。
（付記１）
　膜厚が異なる複数のシリコン酸化膜を含む積層膜を有する基板を準備する工程と、
　塩酸が添加されたエッチング液で前記基板のエッチング処理を行う工程と
　を含む、基板処理方法。
（付記２）
　膜厚が異なる複数のシリコン酸化膜を含む積層膜を有する基板を準備する工程と、
　金属塩が添加されたエッチング液で前記基板のエッチング処理を行う工程と
　を含む、基板処理方法。
（付記３）
　膜厚が異なる複数のシリコン酸化膜を含む積層膜を有する基板を準備する工程と、
　界面活性剤が添加されたエッチング液で前記基板のエッチング処理を行う工程と
　を含む、基板処理方法。
（付記４）
　前記積層膜は、さらに、前記複数のシリコン酸化膜の各々と隣接して形成される他の膜を含む積層膜であり、
　前記他の膜は、シリコン膜、ポリシリコン膜、シリコン窒化膜および金属含有膜の少なくとも１つから選択される、付記１～３のいずれか一つに記載の基板処理方法。
（付記５）
　前記積層膜において、前記他の膜と前記複数のシリコン酸化膜の各々とは、鉛直方向または水平方向に互いに隣接して形成される、付記４に記載の基板処理方法。
（付記６）
　前記複数のシリコン酸化膜の膜厚は、１ｎｍ以上３０ｎｍ以下である、付記１～５のいずれか一つに記載の基板処理方法。
（付記７）
　前記エッチング液は、フッ酸を含む、付記１～６のいずれか一つに記載の基板処理方法。
（付記８）
　前記エッチング液における前記フッ酸の濃度は、０．１ｗｔ％以上５０ｗｔ％以下である、付記７に記載の基板処理方法。
（付記９）
　前記エッチング液に添加される前の前記塩酸の濃度は、３５ｗｔ％以上３７ｗｔ％以下である、付記１に記載の基板処理方法。
（付記１０）
　前記金属塩は、ハロゲン化アルカリ金属またはハロゲン化アルカリ土類金属である、付記２に記載の基板処理方法。
（付記１１）
　前記ハロゲン化アルカリ金属は、Ｌｉ、Ｎａ、Ｋ、ＲｂおよびＣｓのうち少なくとも１つを含み、
　前記ハロゲン化アルカリ土類金属は、Ｍｇ、Ｃａ、ＳｒおよびＢａのうち少なくとも１つを含む、付記１０に記載の基板処理方法。
（付記１２）
　前記エッチング液における前記塩酸および前記金属塩の各々の濃度は、０．５ｗｔ％以上５ｗｔ％以下である、付記１に記載の基板処理方法。
（付記１３）
　前記界面活性剤は、陽イオン性界面活性剤または陰イオン性界面活性剤である、付記３に記載の基板処理方法。
（付記１４）
　前記陽イオン性界面活性剤は、ｎ－オクチルアミン塩酸塩（ＯＡＣｌ）またはｎ－オクチルトリメチルアンモニウムクロリド（ＯＴＭＡＣｌ）であり、
　前記陰イオン性界面活性剤は、ドデシルベンゼンスルホン酸ナトリウム（ＳＤＢＳ）である、付記１３に記載の基板処理方法。
（付記１５）
　前記エッチング液における前記界面活性剤の濃度は、０．５ｗｔ％以上５ｗｔ％以下である、付記３、１３、１４のいずれか一つに記載の基板処理方法。
（付記１６）
　前記基板のエッチング処理を行う工程の後に、ＳＣ２で前記基板の表面に残留する前記金属塩を除去する工程をさらに含む、付記２に記載の基板処理方法。
（付記１７）
　塩酸が添加されたエッチング液を貯留する処理槽と、
　各部を制御する制御部と
　を備え、
　前記制御部は、
　膜厚が異なる複数のシリコン酸化膜を含む積層膜を有する基板を前記処理槽に貯留される前記エッチング液に浸漬させることによって、前記基板のエッチング処理を行う
　基板処理装置。
（付記１８）
　金属塩が添加されたエッチング液を貯留する処理槽と、
　各部を制御する制御部と
　を備え、
　前記制御部は、
　膜厚が異なる複数のシリコン酸化膜を含む積層膜を有する基板を前記処理槽に貯留される前記エッチング液に浸漬させることによって、前記基板のエッチング処理を行う
　基板処理装置。
（付記１９）
　界面活性剤が添加されたエッチング液を貯留する処理槽と、
　各部を制御する制御部と
　を備え、
　前記制御部は、
　膜厚が異なる複数のシリコン酸化膜を含む積層膜を有する基板を前記処理槽に貯留される前記エッチング液に浸漬させることによって、前記基板のエッチング処理を行う
　基板処理装置。
１　基板処理装置
７　制御部
１０　シリコン基板
１１　シリコン酸化膜
１２　ポリシリコン膜
１５　溝
１６ｐ　水クラスター
１６ｓ　球状構造体
６０　エッチング処理装置
６１　処理槽
１００　内槽
１１０　外槽
１２０　循環部
１３０　エッチング液供給部
Ｗ　ウエハ

Claims (19)

  1. 　膜厚が異なる複数のシリコン酸化膜を含む積層膜を有する基板を準備する工程と、
    　塩酸が添加されたエッチング液で前記基板のエッチング処理を行う工程と
    　を含む、基板処理方法。
  2. 　膜厚が異なる複数のシリコン酸化膜を含む積層膜を有する基板を準備する工程と、
    　金属塩が添加されたエッチング液で前記基板のエッチング処理を行う工程と
    　を含む、基板処理方法。
  3. 　膜厚が異なる複数のシリコン酸化膜を含む積層膜を有する基板を準備する工程と、
    　界面活性剤が添加されたエッチング液で前記基板のエッチング処理を行う工程と
    　を含む、基板処理方法。
  4. 　前記積層膜は、さらに、前記複数のシリコン酸化膜の各々と隣接して形成される他の膜を含む積層膜であり、
    　前記他の膜は、シリコン膜、ポリシリコン膜、シリコン窒化膜および金属含有膜の少なくとも１つから選択される、請求項１～３のいずれか一つに記載の基板処理方法。
  5. 　前記積層膜において、前記他の膜と前記複数のシリコン酸化膜の各々とは、鉛直方向または水平方向に互いに隣接して形成される、請求項４に記載の基板処理方法。
  6. 　前記複数のシリコン酸化膜の膜厚は、１ｎｍ以上３０ｎｍ以下である、請求項１～３のいずれか一つに記載の基板処理方法。
  7. 　前記エッチング液は、フッ酸を含む、請求項１～３のいずれか一つに記載の基板処理方法。
  8. 　前記エッチング液における前記フッ酸の濃度は、０．１ｗｔ％以上５０ｗｔ％以下である、請求項７に記載の基板処理方法。
  9. 　前記エッチング液に添加される前の前記塩酸の濃度は、３５ｗｔ％以上３７ｗｔ％以下である、請求項１に記載の基板処理方法。
  10. 　前記金属塩は、ハロゲン化アルカリ金属またはハロゲン化アルカリ土類金属である、請求項２に記載の基板処理方法。
  11. 　前記ハロゲン化アルカリ金属は、Ｌｉ、Ｎａ、Ｋ、ＲｂおよびＣｓのうち少なくとも１つを含み、
    　前記ハロゲン化アルカリ土類金属は、Ｍｇ、Ｃａ、ＳｒおよびＢａのうち少なくとも１つを含む、請求項１０に記載の基板処理方法。
  12. 　前記エッチング液における前記塩酸の濃度は、０．５ｗｔ％以上５ｗｔ％以下である、請求項１に記載の基板処理方法。
  13. 　前記界面活性剤は、陽イオン性界面活性剤または陰イオン性界面活性剤である、請求項３に記載の基板処理方法。
  14. 　前記陽イオン性界面活性剤は、ｎ－オクチルアミン塩酸塩（ＯＡＣｌ）またはｎ－オクチルトリメチルアンモニウムクロリド（ＯＴＭＡＣｌ）であり、
    　前記陰イオン性界面活性剤は、ドデシルベンゼンスルホン酸ナトリウム（ＳＤＢＳ）である、請求項１３に記載の基板処理方法。
  15. 　前記エッチング液における前記界面活性剤の濃度は、０．５ｗｔ％以上５ｗｔ％以下である、請求項３、１３、１４のいずれか一つに記載の基板処理方法。
  16. 　前記基板のエッチング処理を行う工程の後に、ＳＣ２で前記基板の表面に残留する前記金属塩を除去する工程をさらに含む、請求項２に記載の基板処理方法。
  17. 　塩酸が添加されたエッチング液を貯留する処理槽と、
    　各部を制御する制御部と
    　を備え、
    　前記制御部は、
    　膜厚が異なる複数のシリコン酸化膜を含む積層膜を有する基板を前記処理槽に貯留される前記エッチング液に浸漬させることによって、前記基板のエッチング処理を行う
    　基板処理装置。
  18. 　金属塩が添加されたエッチング液を貯留する処理槽と、
    　各部を制御する制御部と
    　を備え、
    　前記制御部は、
    　膜厚が異なる複数のシリコン酸化膜を含む積層膜を有する基板を前記処理槽に貯留される前記エッチング液に浸漬させることによって、前記基板のエッチング処理を行う
    　基板処理装置。
  19. 　界面活性剤が添加されたエッチング液を貯留する処理槽と、
    　各部を制御する制御部と
    　を備え、
    　前記制御部は、
    　膜厚が異なる複数のシリコン酸化膜を含む積層膜を有する基板を前記処理槽に貯留される前記エッチング液に浸漬させることによって、前記基板のエッチング処理を行う
    　基板処理装置。
PCT/JP2023/002185 2022-02-08 2023-01-25 基板処理方法および基板処理装置 WO2023153203A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022017656 2022-02-08
JP2022-017656 2022-02-08

Publications (1)

Publication Number Publication Date
WO2023153203A1 true WO2023153203A1 (ja) 2023-08-17

Family

ID=87564060

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/002185 WO2023153203A1 (ja) 2022-02-08 2023-01-25 基板処理方法および基板処理装置

Country Status (1)

Country Link
WO (1) WO2023153203A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181094A (ja) * 1994-12-26 1996-07-12 Nippondenso Co Ltd 半導体基板表面の平坦化方法
JPH10177998A (ja) * 1996-12-18 1998-06-30 Sutera Chemiphar Kk エッチング剤
JP2012227558A (ja) * 2012-08-22 2012-11-15 Stella Chemifa Corp 微細加工処理剤、及び微細加工処理方法
JP2013541831A (ja) * 2010-09-06 2013-11-14 ユ−ジーン テクノロジー カンパニー．リミテッド 半導体素子の製造方法
JP2014500608A (ja) * 2010-10-14 2014-01-09 ユ−ジーン テクノロジー カンパニー．リミテッド ３次元構造のメモリ素子を製造する方法及び装置
JP2014057039A (ja) * 2012-08-10 2014-03-27 Fujifilm Corp 半導体基板製品の製造方法及びエッチング液
WO2019230833A1 (ja) * 2018-05-31 2019-12-05 学校法人 関西大学 シリコン半導体基板のエッチング方法、半導体装置の製造方法およびエッチング液

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181094A (ja) * 1994-12-26 1996-07-12 Nippondenso Co Ltd 半導体基板表面の平坦化方法
JPH10177998A (ja) * 1996-12-18 1998-06-30 Sutera Chemiphar Kk エッチング剤
JP2013541831A (ja) * 2010-09-06 2013-11-14 ユ−ジーン テクノロジー カンパニー．リミテッド 半導体素子の製造方法
JP2014500608A (ja) * 2010-10-14 2014-01-09 ユ−ジーン テクノロジー カンパニー．リミテッド ３次元構造のメモリ素子を製造する方法及び装置
JP2014057039A (ja) * 2012-08-10 2014-03-27 Fujifilm Corp 半導体基板製品の製造方法及びエッチング液
JP2012227558A (ja) * 2012-08-22 2012-11-15 Stella Chemifa Corp 微細加工処理剤、及び微細加工処理方法
WO2019230833A1 (ja) * 2018-05-31 2019-12-05 学校法人 関西大学 シリコン半導体基板のエッチング方法、半導体装置の製造方法およびエッチング液

Similar Documents

Publication Publication Date Title
KR100631928B1 (ko) 웨이퍼 세정장치에서의 웨이퍼 가이드
JP7209556B2 (ja) 基板処理方法および基板処理装置
JP7129932B2 (ja) 基板処理方法および基板処理システム
JP5037241B2 (ja) 半導体装置の製造方法及び半導体装置の製造装置
JP7058701B2 (ja) 基板処理装置、および基板処理方法
CN109698142B (zh) 基板处理装置、基板处理方法以及存储介质
JP2022057884A (ja) 基板処理システム
JP2022057798A (ja) 基板処理システム、および基板搬送方法
CN110214365B (zh) 基板处理方法以及基板处理装置
JP7345401B2 (ja) 基板処理方法および基板処理装置
JP2019075518A (ja) 基板処理装置、基板処理方法およびプログラム
JP7224117B2 (ja) 基板処理装置および処理液再利用方法
JP2002050600A (ja) 基板処理方法及び基板処理装置
WO2023153203A1 (ja) 基板処理方法および基板処理装置
CN113388837A (zh) 衬底处理液、衬底处理方法及衬底处理装置
JP6376960B2 (ja) 基板処理装置および基板処理方法
TW202422685A (zh) 基板處理方法及基板處理裝置
JP7142461B2 (ja) 基板処理方法、基板処理装置および基板処理システム
WO2023166970A1 (ja) 基板処理方法
JP7418261B2 (ja) 基板処理方法および基板処理装置
JP2024079047A (ja) 基板処理装置および基板処理方法
JP2022173634A (ja) 基板処理装置および基板処理方法
JP3998426B2 (ja) 基板処理方法
CN118402046A (en) Substrate processing apparatus and substrate processing method
JP2019129162A (ja) 基板処理装置及び基板処理方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23752671

Country of ref document: EP

Kind code of ref document: A1