WO2022270309A1 - 半導体デバイスの製造方法および製造装置、半導体デバイスならびに電子機器 - Google Patents

半導体デバイスの製造方法および製造装置、半導体デバイスならびに電子機器 Download PDF

Info

Publication number
WO2022270309A1
WO2022270309A1 PCT/JP2022/023088 JP2022023088W WO2022270309A1 WO 2022270309 A1 WO2022270309 A1 WO 2022270309A1 JP 2022023088 W JP2022023088 W JP 2022023088W WO 2022270309 A1 WO2022270309 A1 WO 2022270309A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
semiconductor device
manufacturing
substrate
main substrate
Prior art date
Application number
PCT/JP2022/023088
Other languages
English (en)
French (fr)
Inventor
賢太郎 村川
剛 神川
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to KR1020237043617A priority Critical patent/KR20240010014A/ko
Priority to JP2023529812A priority patent/JPWO2022270309A1/ja
Priority to EP22828226.5A priority patent/EP4362115A1/en
Publication of WO2022270309A1 publication Critical patent/WO2022270309A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation

Definitions

  • the present disclosure relates to a method of manufacturing a semiconductor device and the like.
  • Patent Literature 1 discloses a method of forming through holes in a sapphire substrate and a GaN buffer layer grown thereon, and extracting an electrode in contact with a GaN contact layer through the through holes to the lower side of the sapphire substrate.
  • a method of manufacturing a semiconductor device includes steps of preparing a template substrate having a main substrate and a mask pattern located above the main substrate and including a mask portion and an opening, and employing an ELO method. removing a portion of the main substrate overlapping the opening in plan view; and removing the opening in plan view of the first semiconductor part. and removing the portion that overlaps the portion.
  • FIG. 1 is a cross-sectional view showing the configuration of a semiconductor device according to this embodiment;
  • FIG. It is a flow chart which shows an example of a manufacturing method of a semiconductor device concerning this embodiment. It is a sectional view showing an example of a manufacturing method of a semiconductor device concerning this embodiment.
  • 1 is a block diagram showing an example of a semiconductor device manufacturing apparatus according to an embodiment;
  • FIG. 1 is a cross-sectional view showing the configuration of a semiconductor device according to Example 1;
  • FIG. 1 is a cross-sectional view showing the configuration of an electronic device according to Example 1;
  • FIG. 4 is a flow chart showing an example of a method for manufacturing a semiconductor device according to Example 1;
  • FIG. 3 is a cross-sectional view showing an example of a method for manufacturing a semiconductor device according to Example 1;
  • FIG. 2 is a plan view showing an example of a method for manufacturing a semiconductor device according to Example 1;
  • FIG. 2 is a plan view showing an example of a method for manufacturing a semiconductor device according to Example 1;
  • FIG. 3 is a cross-sectional view showing an example of a method for manufacturing a semiconductor device according to Example 1;
  • FIG. 3 is a cross-sectional view showing an example of a method for manufacturing a semiconductor device according to Example 1;
  • FIG. 2 is a plan view showing an example of a method for manufacturing a semiconductor device according to Example 1;
  • FIG. 4 is a cross-sectional view showing another example of the method for manufacturing the semiconductor device according to Example 1;
  • FIG. 11 is a cross-sectional view showing another example of the method for manufacturing a semiconductor device according to Example 2; 10 is a flow chart showing an example of a method for manufacturing a semiconductor device according to Example 3; FIG. 11 is a cross-sectional view showing an example of a method for manufacturing a semiconductor device according to Example 3;
  • FIG. 1 is a cross-sectional view showing the configuration of a semiconductor device according to this embodiment.
  • a semiconductor device 20 includes a first semiconductor portion 8 and a second semiconductor portion 9 located in an upper layer (above) than the first semiconductor portion 8 and including an active layer.
  • the first semiconductor section 8 may be a first semiconductor layer containing a nitride semiconductor (for example, a GaN-based semiconductor), and the second semiconductor section 9 may be a second semiconductor layer containing a nitride semiconductor.
  • the first semiconductor portion 8 includes an upper surface 8a that is the (0001) plane and a lower surface 8b that is the (000-1) plane.
  • the length of the upper surface 8a in the ⁇ 11-20> direction can be longer than the length of the lower surface 8b in the ⁇ 11-20> direction. This facilitates the manufacturing process of the semiconductor device 20 .
  • FIG. 2 is a flow chart showing an example of a method for manufacturing a semiconductor device according to this embodiment.
  • FIG. 3 is a cross-sectional view showing an example of a method for manufacturing a semiconductor device according to this embodiment. 2 and 3, after the step of preparing a template substrate (ELO growth substrate) 7, an ELO film is formed on the template substrate 7 including the mask portion 5 and the mask pattern 6 including the opening K. A first semiconductor portion 8 is formed using a method. Next, a step of forming the second semiconductor portion 9 is performed. After that, the main substrate 1 is etched from its back surface to remove the portion of the main substrate 1 that overlaps the opening K of the mask pattern 6 in plan view.
  • a step of removing the portion of the first semiconductor portion 8 that overlaps the opening K of the mask pattern 6 in plan view is performed. This makes it easier to separate the semiconductor device from the template substrate 7 .
  • "two members overlap in plan view” means that "at least a part of one member overlaps the other in plan view (including transparent plan view) viewed in the normal direction of the main substrate 1". is.
  • FIG. 4 is a block diagram showing an example of a semiconductor device manufacturing apparatus according to this embodiment.
  • the formation unit 72 may include a MOCVD (Metal Organic Chemical Vapor Deposition) device, and the control unit 74 may include a processor and memory.
  • the control unit 74 may be configured to control the forming unit 72 and the processing unit 73 by executing a program stored in an internal memory, a communicable communication device, or an accessible network, for example.
  • the above program and a recording medium storing the above program are also included in this embodiment.
  • FIG. 5 is a cross-sectional view showing the configuration of the semiconductor device according to the first embodiment.
  • a semiconductor device 20 according to Example 1 includes a first semiconductor portion 8, and is positioned on the first semiconductor portion 8 and includes an n-type semiconductor layer 9N, an active layer 9E, and a p-type semiconductor layer 9P.
  • a first electrode E1 located on the p-type semiconductor layer 9P; and a second electrode E2 located on the first semiconductor part 8.
  • the active layer 9E is, for example, a light emitting layer.
  • the first electrode E1 is the anode.
  • the second semiconductor portion 9 is provided on the first semiconductor portion 8, but the second semiconductor portion 9 is not formed above a portion of the first semiconductor portion 8, and the portion of the first semiconductor portion 8 is not formed above the portion of the first semiconductor portion 8.
  • a second electrode E2 which is a cathode, may be provided so as to be in contact with the .
  • the first semiconductor portion 8 includes a nitride semiconductor (eg, GaN-based semiconductor).
  • a GaN-based semiconductor is a semiconductor containing gallium atoms (Ga) and nitrogen atoms (N), and typical examples include GaN, AlGaN, AlGaInN, and InGaN.
  • GaN-based semiconductor is a semiconductor containing gallium atoms (Ga) and nitrogen atoms (N)
  • the ⁇ 0001> direction (thickness direction, c-axis direction) of the GaN-based semiconductor is the Z direction
  • the ⁇ 11-20> direction (a-axis direction) of the GaN-based semiconductor is the X-direction
  • the ⁇ 1- 100> direction (m-axis direction) can be the Y direction.
  • the first semiconductor portion 8 can be formed by an ELO (Epitaxial Lateral Overgrowth) method.
  • the first semiconductor section 8 may contain an n-type dopant such as Si.
  • the first semiconductor portion 8 includes an upper surface 8a that is the (0001) plane and a lower surface 8b that is the (000-1) plane.
  • the second semiconductor portion 9 includes an upper surface 9a that is the (0001) plane and a lower surface 9b that is the (000-1) plane.
  • the length of the upper surface 8a of the first semiconductor portion 8 in the ⁇ 11-20> direction (X direction) may be longer than the length of the lower surface 8b in the ⁇ 11-20> direction (X direction).
  • the length of the ⁇ 11-20> direction (X direction) of the upper surface 9a of the second semiconductor portion 9 is less than the length of the lower surface 9b of the second semiconductor portion 9 (n-type semiconductor layer 9N).
  • 11-20> direction (X direction) This facilitates the manufacturing process of the semiconductor device 20 (described later).
  • semiconductor device 20 include light emitting diodes (LEDs), semiconductor lasers, Schottky diodes, photodiodes, transistors (including power transistors and high electron mobility transistors), and the like.
  • LEDs light emitting diodes
  • semiconductor lasers semiconductor lasers
  • Schottky diodes Schottky diodes
  • photodiodes transistors (including power transistors and high electron mobility transistors), and the like.
  • FIG. 6 is a cross-sectional view showing the configuration of the electronic device according to the first embodiment.
  • a micro LED display 30 (electronic device) includes the semiconductor device 20 described above fabricated as a red micro LED 20R, a green micro LED 20G, and a blue micro LED 20B.
  • the micro LED display 30 also includes a drive board 23 on which these semiconductor devices 20 are mounted, a control circuit 25 that controls the drive board 23, and a driver circuit 29 that drives the semiconductor devices 20.
  • the red micro-LED 20R, the green micro-LED 20G, and the blue micro-LED 20B are mounted on the plurality of pixel circuits 27 of the drive substrate 23 with conductive resin (for example, anisotropic conductive resin) or the like.
  • conductive resin for example, anisotropic conductive resin
  • a portion of the driver circuit 29 may be included in the drive substrate 23 .
  • examples of electronic devices include display devices, laser emitting devices (including Fabry-Perot type and surface emitting type), lighting devices, communication devices, information processing devices, sensing devices, power control devices, and the like. can be done.
  • FIG. 7 is a flow chart showing an example of a method for manufacturing a semiconductor device according to the first embodiment.
  • FIG. 8 is a cross-sectional view showing an example of a method for manufacturing a semiconductor device according to Example 1.
  • FIG. 9 and 10 are plan views showing an example of the method for manufacturing the semiconductor device according to the first embodiment.
  • a step of preparing a template substrate (ELO growth substrate) 7 is performed.
  • the template substrate 7 includes the main substrate 1, the underlying portion 4, and the mask pattern 6 in this order, and the mask pattern 6 includes the mask portion 5 and the opening portion K.
  • the first semiconductor section 8 is formed on the template substrate 7 using the ELO method.
  • a step of forming the second semiconductor portion 9 and the first and second electrodes E1 and E2 is performed. Thereby, the semiconductor substrate 10 is formed.
  • etching deep etching
  • a step of removing the portion of the main substrate 1 overlapping the opening K of the mask pattern 6 in plan view is performed.
  • the thickness of the main substrate 1 may be reduced by polishing the back surface of the main substrate 1 or the like. By doing so, the etching depth is reduced and the etching accuracy is improved.
  • the portions of the underlying portion 4, the first semiconductor portion 8, and the second semiconductor portion 9 that overlap with the opening portion K of the mask pattern 6 in plan view are removed.
  • a step of forming trenches TY extending in the direction is performed.
  • the connecting portion between the base portion 4 (seed portion 3) and the first semiconductor portion 8 is removed.
  • the partial removal of the first semiconductor section 8 may be followed (continuously) by the partial removal of the second semiconductor section 9 .
  • Etching in this step may be dry etching or wet etching. In the case of dry etching, side etching can be suppressed. For wet etching, phosphoric acid or a mixed solution of phosphoric acid can be used.
  • a GaN-based semiconductor has an N face (bottom face) and a Ga face (top face), which are polar faces, in the c-axis direction. It has a characteristic that the etching rate from the N surface ((000-1) surface), which is the lower surface, is higher. Etching (especially, dry etching) from the rear surface (lower surface) of the first semiconductor section 8 can increase the etching speed and accuracy.
  • the back surface (lower surface) of the first semiconductor portion 8 is not limited to a polar surface. It may be a semipolar plane inclined from the c-plane. A combination surface of a polar surface and a semi-polar surface may be used.
  • the trench TY extending in the Y direction is formed, but as shown in FIG. 10, the trench TX extending in the X direction may be formed in the same process as the formation of the trench TY.
  • a step of separating the template substrate 7 and the first semiconductor portion 8 is performed. Since the adhesive force between the mask portion 5 and the first semiconductor portion 8 is weak (mainly due to von der Waals force), for example, the first and second semiconductor portions 8 and 9 are adhered to a flexible adhesive sheet. In this state, the first semiconductor section 8 can be peeled off from the mask section 5 . That is, it is easy to separate the template substrate 7 and the first semiconductor portion 8 . As a result, the first and second semiconductor parts 8 and 9, etc. are singulated, and a plurality of semiconductor devices 20 are formed.
  • trench TY has a tapered shape that tapers upward (in the direction from main substrate 1 to mask pattern 6)
  • the ⁇ 11-20> direction (X direction) of first semiconductor portion upper surface 8a ) is longer than the length of the first semiconductor portion lower surface 8b in the ⁇ 11-20> direction (X direction).
  • the length of the second semiconductor portion upper surface 9a in the ⁇ 11-20> direction (X direction) is longer than the length of the second semiconductor portion lower surface 9b in the ⁇ 11-20> direction (X direction).
  • FIG. 11 and 12 are cross-sectional views showing an example of the method for manufacturing the semiconductor device according to the first embodiment.
  • the step of removing the portion of the first semiconductor portion 8 that overlaps with the opening K of the mask pattern 6 in plan view may be performed in a state where the main substrate 1 is positioned vertically upward, as shown in FIG.
  • an anchor film AF for example, an inorganic film such as a silicon oxide film, a silicon nitride film, etc.
  • insulating film may be formed. This reduces the risk that the first semiconductor portion 8 will drop from the mask pattern 6 when the joint portion between the first semiconductor portion 8 and the underlying portion 4 is removed.
  • FIG. 13 is a plan view showing an example of a method for manufacturing a semiconductor device according to Example 1.
  • the first and second electrodes E1 and E2 are arranged in the X direction in FIGS. 8 and 9, etc., the arrangement is not limited to this.
  • the first and second electrodes E1 and E2 may be arranged in the Y direction.
  • the area of the first electrode E1 may be larger than that of the second electrode E2.
  • a heterosubstrate having a lattice constant different from that of the GaN-based semiconductor can be used for the main substrate 1 .
  • hetero-substrates include single-crystal silicon (Si) substrates, sapphire (Al 2 O 3 ) substrates, silicon carbide (SiC, silicon carbide) substrates, and the like.
  • the plane orientation of the main substrate 1 is, for example, the (111) plane of a silicon substrate, the (0001) plane of a sapphire substrate, and the 6H—SiC (0001) plane of a SiC substrate. These are just examples, and any main substrate and plane orientation may be used as long as the first semiconductor portion 8 can be grown by the ELO method.
  • the main substrate 1 is not limited to a heterosubstrate, and may be a GaN substrate (bulk).
  • the base portion 4 As the base portion 4, as shown in FIG. 8, the buffer portion 2 and the seed portion 3 can be provided in order from the main substrate 1 side.
  • the base portion 4 may be a base layer.
  • the buffer section 2 may be a buffer layer.
  • the seed portion 3 may be a seed layer.
  • the buffer section 2 has, for example, a function of reducing the direct contact between the main substrate 1 and the seed section 3 and the mutual melting. For example, when a silicon substrate is used for the main substrate 1 and a GaN-based semiconductor is used for the seed portion 3, both (the main substrate and the seed layer) melt together. By providing a buffer portion 2 containing one side, melting is reduced.
  • An AlN layer which is an example of the buffer section 2, can be formed to a thickness of about 10 nm to about 5 ⁇ m using, for example, an MOCVD apparatus.
  • the buffer portion 2 may have at least one of the effect of increasing the crystallinity of the seed portion 3 and the effect of relieving the internal stress of the first semiconductor portion 8 (relieving the warp of the semiconductor substrate 10).
  • a configuration without the buffer portion 2 is also possible.
  • At least one of the buffer portion 2 (eg, aluminum nitride) and the seed portion 3 (eg, GaN-based semiconductor) can be deposited using a sputtering device (PSD: pulse sputter deposition, PLD: pulse laser deposition, etc.).
  • PLD pulse sputter deposition
  • PLD pulse laser deposition
  • the opening K of the mask pattern 6 exposes the seed portion 3 and functions as a growth start hole for starting the growth of the first semiconductor portion 8.
  • the mask portion 5 allows the first semiconductor portion 8 to grow laterally. It has the function of a mask for selective growth that allows Mask pattern 6 may be mask layer 6 .
  • the opening K may be a portion without the mask portion 5 , and the opening K may not be surrounded by the mask portion 5 .
  • SiOx silicon oxide film
  • TiN titanium nitride film
  • SiNx silicon nitride film
  • SiON silicon oxynitride film
  • metal film having a high melting point for example, 1000° C. or higher.
  • a silicon oxide film having a thickness of about 100 nm to 4 ⁇ m (preferably about 150 nm to 2 ⁇ m) is formed on the underlying portion 4 by sputtering, and a resist is applied to the entire surface of the silicon oxide film.
  • the resist is patterned by photolithography to form a resist having a plurality of striped openings.
  • a part of the silicon oxide film is removed with a wet etchant such as hydrofluoric acid (HF) or buffered hydrofluoric acid (BHF) to form a plurality of openings (including K), and the resist is removed by organic cleaning to form a mask.
  • a pattern 6 is formed.
  • the openings K have a longitudinal shape (slit shape) and are periodically arranged in the a-axis direction (X direction) of the first semiconductor portion 8 .
  • the width of the opening K is about 0.1 ⁇ m to 20 ⁇ m. The smaller the width of each opening K, the smaller the number of threading dislocations propagating from each opening K to the first semiconductor portion 8 . Also, the low-defect portion in the first semiconductor portion 8 can be enlarged.
  • the silicon oxide film decomposes and evaporates in small amounts during the film formation of the first semiconductor part 8, and may be incorporated into the first semiconductor part 8.
  • the silicon nitride film and the silicon oxynitride film decompose at high temperatures. , has the advantage of being difficult to evaporate.
  • the mask portion 5 may be a single layer film of a silicon nitride film or a silicon oxynitride film, or may be a laminated film in which a silicon oxide film and a silicon nitride film are formed in this order on the base portion 4.
  • 4 may be a laminated film in which a silicon nitride film and a silicon oxide film are formed in this order, or a laminated film in which a silicon nitride film, a silicon oxide film and a silicon nitride film are formed in this order on an underlying layer.
  • a good mask pattern 6 can also be formed by using a general silicon oxide film (single layer) and using such a film formation method.
  • the seed portion 3 of the base portion 4 is formed by a first layer of Al 0.6 Ga 0.4 N layer (for example, 300 nm) and a second layer of GaN layer (for example, 1 to 2 ⁇ m), which are formed in this order. and graded layer.
  • a layered body in which a silicon oxide film (SiO 2 ) and a silicon nitride film (SiN) are formed in this order is used for the mask portion 5 .
  • the thickness of the silicon oxide film is, for example, 0.3 ⁇ m, and the thickness of the silicon nitride film is, for example, 70 nm.
  • a plasma-enhanced chemical vapor deposition (CVD) method was used to form each of the silicon oxide film and the silicon nitride film.
  • the first semiconductor portion 8 is formed by an ELO (Epitaxial Lateral Overgrowth) method, overlaps the mask portion 5 in plan view, and includes a low dislocation portion SD with relatively few threading dislocations and an opening K of the mask pattern 6 in plan view. and includes a high dislocation portion HD having relatively more threading dislocations than a low dislocation portion (see FIG. 8).
  • the threading dislocation density of the low dislocation portion SD may be 1 ⁇ 5 or less of the threading dislocation density of the high dislocation portion HD.
  • the threading dislocation density of the low dislocation portion SD may be 5 ⁇ 10 6 /cm 2 or less. In the low dislocation portion SD, the non-threading dislocation density may be higher than the threading dislocation density.
  • Threading dislocations are dislocations (defects) that extend from the lower surface or inside of the first semiconductor part 8 to its surface or superficial layer along the thickness direction (Z direction) of the first semiconductor part 8 . Threading dislocations can be observed by performing CL (Cathode Luminescence) measurement on the surface layer (parallel to the c-plane) of the first semiconductor portion 8 .
  • Non-threading dislocations are dislocations that are CL-measured in a cross section along a plane (eg, m-plane) parallel to the thickness direction, and are mainly basal plane (c-plane) dislocations.
  • the luminous efficiency of the active layer 9E can be increased by overlapping the light emitting region (the portion under the anode) of the active layer 9E with the low dislocation portion SD in plan view. This is because the portion of the second semiconductor portion 9 that overlaps the low dislocation portion SD in plan view inherits the low dislocation property of the first semiconductor portion 8 .
  • the first semiconductor portion 8 was a GaN layer, and an ELO film of gallium nitride (GaN) was formed on the template substrate 7 using the MOCVD apparatus provided in the formation portion 72 .
  • the first semiconductor portion 8 is selectively grown (vertically grown) on the seed portion 3 (the GaN layer that is the second layer) exposed in the opening K, and subsequently grown laterally on the mask portion 5 . . Then, the lateral growth was stopped before the first semiconductor portion 8 growing laterally from both sides of the mask portion 5 joined together.
  • the width Wm of the mask portion 5 is 50 ⁇ m
  • the width of the opening K is 5 ⁇ m
  • the width of the first semiconductor portion 8 is 53 ⁇ m
  • the width of the low defect portion (size in the X direction) is 24 ⁇ m
  • the layer thickness of the first semiconductor portion 8 is was 5 ⁇ m.
  • the lateral film formation rate is increased.
  • a technique for increasing the lateral film formation rate is as follows. First, a vertical growth layer growing in the Z direction (c-axis direction) is formed on the seed portion 3 exposed from the opening K, and then a lateral growth layer growing in the X direction (a-axis direction) is formed. At this time, by setting the thickness of the vertical growth layer to 10 ⁇ m or less, preferably 5 ⁇ m or less, and more preferably 3 ⁇ m or less, the thickness of the horizontal growth layer can be kept low and the horizontal film formation rate can be increased.
  • the second semiconductor section 9 includes an n-type semiconductor layer 9N, an active layer 9E, and a p-type semiconductor layer 9P in order from the lower layer side.
  • the active layer 9E is, for example, an MQW (Multi-Quantum Well) structure and contains, for example, InGaN or GaN.
  • the n-type semiconductor layer 9N is, for example, an AlGaN layer.
  • the p-type semiconductor layer 9P is, for example, a p-type GaN layer.
  • a first electrode E1, which is an anode, is arranged so as to be in contact with the p-type semiconductor layer 9P.
  • the first and second semiconductor parts 8 and 9 may be continuously formed by the same apparatus (for example, MOCVD apparatus), or after the formation of the first semiconductor part 8, the substrate is once removed from the apparatus and the surface of the first semiconductor part 8 is removed.
  • the second semiconductor section 9 may be formed after performing polishing or the like.
  • a sputtering apparatus in addition to the MOCVD apparatus, a sputtering apparatus, a remote plasma CVD apparatus (RPCVD), a PSD (Pulse Sputter Deposition) apparatus, or the like can be used. Since the remote plasma CVD apparatus and the PSD apparatus do not use hydrogen as a carrier gas, a p-type GaN-based semiconductor with low resistance can be formed.
  • the MQW structure of the active layer 9E can be, for example, a structure of 5 to 6 cycles of InGaN/GaN.
  • the In composition differs depending on the target emission wavelength. For blue (around 450 nm), the In concentration can be about 15-20%, and for green (about 530 nm), the In concentration can be about 30%.
  • An electron blocking layer eg, AlGaN layer
  • the surface (about 10 nm) of the p-type semiconductor layer 9P may be a p-type highly doped layer.
  • the first and second electrodes E1 and E2 have, for example, a single layer structure containing at least one of Au, Ag, Pd, Pt, Ni, Ti, V, W, Cr, Al, Cu, Zn, Sn and In, or It may have a multilayer structure.
  • FIG. 14 and 15 are cross-sectional views showing another example of the semiconductor device manufacturing method according to the first embodiment.
  • the underlying portion 4 is formed entirely on the main substrate 1, but the present invention is not limited to this.
  • the underlying portion 4 can also be locally formed so as to overlap with the opening portion K of the mask pattern 6 in plan view.
  • FIG. 15 by using, for example, a GaN substrate (bulk crystal of GaN) or a 6H—SiC substrate as the main substrate 1, the base portion 4 is not provided, and the upper surface of the main substrate 1 is used as a seed.
  • One semiconductor portion 8 can also be grown.
  • the template substrate 7 including the main substrate 1 and the mask pattern 6 on the main substrate 1 may be used.
  • the template substrate 7 may have a growth suppression region (for example, a region for suppressing crystal growth in the Z direction) corresponding to the mask portion 5 and a seed region corresponding to the opening K.
  • a growth suppression region and a seed region can be formed on the main substrate 1, and the first semiconductor section 8 can be formed on the growth suppression region and the seed region using the ELO method.
  • FIG. 16 is a flow chart showing an example of a method for manufacturing a semiconductor device according to the second embodiment.
  • 17A and 17B are cross-sectional views showing an example of a method for manufacturing a semiconductor device according to the second embodiment.
  • a step of preparing a template substrate (ELO growth substrate) 7 is performed.
  • the template substrate includes a main substrate 1, an underlying portion 4 and a mask pattern 6 in this order, and the mask pattern 6 includes the mask portion 5 and the opening K.
  • the first semiconductor section 8 is formed on the template substrate 7 using the ELO method.
  • a step of forming the second semiconductor portion 9 and the first and second electrodes E1 and E2 is performed.
  • a step of removing the entire main substrate 1 and a step of removing the entire base portion 4 are performed.
  • the mask portion 5, which is a selective growth mask, is used (made to function) as an etching mask, and the portions of the first and second semiconductor portions 8 and 9 overlapping the opening portion K of the mask pattern 6 in plan view are removed. carry out the process.
  • a step of removing the mask portion 5 using hydrogen fluoride (HF) is performed.
  • HF hydrogen fluoride
  • FIG. 18 and 19 are cross-sectional views showing another example of the semiconductor device manufacturing method according to the second embodiment.
  • the underlying portion 4 is formed entirely on the main substrate 1, but it is not limited to this.
  • the underlying portion 4 can also be locally formed so as to overlap with the opening portion K of the mask pattern 6 in plan view.
  • FIG. 19 by using, for example, a GaN substrate (bulk crystal of GaN) or a 6H—SiC substrate as the main substrate 1, the base portion 4 is not provided, and the upper surface of the main substrate 1 is used as a seed.
  • One semiconductor portion 8 can also be grown.
  • FIG. 20 is a flow chart showing another example of the semiconductor device manufacturing method according to the second embodiment.
  • FIG. 21 is a cross-sectional view showing another example of the semiconductor device manufacturing method according to the second embodiment.
  • 20 and 21 after the semiconductor substrate 10 including the first and second semiconductor portions 8 and 9 is formed, the support substrate FK is bonded to the opposite side of the main substrate 1. As shown in FIG. As a result, the first and second semiconductor parts 8 and 9 and the first and second electrodes E and E2 are held by the support substrate FK. After that, the entire main substrate 1 is removed. This facilitates handling after the main substrate 1 is removed. In this case, the mounting process can be omitted by using the support substrate FK as a mounting substrate (sub-mount substrate or driving substrate). Note that the first and second semiconductor parts 8 and 9 may be transferred from the support substrate FK to another mounting substrate.
  • FIG. 22 is a flow chart showing an example of a method for manufacturing a semiconductor device according to the third embodiment.
  • 23A and 23B are cross-sectional views illustrating an example of a method for manufacturing a semiconductor device according to the third embodiment.
  • a step of preparing a template substrate (ELO growth substrate) 7 is performed.
  • the first semiconductor section 8 is formed on the template substrate 7 using the ELO method.
  • a step of forming the second semiconductor portion 9 and the first and second electrodes E1 and E2 is performed.
  • the main substrate 1 is etched (deep etching) from its back surface to remove the portion of the main substrate 1 that overlaps the opening K of the mask pattern 6 in plan view.
  • the portions of the underlying portion 4, the first semiconductor portion 8, and the second semiconductor portion 9 that overlap with the opening portion K of the mask pattern 6 in plan view are removed. Then, a step of forming trenches TY extending in the direction is performed. Thereafter, a step of removing the entire main substrate 1 and a step of separating the first semiconductor portion 8 from the mask pattern 6 are performed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)

Abstract

半導体デバイスの製造方法は、主基板と、主基板よりも上方に位置し、マスク部および開口部を含むマスクパターンとを有したテンプレート基板を準備する工程と、ＥＬＯ法を用いてマスクパターン上に第１半導体部を形成する工程と、主基板のうち、平面視で開口部と重なる部分を除去する工程と、第１半導体部のうち、平面視で開口部と重なる部分を除去する工程と、を含む。

Description

半導体デバイスの製造方法および製造装置、半導体デバイスならびに電子機器
　本開示は、半導体デバイスの製造方法等に関する。
　特許文献１には、サファイア基板と、その上に成長させたＧａＮバッファ層とに貫通穴を形成し、貫通穴を通じてＧａＮコンタクト層に接触する電極をサファイア基板の下側に取り出す手法が開示されている。
日本国特開平１１－４５８９２号公報
　本開示に係る半導体デバイスの製造方法は、主基板と、前記主基板よりも上方に位置し、マスク部および開口部を含むマスクパターンとを有したテンプレート基板を準備する工程と、ＥＬＯ法を用いて前記マスクパターン上に第１半導体部を形成する工程と、前記主基板のうち、平面視で前記開口部と重なる部分を除去する工程と、前記第１半導体部のうち、平面視で前記開口部と重なる部分を除去する工程と、を含む。
本実施形態に係る半導体デバイスの構成を示す断面図である。 本実施形態に係る半導体デバイスの製造方法の一例を示すフローチャートである。 本実施形態に係る半導体デバイスの製造方法の一例を示す断面図である。 本実施形態に係る半導体デバイスの製造装置の一例を示すブロック図である。 実施例１に係る半導体デバイスの構成を示す断面図である。 実施例１に係る電子機器の構成を示す断面図である。 実施例１に係る半導体デバイスの製造方法の一例を示すフローチャートである。 実施例１に係る半導体デバイスの製造方法の一例を示す断面図である。 実施例１に係る半導体デバイスの製造方法の一例を示す平面図である。 実施例１に係る半導体デバイスの製造方法の一例を示す平面図である。 実施例１に係る半導体デバイスの製造方法の一例を示す断面図である。 実施例１に係る半導体デバイスの製造方法の一例を示す断面図である。 実施例１に係る半導体デバイスの製造方法の一例を示す平面図である。 実施例１に係る半導体デバイスの製造方法の別例を示す断面図である。 実施例１に係る半導体デバイスの製造方法の別例を示す断面図である。 実施例２に係る半導体デバイスの製造方法の一例を示すフローチャートである。 実施例２に係る半導体デバイスの製造方法の一例を示す断面図である。 実施例２に係る半導体デバイスの製造方法の別例を示す断面図である。 実施例２に係る半導体デバイスの製造方法の別例を示す断面図である。 実施例２に係る半導体デバイスの製造方法の別例を示すフローチャートである。 実施例２に係る半導体デバイスの製造方法の別例を示す断面図である。 実施例３に係る半導体デバイスの製造方法の一例を示すフローチャートである。 実施例３に係る半導体デバイスの製造方法の一例を示す断面図である。
　〔半導体デバイス〕
　図１は、本実施形態に係る半導体デバイスの構成を示す断面図である。図１に示すように、本実施形態に係る半導体デバイス２０は、第１半導体部８と、第１半導体部８よりも上層（上方）に位置し、活性層を含む第２半導体部９とを備える。第１半導体部８は、窒化物半導体（例えば、ＧａＮ系半導体）を含む第１半導体層であってもよく、第２半導体部９は窒化物半導体を含む第２半導体層であってもよい。第１半導体部８は、（０００１）面である上面８ａと、（０００－１）面である下面８ｂとを含む。半導体デバイス２０では、上面８ａの＜１１－２０＞方向の長さが、下面８ｂの＜１１－２０＞方向の長さよりも大きい構成とすることができる。こうすれば、半導体デバイス２０の製造工程が容易になる。
　〔半導体デバイスの製造〕
　図２は、本実施形態に係る半導体デバイスの製造方法の一例を示すフローチャートである。図３は、本実施形態に係る半導体デバイスの製造方法の一例を示す断面図である。図２および図３の半導体デバイスの製造方法では、テンプレート基板（ＥＬＯ成長用基板）７を準備する工程の後に、マスク部５および開口部Ｋを含むマスクパターン６を含むテンプレート基板７上に、ＥＬＯ法を用いて第１半導体部８を形成する。次いで、第２半導体部９を形成する工程を行う。その後、主基板１をその裏面からエッチングすることで、主基板１の、平面視でマスクパターン６の開口部Ｋと重なる部分を除去する工程を行う。その後、第１半導体部８の、平面視でマスクパターン６の開口部Ｋと重なる部分を除去する工程を行う。これにより、テンプレート基板７から半導体デバイスを離隔させ易くできる。なお、「平面視で２つの部材が重なる」とは、「主基板１の法線方向に視る平面視（透視的平面視を含む）において一方の部材の少なくとも一部が他方と重なる」ことである。
　図４は、本実施形態に係る半導体デバイスの製造装置の一例を示すブロック図である。図４の半導体デバイスの製造装置７０は、テンプレート基板７上に第１半導体部８および第２半導体部９を形成する形成部７２と、主基板１に対してその裏面からエッチングを行う加工部７３と、形成部７２および加工部７３を制御する制御部７４とを備える。
　形成部７２はＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）装置を含んでいてもよく、制御部７４はプロセッサおよびメモリを含んでいてもよい。制御部７４は、例えば、内蔵メモリ、通信可能な通信装置、またはアクセス可能なネットワーク上に格納されたプログラムを実行することで形成部７２および加工部７３を制御する構成でもよい。上記プログラムおよび上記プログラムが格納された記録媒体等も本実施形態に含まれる。
　〔実施例１〕
　（全体構成）
　図５は、実施例１に係る半導体デバイスの構成を示す断面図である。図５に示すように、実施例１に係る半導体デバイス２０は、第１半導体部８と、第１半導体部８上に位置し、ｎ型半導体層９Ｎ、活性層９Ｅおよびｐ型半導体層９Ｐを含む第２半導体部９と、ｐ型半導体層９Ｐ上に位置する第１電極Ｅ１と、第１半導体部８上に位置する第２電極Ｅ２とを備える。活性層９Ｅは、例えば発光層である。第１電極Ｅ１はアノードである。第２半導体部９は第１半導体部８上に設けられるが、第１半導体部８の一部の上方には第２半導体部９が形成されておらず、この第１半導体部８の一部と接するように、カソードである第２電極Ｅ２が設けられていてよい。
　第１半導体部８は、窒化物半導体（例えば、ＧａＮ系半導体）を含む。窒化物半導体は、例えば、ＡｌｘＧａyＩｎｚＮ（０≦ｘ≦１；０≦ｙ≦１；０≦ｚ≦１；ｘ＋ｙ＋ｚ＝１）と表すことができ、具体例として、ＧａＮ系半導体、ＡｌＮ（窒化アルミニウム）、ＩｎＡｌＮ（窒化インジウムアルミニウム）、ＩｎＮ（窒化インジウム）を挙げることができる。ＧａＮ系半導体とは、ガリウム原子（Ｇａ）および窒素原子（Ｎ）を含む半導体であり、典型的な例として、ＧａＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮ、ＩｎＧａＮを挙げることができる。図５では、ＧａＮ系半導体の＜０００１＞方向（厚み方向、ｃ軸方向）をＺ方向、ＧａＮ系半導体の＜１１－２０＞方向（ａ軸方向）をＸ方向、ＧａＮ系半導体の＜１－１００＞方向（ｍ軸方向）をＹ方向とすることができる。
　第１半導体部８は、ＥＬＯ（Epitaxial Lateral Overgrowth）法によって形成することができる。第１半導体部８は、Ｓｉ等のｎ型ドーパントを含んでいてもよい。第１半導体部８は、（０００１）面である上面８ａと、（０００－１）面である下面８ｂとを含む。第２半導体部９は、（０００１）面である上面９ａと、（０００－１）面である下面９ｂとを含む。
　半導体デバイス２０では、第１半導体部８の上面８ａの＜１１－２０＞方向（Ｘ方向）の長さが、下面８ｂの＜１１－２０＞方向（Ｘ方向）の長さよりも大きくてもよい。また、第２半導体部９（ｐ型半導体層９Ｐ）の上面９ａの＜１１－２０＞方向（Ｘ方向）の長さが、第２半導体部９（ｎ型半導体層９Ｎ）の下面９ｂの＜１１－２０＞方向（Ｘ方向）の長さよりも大きくてもよい。こうすれば、半導体デバイス２０の製造工程が容易になる（後述）。
　半導体デバイス２０の具体例として、発光ダイオード（ＬＥＤ）、半導体レーザ、ショットキーダイオード、フォトダイオード、トランジスタ（パワートランジスタ、高電子移動度トランジスタを含む）等を挙げることができる。
　〔電子機器〕
　図６は、実施例１に係る電子機器の構成を示す断面図である。図６に示すように、マイクロＬＥＤディスプレイ３０（電子機器）は、赤色マイクロＬＥＤ２０Ｒ、緑色マイクロＬＥＤ２０Ｇ、青色マイクロＬＥＤ２０Ｂとして作製された上記の半導体デバイス２０を含む。また、マイクロＬＥＤディスプレイ３０は、これらの半導体デバイス２０を実装する駆動基板２３と、駆動基板２３を制御する制御回路２５と、半導体デバイス２０を駆動するドライバ回路２９とを含む。赤色マイクロＬＥＤ２０Ｒ、緑色マイクロＬＥＤ２０Ｇ、青色マイクロＬＥＤ２０Ｂは、駆動基板２３の複数の画素回路２７に、導電樹脂（例えば異方性導電樹脂）等により実装される。ドライバ回路２９の一部は、駆動基板２３に含まれていてもよい。
　電子機器としては、マイクロＬＥＤディスプレイ３０以外に、表示装置、レーザ出射装置（ファブリペロータイプ、面発光タイプを含む）、照明装置、通信装置、情報処理装置、センシング装置、電力制御装置等を挙げることができる。
　図７は、実施例１に係る半導体デバイスの製造方法の一例を示すフローチャートである。図８は、実施例１に係る半導体デバイスの製造方法の一例を示す断面図である。図９および図１０は、実施例１に係る半導体デバイスの製造方法の一例を示す平面図である。
　図７および図８の半導体デバイスの製造方法では、テンプレート基板（ＥＬＯ成長用基板）７を準備する工程を行う。テンプレート基板７は、主基板１、下地部４およびマスクパターン６をこの順に備え、マスクパターン６は、マスク部５および開口部Ｋを含む。その後、テンプレート基板７上に、ＥＬＯ法を用いて第１半導体部８を形成する。次いで、第２半導体部９並びに第１および第２電極Ｅ１・Ｅ２を形成する工程を行う。これにより、半導体基板１０が形成される。
　その後、主基板１をその裏面からエッチング（深堀エッチング）することで、主基板１のうち、平面視でマスクパターン６の開口部Ｋと重なる部分を除去する工程を行う。なお、主基板１のエッチングを行う前に、主基板１の裏面研磨等によって主基板１の厚みを減少させてもよい。こうすれば、エッチング深さが小さくなり、エッチング精度が高まる。
　その後、主基板１の残余の部分をエッチングマスクとして、下地部４、第１半導体部８および第２半導体部９のうち、平面視でマスクパターン６の開口部Ｋと重なる部分を除去し、Ｙ方向に伸びるトレンチＴＹを形成する工程を行う。この工程では、下地部４（シード部３）と第１半導体部８との結合部が除去される。第１半導体部８の部分的な除去に続いて（連続して）第２半導体部９の部分的な除去を行ってもよい。この工程でのエッチングは、ドライエッチングでもよいし、ウェットエッチングでもよい。ドライエッチングの場合はサイドエッチを抑えることができる。ウェットエッチングには、リン酸もしくはリン酸混合液などを用いることができる。
　ＧａＮ系半導体は、ｃ軸方向に、極性面である、Ｎ面（下面）およびＧａ面（上面）を有しており、上面であるＧａ面（（０００１）面）からのエッチングレートよりも、下面であるＮ面（（０００－１）面）からのエッチングレートの方が高いという特性を有している。第１半導体部８の裏面（下面）からエッチング（特に、ドライエッチング）を行うことで、エッチングの速度および精度を高めることができる。なお、第１半導体部８の裏面（下面）は極性面に限られない。ｃ面から傾いた半極性面であってもよい。極性面と半極性面の組み合わせ面でもよい。図９では、Ｙ方向に伸びるトレンチＴＹを形成しているが、図１０のように、トレンチＴＹの形成と同じ工程でＸ方向に伸びるトレンチＴＸを形成してもよい。
　その後、テンプレート基板７と第１半導体部８とを離隔する工程を行う。マスク部５と第１半導体部８との密着力は弱い（主としてフォンデルワールス力によるもの）ため、例えば、柔軟性を有する粘着シートに第１および第２半導体部８・９等を接着させた状態で、第１半導体部８をマスク部５から剥離することができる。つまり、テンプレート基板７と第１半導体部８とを離隔し易い。これにより、第１および第２半導体部８・９等が個片化され、複数の半導体デバイス２０が形成される。トレンチＴＹは、上方（主基板１からマスクパターン６への方向）に向けて先細りとなるテーパ形状であるため、半導体デバイス２０では、第１半導体部上面８ａの＜１１－２０＞方向（Ｘ方向）の長さが、第１半導体部下面８ｂの＜１１－２０＞方向（Ｘ方向）の長さよりも大きくなる。また、第２半導体部上面９ａの＜１１－２０＞方向（Ｘ方向）の長さが、第２半導体部下面９ｂの＜１１－２０＞方向（Ｘ方向）の長さよりも大きくなる。
　図１１および図１２は、実施例１に係る半導体デバイスの製造方法の一例を示す断面図である。第１半導体部８のうち、平面視でマスクパターン６の開口部Ｋと重なる部分を除去する工程は、図１１のように、主基板１が鉛直上側となる状態で行ってもよい。その場合は、図１２のように、第１半導体部８の上面（（０００１）面）および側面と、マスク部５とに接する、アンカー膜ＡＦ（例えば、シリコン酸化膜、シリコン窒化膜等の無機絶縁膜）を形成してもよい。こうすれば、第１半導体部８および下地部４の結合部が除去された際に第１半導体部８がマスクパターン６から落下するおそれが低減する。
　図１３は、実施例１に係る半導体デバイスの製造方法の一例を示す平面図である。図８・図９等では、第１および第２電極Ｅ１・Ｅ２をＸ方向に並べているがこれに限定されない。図１３のように、第１および第２電極Ｅ１・Ｅ２をＹ方向に並べてもよい。第１電極Ｅ１の面積を第２電極Ｅ２よりも大きくしてもよい。
　（主基板）
　主基板１には、ＧａＮ系半導体と異なる格子定数を有する異種基板を用いることができる。異種基板としては、単結晶のシリコン（Ｓｉ）基板、サファイア（Ａｌ２Ｏ３）基板、シリコンカーバイド（ＳｉＣ，炭化シリコン）基板等を挙げることができる。主基板１の面方位は、例えば、シリコン基板の（１１１）面、サファイア基板の（０００１）面、ＳｉＣ基板の６Ｈ－ＳｉＣ（０００１）面である。これらは例示であって、第１半導体部８をＥＬＯ法で成長させることができる主基板および面方位であれば何でもよい。主基板１は、異種基板に限定されず、ＧａＮ基板（バルク）でもよい。
　（下地部）
　下地部４としては、図８に示すように、主基板１側から順に、バッファ部２およびシード部３を設けることができる。下地部４が下地層であってもよい。バッファ部２がバッファ層であってもよい。シード部３がシード層であってもよい。
　バッファ部２は、例えば、主基板１とシード部３とがダイレクトに接触して互いに溶融することを低減する機能を有する。例えば、主基板１にシリコン基板を用い、シード部３にＧａＮ系半導体を用いた場合、両者（主基板とシード層）が溶融し合うため、例えば、ＡｌＮ層およびＳｉＣ（炭化シリコン）層の少なくとも一方を含むバッファ部２を設けることで、溶融が低減される。
　バッファ部２の一例であるＡｌＮ層は、例えばＭＯＣＶＤ装置を用いて、厚さ１０ｎｍ程度～５μｍ程度に形成することができる。バッファ部２が、シード部３の結晶性を高める効果、第１半導体部８の内部応力を緩和する（半導体基板１０の反りを緩和する）効果の少なくとも一方を有していてもよい。シード部３と溶融し合わない主基板１を用いた場合には、バッファ部２を設けない構成も可能である。
　バッファ部２（例えば、窒化アルミニウム）およびシード部３（例えば、ＧａＮ系半導体）の少なくとも一方をスパッタ装置（ＰＳＤ：pulse sputter deposition，ＰＬＤ: pulase laser depoditionなど）を用いて成膜することもできる。
　（マスクパターン）
　マスクパターン６の開口部Ｋは、シード部３を露出させ、第１半導体部８の成長を開始させる成長開始用ホールの機能を有し、マスク部５は、第１半導体部８を横方向成長させる選択成長用マスクの機能を有する。マスクパターン６は、マスク層６であってもよい。開口部Ｋはマスク部５がない部分であってよく、開口部Ｋがマスク部５で囲まれていなくてもよい。
　マスク部５として、例えば、シリコン酸化膜（ＳｉＯｘ）、窒化チタン膜（ＴｉＮ等）、シリコン窒化膜（ＳｉＮｘ）、シリコン酸窒化膜（ＳｉＯＮ）、および高融点（例えば１０００℃以上）をもつ金属膜のいずれか１つを含む単層膜、またはこれらの少なくとも２つを含む積層膜を用いることができる。
　例えば、下地部４上に、スパッタ法を用いて厚さ１００ｎｍ程度～４μｍ程度（好ましくは１５０ｎｍ程度～２μｍ程度）のシリコン酸化膜を全面形成し、シリコン酸化膜の全面にレジストを塗布する。その後、フォトリソグラフィー法を用いてレジストをパターニングし、ストライプ状の複数の開口部を持ったレジストを形成する。その後、フッ酸（ＨＦ）、バッファードフッ酸（ＢＨＦ）等のウェットエッチャントによってシリコン酸化膜の一部を除去して複数の開口部（Ｋ含む）とし、レジストを有機洗浄で除去することでマスクパターン６が形成される。
　開口部Ｋは長手形状（スリット状）であり、第１半導体部８のａ軸方向（Ｘ方向）に周期的に配列される。開口部Ｋの幅は、０．１μｍ～２０μｍ程度とする。各開口部Ｋの幅が小さいほど、各開口部Ｋから第１半導体部８に伝搬する貫通転位の数は減少する。また、第１半導体部８における低欠陥部を大きくすることができる。
　シリコン酸化膜は、第１半導体部８の成膜中に微量ながら分解、蒸発し、第１半導体部８に取り込まれてしまうことがあるが、シリコン窒化膜、シリコン酸窒化膜は、高温で分解、蒸発し難いというメリットがある。
　そこで、マスク部５を、シリコン窒化膜あるいはシリコン酸窒化膜の単層膜としてもよいし、下地部４上にシリコン酸化膜およびシリコン窒化膜をこの順に形成した積層膜としてもよいし、下地部４上にシリコン窒化膜およびシリコン酸化膜をこの順に形成した積層体膜としてもよいし、下地層上にシリコン窒化膜、シリコン酸化膜およびシリコン窒化膜をこの順に形成した積層膜としてもよい。
　マスク部５のピンホール等の異常個所は、成膜後に有機洗浄などを行い、再度成膜装置に導入して同種膜を形成することで、異常個所を消滅させることができる。一般的なシリコン酸化膜（単層）を用い、このような再成膜方法を用いて良質なマスクパターン６を形成することもできる。
　（テンプレート基板）
　主基板１には、（１１１）面を有するシリコン基板を用い、下地部４のバッファ部２は、ＡｌＮ層（例えば、３０ｎｍ）とした。下地部４のシード部３は、第１層であるＡｌ０．６Ｇａ０．４Ｎ層（例えば、３００ｎｍ）と、第２層であるＧａＮ層（例えば、１～２μｍ）とがこの順に形成されたグレーデット層とした。
　マスク部５には、酸化シリコン膜（ＳｉＯ２）と窒化シリコン膜（ＳｉＮ）とをこの順に形成した積層体を用いた。酸化シリコン膜の厚みは例えば０．３μｍ、窒化シリコン膜の厚みは例えば７０ｎｍである。酸化シリコン膜および窒化シリコン膜それぞれの成膜には、プラズマ化学気相成長（ＣＶＤ）法を用いた。
　（第１半導体部）
　第１半導体部８は、ＥＬＯ（Epitaxial Lateral Overgrowth）法によって形成され、平面視でマスク部５と重なり、相対的に貫通転位の少ない低転位部ＳＤと、平面視においてマスクパターン６の開口部Ｋと重なり、低転位部よりも相対的に貫通転位の多い高転位部ＨＤとを含む（図８参照）。低転位部ＳＤの貫通転位密度は、高転位部ＨＤの貫通転位密度の１／５以下であってもよい。低転位部ＳＤの貫通転位密度が、５×１０６／ｃｍ２以下であってもよい。低転位部ＳＤでは、貫通転位密度よりも非貫通転位密度の方が大きくてもよい。
　貫通転位は、第１半導体部８の厚み方向（Ｚ方向）に沿って、第１半導体部８の下面または内部からその表面または表層に延びる転位（欠陥）である。貫通転位は、第１半導体部８の表層（ｃ面に平行）について、ＣＬ（Cathode luminescence）測定を行うことにより観察可能である。非貫通転位は、厚み方向に平行な面（例えば、ｍ面）による断面においてＣＬ測定される転位であり、主には基底面（ｃ面）転位である。
　活性層９Ｅの発光領域（アノード下の部分）を、平面視で低転位部ＳＤと重ねることで、活性層９Ｅの発光効率を高めることができる。第２半導体部９のうち、平面視で低転位部ＳＤと重なる部分は、第１半導体部８の低転位性を引き継ぐからである。
　実施例１では、第１半導体部８をＧａＮ層とし、形成部７２が備えるＭＯＣＶＤ装置を用いて前述のテンプレート基板７上に窒化ガリウム（ＧａＮ）のＥＬＯ成膜を行った。ＥＬＯ成膜条件の一例として、基板温度：１１２０℃、成長圧力：５０ｋＰａ、ＴＭＧ（トリメチルガリウム）：２２ｓｃｃｍ、ＮＨ３：１５ｓｌｍ、Ｖ／ＩＩＩ＝６０００（ＩＩＩ族原料の供給量に対する、Ｖ族原料の供給量の比）を採用することができる。
　この場合、第１半導体部８は、開口部Ｋに露出したシード部３（第２層であるＧａＮ層）上に選択成長（縦方向成長）し、引き続いてマスク部５上に横方向成長する。そして、マスク部５上においてその両側から横方向成長する第１半導体部８が会合する前にこれらの横成長を停止させた。
　マスク部５の幅Ｗｍは５０μｍ、開口部Ｋの幅は５μｍ、第１半導体部８の横幅は５３μｍ、低欠陥部の幅（Ｘ方向のサイズ）は２４μｍ、第１半導体部８の層厚は５μｍであった。第１半導体部８のアスペクト比は、５３μｍ／５μｍ＝１０．６となり、非常に高いアスペクト比が実現された。
　実施例１における第１半導体部８の形成では、横方向成膜レートを高めている。横方向成膜レートを高める手法は、以下のとおりである。まず、開口部Ｋから露出したシード部３上に、Ｚ方向（ｃ軸方向）に成長する縦成長層を形成し、その後、Ｘ方向（ａ軸方向）に成長する横成長層を形成する。この際、縦成長層の厚みを、１０μｍ以下、好ましくは５μｍ以下、さらに好ましくは３μｍ以下とすることで、横成長層の厚みを低く抑え、横方向成膜レートを高めることができる。
　（第２半導体部および電極）
　第２半導体部９は、図５に示すように、下層側から順に、ｎ型半導体層９Ｎと、活性層９Ｅと、ｐ型半導体層９Ｐとを含む。活性層９Ｅは、例えば、ＭＱＷ（Multi-Quantum Well）構造であり、例えば、ＩｎＧａＮまたはＧａＮを含む。ｎ型半導体層９Ｎは、例えばＡｌＧａＮ層である。ｐ型半導体層９Ｐは、例えばｐ型のＧａＮ層である。アノードである第１電極Ｅ１は、ｐ型半導体層９Ｐと接触するように配される。
　第１および第２半導体部８・９は、同一装置（例えば、ＭＯＣＶＤ装置）で連続形成してもよいし、第１半導体部８形成後に一旦基板を装置から取り出し、第１半導体部８の表面研磨等を行った後に第２半導体部９を形成してもよい。第２半導体部９の形成には、ＭＯＣＶＤ装置のほか、スパッタ装置、リモートプラズマＣＶＤ装置（RPCVD）、ＰＳＤ(Pulse Sputter Deposition)装置等を用いることができる。リモートプラズマＣＶＤ装置、ＰＳＤ装置では、水素をキャリアガスとして用いないため、低抵抗のｐ型ＧａＮ系半導体を形成することができる。
　活性層９ＥのＭＱＷ構造は、例えば、ＩｎＧａＮ／ＧａＮの５～６周期の構造とすることができる。Ｉｎ組成は目的とする発光波長で異なり、青色（４５０ｎｍ付近）であれば１５－２０％程度のＩｎ濃度、緑色（５３０ｎｍ付近）であれば３０％程度のＩｎ濃度とすることができる。必要に応じて、電子ブロッキング層（例えば、ＡｌＧａＮ層）を活性層９Ｅ上に形成してもよい。また、低抵抗化のために、ｐ型半導体層９Ｐの表面（１０ｎｍ程度）をｐ型ハイドープ層としてもよい。
　第１および第２電極Ｅ１・Ｅ２は、例えば、Ａｕ、Ａｇ、Ｐｄ、Ｐｔ、Ｎｉ、Ｔｉ、Ｖ、Ｗ、Ｃｒ、Ａｌ、Ｃｕ、Ｚｎ、ＳｎおよびＩｎの少なくとも１つ含む、単層構造または複層構造であってもよい。
　図１４および図１５は、実施例１に係る半導体デバイスの製造方法の別例を示す断面図である。図８では、下地部４を主基板１上に全面的に形成しているが、これに限定されない。図１４のように、下地部４を、平面視でマスクパターン６の開口部Ｋと重なるように局所的に形成することもできる。また、図１５のように、主基板１として、例えば、ＧａＮ基板（ＧａＮのバルク結晶）あるいは６Ｈ－ＳｉＣ基板を用いることで、下地部４を設けることなく、主基板１の上面をシードとして第１半導体部８を成長させることもできる。
　ＥＬＯ法を用いて第１半導体部８を形成する場合、主基板１および主基板１上のマスクパターン６を含むテンプレート基板７を用いてよい。テンプレート基板７が、マスク部５に対応する成長抑制領域（例えば、Ｚ方向の結晶成長を抑制する領域）と、開口部Ｋに対応するシード領域とを有してよい。例えば、主基板１上に成長抑制領域およびシード領域を形成し、成長抑制領域およびシード領域上に、ＥＬＯ法を用いて第１半導体部８を形成することもできる。
　〔実施例２〕
　図１６は、実施例２に係る半導体デバイスの製造方法の一例を示すフローチャートである。図１７は、実施例２に係る半導体デバイスの製造方法の一例を示す断面図である。図１６および図１７の半導体デバイスの製造方法では、テンプレート基板（ＥＬＯ成長用基板）７を準備する工程を行う。テンプレート基板は、主基板１、下地部４およびマスクパターン６をこの順に備え、マスクパターン６は、マスク部５および開口部Ｋを含む。その後、テンプレート基板７上に、ＥＬＯ法を用いて第１半導体部８を形成する。次いで、第２半導体部９並びに第１および第２電極Ｅ１・Ｅ２を形成する工程を行う。
　その後、主基板１の全部を除去する工程と、下地部４の全部を除去する工程を行う。その後、選択成長マスクであるマスク部５をエッチングマスクとして利用し（機能させ）、第１および第２半導体部８・９のうち、平面視でマスクパターン６の開口部Ｋと重なる部分を除去する工程を行う。その後、例えば、フッ化水素（ＨＦ）を用いてマスク部５を除去する工程を行う。これにより、テンプレート基板７と第１半導体部８とを容易に離隔することができる。第１および第２半導体部８・９等が個片化され、複数の半導体デバイス２０が形成される。
　図１８および図１９は、実施例２に係る半導体デバイスの製造方法の別例を示す断面図である。図１７では、下地部４を主基板１上に全面的に形成しているが、これに限定されない。図１８のように、下地部４を、平面視でマスクパターン６の開口部Ｋと重なるように局所的に形成することもできる。また、図１９のように、主基板１として、例えば、ＧａＮ基板（ＧａＮのバルク結晶）あるいは６Ｈ－ＳｉＣ基板を用いることで、下地部４を設けることなく、主基板１の上面をシードとして第１半導体部８を成長させることもできる。
　図２０は、実施例２に係る半導体デバイスの製造方法の別例を示すフローチャートである。図２１は、実施例２に係る半導体デバイスの製造方法の別例を示す断面図である。図２０および図２１の半導体デバイスの製造方法では、第１および第２半導体部８・９を含む半導体基板１０を形成した後に主基板１の反対側に支持基板ＦＫを接合する。これにより、第１および第２半導体部８・９並びに第１および第２電極Ｅ・Ｅ２が支持基板ＦＫに保持される。その後、主基板１の全部を除去する。こうすれば、主基板１を除去した後のハンドリングが容易になる。この場合、支持基板ＦＫを実装基板（サブマウント基板あるいは駆動基板）とすることで、実装工程を省くことができる。なお、支持基板ＦＫからさらに別の実装基板に、第１および第２半導体部８・９などを転写してもよい。
　〔実施例３〕
　図２２は、実施例３に係る半導体デバイスの製造方法の一例を示すフローチャートである。図２３は、実施例３に係る半導体デバイスの製造方法の一例を示す断面図である。図２２および図２３の半導体デバイスの製造方法では、テンプレート基板（ＥＬＯ成長用基板）７を準備する工程を行う。その後、テンプレート基板７上に、ＥＬＯ法を用いて第１半導体部８を形成する。次いで、第２半導体部９並びに第１および第２電極Ｅ１・Ｅ２を形成する工程を行う。その後、主基板１をその裏面からエッチング（深堀エッチング）することで、主基板１のうち、平面視でマスクパターン６の開口部Ｋと重なる部分を除去する工程を行う。その後、主基板１の残余の部分をエッチングマスクとして、下地部４、第１半導体部８および第２半導体部９のうち、平面視でマスクパターン６の開口部Ｋと重なる部分を除去し、Ｙ方向に伸びるトレンチＴＹを形成する工程を行う。その後、主基板１の全部を除去する工程と、第１半導体部８をマスクパターン６から離隔する工程とを行う。
　上述の実施形態および各実施例は、例示および説明を目的とするものであり、限定を目的とするものではない。これら例示および説明に基づけば、多くの変形形態が可能になることが、当業者には明らかである。
　〔付記事項〕
　以上、本開示に係る発明について、諸図面および実施例に基づいて説明してきた。しかし、本開示に係る発明は上述した各実施形態に限定されるものではない。すなわち、本開示に係る発明は本開示で示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本開示に係る発明の技術的範囲に含まれる。つまり、当業者であれば本開示に基づき種々の変形または修正を行うことが容易であることに注意されたい。また、これらの変形または修正は本開示の範囲に含まれることに留意されたい。
　１　主基板
　３　シード部
　４　下地部
　５　マスク部
　６　マスクパターン
　７　テンプレート基板
　８　第１半導体部
　９　第２半導体部
　９Ｅ　活性層
　２０　半導体デバイス
　３０　マイクロＬＥＤディスプレイ（電子機器）
　７０　製造装置
　７２　形成部
　７３　加工部
　Ｅ１　第１電極
　Ｅ２　第２電極
　Ｋ　開口部
　ＦＫ　支持基板

 

Claims (21)

  1. 　主基板と、前記主基板よりも上方に位置し、マスク部および開口部を含むマスクパターンとを有したテンプレート基板を準備する工程と、
    　前記マスクパターン上に第１半導体部を形成する工程と、
    　前記主基板のうち、平面視で前記開口部と重なる部分を除去する工程と、
    　前記第１半導体部のうち、平面視で前記開口部と重なる部分を除去する工程と、を含む、半導体デバイスの製造方法。
  2. 　前記主基板を部分的に除去し、前記主基板の残余の部分をエッチングマスクとして前記第１半導体部を除去する、請求項１に記載の半導体デバイスの製造方法。
  3. 　前記第１半導体部を部分的に除去する工程の前に、前記主基板の全部を除去する、請求項１または２記載の半導体デバイスの製造方法。
  4. 　前記主基板の全部を除去し、前記マスク部をエッチングマスクとして前記第１半導体部を除去する、請求項１に記載の半導体デバイスの製造方法。
  5. 　前記第１半導体部よりも上層に第２半導体部を形成する工程を含み、
    　前記第２半導体部のうち、平面視で前記開口部と重なる部分を除去する、請求項１～４のいずれか１項に記載の半導体デバイスの製造方法。
  6. 　前記第１半導体部を部分的に除去する工程に続いて、前記第２半導体部を部分的に除去する、請求項５に記載の半導体デバイスの製造方法。
  7. 　前記テンプレート基板を準備する工程において、前記主基板と前記マスクパターンとの間に下地層を有したテンプレート基板を準備し、
    　前記下地層のうち、少なくとも平面視で前記開口部と重なる部分を除去する工程を含む、請求項１～６のいずれか１項に記載の半導体デバイスの製造方法。
  8. 　前記主基板を部分的に除去する工程の前に、
    　前記主基板の裏面を研磨して厚みを減少させる工程を含む、請求項２に記載の半導体デバイスの製造方法。
  9. 　前記第１半導体部は窒化物半導体を含み、
    　前記第１半導体部を部分的に除去する工程では、前記第１半導体部の（０００－１）面からエッチングを行う、請求項１～８のいずれか１項に記載の半導体デバイスの製造方法。
  10. 　支持基板によって前記第１半導体部を支持する工程をさらに含む、請求項４に記載の半導体デバイスの製造方法。
  11. 　前記支持基板が実装基板である、請求項１０に記載の半導体デバイスの製造方法。
  12. 　前記第１半導体部を部分的に除去する工程の後に、前記第１半導体部と前記マスクパターンとを離隔する、請求項１～１１のいずれか１項に記載の半導体デバイスの製造方法。
  13. 　前記第１半導体部を部分的に除去する工程の後に、前記主基板の全部を除去する、請求項１または２記載の半導体デバイスの製造方法。
  14. 　前記マスク部は選択成長用マスクであり、
    　前記第１半導体部がＧａＮ系半導体を含み、
    　前記主基板が、シリコン基板または炭化シリコン基板である、請求項１～１３のいずれか１項に記載の半導体デバイスの製造方法。
  15. 　前記下地層は、平面視で前記開口部と重なるシード部を含み、
    　前記第１半導体部を部分的に除去する工程では、前記シード部と前記第１半導体部との結合部を除去する、請求項７に記載の半導体デバイスの製造方法。
  16. 　前記第１半導体部を部分的に除去する工程の前に、前記マスク部並びに前記第１半導体部の上面および側面に接するアンカー膜を形成する、請求項１に記載の半導体デバイスの製造方法。
  17. 　主基板よりも上層にマスク部および開口部を含むマスクパターンを形成した後に、ＥＬＯ法を用いて前記マスクパターン上に第１半導体部を形成する形成部と、
    　前記主基板のうち、少なくとも平面視で前記開口部と重なる部分を除去した後に、前記第１半導体部のうち、平面視で前記開口部と重なる部分を除去する加工部と、を備える、半導体デバイスの製造装置。
  18. 　ＧａＮ系半導体を含む第１半導体部と、前記第１半導体部よりも上層に位置する活性層とを備えた半導体デバイスであって、
    　前記第１半導体部は、（０００１）面である上面と、（０００－１）面である下面とを含み、
    　前記第１半導体部上面の＜１１－２０＞方向の長さが、前記第１半導体部下面の＜１１－２０＞方向の長さよりも大きい、半導体デバイス。
  19. 　前記第１半導体部上に、前記活性層を含む第２半導体部を備え、
    　前記第２半導体部に接する第１電極と、前記第１半導体部に接する第２電極とを含む、請求項１８に記載の半導体デバイス。
  20. 　前記第２半導体部は、（０００１）面である上面と、（０００－１）面である下面とを含み、
    　前記第２半導体部上面の＜１１－２０＞方向の長さが、前記第２半導体部下面の＜１１－２０＞方向の長さよりも大きい、請求項１９に記載の半導体デバイス。
  21. 　請求項１８～２０のいずれか１項に記載の半導体デバイスを含む電子機器。

     
PCT/JP2022/023088 2021-06-21 2022-06-08 半導体デバイスの製造方法および製造装置、半導体デバイスならびに電子機器 WO2022270309A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020237043617A KR20240010014A (ko) 2021-06-21 2022-06-08 반도체 디바이스의 제조 방법 및 제조 장치, 반도체 디바이스 및 전자기기
JP2023529812A JPWO2022270309A1 (ja) 2021-06-21 2022-06-08
EP22828226.5A EP4362115A1 (en) 2021-06-21 2022-06-08 Semiconductor device manufacturing method and manufacturing device, semiconductor device and electronic device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021102585 2021-06-21
JP2021-102585 2021-06-21

Publications (1)

Publication Number Publication Date
WO2022270309A1 true WO2022270309A1 (ja) 2022-12-29

Family

ID=84543915

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/023088 WO2022270309A1 (ja) 2021-06-21 2022-06-08 半導体デバイスの製造方法および製造装置、半導体デバイスならびに電子機器

Country Status (4)

Country Link
EP (1) EP4362115A1 (ja)
JP (1) JPWO2022270309A1 (ja)
KR (1) KR20240010014A (ja)
WO (1) WO2022270309A1 (ja)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6218730A (ja) * 1985-07-17 1987-01-27 Nec Corp 半導体装置の製造方法
JPH1145892A (ja) 1997-05-28 1999-02-16 Sony Corp 半導体装置およびその製造方法
JP2002231734A (ja) * 2001-02-06 2002-08-16 Oki Data Corp 基板ユニット、半導体素子、半導体素子の実装方法及びその製造方法
JP2005244172A (ja) * 2004-01-30 2005-09-08 Sumitomo Electric Ind Ltd 半導体素子の製造方法
WO2005106977A1 (ja) * 2004-04-27 2005-11-10 Matsushita Electric Industrial Co., Ltd. 窒化物半導体素子およびその製造方法
JP2006273716A (ja) * 1997-10-30 2006-10-12 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板の製造方法
JP2008226871A (ja) * 2007-03-08 2008-09-25 Nec Corp 半導体装置及びその製造方法
JP2012114263A (ja) * 2010-11-25 2012-06-14 Pawdec:Kk 半導体素子およびその製造方法
JP2020202351A (ja) * 2019-06-13 2020-12-17 日亜化学工業株式会社 発光素子の製造方法
US20210090885A1 (en) * 2018-05-17 2021-03-25 The Regents Of The University Of California Method for dividing a bar of one or more devices
JP6986645B1 (ja) * 2020-12-29 2021-12-22 京セラ株式会社 半導体基板、半導体デバイス、電子機器

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6218730A (ja) * 1985-07-17 1987-01-27 Nec Corp 半導体装置の製造方法
JPH1145892A (ja) 1997-05-28 1999-02-16 Sony Corp 半導体装置およびその製造方法
JP2006273716A (ja) * 1997-10-30 2006-10-12 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板の製造方法
JP2002231734A (ja) * 2001-02-06 2002-08-16 Oki Data Corp 基板ユニット、半導体素子、半導体素子の実装方法及びその製造方法
JP2005244172A (ja) * 2004-01-30 2005-09-08 Sumitomo Electric Ind Ltd 半導体素子の製造方法
WO2005106977A1 (ja) * 2004-04-27 2005-11-10 Matsushita Electric Industrial Co., Ltd. 窒化物半導体素子およびその製造方法
JP2008226871A (ja) * 2007-03-08 2008-09-25 Nec Corp 半導体装置及びその製造方法
JP2012114263A (ja) * 2010-11-25 2012-06-14 Pawdec:Kk 半導体素子およびその製造方法
US20210090885A1 (en) * 2018-05-17 2021-03-25 The Regents Of The University Of California Method for dividing a bar of one or more devices
JP2020202351A (ja) * 2019-06-13 2020-12-17 日亜化学工業株式会社 発光素子の製造方法
JP6986645B1 (ja) * 2020-12-29 2021-12-22 京セラ株式会社 半導体基板、半導体デバイス、電子機器

Also Published As

Publication number Publication date
JPWO2022270309A1 (ja) 2022-12-29
EP4362115A1 (en) 2024-05-01
KR20240010014A (ko) 2024-01-23

Similar Documents

Publication Publication Date Title
JP3036495B2 (ja) 窒化ガリウム系化合物半導体の製造方法
JP3815335B2 (ja) 半導体発光素子及びその製造方法
JP4055304B2 (ja) 窒化ガリウム系化合物半導体の製造方法
JP6986645B1 (ja) 半導体基板、半導体デバイス、電子機器
US20240136181A1 (en) Semiconductor substrate, method for manufacturing the same, apparatus for manufacturing the same, and template substrate
JP3744155B2 (ja) 窒化ガリウム系化合物半導体基板の製造方法
CN101926012B (zh) 制造发光器件的方法
JP3841537B2 (ja) 窒化ガリウム系化合物半導体及びその製造方法
WO2022224902A1 (ja) 半導体基板並びにその製造方法および製造装置、半導体デバイス並びにその製造方法および製造装置、電子機器
JP2002246646A (ja) 半導体素子およびその製造方法ならびに半導体基板の製造方法
WO2022270309A1 (ja) 半導体デバイスの製造方法および製造装置、半導体デバイスならびに電子機器
WO2022181584A1 (ja) テンプレート基板並びにその製造方法および製造装置、半導体基板並びにその製造方法および製造装置
TWI841952B (zh) 半導體基板及其製造方法、以及其製造裝置、ＧａＮ系晶體、半導體裝置、電子機器
WO2023027086A1 (ja) 半導体デバイスの製造方法および製造装置
WO2022220124A1 (ja) 半導体基板並びにその製造方法および製造装置、ＧａＮ系結晶体、半導体デバイス、電子機器
WO2022145453A1 (ja) 半導体基板、半導体基板の製造方法、半導体基板の製造装置、電子部品および電子機器
TWI837788B (zh) 半導體裝置之製造方法及製造裝置
TWI838676B (zh) 半導體基板、半導體裝置、電子機器
JP4055763B2 (ja) 窒化ガリウム系化合物半導体及び半導体基板
US20240203732A1 (en) Semiconductor substrate, manufacturing method and manufacturing apparatus for semiconductor substrate, semiconductor device, manufacturing method and manufacturing apparatus for semiconductor device, and electronic device
JP2020009914A (ja) Ｉｉｉ族窒化物半導体発光ダイオード、およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22828226

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20237043617

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1020237043617

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2023529812

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2022828226

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2022828226

Country of ref document: EP

Effective date: 20240122