WO2022202553A1 - 配線体、実装基板、配線付き配線転写版、配線体用中間材、及び、配線体の製造方法 - Google Patents

配線体、実装基板、配線付き配線転写版、配線体用中間材、及び、配線体の製造方法 Download PDF

Info

Publication number
WO2022202553A1
WO2022202553A1 PCT/JP2022/011952 JP2022011952W WO2022202553A1 WO 2022202553 A1 WO2022202553 A1 WO 2022202553A1 JP 2022011952 W JP2022011952 W JP 2022011952W WO 2022202553 A1 WO2022202553 A1 WO 2022202553A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
layer
insulating layer
transfer plate
film
Prior art date
Application number
PCT/JP2022/011952
Other languages
English (en)
French (fr)
Inventor
隆佳 二連木
章博 大石
勉 相阪
大介 松下
純平 岩永
正 東條
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Priority to EP22775341.5A priority Critical patent/EP4319510A1/en
Priority to US18/548,450 priority patent/US20240145374A1/en
Priority to JP2023509074A priority patent/JPWO2022202553A1/ja
Publication of WO2022202553A1 publication Critical patent/WO2022202553A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Definitions

  • the present disclosure relates to a wiring body, a mounting substrate, a wiring transfer plate with wiring, an intermediate material for the wiring body, and a method for manufacturing the wiring body. ; Re Distribution Layer).
  • a silicon interposer is composed of a silicon wafer.
  • a fine multilayer wiring layer is formed by a semiconductor process on the surface of the silicon wafer on which the semiconductor device is mounted, and connection terminals and electric circuits connected to the semiconductor package substrate are formed on the back surface of the silicon wafer. , and the front and back circuits are electrically connected by TSV (Through Silicon Via) penetrating the silicon wafer.
  • silicon interposers which require a wafer-level manufacturing process, have the problem of high manufacturing costs. Therefore, the application of silicon interposers is often limited to servers, high-end PCs, high-end graphics, and the like, which require performance rather than cost, which is an obstacle to their widespread use.
  • silicon is a semiconductor
  • forming a wiring layer directly on a silicon wafer has the problem of degrading electrical characteristics.
  • the transmission distance from the semiconductor package substrate becomes longer by the amount of the silicon interposer than when the semiconductor device is directly mounted on the semiconductor package substrate. There is a problem that noise becomes easy to ride.
  • thin fine wiring can be formed such that at least L/S is 2/2 ⁇ m to 5/5 ⁇ m and the wiring layer thickness per layer is 3 to 10 ⁇ m. requested.
  • one layer of wiring on the outermost surface of the semiconductor element mounting surface of a semiconductor package substrate manufactured by a normal process is polished by CMP (Chemical Mechanical Polishing).
  • CMP Chemical Mechanical Polishing
  • SAP Semi Additive Process
  • MSAP Modified Semi Additive Process
  • wiring and via electrodes are provided as wiring bodies.
  • a via electrode is provided in an interlayer insulating layer formed between wiring layers to connect wirings of upper and lower wiring layers.
  • a seed layer seed electrode
  • a plating film is laminated on the seed layer to form the via electrode. be able to.
  • the via electrodes formed by the conventional plating method have low reliability due to poor adhesion between the seed layer and the insulating layer.
  • the present disclosure has been made to solve such problems, and aims to provide a wiring body, a mounting substrate, and the like having highly reliable via electrodes.
  • one aspect of the wiring body according to the present disclosure is a wiring body arranged on a substrate having a conductor, the wiring body comprising a via hole formed in an insulating layer positioned on the substrate. a via electrode provided inside the via hole and connected to the conductor through the via hole; and wiring provided above the substrate through the insulating layer, wherein the via electrode is provided in the via hole. a seed layer formed along the inner side surface of the insulating layer from above the conductor; a via electrode body layer positioned on the seed layer and formed to fill the via hole; and an adhesion layer formed between the seed layer and the inner surface of the insulating layer.
  • one aspect of the mounting board according to the present disclosure includes a board having a conductor, and the wiring body according to any one of claims 1 to 4, which is positioned on the board.
  • one aspect of the wiring transfer plate with wiring is a wiring transfer plate with wiring, which is a wiring transfer plate on which transfer wiring for transferring to another member is formed, comprising: a base material; a release layer formed on a base material; a transfer plate insulating layer covering the base material so as to have an opening on the release layer; a protruding structure for forming a via hole for a via electrode in an insulating layer of a member to be coated, a plated film formed on the release layer in the opening, and an adhesion film covering at least the side surface of the protruding structure , wherein the plated film and the adhesion film are wirings for transfer to be transferred to another member.
  • one aspect of the intermediate material for a wiring body according to the present disclosure is an intermediate material for a wiring body, which is an intermediate material for a wiring body arranged on a substrate having a conductor, the wiring body intermediate material being positioned on the substrate.
  • an insulating layer having a concave portion; an adhesion film formed over inner side surfaces and a bottom surface of the concave portion and a main surface of the insulating layer; It is positioned above the body and is recessed from the main surface of the insulating layer.
  • one aspect of the wiring body manufacturing method includes the steps of: preparing a substrate having a conductor; preparing a wiring transfer plate with wiring in which wiring is formed on the wiring transfer plate; forming an insulating layer between the substrate and the wiring transfer plate with wiring by arranging an insulating material between the wiring transfer plate with wiring; and the wiring transfer plate included in the wiring transfer plate with wiring. from the insulating layer, wherein the wiring transfer plate with wiring has a base material, a release layer formed on the base material, and an opening on the release layer. a projection structure formed on the transfer plate insulating layer for forming a via hole in the insulating layer; and a projection structure formed on the release layer in the opening portion.
  • the protruding structure of the wiring transfer plate with the wiring is arranged in the insulating material, and the wiring transfer plate is disposed in the insulating material.
  • the adhesion film is transferred to the inner surface of the concave portion of the insulating layer, and the The plating film formed on the wiring transfer plate with wiring is transferred to the insulating layer.
  • the adhesion between the seed layer and the insulating layer can be improved, it is possible to obtain a wiring body and a mounting substrate having highly reliable via electrodes.
  • FIG. 1 is a plan view showing an example of a wiring pattern of one wiring layer in a wiring body of a mounting substrate according to Embodiment 1.
  • FIG. FIG. 2 is a cross-sectional view of the inter-via wiring portion of the mounting substrate taken along line II-II of FIG.
  • FIG. 3 is a cross-sectional view of the interlayer connection portion of the mounting board taken along line III-III in FIG.
  • FIG. 4 is a diagram for explaining a method of manufacturing a wiring transfer plate with wiring used when manufacturing the wiring body and the mounting substrate 1 according to the first embodiment.
  • FIG. 5 is a diagram for explaining a method of manufacturing a wiring transfer plate.
  • FIG. 6A is a cross-sectional view showing a modification of the wiring transfer plate.
  • FIG. 6B is a cross-sectional view of an inter-via wiring portion of the mounting board according to the modification.
  • FIG. 6C is a cross-sectional view of an interlayer connection portion of a mounting substrate according to a modification.
  • FIG. 7 is a diagram showing a configuration when the wiring transfer plate with wiring produced in FIG. 4 is cut along another cross section.
  • FIG. 8 is a diagram (cross-sectional view of a portion corresponding to the inter-via wiring portion in FIG. 2) for explaining the wiring body manufacturing method and the mounting substrate manufacturing method according to the first embodiment.
  • FIG. 9 is a diagram (a cross-sectional view of a portion corresponding to the interlayer connection portion in FIG. 3) for explaining the wiring body manufacturing method and the mounting substrate manufacturing method according to the first embodiment.
  • FIG. 10 is a cross-sectional view of a mounting board showing a first application example of the wiring body according to the first embodiment.
  • FIG. 11 is a cross-sectional view of a mounting board showing a second application example of the wiring body according to the first embodiment.
  • FIG. 12 is a cross-sectional view of a mounting substrate showing a third application example of the wiring body according to the first embodiment.
  • 13 is a cross-sectional view of a mounting substrate according to Embodiment 2.
  • FIG. 14A and 14B are diagrams for explaining the wiring body manufacturing method and the mounting board manufacturing method according to the second embodiment.
  • FIG. 15 is a cross-sectional view of a mounting board according to the third embodiment.
  • FIG. 16 is a diagram for explaining another example of the method of manufacturing the wiring transfer plate.
  • each figure is a schematic diagram and is not necessarily strictly illustrated. Therefore, scales and the like are not always the same in each drawing. Moreover, in each figure, the same code
  • FIG. 1 is a plan view showing an example of a wiring pattern of one wiring layer in a wiring body 30 of a mounting substrate 1 according to Embodiment 1.
  • FIG. FIG. 2 is a cross-sectional view of the inter-via wiring portion of the mounting substrate 1 along line II-II of FIG. 3 is a cross-sectional view of the interlayer connection portion of the mounting board 1 taken along line III--III in FIG.
  • the mounting board 1 is, for example, a semiconductor package board, and has a plurality of wiring layers on which wiring is formed. Therefore, as shown in FIG. 1, the mounting substrate 1 includes, as the wiring bodies 30, via electrodes 31 for electrically connecting wiring between wiring layers, and wiring 32 which is wiring in one of the wiring layers. .
  • the wiring 32 is connected to the via electrode 31 .
  • the via electrode 31 is formed, for example, at the end of the portion where the wiring 32 extends, but it is not limited to this.
  • the via electrode 31 may be formed in the middle of the wiring 32 .
  • each wiring layer a plurality of via electrodes 31 and wirings 32 are formed.
  • the mounting board 1 is a small ultra-high-density mounting board on which wirings 32 are mounted at high density.
  • the mounting substrate 1 includes a substrate 10 and an insulating layer 20 and a wiring body 30 located on the substrate 10 .
  • the wiring body 30 includes at least via electrodes 31 and wirings 32 as conductive members.
  • the insulating layer 20 may be a part of the wiring body 30 .
  • the substrate 10 has conductors 11 .
  • the conductor 11 is, for example, a wiring or an electrode formed in a wiring layer different from the wiring 32 .
  • the substrate 10 is a wiring board that is a board with wiring having wiring formed of copper foil or the like, and is, for example, a buildup board, a multilayer wiring board, a double-sided wiring board, or a single-sided wiring board. . Therefore, the substrate 10 is provided with a plurality of wirings or the like as the conductors 11 over a single layer or a plurality of layers. 2 and 3 schematically show only the conductors 11 formed on the outermost surface layer of the conductors 11 of the substrate 10. As shown in FIG.
  • the mounting board 1 is an ultra-high-density mounting board
  • the board 10 is a build-up board.
  • the substrate 10 is not limited to a wiring substrate such as a build-up substrate, and may be an IC package substrate or an IC chip itself as long as it has wiring or electrodes as the conductor 11. good too.
  • the insulating layer 20 is formed on the substrate 10 . Specifically, the insulating layer 20 covers the entire substrate 10 so as to cover the conductors 11 in the surface layer of the substrate 10 .
  • the insulating layer 20 is arranged between the conductor 11 of the substrate 10 and the wiring 32 . Therefore, the insulating layer 20 is an interlayer insulating layer.
  • the wiring layer in which the wiring that is the conductor 11 on the surface layer of the substrate 10 is formed is defined as the first wiring layer WL1, and the wiring 32 of the wiring body 30 is formed.
  • the insulating layer 20 is an interlayer insulating layer between the first wiring layer WL1 and the second wiring layer WL2.
  • a via hole 21 is formed in the insulating layer 20 .
  • the via hole 21 is a through hole formed on the conductor 11 of the substrate 10 .
  • a via electrode 31 is formed in the via hole 21 .
  • the via hole 21 has a truncated cone shape with an inclined inner surface (tapered surface). Therefore, the opening shape (top view shape) of via hole 21 is circular, and the cross-sectional shape of via hole 21 is trapezoidal.
  • the shape of the via hole 21 may be a truncated pyramid shape such as a quadrangular truncated pyramid shape, or may be a columnar shape or a prismatic shape.
  • the insulating layer 20 is made of an insulating material.
  • the insulating material forming the insulating layer 20 is, for example, an insulating resin.
  • the insulating resin material for forming the insulating layer 20 may be a liquid insulating resin material having fluidity, which is composed of a photocurable resin such as an ultraviolet curable resin or a thermosetting resin.
  • a prepreg made of a film-like insulating resin made of a thermosetting resin or a thermoplastic resin may also be used.
  • An insulating resin sheet can be used as the film-like insulating resin. In this case, the insulating resin sheet preferably has adhesiveness.
  • the insulating material forming the insulating layer 20 is not limited to an organic insulating material such as an insulating resin, and may be an inorganic insulating material such as a silicon oxide film or a silicon nitride film.
  • the wiring body 30 is arranged on the substrate 10 having the conductor 11 .
  • the via electrode 31 of the wiring body 30 is arranged on the conductor 11 of the substrate 10
  • the wiring 32 of the wiring body 30 is arranged above the substrate 10 with the insulating layer 20 interposed therebetween.
  • the wiring 32 is arranged on the insulating layer 20 . As shown in FIG. 2, the wiring 32 is arranged above the conductor 11 as the wiring of the substrate 10 with the insulating layer 20 interposed therebetween, but it is not limited to this.
  • the wiring 32 is formed on the insulating layer 20 by a transfer method using a wiring transfer plate. It should be noted that the wiring 32 may not be entirely located on the surface of the insulating layer 20 , and the lower portion of the wiring 32 may be located within the insulating layer 20 .
  • the via electrode 31 is connected to the conductor 11 of the substrate 10 through the via hole 21 of the insulating layer 20 .
  • the via electrode 31 is a plug that connects upper and lower wirings sandwiching the insulating layer 20 .
  • the via electrodes 31 are composed of wirings (conductors 11) of the first wiring layer WL1 located directly below the insulating layer 20 and wirings (wirings 32) of the second wiring layer WL2 located directly above the insulating layer 20. is connected to
  • At least a part of the via electrode 31 is provided inside the via hole 21 .
  • the via electrode 31 is embedded in the via hole 21 without gaps.
  • the via electrode 31 is formed so as to protrude from the surface of the insulating layer 20 as well as inside the via hole 21 .
  • the height of the via electrode 31 from the surface of the insulating layer 20 is higher than the height of the wiring 32 from the surface of the insulating layer 20 .
  • the via electrode 31 is formed over the conductor 11 of the substrate 10 and over the insulating layer 20 .
  • the via electrode 31 is formed so as to run over the surface of the insulating layer 20 from inside the via hole 21 of the insulating layer 20 . Therefore, the planar view area of the portion of the via electrode 31 protruding from the insulating layer 20 is larger than the maximum diameter area of the portion of the via electrode 31 embedded in the via hole 21 .
  • the shape of the portion of the via electrode 31 embedded in the via hole 21 is the same as the shape of the via hole 21 . Therefore, in the present embodiment, the portion of the via electrode 31 embedded in the via hole 21 has a truncated cone shape with an inclined side surface (tapered surface). The minimum diameter of the portion of the via electrode 31 embedded in the via hole 21 is larger than the width of the wiring 32 .
  • the via electrode 31 has a seed layer 31a, a via electrode body layer 31b provided on the seed layer 31a, and an adhesion layer 31c.
  • the via electrode 31 further includes an electroless plated layer 31d between the adhesion layer 31c and the seed layer 31a. Note that the electroless plated layer 31d may be omitted.
  • the seed layer 31 a is formed on the conductor 11 of the substrate 10 within the via hole 21 . Specifically, seed layer 31 a is formed on the upper surface of conductor 11 so as to be in contact with conductor 11 . The seed layer 31 a is formed along the inner surface of the insulating layer 20 from above the conductor 11 within the via hole 21 .
  • the seed layer 31a is formed up to the main surface of the insulating layer 20 . That is, it is formed over the conductor 11 of the substrate 10 and over the main surface of the insulating layer 20 .
  • the film thickness of the seed layer 31a is constant. Therefore, the seed layer 31 a is formed so as to extend over the main surface of the insulating layer 20 from the conductor 11 in the via hole 21 .
  • the seed layer 31a is a seed electrode made of a conductive material for forming the via electrode body layer 31b by plating. Therefore, the seed layer 31a is preferably made of a conductive material with low electrical resistance.
  • the seed layer 31a is a metal film made of a metal material containing copper, which is a low-resistance material, for example. In this case, the seed layer 31a may not be made of copper only, but may contain copper and other metal such as nickel. Note that the seed layer 31a may be a single film composed of only one metal film, or may be a laminated film in which a plurality of metal films are stacked.
  • the via electrode body layer 31b is a plated film laminated on the seed layer 31a.
  • via electrode body layer 31b is an electrolytic plated film formed by an electrolytic plating method.
  • the via electrode body layer 31b is an electrolytic Cu-plated film made of copper.
  • the via electrode body layer 31b is positioned on the seed layer 31a and is formed so as to fill the inside of the via hole 21 .
  • the via electrode body layer 31b is formed up to the main surface of the insulating layer 20 .
  • the via electrode body layer 31b is formed over the conductor 11 and the insulating layer 20 on the seed layer 31a.
  • the via electrode body layer 31b is formed so as to run over the main surface of the insulating layer 20 from inside the via hole 21 of the insulating layer 20 .
  • the via electrode body layer 31b constitutes most of the via electrode 31. In the present embodiment, via electrode body layer 31b occupies 90% or more of via electrode 31 in the cross-sectional view of FIG.
  • the adhesion layer 31c is formed at least inside the via hole 21. Specifically, the adhesion layer 31 c is formed between the seed layer 31 a and the inner surface of the insulating layer 20 within the via hole 21 . The adhesion layer 31 c is sandwiched between the seed layer 31 a and the insulating layer 20 and contacts the seed layer 31 a and the insulating layer 20 . In the present embodiment, the adhesion layer 31c is formed over the main surface of the insulating layer 20, similarly to the seed layer 31a. Therefore, the adhesion layer 31 c is formed over the main surface of the insulating layer 20 and the position facing the inner side surface of the insulating layer 20 in the via hole 21 . The film thickness of the adhesion layer 31c is constant. Therefore, the adhesion layer 31 c is formed so as to run over the main surface of the insulating layer 20 from within the via hole 21 .
  • the portion of the adhesion layer 31 c located above the insulating layer 20 is located between the insulating layer 20 and the portion of the via-electrode body layer 31 b located above the insulating layer 20 .
  • an adhesion layer 31c, an electroless plated layer 31d, a seed layer 31a, and a via electrode body layer 31b are laminated in this order on the insulating layer 20.
  • the adhesion layer 31 c is the lowest layer of the portion of the via electrode 31 located above the insulating layer 20 .
  • the seed layer 31 a is the bottom layer of the via electrode 31 in the portion of the via electrode 31 inside the via hole 21 of the insulating layer 20 .
  • the adhesion layer 31c (first adhesion layer) of the via electrode 31 is formed in the same layer as the adhesion layer 32a (second adhesion layer) of the wiring 32, which will be described later. That is, the adhesion layer 31c of the via electrode 31 and the adhesion layer 32a of the wiring 32 are made of the same material and formed in the same process.
  • the electroless plated layer 31d is an electroless plated film formed by an electroless plating method. Specifically, the electroless plated layer 31d is an electroless Cu plated film made of copper. As described above, in the via electrode 31, the via electrode body layer 31b and the electroless plated layer 31d are both Cu plated films, and the electroless plated layer 31d is an electroless Cu plated film.
  • the layer 31b is an electrolytic Cu plating film. Therefore, the via electrode body layer 31b and the electroless plated layer 31d contain copper with different crystal grain sizes.
  • the average crystal grain size of copper forming the via-electrode body layer 31b which is an electrolytic Cu-plated film
  • the average crystal grain size of copper forming the electroless-plated layer 31d is larger than the average crystal grain size of copper forming the electroless-plated layer 31d, which is an electroless-plated film.
  • the average crystal grain size of copper forming the electroless plated layer 31d is smaller than the average crystal grain size of copper forming the via electrode body layer 31b, which is an electrolytic Cu plated film.
  • the wiring 32 has an adhesion layer 32a provided as a lower layer of the wiring 32, and a wiring body layer 32b provided on the adhesion layer 32a.
  • the adhesion layer 32 a is the bottom layer of the wiring 32 .
  • the adhesion layer 32 a is provided on the main surface of the insulating layer 20 .
  • the wiring 32 further has a conductive layer 32c provided on the wiring body layer 32b, and an electroless plated layer 32d provided between the adhesion layer 32a and the wiring body layer 32b. That is, the wiring 32 has a laminated structure in which the adhesion layer 32a, the electroless plated layer 32d, the wiring body layer 32b, and the conductive layer 32c are laminated in this order in the direction away from the insulating layer 20.
  • FIG. The lower portion of the wiring body layer 32b and the adhesion layer 32a have the same line width.
  • the adhesion layer 32a is provided to facilitate adhesion between the wiring 32 and the insulating layer 20.
  • the adhesion layer 32 a has a function or structure for enhancing adhesion between the wiring 32 and the insulating layer 20 .
  • the adhesion layer 32 a has a fine uneven structure as a structure for enhancing the adhesion between the wiring 32 and the insulating layer 20 .
  • the adhesion layer 32a has a fine uneven structure as a whole layer, but it is not limited to this. 20 side. By providing the adhesion layer 32a having the fine uneven structure in this way, the adhesion layer 32a can be easily adhered to the insulating layer 20 by the anchor effect.
  • Such a fine concavo-convex structure of the adhesion layer 32a is, for example, a needle-like concavo-convex shape with a height of 500 nm or less.
  • the adhesion layer 32a is made of a metal film containing copper.
  • the fine concavo-convex structure of the adhesion layer 32a is made of copper and/or copper oxide.
  • a fine concave-convex structure can be formed by forming copper oxide having needle-like crystals on the copper surface and roughening the copper surface.
  • the micro unevenness structure may be formed by slightly etching the copper surface by micro-roughening etching to roughen the surface.
  • the adhesion layer 32a may be composed of a metal element other than copper.
  • the adhesion layer 32a of the wiring 32 and the adhesion layer 31c of the via electrode 31 are formed in the same layer. That is, the adhesion layer 32a, which is the lower layer of the wiring 32, and the adhesion layer 31c, which is the lower layer of the via electrode 31 located on the insulating layer 20, are made of the same material and have the same fine uneven structure. Note that the adhesion layer 32a may be formed on the electroless plated layer 32d.
  • the wiring body layer 32b is a plated film laminated under the conductive layer 32c.
  • the wiring body layer 32b is an electroless plated film formed by an electroless plating method.
  • the wiring body layer 32b is an electroless Cu plating film made of copper.
  • the wiring body layer 32b of the wiring 32 and the via electrode body layer 31b of the via electrode 31 are both Cu-plated films, but the wiring body layer 32b is an electroless Cu-plated film, and the via electrode body layer 31b is an electroless Cu-plated film.
  • 31b is an electrolytic Cu plating film. Therefore, the via electrode main layer 31b and the wiring main layer 32b contain copper with different crystal grain sizes. Specifically, the average crystal grain size of copper forming the via electrode main layer 31b, which is an electrolytic Cu-plated film, is larger than the average crystal grain size of copper forming the wiring main body layer 32b, which is an electroless plated film. In other words, the average crystal grain size of copper forming the wiring body layer 32b, which is an electroless plated film, is smaller than the average crystal grain size of copper forming the via electrode body layer 31b, which is an electrolytic Cu plated film.
  • the via electrode body layer 31b as a relatively low-stress electrolytic plated film, it is possible to suppress the occurrence of plating peeling and cracks in the via electrode 31 due to internal stress. Further, by forming the wiring body layer 32b with an electroless plated film that can have a uniform film thickness, it is possible to easily form a plurality of wirings 32 having a large area and a uniform film thickness.
  • Both the wiring body layer 32b of the wiring 32 and the via electrode body layer 31b of the via electrode 31 are plated films, but the wiring 32 does not have a seed layer as a lower layer. That is, the via electrode 31 has the seed layer 31a as its lower layer, but the wiring 32 does not have the seed layer as its lower layer.
  • the wiring body layer 32b of the wiring 32 constitutes most of the wiring 32. In this embodiment, the wiring body layer 32b occupies 90% or more of the wiring 32 in the cross-sectional view of FIG.
  • the conductive layer 32c formed on the wiring body layer 32b functions as a part of the conductor of the wiring 32 and also functions as a protective layer that protects the wiring body layer 32b. That is, when the seed layer 31a of the via electrode 31 is formed by etching and patterning the seed film, the conductive layer 32c can prevent the wiring body layer 32b from being etched and reduced. That is, the wiring body layer 32b can be protected by the conductive layer 32c when the seed film is etched. Thus, the conductive layer 32c functions as a protective layer that protects the wiring body layer 32b during etching.
  • the conductive layer 32c is an electroless plated film like the wiring body layer 32b.
  • the conductive layer 32c is composed of a material or structure different from that of the wiring body layer 32b.
  • the conductive layer 32c is made of a conductive material different from that of the wiring body layer 32b.
  • the conductive layer 32c is made of a conductive material other than copper.
  • the conductive layer 32c is made of a material containing any one of nickel (Ni), palladium (Pd), platinum (Pt), and silver (Ag). That is, the conductive layer 32c is an electroless plated film containing any of these materials.
  • the electroless plated layer 32d is an electroless plated film formed by an electroless plating method, like the wiring body layer 32b. Specifically, the electroless plated layer 32d is an electroless Cu plated film made of copper. However, the electroless plated film of the wiring body layer 32b and the electroless plated film of the electroless plated layer 32d are formed in separate steps.
  • the electroless plated film of the wiring body layer 32b is of a type that is selectively deposited on the electrodes, and the electroless plated film of the electroless plated layer 32d can be formed uniformly over the entire surface of the insulating layer. is of type.
  • FIG. 4A and 4B are diagrams for explaining a method of manufacturing the wiring transfer plate 200 with wiring used when manufacturing the wiring body 30 and the mounting substrate 1 according to the first embodiment.
  • 5A and 5B are diagrams for explaining a method of manufacturing the wiring transfer plate 100.
  • FIG. FIG. 6A is a cross-sectional view showing a modification of the wiring transfer plate.
  • FIG. 6B is a cross-sectional view of an inter-via wiring portion of the mounting board according to the modification.
  • FIG. 6C is a cross-sectional view of an interlayer connection portion of a mounting substrate according to a modification.
  • FIG. 7 is a diagram showing a configuration when the wiring transfer plate 200 with wiring produced in FIG. 4 is cut along another cross section.
  • 8 and 9 are diagrams for explaining the method for manufacturing the wiring body 30 and the method for manufacturing the mounting board 1 according to the first embodiment.
  • 8 shows a method of manufacturing a portion corresponding to the inter-via wiring portion of FIG. 2
  • FIG. 9 shows a method of manufacturing a portion corresponding to the interlayer connection portion of FIG.
  • the wiring body 30 and the mounting substrate 1 are produced using the wiring transfer plate 100.
  • the wiring transfer plate 100 is a wiring pattern plate for forming wiring (transfer wiring) to be transferred to another member (transfer target member) in a predetermined pattern.
  • the wiring transfer plate 100 in the present embodiment is a plating pattern plate for forming an electroless plating film as transfer wiring.
  • the electroless plated film formed by the wiring transfer plate 100 becomes at least part of the wiring to be transferred to another member.
  • a method of manufacturing the wiring body 30 and the mounting board 1 using the wiring transfer plate 100 will be described below.
  • a wiring transfer plate 200 with wiring is prepared in advance.
  • the wiring transfer plate 200 with wiring is obtained by forming transfer wiring on the wiring transfer plate 100 .
  • the wiring transfer plate 200 with wiring is the wiring transfer plate 100 on which the transfer wiring is formed.
  • transfer wirings 36 for transferring to members constituting the mounting board 1 are formed.
  • a wiring transfer plate 100 is prepared.
  • the wiring transfer plate 100 is prepared in advance as shown in FIG.
  • a substrate with a plating base material is received, in which a plating base material layer 130 is formed on a base material 110 serving as a support substrate.
  • a highly rigid substrate such as a glass substrate or a metal substrate is preferably used.
  • a metal substrate made of SUS is used as base material 110 .
  • the plating base material layer 130 is a catalyst base material layer for forming an electroless plating film.
  • the plating base material constituting the plating base material layer 130 one or a plurality of materials selected from nickel (Ni), palladium (Pd), platinum (Pt), chromium (Cr), iron (Fe), etc. can be used.
  • the plating base material layer 130 is a nickel film.
  • an insulating layer 120 that will become a transfer plate insulating layer is formed on the plating base material layer 130 .
  • the insulating layer 120 for example, a photoresist can be used.
  • the insulating layer 120 which is a photoresist, is exposed and developed to form a plurality of openings 121 in the insulating layer 120, and the plating base material layer 130 is formed. expose the That is, the insulating layer 120 covers the base material 110 so as to have the opening 121 on the plating base material layer 130 .
  • a protruding structure 140 is formed on the insulating layer 120 . Specifically, the protrusion structure 140 is formed on the insulating layer 120 . Thus, the wiring transfer plate 100 is completed.
  • the protruding structures 140 formed on the insulating layer 120 are pillars for forming via holes for via electrodes in the insulating layer of the member (transferred member) to which the transfer wiring is transferred by the wiring transfer plate 100 .
  • One or more protrusion structures 140 are formed according to the number of via holes to be formed.
  • the protruding structure 140 is a protruding portion that protrudes from the main surface of the insulating layer 120 .
  • the protrusion structure 140 is columnar. Since the projecting structure 140 is a projection for forming a via hole, it has the same shape as the via hole. In other words, the via hole has the same shape as the protrusion structure 140 . That is, the shape of the protrusion structure 140 is transferred to the insulating layer as the via hole.
  • the protruding structure 140 has a truncated cone shape with an inclined side surface (tapered surface).
  • the protruding structure 140 may have a truncated pyramid shape such as a truncated quadrangular pyramid shape, or may have a cylindrical shape, a prism shape, or the like.
  • the side surface of the protrusion structure 140 does not have to be inclined with respect to the main surface of the insulating layer 120, but by making the side surface of the protrusion structure 140 an inclined surface, the transfer member can be insulated when the via hole is formed. The projecting structure 140 is easily removed from the layer.
  • the protruding structure 140 may be made of either an organic material or an inorganic material, but preferably has a high rigidity that does not undergo plastic deformation.
  • the protrusion structure 140 is made of an insulating resin material.
  • the protrusion structure 140 is preferably made of a hard resin material.
  • the protruding structure 140 may be made of a conductive resin material, or may be made of a material other than the resin material.
  • the protrusion structure 140 may be made of a metal material, a ceramic material, or the like.
  • the protrusion structure 140 may be made of the same material as the insulating layer 120 .
  • the protrusion structure 140 may be formed integrally with the insulating layer 120 instead of being formed separately from the insulating layer 120 .
  • the protruding structure 140 may be formed when exposing and developing the insulating layer 120 without providing the step (f) of FIG. .
  • the plating base material layer 130 functions as a release layer. good too. Giving releasability to the plating base material layer 130 means weakening the catalytic reaction effect of the plating base material layer 130 .
  • the plating base material layer 130 can be provided with releasability.
  • the release treatment for the plating base material layer 130 is not limited to the oxidation treatment.
  • the plating base material layer 130 is a continuous film in FIG. 5, it is not limited to this.
  • the plating base material layer 130 may be patterned and separated to form the plating base material layer 130A for each opening 121.
  • FIG. 5 is a continuous film in FIG. 5, it is not limited to this.
  • the plating base material layer 130 may be patterned and separated to form the plating base material layer 130A for each opening 121.
  • the transfer wiring 36 is formed on the wiring transfer plate 100 .
  • an electroless plating film (electroless plating layer) is formed on the plating base material layer 130 by an electroless plating method.
  • a metal is deposited and grown by a catalytic reaction caused by the catalyst of the plating base material layer 130 , thereby forming an electroless plating film on the plating base material layer 130 .
  • a conductive layer 32c and a wiring body layer 32b made of different materials are laminated as electroless plating films.
  • the plating base material layer 130 is a nickel film
  • a conductive layer 32c made of an electrolytic pd-plated film is formed, and a wiring body layer 32b made of an electroless Cu-plated film is laminated on the conductive layer 32c.
  • the conductive layer 32c is preferably an electroless plated film.
  • the conductive layer 32c can be formed thin and with a uniform film thickness.
  • the conductive layer 32c may be an electroplated film instead of an electroless plated film.
  • the electroless Ni film or the electroless silver-plated film is removed without corroding Cu when forming a wiring body in a later step. Therefore, the wiring body can be easily made of only Cu. If the electroless Ni film remains, there is a concern that the wiring resistance of the wiring body will increase because the electroless Ni film generally contains substances such as boron and phosphorus and thus has high resistance. In addition, the electroless Ni film has magnetism, and there is a concern that the high-frequency characteristics and the like may be deteriorated. In addition, since silver is a metal that easily causes ion migration, there is a concern that reliability characteristics may deteriorate.
  • FIG. 6B shows a cross-sectional view of the inter-via wiring portion of the mounting board corresponding to line II-II in FIG.
  • FIG. 6C shows a cross-sectional view of the interlayer connection portion of the mounting board corresponding to line III-III in FIG.
  • the conductive layer 32c remains at the connecting portion between the via electrode 31A and the wiring 32A. Good connection characteristics can be obtained as the seed layer 31a that forms the electrolytic Ni film or the electroless silver plating film and the electroless Cu film.
  • the conductive layer 32c is an electroless Pd film or an electroless Pt film
  • the electroless Pd film or the electroless Pt film generally contains almost no impurities, the surface resistance of the wiring can be kept low.
  • it does not have magnetism, it is also advantageous in terms of high-frequency characteristics.
  • Pd or Pt forming the electroless Pd film or the electroless Pt film is a metal that is more stable than Cu, it can function as a barrier layer that suppresses ion migration.
  • the conductive layer 32c is preferably an electroless plated film.
  • the film thickness of the conductive layer 32c can be formed to be uniform.
  • the conductive layer 32c may be an electroplated film instead of an electroless plated film.
  • an electroless plated film 33 is formed by an electroless plating method.
  • an electroless Cu plating film is formed as the electroless plating film 33 .
  • the electroless plated film 33 is formed not only on the metal but also on the insulating material. be.
  • the electroless plated film 33 on the wiring body layer 32b is thinner than the electroless plated film on the insulating layer 120 because the electroless plated film 33 is difficult to self-grow on copper.
  • an adhesion film 34 is formed.
  • the adhesion film 34 covers at least the side surfaces of the protrusion structure 140 .
  • the adhesion film 34 covers not only the side surfaces of the protruding structure 140 but also the upper surface thereof.
  • the adhesion film 34 is formed on the entire surface of the insulating layer 120 so as to cover the protruding structure 140 and the electroless plated film 33 . That is, the adhesion film 34 is formed over the entire upper surface of the substrate 110 .
  • the adhesion film 34 can be formed by forming a metal film such as a copper film made of copper over the entire upper surface of the base material 110 and performing an adhesion treatment for imparting adhesion to the metal film.
  • the adhesion film 34 having a fine uneven structure can be formed by roughening the metal film as adhesion treatment.
  • the conductive layer 32c, the wiring body layer 32b, the electroless plated film 33, and the adhesion film 34 constituting the transfer wiring 36 are formed on the wiring transfer plate 100.
  • the attached wiring transfer plate 200 is completed.
  • the wiring transfer plate 200 with wiring has a structure as shown in FIG.
  • the wiring transfer plate 200 with wiring thus manufactured can transfer the transfer wiring 36 to another member. That is, the conductive layer 32c, the wiring body layer 32b, the electroless plated film 33, and the adhesion film 34 are the transfer wiring 36 to be transferred to another member.
  • the wiring transfer plate 100 after transferring the transfer wirings 36 of the wiring transfer plate 200 with wires to another member returns to the state of (a) in FIG. 4 and can be used repeatedly. That is, the wiring transfer plate 100 can be reused. Specifically, as shown in (b) to (e) of FIG. It can be transferred to another member.
  • the wiring body 30 and the mounting board 1 are manufactured by using the wiring transfer plate 200 with wiring. 8 showing the cross section of the inter-via wiring portion of the mounting board 1 and FIG. 9 showing the cross section of the interlayer connecting portion of the mounting board 1.
  • FIG. 8 showing the cross section of the inter-via wiring portion of the mounting board 1
  • FIG. 9 showing the cross section of the interlayer connecting portion of the mounting board 1.
  • the transfer wiring 36 is arranged on the substrate 10 with the insulating layer 20 interposed therebetween.
  • the transfer wiring 36 is formed by a transfer method using a wiring transfer plate 200 with wiring prepared in advance.
  • a substrate 10 having conductors 11 is prepared.
  • a build-up substrate is prepared in which wirings, electrodes, etc. are formed as conductors 11 on the uppermost layer.
  • an insulating material is placed between the substrate 10 having the conductor 11 and the wiring transfer plate 200 with wiring, thereby separating the substrate 10 and the wiring.
  • An insulating layer 20 is formed between the attached wiring transfer plate 200 and the wiring transfer plate 200 .
  • an insulating material to be the insulating layer 20 is placed on the substrate 10 having the conductors 11, and the wiring transfer plate 200 with wires is placed on the insulating material. That is, the insulating material of the insulating layer 20 is inserted between the substrate 10 and the wiring transfer plate 200 with wiring. At this time, the wiring transfer plate 200 with wiring is arranged so that the transfer wiring 36 and the projecting structure 140 are on the insulating layer 20 side. In this case, the protrusion structure 140 is arranged so as to face the conductor 11 connecting the via electrode.
  • the liquid insulating resin material is used as the insulating material for the insulating layer 20
  • the liquid insulating resin material is applied onto the substrate 10 having the conductors 11, and the wiring transfer plate 200 with wiring is applied thereon. to cure the liquid insulating resin material.
  • the liquid insulating resin material is a thermosetting resin
  • it is cured by heating or drying
  • the liquid insulating resin material is a photocurable resin
  • the insulating layer 20 can be formed between the substrate 10 and the wiring transfer plate 200 with wiring in a state in which the protruding structures 140 are embedded in the insulating layer 20 .
  • the film-like insulating resin sheet is placed on the substrate 10 having the conductors 11, and the wiring transfer plate 200 with wires is placed thereon. and heat-compress. At this time, since the wiring transfer plate 200 with wiring is pressed toward the substrate 10 , the portions of the insulating resin sheet corresponding to the projecting structures 140 are spread out by the projecting structures 140 . As a result, the insulating layer 20 can be formed between the substrate 10 and the wiring transfer plate 200 with wiring in a state in which the protruding structures 140 are embedded in the insulating layer 20 .
  • the protrusion structure 140 of the wiring transfer plate 200 with wiring is arranged in the insulating material.
  • the protrusion structure 140 is arranged in the insulating material so that the tip faces the conductor 11 with the adhesion film 34 interposed therebetween.
  • the adhesion film 34 covering the upper surface of the protruding structure 140 is in contact with the conductor 11 .
  • the protruding structure 140 is embedded in the insulating layer 20 in a state in which the tip is in contact with or close to the conductor 11 .
  • a very thin insulating thin film 20a may exist partially or entirely between the adhesion film 34 covering the upper surface of the protruding structure 140 and the conductor 11 .
  • the portion of the adhesion film 34 formed on the main surface of the insulating layer 120 of the wiring transfer plate 100 is formed on the upper surface of the insulating layer 20 .
  • the wiring transfer plate 100 included in the wiring transfer plate 200 with wiring is separated from the insulating layer 20 . That is, the wiring transfer plate 100 and the insulating layer 20 are separated. As a result, the transfer wiring 36 of the wiring transfer plate 200 with wiring is separated from the plating base material layer 130 (release layer) and transferred to the substrate 10 side. Specifically, the transfer wiring 36 of the wiring transfer plate 200 with wiring is transferred to the insulating layer 20 , and the transfer wiring 36 is formed on the insulating layer 20 .
  • the conductive layer 32c, the wiring body layer 32b, the electroless plated film 33, and the adhesion film 34 are transferred to the insulating layer 20. As shown in FIG.
  • the insulating layer 20 in which the protruding structures 140 are embedded corresponds to the via hole 21 in the insulating layer 20 on the conductor 11.
  • a recess 21a is formed. Recess 21 a is located above conductor 11 and is recessed from the main surface of insulating layer 20 .
  • the recesses 21a corresponding to the via holes 21 are formed in the insulating layer 20 on the conductor 11, and the electroless plated film 33 and the adhesion film 34 form the insulating layer.
  • the electroless plated film (conductive layer 32c, wiring body layer 32b) transferred to the inner side surface of the concave portion 21a of 20 and formed on the wiring transfer plate 200 with wiring is transferred to the insulating layer 20.
  • FIG. Specifically, the electroless plated film 33 and the adhesion film 34 are transferred not only to the inner surface of the concave portion 21 a of the insulating layer 20 but also to the bottom surface.
  • the transfer wiring 36 is easily separated from the plating base material layer 130, and the transfer wiring Since 36 has the adhesion film 34 , it is easily adhered to the insulating layer 20 . Thereby, the transfer wiring 36 can be easily transferred to the insulating layer 20 .
  • the laminated wiring of the conductive layer 32 c and the wiring body layer 32 b , the electroless plated film 33 and the adhesion film 34 can be easily transferred to the insulating layer 20 .
  • the insulating resin sheet when a film-shaped insulating resin sheet is used as the insulating material for the insulating layer 20, the insulating resin sheet preferably has adhesiveness. This makes it easier for the adhesion film 34 of the transfer wiring 36 to adhere to the insulating layer 20 , so that the transfer wiring 36 can be transferred to the insulating layer 20 more easily.
  • the member in which the transfer wiring 36 is transferred by the wiring transfer plate 200 with wiring and the concave portion 21 a is formed in the insulating layer 20 is an intermediate member of the wiring body 30 arranged on the substrate 10 . It is an intermediate body material 300 . Therefore, the wiring body intermediate material 300 is positioned on the substrate 10, and includes the insulating layer 20 having the recess 21a, the adhesion film 34 formed on the inner side surface and the bottom surface of the recess 21a, and the insulating layer 20, and the adhesive film 34 is formed on the insulating layer 20. A laminate (laminated wiring) of a conductive layer 32c functioning as a wiring located on the film 34 and a wiring body layer 32b is provided. Intermediate material 300 for a wiring body in the present embodiment is formed using wiring transfer plate 200 with wiring, and concave portions 21a are formed by projecting structures 140 in wiring transfer plate 200 with wiring.
  • the electroless plated film 33 and the adhesion film 34 existing on the conductor 11 are removed.
  • the residue of the insulating material of the insulating layer 20 inside the via hole 21 is also removed.
  • the insulating thin film 20a remaining on the conductor 11 as a residue of the insulating material of the insulating layer 20 is also removed.
  • the electroless plated film 33 and the adhesion film 34 on the conductor 11 and the residue of the insulating material may be removed by laser patterning or by etching. It may be removed by dry or wet ashing.
  • the wiring body intermediate material 300 may be obtained by performing this removing process.
  • a seed film 35 is formed so as to cover the exposed conductor 11, the electroless plated film, and the wiring body layer 32b. Specifically, after removing the residue of the insulating layer 20 by desmearing and laser processing, the seed film 35 is formed over the entire upper surface of the substrate 10 by electroless plating or sputtering. Further, in the present embodiment, since the conductive layer 32c exists on the wiring body layer 32b, the seed film 35 is laminated on each of the conductor 11, the electroless plated film 33 and the conductive layer 32c.
  • the seed film 35 is a seed electrode for forming the via electrode body layer 31b of the via electrode 31 by electroplating. Therefore, the wiring body layer 32b and the conductive layer 32c can be protected by the seed film 35 until the seed film 35 is removed in subsequent steps.
  • the seed film 35 covers not only the upper portion of the conductive layer 32c but also the side portions of the wiring body layer 32b and the conductive layer 32c. Therefore, a small amount of the seed film 35 component (such as Pd) is present on the top and side portions of the wiring body layer 32b and the conductive layer 32c.
  • the seed film 35 is a metal film made of a metal material containing copper.
  • the seed film 35 may consist of only copper, or may contain copper and other metals such as nickel.
  • a resist 40 is selectively formed on the seed film 35 so that the portion of the seed film 35 covering the conductor 11 is exposed. . Specifically, an opening 41 is formed in the resist 40 above the conductor 11 .
  • the resist 40 covers the wiring body layer 32b.
  • a dry film resist (DFR), for example, can be used as the resist 40 .
  • the via electrode body layer 31b is formed on the exposed seed film 35. Then, as shown in FIG. Specifically, the via electrode body layer 31b is formed so as to fill the inside of the opening 41 of the resist 40 .
  • an electrolytic plated film is formed on the seed film 35 in the opening 41 by an electrolytic plating method as the via electrode main body layer 31b.
  • the via electrode body layer 31b is an electrolytic Cu plating film.
  • part of the via electrode body layer 31b is formed on the end of the transfer wiring 36 in the interlayer connection. Specifically, part of the via electrode body layer 31 b is formed on the seed film 35 laminated on the transfer wiring 36 .
  • the resist 40 is removed. Specifically, the resist 40, which is a dry film resist, is removed. As a result, the portion of the seed film 35 covered with the resist 40 is exposed.
  • the exposed seed film 35 is removed, and the electroless plated film 33 and the adhesion film existing under the exposed seed film 35 are removed.
  • 34 is removed. That is, the portion of the seed film 35 that covers the wiring body layer 32b is removed, and the portions of the electroless plated film 33 and the adhesion film 34 that are not covered with the wiring body layer 32b and the via electrode body layer 31b are removed.
  • the exposed seed film 35 and the electroless plated film 33 and adhesion film 34 existing under the exposed seed film 35 are removed by etching using an etchant.
  • the seed film 35 and the conductive layer 32c of the transfer wiring 36 are made of different conductive materials, the seed film 35 can be selectively etched without etching the conductive layer 32c. As a result, undercutting of the lower layer of the transfer wiring 36 due to this etching can be suppressed, so that reduction of the line width of the lower layer of the wiring 32 can be suppressed.
  • the seed film 35, the electroless plated film 33, and the adhesion film 34 remain under the via electrode body layer 31b.
  • the remaining seed film 35 becomes the seed layer 31a
  • the remaining electroless plating film 33 becomes the electroless plating layer 31d
  • the remaining adhesion film 34 becomes the adhesion layer 31c.
  • the seed film 35, the electroless plating film 33 and the adhesion film 34 are etched so that the electroless plating film 33 and the adhesion film 34 remain under the wiring body layer 32b.
  • the remaining electroless plating film 33 becomes the electroless plating layer 32d, and the remaining adhesion film 34 becomes the adhesion layer 32a. and wiring 32 is formed.
  • the electroless plated film 33 laminated on the wiring body layer 32b is thinner than the electroless plated film laminated on the insulating layer 120, so the thickness of the electroless plated layer 32d in the wiring 32 is The thickness is thinner than the thickness of the electroless plated layer 31 d in the via electrode 31 . In other words, the thickness of the electroless plated layer 31 d in the via electrode 31 is thicker than the thickness of the electroless plated layer 32 d in the wiring 32 .
  • the wiring bodies 30 having the via electrodes 31 and the wirings 32 are formed, and the mounting substrate 1 having the wiring bodies 30 can be produced. That is, the wiring body 30 can be manufactured on the substrate 10 having the conductor 11 , and the mounting substrate 1 with the wiring body 30 arranged on the substrate 10 can be manufactured.
  • the wiring 32 of the wiring body 30 is formed by the transfer method. Specifically, the wiring 32 is formed using the wiring transfer plate 100 .
  • the fine wiring 32 can be formed with high accuracy.
  • the wiring is formed by the photolithography method, if the surface of the portion where the wiring is formed has unevenness, the focus is shifted and the fine wiring cannot be formed with high precision.
  • the wiring transfer plate 100 by transferring and forming the wiring 32 using the wiring transfer plate 100, even if the surface of the portion where the wiring 32 is formed has unevenness and the flatness is not good, the unevenness can be absorbed. can be formed, and fine wiring 32 can be formed with high accuracy.
  • the wiring 32 can be formed with high alignment accuracy.
  • the wiring transfer plate 200 with the wiring in which the transfer wiring 36 is formed on the wiring transfer plate 100 having the projection structure 140 is used.
  • the wiring transfer plate 200 with wiring includes, as the transfer wiring 36, the adhesion film 34 covering at least the side surface of the protrusion structure 140 of the wiring transfer plate 100, and the laminated wiring of the conductive layer 32c and the wiring body layer 32b.
  • the protrusion structure 140 of the wiring transfer plate 200 with wiring is arranged in an insulating material, and by separating the wiring transfer plate 100, the conductor A recessed portion 21a corresponding to the via hole 21 is formed in the portion of the insulating layer 20 on the 11, and the adhesion film 34 is transferred to the inner surface of the recessed portion 21a of the insulating layer 20 and formed on the wiring transfer plate 200 with wiring.
  • the conductive layer 32c and the wiring body layer 32b, which are plated films, are transferred to the insulating layer 20. Then, as shown in FIG.
  • the wiring transfer plate 100 according to the present embodiment includes the protrusion structure 140 having the adhesion film 34 formed on at least the side surface thereof, the wiring transfer plate 200 having the wiring transfer plate 100 is used.
  • the recess 21a for the via electrode 31 and the adhesion film 34 can be formed on the substrate 10 at the same time.
  • the recess 21a having the adhesive film 34 formed on the inner surface can be formed in the insulating layer 20 at the same time. Adhesion with the layer 20 can be improved.
  • the via electrode body layer 31b which is a plating film, on the seed layer 31a to form the via electrode 31, it is possible to obtain the wiring body 30 and the mounting substrate 1 having the highly reliable via electrode 31. .
  • the adhesion film 34 in the wiring transfer plate 200 with wiring in the present embodiment is formed on the insulating layer 120 of the wiring transfer plate 100 so as to cover the protrusion structure 140 and the laminated wiring of the conductive layer 32c and the wiring body layer 32b. formed.
  • the concave portion 21 a having the adhesion film 34 formed on the inner surface is formed in the insulating layer 20 .
  • the adhesion film 34, and the conductive layer 32c and the wiring body layer 32b as the wiring positioned on the adhesion film 34 are transferred.
  • the wiring body intermediate member 300 in which the concave portion 21a having the adhesion film 34 formed on the inner surface thereof and the wiring (the conductive layer 32c and the wiring body layer 32b) on the insulating layer 20 are simultaneously formed.
  • the wiring body 30 and the mounting substrate 1 according to the present embodiment manufactured in this way are provided in the via holes 21 formed in the insulating layer 20 located on the substrate 10, and are mounted through the via holes 21.
  • a via electrode 31 connected to the conductor 11 and a wiring 32 provided above the substrate 10 via the insulating layer 20 are provided.
  • the adhesion layer 31 c is interposed between the seed layer 31 a and the insulating layer 20 on the lateral side of the via hole 21 . That is, in the via hole 21, the seed layer 31a and the insulating layer 20 are adhered to each other through the adhesion layer 31c.
  • the adhesion layer 31c in this way, the adhesion between the seed layer 31a and the insulating layer 20 can be improved. Therefore, it is possible to obtain the wiring body 30 and the mounting substrate 1 having the via electrodes 31 with high reliability.
  • the adhesion layer 31c of the via electrode 31 is formed on the main surface of the insulating layer 20 as well.
  • the adhesion layer 31c is formed not only in the via hole 21 but also on the main surface of the insulating layer 20 .
  • the adhesion layer 31c can be brought into close contact with the insulating layer 20 even on the insulating layer 20 .
  • the adhesion between the seed layer 31a and the insulating layer 20 is further improved, so that the reliability of the via electrode 31 is further improved.
  • the seed layer 31a and the via electrode main layer 31b are formed on the main surface of the insulating layer 20, and the adhesion layer 31c of the via electrode 31 is The portion located above the insulating layer 20 is located between the portion located above the insulating layer 20 and the insulating layer 20 in the via-electrode body layer 31b.
  • the seed layer 31a and the insulating layer 20 can be adhered to each other even on the insulating layer 20 via the adhesion layer 31c. Thereby, the adhesion between the seed layer 31a and the insulating layer 20 can be greatly improved. Therefore, it is possible to realize the wiring body 30 and the mounting board 1 having the via electrodes 31 with higher reliability.
  • the adhesion layer 31c of the via electrode 31 has a fine uneven structure.
  • the adhesion layer 31c can easily adhere to the insulating layer 20 and the seed layer 31a due to the anchor effect. Thereby, the adhesion between the seed layer 31a and the insulating layer 20 is further improved.
  • the line width of the wiring 32 in the present embodiment is preferably 5 ⁇ m or less, more preferably 2 ⁇ m or less.
  • the wiring 32 is preferably 5 ⁇ m or less, more preferably 2 ⁇ m or less.
  • the wiring body 30 manufactured in this manner can be used as a wiring layer or a redistribution layer (RDL) in a semiconductor package substrate.
  • RDL redistribution layer
  • the wiring body 30 can be used as a rewiring layer in a mounting substrate 1A, which is a 2.1D semiconductor package substrate (organic interposer).
  • a rewiring layer in the mounting substrate 1B which is a 2.3D semiconductor package substrate (organic interposer).
  • the substrate 10 is a buildup substrate.
  • the wiring body 30 can be used as a rewiring layer in the mounting substrate 1C, which is a 2.5D semiconductor package substrate (Si or Glass interposer).
  • the wiring body 30 can also be used as a rewiring layer in a mounting board that is an FO-WLP (Fan Out-Wafer Level Package).
  • FO-WLP Full Out-Wafer Level Package
  • the mounting substrates 1A, 1B, and 1C shown in FIGS. 10 to 12 can also be applied to the following second and third embodiments.
  • the wiring body 30 can also be applied to the buildup layer (wiring layer) itself of a general buildup board instead of the rewiring layer.
  • the wiring body 30 can be applied to the wiring layer of the board 10, which is a buildup board shown in FIGS. 11 to 13. FIG.
  • the wiring distance from the electronic component formed in the core such as an inductor or capacitor to the semiconductor is shortened, so the electrical characteristics are improved, and an interposer or rewiring layer is not required. Therefore, an inexpensive semiconductor package can be obtained.
  • FIG. 13 is a cross-sectional view of a mounting board 1D according to the second embodiment.
  • the wiring 32 in the first embodiment has the conductive layer 32c formed on the wiring body layer 32b, as shown in FIG. 2, the conductive layer 32c is not formed on the wiring body layer 32b.
  • the wiring 32D is composed only of the adhesion layer 32a, the electroless plated layer 32d, and the wiring body layer 32b.
  • the seed layer 31a of the via electrode 31 and the wiring body layer 32b of the wiring 32 contain the same metal.
  • seed layer 31aD of via electrode 31D and wiring body layer 32b of wiring 32D contain different kinds of metals.
  • both the seed layer 31a and the wiring body layer 32b are metal films containing copper, but in the present embodiment, the wiring body layer 32b is composed only of copper.
  • the seed layer 31aD is a metal film containing a metal other than copper. That is, in the present embodiment, the wiring body layer 32b of the wiring 32D is the same as that of the first embodiment, but the seed layer 31aD of the via electrode 31D is different from that of the first embodiment and is made of a metal other than copper. contains.
  • the wiring body 30D and the mounting structure according to the present embodiment are the same.
  • the substrate 1D is the same as the wiring body 30 and the mounting substrate 1 according to the first embodiment.
  • the wiring body 30D and mounting board 1D configured in this manner are manufactured by the method shown in FIG. 14A and 14B are diagrams for explaining a method for manufacturing the wiring body 30D and a method for manufacturing the mounting board 1D according to the second embodiment.
  • a wiring transfer plate 200D with wiring is used in which transfer wirings 36D are formed on the wiring transfer plate 100 having the projecting structures 140.
  • the wiring 32D is formed by the transfer method using the wiring transfer plate 200D with the wiring prepared in advance.
  • the transfer wiring 36D does not have the conductive layer 32c.
  • the transfer wiring 36D is composed of the wiring body layer 32b, the electroless plated film 33, and the adhesion film .
  • transfer wiring 36D is arranged on substrate 10 with insulating layer 20 interposed therebetween.
  • a substrate 10 having conductors 11 is prepared in the same manner as in the step of FIG. 8(a).
  • an insulating material is placed between the substrate 10 having the conductors 11 and the wiring transfer plate 200D with wiring, similarly to the step of FIG. 8(b).
  • the insulating layer 20 is formed between the substrate 10 and the wiring transfer plate 200D.
  • the wiring transfer plate 100 included in the wiring transfer plate 200D with wiring is separated from the insulating layer 20 in the same manner as in the step of FIG. 8(c).
  • the transfer wiring 36D of the wiring transfer plate 200D with wiring is separated from the plating base material layer 130 and transferred to the substrate 10 side.
  • the transfer wiring 36 ⁇ /b>D of the wiring transfer plate 200 ⁇ /b>D with wiring is transferred to the insulating layer 20 and formed on the insulating layer 20 .
  • the wiring body layer 32b, the electroless plated film 33, and the adhesion film 34 are transferred to the insulating layer 20.
  • FIG. 14(c) the wiring transfer plate 100 included in the wiring transfer plate 200D with wiring is separated from the insulating layer 20 in the same manner as in the step of FIG. 8(c).
  • the insulating layer 20 in which the protruding structures 140 are embedded corresponds to the via hole 21 in the insulating layer 20 on the conductor 11.
  • a recess 21a is formed. That is, also in this embodiment, the recess 21a for the via electrode 31D and the wiring 32D can be formed on the substrate 10 at the same time.
  • the electroless plated film 33 and the adhesion film 34 on the conductor 11 are removed in the same manner as in the step of FIG. 8(d).
  • the residue of the insulating material of the insulating layer 20 may be removed together with the electroless plated film 33 and the adhesion film 34 in this embodiment as well.
  • the insulating thin film 20a remaining on the conductor 11 as a residue of the insulating material of the insulating layer 20 is removed.
  • a seed film is formed so as to cover the exposed conductor 11, the electroless plated film 33, and the wiring body layer 32b in the same manner as in the step (e) of FIG. Form 35D.
  • a seed film 35 ⁇ /b>D is formed over the entire upper surface of the substrate 10 .
  • the seed film 35D contains a different kind of metal than the wiring body layer 32b.
  • the wiring body layer 32b is composed only of copper, but the seed film 35D contains a metal other than copper.
  • the seed film 35D is selectively deposited on the seed film 35D so that the portion of the seed film 35D covering the conductor 11 is exposed.
  • a resist 40 is formed.
  • the via electrode body layer 31b is formed on the exposed seed film 35D in the same manner as in the step (g) of FIG. Specifically, the via electrode body layer 31b is formed so as to fill the inside of the opening 41 of the resist 40 .
  • the via electrode body layer 31b is an electroplated film laminated on the seed film 35D of the opening 41 by electroplating.
  • the via electrode body layer 31b is an electrolytic Cu plating film.
  • the resist 40 is removed in the same manner as in the step of FIG. 8(h). As a result, the portion of the seed film 35D covered with the resist 40 is exposed.
  • the film 34 is removed by etching using an etchant. That is, the portion of the seed film 35D that covers the wiring body layer 32b is removed, and the electroless plated film 33 and the adhesion film 34 that are not covered with the wiring body layer 32b and the via electrode body layer 31b are removed.
  • the wiring body layer 32b of the transfer wiring 36D contains a metal different from that of the seed film 35D. 31c are formed, and wiring 32D having an adhesion layer 32a, an electroless plated layer 31d, and a wiring body layer 32b is formed.
  • the wiring body 30D having the via electrode 31D and the wiring 32D is formed, and the mounting substrate 1D having the wiring body 30D can be manufactured. That is, the wiring body 30D can be manufactured on the substrate 10 having the conductor 11, and the mounting board 1D having the wiring body 30D arranged on the substrate 10 can be manufactured.
  • the adhesion layer 31c is formed between the seed layer 31aD and the inner surface of the insulating layer 20 within the via hole 21 .
  • the adhesion between the seed layer 31aD and the insulating layer 20 is improved, so that it is possible to obtain the via electrode 31D with high reliability.
  • the wiring 32D does not have the conductive layer 32c in the present embodiment, the wiring 32D may have the conductive layer 32c.
  • FIG. 15 is a cross-sectional view of a mounting board 1E according to the third embodiment.
  • the wiring 32 includes an adhesion layer 32a having a fine uneven structure, an electroless plating layer 32d (seed layer) that is an electroless plating film of Cu, and a wiring main body that is an electroless plating film of Cu.
  • an adhesion layer 32a having a fine uneven structure an electroless plating layer 32d (seed layer) that is an electroless plating film of Cu
  • a wiring main body that is an electroless plating film of Cu.
  • the present invention is not limited to this.
  • the wiring 32E does not have the conductive layer 32c as a protective layer, and the adhesion layer 32aE and It is composed of an electroless plated layer 32d and a wiring body layer 32bE.
  • the adhesion layer 32aE does not form a micro uneven structure by copper oxide treatment or the like, but is formed by forming an organic thin film by organic adhesion treatment.
  • the adhesive layer 32aE is chemically bonded to the resin forming the insulating layer 20. It is possible to form an organic thin film composed of an organic component and an organic component chemically bonded to copper constituting the wiring body layer 32bE.
  • the adhesion layer 32a is formed by copper oxide treatment, there is a possibility that the electroless plated layer 32d (seed layer) may be peeled off during the copper oxide treatment, or the wiring 32 may be peeled off during etching because copper oxide is vulnerable to acid.
  • the adhesion layer 32aE by forming the adhesion layer 32aE by an organic adhesion process as in the present embodiment, such a problem can be suppressed.
  • the wiring body layer 32bE is not an electroless plated film but an electroplated film.
  • the wiring body layer 32bE is an electroplating film made of copper. Accordingly, since there is etching selectivity between the wiring body layer 32bE, which is an electroplating film, and the electroless plating layer 32d, which is an electroless plating film, the conductive layer 32c as a protective layer as in the first embodiment is unnecessary. Become.
  • the wiring body 30E and the mounting board 1E according to the present embodiment are the same as the wiring body 30 and the mounting board 1 according to the first embodiment except for the configuration of the wiring 32E. Moreover, this embodiment can be applied not only to the first embodiment but also to the second embodiment.
  • the insulating layer 120 serving as the transfer plate insulating layer in the wiring transfer plate 100 is a resist, but the present invention is not limited to this.
  • the insulating layer 120 may be an insulating resin material made of an inorganic material such as SiO2 .
  • the wiring transfer plate 100B having the insulating layer 120B can be manufactured by the method shown in FIG.
  • a substrate with a plating base material is received, which is a base material 110 serving as a support substrate and a plating base material layer 130 formed thereon.
  • an insulating layer 120B (transfer plate insulating layer) made of SiO 2 is formed on the plating base material layer 130 .
  • a resist 150 is formed on the insulating layer 120.
  • the resist 150 is patterned by exposing and developing the resist 150 to form an opening 151 in the resist 150 and expose the insulating layer 120 .
  • the electroless plated film may be an electroplated film, and the electroplated film may be an electrolytic plated film.
  • the electroless plated film and the electroplated film may be plated films without distinction.
  • a wiring body according to the present disclosure is useful as a wiring layer or the like in a mounting substrate such as a semiconductor package substrate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

導電体（１１）を有する基板（１０）の上に配置される配線体（３０）であって、基板（１０）の上に位置する絶縁層（２０）に形成されたビアホール（２１）内に設けられ、ビアホール（２１）を介して導電体（１１）に接続されたビア電極（３１）と、絶縁層（２０）を介して基板（１０）の上方に設けられる配線（３２）と、を備え、ビア電極（３１）は、ビアホール（２１）内で導電体（１１）の上から絶縁層（２０）の内側面に沿って形成されたシード層（３１ａ）と、シード層（３１ａ）の上に位置し且つビアホール（２１）内を埋めるように形成されたビア電極本体層（３１ｂ）と、ビアホール（２１）内でシード層（３１ａ）と絶縁層（２０）の内側面との間に形成された密着層（３１ｃ）とを有する。

Description

配線体、実装基板、配線付き配線転写版、配線体用中間材、及び、配線体の製造方法
　本開示は、配線体、実装基板、配線付き配線転写版、配線体用中間材、及び、配線体の製造方法に関し、特に、半導体パッケージ基板等である実装基板の配線層又は再配線層（ＲＤＬ；Ｒｅ　Ｄｉｓｔｒｉｂｕｔｉｏｎ　Ｌａｙｅｒ）として用いることができる配線体等に関する。
　半導体装置の小型化、高集積化及び高機能化への要求から、半導体装置のパッケージング技術が種々検討されている。近年、半導体装置のパッケージング技術としては、異種複数の半導体装置が搭載されたシリコンインターポーザを半導体パッケージ基板上に搭載した２．５Ｄ半導体パッケージが主流になっている。２．５Ｄ半導体パッケージでは、複数の半導体装置間の信号接続がシリコンインターポーザ上の微細回路で接続されており、シリコンインターポーザ全体が機能集積された１つのＳｏＣ（Ｓｙｓｔｅｍ　ｏｎ　ｃｈｉｐ）とみなすことができる。
　シリコンインターポーザは、シリコンウエハによって構成されている。シリコンインターポーザでは、シリコンウエハの半導体装置が搭載される表面には半導体プロセスによって微細多層配線層が形成され、シリコンウエハの裏面には半導体パッケージ基板に接続される接続端子及び電気回路が形成され、そして、表裏の回路がシリコンウエハを貫通するＴＳＶ（Ｔｈｒｏｕｇｈ　Ｓｉｌｉｃｏｎ　Ｖｉａ）で電気接続されている。
　しかしながら、ウエハレベルの製造プロセスを必要とするシリコンインターポーザは、製造コストが高いという課題がある。そのため、シリコンインターポーザは、サーバやハイエンドＰＣ、ハイエンドグラフィック等、コストよりも性能が要求されるものへの適用に限られることが多く、普及の障害になっている。
　また、シリコンは半導体であるため、シリコンウエハ上に直接配線層を形成すると電気特性が劣化するという課題がある。さらに、半導体パッケージ基板にシリコンインターポーザを搭載して半導体装置を実装する場合、半導体パッケージ基板に直接半導体装置を実装する場合に比べ、シリコンインターポーザの分だけ、半導体パッケージ基板からの伝送距離が長くなり、ノイズが乗りやすくなるという課題がある。
　一方、シリコンインターポーザよりも安価な新たなパッケージング技術として、従来の有機半導体パッケージ基板の装置搭載面側の多層配線層を、シリコンインターポーザに近い配線密度にすることで、シリコンインターポーザが不要な有機半導体パッケージ基板、いわゆる２．１Ｄ半導体パッケージ基板が提案されている（例えば特許文献１参照）。
　しかしながら、２．１Ｄ半導体パッケージ基板では、シリコンインターポーザに近い薄層の微細配線を多層で形成する必要があるという課題がある。例えば、２．１Ｄ半導体パッケージ基板では、少なくともＬ／Ｓが２／２μｍ～５／５μｍで、１層当たりの配線層厚が３～１０μｍとなるように、薄層の微細配線を形成することが要求される。
　この場合、これまでの技術によって微細配線を形成するには、通常のプロセスで製造された半導体パッケージ基板の半導体素子搭載面の最表層の配線１層分をＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）によって研磨して平坦化する必要があるが、ＣＭＰを用いた研磨平坦化処理は高価であり、半導体パッケージ基板の分野に単純に適用することは難しい。
　また、多層配線層を有する半導体パッケージ基板等の実装基板に、Ｌ／Ｓ＝２／２μｍ～５／５μｍの微細配線をめっき法で形成する技術が知られている。例えば、めっき法で微細配線を形成する技術として、セミアディティブプロセス（ＳＡＰ；Ｓｅｍｉ　Ａｄｄｉｔｉｖｅ　Ｐｒｏｃｅｓｓ）及びモディファイドセミアディティブプロセス（ＭＳＡＰ；Ｍｏｄｉｆｉｅｄ　Ｓｅｍｉ　Ａｄｄｉｔｉｖｅ　Ｐｒｏｃｅｓｓ）が知られている。
　多層配線層を有する半導体パッケージ基板等の実装基板においては、配線体として、配線とビア電極とが設けられている。ビア電極は、上下の配線層の配線同士を接続するために配線層間に形成された層間絶縁層に設けられる。このようなビア電極をめっき法で形成する場合、層間絶縁層内に形成されたビアホール内にシード層（シード電極）を形成し、このシード層にめっき膜を積層することでビア電極を形成することができる。
特開２０２０－１０７６８１号公報
　しかしながら、従来のめっき法で形成されたビア電極では、シード層と絶縁層との密着性が悪いため、ビア電極の信頼性が低い。
　本開示は、このような課題を解決するためになされたものであり、信頼性の高いビア電極を有する配線体及び実装基板等を提供することを目的とする。
　上記目的を達成するために、本開示に係る配線体の一態様は、導電体を有する基板の上に配置される配線体であって、前記基板の上に位置する絶縁層に形成されたビアホール内に設けられ、前記ビアホールを介して前記導電体に接続されたビア電極と、前記絶縁層を介して前記基板の上方に設けられた配線と、を備え、前記ビア電極は、前記ビアホール内で前記導電体の上から前記絶縁層の内側面に沿って形成されたシード層と、前記シード層の上に位置し且つ前記ビアホール内を埋めるように形成されたビア電極本体層と、前記ビアホール内で前記シード層と前記絶縁層の内側面との間に形成された密着層とを有する。
　また、本開示に係る実装基板の一態様は、導電体を有する基板と、前記基板の上に位置し、請求項１～４のいずれか１項に記載の配線体と、を備える。
　また、本開示に係る配線付き配線転写版の一態様は、他の部材に転写するための転写用配線が形成された配線転写版である配線付き配線転写版であって、基材と、前記基材の上に形成された離型層と、前記離型層の上に開口部を有するように前記基材を覆う転写版絶縁層と、前記転写版絶縁層に形成され、前記配線が転写される部材の絶縁層にビア電極用のビアホールを形成するための突起構造と、前記開口部内において前記離型層の上に形成されためっき膜と、少なくとも前記突起構造の側面を覆う密着膜と、を備え、前記めっき膜と前記密着膜とは、他の部材に転写される転写用配線である。
　また、本開示に係る配線体用中間材の一態様は、導電体を有する基板の上に配置される配線体の中間材である配線体用中間材であって、前記基板の上に位置し、凹部を有する絶縁層と、前記凹部における内側面及び底面と前記絶縁層の主面にわたって形成された密着膜と、前記密着膜の上に位置する配線と、を備え、前記凹部は、前記導電体の上に位置し且つ前記絶縁層の主面から窪むように形成されている。
　また、本開示に係る配線体の製造方法の一態様は、導電体を有する基板を準備する工程と、配線転写版に配線が形成された配線付き配線転写版を準備する工程と、前記基板と前記配線付き配線転写版との間に絶縁材料を配置して前記基板と前記配線付き配線転写版との間に絶縁層を形成する工程と、前記配線付き配線転写版に含まれる前記配線転写版を前記絶縁層から分離する工程と、を含み、前記配線付き配線転写版は、基材と、前記基材の上に形成された離型層と、前記離型層の上に開口部を有するように前記基材を覆う転写版絶縁層と、前記転写版絶縁層に形成され、前記絶縁層にビアホールを形成するための突起構造と、前記開口部内において前記離型層の上に形成されためっき膜と、少なくとも前記突起構造の側面を覆う密着膜と、を備え、前記絶縁層を形成する工程では、前記配線付き配線転写版の前記突起構造を前記絶縁材料内に配置し、前記配線転写版を分離することで、前記導電体の上の前記絶縁層の部分に前記ビアホールに対応する凹部が形成されるとともに前記密着膜が前記絶縁層の前記凹部の内側面に転写され、かつ、前記配線付き配線転写版に形成されていた前記めっき膜が前記絶縁層に転写される。
　本開示によれば、シード層と絶縁層との密着性を向上させることができるので、信頼性の高いビア電極を有する配線体及び実装基板を得ることができる。
図１は、実施の形態１に係る実装基板の配線体における１つの配線層の配線パターンの一例を示す平面図である。 図２は、図１のII－II線における実装基板のビア間配線部の断面図である。 図３は、図１のIII－III線における実装基板の層間接続部の断面図である。 図４は、実施の形態１に係る配線体及び実装基板１を製造する際に用いられる配線付き配線転写版の作製方法を説明するための図である。 図５は、配線転写版の作製方法を説明するための図である。 図６Ａは、配線転写版の変形例を示す断面図である。 図６Ｂは、変形例に係る実装基板のビア間配線部の断面図である。 図６Ｃは、変形例に係る実装基板の層間接続部の断面図である。 図７は、図４で作製された配線付き配線転写版を別の断面で切断したときの構成を示す図である。 図８は、実施の形態１に係る配線体の製造方法及び実装基板の製造方法を説明するための図（図２のビア間配線部に対応する部分の断面図）である。 図９は、実施の形態１に係る配線体の製造方法及び実装基板の製造方法を説明するための図（図３の層間接続部に対応する部分の断面図）である。 図１０は、実施の形態１に係る配線体の第１適用例を示す実装基板の断面図である。 図１１は、実施の形態１に係る配線体の第２適用例を示す実装基板の断面図である。 図１２は、実施の形態１に係る配線体の第３適用例を示す実装基板の断面図である。 図１３は、実施の形態２に係る実装基板の断面図である。 図１４は、実施の形態２に係る配線体の製造方法及び実装基板の製造方法を説明するための図である。 図１５は、実施の形態３に係る実装基板の断面図である。 図１６は、配線転写版の製造方法の他の例を説明するための図である。
　以下、本開示の実施の形態について、図面を参照しながら説明する。なお、以下に説明する実施の形態は、いずれも本開示の一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態等は、一例であって本開示を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
　なお、各図は、模式図であり、必ずしも厳密に図示されたものではない。したがって、各図において縮尺などは必ずしも一致していない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。
　（実施の形態１）
　まず、実施の形態１に係る配線体３０及び実装基板１の構成について、図１～図３を用いて説明する。図１は、実施の形態１に係る実装基板１の配線体３０における１つの配線層の配線パターンの一例を示す平面図である。図２は、図１のII－II線における同実装基板１のビア間配線部の断面図である。また、図３は、図１のIII－III線における同実装基板１の層間接続部の断面図である。
　実装基板１は、例えば半導体パッケージ基板であり、配線が形成された配線層を複数層備える。したがって、実装基板１は、図１に示すように、配線体３０として、配線層間の配線を電気的に接続するためのビア電極３１と、その一つの配線層における配線である配線３２とを備える。配線３２は、ビア電極３１に接続されている。図１に示すように、ビア電極３１は、例えば配線３２が延在する部分の端部に形成されるが、これに限らない。例えば、ビア電極３１は、配線３２の途中に形成されていてもよい。
　また、各配線層において、ビア電極３１及び配線３２は、複数形成されている。一例として、実装基板１は、配線３２が高密度に実装された小型の超高密度実装基板である。配線３２は、例えば、Ｌ／Ｓ＝５／５μｍ以下の微細配線である。このため、配線３２は、２つのビア電極３１の間を通るように複雑な配線パターンで形成される。この場合、ビア電極間（ビアピッチ）は狭くなるので、狭いビア電極間に配線３２を複数引き回すために、配線３２は狭ピッチで形成されている。
　図２及び図３に示すように、実装基板１は、基板１０と、基板１０の上に位置する絶縁層２０及び配線体３０とを備える。上述のように、配線体３０は、導電部材として、少なくともビア電極３１と配線３２とを備える。なお、絶縁層２０は、配線体３０の一部の構成要素であってもよい。
　基板１０は、導電体１１を有する。導電体１１は、例えば、配線３２とは別の配線層に形成された配線又は電極等である。一例として、基板１０は、銅箔等で形成された配線を有する配線付き基板である配線基板であって、例えば、ビルドアップ基板、多層配線基板、両面配線基板、又は、片面配線基板等である。したがって、基板１０には、導電体１１として複数の配線等が単層又は複数層にわたって設けられている。なお、図２及び図３では、基板１０が有する導電体１１のうち最表面層に形成された導電体１１のみが模式的に示されている。
　本実施の形態において、実装基板１は超高密度実装基板であり、基板１０としては、ビルドアップ基板が用いられている。なお、基板１０は、ビルドアップ基板等の配線基板に限るものではなく、導電体１１として配線又は電極等を有するものであれば、ＩＣパッケージ基板であってもよいし、ＩＣチップそのものであってもよい。
　絶縁層２０は、基板１０の上に形成されている。具体的には、絶縁層２０は、基板１０の表面層の導電体１１を覆うように基板１０の全体を覆っている。
　また、絶縁層２０は、基板１０の導電体１１と配線３２との間に配置されている。したがって、絶縁層２０は、層間絶縁層である。具体的には、図２及び図３に示すように、基板１０の表面層の導電体１１である配線が形成された配線層を第１配線層ＷＬ１とし、配線体３０の配線３２が形成された配線層を第２配線層ＷＬ２とすると、絶縁層２０は、第１配線層ＷＬ１と第２配線層ＷＬ２との間の層間絶縁層である。
　絶縁層２０には、ビアホール２１が形成されている。ビアホール２１は、基板１０の導電体１１の上に形成された貫通孔である。ビアホール２１内にはビア電極３１が形成されている。ビアホール２１は、内側面が傾斜する傾斜面（テーパ面）となった円錐台形状である。したがって、ビアホール２１の開口形状（上面視形状）は、円形であり、ビアホール２１の断面形状は、台形である。なお、ビアホール２１の形状は、四角錐台状等の角錐台形状であってもよいし、円柱状又は角柱状等であってもよい。
　絶縁層２０は、絶縁材料によって構成されている。絶縁層２０を構成する絶縁材料は、例えば絶縁樹脂である。この場合、絶縁層２０を形成する際の絶縁樹脂材料は、紫外線硬化性樹脂等の光硬化性樹脂又は熱硬化性樹脂によって構成された流動性を有する液状の絶縁樹脂材料であってもよいし、熱硬化性樹脂又は熱可塑性樹脂によって構成されたフィルム状の絶縁樹脂からなるプリプレグであってもよい。フィルム状の絶縁樹脂としては、絶縁樹脂シートを用いることができる。この場合、絶縁樹脂シートは、粘着性を有しているとよい。なお、絶縁層２０を構成する絶縁材料は、絶縁樹脂等の有機絶縁材料に限るものではなく、シリコン酸化膜又はシリコン窒化膜等の無機絶縁材料であってもよい。
　配線体３０は、導電体１１を有する基板１０の上に配置される。具体的には、配線体３０のビア電極３１は、基板１０の導電体１１の上に配置され、配線体３０の配線３２は、絶縁層２０を介して基板１０の上方に配置されている。具体的には、配線３２は、絶縁層２０の上に配置されている。図２に示すように、配線３２は、絶縁層２０を介して基板１０の配線としての導電体１１の上方に配置されるが、これに限らない。
　詳細は後述するが、配線３２は、配線転写版を用いた転写法によって絶縁層２０に形成される。なお、配線３２の全部が絶縁層２０の表面上に位置していなくてもよく、配線３２の下部は絶縁層２０内に位置していてもよい。
　ビア電極３１は、絶縁層２０のビアホール２１を介して基板１０の導電体１１に接続されている。ビア電極３１は、絶縁層２０を挟む上下の配線を接続するプラグである。具体的には、ビア電極３１は、絶縁層２０の直下に位置する第１配線層ＷＬ１の配線（導電体１１）と絶縁層２０の直上に位置する第２配線層ＷＬ２の配線（配線３２）とを接続している。
　ビア電極３１は、少なくとも一部がビアホール２１内に設けられている。具体的には、ビア電極３１は、ビアホール２１内に隙間なく埋め込まれている。また、ビア電極３１は、ビアホール２１の内部だけではなく、絶縁層２０の表面から突出してはみ出すように形成されている。ビア電極３１の絶縁層２０の表面からの高さは、配線３２の絶縁層２０の表面からの高さよりも高い。
　図２に示すように、本実施の形態において、ビア電極３１は、基板１０の導電体１１の上と絶縁層２０の上とにわたって形成されている。つまり、ビア電極３１は、絶縁層２０のビアホール２１の内部から絶縁層２０の表面に乗り上げるように形成されている。したがって、ビア電極３１の絶縁層２０からはみ出した部分の平面視の面積は、ビア電極３１のビアホール２１に埋め込まれている部分の最大径面積よりも大きい。
　また、ビア電極３１のビアホール２１に埋め込まれている部分の形状は、ビアホール２１の形状と同じである。したがって、本実施の形態において、ビア電極３１のビアホール２１に埋め込まれている部分の形状は、側面が傾斜する傾斜面（テーパ面）となった円錐台形状である。ビア電極３１のビアホール２１に埋め込まれている部分の最小径は、配線３２の幅よりも大きい。
　ビア電極３１は、シード層３１ａと、シード層３１ａの上に設けられたビア電極本体層３１ｂと、密着層３１ｃとを有する。ビア電極３１は、さらに、密着層３１ｃとシード層３１ａとの間に無電解めっき層３１ｄを含んでいる。なお、無電解めっき層３１ｄは、無くてもよい。
　シード層３１ａは、ビアホール２１内で基板１０の導電体１１の上に形成されている。具体的には、シード層３１ａは、導電体１１に接するように導電体１１の上面に形成されている。シード層３１ａは、ビアホール２１内で導電体１１の上から絶縁層２０の内側面に沿って形成されている。
　本実施形態において、シード層３１ａは、絶縁層２０の主面の上にまで形成されている。つまり、基板１０の導電体１１の上と絶縁層２０の主面の上とにわたって形成されている。シード層３１ａの膜厚は、一定である。したがって、シード層３１ａは、ビアホール２１内の導電体１１から絶縁層２０の主面に乗り上げるように形成されている。
　シード層３１ａは、ビア電極本体層３１ｂをめっき法により形成するための導電材料からなるシード電極である。したがって、シード層３１ａは、電気抵抗が低い導電材料によって構成されているとよい。本実施の形態において、シード層３１ａは、例えば低抵抗材料である銅を含む金属材料によって構成された金属膜である。この場合、シード層３１ａは、銅のみによって構成されているのではなく、銅とニッケル等の他の金属とを含んでいてもよい。なお、シード層３１ａは、１つのみの金属膜によって構成された単膜であってもよいし、複数の金属膜が積層された積層膜であってもよい。
　ビア電極本体層３１ｂは、シード層３１ａに積層されためっき膜である。本実施の形態において、ビア電極本体層３１ｂは、電解めっき法により形成された電解めっき膜である。具体的には、ビア電極本体層３１ｂは、銅によって構成された電解Ｃｕめっき膜である。
　ビア電極本体層３１ｂは、シード層３１ａの上に位置し且つビアホール２１内を埋めるように形成されている。本実施形態において、ビア電極本体層３１ｂは、絶縁層２０の主面の上にまで形成されている。具体的には、ビア電極本体層３１ｂは、シード層３１ａの上において導電体１１の上と絶縁層２０の上とにわたって形成されている。つまり、ビア電極本体層３１ｂは、絶縁層２０のビアホール２１の内部から絶縁層２０の主面に乗り上げるように形成されている。
　ビア電極本体層３１ｂは、ビア電極３１の大部分を構成している。本実施の形態において、ビア電極本体層３１ｂは、図２の断面視においてビア電極３１の９０％以上を占めている。
　密着層３１ｃは、少なくともビアホール２１内に形成されている。具体的には、密着層３１ｃは、ビアホール２１内でシード層３１ａと絶縁層２０の内側面との間に形成されている。密着層３１ｃは、シード層３１ａと絶縁層２０とに挟持されており、シード層３１ａに接するとともに絶縁層２０に接している。本実施の形態において、密着層３１ｃは、シード層３１ａと同様に、絶縁層２０の主面の上にまで形成されている。したがって、密着層３１ｃは、ビアホール２１内の絶縁層２０の内側面に対向する位置と絶縁層２０の主面の上とにわたって形成されている。密着層３１ｃの膜厚は、一定である。したがって、密着層３１ｃは、ビアホール２１内から絶縁層２０の主面に乗り上げるように形成されている。
　密着層３１ｃにおける絶縁層２０の上に位置する部分は、ビア電極本体層３１ｂにおける絶縁層２０の上に位置する部分と絶縁層２０との間に位置する。ビア電極３１における絶縁層２０の上に位置する部分では、絶縁層２０の上に、密着層３１ｃ、無電解めっき層３１ｄ、シード層３１ａ及びビア電極本体層３１ｂがこの順で積層されており、ビア電極３１における絶縁層２０の上に位置する部分において、密着層３１ｃは、ビア電極３１における絶縁層２０の上に位置する部分の最下層になっている。なお、ビア電極３１における絶縁層２０のビアホール２１内の部分においては、シード層３１ａがビア電極３１の最下層となる。
　ビア電極３１の密着層３１ｃ（第１密着層）は、後述する配線３２の密着層３２ａ（第２密着層）と同層に形成されている。つまり、ビア電極３１の密着層３１ｃと配線３２の密着層３２ａとは、同じ材料によって構成されており、同じ工程で形成される。
　無電解めっき層３１ｄは、無電解めっき法により形成された無電解めっき膜である。具体的には、無電解めっき層３１ｄは、銅によって構成された無電解Ｃｕめっき膜である。このように、ビア電極３１において、ビア電極本体層３１ｂと無電解めっき層３１ｄとは、いずれもＣｕめっき膜であるが、無電解めっき層３１ｄは無電解Ｃｕめっき膜であるが、ビア電極本体層３１ｂは電解Ｃｕめっき膜である。したがって、ビア電極本体層３１ｂと無電解めっき層３１ｄとは、結晶粒径が異なる銅を含む。具体的には、電解Ｃｕめっき膜であるビア電極本体層３１ｂを構成する銅の平均結晶粒径は、無電解めっき膜である無電解めっき層３１ｄを構成する銅の平均結晶粒径よりも大きい。言い換えると、無電解めっき膜である無電解めっき層３１ｄを構成する銅の平均結晶粒径は、電解Ｃｕめっき膜であるビア電極本体層３１ｂを構成する銅の平均結晶粒径よりも小さい。
　配線３２は、配線３２における下部層として設けられた密着層３２ａと、密着層３２ａの上に設けられた配線本体層３２ｂとを有する。本実施の形態において、密着層３２ａは、配線３２の最下層である。密着層３２ａは、絶縁層２０の主面上に設けられている。
　配線３２は、さらに、配線本体層３２ｂの上に設けられた導電層３２ｃと、密着層３２ａと配線本体層３２ｂとの間に設けられた無電解めっき層３２ｄとを有する。つまり、配線３２は、絶縁層２０から離れる方向に、密着層３２ａ、無電解めっき層３２ｄ、配線本体層３２ｂ及び導電層３２ｃがこの順で積層された積層構造である。なお、配線本体層３２ｂの下部と密着層３２ａは同じ線幅である。
　密着層３２ａは、配線３２と絶縁層２０とを密着させやすくするために設けられている。つまり、密着層３２ａは、配線３２と絶縁層２０との密着性を高めるための機能又は構造を有する。本実施の形態において、密着層３２ａは、配線３２と絶縁層２０との密着性を高めるための構造として、微細凹凸構造を有する。密着層３２ａは、層全体が微小凹凸構造になっているが、これに限るものではないが、微小凹凸構造が密着層３２ａの一部である場合、微小凹凸構造は、密着層３２ａの絶縁層２０側に形成されている。このように、微小凹凸構造を有する密着層３２ａを設けることで、アンカー効果によって密着層３２ａが絶縁層２０に密着しやすくなる。
　このような密着層３２ａの微小凹凸構造は、例えば高さが５００ｎｍ以下の針状の凹凸形状である。一例として、密着層３２ａは、銅を含む金属膜によって構成されている。この場合、密着層３２ａの微小凹凸構造は、銅及び／又は酸化銅によって構成されている。具体的には、銅表面に針状結晶を有する酸化銅を形成して粗化することで、微小凹凸構造を形成することができる。また、酸化銅を形成するのではなく、マイクロ粗化エッチングにより、銅表面をわずかにエッチングして表面を粗化することで、微小凹凸構造を形成してもよい。なお、密着層３２ａは、銅以外の金属元素によって構成されていてもよい。
　上述のように、配線３２の密着層３２ａとビア電極３１の密着層３１ｃとは、同層に形成されている。つまり、配線３２における下部層である密着層３２ａとビア電極３１における絶縁層２０の上に位置する下部層である密着層３１ｃとは、同じ材料によって構成されており、同じ微細凹凸構造を有する。なお、密着層３２ａは、無電解めっき層３２ｄ上に形成されていてもよい。
　配線本体層３２ｂは、導電層３２ｃの下に積層されためっき膜である。本実施の形態において、配線本体層３２ｂは、無電解めっき法により形成された無電解めっき膜である。具体的には、配線本体層３２ｂは、銅によって構成された無電解Ｃｕめっき膜である。
　このように、配線３２の配線本体層３２ｂとビア電極３１のビア電極本体層３１ｂとは、いずれもＣｕめっき膜であるが、配線本体層３２ｂは無電解Ｃｕめっき膜であり、ビア電極本体層３１ｂは電解Ｃｕめっき膜である。したがって、ビア電極本体層３１ｂと配線本体層３２ｂとは、結晶粒径が異なる銅を含む。具体的には、電解Ｃｕめっき膜であるビア電極本体層３１ｂを構成する銅の平均結晶粒径は、無電解めっき膜である配線本体層３２ｂを構成する銅の平均結晶粒径よりも大きい。言い換えると、無電解めっき膜である配線本体層３２ｂを構成する銅の平均結晶粒径は、電解Ｃｕめっき膜であるビア電極本体層３１ｂを構成する銅の平均結晶粒径よりも小さい。
　このように、ビア電極本体層３１ｂを比較的に低応力の電解めっき膜とすることで、ビア電極３１に内部応力によるめっき剥がれやクラックが発生することを抑制できる。また、配線本体層３２ｂを均一な膜厚にできる無電解めっき膜にすることで、大面積でありながら膜厚が均一な複数の配線３２を容易に形成することができる。
　また、配線３２の配線本体層３２ｂとビア電極３１のビア電極本体層３１ｂとは、いずれもめっき膜であるが、配線３２は、下部層としてシード層を有していない。つまり、ビア電極３１は、下部層としてシード層３１ａを有しているが、配線３２は、下部層としてシード層を有していない。
　配線３２の配線本体層３２ｂは、配線３２の大部分を構成している。本実施の形態において、配線本体層３２ｂは、図２の断面視において配線３２の９０％以上を占めている。
　配線本体層３２ｂの上に形成された導電層３２ｃは、配線３２の導電体の一部として機能するとともに、配線本体層３２ｂを保護する保護層として機能する。つまり、導電層３２ｃによって、シード膜をエッチングしてパターニングしてビア電極３１のシード層３１ａを形成する際に、配線本体層３２ｂがエッチングされて膜減りすることを抑制できる。つまり、シード膜をエッチングする際に、配線本体層３２ｂが導電層３２ｃによって保護することができる。このように、導電層３２ｃは、エッチング時に配線本体層３２ｂを保護する保護層として機能する。
　導電層３２ｃは、配線本体層３２ｂと同様に無電解めっき膜である。ただし、導電層３２ｃは、配線本体層３２ｂとは異なる材料又は構造によって構成されている。本実施の形態において、導電層３２ｃは、配線本体層３２ｂとは異なる導電材料によって構成されている。具体的には、配線本体層３２ｂは、銅によって構成されているので、導電層３２ｃは、銅以外の導電材料によって構成されている。例えば、導電層３２ｃは、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）のいずれかを含む材料によって構成されている。つまり、導電層３２ｃは、これらのいずれかの材料を含む無電解めっき膜である。
　無電解めっき層３２ｄは、配線本体層３２ｂと同様に、無電解めっき法により形成された無電解めっき膜である。具体的には、無電解めっき層３２ｄは、銅によって構成された無電解Ｃｕめっき膜である。ただし、配線本体層３２ｂの無電解めっき膜と無電解めっき層３２ｄの無電解めっき膜とは、別々の工程で成膜される。また、配線本体層３２ｂの無電解めっき膜は、電極上に選択的に析出させるタイプのものであり、無電解めっき層３２ｄの無電解めっき膜は、絶縁層上にも全面に均一に形成できるタイプのものである。
　次に、本実施の形態に係る配線体３０の製造方法及び実装基板１の製造方法について、図４～図９を用いて説明する。図４は、実施の形態１に係る配線体３０及び実装基板１を製造する際に用いられる配線付き配線転写版２００の作製方法を説明するための図である。図５は、配線転写版１００の作製方法を説明するための図である。図６Ａは、配線転写版の変形例を示す断面図である。図６Ｂは、変形例に係る実装基板のビア間配線部の断面図である。図６Ｃは、変形例に係る実装基板の層間接続部の断面図である。また、図７は、図４で作製された配線付き配線転写版２００を別の断面で切断したときの構成を示す図である。図８及び図９は、実施の形態１に係る配線体３０の製造方法及び実装基板１の製造方法を説明するための図である。なお、図８は、図２のビア間配線部に対応する部分の製造方法を示しており、図９は、図３の層間接続部に対応する部分の製造方法を示している。
　本実施の形態において、配線体３０及び実装基板１は、配線転写版１００を用いて作製される。配線転写版１００は、他の部材（被転写部材）に転写するための配線（転写用配線）を所定のパターンで形成するための配線パターン版である。具体的には、本実施の形態における配線転写版１００は、転写用配線として無電解めっき膜を形成するためのめっき用パターン版である。配線転写版１００で形成された無電解めっき膜は、他の部材に転写される配線の少なくとも一部になる。
　以下に、配線転写版１００を用いた配線体３０及び実装基板１の製造方法について説明する。
　まず、図４に示すように、配線転写版１００を用いて、配線付き配線転写版２００を予め作製しておく。配線付き配線転写版２００は、配線転写版１００に転写用配線が形成されたものである。つまり、配線付き配線転写版２００は、転写用配線が形成された状態の配線転写版１００である。本実施の形態における配線付き配線転写版２００には、実装基板１を構成する部材に転写するための転写用配線３６が形成される。
　具体的には、図４の（ａ）に示すように、配線転写版１００を準備する。配線転写版１００は、図５に示すようにして予め作製しておく。
　ここで、配線転写版１００の作製方法を図５を用いて説明する。
　まず、図５の（ａ）に示すように、支持基板となる基材１１０の上にめっき母材層１３０が形成されためっき母材付き基材を受け入れる。基材１１０としては、ガラス基板又は金属基板等の剛性の高い基板を用いるとよい。本実施の形態では、基材１１０として、ＳＵＳからなる金属基板を用いた。また、めっき母材層１３０は、無電解めっき膜を形成するための触媒母材層である。めっき母材層１３０を構成するめっき母材としては、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、クロム（Ｃｒ）及び鉄（Ｆｅ）等の中から選ばれる１つ又は複数の材料を用いることができる。一例として、めっき母材層１３０は、ニッケル膜である。
　その後、図５の（ｂ）に示すように、めっき母材層１３０の上に、転写版絶縁層となる絶縁層１２０を形成する。絶縁層１２０としては、例えばフォトレジストを用いることができる。
　その後、図５の（ｃ）及び（ｄ）に示すように、フォトレジストである絶縁層１２０を露光及び現像することで、絶縁層１２０に複数の開口部１２１を形成してめっき母材層１３０を露出させる。つまり、絶縁層１２０は、めっき母材層１３０の上に開口部１２１を有するように基材１１０を覆っている。
　その後、図５の（ｅ）に示すように、ベイクを行う。
　その後、図５の（ｆ）に示すように、絶縁層１２０に突起構造１４０を形成する。具体的には、絶縁層１２０の上に突起構造１４０を形成する。これにより、配線転写版１００が完成する。
　絶縁層１２０に形成された突起構造１４０は、配線転写版１００により転写用配線が転写される部材（被転写部材）の絶縁層にビア電極用のビアホールを形成するためのピラーである。突起構造１４０は、形成予定のビアホールの数に応じて１つ又は複数形成される。
　突起構造１４０は、絶縁層１２０の主面から突出するように凸状に形成された凸部である。一例として突起構造１４０は、柱状である。突起構造１４０は、ビアホール形成用の凸部であるので、ビアホールの形状と同じ形状になっている。言い換えると、ビアホールは、突起構造１４０と同じ形状になる。つまり、突起構造１４０の形状がビアホールとして絶縁層に転写される。本実施の形態において、突起構造１４０は、側面が傾斜する傾斜面（テーパ面）となった円錐台形状である。なお、突起構造１４０は、四角錐台状等の角錐台形状であってもよいし、円柱状又は角柱状等であってもよい。突起構造１４０の側面は、絶縁層１２０の主面に対して傾斜していなくてもよいが、突起構造１４０の側面を傾斜面にしておくことで、ビアホールを形成する際に被転写部材の絶縁層から突起構造１４０が抜けやすくなる。
　突起構造１４０は、有機材料及び無機材料のいずれによって構成されていてもよいが、塑性変形することのない高い剛性を有するとよい。本実施の形態において、突起構造１４０は、絶縁性を有する樹脂材料によって構成されている。この場合、突起構造１４０は、硬質の樹脂材料によって構成されているとよい。なお、突起構造１４０は、導電性を有する樹脂材料によって構成されていてもよいし、樹脂材料以外の材料によって構成されていてもよい。例えば、突起構造１４０は、金属材料又はセラミック材料等によって構成されていてもよい。
　また、突起構造１４０は、絶縁層１２０と同じ材料によって構成されていてもよい。この場合、突起構造１４０は、絶縁層１２０と別体に形成されているのではなく、絶縁層１２０と一体に形成されていてもよい。突起構造１４０が絶縁層１２０を同じ材料によって構成されている場合、図５の（ｆ）の工程を設けずに、絶縁層１２０を露光及び現像する際に、突起構造１４０を形成してもよい。
　なお、このようにして作製された配線転写版１００において、めっき母材層１３０は離型層として機能するが、めっき母材層１３０に対してさらに離型性を付与する離型処理を行ってもよい。めっき母材層１３０に離型性を付与するとは、めっき母材層１３０の触媒反応効果を弱めることである。例えば、絶縁層１２０から露出するめっき母材層１３０に酸化処理を施すことで、めっき母材層１３０に離型性を付与することができる。めっき母材層１３０への離型処理は、酸化処理に限らない。
　また、図５では、めっき母材層１３０は、連続膜としたが、これに限らない。例えば、図６Ａに示される配線転写版１００Ａのように、めっき母材層１３０をパターニングして分離して、開口部１２１ごとにめっき母材層１３０Ａが形成されていてもよい。
　次に、このようにして作製された配線転写版１００を用いて、配線転写版１００に、転写用配線３６を形成する。
　具体的には、まず、図４の（ｂ）及び（ｃ）に示すように、無電解めっき法によりめっき母材層１３０の上に無電解めっき膜（無電解めっき層）を形成する。例えば、配線転写版１００の絶縁層１２０の開口部１２１内において、めっき母材層１３０の触媒による触媒反応によって金属を析出して成長させることで、めっき母材層１３０の上に無電解めっき膜を形成する。このとき、めっき母材層１３０の上には、無電解めっき膜として、異なる材料からなる導電層３２ｃと配線本体層３２ｂとが積層される。この場合、本実施の形態では、めっき母材層１３０がニッケル膜であるので、めっき母材層１３０の上には、無電解Ｎｉめっき膜、無電解銀めっき膜、無電解Ｐｔめっき膜又は無電解ｐｄめっき膜からなる導電層３２ｃが形成され、導電層３２ｃの上には無電解Ｃｕめっき膜からなる配線本体層３２ｂが積層される。また、導電層３２ｃは、好ましくは無電解めっき膜である。導電層３２ｃを無電解めっき膜とすることで、導電層３２ｃを薄くかつ膜厚を均一に形成することができる。ただし、導電層３２ｃは、無電解めっき膜ではなく、電解めっき膜であってもよい。
　なお、導電層３２ｃが無電解Ｎｉ膜又は無電解銀めっき膜である場合、後々の工程で配線体とする際に、無電解Ｎｉ膜又は無電解銀めっき膜はＣｕをほとんど浸食せずに除去することが可能であるために、配線体を容易にＣｕのみの構造にすることができる。無電解Ｎｉ膜が残存すると、一般的に無電解Ｎｉ膜はボロンやリンなどの物質を含むため抵抗が高く、配線体の配線抵抗が高くなる懸念がある。また、無電解Ｎｉ膜は磁性を持つ点も高周波特性等が劣化する懸念がある。また、銀はイオンマイグレーションを生じやすい金属のため信頼性の特性が劣化する懸念がある。そこで、導電層３２ｃが無電解Ｎｉ膜又は無電解銀めっき膜である場合、導電層３２ｃは除去してもよい。この場合、導電層３２ｃを除去したときの変形例に係る実装基板の配線体３０Ａについて、図１のII－II線に対応する実装基板のビア間配線部の断面図を図６Ｂに示すとともに、図１のIII－III線に対応する実装基板の層間接続部の断面図を図６Ｃに示す。図６Ｂに示すように、ビア電極３１Ａと配線３２Ａとの接続部には導電層３２ｃが残存することになるが、導電層３２ｃとして無電解Ｎｉ膜又は無電解銀めっき膜を用いた場合、無電解Ｎｉ膜又は無電解銀めっき膜と無電解Ｃｕ膜となるシード層３１ａとしては良好な接続特性を得ることができる。
　一方、導電層３２ｃが無電解Ｐｄ膜又は無電解Ｐｔ膜である場合、無電解Ｐｄ膜又は無電解Ｐｔ膜は一般的には不純物をほとんど含まないため配線の表面抵抗を低く保つことができる上に、磁性を持たない点で高周波特性にも有利である。また、無電解Ｐｄ膜又は無電解Ｐｔ膜を構成するＰｄ又はＰｔは、Ｃｕと比較すると安定な金属であるためイオンマイグレーションを抑制するバリア層として機能させることも可能となる。
　また、後述する実施の形態２のように、めっき母材層１３０の材料によっては、導電層３２ｃを形成させることなく無電解Ｃｕめっき膜からなる配線本体層３２ｂのみを形成させることもできる。つまり、めっき母材層１３０には、少なくとも配線本体層３２ｂが形成されていればよい。また、導電層３２ｃは、好ましくは無電解めっき膜である。導電層３２ｃを無電解めっき膜とすることで、導電層３２ｃの膜厚を均一に形成することができる。ただし、導電層３２ｃは、無電解めっき膜ではなく、電解めっき膜であってもよい。
　次に、図４の（ｄ）に示すように、無電解めっき法によって無電解めっき膜３３を形成する。例えば、無電解めっき膜３３として無電解Ｃｕめっき膜を形成する。このとき、無電解めっき膜３３は、金属の上だけではなく絶縁材料の上にも形成されるので、無電解めっき膜３３は、配線本体層３２ｂの上と絶縁層１２０の上とに形成される。この場合、無電解めっき膜３３は銅の上には自己成長しにくいので、配線本体層３２ｂ上の無電解めっき膜３３は、絶縁層１２０上の無電解めっき膜よりも薄くなる。
　次に、図４の（ｅ）に示すように、密着膜３４を形成する。密着膜３４は、少なくとも突起構造１４０の側面を覆っている。本実施の形態において、密着膜３４は、突起構造１４０の側面だけではなく上面も覆っている。具体的には、密着膜３４は、突起構造１４０と無電解めっき膜３３とを覆うように絶縁層１２０の全面に形成されている。つまり、密着膜３４は、基材１１０の上方の全面にわたって形成されている。
　例えば、基材１１０に上方の全面にわたって銅からなる銅膜等の金属膜を形成し、この金属膜に密着性を付与する密着処理を行うことで密着膜３４を形成することができる。この場合、密着処理として金属膜に粗化処理を施すことで、微小凹凸構造を有する密着膜３４を形成することができる。
　これにより、図４の（ｄ）に示すように、転写用配線３６を構成する導電層３２ｃと配線本体層３２ｂと無電解めっき膜３３と密着膜３４とが配線転写版１００に形成された配線付き配線転写版２００が完成する。なお、層間接続部においては、配線付き配線転写版２００は、図７に示されるような構造になる。
　このように作製された配線付き配線転写版２００は、転写用配線３６を他の部材に転写させることができる。つまり、導電層３２ｃ、配線本体層３２ｂ、無電解めっき膜３３及び密着膜３４は、他の部材に転写される転写用配線３６である。
　なお、配線付き配線転写版２００の転写用配線３６を他の部材に転写した後の配線転写版１００は、図４の（ａ）の状態に戻り、繰り返し用いることができる。つまり、配線転写版１００は、再利用することができる。具体的には、図４の（ｂ）～（ｅ）に示すように、配線転写版１００に無電解めっき膜等を成膜して再び転写用配線３６を形成し、その転写用配線３６を他の部材に転写することができる。
　そして、本実施の形態においては、この配線付き配線転写版２００を用いることで配線体３０及び実装基板１を作製している。以下、実装基板１のビア間配線部の断面を示す図８と、実装基板１の層間接続部の断面を示す図９とを用いて説明する。
　まず、図８の（ａ）～（ｃ）及び図９の（ａ）～（ｃ）に示すように、基板１０の上に絶縁層２０を介して転写用配線３６を配置する。本実施の形態において、転写用配線３６は、予め準備した配線付き配線転写版２００を用いて転写法によって形成される。
　具体的には、図８の（ａ）及び図９の（ａ）に示すように、導電体１１を有する基板１０を準備する。例えば、基板１０として、最上層に導電体１１として配線及び電極等が形成されたビルドアップ基板を準備する。
　次に、図８の（ｂ）及び図９の（ｂ）に示すように、導電体１１を有する基板１０と配線付き配線転写版２００との間に絶縁材料を配置して、基板１０と配線付き配線転写版２００との間に絶縁層２０を形成する。
　具体的には、導電体１１を有する基板１０の上に絶縁層２０となる絶縁材料を配置して、その絶縁材料の上に配線付き配線転写版２００を配置する。つまり、基板１０と配線付き配線転写版２００との間に絶縁層２０の絶縁材料を挿入する。このとき、配線付き配線転写版２００は、転写用配線３６と突起構造１４０とが絶縁層２０側となるように配置する。この場合、突起構造１４０は、ビア電極を接続する導電体１１に対向するように配置される。
　例えば、絶縁層２０の絶縁材料として流動性のある液状の絶縁樹脂材料を用いる場合、導電体１１を有する基板１０の上に液状の絶縁樹脂材料を塗布し、その上に配線付き配線転写版２００を配置して液状の絶縁樹脂材料を硬化する。このとき、液状の絶縁樹脂材料が熱硬化性樹脂である場合は加熱又は乾燥することで硬化させ、液状の絶縁樹脂材料が光硬化性樹脂である場合は光を照射することで硬化させる。これにより、突起構造１４０が絶縁層２０内に埋め込まれた状態で、基板１０と配線付き配線転写版２００との間に絶縁層２０を形成することができる。
　また、絶縁層２０の絶縁材料としてフィルム状の絶縁樹脂シートを用いる場合、導電体１１を有する基板１０の上にフィルム状の絶縁樹脂シートを配置し、その上に配線付き配線転写版２００を配置して熱圧着する。このとき、配線付き配線転写版２００が基板１０に向けて押し付けられるので、突起構造１４０に対応する部分の絶縁樹脂シートは突起構造１４０によって押し広げられる。これにより、突起構造１４０が絶縁層２０内に埋め込まれた状態で、基板１０と配線付き配線転写版２００との間に絶縁層２０を形成することができる。
　この工程において、配線付き配線転写版２００の突起構造１４０は、絶縁材料内に配置される。この場合、突起構造１４０は、密着膜３４を介して先端部が導電体１１に対向するようにして絶縁材料内に配置される。また、突起構造１４０の上面を覆う密着膜３４は、導電体１１に接する。これにより、突起構造１４０は、先端部が導電体１１に接触又は近接する状態で絶縁層２０内に埋め込まれる。ただし、突起構造１４０の上面を覆う密着膜３４と導電体１１との間の一部又は全部には、極薄の絶縁薄膜２０ａが存在することがある。また、配線転写版１００の絶縁層１２０の主面に形成された部分の密着膜３４は、絶縁層２０の上面に形成されることになる。
　次に、図８の（ｃ）及び図９の（ｃ）に示すように、配線付き配線転写版２００に含まれる配線転写版１００を絶縁層２０から分離する。つまり、配線転写版１００と絶縁層２０とを分離する。これにより、配線付き配線転写版２００の転写用配線３６がめっき母材層１３０（離型層）から離れて基板１０側に転写される。具体的には、配線付き配線転写版２００の転写用配線３６が絶縁層２０に転写されて、絶縁層２０に転写用配線３６が形成された状態になる。本実施の形態では、導電層３２ｃと配線本体層３２ｂと無電解めっき膜３３と密着膜３４とが絶縁層２０に転写される。
　また、突起構造１４０を有する配線転写版１００を絶縁層２０から分離することで、突起構造１４０が埋め込まれていた絶縁層２０には、導電体１１の上の絶縁層２０にビアホール２１に対応する凹部２１ａが形成される。凹部２１ａは、導電体１１の上に位置し且つ絶縁層２０の主面から窪むように形成されている。
　このように、配線転写版１００を分離することで、導電体１１の上の絶縁層２０の部分にビアホール２１に対応する凹部２１ａが形成されるとともに無電解めっき膜３３及び密着膜３４が絶縁層２０の凹部２１ａの内側面に転写され、かつ、配線付き配線転写版２００に形成されていた無電解めっき膜（導電層３２ｃ、配線本体層３２ｂ）が絶縁層２０に転写される。具体的には、無電解めっき膜３３及び密着膜３４は、絶縁層２０の凹部２１ａの内側面だけではなく底面にも転写される。
　このとき、本実施の形態では、配線転写版１００のめっき母材層１３０は離型性を有しているので転写用配線３６はめっき母材層１３０から容易に分離し、また、転写用配線３６は密着膜３４を有しているので絶縁層２０に密着しやすい。これにより、転写用配線３６を絶縁層２０に容易に転写させることができる。つまり、導電層３２ｃと配線本体層３２ｂとの積層配線と無電解めっき膜３３と密着膜３４とを絶縁層２０に容易に転写させることができる。
　なお、絶縁層２０の絶縁材料としてフィルム状の絶縁樹脂シートを用いる場合、絶縁樹脂シートは粘着性を有するとよい。これにより、転写用配線３６の密着膜３４が絶縁層２０にさらに密着しやすくなるので、転写用配線３６を絶縁層２０に一層容易に転写させることができる。
　このように、配線付き配線転写版２００によって転写用配線３６が転写されるとともに絶縁層２０に凹部２１ａが形成された部材は、基板１０の上に配置される配線体３０の中間材である配線体用中間材３００である。したがって、配線体用中間材３００は、基板１０の上に位置し、凹部２１ａを有する絶縁層２０と、凹部２１ａにおける内側面及び底面と絶縁層２０の上に形成された密着膜３４と、密着膜３４の上に位置する配線として機能する導電層３２ｃ及び配線本体層３２ｂの積層体（積層配線）とを備える。本実施の形態における配線体用中間材３００は、配線付き配線転写版２００を用いて形成され、凹部２１ａは、配線付き配線転写版２００における突起構造１４０により形成されている。
　次に、図８の（ｄ）及び図９の（ｄ）に示すように、導電体１１上に存在する無電解めっき膜３３及び密着膜３４を除去する。このとき、ビアホール２１内における絶縁層２０の絶縁材料の残渣も除去する。例えば、導電体１１の上に絶縁層２０の絶縁材料の残渣として残った絶縁薄膜２０ａも除去する。導電体１１上の無電解めっき膜３３及び密着膜３４と絶縁材料の残渣とは、レーザパターニングによって除去してもよいし、エッチングによって除去してもよい。なお、ドライ又はウェットによるアッシングによって除去してもよい。
　この除去処理を行うことで、基板１０の導電体１１の表面が露出する。なお、この除去処理を行ったものを配線体用中間材３００としてもよい。
　次に、図８の（ｅ）及び図９の（ｅ）に示すように、露出させた導電体１１と無電解めっき膜と配線本体層３２ｂとを覆うようにシード膜３５を形成する。具体的には、デスミア処理をしてレーザ処理による絶縁層２０の残渣を除去した後に、無電解めっき法又はスパッタにより、基板１０の上方の全面にわたってシード膜３５を形成する。また、本実施の形態では、配線本体層３２ｂの上に導電層３２ｃが存在するので、シード膜３５は、導電体１１と無電解めっき膜３３と導電層３２ｃとの各々に積層される。
　シード膜３５は、ビア電極３１のビア電極本体層３１ｂを電解めっき法により形成するためのシード電極であるが、このシード膜３５を導電体１１の上だけではなく配線本体層３２ｂ及び導電層３２ｃも覆っているので、以降の工程においてシード膜３５を除去するまでシード膜３５によって配線本体層３２ｂ及び導電層３２ｃを保護することができる。なお、シード膜３５は、導電層３２ｃの上部だけではなく配線本体層３２ｂ及び導電層３２ｃの各々の側部も覆っている。このため、配線本体層３２ｂ及び導電層３２ｃの上部及び側部には、微量のシード膜３５の成分（Ｐｄ等）が存在することになる。
　なお、本実施の形態において、シード膜３５は、銅を含む金属材料によって構成された金属膜である。この場合、シード膜３５は、銅のみによって構成されている場合もあるが、銅とニッケル等の他の金属とを含んでいる場合もある。
　次に、図８の（ｆ）及び図９の（ｆ）に示すように、導電体１１を覆う部分のシード膜３５が露出するようにシード膜３５の上に選択的にレジスト４０を形成する。具体的には、レジスト４０には、導電体１１の上方に開口部４１が形成されている。レジスト４０は、配線本体層３２ｂを覆っている。レジスト４０としては、例えば、ドライフィルムレジスト（ＤＦＲ）を用いることができる。
　次に、図８の（ｇ）及び図９の（ｇ）に示すように、露出させたシード膜３５の上にビア電極本体層３１ｂを形成する。具体的には、レジスト４０の開口部４１内を埋めるようにしてビア電極本体層３１ｂを形成する。本実施の形態では、ビア電極本体層３１ｂとして、電解めっき法により開口部４１のシード膜３５の上に電解めっき膜を形成する。一例として、ビア電極本体層３１ｂは、電解Ｃｕめっき膜である。
　このとき、図９の（ｇ）に示すように、層間接続部においては、ビア電極本体層３１ｂの一部は、転写用配線３６の端部の上に乗り上げるように形成される。具体的には、ビア電極本体層３１ｂの一部は、転写用配線３６に積層されたシード膜３５の上に形成される。
　次に、図８の（ｈ）及び図９の（ｈ）に示すように、レジスト４０を除去する。具体的には、ドライフィルムレジストであるレジスト４０を剥離する。これにより、レジスト４０で覆われていた部分のシード膜３５が露出する。
　次に、図８の（ｉ）及び図９の（ｉ）に示すように、露出するシード膜３５を除去するとともに、その露出するシード膜３５の下に存在する無電解めっき膜３３及び密着膜３４を除去する。つまり、配線本体層３２ｂを覆う部分のシード膜３５を除去するとともに、配線本体層３２ｂ及びビア電極本体層３１ｂとで覆われていない部分の無電解めっき膜３３と密着膜３４とを除去する。具体的には、露出するシード膜３５とその露出するシード膜３５の下に存在する無電解めっき膜３３と密着膜３４とをエッチング液を用いてエッチングにより除去する。
　このとき、シード膜３５と転写用配線３６の導電層３２ｃとが異なる導電材料によって構成されているので、導電層３２ｃをエッチングさせることなくシード膜３５を選択的にエッチングさせることができる。これにより、このエッチングによって転写用配線３６の下部層がアンダーカットされてしまうことを抑制できるので、配線３２の下部層の線幅が減少することを抑制できる。
　このようにシード膜３５と無電解めっき膜３３及び密着膜３４とをエッチングすることで、ビア電極本体層３１ｂの下にはシード膜３５と無電解めっき膜３３及び密着膜３４とが残って、この残ったシード膜３５がシード層３１ａになり、残った無電解めっき膜３３が無電解めっき層３１ｄとなり、残った密着膜３４が密着層３１ｃになる。これにより、シード層３１ａと無電解めっき層３１ｄとビア電極本体層３１ｂと密着層３１ｃとを有するビア電極３１が形成される。
　また、転写用配線３６の部分では、シード膜３５と無電解めっき膜３３及び密着膜３４とをエッチングすることで、配線本体層３２ｂの下には無電解めっき膜３３及び密着膜３４が残って、この残った無電解めっき膜３３が無電解めっき層３２ｄになり、また、残った密着膜３４が密着層３２ａになり、密着層３２ａと無電解めっき層３２ｄと配線本体層３２ｂと導電層３２ｃとを有する配線３２が形成される。
　なお、上記のように、配線本体層３２ｂに積層された無電解めっき膜３３は、絶縁層１２０上に積層された無電解めっき膜よりも薄くなるので、配線３２における無電解めっき層３２ｄの厚さは、ビア電極３１における無電解めっき層３１ｄの厚さよりも薄くなる。言い換えると、ビア電極３１における無電解めっき層３１ｄの厚さは、配線３２における無電解めっき層３２ｄの厚さよりも厚い。
　このようにして、ビア電極３１及び配線３２を有する配線体３０が形成されるとともに、配線体３０を有する実装基板１を作製することができる。つまり、導電体１１を有する基板１０の上に配線体３０を作製することができるとともに、基板１０の上に配線体３０が配置された実装基板１を作製することができる。
　このように、本実施の形態において、配線体３０の配線３２は、転写法によって形成される。具体的には、配線転写版１００を用いて配線３２を形成している。
　これにより、被転写部材である基板１０の表面（被転写面）に配線又は電極等の凹凸があっても、微細な配線３２を精度よく形成することができる。つまり、フォトリソグラフィ法で配線を形成する場合に配線を形成する部分の表面に凹凸が存在すると、フォーカスがずれてしまって微細な配線を精度よく形成することができないが、本実施の形態のように、配線転写版１００を用いて配線３２を転写して形成することで、配線３２を形成する部分の表面に凹凸があって平坦性が良くない場合であっても、その凹凸を吸収することができ、微細な配線３２を精度よく形成することができる。しかも、配線転写版の基材１１０としてガラス基板又は金属板の剛性の高いものを用いることで、高い位置合わせ精度で配線３２を形成することができる。
　本実施の形態では、配線転写版１００を用いて配線体３０及び実装基板１を製造する場合、突起構造１４０を有する配線転写版１００に転写用配線３６が形成された配線付き配線転写版２００を用いている。この場合、配線付き配線転写版２００は、転写用配線３６として、配線転写版１００の突起構造１４０の少なくとも側面を覆う密着膜３４と、導電層３２ｃ及び配線本体層３２ｂの積層配線とを備える。
　そして、本実施の形態における配線体３０の製造方法では、導電体１１を有する基板１０を準備する工程と、配線付き配線転写版２００を準備する工程と、基板１０と配線付き配線転写版２００との間に絶縁材料を配置して基板１０と配線付き配線転写版２００との間に絶縁層２０を形成する工程と、配線付き配線転写版２００に含まれる配線転写版１００を絶縁層２０から分離する工程と、を含んでおり、絶縁層２０を形成する工程では、配線付き配線転写版２００の突起構造１４０を絶縁材料内に配置しており、配線転写版１００を分離することで、導電体１１の上の絶縁層２０の部分にビアホール２１に対応する凹部２１ａが形成されるとともに密着膜３４が絶縁層２０の凹部２１ａの内側面に転写され、かつ、配線付き配線転写版２００に形成されていためっき膜である導電層３２ｃ及び配線本体層３２ｂが絶縁層２０に転写される。
　このように、本実施の形態に係る配線転写版１００は、少なくとも側面に密着膜３４が形成された突起構造１４０を備えているので、この配線転写版１００を有する配線付き配線転写版２００を用いることで、ビア電極３１用の凹部２１ａと密着膜３４とを基板１０に同時に形成することができる。
　これにより、内側面に密着膜３４が形成された凹部２１ａを絶縁層２０に同時に形成することができるので、その凹部２１ａの内面に沿ってシード層３１ａを形成することで、シード層３１ａと絶縁層２０との密着性を向上させることができる。これにより、シード層３１ａにめっき膜であるビア電極本体層３１ｂを形成してビア電極３１を形成することで、信頼性の高いビア電極３１を有する配線体３０及び実装基板１を得ることができる。
　また、本実施の形態における配線付き配線転写版２００における密着膜３４は、突起構造１４０と導電層３２ｃ及び配線本体層３２ｂの積層配線とを覆うように配線転写版１００の絶縁層１２０の上に形成されている。
　これにより、配線付き配線転写版２００を用いた転写法によって転写用配線３６を絶縁層２０に転写することで、内側面に密着膜３４が形成された凹部２１ａが絶縁層２０に形成されると同時に、絶縁層２０の主面上には、密着膜３４と、密着膜３４の上に位置する配線としての導電層３２ｃ及び配線本体層３２ｂとが転写される。つまり、内側面に密着膜３４が形成された凹部２１ａと絶縁層２０上の配線（導電層３２ｃ、配線本体層３２ｂ）とが同時に形成された配線体用中間材３００を得ることができる。
　そして、このようにして製造された本実施の形態に係る配線体３０及び実装基板１は、基板１０の上に位置する絶縁層２０に形成されたビアホール２１内に設けられ、ビアホール２１を介して導電体１１に接続されたビア電極３１と、絶縁層２０を介して基板１０の上方に設けられた配線３２と、を備え、ビア電極３１は、ビアホール２１内で導電体１１の上から絶縁層２０の内側面に沿って形成されたシード層３１ａと、シード層３１ａの上に位置し且つビアホール２１内を埋めるように形成されたビア電極本体層３１ｂと、ビアホール２１内でシード層３１ａと絶縁層２０の内側面との間に形成された密着層３１ｃとを有する。
　この構成により、ビアホール２１内の側方においてシード層３１ａと絶縁層２０との間に密着層３１ｃが介在する。つまり、ビアホール２１内において、密着層３１ｃを介してシード層３１ａと絶縁層２０とを密着させている。このように密着層３１ｃを設けることで、シード層３１ａと絶縁層２０との密着性を向上させることができる。したがって、信頼性が高いビア電極３１を有する配線体３０及び実装基板１を得ることができる。
　また、本実施の形態における配線体３０及び実装基板１において、ビア電極３１の密着層３１ｃは、絶縁層２０の主面の上にまで形成されている。つまり、密着層３１ｃは、ビアホール２１内だけではなく絶縁層２０の主面にまで乗り上げるようにして形成されている。
　この構成により、絶縁層２０の上においても密着層３１ｃを絶縁層２０に密着させることができる。この結果、シード層３１ａと絶縁層２０との密着性がさらに向上するので、ビア電極３１の信頼性がさらに向上する。
　また、本実施の形態における配線体３０及び実装基板１において、シード層３１ａ及びビア電極本体層３１ｂは、絶縁層２０の主面の上にまで形成されており、ビア電極３１の密着層３１ｃにおける絶縁層２０の上に位置する部分は、ビア電極本体層３１ｂにおける絶縁層２０の上に位置する部分と絶縁層２０との間に位置する。
　この構成により、絶縁層２０の上においても密着層３１ｃを介してシード層３１ａと絶縁層２０とを密着させることができる。これにより、シード層３１ａと絶縁層２０との密着性を大幅に向上させることができる。したがって、さらに高い信頼性のビア電極３１を有する配線体３０及び実装基板１を実現することができる。
　また、本実施の形態における配線体３０及び実装基板１において、ビア電極３１の密着層３１ｃは、微小凹凸構造を有する。
　この構成により、アンカー効果によって密着層３１ｃが絶縁層２０及びシード層３１ａに密着しやすくなる。これにより、シード層３１ａと絶縁層２０との密着性がさらに向上する。
　また、本実施の形態における配線３２の線幅は、５μｍ以下であるとよく、より好ましくは２μｍ以下である。配線３２をこのような微細配線にすることで、ビア間配線部に多数の微細配線を通すことができ、少ない数の配線層で高密度実装が可能になる。さらに、本実施の形態における配線３２の厚みのばらつきは、±１０％以下又は±１μｍ以下である。このような厚みばらつきで微細配線である配線３２を形成することで、特性インピーダンスのばらつきを抑制することが可能となる。
　また、このようにして作製された配線体３０は、半導体パッケージ基板における配線層又は再配線層（ＲＤＬ）として用いることができる。
　例えば、図１０に示すように、配線体３０は、２．１Ｄ半導体パッケージ基板(有機インターポーザ)である実装基板１Ａにおける再配線層として用いることもできるし、図１１に示すように、配線体３０は、２．３Ｄ半導体パッケージ基板(有機インターポーザ)である実装基板１Ｂにおける再配線層として用いることができる。図１０及び図１１において、基板１０は、ビルドアップ基板である。
　また、図１２に示すように、配線体３０は、２．５Ｄ半導体パッケージ基板（Ｓｉ又はＧｌａｓｓインターポーザ）である実装基板１Ｃにおける再配線層として用いることができる。
　その他に、配線体３０は、ＦＯ－ＷＬＰ（Ｆａｎ　Ｏｕｔ－Ｗａｆｅｒ　Ｌｅｖｅｌ　Ｐａｃｋａｇｅ）である実装基板における再配線層として用いることもできる。
　なお、図１０～図１２に示される実装基板１Ａ、１Ｂ、１Ｃは、以下の実施の形態２、３にも適用することができる。
　その他に、配線体３０は、再配線層ではなく、一般的なビルドアップ基板のビルドアップ層（配線層）そのものにも適用することもできる。例えば、配線体３０は、図１１～図１３に示されるビルドアップ基板である基板１０の配線層に適用することができる。これにより、従来では形成が困難であった５μｍ以下の微細な配線３２を形成する形態が実現できるので、インターポーザ又は再配線層が不要な半導体パッケージ基板を得ることができる。さらに、このような構造にすることで、インダクタ又はコンデンサなどのコアに形成される電子部品から半導体への配線距離が短くなるため電気的特性が向上する上、インターポーザ又は再配線層が不要となるため、安価な半導体パッケージとすることができる。
　（実施の形態２）
　次に、実施の形態２に係る配線体３０Ｄ及び実装基板１Ｄについて、図１３を用いて説明する。図１３は、実施の形態２に係る実装基板１Ｄの断面図である。
　上記実施の形態１における配線３２は、配線本体層３２ｂの上に導電層３２ｃが形成されていたが、図１３に示すように、本実施の形態に係る配線体３０Ｄ及び実装基板１Ｄにおける配線３２Ｄは、配線本体層３２ｂの上に導電層３２ｃが形成されていない。具体的には、配線３２Ｄは、密着層３２ａ、無電解めっき層３２ｄ及び配線本体層３２ｂのみによって構成されている。
　また、上記実施の形態１における配線体３０及び実装基板１では、ビア電極３１のシード層３１ａと配線３２の配線本体層３２ｂとは同じ金属を含んでいたが、本実施の形態に係る配線体３０Ｄ及び実装基板１Ｄでは、ビア電極３１Ｄのシード層３１ａＤと配線３２Ｄの配線本体層３２ｂとは、異なる種類の金属を含んでいる。具体的には、上記実施の形態１において、シード層３１ａと配線本体層３２ｂとは、いずれも銅を含む金属膜であるが、本実施の形態において、配線本体層３２ｂは、銅のみによって構成された金属膜であるが、シード層３１ａＤは、銅以外の金属を含む金属膜である。つまり、本実施の形態において、配線３２Ｄの配線本体層３２ｂは、上記実施の形態１と同じであるが、ビア電極３１Ｄのシード層３１ａＤは、上記実施の形態１とは異なり、銅以外の金属を含んでいる。
　なお、配線３２Ｄが導電層３２ｃを有していないことと、シード層３１ａＤと配線本体層３２ｂとが異なる種類の金属を含んでいることと以外は、本実施の形態に係る配線体３０Ｄ及び実装基板１Ｄは、上記実施の形態１に係る配線体３０及び実装基板１と同じである。
　このように構成される配線体３０Ｄ及び実装基板１Ｄは、図１４に示される方法で製造される。図１４は、実施の形態２に係る配線体３０Ｄの製造方法及び実装基板１Ｄの製造方法を説明するための図である。
　本実施の形態でも、突起構造１４０を有する配線転写版１００に転写用配線３６Ｄが形成された配線付き配線転写版２００Ｄを用いている。つまり、本実施の形態においても、配線３２Ｄは、予め準備した配線付き配線転写版２００Ｄを用いて転写法によって形成される。ただし、配線付き配線転写版２００Ｄにおいて、転写用配線３６Ｄは、導電層３２ｃを有していない。具体的には、転写用配線３６Ｄは、配線本体層３２ｂと無電解めっき膜３３と密着膜３４とによって構成されている。
　まず、図１４の（ａ）～（ｃ）に示すように、基板１０の上に絶縁層２０を介して転写用配線３６Ｄを配置する。
　具体的には、図１４の（ａ）に示すように、図８の（ａ）の工程と同様に、導電体１１を有する基板１０を準備する。
　次に、図１４の（ｂ）に示すように、図８の（ｂ）の工程と同様に、導電体１１を有する基板１０と配線付き配線転写版２００Ｄとの間に絶縁材料を配置して、基板１０と配線付き配線転写版２００Ｄとの間に絶縁層２０を形成する。
　次に、図１４の（ｃ）に示すように、図８の（ｃ）の工程と同様に、配線付き配線転写版２００Ｄに含まれる配線転写版１００を絶縁層２０から分離する。これにより、配線付き配線転写版２００Ｄの転写用配線３６Ｄがめっき母材層１３０から離れて基板１０側に転写される。具体的には、配線付き配線転写版２００Ｄの転写用配線３６Ｄは、絶縁層２０に転写されて絶縁層２０の上に形成された状態になる。本実施の形態では、配線本体層３２ｂと無電解めっき膜３３と密着膜３４とが絶縁層２０に転写される。
　また、突起構造１４０を有する配線転写版１００を絶縁層２０から分離することで、突起構造１４０が埋め込まれていた絶縁層２０には、導電体１１の上の絶縁層２０にビアホール２１に対応する凹部２１ａが形成される。つまり、本実施の形態でも、ビア電極３１Ｄ用の凹部２１ａと配線３２Ｄとを基板１０に同時に形成することができる。
　次に、図１４の（ｄ）に示すように、図８の（ｄ）の工程と同様に、導電体１１上の無電解めっき膜３３及び密着膜３４を除去する。この場合、本実施の形態でも、無電解めっき膜３３及び密着膜３４とともに絶縁層２０の絶縁材料の残渣も除去してもよい。例えば、導電体１１の上に絶縁層２０の絶縁材料の残渣として残った絶縁薄膜２０ａを除去する。
　次に、図１４の（ｅ）に示すように、図８の（ｅ）の工程と同様に、露出させた導電体１１と無電解めっき膜３３と配線本体層３２ｂとを覆うようにシード膜３５Ｄを形成する。具体的には、基板１０の上方の全面にわたってシード膜３５Ｄを形成する。シード膜３５Ｄは、配線本体層３２ｂと異なる種類の金属を含んでいる。具体的には、配線本体層３２ｂは、銅のみによって構成されているが、シード膜３５Ｄは、銅以外の金属を含んでいる。
　次に、図１４の（ｆ）に示すように、図８の（ｆ）の工程と同様に、導電体１１を覆う部分のシード膜３５Ｄが露出するようにシード膜３５Ｄの上に選択的にレジスト４０を形成する。
　次に、図１４の（ｇ）に示すように、図８の（ｇ）の工程と同様に、露出させたシード膜３５Ｄの上にビア電極本体層３１ｂを形成する。具体的には、レジスト４０の開口部４１内を埋めるようにしてビア電極本体層３１ｂを形成する。本実施の形態でも、ビア電極本体層３１ｂは、電解めっき法により開口部４１のシード膜３５Ｄに積層された電解めっき膜である。具体的には、ビア電極本体層３１ｂは、電解Ｃｕめっき膜である。
　次に、図１４の（ｈ）に示すように、図８の（ｈ）の工程と同様に、レジスト４０を除去する。これにより、レジスト４０で覆われていた部分のシード膜３５Ｄが露出する。
　次に、図１４の（ｉ）に示すように、図８の（ｉ）の工程と同様に、露出するシード膜３５Ｄとその露出するシード膜３５Ｄの下に存在する無電解めっき膜３３及び密着膜３４とをエッチング液を用いてエッチングにより除去する。つまり、配線本体層３２ｂを覆う部分のシード膜３５Ｄを除去するとともに、配線本体層３２ｂ及びビア電極本体層３１ｂとで覆われていない部分の無電解めっき膜３３及び密着膜３４とを除去する。
　このとき、本実施の形態では、転写用配線３６Ｄの配線本体層３２ｂは、シード膜３５Ｄと異なる金属を含んでいるので、シード層３１ａＤとビア電極本体層３１ｂと無電解めっき層３１ｄと密着層３１ｃとを有するビア電極３１Ｄが形成されるとともに、密着層３２ａと無電解めっき層３１ｄと配線本体層３２ｂとを有する配線３２Ｄが形成される。
　このようにして、ビア電極３１Ｄ及び配線３２Ｄを有する配線体３０Ｄが形成されるとともに、配線体３０Ｄを有する実装基板１Ｄを作製することができる。つまり、導電体１１を有する基板１０の上に配線体３０Ｄを作製することができるとともに、基板１０の上に配線体３０Ｄが配置された実装基板１Ｄを作製することができる。
　以上、本実施の形態においても、上記実施の形態１と同様の効果が得られる。例えば、本実施の形態における配線体３０Ｄ及び実装基板１Ｄについても、ビアホール２１内でシード層３１ａＤと絶縁層２０の内側面との間に密着層３１ｃが形成されている。これにより、シード層３１ａＤと絶縁層２０との密着性が向上するので、信頼性の高いビア電極３１Ｄを得ることができる等の効果を奏する。
　なお、本実施の形態において、配線３２Ｄは、導電層３２ｃを有していなかったが、配線３２Ｄは、導電層３２ｃを有していてもよい。
　（実施の形態３）
　次に、実施の形態３に係る配線体３０Ｅ及び実装基板１Ｅについて、図１５を用いて説明する。図１５は、実施の形態３に係る実装基板１Ｅの断面図である。
　上記実施の形態１において、配線３２は、微小凹凸構造を有する密着層３２ａと、Ｃｕの無電解めっき膜である無電解めっき層３２ｄ（シード層）と、Ｃｕの無電解めっき膜である配線本体層３２ｂと、Ｃｕの無電解めっき膜である導電層３２ｃ（保護層）とによって構成されていたが、これに限らない。
　具体的には、図１５に示すように、本実施の形態に係る配線体３０Ｅ及び実装基板１Ｅでは、配線３２Ｅは、保護層である導電層３２ｃを有しておらず、密着層３２ａＥと、無電解めっき層３２ｄと、配線本体層３２ｂＥとによって構成されている。
　また、本実施の形態において、密着層３２ａＥは、酸化銅処理等によって微小凹凸構造を形成したものではなく、有機系密着処理によって有機系薄膜を形成したものになっている。例えば、絶縁層２０を構成する樹脂との密着力が高い有機成分を配線本体層３２ｂＥを構成する銅の表面に導入することで、密着層３２ａＥとして、絶縁層２０を構成する樹脂と化学結合した有機成分と配線本体層３２ｂＥを構成する銅と化学結合した有機成分とからなる有機系薄膜を形成することができる。酸化銅処理によって密着層３２ａを形成すると、酸化銅処理時に無電解めっき層３２ｄ（シード層）が剥がれたり、酸化銅が酸に弱いためにエッチング時に配線３２が剥がれたりするという不具合が生じるおそれがあるが、本実施の形態のように、有機系密着処理によって密着層３２ａＥを形成することで、このような不具合が生じることを抑制できる。
　また、本実施の形態において、配線本体層３２ｂＥは、無電解めっき膜ではなく、電気めっき膜である。具体的には、配線本体層３２ｂＥは、銅からなる電気めっき膜である。これにより、電気めっき膜である配線本体層３２ｂＥと無電解めっき膜である無電解めっき層３２ｄとはエッチング選択性があるため、実施の形態１のような保護層としての導電層３２ｃが不要になる。
　なお、配線３２Ｅの構成以外は、本実施の形態に係る配線体３０Ｅ及び実装基板１Ｅは、上記実施の形態１に係る配線体３０及び実装基板１と同じである。また、本実施の形態は、上記実施の形態１だけではなく、上記実施の形態２にも適用することができる。
　（変形例）
　以上、本開示に係る配線体及び実装基板等について、実施の形態に基づいて説明したが、本開示は、上記実施の形態１～３に限定されるものではない。
　例えば、上記実施の形態１～３では、配線転写版１００における転写版絶縁層となる絶縁層１２０はレジストであったが、これに限らない。例えば、絶縁層１２０は、ＳｉＯ２等の無機材料からなる絶縁性樹脂材料であってもよい。この場合、図１６に示される方法で、絶縁層１２０Ｂを有する配線転写版１００Ｂを作製することができる。
　まず、図１６の（ａ）に示すように、支持基板となる基材１１０の上にめっき母材層１３０が形成されためっき母材付き基材を受け入れる。その後、図１６の（ｂ）に示すように、めっき母材層１３０の上にＳｉＯ２からなる絶縁層１２０Ｂ（転写版絶縁層）を形成する。その後、図１６の（ｃ）に示すように、絶縁層１２０の上にレジスト１５０を形成する。その後、図１６の（ｄ）に示すように、レジスト１５０を露光及び現像する等して、レジスト１５０をパターニングしてレジスト１５０に開口部１５１を形成し、絶縁層１２０を露出させる。次に、図１６の（ｅ）に示すように、開口部１５１を有するレジスト１５０をマスクにしてプラズマエッチングを行うことで絶縁層１２０に開口部１２１を形成してめっき母材層１３０を露出させる。その後、図１６の（ｆ）に示すように、レジスト１５０を除去する。次に、図１６の（ｇ）に示すように、絶縁層１２０Ｂの上に突起構造１４０を形成する。これにより、配線転写版１００Ｂが完成する。
　なお、上記実施の形態１～３において、無電解めっき膜は、電気めっき膜であってもよいし、電気めっき膜は、電解めっき膜であってもよい。つまり、無電解めっき膜と電気めっき膜とは、区別することなく、めっき膜としてもよい。
　また、その他に、上記の各実施の形態に対して当業者が思い付く各種変形を施して得られる形態や、本開示の趣旨を逸脱しない範囲で各実施の形態における構成要素及び機能を任意に組み合わせることで実現される形態も本開示に含まれる。
　本開示に係る配線体は、半導体パッケージ基板等の実装基板における配線層等として有用である。
　１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ　実装基板
　１０　基板
　１１　導電体
　２０　絶縁層
　２０ａ　絶縁薄膜
　２１　ビアホール
　２１ａ　凹部
　３０、３０Ａ、３０Ｄ、３０Ｅ　配線体
　３１、３１Ａ、３１Ｄ　ビア電極
　３１ａ、３１ａＤ　シード層
　３１ｂ　ビア電極本体層
　３１ｃ　密着層
　３１ｄ　無電解めっき層
　３２、３２Ａ、３２Ｄ、３２Ｅ　配線
　３２ａ、３２ａＥ　密着層
　３２ｂ、３２ｂＥ　配線本体層
　３２ｃ　導電層
　３２ｄ　無電解めっき層
　３３　無電解めっき膜
　３４　密着膜
　３５、３５Ｄ　シード膜
　３６、３６Ｄ　転写用配線
　４０　レジスト
　４１　開口部
　１００、１００Ａ、１００Ｂ　配線転写版
　１１０　基材
　１２０、１２０Ｂ　絶縁層
　１２１　開口部
　１３０、１３０Ａ　めっき母材層
　１４０　突起構造
　１５０　レジスト
　１５１　開口部
　２００、２００Ｄ　配線付き配線転写版
　３００　配線体用中間材

Claims (12)

  1. 　導電体を有する基板の上に配置される配線体であって、
    　前記基板の上に位置する絶縁層に形成されたビアホール内に設けられ、前記ビアホールを介して前記導電体に接続されたビア電極と、
    　前記絶縁層を介して前記基板の上方に設けられた配線と、を備え、
    　前記ビア電極は、前記ビアホール内で前記導電体の上から前記絶縁層の内側面に沿って形成されたシード層と、前記シード層の上に位置し且つ前記ビアホール内を埋めるように形成されたビア電極本体層と、前記ビアホール内で前記シード層と前記絶縁層の内側面との間に形成された密着層とを有する、
    　配線体。
  2. 　前記密着層は、前記絶縁層の主面の上にまで形成されている、
    　請求項１に記載の配線体。
  3. 　前記シード層及び前記ビア電極本体層は、前記絶縁層の主面の上にまで形成されており、
    　前記密着層における前記絶縁層の上に位置する部分は、前記シード層における前記絶縁層の上に位置する部分と前記絶縁層との間に位置する、
    　請求項２に記載の配線体。
  4. 　前記密着層は、微小凹凸構造を有する、
    　請求項１～３のいずれか１項に記載の配線体。
  5. 　導電体を有する基板と、
    　前記基板の上に位置し、請求項１～４のいずれか１項に記載の配線体と、を備える、
    　実装基板。
  6. 　他の部材に転写するための転写用配線が形成された配線転写版である配線付き配線転写版であって、
    　基材と、
    　前記基材の上に形成された離型層と、
    　前記離型層の上に開口部を有するように前記基材を覆う転写版絶縁層と、
    　前記転写版絶縁層に形成され、前記配線が転写される部材の絶縁層にビア電極用のビアホールを形成するための突起構造と、
    　前記開口部内において前記離型層の上に形成されためっき膜と、
    　少なくとも前記突起構造の側面を覆う密着膜と、を備え、
    　前記めっき膜と前記密着膜とは、他の部材に転写される転写用配線である、
    　配線付き配線転写版。
  7. 　前記密着膜は、前記突起構造の上面も覆っている、
    　請求項６に記載の配線付き配線転写版。
  8. 　前記密着膜は、前記めっき膜を覆うように前記転写版絶縁層の全面に形成されている、
    　請求項６又は７に記載の配線付き配線転写版。
  9. 　前記めっき膜は、無電解めっき膜である、
    　請求項６～８のいずれか１項に記載の配線付き配線転写版。
  10. 　導電体を有する基板の上に配置される配線体の中間材である配線体用中間材であって、　前記基板の上に位置し、凹部を有する絶縁層と、
    　前記凹部における内側面及び底面と前記絶縁層の主面にわたって形成された密着膜と、
    　前記密着膜の上に位置する配線と、を備え、
    　前記凹部は、前記導電体の上に位置し且つ前記絶縁層の主面から窪むように形成されている、
    　配線体用中間材。
  11. 　導電体を有する基板を準備する工程と、
    　配線転写版に配線が形成された配線付き配線転写版を準備する工程と、
    　前記基板と前記配線付き配線転写版との間に絶縁材料を配置して前記基板と前記配線付き配線転写版との間に絶縁層を形成する工程と、
    　前記配線付き配線転写版に含まれる前記配線転写版を前記絶縁層から分離する工程と、を含み、
    　前記配線付き配線転写版は、
    　基材と、
    　前記基材の上に形成された離型層と、
    　前記離型層の上に開口部を有するように前記基材を覆う転写版絶縁層と、
    　前記転写版絶縁層に形成され、前記絶縁層にビアホールを形成するための突起構造と、
    　前記開口部内において前記離型層の上に形成されためっき膜と、
    　少なくとも前記突起構造の側面を覆う密着膜と、を備え、
    　前記絶縁層を形成する工程では、前記配線付き配線転写版の前記突起構造を前記絶縁材料内に配置し、
    　前記配線転写版を分離することで、前記導電体の上の前記絶縁層の部分に前記ビアホールに対応する凹部が形成されるとともに前記密着膜が前記絶縁層の前記凹部の内側面に転写され、かつ、前記配線付き配線転写版に形成されていた前記めっき膜が前記絶縁層に転写される、
    　配線体の製造方法。
  12. 　前記密着膜は、前記突起構造及び前記めっき膜を覆うように前記転写版絶縁層の上に形成されている、
    　請求項１１に記載の配線体の製造方法。
PCT/JP2022/011952 2021-03-22 2022-03-16 配線体、実装基板、配線付き配線転写版、配線体用中間材、及び、配線体の製造方法 WO2022202553A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP22775341.5A EP4319510A1 (en) 2021-03-22 2022-03-16 Wiring body, mounting substrate, wiring transfer board with wiring, intermediate material for wiring body, and manufacturing method for wiring body
US18/548,450 US20240145374A1 (en) 2021-03-22 2022-03-16 Wiring body, mounting substrate, wiring-equipped wiring transfer plate, wiring body intermediate material, and method for manufacturing wiring body
JP2023509074A JPWO2022202553A1 (ja) 2021-03-22 2022-03-16

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-047463 2021-03-22
JP2021047463 2021-03-22

Publications (1)

Publication Number Publication Date
WO2022202553A1 true WO2022202553A1 (ja) 2022-09-29

Family

ID=83396159

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/011952 WO2022202553A1 (ja) 2021-03-22 2022-03-16 配線体、実装基板、配線付き配線転写版、配線体用中間材、及び、配線体の製造方法

Country Status (4)

Country Link
US (1) US20240145374A1 (ja)
EP (1) EP4319510A1 (ja)
JP (1) JPWO2022202553A1 (ja)
WO (1) WO2022202553A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11112126A (ja) * 1997-10-06 1999-04-23 Matsushita Electric Ind Co Ltd 微細パターンの製造方法
US20080052905A1 (en) * 2006-09-06 2008-03-06 Samsung Electro-Mechanics Co., Ltd. Fabricating method for printed circuit board
JP2009221498A (ja) * 2008-03-13 2009-10-01 Seiko Epson Corp めっき膜、めっき膜の製造方法、配線基板、配線基板の製造方法
WO2011058978A1 (ja) * 2009-11-10 2011-05-19 株式会社フジクラ 配線基板の製造方法
JP2017073530A (ja) * 2015-10-09 2017-04-13 富士通株式会社 密着性向上材料、配線構造、及びその製造方法、並びに半導体装置、及びその製造方法
JP2020107681A (ja) 2018-12-26 2020-07-09 新光電気工業株式会社 配線基板、半導体装置、及び配線基板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11112126A (ja) * 1997-10-06 1999-04-23 Matsushita Electric Ind Co Ltd 微細パターンの製造方法
US20080052905A1 (en) * 2006-09-06 2008-03-06 Samsung Electro-Mechanics Co., Ltd. Fabricating method for printed circuit board
JP2009221498A (ja) * 2008-03-13 2009-10-01 Seiko Epson Corp めっき膜、めっき膜の製造方法、配線基板、配線基板の製造方法
WO2011058978A1 (ja) * 2009-11-10 2011-05-19 株式会社フジクラ 配線基板の製造方法
JP2017073530A (ja) * 2015-10-09 2017-04-13 富士通株式会社 密着性向上材料、配線構造、及びその製造方法、並びに半導体装置、及びその製造方法
JP2020107681A (ja) 2018-12-26 2020-07-09 新光電気工業株式会社 配線基板、半導体装置、及び配線基板の製造方法

Also Published As

Publication number Publication date
JPWO2022202553A1 (ja) 2022-09-29
US20240145374A1 (en) 2024-05-02
EP4319510A1 (en) 2024-02-07

Similar Documents

Publication Publication Date Title
KR101103857B1 (ko) 인쇄 배선 보드 및 그 제조 방법
JP3945483B2 (ja) 半導体装置の製造方法
US9455219B2 (en) Wiring substrate and method of manufacturing the same
JP5300558B2 (ja) 半導体装置の製造方法
TW200921876A (en) Method for making copper-core layer multi-layer encapsulation substrate
TW200303609A (en) Semiconductor device and manufacturing method thereof
KR20070120449A (ko) 배선 기판, 그 제조 방법 및 반도체 장치
JP2007324559A (ja) ファインピッチを有するマルチレイヤー回路板及びその製作方法
US7839650B2 (en) Circuit board structure having embedded capacitor and fabrication method thereof
TWI550768B (zh) 半導體裝置及其形成方法
JPH0536756A (ja) 半導体装置用テープキヤリア及びその製造方法
US10874018B2 (en) Printed wiring board having embedded pads and method for manufacturing the same
WO2008007617A1 (fr) Structure de connexion d'électrodes de puce semi-conductrice, élément conducteur, et dispositive à semi-conducteurs et son procédé de fabrication
JP2006148161A (ja) 半導体装置およびその製造方法
WO2022202553A1 (ja) 配線体、実装基板、配線付き配線転写版、配線体用中間材、及び、配線体の製造方法
US10777495B2 (en) Printed circuit board and semiconductor package including the same
WO2022202552A1 (ja) 配線転写版、配線付き配線転写版、配線体用中間材、及び、配線体の製造方法
WO2022202547A1 (ja) 配線体、実装基板、配線体の製造方法、及び、実装基板の製造方法
WO2022202548A1 (ja) 配線体、実装基板、配線付き配線転写版、配線体用中間材、配線体の製造方法、及び、実装基板の製造方法
KR100925669B1 (ko) 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법
JP2007123578A (ja) 半導体装置及びその製造方法
KR101574019B1 (ko) 인쇄회로기판의 제조 방법
KR101272664B1 (ko) 시드층 및 도금층을 포함하는 금속 패턴을 포함하는 다층 인쇄 회로 기판 및 이의 제조 방법
KR20090038758A (ko) 패키지 기판 및 그 제조방법
KR100907721B1 (ko) 회로 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22775341

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023509074

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 18548450

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2022775341

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2022775341

Country of ref document: EP

Effective date: 20231023