WO2022164242A1 - Capacitor and method for manufacturing same - Google Patents
Capacitor and method for manufacturing same Download PDFInfo
- Publication number
- WO2022164242A1 WO2022164242A1 PCT/KR2022/001527 KR2022001527W WO2022164242A1 WO 2022164242 A1 WO2022164242 A1 WO 2022164242A1 KR 2022001527 W KR2022001527 W KR 2022001527W WO 2022164242 A1 WO2022164242 A1 WO 2022164242A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- electrode
- opening
- dielectric
- capacitor
- film
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000002048 anodisation reaction Methods 0.000 claims description 34
- 239000011148 porous material Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 16
- 239000010407 anodic oxide Substances 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 12
- 239000003989 dielectric material Substances 0.000 abstract 2
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 230000008569 process Effects 0.000 description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 12
- 230000004888 barrier function Effects 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000003985 ceramic capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 229910003437 indium oxide Inorganic materials 0.000 description 4
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 238000005245 sintering Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 238000007743 anodising Methods 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004873 anchoring Methods 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
Definitions
- an object of the present invention is to provide a capacitor having improved capacitance by improving the surface area of electrodes constituting the capacitor, and a method for manufacturing the same.
- a capacitor according to the present invention includes: an anodic oxide film having an opening; a first electrode formed on an upper surface of the anodized film and a side surface of the opening; a dielectric formed on the surface of the first electrode; and a second electrode formed on the surface of the dielectric.
- a plurality of trenches are formed on a side surface of the opening in a longitudinal direction of the opening and formed in a lateral direction of the opening, and the first electrode is formed along a surface of the trench.
- the anodization film is formed of a material different from that of the anodization film, and includes a support layer provided under the opening to seal the opening.
- the capacitor according to the present invention an anodic oxide film having an opening; a first electrode formed along an upper surface of the anodized layer and a side surface of the opening; a dielectric formed on the surface of the first electrode; and a second electrode formed on the surface of the dielectric, wherein the unit capacitors are connected in series and in parallel to each other.
- Dielectric 30 is tantalum oxide (Ta 2 O 5 ), aluminum oxide (Al 2 O 3 ), titanium oxide (TiO 2 ), ziconium oxide (ZrO 2 ), hafnium oxide (HfO 2 ), barium titanate (BaTiO 3 ) )-based or strontium titanate (SrTiO 3 )-based powder or at least one of a composite dielectric thereof, and preferably a material capable of exhibiting sufficient capacitance.
- the dielectric 30 may be formed through a deposition process (CVD, PVD, or ALD).
- an anodization film 10 is prepared first, and a support layer 20 is provided on a lower surface of the anodization film 10 .
- the support layer 20 functions to allow the first electrode 20 to be formed on the surface thereof.
- a trench 19 is provided in the side wall of the opening 15 .
- the trench 19 may be a pore-type trench that is formed while the pores P formed during the manufacturing of the anodization film are opened during the etching process.
- the width and depth of the pore-type trench have a range of 10 nm or more and 1 ⁇ m or less.
- the pore-type trench is spaced apart by several nm or more and hundreds of nm from the upper surface of the anodization film 10 . formed on the side wall.
- the first electrode 20 has a uniform film thickness on the upper surface of the anodization film 10, thereby reducing current resistance, and increasing the surface area of the first electrode 20 on the side wall of the opening 15 to increase the capacitance. be able to grow
- FIG. 4 shows only six openings 15 by way of example, this is merely an example for description, and more openings 15 may be formed.
- the anodic oxide layer 10 reacts with the etching solution in the open region of the photoresist and is etched in a vertical direction along the shape of the open pattern of the photoresist to form the opening 15 .
- the side wall of the opening 15 of the anodization film is also formed with a concave-convex pattern in the horizontal cross section when the anodization film is etched by the concave-convex pattern boundary of the photoresist. and the concave-convex portion on the side wall of the opening 15 becomes the etched trench 19b.
Abstract
The present invention provides a capacitor having a capacitance that is improved by increasing the surface area of an electrode constituting the capacitor, and a method for manufacturing same. The capacitor comprises: an anodized oxide film having an opening; a first electrode formed on the upper surface of the anodized oxide film and the side surface of the opening; a dielectric material formed on the surface of the first electrode; and a second electrode formed on the surface of the dielectric material.
Description
본 발명은 커패시터 및 그 제조방법에 관한 것이다.The present invention relates to a capacitor and a method for manufacturing the same.
적층 칩 전자 부품의 하나인 적층 세라믹 커패시터(MLCC: multi-layered ceramic capacitor)는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 다양한 전자 장치에 사용된다. 적층 세라믹 커패시터는, 복수의 유전체층과 상기 유전체층 사이에 상이한 극성의 내부 전극이 번갈아 배치된 구조를 가진다. 최근 전자기기들이 소형화되는 경향에 따라 적층 세라믹 커패시터도 소형화되는 경향을 따르고 있으며, 이에 소형화를 위해 유전체층을 박막화하고 내부 전극의 적층 수를 높임으로써 고용량의 적층 세라믹 커패시터를 구현하고 있다. A multi-layered ceramic capacitor (MLCC), which is one of multilayer chip electronic components, is used in various electronic devices due to its small size, high capacity, and easy mounting. The multilayer ceramic capacitor has a structure in which a plurality of dielectric layers and internal electrodes of different polarities are alternately disposed between the dielectric layers. Recently, with the trend of miniaturization of electronic devices, multilayer ceramic capacitors are also trending to be miniaturized, and for miniaturization, a high-capacity multilayer ceramic capacitor is realized by thinning a dielectric layer and increasing the number of stacked internal electrodes.
적층 세라믹 커패시터는 복수의 유전체층과 유전체층 상에 형성된 제1,2내부 전극을 포함하며 내부 전극이 형성된 복수의 유전체층이 적층되어 형성되며 제1,2내부 전극은 하나의 유전체층을 사이에 두고 서로 대향되도록 배치된다. 그러나 이러한 커패시터는 복수의 유전체층을 소결하여 제작되므로, 소결 과정에서 유전체 분말의 소성 수축으로 인하여 커패시터 바디는 완전한 육면체 형상을 유지하지 못하게 되며, 소결 과정에서 유전체 특성이 저하되는 문제가 발생하게 된다. The multilayer ceramic capacitor includes a plurality of dielectric layers and first and second internal electrodes formed on the dielectric layers, the plurality of dielectric layers having internal electrodes formed thereon are stacked so that the first and second internal electrodes face each other with one dielectric layer interposed therebetween. are placed However, since such a capacitor is manufactured by sintering a plurality of dielectric layers, the capacitor body cannot maintain a perfect hexahedral shape due to sintering shrinkage of the dielectric powder during the sintering process, and the dielectric properties deteriorate during the sintering process.
한편, 실리콘 웨이퍼를 이용하여 커패시터를 제작하는 기술이 제안되고 있다. 이러한 기술은 실리콘 웨이퍼를 기판으로 이용하여 실리콘 웨이퍼에 홈을 형성한 후 홈의 표면에 제1전극, 유전체 및 제2전극을 형성함으로써 커패시터를 제작하는 기술이다. 그러나 실리콘 웨이퍼를 이용한다는 점에서 수직한 측벽을 갖는 홈 또는 홀을 형성하는 것이 어렵고 이로 인해 설계된 정전용량값과 실제 정전용량값 사이에 차이가 발생하고, 설사 인해 전극 설사 홈 또는 홀의 측벽을 수직하게 형성할 수 있다고 하더라도 비용이 증가하는 문제가 있다. 또한 정전용량의 크기는 대향 전극의 표면적에 비례하는 것인데, 실리콘 웨이퍼를 이용한다는 점에서 표면적을 더욱 향상시키는데 한계가 있다. Meanwhile, a technique for manufacturing a capacitor using a silicon wafer has been proposed. This technology is a technology for manufacturing a capacitor by forming a groove in a silicon wafer using a silicon wafer as a substrate, and then forming a first electrode, a dielectric, and a second electrode on the surface of the groove. However, in terms of using a silicon wafer, it is difficult to form a groove or hole having a vertical sidewall, and this causes a difference between the designed capacitance value and the actual capacitance value, and even if the electrode causes the sidewall of the groove or hole to be vertically Even if it can be formed, there is a problem in that the cost increases. In addition, since the size of the capacitance is proportional to the surface area of the counter electrode, there is a limit to further improving the surface area in that a silicon wafer is used.
[선행기술문헌][Prior art literature]
[특허문헌][Patent Literature]
(특허문헌 1) 한국 등록특허공보 등록번호 제10-2192426호(Patent Document 1) Korean Patent Publication No. 10-2192426
(특허문헌 2) 한국 등록특허공보 등록번호 제10-2189805호(Patent Document 2) Korean Patent Publication No. 10-2189805
이에 본 발명은 상술한 종래기술의 문제점을 해결하기 위하여 안출된 것으로, 커패시터를 구성하는 전극의 표면적을 향상시켜 정전용량이 향상된 커패시터 및 그 제조방법을 제공하는 것을 그 목적으로 한다. Accordingly, the present invention has been devised to solve the problems of the prior art, and an object of the present invention is to provide a capacitor having improved capacitance by improving the surface area of electrodes constituting the capacitor, and a method for manufacturing the same.
이러한 본 발명의 목적을 달성하기 위해, 본 발명에 따른 커패시터는, 개구부가 형성된 양극산화막; 상기 양극산화막의 상부 표면 및 상기 개구부의 측면에 형성된 제1전극; 상기 제1전극의 표면상에 형성된 유전체; 및 상기 유전체의 표면상에 형성된 제2전극;을 포함한다.In order to achieve the object of the present invention, a capacitor according to the present invention includes: an anodic oxide film having an opening; a first electrode formed on an upper surface of the anodized film and a side surface of the opening; a dielectric formed on the surface of the first electrode; and a second electrode formed on the surface of the dielectric.
또한, 상기 개구부의 측면에 개구부의 길이방향을 따라 길게 형성되고 상기 개구부의 측면방향으로 복수개 형성된 트렌치를 포함하고, 상기 제1전극은 상기 트렌치의 표면을 따라 형성된다.In addition, a plurality of trenches are formed on a side surface of the opening in a longitudinal direction of the opening and formed in a lateral direction of the opening, and the first electrode is formed along a surface of the trench.
또한, 상기 트렌치는, 양극산화막 제조시 형성된 포어가 오픈되면서 형성되는 포어형 트렌치를 포함한다.In addition, the trench includes a pore-type trench that is formed while the pores formed when the anodization film is manufactured are opened.
또한, 상기 트렌치는, 양극산화막 제조시 형성된 포어가 오픈되면서 형성되는 포어형 트렌치; 및 양극산화막 에칭시 형성되는 에칭형 트렌치를 포함한다.In addition, the trench may include: a pore-type trench formed while the pores formed during the production of the anodization film are opened; and an etch-type trench formed when the anodization film is etched.
또한, 상기 양극산화막과는 별도의 다른 재질로 형성되되, 상기 개구부의 하부에 구비되어 상기 개구부를 밀폐하는 지지층을 포함한다.In addition, it is formed of a material different from that of the anodization film, and includes a support layer provided under the opening to seal the opening.
또한, 상기 제1전극, 상기 유전체 및 상기 제2전극은 상기 지지층 상에도 형성된다.In addition, the first electrode, the dielectric, and the second electrode are also formed on the support layer.
한편, 본 발명에 따른 커패시터는, 개구부가 형성된 양극산화막; 상기 양극산화막의 상부 표면 및 상기 개구부의 측면을 따라 형성된 제1전극; 상기 제1전극의 표면상에 형성된 유전체; 및 상기 유전체의 표면상에 형성된 제2전극;을 포함하는 단위 커패시터를 포함하되, 상기 단위 커패시터들이 서로 직렬연결된다.On the other hand, the capacitor according to the present invention, an anodic oxide film having an opening; a first electrode formed along an upper surface of the anodized layer and a side surface of the opening; a dielectric formed on the surface of the first electrode; and a second electrode formed on a surface of the dielectric body, wherein the unit capacitors are connected in series with each other.
한편, 본 발명에 따른 커패시터는, 개구부가 형성된 양극산화막; 상기 양극산화막의 상부 표면 및 상기 개구부의 측면을 따라 형성된 제1전극; 상기 제1전극의 표면상에 형성된 유전체; 및 상기 유전체의 표면상에 형성된 제2전극;을 포함하는 단위 커패시터를 포함하되, 상기 단위 커패시터들이 서로 병렬연결된다.On the other hand, the capacitor according to the present invention, an anodic oxide film having an opening; a first electrode formed along an upper surface of the anodized layer and a side surface of the opening; a dielectric formed on the surface of the first electrode; and a second electrode formed on the surface of the dielectric, wherein the unit capacitors are connected in parallel to each other.
한편, 본 발명에 따른 커패시터는, 개구부가 형성된 양극산화막; 상기 양극산화막의 상부 표면 및 상기 개구부의 측면을 따라 형성된 제1전극; 상기 제1전극의 표면상에 형성된 유전체; 및 상기 유전체의 표면상에 형성된 제2전극;을 포함하는 단위 커패시터를 포함하되, 상기 단위 커패시터들이 서로 직렬 및 병렬연결된다.On the other hand, the capacitor according to the present invention, an anodic oxide film having an opening; a first electrode formed along an upper surface of the anodized layer and a side surface of the opening; a dielectric formed on the surface of the first electrode; and a second electrode formed on the surface of the dielectric, wherein the unit capacitors are connected in series and in parallel to each other.
한편, 본 발명에 따른 커패시터의 제조방법은, 개구부가 형성된 양극산화막의 상부 표면 및 상기 개구부의 측면에 제1전극을 형성하는 단계; 상기 제1전극의 표면에 유전체를 형성하는 단계; 및 상기 유전체 상에 제2전극을 형성하는 단계;를 포함한다.Meanwhile, a method of manufacturing a capacitor according to the present invention includes: forming a first electrode on an upper surface of an anodic oxide film having an opening and on a side surface of the opening; forming a dielectric on the surface of the first electrode; and forming a second electrode on the dielectric.
본 발명은 커패시터를 구성하는 전극의 표면적을 향상시켜 정전용량이 향상된 커패시터 및 그 제조방법을 제공한다.The present invention provides a capacitor with improved capacitance by improving the surface area of electrodes constituting the capacitor, and a method for manufacturing the same.
도 1은 본 발명의 바람직한 일 실시예에 따른 커패시터의 단면을 도시한 도면.1 is a view showing a cross-section of a capacitor according to a preferred embodiment of the present invention.
도 2는 본 발명의 바람직한 일 실시예에 따른 커패시터를 제작하는 이용되는 양극산화막을 도시한 도면.2 is a view showing an anodic oxide film used for manufacturing a capacitor according to a preferred embodiment of the present invention.
도 3 내지 도 7은 본 발명의 바람직한 일 실시예에 따른 커패시터의 제조방법을 도시한 도면.3 to 7 are views illustrating a method of manufacturing a capacitor according to a preferred embodiment of the present invention.
도 8 및 도 9는 본 발명의 바람직한 일 실시예에 다른 단위 커패시터들을 전기적으로 연결하는 구성을 도시한 도면.8 and 9 are diagrams illustrating a configuration for electrically connecting unit capacitors according to a preferred embodiment of the present invention.
도 10은 본 발명의 바람직한 일 실시예에 따른 커패시터의 에칭형 트렌치를 보여주기 위한 도면.10 is a view for showing an etched trench of a capacitor according to a preferred embodiment of the present invention;
이하의 내용은 단지 발명의 원리를 예시한다. 그러므로 당업자는 비록 본 명세서에 명확히 설명되거나 도시되지 않았지만 발명의 원리를 구현하고 발명의 개념과 범위에 포함된 다양한 장치를 발명할 수 있는 것이다. 또한, 본 명세서에 열거된 모든 조건부 용어 및 실시 예들은 원칙적으로, 발명의 개념이 이해되도록 하기 위한 목적으로만 명백히 의도되고, 이와 같이 특별히 열거된 실시 예들 및 상태들에 제한적이지 않는 것으로 이해되어야 한다.The following is merely illustrative of the principles of the invention. Therefore, those skilled in the art will be able to devise various devices that, although not explicitly described or shown herein, embody the principles of the invention and are included in the spirit and scope of the invention. In addition, it should be understood that all conditional terms and examples listed herein are, in principle, expressly intended only for the purpose of understanding the inventive concept and are not limited to the specifically enumerated embodiments and states as such. .
상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해질 것이며, 그에 따라 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다.The above-described objects, features, and advantages will become more apparent through the following detailed description in relation to the accompanying drawings, and accordingly, those of ordinary skill in the art to which the invention pertains will be able to easily practice the technical idea of the invention. .
본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시 도인 단면도 및/또는 사시도들을 참고하여 설명될 것이다. 이러한 도면들에 도시된 막 및 영역들의 두께 등은 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 또한 도면에 도시된 성형물의 개수는 예시적으로 일부만을 도면에 도시한 것이다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. Embodiments described herein will be described with reference to cross-sectional and/or perspective views, which are ideal illustrative drawings of the present invention. The thicknesses of films and regions shown in these drawings are exaggerated for effective description of technical content. The shape of the illustrative drawing may be modified due to manufacturing technology and/or tolerance. In addition, the number of moldings shown in the drawings is only partially shown in the drawings by way of example. Accordingly, embodiments of the present invention are not limited to the specific form shown, but also include changes in the form generated according to the manufacturing process.
본 발명의 바람직한 일 실시예에 따른 커패시터는 단위 커패시터를 포함한다. 또한 본 발명의 바람직한 일 실시예에 따른 커패시터는 적층 커패시터를 포함한다. 또한, 본 발명의 바람직한 일 실시예에 따른 커패시터는 단위 커패시터들이 여러 개 결합된 형태를 포함할 수 있다.A capacitor according to a preferred embodiment of the present invention includes a unit capacitor. Also, the capacitor according to the preferred embodiment of the present invention includes a multilayer capacitor. Also, the capacitor according to the preferred embodiment of the present invention may include a form in which a plurality of unit capacitors are combined.
이하, 첨부된 도면에 기초하여 본 바람직한 일 실시예에 대해 설명한다. 도 1은 본 발명의 바람직한 일 실시예에 따른 커패시터의 단면을 도시한 도면이고, 도 2는 본 발명의 바람직한 일 실시예에 따른 커패시터를 제작하는 이용되는 양극산화막을 도시한 도면이며, 도 3 내지 도 7은 본 발명의 바람직한 일 실시예에 따른 커패시터의 제조방법을 도시한 도면이고, 도 8 및 도 9는 본 발명의 바람직한 일 실시예에 다른 단위 커패시터들을 전기적으로 연결하는 구성을 도시한 도면이며, 도 10은 본 발명의 바람직한 일 실시예에 따른 커패시터의 에칭형 트렌치를 보여주기 위한 도면이다.Hereinafter, a preferred embodiment of the present invention will be described based on the accompanying drawings. 1 is a view showing a cross-section of a capacitor according to a preferred embodiment of the present invention, FIG. 2 is a view showing an anodization film used for manufacturing a capacitor according to a preferred embodiment of the present invention, and FIGS. 3 to 7 is a diagram illustrating a method of manufacturing a capacitor according to a preferred embodiment of the present invention, and FIGS. 8 and 9 are views illustrating a configuration for electrically connecting other unit capacitors according to a preferred embodiment of the present invention. , FIG. 10 is a view for showing an etched trench of a capacitor according to a preferred embodiment of the present invention.
도 1을 참조하면, 본 발명의 바람직한 일 실시예에 따른 커패시터(100)는 개구부(15)가 형성된 양극산화막(10); 양극산화막(10)의 상부 표면 및 개구부(15)의 측면에 형성된 제1전극(20); 제1전극(20)의 표면상에 형성된 유전체(30); 및 유전체(30)의 표면상에 형성된 제2전극(40)을 포함한다. Referring to FIG. 1 , a capacitor 100 according to a preferred embodiment of the present invention includes an anodization film 10 having an opening 15 formed therein; a first electrode 20 formed on an upper surface of the anodized film 10 and a side surface of the opening 15; a dielectric 30 formed on the surface of the first electrode 20; and a second electrode 40 formed on the surface of the dielectric 30 .
양극산화막(10)의 개구부(15)의 측면에는 개구부(15)의 상,하 길이 방향을 따라 길게 형성된 트렌치(19)가 개구부(15)의 측면의 좌,우 방향으로 복수개 형성된다. A plurality of trenches 19 elongated along the upper and lower longitudinal directions of the opening 15 are formed on the side surface of the opening 15 of the anodization layer 10 in the left and right directions of the side surface of the opening 15 .
트렌치(19)는 그 홈의 방향이 개구부(15)의 상,하 방향으로 길게 형성되며, 개구부(15) 측면의 좌, 우 방향으로 이격되어 복수개 형성된다. A plurality of trenches 19 are formed so that the direction of the grooves is elongated in the upper and lower directions of the opening 15 , and spaced apart from each other in the left and right directions of the side surface of the opening 15 .
트렌치(19)는 양극산화막(10)의 제작시 형성된 포어(P)에 의해 형성될 수 있고, 또는 포어(P)와는 별개로 양극산화막(10)을 에칭하여 개구부(15)를 형성할 때 형성될 수도 있다. 따라서 트렌치(19)는 양극산화막 제조시 형성된 포어(P)가 에칭 과정에서 오픈되면서 형성되는 포어형 트렌치와 포토레지스트의 요철 경계면에 대응하여 양극산화막(10) 에칭시 형성되는 에칭형 트렌치를 포함한다.The trench 19 may be formed by the pores P formed when the anodization film 10 is manufactured, or formed when the opening 15 is formed by etching the anodization film 10 separately from the pores P. it might be Accordingly, the trench 19 includes a pore-type trench formed while the pores P formed during the production of the anodization film are opened during the etching process and an etching-type trench formed during the etching of the anodization film 10 corresponding to the concave-convex interface of the photoresist. .
제1전극(20)은 트렌치(19)가 구비된 개구부(15)의 측면 표면에 형성되므로, 전극 표면적을 크게 할 수 있다는 장점을 가진다. Since the first electrode 20 is formed on the side surface of the opening 15 provided with the trench 19 , it has an advantage that the electrode surface area can be increased.
개구부(15)의 하부는 개구부(15)의 하부를 밀폐하는 지지층(50)이 구비되며, 지지층(50)은 양극산화막(10)과는 별도의 다른 재질로 형성된다. 제1전극(20)은 지지층(50)의 상면에도 형성된다. 제1전극(20), 유전체(30) 및 제2전극(40)은 지지층 상(50)에도 형성된다. The lower portion of the opening 15 is provided with a support layer 50 sealing the lower portion of the opening 15 , and the support layer 50 is formed of a material different from that of the anodization film 10 . The first electrode 20 is also formed on the upper surface of the support layer 50 . The first electrode 20 , the dielectric 30 , and the second electrode 40 are also formed on the support layer 50 .
제1전극 및 제2전극(20,40)은 도전성 금속으로 형성되며, 은(Ag), 니켈(Ni), 구리(Cu), 주석(Sn), 산화인듐(ITO), 팔라듐(Pd) 또는 이들의 합금일 수 있으며 본 발명이 이에 한정되는 것은 아니다. The first and second electrodes 20 and 40 are formed of a conductive metal, silver (Ag), nickel (Ni), copper (Cu), tin (Sn), indium oxide (ITO), palladium (Pd), or It may be an alloy thereof, but the present invention is not limited thereto.
유전체(30)는 탄탈 옥사이드(Ta2O5), 알루미늄 옥사이드(Al2O3), 티타늄 옥사이드(TiO2), 지코늄 옥사이드(ZrO2), 하프늄 옥사이드(HfO2), 티탄산바륨(BaTiO3)계 또는 티탄산스트론튬(SrTiO3)계 분말 또는 이들의 복합 유전체 중 적어도 하나를 포함하며, 충분한 정전용량을 발휘할 수 있는 재질인 것이 바람직하다. 유전체(30)는 증착공정(CVD, PVD, ALD)을 통해 형성될 수 있다. Dielectric 30 is tantalum oxide (Ta 2 O 5 ), aluminum oxide (Al 2 O 3 ), titanium oxide (TiO 2 ), ziconium oxide (ZrO 2 ), hafnium oxide (HfO 2 ), barium titanate (BaTiO 3 ) )-based or strontium titanate (SrTiO 3 )-based powder or at least one of a composite dielectric thereof, and preferably a material capable of exhibiting sufficient capacitance. The dielectric 30 may be formed through a deposition process (CVD, PVD, or ALD).
도 2는 본 발명의 일 실시예에 따른 커패시터(100)의 제조방법에 사용되는 양극산화막(10)을 도시한 도면이다. 양극산화막(10)은 모재인 금속을 양극산화하여 형성된 막을 의미하고, 포어(P)는 금속을 양극산화하여 양극산화막(10)을 형성하는 과정에서 형성되는 구멍을 의미한다. 예컨대, 모재인 금속이 알루미늄(Al) 또는 알루미늄 합금인 경우, 모재를 양극산화하면 모재의 표면에 알루미늄 산화물(Al203) 재질의 양극산화막(10)이 형성된다. 위와 같이 형성된 양극산화막(10)은 수직적으로 내부에 포어(P)가 형성되지 않은 배리어층(12)과, 내부에 포어(P)가 형성된 다공층(11)으로 구분된다. 배리어층(12)과 다공층(11)을 갖는 양극산화막(10)이 표면에 형성된 모재에서, 모재를 제거하게 되면, 알루미늄 산화물(Al203) 재질의 양극산화막만이 남게 된다.2 is a diagram illustrating an anodization film 10 used in a method of manufacturing a capacitor 100 according to an embodiment of the present invention. The anodized film 10 refers to a film formed by anodizing a metal as a base material, and the pores P refer to holes formed in the process of forming the anodized film 10 by anodizing the metal. For example, when the base metal is aluminum (Al) or an aluminum alloy, when the base material is anodized, an anodization film 10 made of aluminum oxide (Al 2 0 3 ) material is formed on the surface of the base material. The anodized film 10 formed as above is vertically divided into a barrier layer 12 in which pores P are not formed and a porous layer 11 in which pores P are formed. When the base material is removed from the base material on which the anodized film 10 having the barrier layer 12 and the porous layer 11 is formed on the surface, only the anodized film made of aluminum oxide (Al 2 0 3 ) material remains.
양극산화막(10)은 양극산화시 형성된 배리어층(12)이 그대로 남아 포어(P)의 상, 하 중 일단부를 밀폐하는 구조로 형성될 수 있다. 포어(P)는 10 ㎚ 이상 1㎛ 이하의 직경을 가진다. The anodized film 10 may be formed in a structure in which the barrier layer 12 formed during anodization remains as it is and seals one end of the upper and lower ends of the pores P. The pores P have a diameter of 10 nm or more and 1 μm or less.
양극산화막은 2~3ppm/℃의 열팽창 계수를 갖는다. 이로 인해 고온의 환경에 노출될 경우, 온도에 의한 열변형이 적다. 따라서 커패시터(100)의 제작 환경이 비록 고온의 환경이라 하더라도 열 변형없이 정밀한 커패시터(100)를 제작할 수 있고, 사용환경이 고온의 환경이라 하더라도 내구성이 높은 커패시터(100)를 제공할 수 있게 된다. The anodized film has a coefficient of thermal expansion of 2-3 ppm/°C. For this reason, when exposed to a high temperature environment, thermal deformation due to temperature is small. Therefore, even if the production environment of the capacitor 100 is a high temperature environment, it is possible to manufacture the capacitor 100 precisely without thermal deformation, and it is possible to provide the capacitor 100 with high durability even if the environment for using the capacitor 100 is a high temperature environment.
이와 같은 양극산화막(10)은 본 발명의 바람직한 실시예에 따른 커패시터(100)를 제조함에 있어서 기판으로 이용된다. 이하에서는 양극산화막(10)을 이용하여 본 발명의 바람직한 일 실시예에 따른 커패시터(100)의 제조방법에 대해 설명한다. Such anodized film 10 is used as a substrate in manufacturing the capacitor 100 according to the preferred embodiment of the present invention. Hereinafter, a method of manufacturing the capacitor 100 according to a preferred embodiment of the present invention using the anodized film 10 will be described.
도 3은 하면에 지지층(20)이 구비된 양극산화막(10)을 도시한 도면으로서, 도 3a는 평면도이고 도 3b는 도 3a의 A-A'단면도이다. 3 is a view showing an anodization film 10 having a support layer 20 on its lower surface. FIG. 3A is a plan view and FIG. 3B is a cross-sectional view taken along line A-A' of FIG. 3A.
도 3을 참조하면, 먼저 양극산화막(10)을 준비하고 양극산화막(10)의 하면에는 지지층(20)을 구비한다. 지지층(20)은 그 표면상에 제1전극(20)이 형성될 수 있도록 하는 기능을 수행한다. Referring to FIG. 3 , an anodization film 10 is prepared first, and a support layer 20 is provided on a lower surface of the anodization film 10 . The support layer 20 functions to allow the first electrode 20 to be formed on the surface thereof.
지지층(20)은 이를 구성하는 재질에 따라 추가적인 기능을 수행할 수 있다. 지지층(20)은 도전성 물질로 구성될 수 있다. 이 경우 지지층(20)은 제1전극(20)에 외부 전극을 연결시켜주는 기능을 수행하거나 의 전류 저항을 감소시키는 기능을 수행할 수 있다. 지지층(20)을 구성하는 도전성 물질은 은(Ag), 니켈(Ni), 구리(Cu), 주석(Sn), 산화인듐(ITO), 팔라듐(Pd) 또는 이들의 합금일 수 있다. 한편 지지층(20)은 절연 물질로 구성되어 제1전극(20)의 하부를 외부와 절연시키는 기능을 수행할 수 있다. The support layer 20 may perform an additional function depending on the material constituting it. The support layer 20 may be made of a conductive material. In this case, the support layer 20 may perform a function of connecting an external electrode to the first electrode 20 or a function of reducing the current resistance of . The conductive material constituting the support layer 20 may be silver (Ag), nickel (Ni), copper (Cu), tin (Sn), indium oxide (ITO), palladium (Pd), or an alloy thereof. Meanwhile, the support layer 20 may be formed of an insulating material to insulate the lower portion of the first electrode 20 from the outside.
도 4는 개구부(15)가 형성된 양극산화막(10)을 도시한 도면으로서, 도 4a는 평면도이고 도 4b는 도 4a의 A-A'단면도이다.4 is a view showing an anodized film 10 having an opening 15 formed therein. FIG. 4A is a plan view and FIG. 4B is a cross-sectional view taken along line A-A' of FIG. 4A.
도 4를 참조하면, 양극산화막(10)에 개구부(15)를 형성한다. 개부부(15)는 양극산화막(10)을 에칭하여 형성될 수 있다. 이를 위해 양극산화막(10)의 상면, 보다 바람직하게는 배리어층(12)의 상면에 포토 레지스트를 구비하고 이를 패터닝한 다음, 패터닝되어 오픈된 영역의 양극산화막(10)이 에칭 용액과 반응하여 개구부(15)가 형성된다. 구체적으로 설명하면, 개구부(15)을 형성하기 전의 양극산화막(10)의 상면에 감광성 재료를 구비한 다음 노광 및 현상 공정이 수행될 수 있다. 감광성 재료는 노광 및 현상 공정에 의해 오픈영역을 형성하면서 적어도 일부가 패터닝되어 제거될 수 있다. 양극산화막(10)은 패터닝 과정에 의해 감광성 재료가 제거된 오픈영역을 통해 에칭 공정이 수행되어 그 일부가 제거되어 개구부(15)를 형성하게 된다. 양극산화막(10)을 에칭 용액으로 습식 에칭함으로써 수직한 내벽을 가지는 개구부(15)가 구비된다.Referring to FIG. 4 , an opening 15 is formed in the anodized film 10 . The opening 15 may be formed by etching the anodization layer 10 . To this end, a photoresist is provided on the upper surface of the anodization film 10, more preferably the upper surface of the barrier layer 12, and is patterned. (15) is formed. Specifically, an exposure and development process may be performed after the photosensitive material is provided on the upper surface of the anodized film 10 before the opening 15 is formed. At least a portion of the photosensitive material may be patterned and removed while forming an open area by an exposure and development process. The anodic oxide layer 10 is etched through the open region from which the photosensitive material has been removed by the patterning process, and a part thereof is removed to form the opening 15 . An opening 15 having a vertical inner wall is provided by wet etching the anodization film 10 with an etching solution.
여기서 배리어층(12)의 상면에 포토레지스트를 형성하는 이유는, 다공층(11)의 상면에 포토레지스트(20)를 형성할 경우에는 패터닝 공정 이후에 포토레지스트(20)의 제거가 용이하지 않고, 포토레지스트(20)의 제거시 완벽하게 제거되지 못한 포토제지스트(20) 찌꺼기들이 다공층(11)의 포어(P) 내부에 잔존하고 있다가 추후에 방출되는 것을 방지하기 위함이다. Here, the reason for forming the photoresist on the upper surface of the barrier layer 12 is that when the photoresist 20 is formed on the upper surface of the porous layer 11, it is not easy to remove the photoresist 20 after the patterning process. , This is to prevent the photoresist 20 residues that are not completely removed when the photoresist 20 is removed from remaining inside the pores P of the porous layer 11 and later released.
한편, 이와는 다르게, 배리어층(12)이 제거되어 다공층(11)만으로 구성되는 양극산화막(10)을 이용할 수 있다. 배리어층(12)이 제거됨에 따라 양극산화막(10)의 상, 하 밀도는 대칭되게 되며, 후술하는 제1전극(20)의 적어도 일부분이 포어(P) 내부에 침투되어 제1전극(20)의 앵커링 효과를 달성할 수 있게 된다. On the other hand, alternatively, the barrier layer 12 is removed to use the anodized film 10 composed of only the porous layer 11 . As the barrier layer 12 is removed, the upper and lower densities of the anodic oxide layer 10 become symmetrical, and at least a portion of the first electrode 20 to be described later penetrates into the pores P to penetrate the first electrode 20 . can achieve the anchoring effect of
개구부(15)의 측면벽에는 트렌치(19)가 구비된다. 트렌치(19)는 양극산화막 제조시 형성된 포어(P)가 에칭 과정에서 오픈되면서 형성되는 포어형 트렌치일 수 있다. 이 경우, 포어형 트렌치의 폭과 깊이는 10 ㎚ 이상 1㎛ 이하의 범위를 가진다. A trench 19 is provided in the side wall of the opening 15 . The trench 19 may be a pore-type trench that is formed while the pores P formed during the manufacturing of the anodization film are opened during the etching process. In this case, the width and depth of the pore-type trench have a range of 10 nm or more and 1 μm or less.
도 4에 도시된 바와 같이, 양극산화막(10)이 다공층(11)과 배리어층(12)을 포함하는 구성인 경우, 포어형 트렌치는 양극산화막(10)의 상면에서 수 nm 이상 수백 nm 이격되어 측면벽에 형성된다. 이를 통해 양극산화막(10)의 상면에서는 제1전극(20)이 균일한 막 두께를 가짐으로써 전류 저항을 줄이고, 개구부(15)의 측면벽에서는 제1전극(20)의 표면적이 키워 정전용량을 키울 수 있게 된다. 도 4에는 개구부(15)가 예시적으로 6개만을 도시하고 있으나 이는 설명을 위한 하나의 예시에 불과한 것이고 개구부(15)는 그 이상으로 형성될 수 있다. As shown in FIG. 4 , when the anodization film 10 is configured to include the porous layer 11 and the barrier layer 12 , the pore-type trench is spaced apart by several nm or more and hundreds of nm from the upper surface of the anodization film 10 . formed on the side wall. Through this, the first electrode 20 has a uniform film thickness on the upper surface of the anodization film 10, thereby reducing current resistance, and increasing the surface area of the first electrode 20 on the side wall of the opening 15 to increase the capacitance. be able to grow Although FIG. 4 shows only six openings 15 by way of example, this is merely an example for description, and more openings 15 may be formed.
한편, 도 10에 도시된 바와 같이, 트렌치(19)는 포어형 트렌치(19a)와는 별개로, 양극산화막(10)의 에칭 과정에서 형성되는 에칭형 트렌치(19b)를 포함할 수 있다. Meanwhile, as shown in FIG. 10 , the trench 19 may include an etching-type trench 19b formed during the etching process of the anodization layer 10 separately from the pore-type trench 19a.
양극산화막(10)은 포토레지스트의 오픈 영역에서 에칭 용액과 반응하면서 포토레지스트의 오픈 패턴의 형상을 따라 수직한 방향으로 에칭되면서 개구부(15)가 형성된다. 포토레지스트를 패터닝할 때에 포토레지스트의 오픈 영역의 패턴 경계가 요철의 형태를 갖도록 하면, 포토레지스트의 요철 패턴 경계면에 의해 양극산화막 에칭시 양극산화막의 개구부(15)의 측면벽도 수평 단면에서 요철 패턴을 가지게 되며 개구부(15)의 측면벽에서의 요철부가 에칭형 트렌치(19b)가 된다. 에칭형 트렌치(19b)의 벽면에는 포어형 트렌치(19a)가 복수개 형성된다. 포어형 트렌치(19a)는 에칭형 트렌치(19b)의 벽면을 따라 형성되므로, 거시적인 관점에서 트렌치(19)는 포어형 트렌치(19a)와 에칭형 트렌치(19b)를 포함하게 된다. 에칭형 트렌치(19b)의 폭과 깊이는 포어형 트렌치(19a)의 폭과 깊이보다 더 크게 형성된다. 바람직하게는 에칭형 트렌치(19b)의 폭과 깊이는 100㎚ 이상 30㎛이하의 범위를 가진다. The anodic oxide layer 10 reacts with the etching solution in the open region of the photoresist and is etched in a vertical direction along the shape of the open pattern of the photoresist to form the opening 15 . When patterning the photoresist, if the pattern boundary of the open region of the photoresist has a concave-convex pattern, the side wall of the opening 15 of the anodization film is also formed with a concave-convex pattern in the horizontal cross section when the anodization film is etched by the concave-convex pattern boundary of the photoresist. and the concave-convex portion on the side wall of the opening 15 becomes the etched trench 19b. A plurality of pore-type trenches 19a are formed on the wall surface of the etching-type trenches 19b. Since the pore-shaped trench 19a is formed along the wall surface of the etched trench 19b, the trench 19 includes the pore-shaped trench 19a and the etched trench 19b from a macroscopic point of view. The width and depth of the etching-type trench 19b are formed to be larger than the width and depth of the fore-type trench 19a. Preferably, the width and depth of the etched trench 19b are in the range of 100 nm or more and 30 μm or less.
이상과 같이, 트렌치(19)는 양극산화막 제조시 형성된 포어(P)가 에칭 과정에서 오픈되면서 형성되는 포어형 트렌치(19a)와 포토레지스트의 요철 패턴 경계면에 대응하여 양극산화막(10)의 에칭시 형성되는 에칭형 트렌치(19b)를 포함한다. 이처럼 본 발명의 바람직한 실시예에 따른 트렌치(19)는 포어형 트렌치(19a)와 에칭형 트렌치(19b)를 포함하고, 제1전극(20)이 포어형 트렌치(19a)와 에칭형 트렌치(19b)의 표면상에 형성됨으로써, 제1전극(20)의 표면적이 더욱 커지게 된다. As described above, the trench 19 corresponds to the pore-type trench 19a formed while the pores P formed during the production of the anodization film are opened during the etching process and the concave-convex pattern interface of the photoresist. and an etched trench 19b to be formed. As such, the trench 19 according to the preferred embodiment of the present invention includes a pore-type trench 19a and an etched trench 19b, and the first electrode 20 is a pore-type trench 19a and an etched trench 19b. ), the surface area of the first electrode 20 is further increased.
도 5는 개구부(15)가 형성된 양극산화막(10)에 제1전극(20)을 형성한 것을 도시한 도면으로서, 도 5a는 평면도이고 도 5b는 도 5a의 A-A'단면도이다.5 is a view showing the formation of the first electrode 20 in the anodized film 10 having the opening 15 formed therein. FIG. 5A is a plan view, and FIG. 5B is a cross-sectional view taken along line A-A' of FIG. 5A.
도 5를 참조하면, 개구부(15)가 형성된 양극산화막의(10) 상부 표면 및 개구부의 측면에 제1전극(20)을 형성하는 단계를 수행한다. 제1전극(10)은 지지층(50)의 표면에도 형성된다.Referring to FIG. 5 , a step of forming the first electrode 20 is performed on the upper surface of the anodized film 10 in which the opening 15 is formed and the side surface of the opening. The first electrode 10 is also formed on the surface of the support layer 50 .
제1전극(20)은 개구부(15)의 측면에 형성된 트렌치(19)의 표면에 얇게 형성되면서 표면적이 커진다. 제1전극(20)은 은(Ag), 니켈(Ni), 구리(Cu), 주석(Sn), 산화인듐(ITO), 팔라듐(Pd) 또는 이들의 합금일 수 있으며 본 발명이 이에 한정되는 것은 아니다. 제1전극(20)은 증착공정(CVD, PVD, ALD)을 통해 형성될 수 있다. The first electrode 20 is thinly formed on the surface of the trench 19 formed on the side surface of the opening 15 to increase the surface area. The first electrode 20 may be silver (Ag), nickel (Ni), copper (Cu), tin (Sn), indium oxide (ITO), palladium (Pd), or an alloy thereof, and the present invention is limited thereto. it is not The first electrode 20 may be formed through a deposition process (CVD, PVD, or ALD).
도 6은 제1전극(20)의 표면에 유전체(30)가 형성된 것을 도시한 도면으로서, 도 6a는 평면도이고 도 6b는 도 6a의 A-A'단면도이다.6 is a view showing a dielectric 30 is formed on the surface of the first electrode 20. FIG. 6A is a plan view and FIG. 6B is a cross-sectional view taken along line A-A' of FIG. 6A.
도 6을 참조하면, 제1전극(20)의 표면에 유전체(30)를 형성한다. 유전체(30)는 탄탈 옥사이드(Ta2O5), 알루미늄 옥사이드(Al2O3), 티타늄 옥사이드(TiO2), 지코늄 옥사이드(ZrO2), 하프늄 옥사이드(HfO2), 티탄산바륨(BaTiO3)계 또는 티탄산스트론튬(SrTiO3)계 분말 또는 이들의 복합 유전체 중 적어도 하나를 포함하며, 충분한 정전용량을 발휘할 수 있는 재질인 것이 바람직하다. 유전체(30)는 증착공정(CVD, PVD, ALD)을 통해 형성될 수 있다. Referring to FIG. 6 , a dielectric 30 is formed on the surface of the first electrode 20 . Dielectric 30 is tantalum oxide (Ta 2 O 5 ), aluminum oxide (Al 2 O 3 ), titanium oxide (TiO 2 ), ziconium oxide (ZrO 2 ), hafnium oxide (HfO 2 ), barium titanate (BaTiO 3 ) )-based or strontium titanate (SrTiO 3 )-based powder or at least one of a composite dielectric thereof, and preferably a material capable of exhibiting sufficient capacitance. The dielectric 30 may be formed through a deposition process (CVD, PVD, or ALD).
도 7은 유전체(30)의 표면에 제2전극(40)를 형성한 것을 도시한 도면으로서, 도 7a는 평면도이고 도 7b는 도 7a의 A-A'단면도이다.7 is a view showing the formation of the second electrode 40 on the surface of the dielectric 30. FIG. 7A is a plan view and FIG. 7B is a cross-sectional view taken along line A-A' of FIG. 7A.
도 7을 참조하면, 유전체(30)의 표면에 제2전극(40)를 형성한다. 제2전극(40)은 은(Ag), 니켈(Ni), 구리(Cu), 주석(Sn), 산화인듐(ITO), 팔라듐(Pd) 또는 이들의 합금일 수 있으며 본 발명이 이에 한정되는 것은 아니다. 제2전극(40)은 증착공정(CVD, PVD, ALD)을 통해 형성될 수 있다. Referring to FIG. 7 , the second electrode 40 is formed on the surface of the dielectric 30 . The second electrode 40 may be silver (Ag), nickel (Ni), copper (Cu), tin (Sn), indium oxide (ITO), palladium (Pd), or an alloy thereof, and the present invention is limited thereto. it is not The second electrode 40 may be formed through a deposition process (CVD, PVD, or ALD).
단위 커패시터는 전기적으로 서로 직렬 연결되거나 병렬 연결되거나 직렬 및 병렬 연결될 수 있다. 도 8을 참조하면, 도 8은 개구부(15)가 형성된 양극산화막(10); 양극산화막(10)의 상부 표면 및 개구부(15)의 측면에 형성된 제1전극(20); 제1전극(20)의 표면상에 형성된 유전체(30); 및 유전체(30)의 표면상에 형성된 제2전극(40)을 포함하는 단위 커패시터들이 서로 병렬 연결되는 구조를 도시한 도면이다. 도 9를 참조하면, 도 9는 개구부(15)가 형성된 양극산화막(10); 양극산화막(10)의 상부 표면 및 개구부(15)의 측면에 형성된 제1전극(20); 제1전극(20)의 표면상에 형성된 유전체(30); 및 유전체(30)의 표면상에 형성된 제2전극(40)을 포함하는 단위 커패시터들이 서로 직렬 연결되는 구조를 도시한 도면이다. The unit capacitors may be electrically connected to each other in series, in parallel, or in series and parallel. Referring to FIG. 8 , FIG. 8 shows an anodic oxide film 10 having an opening 15 formed therein; a first electrode 20 formed on an upper surface of the anodized film 10 and a side surface of the opening 15; a dielectric 30 formed on the surface of the first electrode 20; and the second electrode 40 formed on the surface of the dielectric 30 is a diagram illustrating a structure in which unit capacitors are connected in parallel to each other. Referring to FIG. 9 , FIG. 9 shows an anodized film 10 having an opening 15 formed therein; a first electrode 20 formed on an upper surface of the anodized film 10 and a side surface of the opening 15; a dielectric 30 formed on the surface of the first electrode 20; and the second electrode 40 formed on the surface of the dielectric 30 is a diagram illustrating a structure in which unit capacitors are connected in series with each other.
복수개의 단위 커패시터들이 서로 직렬 연결되는 구조에 따르면 커패시터(100)의 내전압특성을 향상시킬 수 있다. 또한 복수개의 단위 커패시터들이 서로 병렬 연결되는 구조에 따르면 커패시터(100)의 정전용량을 더욱 크게할 수 있다. According to a structure in which a plurality of unit capacitors are connected in series to each other, the withstand voltage characteristic of the capacitor 100 may be improved. Also, according to a structure in which a plurality of unit capacitors are connected in parallel to each other, the capacitance of the capacitor 100 may be further increased.
한편, 단위 커패시터(10)들을 서로 직렬 연결 또는 병렬 연결하는 다양한 구조들은 본 발명의 바람직한 제1실시예에 따른 단위 커패시터의 개시 구성에 기초하여 통상의 기술자가 배선구조를 적절하게 형성하므로써 쉽게 도출할 수 있는 구조를 모두 포함한다. On the other hand, various structures for connecting the unit capacitors 10 to each other in series or in parallel can be easily derived by a person skilled in the art based on the starting configuration of the unit capacitor according to the first preferred embodiment of the present invention by appropriately forming the wiring structure. Includes all possible structures.
이상과 같이 본 발명의 일 실시예에 따른 커패시터(100)는, 제1,2전극이 2차원 평면 전극으로 형성되는 구성에 비해, 2개의 전극이 개구부(15)의 측면에서 대향하는 표면적을 추가함으로써 정전용량을 크게 할 수 있다. 또한 개구부(15)의 측면에 구비되는 트렌치(19) 구성을 포함하여 2개의 전극이 대향되는 표면적을 더욱 크게 할 수 있다. As described above, in the capacitor 100 according to an embodiment of the present invention, compared to the configuration in which the first and second electrodes are formed as two-dimensional planar electrodes, the surface area of the two electrodes facing the side of the opening 15 is added. By doing so, the capacitance can be increased. In addition, including the configuration of the trench 19 provided on the side surface of the opening 15, the surface area where the two electrodes face can be further increased.
개구부(15)의 측면에 구비되는 트렌치(19) 구성은 양극산화막 제조시 형성된 포어(P)가 에칭 과정에서 오픈되면서 형성되는 포어형 트렌치와 포토레지스트의 요철 패턴 경계면에 대응하여 에칭과정에서 형성되는 에칭형 트렌치를 포함한다. 에칭형 트렌치는 포어형 트렌치에 비해 그 폭과 깊이가 더 크게 형성된 트렌치이다. The configuration of the trench 19 provided on the side of the opening 15 corresponds to the pore-type trench formed while the pores P formed during the production of the anodization film are opened during the etching process and the concave-convex pattern interface of the photoresist formed during the etching process. etched trenches. The etched trench is a trench in which the width and depth are larger than those of the pore-type trench.
전술한 바와 같이, 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술분야의 통상의 기술자는 하기의 특허 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 또는 변형하여 실시할 수 있다.As described above, although described with reference to preferred embodiments of the present invention, those skilled in the art can variously modify the present invention within the scope without departing from the spirit and scope of the present invention described in the claims below. Or it can be carried out by modification.
[부호의 설명][Explanation of code]
10: 양극산화막10: anodized film
20: 제1전극20: first electrode
30: 유전체30: dielectric
40: 제2전극40: second electrode
Claims (10)
- 개구부가 형성된 양극산화막;an anodic oxide film having an opening;상기 양극산화막의 상부 표면 및 상기 개구부의 측면에 형성된 제1전극;a first electrode formed on an upper surface of the anodized film and a side surface of the opening;상기 제1전극의 표면상에 형성된 유전체; 및a dielectric formed on the surface of the first electrode; and상기 유전체의 표면상에 형성된 제2전극;을 포함하는 커패시터.and a second electrode formed on a surface of the dielectric.
- 제1항에 있어서,According to claim 1,상기 개구부의 측면에 개구부의 상,하 길이 방향을 따라 길게 형성되고 상기 개구부 측면의 좌,우 방향으로 복수개 형성된 트렌치를 포함하고, 상기 제1전극은 상기 트렌치의 표면을 따라 형성된, 커패시터.and a plurality of trenches formed on a side surface of the opening along an upper and lower longitudinal direction of the opening, and a plurality of trenches formed in left and right directions of the side surface of the opening, wherein the first electrode is formed along a surface of the trench.
- 제2항에 있어서,3. The method of claim 2,상기 트렌치는,The trench is양극산화막 제조시 형성된 포어가 오픈되면서 형성되는 포어형 트렌치를 포함하는, 커패시터.A capacitor comprising a pore-type trench formed while the pores formed during the production of the anodization film are opened.
- 제2항에 있어서,3. The method of claim 2,상기 트렌치는,The trench is양극산화막 제조시 형성된 포어가 오픈되면서 형성되는 포어형 트렌치; 및a pore-type trench formed while the pores formed during the production of the anodization film are opened; and상기 양극산화막 에칭시 형성되는 에칭형 트렌치를 포함하는, 커패시터.and an etch-type trench formed during etching of the anodization film.
- 제1항에 있어서,According to claim 1,상기 양극산화막과는 별도의 다른 재질로 형성되되, 상기 개구부의 하부에 구비되어 상기 개구부를 밀폐하는 지지층을 포함하는, 커패시터.and a support layer formed of a material different from that of the anodization film and provided under the opening to seal the opening.
- 제5항에 있어서,6. The method of claim 5,상기 제1전극, 상기 유전체 및 상기 제2전극은 상기 지지층 상에도 형성되는, 커패시터.The first electrode, the dielectric, and the second electrode are also formed on the support layer.
- 개구부가 형성된 양극산화막; 상기 양극산화막의 상부 표면 및 상기 개구부의 측면에 형성된 제1전극; 상기 제1전극의 표면상에 형성된 유전체; 및 상기 유전체의 표면상에 형성된 제2전극;을 포함하는 단위 커패시터를 포함하되,an anodic oxide film having an opening; a first electrode formed on an upper surface of the anodized film and a side surface of the opening; a dielectric formed on the surface of the first electrode; and a unit capacitor comprising a; and a second electrode formed on the surface of the dielectric.상기 단위 커패시터들이 서로 직렬연결되는, 커패시터.A capacitor in which the unit capacitors are connected in series with each other.
- 개구부가 형성된 양극산화막; 상기 양극산화막의 상부 표면 및 상기 개구부의 측면에 형성된 제1전극; 상기 제1전극의 표면상에 형성된 유전체; 및 상기 유전체의 표면상에 형성된 제2전극;을 포함하는 단위 커패시터를 포함하되,an anodic oxide film having an opening; a first electrode formed on an upper surface of the anodized film and a side surface of the opening; a dielectric formed on the surface of the first electrode; and a unit capacitor comprising a; and a second electrode formed on the surface of the dielectric;상기 단위 커패시터들이 서로 병렬연결되는, 커패시터.A capacitor in which the unit capacitors are connected in parallel to each other.
- 개구부가 형성된 양극산화막; 상기 양극산화막의 상부 표면 및 상기 개구부의 측면에 형성된 제1전극; 상기 제1전극의 표면상에 형성된 유전체; 및 상기 유전체의 표면상에 형성된 제2전극;을 포함하는 단위 커패시터를 포함하되,an anodic oxide film having an opening; a first electrode formed on an upper surface of the anodized film and a side surface of the opening; a dielectric formed on the surface of the first electrode; and a unit capacitor comprising a; and a second electrode formed on the surface of the dielectric;상기 단위 커패시터들이 서로 직렬 및 병렬연결되는, 커패시터.A capacitor in which the unit capacitors are connected in series and parallel to each other.
- 개구부가 형성된 양극산화막의 상부 표면 및 상기 개구부에 제1전극을 형성하는 단계;forming a first electrode on the upper surface of the anodic oxide film having an opening and the opening;상기 제1전극의 표면에 유전체를 형성하는 단계; 및forming a dielectric on the surface of the first electrode; and상기 유전체 상에 제2전극을 형성하는 단계;를 포함하는 커패시터의 제조방법.and forming a second electrode on the dielectric.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2021-0014388 | 2021-02-01 | ||
| KR1020210014388A KR102519283B1 (en) | 2021-02-01 | 2021-02-01 | Capacitor and Manufacturing method the capacitor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2022164242A1 true WO2022164242A1 (en) | 2022-08-04 |
Family
ID=82653725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/KR2022/001527 WO2022164242A1 (en) | 2021-02-01 | 2022-01-27 | Capacitor and method for manufacturing same |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR102519283B1 (en) |
| WO (1) | WO2022164242A1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060014357A1 (en) * | 2003-08-12 | 2006-01-19 | Tessera, Inc. | Structure and method of making an enhanced surface area capacitor |
| KR20130131063A (en) * | 2012-05-23 | 2013-12-03 | 한국과학기술연구원 | Thin film condenser for high density embedded substrate, and method for manufacturing the thin film condenser and high density embedded substrate comprising the thin film condenser |
| KR20160026383A (en) * | 2014-09-01 | 2016-03-09 | (주)포인트엔지니어링 | Capacitor |
| JP2018053335A (en) * | 2016-09-30 | 2018-04-05 | 太陽誘電株式会社 | Method for manufacturing fine structure, electronic component, circuit module, and electronic equipment |
| KR20190033239A (en) * | 2017-09-21 | 2019-03-29 | 삼성전기주식회사 | Capacitor Component |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102189805B1 (en) | 2015-08-26 | 2020-12-11 | 삼성전기주식회사 | Multilayer capacitor and board having the same |
| KR102192426B1 (en) | 2019-06-03 | 2020-12-17 | 삼성전기주식회사 | Capacitor Component and Method of Manufacturing the Same |
-
2021
- 2021-02-01 KR KR1020210014388A patent/KR102519283B1/en active IP Right Grant
-
2022
- 2022-01-27 WO PCT/KR2022/001527 patent/WO2022164242A1/en active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060014357A1 (en) * | 2003-08-12 | 2006-01-19 | Tessera, Inc. | Structure and method of making an enhanced surface area capacitor |
| KR20130131063A (en) * | 2012-05-23 | 2013-12-03 | 한국과학기술연구원 | Thin film condenser for high density embedded substrate, and method for manufacturing the thin film condenser and high density embedded substrate comprising the thin film condenser |
| KR20160026383A (en) * | 2014-09-01 | 2016-03-09 | (주)포인트엔지니어링 | Capacitor |
| JP2018053335A (en) * | 2016-09-30 | 2018-04-05 | 太陽誘電株式会社 | Method for manufacturing fine structure, electronic component, circuit module, and electronic equipment |
| KR20190033239A (en) * | 2017-09-21 | 2019-03-29 | 삼성전기주식회사 | Capacitor Component |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102519283B1 (en) | 2023-04-17 |
| KR20220111142A (en) | 2022-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10468187B2 (en) | Thin-film ceramic capacitor having capacitance forming portions separated by separation slit | |
| US10811193B2 (en) | Capacitor component | |
| US20090052110A1 (en) | Capacitor having microstructures | |
| KR0184078B1 (en) | Laminated capacitor and process for producing the same | |
| CN108807669B (en) | Capacitor and board having the same | |
| KR20180110450A (en) | Multi-layered capacitor and method for manufacturing the same | |
| KR20170139318A (en) | Three-dimensional capacitor | |
| WO2022164240A1 (en) | Capacitor, manufacturing method therefor, and capacitor electrode | |
| US10720280B2 (en) | Thin-film ceramic capacitor having capacitance forming portions separated by separation slit | |
| WO2022164242A1 (en) | Capacitor and method for manufacturing same | |
| KR102029598B1 (en) | Ceramic electronic component | |
| KR20190116151A (en) | Multi-layered ceramic capacitor | |
| JP2022066346A (en) | Capacitor and mounting substrate | |
| CN110880420B (en) | Multilayer ceramic capacitor | |
| KR20200115089A (en) | Capacitor array and composite electronic component | |
| WO2022164233A1 (en) | Capacitor and method for manufacturing same | |
| KR20190142179A (en) | Capacitor component | |
| CN114566383A (en) | Multilayer capacitor | |
| CN108666134B (en) | Capacitor assembly | |
| WO2023121044A1 (en) | Ceramic capacitor and manufacturing method thereof | |
| JP2021034532A (en) | Multilayer ceramic capacitor, circuit board, and method of manufacturing multilayer ceramic capacitor | |
| US11978595B2 (en) | Capacitor component including through-hole structure to increase capacitance | |
| KR20190116152A (en) | Multi-layered ceramic capacitor | |
| US11682527B2 (en) | Multilayer capacitor | |
| JPH0247862A (en) | Semiconductor integrated circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 22746268 Country of ref document: EP Kind code of ref document: A1 |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 22746268 Country of ref document: EP Kind code of ref document: A1 |