WO2022044541A1 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- WO2022044541A1 WO2022044541A1 PCT/JP2021/024996 JP2021024996W WO2022044541A1 WO 2022044541 A1 WO2022044541 A1 WO 2022044541A1 JP 2021024996 W JP2021024996 W JP 2021024996W WO 2022044541 A1 WO2022044541 A1 WO 2022044541A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- circuit pattern
- circuit
- semiconductor device
- resin layer
- front surface
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04026—Bonding areas specifically adapted for layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45139—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/85424—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/85447—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Definitions
- the present invention relates to a semiconductor device.
- the semiconductor devices include power devices.
- the power device is, for example, a semiconductor chip including an IGBT (Insulated Gate Bipolar Transistor) and a power MOSFET (Metal Oxide Semiconductor Field Effect Transistor).
- the semiconductor device includes an insulating circuit board on which the above-mentioned semiconductor chip is arranged.
- the insulating circuit board includes a ceramic plate, a circuit pattern formed on the front surface of the ceramic plate, and a metal plate formed on the back surface of the ceramic plate.
- the semiconductor chip is joined on the circuit pattern.
- the case is bonded to the insulating circuit board by an adhesive so as to surround the outer peripheral end portion of the insulating circuit board.
- the case is insert-molded with lead frames for input and output. In the case, the semiconductor chip and the lead frame are electrically connected by wires (see, for example, Patent Document 1).
- the insulated circuit board is greatly warped due to the heat generated by the semiconductor chip. Further, if the insulating circuit board is repeatedly warped due to the heat cycle of the semiconductor device, cracks may occur in the ceramic plate, and the generated cracks may further extend. When the ceramic plate is damaged in this way, the thermal conductivity and the insulating property of the insulating circuit board are lowered, and the long-term reliability of the semiconductor device is lowered.
- the present invention has been made in view of such a point, and an object of the present invention is to provide a semiconductor device in which the occurrence of warpage due to heat is reduced.
- an insulating circuit board including a base plate, a resin layer formed on the front surface of the base plate, and a circuit pattern formed on the resin front surface of the resin layer.
- the circuit front surface of the circuit pattern includes a semiconductor chip having a rectangular shape in a plan view, in which a side end portion is joined to the circuit front surface of the circuit pattern at a distance of a predetermined distance or more from the outer peripheral end portion.
- a semiconductor device is provided in which the predetermined distance and the thickness of the circuit pattern are each 0.1 times or more the length of one side of the semiconductor chip.
- FIG. 2 is a cross-sectional view of a main part of the semiconductor device according to the fourth embodiment (No. 2). It is sectional drawing of the main part of the semiconductor device of 5th Embodiment.
- the "front surface” and the “upper surface” represent the surface facing upward in the semiconductor device 10 of FIG. Similarly, “upper” refers to the upper direction in the semiconductor device 10 of FIG.
- the “back surface” and the “bottom surface” represent a surface facing downward in the semiconductor device 10 of FIG. Similarly, “bottom” represents the direction of the lower side in the semiconductor device 10 of FIG.
- Other drawings mean the same direction as needed.
- the "front surface”, “upper surface”, “upper”, “back surface”, “lower surface”, “lower”, and “side surface” are merely expedient expressions for specifying the relative positional relationship, and are the present invention. It does not limit the technical idea of.
- top and bottom do not necessarily mean vertical to the ground. That is, the “up” and “down” directions are not limited to the direction of gravity. Further, in the following description, the "principal component” means a case containing 80 vol% or more.
- FIG. 1 is a diagram for explaining the semiconductor device of the first embodiment.
- FIG. 1A is an enlarged view of a main part of the semiconductor device 1 in a plan view.
- 1 (B) is a cross-sectional view taken along the alternate long and short dash line XX of FIG. 1 (A).
- the semiconductor device 1 includes an insulating circuit board 2 and semiconductor chips 6a and 6b.
- the insulating circuit board 2 includes a circuit pattern 3, a resin layer 4 having a circuit pattern 3 formed on a front surface (resin front surface), and a base plate 5 having a resin layer 4 formed on the front surface. There is.
- the circuit pattern 3 and the base plate 5 are made of a conductive metal.
- the resin layer 4 is made of a resin having low thermal resistance and high insulating properties.
- the semiconductor chips 6a and 6b are power devices having a rectangular shape in a plan view. The semiconductor chips 6a and 6b are joined to the front surface (circuit front surface) of the circuit pattern 3.
- the semiconductor chips 6a and 6b are joined so that the side ends of the circuit pattern 3 are separated from the outer peripheral end of the circuit pattern 3 by a predetermined distance D1 or more and are separated from the inside of the circuit pattern 3.
- the predetermined distance D1 corresponds to the thickness T of the circuit pattern 3.
- the thickness T of the circuit pattern 3 is 0.1 times or more the length of one side of the semiconductor chips 6a and 6b. That is, the predetermined distance D1 and the thickness T of the circuit pattern 3 are both 0.1 times or more the length of one side of the semiconductor chips 6a and 6b.
- the gap D2 between the side ends facing each other in the side view of the semiconductor chips 6a and 6b is more than twice the predetermined distance D1.
- the gap D2 between the side ends facing each other in the side view of the semiconductor chips 6a and 6b is 0.2 times or more the length of one side of the semiconductor chips 6a and 6b.
- the length of one side of the semiconductor chips 6a and 6b may be the length of the short side if the semiconductor chips 6a and 6b are rectangular in a plan view.
- the difference in the coefficient of thermal expansion between the circuit pattern 3 and the base plate 5 and the resin layer 4 is smaller than the difference in the coefficient of thermal expansion between the circuit pattern 3 and the base plate 5 and the ceramic plate. Therefore, the warp generated in the insulating circuit board 2 due to the heat of the semiconductor chips 6a and 6b can be reduced.
- the heat generated from the semiconductor chips 6a and 6b arranged on the circuit pattern 3 diffuses the circuit pattern 3 in the range shown by the broken line (heat diffusion portions 7a and 7b). Conducts to the resin layer 4. That is, the heat generated from the semiconductor chips 6a and 6b diffuses so as to spread as the circuit pattern 3 advances toward the resin layer 4 side view. At this time, since the heat diffusion portions 7a and 7b in the circuit pattern 3 are not interfered with by others, the heat from the semiconductor chips 6a and 6b can be reliably conducted to the resin layer 4.
- the predetermined distance D1 from the outer peripheral end portion of the circuit pattern 3 is the thickness of the circuit pattern 3. Must be T or higher. If the predetermined distance D1 is less than the thickness T of the circuit pattern 3, the end portions of the heat diffusion portions 7a and 7b do not fit in the circuit pattern 3.
- the thermal conductivity of the semiconductor chips 6a and 6b with respect to the circuit pattern 3 is lowered. Further, the semiconductor chips 6a and 6b also need to be arranged with an interval D2 or more so that the heat diffusion portions 7a and 7b do not interfere with each other in the circuit pattern 3. This interval D2 needs to be at least D1 + D1.
- the thickness T of the circuit pattern 3 needs to be 0.1 times or more the length of one side of the semiconductor chips 6a and 6b. As the chip area of the semiconductor chips 6a and 6b becomes larger, the influence of the thickness T of the circuit pattern 3 on the thermal conductivity of the circuit pattern 3 becomes smaller. In view of this, when the chip area of the semiconductor chips 6a and 6b is large, it is necessary to maintain the thickness T of the circuit pattern 3 to some extent in order to conduct the heat from the semiconductor chips 6a and 6b to the resin layer 4. Therefore, the thickness T of the circuit pattern 3 is 0.1 times or more, more preferably 0. It needs to be 3 times or more.
- the above-mentioned semiconductor device 1 includes an insulating circuit board 2 and semiconductor chips 6a and 6b.
- the insulating circuit board 2 includes a base plate 5, a resin layer 4 formed on the front surface of the base plate 5, and a circuit pattern 3 formed on the resin front surface of the resin layer 4.
- the semiconductor chips 6a and 6b are joined to the circuit front surface of the circuit pattern 3 at a predetermined distance D1 or more from the outer peripheral end portion to the side end portion of the circuit pattern 3 so as to be separated inward and have a rectangular shape in a plan view.
- the predetermined distance D1 and the predetermined distance D1 are each 0.1 times or more the length of one side of the semiconductor chips 6a and 6b (the length of the short side if it is rectangular), more preferably 0. It needs to be 3 times or more.
- the semiconductor chips 6a and 6b are joined to the circuit front surface of the circuit pattern 3 so that the outer peripheral end portion and the side end portion of the circuit pattern 3 are separated inward by a predetermined distance D1 or more. Therefore, the heat diffusion portions 7a and 7b in the circuit pattern 3 by the semiconductor chips 6a and 6b are not interfered with each other, and the deterioration of the heat dissipation property of the circuit pattern 3 with respect to the semiconductor chips 6a and 6b can be suppressed. Therefore, it is possible to suppress a decrease in long-term reliability as well as a decrease in heat dissipation of the semiconductor device 1.
- FIG. 2 is a cross-sectional view of the semiconductor device of the second embodiment
- FIG. 3 is a plan view of the semiconductor device of the second embodiment
- FIG. 4 is a diagram for explaining the circuit pattern of the second embodiment
- 5 and 6 are cross-sectional views of a main part of the semiconductor device according to the second embodiment. Note that FIG. 2 shows a cross-sectional view taken along the alternate long and short dash line XX of FIG. Further, in FIG. 3, the description of the case 60 of the semiconductor device 10 and the sealing member 66 is omitted.
- FIG. 3 shows a cross-sectional view taken along the alternate long and short dash line XX of FIG.
- FIG. 4 is an enlarged cross-sectional view of an arbitrary circuit pattern.
- FIG. 5 shows a cross-sectional view taken along the alternate long and short dash line YY of FIG.
- FIG. 6 illustrates a case where the wire 50 is connected instead of the slit 22c1 in the case of FIG.
- the semiconductor device 10 includes an insulating circuit board 20, semiconductor chips 30a, 40a, 30b, 40b, and a case 60 for accommodating the insulating circuit board 20 and the semiconductor chips 30a, 40a, 30b, 40b.
- the insulating circuit board 20 includes a resin layer 21, circuit patterns 22a and 22b, and a base plate 23.
- the circuit patterns 22a and 22b are generic names for the circuit patterns 22a1 to 22a3 and 22b1 to 22b3. In the following, when the circuit patterns 22a1 to 22a3 and 22b1 to 22b3 are not distinguished, they are referred to as circuit patterns 22a and 22b.
- the resin layer 21 is made of a resin having low thermal resistance and high insulating properties.
- a resin is, for example, a thermosetting resin.
- the thermosetting resin may contain a thermally conductive filler.
- a thermosetting resin for example, at least one of epoxy resin, cyanate resin, benzoxazine resin, unsaturated polyester resin, phenol resin, melamine resin, silicone resin, maleimide resin, acrylic resin, and polyamide resin is used. Used.
- the thermally conductive filler is composed of at least one of an oxide or a nitride.
- the oxide is, for example, silicon oxide or aluminum oxide.
- the nitride is, for example, silicon nitride, aluminum nitride, or boron nitride. Further, hexagonal boron nitride may be used as the thermally conductive filler.
- the thickness of such a resin layer 21 depends on the rated voltage of the semiconductor device 10. That is, it is desired that the thickness of the resin layer 21 is increased as the rated voltage of the semiconductor device 10 is higher. On the other hand, it is also desired to make the resin layer 21 as thin as possible to reduce the thermal resistance.
- the thickness of such a resin layer 21 is, for example, 0.05 mm or more and 0.50 mm or less.
- the circuit patterns 22a and 22b are made of a material having excellent conductivity. Such a material is made of, for example, copper, aluminum, or an alloy containing at least one of these.
- the thickness of the circuit patterns 22a and 22b is preferably 0.1 mm or more and 5.0 mm or less, and more preferably 0.2 mm or more and 2.0 mm or less. The details of the thickness of each of the circuit patterns 22a and 22b will be described later.
- the circuit patterns 22a and 22b are obtained by punching one conductive plate so as to have a desired pattern shape.
- burrs are generated on the outer peripheral end portion of the main surface according to the punching direction, and sagging is generated on the outer peripheral end portion of the main surface on the opposite side of the main surface.
- the circuit pattern 22a is arranged on the resin layer 21 so that the sagging 22d2 is located on the back surface facing the resin layer 21 and the burr 22d1 is located on the front surface.
- the circuit pattern 22a is arranged so that the burr 22d1 is located on the back surface of the resin layer 21.
- the burr 22d1 may break through the resin layer 21 depending on the thickness of the resin layer 21, the burr 22d1 may break through the resin layer 21.
- the resin layer 21 cannot maintain the insulating property between the circuit pattern 22a and the base plate 23.
- the circuit pattern 22a is arranged with respect to the resin layer 21 so that the sagging 22d2 is located on the back surface of the circuit pattern 22a. In this case, the sagging 22d2 easily adheres to the resin layer 21. Therefore, the circuit pattern 22a is securely fixed to the resin layer 21, and the circuit pattern 22a is prevented from peeling from the resin layer 21.
- the circuit pattern 22b in which the burrs 22d1 and the sagging 22d2 are generated is also arranged in the resin layer 21 in the same manner as described above.
- the semiconductor chips 30a and 40a and the semiconductor chips 30b and 40b are joined to the circuit pattern 22a2 and the circuit pattern 22b2 via solder.
- wiring members such as wires, lead frames and connection terminals and electronic components are appropriately placed on the circuit pattern 22a and the circuit pattern 22b.
- the squares described in the circuit patterns 22a2, 22a3, 22b1, 22b2 represent the joints of the lead frames 62 to 64. It is also possible to perform plating on such circuit patterns 22a and 22b with a material having excellent corrosion resistance. Such materials are, for example, nickel, or alloys containing at least one of these.
- slits 22c1 are formed between the semiconductor chips 30a and between the semiconductor chips 40a, respectively.
- FIG. 5 shows a case where the slit 22c1 is formed between the semiconductor chips 30a.
- slits 22c2 are formed between the semiconductor chips 30b and the semiconductor chips 40b, respectively.
- the slit 22c1 can reduce thermal interference between the semiconductor chips 30a and the semiconductor chips 40a.
- the slit 22c2 can also reduce thermal interference between the semiconductor chips 30b and the semiconductor chips 40b.
- circuit patterns 22a and 22b shown in FIGS. 2 and 3 are examples, and the number, arrangement position, and shape can be appropriately selected by design, not limited to this case.
- the base plate 23 is made of a material having excellent thermal conductivity.
- the material is, for example, aluminum, iron, silver, copper, or an alloy containing at least one of these. Further, as such a material, a metal composite material may be used. Examples of the metal composite material include aluminum-silicon nitride (Al-SiC) and magnesium-silicon nitride (Mg-SiC). Further, in order to improve the corrosion resistance, the surface of the base plate 23 may be plated.
- the plating material at this time includes, for example, nickel, nickel-phosphorus alloy, nickel-boron alloy and the like.
- the thickness of the plating film is preferably 1 ⁇ m or more, more preferably 5 ⁇ m or more.
- a cooling unit (not shown) can be attached to the back surface of the base plate 23 via solder, silver brazing, or the like. This makes it possible to improve the heat dissipation of the semiconductor device 10.
- the cooling unit in this case is made of, for example, a metal having excellent thermal conductivity.
- the metal is aluminum, iron, silver, copper, or an alloy containing at least one of these.
- the cooling unit is a heat sink provided with one or more fins, a water-cooled cooling device, or the like.
- the base plate 23 may be integrated with such a cooling unit. In that case, it is composed of aluminum, iron, silver, copper, or an alloy containing at least one of these, which has excellent thermal conductivity.
- the surface of the base plate 23 integrated with the cooling unit may be plated.
- the plating material at this time includes, for example, nickel, nickel-phosphorus alloy, nickel-boron alloy and the like.
- the thickness of the base plate 23 is preferably 2 mm or more and 10 mm or less.
- the difference in linear expansion coefficient between the circuit patterns 22a and 22b and the base plate 23 and the resin layer 21 can be reduced. Therefore, even if the semiconductor chips 30a, 40a, 30b, and 40b generate heat, the occurrence of warpage of the insulating circuit board 20 can be reduced.
- the thermal resistance in the circuit pattern 22a2 and the circuit pattern 22b2 (when the thickness is constant) in which the semiconductor chips 30a and 40a and the semiconductor chips 30b and 40b are arranged is the same as that of the semiconductor chips 30a and 40a and the semiconductor chips 30b and 40b. It is related to the chip area. That is, the thermal resistance in the circuit pattern 22a2 and the circuit pattern 22b2 decreases as the respective chip areas increase. Further, the thermal resistance in the circuit pattern 22a2 and the circuit pattern 22b2 (the chip area is constant) is related to the thickness of the circuit pattern 22a2 and the circuit pattern 22b2.
- the thermal resistance in the circuit pattern 22a2 and the circuit pattern 22b2 decreases. Therefore, when the thicknesses of the circuit pattern 22a2 and the circuit pattern 22b2 are 0.1 mm, 0.3 mm, 0.4 mm, 0.5 mm, 0.8 mm, and 1.0 mm, respectively, the chip area is changed. The thermal resistance in the circuit pattern 22a2 and the circuit pattern 22b2 was measured. According to this, in any of the above cases, the thermal resistance of the circuit pattern 22a2 and the circuit pattern 22b2 decreased as the chip area increased, regardless of the thickness of the circuit pattern 22a2 and the circuit pattern 22b2.
- the thickness of the circuit pattern 22a2 and the circuit pattern 22b2 is preferably 0.5 mm or more.
- the circuit patterns 22a3 and 22b3 are required to have a certain thickness because the output current is input from the semiconductor chips 30a and 30b. Therefore, in consideration of cost reduction in manufacturing and the like, the thickness of the circuit patterns 22a3 and 22b3 is also preferably 0.5 mm or more, similarly to the circuit patterns 22a2 and 22b2.
- the circuit patterns 22a1,22b1 the control signals for the semiconductor chips 30a and 30b are conducted. Therefore, the circuit patterns 22a1,22b1 are not required to have high heat dissipation. Therefore, the circuit patterns 22a1,22b1 do not need to be as thick as the other circuit patterns 22a2, 22a3, 22b2, 22b3.
- Such an insulated circuit board 20 is formed, for example, as follows. First, the circuit patterns 22a and 22b are obtained in advance by punching from the conductive plate. The circuit patterns 22a and 22b thus obtained, the resin layer 21 and the base plate 23 are laminated, and each is crimped by heating and pressurizing in the stacking direction. Such crimping is performed in an activated gas atmosphere or in vacuum. As a result, the insulated circuit board 20 is obtained. Alternatively, the following method may be used. First, the base plate 23, the resin layer 21, and the conductive plate are laminated in order, and each is crimped by heating and pressurizing in the stacking direction in the same manner as described above.
- the conductive plate is aligned with a predetermined pattern, masked with a photosensitive resist mask, a pattern is formed by etching, and the photosensitive resist mask is removed to form circuit patterns 22a and 22b.
- the insulated circuit board 20 can be obtained by disassembling what is formed in this way.
- the semiconductor chips 30a, 40a, 30b, 40b are power devices composed mainly of silicon or a wide bandgap semiconductor.
- the wide bandgap semiconductor is, for example, silicon nitride or gallium nitride. Further, the chip area (length of one side) of the semiconductor chips 30a, 40a, 30b, 40b is 5.5 mm or less.
- the semiconductor chips 30a and 30b include a switching element.
- the switching element is a power MOSFET or an IGBT.
- a drain electrode positive electrode, a collector electrode in an IGBT
- a gate electrode control electrode
- a source electrode negative electrode
- An electrode and an emitter electrode in the case of IGBT are provided respectively.
- the semiconductor chips 40a and 40b include a diode element.
- the diode element is an FWD (Free Wheeling Diode) such as an SBD (Schottky Barrier Diode) or a PiN (P-intrinsic-N) diode.
- Such semiconductor chips 40a and 40b are provided with a cathode electrode as a main electrode on the back surface and an anode electrode as a main electrode on the front surface.
- the back surfaces of the semiconductor chips 30a and 40a and the semiconductor chips 30b and 40b are bonded to the circuit pattern 22a2 and the circuit pattern 22b2 by solder 31 (see FIG. 5 and the like).
- the solder 31 is composed of lead-free solder containing a predetermined alloy as a main component.
- the predetermined alloy is, for example, at least one of an alloy composed of tin-silver-copper, an alloy composed of tin-zinc-bismuth, an alloy composed of tin-copper, and an alloy composed of tin-silver-indium-bismuth.
- the solder 31 may contain additives. Additives are, for example, nickel, germanium, cobalt or silicon.
- the bonding may be performed by sintering using a sintering material.
- the sintered material in this case is, for example, a powder containing copper and aluminum as main components.
- the thicknesses of the semiconductor chips 30a, 40a, 30b, and 40b are, for example, 80 ⁇ m or more and 500 ⁇ m or less, and the average is about 200 ⁇ m.
- Electronic components may be arranged in the circuit patterns 22a and 22b, if necessary. Electronic components are, for example, capacitors, resistors, thermistors, current sensors, and control ICs (Integrated Circuits). Further, instead of the semiconductor chips 30a and 40a and the semiconductor chips 30b and 40b, a semiconductor chip including an RC (Reverse Conducting) -IGBT switching element in which the IGBT and the FWD are configured in one chip may be arranged.
- RC Reverse Conducting
- the semiconductor chips 30a and 40a are separated inward from the outer peripheral end of the circuit pattern 22a2 by a distance corresponding to the thickness of the circuit pattern 22a2 or more.
- the semiconductor chips 30b and 40b are also separated inward from the outer peripheral end of the circuit pattern 22b2 by a distance corresponding to the thickness of the circuit pattern 22b2 or more.
- the heat diffusion portions for the circuit patterns 22a2 and the circuit patterns 22b2 of the heat from the semiconductor chips 30a and 40a and the semiconductor chips 30b and 40b are not interfered with each other from the outside.
- the heat diffusion portions 22d are also provided in the circuit pattern 22a2 at intervals so as not to interfere with each other in the circuit pattern 22a2 between the semiconductor chips 30a.
- the slit 22c1 formed between the semiconductor chips 30a is formed in the circuit pattern 22a2 at a depth that does not interfere with the two heat diffusion portions 22d.
- the slit 22c1 does not hinder the suppression of the deterioration of the heat dissipation property of the circuit pattern 22a2 with respect to the semiconductor chip 30a.
- the wire 50 may be connected between the semiconductor chips 30a as shown in FIG. Even in this case, the wire 50 does not hinder the suppression of the deterioration of the heat dissipation property of the circuit pattern 22a2 with respect to the semiconductor chip 30a. The same applies to the case where the wires 50 are connected between the semiconductor chips 40a, the semiconductor chips 30b, and the semiconductor chips 40b, respectively. The details of the wire 50 will be described below.
- the wire 50 is formed between the main electrodes of the semiconductor chips 30a and 40a and the semiconductor chips 30b and 40b and the circuit pattern 22a and the circuit pattern 22b, between the main electrodes of the semiconductor chips 30a and 40a, and the main electrodes of the semiconductor chips 30b and 40b. Connect the spaces electrically and mechanically as appropriate. Further, the wires 51a and 51b are electrically and mechanically connected between the circuit patterns 22a1, 22b1 and the control electrodes of the semiconductor chips 30a and 30b.
- Such wires 50, 51a, 51b are made of a material having excellent conductivity. The material is composed of, for example, gold, silver, copper, aluminum, or an alloy containing at least one of these.
- the diameter of the wire 50 is, for example, 390 ⁇ m or more and 410 ⁇ m or less.
- the diameters of the wires 51a and 51b are, for example, 120 ⁇ m or more and 130 ⁇ m or less.
- the case 60 has a frame body portion 61 and a lid portion 65 provided at the upper portion of the opening of the frame body portion 61.
- the frame body portion 61 has an opening formed from the front surface to the back surface in the central portion, and forms a frame shape in a plan view.
- the frame body portion 61 includes lead frames 62 to 64.
- the frame body portion 61 is integrally formed with the lead frames 62 to 64 by insert molding. In insert molding, a thermoplastic resin that can be bonded to the lead frames 62 to 64 is used. Examples of such resins include polyphenylene sulfide, polybutylene terephthalate resin, polybutylene succinate resin, polyamide resin, and acrylonitrile butadiene styrene resin.
- the lid portion 65 is also made of the same material as the frame body portion 61.
- the lead frames 62 to 64 have a crank shape in the side view shown in FIG. 2, for example.
- the terminals 62a to 64a at one end of the lead frames 62 to 64 project from the upper surface of the lid portion 65 of the case 60 and are arranged on the frame body portion 61.
- the other ends of the lead frames 62 to 64 are electrically and mechanically bonded to the circuit patterns 22a2, 22a3, and 22b2 by soldering (not shown) in the frame body portion 61.
- Such lead frames 62 to 64 are made of a material having excellent conductivity. Such a material is made of, for example, copper, aluminum, or an alloy containing at least one of these.
- the thickness of the lead frames 62 to 64 is preferably 1.00 mm or more and 2.00 mm or less, and more preferably 1.20 mm or more and 1.50 mm or less.
- the lead frames 62 to 64 can also be plated with a material having excellent corrosion resistance. Such a material is, for example, nickel, an alloy containing nickel, or the like.
- the back surface of the frame body portion 61 of the case 60 is fixed to the outer peripheral end portion of the insulating circuit board 20 (resin layer 21) by the adhesive member 67.
- the adhesive member 67 for example, a thermosetting resin-based adhesive member or an organic-based adhesive member is used.
- the thermosetting resin-based adhesive member contains, for example, an epoxy resin or a phenol resin as a main component.
- the organic adhesive member is, for example, an elastomer adhesive containing silicone rubber or chloroprene rubber as a main component. In this way, the semiconductor chips 30a, 40a, 30b, 40b and the like are housed in the opening of the frame body portion 61, and the inside of the opening is sealed by the sealing member 66.
- the sealing member 66 may be capable of sealing the insulating circuit board 20, the semiconductor chips 30a, 40a, 30b, 40b, and the wires 50, 51a, 51b at the opening of the frame body portion 61. It is not necessary to fill the entire opening of the frame portion 61 with the sealing member 66.
- the sealing member 66 contains a thermosetting resin and a filler contained in the thermosetting resin.
- the thermosetting resin is, for example, an epoxy resin, a phenol resin, a maleimide resin, or a polyester resin.
- the sealing member 66 there is an epoxy resin, and the epoxy resin contains a filler.
- the filler is, for example, silicon oxide, aluminum oxide, boron nitride or aluminum nitride.
- the sealing member 66 may use a thermoplastic resin.
- the thermoplastic resin is, for example, a polyphenylene sulfide resin, a polybutylene terephthalate resin, a polybutylene succinate resin, a polyamide resin, or an acrylonitrile butadiene styrene resin.
- the sealed member 66 in a molten state is injected into the case 60.
- the sealing member 66, the case 60, and the semiconductor chips 30a, 40a, 30b, and 40b are heated so as to maintain a predetermined temperature. ..
- the sealing member 66 spreads to every corner of the case 60 without generating voids. Further, such a sealing member 66 is defoamed to remove voids in a vacuum before being injected.
- the sealed member 66 in a molten state is stirred in a vacuum to completely defoam, so that the generation of further voids can be suppressed.
- ultrasonic vibration may be applied to the case 60, the insulating circuit board 20, and the like when the sealing member 66 in the molten state is injected. This makes it possible to more reliably suppress the generation of voids in the sealing member 66.
- the difference in the coefficient of thermal expansion between the base plate 23 included in the insulating circuit board 20, the resin layer 21, and the circuit patterns 22a and 22b is small, and the warp of the insulating circuit board 20 due to heat is reduced. Can be done.
- the side ends of the circuit pattern 22a2 and the circuit pattern 22b2 are at least a predetermined distance from the outer peripheral end of the circuit pattern 22a2 and the circuit pattern 22b2 on the front surface of the circuit pattern 22a2 and the circuit pattern 22b2. They are joined apart from each other inward.
- the heat diffusion portions of the circuit patterns 22a2 and the circuit patterns 22b2 by the semiconductor chips 30a and 40a and the semiconductor chips 30b and 40b are not interfered with each other, and the circuit patterns 22a2 and the circuit patterns 22a2 for the semiconductor chips 30a and 40a and the semiconductor chips 30b and 40b It is possible to suppress a decrease in heat dissipation of the circuit pattern 22b2. Therefore, it is possible to suppress a decrease in long-term reliability as well as a decrease in heat dissipation of the semiconductor device 10.
- FIG. 7 is a cross-sectional view of a main part of the semiconductor device according to the third embodiment.
- FIG. 7 corresponds to a cross-sectional view taken along the alternate long and short dash line XX of the semiconductor device 10 shown in FIG. 3, and shows the periphery of the semiconductor chip 40a in this cross-sectional view.
- the cross sections of the circuit patterns 22a2 and 22a3 are shown in a rectangular shape. As shown in FIG. 4, the circuit patterns 22a2 and 22a3 may have burrs on the front surface side and sagging on the back surface side.
- the insulating circuit board 20 In this case, in the insulating circuit board 20, about half of the lower part of the circuit patterns 22a2 and 22a3 is embedded in the resin layer 21.
- the sealing member 66 enters between the circuit patterns 22a2 and 22a3, and the circuit patterns 22a2 and 22a3 are pressed toward the base plate 23 side. Therefore, it is possible to prevent the circuit patterns 22a2 and 22a3 from peeling from the resin layer 21. Even if the side portions of the circuit patterns 22a2 and 22a3 are peeled off from the resin layer 21, the deterioration of the heat dissipation of the insulating circuit board 20 is small.
- FIGS. 8 and 9 are cross-sectional views of a main part of the semiconductor device according to the fourth embodiment. 8 and 9 correspond to the cross-sectional view of the one-dot chain line XX of the semiconductor device 10 shown in FIG. 3, and show the periphery of the semiconductor chip 40a in this cross-sectional view. Further, in FIGS. 8 and 9, the cross sections of the circuit patterns 22a2 and 22a3 are shown in a rectangular shape. As shown in FIG. 4, the circuit patterns 22a2 and 22a3 may have burrs on the front surface side and sagging on the back surface side.
- the circuit patterns 22a2 and 22a3 are embedded in the resin layer 21 so that the front surface of the circuit pattern 22a2 and 22a3 forms the same plane as the front surface of the resin layer 21. ..
- the insulating circuit board 20 is obtained by crimping the circuit patterns 22a and 22b to the resin layer 21. At the time of this crimping, the circuit patterns 22a and 22b are pressed against the resin layer 21 with a larger pressure. As a result, the circuit patterns 22a and 22b are embedded in the resin layer 21.
- the resin layer 21 pressed by the circuit patterns 22a and 22b protrudes from the gaps of the circuit patterns 22a2 and 22a3, for example, as shown in FIG. Then, the resin layer 21 between the circuit patterns 22a2 and 22a3 and the circuit patterns 22a2 and 22a3 is sealed by the sealing member 66 and pressed against the base plate 23 side. Therefore, as in the third embodiment, peeling of the circuit patterns 22a2 and 22a3 from the resin layer 21 can be prevented, and deterioration of the heat dissipation property of the insulating circuit board 20 can be prevented. Further, the resin layer 21 projects from between the circuit patterns 22a2 and 22a3.
- the length (creeping distance) of the interface between the sealing member 66 and the resin layer 21 becomes long, and the insulating property between the circuit patterns 22a2 and 22a3 and the base plate 23 is improved.
- This is not limited to the circuit patterns 22a2 and 22a3, but is the same for other circuit patterns 22a and 22b. Therefore, it is possible to suppress a decrease in long-term reliability as well as a decrease in heat dissipation of the semiconductor device 10.
- the circuit patterns 22a2 and 22a3 may wrap around to the front surface side. Also in this case, similarly to FIG. 8, the length (creeping distance) of the interface between the sealing member 66 and the resin layer 21 becomes longer, and the insulating property between the circuit patterns 22a2 and 22a3 and the base plate 23 is improved. Further, the circuit patterns 22a2 and 22a3 are pressed toward the base plate 23 side by the resin layer 21 that wraps around the front surface side of the circuit patterns 22a2 and 22a3. Therefore, peeling of the circuit patterns 22a2 and 22a3 can be further prevented. This is not limited to the circuit patterns 22a2 and 22a3, but is the same for other circuit patterns 22a and 22b.
- FIG. 10 is a cross-sectional view of a main part of the semiconductor device according to the fifth embodiment. Note that FIG. 10 corresponds to the cross-sectional view of the one-dot chain line XX of the semiconductor device 10 shown in FIG. 3, and shows the periphery of the semiconductor chip 40a in this cross-sectional view.
- the corners are chamfered along the outer peripheral end of the circuit patterns 22a2 and 22a3 included in the insulating circuit board 20 on the front surface side.
- the chamfering angle is, for example, an angle that does not enter the heat diffusion portion with respect to the circuit pattern 22a2 of the semiconductor chip 40a.
- Such circuit patterns 22a2 and 22a3 are sealed by the sealing member 66.
- the corners of the circuit patterns 22a2 and 22a3 are not chamfered as in the case of FIG. 7, the corners of the circuit patterns 22a2 and 22a3 are the starting points of cracks with respect to the sealing member 66. There is.
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Geometry (AREA)
- Dispersion Chemistry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
熱による反りの発生を低減する。 絶縁回路基板(2)に含まれるベース板(5)と樹脂層(4)と回路パターン(3)との熱膨張係数の差は小さく、熱による絶縁回路基板(2)の反りを減少させることができる。また、半導体チップ(6a,6b)は、回路パターン(3)の回路おもて面に、回路パターン(3)の外周端部から側端部が所定の距離(D1)以上、内側に離間して接合されている。このため、半導体チップ(6a,6b)による回路パターン(3)の熱拡散部(7a,7b)が干渉されることがなく、半導体チップ(6a,6b)に対する回路パターン(3)の放熱性の低下を抑制することができる。したがって、半導体装置(1)の放熱性の低下と共に長期信頼性の低下を抑制することができる。
Description
本発明は、半導体装置に関する。
半導体装置は、パワーデバイスを含む。パワーデバイスは、例えば、IGBT(Insulated Gate Bipolar Transistor)、パワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)を具備する半導体チップである。半導体装置は、上記の半導体チップが配置された絶縁回路基板を備える。絶縁回路基板は、セラミックス板と当該セラミックス板のおもて面に形成された回路パターンと当該セラミックス板の裏面に形成された金属板とを含む。半導体チップが回路パターン上に接合される。さらに、半導体装置は、絶縁回路基板の外周端部を囲んで絶縁回路基板にケースが接着剤により接合される。ケースは、入力・出力用のリードフレームがインサート成形されている。ケース内では、半導体チップ及びリードフレーム間がワイヤにより電気的に接続されている(例えば、特許文献1参照)。
しかし、上記の絶縁回路基板は、セラミックス板と回路パターン及び金属板との熱膨張係数に差がある。このため、絶縁回路基板は半導体チップの発熱により大きな反りが生じる。また、絶縁回路基板は半導体装置のヒートサイクルにより繰り返し反りが生じると、セラミックス板にクラックが発生し、さらに、発生したクラックが伸展してしまうおそれがある。セラミックス板がこのような損傷を受けると、絶縁回路基板の熱伝導性並びに絶縁性が低下し、半導体装置の長期信頼性が低下してしまう。
本発明は、このような点に鑑みてなされたものであり熱による反りの発生が低減された半導体装置を提供することを目的とする。
本発明の一観点によれば、ベース板と前記ベース板のおもて面に形成された樹脂層と前記樹脂層の樹脂おもて面に形成された回路パターンとを含む絶縁回路基板と、前記回路パターンの回路おもて面に、前記回路パターンの外周端部から側端部が所定の距離以上、内側に離間して接合され、平面視で矩形状の半導体チップと、を含み、前記所定の距離及び前記回路パターンの厚さは、それぞれ、前記半導体チップの一辺の長さの0.1倍以上である、半導体装置が提供される。
開示の技術によれば、反りの発生を低減して、半導体装置の長期信頼性の低下を抑制することができる。
本発明の上記及び他の目的、特徴及び利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
以下、図面を参照して、実施の形態について説明する。なお、以下の説明において、「おもて面」及び「上面」とは、図2の半導体装置10において、上側を向いた面を表す。同様に、「上」とは、図2の半導体装置10において、上側の方向を表す。「裏面」及び「下面」とは、図2の半導体装置10において、下側を向いた面を表す。同様に、「下」とは、図2の半導体装置10において、下側の方向を表す。必要に応じて他の図面でも同様の方向性を意味する。「おもて面」、「上面」、「上」、「裏面」、「下面」、「下」、「側面」は、相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。また、以下の説明において「主成分」とは、80vol%以上含む場合を表す。
[第1の実施の形態]
第1の実施の形態の半導体装置について、図1を用いて説明する。図1は、第1の実施の形態の半導体装置を説明するための図である。なお、図1(A)は、半導体装置1の平面視の要部拡大図である。図1(B)は、図1(A)の一点鎖線X-Xにおける断面図である。
第1の実施の形態の半導体装置について、図1を用いて説明する。図1は、第1の実施の形態の半導体装置を説明するための図である。なお、図1(A)は、半導体装置1の平面視の要部拡大図である。図1(B)は、図1(A)の一点鎖線X-Xにおける断面図である。
半導体装置1は、絶縁回路基板2と半導体チップ6a,6bとを含んでいる。絶縁回路基板2は、回路パターン3とおもて面(樹脂おもて面)に回路パターン3が形成された樹脂層4とおもて面に樹脂層4が形成されたベース板5とを含んでいる。回路パターン3及びベース板5は、導電性を有する金属により構成されている。樹脂層4は、熱抵抗が低く、絶縁性が高い樹脂により構成されている。半導体チップ6a,6bは、平面視で矩形状を成すパワーデバイスである。半導体チップ6a,6bは、回路パターン3のおもて面(回路おもて面)に接合されている。さらに、半導体チップ6a,6bは、回路パターン3の外周端部から側端部が所定の距離D1以上、回路パターン3の内側に離間して接合されている。この際、所定の距離D1は回路パターン3の厚さTに対応する。回路パターン3の厚さTは、半導体チップ6a,6bの一辺の長さの0.1倍以上である。つまり、所定の距離D1及び回路パターン3の厚さTは、共に半導体チップ6a,6bの一辺の長さの0.1倍以上である。半導体チップ6a,6bの側面視で互いに対向する側端部間の隙間D2は、所定の距離D1の2倍以上離間している。つまり、半導体チップ6a,6bの側面視で互いに対向する側端部間の隙間D2は、半導体チップ6a,6bの一辺の長さの0.2倍以上である。なお、ここで半導体チップ6a,6bの一辺の長さは、半導体チップ6a,6bが平面視で長方形状であればその短辺の長さでよい。
このような絶縁回路基板2において、回路パターン3及びベース板5と樹脂層4との熱膨張係数の差は、回路パターン3及びベース板5とセラミックス板との熱膨張係数の差よりも小さい。このため、半導体チップ6a,6bの熱による絶縁回路基板2に生じる反りを小さくすることができる。
また、回路パターン3上に配置した半導体チップ6a,6bの駆動に伴って、半導体チップ6a,6bからの発熱は回路パターン3を破線で示される範囲(熱拡散部7a,7b)を拡散して樹脂層4に伝導する。すなわち、半導体チップ6a,6bからの発熱が回路パターン3を側面視で樹脂層4側に進むに連れて広がるように拡散する。この際、回路パターン3中の熱拡散部7a,7bが他から干渉されないことで半導体チップ6a,6bからの熱を確実に樹脂層4に伝導させることができる。また、半導体チップ6a,6bからの発熱の伝導が、例えば、45°拡散である場合、熱拡散部7a,7bの回路パターン3との境界である熱拡散最外領域7a1,7b1は、半導体チップ6a,6bの裏面に対して鉛直下方の鉛直線に対して45°を成す。したがって、熱拡散部7a,7bが図1(B)のように回路パターン3内に収まるようにするために、回路パターン3の外周端部からの所定の距離D1は、回路パターン3の厚さT以上であることを要する。仮に、所定の距離D1が回路パターン3の厚さT未満である場合には、熱拡散部7a,7bの端部部分が回路パターン3内に収まらない。このため、半導体チップ6a,6bの回路パターン3に対する熱伝導性が低下してしまう。また、半導体チップ6a,6b同士も互いの熱拡散部7a,7bが回路パターン3内で干渉しないように間隔D2以上を空けて配置されることを要する。この間隔D2は、少なくともD1+D1であることを要する。
また、この際、回路パターン3の厚さTは、半導体チップ6a,6bの一辺の長さの0.1倍以上であることを要する。半導体チップ6a,6bのチップ面積が大きくなると、回路パターン3の熱伝導性は回路パターン3の厚さTによる影響が小さくなる。これを鑑みると、半導体チップ6a,6bのチップ面積が大きい場合に、半導体チップ6a,6bからの熱を樹脂層4に伝導させるには回路パターン3の厚さTをある程度維持する必要がある。このため、回路パターン3の厚さTは、半導体チップ6a,6bのチップ面積(一辺の長さ。長方形状であれば短辺の長さ)の0.1倍以上、より好ましくは、0.3倍以上であることを要する。
上記の半導体装置1は、絶縁回路基板2と半導体チップ6a,6bとを含む。絶縁回路基板2は、ベース板5とベース板5のおもて面に形成された樹脂層4と樹脂層4の樹脂おもて面に形成された回路パターン3とを含む。半導体チップ6a,6bは、回路パターン3の回路おもて面に、回路パターン3の外周端部から側端部が所定の距離D1以上、内側に離間して接合され、平面視で矩形状である。さらに、所定の距離D1及び所定の距離D1は、それぞれ、半導体チップ6a,6bの一辺の長さ(長方形状であれば短辺の長さ)の0.1倍以上、より好ましくは、0.3倍以上であることを要する。
このような半導体装置1では、絶縁回路基板2に含まれるベース板5と樹脂層4と回路パターン3との熱膨張係数の差は小さいため、熱による絶縁回路基板2の反りを減少させることができる。また、半導体チップ6a,6bは、回路パターン3の回路おもて面に、回路パターン3の外周端部から側端部が所定の距離D1以上、内側に離間して接合されている。このため、半導体チップ6a,6bによる回路パターン3内の熱拡散部7a,7bが干渉されることがなく、半導体チップ6a,6bに対する回路パターン3の放熱性の低下を抑制することができる。したがって、半導体装置1の放熱性の低下と共に長期信頼性の低下を抑制することができる。
[第2の実施の形態]
第2の実施の形態は、第1の実施の形態をより具体化した場合である。第2実施の形態の半導体装置について、図2~図6を用いて説明する。図2は、第2の実施の形態の半導体装置の断面図であり、図3は、第2の実施の形態の半導体装置の平面図である。図4は、第2の実施の形態の回路パターンを説明するための図である。図5及び図6は、第2の実施の形態の半導体装置の要部断面図である。なお、図2は、図3の一点鎖線X-Xにおける断面図を表している。また、図3では、半導体装置10のケース60並びに封止部材66の記載を省略している。図4は、任意の回路パターンの断面拡大図である。図5は、図3の一点鎖線Y-Yにおける断面図を表している。図6は、図5の場合において、スリット22c1ではなく、ワイヤ50を接続する場合を例示している。
第2の実施の形態は、第1の実施の形態をより具体化した場合である。第2実施の形態の半導体装置について、図2~図6を用いて説明する。図2は、第2の実施の形態の半導体装置の断面図であり、図3は、第2の実施の形態の半導体装置の平面図である。図4は、第2の実施の形態の回路パターンを説明するための図である。図5及び図6は、第2の実施の形態の半導体装置の要部断面図である。なお、図2は、図3の一点鎖線X-Xにおける断面図を表している。また、図3では、半導体装置10のケース60並びに封止部材66の記載を省略している。図4は、任意の回路パターンの断面拡大図である。図5は、図3の一点鎖線Y-Yにおける断面図を表している。図6は、図5の場合において、スリット22c1ではなく、ワイヤ50を接続する場合を例示している。
半導体装置10は、絶縁回路基板20と半導体チップ30a,40a,30b,40bと、絶縁回路基板20及び半導体チップ30a,40a,30b,40bを収納するケース60とを含んでいる。絶縁回路基板20は、樹脂層21と回路パターン22a,22bとベース板23とを含んでいる。なお、回路パターン22a,22bは、回路パターン22a1~22a3,22b1~22b3の総称である。以下では、回路パターン22a1~22a3,22b1~22b3を区別しない場合には、回路パターン22a,22bとする。
樹脂層21は、熱抵抗が低く、絶縁性が高い樹脂により構成されている。このような樹脂は、例えば、熱硬化性樹脂である。熱硬化性樹脂には、熱伝導性フィラーが含有されていてもよい。これにより、樹脂層21の熱抵抗をより低減することができ、ベース板23との熱膨張係数の差を小さくすることができる。このような熱硬化性樹脂は、例えば、エポキシ樹脂、シアネート樹脂、ベンゾオキサジン樹脂、不飽和ポリエステル樹脂、フェノール樹脂、メラミン樹脂、シリコーン樹脂、マレイミド樹脂、アクリル樹脂、ポリアミド樹脂のうちの少なくとも1種が用いられる。熱伝導性フィラーは、酸化物または窒化物のうち少なくとも一方により構成される。なお、酸化物は、例えば、酸化珪素、酸化アルミニウムである。窒化物は、例えば、窒化珪素、窒化アルミニウム、窒化ホウ素である。さらには、熱伝導性フィラーとして、六方晶窒化ホウ素でもよい。このような樹脂層21の厚さは、半導体装置10の定格電圧に依存する。すなわち、半導体装置10の定格電圧が高いほど、樹脂層21の厚さを増加させることが望まれる。一方で、樹脂層21をできる限り薄くして、熱抵抗を下げることも望まれる。このような樹脂層21の厚さは、例えば、0.05mm以上、0.50mm以下である。
回路パターン22a,22bは、導電性に優れた材質により構成されている。このような材質として、例えば、銅、アルミニウム、または、少なくともこれらの1種を含む合金等により構成されている。回路パターン22a,22bの厚さは、好ましくは、0.1mm以上、5.0mm以下であり、より好ましくは、0.2mm以上、2.0mm以下である。なお、回路パターン22a,22bのそれぞれの厚さの詳細については後述する。
また、回路パターン22a,22bは、一枚の導電板を所望のパターン形状となるように打ち抜いて得られる。このようにして得られた回路パターン22a,22bは打ち抜きの方向に応じて主面の外周端部にバリ、当該主面の反対側の主面の外周端部にダレが生成される。例えば、回路パターン22aは、図4に示されるように、樹脂層21に対向する裏面にダレ22d2が、おもて面にバリ22d1が位置するように、樹脂層21に配置される。仮に、回路パターン22aを樹脂層21に対してバリ22d1が裏面に位置するように配置する。この場合、樹脂層21の厚さによっては、バリ22d1が樹脂層21を突き破ってしまうおそれがある。樹脂層21が回路パターン22aとベース板23との絶縁性を維持することができなくなってしまう。また、回路パターン22aを樹脂層21に対して、ダレ22d2が回路パターン22aの裏面に位置するように配置する。この場合、ダレ22d2は、樹脂層21に対して密着しやすくなる。このため、回路パターン22aが樹脂層21に対して確実に固定され、また、回路パターン22aの樹脂層21からの剥離が防止される。なお、バリ22d1、ダレ22d2が生成された回路パターン22bについても上記と同様に樹脂層21に配置される。
回路パターン22a2及び回路パターン22b2上に、半導体チップ30a,40a及び半導体チップ30b,40bがはんだを介して接合されている。なお、回路パターン22a及び回路パターン22b上には、半導体チップ30a,40a及び半導体チップ30b,40bの他に、必要に応じて、ワイヤ、リードフレーム及び接続端子等の配線部材並びに電子部品を、適宜配置することができる。なお、回路パターン22a2,22a3,22b1,22b2に記載されている四角はリードフレーム62~64の接合箇所を表している。このような回路パターン22a,22bに対して、耐食性に優れた材質によりめっき処理を行うことも可能である。このような材質は、例えば、ニッケル、または、少なくともこれらの1種を含む合金等である。
また、回路パターン22a2は、半導体チップ30aの間、半導体チップ40aの間にスリット22c1がそれぞれ形成されている。なお、図5では、半導体チップ30a間にスリット22c1が形成されている場合を示している。回路パターン22b2にもまた、半導体チップ30bの間、半導体チップ40bの間にスリット22c2がそれぞれ形成されている。このスリット22c1により半導体チップ30aの間、半導体チップ40aの間の熱干渉を低減することができる。スリット22c2もまた半導体チップ30bの間、半導体チップ40bの間の熱干渉を低減することができる。
なお、図2及び図3に示す回路パターン22a,22bの個数、配置位置並びに形状は一例であって、この場合に限らずに、適宜設計により個数、配置位置並びに形状を選択することができる。
ベース板23は、熱伝導性に優れた材料により構成されている。この材料は、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの1種を含む合金である。また、このような材料として、金属複合材でもよい。金属複合材は、例えば、アルミニウム-窒化珪素(Al-SiC)、マグネシウム-窒化珪素(Mg-SiC)が挙げられる。また、耐食性を向上させるために、ベース板23の表面にめっき処理を行ってもよい。この際のめっき材は、例えば、ニッケル、ニッケル-リン合金、ニッケル-ボロン合金等がある。めっき膜の厚さは、1μm以上が好ましく、5μm以上がより好ましい。さらに、後述するようにベース板23の裏面に冷却ユニット(図示を省略)をはんだまたは銀ろう等を介して取り付けることができる。これにより、半導体装置10の放熱性を向上させることができる。この場合の冷却ユニットは、例えば、熱伝導性に優れた金属により構成される。金属は、アルミニウム、鉄、銀、銅、または、少なくともこれらの1種を含む合金等である。また、冷却ユニットは、1以上のフィンを備えるヒートシンクまたは水冷による冷却装置等である。また、ベース板23は、このような冷却ユニットと一体化されてもよい。その場合は、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの1種を含む合金により構成される。そして、耐食性を向上させるために、例えば、冷却ユニットと一体化されたベース板23の表面にめっき処理を行ってもよい。この際のめっき材は、例えば、ニッケル、ニッケル-リン合金、ニッケル-ボロン合金等がある。なお、ベース板23の厚さは、2mm以上、10mm以下が好ましい。
したがって、このような絶縁回路基板20は、回路パターン22a,22b及びベース板23と樹脂層21との線膨張係数の差を小さくすることができる。このため、半導体チップ30a,40a,30b,40bが発熱しても絶縁回路基板20の反りの発生を小さくすることができる。
ところで、半導体チップ30a,40a及び半導体チップ30b,40bが配置された回路パターン22a2及び回路パターン22b2(共に厚さが一定の場合)における熱抵抗は、半導体チップ30a,40a及び半導体チップ30b,40bのチップ面積に関係する。すなわち、それぞれのチップ面積が増加するに連れて回路パターン22a2及び回路パターン22b2における熱抵抗は減少する。また、回路パターン22a2及び回路パターン22b2(チップ面積は一定)における熱抵抗は、回路パターン22a2及び回路パターン22b2の厚さに関係する。すなわち、回路パターン22a2及び回路パターン22b2の厚さが増加するに連れて、回路パターン22a2及び回路パターン22b2における熱抵抗は減少する。そこで、回路パターン22a2及び回路パターン22b2の厚さが0.1mm、0.3mm、0.4mm、0.5mm、0.8mm、1.0mmのそれぞれの場合で、チップ面積を変化させたときの回路パターン22a2及び回路パターン22b2における熱抵抗の計測を行った。これによれば、回路パターン22a2及び回路パターン22b2の厚さが上記のいずれの場合においても、チップ面積の増加に伴って回路パターン22a2及び回路パターン22b2の熱抵抗の低下が認められた。この結果において、基準となる回路パターン22a2及び回路パターン22b2の厚さに対する熱抵抗に対して、回路パターン22a2及び回路パターン22b2の厚さが0.5mm以上となると、熱抵抗の低下が認められた。したがって、回路パターン22a2及び回路パターン22b2の厚さは0.5mm以上であることが好ましい。また、回路パターン22a3,22b3は、半導体チップ30a,30bから出力電流が入力されるためある程度の厚さが要求される。このため、製造上のコスト削減等を考慮して、回路パターン22a3,22b3の厚さもまた、回路パターン22a2,22b2と同様に、0.5mm以上の厚さであることが好ましい。他方、回路パターン22a1,22b1では、半導体チップ30a,30bに対する制御信号が導通する。このため、回路パターン22a1,22b1は、高い放熱性が要求されない。このため、回路パターン22a1,22b1は、他の回路パターン22a2,22a3,22b2,22b3ほどの厚さを要しない。
このような絶縁回路基板20は、例えば、次のようにして形成される。まず、回路パターン22a,22bを導電板から打ち抜きによりあらかじめ取得しておく。このようにして取得した回路パターン22a,22bと樹脂層21とベース板23とを積層して、加熱及び積層方向に加圧することでそれぞれを圧着させる。このような圧着は、活性化ガス雰囲気中または真空中で行われる。これにより絶縁回路基板20が得られる。または、次のような方法でもよい。まず、ベース板23と樹脂層21と導電板とを順に積層して、上記と同様に加熱及び積層方向に加圧することでそれぞれを圧着させる。その後、導電板を所定のパターンに合わせて、感光性レジストマスクでマスキングを行い、エッチングによりパターンを形成して、感光性レジストマスクを除去することで、回路パターン22a,22bが形成される。このようにして形成されたものを個片化して絶縁回路基板20が得られる。
半導体チップ30a,40a,30b,40bは、シリコンまたはワイドバンドギャップ半導体を主成分として構成されるパワーデバイスである。ワイドバンドギャップ半導体は、例えば、窒化シリコン、窒化ガリウムである。また、半導体チップ30a,40a,30b,40bのチップ面積(一辺の長さ)は、5.5mm以下である。半導体チップ30a,30bは、スイッチング素子を含む。スイッチング素子は、パワーMOSFET、IGBTである。このような半導体チップ30a,30bは、例えば、裏面に主電極としてドレイン電極(正極電極、IGBTではコレクタ電極)を、おもて面に、主電極としてゲート電極(制御電極)及びソース電極(負極電極、IGBTではエミッタ電極)をそれぞれ備えている。また、半導体チップ40a,40bは、ダイオード素子を含む。ダイオード素子は、SBD(Schottky Barrier Diode)、PiN(P-intrinsic-N)ダイオード等のFWD(Free Wheeling Diode)である。このような半導体チップ40a,40bは、裏面に主電極としてカソード電極を、おもて面に主電極としてアノード電極をそれぞれ備えている。半導体チップ30a,40a及び半導体チップ30b,40bは、その裏面側が回路パターン22a2及び回路パターン22b2上にはんだ31(図5等を参照)により接合されている。なお、はんだ31は、所定の合金を主成分とする鉛フリーはんだにより構成される。所定の合金とは、例えば、錫-銀-銅からなる合金、錫-亜鉛-ビスマスからなる合金、錫-銅からなる合金、錫-銀-インジウム-ビスマスからなる合金のうち少なくともいずれかの合金である。はんだ31には、添加物が含まれてもよい。添加物は、例えば、ニッケル、ゲルマニウム、コバルトまたはシリコンである。なお、はんだ31に代わり、焼結材を用いた焼結により接合させてもよい。この場合の焼結材は、例えば、銅、アルミニウムを主成分とする粉末である。半導体チップ30a,40a,30b,40bの厚さは、例えば、80μm以上、500μm以下であって、平均は、200μm程度である。なお、回路パターン22a,22bには、必要に応じて、電子部品を配置してもよい。電子部品は、例えば、コンデンサ、抵抗、サーミスタ、電流センサ、制御IC(Integrated Circuit)である。また、半導体チップ30a,40a及び半導体チップ30b,40bに代わり、IGBT及びFWDが1チップ内に構成されたRC(Reverse Conducting)-IGBTのスイッチング素子を含む半導体チップを配置してもよい。なお、図3に示す回路パターン22a2及び回路パターン22b2上に二組の半導体チップ30a,40a及び半導体チップ30b,40bを配置した場合を例示している。この一例の場合に限らずに、適宜設計により1組、または、3組以上を配置してもよい。
半導体チップ30a,40aは、回路パターン22a2の外周端部から回路パターン22a2の厚さに対応する距離以上、内側に離間している。半導体チップ30b,40bもまた、回路パターン22b2の外周端部から回路パターン22b2の厚さに対応する距離以上、内側に離間している。これにより、半導体チップ30a,40a及び半導体チップ30b,40bからの熱の回路パターン22a2及び回路パターン22b2に対する熱拡散部が外部から、並びに相互に干渉を受けなくなる。これにより、半導体チップ30a,40a及び半導体チップ30b,40bに対する回路パターン22a2及び回路パターン22b2の放熱性の低下を抑制することができる。
また、半導体チップ30aの間も、図5に示されるように、熱拡散部22dが回路パターン22a2内で互いに干渉しないように、間隔を空けて回路パターン22a2に設けられる。この際、半導体チップ30aの間に形成されるスリット22c1は、2つの熱拡散部22dを干渉しない深さで回路パターン22a2に形成される。これにより、スリット22c1が半導体チップ30aに対する回路パターン22a2の放熱性の低下の抑制を阻害することはない。また、半導体チップ40aの間、半導体チップ30bの間、半導体チップ40bの間にそれぞれ形成されるスリット22c1,22c2も同様である。
また、設計等に応じて、例えば、図6に示されるように半導体チップ30aの間に、ワイヤ50を接続してもよい。この場合でも、ワイヤ50が半導体チップ30aに対する回路パターン22a2の放熱性の低下の抑制を阻害することはない。また、半導体チップ40aの間、半導体チップ30bの間、半導体チップ40bの間にそれぞれワイヤ50を接続する場合も同様である。なお、ワイヤ50の詳細については以下に説明する。
ワイヤ50は、半導体チップ30a,40a及び半導体チップ30b,40bの主電極と回路パターン22a及び回路パターン22bとの間、半導体チップ30a,40aの主電極の間、半導体チップ30b,40bの主電極の間を適宜電気的かつ機械的に接続する。また、ワイヤ51a,51bは、回路パターン22a1,22b1と半導体チップ30a,30bの制御電極との間を電気的かつ機械的に接続する。このようなワイヤ50,51a,51bは、導電性に優れた材質により構成されている。当該材質として、例えば、金、銀、銅、アルミニウム、または、少なくともこれらの1種を含む合金により構成されている。また、ワイヤ50の径は、例えば、390μm以上、410μm以下である。ワイヤ51a,51bの径は、例えば、120μm以上、130μm以下である。
ケース60は、枠体部61と枠体部61の開口上部に設けられた蓋部65とを有している。枠体部61は、中央部におもて面から裏面に貫通された開口部が形成されて、平面視で枠型を成している。また、枠体部61は、リードフレーム62~64を含んでいる。枠体部61は、インサート成形によりリードフレーム62~64と一体的に構成されている。インサート成形では、リードフレーム62~64に接合可能な熱可塑性樹脂が用いられる。なお、このような樹脂として、例えば、ポリフェニレンサルファイド、ポリブチレンテレフタレート樹脂、ポリブチレンサクシネート樹脂、ポリアミド樹脂、または、アクリロニトリルブタジエンスチレン樹脂がある。なお、蓋部65もまた枠体部61と同様の材質により構成されている。
リードフレーム62~64は、例えば、図2に示す側面視でクランク状を成している。リードフレーム62~64の一端部の端子62a~64aはケース60の蓋部65の上面から突出して枠体部61に配置されている。リードフレーム62~64の他端部は枠体部61内で、回路パターン22a2,22a3,22b2に電気的かつ機械的にはんだ(図示を省略)により接合されている。このようなリードフレーム62~64は、導電性に優れた材質により構成されている。このような材質として、例えば、銅、アルミニウム、または、少なくともこれらの1種を含む合金等により構成されている。リードフレーム62~64の厚さは、好ましくは、1.00mm以上、2.00mm以下であり、より好ましくは、1.20mm以上、1.50mm以下である。リードフレーム62~64もまた、耐食性に優れた材質によりめっき処理を行うことも可能である。このような材質は、例えば、ニッケル、または、ニッケル含む合金等である。
ケース60の枠体部61の裏面が絶縁回路基板20(樹脂層21)の外周端部に接着部材67により固着される。接着部材67は、例えば、熱硬化性樹脂系接着部材または有機系接着部材が用いられる。熱硬化性樹脂系接着部材は、例えば、エポキシ樹脂、フェノール樹脂を主成分とする。有機系接着部材は、例えば、シリコーンゴム、クロロプレンゴムを主成分とするエラストマー系接着剤である。このようにして枠体部61の開口部に半導体チップ30a,40a,30b,40b等が収納されて、開口部内が封止部材66で封止される。なお、封止部材66は、枠体部61の開口部で絶縁回路基板20、半導体チップ30a,40a,30b,40b、ワイヤ50,51a,51bを封止できればよい。封止部材66で枠体部61の開口部全体を充填する必要はない。
封止部材66は、熱硬化性樹脂と当該熱硬化性樹脂に含有される充填材(フィラー)とを含んでいる。熱硬化性樹脂は、例えば、エポキシ樹脂、フェノール樹脂、マレイミド樹脂、ポリエステル樹脂である。封止部材66の一例として、エポキシ樹脂があり、エポキシ樹脂に充填剤を含んでいる。充填剤は、例えば、酸化シリコン、酸化アルミニウム、窒化ホウ素または窒化アルミニウムである。または、封止部材66は、熱可塑性樹脂を用いてもよい。熱可塑性樹脂は、例えば、ポリフェニレンサルファイド樹脂、ポリブチレンテレフタレート樹脂、ポリブチレンサクシネート樹脂、ポリアミド樹脂、または、アクリロニトリルブタジエンスチレン樹脂である。
なお、封止部材66でケース60内を封止するために、溶融状態の封止部材66をケース60内に注入する。この際、溶融状態の封止部材66の粘度を維持させるために、封止部材66、ケース60、半導体チップ30a,40a,30b,40bを所定の温度が維持されるように加熱した状態とする。また、真空中で封止部材66を注入することで、封止部材66がケース60内の隅々までボイドが発生することなく行き渡る。また、このような封止部材66は、注入する前に、真空中でボイドを除く脱泡が行われる。当該脱泡後、真空中で溶融状態の封止部材66を撹拌し、完全に脱泡することでさらなるボイドの発生を抑制することができる。または、溶融状態の封止部材66を注入する際に、ケース60並びに絶縁回路基板20等に超音波振動を与えてもよい。これにより、封止部材66のボイドの発生をより確実に抑制することができる。
このような半導体装置10では、絶縁回路基板20に含まれるベース板23と樹脂層21と回路パターン22a,22bとの熱膨張係数の差は小さく、熱による絶縁回路基板20の反りを減少させることができる。また、半導体チップ30a,40a及び半導体チップ30b,40bは、回路パターン22a2及び回路パターン22b2のおもて面に、回路パターン22a2及び回路パターン22b2の外周端部から側端部が所定の距離以上、内側に離間して接合されている。このため、半導体チップ30a,40a及び半導体チップ30b,40bによる回路パターン22a2及び回路パターン22b2の熱拡散部が干渉されることがなく、半導体チップ30a,40a及び半導体チップ30b,40bに対する回路パターン22a2及び回路パターン22b2の放熱性の低下を抑制することができる。したがって、半導体装置10の放熱性の低下と共に長期信頼性の低下を抑制することができる。
[第3の実施の形態]
第3の実施の形態では、第2の実施の形態の半導体装置10に含まれる絶縁回路基板20において、回路パターン22a,22bの下部の一部が樹脂層21に埋設している場合である。以下、この場合について、図7を用いて説明する。図7は、第3の実施の形態の半導体装置の要部断面図である。なお、図7は、図3に示した半導体装置10の一点鎖線X-Xにおける断面図に対応しており、この断面図の半導体チップ40aの周辺を示している。また、図7では回路パターン22a2,22a3の断面を矩形状に示している。回路パターン22a2,22a3は、図4に示したように、おもて面側にバリ、裏面側にダレが位置するようにしてもよい。
第3の実施の形態では、第2の実施の形態の半導体装置10に含まれる絶縁回路基板20において、回路パターン22a,22bの下部の一部が樹脂層21に埋設している場合である。以下、この場合について、図7を用いて説明する。図7は、第3の実施の形態の半導体装置の要部断面図である。なお、図7は、図3に示した半導体装置10の一点鎖線X-Xにおける断面図に対応しており、この断面図の半導体チップ40aの周辺を示している。また、図7では回路パターン22a2,22a3の断面を矩形状に示している。回路パターン22a2,22a3は、図4に示したように、おもて面側にバリ、裏面側にダレが位置するようにしてもよい。
この場合、絶縁回路基板20において、回路パターン22a2,22a3の下部の半分程度が樹脂層21に埋設されている。回路パターン22a2,22a3の間に封止部材66が入り込み、回路パターン22a2,22a3がベース板23側に押圧される。このため、回路パターン22a2,22a3の樹脂層21からの剥離を防止することができる。回路パターン22a2,22a3はその側部が樹脂層21から剥離しても絶縁回路基板20の放熱性の低下に影響は少ない。しかし、回路パターン22a2,22a3の裏面が樹脂層21から剥離してしまうと、絶縁回路基板20の放熱性が低下しまう。図7に示すように回路パターン22a2,22a3の樹脂層21に対する剥離が防止されることで、絶縁回路基板20の放熱性の低下を防止できる。これは、回路パターン22a2,22a3に限らず、他の回路パターン22a,22bでも同様である。したがって、半導体装置10の放熱性の低下と共に長期信頼性の低下を抑制することができる。
[第4の実施の形態]
第4の実施の形態では、第2の実施の形態の半導体装置10に含まれる絶縁回路基板20において、回路パターン22a,22b全体が樹脂層21に埋設している場合である。以下、この場合について、図8及び図9を用いて説明する。図8及び図9は、第4の実施の形態の半導体装置の要部断面図である。なお、図8及び図9は、図3に示した半導体装置10の一点鎖線X-Xにおける断面図に対応しており、この断面図の半導体チップ40aの周辺を示している。また、図8及び図9では回路パターン22a2,22a3の断面を矩形状に示している。回路パターン22a2,22a3は、図4に示したように、おもて面側にバリ、裏面側にダレが位置するようにしてもよい。
第4の実施の形態では、第2の実施の形態の半導体装置10に含まれる絶縁回路基板20において、回路パターン22a,22b全体が樹脂層21に埋設している場合である。以下、この場合について、図8及び図9を用いて説明する。図8及び図9は、第4の実施の形態の半導体装置の要部断面図である。なお、図8及び図9は、図3に示した半導体装置10の一点鎖線X-Xにおける断面図に対応しており、この断面図の半導体チップ40aの周辺を示している。また、図8及び図9では回路パターン22a2,22a3の断面を矩形状に示している。回路パターン22a2,22a3は、図4に示したように、おもて面側にバリ、裏面側にダレが位置するようにしてもよい。
この場合、絶縁回路基板20において、回路パターン22a2,22a3のおもて面が樹脂層21のおもて面と同一平面を成すように、回路パターン22a2,22a3が樹脂層21に埋設されている。第2の実施の形態で説明したように、絶縁回路基板20は、樹脂層21に回路パターン22a,22bを圧着することで得られる。この圧着の際に、回路パターン22a,22bを樹脂層21に対してより大きな圧力で押圧する。これにより、回路パターン22a,22bが樹脂層21に埋設される。この際、回路パターン22a,22bに押圧された樹脂層21の一部が、例えば、図8に示されるように、回路パターン22a2,22a3の隙間から突出する。そして、回路パターン22a2,22a3及び回路パターン22a2,22a3の間の樹脂層21が封止部材66に封止され、ベース板23側に押圧される。このため、第3の実施の形態と同様に回路パターン22a2,22a3の樹脂層21に対する剥離が防止され、絶縁回路基板20の放熱性の低下を防止できる。また、回路パターン22a2,22a3の間から樹脂層21が突出している。このため、封止部材66と樹脂層21との界面の長さ(沿面距離)が長くなり、回路パターン22a2,22a3とベース板23との絶縁性が向上する。これは、回路パターン22a2,22a3に限らず、他の回路パターン22a,22bでも同様である。したがって、半導体装置10の放熱性の低下と共に長期信頼性の低下を抑制することができる。
また、絶縁回路基板20は、樹脂層21に対して回路パターン22a,22bをより大きな圧力で押圧した際に、図9に示されるように、樹脂層21が回路パターン22a2,22a3の隙間から突出して、回路パターン22a2,22a3のおもて面側に回り込むことがある。この場合でも、図8と同様に、封止部材66と樹脂層21との界面の長さ(沿面距離)がより長くなり、回路パターン22a2,22a3とベース板23との絶縁性が向上する。また、回路パターン22a2,22a3のおもて面側に回り込んだ樹脂層21により回路パターン22a2,22a3がベース板23側に押圧される。このため、回路パターン22a2,22a3の剥離がより防止されるようになる。これは、回路パターン22a2,22a3に限らず、他の回路パターン22a,22bでも同様である。
[第5の実施の形態]
第5の実施の形態では、第2の実施の形態の半導体装置10に含まれる絶縁回路基板20において、回路パターン22a,22bの角部が面取りされている場合である。以下、この場合について、図10を用いて説明する。図10は、第5の実施の形態の半導体装置の要部断面図である。なお、なお、図10は、図3に示した半導体装置10の一点鎖線X-Xにおける断面図に対応しており、この断面図の半導体チップ40aの周辺を示している。
第5の実施の形態では、第2の実施の形態の半導体装置10に含まれる絶縁回路基板20において、回路パターン22a,22bの角部が面取りされている場合である。以下、この場合について、図10を用いて説明する。図10は、第5の実施の形態の半導体装置の要部断面図である。なお、なお、図10は、図3に示した半導体装置10の一点鎖線X-Xにおける断面図に対応しており、この断面図の半導体チップ40aの周辺を示している。
この場合、絶縁回路基板20に含まれる回路パターン22a2,22a3のおもて面側の外周端部に沿って角部が面取りされている。面取り角度は、例えば、半導体チップ40aの回路パターン22a2に対する熱拡散部に入らない角度である。このような回路パターン22a2,22a3が封止部材66により封止されている。例えば、図7の場合のように回路パターン22a2,22a3の角部が面取りされていない場合には、封止部材66に対して回路パターン22a2,22a3の角部がクラックの発生の起点となる場合がある。クラックが封止部材66中に進展すると、当該クラックに水分が浸入して、封止部材66の絶縁性が低下してしまう。一方、本実施の形態では、回路パターン22a2,22a3の角部が面取りされているために、封止部材66に対するクラックの発生の起点が生じず、クラックの発生が抑制される。これは、回路パターン22a2,22a3に限らず、他の回路パターン22a,22bでも同様である。このため、半導体装置10の絶縁性が維持されて、半導体装置10の放熱性の低下と共に長期信頼性の低下を抑制することができる。
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成及び応用例に限定されるものではなく、対応するすべての変形例及び均等物は、添付の請求項及びその均等物による本発明の範囲とみなされる。
1,10 半導体装置
2,20 絶縁回路基板
3,22a,22a1~22a3,22b,22b1~22b3 回路パターン
4,21 樹脂層
5,23 ベース板
6a,6b,30a,30b,40a,40b 半導体チップ
7a,7b,22d 熱拡散部
7a1,7b1 熱拡散最外領域
22c1,22c2 スリット
22d1 バリ
22d2 ダレ
31 はんだ
50,51a,51b ワイヤ
60 ケース
61 枠体部
62,63,64 リードフレーム
62a,63a,64a 端子
65 蓋部
66 封止部材
67 接着部材
D1 距離
D2 間隔
T 厚さ
2,20 絶縁回路基板
3,22a,22a1~22a3,22b,22b1~22b3 回路パターン
4,21 樹脂層
5,23 ベース板
6a,6b,30a,30b,40a,40b 半導体チップ
7a,7b,22d 熱拡散部
7a1,7b1 熱拡散最外領域
22c1,22c2 スリット
22d1 バリ
22d2 ダレ
31 はんだ
50,51a,51b ワイヤ
60 ケース
61 枠体部
62,63,64 リードフレーム
62a,63a,64a 端子
65 蓋部
66 封止部材
67 接着部材
D1 距離
D2 間隔
T 厚さ
Claims (12)
- ベース板と前記ベース板のおもて面に形成された樹脂層と前記樹脂層の樹脂おもて面に形成された回路パターンとを含む絶縁回路基板と、
前記回路パターンの回路おもて面に、前記回路パターンの外周端部から側端部が所定の距離以上、内側に離間して接合され、平面視で矩形状の半導体チップと、
を含み、
前記所定の距離及び前記回路パターンの厚さは、それぞれ、前記半導体チップの一辺の長さの0.1倍以上である、
半導体装置。 - 前記回路パターンの前記回路おもて面に側面視で前記半導体チップに隣接して接合された別の半導体チップをさらに有し、
前記半導体チップ及び前記別の半導体チップの側面視で互いに対向する側端部間の隙間は、前記所定の距離の2倍以上離間している、
請求項1に記載の半導体装置。 - 前記隙間の前記回路パターンの前記回路おもて面に接合された配線部材、
をさらに有する請求項2に記載の半導体装置。 - 前記隙間の前記回路パターンの前記回路おもて面に、平面視で、前記半導体チップ及び前記別の半導体チップに平行に形成された溝部、
をさらに有する請求項2に記載の半導体装置。 - 前記溝部の深さは、前記半導体チップからの発熱が前記回路パターンを側面視で前記樹脂層に進むに連れて広がるように拡散する前記回路パターン中の熱拡散部の最外領域に達しないように形成されている、
請求項4に記載の半導体装置。 - 前記回路パターンの回路裏面は前記樹脂層の前記樹脂おもて面よりも前記ベース板側に位置している、
請求項1に記載の半導体装置。 - 前記回路パターンは、前記回路おもて面が前記樹脂層の前記樹脂おもて面と略同一平面を成して、前記樹脂層に埋設されている、
請求項6に記載の半導体装置。 - 前記回路パターンは、側面視で、前記半導体チップからの発熱が前記回路パターンを前記樹脂層に進むに連れて広がるように拡散する前記回路パターンにおける熱拡散部の最外領域に及ばないように面取りされている、
請求項1に記載の半導体装置。 - 前記回路パターンは前記樹脂層側にダレが形成されており、前記回路おもて面側にバリが形成されている、
請求項1乃至8のいずれかに記載の半導体装置。 - 前記樹脂層の前記樹脂おもて面に前記回路パターンと共に、前記半導体チップが配置されない非配置回路パターンが形成され、
前記非配置回路パターンの厚さは、前記回路パターンの厚さよりも薄い、
請求項1乃至8のいずれかに記載の半導体装置。 - 前記非配置回路パターンは、前記半導体チップの制御電極に電気的に接続される制御回路パターンである、
請求項10に記載の半導体装置。 - 前記半導体チップの前記一辺の長さは5.5mm以下である、
請求項1乃至11のいずれかに記載の半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202180010705.XA CN115004359A (zh) | 2020-08-28 | 2021-07-01 | 半导体装置 |
DE112021000290.2T DE112021000290T5 (de) | 2020-08-28 | 2021-07-01 | Halbleitervorrichtung |
JP2022545493A JP7428261B2 (ja) | 2020-08-28 | 2021-07-01 | 半導体装置 |
US17/876,228 US20220367372A1 (en) | 2020-08-28 | 2022-07-28 | Semiconductor device |
JP2023194122A JP2024003177A (ja) | 2020-08-28 | 2023-11-15 | 半導体装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020-144178 | 2020-08-28 | ||
JP2020144178 | 2020-08-28 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
US17/876,228 Continuation US20220367372A1 (en) | 2020-08-28 | 2022-07-28 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2022044541A1 true WO2022044541A1 (ja) | 2022-03-03 |
Family
ID=80353138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2021/024996 WO2022044541A1 (ja) | 2020-08-28 | 2021-07-01 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20220367372A1 (ja) |
JP (2) | JP7428261B2 (ja) |
CN (1) | CN115004359A (ja) |
DE (1) | DE112021000290T5 (ja) |
WO (1) | WO2022044541A1 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006319146A (ja) * | 2005-05-13 | 2006-11-24 | Fuji Electric Holdings Co Ltd | 配線基板 |
JP2010103311A (ja) * | 2008-10-23 | 2010-05-06 | Toyota Central R&D Labs Inc | 積層基板 |
JP2012531728A (ja) * | 2009-07-02 | 2012-12-10 | キュラミーク エレクトロニクス ゲーエムベーハー | 電子装置 |
JP2013207226A (ja) * | 2012-03-29 | 2013-10-07 | Sumitomo Electric Device Innovations Inc | 半導体チップ実装基板 |
JP2014022579A (ja) * | 2012-07-19 | 2014-02-03 | Rohm Co Ltd | パワーモジュール半導体装置 |
JP2017199830A (ja) * | 2016-04-28 | 2017-11-02 | 三菱電機株式会社 | パワーモジュール |
JP2019071399A (ja) * | 2016-11-21 | 2019-05-09 | ローム株式会社 | パワーモジュールおよびその製造方法、グラファイトプレート、および電源装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6790372B2 (ja) | 2016-02-05 | 2020-11-25 | 富士電機株式会社 | 半導体装置 |
-
2021
- 2021-07-01 CN CN202180010705.XA patent/CN115004359A/zh active Pending
- 2021-07-01 JP JP2022545493A patent/JP7428261B2/ja active Active
- 2021-07-01 DE DE112021000290.2T patent/DE112021000290T5/de active Pending
- 2021-07-01 WO PCT/JP2021/024996 patent/WO2022044541A1/ja active Application Filing
-
2022
- 2022-07-28 US US17/876,228 patent/US20220367372A1/en active Pending
-
2023
- 2023-11-15 JP JP2023194122A patent/JP2024003177A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006319146A (ja) * | 2005-05-13 | 2006-11-24 | Fuji Electric Holdings Co Ltd | 配線基板 |
JP2010103311A (ja) * | 2008-10-23 | 2010-05-06 | Toyota Central R&D Labs Inc | 積層基板 |
JP2012531728A (ja) * | 2009-07-02 | 2012-12-10 | キュラミーク エレクトロニクス ゲーエムベーハー | 電子装置 |
JP2013207226A (ja) * | 2012-03-29 | 2013-10-07 | Sumitomo Electric Device Innovations Inc | 半導体チップ実装基板 |
JP2014022579A (ja) * | 2012-07-19 | 2014-02-03 | Rohm Co Ltd | パワーモジュール半導体装置 |
JP2017199830A (ja) * | 2016-04-28 | 2017-11-02 | 三菱電機株式会社 | パワーモジュール |
JP2019071399A (ja) * | 2016-11-21 | 2019-05-09 | ローム株式会社 | パワーモジュールおよびその製造方法、グラファイトプレート、および電源装置 |
Also Published As
Publication number | Publication date |
---|---|
CN115004359A (zh) | 2022-09-02 |
US20220367372A1 (en) | 2022-11-17 |
JPWO2022044541A1 (ja) | 2022-03-03 |
DE112021000290T5 (de) | 2022-11-03 |
JP2024003177A (ja) | 2024-01-11 |
JP7428261B2 (ja) | 2024-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI613774B (zh) | 功率覆蓋結構及其製造方法 | |
JP6370257B2 (ja) | 半導体装置 | |
TW201830590A (zh) | 功率覆蓋結構及其製造方法 | |
US8446727B2 (en) | Electronic component | |
WO2018135239A1 (ja) | 半導体装置および電力変換装置 | |
JP7238330B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP7237647B2 (ja) | 回路基板および電子装置 | |
CN116259594A (zh) | 半导体装置及半导体装置的制造方法 | |
JP2012164880A (ja) | 半導体装置及びその製造方法 | |
WO2022044541A1 (ja) | 半導体装置 | |
CN108735722B (zh) | 半导体装置及半导体装置的制造方法 | |
WO2021241304A1 (ja) | 半導体モジュールの実装構造 | |
JP2020087966A (ja) | 半導体モジュールおよびそれを用いた半導体装置 | |
US11626333B2 (en) | Semiconductor device | |
US20210257269A1 (en) | Semiconductor device | |
JP2019106422A (ja) | パワーモジュール用基板およびパワーモジュール | |
JP6992913B2 (ja) | リードフレーム配線構造及び半導体モジュール | |
JP2022053848A (ja) | 半導体装置 | |
JP5024009B2 (ja) | 電子回路の実装方法及び実装構造 | |
JP4861200B2 (ja) | パワーモジュール | |
US20240071898A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
JP7509315B2 (ja) | 半導体装置 | |
JP2005032791A (ja) | 放熱部材、回路基板および半導体装置 | |
US20230253275A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
JP2022050058A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 21860971 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 2022545493 Country of ref document: JP Kind code of ref document: A |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 21860971 Country of ref document: EP Kind code of ref document: A1 |