WO2021256265A1 - 圧電デバイス - Google Patents
圧電デバイス Download PDFInfo
- Publication number
- WO2021256265A1 WO2021256265A1 PCT/JP2021/021025 JP2021021025W WO2021256265A1 WO 2021256265 A1 WO2021256265 A1 WO 2021256265A1 JP 2021021025 W JP2021021025 W JP 2021021025W WO 2021256265 A1 WO2021256265 A1 WO 2021256265A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- electrode layer
- single crystal
- layer
- crystal piezoelectric
- piezoelectric layer
- Prior art date
Links
- 239000013078 crystal Substances 0.000 claims abstract description 180
- 238000005530 etching Methods 0.000 claims abstract description 45
- 230000010287 polarization Effects 0.000 claims abstract description 30
- 239000000463 material Substances 0.000 claims abstract description 16
- 230000003014 reinforcing effect Effects 0.000 claims description 15
- 239000012528 membrane Substances 0.000 claims description 10
- 238000000605 extraction Methods 0.000 claims description 5
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 claims description 3
- 229910013641 LiNbO 3 Inorganic materials 0.000 claims description 3
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 claims description 3
- 238000000034 method Methods 0.000 description 41
- 238000004519 manufacturing process Methods 0.000 description 34
- 239000002585 base Substances 0.000 description 20
- 230000005284 excitation Effects 0.000 description 11
- 239000000758 substrate Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 6
- 238000007747 plating Methods 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 241000877463 Lanio Species 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910004121 SrRuO Inorganic materials 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000005546 reactive sputtering Methods 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 229910052783 alkali metal Inorganic materials 0.000 description 2
- 150000001340 alkali metals Chemical class 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 229910052700 potassium Inorganic materials 0.000 description 2
- 229910052708 sodium Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/87—Electrodes or interconnections, e.g. leads or terminals
- H10N30/871—Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
- H10N30/204—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using bending displacement, e.g. unimorph, bimorph or multimorph cantilever or membrane benders
- H10N30/2047—Membrane type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
- H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/85—Piezoelectric or electrostrictive active materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/85—Piezoelectric or electrostrictive active materials
- H10N30/853—Ceramic compositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/87—Electrodes or interconnections, e.g. leads or terminals
- H10N30/872—Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices
- H10N30/874—Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices embedded within piezoelectric or electrostrictive material, e.g. via connections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
- H10N30/082—Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
Definitions
- the present invention relates to a piezoelectric device.
- Patent Document 1 is a document that discloses the configuration of the piezoelectric device.
- the piezoelectric device described in Patent Document 1 includes a piezoelectric single crystal, an upper electrode, a lower electrode, and a support substrate.
- the piezoelectric single crystal has a uniform polarization state.
- the upper electrode is arranged on the upper surface of the piezoelectric single crystal.
- the lower electrode is arranged on the lower surface of the piezoelectric single crystal.
- the support substrate is arranged below the piezoelectric single crystal. A recess is provided from the lower surface of the support substrate to the upper surface of the piezoelectric single crystal.
- the piezoelectric device described in Patent Document 1 includes only one single crystal piezoelectric layer, and when an attempt is made to increase the amplitude of the piezoelectric device during excitation, the piezoelectric device is viewed from a direction orthogonal to the single crystal piezoelectric layer. Since the area of the single crystal piezoelectric layer at that time becomes large, the occupied area of the piezoelectric device becomes large.
- the present invention has been made in view of the above problems, and the amplitude at the time of excitation of the piezoelectric device is increased while suppressing an increase in the occupied area of the piezoelectric device and a decrease in the production efficiency of the piezoelectric device. It is an object of the present invention to provide a piezoelectric device capable of providing a piezoelectric device.
- the piezoelectric device based on the present invention includes a base portion and a laminated portion.
- the base includes one main surface and the other main surface located on the opposite side of one main surface, and has an opening formed in one main surface.
- the laminated portion is laminated on one main surface side of the base portion and covers the opening portion from above.
- the laminated portion includes a first single crystal piezoelectric layer, a second single crystal piezoelectric layer arranged above the first single crystal piezoelectric layer, and a first single crystal piezoelectric layer, at least above the opening.
- An intermediate electrode layer arranged between the second single crystal piezoelectric layer and a lower portion arranged below the first single crystal piezoelectric layer and facing the intermediate electrode layer with the first single crystal piezoelectric layer interposed therebetween.
- the laminated portion has a lower portion that penetrates the first single crystal piezoelectric layer, the intermediate electrode layer, and the second single crystal piezoelectric layer at a position outside the opening when viewed from a direction orthogonal to one of the main surfaces.
- a hole that reaches the electrode layer is formed. Inside the hole, a lead-out electrode is provided which is connected to the lower electrode layer while being insulated from the intermediate electrode layer and is drawn out to the upper surface of the second single crystal piezoelectric layer.
- the first single crystal piezoelectric layer is made of a material in which the etching rate differs between the positive side and the negative side of the polarization charge.
- the polarization charge of the first single crystal piezoelectric layer is negative on the intermediate electrode layer side and positive on the lower electrode layer side.
- the present invention it is possible to increase the amplitude of the piezoelectric device during excitation while suppressing the increase in the occupied area of the piezoelectric device and the decrease in the production efficiency of the piezoelectric device.
- FIG. 1 is a vertical sectional view of the piezoelectric device according to the first embodiment of the present invention.
- the piezoelectric device 100 according to the first embodiment of the present invention includes a base 110 and a laminated portion 120.
- the base 110 includes one main surface 111 and the other main surface 112 located on the opposite side of one main surface 111.
- the base 110 has an opening 113 formed in one of the main surfaces 111.
- the opening 113 penetrates from one main surface 111 to the other main surface 112.
- the opening 113 may be formed from one main surface 111 side and may not reach the other main surface 112.
- the opening 113 may be formed from the other main surface 112 side to a position closer to one main surface 111 and may not reach one main surface 111.
- the opening 113 is covered from above by a laminated portion 120 laminated on one main surface 111 side of the base 110.
- the base 110 is made of Si.
- the material constituting the base 110 is not limited to Si.
- the laminated portion 120 includes a first single crystal piezoelectric layer 130, a second single crystal piezoelectric layer 140, an intermediate electrode layer 150, a lower electrode layer 160, and an upper electrode layer 170, at least above the opening 113. Includes.
- the laminated portion 120 has a membrane portion Mb which is a portion covering the opening 113.
- the membrane portion Mb is a portion located inside the opening end of the opening 113 in the laminated portion 120 when viewed from a direction orthogonal to one of the main surfaces 111.
- the laminated portion 120 has a first single crystal piezoelectric layer 130, an intermediate electrode layer 150, and a second single crystal piezoelectric layer 140 at positions outside the opening 113 when viewed from a direction orthogonal to one of the main surfaces 111.
- a hole H is formed which penetrates the lower electrode layer 160 and reaches the lower electrode layer 160.
- An insulating film 194 is formed on the inner peripheral surface of the hole H.
- an extraction electrode 193 is provided which is connected to the lower electrode layer 160 while being insulated from the intermediate electrode layer 150 and is drawn out to the upper surface of the second single crystal piezoelectric layer 140.
- the first single crystal piezoelectric layer 130 is located above the base 110. A part of the first single crystal piezoelectric layer 130 is located above the opening 113. Each of the upper surface and the lower surface of the first single crystal piezoelectric layer 130 is flat.
- the second single crystal piezoelectric layer 140 is located above the first single crystal piezoelectric layer 130. A part of the second single crystal piezoelectric layer 140 is located above the opening 113. Each of the upper surface and the lower surface of the second single crystal piezoelectric layer 140 is flat.
- the second single crystal piezoelectric layer 140 has a hole 141.
- the hole 141 penetrates the second single crystal piezoelectric layer 140 up and down.
- the hole 141 is located above one main surface 111 of the base 110, not above the opening 113.
- the first single crystal piezoelectric layer 130 is made of a material in which the etching rate differs between the positive side and the negative side of the polarization charge.
- the second single crystal piezoelectric layer 140 is made of a material in which the etching rate differs between the positive side and the negative side of the polarization charge.
- the second single crystal piezoelectric layer 140 may be made of the same material as the first single crystal piezoelectric layer 130, or may be made of a material different from that of the first single crystal piezoelectric layer 130.
- each of the first single crystal piezoelectric layer 130 and the second single crystal piezoelectric layer 140 is composed of lithium niobate (LiNbO 3 ) or lithium tantalate (LiTaO 3 ).
- Each of the first single crystal piezoelectric layer 130 and the second single crystal piezoelectric layer 140 may be composed of a niobic acid compound or a tantalic acid compound of an alkali metal other than K and Na.
- the polarization charge of the first single crystal piezoelectric layer 130 is negative on the intermediate electrode layer 150 side and positive on the lower electrode layer 160 side.
- the polarization charge of the second single crystal piezoelectric layer 140 is negative on the intermediate electrode layer 150 side and positive on the upper electrode layer 170 side.
- the polarization charge of the second single crystal piezoelectric layer 140 may be positive on the intermediate electrode layer 150 side and negative on the upper electrode layer 170 side.
- the intermediate electrode layer 150 is located between the first single crystal piezoelectric layer 130 and the second single crystal piezoelectric layer 140.
- the intermediate electrode layer 150 is sandwiched between the upper surface of the first single crystal piezoelectric layer 130 and the lower surface of the second single crystal piezoelectric layer 140.
- a part of the intermediate electrode layer 150 is located above the opening 113.
- Each of the upper surface and the lower surface of the intermediate electrode layer 150 is flat.
- the intermediate electrode layer 150 may be configured by laminating two electrode layers.
- the thickness of the intermediate electrode layer 150 is thinner than the thickness of each of the lower electrode layer 160 and the upper electrode layer 170.
- the thickness of the intermediate electrode layer 150 may be greater than or equal to the thickness of each of the lower electrode layer 160 and the upper electrode layer 170.
- the intermediate electrode layer 150 is made of a metal such as Al or Pt.
- the intermediate electrode layer 150 may be made of Si, which is doped with As or the like and has a low electrical resistivity.
- the intermediate electrode layer 150 is preferably made of Si having an electrical resistivity of 20 m ⁇ cm or less, for example.
- the intermediate electrode layer 150 may be composed of a conductive oxide such as LaNiO 3 , SrRuO 3 or RuO 2.
- a close contact layer made of Ti or the like may be arranged between the intermediate electrode layer 150 and the first single crystal piezoelectric layer 130.
- An adhesion layer made of Ti or the like may be arranged between the intermediate electrode layer 150 and the second single crystal piezoelectric layer 140.
- the lower electrode layer 160 is arranged below the first single crystal piezoelectric layer 130 and faces the intermediate electrode layer 150 with the first single crystal piezoelectric layer 130 interposed therebetween. A part of the lower electrode layer 160 is located above the opening 113. The other part of the lower electrode layer 160 is located below the hole H formed in the first single crystal piezoelectric layer 130. The other part of the lower electrode layer 160 covers the hole H from below.
- the lower electrode layer 160 is made of a metal such as Al or Pt.
- the lower electrode layer 160 may be composed of a conductive oxide such as LaNiO 3 , SrRuO 3 or RuO 2.
- the lower electrode layer 160 may be an epitaxial growth film formed by epitaxially growing a conductor.
- the upper electrode layer 170 is arranged above the second single crystal piezoelectric layer 140 and faces the intermediate electrode layer 150 with the second single crystal piezoelectric layer 140 interposed therebetween. A part of the upper electrode layer 170 is located above the opening 113.
- the upper electrode layer 170 is made of a metal such as Al or Pt.
- the upper electrode layer 170 may be an epitaxial growth film formed by epitaxially growing a conductive material.
- An adhesion layer made of Ti or the like may be arranged between the upper electrode layer 170 and the second single crystal piezoelectric layer 140.
- the extraction electrode 193 is formed on the upper surface of the second single crystal piezoelectric layer 140, on the inner peripheral surface of the insulating film 194, and on the upper surface of a part of the lower electrode layer 160 exposed by the hole H. There is.
- the extraction electrode 193 is made of a metal such as Al or Pt.
- the insulating film 194 is made of an insulating material such as SiO 2.
- the laminated portion 120 further includes an intermediate layer 180.
- the intermediate layer 180 sandwiches the lower electrode layer 160 between the intermediate layer 180 and the first single crystal piezoelectric layer 130.
- An opening 183 communicating with the opening 113 of the base 110 is formed on the lower surface of the intermediate layer 180.
- the opening 183 is located above the opening 113.
- a part of the lower surface of the lower electrode layer 160 is exposed by the opening 183.
- a part of the lower surface of the lower electrode layer 160 exposed by the opening 183 constitutes the lower surface of the membrane portion Mb.
- the intermediate layer 180 is composed of SiO 2.
- the material of the intermediate layer 180 is not limited to SiO 2 , and may be an insulator.
- the intermediate layer 180 may be made of an organic material having electrical insulating properties and heat insulating properties.
- the piezoelectric device 100 further includes a first lead-out wire 191 and a second lead-out wire 192.
- the first lead-out wiring 191 is arranged above the upper electrode layer 170.
- the second lead-out wiring 192 is arranged above the intermediate electrode layer 150 in the hole portion 141.
- the laminated portion 120 has the first single crystal piezoelectric layer 130, the second single crystal piezoelectric layer 140, the intermediate electrode layer 150, the lower electrode layer 160, and the upper portion at least above the opening 113. It includes an electrode layer 170 and the like.
- the outer shape of the opening 113 is rectangular when viewed from the direction orthogonal to one of the main surfaces 111.
- the outer shape of the opening 113 is not limited to a rectangle when viewed from a direction orthogonal to one of the main surfaces 111, and may be a polygon or a circle other than a rectangle.
- the first single crystal piezoelectric layer 130 expands and contracts when a voltage is applied between the lower electrode layer 160 and the intermediate electrode layer 150, and between the upper electrode layer 170 and the intermediate electrode layer 150.
- the second single crystal piezoelectric layer 140 expands and contracts when a voltage is applied to the upper electrode layer 170, and the upper electrode layer 170, the intermediate electrode layer 150, and the lower electrode layer 160 do not expand and contract, so that the membrane portion Mb bends and vibrates up and down. do.
- FIG. 2 is a cross-sectional view showing a state in which a lower electrode layer is provided on the lower surface of the first single crystal piezoelectric layer in the method for manufacturing a piezoelectric device according to the first embodiment of the present invention.
- the thickness of the first single crystal piezoelectric layer 130 at the time of formation is thicker than the thickness of the first single crystal piezoelectric layer 130 finally included in the piezoelectric device 100 according to the present embodiment.
- the polarization charge of the first single crystal piezoelectric layer 130 is negative on the upper surface side and positive on the lower surface side.
- the first single crystal piezoelectric layer 130 is made of a material in which the etching rate differs between the positive side and the negative side of the polarization charge.
- the lower electrode layer 160 is provided on the lower surface of the first single crystal piezoelectric layer 130 by a lift-off method, a plating method, an etching method, or the like.
- the lower electrode layer 160 is composed of the conductive oxide
- the conductive oxide obtained by oxidizing the metal contained in the target is placed on the lower surface of the first single crystal piezoelectric layer 130 by the reactive sputtering method.
- the lower electrode layer 160 is provided by forming a film.
- the lower electrode layer 160 is an epitaxial growth film, a conductive film is formed on the lower surface of the first single crystal piezoelectric layer 130 by heteroepitaxial growth, and the lower electrode layer 160 is provided by patterning the conductive film.
- FIG. 3 is a cross-sectional view showing a state in which an intermediate layer is provided on the lower surfaces of each of the lower electrode layer and the first single crystal piezoelectric layer in the method for manufacturing a piezoelectric device according to the first embodiment of the present invention.
- an intermediate layer 180 is provided on the lower surface of each of the lower electrode layer 160 and the first single crystal piezoelectric layer 130 by a CVD (Chemical Vapor Deposition) method or a PVD (Physical Vapor Deposition) method.
- CVD Chemical Vapor Deposition
- PVD Physical Vapor Deposition
- FIG. 4 is a cross-sectional view showing a state in which a base is bonded to a plurality of layers shown in FIG. 3 in the method for manufacturing a piezoelectric device according to the first embodiment of the present invention.
- FIG. 5 is a cross-sectional view showing a state in which the base portion is bonded to the lower surface of the intermediate layer in the method for manufacturing a piezoelectric device according to the first embodiment of the present invention.
- a substrate which is a base 110 having no opening 113 formed is bonded to the lower surface of the intermediate layer 180 by surface activation bonding or atomic diffusion bonding.
- the opening 113 may be formed in advance in the base 110.
- FIG. 6 is a cross-sectional view showing a state in which the upper surface of the first single crystal piezoelectric layer is scraped in the method for manufacturing a piezoelectric device according to the first embodiment of the present invention.
- the upper surface of the first single crystal piezoelectric layer 130 is shaved by CMP or the like to make the first single crystal piezoelectric layer 130 a desired thickness.
- the release layer may be formed by implanting ions in advance on the upper surface side of the first single crystal piezoelectric layer 130.
- the thickness of the first single crystal piezoelectric layer 130 can be easily adjusted by peeling the peeling layer before cutting the upper surface of the first single crystal piezoelectric layer 130 by cutting or CMP.
- the thickness of the first single crystal piezoelectric layer 130 is adjusted so that the desired excitation of the first single crystal piezoelectric layer 130 can be obtained by applying a voltage.
- FIG. 7 is a cross-sectional view showing a state in which an intermediate electrode layer is provided on the upper surface of the first single crystal piezoelectric layer in the method for manufacturing a piezoelectric device according to the first embodiment of the present invention.
- the intermediate electrode layer 150 is provided on the upper surface of the first single crystal piezoelectric layer 130 by a lift-off method, a plating method, an etching method, or the like.
- the intermediate electrode layer 150 is made of Si having a low electrical resistivity
- a Si substrate doped with As or the like is placed on the upper surface of the first single crystal piezoelectric layer 130 by surface activation bonding or atomic diffusion bonding. After joining, the upper surface of the Si substrate is shaved by CMP or the like to obtain a desired thickness.
- a release layer may be formed by implanting ions in advance on the upper surface side of the Si substrate. In this case, the thickness of the Si substrate can be easily adjusted by peeling the peeling layer before cutting the upper surface of the Si substrate by cutting or CMP.
- the intermediate electrode layer 150 is composed of the conductive oxide
- the conductive oxide obtained by oxidizing the metal contained in the target is placed on the upper surface of the first single crystal piezoelectric layer 130 by the reactive sputtering method. By forming a film, the intermediate electrode layer 150 is provided.
- FIG. 8 is a cross-sectional view showing a state in which the second single crystal piezoelectric layer is bonded to the plurality of layers shown in FIG. 7 in the method for manufacturing a piezoelectric device according to the first embodiment of the present invention.
- the second single crystal piezoelectric layer 140 is bonded to the upper surface of the intermediate electrode layer 150 by surface activation bonding, atomic diffusion bonding, or the like.
- the thickness of the second single crystal piezoelectric layer 140 at the time of formation is thicker than the thickness of the second single crystal piezoelectric layer 140 finally included in the piezoelectric device 100 according to the present embodiment.
- the polarization charge of the second single crystal piezoelectric layer 140 is positive on the upper surface side and negative on the lower surface side.
- the second single crystal piezoelectric layer 140 is made of a material in which the etching rate differs between the positive side and the negative side of the polarization charge.
- FIG. 9 is a cross-sectional view showing a state in which the upper surface of the second single crystal piezoelectric layer is scraped in the method for manufacturing a piezoelectric device according to the first embodiment of the present invention.
- the upper surface of the second single crystal piezoelectric layer 140 is shaved by CMP or the like to make the second single crystal piezoelectric layer 140 a desired thickness.
- the release layer may be formed by implanting ions in advance on the upper surface side of the second single crystal piezoelectric layer 140.
- the thickness of the second single crystal piezoelectric layer 140 can be easily adjusted by peeling the peeling layer before cutting the upper surface of the second single crystal piezoelectric layer 140 by cutting or CMP.
- the thickness of the second single crystal piezoelectric layer 140 is adjusted so that the desired excitation of the second single crystal piezoelectric layer 140 can be obtained by applying a voltage.
- FIG. 10 is a cross-sectional view showing a state in which an upper electrode layer is provided on the upper surface of the second single crystal piezoelectric layer in the method for manufacturing a piezoelectric device according to the first embodiment of the present invention.
- the upper electrode layer 170 is provided on the upper surface of the second single crystal piezoelectric layer 140 by a lift-off method, a plating method, an etching method, or the like.
- the upper electrode layer 170 is an epitaxial growth film
- a conductive film is formed on the upper surface of the second single crystal piezoelectric layer 140 by heteroepitaxial growth, and the upper electrode layer 170 is provided by patterning the conductive film.
- FIG. 11 is a cross-sectional view showing a state in which a hole is formed in the laminated portion in the method for manufacturing a piezoelectric device according to the first embodiment of the present invention.
- a hole H that penetrates the first single crystal piezoelectric layer 130, the intermediate electrode layer 150, and the second single crystal piezoelectric layer 140 and reaches the lower electrode layer 160 is formed by an etching method. Further, by an etching method, a hole portion 141 that penetrates the second single crystal piezoelectric layer 140 and reaches the intermediate electrode layer 150 is formed.
- Each of the hole H and the hole 141 is formed by etching from the upper surface side of the second single crystal piezoelectric layer 140.
- the second single crystal piezoelectric layer 140 is made of a material in which the etching rate differs between the positive side and the negative side of the polarization charge, and the etching rate when etching from the positive side of the polarization charge is the polarization charge. It is lower than the etching rate when etching from the negative side. Since the polarization charge of the second single crystal piezoelectric layer 140 is positive on the upper surface side and negative on the lower surface side, the second single crystal has a low etching rate by etching from the upper surface side of the second single crystal piezoelectric layer 140.
- the crystalline piezoelectric layer 140 can be etched. As a result, it is possible to prevent the hole portion 141 from penetrating the intermediate electrode layer 150 due to overetching.
- the thickness of the intermediate electrode layer 150 is thinner than the thickness of each of the lower electrode layer 160 and the upper electrode layer 170, so that the time required for etching the intermediate electrode layer 150 when forming the hole H is shortened. can do.
- the first single crystal piezoelectric layer 130 is etched from the upper surface side.
- the first single crystal piezoelectric layer 130 is made of a material in which the etching rate differs between the positive side and the negative side of the polarization charge, and the etching rate when etching from the negative side of the polarization charge is the polarization charge. Higher than the etching rate when etching from the positive side. Since the polarization charge of the first single crystal piezoelectric layer 130 is negative on the upper surface side and positive on the lower surface side, the first single crystal has a high etching rate by etching from the upper surface side of the first single crystal piezoelectric layer 130.
- the crystalline piezoelectric layer 130 can be etched. As a result, the time required for etching the first single crystal piezoelectric layer 130 when forming the pore portion H can be shortened.
- FIG. 12 is a cross-sectional view showing a state in which an insulating film is formed inside a hole formed in a laminated portion in the method for manufacturing a piezoelectric device according to the first embodiment of the present invention.
- an insulating film 194 is formed inside the hole H by a sputtering method, a CVD method, or the like.
- FIG. 13 is a cross-sectional view showing a state in which the central portion of the bottom portion of the insulating film is removed in the method for manufacturing a piezoelectric device according to the first embodiment of the present invention.
- a part of the lower electrode layer 160 is removed by removing the central portion of the bottom of the insulating film 194 while leaving the portion of the insulating film 194 located on the inner peripheral surface of the hole H by the etching method. To expose.
- FIG. 14 is a cross-sectional view showing a state in which a leader electrode is formed in the method for manufacturing a piezoelectric device according to the first embodiment of the present invention.
- the lower electrode layer exposed on the upper surface of the second single crystal piezoelectric layer 140, the inner peripheral surface of the insulating film 194, and the hole H by a sputtering method, a vapor deposition method, a plating method, or the like. It is formed over the upper surface of a part of 160.
- FIG. 15 is a cross-sectional view showing a state in which each of the first lead-out wiring and the second lead-out wiring is formed in the method for manufacturing a piezoelectric device according to the first embodiment of the present invention.
- a second lead-out wiring 192 is formed on the upper surface of the above surface.
- the opening 113 is formed in the base 110 and the opening 183 is formed in the intermediate layer 180 by the etching method.
- the opening 183 does not necessarily have to be formed.
- the piezoelectric device 100 In the piezoelectric device 100 according to the first embodiment of the present invention, the first single crystal piezoelectric layer 130 sandwiched between the intermediate electrode layer 150 and the lower electrode layer 160, and the intermediate electrode layer 150 and the upper electrode layer 170.
- the piezoelectric device includes only one single crystal piezoelectric layer by providing the membrane portion Mb having the two single crystal piezoelectric layers of the second single crystal piezoelectric layer 140 sandwiched between the and.
- the amplitude of the piezoelectric device during excitation can be increased without increasing the area of the single crystal piezoelectric layer.
- the first single crystal piezoelectric layer 130 is made of a material in which the etching rate differs between the positive side and the negative side of the polarization charge.
- the polarization charge of the crystalline piezoelectric layer 130 is negative on the intermediate electrode layer 150 side and positive on the lower electrode layer 160 side, so that the hole H for electrical connection with the lower electrode layer 160 is formed by etching.
- the first single crystal piezoelectric layer 130 can be etched at a high etching rate, the time required for etching the first single crystal piezoelectric layer 130 can be shortened. As a result, it is possible to suppress a decrease in the production efficiency of the piezoelectric device 100 by providing two single crystal piezoelectric layers.
- the thickness of the intermediate electrode layer 150 is thinner than the thickness of each of the lower electrode layer 160 and the upper electrode layer 170. As a result, the time required for etching the intermediate electrode layer 150 when forming the hole H can be shortened, so that it is possible to suppress a decrease in the production efficiency of the piezoelectric device 100.
- the intermediate electrode layer 150 may be made of Si.
- Si is crystallinely stable, it does not react with each of the first single crystal piezoelectric layer 130 and the second single crystal piezoelectric layer 140, so that the first single crystal piezoelectric layer 130 and the second single crystal are It is possible to suppress deterioration of the characteristics of each of the first single crystal piezoelectric layer 130 and the second single crystal piezoelectric layer 140 due to the interaction with each of the crystalline piezoelectric layers 140.
- the second single crystal piezoelectric layer 140 is made of a material in which the etching rate differs between the positive side and the negative side of the polarization charge. Since the polarization charge of the crystal piezoelectric layer 140 is negative on the intermediate electrode layer 150 side and positive on the upper electrode layer 170 side, the etching rate is low by etching from the upper surface side of the second single crystal piezoelectric layer 140.
- the second single crystal piezoelectric layer 140 can be etched. As a result, it is possible to prevent the hole 141 from penetrating the intermediate electrode layer 150 due to overetching. As a result, it is possible to prevent the electrical connection between the intermediate electrode layer 150 and the second leader wiring 192 from becoming insufficient and the excitation characteristics of the piezoelectric device 100 from deteriorating.
- each of the first single crystal piezoelectric layer 130 and the second single crystal piezoelectric layer 140 is an alkali metal niobate compound or tantalate compound other than K and Na. Since it is composed of and does not contain lead, it can reduce the burden on the environment. Since each of the first single crystal piezoelectric layer 130 and the second single crystal piezoelectric layer 140 is composed of lithium niobate (LiNbO 3 ) or lithium tantalate (LiTaO 3 ), the piezoelectric characteristics of the piezoelectric device 100 Can be improved.
- At least one of the lower electrode layer 160 and the intermediate electrode layer 150 may be composed of a conductive oxide.
- the lower electrode layer 160 is made of a conductive oxide
- the first single crystal piezoelectric layer 130 and the lower electrode layer are formed when the first single crystal piezoelectric layer 130 is dry-etched to form the hole H.
- the etching selectivity with 160 can be increased to prevent the formation of through holes in the lower electrode layer 160 due to overetching.
- the intermediate electrode layer 150 is made of a conductive oxide
- the second single crystal piezoelectric layer 140 and the intermediate electrode layer are formed when the second single crystal piezoelectric layer 140 is dry-etched to form the pore portion 141.
- the etching selectivity with 150 can be increased to prevent the formation of through holes in the intermediate electrode layer 150 due to overetching.
- At least one of the lower electrode layer 160 and the upper electrode layer 170 may be an epitaxial growth film. Since the epitaxial growth film has good crystallinity, it is possible to suppress the occurrence of migration and improve the power resistance characteristics of each of the lower electrode layer 160 and the upper electrode layer 170.
- FIG. 16 is a vertical sectional view of the piezoelectric device according to the second embodiment of the present invention. As shown in FIG. 2, in the piezoelectric device 200 according to the second embodiment of the present invention, the reinforcing lower electrode layer 260 is provided below the portion of the lower electrode layer 160 located below the hole H. There is.
- the reinforcing lower electrode layer 260 is made of a metal such as Al or Pt.
- the reinforcing lower electrode layer 260 may be composed of a conductive oxide such as LaNiO 3 , SrRuO 3 or RuO 2.
- the reinforcing lower electrode layer 260 may be an epitaxial growth film formed by epitaxially growing a conductor.
- a reinforcing lower electrode layer 260 is provided on the lower surface of the lower electrode layer 160 by a lift-off method, a plating method, an etching method, or the like.
- the reinforcing lower electrode layer 260 is composed of the conductive oxide
- the conductive oxide obtained by oxidizing the metal contained in the target is formed on the lower surface of the lower electrode layer 160 by the reactive sputtering method.
- the reinforcing lower electrode layer 260 is provided.
- the reinforcing lower electrode layer 260 is an epitaxial growth film
- a conductive film is formed on the lower surface of the lower electrode layer 160 by homoepitaxial growth, and the reinforcing lower electrode layer 260 is provided by patterning the conductive film.
- the hole H is provided because the reinforcing lower electrode layer 260 is provided below the portion of the lower electrode layer 160 located below the hole H. It is possible to prevent the formation of through holes in the lower electrode layer 160 and the reinforcing lower electrode layer 260 due to overetching when the above is formed by etching.
- the stress generated in the lower electrode layer 160 causes the membrane portion Mb to warp, and the excitation characteristics of the piezoelectric device.
- the reinforcing lower electrode layer 260 only on the lower side of the portion of the lower electrode layer 160 located below the hole H, the excitation characteristic of the piezoelectric device 200 is deteriorated due to the warp of the membrane portion Mb. It can be suppressed.
- Piezoelectric device 110 base, 111,112 main surface, 113,183 openings, 120 laminated parts, 130 first single crystal piezoelectric layer, 140 second single crystal piezoelectric layer, 141, H holes, 150 Intermediate electrode layer, 160 lower electrode layer, 170 upper electrode layer, 180 intermediate layer, 191 first drawer wiring, 192 second drawer wiring, 193 drawer electrode, 194 insulating film, 260 reinforcing lower electrode layer, Mb membrane part.
Landscapes
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
積層部(120)は、少なくとも開口部(113)の上方において、第1単結晶圧電体層(130)と第2単結晶圧電体層(140)と中間電極層(150)と下部電極層(160)と上部電極層(170)とを含む。第1単結晶圧電体層(130)は、分極電荷の正側と負側とでエッチングレートに差が生じる材料で構成されている。第1単結晶圧電体層(130)の分極電荷は、中間電極層(150)側が負、下部電極層(160)側が正となっている。
Description
本発明は、圧電デバイスに関する。
圧電デバイスの構成を開示した文献として、国際公開第2019/102951号(特許文献1)がある。特許文献1に記載された圧電デバイスは、圧電単結晶体と、上部電極と、下部電極と、支持基板とを備える。圧電単結晶体は、分極状態が一様である。上部電極は、圧電単結晶体の上表面上に配置されている。下部電極は、圧電単結晶体の下表面上に配置されている。支持基板は、圧電単結晶体の下方に配置されている。支持基板の下表面から圧電単結晶体下表面上に向かう凹部が設けられている。
特許文献1に記載された圧電デバイスは、単結晶圧電体層を1層のみ備えており、圧電デバイスの励振時の振幅を大きくしようとした場合、単結晶圧電体層に直交する方向から見たときの単結晶圧電体層の面積が大きくなるため、圧電デバイスの占有面積が大きくなる。
単結晶圧電体層を2層備えることにより圧電デバイスの励振時の振幅を大きくしようとした場合、下部電極層との電気的接続のための孔部を形成する際のエッチングに要する時間が長くなり、圧電デバイスの生産効率が低下する。
本発明は上記の問題点に鑑みてなされたものであって、圧電デバイスの占有面積が大きくなることおよび圧電デバイスの生産効率が低下することを抑制しつつ圧電デバイスの励振時の振幅を大きくすることができる、圧電デバイスを提供することを目的とする。
本発明に基づく圧電デバイスは、基部と、積層部とを備える。基部は、一方の主面と、一方の主面とは反対側に位置する他方の主面とを含み、かつ、一方の主面に形成された開口部を有する。積層部は、基部の一方の主面側に積層され、開口部を上方から覆う。積層部は、少なくとも開口部の上方において、第1単結晶圧電体層と、第1単結晶圧電体層の上方に配置された第2単結晶圧電体層と、第1単結晶圧電体層と第2単結晶圧電体層との間に配置された中間電極層と、第1単結晶圧電体層の下側に配置され、第1単結晶圧電体層を挟んで中間電極層に対向する下部電極層と、第2単結晶圧電体層の上側に配置され、第2単結晶圧電体層を挟んで中間電極層に対向する上部電極層とを含み、かつ、開口部を覆っている部分であるメンブレン部を有する。積層部には、上記一方の主面に直交する方向から見て、開口部の外側の位置に、第1単結晶圧電体層、中間電極層および第2単結晶圧電体層を貫通して下部電極層に達した孔部が形成されている。上記孔部の内側において中間電極層とは絶縁されつつ下部電極層に接続されるとともに、第2単結晶圧電体層の上面上まで引き出された引出電極が設けられている。第1単結晶圧電体層は、分極電荷の正側と負側とでエッチングレートに差が生じる材料で構成されている。第1単結晶圧電体層の分極電荷は、中間電極層側が負、下部電極層側が正となっている。
本発明によれば、圧電デバイスの占有面積が大きくなることおよび圧電デバイスの生産効率が低下することを抑制しつつ圧電デバイスの励振時の振幅を大きくすることができる。
(実施形態1)
図1は、本発明の実施形態1に係る圧電デバイスの縦断面図である。図1に示すように、本発明の実施形態1に係る圧電デバイス100は、基部110と、積層部120とを備えている。
図1は、本発明の実施形態1に係る圧電デバイスの縦断面図である。図1に示すように、本発明の実施形態1に係る圧電デバイス100は、基部110と、積層部120とを備えている。
基部110は、一方の主面111と、一方の主面111とは反対側に位置する他方の主面112とを含んでいる。基部110は、一方の主面111に形成された開口部113を有している。本実施形態においては、開口部113は、一方の主面111から他方の主面112まで貫通している。ただし、開口部113は、一方の主面111側から形成されて他方の主面112に達していなくてもよい。または、開口部113は、他方の主面112側から一方の主面111寄りの位置まで形成されて、一方の主面111に達していなくてもよい。開口部113は、基部110の一方の主面111側に積層された積層部120によって上方から覆われている。
本実施形態において、基部110はSiで構成されている。ただし、基部110を構成する材料は、Siに限定されない。
積層部120は、少なくとも開口部113の上方において、第1単結晶圧電体層130と、第2単結晶圧電体層140と、中間電極層150と、下部電極層160と、上部電極層170とを含んでいる。
積層部120は、開口部113を覆っている部分であるメンブレン部Mbを有する。メンブレン部Mbは、一方の主面111に直交する方向から見て、積層部120における開口部113の開口端の内側に位置する部分である。
積層部120には、一方の主面111に直交する方向から見て、開口部113の外側の位置に、第1単結晶圧電体層130、中間電極層150および第2単結晶圧電体層140を貫通して下部電極層160に達した孔部Hが形成されている。孔部Hの内周面上に絶縁膜194が形成されている。孔部Hの内側において中間電極層150とは絶縁されつつ下部電極層160に接続されるとともに、第2単結晶圧電体層140の上面上まで引き出された引出電極193が設けられている。
第1単結晶圧電体層130は、基部110の上方に位置している。第1単結晶圧電体層130の一部は、開口部113の上方に位置している。第1単結晶圧電体層130の上面および下面の各々は、平坦である。
第2単結晶圧電体層140は、第1単結晶圧電体層130の上方に位置している。第2単結晶圧電体層140の一部は、開口部113の上方に位置している。第2単結晶圧電体層140の上面および下面の各々は、平坦である。
第2単結晶圧電体層140は、孔部141を有している。孔部141は、第2単結晶圧電体層140を上下に貫通している。本実施形態において、孔部141は、基部110の一方の主面111の上方に位置しており、開口部113の上方には位置していない。
第1単結晶圧電体層130は、分極電荷の正側と負側とでエッチングレートに差が生じる材料で構成されている。第2単結晶圧電体層140は、分極電荷の正側と負側とでエッチングレートに差が生じる材料で構成されている。第2単結晶圧電体層140は、第1単結晶圧電体層130と同じ材料で構成されていてもよいし、第1単結晶圧電体層130とは異なる材料で構成されていてもよい。
本実施形態においては、第1単結晶圧電体層130および第2単結晶圧電体層140の各々は、ニオブ酸リチウム(LiNbO3)、または、タンタル酸リチウム(LiTaO3)で構成されている。なお、第1単結晶圧電体層130および第2単結晶圧電体層140の各々は、KおよびNa以外の他のアルカリ金属のニオブ酸化合物またはタンタル酸化合物で構成されていてもよい。
第1単結晶圧電体層130の分極電荷は、中間電極層150側が負、下部電極層160側が正となっている。第2単結晶圧電体層140の分極電荷は、中間電極層150側が負、上部電極層170側が正となっている。なお、第2単結晶圧電体層140の分極電荷は、中間電極層150側が正、上部電極層170側が負となっていてもよい。
中間電極層150は、第1単結晶圧電体層130と第2単結晶圧電体層140との間に位置している。中間電極層150は、第1単結晶圧電体層130の上面と第2単結晶圧電体層140の下面とに挟まれている。中間電極層150の一部は、開口部113の上方に位置している。中間電極層150の上面および下面の各々は、平坦である。中間電極層150は、2層の電極層が積層されることにより構成されていてもよい。本実施形態においては、中間電極層150の厚みは、下部電極層160および上部電極層170の各々の厚みより薄い。ただし、中間電極層150の厚みは、下部電極層160および上部電極層170の各々の厚み以上であってもよい。
中間電極層150は、たとえばAlまたはPtなどの金属で構成されている。中間電極層150は、Asなどがドーピングされた電気抵抗率の低いSiで構成されていてもよい。この場合、中間電極層150は、たとえば、電気抵抗率が20mΩcm以下のSiで構成されていることが好ましい。または、中間電極層150は、LaNiO3、SrRuO3またはRuO2などの導電性酸化物で構成されていてもよい。
なお、中間電極層150と第1単結晶圧電体層130との間に、Tiなどで構成された密着層が配置されていてもよい。中間電極層150と第2単結晶圧電体層140との間に、Tiなどで構成された密着層が配置されていてもよい。
下部電極層160は、第1単結晶圧電体層130の下側に配置され、第1単結晶圧電体層130を挟んで中間電極層150に対向している。下部電極層160一部は、開口部113の上方に位置している。下部電極層160の他の一部は、第1単結晶圧電体層130に形成された孔部Hの下方に位置している。下部電極層160の他の一部は、孔部Hを下方から覆っている。
下部電極層160は、たとえばAlまたはPtなどの金属で構成されている。下部電極層160は、LaNiO3、SrRuO3またはRuO2などの導電性酸化物で構成されていてもよい。下部電極層160は、導電物をエピタキシャル成長させることにより形成されたエピタキシャル成長膜であってもよい。
上部電極層170は、第2単結晶圧電体層140の上側に配置され、第2単結晶圧電体層140を挟んで中間電極層150に対向している。上部電極層170一部は、開口部113の上方に位置している。
上部電極層170は、たとえばAlまたはPtなどの金属で構成されている。上部電極層170は、導電物をエピタキシャル成長させることにより形成されたエピタキシャル成長膜であってもよい。なお、上部電極層170と第2単結晶圧電体層140との間に、Tiなどで構成された密着層が配置されていてもよい。
引出電極193は、第2単結晶圧電体層140の上面上、絶縁膜194の内周面上、および、孔部Hによって露出した下部電極層160の一部の上面上に亘って形成されている。引出電極193は、たとえばAlまたはPtなどの金属で構成されている。絶縁膜194は、たとえばSiO2などの絶縁物で構成されている。
積層部120は、中間層180をさらに備えている。中間層180は、第1単結晶圧電体層130との間に下部電極層160を挟んでいる。中間層180の下面には、基部110の開口部113と連通した開口部183が形成されている。開口部183は、開口部113の上方に位置している。開口部183によって、下部電極層160の下面の一部が露出している。開口部183によって露出した下部電極層160の下面の一部は、メンブレン部Mbの下面を構成している。
中間層180は、SiO2で構成されている。中間層180の材料は、SiO2に限定されず、絶縁物であればよい。たとえば、中間層180は、電気絶縁性および断熱性を有する有機材料で構成されていてもよい。
圧電デバイス100は、第1引出配線191と第2引出配線192とをさらに備えている。第1引出配線191は、上部電極層170の上側に配置されている。第2引出配線192は、孔部141内において、中間電極層150の上側に配置されている。
このように、積層部120は、少なくとも開口部113の上方において、第1単結晶圧電体層130と、第2単結晶圧電体層140と、中間電極層150と、下部電極層160と、上部電極層170とを含んでいる。
本実施形態においては、一方の主面111に直交する方向から見て、開口部113の外形は、矩形である。ただし、一方の主面111に直交する方向から見て、開口部113の外形は、矩形に限られず、矩形以外の多角形または円形であってもよい。
上記の構成により、下部電極層160と中間電極層150との間に電圧が印加されることによって第1単結晶圧電体層130が伸縮するとともに、上部電極層170と中間電極層150との間に電圧が印加されることによって第2単結晶圧電体層140が伸縮する一方、上部電極層170、中間電極層150および下部電極層160の各々は伸縮しないため、メンブレン部Mbが上下に屈曲振動する。
以下、本発明の実施形態1に係る圧電デバイスの製造方法について説明する。
図2は、本発明の実施形態1に係る圧電デバイスの製造方法において、第1単結晶圧電体層の下面に下部電極層を設けた状態を示す断面図である。形成時の第1単結晶圧電体層130の厚みは、本実施形態に係る圧電デバイス100に最終的に含まれる第1単結晶圧電体層130の厚みより厚い。
図2は、本発明の実施形態1に係る圧電デバイスの製造方法において、第1単結晶圧電体層の下面に下部電極層を設けた状態を示す断面図である。形成時の第1単結晶圧電体層130の厚みは、本実施形態に係る圧電デバイス100に最終的に含まれる第1単結晶圧電体層130の厚みより厚い。
第1単結晶圧電体層130の分極電荷は、上面側が負、下面側が正となっている。第1単結晶圧電体層130は、分極電荷の正側と負側とでエッチングレートに差が生じる材料で構成されている。
図2に示すように、リフトオフ法、めっき法、または、エッチング法などにより、第1単結晶圧電体層130の下面に下部電極層160を設ける。下部電極層160が導電性酸化物で構成されている場合は、反応性スパッタリング法により、ターゲットに含まれていた金属が酸化した導電性酸化物を第1単結晶圧電体層130の下面上に成膜することにより、下部電極層160を設ける。下部電極層160がエピタキシャル成長膜である場合は、第1単結晶圧電体層130の下面にヘテロエピタキシャル成長により導電膜を形成し、導電膜をパターニングすることにより下部電極層160を設ける。
図3は、本発明の実施形態1に係る圧電デバイスの製造方法において、下部電極層および第1単結晶圧電体層の各々の下面に中間層を設けた状態を示す断面図である。図3に示すように、CVD(Chemical Vapor Deposition)法またはPVD(Physical Vapor Deposition)法などにより、下部電極層160および第1単結晶圧電体層130の各々の下面に、中間層180を設けた後、中間層180の下面を化学機械研磨(CMP:Chemical Mechanical Polishing)などにより、平坦にする。
図4は、本発明の実施形態1に係る圧電デバイスの製造方法において、図3に示す複数の層に基部を接合させる状態を示す断面図である。図5は、本発明の実施形態1に係る圧電デバイスの製造方法において、中間層の下面に基部を接合させた状態を示す断面図である。
図4および図5に示すように、表面活性化接合または原子拡散接合などにより、中間層180の下面に、開口部113が形成されていない、基部110である基板を接合させる。なお、基部110に予め開口部113が形成されていてもよい。
図6は、本発明の実施形態1に係る圧電デバイスの製造方法において、第1単結晶圧電体層の上面を削った状態を示す断面図である。図6に示すように、第1単結晶圧電体層130の上面をCMPなどにより削って、第1単結晶圧電体層130を所望の厚さにする。なお、第1単結晶圧電体層130の上面側に、予めイオン注入することにより、剥離層を形成していてもよい。この場合、第1単結晶圧電体層130の上面を切削またはCMPなどにより削る前に、剥離層を剥離させることにより、第1単結晶圧電体層130の厚み調整が容易になる。第1単結晶圧電体層130の厚さは、電圧の印加による第1単結晶圧電体層130の所望の励振が得られるように調整される。
図7は、本発明の実施形態1に係る圧電デバイスの製造方法において、第1単結晶圧電体層の上面に中間電極層を設けた状態を示す断面図である。図7に示すように、リフトオフ法、めっき法、または、エッチング法などにより、第1単結晶圧電体層130の上面に中間電極層150を設ける。
中間電極層150が電気抵抗率の低いSiで構成されている場合は、表面活性化接合または原子拡散接合などにより、AsなどがドーピングされたSi基板を第1単結晶圧電体層130の上面に接合した後、Si基板の上面をCMPなどにより削って所望の厚さにする。なお、Si基板の上面側に、予めイオン注入することにより、剥離層を形成していてもよい。この場合、Si基板の上面を切削またはCMPなどにより削る前に、剥離層を剥離させることにより、Si基板の厚み調整が容易になる。中間電極層150が導電性酸化物で構成されている場合は、反応性スパッタリング法により、ターゲットに含まれていた金属が酸化した導電性酸化物を第1単結晶圧電体層130の上面上に成膜することにより、中間電極層150を設ける。
図8は、本発明の実施形態1に係る圧電デバイスの製造方法において、図7に示す複数の層に第2単結晶圧電体層を接合させる状態を示す断面図である。図8に示すように、表面活性化接合または原子拡散接合などにより、中間電極層150の上面に、第2単結晶圧電体層140を接合させる。形成時の第2単結晶圧電体層140の厚みは、本実施形態に係る圧電デバイス100に最終的に含まれる第2単結晶圧電体層140の厚みより厚い。
本実施形態においては、第2単結晶圧電体層140の分極電荷は、上面側が正、下面側が負となっている。第2単結晶圧電体層140は、分極電荷の正側と負側とでエッチングレートに差が生じる材料で構成されている。
図9は、本発明の実施形態1に係る圧電デバイスの製造方法において、第2単結晶圧電体層の上面を削った状態を示す断面図である。図9に示すように、第2単結晶圧電体層140の上面をCMPなどにより削って、第2単結晶圧電体層140を所望の厚さにする。なお、第2単結晶圧電体層140の上面側に、予めイオン注入することにより、剥離層を形成していてもよい。この場合、第2単結晶圧電体層140の上面を切削またはCMPなどにより削る前に、剥離層を剥離させることにより、第2単結晶圧電体層140の厚み調整が容易になる。第2単結晶圧電体層140の厚さは、電圧の印加による第2単結晶圧電体層140の所望の励振が得られるように調整される。
図10は、本発明の実施形態1に係る圧電デバイスの製造方法において、第2単結晶圧電体層の上面に上部電極層を設けた状態を示す断面図である。図10に示すように、リフトオフ法、めっき法、または、エッチング法などにより、第2単結晶圧電体層140の上面に、上部電極層170を設ける。上部電極層170がエピタキシャル成長膜である場合は、第2単結晶圧電体層140の上面にヘテロエピタキシャル成長により導電膜を形成し、導電膜をパターニングすることにより上部電極層170を設ける。
図11は、本発明の実施形態1に係る圧電デバイスの製造方法において、積層部に孔部を形成した状態を示す断面図である。図11に示すように、エッチング法により、第1単結晶圧電体層130、中間電極層150および第2単結晶圧電体層140を貫通して下部電極層160に達する孔部Hを形成する。また、エッチング法により、第2単結晶圧電体層140を貫通して中間電極層150に達する孔部141を形成する。
孔部Hおよび孔部141の各々は、第2単結晶圧電体層140の上面側からエッチングされることにより形成される。第2単結晶圧電体層140は、分極電荷の正側と負側とでエッチングレートに差が生じる材料で構成されており、分極電荷の正側からエッチングする場合のエッチングレートは、分極電荷の負側からエッチングする場合のエッチングレートより低い。第2単結晶圧電体層140の分極電荷は、上面側が正、下面側が負となっているため、第2単結晶圧電体層140の上面側からエッチングすることにより、低いエッチングレートで第2単結晶圧電体層140をエッチングすることができる。これにより、オーバーエッチングによって孔部141が中間電極層150を貫通することを抑制することができる。
本実施形態においては、中間電極層150の厚みは、下部電極層160および上部電極層170の各々の厚みより薄いため、孔部Hを形成する際に中間電極層150のエッチングに要する時間を短くすることができる。
孔部Hが中間電極層150を貫通した後、第1単結晶圧電体層130は、上面側からエッチングされる。第1単結晶圧電体層130は、分極電荷の正側と負側とでエッチングレートに差が生じる材料で構成されており、分極電荷の負側からエッチングする場合のエッチングレートは、分極電荷の正側からエッチングする場合のエッチングレートより高い。第1単結晶圧電体層130の分極電荷は、上面側が負、下面側が正となっているため、第1単結晶圧電体層130の上面側からエッチングすることにより、高いエッチングレートで第1単結晶圧電体層130をエッチングすることができる。これにより、孔部Hを形成する際に第1単結晶圧電体層130のエッチングに要する時間を短くすることができる。
図12は、本発明の実施形態1に係る圧電デバイスの製造方法において、積層部に形成した孔部の内側に絶縁膜を形成した状態を示す断面図である。図12に示すように、スパッタリング法またはCVD法などにより、孔部Hの内側に絶縁膜194を形成する。
図13は、本発明の実施形態1に係る圧電デバイスの製造方法において、絶縁膜の底部の中央部を除去した状態を示す断面図である。図13に示すように、エッチング法により、絶縁膜194において孔部Hの内周面上に位置する部分は残しつつ絶縁膜194の底部の中央部を除去することにより下部電極層160の一部を露出させる。
図14は、本発明の実施形態1に係る圧電デバイスの製造方法において、引出電極を形成した状態を示す断面図である。図14に示すように、スパッタリング法、蒸着法またはめっき法などにより、第2単結晶圧電体層140の上面上、絶縁膜194の内周面上、および、孔部Hによって露出した下部電極層160の一部の上面上に亘って形成する。
図15は、本発明の実施形態1に係る圧電デバイスの製造方法において、第1引出配線および第2引出配線の各々を形成した状態を示す断面図である。図15に示すように、リフトオフ法、めっき法または蒸着法などにより、上部電極層170の上面上に第1引出配線191を形成し、孔部141によって露出している中間電極層150の一部の上面上に第2引出配線192を形成する。
最後に、エッチング法により、基部110に開口部113を形成するとともに、中間層180に開口部183を形成する。なお、開口部183は、必ずしも形成されていなくてもよい。上記の工程を経ることにより、図1に示すような本発明の実施形態1に係る圧電デバイス100が製造される。
本発明の実施形態1に係る圧電デバイス100においては、中間電極層150と下部電極層160との間に挟まれた第1単結晶圧電体層130、および、中間電極層150と上部電極層170との間に挟まれた第2単結晶圧電体層140の、2層の単結晶圧電体層を有するメンブレン部Mbを備えることによって、圧電デバイスが単結晶圧電体層を1層のみ備える場合に比較して、単結晶圧電体層の面積を大きくすることなく圧電デバイスの励振時の振幅を大きくすることができる。その結果、圧電デバイス100の占有面積が大きくなることを抑制しつつ圧電デバイス100の励振時の振幅を大きくすることができる。
本発明の実施形態1に係る圧電デバイス100においては、第1単結晶圧電体層130は、分極電荷の正側と負側とでエッチングレートに差が生じる材料で構成されており、第1単結晶圧電体層130の分極電荷は、中間電極層150側が負、下部電極層160側が正となっていることにより、下部電極層160との電気的接続のための孔部Hをエッチングにより形成した際に、高いエッチングレートで第1単結晶圧電体層130をエッチングすることができるため、第1単結晶圧電体層130のエッチングに要する時間を短くすることができる。その結果、単結晶圧電体層を2層備えることによって圧電デバイス100の生産効率が低下することを抑制することができる。
本発明の実施形態1に係る圧電デバイス100においては、中間電極層150の厚みは、下部電極層160および上部電極層170の各々の厚みより薄い。これにより、孔部Hを形成する際に中間電極層150のエッチングに要する時間を短くすることができるため、圧電デバイス100の生産効率が低下することを抑制することができる。
本発明の実施形態1に係る圧電デバイス100においては、中間電極層150は、Siで構成されていてもよい。この場合、Siは結晶的に安定しているため、第1単結晶圧電体層130および第2単結晶圧電体層140の各々と反応しないため、第1単結晶圧電体層130および第2単結晶圧電体層140の各々との相互反応によって第1単結晶圧電体層130および第2単結晶圧電体層140の各々の特性が劣化することを抑制できる。
本発明の実施形態1に係る圧電デバイス100においては、第2単結晶圧電体層140は、分極電荷の正側と負側とでエッチングレートに差が生じる材料で構成されており、第2単結晶圧電体層140の分極電荷は、中間電極層150側が負、上部電極層170側が正となっているため、第2単結晶圧電体層140の上面側からエッチングすることにより、低いエッチングレートで第2単結晶圧電体層140をエッチングすることができる。その結果、オーバーエッチングによって孔部141が中間電極層150を貫通することを抑制することができる。その結果、中間電極層150と第2引出配線192との電気的接続が不十分になって圧電デバイス100の励振特性が低下することを抑制することができる。
本発明の実施形態1に係る圧電デバイス100においては、第1単結晶圧電体層130および第2単結晶圧電体層140の各々が、KおよびNa以外のアルカリ金属のニオブ酸化合物またはタンタル酸化合物で構成されており、鉛を含まないため、環境への負荷を軽減することができる。第1単結晶圧電体層130および第2単結晶圧電体層140の各々が、ニオブ酸リチウム(LiNbO3)またはタンタル酸リチウム(LiTaO3)で構成されていることにより、圧電デバイス100の圧電特性を向上させることができる。
本発明の実施形態1に係る圧電デバイス100においては、下部電極層160および中間電極層150のうちの少なくとも一方は、導電性酸化物で構成されていてもよい。下部電極層160が導電性酸化物で構成されている場合、第1単結晶圧電体層130をドライエッチングして孔部Hを形成する際に、第1単結晶圧電体層130と下部電極層160とのエッチング選択比を大きくして、オーバーエッチングによって下部電極層160に貫通孔が形成されることを抑制することができる。中間電極層150が導電性酸化物で構成されている場合、第2単結晶圧電体層140をドライエッチングして孔部141を形成する際に、第2単結晶圧電体層140と中間電極層150とのエッチング選択比を大きくして、オーバーエッチングによって中間電極層150に貫通孔が形成されることを抑制することができる。
本発明の実施形態1に係る圧電デバイス100においては、下部電極層160および上部電極層170のうちの少なくとも一方は、エピタキシャル成長膜であってもよい。エピタキシャル成長膜は、結晶性が良好であるため、マイグレーションの発生を抑制し、下部電極層160および上部電極層170の各々の耐電力特性を向上することができる。
(実施形態2)
以下、本発明の実施形態2に係る圧電デバイスについて図を参照して説明する。本発明の実施形態2に係る圧電デバイスは、補強用下部電極層が設けられている点のみ、本発明の実施形態1に係る圧電デバイス100と異なるため、本発明の実施形態1に係る圧電デバイス100と同様である構成については説明を繰り返さない。
以下、本発明の実施形態2に係る圧電デバイスについて図を参照して説明する。本発明の実施形態2に係る圧電デバイスは、補強用下部電極層が設けられている点のみ、本発明の実施形態1に係る圧電デバイス100と異なるため、本発明の実施形態1に係る圧電デバイス100と同様である構成については説明を繰り返さない。
図16は、本発明の実施形態2に係る圧電デバイスの縦断面図である。図2に示すように、本発明の実施形態2に係る圧電デバイス200においては、下部電極層160における孔部Hの下方に位置する部分の下側に、補強用下部電極層260が設けられている。
補強用下部電極層260は、たとえばAlまたはPtなどの金属で構成されている。補強用下部電極層260は、LaNiO3、SrRuO3またはRuO2などの導電性酸化物で構成されていてもよい。補強用下部電極層260は、導電物をエピタキシャル成長させることにより形成されたエピタキシャル成長膜であってもよい。
具体的には、リフトオフ法、めっき法、または、エッチング法などにより、下部電極層160の下面に補強用下部電極層260を設ける。補強用下部電極層260が導電性酸化物で構成されている場合は、反応性スパッタリング法により、ターゲットに含まれていた金属が酸化した導電性酸化物を下部電極層160の下面上に成膜することにより、補強用下部電極層260を設ける。補強用下部電極層260がエピタキシャル成長膜である場合は、下部電極層160の下面にホモエピタキシャル成長により導電膜を形成し、導電膜をパターニングすることにより補強用下部電極層260を設ける。
本発明の実施形態2に係る圧電デバイス200においては、下部電極層160における孔部Hの下方に位置する部分の下側に、補強用下部電極層260が設けられていることにより、孔部Hをエッチングにより形成した際にオーバーエッチングによって下部電極層160および補強用下部電極層260に貫通孔が形成されることを抑制することができる。
また、下部電極層160を全体的に厚くすることによってオーバーエッチングによる貫通孔の形成を防止した場合には、下部電極層160に生ずる応力によってメンブレン部Mbに反りが発生し、圧電デバイスの励振特性が低下するが、下部電極層160における孔部Hの下方に位置する部分の下側にのみ補強用下部電極層260を設けることによって、メンブレン部Mbの反りによって圧電デバイス200の励振特性が低下することを抑制できる。
上述した実施形態の説明において、組み合わせ可能な構成を相互に組み合わせてもよい。
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
100,200 圧電デバイス、110 基部、111,112 主面、113,183 開口部、120 積層部、130 第1単結晶圧電体層、140 第2単結晶圧電体層、141,H 孔部、150 中間電極層、160 下部電極層、170 上部電極層、180 中間層、191 第1引出配線、192 第2引出配線、193 引出電極、194 絶縁膜、260 補強用下部電極層、Mb メンブレン部。
Claims (8)
- 一方の主面と、該一方の主面とは反対側に位置する他方の主面とを含み、かつ、前記一方の主面に形成された開口部を有する基部と、
前記基部の前記一方の主面側に積層され、前記開口部を上方から覆う積層部とを備え、
前記積層部は、少なくとも前記開口部の上方において、第1単結晶圧電体層と、該第1単結晶圧電体層の上方に配置された第2単結晶圧電体層と、前記第1単結晶圧電体層と前記第2単結晶圧電体層との間に配置された中間電極層と、前記第1単結晶圧電体層の下側に配置され、前記第1単結晶圧電体層を挟んで前記中間電極層に対向する下部電極層と、前記第2単結晶圧電体層の上側に配置され、前記第2単結晶圧電体層を挟んで前記中間電極層に対向する上部電極層とを含み、かつ、前記開口部を覆っている部分であるメンブレン部を有し、
前記積層部には、前記一方の主面に直交する方向から見て、前記開口部の外側の位置に、前記第1単結晶圧電体層、前記中間電極層および前記第2単結晶圧電体層を貫通して前記下部電極層に達した孔部が形成されており、
前記孔部の内側において前記中間電極層とは絶縁されつつ前記下部電極層に接続されるとともに、前記第2単結晶圧電体層の上面上まで引き出された引出電極が設けられており、
前記第1単結晶圧電体層は、分極電荷の正側と負側とでエッチングレートに差が生じる材料で構成されており、
前記第1単結晶圧電体層の分極電荷は、中間電極層側が負、下部電極層側が正となっている、圧電デバイス。 - 前記中間電極層の厚みは、前記下部電極層および前記上部電極層の各々の厚みより薄い、請求項1に記載の圧電デバイス。
- 前記中間電極層は、Siで構成されている、請求項1または請求項2に記載の圧電デバイス。
- 前記第2単結晶圧電体層は、分極電荷の正側と負側とでエッチングレートに差が生じる材料で構成されており、
前記第2単結晶圧電体層の分極電荷は、中間電極層側が負、上部電極層側が正となっている、請求項1から請求項3のいずれか1項に記載の圧電デバイス。 - 前記第1単結晶圧電体層および前記第2単結晶圧電体層の各々は、ニオブ酸リチウム(LiNbO3)、または、タンタル酸リチウム(LiTaO3)で構成されている、請求項1から請求項4のいずれか1項に記載の圧電デバイス。
- 前記下部電極層および前記中間電極層のうちの少なくとも一方は、導電性酸化物で構成されている、請求項1から請求項5のいずれか1項に記載の圧電デバイス。
- 前記下部電極層および前記上部電極層のうちの少なくとも一方は、エピタキシャル成長膜である、請求項1から請求項5のいずれか1項に記載の圧電デバイス。
- 前記下部電極層における前記孔部の下方に位置する部分の下側に、補強用下部電極層が設けられている、請求項1から請求項7のいずれか1項に記載の圧電デバイス。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202180039207.8A CN115700062A (zh) | 2020-06-18 | 2021-06-02 | 压电器件 |
US17/992,967 US20230086450A1 (en) | 2020-06-18 | 2022-11-23 | Piezoelectric device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020105094 | 2020-06-18 | ||
JP2020-105094 | 2020-06-18 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
US17/992,967 Continuation US20230086450A1 (en) | 2020-06-18 | 2022-11-23 | Piezoelectric device |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2021256265A1 true WO2021256265A1 (ja) | 2021-12-23 |
Family
ID=79267873
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2021/021025 WO2021256265A1 (ja) | 2020-06-18 | 2021-06-02 | 圧電デバイス |
Country Status (3)
Country | Link |
---|---|
US (1) | US20230086450A1 (ja) |
CN (1) | CN115700062A (ja) |
WO (1) | WO2021256265A1 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014082464A (ja) * | 2012-09-27 | 2014-05-08 | Mitsumi Electric Co Ltd | 圧電アクチュエータ及び光走査装置 |
WO2016175013A1 (ja) * | 2015-04-30 | 2016-11-03 | 株式会社村田製作所 | 圧電デバイス、圧電トランスおよび圧電デバイスの製造方法 |
JP2019096933A (ja) * | 2017-11-17 | 2019-06-20 | ローム株式会社 | 超音波センサ |
JP2020014096A (ja) * | 2018-07-17 | 2020-01-23 | 太陽誘電株式会社 | 弾性波デバイスおよびマルチプレクサ |
-
2021
- 2021-06-02 CN CN202180039207.8A patent/CN115700062A/zh active Pending
- 2021-06-02 WO PCT/JP2021/021025 patent/WO2021256265A1/ja active Application Filing
-
2022
- 2022-11-23 US US17/992,967 patent/US20230086450A1/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014082464A (ja) * | 2012-09-27 | 2014-05-08 | Mitsumi Electric Co Ltd | 圧電アクチュエータ及び光走査装置 |
WO2016175013A1 (ja) * | 2015-04-30 | 2016-11-03 | 株式会社村田製作所 | 圧電デバイス、圧電トランスおよび圧電デバイスの製造方法 |
JP2019096933A (ja) * | 2017-11-17 | 2019-06-20 | ローム株式会社 | 超音波センサ |
JP2020014096A (ja) * | 2018-07-17 | 2020-01-23 | 太陽誘電株式会社 | 弾性波デバイスおよびマルチプレクサ |
Also Published As
Publication number | Publication date |
---|---|
US20230086450A1 (en) | 2023-03-23 |
CN115700062A (zh) | 2023-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4077805B2 (ja) | 共振器の製造方法 | |
WO2019102952A1 (ja) | 圧電デバイス及び圧電デバイスの製造方法 | |
US11844281B2 (en) | Piezoelectric device | |
WO2020026735A1 (ja) | Memsデバイス | |
US20130162106A1 (en) | Vibration power generation element and vibration power generation device including same | |
JP7031759B2 (ja) | 圧電トランスデューサ | |
WO2021256265A1 (ja) | 圧電デバイス | |
WO2021256264A1 (ja) | 圧電デバイス | |
WO2021053892A1 (ja) | 圧電デバイスおよびその製造方法 | |
WO2021053884A1 (ja) | 圧電素子およびその製造方法 | |
WO2020166120A1 (ja) | 圧電デバイス | |
US20230115834A1 (en) | Piezoelectric device | |
US20230106579A1 (en) | Piezoelectric device | |
WO2021053933A1 (ja) | 圧電素子およびその製造方法 | |
WO2020059199A1 (ja) | 圧電デバイス | |
JP5581619B2 (ja) | 圧電デバイスの製造方法および圧電デバイス | |
JP7188608B2 (ja) | 圧電素子 | |
WO2021166837A1 (ja) | 圧電デバイス | |
WO2021049100A1 (ja) | 圧電素子 | |
WO2021210595A1 (ja) | 圧電デバイス | |
CN116208117A (zh) | 体声波baw谐振器 | |
CN115996036A (zh) | 体声波baw谐振器 | |
JP5096695B2 (ja) | 薄膜音響共振器 | |
JP2011044579A (ja) | 圧電薄膜素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 21824761 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 21824761 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: JP |