WO2021101083A1 - 셀 균등화 장치, 이를 포함하는 배터리 장치 및 셀 균등화 방법 - Google Patents

셀 균등화 장치, 이를 포함하는 배터리 장치 및 셀 균등화 방법 Download PDF

Info

Publication number
WO2021101083A1
WO2021101083A1 PCT/KR2020/014327 KR2020014327W WO2021101083A1 WO 2021101083 A1 WO2021101083 A1 WO 2021101083A1 KR 2020014327 W KR2020014327 W KR 2020014327W WO 2021101083 A1 WO2021101083 A1 WO 2021101083A1
Authority
WO
WIPO (PCT)
Prior art keywords
battery cell
inductor
battery
cell
current path
Prior art date
Application number
PCT/KR2020/014327
Other languages
English (en)
French (fr)
Inventor
성창현
Original Assignee
주식회사 엘지에너지솔루션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지에너지솔루션 filed Critical 주식회사 엘지에너지솔루션
Priority to CN202080010183.9A priority Critical patent/CN113348583B/zh
Priority to US17/421,575 priority patent/US20220085623A1/en
Priority to JP2021543435A priority patent/JP7440186B2/ja
Priority to EP20890183.5A priority patent/EP3907847A4/en
Publication of WO2021101083A1 publication Critical patent/WO2021101083A1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
    • B60L58/00—Methods or circuit arrangements for monitoring or controlling batteries or fuel cells, specially adapted for electric vehicles
    • B60L58/10—Methods or circuit arrangements for monitoring or controlling batteries or fuel cells, specially adapted for electric vehicles for monitoring or controlling batteries
    • B60L58/18—Methods or circuit arrangements for monitoring or controlling batteries or fuel cells, specially adapted for electric vehicles for monitoring or controlling batteries of two or more battery modules
    • B60L58/22—Balancing the charge of battery modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/4285—Testing apparatus
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0013—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
    • H02J7/0014—Circuits for equalisation of charge between batteries
    • H02J7/0019—Circuits for equalisation of charge between batteries using switched or multiplexed charge circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/4207—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells for several batteries or cells simultaneously or sequentially
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/44—Methods for charging or discharging
    • H01M10/441—Methods for charging or discharging for several batteries or cells simultaneously or sequentially
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/48—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
    • H01M10/482—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte for several batteries or cells simultaneously or sequentially
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/50—Current conducting connections for cells or batteries
    • H01M50/502—Interconnectors for connecting terminals of adjacent batteries; Interconnectors for connecting cells outside a battery casing
    • H01M50/509—Interconnectors for connecting terminals of adjacent batteries; Interconnectors for connecting cells outside a battery casing characterised by the type of connection, e.g. mixed connections
    • H01M50/51—Connection only in series
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
    • B60L2240/00—Control parameters of input or output; Target parameters
    • B60L2240/40—Drive Train control parameters
    • B60L2240/54—Drive Train control parameters related to batteries
    • B60L2240/547—Voltage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H01M2010/4271—Battery management systems including electronic circuits, e.g. control of current or voltage to keep battery in healthy state, cell balancing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M2220/00—Batteries for particular applications
    • H01M2220/20—Batteries in motive systems, e.g. vehicle, ship, plane
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/70—Energy storage systems for electromobility, e.g. batteries

Definitions

  • the technology described below relates to a cell equalization device, a battery device including the same, and a cell equalization method.
  • a cell balancing circuit is designed inside a battery management system (BMS).
  • a passive cell equalization circuit that maintains a balance between battery cells by consuming energy of a battery cell having a relatively high voltage as heat generation of a resistance may be used.
  • the current for equalization is limited due to heat generation of the resistance, it is difficult to increase the current for equalization in accordance with the trend of increasing the capacity of the battery cell.
  • an active cell equalization circuit has been proposed that transfers energy of a battery cell having a relatively high voltage to energy of a battery cell having a relatively low voltage.
  • many devices are required to implement the active cell equalization circuit, there is a problem in that the unit cost of the cell equalization circuit is high.
  • An embodiment may provide a cell equalization device capable of reducing the cost of a cell equalization circuit, a battery device including the same, and a cell equalization method.
  • a cell equalization apparatus of a battery module in which a first battery cell, a plurality of second battery cells, and a third battery cell are connected in series includes a first inductor, a second inductor, a first transistor, a first active element, and a second active element.
  • a first terminal of the first inductor is connected to a negative electrode of the first battery cell, and a second terminal of the second inductor is connected to a positive electrode of the third battery cell.
  • the first transistor is connected between a second terminal of the first inductor and a second terminal of the second inductor.
  • the first active element is connected between a positive electrode of the first battery cell and a second terminal of the first inductor, and the second active element is a negative electrode of the third battery cell and a second terminal of the second inductor It is connected between.
  • the first active element includes a first diode in which a cathode is connected to a positive electrode of the first battery cell and an anode is connected to a second terminal of the first inductor
  • the second active element includes a cathode in which the cathode is connected to the positive electrode of the first battery cell.
  • a second diode connected to a second terminal of the second inductor and an anode connected to a negative electrode of the third battery cell may be included.
  • the cell equalization apparatus may further include a processing circuit that repeats an operation of turning on and off the first transistor during cell equalization.
  • the first active element includes a second transistor connected between a positive electrode of the first battery cell and a second terminal of the first inductor, and the second active element includes a second terminal of the second inductor And a third transistor connected between the negative electrode of the third battery cell.
  • the cell equalization device is a processing circuit that repeatedly turns on and off the second and third transistors during cell equalization for transferring energy of the first and third battery cells to the second battery cells. It may further include.
  • the processing circuit may repeat an operation of turning on and off the first transistor when equalizing cells for transferring energy of the second battery cell to the first and third battery cells.
  • Each of the second and third transistors may have a body diode.
  • the first battery cell may be an outermost battery cell in a positive direction
  • the third battery cell may be an outermost battery cell in a negative direction.
  • a first battery cell a battery module in which a plurality of second battery cells, and a third battery cell are connected in series, a first inductor connected to a negative electrode of the first battery cell, and the third battery
  • a battery device including a cell equalization circuit including a second inductor connected to an anode of the cell, and a processing circuit is provided.
  • the processing circuit in order to transfer energy of the second battery cell to the first and third battery cells, in a first period, a second battery cell, the first inductor, and the second inductor formed through the second inductor.
  • the injected current is transferred to the first battery cell, and the current injected into the second inductor is transferred to the third battery cell through a third current path formed through the second inductor and the third battery cell.
  • the processing circuit in a third period, through a fourth current path formed through the first battery cell and the first inductor, in order to transfer energy of the first and third battery cells to the second battery cell.
  • a current is injected into the first inductor, and a current is injected into the second inductor through a fifth current path formed through the third battery cell and the second inductor, and in a fourth period, the first inductor and A seventh current path that transfers the current injected into the first inductor to the second battery cell through a sixth current path formed through the second battery cell, and is formed through the second inductor and the second battery cell Through this, the current injected into the second inductor may be transferred to the second battery cell.
  • a cell equalization method of a battery module in which a first battery cell, a plurality of second battery cells, and a third battery cell are connected in series is provided.
  • the cell equalization method may include transferring energy of the second battery cell to the first and third battery cells when voltages of the first battery cell and the third battery cell are lower than the voltage of the second battery cell. And when the voltage of the first and third battery cells is higher than the voltage of the second battery cell, transferring energy of the first and third battery cells to the second battery cell.
  • the unit cost can be reduced by reducing the number of elements in the cell equalization circuit.
  • FIG. 1 is a diagram illustrating a battery device according to an exemplary embodiment.
  • FIG. 2 is a diagram illustrating an example of an equalization circuit of a battery management system according to an embodiment.
  • FIG. 3 is a diagram showing signal timing and current of the equalization circuit shown in FIG. 2.
  • 4 and 5 are diagrams showing current paths of the equalization circuit shown in FIG. 2.
  • FIG. 6 is a diagram illustrating cell voltages of an outermost battery cell and an inner battery cell during discharge.
  • FIG. 7 is a diagram illustrating cell voltages of an outermost battery cell and an inner battery cell during charging.
  • FIG. 8 is a diagram illustrating an example of an equalization circuit of a battery management system according to another embodiment.
  • FIG. 9 is a diagram showing the signal timing and current of the equalization circuit shown in FIG. 8.
  • FIG. 10 and 11 are diagrams showing current paths of the equalization circuit shown in FIG. 8.
  • FIG. 1 is a diagram illustrating a battery device according to an exemplary embodiment.
  • the battery device 100 has a structure that can be electrically connected to an external device 10.
  • the battery device 100 When the external device 10 is a load, the battery device 100 is discharged by operating as a power source supplying energy to the load 10.
  • the external device 10 When the external device 10 is a charger, the battery device 100 is charged by receiving external energy through the charger 10.
  • the external device 10 operating as a load may be, for example, an electronic device, a transportation means, or an energy storage system (ESS), and the transportation means is, for example, an electric vehicle, a hybrid vehicle, or a smart mobility. ) Can be.
  • ESS energy storage system
  • the battery device 100 includes a battery pack 110, a battery management system (BMS) 120, and switches 131 and 132.
  • BMS battery management system
  • the battery pack 110 includes a plurality of battery cells (not shown) that are electrically connected.
  • the battery cell may be a rechargeable secondary cell.
  • the battery pack 110 may include a battery module in which a predetermined number of battery cells are connected in series. In some embodiments, a predetermined number of battery modules may be connected in series or parallel in the battery pack 110 to supply desired energy.
  • the battery pack 110 is connected to the battery management system 120 through wiring.
  • the battery management system 120 collects and analyzes various information on battery cells including information on a plurality of battery cells to control charging and discharging of battery cells, cell equalization operation, protection operation, etc., and switches 131 and 132 ) Operation can be controlled.
  • the battery management system 120 includes a cell equalization circuit 121 and a processing circuit 122.
  • the cell equalization circuit 121 corresponds to the battery module of the battery pack 110.
  • a plurality of cell equalization circuits 121 respectively corresponding to the plurality of battery modules may be provided.
  • the cell equalization circuit 121 performs cell equalization between an outer battery cell and an inner battery cell of a plurality of battery cells connected in series.
  • the cell equalization circuit 121 may perform equalization under the control of the processing circuit 122 when equalization is required.
  • the switches 131 and 132 are connected between the battery pack 110 and the external device 10 to control electrical connection between the battery pack 110 and the external device 10.
  • the switch 131 is connected between the positive output terminal (PV(+)) from which the positive voltage of the battery pack 110 is output and the positive connection terminal (DC(+)) connected to the external device 10
  • the switch 132 may be connected between a negative output terminal (PV(-)) through which the negative voltage of the battery pack 110 is output and a negative connection terminal (DC(-)) connected to the external device 10.
  • switches 131 and 132 may be transistors or relays.
  • the processing circuit 122 controls the operation of the cell equalization circuit 121 and the operation of the switches 131 and 132.
  • the processing circuit 122 may be a circuit including a processor, and the processor may be, for example, a micro controller unit (MCU).
  • the processing circuit 122 may further include a driving driver that controls the operation of the switch of the cell equalization circuit 122 according to the control of the processor.
  • the battery management system 120 may further include a cell voltage sensing circuit (not shown).
  • the processing circuit 122 may determine whether equalization is necessary based on the voltage of the battery cell detected by the cell voltage monitoring circuit.
  • FIGS. 2 to 5 a cell equalization circuit of a battery management system according to an exemplary embodiment will be described with reference to FIGS. 2 to 5.
  • FIG. 2 is a diagram showing an example of an equalization circuit of the battery management system according to an embodiment
  • FIG. 3 is a diagram showing signal timing and current of the equalization circuit shown in FIG. 2
  • FIGS. 4 and 5 are It is a figure which shows the current path of the equalization circuit shown in FIG.
  • FIGS. 2 to 5 for convenience of explanation, it is assumed that the number of battery cells connected in series included in the battery module is six, and the number of battery cells is not limited to six.
  • the cell equalization circuit 200 includes a transistor SW1, inductors L1 and L2, and diodes D1 and D2.
  • the first terminal of the inductor L1 is a contact point between the outermost battery cell C1 in the positive direction and the battery cell C2 adjacent thereto among the plurality of battery cells C1, C2, C3, C4, C5, C6 (i.e. It is connected to the negative electrode of the outermost battery cell C1 and the positive electrode of the adjacent battery cell C2).
  • the diode D1 is connected between the positive electrode of the outermost battery cell C1 and the second terminal of the inductor L1. Specifically, the cathode of the diode D1 is connected to the anode of the outermost battery cell C1, and the anode of the diode D1 is connected to the second terminal of the inductor L1.
  • the first terminal of the inductor L2 is a contact between the outermost battery cell C6 in the negative direction and the battery cell C5 adjacent thereto among the plurality of battery cells C1-C6 (that is, the outermost battery cell C6). It is connected to the positive electrode and negative electrode of the adjacent battery cell (C5).
  • the diode D2 is connected between the negative electrode of the outermost battery cell C6 and the second terminal of the inductor L2. Specifically, the anode of the diode D2 is connected to the negative electrode of the outermost battery cell C6, and the cathode of the diode D2 is connected to the second terminal of the inductor L2.
  • the transistor SW1 is connected between the second terminal of the inductor L1 (ie, the anode of the diode D1) and the second terminal of the inductor L2 (ie, the cathode of the diode D2). Specifically, the first terminal of the transistor SW1 is connected to the second terminal of the inductor L1, and the second terminal of the transistor SW1 is connected to the second terminal of the inductor L2.
  • the transistor SW1 may be turned on/off in response to a control signal from a driving driver of the processing circuit (122 in FIG. 1) transmitted to the control terminal, for example, the processing circuit 122.
  • the transistor SW1 may be a metal-oxide semiconductor field-effect transistor (MOSFET).
  • the transistor SW1 may have a body diode.
  • the transistor SW1 may be an n-channel transistor, for example, an NMOS transistor.
  • the transistor SW1 has a drain, a source, and a gate as a first terminal, a second terminal, and a control terminal, respectively.
  • the transistor SW1 when equalization is required, the transistor SW1 is turned on at t0 in response to a control signal from the processing circuit 122 in FIG. 1. Then, a current path I 1 is formed through the internal battery cells C2-C5, the inductor L1, the transistor SW1, and the inductor L2 among the plurality of battery cells.
  • Currents (I L1 , I L2 ) flowing through the inductors (L1, L2) gradually increase by the voltage of the internal battery cells (C2-C5), and the current flowing through the internal battery cells (C2-C5) (I C2- C5 ) also increases gradually. That is, energy of the internal battery cells C2-C5 may be injected into the inductors L1 and L2 during the period from t0 to t1.
  • the transistor SW1 is turned off at t1, and the current path I 2 passes through the inductor L1, the diode D1, and the outermost battery cell C1 in the positive direction.
  • the current path I 3 is formed through the inductor L2, the outermost battery cell C6 in the negative direction, and the diode D2. Accordingly, the currents I L1 and I L2 flowing through the inductors L1 and L2 are supplied to the outermost battery cells C1 and C6, and the currents I L1 and I L2 flowing through the inductors L1 and L2 gradually increase. And the currents I C1 and I C6 flowing through the outermost battery cells C1 and C6 also gradually decrease.
  • t2 may be a point in time when the currents I L1 and I L2 flowing through the inductors L1 and L2 become zero.
  • the processing circuit 122 injects currents I L1 and I L2 into the inductors L1 and L2 (t0-t1) and uses the current flowing through the inductors L1 and L2 to the outermost battery cell C1,
  • the operation of charging C6) (t1-t2) may be repeated until equalization is completed.
  • diodes D1 and D2 are used as active elements for forming a current path between the outermost battery cells C1 and C6 and the inductors L1 and L2, but other active devices are used instead of the diodes D1 and D2.
  • Devices can be used.
  • transistors may be used instead of diodes D1 and D2.
  • when the transistor SW1 is turned on a transistor used instead of the diode may be turned off, and when the transistor SW1 is turned off, a transistor used instead of the diode may be turned on.
  • a transistor used instead of a diode may be maintained in an off state regardless of on/off of the transistor SW1. In this case, the current injected into the inductors L1 and L2 may be transferred to the outermost battery cells C1 and C6 through the body diode of the transistor, respectively.
  • the battery device (100 in FIG. 1) supplies energy to an external device (10 in FIG. 1), as shown in FIG. 6, the temperature of the outermost battery cell in the battery module is low, so that the outermost battery cell may be discharged first. have.
  • the temperature of the outermost battery cell in the battery module is low, so that the outermost battery cell may be discharged first. have.
  • equalization can be performed.
  • the number of devices used can be reduced, and accordingly, the unit cost of the cell equalization circuit can be reduced.
  • the outermost battery cell may be charged first compared to the internal battery cell as shown in FIG. 7.
  • equalization may be performed by transferring energy of the outermost battery cell to the inner battery cell.
  • the cell equalization circuit shown in FIG. 2 may not transfer energy from the outermost battery cell to the inner battery cell.
  • FIG. 8 is a diagram illustrating an example of an equalization circuit of a battery management system according to another embodiment
  • FIG. 9 is a diagram illustrating signal timing and current of the equalization circuit shown in FIG. 8
  • FIGS. 10 and 11 are FIGS. It is a figure which shows the current path of the equalization circuit shown in FIG. In FIGS. 8 to 11, for convenience of explanation, it is assumed that the number of battery cells connected in series included in the battery module is six, and the number of battery cells is not limited to six.
  • the cell equalization circuit 800 includes transistors SW1, SW2, and SW3, inductors L1 and L2, and diodes D3 and D4.
  • the transistor SW1 and the inductors L1 and L2 have a connection relationship similar to the cell equalization circuit 200 described with reference to FIG. 2.
  • the first terminal of the inductor L1 is a contact between the outermost battery cell C1 in the positive direction and the battery cell C2 adjacent thereto among the plurality of battery cells C1-C6 (that is, the outermost battery cell C1). It is connected to the negative electrode and the positive electrode of the adjacent battery cell C2).
  • the transistor SW2 is connected between the positive electrode of the outermost battery cell C1 and the second terminal of the inductor L1. Specifically, the first terminal of the transistor SW2 is connected to the positive electrode of the outermost battery cell C1, and the second terminal of the transistor SW2 is connected to the second terminal of the inductor L1.
  • the first terminal of the inductor L2 is a contact between the outermost battery cell C6 in the negative direction and the battery cell C5 adjacent thereto among the plurality of battery cells C1-C6 (that is, the outermost battery cell C6). It is connected to the positive electrode and negative electrode of the adjacent battery cell (C5).
  • the transistor SW3 is connected between the negative electrode of the outermost battery cell C6 and the second terminal of the inductor L2. Specifically, the first terminal of the transistor SW2 is connected to the second terminal of the inductor L2, and the second terminal of the transistor SW2 is connected to the negative electrode of the outermost battery cell C6.
  • the diode D3 is the negative electrode of the battery cell C5 adjacent to the outermost battery cell C6 in the negative direction (that is, the positive electrode of the outermost battery cell C6 and the first terminal of the inductor L2) and the inductor L1. ) Of the second terminal (that is, the second terminal of the transistor SW2). Specifically, the anode of the diode D3 is connected to the negative electrode of the adjacent battery cell C5, and the cathode of the diode D3 is connected to the second terminal of the inductor L1.
  • the diode D4 is the positive electrode of the battery cell C2 adjacent to the outermost battery cell C1 in the positive direction (that is, the negative electrode of the outermost battery cell C1 and the first terminal of the inductor L2) and the inductor L1. ) Of the second terminal (that is, the second terminal of the transistor SW2). Specifically, the cathode of the diode D4 is connected to the anode of the adjacent battery cell C2, and the anode of the diode D4 is connected to the second terminal of the inductor L2.
  • Transistor SW1 has a second terminal of the inductor L1 (that is, the second terminal of the transistor SW2 and the cathode of the diode D3) and the second terminal of the inductor L2 (that is, the second terminal of the transistor SW3). It is connected between the 1 terminal and the anode of the diode D4. Specifically, the first terminal of the transistor SW1 is connected to the second terminal of the inductor L1, and the second terminal of the transistor SW1 is connected to the second terminal of the inductor L2.
  • the transistors SW1, SW2, and SW3 may be turned on/off in response to a control signal from a processing circuit (122 in FIG. 1) transmitted to the control terminal, for example, a driving driver of the processing circuit 122.
  • the transistors SW1, SW2, and SW3 may be a metal-oxide semiconductor field-effect transistor (MOSFET).
  • MOSFET metal-oxide semiconductor field-effect transistor
  • the transistors SW1, SW2, and SW3 may have body diodes.
  • the transistors SW1, SW2, and SW3 may be n-channel transistors, for example, NMOS transistors.
  • the transistors SW1, SW2, and SW3 have a drain, a source, and a gate as a first terminal, a second terminal, and a control terminal, respectively.
  • the transistors SW2 and SW3 are turned off at t1, so that the current path I 3 passes through the inductor L1, the internal battery cells C2-C5, and the diode D3.
  • the current path I 4 is formed through the inductor L2, the diode D4, and the internal battery cells C2-C5.
  • Currents I L1 and I L2 flowing through the inductors L1 and L2 are supplied to the internal battery cells C2-C5, so that the currents I L1 and I L2 flowing through the inductors L1 and L2 gradually decrease,
  • the current I C2-C5 flowing through the internal battery cells C2-C5 also gradually decreases.
  • t2 may be a point in time when the currents I L1 and I L2 flowing through the inductors L1 and L2 become zero.
  • the processing circuit 122 injects currents I L1 and I L2 into the inductors L1 and L2 (t0-t1) and uses the current flowing through the inductors L1 and L2 to the outermost battery cell C1,
  • the operation of charging C6) (t1-t2) may be repeated until equalization is completed.
  • Equalization is required to transfer the energy of the internal battery cells C2-C5 to the outermost battery cells C1 and C6, as described with reference to FIGS. 3 to 5, the transistor SW1 is turned on/off. Equalization can be performed by repeating the off operation.
  • the processing circuit 122 turns on the transistor SW1 to generate a current through the internal battery cells C2-C5, the inductor L1, the transistor SW1, and the inductor L2. Form a path Accordingly, energy of the internal battery cells C2-C5 may be injected into the inductors L1 and L2.
  • the processing circuit 122 turns off the transistor SW1 to form a current path through the inductor L1, the transistor SW2, and the outermost battery cell C1 in the positive direction, and the inductor L2, the negative electrode A current path is formed through the outermost battery cell C6 in the direction and the transistor SW3. Accordingly, energy injected into the inductors L1 and L2 is supplied to the outermost battery cells C1 and C6, so that the outermost battery cells C1 and C6 may be charged.
  • two current paths for supplying energy to the outermost battery cells C1 and C6 may be formed through the body diode of the transistor SW2 and the body diode of the transistor SW3, respectively.
  • the transistors SW2 and SW3 when the transistor SW1 is turned on, the transistors SW2 and SW3 may be turned off, and when the transistor SW1 is turned off, the transistors SW2 and SW3 may be turned on.
  • the transistors SW2 and SW3 may be maintained in the off state regardless of the on/off of the transistor SW1.
  • the energy of the outermost battery cell is transferred to the Equalization can be done. Also, as in the case where the battery device 100 supplies energy to an external device (10 in FIG. 1), when the voltage of the outermost battery cell is lower than the voltage of the internal battery cell, the energy of the internal battery cell is transferred to the outermost battery cell. Thus, equalization can be performed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Transportation (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)

Abstract

제1 배터리 셀, 복수의 제2 배터리 셀 및 제3 배터리 셀이 직렬로 연결되어 있는 배터리 모듈의 셀 균등화 장치가 제공된다. 제1 인덕터의 제1 단자가 제1 배터리 셀의 음극에 연결되어 있으며, 제2 인덕터의 제1 단자가 제3 배터리 셀의 양극에 연결되어 있다. 제1 트랜지스터가 제1 인덕터의 제2 단자와 제2 인덕터의 제2 단자 사이에 연결되어 있다. 제1 액티브 소자가 제1 배터리 셀의 양극과 제1 인덕터의 제2 단자 사이에 연결되어 있으며, 제2 액티브 소자가 제3 배터리 셀의 음극과 제2 인덕터의 제2 단자 사이에 연결되어 있다.

Description

셀 균등화 장치, 이를 포함하는 배터리 장치 및 셀 균등화 방법
관련 출원과의 상호 인용
본 출원은 2019년 11월 18일자 대한민국 특허출원 제10-2019-0147975에 기초한 우선권의 이익을 주장하며, 해당 대한민국 특허출원의 문헌에 개시된 모든 내용은 본 명세서의 일부로서 포함된다.
아래 기재된 기술은 셀 균등화 장치, 이를 포함하는 배터리 장치 및 셀 균등화 방법에 관한 것이다.
배터리 팩 내부에는 다수의 배터리 셀이 직렬 또는 병렬로 연결되어 있으며, 배터리 셀 사이의 전압 편차는 배터리 셀의 과방전 또는 과충전을 초래하고, 배터리 셀의 수명 또한 감소시킬 수 있다. 이러한 전압 편차를 개선하기 위해서 배터리 관리 시스템(battery management system, BMS) 내부에 셀 균등화(cell balancing) 회로를 설계한다.
셀 균등화 회로로, 상대적으로 전압이 높은 배터리 셀의 에너지를 저항의 발열로 소모시켜서 배터리 셀 사이의 균형을 유지하는 패시브 셀 균등화 회로가 사용될 수 있다. 이 경우, 저항의 발열로 인해서 균등화를 위한 전류에 제한이 있으므로, 배터리 셀의 용량이 증가하는 추세에 맞추어 균등화를 위한 전류를 늘리기 어려운 문제점이 있다. 이를 개선하기 위해, 상대적으로 전압이 높은 배터리 셀의 에너지를 상대적으로 전압이 낮은 배터리 셀의 에너지로 전달하는 액티브 셀 균등화 회로가 제안되었다. 그러나 액티브 셀 균등화 회로를 구현하기 위해서 많은 소자가 필요하므로, 셀 균등화 회로의 단가가 높다는 문제점이 있다.
한 실시예는 셀 균등화 회로의 단가를 줄일 수 있는 셀 균등화 장치, 이를 포함하는 배터리 장치 및 셀 균등화 방법을 제공할 수 있다.
한 실시예에 따르면, 제1 배터리 셀, 복수의 제2 배터리 셀 및 제3 배터리 셀이 직렬로 연결되어 있는 배터리 모듈의 셀 균등화 장치가 제공된다. 상기 셀 균등화 장치는 제1 인덕터, 제2 인덕터, 제1 트랜지스터, 제1 액티브 소자 및 제2 액티브 소자를 포함한다. 상기 제1 인덕터의 제1 단자가 상기 제1 배터리 셀의 음극에 연결되어 있으며, 상기 제2 인덕터의 제2 단자가 상기 제3 배터리 셀의 양극에 연결되어 있다. 상기 제1 트랜지스터는 상기 제1 인덕터의 제2 단자와 상기 제2 인덕터의 제2 단자 사이에 연결되어 있다. 상기 제1 액티브 소자가 상기 제1 배터리 셀의 양극과 상기 제1 인덕터의 제2 단자 사이에 연결되어 있으며, 상기 제2 액티브 소자가 상기 제3 배터리 셀의 음극과 상기 제2 인덕터의 제2 단자 사이에 연결되어 있다.
상기 제1 액티브 소자는, 캐소드가 상기 제1 배터리 셀의 양극에 연결되고 애노드가 상기 제1 인덕터의 제2 단자에 연결되어 있는 제1 다이오드를 포함하고, 상기 제2 액티브 소자는, 캐소드가 상기 제2 인덕터의 제2 단자에 연결되고 애노드가 상기 제3 배터리 셀의 음극에 연결되어 있는 제2 다이오드를 포함할 수 있다.
상기 셀 균등화 장치는, 셀 균등화 시에 상기 제1 트랜지스터를 온하는 동작과 오프하는 동작을 반복하는 처리 회로를 더 포함할 수 있다.
상기 제1 액티브 소자는, 상기 제1 배터리 셀의 양극과 상기 제1 인덕터의 제2 단자 사이에 연결되어 있는 제2 트랜지스터를 포함하고, 상기 제2 액티브 소자는, 상기 제2 인덕터의 제2 단자와 상기 제3 배터리 셀의 음극 사이에 연결되어 있는 제3 트랜지스터를 포함할 수 있다.
상기 셀 균등화 장치는, 상기 제1 및 제3 배터리 셀의 에너지를 상기 제2 배터리 셀로 전달하기 위한 셀 균등화 시에, 상기 제2 및 제3 트랜지스터를 온하는 동작과 오프하는 동작을 반복하는 처리 회로를 더 포함할 수 있다.
상기 처리 회로는, 상기 제2 배터리 셀의 에너지를 상기 제1 및 제3 배터리 셀로 전달하기 위한 셀 균등화 시에, 상기 제1 트랜지스터를 온하는 동작과 오프하는 동작을 반복할 수 있다.
상기 제2 및 제3 트랜지스터는 각각 바디 다이오드를 가질 수 있다.
상기 배터리 모듈에서 상기 제1 배터리 셀은 양극 방향의 최외곽 배터리 셀이고, 상기 제3 배터리 셀은 음극 방향의 최외곽 배터리 셀일 수 있다.
다른 실시예에 따르면, 제1 배터리 셀, 복수의 제2 배터리 셀 및 제3 배터리 셀이 직렬로 연결되어 있는 배터리 모듈, 상기 제1 배터리 셀의 음극에 연결되어 있는 제1 인덕터와 상기 제3 배터리 셀의 양극에 연결되어 있는 제2 인덕터를 포함하는 셀 균등화 회로, 그리고 처리 회로를 포함하는 배터리 장치가 제공된다. 상기 처리 회로는, 상기 제2 배터리 셀의 에너지를 상기 제1 및 제3 배터리 셀로 전달하기 위해서, 제1 기간에서, 상기 제2 배터리 셀, 상기 제1 인덕터 및 상기 제2 인덕터를 거쳐서 형성되는 제1 전류 경로를 통해 상기 제1 인덕터와 상기 제2 인덕터에 전류를 주입하고, 제2 기간에서, 상기 제1 인덕터와 상기 제1 배터리 셀을 거쳐서 형성되는 제2 전류 경로를 통해 상기 제1 인덕터에 주입된 전류를 상기 제1 배터리 셀로 전달하며, 상기 제2 인덕터와 상기 제3 배터리 셀을 거쳐서 형성되는 제3 전류 경로를 통해 상기 제2 인덕터에 주입된 전류를 상기 제3 배터리 셀로 전달한다.
상기 처리 회로는, 상기 제1 및 제3 배터리 셀의 에너지를 상기 제2 배터리 셀로 전달하기 위해서, 제3 기간에서, 상기 제1 배터리 셀과 상기 제1 인덕터를 거쳐서 형성되는 제4 전류 경로를 통해 상기 제1 인덕터에 전류를 주입하며, 상기 제3 배터리 셀과 상기 제2 인덕터를 거쳐서 형성되는 제5 전류 경로를 통해 상기 제2 인덕터에 전류를 주입하고, 제4 기간에서, 상기 제1 인덕터와 상기 제2 배터리 셀을 거쳐서 형성되는 제6 전류 경로를 통해 상기 제1 인덕터에 주입된 전류를 상기 제2 배터리 셀로 전달하며, 상기 제2 인덕터와 상기 제2 배터리 셀을 거쳐서 형성되는 제7 전류 경로를 통해 상기 제2 인덕터에 주입된 전류를 상기 제2 배터리 셀로 전달할 수 있다.
또 다른 실시예에 따르면, 제1 배터리 셀, 복수의 제2 배터리 셀 및 제3 배터리 셀이 직렬로 연결되어 있는 배터리 모듈의 셀 균등화 방법이 제공된다. 상기 셀 균등화 방법은, 상기 제1 배터리 셀과 상기 제3 배터리 셀의 전압이 상기 제2 배터리 셀의 전압보다 낮은 경우, 상기 제2 배터리 셀의 에너지를 상기 제1 및 제3 배터리 셀로 전달하는 단계, 그리고 상기 제1 및 제3 배터리 셀의 전압이 상기 제2 배터리 셀의 전압보다 높은 경우, 상기 제1 및 제3 배터리 셀의 에너지를 상기 제2 배터리 셀로 전달하는 단계를 포함한다.
한 실시예에 따르면, 셀 균등화 회로에서 소자의 개수를 줄여서 단가를 줄일 수 있다.
도 1은 한 실시예에 따른 배터리 장치를 나타내는 도면이다.
도 2는 한 실시예에 따른 배터리 관리 시스템의 균등화 회로의 한 예를 나타내는 도면이다.
도 3은 도 2에 도시한 균등화 회로의 신호 타이밍 및 전류를 나타내는 도면이다.
도 4 및 도 5는 도 2에 도시한 균등화 회로의 전류 경로를 나타내는 도면이다.
도 6은 방전 시의 최외곽 배터리 셀과 내부 배터리 셀의 셀 전압을 나타내는 도면이다.
도 7은 충전 시의 최외곽 배터리 셀과 내부 배터리 셀의 셀 전압을 나타내는 도면이다.
도 8은 다른 실시예에 따른 배터리 관리 시스템의 균등화 회로의 한 예를 나타내는 도면이다.
도 9는 도 8에 도시한 균등화 회로의 신호 타이밍 및 전류를 나타내는 도면이다.
도 10 및 도 11은 도 8에 도시한 균등화 회로의 전류 경로를 나타내는 도면이다.
아래에서는 첨부한 도면을 참고로 하여 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
아래 설명에서 단수로 기재된 표현은 "하나" 또는 "단일" 등의 명시적인 표현을 사용하지 않은 이상, 단수 또는 복수로 해석될 수 있다.
도 1은 한 실시예에 따른 배터리 장치를 나타내는 도면이다.
도 1을 참고하면, 배터리 장치(100)는 외부 장치(10)에 전기적으로 연결될 수 있는 구조를 가진다. 외부 장치(10)가 부하인 경우, 배터리 장치(100)는 부하(10)로 에너지를 공급하는 전원으로 동작하여 방전된다. 외부 장치(10)가 충전기인 경우, 배터리 장치(100)는 충전기(10)를 통해 외부 에너지를 공급받아 충전된다.
부하로 동작하는 외부 장치(10)는 예를 들면 전자 장치, 이동 수단 또는 에너지 저장 시스템(energy storage system, ESS)일 수 있으며, 이동 수단은 예를 들면 전기 자동차, 하이브리드 자동차 또는 스마트 모빌리티(smart mobility)일 수 있다.
배터리 장치(100)는 배터리 팩(110), 배터리 관리 시스템(battery management system, BMS)(120) 및 스위치(131, 132)를 포함한다.
배터리 팩(110)은 전기적으로 연결되어 있는 복수의 배터리 셀(도시하지 않음)을 포함한다. 어떤 실시예에서, 배터리 셀은 충전 가능한 2차 전지일 수 있다. 배터리 팩(110)은 소정 개수의 배터리 셀이 직렬 연결되어 있는 배터리 모듈을 포함할 수 있다. 어떤 실시예에서, 배터리 팩(110)에서 소정 개수의 배터리 모듈이 직렬 또는 병렬 연결되어 원하는 에너지를 공급할 수 있다.
배터리 팩(110)은 배선을 통해 배터리 관리 시스템(120)에 연결되어 있다. 배터리 관리 시스템(120)은 복수의 배터리 셀에 대한 정보를 포함한 배터리 셀에 관한 다양한 정보를 취합 및 분석하여 배터리 셀의 충전 및 방전, 셀 균등화 동작, 보호 동작 등을 제어하고, 스위치(131, 132)의 동작을 제어할 수 있다.
배터리 관리 시스템(120)은 셀 균등화 회로(121) 및 처리 회로(122)를 포함한다. 셀 균등화 회로(121)는 배터리 팩(110)의 배터리 모듈에 대응한다. 어떤 실시예에서, 배터리 팩(110)이 복수의 배터리 모듈을 포함하는 경우, 복수의 배터리 모듈에 각각 대응하는 복수의 셀 균등화 회로(121)가 제공될 수 있다. 셀 균등화 회로(121)는 직렬로 연결되어 있는 복수의 배터리 셀의 외곽 배터리 셀과 내부 배터리 셀 사이에서 셀 균등화를 수행한다. 어떤 실시예에서, 셀 균등화 회로(121)는 균등화가 필요한 경우 처리 회로(122)의 제어에 따라 균등화를 수행할 수 있다.
스위치(131, 132)는 배터리 팩(110)과 외부 장치(10) 사이에 연결되어 배터리 팩(110)과 외부 장치(10) 사이의 전기적 연결을 제어한다. 예를 들면, 스위치(131)는 배터리 팩(110)의 양극 전압이 출력되는 양극 출력 단자(PV(+))와 외부 장치(10)에 연결되는 양극 연결 단자(DC(+)) 사이에 연결되고, 스위치(132)는 배터리 팩(110)의 음극 전압이 출력되는 음극 출력 단자(PV(-))와 외부 장치(10)에 연결되는 음극 연결 단자(DC(-)) 사이에 연결될 수 있다. 어떤 실시예에서, 스위치(131, 132)는 트랜지스터 또는 릴레이일 수 있다.
처리 회로(122)는 셀 균등화 회로(121)의 동작 및 스위치(131, 132)의 동작을 제어한다. 처리 회로(122)는 프로세서를 포함하는 회로일 수 있으며, 프로세서는 예를 들면 마이크로 제어 장치(micro controller unit, MCU)일 수 있다. 또한 처리 회로(122)는 프로세서의 제어에 따라 셀 균등화 회로(122)의 스위치의 동작을 제어하는 구동 드라이버를 더 포함할 수 있다.
어떤 실시예에서, 배터리 관리 시스템(120)는 셀 전압 감지 회로(도시하지 않음)를 더 포함할 수 있다. 처리 회로(122)는 셀 전압 감시 회로에서 감지한 배터리 셀의 전압에 기초하여서 균등화가 필요한지를 결정할 수 있다.
아래에서는 한 실시예에 따른 배터리 관리 시스템의 셀 균등화 회로에 대해서 도 2 내지 도 5를 참고로 하여 설명한다.
도 2는 한 실시예에 따른 배터리 관리 시스템의 균등화 회로의 한 예를 나타내는 도면이며, 도 3은 도 2에 도시한 균등화 회로의 신호 타이밍 및 전류를 나타내는 도면이고, 도 4 및 도 5는 도 2에 도시한 균등화 회로의 전류 경로를 나타내는 도면이다. 도 2 내지 도 5에서는 설명의 편의상 배터리 모듈에서 포함되는 직렬로 연결되어 있는 배터리 셀의 개수를 여섯 개로 가정하며, 배터리 셀의 개수는 여섯 개에 한정되지 않는다.
도 2를 참고하면, 셀 균등화 회로(200)는 트랜지스터(SW1), 인덕터(L1, L2) 및 다이오드(D1, D2)를 포함한다.
인덕터(L1)의 제1 단자는 복수의 배터리 셀(C1, C2, C3, C4, C5, C6) 중에서 양극 방향의 최외곽 배터리 셀(C1)과 이에 인접한 배터리 셀(C2)의 접점(즉, 최외곽 배터리 셀(C1)의 음극 및 인접 배터리 셀(C2)의 양극)에 연결되어 있다. 다이오드(D1)는 최외곽 배터리 셀(C1)의 양극과 인덕터(L1)의 제2 단자 사이에 연결되어 있다. 구체적으로, 다이오드(D1)의 캐소드가 최외곽 배터리 셀(C1)의 양극에 연결되고, 다이오드(D1)의 애노드가 인덕터(L1)의 제2 단자에 연결되어 있다.
인덕터(L2)의 제1 단자는 복수의 배터리 셀(C1-C6) 중에서 음극 방향의 최외곽 배터리 셀(C6)과 이에 인접한 배터리 셀(C5)의 접점(즉, 최외곽 배터리 셀(C6)의 양극 및 인접 배터리 셀(C5)의 음극)에 연결되어 있다. 다이오드(D2)는 최외곽 배터리 셀(C6)의 음극과 인덕터(L2)의 제2 단자 사이에 연결되어 있다. 구체적으로, 다이오드(D2)의 애노드가 최외곽 배터리 셀(C6)의 음극에 연결되고, 다이오드(D2)의 캐소드가 인덕터(L2)의 제2 단자에 연결되어 있다.
트랜지스터(SW1)는 인덕터(L1)의 제2 단자(즉, 다이오드(D1)의 애노드)와 인덕터(L2)의 제2 단자(즉, 다이오드(D2)의 캐소드) 사이에 연결되어 있다. 구체적으로, 트랜지스터(SW1)의 제1 단자가 인덕터(L1)의 제2 단자에 연결되고, 트랜지스터(SW1)의 제2 단자가 인덕터(L2)의 제2 단자에 연결되어 있다. 트랜지스터(SW1)는 제어 단자에 전달되는 처리 회로(도 1의 122), 예를 들면 처리 회로(122)의 구동 드라이버로부터의 제어 신호에 응답하여 온/오프될 수 있다. 어떤 실시예에서, 트랜지스터(SW1)는 MOSFET(metal-oxide semiconductor field-effect transistor)일 수 있다. 이 경우, 트랜지스터(SW1)는 바디 다이오드를 가질 수 있다. 한 실시예에서, 도 2에 도시한 것처럼, 트랜지스터(SW1)는 n채널 트랜지스터, 예를 들면 NMOS 트랜지스터일 수 있다. 이 경우, 트랜지스터(SW1)는 드레인, 소스 및 게이트를 각각 제1 단자, 제2 단자 및 제어 단자로 가진다.
도 3 및 도 4를 참고하면, 균등화가 필요한 경우, t0에서 처리 회로(도 1의 122)로부터의 제어 신호에 응답하여 트랜지스터(SW1)가 온된다. 그러면 복수의 배터리 셀 중 내부 배터리 셀(C2-C5), 인덕터(L1), 트랜지스터(SW1) 및 인덕터(L2)를 거쳐서 전류 경로(I 1)가 형성된다. 내부 배터리 셀(C2-C5)의 전압에 의해 인덕터(L1, L2)에 흐르는 전류(I L1, I L2)가 점진적으로 증가하고, 내부 배터리 셀(C2-C5)를 통해 흐르는 전류(I C2-C5)도 점진적으로 증가한다. 즉, t0에서 t1까지의 기간 동안 내부 배터리 셀(C2-C5)의 에너지가 인덕터(L1, L2)에 주입될 수 있다.
다음, 도 3 및 도 5를 참고하면, t1에서 트랜지스터(SW1)가 오프되어, 인덕터(L1), 다이오드(D1) 및 양극 방향의 최외곽 배터리 셀(C1)을 거쳐서 전류 경로(I 2)가 형성되고, 인덕터(L2), 음극 방향의 최외곽 배터리 셀(C6) 및 다이오드(D2)를 거쳐서 전류 경로(I 3)가 형성된다. 이에 따라, 인덕터(L1, L2)에 흐르는 전류(I L1, I L2)가 최외곽 배터리 셀(C1, C6)로 공급되어 인덕터(L1, L2)에 흐르는 전류(I L1, I L2)가 점진적으로 감소하고, 최외곽 배터리 셀(C1, C6)를 통해 흐르는 전류(I C1, I C6)도 점진적으로 감소한다. 즉, t1에서 t2까지의 기간 동안 인덕터(L1, L2)에 주입된 에너지가 최외곽 배터리 셀(C1, C6)로 공급되어, 최외곽 배터리 셀(C1, C6)이 충전될 수 있다. 여기서, t2는 인덕터(L1, L2)에 흐르는 전류(I L1, I L2)가 0이 되는 시점일 수 있다.
다음, 처리 회로(122)는 인덕터(L1, L2)에 전류(I L1, I L2)를 주입하는 동작(t0-t1) 및 인덕터(L1, L2)에 흐르는 전류로 최외곽 배터리 셀(C1, C6)을 충전하는 동작(t1-t2)을 균등화가 완료될 때까지 반복할 수 있다.
도 2에서는 최외곽 배터리 셀(C1, C6)과 인덕터(L1, L2) 사이의 전류 경로를 형성하기 위한 액티브 소자로 다이오드(D1, D2)가 사용되었지만, 다이오드(D1, D2) 대신에 다른 액티브 소자가 사용될 수 있다. 어떤 실시예에서, 다이오드(D1, D2) 대신에 트랜지스터가 사용될 수 있다. 한 실시예에서, 트랜지스터(SW1)를 온할 때 다이오드 대신에 사용되는 트랜지스터를 오프하고, 트랜지스터(SW1)를 오프할 때 다이오드 대신에 사용되는 트랜지스터를 온할 수 있다. 다른 실시예에서, 트랜지스터(SW1)의 온/오프와 관계 없이 다이오드 대신에 사용되는 트랜지스터를 오프 상태로 유지할 수 있다. 이 경우, 인덕터(L1, L2)에 주입된 전류는 트랜지스터의 바디 다이오드를 통해 각각 최외곽 배터리 셀(C1, C6)로 전달될 수 있다.
배터리 장치(도 1의 100)가 외부 장치(도 1의 10)로 에너지를 공급하는 경우, 도 6에 도시한 것처럼 배터리 모듈에서 최외곽 배터리 셀의 온도가 낮아서 최외곽 배터리 셀이 먼저 방전될 수 있다. 한 실시예에 따르면, 내부 배터리 셀(C2-C6)의 에너지를 인덕터(L1, L2)를 통해 최외곽 배터리 셀로 전달할 수 있으므로, 균등화를 수행할 수 있다. 또한 배터리 셀마다 인덕터와 트랜지스터를 사용하는 종래의 액티브 셀 균등화 회로에 비해서 사용되는 소자의 수를 줄일 수 있으며, 이에 따라 셀 균등화 회로의 단가를 줄일 수 있다.
한편, 충전기인 외부 장치(10)를 통해 배터리 장치(100)가 충전되는 경우, 도 7에 도시한 것처럼 내부 배터리 셀에 비해서 최외곽 배터리 셀이 먼저 충전될 수 있다. 이 경우, 최외곽 배터리 셀의 에너지를 내부 배터리 셀로 전달해서 균등화를 수행할 수 있다. 그러나 도 2에 도시한 셀 균등화 회로로는 최외곽 배터리 셀의 에너지를 내부 배터리 셀로 전달하지 못할 수 있다.
아래에서는 최외곽 배터리 셀의 에너지를 내부 배터리 셀로 전달할 수 있는 셀 균등화 회로에 대해서 도 8 내지 도 11을 참고로 하여 설명한다.
도 8은 다른 실시예에 따른 배터리 관리 시스템의 균등화 회로의 한 예를 나타내는 도면이며, 도 9는 도 8에 도시한 균등화 회로의 신호 타이밍 및 전류를 나타내는 도면이고, 도 10 및 도 11은 도 8에 도시한 균등화 회로의 전류 경로를 나타내는 도면이다. 도 8 내지 도 11에서는 설명의 편의상 배터리 모듈에서 포함되는 직렬로 연결되어 있는 배터리 셀의 개수를 여섯 개로 가정하며, 배터리 셀의 개수는 여섯 개에 한정되지 않는다.
도 8을 참고하면, 셀 균등화 회로(800)는 트랜지스터(SW1, SW2, SW3), 인덕터(L1, L2) 및 다이오드(D3, D4)를 포함한다.
트랜지스터(SW1) 및 인덕터(L1, L2)는 도 2를 참고로 하여 설명한 셀 균등화 회로(200)과 유사한 연결 관계를 가진다.
인덕터(L1)의 제1 단자는 복수의 배터리 셀(C1-C6) 중에서 양극 방향의 최외곽 배터리 셀(C1)과 이에 인접한 배터리 셀(C2)의 접점(즉, 최외곽 배터리 셀(C1)의 음극 및 인접 배터리 셀(C2)의 양극)에 연결되어 있다. 트랜지스터(SW2)는 최외곽 배터리 셀(C1)의 양극과 인덕터(L1)의 제2 단자 사이에 연결되어 있다. 구체적으로, 트랜지스터(SW2)의 제1 단자가 최외곽 배터리 셀(C1)의 양극에 연결되고, 트랜지스터(SW2)의 제2 단자가 인덕터(L1)의 제2 단자에 연결되어 있다.
인덕터(L2)의 제1 단자는 복수의 배터리 셀(C1-C6) 중에서 음극 방향의 최외곽 배터리 셀(C6)과 이에 인접한 배터리 셀(C5)의 접점(즉, 최외곽 배터리 셀(C6)의 양극 및 인접 배터리 셀(C5)의 음극)에 연결되어 있다. 트랜지스터(SW3)는 최외곽 배터리 셀(C6)의 음극과 인덕터(L2)의 제2 단자 사이에 연결되어 있다. 구체적으로, 트랜지스터(SW2)의 제1 단자가 인덕터(L2)의 제2 단자에 연결되고, 트랜지스터(SW2)의 제2 단자가 최외곽 배터리 셀(C6)의 음극에 연결되어 있다.
다이오드(D3)는 음극 방향의 최외곽 배터리 셀(C6)에 인접한 배터리 셀(C5)의 음극(즉, 최외곽 배터리 셀(C6)의 양극 및 인덕터(L2)의 제1 단자)와 인덕터(L1)의 제2 단자(즉, 트랜지스터(SW2)의 제2 단자) 사이에 연결되어 있다. 구체적으로, 다이오드(D3)의 애노드가 인접 배터리 셀(C5)의 음극에 연결되고, 다이오드(D3)의 캐소드가 인덕터(L1)의 제2 단자에 연결되어 있다. 다이오드(D4)는 양극 방향의 최외곽 배터리 셀(C1)에 인접한 배터리 셀(C2)의 양극(즉, 최외곽 배터리 셀(C1)의 음극 및 인덕터(L2)의 제1 단자)와 인덕터(L1)의 제2 단자(즉, 트랜지스터(SW2)의 제2 단자) 사이에 연결되어 있다. 구체적으로, 다이오드(D4)의 캐소드가 인접 배터리 셀(C2)의 양극에 연결되고, 다이오드(D4)의 애노드가 인덕터(L2)의 제2 단자에 연결되어 있다.
트랜지스터(SW1)는 인덕터(L1)의 제2 단자(즉, 트랜지스터(SW2)의 제2 단자 및 다이오드(D3)의 캐소드)와 인덕터(L2)의 제2 단자(즉, 트랜지스터(SW3)의 제1 단자 및 다이오드(D4)의 애노드) 사이에 연결되어 있다. 구체적으로, 트랜지스터(SW1)의 제1 단자가 인덕터(L1)의 제2 단자에 연결되고, 트랜지스터(SW1)의 제2 단자가 인덕터(L2)의 제2 단자에 연결되어 있다.
트랜지스터(SW1, SW2, SW3)는 제어 단자에 전달되는 처리 회로(도 1의 122), 예를 들면 처리 회로(122)의 구동 드라이버로부터의 제어 신호에 응답하여 온/오프될 수 있다. 어떤 실시예에서, 트랜지스터(SW1, SW2, SW3)는 MOSFET(metal-oxide semiconductor field-effect transistor)일 수 있다. 이 경우, 트랜지스터(SW1, SW2, SW3)는 바디 다이오드를 가질 수 있다. 한 실시예에서, 도 8에 도시한 것처럼, 트랜지스터(SW1, SW2, SW3)는 n채널 트랜지스터, 예를 들면 NMOS 트랜지스터일 수 있다. 이 경우, 트랜지스터(SW1, SW2, SW3)는 드레인, 소스 및 게이트를 각각 제1 단자, 제2 단자 및 제어 단자로 가진다.
도 9 및 도 10을 참고하면, 최외곽 배터리 셀(C1, C6)의 에너지를 내부 배터리 셀(C2-C5)로 전달하기 위한 균등화가 필요한 경우, t0에서 처리 회로(도 1의 122)로부터의 제어 신호에 응답하여 트랜지스터(SW2, SW3)가 온된다. 그러면 양극 방향의 최외곽 배터리 셀(C1), 트랜지스터(SW2) 및 인덕터(L1)를 거쳐서 전류 경로(I 1)가 형성되고, 음극 방향의 최외곽 배터리 셀(C6), 인덕터(L2) 및 트랜지스터(SW3)를 거쳐서 전류 경로(I 2)가 형성된다. 최외곽 배터리 셀(C1, C6)의 전압에 의해 인덕터(L1, L2)에 흐르는 전류(I L1, I L2)가 점진적으로 증가하고, 최외곽 배터리 셀(C1, C6)를 통해 흐르는 전류(I C1, I C6)도 점진적으로 증가한다. 즉, t0에서 t1까지의 기간 동안 최외곽 배터리 셀(C1, C6)의 에너지가 인덕터(L1, L2)에 주입될 수 있다.
다음, 도 9 및 도 11을 참고하면, t1에서 트랜지스터(SW2, SW3)가 오프되어, 인덕터(L1), 내부 배터리 셀(C2-C5) 및 다이오드(D3)을 거쳐서 전류 경로(I 3)가 형성되고, 인덕터(L2), 다이오드(D4) 및 내부 배터리 셀(C2-C5)를 거쳐서 전류 경로(I 4)가 형성된다. 인덕터(L1, L2)에 흐르는 전류(I L1, I L2)가 내부 배터리 셀(C2-C5)로 공급되어 인덕터(L1, L2)에 흐르는 전류(I L1, I L2)는 점진적으로 감소하고, 내부 배터리 셀(C2-C5)를 통해 흐르는 전류(I C2-C5)도 점진적으로 감소한다. 즉, t1에서 t2까지의 기간 동안 인덕터(L1, L2)에 주입된 에너지가 내부 배터리 셀(C2-C5)로 공급되어, 내부 배터리 셀(C2-C5)이 충전될 수 있다. 여기서, t2는 인덕터(L1, L2)에 흐르는 전류(I L1, I L2)가 0이 되는 시점일 수 있다.
다음, 처리 회로(122)는 인덕터(L1, L2)에 전류(I L1, I L2)를 주입하는 동작(t0-t1) 및 인덕터(L1, L2)에 흐르는 전류로 최외곽 배터리 셀(C1, C6)을 충전하는 동작(t1-t2)을 균등화가 완료될 때까지 반복할 수 있다.
한편, 내부 배터리 셀(C2-C5)의 에너지를 최외곽 배터리 셀(C1, C6)로 전달하기 위한 균등화가 필요한 경우, 도 3 내지 도 5를 참고로 하여 설명한 것처럼, 트랜지스터(SW1)의 온/오프 동작을 반복함으로써 균등화를 수행할 수 있다.
구체적으로, 도 2에 도시한 것처럼, 먼저 처리 회로(122)는 트랜지스터(SW1)를 온하여서 내부 배터리 셀(C2-C5), 인덕터(L1), 트랜지스터(SW1) 및 인덕터(L2)를 거쳐서 전류 경로를 형성한다. 이에 따라, 내부 배터리 셀(C2-C5)의 에너지가 인덕터(L1, L2)에 주입될 수 있다.
다음, 처리 회로(122)는 트랜지스터(SW1)를 오프하여서, 인덕터(L1), 트랜지스터(SW2) 및 양극 방향의 최외곽 배터리 셀(C1)을 거쳐서 전류 경로를 형성하고, 인덕터(L2), 음극 방향의 최외곽 배터리 셀(C6) 및 트랜지스터(SW3)를 거쳐서 전류 경로를 형성한다. 이에 따라, 인덕터(L1, L2)에 주입된 에너지가 최외곽 배터리 셀(C1, C6)로 공급되어, 최외곽 배터리 셀(C1, C6)이 충전될 수 있다.
어떤 실시예에서, 최외곽 배터리 셀(C1, C6)로 에너지를 공급하기 위한 두 전류 경로는 각각 트랜지스터(SW2)의 바디 다이오드와 트랜지스터(SW3)의 바디 다이오드를 통해 형성될 수 있다. 한 실시예에서, 트랜지스터(SW1)를 온할 때 트랜지스터(SW2, SW3)를 오프하고, 트랜지스터(SW1)를 오프할 때 트랜지스터(SW2, SW3)를 온할 수 있다. 다른 실시예에서, 트랜지스터(SW1)의 온/오프와 관계 없이 트랜지스터(SW2, SW3)를 오프 상태로 유지할 수 있다.
이와 같이, 다른 실시예에 따르면, 배터리 장치(도 1의 100)가 충전되는 경우처럼, 내부 배터리 셀에 비해서 최외곽 배터리 셀의 전압이 높은 경우, 최외곽 배터리 셀의 에너지를 내부 배터리 셀로 전달해서 균등화를 수행할 수 있다. 또한 배터리 장치(100)가 외부 장치(도 1의 10)로 에너지를 공급하는 경우처럼, 최외곽 배터리 셀의 전압이 내부 배터리 셀의 전압보다 낮은 경우, 내부 배터리 셀의 에너지를 최외곽 배터리 셀로 전달해서 균등화를 수행할 수 있다.
이상에서 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (19)

  1. 제1 배터리 셀, 복수의 제2 배터리 셀 및 제3 배터리 셀이 직렬로 연결되어 있는 배터리 모듈의 셀 균등화 장치로서,
    상기 제1 배터리 셀의 음극에 제1 단자가 연결되어 있는 제1 인덕터,
    상기 제3 배터리 셀의 양극에 제1 단자가 연결되어 있는 제2 인덕터,
    상기 제1 인덕터의 제2 단자와 상기 제2 인덕터의 제2 단자 사이에 연결되어 있는 제1 트랜지스터,
    상기 제1 배터리 셀의 양극과 상기 제1 인덕터의 제2 단자 사이에 연결되어 있는 제1 액티브 소자, 그리고
    상기 제3 배터리 셀의 음극과 상기 제2 인덕터의 제2 단자 사이에 연결되어 있는 제2 액티브 소자
    를 포함하는 셀 균등화 장치.
  2. 제1항에서,
    상기 제1 액티브 소자는, 캐소드가 상기 제1 배터리 셀의 양극에 연결되고 애노드가 상기 제1 인덕터의 제2 단자에 연결되어 있는 제1 다이오드를 포함하며,
    상기 제2 액티브 소자는, 캐소드가 상기 제2 인덕터의 제2 단자에 연결되고 애노드가 상기 제3 배터리 셀의 음극에 연결되어 있는 제2 다이오드를 포함하는
    셀 균등화 장치.
  3. 제2항에서,
    셀 균등화 시에 상기 제1 트랜지스터를 온하는 동작과 오프하는 동작을 반복하는 처리 회로를 더 포함하는 셀 균등화 장치.
  4. 제1항에서,
    상기 제1 액티브 소자는, 상기 제1 배터리 셀의 양극과 상기 제1 인덕터의 제2 단자 사이에 연결되어 있는 제2 트랜지스터를 포함하며,
    상기 제2 액티브 소자는, 상기 제2 인덕터의 제2 단자와 상기 제3 배터리 셀의 음극 사이에 연결되어 있는 제3 트랜지스터를 포함하는
    셀 균등화 장치.
  5. 제4항에서,
    상기 제1 및 제3 배터리 셀의 에너지를 상기 제2 배터리 셀로 전달하기 위한 셀 균등화 시에, 상기 제2 및 제3 트랜지스터를 온하는 동작과 오프하는 동작을 반복하는 처리 회로를 더 포함하는 셀 균등화 장치.
  6. 제5항에서,
    상기 처리 회로는, 상기 제2 배터리 셀의 에너지를 상기 제1 및 제3 배터리 셀로 전달하기 위한 셀 균등화 시에, 상기 제1 트랜지스터를 온하는 동작과 오프하는 동작을 반복하는 셀 균등화 장치.
  7. 제6항에서,
    상기 제2 및 제3 트랜지스터는 각각 바디 다이오드를 가지는 셀 균등화 장치.
  8. 제1항에서,
    상기 배터리 모듈에서 상기 제1 배터리 셀은 양극 방향의 최외곽 배터리 셀이고, 상기 제3 배터리 셀은 음극 방향의 최외곽 배터리 셀인 셀 균등화 장치.
  9. 제1 배터리 셀, 복수의 제2 배터리 셀 및 제3 배터리 셀이 직렬로 연결되어 있는 배터리 모듈,
    상기 제1 배터리 셀의 음극에 연결되어 있는 제1 인덕터와 상기 제3 배터리 셀의 양극에 연결되어 있는 제2 인덕터를 포함하는 셀 균등화 회로, 그리고
    처리 회로를 포함하며,
    상기 처리 회로는, 상기 제2 배터리 셀의 에너지를 상기 제1 및 제3 배터리 셀로 전달하기 위해서,
    제1 기간에서, 상기 제2 배터리 셀, 상기 제1 인덕터 및 상기 제2 인덕터를 거쳐서 형성되는 제1 전류 경로를 통해 상기 제1 인덕터와 상기 제2 인덕터에 전류를 주입하고,
    제2 기간에서, 상기 제1 인덕터와 상기 제1 배터리 셀을 거쳐서 형성되는 제2 전류 경로를 통해 상기 제1 인덕터에 주입된 전류를 상기 제1 배터리 셀로 전달하며, 상기 제2 인덕터와 상기 제3 배터리 셀을 거쳐서 형성되는 제3 전류 경로를 통해 상기 제2 인덕터에 주입된 전류를 상기 제3 배터리 셀로 전달하는
    를 포함하는 배터리 장치.
  10. 제9항에서,
    상기 셀 균등화 회로는, 상기 제1 전류 경로를 형성하기 위한 제1 트랜지스터, 상기 제2 전류 경로를 형성하기 위한 제1 다이오드 및 상기 제3 전류 경로를 형성하기 위한 제2 다이오드를 더 포함하는 배터리 장치.
  11. 제9항에서,
    상기 셀 균등화 회로는, 상기 제1 전류 경로를 형성하기 위한 제1 트랜지스터, 상기 제2 전류 경로를 형성하기 위한 제2 트랜지스터 및 상기 제3 전류 경로를 형성하기 위한 제3 트랜지스터를 더 포함하는 배터리 장치.
  12. 제9항에서,
    상기 처리 회로는, 상기 제1 및 제3 배터리 셀의 에너지를 상기 제2 배터리 셀로 전달하기 위해서,
    제3 기간에서, 상기 제1 배터리 셀과 상기 제1 인덕터를 거쳐서 형성되는 제4 전류 경로를 통해 상기 제1 인덕터에 전류를 주입하며, 상기 제3 배터리 셀과 상기 제2 인덕터를 거쳐서 형성되는 제5 전류 경로를 통해 상기 제2 인덕터에 전류를 주입하고,
    제4 기간에서, 상기 제1 인덕터와 상기 제2 배터리 셀을 거쳐서 형성되는 제6 전류 경로를 통해 상기 제1 인덕터에 주입된 전류를 상기 제2 배터리 셀로 전달하며, 상기 제2 인덕터와 상기 제2 배터리 셀을 거쳐서 형성되는 제7 전류 경로를 통해 상기 제2 인덕터에 주입된 전류를 상기 제2 배터리 셀로 전달하는
    를 포함하는 배터리 장치.
  13. 제12항에서,
    상기 셀 균등화 회로는, 상기 제4 전류 경로를 형성하기 위한 제1 트랜지스터, 상기 제5 전류 경로를 형성하기 위한 제2 트랜지스터, 상기 제6 전류 경로를 형성하기 위한 제1 다이오드 및 상기 제7 전류 경로를 형성하기 위한 제2 다이오드를 더 포함하는 배터리 장치.
  14. 제13항에서,
    상기 셀 균등화 회로는, 상기 제1 전류 경로를 형성하기 위한 제3 트랜지스터를 더 포함하며,
    상기 제1 트랜지스터는 상기 제2 전류 경로를 형성하고, 상기 제2 트랜지스터는 상기 제3 전류 경로를 형성하는
    배터리 장치.
  15. 제9항에서,
    상기 배터리 모듈에서 상기 제1 배터리 셀은 양극 방향의 최외곽 배터리 셀이고, 상기 제3 배터리 셀은 음극 방향의 최외곽 배터리 셀인 배터리 장치.
  16. 제1 배터리 셀, 복수의 제2 배터리 셀 및 제3 배터리 셀이 직렬로 연결되어 있는 배터리 모듈의 셀 균등화 방법으로서,
    상기 제1 배터리 셀과 상기 제3 배터리 셀의 전압이 상기 제2 배터리 셀의 전압보다 낮은 경우, 상기 제2 배터리 셀의 에너지를 상기 제1 및 제3 배터리 셀로 전달하는 단계, 그리고
    상기 제1 및 제3 배터리 셀의 전압이 상기 제2 배터리 셀의 전압보다 높은 경우, 상기 제1 및 제3 배터리 셀의 에너지를 상기 제2 배터리 셀로 전달하는 단계
    를 포함하는 셀 균등화 방법.
  17. 제16항에서,
    상기 제2 배터리 셀의 에너지를 상기 제1 및 제3 배터리 셀로 전달하는 단계는,
    상기 제2 배터리 셀, 상기 제1 배터리 셀의 음극에 연결되어 있는 제1 인덕터 및 상기 제3 배터리 셀의 양극에 연결되어 있는 제2 인덕터를 거쳐서 형성되는 제1 전류 경로를 통해 상기 제1 인덕터와 상기 제2 인덕터에 전류를 주입하는 단계, 그리고
    상기 제1 인덕터와 상기 제1 배터리 셀을 거쳐서 형성되는 제2 전류 경로를 통해 상기 제1 인덕터에 주입된 전류를 상기 제1 배터리 셀로 전달하고, 상기 제2 인덕터와 상기 제3 배터리 셀을 거쳐서 형성되는 제3 전류 경로를 통해 상기 제2 인덕터에 주입된 전류를 상기 제3 배터리 셀로 전달하는 단계
    를 포함하는 셀 균등화 방법.
  18. 제16항에서,
    상기 제1 및 제3 배터리 셀의 에너지를 상기 제2 배터리 셀로 전달하는 단계는,
    상기 제1 배터리 셀과 상기 제1 배터리 셀의 음극에 연결되어 있는 상기 제1 인덕터를 거쳐서 형성되는 제1 전류 경로를 통해 상기 제1 인덕터에 전류를 주입하고, 상기 제3 배터리 셀과 상기 제3 배터리 셀의 양극에 연결되어 있는 제2 인덕터를 거쳐서 형성되는 제2 전류 경로를 통해 상기 제2 인덕터에 전류를 주입하는 단계, 그리고
    상기 제1 인덕터와 상기 제2 배터리 셀을 거쳐서 형성되는 제3 전류 경로를 통해 상기 제1 인덕터에 주입된 전류를 상기 제2 배터리 셀로 전달하고, 상기 제2 인덕터와 상기 제2 배터리 셀을 거쳐서 형성되는 제4 전류 경로를 통해 상기 제2 인덕터에 주입된 전류를 상기 제2 배터리 셀로 전달하는 단계
    를 포함하는 셀 균등화 방법.
  19. 제16항에서,
    상기 배터리 모듈에서 상기 제1 배터리 셀은 양극 방향의 최외곽 배터리 셀이고, 상기 제3 배터리 셀은 음극 방향의 최외곽 배터리 셀인 셀 균등화 방법.
PCT/KR2020/014327 2019-11-18 2020-10-20 셀 균등화 장치, 이를 포함하는 배터리 장치 및 셀 균등화 방법 WO2021101083A1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202080010183.9A CN113348583B (zh) 2019-11-18 2020-10-20 单体平衡装置、包括单体平衡装置的电池装置以及单体平衡方法
US17/421,575 US20220085623A1 (en) 2019-11-18 2020-10-20 Cell balancing apparatus, battery apparatus including the same, and cell balancing method
JP2021543435A JP7440186B2 (ja) 2019-11-18 2020-10-20 セル均等化装置、これを含むバッテリー装置およびセル均等化方法
EP20890183.5A EP3907847A4 (en) 2019-11-18 2020-10-20 CELL BALANCING APPARATUS, BATTERY APPARATUS COMPRISING THE SAME, AND CELL BALANCING METHOD

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0147975 2019-11-18
KR1020190147975A KR20210060208A (ko) 2019-11-18 2019-11-18 셀 균등화 장치, 이를 포함하는 배터리 장치 및 셀 균등화 방법

Publications (1)

Publication Number Publication Date
WO2021101083A1 true WO2021101083A1 (ko) 2021-05-27

Family

ID=75980161

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/014327 WO2021101083A1 (ko) 2019-11-18 2020-10-20 셀 균등화 장치, 이를 포함하는 배터리 장치 및 셀 균등화 방법

Country Status (6)

Country Link
US (1) US20220085623A1 (ko)
EP (1) EP3907847A4 (ko)
JP (1) JP7440186B2 (ko)
KR (1) KR20210060208A (ko)
CN (1) CN113348583B (ko)
WO (1) WO2021101083A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008017605A (ja) * 2006-07-05 2008-01-24 Fdk Corp 直列セルの電圧バランス補正回路
JP2008042970A (ja) * 2006-08-01 2008-02-21 Fdk Corp 多直列蓄電セル
KR20120011363A (ko) * 2010-07-26 2012-02-08 한국전기연구원 충전 밸런싱 장치와 방법 및 이를 이용한 계통 연계형 배터리 충방전 시스템
US20120223669A1 (en) * 2009-11-19 2012-09-06 Stefan Butzmann Method and device for balancing electrical voltages in electrical accumulator units
KR101957841B1 (ko) * 2018-11-16 2019-03-13 현형호 태양광 전력 저장 배터리 밸런싱 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2231260A1 (en) * 1998-03-06 1999-09-06 William G. Dunford Battery equalizer
WO2008115538A1 (en) * 2007-03-20 2008-09-25 Enerdel, Inc. System and method for balancing a state of charge of series connected cells
DE102008043611A1 (de) * 2008-11-10 2010-05-12 Robert Bosch Gmbh Angleichen elektrischer Spannungen elektrischer Speichereinheiten
DE102009002468A1 (de) * 2009-04-17 2010-10-21 Robert Bosch Gmbh Ermittlung des Innenwiderstands einer Batteriezelle einer Traktionsbatterie bei Einsatz von induktivem Zellbalancing
EP2400622A3 (en) * 2010-06-28 2012-03-14 Nxp B.V. Inductive cell balancing
CN102111003B (zh) * 2011-02-21 2013-07-17 成都芯源***有限公司 新型电池均衡电路及其调节方法
JP2013121241A (ja) * 2011-12-07 2013-06-17 Toyota Industries Corp 電池均等化装置および方法
TWI560972B (en) * 2012-07-13 2016-12-01 Fu Sheng Tsai Balancing circuit for balancing battery units
JP6234049B2 (ja) * 2013-04-09 2017-11-22 ＮＥｘＴ−ｅ Ｓｏｌｕｔｉｏｎｓ株式会社 バランス補正装置および蓄電システム
CN204947676U (zh) * 2015-09-15 2016-01-06 华南理工大学 一种电池组分层均衡电路
US10063070B2 (en) * 2016-11-25 2018-08-28 National Chung Shan Institute Of Science And Technology Battery active balancing system
KR102236384B1 (ko) * 2017-10-27 2021-04-05 주식회사 엘지화학 배터리 밸런싱을 위한 장치 및 그것을 포함하는 배터리팩

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008017605A (ja) * 2006-07-05 2008-01-24 Fdk Corp 直列セルの電圧バランス補正回路
JP2008042970A (ja) * 2006-08-01 2008-02-21 Fdk Corp 多直列蓄電セル
US20120223669A1 (en) * 2009-11-19 2012-09-06 Stefan Butzmann Method and device for balancing electrical voltages in electrical accumulator units
KR20120011363A (ko) * 2010-07-26 2012-02-08 한국전기연구원 충전 밸런싱 장치와 방법 및 이를 이용한 계통 연계형 배터리 충방전 시스템
KR101957841B1 (ko) * 2018-11-16 2019-03-13 현형호 태양광 전력 저장 배터리 밸런싱 장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3907847A4 *

Also Published As

Publication number Publication date
CN113348583B (zh) 2024-05-14
EP3907847A1 (en) 2021-11-10
KR20210060208A (ko) 2021-05-26
CN113348583A (zh) 2021-09-03
JP2022518922A (ja) 2022-03-17
EP3907847A4 (en) 2022-06-01
US20220085623A1 (en) 2022-03-17
JP7440186B2 (ja) 2024-02-28

Similar Documents

Publication Publication Date Title
WO2018147542A1 (en) Dual power supply system
WO2014054874A2 (ko) 멀티 bms 기동 장치
WO2013119070A1 (ko) 양방향 디씨-디씨 컨버터를 이용한 배터리 관리 시스템의 셀 밸런싱 회로 장치
WO2011083993A2 (ko) 배터리 제어 장치 및 방법
WO2012128445A1 (ko) 배터리 팩 연결 제어 장치 및 방법
WO2010087545A1 (en) Charge equalization apparatus for series-connected battery string using regulated voltage source
WO2017014487A1 (ko) 배터리 스택 밸런싱 장치
WO2010087608A2 (en) Charge equalization apparatus and method for series-connected battery string
WO2018021664A1 (ko) 배터리 밸런싱 장치 및 방법
WO2015046877A1 (ko) 배터리 관리 시스템
WO2020085819A1 (ko) 밸런싱 장치, 그것을 포함하는 배터리 관리 시스템 및 배터리팩
WO2015060576A1 (ko) 적은 수의 절연소자를 사용하여 2차 보호 신호 및 진단 신호를 전송할 수 있는 배터리 관리 시스템
WO2020149537A1 (ko) 배터리 충전 시스템 및 배터리 충전 방법
WO2018074809A1 (ko) 셀 밸런싱 시스템 및 제어방법
WO2021033956A1 (ko) 배터리 시스템 및 배터리 시스템의 운용 방법
WO2023153651A1 (ko) 배터리 충방전 장치
WO2020055162A1 (ko) 스위치 진단 장치 및 방법
WO2022149958A1 (ko) 배터리 제어 장치, 배터리 시스템, 전원 공급 시스템 및 배터리 제어 방법
WO2013133555A1 (ko) 무선 제어 방식의 배터리 에너지 저장장치
WO2013047973A1 (ko) 외부 배터리 셀을 이용하여 셀 밸런싱을 수행하는 전원 공급 장치 및 그의 셀 밸런싱 방법
WO2021101083A1 (ko) 셀 균등화 장치, 이를 포함하는 배터리 장치 및 셀 균등화 방법
WO2020166877A1 (ko) 복수의 셀이 직렬 연결된 배터리에 사용가능한 전력관리장치
WO2023287112A1 (ko) 배터리 장치, 배터리 관리 시스템 및 프리차지 방법
WO2023043023A1 (ko) 셀 밸런싱 회로 및 이를 포함하는 배터리 시스템
WO2022149780A1 (ko) 배터리 장치 및 전압 공급 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20890183

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021543435

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2020890183

Country of ref document: EP

Effective date: 20210804

NENP Non-entry into the national phase

Ref country code: DE