WO2021100602A1 - 送信装置、受信装置、および伝送システム - Google Patents

送信装置、受信装置、および伝送システム Download PDF

Info

Publication number
WO2021100602A1
WO2021100602A1 PCT/JP2020/042254 JP2020042254W WO2021100602A1 WO 2021100602 A1 WO2021100602 A1 WO 2021100602A1 JP 2020042254 W JP2020042254 W JP 2020042254W WO 2021100602 A1 WO2021100602 A1 WO 2021100602A1
Authority
WO
WIPO (PCT)
Prior art keywords
unit
transmission
data
payload
rate
Prior art date
Application number
PCT/JP2020/042254
Other languages
English (en)
French (fr)
Inventor
小澤　美穂
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to JP2021558335A priority Critical patent/JPWO2021100602A1/ja
Priority to US17/776,750 priority patent/US11930296B2/en
Priority to CN202080075787.1A priority patent/CN114600467A/zh
Priority to EP20891330.1A priority patent/EP4064681A4/en
Publication of WO2021100602A1 publication Critical patent/WO2021100602A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/60—Network structure or processes for video distribution between server and client or between remote clients; Control signalling between clients, server and network components; Transmission of management data between server and client, e.g. sending from server to client commands for recording incoming content stream; Communication details between server and client 
    • H04N21/63—Control signaling related to video distribution between client, server and network components; Network processes for video distribution between server and clients or between remote clients, e.g. transmitting basic layer and enhancement layers over different transmission paths, setting up a peer-to-peer communication via Internet between remote STB's; Communication protocols; Addressing
    • H04N21/647—Control signaling between network components and server or clients; Network processes for video distribution between server and clients, e.g. controlling the quality of the video stream, by dropping packets, protecting content from unauthorised alteration within the network, monitoring of network load, bridging between two different networks, e.g. between IP and wireless
    • H04N21/64784—Data processing by the network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/60—Network structure or processes for video distribution between server and client or between remote clients; Control signalling between clients, server and network components; Transmission of management data between server and client, e.g. sending from server to client commands for recording incoming content stream; Communication details between server and client 
    • H04N21/61—Network physical structure; Signal processing
    • H04N21/615—Signal processing at physical level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/22—Parsing or analysis of headers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/238—Interfacing the downstream path of the transmission network, e.g. adapting the transmission rate of a video stream to network bandwidth; Processing of multiplex streams
    • H04N21/2381—Adapting the multiplex stream to a specific network, e.g. an Internet Protocol [IP] network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/436—Interfacing a local distribution network, e.g. communicating with another STB or one or more peripheral devices inside the home
    • H04N21/4363—Adapting the video stream to a specific local network, e.g. a Bluetooth® network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2350/00—Solving problems of bandwidth in display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks

Definitions

  • the present disclosure relates to a transmission device for transmitting image data, a receiving device for receiving image data, and a transmission system for transmitting and receiving image data.
  • Patent Document 1 discloses a transmission system that generates a packet having a header including control information and a payload including pixel data for one line, and uses the packet to transmit and receive image data.
  • the transmission rate of pixel data input to the transmission unit (pixel data band) and the transmission rate of pixel data transmitted from the transmission unit and input to the reception unit (PHY transmission band) are set.
  • PHY transmission band the transmission rate of pixel data transmitted from the transmission unit and input to the reception unit
  • the transmission device is a transmission unit capable of including pixel data for one line constituting one frame of an image in a payload and outputting a plurality of packets having a header added to the payload to a transmission line. And, it is possible to calculate the insertion rate of the padding code inserted in the payload to fill the difference between the transmission rate of the pixel data input to the transmission unit and the transmission rate of the pixel data output from the transmission unit to the transmission line. It is equipped with an insertion rate calculation unit.
  • the receiving device includes a plurality of packets in which pixel data for one line constituting one frame of an image is included in the payload and a header is added to the payload of the transmitting device via a transmission line. It has a receiving unit that can be received from the transmitting unit, and is inserted into the payload to fill the difference between the transmission rate of pixel data input to the transmitting unit and the transmission rate of pixel data output from the transmitting unit to the transmission line. The data of the insertion rate of the padding code can be received from the transmitting device.
  • the transmission system includes a transmitting device and a receiving device, and the transmitting device includes pixel data for one line constituting one frame of image in the payload and adds a header to the payload.
  • the transmission rate of the pixel data input to the transmission unit and the transmission rate of the pixel data output from the transmission unit to the transmission line. It is provided with an insertion rate calculation unit capable of calculating the insertion rate of the padding code inserted in the payload.
  • the transmitting device In the transmitting device, receiving device, or transmission system according to the embodiment of the present disclosure, it is possible to know the insertion rate of the padding code.
  • FIG. 1 shows a first configuration example of the transmission system 1 according to the embodiment of the present disclosure.
  • the transmission system 1 shown in FIG. 1 includes a sensor module 11 and a DSP (Digital Signal Processor) 12.
  • the sensor module 11 and the DSP 12 are configured by, for example, different LSIs (Large Scale Integrated Circuits) and are provided in the same imaging device having an imaging function, such as a digital camera or a mobile phone.
  • LSIs Large Scale Integrated Circuits
  • the sensor module 11 has an imaging unit 21 and a transmitting unit 22. Further, the sensor module 11 has a system control unit 51 and a register 53. Further, the sensor module 11 has a frame data input unit 52 (FIG. 6) described later. The system control unit 51 and the register 53 are connected to the image pickup unit 21 and the transmission unit 22.
  • the DSP 12 has a receiving unit 31 and an image processing unit 32. Further, the DSP 12 has a register 142 and a system control unit 143. Further, the DSP 12 has a frame data output unit 141 (FIG. 7) described later.
  • the register 142 and the system control unit 143 are connected to the reception unit 31 and the image processing unit 32.
  • the system control unit 51 and the register 53 in the sensor module 11 and the register 142 and the system control unit 143 in the DSP 12 are connected to each other by the control line 13, so that control data and the like can be communicated between the sensor module 11 and the DSP 12. It has become.
  • the image pickup unit 21 has an image pickup element such as CMOS (Complementary Metal Oxide Semiconductor) and performs photoelectric conversion of the light received through the lens. Further, the imaging unit 21 performs A / D conversion of the signal obtained by the photoelectric conversion, and outputs the pixel data constituting the image of one frame to the transmitting unit 22 in order for each pixel data.
  • CMOS Complementary Metal Oxide Semiconductor
  • the transmission unit 22 allocates the data of each pixel supplied from the image pickup unit 21 to a plurality of transmission lines in the order of supply from, for example, the image pickup unit 21, and transmits the data to the DSP 12 in parallel via the plurality of transmission lines.
  • pixel data is transmitted using eight transmission lines.
  • the transmission line between the sensor module 11 and the DSP 12 may be a wired transmission line or a wireless transmission line.
  • the transmission line between the sensor module 11 and the DSP 12 is appropriately referred to as a lane.
  • the receiving unit 31 of the DSP 12 receives the pixel data transmitted from the transmitting unit 22 via the eight lanes, and outputs the data of each pixel to the image processing unit 32 in order.
  • the image processing unit 32 generates an image of one frame based on the pixel data supplied from the receiving unit 31, and performs various image processing using the generated image.
  • the image data transmitted from the sensor module 11 to the DSP 12 is RAW data, and the image processing unit 32 performs various processes such as image data compression, image display, and image data recording on a recording medium.
  • FIG. 2 shows a second configuration example of the transmission system 1 according to the embodiment.
  • the imaging unit 21 may be configured to output a plurality of pixel data of different types for the same pixel.
  • two different types of pixel data (first pixel data DATA1 and second pixel data DATA2) may be output as data of the same pixel.
  • two pixel data having different gains may be output for the same pixel.
  • two pixel data may be transmitted in parallel between the transmitting unit 22 and the receiving unit 31.
  • Lines 0 to 7 Lines 0 to 3 are assigned as the first divided transmission line (LINK0) for transmitting the first pixel data DATA1
  • Lines 4 to 7 are assigned as the second divided transmission line (LINK1) for transmitting the second pixel data DATA2. It may be configured to be assigned as.
  • a plurality of lanes are provided by a plurality of divided transmission lines (LINK) for each type of pixel data.
  • the configuration may be divided into.
  • a plurality of transmission units 22 and a plurality of reception units 31 may be provided.
  • the image data of one frame or a plurality of frames captured by one imaging unit 21 is divided and input in parallel to a plurality of transmission units, and the one frame or a plurality of frames input in parallel is input in parallel.
  • the image data of the above may be transmitted in parallel to a plurality of receiving units 31.
  • the image data of one frame or a plurality of frames received in parallel from the plurality of receiving units 31 may be output to the DSP 12 in parallel.
  • the sensor module 11 of the transmission system 1 can be provided with one or a plurality of transmission units 22 for transmitting the image data of one frame or a plurality of frames captured.
  • the DSP 12 can be provided with one or a plurality of receiving units 31 for receiving one frame or a plurality of frames of image data transmitted from the sensor module 11 corresponding to the transmitting unit 22 of the sensor module 11. It has become.
  • FIG. 3 shows an example of a frame format used for transmitting one frame of image data between the sensor module 11 and the DSP 12.
  • the effective pixel area A1 is an area of effective pixels of a one-frame image captured by the imaging unit 21.
  • a margin area A2 in which the number of pixels in the vertical direction is the same as the number of pixels in the vertical direction of the effective pixel area A1 is set.
  • a front dummy area A3 is set in which the number of pixels in the horizontal direction is the same as the number of pixels in the horizontal direction of the entire effective pixel area A1 and the margin area A2.
  • the embedded data is inserted in the front dummy region A3.
  • the Embedded Data includes information on set values related to imaging by the imaging unit 21, such as shutter speed, aperture value, and gain. Embedded Data may be inserted into the rear dummy area A4.
  • a rear dummy area A4 is set in which the number of pixels in the horizontal direction is the same as the number of pixels in the horizontal direction of the entire effective pixel area A1 and the margin area A2.
  • the image data area A11 is composed of the effective pixel area A1, the margin area A2, the front dummy area A3, and the rear dummy area A4.
  • a header is added in front of each line constituting the image data area A11, and a Start Code is added in front of the header.
  • a footer is optionally added after each line constituting the image data area A11, and a control code described later such as End Code is added after the footer.
  • a control code such as End Code is added after each line constituting the image data area A11.
  • the upper band in FIG. 3 shows the structure of the packet used for transmitting the transmission data shown on the lower side. Assuming that the array of pixels in the horizontal direction is a line, the data of the pixels constituting one line of the image data area A11 is stored in the payload of the packet. The transmission of the entire image data in one frame is performed using a number of packets equal to or larger than the number of pixels in the vertical direction of the image data area A11.
  • One packet is composed by adding a header and footer to the payload in which pixel data for one line is stored.
  • the header contains additional information of pixel data stored in the payload, such as Frame Start, Frame End, Line Valid, Line Number, Reserved, ECC, and the like.
  • the header includes an Embedded Line, Data ID as surrounded by a thick line L11. At least Star Code and End Code, which are control codes, are added to each packet.
  • FIG. 4 shows an example of the header structure of one packet in the frame format shown in FIG.
  • FIG. 5 shows an example of the content of the header information in the header structure shown in FIG.
  • one packet includes a header and payload data which is pixel data for one line.
  • a footer may be added to the packet.
  • the header includes header information and Header ECC. Start Code is added to the beginning of each packet, and End Code is added to the end.
  • the header information includes Frame Start, Frame End, Line Valid, Line Number, and Reserved.
  • the header information further includes an Embedded Line as line information and a Data ID as data identification. The content and amount of each information are shown in FIG.
  • Frame Start is 1-bit information indicating the beginning of a frame.
  • a value of 1 is set in the Frame Start of the packet header used for transmitting the pixel data of the first line of the image data area A11 in FIG. 3, and the frame of the packet header used for transmitting the pixel data of the other line is set.
  • a value of 0 is set for Start.
  • Frame End is 1-bit information indicating the end of the frame.
  • a value of 1 is set in the Frame End of the packet header containing the pixel data of the end line of the effective pixel area A1 in the payload, and 0 is set in the Frame End of the packet header used for transmitting the pixel data of the other line. The value is set.
  • Frame Start and Frame End are frame information which is information about the frame.
  • Line Valid is 1-bit information indicating whether or not the pixel data line stored in the payload is a valid pixel line.
  • a value of 1 is set in the Line Valid of the packet header used for transmitting the pixel data of the line in the effective pixel area A1, and 0 is set in the Line Valid of the packet header used for transmitting the pixel data of the other line. The value of is set.
  • Line Number is 13-bit information representing a line number of a line composed of pixel data stored in a payload.
  • Line Valid and Line Number are line information which is information about the line.
  • the Embedded Line is 1-bit information indicating whether or not the packet is used for transmission of the line in which the Embedded Data is inserted. For example, a value of 1 is set in the Embedded Line of the packet header used for transmission of the line including Embedded Data, and a value of 0 is set in the Embedded Line of the packet header used for transmission of other lines. .. As described above, the information of the set value related to the imaging is inserted into a predetermined line of the front dummy area A3 and the rear dummy area A4 as Embedded Data.
  • the Data ID is P-bit information indicating the number of pixel data stored in the payload.
  • the P bit represents a predetermined number of bits of 1 bit or more.
  • Reserved is a 31-P bit area for expansion.
  • the total amount of data in the header information is 6 bytes.
  • the Header ECC arranged following the header information includes a CRC (Cyclic Redundancy Check) code which is a 2-byte error detection code calculated based on the 6-byte header information. Further, the Header ECC includes two pieces of the same information as the 8-byte information which is a set of the header information and the CRC code, following the CRC code.
  • CRC Cyclic Redundancy Check
  • the header of one packet contains three sets of the same header information and CRC code.
  • the total amount of data in the header is 8 bytes for the first set of header information and CRC code, 8 bytes for the second set of header information and CRC code, and the third set of header information and CRC code.
  • the total is 24 bytes, including 8 bytes.
  • FIG. 6 shows a configuration example of the transmission unit 22 in the transmission system 1.
  • FIG. 7 shows a configuration example of the receiving unit 31 in the transmission system 1.
  • the transmitting unit 22 and the receiving unit 31 are composed of a link layer configuration and a physical layer configuration, respectively.
  • the configuration shown above the solid line L2 is the configuration of the link layer
  • the configuration shown below the solid line L2 is the configuration of the physical layer.
  • the configuration shown above the solid line L1 is the configuration of the application layer.
  • the application layer includes a system control unit 51, a frame data input unit 52, and a register 53, and a frame data output unit 141, a register 142, and a system control unit 143.
  • the frame data input unit 52 is provided in, for example, the image pickup unit 21.
  • the frame data output unit 141 is provided in, for example, the image processing unit 32.
  • the system control unit 51 communicates with the LINK-TX protocol management unit 61 of the transmission unit 22 and controls the transmission of image data by providing information on the frame format and the like.
  • the frame data input unit 52 takes an image in response to an instruction from the user, and supplies the data of each pixel constituting the image obtained by the image to the Pixel to Byte conversion unit 62 of the transmission unit 22.
  • the register 53 stores information such as the number of bits and the number of lanes for Pixel to Byte conversion. Image data transmission processing is performed according to the information stored in the register 53.
  • the frame data output unit 141 generates and outputs an image of one frame based on the pixel data of each line supplied from the receiving unit 31. Various processes are performed using the image output from the frame data output unit 141.
  • the register 142 stores various setting values related to the reception of image data, such as the number of bits for byte-to-Pixel conversion and the number of lanes. Image data reception processing is performed according to the information stored in the register 142.
  • the system control unit 143 communicates with the LINK-RX protocol management unit 121 and controls a sequence such as a mode change.
  • the transmission unit 22 has a LINK-TX protocol management unit 61, a Pixel to Byte conversion unit 62, a payload ECC insertion unit 63, a packet generation unit 64, and a lane distribution unit as a link layer configuration. 65 is provided.
  • the LINK-TX protocol management unit 61 includes a state control unit 71, a header generation unit 72, a data insertion unit 73, and a footer generation unit 74.
  • the state control unit 71 of the LINK-TX protocol management unit 61 manages the state of the link layer of the transmission unit 22.
  • the header generation unit 72 generates a header to be added to the payload in which pixel data for one line is stored, as shown in FIG. 4, for example, and outputs the header to the packet generation unit 64.
  • the header generation unit 72 generates header information according to the control by the system control unit 51.
  • the system control unit 51 supplies the header generation unit 72 with information indicating the line number of the pixel data output by the frame data input unit 52 and information indicating the beginning and end of the frame.
  • the header generation unit 72 applies the header information to the generation polynomial to calculate the CRC code.
  • the CRC code generation polynomial added to the header information is represented by, for example, the following equation (1).
  • CRC16 X 16 + X 15 + X 2 +1 ...... (1)
  • the header generation unit 72 generates a set of header information and a CRC code by adding a CRC code to the header information, and generates a header by repeatedly arranging three sets of the same header information and a CRC code.
  • the header generation unit 72 outputs the generated header to the packet generation unit 64.
  • the data insertion unit 73 generates data used for stuffing and outputs it to the Pixel to Byte conversion unit 62 and the lane distribution unit 65.
  • the payload stuffing data which is the stuffing data supplied to the Pixel to Byte conversion unit 62, is added to the pixel data after the Pixel to Byte conversion and is used for adjusting the amount of pixel data stored in the payload.
  • the lane stuffing data which is the stuffing data supplied to the lane distribution unit 65, is added to the data after lane allocation and used for adjusting the amount of data between lanes.
  • the footer generation unit 74 calculates a 32-bit CRC code by appropriately applying payload data to the generation polynomial according to the control by the system control unit 51, and uses the calculated CRC code as a footer in the packet generation unit 64. Output.
  • the CRC code generation polynomial added as the footer is represented by, for example, the following equation (2).
  • CRC32 X 32 + X 31 + X 4 + X 3 + X + 1 ...... (2)
  • the Pixel to Byte conversion unit 62 acquires the pixel data supplied from the frame data input unit 52 and performs a Pixel to Byte conversion that converts the data of each pixel into 1-byte data.
  • the pixel value (RGB) of each pixel of the image captured by the imaging unit 21 is represented by the number of bits of any one of 8 bits, 10 bits, 12 bits, 14 bits, and 16 bits.
  • the Pixel to Byte conversion unit 62 performs Pixel to Byte conversion for each pixel in order from, for example, the leftmost pixel of the line. Further, the Pixel to Byte conversion unit 62 generates payload data by adding the payload stuffing data supplied from the data insertion unit 73 to the pixel data in byte units obtained by the Pixel to Byte conversion, and inserts the payload ECC. Output to unit 63.
  • Pixel to Byte conversion pixel data is grouped into a predetermined number of groups in the order obtained by the conversion.
  • processing is performed in parallel for the pixel data at the same position in each group at intervals specified by the clock signal. ..
  • the processing of the pixel data proceeds so that the 16 pixel data arranged in each column are processed within the same period.
  • the payload of one packet contains one line of pixel data.
  • the processing of the pixel data in the effective pixel area A1 of FIG. 3 is described, but the pixel data in other areas such as the margin area A2 is also processed together with the pixel data in the effective pixel area A1.
  • Payload stuffing data is 1 byte of data.
  • Payload data having such a configuration is supplied from the Pixel to Byte conversion unit 62 to the payload ECC insertion unit 63.
  • the payload ECC insertion unit 63 calculates an error correction code used for error correction of the payload data based on the payload data supplied from the Pixel to Byte conversion unit 62, and performs the parity, which is the error correction code obtained by the calculation, as the payload. Insert into the data.
  • the error correction code for example, a Reed-Solomon code is used.
  • the insertion of the error correction code is an option.
  • the payload ECC insertion unit 63 can insert the parity and the footer generation unit 74 can add the footer.
  • the payload ECC insertion unit 63 basically, for example, 2-byte parity is generated based on 224 pixel data and inserted in succession to 224 pixel data.
  • the payload ECC insertion unit 63 outputs the payload data in which the parity is inserted to the packet generation unit 64.
  • the payload data supplied from the Pixel to Byte conversion unit 62 to the payload ECC insertion unit 63 is output to the packet generation unit 64 as it is.
  • the packet generation unit 64 generates a packet by adding the header generated by the header generation unit 72 to the payload data supplied from the payload ECC insertion unit 63.
  • the packet generation unit 64 also adds the footer to the payload data.
  • the packet generation unit 64 outputs packet data, which is data constituting one generated packet, to the lane distribution unit 65.
  • packet data consisting of header data and payload data
  • packet data consisting of header data, payload data and footer data
  • packet data consisting of header data and payload data in which parity is inserted is provided. It will be supplied.
  • the packet structure of FIG. 4 is logical, and in the link layer and the physical layer, the data of the packet having the structure of FIG. 4 is processed in byte units.
  • the lane distribution unit 65 allocates the packet data supplied from the packet generation unit 64 to each lane used for data transmission among Lanes 0 to 7 in order from the first data.
  • the lane distribution unit 65 outputs the packet data assigned to each lane to the physical layer.
  • data is transmitted using 8 lanes of Lanes 0 to 7
  • the same processing is performed even when the number of lanes used for data transmission is another number.
  • the transmission unit 22 is provided with a PHY-TX state control unit 81, a clock generation unit 82, and a signal processing unit 83-0 to 83-N as a physical layer configuration.
  • the signal processing unit 83-0 includes a control code insertion unit 91, an 8B10B symbol encoder 92, a synchronization unit 93, and a transmission unit 94.
  • the packet data assigned to Lane 0 output from the lane distribution unit 65 is input to the signal processing unit 83-0, and the packet data assigned to Lane 1 is input to the signal processing unit 83-1. Further, the packet data assigned to LaneN is input to the signal processing unit 83-N.
  • the physical layer of the transmission unit 22 is provided with the same number of signal processing units 83-0 to 83-N as the number of lanes, and the processing of packet data transmitted using each lane is performed by the signal processing unit. It is performed in parallel in each of 83-0 to 83-N.
  • the configuration of the signal processing unit 83-0 will be described, but the signal processing units 83-1 to 83-N also have the same configuration.
  • the PHY-TX state control unit 81 controls each unit of the signal processing units 83-0 to 83-N. For example, the timing of each processing performed by the signal processing units 83-0 to 83-N is controlled by the PHY-TX state control unit 81.
  • the clock generation unit 82 generates a clock signal and outputs it to each synchronization unit 93 of the signal processing units 83-0 to 83-N.
  • the control code insertion unit 91 of the signal processing unit 83-0 adds a control code to the packet data supplied from the lane distribution unit 65.
  • the control code is a code represented by one symbol selected from a plurality of types of symbols prepared in advance or by a combination of a plurality of types of symbols.
  • Each symbol inserted by the control code insertion unit 91 is 8-bit data.
  • 8B10B conversion By performing 8B10B conversion in the circuit in the subsequent stage, one symbol inserted by the control code insertion unit 91 becomes 10-bit data.
  • 10B8B conversion is performed on the received data as described later, but each symbol before 10B8B conversion included in the received data is 10-bit data, and each symbol after 10B8B conversion is It becomes 8-bit data.
  • the control code includes the Start Code, End Code, etc. shown in FIG. Further, the control code includes an Idle Code, a Pad Code, a Sync Code, a Desk Code, and a Standby Code.
  • FIG. 8 shows an example of the control code added by the control code insertion unit 91.
  • Idle Code is a group of symbols that are repeatedly transmitted during a period other than the time of packet data transmission.
  • the Idle Code is represented by D00.0 (0000000000) of D Charactor, which is an 8B10B Code.
  • Start Code is a group of symbols indicating the start of a packet. As described above, the Start Code is added before the packet.
  • the Start Code is represented by four symbols, K28.5, K27.7, K28.2, and K27.7, which are a combination of three types of KCharacter. An example of the value of each K Character is shown in FIG.
  • End Code is a group of symbols indicating the end of a packet. As described above, the End Code is added after the packet.
  • the End Code is represented by four symbols, K28.5, K29.7, K30.7, and K29.7, which are a combination of three types of KCharacter.
  • the Pad Code is a group of symbols called a padding code that is inserted in the payload data to fill the difference between the pixel data band and the PHY transmission band.
  • the pixel data band is the transmission rate of pixel data output from the imaging unit 21 and input to the transmission unit 22, and the PHY transmission band is the transmission of pixel data transmitted from the transmission unit 22 and input to the reception unit 31.
  • Pad Code is represented by four symbols, K23.7, K28.4, K28.6, and K28.7, which are a combination of four types of KCharacter.
  • FIG. 10 shows an insertion example of Pad Code.
  • FIG. 10 shows the payload data assigned to each lane before the Pad Code is inserted, and the lower part shows the payload data after the Pad Code is inserted.
  • the upper part of FIG. 10 shows the payload data assigned to each lane before the Pad Code is inserted, and the lower part shows the payload data after the Pad Code is inserted.
  • between the third pixel data and the fourth pixel data from the beginning between the sixth pixel data and the seventh pixel data, and between the twelfth pixel data and the thirteenth pixel data.
  • Pad Code is inserted in. In this way, the Pad Code is inserted at the same position in the payload data of each lane of Lanes 0 to 7.
  • the Pad Code is inserted into the payload data assigned to Lane 0 by the control code insertion unit 91 of the signal processing unit 83-0. Similarly, the Pad Code is inserted into the payload data assigned to the other lanes in the signal processing units 83-1 to 83-N at the same timing.
  • the number of Pad Codes is determined based on the difference between the pixel data band and the PHY transmission band, the frequency of the clock signal generated by the clock generation unit 82, and the like.
  • the Pad Code is inserted to adjust the difference between the two bands when the pixel data band is narrow and the PHY transmission band is wide. For example, by inserting the Pad Code, the difference between the pixel data band and the PHY transmission band is adjusted so as to be within a certain range.
  • the Sync Code is a group of symbols used to ensure bit synchronization and symbol synchronization between the transmitting unit 22 and the receiving unit 31.
  • the Sync Code is represented by two symbols, K28.5 and Any **. Any ** indicates that any kind of symbol may be used.
  • the Sync Code is repeatedly transmitted, for example, in the training mode before the transmission of packet data is started between the transmitting unit 22 and the receiving unit 31.
  • the Desk Code is a group of symbols used for correcting the deviation of the reception timing of the data received in each lane of the receiving unit 31, that is, the Data Skew between the lanes.
  • the Desk Code is represented by two symbols, K28.5 and Any **. The correction of Data Skew between lanes using the Desk Code will be described later.
  • the Standby Code is a group of symbols used to notify the receiving unit 31 that the output of the transmitting unit 22 is in a state of High-Z (high impedance) or the like and data transmission is not performed. That is, the Standby Code is transmitted to the receiving unit 31 when the transmission of the packet data is completed and the Standby state is reached.
  • the Standby Code is represented by two symbols, K28.5 and Any **.
  • FIG. 11 shows an example of packet data after the control code is inserted.
  • a Start Code is added before the packet data, and a Pad Code is inserted into the payload data.
  • End Code is added after the packet data, and Desk Code is added after End Code.
  • the Idle Code is added after the Desk Code.
  • the control code insertion unit 91 outputs packet data to which the control code is added to the 8B10B symbol encoder 92.
  • the 8B10B symbol encoder 92 performs 8B10B conversion on the packet data (packet data to which the control code is added) supplied from the control code insertion unit 91, and converts the packet data into 10-bit unit data into the synchronization unit 93. Output.
  • the synchronization unit 93 outputs each bit of the packet data supplied from the 8B10B symbol encoder 92 to the transmission unit 94 according to the clock signal generated by the clock generation unit 82.
  • the transmission unit 94 transmits the packet data supplied from the synchronization unit 93 to the reception unit 31 via the transmission line constituting Lane 0.
  • packet data is transmitted to the receiving unit 31 using the transmission lines constituting Lanes 1 to 7.
  • the receiving unit 31 is provided with the PHY-RX state control unit 101 and the signal processing units 102-0 to 102-N as a physical layer configuration.
  • the signal processing unit 102-0 includes a receiving unit 111, a clock generation unit 112, a synchronization unit 113, a symbol synchronization unit 114, a 10B8B symbol decoder 115, a skew correction unit 116, and a control code removing unit 117.
  • the packet data transmitted via the transmission line constituting Lane0 is input to the signal processing unit 102-0, and the packet data transmitted via the transmission line constituting Line1 is input to the signal processing unit 102-1. Will be done. Further, the packet data transmitted via the transmission line constituting the Lane N is input to the signal processing unit 102-N.
  • the physical layer of the receiving unit 31 is provided with as many signal processing units 102-0 to 102-N as the number of lanes, and the processing of packet data transmitted using each lane is a signal. It is performed in parallel in each of the processing units 102-0 to 102-N.
  • the configuration of the signal processing unit 102-0 will be described, but the signal processing units 102-1 to 102-N also have the same configuration.
  • the receiving unit 111 receives a signal representing the packet data transmitted from the transmitting unit 22 via the transmission line constituting Lane 0, and outputs the signal to the clock generating unit 112.
  • the clock generation unit 112 performs bit synchronization by detecting the edge of the signal supplied from the reception unit 111, and generates a clock signal based on the edge detection cycle.
  • the clock generation unit 112 outputs the signal supplied from the reception unit 111 to the synchronization unit 113 together with the clock signal.
  • the synchronization unit 113 samples the signal received by the reception unit 111 according to the clock signal generated by the clock generation unit 112, and outputs the packet data obtained by the sampling to the symbol synchronization unit 114.
  • the clock generation unit 112 and the synchronization unit 113 realize the function of CDR (Clock Data Recovery).
  • the symbol synchronization unit 114 synchronizes the symbols by detecting the control code included in the packet data or by detecting some symbols included in the control code. For example, the symbol synchronization unit 114 detects the K28.5 symbol included in the Start Code, End Code, and Desk Code, and synchronizes the symbols. The symbol synchronization unit 114 outputs packet data in units of 10 bits representing each symbol to the 10B8B symbol decoder 115.
  • the symbol synchronization unit 114 synchronizes the symbols by detecting the boundaries of the symbols included in the Sync Code that are repeatedly transmitted from the transmission unit 22 in the training mode before the transmission of the packet data is started.
  • the 10B8B symbol decoder 115 performs 10B8B conversion on the packet data in units of 10 bits supplied from the symbol synchronization unit 114, and outputs the packet data converted into data in units of 8 bits to the skew correction unit 116.
  • the skew correction unit 116 detects the Desk Code from the packet data supplied from the 10B8B symbol decoder 115. Information on the detection timing of the Desk Code by the skew correction unit 116 is supplied to the PHY-RX state control unit 101.
  • the skew correction unit 116 corrects the Data Skew between lanes by matching the timing of the Desk Code with the timing represented by the information supplied from the PHY-RX state control unit 101. From the PHY-RX state control unit 101, information indicating the latest timing among the timings of the Desk Code detected in each of the signal processing units 102-0 to 102-N is supplied.
  • the skew correction unit 116 outputs the packet data corrected for Data Skew to the control code removal unit 117.
  • the control code removing unit 117 removes the control code added to the packet data, and outputs the data between the Start Code and the End Code to the link layer as packet data.
  • the PHY-RX state control unit 101 controls each unit of the signal processing units 102-0 to 102-N to correct Data Skew between lanes. Further, when a transmission error occurs in a predetermined lane and the control code is lost, the PHY-RX state control unit 101 adds a control code transmitted in another lane in place of the lost control code. By doing so, the error correction of the control code is performed.
  • the receiving unit 31 has a LINK-RX protocol management unit 121, a lane integration unit 122, a packet separation unit 123, a payload error correction unit 124, and a Byte to Pixel conversion unit as a link layer configuration. 125 is provided.
  • the LINK-RX protocol management unit 121 includes a state control unit 131, a header error correction unit 132, a data removal unit 133, and a footer error detection unit 134.
  • the lane integration unit 122 integrates the packet data supplied from the signal processing units 102-0 to 102-N of the physical layer by rearranging the packet data in the reverse order of the distribution order to each lane by the lane distribution unit 65 of the transmission unit 22. To do.
  • the lane stuffing data is removed by the lane integration unit 122 according to the control by the data removal unit 133.
  • the lane integration unit 122 outputs the integrated packet data to the packet separation unit 123.
  • the packet separation unit 123 separates the packet data for one packet integrated by the lane integration unit 122 into the packet data constituting the header data and the packet data constituting the payload data.
  • the packet separation unit 123 outputs the header data to the header error correction unit 132 and outputs the payload data to the payload error correction unit 124.
  • the packet separation unit 123 converts the data for one packet into the packet data constituting the header data, the packet data constituting the payload data, and the packet data constituting the footer data. To separate.
  • the packet separation unit 123 outputs the header data to the header error correction unit 132 and outputs the payload data to the payload error correction unit 124. Further, the packet separation unit 123 outputs the footer data to the footer error detection unit 134.
  • the payload error correction unit 124 detects an error in the payload data by performing an error correction operation based on the parity, and corrects the detected error. I do.
  • the payload error correction unit 124 outputs the pixel data after error correction obtained by performing error correction for each Basic Block and Extra Block to the Byte to Pixel conversion unit 125.
  • the payload data supplied from the packet separation unit 123 is output to the Byte to Pixel conversion unit 125 as it is.
  • the Byte to Pixel conversion unit 125 removes the payload stuffing data included in the payload data supplied from the payload error correction unit 124 according to the control by the data removal unit 133.
  • the Byte to Pixel conversion unit 125 converts the data of each pixel in byte units obtained by removing the payload stuffing data into, for example, pixel data in 8-bit, 10-bit, 12-bit, 14-bit, or 16-bit units. Perform Byte to Pixel conversion to convert to. In the Byte to Byte conversion unit 125, the conversion opposite to the Pixel to Byte conversion by the Pixel to Byte conversion unit 62 of the transmission unit 22 is performed.
  • the Byte to Pixel conversion unit 125 outputs, for example, 8-bit, 10-bit, 12-bit, 14-bit, or 16-bit unit pixel data obtained by the Byte to Pixel conversion to the frame data output unit 141.
  • each line of effective pixels specified by the Line Valid of the header information is generated based on the pixel data obtained by the Byte to Pixel conversion unit 125, and each line is generated according to the Line Number of the header information. By arranging the lines, a one-frame image is generated.
  • the state control unit 131 of the LINK-RX protocol management unit 121 manages the state of the link layer of the reception unit 31.
  • the header error correction unit 132 acquires three sets of header information and CRC code based on the header data supplied from the packet separation unit 123.
  • the header error correction unit 132 uses the same set of CRC codes as the header information to perform an error detection operation, which is an operation for detecting an error in the header information, for each set of the header information and the CRC code. Do.
  • the header error correction unit 132 estimates the correct header information based on at least one of the error detection result of the header information of each set and the comparison result of the data obtained by the error detection calculation, and is correct.
  • the header information estimated to be and the decoding result are output.
  • the data obtained by the error detection operation is a value obtained by applying a CRC generation polynomial to the header information.
  • the decoding result is information indicating success or failure of decoding.
  • the three sets of header information and CRC code are set as set 1, set 2, and set 3, respectively.
  • the header error correction unit 132 determines whether or not there is an error in the header information of the set 1 (error detection result) by the error detection calculation for the set 1, and the data obtained by the error detection calculation. Acquire data 1. Further, the header error correction unit 132 acquires whether or not there is an error in the header information of the set 2 and the data 2 which is the data obtained by the error detection calculation by the error detection calculation for the set 2. The header error correction unit 132 acquires whether or not there is an error in the header information of the set 3 and the data 3 which is the data obtained by the error detection calculation by the error detection calculation for the set 3.
  • the header error correction unit 132 determines whether or not the data 1 and the data 2 match, whether or not the data 2 and the data 3 match, and whether or not the data 3 and the data 1 match, respectively.
  • the header error correction unit 132 does not detect an error by any of the error detection operations for the set 1, the set 2, and the set 3, and all the comparison results of the data obtained by the error detection operation match. If so, information indicating successful decoding is selected as the decoding result. Further, the header error correction unit 132 estimates that all the header information is correct, and selects any one of the header information of the set 1, the header information of the set 2, and the header information of the set 3 as output information.
  • the header error correction unit 132 selects the information indicating the success of the decoding as the decoding result and determines that the header information of the set 1 is correct. Guess and select the header information of set 1 as output information.
  • the header error correction unit 132 selects the information indicating the success of the decoding as the decoding result, and determines that the header information of the set 2 is correct. Guess and select the header information of group 2 as output information.
  • the header error correction unit 132 selects the information indicating the success of the decoding as the decoding result and estimates that the header information of the set 3 is correct. , Select the header information of group 3 as output information.
  • the header error correction unit 132 outputs the decoding result and output information selected as described above to the register 142 and stores them. In this way, the error correction of the header information by the header error correction unit 132 is performed by detecting the header information without an error from a plurality of header information using the CRC code and outputting the detected header information. It is said.
  • the data removal unit 133 controls the lane integration unit 122 to remove the lane stuffing data, and controls the Byte to Pixel conversion unit 125 to remove the payload stuffing data.
  • the footer error detection unit 134 acquires the CRC code stored in the footer based on the footer data supplied from the packet separation unit 123.
  • the footer error detection unit 134 performs an error detection operation using the acquired CRC code to detect an error in the payload data.
  • the footer error detection unit 134 outputs an error detection result and stores it in the register 142.
  • the imaging unit 21 of the sensor module 11 performs imaging when, for example, a shutter button provided on the imaging device is pressed to instruct the start of imaging.
  • the frame data input unit 52 (FIG. 6) of the image pickup unit 21 outputs the pixel data constituting the image of one frame obtained by the image pickup to the transmission unit 22 in order of the pixel data.
  • the data transmission process by the transmission unit 22 generates a packet in which pixel data for one line is stored in the payload, and the packet data constituting the packet is transmitted to the reception unit 31.
  • the receiving unit 31 performs data receiving processing. By the data reception process, the packet data transmitted from the transmission unit 22 is received, and the pixel data stored in the payload is output to the image processing unit 32.
  • the data transmission process performed by the transmission unit 22 and the data reception process performed by the reception unit 31 are alternately performed for one line of pixel data. That is, when the pixel data of a certain line is transmitted by the data transmission process, the data reception process is performed, and when the pixel data of one line is received by the data reception process, the pixel data of the next one line is targeted. Data transmission processing is performed.
  • the data transmission process by the transmission unit 22 and the data reception process by the reception unit 31 may be performed in parallel in time as appropriate.
  • the frame data output unit 141 of the image processing unit 32 When the transmission / reception of pixel data of all the lines constituting the image of one frame is completed, the frame data output unit 141 of the image processing unit 32 generates an image of one frame based on the pixel data supplied from the receiving unit 31. To do.
  • the transmission rate (pixel data band) of the pixel data input from the imaging unit 21 to the transmission unit 22 and the transmission unit 22 It is possible to insert a Pad Code in the payload data in order to fill the difference in the transmission band from the transmission rate (PHY transmission band) of the pixel data transmitted from and input to the receiving unit 31.
  • the insertion rate of the Pad Code is determined by the operation of the sensor module 11 on the transmitting side, but the DSP 12 on the receiving side has no means of knowing the insertion rate of the Pad Code, and can receive any Pad Code inserted. It is necessary to keep a proper configuration.
  • the Pad Code is inserted in the payload when the PHY transmission band is larger than the pixel data band and a predetermined condition is satisfied.
  • the Pad Code is inserted, for example, when the following conditional expression (A) is satisfied.
  • CIS_Bandwise corresponds to the pixel data band input from the imaging unit 21 to the transmitting unit 22, and is represented by the following conditional expression (B).
  • CIS_Bandwise pixel_clock_rate * PIXEL_BIT -> (B)
  • pixel_clock_rate Pixel input rate [Mpix / sec]
  • PINXEL_BIT The number of bits per pixel.
  • PHY_Bandwise corresponds to the PHY transmission band of the pixel data transmitted from the transmitting unit 22 and input to the receiving unit 31, and is represented by the following conditional expression (C).
  • PHY_Bandwise output_bit_rate * Lane_NUM & (C) However, Output_bit_rate: Output bit rate [bit / sec] Lane_NUM: The number of output lanes.
  • FIG. 12 shows the first example of the improvement example of the transmission unit 22 in the transmission system 1 according to the embodiment.
  • an insertion rate calculation unit 75 for calculating the insertion rate of the Pad Code is added to the LINK-TX protocol management unit 61 of the transmission unit 22 with respect to the configuration shown in FIG. Has been done.
  • the pad code insertion rate indicates the ratio of the pad code length to the payload length. As described above, the Pad Code is inserted by the control code insertion unit 91 after the data is lane-distributed.
  • FIG. 13 shows an example in which data indicating the insertion rate of Pad Code is added to the header.
  • the data indicating the insertion rate of the Pad Code calculated by the insertion rate calculation unit 75 can be added to the Reserved area in the header, for example, as shown in FIG.
  • the header generation unit 72 generates, for example, a header in which data indicating the insertion rate of the Pad Code is added to the Reserved area.
  • the receiving unit 31 can receive the packet including the data indicating the insertion rate of the Pad Code in the header via the lane.
  • the frame data output unit 141 and the system control unit 143 can know the insertion rate of the Pad Code.
  • FIG. 14 shows a second example of an improvement example of the transmission unit 22 in the transmission system 1 according to the embodiment.
  • the data indicating the insertion rate of the Pad Code calculated by the insertion rate calculation unit 75 may be stored in the register 53 on the transmitting side, for example, as shown in FIG.
  • the register 53 can output data indicating the insertion rate of the Pad Code to the receiving side on a route different from the lane which is the transmission route of the packet.
  • the route different from the lane may be, for example, the control line 13 shown in FIGS. 1 and 2.
  • data indicating the insertion rate of the Pad Code may be received by a route different from the packet transmission route and stored in the register 142 on the receiving side.
  • the frame data output unit 141 and the system control unit 143 can know the insertion rate of the Pad Code.
  • the data indicating the insertion rate of the Pad Code may be stored in other than the register 142.
  • the frame data output unit 141 or the system control unit 143 may store data indicating the insertion rate.
  • FIG. 15 shows a third example of an improvement example of the transmission unit 22 in the transmission system 1 according to the embodiment.
  • the data indicating the insertion rate of the Pad Code calculated by the insertion rate calculation unit 75 can be added to the embedded data area, for example, as shown in FIG.
  • FIG. 15 shows an example in which the front dummy region A3 has the embedded data region
  • the embedded data region may be inserted in the rear dummy region A4.
  • the packet generation unit 64 generates, for example, a packet in which data indicating the insertion rate of the Pad Code is added to the area of the Embedded Data.
  • the receiving unit 31 can receive the packet including the data indicating the insertion rate of the Pad Code in the dummy area via the lane.
  • the frame data output unit 141 and the system control unit 143 can know the insertion rate of the Pad Code.
  • the present technology may have the following configuration. According to the present technology having the following configuration, since it is configured so that the insertion rate of the padding code can be known, it is possible to perform optimum data processing.
  • a transmitter that includes pixel data for one line constituting an image of one frame in a payload and can output a plurality of packets with a header added to the payload to a transmission line. Insertion of padding code inserted in the payload to fill the difference between the transmission rate of the pixel data input to the transmission unit and the transmission rate of the pixel data output from the transmission unit to the transmission line.
  • (2) A header generation unit that can add data indicating the insertion rate of the padding code calculated by the insertion rate calculation unit to the header. The transmitter according to (1) above.
  • (3) A register that can store data indicating the insertion rate of the padding code calculated by the insertion rate calculation unit, The transmitter according to (1) above.
  • the register can output data indicating the insertion rate of the padding code to a receiving device capable of receiving the packet via the transmission path by a route different from the transmission path of the packet according to the above (3).
  • Transmitter (5) A packet generation unit capable of generating a packet including a dummy area in the payload instead of the pixel data, and adding data indicating the insertion rate of the padding code to the dummy area.
  • the transmitter according to (1) above.
  • the padding code is used when the transmission rate of the pixel data output from the transmission unit to the transmission line is larger than the transmission rate of the pixel data input to the transmission unit and satisfies a predetermined condition.
  • the transmitter according to any one of (1) to (5) above, which is inserted into the payload.
  • the payload includes pixel data for one line constituting one frame of an image, and a receiver having a header added to the payload can be received from a transmitter of a transmitter via a transmission line. Insertion of padding code inserted in the payload to fill the difference between the transmission rate of the pixel data input to the transmission unit and the transmission rate of the pixel data output from the transmission unit to the transmission line.
  • a receiving device capable of receiving rate data from the transmitting device.
  • the receiving device according to (7) above, wherein the receiving unit can receive a packet including data of the insertion rate of the padding code via the transmission line.
  • data indicating the insertion rate of the padding code can be received by a route different from the transmission route of the packet.
  • the transmitter is A transmitter that includes pixel data for one line constituting an image of one frame in a payload and can output a plurality of packets with a header added to the payload to a transmission line. Insertion of a padding code inserted in the payload to fill the difference between the transmission rate of the pixel data input to the transmission unit and the transmission rate of the pixel data output from the transmission unit to the transmission line.
  • a transmission system equipped with an insertion rate calculation unit that can calculate the rate.
  • the receiving device is A receiving unit capable of receiving the plurality of packets from the transmitting unit of the transmitting device via the transmission line is provided. The transmission system according to (10) above, wherein the data of the insertion rate of the padding code can be received from the transmission device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)

Abstract

本開示の送信装置は、１フレームの画像を構成する１ライン分の画素データをペイロードに含み、ペイロードにヘッダを付加した複数のパケットを伝送路へと出力可能な送信部と、送信部に入力される画素データの伝送レートと、送信部から伝送路へと出力される画素データの伝送レートとの差を埋めるためにペイロードに挿入されるパディングコードの挿入率を演算可能な挿入率演算部とを備える。

Description

送信装置、受信装置、および伝送システム
　本開示は、画像データの送信を行う送信装置、画像データの受信を行う受信装置、および画像データの送受信を行う伝送システムに関する。
　伝送システムには、撮像部から出力された複数ライン分の画素データを含む画像データを送信部と受信部との間で送受信するものがある。特許文献１には、制御情報を含むヘッダと、１ライン分の画素データを含むペイロードとを有するパケットを生成し、このパケットを用いて、画像データを送受信する伝送システムが開示されている。特許文献１に記載の技術では、送信部に入力される画素データの伝送レート（画素データ帯域）と、送信部から送信され受信部に入力される画素データの伝送レート（ＰＨＹ伝送帯域）との伝送帯域の差を埋めるために、ペイロードデータ中にパディング（Ｐａｄｄｉｎｇ）コードと呼ばれるシンボル群を挿入することが可能となっている。
特開２０１２－１２０１５８号公報
　特許文献１に記載の技術では、受信部側では上記したパディングコードの挿入率を知ることが困難であるため、最適なデータ処理を行うことが困難になる可能性がある。
　最適なデータ処理を行うことが可能となる送信装置、受信装置、および伝送システムを提供することが望ましい。
　本開示の一実施の形態に係る送信装置は、１フレームの画像を構成する１ライン分の画素データをペイロードに含み、ペイロードにヘッダを付加した複数のパケットを伝送路へと出力可能な送信部と、送信部に入力される画素データの伝送レートと、送信部から伝送路へと出力される画素データの伝送レートとの差を埋めるためにペイロードに挿入されるパディングコードの挿入率を演算可能な挿入率演算部とを備える。
　本開示の一実施の形態に係る受信装置は、１フレームの画像を構成する１ライン分の画素データをペイロードに含み、ペイロードにヘッダを付加した複数のパケットを、伝送路を介して送信装置の送信部から受信可能な受信部を備え、送信部に入力される画素データの伝送レートと、送信部から伝送路へと出力される画素データの伝送レートとの差を埋めるためにペイロードに挿入されるパディングコードの挿入率のデータを、送信装置から受信可能である。
　本開示の一実施の形態に係る伝送システムは、送信装置と、受信装置とを含み、送信装置は、１フレームの画像を構成する１ライン分の画素データをペイロードに含み、ペイロードにヘッダを付加した複数のパケットを伝送路へと出力可能な送信部と、送信部に入力される画素データの伝送レートと、送信部から伝送路へと出力される画素データの伝送レートとの差を埋めるためにペイロードに挿入されるパディングコードの挿入率を演算可能な挿入率演算部とを備える。
　本開示の一実施の形態に係る送信装置、受信装置、または伝送システムでは、パディングコードの挿入率を知ることが可能となる。
本開示の一実施の形態に係る伝送システムの第１の構成例を示すブロック図である。 一実施の形態に係る伝送システムの第２の構成例を示すブロック図である。 一実施の形態に係る伝送システムにおけるフレームフォーマットの一例を示す説明図である。 図３に示したフレームフォーマットの１パケットのヘッダ構造の一例を示す説明図である。 図４に示したヘッダ構造におけるヘッダ情報の内容の一例を示す説明図である。 一実施の形態に係る伝送システムにおける送信部の一構成例を示すブロック図である。 一実施の形態に係る伝送システムにおける受信部の一構成例を示すブロック図である。 一実施の形態に係る伝送システムにおける送信部の制御コード挿入部により付加される制御コードの一例を示す説明図である。 Ｋ　Ｃｈａｒａｃｔｅｒの値の一例を示す説明図である。 Ｐａｄ　Ｃｏｄｅの挿入例を示す説明図である。 制御コード挿入後のパケットデータの一例を示す説明図である。 一実施の形態に係る伝送システムにおける送信部の改善例の第１の例を示すブロック図である。 ヘッダにＰａｄ　Ｃｏｄｅの挿入率を示すデータを付加した例を示す説明図である。 一実施の形態に係る伝送システムにおける送信部の改善例の第２の例を示すブロック図である。 一実施の形態に係る伝送システムにおける送信部の改善例の第３の例を示す説明図である。
　以下、本開示の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
　１．一実施の形態
　　１．１　一実施の形態に係る伝送システムの構成および動作（図１～図１１）
　　１．２　一実施の形態に係る伝送システムの改善例（図１２～図１５）
　　１．３　効果
　２．その他の実施の形態
＜１．一実施の形態＞
［１．１　一実施の形態に係る伝送システムの構成および動作］
［伝送システムの構成例］
　図１は、本開示の一実施の形態に係る伝送システム１の第１の構成例を示している。
　図１に示した伝送システム１は、センサモジュール１１とＤＳＰ（Digital Signal Processor）１２とを備えている。センサモジュール１１とＤＳＰ１２は、例えば、それぞれ異なるＬＳＩ（Large Scale Integrated Circuit）により構成され、デジタルカメラや携帯電話機などの、撮像機能を有する同じ撮像装置内に設けられる。
　センサモジュール１１は、撮像部２１と送信部２２とを有している。また、センサモジュール１１は、システム制御部５１と、レジスタ５３とを有している。また、センサモジュール１１は、後述するフレームデータ入力部５２（図６）を有している。システム制御部５１とレジスタ５３は、撮像部２１と送信部２２とに接続されている。
　ＤＳＰ１２は、受信部３１と画像処理部３２とを有している。また、ＤＳＰ１２は、レジスタ１４２と、システム制御部１４３とを有している。また、ＤＳＰ１２は、後述するフレームデータ出力部１４１（図７）を有している。レジスタ１４２とシステム制御部１４３は、受信部３１と画像処理部３２とに接続されている。
　センサモジュール１１におけるシステム制御部５１およびレジスタ５３と、ＤＳＰ１２におけるレジスタ１４２およびシステム制御部１４３は、制御線１３により互いに接続され、センサモジュール１１とＤＳＰ１２との間で、制御データ等の通信が可能となっている。
　撮像部２１は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）などの撮像素子を有し、レンズを介して受光した光の光電変換を行う。また、撮像部２１は、光電変換によって得られた信号のＡ／Ｄ変換などを行い、１フレームの画像を構成する画素データを、１画素のデータずつ順に送信部２２に出力する。
　送信部２２は、撮像部２１から供給された各画素のデータを、例えば撮像部２１から供給された順に複数の伝送路に割り当て、複数の伝送路を介して並列にＤＳＰ１２に送信する。図１の例においては、８本の伝送路を用いて画素データの伝送が行われている。センサモジュール１１とＤＳＰ１２の間の伝送路は有線の伝送路であってもよいし、無線の伝送路であってもよい。以下、適宜、センサモジュール１１とＤＳＰ１２の間の伝送路をレーン（Ｌａｎｅ）という。
　ＤＳＰ１２の受信部３１は、８本のレーンを介して送信部２２から伝送されてきた画素データを受信し、各画素のデータを順に画像処理部３２に出力する。
　画像処理部３２は、受信部３１から供給された画素データに基づいて１フレームの画像を生成し、生成した画像を用いて各種の画像処理を行う。センサモジュール１１からＤＳＰ１２に伝送される画像データはＲＡＷデータであり、画像処理部３２においては、画像データの圧縮、画像の表示、記録媒体に対する画像データの記録などの各種の処理が行われる。
　図２は、一実施の形態に係る伝送システム１の第２の構成例を示している。
　撮像部２１からは、同一画素につき、互いに種類の異なる複数の画素データが出力されるように構成されてもよい。例えば図２に示したように、同一画素のデータとして、種類の異なる２つの画素データ（第１画素データＤＡＴＡ１、第２画素データＤＡＴＡ２）が出力されるように構成されてもよい。例えば、同一画素について、ゲインの異なる２つの画素データが出力されるように構成されてもよい。この場合、送信部２２と受信部３１との間で、例えば２つの画素データを並列的に伝送するように構成されてもよい。例えば、Ｌａｎｅ０～７のうちＬａｎｅ０～３を第１画素データＤＡＴＡ１を伝送する第１分割伝送路（ＬＩＮＫ０）として割り当て、Ｌａｎｅ４～７を第２画素データＤＡＴＡ２を伝送する第２分割伝送路（ＬＩＮＫ１）として割り当てるように構成してもよい。このように、送信部２２と受信部３１との間で、例えば種類の異なる画素データを並列的に伝送するために、複数のレーンを、画素データの種類ごとの複数の分割伝送路（ＬＩＮＫ）に分割した構成にしてもよい。
　なお、伝送システム１において、送信部２２と受信部３１とが、それぞれ複数設けられていてもよい。この場合、例えば、１つの撮像部２１で撮像された１フレームまたは複数フレームの画像データを分割して、複数の送信部に並列的に入力し、その並列的に入力された１フレームまたは複数フレームの画像データを、複数の受信部３１に並列的に送信するようにしてもよい。そして、並列的に受信した複数の受信部３１からの１フレームまたは複数フレームの画像データを並列的にＤＳＰ１２に出力するようにしてもよい。
　以上のように、伝送システム１のセンサモジュール１１には、撮像された１フレームまたは複数フレームの画像データを伝送する送信部２２を１つまたは複数設けることが可能となっている。一方、ＤＳＰ１２には、センサモジュール１１の送信部２２に対応して、センサモジュール１１から伝送されてきた１フレームまたは複数フレームの画像データを受信する受信部３１が１つまたは複数設けることが可能となっている。
　以下、センサモジュール１１に１つの送信部２２が設けられ、ＤＳＰ１２に１つの受信部３１が設けられる図１の伝送システム１におけるデータ伝送を基本にして説明する。複数の送信部２２のそれぞれと複数の受信部３１のそれぞれとの間においても同様にしてデータ伝送が行われる。
［フレームフォーマット］
　図３は、センサモジュール１１とＤＳＰ１２との間で１フレームの画像データを伝送するのに用いられるフレームフォーマットの一例を示している。
　有効画素領域Ａ１は、撮像部２１により撮像された１フレームの画像の有効画素の領域である。有効画素領域Ａ１の左側には、垂直方向の画素数が有効画素領域Ａ１の垂直方向の画素数と同じであるマージン領域Ａ２が設定される。
　有効画素領域Ａ１の上側には、水平方向の画素数が、有効画素領域Ａ１とマージン領域Ａ２全体の水平方向の画素数と同じである前ダミー領域Ａ３が設定される。図３の例においては、前ダミー領域Ａ３にはＥｍｂｅｄｄｅｄ　Ｄａｔａが挿入されている。Ｅｍｂｅｄｄｅｄ　Ｄａｔａは、シャッタスピード、絞り値、ゲインなどの、撮像部２１による撮像に関する設定値の情報が含まれる。後ダミー領域Ａ４にＥｍｂｅｄｄｅｄ　Ｄａｔａが挿入されることもある。
　有効画素領域Ａ１の下側には、水平方向の画素数が、有効画素領域Ａ１とマージン領域Ａ２全体の水平方向の画素数と同じである後ダミー領域Ａ４が設定される。
　有効画素領域Ａ１、マージン領域Ａ２、前ダミー領域Ａ３、および後ダミー領域Ａ４から画像データ領域Ａ１１が構成される。
　画像データ領域Ａ１１を構成する各ラインの前にはヘッダが付加され、ヘッダの前にはＳｔａｒｔ　Ｃｏｄｅが付加される。また、画像データ領域Ａ１１を構成する各ラインの後ろにはフッタがオプションで付加され、フッタの後ろにはＥｎｄ　Ｃｏｄｅなどの後述する制御コードが付加される。フッタが付加されない場合、画像データ領域Ａ１１を構成する各ラインの後ろにＥｎｄ　Ｃｏｄｅなどの制御コードが付加される。
　撮像部２１により撮像された１フレームの画像をセンサモジュール１１からＤＳＰ１２に伝送する毎に、図３に示すフォーマットのデータ全体が伝送データとして伝送される。
　図３の上側の帯は下側に示す伝送データの伝送に用いられるパケットの構造を示している。水平方向の画素の並びをラインとすると、パケットのペイロードには、画像データ領域Ａ１１の１ラインを構成する画素のデータが格納される。１フレームの画像データ全体の伝送は、画像データ領域Ａ１１の垂直方向の画素数以上の数のパケットを用いて行われることになる。
　１ライン分の画素データが格納されたペイロードに、ヘッダとフッタが付加されることによって１パケットが構成される。後に詳述するように、ヘッダには、Ｆｒａｍｅ　Ｓｔａｒｔ，Ｆｒａｍｅ　Ｅｎｄ，Ｌｉｎｅ　Ｖａｌｉｄ，Ｌｉｎｅ　Ｎｕｍｂｅｒ，Ｒｅｓｅｒｖｅｄ，ＥＣＣなどの、ペイロードに格納されている画素データの付加的な情報が含まれる。また、ヘッダには、太線Ｌ１１で囲んだように、Ｅｍｂｅｄｄｅｄ　Ｌｉｎｅ，Ｄａｔａ　ＩＤが含まれる。各パケットには、制御コードであるＳｔａｒｔ　ＣｏｄｅとＥｎｄ　Ｃｏｄｅが少なくとも付加される。
　このように、１フレームの画像を構成する画素データをライン毎に伝送するフォーマットを採用することによって、ヘッダ等の付加的な情報やＳｔａｒｔ　Ｃｏｄｅ，　Ｅｎｄ　Ｃｏｄｅなどの制御コードをライン毎のブランキング期間中に伝送することが可能になる。
　図４は、図３に示したフレームフォーマットの１パケットのヘッダ構造の一例を示している。図５は、図４に示したヘッダ構造におけるヘッダ情報の内容の一例を示している。
　上述したように、１つのパケットは、ヘッダと、１ライン分の画素データであるペイロードデータとを含む。パケットにはフッタが付加されることもある。ヘッダは、ヘッダ情報とＨｅａｄｅｒ　ＥＣＣとを含む。各パケットの先頭にはＳｔａｒｔ　Ｃｏｄｅが付加され、後ろにはＥｎｄ　Ｃｏｄｅが付加される。
　ヘッダ情報には、Ｆｒａｍｅ　Ｓｔａｒｔ，Ｆｒａｍｅ　Ｅｎｄ，Ｌｉｎｅ　Ｖａｌｉｄ，Ｌｉｎｅ　Ｎｕｍｂｅｒ，Ｒｅｓｅｒｖｅｄが含まれる。ヘッダ情報には、さらに、ライン情報としてのＥｍｂｅｄｄｅｄ　Ｌｉｎｅ、およびデータ識別としてのＤａｔａ　ＩＤが含まれる。各情報の内容と情報量を図５に示す。
　Ｆｒａｍｅ　Ｓｔａｒｔは、フレームの先頭を示す１ビットの情報である。図３の画像データ領域Ａ１１の１ライン目の画素データの伝送に用いられるパケットのヘッダのＦｒａｍｅ　Ｓｔａｒｔには１の値が設定され、他のラインの画素データの伝送に用いられるパケットのヘッダのＦｒａｍｅ　Ｓｔａｒｔには０の値が設定される。
　Ｆｒａｍｅ　Ｅｎｄは、フレームの終端を示す１ビットの情報である。有効画素領域Ａ１の終端ラインの画素データをペイロードに含むパケットのヘッダのＦｒａｍｅ　Ｅｎｄには１の値が設定され、他のラインの画素データの伝送に用いられるパケットのヘッダのＦｒａｍｅ　Ｅｎｄには０の値が設定される。
　Ｆｒａｍｅ　ＳｔａｒｔとＦｒａｍｅ　Ｅｎｄが、フレームに関する情報であるフレーム情報となる。
　Ｌｉｎｅ　Ｖａｌｉｄは、ペイロードに格納されている画素データのラインが有効画素のラインであるのか否かを表す１ビットの情報である。有効画素領域Ａ１内のラインの画素データの伝送に用いられるパケットのヘッダのＬｉｎｅ　Ｖａｌｉｄには１の値が設定され、他のラインの画素データの伝送に用いられるパケットのヘッダのＬｉｎｅ　Ｖａｌｉｄには０の値が設定される。
　Ｌｉｎｅ　Ｎｕｍｂｅｒは、ペイロードに格納されている画素データにより構成されるラインのライン番号を表す１３ビットの情報である。
　Ｌｉｎｅ　ＶａｌｉｄとＬｉｎｅ　Ｎｕｍｂｅｒが、ラインに関する情報であるライン情報となる。
　Ｅｍｂｅｄｄｅｄ　Ｌｉｎｅは、Ｅｍｂｅｄｄｅｄ　Ｄａｔａが挿入されているラインの伝送に用いられるパケットであるのか否かを表す１ビットの情報である。例えば、Ｅｍｂｅｄｄｅｄ　Ｄａｔａを含むラインの伝送に用いられるパケットのヘッダのＥｍｂｅｄｄｅｄ　Ｌｉｎｅには１の値が設定され、他のラインの伝送に用いられるパケットのヘッダのＥｍｂｅｄｄｅｄ　Ｌｉｎｅには０の値が設定される。上述したように、撮像に関する設定値の情報が、Ｅｍｂｅｄｄｅｄ　Ｄａｔａとして前ダミー領域Ａ３や後ダミー領域Ａ４の所定のラインに挿入される。
　Ｄａｔａ　ＩＤは、ペイロードに格納されている画素データの番号を示すＰビットの情報である。Ｐビットは１ビット以上の所定の数のビットを表す。
　Ｒｅｓｅｒｖｅｄは拡張用の３１－Ｐビットの領域である。ヘッダ情報全体のデータ量は６バイトになる。
　図４に示すように、ヘッダ情報に続けて配置されるＨｅａｄｅｒ　ＥＣＣには、６バイトのヘッダ情報に基づいて計算された２バイトの誤り検出符号であるＣＲＣ（Ｃｙｃｌｉｃ　Ｒｅｄｕｎｄａｎｃｙ　Ｃｈｅｃｋ）符号が含まれる。また、Ｈｅａｄｅｒ　ＥＣＣには、ＣＲＣ符号に続けて、ヘッダ情報とＣＲＣ符号の組である８バイトの情報と同じ情報が２つ含まれる。
　すなわち、１つのパケットのヘッダには、同じヘッダ情報とＣＲＣ符号の組が３つ含まれる。ヘッダ全体のデータ量は、１組目のヘッダ情報とＣＲＣ符号の組の８バイトと、２組目のヘッダ情報とＣＲＣ符号の組の８バイトと、３組目のヘッダ情報とＣＲＣ符号の組の８バイトとの、あわせて２４バイトになる。
［送信部２２と受信部３１の構成］
　図６は、伝送システム１における送信部２２の一構成例を示している。図７は、伝送システム１における受信部３１の一構成例を示している。
　送信部２２と受信部３１は、それぞれ、リンクレイヤの構成と物理レイヤの構成からなる。図６および図７において、実線Ｌ２より上側に示す構成がリンクレイヤの構成であり、実線Ｌ２より下側に示す構成が物理レイヤの構成である。
　なお、実線Ｌ１の上に示す構成はアプリケーションレイヤの構成である。アプリケーションレイヤには、システム制御部５１、フレームデータ入力部５２、およびレジスタ５３と、フレームデータ出力部１４１、レジスタ１４２、およびシステム制御部１４３とが含まれる。フレームデータ入力部５２は、例えば撮像部２１に設けられる。フレームデータ出力部１４１は、例えば画像処理部３２に設けられる。
　システム制御部５１は、送信部２２のＬＩＮＫ－ＴＸプロトコル管理部６１と通信を行い、フレームフォーマットに関する情報を提供するなどして画像データの伝送を制御する。
　フレームデータ入力部５２は、ユーザによる指示などに応じて撮像を行い、撮像を行うことによって得られた画像を構成する各画素のデータを送信部２２のＰｉｘｅｌ　ｔｏ　Ｂｙｔｅ変換部６２に供給する。
　レジスタ５３は、Ｐｉｘｅｌ　ｔｏ　Ｂｙｔｅ変換のビット数やＬａｎｅ数等の情報を記憶する。レジスタ５３に記憶されている情報に従って画像データの送信処理が行われる。
　フレームデータ出力部１４１は、受信部３１から供給された各ラインの画素データに基づいて１フレームの画像を生成し、出力する。フレームデータ出力部１４１から出力された画像を用いて各種の処理が行われる。
　レジスタ１４２は、Ｂｙｔｅ　ｔｏ　Ｐｉｘｅｌ変換のビット数やＬａｎｅ数などの、画像データの受信に関する各種の設定値を記憶する。レジスタ１４２に記憶されている情報に従って画像データの受信処理が行われる。
　システム制御部１４３は、ＬＩＮＫ－ＲＸプロトコル管理部１２１と通信を行い、モードチェンジ等のシーケンスを制御する。
［送信部２２のリンクレイヤの構成］
　図６に示したように、送信部２２には、リンクレイヤの構成として、ＬＩＮＫ－ＴＸプロトコル管理部６１、Ｐｉｘｅｌ　ｔｏ　Ｂｙｔｅ変換部６２、ペイロードＥＣＣ挿入部６３、パケット生成部６４、およびレーン分配部６５が設けられている。ＬＩＮＫ－ＴＸプロトコル管理部６１は、状態制御部７１、ヘッダ生成部７２、データ挿入部７３、およびフッタ生成部７４を有している。
　ＬＩＮＫ－ＴＸプロトコル管理部６１の状態制御部７１は、送信部２２のリンクレイヤの状態を管理する。
　ヘッダ生成部７２は、例えば図４に示したような、１ライン分の画素データが格納されたペイロードに付加されるヘッダを生成し、パケット生成部６４に出力する。
　ヘッダ生成部７２は、システム制御部５１による制御に従ってヘッダ情報を生成する。例えば、システム制御部５１からは、フレームデータ入力部５２が出力する画素データのライン番号を表す情報や、フレームの先頭、終端を表す情報がヘッダ生成部７２に供給される。
　また、ヘッダ生成部７２は、ヘッダ情報を生成多項式に適用してＣＲＣ符号を計算する。ヘッダ情報に付加されるＣＲＣ符号の生成多項式は例えば下式（１）により表される。
　ＣＲＣ１６＝Ｘ16＋Ｘ15＋Ｘ2＋１　……（１）
　ヘッダ生成部７２は、ヘッダ情報にＣＲＣ符号を付加することによってヘッダ情報とＣＲＣ符号の組を生成し、同じヘッダ情報とＣＲＣ符号の組を３組繰り返して配置することによってヘッダを生成する。ヘッダ生成部７２は、生成したヘッダをパケット生成部６４に出力する。
　データ挿入部７３は、スタッフィング（ｓｔｕｆｆｉｎｇ）に用いられるデータを生成し、Ｐｉｘｅｌ　ｔｏ　Ｂｙｔｅ変換部６２とレーン分配部６５とに出力する。Ｐｉｘｅｌ　ｔｏ　Ｂｙｔｅ変換部６２に供給されたスタッフィングデータであるペイロードスタッフィングデータは、Ｐｉｘｅｌ　ｔｏ　Ｂｙｔｅ変換後の画素データに付加され、ペイロードに格納される画素データのデータ量の調整に用いられる。また、レーン分配部６５に供給されたスタッフィングデータであるレーンスタッフィングデータは、レーン割り当て後のデータに付加され、レーン間のデータ量の調整に用いられる。
　フッタ生成部７４は、システム制御部５１による制御に応じて、適宜、ペイロードデータを生成多項式に適用して３２ビットのＣＲＣ符号を計算し、計算により求めたＣＲＣ符号をフッタとしてパケット生成部６４に出力する。フッタとして付加されるＣＲＣ符号の生成多項式は例えば下式（２）により表される。
　ＣＲＣ３２＝Ｘ32＋Ｘ31＋Ｘ4＋Ｘ3＋Ｘ＋１　……（２）
　Ｐｉｘｅｌ　ｔｏ　Ｂｙｔｅ変換部６２は、フレームデータ入力部５２から供給された画素データを取得し、各画素のデータを１バイト単位のデータに変換するＰｉｘｅｌ　ｔｏ　Ｂｙｔｅ変換を行う。例えば、撮像部２１により撮像された画像の各画素の画素値（ＲＧＢ）は、８ビット、１０ビット、１２ビット、１４ビット、１６ビットのうちのいずれかのビット数で表される。
　Ｐｉｘｅｌ　ｔｏ　Ｂｙｔｅ変換部６２は、Ｐｉｘｅｌ　ｔｏ　Ｂｙｔｅ変換を例えばラインの左端の画素から順に各画素を対象として行う。また、Ｐｉｘｅｌ　ｔｏ　Ｂｙｔｅ変換部６２は、Ｐｉｘｅｌ　ｔｏ　Ｂｙｔｅ変換によって得られたバイト単位の画素データに、データ挿入部７３から供給されたペイロードスタッフィングデータを付加することによってペイロードデータを生成し、ペイロードＥＣＣ挿入部６３に出力する。
　Ｐｉｘｅｌ　ｔｏ　Ｂｙｔｅ変換後の画素データは、変換によって得られた順に、所定の数のグループにグループ化される。送信部２２のリンクレイヤにおいては、このようにしてグループ化が行われた後、クロック信号によって規定される期間毎に、各グループにおいて同じ位置にある画素データを対象として処理が並行して行われる。例えば１６のグループに画素データが割り当てられた場合、各列に並ぶ１６の画素データを同じ期間内に処理するようにして画素データの処理が進められる。
　上述したように、１つのパケットのペイロードには１ラインの画素データが含まれる。ここでは、図３の有効画素領域Ａ１の画素データの処理について説明しているが、マージン領域Ａ２等の他の領域の画素データについても有効画素領域Ａ１の画素データとともに処理される。
　１ライン分の画素データがグループ化された後、各グループのデータ長が同じ長さになるように、ペイロードスタッフィングデータが付加される。ペイロードスタッフィングデータは１バイトのデータである。
　このような構成を有するペイロードデータがＰｉｘｅｌ　ｔｏ　Ｂｙｔｅ変換部６２からペイロードＥＣＣ挿入部６３に供給される。
　ペイロードＥＣＣ挿入部６３は、Ｐｉｘｅｌ　ｔｏ　Ｂｙｔｅ変換部６２から供給されたペイロードデータに基づいて、ペイロードデータの誤り訂正に用いられる誤り訂正符号を計算し、計算により求めた誤り訂正符号であるパリティをペイロードデータに挿入する。誤り訂正符号として、例えばリードソロモン符号が用いられる。なお、誤り訂正符号の挿入はオプションであり、例えば、ペイロードＥＣＣ挿入部６３によるパリティの挿入と、フッタ生成部７４によるフッタの付加はいずれか一方のみを行うことが可能とされる。
　ペイロードＥＣＣ挿入部６３においては、基本的に、例えば２２４個の画素データに基づいて２バイトのパリティが生成され、２２４個の画素データに続けて挿入される。
　ペイロードＥＣＣ挿入部６３は、パリティを挿入したペイロードデータをパケット生成部６４に出力する。パリティの挿入が行われない場合、Ｐｉｘｅｌ　ｔｏ　Ｂｙｔｅ変換部６２からペイロードＥＣＣ挿入部６３に供給されたペイロードデータは、そのままパケット生成部６４に出力される。
　パケット生成部６４は、ペイロードＥＣＣ挿入部６３から供給されたペイロードデータに、ヘッダ生成部７２により生成されたヘッダを付加することによってパケットを生成する。フッタ生成部７４によりフッタの生成が行われている場合、パケット生成部６４は、ペイロードデータにフッタを付加することも行う。
　パケット生成部６４は、生成した１パケットを構成するデータであるパケットデータをレーン分配部６５に出力する。レーン分配部６５に対しては、ヘッダデータとペイロードデータからなるパケットデータ、ヘッダデータとペイロードデータとフッタデータからなるパケットデータ、または、ヘッダデータと、パリティが挿入されたペイロードデータからなるパケットデータが供給されることになる。図４のパケット構造は論理的なものであり、リンクレイヤ、物理レイヤにおいては、図４の構造を有するパケットのデータがバイト単位で処理される。
　レーン分配部６５は、パケット生成部６４から供給されたパケットデータを、先頭のデータから順に、Ｌａｎｅ０～７のうちのデータ伝送に用いる各レーンに割り当てる。
　レーン分配部６５は、各レーンに割り当てたパケットデータを物理レイヤに出力する。以下、Ｌａｎｅ０～７の８レーンを用いてデータを伝送する場合について主に説明するが、データ伝送に用いるレーンの数が他の数の場合であっても同様の処理が行われる。
［送信部２２の物理レイヤの構成］
　図６に示したように、送信部２２には、物理レイヤの構成として、ＰＨＹ－ＴＸ状態制御部８１、クロック生成部８２、および信号処理部８３－０～８３－Ｎが設けられている。信号処理部８３－０は、制御コード挿入部９１、８Ｂ１０Ｂシンボルエンコーダ９２、同期部９３、および送信部９４を有している。レーン分配部６５から出力された、Ｌａｎｅ０に割り当てられたパケットデータは信号処理部８３－０に入力され、Ｌａｎｅ１に割り当てられたパケットデータは信号処理部８３－１に入力される。また、ＬａｎｅＮに割り当てられたパケットデータは信号処理部８３－Ｎに入力される。
　このように、送信部２２の物理レイヤには、信号処理部８３－０～８３－Ｎがレーンの数と同じ数だけ設けられ、各レーンを用いて伝送するパケットデータの処理が、信号処理部８３－０～８３－Ｎのそれぞれにおいて並行して行われる。信号処理部８３－０の構成について説明するが、信号処理部８３－１～８３－Ｎも同様の構成を有する。
　ＰＨＹ－ＴＸ状態制御部８１は、信号処理部８３－０～８３－Ｎの各部を制御する。例えば、信号処理部８３－０～８３－Ｎにより行われる各処理のタイミングがＰＨＹ－ＴＸ状態制御部８１により制御される。
　クロック生成部８２は、クロック信号を生成し、信号処理部８３－０～８３－Ｎのそれぞれの同期部９３に出力する。
　信号処理部８３－０の制御コード挿入部９１は、レーン分配部６５から供給されたパケットデータに対して制御コードを付加する。制御コードは、予め用意された複数種類のシンボルの中から選択された１つのシンボルにより、または複数種類のシンボルの組み合わせにより表されるコードである。制御コード挿入部９１により挿入される各シンボルは８ビットのデータである。後段の回路で８Ｂ１０Ｂ変換が施されることによって、制御コード挿入部９１により挿入された１シンボルは１０ビットのデータになる。一方、受信部３１においては後述するように受信データに対して１０Ｂ８Ｂ変換が施されるが、受信データに含まれる１０Ｂ８Ｂ変換前の各シンボルは１０ビットのデータであり、１０Ｂ８Ｂ変換後の各シンボルは８ビットのデータになる。
　制御コードには、図４に示したＳｔａｒｔ　Ｃｏｄｅ，Ｅｎｄ　Ｃｏｄｅ等が含まれる。また、制御コードには、Ｉｄｌｅ　Ｃｏｄｅ，Ｐａｄ　Ｃｏｄｅ，Ｓｙｎｃ　Ｃｏｄｅ，Ｄｅｓｋｅｗ　Ｃｏｄｅ，Ｓｔａｎｄｂｙ　Ｃｏｄｅが含まれる。
　図８は、制御コード挿入部９１により付加される制御コードの一例を示している。
　Ｉｄｌｅ　Ｃｏｄｅは、パケットデータの伝送時以外の期間に繰り返し送信されるシンボル群である。Ｉｄｌｅ　Ｃｏｄｅは、８Ｂ１０Ｂ　ＣｏｄｅであるＤ　ＣｈａｒａｃｔｅｒのＤ００．０（００００００００）で表される。
　Ｓｔａｒｔ　Ｃｏｄｅは、パケットの開始を示すシンボル群である。上述したように、Ｓｔａｒｔ　Ｃｏｄｅはパケットの前に付加される。Ｓｔａｒｔ　Ｃｏｄｅは、３種類のＫ　Ｃｈａｒａｃｔｅｒの組み合わせであるＫ２８．５，　Ｋ２７．７，　Ｋ２８．２，　Ｋ２７．７の４シンボルで表される。それぞれのＫ　Ｃｈａｒａｃｔｅｒの値の一例を図９に示す。
　Ｅｎｄ　Ｃｏｄｅは、パケットの終了を示すシンボル群である。上述したように、Ｅｎｄ　Ｃｏｄｅはパケットの後ろに付加される。Ｅｎｄ　Ｃｏｄｅは、３種類のＫ　Ｃｈａｒａｃｔｅｒの組み合わせであるＫ２８．５，　Ｋ２９．７，　Ｋ３０．７，　Ｋ２９．７の４シンボルで表される。
　Ｐａｄ　Ｃｏｄｅは、画素データ帯域とＰＨＹ伝送帯域の差を埋めるためにペイロードデータ中に挿入される、パディング（Ｐａｄｄｉｎｇ）コードと呼ばれるシンボル群である。画素データ帯域は、撮像部２１から出力され、送信部２２に入力される画素データの伝送レートであり、ＰＨＹ伝送帯域は、送信部２２から送信され、受信部３１に入力される画素データの伝送レートである。Ｐａｄ　Ｃｏｄｅは、４種類のＫ　Ｃｈａｒａｃｔｅｒの組み合わせであるＫ２３．７，　Ｋ２８．４，　Ｋ２８．６，　Ｋ２８．７の４シンボルで表される。
　図１０は、Ｐａｄ　Ｃｏｄｅの挿入例を示している。
　図１０の上段は、Ｐａｄ　Ｃｏｄｅ挿入前の、各レーンに割り当てられたペイロードデータを示し、下段は、Ｐａｄ　Ｃｏｄｅ挿入後のペイロードデータを示す。図１０の例においては、先頭から３番目の画素データと４番目の画素データの間、６番目の画素データと７番目の画素データの間、１２番目の画素データと１３番目の画素データの間にＰａｄ　Ｃｏｄｅが挿入されている。このように、Ｐａｄ　Ｃｏｄｅは、Ｌａｎｅ０～７の各レーンのペイロードデータの同じ位置に挿入される。
　Ｌａｎｅ０に割り当てられたペイロードデータに対するＰａｄ　Ｃｏｄｅの挿入は信号処理部８３－０の制御コード挿入部９１により行われる。他のレーンに割り当てられたペイロードデータに対するＰａｄ　Ｃｏｄｅの挿入も同様に、信号処理部８３－１～８３－Ｎにおいてそれぞれ同じタイミングで行われる。Ｐａｄ　Ｃｏｄｅの数は、画素データ帯域とＰＨＹ伝送帯域の差と、クロック生成部８２が生成するクロック信号の周波数などに基づいて決定される。
　このように、Ｐａｄ　Ｃｏｄｅは、画素データ帯域が狭く、ＰＨＹ伝送帯域が広い場合に、双方の帯域の差を調整するために挿入される。例えば、Ｐａｄ　Ｃｏｄｅが挿入されることによって、画素データ帯域とＰＨＹ伝送帯域の差が一定の範囲内に収まるように調整される。
　Ｓｙｎｃ　Ｃｏｄｅは、送信部２２と受信部３１との間のビット同期、シンボル同期を確保するために用いられるシンボル群である。Ｓｙｎｃ　Ｃｏｄｅは、Ｋ２８．５，　Ａｎｙ＊＊の２シンボルで表される。Ａｎｙ＊＊は、どの種類のシンボルが用いられてもよいことを表す。Ｓｙｎｃ　Ｃｏｄｅは、例えば送信部２２と受信部３１との間でパケットデータの伝送が開始される前のトレーニングモード時に繰り返し送信される。
　Ｄｅｓｋｅｗ　Ｃｏｄｅは、レーン間のＤａｔａ　Ｓｋｅｗ、すなわち、受信部３１の各レーンで受信されるデータの受信タイミングのずれの補正に用いられるシンボル群である。Ｄｅｓｋｅｗ　Ｃｏｄｅは、Ｋ２８．５，　Ａｎｙ＊＊の２シンボルで表される。Ｄｅｓｋｅｗ　Ｃｏｄｅを用いたレーン間のＤａｔａ　Ｓｋｅｗの補正については後述する。
　Ｓｔａｎｄｂｙ　Ｃｏｄｅは、送信部２２の出力がＨｉｇｈ－Ｚ（ハイインピーダンス）などの状態になり、データ伝送が行われなくなることを受信部３１に通知するために用いられるシンボル群である。すなわち、Ｓｔａｎｄｂｙ　Ｃｏｄｅは、パケットデータの伝送を終了し、Ｓｔａｎｄｂｙ状態になるときに受信部３１に対して伝送される。Ｓｔａｎｄｂｙ　Ｃｏｄｅは、Ｋ２８．５，　Ａｎｙ＊＊の２シンボルで表される。
　図１１は、制御コード挿入後のパケットデータの一例を示している。
　図１１に示すように、信号処理部８３－０～８３－Ｎにおいては、それぞれ、パケットデータの前にＳｔａｒｔ　Ｃｏｄｅが付加され、ペイロードデータにＰａｄ　Ｃｏｄｅが挿入される。パケットデータの後ろにはＥｎｄ　Ｃｏｄｅが付加され、Ｅｎｄ　Ｃｏｄｅの後ろにＤｅｓｋｅｗ　Ｃｏｄｅが付加される。図１１の例においては、Ｄｅｓｋｅｗ　Ｃｏｄｅの後ろにＩｄｌｅ　Ｃｏｄｅが付加されている。
　制御コード挿入部９１は、制御コードを付加したパケットデータを８Ｂ１０Ｂシンボルエンコーダ９２に出力する。
　８Ｂ１０Ｂシンボルエンコーダ９２は、制御コード挿入部９１から供給されたパケットデータ（制御コードが付加されたパケットデータ）に対して８Ｂ１０Ｂ変換を施し、１０ビット単位のデータに変換したパケットデータを同期部９３に出力する。
　同期部９３は、８Ｂ１０Ｂシンボルエンコーダ９２から供給されたパケットデータの各ビットを、クロック生成部８２により生成されたクロック信号に従って送信部９４に出力する。
　送信部９４は、Ｌａｎｅ０を構成する伝送路を介して、同期部９３から供給されたパケットデータを受信部３１に送信する。８レーンを用いてデータ伝送が行われる場合、Ｌａｎｅ１～７を構成する伝送路をも用いてパケットデータが受信部３１に送信される。
［受信部３１の物理レイヤの構成］
　図７に示したように、受信部３１には、物理レイヤの構成として、ＰＨＹ－ＲＸ状態制御部１０１、および信号処理部１０２－０～１０２－Ｎが設けられている。信号処理部１０２－０は、受信部１１１、クロック生成部１１２、同期部１１３、シンボル同期部１１４、１０Ｂ８Ｂシンボルデコーダ１１５、スキュー補正部１１６、および制御コード除去部１１７を有している。Ｌａｎｅ０を構成する伝送路を介して送信されてきたパケットデータは信号処理部１０２－０に入力され、Ｌａｎｅ１を構成する伝送路を介して送信されてきたパケットデータは信号処理部１０２－１に入力される。また、ＬａｎｅＮを構成する伝送路を介して送信されてきたパケットデータは信号処理部１０２－Ｎに入力される。
　このように、受信部３１の物理レイヤには、信号処理部１０２－０～１０２－Ｎがレーンの数と同じ数だけ設けられ、各レーンを用いて伝送されてきたパケットデータの処理が、信号処理部１０２－０～１０２－Ｎのそれぞれにおいて並行して行われる。信号処理部１０２－０の構成について説明するが、信号処理部１０２－１～１０２－Ｎも同様の構成を有する。
　受信部１１１は、Ｌａｎｅ０を構成する伝送路を介して送信部２２から伝送されてきたパケットデータを表す信号を受信し、クロック生成部１１２に出力する。
　クロック生成部１１２は、受信部１１１から供給された信号のエッジを検出することによってビット同期をとり、エッジの検出周期に基づいてクロック信号を生成する。クロック生成部１１２は、受信部１１１から供給された信号を、クロック信号とともに同期部１１３に出力する。
　同期部１１３は、クロック生成部１１２により生成されたクロック信号に従って、受信部１１１において受信された信号のサンプリングを行い、サンプリングによって得られたパケットデータをシンボル同期部１１４に出力する。クロック生成部１１２と同期部１１３によりＣＤＲ（Clock Data Recovery）の機能が実現される。
　シンボル同期部１１４は、パケットデータに含まれる制御コードを検出することによって、または制御コードに含まれる一部のシンボルを検出することによってシンボル同期をとる。例えば、シンボル同期部１１４は、Ｓｔａｒｔ　Ｃｏｄｅ，Ｅｎｄ　Ｃｏｄｅ，Ｄｅｓｋｅｗ　Ｃｏｄｅに含まれるＫ２８．５のシンボルを検出し、シンボル同期をとる。シンボル同期部１１４は、各シンボルを表す１０ビット単位のパケットデータを１０Ｂ８Ｂシンボルデコーダ１１５に出力する。
　また、シンボル同期部１１４は、パケットデータの伝送が開始される前のトレーニングモード時に送信部２２から繰り返し送信されてくるＳｙｎｃ　Ｃｏｄｅに含まれるシンボルの境界を検出することによってシンボル同期をとる。
　１０Ｂ８Ｂシンボルデコーダ１１５は、シンボル同期部１１４から供給された１０ビット単位のパケットデータに対して１０Ｂ８Ｂ変換を施し、８ビット単位のデータに変換したパケットデータをスキュー補正部１１６に出力する。
　スキュー補正部１１６は、１０Ｂ８Ｂシンボルデコーダ１１５から供給されたパケットデータからＤｅｓｋｅｗ　Ｃｏｄｅを検出する。スキュー補正部１１６によるＤｅｓｋｅｗ　Ｃｏｄｅの検出タイミングの情報はＰＨＹ－ＲＸ状態制御部１０１に供給される。
　また、スキュー補正部１１６は、Ｄｅｓｋｅｗ　Ｃｏｄｅのタイミングを、ＰＨＹ－ＲＸ状態制御部１０１から供給された情報により表されるタイミングに合わせるようにしてレーン間のＤａｔａ　Ｓｋｅｗを補正する。ＰＨＹ－ＲＸ状態制御部１０１からは、信号処理部１０２－０～１０２－Ｎのそれぞれにおいて検出されたＤｅｓｋｅｗ　Ｃｏｄｅのタイミングのうち、最も遅いタイミングを表す情報が供給されてくる。
　スキュー補正部１１６は、Ｄａｔａ　Ｓｋｅｗを補正したパケットデータを制御コード除去部１１７に出力する。
　制御コード除去部１１７は、パケットデータに付加された制御コードを除去し、Ｓｔａｒｔ　ＣｏｄｅからＥｎｄ　Ｃｏｄｅまでの間のデータをパケットデータとしてリンクレイヤに出力する。
　ＰＨＹ－ＲＸ状態制御部１０１は、信号処理部１０２－０～１０２－Ｎの各部を制御し、レーン間のＤａｔａ　Ｓｋｅｗの補正などを行わせる。また、ＰＨＹ－ＲＸ状態制御部１０１は、所定のレーンで伝送エラーが起きて制御コードが失われた場合、失われた制御コードに代えて、他のレーンで伝送されてきた制御コードを付加することによって制御コードの誤り訂正を行う。
［受信部３１のリンクレイヤの構成］
　図７に示したように、受信部３１には、リンクレイヤの構成として、ＬＩＮＫ－ＲＸプロトコル管理部１２１、レーン統合部１２２、パケット分離部１２３、ペイロードエラー訂正部１２４、およびＢｙｔｅ　ｔｏ　Ｐｉｘｅｌ変換部１２５が設けられている。ＬＩＮＫ－ＲＸプロトコル管理部１２１は、状態制御部１３１、ヘッダエラー訂正部１３２、データ除去部１３３、およびフッタエラー検出部１３４を有している。
　レーン統合部１２２は、物理レイヤの信号処理部１０２－０～１０２－Ｎから供給されたパケットデータを、送信部２２のレーン分配部６５による各レーンへの分配順と逆順で並び替えることによって統合する。
　各レーンのパケットデータの統合時、データ除去部１３３による制御に従って、レーンスタッフィングデータがレーン統合部１２２により除去される。レーン統合部１２２は、統合したパケットデータをパケット分離部１２３に出力する。
　パケット分離部１２３は、レーン統合部１２２により統合された１パケット分のパケットデータを、ヘッダデータを構成するパケットデータとペイロードデータを構成するパケットデータとに分離する。パケット分離部１２３は、ヘッダデータをヘッダエラー訂正部１３２に出力し、ペイロードデータをペイロードエラー訂正部１２４に出力する。
　また、パケット分離部１２３は、パケットにフッタが含まれている場合、１パケット分のデータを、ヘッダデータを構成するパケットデータとペイロードデータを構成するパケットデータとフッタデータを構成するパケットデータとに分離する。パケット分離部１２３は、ヘッダデータをヘッダエラー訂正部１３２に出力し、ペイロードデータをペイロードエラー訂正部１２４に出力する。また、パケット分離部１２３は、フッタデータをフッタエラー検出部１３４に出力する。
　ペイロードエラー訂正部１２４は、パケット分離部１２３から供給されたペイロードデータにパリティが挿入されている場合、パリティに基づいて誤り訂正演算を行うことによってペイロードデータのエラーを検出し、検出したエラーの訂正を行う。
　ペイロードエラー訂正部１２４は、各Ｂａｓｉｃ　Ｂｌｏｃｋ，Ｅｘｔｒａ　Ｂｌｏｃｋを対象として誤り訂正を行うことによって得られた誤り訂正後の画素データをＢｙｔｅ　ｔｏ　Ｐｉｘｅｌ変換部１２５に出力する。パケット分離部１２３から供給されたペイロードデータにパリティが挿入されていない場合、パケット分離部１２３から供給されたペイロードデータはそのままＢｙｔｅ　ｔｏ　Ｐｉｘｅｌ変換部１２５に出力される。
　Ｂｙｔｅ　ｔｏ　Ｐｉｘｅｌ変換部１２５は、ペイロードエラー訂正部１２４から供給されたペイロードデータに含まれるペイロードスタッフィングデータをデータ除去部１３３による制御に従って除去する。
　また、Ｂｙｔｅ　ｔｏ　Ｐｉｘｅｌ変換部１２５は、ペイロードスタッフィングデータを除去して得られたバイト単位の各画素のデータを、例えば、８ビット、１０ビット、１２ビット、１４ビット、または１６ビット単位の画素データに変換するＢｙｔｅ　ｔｏ　Ｐｉｘｅｌ変換を行う。Ｂｙｔｅ　ｔｏ　Ｐｉｘｅｌ変換部１２５においては、送信部２２のＰｉｘｅｌ　ｔｏ　Ｂｙｔｅ変換部６２によるＰｉｘｅｌ　ｔｏ　Ｂｙｔｅ変換と逆の変換が行われる。
　Ｂｙｔｅ　ｔｏ　Ｐｉｘｅｌ変換部１２５は、Ｂｙｔｅ　ｔｏ　Ｐｉｘｅｌ変換によって得られた、例えば、８ビット、１０ビット、１２ビット、１４ビット、または１６ビット単位の画素データをフレームデータ出力部１４１に出力する。フレームデータ出力部１４１においては、例えば、ヘッダ情報のＬｉｎｅ　Ｖａｌｉｄにより特定される有効画素の各ラインがＢｙｔｅ　ｔｏ　Ｐｉｘｅｌ変換部１２５により得られた画素データに基づいて生成され、ヘッダ情報のＬｉｎｅ　Ｎｕｍｂｅｒに従って各ラインが並べられることによって１フレームの画像が生成される。
　ＬＩＮＫ－ＲＸプロトコル管理部１２１の状態制御部１３１は、受信部３１のリンクレイヤの状態を管理する。
　ヘッダエラー訂正部１３２は、パケット分離部１２３から供給されたヘッダデータに基づいてヘッダ情報とＣＲＣ符号の組を３組取得する。ヘッダエラー訂正部１３２は、ヘッダ情報とＣＲＣ符号の組の各組を対象として、ヘッダ情報のエラーを検出するための演算である誤り検出演算を、そのヘッダ情報と同じ組のＣＲＣ符号を用いて行う。
　また、ヘッダエラー訂正部１３２は、それぞれの組のヘッダ情報の誤り検出結果と、誤り検出演算により求められたデータの比較結果とのうちの少なくともいずれかに基づいて正しいヘッダ情報を推測し、正しいと推測したヘッダ情報と復号結果を出力する。誤り検出演算により求められたデータは、ヘッダ情報にＣＲＣの生成多項式を適用することによって求められた値である。また、復号結果は、復号成功または復号失敗を表す情報である。
　ヘッダ情報とＣＲＣ符号の３つの組をそれぞれ組１、組２、組３とする。この場合、ヘッダエラー訂正部１３２は、組１を対象とした誤り検出演算によって、組１のヘッダ情報にエラーがあるか否か（誤り検出結果）と、誤り検出演算により求められたデータであるデータ１を取得する。また、ヘッダエラー訂正部１３２は、組２を対象とした誤り検出演算によって、組２のヘッダ情報にエラーがあるか否かと、誤り検出演算により求められたデータであるデータ２を取得する。ヘッダエラー訂正部１３２は、組３を対象とした誤り検出演算によって、組３のヘッダ情報にエラーがあるか否かと、誤り検出演算により求められたデータであるデータ３を取得する。
　また、ヘッダエラー訂正部１３２は、データ１とデータ２が一致するか否か、データ２とデータ３が一致するか否か、データ３とデータ１が一致するか否かをそれぞれ判定する。
　例えば、ヘッダエラー訂正部１３２は、組１、組２、組３を対象としたいずれの誤り検出演算によっても誤りが検出されず、誤り検出演算によって求められたデータのいずれの比較結果もが一致した場合、復号結果として、復号成功を表す情報を選択する。また、ヘッダエラー訂正部１３２は、いずれのヘッダ情報も正しいと推測し、組１のヘッダ情報、組２のヘッダ情報、組３のヘッダ情報のうちのいずれかを出力情報として選択する。
　一方、ヘッダエラー訂正部１３２は、組１を対象とした誤り検出演算でだけ誤りが検出されなかった場合、復号結果として、復号成功を表す情報を選択するとともに、組１のヘッダ情報が正しいと推測し、組１のヘッダ情報を出力情報として選択する。
　また、ヘッダエラー訂正部１３２は、組２を対象とした誤り検出演算でだけ誤りが検出されなかった場合、復号結果として、復号成功を表す情報を選択するとともに、組２のヘッダ情報が正しいと推測し、組２のヘッダ情報を出力情報として選択する。
　ヘッダエラー訂正部１３２は、組３を対象とした誤り検出演算でだけ誤りが検出されなかった場合、復号結果として、復号成功を表す情報を選択するとともに、組３のヘッダ情報が正しいと推測し、組３のヘッダ情報を出力情報として選択する。
　ヘッダエラー訂正部１３２は、以上のようにして選択した復号結果と出力情報をレジスタ１４２に出力し、記憶させる。このように、ヘッダエラー訂正部１３２によるヘッダ情報の誤り訂正は、複数のヘッダ情報の中から、エラーのないヘッダ情報をＣＲＣ符号を用いて検出し、検出したヘッダ情報を出力するようにして行われる。
　データ除去部１３３は、レーン統合部１２２を制御してレーンスタッフィングデータを除去し、Ｂｙｔｅ　ｔｏ　Ｐｉｘｅｌ変換部１２５を制御してペイロードスタッフィングデータを除去する。
　フッタエラー検出部１３４は、パケット分離部１２３から供給されたフッタデータに基づいて、フッタに格納されたＣＲＣ符号を取得する。フッタエラー検出部１３４は、取得したＣＲＣ符号を用いて誤り検出演算を行い、ペイロードデータのエラーを検出する。フッタエラー検出部１３４は、誤り検出結果を出力し、レジスタ１４２に記憶させる。
［センサモジュール１１とＤＳＰ１２の動作の概要］
　次に、センサモジュール１１とＤＳＰ１２の動作の概要を説明する。伝送システム１を有する撮像装置の動作を例に説明する。
　センサモジュール１１の撮像部２１では、例えば、撮像装置に設けられたシャッタボタンが押されるなどして撮像の開始が指示された場合に撮像を行う。撮像部２１のフレームデータ入力部５２（図６）は、撮像によって得られた１フレームの画像を構成する画素データを、１画素のデータずつ順に、送信部２２に出力する。
　送信部２２によるデータ送信処理により、１ライン分の画素データをペイロードに格納したパケットが生成され、パケットを構成するパケットデータが受信部３１に対して送信される。
　受信部３１では、データ受信処理が行われる。データ受信処理により、送信部２２から送信されてきたパケットデータが受信され、ペイロードに格納されている画素データが画像処理部３２に出力される。
　送信部２２により行われるデータ送信処理と受信部３１により行われるデータ受信処理は、１ライン分の画素データを対象として交互に行われる。すなわち、ある１ラインの画素データがデータ送信処理によって送信されたとき、データ受信処理が行われ、データ受信処理によって１ラインの画素データが受信されたとき、次の１ラインの画素データを対象としてデータ送信処理が行われる。送信部２２によるデータ送信処理と受信部３１によるデータ受信処理は、適宜、時間的に並行して行われることもある。
　１フレームの画像を構成する全てのラインの画素データの送受信が終了した場合、画像処理部３２のフレームデータ出力部１４１は、受信部３１から供給された画素データに基づいて１フレームの画像を生成する。
［１．３　一実施の形態に係る伝送システム１の改善例］
　図８～図１１を用いて説明したように、一実施の形態に係る伝送システム１では、撮像部２１から送信部２２に入力される画素データの伝送レート（画素データ帯域）と、送信部２２から送信され受信部３１に入力される画素データの伝送レート（ＰＨＹ伝送帯域）との伝送帯域の差を埋めるために、ペイロードデータ中にＰａｄ　Ｃｏｄｅを挿入することが可能となっている。Ｐａｄ　Ｃｏｄｅの挿入率は、送信側であるセンサモジュール１１の動作によって決まるが、受信側であるＤＳＰ１２では、Ｐａｄ　Ｃｏｄｅの挿入率を知る手段がなく、どのようなＰａｄ　Ｃｏｄｅが挿入されても受信可能な構成を取っておく必要がある。
　そこで、以下では、一実施の形態に係る伝送システム１の改善例として、受信側においてＰａｄ　Ｃｏｄｅの挿入率を知ることが可能となる技術を説明する。
　なお、Ｐａｄ　Ｃｏｄｅは、ＰＨＹ伝送帯域が画素データ帯域よりも大きく、かつ所定の条件を満たす場合にペイロード中に挿入される。Ｐａｄ　Ｃｏｄｅが挿入されるのは、例えば以下の条件式（Ａ）を満たす場合である。
　ＣＩＳ＿Ｂａｎｄｗｉｄｔｈ×（５７／５６）×（５／４）＜ＰＨＹ＿Ｂａｎｄｗｉｄｔｈ　……（Ａ）
　ここで、条件式（Ａ）において、ＣＩＳ＿Ｂａｎｄｗｉｄｔｈは、撮像部２１から送信部２２に入力される画素データ帯域に相当し、以下の条件式（Ｂ）で表される。
　ＣＩＳ＿Ｂａｎｄｗｉｄｔｈ＝ｐｉｘｅｌ＿ｃｌｏｃｋ＿ｒａｔｅ＊ＰＩＸＥＬ＿ＢＩＴ　……（Ｂ）
ただし、
　ｐｉｘｅｌ＿ｃｌｏｃｋ＿ｒａｔｅ：画素の入力レート［Ｍｐｉｘ／ｓｅｃ］
　ＰＩＮＸＥＬ＿ＢＩＴ：１画素あたりのビット数
とする。
　また、条件式（Ａ）において、ＰＨＹ＿Ｂａｎｄｗｉｄｔｈは、送信部２２から送信され受信部３１に入力される画素データのＰＨＹ伝送帯域に相当し、以下の条件式（Ｃ）で表される。
　ＰＨＹ＿Ｂａｎｄｗｉｄｔｈ＝ｏｕｔｐｕｔ＿ｂｉｔ＿ｒａｔｅ＊Ｌａｎｅ＿ＮＵＭ　……（Ｃ）
ただし、
　Ｏｕｔｐｕｔ＿ｂｉｔ＿ｒａｔｅ：出力ビットレート［ｂｉｔ／ｓｅｃ］
　Ｌａｎｅ＿ＮＵＭ：出力レーンＬａｎｅ数
とする。
　また、条件式（Ａ）において、（５７／５６）は、４ｂｉｔのパリティビットを追加した時のデータ伝送効率であり、以下のように算出される。
　（２２４＋４）／２２４＝５７／５６
　また、条件式（Ａ）において、（５／４）は、８Ｂ１０Ｂ変換が施されたデータの伝送効率であり、以下のように算出される。
　１０／８＝５／４
　図１２は、一実施の形態に係る伝送システム１おける送信部２２の改善例の第１の例を示している。
　図１２に示した第１の例では、図６に示した構成に対して、送信部２２のＬＩＮＫ－ＴＸプロトコル管理部６１内に、Ｐａｄ　Ｃｏｄｅの挿入率を計算する挿入率演算部７５が追加されている。
　なお、Ｐａｄ　Ｃｏｄｅの挿入率とは、ペイロード長に対するＰａｄ　Ｃｏｄｅ長の比率を示す。Ｐａｄ　Ｃｏｄｅは、上述したように、データがレーン分配された後に制御コード挿入部９１により挿入される。
　図１３は、ヘッダにＰａｄ　Ｃｏｄｅの挿入率を示すデータを付加した例を示している。
　挿入率演算部７５によって演算されたＰａｄ　Ｃｏｄｅの挿入率を示すデータは、例えば図１３に示したように、ヘッダにおけるＲｅｓｅｒｖｅｄの領域に付加することが可能である。ヘッダ生成部７２は、例えばＲｅｓｅｒｖｅｄの領域にＰａｄ　Ｃｏｄｅの挿入率を示すデータが付加されたヘッダを生成する。
　この場合、受信部３１は、Ｐａｄ　Ｃｏｄｅの挿入率を示すデータをヘッダに含むパケットを、レーンを介して受信可能である。これにより、受信側では、例えばフレームデータ出力部１４１、およびシステム制御部１４３において、Ｐａｄ　Ｃｏｄｅの挿入率を知ることが可能となる。
　図１４は、一実施の形態に係る伝送システム１における送信部２２の改善例の第２の例を示している。
　挿入率演算部７５によって演算されたＰａｄ　Ｃｏｄｅの挿入率を示すデータは、例えば図１４に示したように、送信側のレジスタ５３に記憶させてもよい。レジスタ５３は、受信側に、パケットの伝送経路であるレーンとは異なる経路でＰａｄ　Ｃｏｄｅの挿入率を示すデータを出力可能である。レーンとは異なる経路とは、例えば図１および図２に示した制御線１３であってもよい。受信側では、パケットの伝送経路とは異なる経路で、Ｐａｄ　Ｃｏｄｅの挿入率を示すデータを受信し、受信側のレジスタ１４２に記憶させてもよい。これにより、受信側では、例えばフレームデータ出力部１４１、およびシステム制御部１４３において、Ｐａｄ　Ｃｏｄｅの挿入率を知ることが可能となる。なお、Ｐａｄ　Ｃｏｄｅの挿入率を示すデータを記憶するのは、レジスタ１４２以外であってもよい。例えばフレームデータ出力部１４１、またはシステム制御部１４３が挿入率を示すデータを記憶してもよい。
　図１５は、一実施の形態に係る伝送システム１における送信部２２の改善例の第３の例を示している。
　また、挿入率演算部７５によって演算されたＰａｄ　Ｃｏｄｅの挿入率を示すデータは、例えば図１５に示したように、Ｅｍｂｅｄｄｅｄ　Ｄａｔａの領域に付加することが可能である。なお、図１５では、前ダミー領域Ａ３にＥｍｂｅｄｄｅｄ　Ｄａｔａの領域がある例を示しているが、後ダミー領域Ａ４にＥｍｂｅｄｄｅｄ　Ｄａｔａの領域が挿入されていてもよい。パケット生成部６４は、例えばＥｍｂｅｄｄｅｄ　Ｄａｔａの領域にＰａｄ　Ｃｏｄｅの挿入率を示すデータが付加されたパケットを生成する。
　この場合、受信部３１は、Ｐａｄ　Ｃｏｄｅの挿入率を示すデータをダミー領域に含むパケットを、レーンを介して受信可能である。これにより、受信側では、例えばフレームデータ出力部１４１、およびシステム制御部１４３において、Ｐａｄ　Ｃｏｄｅの挿入率を知ることが可能となる。
［１．３　効果］
　以上説明したように、一実施の形態に係る伝送システム１の改善例によれば、Ｐａｄ　Ｃｏｄｅの挿入率を知ることが可能となるように構成したので、最適なデータ処理を行うことが可能となる。受信側では、例えばフレームデータ出力部１４１、およびシステム制御部１４３において、Ｐａｄ　Ｃｏｄｅの挿入率、およびペイロード長を知ることが可能になる。
　なお、本明細書に記載された効果はあくまでも例示であって限定されるものではなく、また他の効果があってもよい。以降の他の実施の形態の効果についても同様である。
＜２．その他の実施の形態＞
　本開示による技術は、上記一実施の形態の説明に限定されず種々の変形実施が可能である。
　例えば、本技術は以下のような構成を取ることもできる。
　以下の構成の本技術によれば、パディングコードの挿入率を知ることが可能となるように構成したので、最適なデータ処理を行うことが可能となる。
（１）
　１フレームの画像を構成する１ライン分の画素データをペイロードに含み、前記ペイロードにヘッダを付加した複数のパケットを伝送路へと出力可能な送信部と、
　前記送信部に入力される前記画素データの伝送レートと、前記送信部から前記伝送路へと出力される前記画素データの伝送レートとの差を埋めるために前記ペイロードに挿入されるパディングコードの挿入率を演算可能な挿入率演算部と
　を備える
　送信装置。
（２）
　前記挿入率演算部によって演算された前記パディングコードの挿入率を示すデータを前記ヘッダに付加可能なヘッダ生成部、
　をさらに備える
　上記（１）に記載の送信装置。
（３）
　前記挿入率演算部によって演算された前記パディングコードの挿入率を示すデータを記憶可能なレジスタ、
　をさらに備える
　上記（１）に記載の送信装置。
（４）
　前記レジスタは、前記パケットを前記伝送路を介して受信可能な受信装置に、前記パケットの伝送経路とは異なる経路で前記パディングコードの挿入率を示すデータを出力可能である
　上記（３）に記載の送信装置。
（５）
　前記画素データに代えてダミー領域を前記ペイロードに含むパケットを生成可能であり、前記ダミー領域に前記パディングコードの挿入率を示すデータを付加するパケット生成部、
　をさらに備える
　上記（１）に記載の送信装置。
（６）
　前記パディングコードは、前記送信部から前記伝送路へと出力される前記画素データの伝送レートが、前記送信部に入力される前記画素データの伝送レートよりも大きく、かつ所定の条件を満たす場合に前記ペイロードに挿入される
　上記（１）ないし（５）のいずれか１つに記載の送信装置。
（７）
　１フレームの画像を構成する１ライン分の画素データをペイロードに含み、前記ペイロードにヘッダを付加した複数のパケットを、伝送路を介して送信装置の送信部から受信可能な受信部
　を備え、
　前記送信部に入力される前記画素データの伝送レートと、前記送信部から前記伝送路へと出力される前記画素データの伝送レートとの差を埋めるために前記ペイロードに挿入されるパディングコードの挿入率のデータを、前記送信装置から受信可能である
　受信装置。
（８）
　前記受信部は、前記パディングコードの挿入率のデータを含むパケットを前記伝送路を介して受信可能である
　上記（７）に記載の受信装置。
（９）
　前記パケットの伝送経路とは異なる経路で前記パディングコードの挿入率を示すデータを受信可能である
　上記（７）に記載の受信装置。
（１０）
　送信装置と、
　受信装置と
　を含み、
　前記送信装置は、
　１フレームの画像を構成する１ライン分の画素データをペイロードに含み、前記ペイロードにヘッダを付加した複数のパケットを伝送路へと出力可能な送信部と、
　前記送信部に入力される前記画素データの伝送レートと、前記送信部から前記伝送路へと出力される前記画素データの伝送レートとの差を埋めるために前記ペイロードに挿入されるパディングコードの挿入率を演算可能な挿入率演算部と
　を備える
　伝送システム。
（１１）
　前記受信装置は、
　前記複数のパケットを前記伝送路を介して、前記送信装置の前記送信部から受信可能な受信部
　を備え、
　前記パディングコードの挿入率のデータを、前記送信装置から受信可能である
　上記（１０）に記載の伝送システム。
　本出願は、日本国特許庁において２０１９年１１月２０日に出願された日本特許出願番号第２０１９－２０９５８０号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (11)

  1. 　１フレームの画像を構成する１ライン分の画素データをペイロードに含み、前記ペイロードにヘッダを付加した複数のパケットを伝送路へと出力可能な送信部と、
    　前記送信部に入力される前記画素データの伝送レートと、前記送信部から前記伝送路へと出力される前記画素データの伝送レートとの差を埋めるために前記ペイロードに挿入されるパディングコードの挿入率を演算可能な挿入率演算部と
    　を備える
    　送信装置。
  2. 　前記挿入率演算部によって演算された前記パディングコードの挿入率を示すデータを前記ヘッダに付加可能なヘッダ生成部、
    　をさらに備える
    　請求項１に記載の送信装置。
  3. 　前記挿入率演算部によって演算された前記パディングコードの挿入率を示すデータを記憶可能なレジスタ、
    　をさらに備える
    　請求項１に記載の送信装置。
  4. 　前記レジスタは、前記パケットを前記伝送路を介して受信可能な受信装置に、前記パケットの伝送経路とは異なる経路で前記パディングコードの挿入率を示すデータを出力可能である
    　請求項３に記載の送信装置。
  5. 　前記画素データに代えてダミー領域を前記ペイロードに含むパケットを生成可能であり、前記ダミー領域に前記パディングコードの挿入率を示すデータを付加するパケット生成部、
    　をさらに備える
    　請求項１に記載の送信装置。
  6. 　前記パディングコードは、前記送信部から前記伝送路へと出力される前記画素データの伝送レートが、前記送信部に入力される前記画素データの伝送レートよりも大きく、かつ所定の条件を満たす場合に前記ペイロードに挿入される
    　請求項１に記載の送信装置。
  7. 　１フレームの画像を構成する１ライン分の画素データをペイロードに含み、前記ペイロードにヘッダを付加した複数のパケットを、伝送路を介して送信装置の送信部から受信可能な受信部
    　を備え、
    　前記送信部に入力される前記画素データの伝送レートと、前記送信部から前記伝送路へと出力される前記画素データの伝送レートとの差を埋めるために前記ペイロードに挿入されるパディングコードの挿入率のデータを、前記送信装置から受信可能である
    　受信装置。
  8. 　前記受信部は、前記パディングコードの挿入率のデータを含むパケットを前記伝送路を介して受信可能である
    　請求項７に記載の受信装置。
  9. 　前記パケットの伝送経路とは異なる経路で前記パディングコードの挿入率を示すデータを受信可能である
    　請求項７に記載の受信装置。
  10. 　送信装置と、
    　受信装置と
    　を含み、
    　前記送信装置は、
    　１フレームの画像を構成する１ライン分の画素データをペイロードに含み、前記ペイロードにヘッダを付加した複数のパケットを伝送路へと出力可能な送信部と、
    　前記送信部に入力される前記画素データの伝送レートと、前記送信部から前記伝送路へと出力される前記画素データの伝送レートとの差を埋めるために前記ペイロードに挿入されるパディングコードの挿入率を演算可能な挿入率演算部と
    　を備える
    　伝送システム。
  11. 　前記受信装置は、
    　前記複数のパケットを前記伝送路を介して、前記送信装置の前記送信部から受信可能な受信部
    　を備え、
    　前記パディングコードの挿入率のデータを、前記送信装置から受信可能である
    　請求項１０に記載の伝送システム。
PCT/JP2020/042254 2019-11-20 2020-11-12 送信装置、受信装置、および伝送システム WO2021100602A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021558335A JPWO2021100602A1 (ja) 2019-11-20 2020-11-12
US17/776,750 US11930296B2 (en) 2019-11-20 2020-11-12 Transmission device, reception device, and transmission system with padding code insertion
CN202080075787.1A CN114600467A (zh) 2019-11-20 2020-11-12 发送装置、接收装置和传输***
EP20891330.1A EP4064681A4 (en) 2019-11-20 2020-11-12 TRANSMITTER, RECEIVER AND TRANSMITTER SYSTEM

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019209580 2019-11-20
JP2019-209580 2019-11-20

Publications (1)

Publication Number Publication Date
WO2021100602A1 true WO2021100602A1 (ja) 2021-05-27

Family

ID=75981264

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/042254 WO2021100602A1 (ja) 2019-11-20 2020-11-12 送信装置、受信装置、および伝送システム

Country Status (5)

Country Link
US (1) US11930296B2 (ja)
EP (1) EP4064681A4 (ja)
JP (1) JPWO2021100602A1 (ja)
CN (1) CN114600467A (ja)
WO (1) WO2021100602A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220408055A1 (en) * 2019-11-20 2022-12-22 Sony Semiconductor Solutions Corporation Transmission device, reception device, and transmission system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010176519A (ja) * 2009-01-30 2010-08-12 Nikon Corp 位相調整装置およびカメラ
JP2011082934A (ja) * 2009-10-09 2011-04-21 Cloud Scope Technologies Inc ストリームデータ送信装置、方法、及びプログラム
JP2012120158A (ja) 2010-11-12 2012-06-21 Sony Corp 画像出力装置、画像出力方法、画像処理装置、画像処理方法、プログラム、データ構造、および撮像装置
JP2019209580A (ja) 2018-06-04 2019-12-12 大倉工業株式会社 フレキソ印刷機、及び該印刷機を用いた印刷フィルムの製造方法、並びに印刷フィルム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2472726A4 (en) * 2009-08-25 2015-01-07 Fujitsu Ltd TRANSMITTER, CODING DEVICE, RECEIVER AND DECODING DEVICE
KR101922559B1 (ko) * 2011-10-13 2018-12-05 삼성전자주식회사 통신 시스템에서 순방향 에러 정정 패킷을 송수신하는 방법 및 장치
US11196961B2 (en) * 2017-06-09 2021-12-07 Sony Semiconductor Solutions Corporation Transmission device, reception device, control method, program, and transmission and reception system
EP4064681A4 (en) * 2019-11-20 2023-01-11 Sony Semiconductor Solutions Corporation TRANSMITTER, RECEIVER AND TRANSMITTER SYSTEM

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010176519A (ja) * 2009-01-30 2010-08-12 Nikon Corp 位相調整装置およびカメラ
JP2011082934A (ja) * 2009-10-09 2011-04-21 Cloud Scope Technologies Inc ストリームデータ送信装置、方法、及びプログラム
JP2012120158A (ja) 2010-11-12 2012-06-21 Sony Corp 画像出力装置、画像出力方法、画像処理装置、画像処理方法、プログラム、データ構造、および撮像装置
JP2019209580A (ja) 2018-06-04 2019-12-12 大倉工業株式会社 フレキソ印刷機、及び該印刷機を用いた印刷フィルムの製造方法、並びに印刷フィルム

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4064681A4

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220408055A1 (en) * 2019-11-20 2022-12-22 Sony Semiconductor Solutions Corporation Transmission device, reception device, and transmission system
US11930296B2 (en) * 2019-11-20 2024-03-12 Sony Semiconductor Solutions Corporation Transmission device, reception device, and transmission system with padding code insertion

Also Published As

Publication number Publication date
EP4064681A4 (en) 2023-01-11
US20220408055A1 (en) 2022-12-22
EP4064681A1 (en) 2022-09-28
US11930296B2 (en) 2024-03-12
JPWO2021100602A1 (ja) 2021-05-27
CN114600467A (zh) 2022-06-07

Similar Documents

Publication Publication Date Title
JP6349259B2 (ja) イメージセンサおよびそのデータ伝送方法、情報処理装置および情報処理方法、電子機器、並びにプログラム
US8970750B2 (en) Image outputting apparatus, image outputting method, image processing apparatus, image processing method, program, data structure and imaging apparatus
KR20100014213A (ko) 촬상 장치, 촬상 회로 및 화상 처리 회로
WO2016000371A1 (zh) 多通道同步方法、同步装置及***和计算机存储介质
JP5936030B2 (ja) 情報処理装置、情報処理方法、及びプログラム
JP2017011470A (ja) シリアル通信装置及びシリアル通信方法
WO2021100602A1 (ja) 送信装置、受信装置、および伝送システム
US20220053053A1 (en) Transmission device, transmission method, reception device, reception method, and transmission-reception device
WO2021100627A1 (ja) 送信装置、受信装置、および伝送システム
US10044535B2 (en) Serial communication apparatus, communication system, and method for communication
US12041345B2 (en) Transmission device, reception device, and communication system
CN115943566A (zh) 编码设备、编码方法、解码设备、解码方法以及程序
WO2020250727A1 (ja) 送信装置、送信方法、受信装置、受信方法、および送受信装置
JP6412785B2 (ja) データ送信装置、データ受信装置、およびデータ通信システム
US20070195822A1 (en) Method and system for locating packet boundaries
JP2023163310A (ja) 送信装置、送信方法、受信装置、受信方法、プログラム、および伝送システム
JP2020096281A (ja) 撮像装置、データ処理装置およびデータ処理方法
JPS60144038A (ja) デイジタル信号伝送システム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20891330

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021558335

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020891330

Country of ref document: EP

Effective date: 20220620