WO2021024770A1 - 基板処理方法、及び基板処理装置 - Google Patents

基板処理方法、及び基板処理装置 Download PDF

Info

Publication number
WO2021024770A1
WO2021024770A1 PCT/JP2020/028011 JP2020028011W WO2021024770A1 WO 2021024770 A1 WO2021024770 A1 WO 2021024770A1 JP 2020028011 W JP2020028011 W JP 2020028011W WO 2021024770 A1 WO2021024770 A1 WO 2021024770A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
protective film
groove
chip
main surface
Prior art date
Application number
PCT/JP2020/028011
Other languages
English (en)
French (fr)
Inventor
溝本　康隆
Original Assignee
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京エレクトロン株式会社 filed Critical 東京エレクトロン株式会社
Priority to CN202080052537.6A priority Critical patent/CN114144865A/zh
Priority to KR1020227005785A priority patent/KR20220041858A/ko
Priority to JP2021537670A priority patent/JP7325515B2/ja
Priority to US17/631,900 priority patent/US20220270926A1/en
Publication of WO2021024770A1 publication Critical patent/WO2021024770A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02076—Cleaning after the substrates have been singulated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02334—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment in-situ cleaning after layer formation, e.g. removing process residues
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Definitions

  • This disclosure relates to a substrate processing method and a substrate processing apparatus.
  • the method for dividing a semiconductor wafer described in Patent Document 1 includes an integration process, a polishing process, a division process, and a pickup process.
  • the integration step the surface of the semiconductor wafer is made to face the upper surface of the support substrate that supports the semiconductor wafer, and the semiconductor wafer and the support substrate are integrated via an adhesive.
  • the polishing process the back surface of the semiconductor wafer integrated with the support substrate is polished.
  • the semiconductor wafer integrated with the support substrate is divided into individual semiconductor chips from the back surface side.
  • the pick-up process the semiconductor chip is picked up from the support substrate.
  • the adhesive Prior to picking up, the adhesive is given an external stimulus such as ultraviolet light to reduce its adhesive strength.
  • One aspect of the present disclosure provides a technique capable of suppressing deterioration of a chip device when irradiated with a light beam that reduces the adhesive force before pickup.
  • the substrate processing method is A first substrate divided into a plurality of chips, a protective film that has been divided for each chip and protects the chips, a second substrate that supports the first substrate, the protective film, and the second substrate.
  • a laminated substrate including an adhesive film to adhere to and The light rays that pass through the second substrate reduce the adhesive strength of the adhesive film, and The protective film and the chip whose adhesive force with the adhesive film is reduced are picked up from the adhesive film by the pick-up unit. Have.
  • deterioration of the chip device can be suppressed when a light beam that reduces the adhesive force is irradiated before pickup.
  • FIG. 1 is a flowchart showing a substrate processing method according to an embodiment.
  • 2 (A) is a diagram showing S101 of FIG. 1
  • FIG. 2 (B) is a diagram showing S102 of FIG. 1
  • FIG. 2 (C) is a diagram showing S103 of FIG. 3A is a diagram showing S104 of FIG. 1
  • FIG. 3B is a diagram showing S105 of FIG. 1
  • FIG. 3C is a diagram showing S106 of FIG.
  • FIG. 4 is a plan view showing an example of the first main surface of the first substrate before division.
  • FIG. 5 is a plan view showing a substrate processing apparatus according to an embodiment.
  • FIG. 6 is a flowchart showing a first example of the process performed before S101 in FIG. 7 (A) shows S201 of FIG. 6, FIG.
  • FIG. 7 (B) shows S202 of FIG. 6,
  • FIG. 7 (C) shows S203 of FIG. 6,
  • FIG. 7 (D) shows FIG.
  • S204 of. 8 (A) is a diagram showing S205 of FIG. 6,
  • FIG. 8 (B) is a diagram showing S206 of FIG. 6,
  • FIG. 8 (C) is a diagram showing S207 of FIG.
  • FIG. 10 (B) is a diagram showing S306 of FIG. 9,
  • FIG. 10 (C) is a diagram showing S307 of FIG. 9, and
  • FIG. 10 (D) is FIG. It is a figure which shows S308 of.
  • FIG. 11 is a flowchart showing a third example of the process performed before S101 in FIG.
  • FIG. 12 is a diagram showing S407 of FIG.
  • FIG. 13 is a flowchart showing a fourth example of the process performed before S101 in FIG. 14 (A) is a diagram showing S503 of FIG. 13,
  • FIG. 14 (B) is a diagram showing S504 of FIG. 13, and
  • FIG. 14 (C) is a diagram showing S505 of FIG.
  • the same or corresponding configurations may be designated by the same reference numerals and description thereof may be omitted.
  • the X-axis direction, the Y-axis direction, and the Z-axis direction are perpendicular to each other.
  • the X-axis direction and the Y-axis direction are the horizontal direction, and the Z-axis direction is the vertical direction.
  • the substrate processing methods include preparation of a laminated substrate (S101), reduction of adhesive strength (S102), chip pickup (S103), removal of a protective film (S104), and chip surface surface. It has activation (S105) and bonding of the chip and the third substrate (S106).
  • the substrate processing method may include processing other than the processing shown in FIG. The process performed before the preparation of the laminated substrate (S101) will be described later.
  • the laminated substrate 50 including the first substrate 10, the protective film 20, the second substrate 30, and the adhesive film 40 is prepared.
  • Preparation of the laminated substrate 50 includes, for example, holding the laminated substrate 50 on the first holding table 110.
  • the first holding table 110 holds the laminated substrate 50 from below with the second main surface 12 of the first substrate 10 facing upward.
  • the first substrate 10 includes a first main surface 11 and a second main surface 12 opposite to the first main surface 11.
  • the first substrate 10 includes a base substrate 13 which is a semiconductor substrate such as a silicon wafer or a glass substrate, and a device 14 formed on the surface of the base substrate 13.
  • the first substrate 10 has been divided into a plurality of chips 15.
  • Each of the plurality of chips 15 includes a device 14.
  • the number of chips 15 is not particularly limited.
  • FIG. 2 shows a smaller number of chips 15 than in FIG. 4 due to space limitations.
  • the first main surface 11 of the first substrate 10 before division is divided into a plurality of regions by a plurality of planned division lines 16 intersecting with each other.
  • Devices 14 such as semiconductor elements, circuits, and terminals are formed in advance in each of the plurality of regions.
  • the first substrate 10 is divided by a plurality of planned division lines 16 and is divided into a plurality of chips 15.
  • the protective film 20 protects the first main surface 11 of the first substrate 10 and protects the device 14 of the first main surface 11.
  • the protective film 20 is made of, for example, a resin.
  • the protective film 20 has been divided at the same position as the first substrate 10, and has been divided for each chip 15.
  • the dividing surface of the protective film 20 and the dividing surface of the chip 15 may be located on the same surface.
  • the second substrate 30 supports the first substrate 10.
  • the second substrate 30 supports the plurality of chips 15 flatly and suppresses the warpage of the chips 15.
  • the thickness of the second substrate 30 may be thicker than the thickness of the chip 15.
  • the diameter of the second substrate 30 may be equal to or larger than the diameter of the first substrate 10.
  • a semiconductor substrate or a glass substrate is used as the second substrate 30, for example.
  • the adhesive film 40 adheres the protective film 20 and the second substrate 30.
  • the adhesive film 40 is made of, for example, a resin.
  • the adhesive film 40 is not particularly limited as long as it reduces the adhesive force by light rays such as infrared rays transmitted through the second substrate 30, but for example, microcapsules that expand or foam by irradiation with light rays or foam by irradiation with light rays. It may contain a foaming agent or the like. Further, the adhesive film 40 may be sublimated by irradiation with light rays.
  • the adhesive strength of the adhesive film 40 is reduced by the light rays L1 passing through the second substrate 30.
  • the light beam L1 is emitted from the second substrate 30 to the adhesive film 40. Since the intensity of the light ray L1 that hits the device 14 of the first substrate 10 is lower than that of the case where the light ray L1 is irradiated from the first substrate 10 to the adhesive film 40, deterioration of the device 14 can be suppressed.
  • the decrease in the adhesive force may be performed on the entire adhesive film 40 at once, or may be performed on each chip 15.
  • the first holding table 110 can move in the X-axis direction and the Y-axis direction in order to change the irradiation position of the light beam L1 on the adhesive film 40. It is sufficient that the irradiation position of the light ray L1 on the adhesive film 40 can be changed, and the irradiator 120 that irradiates the light ray L1 may move. Further, when the irradiator 120 includes a galvano scanner or the like, both the first holding table 110 and the irradiator 120 do not have to move.
  • the intensity of the light ray L1 decreases when it hits the adhesive film 40. This is because most of the energy of the light beam L1 is used to reduce the adhesive force of the adhesive film 40. However, a part of the light beam L1 can pass through the adhesive film 40 without being absorbed by the adhesive film 40.
  • the protective film 20 exists between the adhesive film 40 and the first substrate 10.
  • the light ray L1 passes through the protective film 20
  • a part of the light ray L1 is absorbed by the protective film 20, and the intensity of the light ray L1 is further reduced.
  • the material of the protective film 20 is appropriately selected according to the wavelength of the light beam L1.
  • the second substrate 30 is a silicon wafer
  • infrared rays are used as the light ray L1 transmitted through the silicon wafer
  • the wavelength of the light ray L1 is, for example, 700 nm or more and 1 mm or less.
  • the ray L1 may be a laser beam.
  • the oscillation method of the laser beam may be either a continuous oscillation type or a pulse oscillation type.
  • a semiconductor laser, a YAG laser, or a carbon dioxide gas laser is used as the light source of the laser beam.
  • the material of the first holding table 110 may be glass.
  • the first holding base 110 may be configured so as not to be hit by the light beam L1, and may hold only the outer periphery of the laminated substrate 50, for example.
  • the material of the first holding table 110 is not limited to glass, and may be metal or ceramic.
  • the protective film 20 and the chip 15 having reduced adhesive force with the adhesive film 40 are picked up from the adhesive film 40 by the pickup unit 130.
  • the pickup unit 130 attracts the chip 15 from above.
  • the size of the suction surface of the pickup unit 130 is the same as or slightly larger than the size of the upper surface of the chip 15.
  • the pickup unit 130 is, for example, a collet.
  • the chip 15 is supported by a rigid second substrate 30 until it is picked up by the pickup unit 130.
  • a soft tape such as a so-called dicing tape instead of the second substrate 30
  • the protective film 20 is immersed in the liquid L2 that dissolves the protective film 20 while the chip 15 is held by the pickup unit 130, and the protective film 20 is removed. 20 is removed. Since the protective film 20 is dissolved and removed, particles attached to the protective film 20 can also be removed.
  • the liquid L2 is appropriately selected according to the material of the protective film 20, but may be, for example, an organic solvent.
  • the liquid L2 is stored in advance in the tank of the storage unit 140.
  • the storage unit 140 is, for example, a container opened upward.
  • the pickup unit 130 does not have to be immersed in the liquid L2. Deterioration of the pickup unit 130 can be suppressed.
  • the pickup unit 130 After picking up the chip 15 (S103), the pickup unit 130 continues to hold the chip 15 from above with the protective film 20 facing down at least until the protective film 20 is removed (S104). When the protective film 20 is immersed in the liquid L2, the pickup unit 130 does not have to be immersed in the liquid L2. Further, since the chip 15 is not delivered between the pickup unit 130 and another pickup unit, cracking of the chip 15 that may occur at the time of delivery can be prevented.
  • the surface 15a from which the protective film 20 of the chip 15 has been removed is activated while the chip 15 is held by the pickup unit 130.
  • the surface 15a of the chip 15 is the first main surface 11 of the first substrate 10, and the device 14 is present on the surface 15a of the chip 15. Since the surface of the device 14 is activated, it can be bonded to the main surface 61 on which the device 64 of the third substrate 60 described later is formed.
  • the activating unit 150 activates the surface 15a of the chip 15.
  • the activating unit 150 is, for example, a plasma generator, which activates the surface 15a of the chip 15 by the generated plasma.
  • the plasma may be atmospheric pressure plasma or vacuum plasma, but may be atmospheric pressure plasma that does not require a vacuum vessel.
  • Plasma is generated by exciting, for example, oxygen gas or nitrogen gas.
  • the plasma for example, cleaves the chemical bonds of molecules on the surface 15a (eg, SiO 2 ) to form functional groups or unbonded hands.
  • the activating unit 150 may treat the surface 15a of the chip 15 with plasma and then treat it with pure water to make the surface 15a of the chip 15 hydrophilic.
  • the pickup unit 130 After picking up the chip 15 (S103), the pickup unit 130 continues to hold the chip 15 from above with the protective film 20 facing down at least until the chip surface is activated (S105). Since the chip 15 is not delivered between the pickup unit 130 and another pickup unit, cracking of the chip 15 that may occur at the time of delivery can be prevented.
  • the activated surface 15a of the chip 15 is pressed on the activated surface 15a of the chip 15 while the chip 15 is held by the pickup unit 130.
  • the device 64 is faced with and joined to the main surface 61 on which the device 64 is formed.
  • the device 14 on the surface 15a of the chip 15 and the device 64 on the main surface 61 of the third substrate 60 are joined to obtain a third substrate 60 with the chip 15.
  • the third substrate 60 with the chip 15 may be a so-called COW (Chip On Wafer).
  • the second holding table 160 holds the third substrate 60 from below with the main surface 61 of the third substrate 60 facing upward.
  • the pickup unit 130 holds the chip 15 from above with the activated surface 15a of the chip 15 facing downward. After picking up the chip 15 (S103), the pickup unit 130 continues to hold the chip 15 from above with the surface 15a of the chip 15 facing down until the chip 15 and the third substrate 60 are joined (S106). Since the chip 15 is not delivered between the pickup unit 130 and another pickup unit, cracking of the chip 15 that may occur at the time of delivery can be prevented.
  • the bonding between the chip and the third substrate (S106) is performed, for example, by the substrate processing apparatus 100 shown in FIG.
  • the substrate processing device 100 includes a loading / unloading station 170, a processing station 180, and a control device 190.
  • the loading / unloading station 170 and the processing station 180 are arranged in this order from the negative side in the X-axis direction to the positive side in the X-axis direction.
  • the carry-in / out station 170 has a carry-in / out block 171 and a transport block 172.
  • the transport block 172 is arranged next to the carry-in / out block 171 and is arranged on the positive side of the carry-in / out block 171 in the X-axis direction, for example. Further, the transport block 172 is arranged next to the processing station 180, for example, on the negative side in the X-axis direction of the processing station 180.
  • the carry-in / out block 171 includes a plurality of mounting portions 173 arranged in a row in the Y-axis direction. A cassette is mounted on each of the plurality of mounting portions 173.
  • the first cassette C1 accommodates the laminated substrate 50
  • the second cassette C2 accommodates the third substrate 60
  • the third cassette C3 accommodates the third substrate 60 with the chip 15
  • the fourth cassette C4 accommodates the laminated substrate 50.
  • the remaining second substrate 30 after picking up the chip 15 and the protective film 20 from the above is accommodated.
  • the number of mounting portions 173 is not particularly limited.
  • the number of cassettes is not particularly limited.
  • a transport device 174 is provided inside the transport block 172.
  • the transport device 174 has a holding portion for holding the laminated substrate 50, the third substrate 60, and the like.
  • the holding portion can move in the horizontal direction (both directions in the X-axis direction and the Y-axis direction) and in the vertical direction, and can rotate around the vertical axis.
  • the transport device 174 takes out the laminated substrate 50 from the first cassette C1 and places it on the first holding table 110. Further, the transfer device 174 takes out the third substrate 60 from the second cassette C2 and places it on the second holding table 160. Further, the transfer device 174 receives the third substrate 60 with the chip 15 from the second holding table 160 and stores it in the third cassette C3. Furthermore, the transfer device 174 receives the remaining second substrate 30 after picking up the chip 15 and the protective film 20 from the laminated substrate 50 from the first holding table 110 and stores them in the fourth cassette C4.
  • the processing station 180 has a first holding table 110, an irradiator 120, a pickup unit 130, a moving unit 135, a storage unit 140, an activation unit 150, and a second holding unit 160.
  • the first holding table 110, the storage unit 140, the activating unit 150, and the second holding table 160 are arranged in this order from the positive side in the Y-axis direction to the negative side in the Y-axis direction.
  • the irradiator 120 is provided below the first holding table 110.
  • the pickup unit 130 can move in the horizontal direction (both directions in the X-axis direction and the Y-axis direction) and in the vertical direction, and can turn around the vertical axis.
  • the number of pickup units 130 is one in FIG. 4, but may be plural.
  • the moving unit 135 moves the pickup unit 130 so as to move the chip 15 held by the pickup unit 130 from the first holding unit 110 to the second holding unit 160 via the storage unit 140 and the activating unit 150.
  • the control device 190 is, for example, a computer, and as shown in FIG. 5, includes a CPU (Central Processing Unit) 191 and a storage medium 192 such as a memory.
  • the storage medium 192 stores programs that control various processes executed by the substrate processing apparatus 100.
  • the control device 190 controls the operation of the substrate processing device 100 by causing the CPU 191 to execute the program stored in the storage medium 192.
  • the control device 190 includes an input interface 193 and an output interface 194.
  • the control device 190 receives a signal from the outside through the input interface 193 and transmits the signal to the outside through the output interface 194.
  • the above program is stored in, for example, a computer-readable storage medium, and is installed from the storage medium in the storage medium 192 of the control device 190.
  • Examples of the storage medium that can be read by a computer include a hard disk (HD), a flexible disk (FD), a compact disk (CD), a magnet optical desk (MO), and a memory card.
  • the program may be downloaded from the server via the Internet and installed on the storage medium 192 of the control device 190.
  • the substrate processing methods include preparation of the first substrate 10 (S201), formation of the protective film 20 (S202), formation of the first groove 71 (S203), protective film 20 and the second. It has adhesion of the substrate 30 (S204), thinning of the first substrate 10 (S205), formation of the mask 72 (S206), and formation of the second groove 73 (S207).
  • the first substrate 10 is held by a holding table (not shown). As shown in FIG. 7A, the first substrate 10 is held from below with the first main surface 11 facing upward. A device 14 is already formed on the first main surface 11.
  • the protective film 20 is formed on the first main surface 11 of the first substrate 10.
  • the protective film 20 is formed by, for example, a spin coating method.
  • the nozzle 201 discharges the coating liquid L3 from above with respect to the rotating first substrate 10, and forms a liquid film of the coating liquid L3. When the liquid film is dried, the protective film 20 is obtained.
  • the method of applying the coating liquid L3 is not limited to the spin coating method.
  • the protective film 20 absorbs the light rays L1 that have passed through the adhesive film 40 in the decrease in adhesive force (S102), and suppresses the deterioration of the device 14.
  • the protective film 20 also plays a role of suppressing the debris generated in the formation of the first groove 71 (S203), which will be described later, from adhering to the device 14.
  • the first groove 71 deeper than the device 14 is formed on the planned division line on the surface of the protective film 20.
  • the first groove 71 reaches the base substrate 13.
  • the planned division line on the surface of the protective film 20 coincides with the planned division line 16 on the first main surface 11 of the first substrate 10 in a plan view.
  • the position of the planned division line 16 is detected by capturing an image of the first main surface 11 with an infrared camera or the like and performing image processing on the captured image.
  • the formation position of the first groove 71 is determined by the position of the detected planned division line 16.
  • the first groove 71 may be formed by cutting with a blade, but in the present embodiment, it is formed by ablation with a laser beam L4.
  • the ablation process is effective when the device 14 is brittle, for example, when the device 14 contains a porous Low-k material.
  • a short pulse laser may be used as the light source of the laser beam L4 in order to prevent the device 14 from overheating.
  • the wavelength of the laser beam L4 may be different from the wavelength of the ray L1. This is because the roles of the laser beam L4 and the laser beam L1 are different. As described above, the light beam L1 is used to reduce the adhesive force of the adhesive film 40.
  • the wavelength of the laser beam L4 may be shorter than the wavelength of the ray L1, and may be, for example, 600 nm or less.
  • the formation of the first groove 71 is performed after the formation of the protective film 20 (S202) and before the adhesion between the protective film 20 and the second substrate 30 (S204). Since the protective film 20 is formed before the formation of the first groove 71, it is possible to suppress the debris generated when the first groove 71 is formed from adhering to the device 14.
  • the protective film 20 and the second substrate 30 are adhered by the adhesive film 40. Since the first substrate 10 and the second substrate 30 are adhered by the adhesive film 40, the second substrate 30 can support the first substrate 10.
  • the adhesive film 40 is formed by applying an adhesive to the joint surface of the second substrate 30, after which the protective film 20 is placed. It is possible to prevent the first groove 71 on the surface of the protective film 20 from being filled with the adhesive.
  • the adhesive film 40 may be supplied in the form of a sheet, and in that case, the adhesive film 40 may be attached to either the protective film 20 or the second substrate 30 first.
  • the thinning of the first substrate 10 is performed after the protective film 20 and the second substrate 30 are bonded (S204).
  • the thinning of the first substrate 10 includes grinding the second main surface 12 of the first substrate 10, as shown in FIG. 8 (A). After grinding, further polishing may be performed. Since the first substrate 10 is processed in a state where the first substrate 10 is reinforced by the second substrate 30, cracking of the first substrate 10 can be suppressed. Grinding of the first substrate 10 is performed by the grindstone 202. The grindstone 202 descends while rotating, and grinds the upper surface (second main surface 12) of the rotating first substrate 10. Polishing is performed in the same manner. The first groove 71 is not exposed on the second main surface 12 after thinning.
  • the formation of the mask 72 is performed after the thinning of the first substrate 10 (S205).
  • the mask 72 is formed by a photolithography method or the like, and has an opening 72a at the planned division line of the second main surface 12 of the first substrate 10 as shown in FIG. 8 (B).
  • the planned division line of the second main surface 12 and the planned division line 16 of the first main surface 11 coincide with each other in a plan view.
  • the position of the planned division line 16 is detected by capturing an image of the first main surface 11 with an infrared camera or the like and performing image processing on the captured image.
  • the formation position of the opening 72a of the mask 72 is determined by the position of the detected planned division line 16.
  • the material of the mask 72 is not particularly limited as long as it can withstand the etching described later.
  • the second main surface 12 of the first substrate 10 is etched at the opening 72a of the mask 72 to connect to the first groove 71.
  • the two grooves 73 are formed, and the first substrate 10 is divided into a plurality of chips 15.
  • the plurality of chips 15 are flatly supported by the second substrate 30.
  • the etching may be either wet etching or dry etching, but may be dry etching having excellent anisotropy, for example, plasma etching.
  • the first substrate 10 is divided into a plurality of chips 15 by etching, it is possible to suppress distortion and scratches on the chips 15 when the chips 15 are divided, and it is possible to suppress the generation of particles when the chips 15 are divided. Further, when the second groove 73 is connected to the first groove 71, the side surface 71a of the first groove 71 is also etched, so that distortion, scratches and particles generated during the formation of the first groove 71 can be removed.
  • the timing at which the mask 72 is removed may be any time after the formation of the second groove 73 (S207), before the pickup of the chip 15 (S103), or the joining of the chip 15 and the third substrate 60 (S106). It may be later. In the latter case, the pickup unit 130 holds the chip 15 from above via the mask 72.
  • the substrate processing methods include preparation of the first substrate 10 (S301), formation of the protective film 20 (S302), formation of the primary groove (S303), and side etching of the primary groove (S304).
  • the secondary groove 75 is formed (S305), the protective film 20 and the second substrate 30 are adhered (S306), the first substrate 10 is thinned (S307), and cleaning and etching (S308) are performed.
  • the preparation of the first substrate 10 (S301), the formation of the protective film 20 (S302), and the formation of the primary groove (S303) are carried out in the same manner as in S201, S202, and S203 shown in FIG. .. Further, since the primary groove obtained in S303 is the same as the first groove 71 shown in FIG. 7C, the illustration is omitted.
  • the side surface of the primary groove is etched.
  • the etching may be either wet etching or dry etching, but may be dry etching capable of uniformly etching the side surface of the primary groove in the depth direction, and may be, for example, plasma etching. Removes distortions, scratches and particles that occur during the formation of primary grooves.
  • the bottom surface of the primary groove is cut by the blade 301, the primary groove is extended in the depth direction, and the secondary groove 75 is formed.
  • the depth of the secondary groove 75 is a depth that reaches the second main surface 12 of the first substrate 10 after thinning (S307) described later.
  • the formation of the secondary groove 75 (S305) is carried out after the formation of the primary groove (S303), and the primary groove is formed by ablation processing with a laser beam.
  • the ablation process is effective when the device 14 is brittle, for example, when the device 14 contains a porous Low-k material.
  • the depth of the primary groove is deeper than the depth of the device 14, and the primary groove reaches the base substrate 13. Since the primary groove is formed in advance, cutting of the device 14 by the blade 301 can be suppressed, and distortion and scratches of the device 14 can be suppressed.
  • the protective film 20 and the second substrate 30 are adhered by the adhesive film 40. Since the first substrate 10 and the second substrate 30 are adhered by the adhesive film 40, the second substrate 30 can support the first substrate 10.
  • the thinning of the first substrate 10 is performed after the protective film 20 and the second substrate 30 are bonded (S306).
  • the thinning of the first substrate 10 includes grinding the second main surface 12 of the first substrate 10, as shown in FIG. 10 (C). The grinding is performed by the grindstone 302. After grinding, further polishing may be performed. Due to the thinning (S307), the secondary groove 75 is exposed on the second main surface 12 of the first substrate 10, and the first substrate 10 is divided into a plurality of chips 15. The plurality of chips 15 are flatly supported by the second substrate 30.
  • the secondary groove 75 is cleaned and the side surface 75a of the secondary groove 75 is etched. Since the secondary groove 75 is cleaned, grinding debris generated when the first substrate 10 is thinned and cutting debris generated when the secondary groove 75 is formed can be removed. Further, since the side surface 75a of the secondary groove 75 is etched, distortion and scratches generated during the formation of the secondary groove 75 can be removed.
  • Cleaning of the secondary groove 75 is, for example, scrub cleaning, spin cleaning, spray cleaning, or the like.
  • the nozzle 303 discharges the cleaning liquid L5 from above with respect to the laminated substrate 50. Not only the upper surface of the laminated substrate 50 but also the lower surface of the laminated substrate 50 may be cleaned at the same time. In scrubbing, the surface of the laminated substrate 50 is scrubbed with a brush or sponge (not shown).
  • the cleaning of the secondary groove 75 and the etching of the side surface 75a of the secondary groove 75 may be performed separately or at the same time. In the latter case, wet etching is performed. On the other hand, in the former case, the etching may be either wet etching or dry etching.
  • the substrate processing methods include preparation of the first substrate 10 (S401), formation of the protective film 20 (S402), formation of the first groove 71 (S403), and the side surface of the first groove 71.
  • Etching (S404), adhesion of the protective film 20 and the second substrate 30 (S405), thinning of the first substrate 10 (S406), formation of the second groove 73 (S407), cleaning and etching (S408). And have.
  • Preparation of the first substrate 10 (S401), formation of the protective film 20 (S402), formation of the first groove 71 (S403), and side etching of the first groove 71 (S404) are performed in S301, S302, shown in FIG. Since it is carried out in the same manner as in S303 and S304, the description thereof will be omitted.
  • the side surface etching (S404) of the first groove 71 is performed after the formation of the first groove 71 (S403) and before the adhesion between the protective film 20 and the second substrate 30 (S405). Distortions, scratches and particles generated during the formation of the first groove 71 can be removed.
  • Adhesion (S405) between the protective film 20 and the second substrate 30 is carried out in the same manner as in S204 shown in FIG. 6, so the description thereof will be omitted.
  • the laminated substrate 50 obtained in S405 is the same as the laminated substrate 50 shown in FIG. 7 (D) except that the side surface 71a of the first groove 71 has been etched, and thus the illustration is omitted.
  • the laminated substrate 50 obtained in S406 is the same as the laminated substrate 50 shown in FIG. 8 (A) except that the side surface 71a of the first groove 71 has been etched, and thus the illustration is omitted.
  • the formation of the second groove 73 is performed after the thinning of the first substrate 10 (S406).
  • the second groove 73 is formed by cutting with a blade 401 as shown in FIG. 12, instead of etching, unlike the first example shown in FIGS. 6, 7, and 8.
  • the blade 401 grinds the planned division line of the second main surface 12 of the first substrate 10.
  • the second groove 73 is connected to the first groove 71, and the first substrate 10 is divided into a plurality of chips 15. Since the first groove 71 is formed in advance, the blade 401 does not cut the device 14, so that distortion and scratches on the device 14 can be suppressed.
  • S408 Cleaning and etching (S408) are carried out in the same manner as in S308 shown in FIG.
  • the second groove 73 is cleaned and the side surface 73a of the second groove 73 is etched. Since the second groove 73 is cleaned, grinding debris generated when the first substrate 10 is thinned and cutting debris generated when the second groove 73 is formed can be removed. Further, since the side surface 73a of the second groove 73 is etched, distortion and scratches generated during the formation of the second groove 73 can be removed.
  • the cleaning of the second groove 73 is carried out in the same manner as the cleaning of the secondary groove 75 (FIG. 10 (D)). Further, the etching of the side surface 73a of the second groove 73 is carried out in the same manner as the etching of the side surface 75a of the secondary groove 75. Since both the second groove 73 and the secondary groove 75 are common in that they are formed by cutting with a blade, the same post-treatment is performed.
  • the substrate processing methods include preparation of the first substrate 10 (S501), formation of the protective film 20 (S502), adhesion of the protective film 20 and the second substrate 30 (S503), and first. It has thinning of the substrate 10 (S504), formation of a groove 76 (S505), and cleaning and etching (S506).
  • the preparation of the first substrate 10 (S501) and the formation of the protective film 20 (S502) are carried out in the same manner as in S201 and S202 shown in FIG. 6, so the description thereof will be omitted.
  • Adhesion (S503) between the protective film 20 and the second substrate 30 is carried out in the same manner as in S204 shown in FIG. 6, except that the first substrate 10 is not grooved.
  • the laminated substrate 50 obtained in S503 is shown in FIG. 14 (A).
  • the thinning of the first substrate 10 is carried out in the same manner as in S205 shown in FIG. 6, except that the first substrate 10 is not grooved.
  • the laminated substrate 50 obtained in S504 is shown in FIG. 14 (B).
  • the formation of the groove 76 (S505) is performed after the first substrate 10 is thinned (S504).
  • the groove 76 is formed on the planned division line of the second main surface 12 of the first substrate 10, penetrates the first substrate 10 and the protective film 20, and reaches the adhesive film 40.
  • the first substrate 10 is divided into a plurality of chips 15, and the protective film 20 is divided for each chip 15.
  • the groove 76 may be formed by cutting with a blade, but in the present embodiment, it is formed by ablation with a laser beam L6.
  • the ablation process is effective when the device 14 is brittle, for example, when the device 14 contains a porous Low-k material.
  • the depth of the groove 76 is deeper than the depth of the first groove 71 shown in FIG. 7 (C), and the intensity of the laser beam L6 is shown in FIG. 7 (C). It is higher than the intensity of the indicated laser beam L4. Therefore, distortion and scratches are likely to occur. Therefore, after the groove 76 is formed (S505), cleaning and etching (S506) are performed.
  • S506 are carried out in the same manner as in S308 shown in FIG.
  • the groove 76 is cleaned and the side surface 76a of the groove 76 is etched. Since the groove 76 is cleaned, grinding debris generated when the first substrate 10 is thinned and debris generated when the groove 76 is formed can be removed. Further, since the side surface 76a of the groove 76 is etched, the strain and scratches generated when the groove 76 is formed can be removed.
  • the groove 76 may be formed by cutting depending on the structure of the device 14. In this case as well, cleaning and etching (S506) may be performed after the formation of the groove 76 (S505). In this case as well, the same effect can be obtained.
  • the second main surface 12 of the first substrate 10 is ground to thin the first substrate 10, but the technique of the present disclosure is: Not limited to this.
  • a part of the first substrate 10 may be removed from the second main surface 12 side so that the second main surface 12 comes closer to the first main surface 11.
  • a laser beam is focused and irradiated on a divided surface that divides the first substrate 10 in the plate thickness direction, a plurality of modified layers are formed on the divided surface at intervals, and then the first substrate starts from the modified layer. 10 may be divided by the divided surface to remove a part of the first substrate 10.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Dicing (AREA)

Abstract

複数のチップに分割された第１基板と、前記チップごとに分割済みであって前記チップを保護する保護膜と、前記第１基板を支持する第２基板と、前記保護膜と前記第２基板とを接着する接着膜とを含む積層基板を準備することと、前記第２基板を透過する光線で前記接着膜の接着力を低下させることと、前記接着膜との接着力を低下させた前記保護膜と前記チップとを、ピックアップ部で前記接着膜からピックアップすることと、を有する、基板処理方法。

Description

基板処理方法、及び基板処理装置
　本開示は、基板処理方法、及び基板処理装置に関する。
　特許文献１に記載の半導体ウェハの分割方法は、一体化工程と、研磨工程と、分割工程と、ピックアップ工程とを有する。一体化工程では、半導体ウェハを支持する支持基板の上面に半導体ウェハの表面を対面させ粘着剤を介して半導体ウェハと支持基板とを一体化する。研磨工程では、支持基板と一体化された半導体ウェハの裏面を研磨する。分割工程では、支持基板と一体化された半導体ウェハを裏面側から個々の半導体チップに分割する。ピックアップ工程では、支持基板から半導体チップをピックアップする。ピックアップの前に、粘着剤には紫外線などの外的刺激が与えられ、粘着力が低下される。
日本国特開２００４－２０７６０７号公報
　本開示の一態様は、ピックアップ前に接着力を低下させる光線を照射した際に、チップのデバイスの劣化を抑制できる、技術を提供する。
　本開示の一態様に係る基板処理方法は、
　複数のチップに分割された第１基板と、前記チップごとに分割済みであって前記チップを保護する保護膜と、前記第１基板を支持する第２基板と、前記保護膜と前記第２基板とを接着する接着膜とを含む積層基板を準備することと、
　前記第２基板を透過する光線で前記接着膜の接着力を低下させることと、
　前記接着膜との接着力を低下させた前記保護膜と前記チップとを、ピックアップ部で前記接着膜からピックアップすることと、
　を有する。
　本開示の一態様によれば、ピックアップ前に接着力を低下させる光線を照射した際に、チップのデバイスの劣化を抑制できる。
図１は、一実施形態に係る基板処理方法を示すフローチャートである。 図２（Ａ）は図１のＳ１０１を示す図、図２（Ｂ）は図１のＳ１０２を示す図、図２（Ｃ）は図１のＳ１０３を示す図である。 図３（Ａ）は図１のＳ１０４を示す図、図３（Ｂ）は図１のＳ１０５を示す図、図３（Ｃ）は図１のＳ１０６を示す図である。 図４は、分割前の第１基板の第１主表面の一例を示す平面図である。 図５は、一実施形態に係る基板処理装置を示す平面図である。 図６は、図１のＳ１０１の前に行われる処理の第１例を示すフローチャートである。 図７（Ａ）は図６のＳ２０１を示す図、図７（Ｂ）は図６のＳ２０２を示す図、図７（Ｃ）は図６のＳ２０３を示す図、図７（Ｄ）は図６のＳ２０４を示す図である。 図８（Ａ）は図６のＳ２０５を示す図、図８（Ｂ）は図６のＳ２０６を示す図、図８（Ｃ）は図６のＳ２０７を示す図である。 図９は、図１のＳ１０１の前に行われる処理の第２例を示すフローチャートである。 図１０（Ａ）は図９のＳ３０５を示す図、図１０（Ｂ）は図９のＳ３０６を示す図、図１０（Ｃ）は図９のＳ３０７を示す図、図１０（Ｄ）は図９のＳ３０８を示す図である。 図１１は、図１のＳ１０１の前に行われる処理の第３例を示すフローチャートである。 図１２は図１１のＳ４０７を示す図である。 図１３は、図１のＳ１０１の前に行われる処理の第４例を示すフローチャートである。 図１４（Ａ）は図１３のＳ５０３を示す図、図１４（Ｂ）は図１３のＳ５０４を示す図、図１４（Ｃ）は図１３のＳ５０５を示す図である。
　以下、本開示の実施形態について図面を参照して説明する。なお、各図面において同一の又は対応する構成には同一の符号を付し、説明を省略することがある。本明細書において、Ｘ軸方向、Ｙ軸方向、及びＺ軸方向は互いに垂直な方向である。Ｘ軸方向及びＹ軸方向は水平方向、Ｚ軸方向は鉛直方向である。
　図１に示すように、基板処理方法は、積層基板の準備（Ｓ１０１）と、接着力の低下（Ｓ１０２）と、チップのピックアップ（Ｓ１０３）と、保護膜の除去（Ｓ１０４）と、チップ表面の活性化（Ｓ１０５）と、チップと第３基板の接合（Ｓ１０６）とを有する。なお、基板処理方法は、図１に示す処理以外の処理を有してもよい。積層基板の準備（Ｓ１０１）よりも前に行われる処理は、後述する。
　積層基板の準備（Ｓ１０１）では、図２（Ａ）に示すように、第１基板１０と、保護膜２０と、第２基板３０と、接着膜４０とを含む積層基板５０を準備する。積層基板５０の準備は、例えば積層基板５０を第１保持台１１０で保持することを含む。第１保持台１１０は、第１基板１０の第２主表面１２を上に向けて積層基板５０を下方から保持する。第１基板１０は、第１主表面１１と、第１主表面１１とは反対向きの第２主表面１２とを含む。
　第１基板１０は、シリコンウェハなどの半導体基板又はガラス基板である下地基板１３と、下地基板１３の表面に形成されたデバイス１４とを含む。Ｓ１０１では、第１基板１０は、複数のチップ１５に分割済みである。複数のチップ１５のそれぞれは、デバイス１４を含む。なお、チップ１５の数は特に限定されない。図２では、スペースの都合上、図４よりも少ない数のチップ１５を図示する。
　図４に示すように、分割前の第１基板１０の第１主表面１１は、互いに交差する複数の分割予定線１６で複数の領域に区画される。複数の領域のそれぞれには、予め半導体素子、回路、端子などのデバイス１４が形成される。第１基板１０は、複数の分割予定線１６で分割され、複数のチップ１５に分割される。
　図２に示すように、保護膜２０は、第１基板１０の第１主表面１１を保護し、第１主表面１１のデバイス１４を保護する。保護膜２０は、例えば樹脂で形成される。Ｓ１０１では、保護膜２０は、第１基板１０と同じ位置で分割済みであり、チップ１５ごとに分割済みである。保護膜２０の分割面と、チップ１５の分割面とは同一面上に位置してよい。
　第２基板３０は、第１基板１０を支持する。第２基板３０は、複数のチップ１５を平坦に支持し、チップ１５の反りを抑制する。第２基板３０の厚みはチップ１５の厚みよりも厚くてよい。また、第２基板３０の直径は第１基板１０の直径以上であってよい。第２基板３０としては、例えば半導体基板又はガラス基板などが用いられる。
　接着膜４０は、保護膜２０と第２基板３０とを接着する。接着膜４０は、例えば樹脂で形成される。接着膜４０は、第２基板３０を透過する赤外線等の光線によって接着力を低下させるものであれば特に限定されないが、例えば、光線の照射によって膨張若しくは発泡するマイクロカプセル、又は光線の照射によって発泡する発泡剤などを含むものであってよい。また、接着膜４０は、光線の照射によって昇華するものであってもよい。
　接着力の低下（Ｓ１０２）では、図２（Ｂ）に示すように、第２基板３０を透過する光線Ｌ１で接着膜４０の接着力を低下させる。光線Ｌ１は第２基板３０から接着膜４０に照射される。光線Ｌ１が第１基板１０から接着膜４０に照射される場合に比べて、第１基板１０のデバイス１４に当たる光線Ｌ１の強度が低いので、デバイス１４の劣化を抑制できる。接着力の低下は、接着膜４０の全体を一度に行ってもよいが、チップ１５ごとに行ってもよい。
　第１保持台１１０は、接着膜４０における光線Ｌ１の照射位置を変更すべく、Ｘ軸方向及びＹ軸方向に移動可能である。なお、接着膜４０における光線Ｌ１の照射位置を変更できればよく、光線Ｌ１を照射する照射器１２０が移動してもよい。また、照射器１２０がガルバノスキャナなどを含む場合、第１保持台１１０と照射器１２０の両方が移動しなくてもよい。
　光線Ｌ１の強度は、接着膜４０に当たることで低下する。光線Ｌ１のエネルギーの大部分が接着膜４０の接着力の低下に用いられるからである。但し、光線Ｌ１の一部は、接着膜４０で吸収されずに、接着膜４０を通過しうる。
　そこで、本実施形態では、図２（Ｂ）に示すように接着膜４０と第１基板１０との間に保護膜２０が存在する。光線Ｌ１が保護膜２０を通過する際に、光線Ｌ１の一部が保護膜２０で吸収され、光線Ｌ１の強度が更に低下する。その結果、第１基板１０のデバイス１４に当たる光線Ｌ１の強度を低下でき、デバイス１４の劣化を抑制できる。保護膜２０の材質は、光線Ｌ１の波長に応じて適宜選択される。
　第２基板３０がシリコンウェハである場合、シリコンウェハを透過する光線Ｌ１として例えば赤外線が用いられ、光線Ｌ１の波長は例えば７００ｎｍ以上１ｍｍ以下である。光線Ｌ１はレーザー光線であってよい。レーザー光線の発振方式は、連続発振式、及びパルス発振式のいずれでもよい。レーザー光線の光源としては、半導体レーザー、ＹＡＧレーザー、又は炭酸ガスレーザーが用いられる。
　光線Ｌ１が第１保持台１１０をも透過する場合、第１保持台１１０の材質はガラスであってよい。なお、第１保持台１１０は、光線Ｌ１が当たらないように構成されてもよく、例えば、積層基板５０の外周のみを保持してもよい。この場合、第１保持台１１０の材質はガラスには限定されず、金属又はセラミックであってもよい。
　チップ１５のピックアップ（Ｓ１０３）では、図２（Ｃ）に示すように、接着膜４０との接着力を低下させた保護膜２０とチップ１５とを、ピックアップ部１３０で接着膜４０からピックアップする。ピックアップ部１３０は、チップ１５を上方から吸着する。ピックアップ部１３０の吸着面の大きさは、チップ１５の上面の大きさと同じか、又は僅かに大きい。ピックアップ部１３０は、例えばコレットである。
　チップ１５は、ピックアップ部１３０でピックアップされるまで、堅い第２基板３０で支持される。第２基板３０の代わりに、いわゆるダイシングテープなどの柔らかいテープでチップ１５が支持される場合に比べて、チップ１５の位置変動がほとんどなく、チップ１５とピックアップ部１３０との位置合わせが容易である。
　保護膜２０の除去（Ｓ１０４）では、図３（Ａ）に示すように、ピックアップ部１３０によってチップ１５を保持した状態で、保護膜２０を溶解する液体Ｌ２に保護膜２０を浸漬し、保護膜２０を除去する。保護膜２０を溶解し、除去するので、保護膜２０に付いたパーティクルをも除去できる。
　液体Ｌ２は、保護膜２０の材質に応じて適宜選択されるが、例えば有機溶剤であってよい。液体Ｌ２は、予め貯留部１４０の槽内に貯留される。貯留部１４０は、例えば上方に開放された容器である。保護膜２０が液体Ｌ２に浸漬される際に、ピックアップ部１３０は液体Ｌ２に浸漬されなくてよい。ピックアップ部１３０の劣化を抑制できる。
　ピックアップ部１３０は、チップ１５のピックアップ（Ｓ１０３）後、少なくとも保護膜２０の除去（Ｓ１０４）まで、保護膜２０を下に向けた状態でチップ１５を上方から保持し続ける。保護膜２０を液体Ｌ２に浸漬する際に、ピックアップ部１３０を液体Ｌ２に浸漬しなくて済む。また、ピックアップ部１３０と、別のピックアップ部との間で、チップ１５の受渡を実施しないので、受渡時に生じうるチップ１５の割れを防止できる。
　チップ表面の活性化（Ｓ１０５）では、図３（Ｂ）に示すように、ピックアップ部１３０によってチップ１５を保持した状態で、チップ１５の保護膜２０を除去した表面１５ａを活性化する。チップ１５の表面１５ａは第１基板１０の第１主表面１１であり、チップ１５の表面１５ａにはデバイス１４が存在する。デバイス１４の表面が活性化されるので、後述の第３基板６０のデバイス６４が形成された主表面６１と向い合せて接合できる。
　活性化部１５０は、チップ１５の表面１５ａを活性化する。活性化部１５０は、例えばプラズマ発生器であって、発生したプラズマによってチップ１５の表面１５ａを活性化する。プラズマは、大気圧プラズマでも真空プラズマでもよいが、真空容器の不要な大気圧プラズマであってよい。
　プラズマは、例えば酸素ガス又は窒素ガスを励起して発生させる。プラズマは、例えば表面１５ａの分子（例えばＳｉＯ２）の化学結合を切断し、官能基又は未結合手を形成する。活性化部１５０は、チップ１５の表面１５ａをプラズマで処理した後、純水で処理し、チップ１５の表面１５ａを親水化してもよい。
　ピックアップ部１３０は、チップ１５のピックアップ（Ｓ１０３）後、少なくともチップ表面の活性化（Ｓ１０５）まで、保護膜２０を下に向けた状態でチップ１５を上方から保持し続ける。ピックアップ部１３０と、別のピックアップ部との間で、チップ１５の受渡を実施しないので、受渡時に生じうるチップ１５の割れを防止できる。
　チップ１５と第３基板６０の接合（Ｓ１０６）では、図３（Ｃ）に示すように、ピックアップ部１３０によってチップ１５を保持した状態で、チップ１５の活性化した表面１５ａを、第３基板６０のデバイス６４が形成された主表面６１と向い合せ、接合する。チップ１５の表面１５ａのデバイス１４と、第３基板６０の主表面６１のデバイス６４とが接合され、チップ１５付きの第３基板６０が得られる。チップ１５付きの第３基板６０は、いわゆるＣＯＷ（Ｃｈｉｐ　Ｏｎ　Ｗａｆｅｒ）であってよい。
　第２保持台１６０は、第３基板６０の主表面６１を上に向けて第３基板６０を下方から保持する。一方、ピックアップ部１３０は、チップ１５の活性化した表面１５ａを下に向けてチップ１５を上方から保持する。ピックアップ部１３０は、チップ１５のピックアップ（Ｓ１０３）後、チップ１５と第３基板６０の接合（Ｓ１０６）まで、チップ１５の表面１５ａを下に向けた状態でチップ１５を上方から保持し続ける。ピックアップ部１３０と、別のピックアップ部との間で、チップ１５の受渡を実施しないので、受渡時に生じうるチップ１５の割れを防止できる。
　図１に示す、積層基板の準備（Ｓ１０１）と、接着力の低下（Ｓ１０２）と、チップのピックアップ（Ｓ１０３）と、保護膜の除去（Ｓ１０４）と、チップ表面の活性化（Ｓ１０５）と、チップと第３基板の接合（Ｓ１０６）とは、例えば図５に示す基板処理装置１００で実施される。
　図５に示すように、基板処理装置１００は、搬入出ステーション１７０と、処理ステーション１８０と、制御装置１９０とを備える。搬入出ステーション１７０と、処理ステーション１８０とは、この順で、Ｘ軸方向負側からＸ軸方向正側に配置される。
　搬入出ステーション１７０は、搬入出ブロック１７１と、搬送ブロック１７２とを有する。搬送ブロック１７２は、搬入出ブロック１７１の隣に配置され、例えば搬入出ブロック１７１のＸ軸方向正側に配置される。また、搬送ブロック１７２は、処理ステーション１８０の隣に配置され、例えば処理ステーション１８０のＸ軸方向負側に配置される。
　搬入出ブロック１７１は、Ｙ軸方向に一列に並ぶ複数の載置部１７３を含む。複数の載置部１７３のそれぞれにはカセットが載置される。第１カセットＣ１は積層基板５０を収容し、第２カセットＣ２は第３基板６０を収容し、第３カセットＣ３はチップ１５付きの第３基板６０を収容し、第４カセットＣ４は積層基板５０からチップ１５及び保護膜２０をピックアップした後の残りの第２基板３０を収容する。なお、載置部１７３の数は特に限定されない。同様に、カセットの数も特に限定されない。
　搬送ブロック１７２の内部には、搬送装置１７４が設けられる。搬送装置１７４は、積層基板５０及び第３基板６０等を保持する保持部を有する。保持部は、水平方向（Ｘ軸方向及びＹ軸方向の両方向）及び鉛直方向への移動ならびに鉛直軸を中心とする旋回が可能である。搬送装置１７４は、第１カセットＣ１から積層基板５０を取り出し、第１保持台１１０に載置する。また、搬送装置１７４は、第２カセットＣ２から第３基板６０を取り出し、第２保持台１６０に載置する。更に、搬送装置１７４は、チップ１５付きの第３基板６０を第２保持台１６０から受け取り、第３カセットＣ３に収納する。更にまた、搬送装置１７４は、積層基板５０からチップ１５及び保護膜２０をピックアップした後の残りの第２基板３０を第１保持台１１０から受け取り、第４カセットＣ４に収納する。
　処理ステーション１８０は、第１保持台１１０と、照射器１２０と、ピックアップ部１３０と、移動部１３５と、貯留部１４０と、活性化部１５０と、第２保持台１６０とを有する。第１保持台１１０と貯留部１４０と活性化部１５０と第２保持台１６０とは、この順番でＹ軸方向正側からＹ軸方向負側に並ぶ。照射器１２０は、第１保持台１１０の下方に設けられる。ピックアップ部１３０は、水平方向（Ｘ軸方向及びＹ軸方向の両方向）及び鉛直方向への移動ならびに鉛直軸を中心とする旋回が可能である。ピックアップ部１３０の数は、図４では１つであるが、複数であってもよい。移動部１３５は、ピックアップ部１３０で保持されたチップ１５を第１保持台１１０から貯留部１４０及び活性化部１５０を経て第２保持台１６０に移動させるように、ピックアップ部１３０を移動させる。
　制御装置１９０は、例えばコンピュータであり、図５に示すように、ＣＰＵ（Central Processing Unit）１９１と、メモリなどの記憶媒体１９２とを備える。記憶媒体１９２には、基板処理装置１００において実行される各種の処理を制御するプログラムが格納される。制御装置１９０は、記憶媒体１９２に記憶されたプログラムをＣＰＵ１９１に実行させることにより、基板処理装置１００の動作を制御する。また、制御装置１９０は、入力インターフェース１９３と、出力インターフェース１９４とを備える。制御装置１９０は、入力インターフェース１９３で外部からの信号を受信し、出力インターフェース１９４で外部に信号を送信する。
　上記プログラムは、例えばコンピュータによって読み取り可能な記憶媒体に記憶され、その記憶媒体から制御装置１９０の記憶媒体１９２にインストールされる。コンピュータによって読み取り可能な記憶媒体としては、例えば、ハードディスク（ＨＤ）、フレキシブルディスク（ＦＤ）、コンパクトディスク（ＣＤ）、マグネットオプティカルデスク（ＭＯ）、メモリーカードなどが挙げられる。なお、プログラムは、インターネットを介してサーバからダウンロードされ、制御装置１９０の記憶媒体１９２にインストールされてもよい。
　次に、図６、図７及び図８を参照して、図１のＳ１０１の前に行われる処理の第１例について説明する。
　図６に示すように、基板処理方法は、第１基板１０の準備（Ｓ２０１）と、保護膜２０の形成（Ｓ２０２）と、第１溝７１の形成（Ｓ２０３）と、保護膜２０と第２基板３０の接着（Ｓ２０４）と、第１基板１０の薄化（Ｓ２０５）と、マスク７２の形成（Ｓ２０６）と、第２溝７３の形成（Ｓ２０７）とを有する。
　第１基板１０の準備（Ｓ２０１）では、例えば第１基板１０を不図示の保持台で保持する。第１基板１０は、図７（Ａ）に示すように、第１主表面１１を上に向けて、下方から保持される。第１主表面１１には、デバイス１４が形成済みである。
　保護膜２０の形成（Ｓ２０２）では、図７（Ｂ）に示すように、第１基板１０の第１主表面１１に保護膜２０を形成する。保護膜２０は、例えばスピンコート法で形成される。ノズル２０１が、回転する第１基板１０に対して上方からコーティング液Ｌ３を吐出し、コーティング液Ｌ３の液膜を形成する。その液膜を乾燥すると、保護膜２０が得られる。なお、コーティング液Ｌ３の塗布方法は、スピンコート法には限定されない。
　保護膜２０は、前述した通り、接着力の低下（Ｓ１０２）において接着膜４０を通過した光線Ｌ１を吸収し、デバイス１４の劣化を抑制する。また、保護膜２０は、後述する第１溝７１の形成（Ｓ２０３）で生じるデブリがデバイス１４に付着するのを抑制する役割も果たす。
　第１溝７１の形成（Ｓ２０３）では、図７（Ｃ）に示すように、保護膜２０の表面の分割予定線にデバイス１４よりも深い第１溝７１を形成する。第１溝７１は、下地基板１３に達する。保護膜２０の表面の分割予定線は、第１基板１０の第１主表面１１の分割予定線１６と平面視で一致する。その分割予定線１６の位置は、例えば赤外線カメラなどで第１主表面１１の画像を撮像し、撮像した画像を画像処理して検出される。検出した分割予定線１６の位置で、第１溝７１の形成位置が決められる。
　第１溝７１は、ブレードによる切削加工で形成されてもよいが、本実施形態ではレーザー光線Ｌ４によるアブレーション加工で形成される。アブレーション加工は、デバイス１４が例えば多孔質Ｌｏｗ－ｋ材を含む場合など、デバイス１４が脆い場合に有効である。デバイス１４の過熱を防止すべく、レーザー光線Ｌ４の光源としては短パルスレーザーが用いられてよい。
　レーザー光線Ｌ４の波長は、光線Ｌ１の波長とは異なってよい。レーザー光線Ｌ４と光線Ｌ１とでは、役割が異なるからである。光線Ｌ１は、上記の通り、接着膜４０の接着力を低下させるのに用いられる。レーザー光線Ｌ４の波長は、光線Ｌ１の波長よりも短くてよく、例えば６００ｎｍ以下であってよい。
　第１溝７１の形成（Ｓ２０３）は、保護膜２０の形成（Ｓ２０２）後、保護膜２０と第２基板３０の接着（Ｓ２０４）前に行われる。保護膜２０は、第１溝７１の形成前に形成されるので、第１溝７１の形成時に生じるデブリがデバイス１４に付着するのを抑制できる。
　保護膜２０と第２基板３０の接着（Ｓ２０４）では、図７（Ｄ）に示すように、保護膜２０と第２基板３０とを接着膜４０で接着する。第１基板１０と第２基板３０とが接着膜４０で接着されるので、第２基板３０が第１基板１０を支持できる。
　接着膜４０は、接着剤を第２基板３０の接合面に塗布することで形成され、その後、保護膜２０が載せられる。保護膜２０の表面の第１溝７１が接着剤で埋まってしまうのを抑制できる。なお、接着膜４０はシートの形態で供給されてもよく、その場合、接着膜４０は保護膜２０と第２基板３０のどちらに先に貼られてもよい。
　第１基板１０の薄化（Ｓ２０５）は、保護膜２０と第２基板３０との接着（Ｓ２０４）後に行われる。第１基板１０の薄化は、図８（Ａ）に示すように、第１基板１０の第２主表面１２の研削を含む。研削の後、研磨が更に行われてもよい。第２基板３０で第１基板１０を補強した状態で、第１基板１０を加工するので、第１基板１０の割れなどを抑制できる。第１基板１０の研削は、砥石２０２によって行われる。砥石２０２は、回転しながら下降し、回転する第１基板１０の上面（第２主表面１２）を研削する。研磨も同様に実施される。薄化後の第２主表面１２に、第１溝７１は露出しない。
　マスク７２の形成（Ｓ２０６）は、第１基板１０の薄化（Ｓ２０５）後に行われる。マスク７２は、フォトリソグラフィ法などで形成され、図８（Ｂ）に示すように、第１基板１０の第２主表面１２の分割予定線に開口部７２ａを有する。第２主表面１２の分割予定線と、第１主表面１１の分割予定線１６とは平面視で一致する。その分割予定線１６の位置は、例えば赤外線カメラなどで第１主表面１１の画像を撮像し、撮像した画像を画像処理して検出される。検出した分割予定線１６の位置で、マスク７２の開口部７２ａの形成位置が決められる。マスク７２の材質は、後述のエッチングに耐えられるものであれば、特に限定されない。
　第２溝７３の形成（Ｓ２０７）では、図８（Ｃ）に示すように、マスク７２の開口部７２ａにて第１基板１０の第２主表面１２をエッチングし、第１溝７１につながる第２溝７３を形成し、第１基板１０を複数のチップ１５に分割する。複数のチップ１５は、第２基板３０によって平坦に支持される。エッチングは、ウェットエッチング及びドライエッチングのいずれでもよいが、異方性に優れたドライエッチングであってよく、例えばプラズマエッチングであってよい。
　エッチングによって第１基板１０を複数のチップ１５に分割するので、チップ１５の分割時にチップ１５に歪及び傷が生じるのを抑制でき、また、チップ１５の分割時にパーティクルの発生を抑制できる。また、第２溝７３が第１溝７１につながると、第１溝７１の側面７１ａもエッチングされるので、第１溝７１の形成時に生じた歪、傷及びパーティクルも除去できる。
　マスク７２が除去されるタイミングは、第２溝７３の形成（Ｓ２０７）後であればいつでもよく、チップ１５のピックアップ（Ｓ１０３）の前でもよいし、チップ１５と第３基板６０の接合（Ｓ１０６）後でもよい。後者の場合、ピックアップ部１３０は、マスク７２を介してチップ１５を上方から保持する。
　次に、図９及び図１０を参照して、図１のＳ１０１の前に行われる処理の第２例について説明する。
　図９に示すように、基板処理方法は、第１基板１０の準備（Ｓ３０１）と、保護膜２０の形成（Ｓ３０２）と、一次溝の形成（Ｓ３０３）と、一次溝の側面エッチング（Ｓ３０４）と、二次溝７５の形成（Ｓ３０５）と、保護膜２０と第２基板３０の接着（Ｓ３０６）と、第１基板１０の薄化（Ｓ３０７）と、洗浄及びエッチング（Ｓ３０８）とを有する。
　第１基板１０の準備（Ｓ３０１）、保護膜２０の形成（Ｓ３０２）、及び一次溝の形成（Ｓ３０３）は、図６に示すＳ２０１、Ｓ２０２、及びＳ２０３と同様に実施されるので説明を省略する。また、Ｓ３０３で得られる一次溝は、図７（Ｃ）に示す第１溝７１と同様であるので、図示を省略する。
　一次溝の側面エッチング（Ｓ３０４）では、一次溝の側面をエッチングする。エッチングは、ウェットエッチング及びドライエッチングのいずれでもよいが、一次溝の側面を深さ方向に均等にエッチングできるドライエッチングであってよく、例えばプラズマエッチングであってよい。一次溝の形成時に生じた歪、傷及びパーティクルを除去する。
　二次溝７５の形成（Ｓ３０５）では、図１０（Ａ）に示すように、一次溝の底面をブレード３０１で切削し、一次溝を深さ方向に延長し、二次溝７５を形成する。二次溝７５の深さは、後述する薄化（Ｓ３０７）後の第１基板１０の第２主表面１２に達する深さである。
　二次溝７５の形成（Ｓ３０５）は一次溝の形成（Ｓ３０３）の後に実施され、一次溝はレーザー光線によるアブレーション加工で形成される。アブレーション加工は、上記の通り、デバイス１４が例えば多孔質Ｌｏｗ－ｋ材を含む場合など、デバイス１４が脆い場合に有効である。
　一次溝の深さはデバイス１４の深さよりも深く、一次溝は下地基板１３に達する。一次溝が予め形成されているので、ブレード３０１によるデバイス１４の切削を抑制でき、デバイス１４の歪及び傷の発生を抑制できる。
　なお、デバイス１４の構造によっては、レーザー光線によるアブレーション加工を実施することなく、ブレード３０１による切削加工のみを実施してもよい。
　保護膜２０と第２基板３０の接着（Ｓ３０６）では、図１０（Ｂ）に示すように、保護膜２０と第２基板３０とを接着膜４０で接着する。第１基板１０と第２基板３０とが接着膜４０で接着されるので、第２基板３０が第１基板１０を支持できる。
　第１基板１０の薄化（Ｓ３０７）は、保護膜２０と第２基板３０との接着（Ｓ３０６）後に行われる。第１基板１０の薄化は、図１０（Ｃ）に示すように、第１基板１０の第２主表面１２の研削を含む。その研削は、砥石３０２によって行われる。研削の後、研磨が更に行われてもよい。薄化（Ｓ３０７）によって、第１基板１０の第２主表面１２に二次溝７５が露出し、第１基板１０が複数のチップ１５に分割される。複数のチップ１５は、第２基板３０によって平坦に支持される。
　洗浄及びエッチング（Ｓ３０８）では、図１０（Ｄ）に示すように、二次溝７５を洗浄し、且つ二次溝７５の側面７５ａをエッチングする。二次溝７５を洗浄するので、第１基板１０の薄化時に生じた研削屑、及び二次溝７５の形成時に生じた切削屑などを除去できる。また、二次溝７５の側面７５ａをエッチングするので、二次溝７５の形成時に生じた歪及び傷を除去できる。
　二次溝７５の洗浄は、例えばスクラブ洗浄、スピン洗浄、又はスプレー洗浄などである。ノズル３０３は、積層基板５０に対して上方から洗浄液Ｌ５を吐出する。積層基板５０の上面だけではなく、積層基板５０の下面も同時に洗浄されてもよい。スクラブ洗浄では、不図示のブラシ又はスポンジで積層基板５０の表面を擦り洗いする。
　二次溝７５の洗浄と、二次溝７５の側面７５ａのエッチングとは、別々に実施されてもよいし、同時に実施されてもよい。後者の場合、ウェットエッチングが行われる。一方、前者の場合、エッチングは、ウェットエッチング及びドライエッチングのいずれでもよい。
　次に、図１１及び図１２を参照して、図１のＳ１０１の前に行われる処理の第３例について説明する。
　図１１に示すように、基板処理方法は、第１基板１０の準備（Ｓ４０１）と、保護膜２０の形成（Ｓ４０２）と、第１溝７１の形成（Ｓ４０３）と、第１溝７１の側面エッチング（Ｓ４０４）と、保護膜２０と第２基板３０の接着（Ｓ４０５）と、第１基板１０の薄化（Ｓ４０６）と、第２溝７３の形成（Ｓ４０７）と、洗浄及びエッチング（Ｓ４０８）とを有する。
　第１基板１０の準備（Ｓ４０１）、保護膜２０の形成（Ｓ４０２）、第１溝７１の形成（Ｓ４０３）、及び第１溝７１の側面エッチング（Ｓ４０４）は、図９に示すＳ３０１、Ｓ３０２、Ｓ３０３、及びＳ３０４と同様に実施されるので説明を省略する。
　なお、第１溝７１の側面エッチング（Ｓ４０４）は、第１溝７１の形成（Ｓ４０３）後、保護膜２０と第２基板３０の接着（Ｓ４０５）前に実施される。第１溝７１の形成時に生じた歪、傷及びパーティクルを除去できる。
　保護膜２０と第２基板３０の接着（Ｓ４０５）は、図６に示すＳ２０４と同様に実施されるので説明を省略する。Ｓ４０５で得られる積層基板５０は、第１溝７１の側面７１ａがエッチング済みである点を除き、図７（Ｄ）に示す積層基板５０と同様であるので、図示を省略する。
　更に、第１基板１０の薄化（Ｓ４０６）は、図６に示すＳ２０５と同様に実施されるので説明を省略する。Ｓ４０６で得られる積層基板５０は、第１溝７１の側面７１ａがエッチング済みである点を除き、図８（Ａ）に示す積層基板５０と同様であるので、図示を省略する。
　第２溝７３の形成（Ｓ４０７）は、第１基板１０の薄化（Ｓ４０６）後に行われる。第２溝７３は、図６、図７及び図８に示す第１例とは異なり、エッチングの代わりに、図１２に示すように、ブレード４０１による切削加工で形成される。ブレード４０１は、第１基板１０の第２主表面１２の分割予定線を研削する。第２溝７３が第１溝７１につながり、第１基板１０が複数のチップ１５に分割される。第１溝７１が予め形成されているので、ブレード４０１がデバイス１４を切削しないので、デバイス１４の歪及び傷の発生を抑制できる。
　洗浄及びエッチング（Ｓ４０８）は、図９に示すＳ３０８と同様に実施される。Ｓ４０８では、第２溝７３を洗浄し、且つ第２溝７３の側面７３ａをエッチングする。第２溝７３を洗浄するので、第１基板１０の薄化時に生じた研削屑、及び第２溝７３の形成時に生じた切削屑などを除去できる。また、第２溝７３の側面７３ａをエッチングするので、第２溝７３の形成時に生じた歪及び傷を除去できる。
　第２溝７３の洗浄は、二次溝７５の洗浄（図１０（Ｄ））と同様に実施される。また、第２溝７３の側面７３ａのエッチングは、二次溝７５の側面７５ａのエッチングと同様に実施される。第２溝７３と、二次溝７５とは、いずれもブレードによる切削加工で形成された点で共通するので、同様の後処理が行われる。
　次に、図１３及び図１４を参照して、図１のＳ１０１の前に行われる処理の第４例について説明する。
　図１３に示すように、基板処理方法は、第１基板１０の準備（Ｓ５０１）と、保護膜２０の形成（Ｓ５０２）と、保護膜２０と第２基板３０の接着（Ｓ５０３）と、第１基板１０の薄化（Ｓ５０４）と、溝７６の形成（Ｓ５０５）と、洗浄及びエッチング（Ｓ５０６）とを有する。
　第１基板１０の準備（Ｓ５０１）、及び保護膜２０の形成（Ｓ５０２）は、図６に示すＳ２０１、及びＳ２０２と同様に実施されるので説明を省略する。
　保護膜２０と第２基板３０の接着（Ｓ５０３）は、第１基板１０に溝加工が施されていない状態で行われる点を除き、図６に示すＳ２０４と同様に実施される。Ｓ５０３で得られる積層基板５０を図１４（Ａ）に示す。
　第１基板１０の薄化（Ｓ５０４）は、第１基板１０に溝加工が施されていない状態で行われる点を除き、図６に示すＳ２０５と同様に実施される。Ｓ５０４で得られる積層基板５０を図１４（Ｂ）に示す。
　溝７６の形成（Ｓ５０５）は、第１基板１０の薄化（Ｓ５０４）後に行われる。溝７６は、第１基板１０の第２主表面１２の分割予定線に形成され、第１基板１０および保護膜２０を貫通し、接着膜４０に達する。溝７６の形成によって、第１基板１０が複数のチップ１５に分割され、且つチップ１５ごとに保護膜２０が分割される。
　溝７６は、ブレードによる切削加工で形成されてもよいが、本実施形態ではレーザー光線Ｌ６によるアブレーション加工で形成される。アブレーション加工は、デバイス１４が例えば多孔質Ｌｏｗ－ｋ材を含む場合など、デバイス１４が脆い場合に有効である。
　溝７６は第１基板１０および保護膜２０を貫通するので、溝７６の深さは図７（Ｃ）に示す第１溝７１の深さよりも深く、レーザー光線Ｌ６の強度は図７（Ｃ）に示すレーザー光線Ｌ４の強度よりも高い。それゆえ、歪及び傷が生じやすい。そこで、溝７６の形成（Ｓ５０５）後に、洗浄及びエッチング（Ｓ５０６）が実施される。
　洗浄及びエッチング（Ｓ５０６）は、図９に示すＳ３０８と同様に実施される。Ｓ４０８では、溝７６を洗浄し、且つ溝７６の側面７６ａをエッチングする。溝７６を洗浄するので、第１基板１０の薄化時に生じた研削屑、及び溝７６の形成時に生じたデブリなどを除去できる。また、溝７６の側面７６ａをエッチングするので、溝７６の形成時に生じた歪及び傷を除去できる。
　なお、デバイス１４の構造によっては、溝７６は切削加工で形成されてもよい。この場合も、溝７６の形成（Ｓ５０５）後に、洗浄及びエッチング（Ｓ５０６）が実施されてよい。この場合も、同様の効果が得られる。
　以上、本開示に係る基板処理方法及び基板処理装置について説明したが、本開示は上記実施形態などに限定されない。特許請求の範囲に記載された範疇内において、各種の変更、修正、置換、付加、削除、及び組み合わせが可能である。それらについても当然に本開示の技術的範囲に属する。
　図６のＳ２０５、図９のＳ３０７、図１１のＳ４０６、図１３のＳ５０４では、第１基板１０の第２主表面１２を研削し、第１基板１０を薄化するが、本開示の技術はこれに限定されない。第１基板１０の薄化では、第２主表面１２を第１主表面１１に近付けるように、第１基板１０の一部を第２主表面１２側から除去すればよい。例えば、第１基板１０を板厚方向に分割する分割面にレーザー光線を集光照射し、上記分割面に改質層を間隔をおいて複数形成し、その後、改質層を起点として第１基板１０を上記分割面で割断し、第１基板１０の一部を除去してもよい。
　本出願は、２０１９年８月２日に日本国特許庁に出願した特願２０１９－１４３３００号に基づく優先権を主張するものであり、特願２０１９－１４３３００号の全内容を本出願に援用する。
１０　　第１基板
１１　　第１主表面
１２　　第２主表面
１４　　デバイス
１５　　チップ
２０　　保護膜
３０　　第２基板
４０　　接着膜
５０　　積層基板
６０　　第３基板
６１　　主表面
６４　　デバイス
１００　基板処理装置
１１０　第１保持台
１２０　照射器
１３０　ピックアップ部
１４０　貯留部
１５０　活性化部
１６０　第２保持台

Claims (14)

  1. 　複数のチップに分割された第１基板と、前記チップごとに分割済みであって前記チップを保護する保護膜と、前記第１基板を支持する第２基板と、前記保護膜と前記第２基板とを接着する接着膜とを含む積層基板を準備することと、
    　前記第２基板を透過する光線で前記接着膜の接着力を低下させることと、
    　前記接着膜との接着力を低下させた前記保護膜と前記チップとを、ピックアップ部で前記接着膜からピックアップすることと、
    　を有する、基板処理方法。
  2. 　前記ピックアップ部によって前記チップを保持した状態で、前記保護膜を溶解する液体に前記保護膜を浸漬し、前記保護膜を除去することを有する、請求項１に記載の基板処理方法。
  3. 　前記ピックアップ部によって前記チップを保持した状態で、前記チップの前記保護膜を除去した表面を活性化することと、
    　前記ピックアップ部によって前記チップを保持した状態で、前記チップの活性化した表面を、第３基板のデバイスが形成された主表面と向い合せ、接合することと、
    　を有する、請求項２に記載の基板処理方法。
  4. 　前記第１基板の第１主表面に前記保護膜を形成することと、
    　前記保護膜の形成後に、前記保護膜と前記第２基板とを前記接着膜で接着することと、
    　前記保護膜と前記第２基板との接着後に、前記第１基板の前記第１主表面とは反対向きの第２主表面を前記第１主表面に近付けるように前記第１基板の一部を除去し、前記第１基板を薄化することと、
    　を有する、請求項１～３のいずれか１項に記載の基板処理方法。
  5. 　前記保護膜の形成後、前記保護膜と前記第２基板との接着前に、前記保護膜の表面の分割予定線に前記チップのデバイスよりも深い第１溝を形成することと、
    　前記第１基板の薄化後、前記チップのピックアップ前に、前記第１基板の前記第２主表面の分割予定線に開口部を有するマスクを形成し、前記マスクの前記開口部にて前記第２主表面をエッチングし、前記第１溝につながる第２溝を形成し、前記第１基板を複数の前記チップに分割することと、
    　を有する、請求項４に基板処理方法。
  6. 　前記保護膜の形成後、前記保護膜と前記第２基板との接着前に、前記保護膜の表面の分割予定線に、薄化後の前記第１基板の前記第２主表面に達する深さの溝を形成することと、
    　前記保護膜と前記第２基板との接着後に、前記第１基板の薄化によって前記第１基板の前記第２主表面に前記溝を露出させ、前記第１基板を複数の前記チップに分割することと、
    　前記第１基板の薄化後、前記チップのピックアップ前に、前記溝を洗浄し、且つ前記溝の側面をエッチングすることと、
    　を有する、請求項４に記載の基板処理方法。
  7. 　前記保護膜の表面の分割予定線に前記溝を形成することは、前記チップのデバイスよりも深い一次溝をレーザー光線で形成し、前記一次溝の側面をエッチングし、次いで、前記一次溝の底面をブレードで切削し、薄化後の前記第１基板の前記第２主表面に達する深さの二次溝を形成することを含む、請求項６に記載の基板処理方法。
  8. 　前記保護膜の形成後、前記保護膜と前記第２基板との接着前に、前記保護膜の表面の分割予定線に前記チップのデバイスよりも深い第１溝を形成することと、
    　前記第１基板の薄化後、前記チップのピックアップの前に、前記第１基板の前記第２主表面の分割予定線をブレードで切削し、前記第１溝につながる第２溝を形成し、前記第１基板を複数の前記チップに分割することと、
    　前記第１基板の薄化後、前記チップのピックアップ前に、前記第１溝及び前記第２溝を洗浄し、且つ前記第１溝及び前記第２溝の側面をエッチングすることと、
    　を有する、請求項４に記載の基板処理方法。
  9. 　前記第１溝の形成後、前記保護膜と前記第２基板との接着前に、前記第１溝の側面をエッチングすることを有する、請求項８に記載の基板処理方法。
  10. 　前記第１基板の薄化後、前記チップのピックアップ前に、前記第１基板の前記第２主表面の分割予定線に、前記接着膜に達する深さの溝を形成し、前記第１基板を複数の前記チップに分割し、且つ前記チップごとに前記保護膜を分割することと、
    　前記溝の形成後、前記チップのピックアップ前に、前記溝を洗浄し、且つ前記溝の側面をエッチングすることと、
    　を有する、請求項４に記載の基板処理方法。
  11. 　前記第１基板の前記第２主表面から前記接着膜に達する深さの前記溝は、レーザー光線で形成する、請求項１０に記載の基板処理方法。
  12. 　複数のチップに分割された第１基板と、前記チップごとに分割済みであって前記チップを保護する保護膜と、前記第１基板を支持する第２基板と、前記保護膜と前記第２基板とを接着する接着膜とを含む積層基板を保持する第１保持台と、
    　前記第２基板を透過し前記接着膜の接着力を低下させる光線を前記第２基板に照射する照射器と、
    　前記接着膜との接着力を低下させた前記保護膜と前記チップとをピックアップするピックアップ部と、
    　を有する、基板処理装置。
  13. 　前記保護膜を溶解する液体を貯留する貯留部と、
    　前記ピックアップ部で保持された前記チップを前記第１保持台から前記貯留部に移動させるべく、前記ピックアップ部を移動させる移動部とを有する、請求項１２に記載の基板処理装置。
  14. 　前記チップの前記保護膜を除去した表面を活性化する活性化部と、
    　前記チップの活性化した表面と接合される第３基板を保持する第２保持台とを有し、
    　前記移動部は、前記ピックアップ部で保持された前記チップを前記第１保持台から前記貯留部及び前記活性化部を経て前記第２保持台に移動させるべく、前記ピックアップ部を移動させる、請求項１３に記載の基板処理装置。
PCT/JP2020/028011 2019-08-02 2020-07-20 基板処理方法、及び基板処理装置 WO2021024770A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202080052537.6A CN114144865A (zh) 2019-08-02 2020-07-20 基板处理方法和基板处理装置
KR1020227005785A KR20220041858A (ko) 2019-08-02 2020-07-20 기판 처리 방법 및 기판 처리 장치
JP2021537670A JP7325515B2 (ja) 2019-08-02 2020-07-20 基板処理方法、及び基板処理装置
US17/631,900 US20220270926A1 (en) 2019-08-02 2020-07-20 Substrate processing method and substrate processing apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019143300 2019-08-02
JP2019-143300 2019-08-02

Publications (1)

Publication Number Publication Date
WO2021024770A1 true WO2021024770A1 (ja) 2021-02-11

Family

ID=74503456

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/028011 WO2021024770A1 (ja) 2019-08-02 2020-07-20 基板処理方法、及び基板処理装置

Country Status (5)

Country Link
US (1) US20220270926A1 (ja)
JP (1) JP7325515B2 (ja)
KR (1) KR20220041858A (ja)
CN (1) CN114144865A (ja)
WO (1) WO2021024770A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007260866A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 半導体装置およびその製造方法
JP2017174996A (ja) * 2016-03-24 2017-09-28 三菱電機株式会社 半導体装置の製造方法
JP2018018980A (ja) * 2016-07-28 2018-02-01 株式会社ディスコ デバイスウエーハの加工方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207607A (ja) 2002-12-26 2004-07-22 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
JP4762959B2 (ja) 2007-09-03 2011-08-31 リンテック株式会社 半導体チップおよび半導体装置
US9142532B2 (en) * 2012-04-24 2015-09-22 Bondtech Co., Ltd. Chip-on-wafer bonding method and bonding device, and structure comprising chip and wafer
JP2015119085A (ja) * 2013-12-19 2015-06-25 株式会社ディスコ デバイスウェーハの加工方法
JP6649111B2 (ja) 2016-02-16 2020-02-19 東京応化工業株式会社 積層体、積層体の製造方法、及び基板の処理方法
JP7061021B2 (ja) * 2018-06-06 2022-04-27 株式会社ディスコ ウェーハの加工方法及び研削装置
JP7401183B2 (ja) * 2018-08-07 2023-12-19 株式会社ディスコ ウェーハの加工方法
US11355394B2 (en) * 2018-09-13 2022-06-07 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate breakthrough treatment
JP7296601B2 (ja) * 2019-06-25 2023-06-23 パナソニックＩｐマネジメント株式会社 素子チップの洗浄方法および素子チップの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007260866A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 半導体装置およびその製造方法
JP2017174996A (ja) * 2016-03-24 2017-09-28 三菱電機株式会社 半導体装置の製造方法
JP2018018980A (ja) * 2016-07-28 2018-02-01 株式会社ディスコ デバイスウエーハの加工方法

Also Published As

Publication number Publication date
CN114144865A (zh) 2022-03-04
US20220270926A1 (en) 2022-08-25
JP7325515B2 (ja) 2023-08-14
TW202109657A (zh) 2021-03-01
JPWO2021024770A1 (ja) 2021-02-11
KR20220041858A (ko) 2022-04-01

Similar Documents

Publication Publication Date Title
TWI836786B (zh) 基板處理系統、基板處理方法及電腦記錄媒體
KR102656400B1 (ko) 기판 처리 시스템 및 기판 처리 방법
JP6904368B2 (ja) 半導体基板の処理方法及び半導体基板の処理装置
JP6918420B2 (ja) ウェーハの加工方法
JP6956788B2 (ja) 基板処理方法及び基板処理システム
JP2020057709A (ja) ウェーハの加工方法
WO2020012986A1 (ja) 基板処理システム及び基板処理方法
JP7146354B2 (ja) キャリア板の除去方法
JP2018006487A (ja) 支持体分離方法、および基板処理方法
JP6228508B2 (ja) 洗浄装置、剥離システム、洗浄方法、プログラム及びコンピュータ記憶媒体
JP7187112B2 (ja) キャリア板の除去方法
JP7330284B2 (ja) チップ付き基板の製造方法、及び基板処理装置
WO2021024770A1 (ja) 基板処理方法、及び基板処理装置
TWI840590B (zh) 基板處理方法及基板處理裝置
JP7262904B2 (ja) キャリア板の除去方法
JP6991673B2 (ja) 剥離方法
JP7262903B2 (ja) キャリア板の除去方法
JP7511979B2 (ja) キャリア板の除去方法
JP7511980B2 (ja) キャリア板の除去方法
JP2013021211A (ja) ウエーハの加工方法
JP2022020332A (ja) キャリア板の除去方法
JP2023018321A (ja) キャリア板の除去方法
JP2019087673A (ja) ダイボンド用樹脂層形成装置
JP2020107683A (ja) 基板処理システム、および基板処理方法
JP2007227644A (ja) 半導体ウェハのダイシング支持構造、半導体ダイシング装置およびそのダイシング方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20849547

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021537670

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20227005785

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 20849547

Country of ref document: EP

Kind code of ref document: A1