WO2021015142A1 - 基板処理方法、基板処理装置及び配線パターン形成システム - Google Patents
基板処理方法、基板処理装置及び配線パターン形成システム Download PDFInfo
- Publication number
- WO2021015142A1 WO2021015142A1 PCT/JP2020/027944 JP2020027944W WO2021015142A1 WO 2021015142 A1 WO2021015142 A1 WO 2021015142A1 JP 2020027944 W JP2020027944 W JP 2020027944W WO 2021015142 A1 WO2021015142 A1 WO 2021015142A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- pattern
- substrate
- film
- substrate processing
- laser
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 97
- 238000003672 processing method Methods 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 claims description 18
- 230000008569 process Effects 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 230000001678 irradiating effect Effects 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 claims description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 2
- 229910017052 cobalt Inorganic materials 0.000 claims description 2
- 239000010941 cobalt Substances 0.000 claims description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- 229910052707 ruthenium Inorganic materials 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 239000007789 gas Substances 0.000 description 13
- 230000007246 mechanism Effects 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 230000032258 transport Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000007261 regionalization Effects 0.000 description 7
- 238000002407 reforming Methods 0.000 description 6
- 238000005452 bending Methods 0.000 description 5
- 238000001878 scanning electron micrograph Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
Definitions
- the present disclosure relates to a substrate processing method, a substrate processing apparatus, and a wiring pattern forming system.
- a substrate processing method for restoring the deformed pattern convex portions is known.
- Patent Document 1 discloses a substrate processing method for restoring a collapsed pattern.
- the present disclosure provides a substrate processing method, a substrate processing apparatus, and a wiring pattern forming system that improve the deformation of a pattern formed on a film.
- a step of preparing a substrate having a pattern formed on a surface film and a step of irradiating the surface of the substrate with a laser to modify the pattern is provided.
- the schematic diagram which shows an example of the structure of the wiring pattern formation system which concerns on this embodiment.
- the block diagram of the reformer. The flowchart explaining the process of the wiring pattern formation system.
- FIG. 1 is a schematic view showing an example of the configuration of the wiring pattern forming system 100 according to the present embodiment.
- the wiring pattern forming system 100 includes a pattern forming device 101, a reforming device (board processing device) 102, a film forming device 103, transfer devices 104 and 105, and a control device 106.
- the pattern forming apparatus 101 is an apparatus for forming a desired pattern on the film of the substrate W.
- the substrate W provided in the pattern forming apparatus 101 has a SiN film 21 as an insulating film formed on the Si substrate 20 and has a desired pattern on the SiN film 21.
- An amorphous silicon film (hereinafter referred to as “a—Si film”) 22 is formed.
- the pattern forming apparatus 101 etches the SiN film 21 using the a-Si film 22 as a mask to have a film having a desired pattern (SiN film 21, a-Si film 22) as shown in FIG. 4B described later.
- the desired pattern will be described as forming a trench 23 (line and space).
- the etching by the pattern forming apparatus 101 may be performed by a wet process or a dry process.
- the reformer 102 is a device that irradiates the surface of the substrate W with a laser to reform the surface. This improves the deformation (for example, twisting, bending, and tilting) of the pattern formed on the film (SiN film 21, a-Si film 22).
- the reformer 102 will be described later with reference to FIG.
- the film forming apparatus 103 is an apparatus for forming a wiring pattern (for example, a bit line) by forming a metal film in the trench 23 of the substrate W.
- a wiring pattern for example, a bit line
- tungsten (W), ruthenium (Ru), cobalt (Co) and the like can be used.
- the film forming apparatus 103 is realized by, for example, an ALD (Atomic Layer Deposition) apparatus and a CVD (Chemical Vapor Deposition) apparatus.
- the transport device 104 transports the substrate W or the carrier accommodating the substrate W between the pattern forming device 101 and the reformer 102.
- the transport device 105 transports the substrate W or the carrier containing the substrate W between the reformer 102 and the film forming apparatus 103.
- the control device 106 controls the entire processing by the wiring pattern forming system 100 by controlling each of these constituent devices.
- the control device 106 has a CPU (Central Processing Unit), a ROM (Read Only Memory), and a RAM (Random Access Memory).
- the CPU executes a desired process according to a recipe stored in a storage area such as RAM. In the recipe, process time, various gas flow rates, pressure (gas exhaust), etc., which are control information of the device for process conditions, are set.
- FIG. 2 is a block diagram of the reformer 102.
- a stage 11 on which the substrate W is placed, a laser irradiation device 12, and a scanning mechanism 13 are provided.
- the reformer 102 includes a stage 11 on which the substrate W is placed.
- the reformer 102 includes a laser irradiation device 12 that irradiates the substrate W mounted on the stage 11 with a laser.
- a KrF excimer laser (wavelength: 248 nm) can be used as the laser to irradiate.
- Each parameter of the laser device is as follows. Excimer laser (KrF) 248 nm, optical pulse stretcher (OPS) 7 m, irradiation fluence 200 m J / cm 2 , 20 shot / location
- the reformer 102 includes a scanning mechanism 13 for scanning the laser on the substrate W.
- the scanning mechanism 13 may be configured as an XY table in which the substrate W mounted on the stage 11 can be moved in the horizontal direction. In this configuration, the laser irradiation device 12 is fixed and the substrate W is moved on the XY table to scan the laser on the substrate W.
- the scanning mechanism 13 may be configured as a moving mechanism capable of moving the laser irradiation device 12 in the horizontal direction. In this configuration, the stage 11 is fixed and the laser irradiation device 12 is moved by the moving mechanism to scan the laser on the substrate W.
- the scanning mechanism 13 may be configured as a mirror whose angle can be controlled. In this configuration, the laser irradiated from the laser irradiation device 12 is reflected by the mirror and irradiated to the substrate W mounted on the stage 11. At this time, the laser is scanned on the substrate W by controlling the angle of the mirror.
- the reformer 102 can irradiate the laser at a desired position on the substrate W.
- the reformer 102 may irradiate the substrate W with a laser in an atmospheric atmosphere.
- a chamber for accommodating the stage 11 may be provided.
- the reformer 102 may include an exhaust device for exhausting gas from the chamber.
- the irradiation atmosphere of the substrate W may be a vacuum atmosphere.
- the reformer 102 may include a gas supply device for supplying gas into the chamber.
- the irradiation atmosphere of the substrate W may be a desired gas atmosphere.
- the laser irradiation device 12 may be arranged in the chamber. Further, the laser irradiation device 12 may be arranged outside the chamber and may irradiate the substrate W in the chamber with a laser through a window provided in the chamber.
- FIG. 3 is a flowchart illustrating the processing of the wiring pattern forming system 100.
- 4A to 4D are schematic cross-sectional views of the substrate W in each step.
- a SiN film 21 which is an insulating film is formed on a Si substrate 20, and an a-Si film 22 having a desired pattern is further formed.
- the substrate W is set in the pattern forming apparatus 101.
- step S1 the control device 106 controls the pattern forming device 101 and etches the SiN film 21 using the a-Si film 22 of the substrate W as a mask to form the SiN film 21 as shown in FIG. 4B.
- the desired pattern (trench 23) is formed.
- the pattern formed on the film on the surface of the substrate W is deformed by the stress of the film (in the example of FIG. 4B, it collapses).
- the control device 106 controls the transport device 104 to transport the substrate W from the pattern forming device 101 to the reforming device 102 and place it on the stage 11. That is, the substrate W to be processed by the reformer 102 is prepared (step S2).
- step S3 the control device 106 controls the reforming device 102 to irradiate the surface of the substrate W with a laser.
- the schematic cross-sectional view of FIG. 4C shows a case of improving the collapse of the pattern formed on the film on the surface of the substrate W.
- FIGS. 5A and 5B show an example of an SEM (Scanning Electron Microscope) image of a line pattern on the substrate W viewed from above.
- FIG. 5A shows an example of an SEM image without laser irradiation
- FIG. 5B shows an example of an SEM image after laser irradiation.
- the substrate W had a SiN film thickness of 120 nm and a pattern pitch of 52 nm.
- the surface of the substrate W was irradiated with a KrF excimer laser at 248 nm, 200 mJ / cm 2 , 20 shot / location.
- the pattern formed on the film (SiN film 21, a-Si film 22) is deformed (for example, twisted, bent, collapsed) due to the stress of the film. Is occurring.
- the LER Line Edge Roughness
- the LWR Line Width Roughness
- the left side (LER-L) of the line was 6.02 nm and the right side (LER-R) of the line was 4.30 nm.
- the LWR was 4.21 nm.
- control device 106 controls the transfer device 105 to transfer the substrate W from the reformer 102 to the film forming apparatus 103.
- step S4 the control device 106 controls the film forming apparatus 103 to form a metal film in the trench 23 to form the wiring pattern 24 (see FIG. 4D).
- control device 106 controls the transport device 105 to carry out the substrate W from the film forming apparatus 103.
- the wiring pattern forming system 100 it is possible to improve the twisting (Wiggling), bending (Bending), and tilting of the pattern formed on the film on the surface of the substrate W.
- a film with low resistance is required in the wiring process due to miniaturization and thinning of semiconductors due to high integration of semiconductors.
- the wiring pattern forming system 100 according to the present embodiment twisting, bending, and tilting of the pattern can be improved. Therefore, when a metal is embedded in the trench 23 to form a wiring pattern, seams, voids, and coverage of the wiring pattern can be obtained. Can be improved. As a result, a wiring pattern with low resistance can be obtained.
- a method of improving twisting, bending, and tilting of the bit line can be considered by subjecting the substrate W to an annealing treatment at a high temperature to relieve the stress of the film.
- heat treatment at a high temperature may not be possible from the viewpoint of the material of the film and the electrical characteristics.
- the laser can selectively irradiate a desired position on the surface of the substrate. As a result, the surface film can be heated to relieve the stress of the film, and the influence of heat on the structure of the lower layer can be suppressed.
- the laser irradiation position can be freely controlled. As a result, not only the entire substrate W can be irradiated with the laser, but also the laser can be locally irradiated at a predetermined position on the substrate W. As a result, the film quality can be improved by locally irradiating the laser.
- the insulating film that irradiates the laser is a SiN film has been described as an example, but the present invention is not limited to this, and a SiO 2 film may be used.
- the substrate W may have a nitrogen-containing gas atmosphere.
- N 2 gas and NH 3 gas may be supplied into the chamber from the gas supply device. This makes it possible to realize nitriding treatment at low temperature without performing heat treatment at high temperature.
- the substrate W may be an oxygen-containing gas atmosphere.
- O 2 gas may be supplied into the chamber from the gas supply device. This makes it possible to realize an oxidation treatment at a low temperature without performing a heat treatment at a high temperature.
- the present disclosure is not limited to the above-described embodiment and the like, and various types are within the scope of the gist of the present disclosure described in the claims. It can be transformed and improved.
- the pattern forming device 101 is equipped with the laser irradiation device 12 and the scanning mechanism 13 of the reforming device 102, and is contained in one device.
- Pattern formation (step S1) and surface modification (step S3) may be performed in the same chamber process.
- the film forming apparatus 103 is equipped with the laser irradiation apparatus 12 and the scanning mechanism 13 of the reforming apparatus 102, and the surface modification (step S3) and the wiring pattern formation (step S4) are performed in the same chamber process in one apparatus. You may go.
- the wiring pattern forming system 100 conveys the substrate W through the vacuum transfer chamber, and performs pattern formation (step S1), surface modification (step S3), and wiring pattern formation (step S4) without breaking the vacuum. It may be an Insitu system. Further, it may be an Exsitu system in which the substrate W is transported via the atmospheric transport chamber.
- Stage 12 Laser irradiation device 13 Scanning mechanism 20 Si substrate 21 SiN film (surface film) 22 a-Si film (surface film) 23 Trench 100 Wiring pattern forming system 101 Pattern forming device 102 Reformer (board processing device) 103 Film deposition equipment (metal film deposition equipment) 104, 105 Transport device 106 Control device W board
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Plasma & Fusion (AREA)
- Optics & Photonics (AREA)
- Electromagnetism (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
膜に形成されたパターンの変形を改善する基板処理方法、基板処理装置及び配線パターン形成システムを提供する。 表面の膜にパターンが形成された基板を準備する工程と、前記基板の表面にレーザを照射して、前記パターンを改質する工程と、を有する、基板処理方法。
Description
本開示は、基板処理方法、基板処理装置及び配線パターン形成システムに関する。
例えば、複数の凸部を有するパターンが表面に形成された基板において、変形したパターン凸部を復元する基板処理方法が知られている。
特許文献1には、倒壊したパターンを復元する基板処理方法が開示されている。
一の側面では、本開示は、膜に形成されたパターンの変形を改善する基板処理方法、基板処理装置及び配線パターン形成システムを提供する。
上記課題を解決するために、一の態様によれば、表面の膜にパターンが形成された基板を準備する工程と、前記基板の表面にレーザを照射して、前記パターンを改質する工程と、を有する、基板処理方法が提供される。
一の側面によれば、膜に形成されたパターンの変形を改善する基板処理方法、基板処理装置及び配線パターン形成システムを提供することができる。
以下、図面を参照して本開示を実施するための形態について説明する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
<配線パターン形成システム>
本実施形態に係る配線パターン形成システム100について、図1を用いて説明する。図1は、本実施形態に係る配線パターン形成システム100の構成の一例を示す模式図である。
本実施形態に係る配線パターン形成システム100について、図1を用いて説明する。図1は、本実施形態に係る配線パターン形成システム100の構成の一例を示す模式図である。
配線パターン形成システム100は、パターン形成装置101と、改質装置(基板処理装置)102と、成膜装置103と、搬送装置104,105と、制御装置106と、を備えている。
パターン形成装置101は、基板Wの膜に所望のパターンを形成する装置である。例えば、後述する図4Aに示すように、パターン形成装置101に提供される基板Wには、Si基板20の上に絶縁膜であるSiN膜21が成膜され、その上に所望のパターンを有するアモルファスシリコン膜(以下「a-Si膜」と称する。)22が形成されている。パターン形成装置101は、a-Si膜22をマスクとして、SiN膜21をエッチングすることにより、後述する図4Bに示すように、所望のパターンを有する膜(SiN膜21、a-Si膜22)を形成する。以下の説明では、所望のパターンは、トレンチ23(ラインアンドスペース)を形成するものして説明する。なお、パターン形成装置101によるエッチングは、ウェットプロセスで行われてもよく、ドライプロセスで行われてもよい。
改質装置102は、基板Wの表面にレーザを照射して、表面を改質する装置である。これにより、膜(SiN膜21、a-Si膜22)に形成されたパターンの変形(例えば、撚れ、曲り、倒れ)を改善する。なお、改質装置102については、図2を用いて後述する。
成膜装置103は、基板Wのトレンチ23に金属を成膜して配線パターン(例えば、ビットライン)を形成する装置である。配線パターンに用いられる金属としては、タングステン(W)、ルテニウム(Ru)、コバルト(Co)等を用いることができる。なお、成膜装置103は、例えば、ALD(Atomic Layer Deposition)装置、CVD(Chemical Vapor Deposition)装置により実現される。
搬送装置104は、パターン形成装置101と改質装置102との間で基板Wまたは基板Wを収容したキャリアを搬送する。搬送装置105は、改質装置102と成膜装置103との間で基板Wまたは基板Wを収容したキャリアを搬送する。
制御装置106は、これら各構成装置を制御することにより、配線パターン形成システム100による処理全体を制御する。制御装置106は、CPU(Central Processing Unit)、ROM(Read Only Memory)及びRAM(Random Access Memory)を有している。CPUは、RAM等の記憶領域に格納されたレシピに従って、所望の処理を実行する。レシピにはプロセス条件に対する装置の制御情報であるプロセス時間、各種ガス流量、圧力(ガスの排気)などが設定されている。
<改質装置102>
次に、改質装置102について、図2を用いて更に説明する。図2は、改質装置102の構成図である。基板Wを載置するステージ11と、レーザ照射装置12と、走査機構13と、を備える。
次に、改質装置102について、図2を用いて更に説明する。図2は、改質装置102の構成図である。基板Wを載置するステージ11と、レーザ照射装置12と、走査機構13と、を備える。
改質装置102は、基板Wを載置するステージ11を備える。
改質装置102は、ステージ11に載置された基板Wにレーザを照射するレーザ照射装置12を備える。ここで、照射するレーザは、KrFエキシマレーザ(波長:248nm)を用いることができる。レーザ装置の各パラメータは、以下の通りである。
エキシマレーザ(KrF)248nm,光学パルスストレッチャ(OPS;Optical Pulse Stretcher)7m,照射フルエンス200mJ/cm2,20shot/location
エキシマレーザ(KrF)248nm,光学パルスストレッチャ(OPS;Optical Pulse Stretcher)7m,照射フルエンス200mJ/cm2,20shot/location
改質装置102は、レーザを基板W上で走査させるための走査機構13を備える。例えば、走査機構13は、ステージ11に載置された基板Wを水平方向に移動可能なXYテーブルとして構成されていてもよい。この構成では、レーザ照射装置12を固定し、XYテーブルで基板Wを移動させることにより、レーザを基板W上で走査させる。また、走査機構13は、レーザ照射装置12を水平方向に移動可能な移動機構として構成されていてもよい。この構成では、ステージ11を固定し、移動機構でレーザ照射装置12を移動させることにより、レーザを基板W上で走査させる。また、走査機構13は、角度制御可能なミラーとして構成されていてもよい。この構成では、レーザ照射装置12から照射されたレーザはミラーで反射されステージ11に載置された基板Wに照射される。この際、ミラーの角度を制御することにより、レーザを基板W上で走査させる。
このような構成により、改質装置102は、基板W上の所望の位置にレーザを照射することができる。
なお、改質装置102は、大気雰囲気で基板Wにレーザを照射してもよい。また、ステージ11を収容するチャンバを備えていてもよい。また、改質装置102は、チャンバ内からガスを排気する排気装置を備えていてもよい。これにより、基板Wの照射雰囲気を真空雰囲気としてもよい。また、改質装置102は、チャンバ内にガスを供給するガス供給装置を備えていてもよい。これにより、基板Wの照射雰囲気を所望のガス雰囲気としてもよい。なお、レーザ照射装置12は、チャンバ内に配置されていてもよい。また、レーザ照射装置12は、チャンバ外に配置され、チャンバに設けられた窓を介してチャンバ内の基板Wにレーザを照射してもよい。
<配線パターン形成システム100の動作>
次に、配線パターン形成システム100の動作について図3及び図4Aから図4Dを用いて説明する。図3は、配線パターン形成システム100の処理を説明するフローチャートである。図4Aから図4Dは、各工程における基板Wの断面模式図である。
次に、配線パターン形成システム100の動作について図3及び図4Aから図4Dを用いて説明する。図3は、配線パターン形成システム100の処理を説明するフローチャートである。図4Aから図4Dは、各工程における基板Wの断面模式図である。
図4Aに示すように、基板Wは、例えばSi基板20の上に絶縁膜であるSiN膜21が成膜され更に所望のパターンを有するa-Si膜22が形成されている。基板Wは、パターン形成装置101にセットされる。
ステップS1において、制御装置106は、パターン形成装置101を制御して、基板Wのa-Si膜22をマスクとして、SiN膜21をエッチングすることにより、図4Bに示すように、SiN膜21に所望のパターン(トレンチ23)を形成する。ここで、基板Wの表面の膜に形成されたパターンには、膜の応力による変形(図4Bの例では、倒れ)が生じている。
パターン形成装置101による処理が完了すると、制御装置106は、搬送装置104を制御して、基板Wをパターン形成装置101から改質装置102へと搬送し、ステージ11に載置させる。即ち、改質装置102で処理する基板Wを準備する(ステップS2)。
次に、ステップS3において、制御装置106は、改質装置102を制御して、基板Wの表面にレーザを照射する。これにより、パターンを改質する。具体的には、表面の膜の応力による変形を改善する。なお、図4Cの断面模式図では、基板Wの表面の膜に形成されたパターンの倒れを改善する場合を示す。
図5A及び図5Bは、基板W上のラインパターンを上から見たSEM(Scanning Electron Microscope)画像の一例を示す。図5Aはレーザ未照射のSEM画像の一例を示し、図5Bはレーザ照射後のSEM画像の一例を示す。なお、図5A及び図5Bの例において、基板Wは、SiN膜の膜厚を120nmとし、パターンのピッチを52nmとした。また、図5Bにおいて、基板Wの表面にKrFエキシマレーザを248nm,200mJ/cm2,20shot/locationで照射した。
図5Aに示すように、レーザを照射していない場合、膜(SiN膜21、a-Si膜22)に形成されるパターンには、膜の応力による変形(例えば、撚れ、曲り、倒れ)が生じている。図5Aの例では、LER(Line Edge Roughness)、つまり、パターンのラインエッジの撚れは、ラインの左側(LER-L)が6.70nm、ラインの右側(LER-R)が10.90nmであった。また、LWR(Line Width Roughness)、つまり、ラインエッジの撚れにより生じるライン幅の揺らぎは、6.24nmであった。
これに対し、図5Bの例では、LERは、ラインの左側(LER-L)が6.02nm、ラインの右側(LER-R)が4.30nmであった。また、LWRは、4.21nmであった。
上記結果から、基板Wの表面にレーザを照射した場合、レーザを照射しなかった場合と比べて、LER及びLWRのいずれの値も小さくなった。また、レーザを照射した場合とレーザを照射しなかった場合で、LWR比で、約48%の改善がみられた。以上から、レーザを照射して膜を加熱し膜の応力を緩和することにより、膜の応力による変形を改善する(変形を小さくする)ことができた。
改質装置102による処理が完了すると、制御装置106は、搬送装置105を制御して、基板Wを改質装置102から成膜装置103へと搬送する。
次に、ステップS4において、制御装置106は、成膜装置103を制御して、トレンチ23に金属を成膜して配線パターン24を形成する(図4D参照)。
成膜装置103による処理が完了すると、制御装置106は、搬送装置105を制御して、基板Wを成膜装置103から搬出する。
以上、本実施形態に係る配線パターン形成システム100によれば、基板Wの表面の膜に形成されたパターンの撚れ(Wiggling)、曲り(Bending)、倒れを改善することができる。
ここで、半導体の高集積化に伴う微細化や細線化により、配線プロセスでは低抵抗な膜が求められている。本実施形態に係る配線パターン形成システム100によれば、パターンの撚れ、曲り、倒れを改善できるので、トレンチ23に金属を埋め込んで配線パターンを形成する際、配線パターンのシーム、ボイド、カバレッジを向上させることができる。これにより、低抵抗の配線パターンとすることができる。
また、基板Wに高温でのアニール処理を施して膜の応力を緩和させることにより、ビットラインの撚れ、曲り、倒れを改善する手法が考えられる。しかしながら、この手法では、膜の材質や電気特性の観点より高温での熱処理を施せない場合がある。これに対し、本実施形態では、レーザにより基板表面の所望の位置に選択的に照射することができる。これにより、表面の膜を加熱して膜の応力を緩和するとともに、下層の構造に与える熱の影響を抑制することができる。
また、本実施形態係る配線パターン形成システム100によれば、レーザの照射位置を自在に制御することができる。これにより、基板W全体にレーザを照射するだけでなく、基板Wの所定の位置を局所的にレーザを照射することができる。これにより、局所的にレーザを照射して膜質を改善することができる。
なお、レーザを照射する絶縁膜は、SiN膜である場合を例に説明したが、これに限られるものではなく、SiO2膜であってもよい。
なお、レーザを照射する膜がSiN膜の場合、基板Wを窒素含有ガス雰囲気としてもよい。例えば、ガス供給装置からチャンバ内にN2ガス、NH3ガスを供給してもよい。これにより、高温での熱処理を行うことなく、低温での窒化処理を実現することが可能となる。
また、レーザを照射する膜が、SiO2膜の場合、基板Wを酸素含有ガス雰囲気としてもよい。例えば、ガス供給装置からチャンバ内にO2ガスを供給してもよい。これにより、高温での熱処理を行うことなく、低温での酸化処理を実現することが可能となる。
以上、配線パターン形成システム100の実施形態等について説明したが、本開示は上記実施形態等に限定されるものではなく、特許請求の範囲に記載された本開示の要旨の範囲内において、種々の変形、改良が可能である。
パターン形成装置101と改質装置102とは、別個に設ける場合を例に説明したが、パターン形成装置101に改質装置102のレーザ照射装置12及び走査機構13を搭載して、1つの装置内でパターン形成(ステップS1)及び表面改質(ステップS3)を同一チャンバプロセスで行ってもよい。また、成膜装置103に改質装置102のレーザ照射装置12及び走査機構13を搭載して、1つの装置内で表面改質(ステップS3)と配線パターン形成(ステップS4)を同一チャンバプロセスで行ってもよい。
また、配線パターン形成システム100は、真空搬送室を介して基板Wを搬送し、真空を破らずにパターン形成(ステップS1)、表面改質(ステップS3)、配線パターン形成(ステップS4)を行うInsituシステムとしてもよい。また、大気搬送室を介して基板Wを搬送するExsituシステムとしてもよい。
尚、本願は、2019年7月24日に出願した日本国特許出願2019-136393号に基づく優先権を主張するものであり、これらの日本国特許出願の全内容を本願に参照により援用する。
11 ステージ
12 レーザ照射装置
13 走査機構
20 Si基板
21 SiN膜(表面の膜)
22 a-Si膜(表面の膜)
23 トレンチ
100 配線パターン形成システム
101 パターン形成装置
102 改質装置(基板処理装置)
103 成膜装置(金属成膜装置)
104,105 搬送装置
106 制御装置
W 基板
12 レーザ照射装置
13 走査機構
20 Si基板
21 SiN膜(表面の膜)
22 a-Si膜(表面の膜)
23 トレンチ
100 配線パターン形成システム
101 パターン形成装置
102 改質装置(基板処理装置)
103 成膜装置(金属成膜装置)
104,105 搬送装置
106 制御装置
W 基板
Claims (15)
- 表面の膜にパターンが形成された基板を準備する工程と、
前記基板の表面にレーザを照射して、前記パターンを改質する工程と、を有する、
基板処理方法。 - 前記パターンを改質する工程は、
前記表面の膜の応力による変形を改善する、
請求項1に記載の基板処理方法。 - 前記レーザは、
エキシマレーザ(KrF)248nm,光学パルスストレッチャ(OPS)7m,照射フルエンス200mJ/cm2,20shot/locationである、
請求項1または請求項2に記載の基板処理方法。 - 前記基板を準備する工程の前に、
エッチングプロセスにより、前記基板の前記表面の膜に前記パターンを形成する工程を更に有する、
請求項1乃至請求項3のいずれか1項に記載の基板処理方法。 - 前記パターンを形成する工程と前記パターンを改質する工程は、同一装置内で行う、
請求項4に記載の基板処理方法。 - 前記パターンを改質する工程の後に、
該パターン内に金属を成膜して配線パターンを形成する工程を更に有する、
請求項1乃至請求項5のいずれか1項に記載の基板処理方法。 - 前記パターンを改質する工程の後に、
該パターン内に金属を成膜して配線パターンを形成する工程を更に有し、
前記パターンを形成する工程、前記パターンを改質する工程、及び、前記配線パターンを形成する工程は、真空を破らずに行う、
請求項4または請求項5に記載の基板処理方法。 - 前記配線パターンは、タングステン、ルテニウム、コバルトのうちの何れかである、
請求項6または請求項7に記載の基板処理方法。 - 前記パターンが形成される前記表面の膜は、絶縁膜である、
請求項1乃至請求項8のいずれか1項に記載の基板処理方法。 - 前記絶縁膜は、SiN膜またはSiO2膜である、
請求項9に記載の基板処理方法。 - 基板を載置する載置台と、
前記載置台に載置された前記基板にレーザを照射するレーザ照射装置と、
制御装置と、を備え、
前記制御装置は、
表面の膜にパターンが形成された前記基板を準備する工程と、
前記基板の表面にレーザを照射して、前記パターンを改質する工程と、を行う、
基板処理装置。 - 前記パターンを改質する工程は、
前記表面の膜の応力による変形を改善する、
請求項11に記載の基板処理装置。 - 前記レーザ照射装置は、
エキシマレーザ(KrF)248nm,光学パルスストレッチャ(OPS)7m,照射フルエンス200mJ/cm2,20shot/locationである、
請求項11または請求項12に記載の基板処理装置。 - 基板の表面の膜にパターンを形成するパターン形成装置と、
前記パターンが形成された前記基板にレーザを照射し前記表面の膜を改質する改質装置と、
改質された前記基板に金属を成膜し配線パターンを形成する金属成膜装置と、を備える、配線パターン形成システム。 - 前記改質装置は、
KrFエキシマレーザを有する、
請求項14に記載の配線パターン形成システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019-136393 | 2019-07-24 | ||
JP2019136393A JP2021022598A (ja) | 2019-07-24 | 2019-07-24 | 基板処理方法、基板処理装置及び配線パターン形成システム |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2021015142A1 true WO2021015142A1 (ja) | 2021-01-28 |
Family
ID=74193679
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2020/027944 WO2021015142A1 (ja) | 2019-07-24 | 2020-07-17 | 基板処理方法、基板処理装置及び配線パターン形成システム |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2021022598A (ja) |
WO (1) | WO2021015142A1 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000208775A (ja) * | 1999-01-18 | 2000-07-28 | Furontekku:Kk | 半導体装置とその製造方法 |
JP2011151114A (ja) * | 2010-01-20 | 2011-08-04 | Tokyo Electron Ltd | シリコン基板上のパターン修復方法及びシリコン基板上のパターン修復装置 |
JP2014060184A (ja) * | 2012-09-14 | 2014-04-03 | V Technology Co Ltd | 低温ポリシリコン膜の形成方法及び薄膜トランジスタの製造方法 |
JP2017118026A (ja) * | 2015-12-25 | 2017-06-29 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理システム |
WO2018051821A1 (ja) * | 2016-09-16 | 2018-03-22 | 株式会社Screenホールディングス | パターン倒壊回復方法、基板処理方法および基板処理装置 |
WO2019083735A1 (en) * | 2017-10-23 | 2019-05-02 | Lam Research Ag | SYSTEMS AND METHODS FOR PREVENTING THE STATIC FRICTION OF HIGH-SHAPE RATIO STRUCTURES AND / OR REPAIRING HIGH-SHAPE RATIO STRUCTURES |
-
2019
- 2019-07-24 JP JP2019136393A patent/JP2021022598A/ja active Pending
-
2020
- 2020-07-17 WO PCT/JP2020/027944 patent/WO2021015142A1/ja active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000208775A (ja) * | 1999-01-18 | 2000-07-28 | Furontekku:Kk | 半導体装置とその製造方法 |
JP2011151114A (ja) * | 2010-01-20 | 2011-08-04 | Tokyo Electron Ltd | シリコン基板上のパターン修復方法及びシリコン基板上のパターン修復装置 |
JP2014060184A (ja) * | 2012-09-14 | 2014-04-03 | V Technology Co Ltd | 低温ポリシリコン膜の形成方法及び薄膜トランジスタの製造方法 |
JP2017118026A (ja) * | 2015-12-25 | 2017-06-29 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理システム |
WO2018051821A1 (ja) * | 2016-09-16 | 2018-03-22 | 株式会社Screenホールディングス | パターン倒壊回復方法、基板処理方法および基板処理装置 |
WO2019083735A1 (en) * | 2017-10-23 | 2019-05-02 | Lam Research Ag | SYSTEMS AND METHODS FOR PREVENTING THE STATIC FRICTION OF HIGH-SHAPE RATIO STRUCTURES AND / OR REPAIRING HIGH-SHAPE RATIO STRUCTURES |
Also Published As
Publication number | Publication date |
---|---|
JP2021022598A (ja) | 2021-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8202805B2 (en) | Substrate processing method | |
US20050136610A1 (en) | Process for forming oxide film, apparatus for forming oxide film and material for electronic device | |
US8546271B2 (en) | Method of improving oxide growth rate of selective oxidation processes | |
JP2002222861A (ja) | プラズマ前処理モジュールを具備した装置における半導体素子の製造方法 | |
WO2007072649A1 (ja) | 高誘電体薄膜の改質方法及び半導体装置 | |
EP2770526A1 (en) | Oxygen monolayer on a semiconductor | |
TW569323B (en) | Method of forming tungsten film | |
JP2002314076A (ja) | 金属ゲートの形成方法 | |
TW200830366A (en) | Electron beam processing device and method using carbon nanotube emitter | |
JP4624207B2 (ja) | 成膜方法及び成膜装置 | |
JP2007165788A (ja) | 金属系膜の脱炭素処理方法、成膜方法および半導体装置の製造方法 | |
JP2022513260A (ja) | 3dnand応用のためのメモリセルの製造 | |
JP6601257B2 (ja) | 基板処理方法 | |
JP2024020242A (ja) | メモリ用途のための垂直トランジスタの作製 | |
JP2007503009A (ja) | 電子ビームを用いて薄層を高分解能で処理する方法 | |
US20070077759A1 (en) | Method for forming dielectric film and method for manufacturing semiconductor device by using the same | |
US7556970B2 (en) | Method of repairing damaged film having low dielectric constant, semiconductor device fabricating system and storage medium | |
WO2021015142A1 (ja) | 基板処理方法、基板処理装置及び配線パターン形成システム | |
TWI750364B (zh) | 形成鈦矽化物區域之方法 | |
US10818512B2 (en) | Photo-assisted chemical vapor etch for selective removal of ruthenium | |
WO2021015019A1 (ja) | キャパシタ形成システム及びキャパシタ形成方法 | |
JP2007201083A (ja) | キャパシタの製造方法 | |
CN101606228A (zh) | 成膜方法、基板处理装置和半导体装置 | |
US11664229B2 (en) | Nitride capping of titanium material to improve barrier properties | |
KR102490920B1 (ko) | 실리콘막의 성막 방법 및 기판 처리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 20843545 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 20843545 Country of ref document: EP Kind code of ref document: A1 |