WO2021002421A1 - 制御システム - Google Patents

制御システム Download PDF

Info

Publication number
WO2021002421A1
WO2021002421A1 PCT/JP2020/025985 JP2020025985W WO2021002421A1 WO 2021002421 A1 WO2021002421 A1 WO 2021002421A1 JP 2020025985 W JP2020025985 W JP 2020025985W WO 2021002421 A1 WO2021002421 A1 WO 2021002421A1
Authority
WO
WIPO (PCT)
Prior art keywords
unit
timer
counter
time
data
Prior art date
Application number
PCT/JP2020/025985
Other languages
English (en)
French (fr)
Inventor
西山　佳秀
康裕 西村
重行 江口
東　克彦
Original Assignee
オムロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オムロン株式会社 filed Critical オムロン株式会社
Priority to CN202080046725.8A priority Critical patent/CN114080574A/zh
Priority to JP2021529179A priority patent/JP7484912B2/ja
Priority to US17/623,374 priority patent/US20220413474A1/en
Priority to EP20834296.4A priority patent/EP3995910A4/en
Publication of WO2021002421A1 publication Critical patent/WO2021002421A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/054—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/052—Linking several PLC's
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41865—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17306—Intercommunication techniques
    • G06F15/17325—Synchronisation; Hardware support therefor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/13—Plc programming
    • G05B2219/13063—Synchronization between modules
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/13—Plc programming
    • G05B2219/13141—Derive sequence program from design, cad data of machine
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/31—From computer integrated manufacturing till monitoring
    • G05B2219/31001—CIM, total factory control
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Definitions

  • This disclosure relates to an FA (Factory Automation) control system.
  • FA technology using a control device such as a PLC (programmable logic controller) is widely used at various production sites.
  • a control device sends and receives data to and from one or more devices via a bus or network.
  • Patent Document 1 discloses a control system in which a plurality of control devices are connected to a controller level network. A plurality of input / output devices are connected to each of the plurality of control devices via a device level network. Each control device transmits input values acquired from a plurality of input / output devices to a server via a controller level network.
  • Patent Document 2 Japanese Patent Application Laid-Open No. 2014-146877 (Patent Document 2), the first communication device and the second communication device are connected by a PCIe cable IF. Regarding the time synchronization correction amount calculation, the time request packet is transmitted from the first communication device to the second communication device, and the time response packet is transmitted from the second communication device to the first communication device.
  • Patent Document 1 since a plurality of control devices execute control processes independently of each other, the timing of collecting or generating data (input data) in the device between one control device and another control device. Alternatively, the timing of transmitting data (output data) such as commands to the device to the target device cannot be synchronized with each other.
  • Patent Document 2 provides a means for calculating the correction amount of time synchronization with respect to such timing synchronization, but it is required to exchange time request packets and time response packets as a procedure of time synchronization. Therefore, the synchronization procedure is complicated, and the time synchronization process including the packet communication time and correction takes time.
  • One object of the present disclosure is to provide a configuration that simplifies the processing required for time synchronization between units and shortens the processing time.
  • the timer indicated by the above timer is used between the first unit and the second unit, each having a timer, and the first unit and the second unit. It is provided with a data line for exchanging data including values, a signal line for electrically connecting the first unit and the second unit, and an adjusting means connected to the signal line and the data line for adjustment.
  • the means acquires a timer value via the data line, and sets the timer of the second unit to the timer of the first unit based on the acquired timer value.
  • the adjusting means acquires a timer value transmitted through the data line between the units when a trigger signal is given, and sets the timer of the second unit to the timer of the first unit based on the acquired timer value. ..
  • the time to set the timer can be easily determined by the trigger signal. Further, the adjusting means can adjust the timer by using the timer value transmitted through the data line. As a result, it is not necessary to have a communication session for requesting / responding to the timer value between the units for the time synchronization of adjusting the timer, so that the time related to the timer adjustment can be shortened accordingly.
  • one of the first unit and the second unit transmits the trigger signal to the signal line.
  • the transmission source of the trigger signal may be either the first unit or the second unit. Therefore, either the first unit or the second unit can determine when to perform the correction process.
  • control system further includes a unit that transmits a trigger signal to the signal line and is different from the first unit and the second unit.
  • the trigger signal can be transmitted to a unit different from the first unit and the second unit.
  • the adjusting means is provided in one of the first unit and the second unit.
  • either one of the first unit and the second unit can be made to perform a process for time synchronization of setting a timer.
  • control system further comprises a unit comprising adjusting means, which is different from the first unit and the second unit.
  • the first unit and another unit different from the second unit perform the process for time synchronization of setting the timer. Therefore, it is avoided to apply the load related to the processing to the first unit and the second unit.
  • the adjusting means when the adjusting means receives the trigger signal via the signal line, the timer value of the timer of the first unit and the timer of the second unit are used by using the timer value acquired via the data line.
  • the timer of the second unit can be changed to the timer of the first unit. match.
  • the adjustment value can be determined. For example, it is possible to carry out an adjustment in which the adjustment value is increased as the synchronization deviation is larger.
  • the adjusting means determines the adjusting value from the tendency of the change in the magnitude of the difference detected each time the trigger signal is received.
  • the adjustment value can be determined based on the tendency of the change in the magnitude of the synchronization deviation indicated by the above difference. For example, when the synchronization deviation tends to be large, adjustments that increase the adjustment value can be performed.
  • control system further comprises a plurality of control devices connected to the first network, each of the plurality of control devices including a first unit and a second unit, and the plurality of control devices. Is a common time received via the first network and synchronizes with each other according to the time used for synchronization between timers.
  • the time can be synchronized with each other between the control devices including the first unit and the second unit, and each control device uses a timer that synchronizes the time between the units. Can be synchronized. Therefore, each control device and each unit included in each control device can be synchronized with each other.
  • control system is further between one or more devices connected to each of the plurality of control devices and the plurality of control devices via a second network lower than the first network.
  • the control device and one or more devices connected to the second network of the control device are synchronized with each other by the timer value of the synchronization timer.
  • each control device each unit included in each control device, and each device connected to each control device can be synchronized with each other.
  • the processing required for time synchronization between units is simplified, and the processing time is shortened.
  • FIG. 1 is a schematic diagram showing an example of an application scene of the control system 1 according to the present embodiment.
  • the control system 1 according to the present embodiment is a control system for factory automation, and includes a plurality of control devices 2A, 2B, and 2C.
  • Each control device controls an arbitrary control target (for example, a manufacturing device or equipment) including a field device 90 (90A, 90B, 90C, 90D, 90E, 90F, 90I). Since each control device has the same configuration, the control device 2A will be described as a representative.
  • each control device 2A has a CPU unit 100 and a functional unit 200 each having a timer, a data bus 111 for exchanging data between the CPU unit 100 and the functional unit 200, and a CPU unit 100.
  • a signal line 113 for electrically connecting the function unit 200 and the function unit 200 is provided. Time synchronization is performed using the timer value indicated by the counter OC1 of the functional unit 200 and the timer value indicated by the counter DC2 of the CPU unit 100.
  • the functional unit 200 acquires the absolute time acquired from the master clock 191A, and sets a value synchronized with the acquired absolute time in the counter OC1.
  • the value of the counter value OC1 is transmitted to the CPU unit 100 via the data bus 111, and the CPU unit 100 sets the timer value, which is the value of the counter value OC1, to the counter DC2.
  • the CPU unit 100 periodically updates (increments or decrements) the value of the counter DC2 using the output of the internal hardware circuit.
  • the functional unit 200 After startup, the functional unit 200 periodically updates the value of the counter OC1 based on the absolute time acquired from the master clock 191A. The functional unit 200 periodically transmits the timer value, which is the value of the counter OC1, via the data bus 111.
  • a correction process for synchronizing the time is performed. Specifically, when the CPU unit 100 receives the time synchronization signal via the signal line 113, it latches (receives) the timer value indicated by the counter OC1 transmitted on the data bus 111, and the counter DC2 of the CPU unit 100. Acquires (latch) the timer value indicated by. Based on these acquired timer values, the CPU unit 100 sets the timer (counter DC2) of the CPU unit 100 to the timer (counter OC1) of the functional unit 200. That is, the CPU unit 100 calculates the difference between the acquired timer values, that is, the time synchronization deviation, and corrects the value of the counter DC2 so as to reduce the calculated synchronization deviation.
  • the correction of the timer value or the counter value is a concept including the adjustment of the timer value so as to reduce the time synchronization deviation.
  • the value of the counter DC2 is time-synchronized with the value of the counter OC1, that is, the master clock 191A. It will be possible.
  • the timer value of the counter DC2 is a control program for controlling various devices such as the field device 90, and an input / output program for exchanging data between the field device 90 and the network 110. Etc. are referenced for scheduling. Therefore, in each control device 2, such scheduling can be performed in synchronization with the timer value of the counter DC2 that is time-synchronized with the master clock 191A.
  • each control device 2 the correction process related to the time synchronization between the units can be executed by using the trigger signal as an opportunity.
  • the time synchronization signal as a trigger signal, for example, periodically, it is possible to periodically perform a correction process for correcting the value of the counter DC2 so as to eliminate (or reduce) the synchronization deviation. It becomes.
  • control devices 2A, 2B and 2C have a time-synchronized counter OC1 and a counter DC2 (corresponding to the time-synchronized (2) in the figure).
  • the time can be synchronized with each other between the plurality of control devices 2A, 2B and 2C (corresponding to the time synchronization (1) in the figure).
  • the counter DC2 included in each of the control devices 2A, 2B and 2C is a timer 91A, 91B, 91C, 91D, 91E, 91F, 91G, 91H included in one or a plurality of field devices 90 connected via the network 110.
  • 91I hereinafter collectively referred to as timers 91A to 91I
  • time-synchronized time-synchronized.
  • control devices 2A, 2B and 2C and the field devices 90A to 90I are time-synchronized with each other (corresponding to the time synchronization (3) in the figure).
  • the devices of the entire control system 1 can be synchronized with each other at the time of the master clock 191A.
  • PLC programmable controller
  • control device the technical concept disclosed in the present specification is arbitrary without being limited to the name of PLC. It is applicable to the control device of. Further, the entire system including the PLC (control device) is also referred to as a "control system” below.
  • FIG. 2 is a schematic diagram showing an example of the overall configuration of the control system 1 according to the present embodiment.
  • the networks are connected to a plurality of levels, and different functions are assigned to the networks at each level. Specifically, for example, four levels of networks 11 to 14 are provided, but not limited to.
  • Network 11 is a control level network.
  • the network 11 provides a plurality of control devices 2A, 2B and 2C (hereinafter, may be collectively referred to as "control device 2"), a device / line management device 190, and a SCADA (Supervisory Control And Data Acquisition) function.
  • the display device 280 is connected, and a data link capable of exchanging data between the devices is formed in the network 11.
  • the device / line management device 190 and the display device 280 correspond to devices connected to the network and devices for managing the production line.
  • the network 11 mainly provides transmission of information related to the control system as a main function.
  • Various field devices 90 such as sensors and actuators are connected to the control device 2. These field devices 90 may be directly connected to the control device 2 via an input / output unit mounted on the control device 2, or may be connected to the control device 2 via a network 110. In the configuration example shown in FIG. 2, the control device 2 is connected to one or more networks 110. One or more field devices 90 are connected to each network 110. Each of the one or more field devices 90 exchanges information with an actuator that exerts some physical action on a manufacturing apparatus, a production line, or the like (hereinafter, also collectively referred to as a "field"), and a field. Including input / output devices. Therefore, in addition to the four levels of networks 11 to 14, a field-level network 110 will be added to the control system 1 shown in FIG.
  • the data exchanged between the control device 2 and the field device 90 via the network 110 is updated in a very short cycle of several hundred ⁇ sec order to several tens of msec order.
  • the data update process of such exchanged data is also referred to as input / output refresh process.
  • Network 12 is provided as a management level network.
  • a device / line management device 190 for managing devices and lines, and manufacturing control devices 380 and 390 for managing manufacturing plans and the like are connected to the network 12.
  • the device / line management device 190, the manufacturing control devices 380 and 390 exchange management information such as a manufacturing plan and exchange device or line information via the network 12.
  • Network 13 is provided as a computer-level network.
  • the manufacturing control devices 380 and 390 and the manufacturing execution system (EMS: Manufacturing Execution System) 400 that manages the time series DB (abbreviation of database) 450 are connected to the network 13.
  • the manufacturing control devices 380 and 390, and the manufacturing execution system 400 exchange production control and information system data via the network 13.
  • the manufacturing execution system 400 stores the observed values, which are input values from the field device 90 collected via the network 13, in the time series DB 450 as time series data according to the observed order.
  • the control device 2 has a function of generating a frame including a designated observed value.
  • the control device 2 transfers the generated frame to the manufacturing execution system 400 via the networks 11, 12 and 13.
  • the manufacturing execution system 400 stores the frames of the observed values received from the control device 2 in the time series DB 450 according to the time series.
  • time series data is a series of data obtained by continuously (or discontinuously) observing changes in data (observed values) for an arbitrary object over time. Means a value.
  • the "observed value” is a concept that collectively refers to a value (actual value) that can be used in a control calculation in the control device 2, and is typically acquired from a controlled object and input to the control calculation. Values (measured values obtained from fields, etc.), output values for controlled objects determined by control operations based on the acquired input values (command values given to fields, etc.), operations calculated in the process of control operations It can include values (arbitrary variable values) and the like. That is, the "observed value” includes an arbitrary value that can be stored as data in the control device 2 or can be output externally as data from the control device 2.
  • Network 14 includes an external network such as the Internet.
  • the manufacturing execution system 400 and an external device on the cloud are connected to the network 14.
  • the manufacturing execution system 400 transfers the data of the time series DB 450 to the device on the cloud by exchanging data with the device on the cloud.
  • the support device 500 can be connected to the control device 2.
  • the support device 500 is a device that supports the preparation necessary for the control device 2 to control the controlled object.
  • step 3A shows an assembly process of a product (work)
  • step 3B shows a painting process of the assembled product
  • step 3C shows an inspection process of the painted product.
  • control system data data for actually controlling the device
  • control system data data for actually controlling the device
  • the network 13 and the network 14 at a higher level are also called “corporate network”, and data for monitoring, managing, and controlling production activities at a production line / factory (hereinafter, "information system data"). (Sometimes collectively referred to as) to provide information-related communications.
  • protocols and frameworks corresponding to such differences in required characteristics are adopted.
  • EtherNet / IP registered trademark
  • EtherCAT registered trademark
  • the protocol of the network 11 (first protocol) and the protocol of the network 110 (second protocol) may be the same or different.
  • each of the plurality of control devices 2A, 2B, and 2C connected to the network 11 transmits and receives data to and from one or more field devices 90 connected via the network 110.
  • the control device 2 has a process of collecting data (input data) collected or generated by the field device 90 (input process) and a process of generating data (output data) such as a command to the field device 90 (output data). Arithmetic processing) and processing (output processing) of transmitting the generated output data to the target field device 90 are executed.
  • control device 2 has a timer that defines the timing of data transmission and is time-synchronized with each other between the subjects (that is, one or a plurality of field devices 90) to which data is transmitted and received.
  • the time is not synchronized between the plurality of control devices 2, for example, the field device 90 connected to one control device 2 and the field device 90 connected to another control device 2 The time cannot be synchronized between them. As a result, the timings of the input / output refresh processes may not match, and it becomes difficult to operate a plurality of field devices 90 connected to different control devices 2 in cooperation with each other.
  • the timers of the plurality of control devices 2 are time-synchronized with each other. As a result, it is possible to realize coordinated control of a plurality of field devices 90 connected to different control devices 2, that is, between different processes.
  • FIG. 3 is a schematic diagram showing a network configuration example of the control system 1 according to the present embodiment.
  • the control system 1 shown in FIG. 3 includes a plurality of control devices 2A, 2B and 2C, and a plurality of field devices 90A to 90I.
  • the control system 1 employs a network in which at least some control devices are daisy-chained.
  • Each of the control devices 2A, 2B and 2C functions as a master that manages data transmission within the corresponding network 110.
  • the field devices 90A to 90I function as slaves that perform data transmission in accordance with a command from the corresponding master.
  • the control devices 2A, 2B and 2C are connected to the control level network 11 (upper network).
  • a device / line management device 190 is connected to the network 11.
  • Field devices 90A, 90B, and 90C are sequentially connected to the network 110 connected to the control device 2A by a daisy chain, and field devices 90D, 90E, and 90F are daisy chained to the network 110 connected to the control device 2B.
  • Field devices 90G, 90H, and 90I are sequentially connected by a daisy chain to the network 110 which is sequentially connected by a chain and is connected to the control device 2C.
  • control device 2 and one or a plurality of field devices 90 can all be regarded as communication devices having a data transmission function.
  • the control device 2 and one or a plurality of field devices 90 receives data transmitted on the network from a communication device connected adjacently, the data is required. It has a function of transmitting to another communication device connected adjacently according to the above.
  • the transmission / reception timing is synchronized between the plurality of communication devices connected to the network 110, that is, the control device 2 and the one or the plurality of field devices 90 (time synchronization in the figure). Equivalent to (3)).
  • each of the control device 2 and one or the plurality of field devices 90 includes a timer (or a counter that is synchronously incremented or decremented) that is time-synchronized with each other.
  • Each of the controller 2 and one or more field devices 90 determines the timing of data transmission or reception according to their time-synchronized timers or counters.
  • timing represents the concept of time, time, or time when some event occurs.
  • time synchronization means that the timers, time data, etc. of each other are synchronized.
  • timers 101A, 101B and 101C correspond to counter OC1 (see FIG. 1), respectively, and timers 102A, 102B and 102C correspond to counter DC2 (see FIG. 1), respectively.
  • time synchronizations (1), (2) and (3) shown in FIG. 1 will be described more specifically with reference to FIG.
  • the control device 2A includes a timer 102A, and the field devices 90A, 90B, and 90C include timers 91A, 91B, and 91C, respectively.
  • the timer 102A of the control device 2A functions as a master, and the timers 91A, 91B, 91C of the field devices 90A, 90B, 90C synchronize the timing with reference to this master. For example, a value based on the timer value of the timer 102A is set in the timers 91A, 91B, 91C.
  • the control device 2B has a timer 102B, and the field devices 90D, 90E, 90F have timers 91D, 91E, 91F, respectively.
  • the timer 102B of the control device 2B functions as a master, and the timers 91D, 91E, 91F of the field devices 90D, 90E, 90F synchronize the timing with reference to this master. For example, values based on the timer value of the timer 102B are set in the timers 91D, 91E, and 91F.
  • the control device 2C has a timer 102C, and the field devices 90G, 90H, 90I have timers 91G, 91H, 91I, respectively.
  • the timer 102C of the control device 2C functions as a master, and the timers 91G, 91H, 91I of the field devices 90G, 90H, 90I synchronize the timing with reference to this master. For example, values based on the timer value of the timer 102C are set in the timers 91G, 91H, and 91I.
  • each of the control devices 2A, 2B, and 2C functions as a master that manages data transmission in the corresponding network 110, and the field device 90 connected to each control device 2 transmits data according to a command from the master. Acts as a slave to do. By synchronizing the timers with each other between the master and the slave, it is possible to match the data transmission timing and the like between the control device 2 constituting the network 110 and the field device 90.
  • the control device 2A further has a timer 101A that is time-synchronized with the timer 102A.
  • the control device 2B further has a timer 101B that is time-synchronized with the timer 102B.
  • the control device 2C further has a timer 101C that is time-synchronized with the timer 102C (corresponding to the time synchronization (2) in the figure).
  • any of the timers 101A, 101B and 101C can function as a master of the entire control system 1.
  • the timer 101A of the control device 2A is set as the master, and the timers of the control devices 2B and 2C synchronize the time with this master.
  • the time can be synchronized with each other between the plurality of control devices 2A, 2B and 2C (corresponding to the time synchronization (1) in the figure).
  • each of the plurality of control devices 2A, 2B and 2C has an inter-device timer (timers 101A, 101B and 101C) whose time is synchronized with each other among the plurality of control devices 2A, 2B and 2C, and the network 110. It has inter-device timers (timers 102A, 102B and 102C) that are time-synchronized with one or more field devices 90 connected via the inter-device timer, and the inter-device timer and the inter-device timer are time-synchronized with each other. ..
  • timer 102A time-synchronized between the control device 2A and the field devices 90A, 90B, 90C and the device time-synchronized between the control device 2B and the field devices 90D, 90E, 90F.
  • the timer (timer 102B) and the inter-device timer (timer 102C) whose time is synchronized between the control device 2C and the field devices 90G, 90H, and 90I are time-synchronized with each other.
  • FIG. 2 has described a configuration example in which the timer of any of the control devices 2 is set as the master, the time acquired from the outside via the network 11 may be used as the master, or the device / line management device 190.
  • the timer of an external device such as may be used as a master.
  • FIG. 4 is a schematic diagram showing data communication processing of the control system 1 according to the present embodiment.
  • data is exchanged between the control device 2A connected to the network 110 and the plurality of field devices 90A to 90C according to a predetermined system cycle.
  • the data collected from the field device 90 by each control device 2 by the input processing and the output data generated by the arithmetic processing according to a predetermined system cycle. Etc. are exchanged.
  • the field device 90 connected to the control device 2A, the field device 90 connected to the control device 2B, and the field device 90 connected to the control device 2C can be operated in cooperation with each other. That is, the field equipment 90 can be operated in cooperation between different processes.
  • communication on the network 11 is also referred to as "upper network (NW) communication".
  • the timing at which the transmission of data in the lower network communication should be started is determined based on the timers that are time-synchronized with each other among the plurality of control devices 2A, 2B and 2C. ..
  • the timing of exchanging data with the field device 90 can be matched between the plurality of control devices 2A, 2B and 2C, and as a result, the field device 90 can be used between different processes.
  • the control timing can be synchronized.
  • FIG. 5 is a schematic view showing a configuration example of a unit of the control device 2 according to the present embodiment.
  • the control device 2 included in the control system 1 includes a CPU (Central Processing Unit) unit 100 (hereinafter referred to as a CPU unit 100), one or more functional units 200, and one or more functions. Includes unit 300.
  • the number of functional units 300 included in the control device 2 is four, but it may be one or two or more, and the number of functional units 200 included in the control device 2 is one, but two or more. It may be there.
  • the CPU unit 100 connects one or more functional units 200 to the data bus 111 via the signal line 113. Further, the CPU unit 100 connects one or a plurality of functional units 300 via the data bus 112.
  • the data bus 111 is, but is not limited to, an I / O serial interface bus that complies with, for example, PCIe (PCI Express).
  • the signal line 113 is an optical fiber cable or an electrical signal cable, and transmits a time synchronization signal 130 which is a trigger signal.
  • the CPU unit 100 has a program execution unit that executes a program created according to the control target. More specifically, the CPU unit 100 corresponds to an arithmetic processing unit that executes a system program and various user programs.
  • the functional unit 200 carries out communication processing or information processing.
  • the functional unit 200 includes an interface for connecting the data bus 111 and a signal port 212P for connecting the signal line 113.
  • the functional unit 200 is arranged so as to mediate between the network 11 and the control device 2, so that the CPU unit 100 communicates data with a device connected to the network 11 via the functional unit 200. It can be carried out. Further, by connecting the signal line 113 between the signal port 110P of the CPU unit 100 and the signal port 212P of the functional unit 200, the CPU unit 100 and the functional unit 200 transmit the time synchronization signal 130 via the signal line 113. Receive.
  • the functional unit 200 monitors the access to the CPU unit 100 from the Internet such as the network 14, and the access to the CPU unit 100 from other devices in the network 11, and the occurrence of some security event. Is detected, the inside or outside of the control device 2 is notified of the detected security event.
  • the information processing performed by the functional unit 200 is not limited to the security monitoring process.
  • the functional unit 300 functions as a so-called I / O unit that exchanges signals with equipment and devices to be controlled such as a field device 90 and various devices (sensors, actuators, etc.) arranged therein. Be prepared. Specifically, the functional unit 300 outputs the command value calculated by the CPU unit 100 to the field, or collects the input value from the field.
  • the functional unit 300 includes, for example, a DI (Digital Input) module that receives a digital signal from a control target, a DO (Digital Output) module that outputs a digital signal to the control target, and an AI (AI) that receives an analog signal from the control target.
  • DI Digital Input
  • DO Digital Output
  • AI AI
  • the functional unit 300 may include a controller equipped with special functions such as PID (Proportional Integral Derivative) control and motion control.
  • PID Proportional Integral Derivative
  • the functional unit 200 or the functional unit 300 can be provided as an expansion unit that can be detachably attached to the CPU unit 100.
  • FIG. 6 is a block diagram showing a hardware configuration example of the CPU unit 100 included in the control device 2 according to the present embodiment.
  • the CPU unit 100 includes a processor 102, a chipset 104, a main storage device 106, a secondary storage device 108, a higher-level network controller 105, a USB (Universal Serial Bus) controller 107, a memory card interface 114, and the like. Includes local bus controllers 120 and 122, field network controllers 118, counter 126, RTC (Real Time Clock) 128, and signal port 110P.
  • a processor 102 includes a processor 102, a chipset 104, a main storage device 106, a secondary storage device 108, a higher-level network controller 105, a USB (Universal Serial Bus) controller 107, a memory card interface 114, and the like.
  • the processor 102 is composed of a CPU, an MPU (microprocessor unit), a GPU (Graphics Processing Unit), etc., and reads various programs stored in the secondary storage device 108, expands them in the main storage device 106, and executes them. , Control according to the control target, and various processes as described later are realized.
  • the secondary storage device 108 is composed of, for example, a non-volatile storage device such as an HDD (Hard Disk Drive) or an SSD (Solid State Drive).
  • the main storage device 106 is composed of a volatile storage device such as a DRAM (Dynamic Random Access Memory) or a SRAM (Static Random Access Memory).
  • the chipset 104 realizes the processing of the CPU unit 100 as a whole by controlling the processor 102 and each device.
  • the secondary storage device 108 in addition to the system program for realizing the basic functions, the user program created according to the manufacturing device and equipment to be controlled is stored. Further, the secondary storage device 108 also stores a time series database as described later.
  • the upper network controller 105 exchanges data with the manufacturing execution system 400 or a device on the cloud (see FIG. 1) via the upper network 11.
  • the USB controller 107 controls the exchange of data with the support device 500 via the USB connection.
  • the memory card interface 114 is configured so that the memory card 116 can be attached and detached, data can be written to the memory card 116, and various data (user programs, trace data, etc.) can be read from the memory card 116. ing.
  • the counter 126 is used as a time reference for managing the execution timing of various processes in the CPU unit 100.
  • the counter 126 typically increments or decrements the counter value at predetermined intervals.
  • the CPU unit 100 may be mounted as a counter 126 by using a high precision event timer (HPET: High Precision Event Timer) or the like, which is a hardware timer arranged on the system bus that drives the processor 102. Alternatively, it may be mounted using a dedicated circuit such as ASIC (Application Specific Integrated Circuit) or FPGA (Field-Programmable Gate Array).
  • HPET High Precision Event Timer
  • ASIC Application Specific Integrated Circuit
  • FPGA Field-Programmable Gate Array
  • the RTC128 is a kind of counter having a timekeeping function, and provides the current time to the processor 102 or the like.
  • the local bus controller 122 is an interface for exchanging data with the functional units 300-1, 300-2, ... Which can be connected to the CPU unit 100.
  • the local bus controller 122 uses a counter 123 as a time reference for managing timing between the functional units 300-1, 300-2, ..., Which are other devices connected via the data bus 112. Have.
  • each of the functional units 300-1, 300-2, ... Has a counter 125 used as a time reference for managing timing between the local bus controller 122 and the other functional units 300. ..
  • the same configuration as the counter 126 described above can be adopted.
  • the field network controller 118 controls the exchange of data with other devices including the field device 90 via the network 110.
  • the field network controller 118 has a counter 119 used as a time reference for managing timing with other devices.
  • the local bus controller 120 is an interface for exchanging data with the functional units 200-1, 200-2, ... Which can be connected to the CPU unit 100.
  • the local bus controller 120 uses a counter 121 as a time reference for managing timing between the functional units 200-1, 200-2, ..., Which are other devices connected via the data bus 111. Have.
  • each of the functional units 200-1, 200-2, ... Has a counter 213 used as a time reference for managing the timing with the local bus controller 120.
  • the counter 121 and the counter 213 can adopt the same configuration as the counter 126 described above.
  • each device on the network 110 also has a counter used as a time reference for managing the timing with the field network controller 118.
  • the same configuration as the counter 126 described above can be adopted.
  • the field network controller 118 functions as a communication master for performing constant periodic communication via the network 110, and is the difference between the counter value indicated by the counter of each device connected to the fieldbus and the counter value indicated by the counter 119. Is sequentially monitored, and if necessary, a synchronization signal for instructing correction is output to the device in which the counter value is deviated. As described above, the field network controller 118 has a synchronization management function for giving a command to the device to match the counter value indicated by the counter of the device with the counter value indicated by the counter 119.
  • a signal line 113 that transmits a time synchronization signal 130 is connected to the signal port 110P.
  • the counter 119, the counter 121, and the counter 123 are synchronized with the counter 126.
  • FIG. 6 shows a configuration example in which the necessary functions are provided by the processor 102 executing the program, and the CPU unit 100 uses dedicated hardware for some or all of these provided functions. It may be implemented using a circuit (for example, ASIC (Application specific Integrated Circuit) or FPGA (Field-Programmable Gate Array)). Alternatively, the main part of the CPU unit 100 may be realized by using hardware that follows a general-purpose architecture (for example, an industrial personal computer based on a general-purpose personal computer). In this case, the virtualization technology may be used to execute a plurality of OSs (Operating Systems) having different uses in parallel, and to execute necessary applications on each OS.
  • OSs Operating Systems
  • the CPU unit 100 and the support device 500 are configured as separate bodies, but a configuration is adopted in which all or part of these functions are integrated into a single device. You may.
  • FIG. 7 is a block diagram showing a hardware configuration example of the functional unit 200 included in the control device 2 according to the present embodiment.
  • functional unit 200 includes processor 202, chipset 204, main memory 206, storage 208, inter-unit interface 210, network interface 220, and signal port 212P.
  • a signal line 113 that transmits a time synchronization signal 130 is connected to the signal port 212P.
  • the processor 202 is composed of a CPU, an MPU, a GPU, and the like. Like the CPU unit 100 described above, the functional unit 200 has one or more processors 202 and / or a processor 202 having one or more cores. By controlling the processor 202 and peripheral elements, the chipset 204 realizes the processing of the functional unit 200 as a whole.
  • Chipset 204 includes a signal generator 26, which is a circuit element that generates a time synchronization signal 130. The time synchronization signal 130 from the signal generator 26 is sent to the signal line 113 via the signal port 212P.
  • the main memory 206 is composed of a volatile storage device such as a DRAM or SRAM.
  • the storage 208 is composed of, for example, a non-volatile storage device such as a flash memory.
  • the processor 202 reads various programs stored in the storage 208, expands them in the main memory 206, and executes them to realize processing such as monitoring of security events.
  • the storage 208 stores a system program 22 and a user program 20 for realizing basic processing. Further, the storage 208 has a storage area 21 for storing time-series data of the observed values collected by the functional unit 200.
  • the user program 20 includes a time synchronization program 23 that controls time synchronization between units and a security program 24 for security monitoring processing.
  • the time synchronization program 23 includes a correction program 25 for realizing the correction unit 20A or the correction unit 20B described later by being executed.
  • the security program 24 performs security monitoring processing based on security settings that prescribe rules and the like defined in advance by the operator or administrator of the control device 2, collects observation values based on the processing results, and takes time. It is stored in the storage area 21 as series data.
  • the inter-unit interface 210 connects the data bus 111.
  • the inter-unit interface 210 exchanges data with the CPU unit 100 via the data bus 111.
  • the inter-unit interface 210 includes a data communication circuit 211 including a controller (Tx / Rx CTRL) and a buffer for transmitting and receiving data to and from the CPU unit 100 or another functional unit 200, and a counter 213.
  • a controller Tx / Rx CTRL
  • a buffer for transmitting and receiving data to and from the CPU unit 100 or another functional unit 200, and a counter 213.
  • the network interface 220 includes a controller (Tx / Rx CTRL) 222 and a buffer 226 for exchanging data via the network 11.
  • the buffer provided in the inter-unit interface 210 and the network interface 220 corresponds to a storage unit that temporarily stores data to be transmitted and data received.
  • the counter 213 has the same configuration as the counter 126 (see FIG. 6) included in the CPU unit 100.
  • the network interface 220 and the inter-unit interface 210 of the functional unit 200 may be composed of a NIC (Network Interface Card). Further, FIG. 7 shows a configuration example in which necessary processing is realized by executing a program by the processor 202, and a part or all of the processing provided is a dedicated hardware circuit (for example,). , ASIC, FPGA, etc.).
  • FIG. 8 is a block diagram showing a hardware configuration example of the functional unit 300 included in the control device 2 according to the present embodiment.
  • the functional unit 300 provides various functions necessary for realizing control of various machines or equipment by the control system 1. More specifically, each of the functional units 300 includes a functional module 157, an I / O interface 159, and a communication circuit 161.
  • the function module 157 is a part that executes the main processing of each function unit 300, and controls the collection of field information from the machine or equipment to be controlled and the output of a command signal to the machine or equipment to be controlled.
  • the I / O interface 159 is a circuit that mediates the exchange of signals with a machine or equipment to be controlled.
  • the communication circuit 161 processes the data sequentially transferred to the data bus 112. That is, when the communication circuit 161 receives some data via the data bus 112, the communication circuit 161 processes the received data and then transmits the communication data to the functional unit 300 located next on the data bus 112.
  • the communication circuit 161 provides a function of relaying such data.
  • the communication circuit 161 includes transmission / reception ports 162, 164, a controller 166 for transmission / reception, and a counter 168.
  • the transmission / reception ports 162 and 164 are parts that are physically connected to the data bus 112, and perform processing such as reception and reproduction of data transmitted on the data bus 112 in accordance with a command from the controller 166 to perform data. Achieve sequential transfer of.
  • the controller 166 performs data processing such as reading data transferred on the data bus 112 and changing the data.
  • the counter 168 generates a clock that serves as a reference for timing such as command output by the controller 166 or processing execution by the function module 157.
  • a counter using a real-time clock can be adopted, but in the present embodiment, a free-run counter that counts up (increments) at a predetermined cycle can be applied.
  • FIG. 9 is a block diagram showing a software configuration example of the CPU unit 100 according to the present embodiment.
  • the CPU unit 100 includes a PLC engine 150, a time series database 180, an upper connection program 192, and a gateway program 194.
  • the PLC engine 150 typically has an execution environment for various programs in which the processor 102 of the CPU unit 100 reads out the system program stored in the secondary storage device 108, deploys it to the main storage device 106, and executes it. Is provided, and various programs can be executed in the execution environment.
  • the PLC engine 150 includes a control program 152, a variable management program 160, a scheduler program 170, an input program 172, an output program 174, and a time synchronization program 177.
  • the variable management program 160, the scheduler program 170, the input program 172, and the output program 174 may be implemented as a part of the system program. In this case, each function provided by these programs may be provided by a single system program.
  • the control program 152 is typically composed of a user program 154, a database writing program 156, and a serialization communication program 158.
  • the user program 154 corresponds to a main part that provides a control calculation function, and can be arbitrarily configured according to a manufacturing device or equipment to be controlled by the CPU unit 100.
  • the user program 154 can be defined by, for example, ladder logic using a function block or the like.
  • the database writing program 156 is called by the instruction specified in the user program 154 and writes the specified data to the time series database 180.
  • the serialization communication program 158 performs serialization processing on the data written from the database writing program 156 to the time series database 180. More specifically, the serialization communication program 158 executes a process (serialization) of converting time series data into a storeable byte string. The target data is converted into a predetermined byte string by the serialization process and then stored in the time series database 180. It should be noted that the serialization process does not necessarily have to be performed according to the speed of writing data to the time series database 180, the data capacity, and the like. That is, the serialized communication program 158 has an optional configuration.
  • the variable management program 160 manages the values available in the PLC engine 150 in the form of variables. More specifically, the variable management program 160 includes system variables indicating the state of the CPU unit 100 and device variables indicating values held by various devices connected to the CPU unit 100 via the local bus or field bus. , A user variable indicating a value held by the user program 154 executed by the CPU unit 100 is managed.
  • the input program 172 provides a function of acquiring input data from various devices connected to the CPU unit 100 via a local bus or a field bus.
  • the output program 174 outputs a command value (output data) calculated by the user program 154 executed in the CPU unit 100 to a target device connected via the data bus 112 or the network 110.
  • the time synchronization program 177 connects to the CPU unit 100, the functional unit 200 connected to the data bus 111, the functional unit 300 connected to the data bus 112, and the network 110 when the control program in the CPU unit 100 is executed.
  • the time synchronization with the field device 90 to be performed is realized.
  • the time synchronization program 177 includes a correction program 178 for appropriately correcting a timer managed for time synchronization.
  • the correction unit 10B described later is realized. The correction process performed by the correction unit 10B will be described later.
  • the scheduler program 170 manages resource allocation, execution timing, etc. for processes or tasks of the CPU unit 100.
  • a process or task includes a process or task that can be generated by executing the control program 152, the variable management program 160, the input program 172, the output program 174, the time synchronization program 177, and the like by the CPU unit 100. ..
  • the time-series database 180 is typically located in the main storage 106 or the secondary storage 108, and has the function of storing data and responds to the specified data in response to an external request (query). It is equipped with a search function.
  • the time series database 180 stores the time series data 182 written by the database writing program 156. That is, the time series database 180 stores at least a part of the input data, the output data, the calculation data calculated in the control calculation by the control program 152, the manufacturing data, and the event data in the time series.
  • Such input data and output data include data received by the CPU unit 100 from the functional unit 300 and data transmitted by the CPU unit 100 to the functional unit 300.
  • the event data may include data related to security monitoring received by the CPU unit 100 from the functional unit 200.
  • the upper connection program 192 exchanges data with an external device connected to the upper network 13 such as the manufacturing execution system 400.
  • input data and calculation data can be output from the CPU unit 100 to the manufacturing execution system 400, and manufacturing information can be received from the manufacturing execution system 400.
  • the higher-level connection program 192 provides a manufacturing data acquisition function for acquiring manufacturing data from the manufacturing execution system 400 associated with the controlled object.
  • the manufacturing execution system 400 has a time series DB 450.
  • the database connection program 193 may be provided in place of the upper connection program 192 or as a part of the upper connection program 192.
  • the database connection program 193 may, for example, send a query such as SQL to a relational database and execute a process of receiving a response.
  • the time-series data 182 of the time-series database 180 in the CPU unit 100 can be transferred to the manufacturing execution system 400 and stored in the time-series DB 450. Details of the time-series data output to the manufacturing execution system 400 by the database connection program 193 will be described later.
  • the gateway program 194 communicates with the device on the cloud.
  • the time series data 182 of the time series database 180 is provided to the device that provides the IoT service on the cloud.
  • the gateway program 194 acquires data of a specified type from the time series database 180 at a specified cycle and outputs the data as time series data.
  • the time-series data output to the IoT service providing device by the gateway program 194 can have, for example, the same configuration as the time-series data output to the manufacturing execution system 400 by the database connection program 193.
  • the input program 172 of the CPU unit 100 acquires input data from a field device 90 such as a sensor via the data buses 111, 112 and / or the network 110.
  • the upper connection program 192 of the CPU unit 100 acquires manufacturing data from the manufacturing execution system 400.
  • the variable management program 160 manages these acquired input data and manufacturing data as variables.
  • the user program 154 executes a predetermined control operation while referring to the system variables, device variables, and user variables managed by the variable management program 160, and outputs the execution result (output data) to the variable management program 160. To do.
  • the output program 174 outputs the output data calculated by the control calculation of the user program 154 as control output to the field device 90 such as an actuator via the data bus 112 and / or the network 110.
  • the database writing program 156 writes the specified observation values among the variables managed by the variable management program 160 into the time series database 180.
  • the upper connection program 192 uses the values of the specified variables among the variables managed by the variable management program 160 and / or the specified data of the time series data 182 stored in the time series database 180 in a time series. It is output as data to the manufacturing execution system 400.
  • the gateway program 194 uses the values of the specified variables among the variables managed by the variable management program 160 and / or the specified data among the time series data 182 stored in the time series database 180 as time series data. Is output to the IoT service.
  • the IoT service providing device provides, for example, a service that performs behavior analysis based on time-series data from the CPU unit 100 and performs predictive maintenance of equipment and devices to be controlled.
  • the control device 2 has a function of synchronizing the time and the counter (hereinafter, also referred to as “time synchronization” and “counter synchronization”, respectively).
  • time is intended to indicate a certain point in the flow of time, and is defined by using a unit such as hour, minute, or second.
  • the "counter” includes a value for controlling timing in the control device 2 and related devices, and is basically a value that is incremented or decremented by a predetermined value every predetermined unit time (hereinafter referred to as "counter”).
  • the value indicated by the counter is also referred to as "counter value”).
  • the counter value corresponds to the value of the timer, and represents, for example, a 64-bit length integer value capable of expressing the order of nanoseconds, without limitation.
  • the synchronization accuracy of the time is inferior to the synchronization accuracy of the counter. Therefore, in the present embodiment, between the units constituting the control device 2 and between each unit and another device including the field device 90. In between, time synchronization using a counter value is adopted.
  • FIGS. 10A and 10B are diagrams schematically showing an example of a configuration for time synchronization managed by the control device 2 according to the present embodiment.
  • a configuration for each control device 2 to acquire a counter value of the master clock from the network 11 and a configuration for realizing time synchronization using the time synchronization signal 130 as a trigger will be described.
  • the time synchronization signal 130 is generated by the signal generator 26 (see FIG. 7) of the functional unit 200 and transmitted to the signal line 113.
  • the configuration for realizing such time synchronization is, for example, a case where the master clock of TSN (Time-Sensitive Networking) is provided to the control device 2 via the network 11 (see FIG. 10A), and a case where the control device 2 is provided with the network 11.
  • TSN Time-Sensitive Networking
  • EtherCAT registered trademark: Ethernet for Control Automation Technology
  • the standard of the master clock provided to the control device 2 via the network 11 is not limited to these, and may be, for example, IECEE1588.
  • the TSN master clock 191A is provided by, for example, the device / line management device 190 on the network 11.
  • the master clock 191A indicates, for example, an absolute time managed by a time synchronization server located on the Internet.
  • the master clock 191A may be another device on the network 11.
  • the functional unit 200 includes a synchronization processing unit 200A when the time synchronization program 23 is executed.
  • the synchronization processing unit 200A communicates with the device / line management device 190 via the network interface 220 and refers to the master clock 191A. Further, the synchronization processing unit 200A has a counter DC1 and a counter OC1.
  • the synchronization processing unit 200A may include a correction unit 20A that performs correction processing for the counter value.
  • the counter DC1 and the counter OC1 correspond to, for example, the counter 213 (see FIG. 6 or 7).
  • the CPU unit 100 includes a synchronization processing unit 100A by executing the time synchronization program 177.
  • the synchronization processing unit 100A includes a correction unit 10B, a storage area 10C, a counter DC2, and a counter OC2.
  • the counter DC2 corresponds to the counter 119 and the counter 123 (see FIG. 6).
  • the counter DC2 also corresponds to a counter (counter 126 or the like in FIG. 6) referred to by the scheduler program 170 to schedule the execution timing of the control program 152 or the like.
  • the counter OC2 corresponds to the counter 121 (see FIG. 6).
  • the counters OC1 and OC2 represent counters by Ordinary Clock, and counters DC1 and DC2 represent counters by Distributed Clock.
  • the synchronization processing unit 200A uses the function of the device / line management device 190 as a time synchronization server to correct the transmission delay of the network 11 or the like when acquiring the time of the master clock 191A. As a result, the synchronization processing unit 200A can acquire a more accurate time from the master clock 191A.
  • the synchronization processing unit 200A sets a counter value based on the time acquired from the master clock 191A in the counter OC1.
  • the synchronization processing unit 200A periodically acquires the time of the master clock 191A from the device / line management device 190 and sets it in the counter OC1.
  • the synchronization processing unit 200A can synchronize the counter OC1 with the master clock 191A.
  • the functional unit 200 functions as a time synchronization server with respect to the CPU unit 100. That is, the synchronization processing unit 200A periodically transmits the counter value of the counter OC1 to the data bus 111. As a result, the functional unit 200 can provide the CPU unit 100 connected to the data bus 111 with a counter value synchronized with the master clock 191A (that is, a counter value of the counter OC1).
  • the synchronization processing unit 100A of the CPU unit 100 receives the timer value of the counter OC1 via the data bus 111 at startup, and sets the received timer value in the counter OC2. After that, the synchronization processing unit 100A periodically updates (increments or decrements) the counter value of the counter OC2 in synchronization with the output from the internal hardware circuit, and sets the updated value in the counter DC2. As a result, the counter value of the counter DC2 is periodically updated.
  • the synchronization processing unit 100A synchronizes the counter OC2 and the counter DC2 with the counter OC1 synchronized with the master clock 191A, so that the counter DC2 can be synchronized with the master clock 191A.
  • the CPU unit 100 performs program scheduling based on the synchronization between the master clock 191A and the counter described above. This point will be described with reference to FIGS. 6 and 9. More specifically, the scheduler program 170 performs scheduling of the control program 152 and the like with reference to the counter 126. Further, the input program 172 and the output program 174 perform time synchronization with each device with reference to the counter 119 and the counter 123 synchronized with the counter 126. As a result, scheduling of the control program 152 and the like in the CPU unit 100 and time synchronization between each device connected to the control device 2 and the control device 2 can be performed with reference to the master clock 191A. As a result, scheduling of a control program or the like in the CPU unit 100 and input / output between each device connected to the control device 2 and the control device 2 can be performed in synchronization with the master clock 119A.
  • the synchronization processing unit 100A corrects the counter value of the counter DC2 by using a value for reducing the synchronization deviation (hereinafter, also referred to as an adjustment value D). Specifically, when the correction unit 10B receives the time synchronization signal 130 from the signal line 113, the correction unit 10B performs a correction process including a latch process.
  • the correction unit 10B latches (acquires) the counter value of the counter DC2, and stores the latched counter value LDC2 in the storage area 10C. Further, in the latch processing, the correction unit 10B latches (receives) the counter value of the counter OC1 transmitted via the data bus 111, and stores the latched counter value LOC1 in the storage area 10C.
  • the adjustment value D (positive value or negative value) is added to the latched counter value, and the added value is set in the counter DC2.
  • the adjustment value D may be added to the counter value of the counter DC2 at a specified frequency.
  • the above adjustment value D is fixed or variable.
  • the variable value may include a value determined according to the magnitude of the difference between the latched counter values LOC1 and LDC2. Further, the value of "N" may be fixed or variable, and the variable value may include, for example, a value determined according to the magnitude of the adjustment value D.
  • the correction unit 10B detects a tendency of a change (drift-like change) in the difference between the counter values LOC1 and LDC2, which is calculated each time the time synchronization signal 130 is received, and adjusts the above adjustment value according to the change tendency.
  • the value of D or "N” may be determined. That is, the value of the above adjustment value D or "N” is determined so that the synchronization deviation calculated each time the time synchronization signal 130 is received becomes small, that is, the difference in synchronization deviation converges to a predetermined value. .. For example, by increasing the adjustment value D or decreasing the value of "N" as the fluctuation range is larger, the synchronization deviation can be reduced and the synchronization deviation can converge to a predetermined value earlier.
  • the initialization of the counter DC2 by setting the above adjustment value D to the value of the counter DC2 may be included.
  • the timing at which the correction process is performed may be the time when the time synchronization signal 130 is received, or may be after a predetermined time has elapsed from the time when the time synchronization signal 130 is received.
  • the unit of the source of the time synchronization signal 130 is not limited to the functional unit 200, and may be another unit provided in the control system 1 of FIG.
  • a predetermined trigger signal generator (not shown) provided in the control system 1 of FIG. 1, or any control device 2 (CPU unit 100 or functional unit 200, 300 (see FIG. 5) of the control device 2), or The device / line management device 190 may be used.
  • the time synchronization signal 130 is output periodically, for example, every 1 ms, but the method is not limited to the method of periodically outputting the signal 130. For example, when the counter value of the counter OC1 of the synchronization processing unit 200A of the functional unit 200 becomes equal to a certain indicated value, the unit of the source of the time synchronization signal 130 may output the time synchronization signal 130.
  • the time is acquired from the master clock 191A provided by the TSN, but the acquisition route of the master time for time synchronization is not limited to the TSN.
  • it may be acquired from the master clock 191B of EtherCAT.
  • EtherCAT the master clock 191B is synchronized with the absolute time.
  • counters DC1 and DC2 are used for time synchronization.
  • the synchronization processing unit 200B of the functional unit 200 periodically acquires the time of the master clock 191B after correcting the propagation delay.
  • the synchronization processing unit 200B sets a counter value indicating the acquired time in the counter DC1.
  • the synchronization processing unit 200B periodically reads the counter value of the counter DC1 and transmits it to the data bus 111.
  • the counter DC1 corresponds to the counter 213 (see FIG. 6).
  • the counter DC2 corresponds to the counters 119, 121 and 123 (see FIG. 6) and the counters referred to by the scheduler program 170 in FIG. 9 for scheduling the execution timing of the control program 152 and the like (counter 126 and the like in FIG. 6). To do.
  • the synchronization processing unit 100B of the CPU unit 100 sets the counter value received via the data bus 111 to the counter DC2. After that, the value of the counter DC2 is updated (incremented or decremented) in synchronization with the output of the internal hardware circuit. As a result, the count value of the counter DC2 is periodically updated. Further, when the time synchronization signal 130 is received via the signal line 113, the correction unit 10B of the synchronization processing unit 100B latches the counter value received via the data bus 111, and sets the latch counter value LDC1 as the storage area 10C. Store in. Further, when the correction unit 10B receives the time synchronization signal 130, it latches the counter value of the counter DC2 and stores it in the storage area 10C as the latch counter value LDC2.
  • the adjustment value D used for the correction may include a value determined according to the magnitude of the difference (synchronization deviation) between the latch counter values LDC1 and LDC2.
  • the correction unit 10B detects a tendency of a change (drift-like change) in the difference between the latch counter values LDC1 and LDC2 calculated each time the time synchronization signal 130 is received, and adjusts the above according to the change tendency.
  • a value of value D or "N” may be determined.
  • the value of the adjustment value D or "N” may be determined so that the difference calculated each time the time synchronization signal 130 is received becomes small, that is, the difference converges to a predetermined value.
  • initialization of the counter DC2 may be included by setting the above adjustment value to the value of the counter DC2.
  • the time for performing the correction process may be the same as that of FIG. 10A.
  • the time synchronization signal 130 may be output to the signal line 113 when the counter value of the counter DC1 becomes equal to a certain indicated value.
  • the correction process is not limited to the configuration performed by the correction unit 10B of the CPU unit 100, and may be performed by using the correction unit 20A and the storage unit 20C of the functional unit 200.
  • the synchronization processing unit 100A of the CPU unit 100 periodically transmits the counter value of the counter DC2 to the data bus 111.
  • the correction unit 20A receives the time synchronization signal 130 from the signal line 113, the correction unit 20A performs a latch process.
  • the correction unit 20A latches (acquires) the counter value of the counter OC1 and latches (receives) the counter value of the counter DC2 transmitted via the data bus 111.
  • the counter values latched in this way are stored in the storage unit 20C as latch counter values LOC1 and LDC2.
  • the correction unit 20A calculates the difference in synchronization deviation between the latch counter values LOC1 and LDC2 of the storage unit 20C, determines the adjustment value D (positive value or negative value) so that the difference becomes small.
  • the determined adjustment value D is added to the latch counter value LDC2.
  • the correction unit 20A transfers the added latch counter value to the CPU unit 100 via the data bus 111.
  • the CPU unit 100 sets the received latch counter value after addition in the counter DC2. As a result, the counter value of the counter DC2 of the CPU unit 100 is corrected for synchronization deviation.
  • the correction unit 20B may perform the correction processing of the counter value of the counter DC2 of the CPU unit 100 by using the storage unit 20C.
  • the synchronization processing unit 100B periodically transmits the counter value of the counter DC2 to the data bus 111.
  • the correction unit 20B receives the time synchronization signal 130 from the signal line 113, the correction unit 20B performs a latch process.
  • the correction unit 20B latches (acquires) the counter value of the counter DC1 and latches (receives) the counter value of the counter DC2 transmitted via the data bus 111.
  • the counter values latched in this way are stored in the storage unit 20C as latch counter values LDC1 and LDC2.
  • the correction unit 20B determines an adjustment value D such that the difference in synchronization deviation between the latch counter values LDC1 and LDC2 becomes small, and adds the determined adjustment value D to the latch counter value LDC2.
  • the correction unit 20B transfers the added value to the CPU unit 100 via the data bus 111.
  • the CPU unit 100 sets the received latch counter value LDC2 after addition to the counter DC2. As a result, the counter value of the counter DC2 of the CPU unit 100 is corrected for synchronization deviation.
  • the first timer value (counter value of the counter OC1) indicated by the timer of the first unit (functional unit 200) is shown.
  • the second timer value (timer value of the counter DC2) indicated by the timer of the second unit (CPU unit 100) are acquired via the data line (data bus 111), and the acquired timer is obtained. Based on the value, the synchronization shift between the timer of the first unit and the timer of the second unit is corrected. As a result, the timer (counter DC2) of the second unit (CPU unit 100) can be set to match the timer (counter OC1) of the first unit (functional unit 200).
  • control system 1 may further include a unit 370 different from the CPU unit 100 and the functional unit 200, and cause the unit 370 to perform the correction process described above.
  • the unit 370 can be connected to the signal line 113 and the data bus 111.
  • the unit 370 includes a hardware processor, and the hardware processor executes a program to realize the correction unit 20A (or the correction unit 20B) or the correction unit 371 corresponding to the correction unit 10B.
  • the correction unit 371 reads the counter value from the counter OC1 and the counter DC2 (or the counter DC1 and the counter DC2) via the data bus 111.
  • the correction unit 371 corrects the count value of the counter DC2 by using the read counter value so that the synchronization deviation becomes small as described above.
  • the corrected counter value is set in the counter DC2 via the data bus 111.
  • the correction units 20A and 20B, the correction unit 10B, and the correction unit 371 shown in FIGS. 10A and 10B are examples of the adjusting means.
  • the control device 2 or the control system 1 uses a dedicated hardware circuit (for example, ASIC or FPGA) to perform a part or all of the processing provided by the correction units 20A and 20B, the correction unit 10B, and the correction unit 371. May be implemented.
  • each control device 2 using the time of the master clock 191A (or 191B), (i) time synchronization is realized between the units, and (ii) each unit and a device connected to the unit are realized. Time synchronization is realized between the two, and in the (iii) CPU unit 100, time synchronization for execution of the control program 152, the input program 172, and the output program 174 is realized by the scheduler program 170. Further, when each control device 2 performs time synchronization using the common master clocks 191A and 191B, (iv) time synchronization can be realized between different control devices 2, that is, between different processes.
  • control system 1 is configured to include correction units 20A and 20B, correction units 10B, and correction unit 371, but may be configured to include at least one of these correction units.
  • FIG. 11 is a diagram showing an example of a flowchart of the process according to the present embodiment.
  • FIG. 11 includes a synchronization process and an observation value collection process.
  • the processor 202 of the functional unit 200 performs processing by the synchronization processing unit 200A (or 200B).
  • the processor 202 acquires the time from the master clock 191A (or 191B) and sets the timer value in the counter OC1 (or DC1) (step S1).
  • the processor 202 determines whether it is time to transmit the time synchronization signal 130 (step S3). If it is determined that the time synchronization signal 130 is not the transmission time (NO in step S3), the process returns to step S1, but if it is determined that the transmission time has come (YES in step S3), the signal generator 26 generates the time synchronization signal 130. Output to the signal line 113 (step S5).
  • the processor 202 periodically transmits the counter value of the counter OC1 (or DC1) to the data bus 111 (step S7).
  • the transmission of this counter value is carried out regardless of the transmission of the time synchronization signal 130.
  • the processor 101 performs processing by the synchronization processing unit 100A (or 100B). In the process of FIG. 11, a process of setting the counter OC2 and updating the counter value of the counter DC2 is performed.
  • the processor 101 determines whether to receive the time synchronization signal 130 from the signal line 113 (step S25). While the time synchronization signal 130 is not received (NO in step S25), the process of step S25 is repeated.
  • step S25 When the processor 101 determines that the time synchronization signal 130 has been received (YES in step S25), the processor 101 performs the counter value latch processing described above (step S27). The processor 101 determines whether it is time to perform the correction process by the correction unit 10B (step S29). For example, it is determined whether a predetermined time has elapsed since the time synchronization signal 130 was received. While it is determined that it is not time to perform the correction (NO in step S29), the process of step S29 is repeated.
  • Step S31 When it is time for the processor 101 to perform the correction process, for example, when it is determined that a predetermined time has elapsed since the time synchronization signal 130 was received (YES in step S29), the correction process described above is performed by the correction unit 10B. (Step S31).
  • the correction process includes calculation of the difference between the latched counter values (step S33), determination of the adjustment value D for correction (step S35), and change of the counter value of the counter DC2 using the adjustment value D (step S37). including.
  • the processor 101 collects the observed values and stores them in the time series database 180 (step S41).
  • the processor 101 reads the time-series data 182 of the time-series database 180 and transmits it to the manufacturing execution system 400 or the IoT service providing device on the cloud (step S43).
  • a frame for transmitting the time series data 182 is generated and transmitted in the frame format (step S45).
  • the manufacturing execution system 400 receives a frame of time series data 182 from the control device 2 (step S61) and stores it in the time series DB 450 (step S63).
  • the correction for the time synchronization process is performed in the CPU unit 100, but as described above, the correction for the time synchronization process may be performed in the functional unit 200 in the same manner as in step S31.
  • the functional unit 200 provided the counter value to the CPU unit 100 by periodically transmitting the counter value of the counter OC1 (or the counter DC1) to the data bus 111.
  • the method of providing the counter value to the CPU unit 100 is not limited to this.
  • the CPU 100 refers to (reads) the counter value of the counter OC1 (or counter DC1) of the functional unit 200 via the data bus 111. You may.
  • FIG. 12 is a diagram showing a configuration example of the manufacturing execution system 400 according to the present embodiment.
  • the manufacturing execution system 400 is realized by using hardware (for example, a general-purpose personal computer) that follows a general-purpose architecture.
  • the manufacturing execution system 400 includes a processor 402, a main memory 404, an input unit 406, an output unit 408, a storage 410, an optical drive 412, and a USB controller for communicating with an external device. Includes 420 and a network controller 413 that connects networks 13 and 14. These components are connected via the processor bus 418.
  • the processor 402 is composed of a CPU, a GPU, or the like, reads a program stored in the storage 410, expands it into the main memory 404, and executes it to realize various processes as described later.
  • the main memory 404 is composed of a volatile storage device such as DRAM or SRAM.
  • the storage 410 is composed of, for example, a non-volatile storage device such as an HDD or SSD.
  • the storage 410 in addition to the OS 412 for realizing the basic functions, various programs for providing the functions as the manufacturing execution system 400 are stored.
  • the various programs include a DB management program 411. Further, the storage 410 has an area for storing the time series DB 450.
  • the input unit 406 is composed of a keyboard, a mouse, and the like, and receives user operations on the manufacturing execution system 400.
  • the output unit 408 is composed of a display, various indicators, a printer, and the like, and outputs a processing result from the processor 402 and the like.
  • the manufacturing execution system 400 has an optical drive 412, and from a recording medium 414 (for example, an optical recording medium such as a DVD (Digital Versatile Disc)) that non-transiently stores a computer-readable program, among the recording media 414.
  • a recording medium 414 for example, an optical recording medium such as a DVD (Digital Versatile Disc)
  • the program stored in is read and installed in the storage 410 or the like.
  • FIG. 12 shows a configuration example in which the functions required as the manufacturing execution system 400 are provided by the processor 402 executing the program, and the manufacturing execution system 400 is a part of these provided functions or All may be implemented using a dedicated hardware circuit (eg, ASIC or FPGA).
  • a dedicated hardware circuit eg, ASIC or FPGA
  • FIG. 13 is a diagram showing a DB manager provided by executing the DB management program 411 of FIG.
  • the DB manager 451 provided by executing the DB management program 411 by the processor 402 manages the time-series DB 450 (for example, DB generation, aggregation, editing, analysis, output, etc.). To do.
  • FIGS. 14A and 14B are schematic views showing a processing example when the control device 2 according to the present embodiment transmits time series data to the manufacturing execution system 400.
  • FIGS. 14A and 14B a case where the time synchronization process is not performed (see FIG. 14A) and a case where the time synchronization process is performed (see FIG. 14B) are shown in contrast.
  • FIG. 15 is a diagram schematically showing a frame of time series data and aggregated data generated by the control device 2 according to the present embodiment.
  • FIG. 15A shows a frame for storing the observation values collected by the control device 2B in the process 3B
  • FIG. 15B shows a frame for storing the observation values collected by the control device 2A in the process 3A.
  • FIG. 15 (C) shows an example of a time-series DB 450 that stores observation values aggregated by the DB manager 451.
  • FIG. 14A shows a configuration in which the control devices 2A and 2B are connected to the manufacturing execution system 400 via the upper network 13. In the configuration shown in FIG. 14A, it is assumed that the time synchronization is not performed between the control device 2A and the control device 2B.
  • Each time series data includes the observed values collected by the control devices 2A and 2B and the time associated with each observed value. Conversely, in the configuration shown in FIG. 14A, the control devices 2A and 2B can only add a time as information indicating the collection timing of each observed value. The time is managed by the control devices 2A and 2B, respectively, and the time synchronization is incomplete.
  • the times do not completely match between the time-series data collected by the manufacturing execution system 400, so that the DB manager 451 aggregates (that is, integrates) the respective time-series data at the exact timing. ) Cannot be done.
  • the control device 2A and the control device 2B are provided with the time-synchronized counter described above.
  • the time series data frame transmitted from each of the control device 2A and the control device 2B is associated with the observation values collected in the steps 3A and 3B, and the time 452 indicating the timing of collecting each observation value (for example).
  • the time obtained from the master clock) and the counter value 453 eg, the counter value of the counter DC2 can be included (see (A) in FIG. 15 and (B) in FIG. 15).
  • the DB manager 451 can adjust the timing of the observed values included in the time series data by using the counter value 453 included in the time series data received from each of the control devices 2A and 2B. That is, even if the observed values are collected by different control devices 2 (different processes), they are aggregated and stored in the time series DB 450 with the time axes almost completely matched (see (C) in FIG. 15). , The aggregated data can be used for the analysis of observed values.
  • the signal line and the adjusting means (10B, 20A, 20B) connected to the data line are provided.
  • the adjusting means When the trigger signal (130) is received via the signal line, the timer value is acquired via the data line, and the timer (OC1) of the first unit is notified based on the acquired timer value.
  • a control system that sets the timer (DC2) of the second unit [Structure 2] The control system according to configuration 1, wherein one of the first unit and the second unit transmits the trigger signal to the signal line. [Structure 3] The control system according to the configuration 1 or 2, further comprising a unit (190) for transmitting the trigger signal to the signal line, which is different from the first unit and the second unit. Control system. [Structure 4] The control system according to any one of configurations 1 to 3, wherein the adjusting means is provided in one of the first unit and the second unit. [Structure 5] The control system according to any one of configurations 1 to 4, wherein the control system further includes a unit including the adjusting means, which is different from the first unit and the second unit.
  • the adjusting means When the trigger signal is received via the signal line, the timer value of the timer of the first unit and the timer value of the timer of the second unit are used by using the timer value acquired via the data line. By acquiring the difference between the above and adjusting the timer value of the timer of the second unit using the adjustment value based on the acquired difference, the timer of the second unit is adjusted to the timer of the first unit. , The control system according to any one of configurations 1 to 5. [Structure 7] The adjusting means The control system according to configuration 6, wherein the adjustment value is determined from the tendency of a change in the magnitude of the difference detected each time the trigger signal is received.
  • the control system further A plurality of control devices (2) connected to the first network (11) are provided. Each of the plurality of control devices includes the first unit and the second unit. The control system according to configuration 7, wherein the plurality of control devices synchronize with each other according to a common time received via the first network and a time (191A, 191B) used for synchronization between the timers.
  • the control system further With one or more devices (90) connected to each of the plurality of control devices via a second network (110) lower than the first network.
  • a synchronization timer (101A, 101B, 101C) synchronized with each other among the plurality of control devices is provided.
  • the control system according to configuration 8 wherein the control device and the one or more devices connected to the second network of the control device are synchronized with each other by a timer value of the synchronization timer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Quality & Reliability (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Programmable Controllers (AREA)

Abstract

ユニット間の時刻同期にかかる処理を簡単化する。制御システムは、各々がタイマを有する第１および第２のユニットと、第１および第２のユニットの間でタイマが示すタイマ値を含むデータを伝送するデータラインと、第１および第２のユニットの間を電気的に接続する信号線と、信号線およびデータラインに接続される調整手段と、を備え、調整手段は、トリガ信号を信号線を介して受信したとき、データラインを介してタイマ値を取得し、取得したタイマ値に基づいて、第１のユニットのタイマに第２のユニットのタイマを合わせる。

Description

制御システム
　本開示は、ＦＡ（Factory　Automation）の制御システムに関する。
　様々な生産現場において、ＰＬＣ（プログラマブルロジックコントローラ）などの制御装置を用いたＦＡ技術が広く普及している。このような制御装置は、１または複数の機器との間でバスまたはネットワークを介してデータを送受信する。
　制御システムの高機能化に伴って、互いに独立した制御処理を実行する複数の制御装置がネットワークを介して接続されるような構成も実現しつつある。例えば、特開２０１５－１１８５０５号公報（特許文献１）には、コントローラレベルネットワークに複数の制御装置が接続された制御システムが開示される。複数の制御装置の各々には、デバイスレベルネットワークを介して複数の入出力装置が接続されている。各制御装置は、複数の入出力装置から取得した入力値を、コントローラレベルネットワークを介してサーバに送信する。
　また、特開２０１４－１４６８７７号公報（特許文献２）では、第１の通信装置と第２の通信装置とは、ＰＣＩｅケーブルＩＦにより接続される。時刻同期の補正量演算に関して、第１の通信装置から第２の通信装置へ時刻要求パケットが伝送され、また、第２の通信装置から第１の通信装置へ時刻応答パケットが伝送される。
特開２０１５－１１８５０５号公報 特開２０１４－１４６８７７号公報
　特許文献１では、複数の制御装置は互いに独立した制御処理を実行するため、１つの制御装置と別の制御装置との間では、機器において収集または生成されたデータ（入力データ）を収集するタイミングまたは機器に対する指令などのデータ（出力データ）を対象の機器へ送信するタイミングを互いに同期させることができない。
　また、上記１の制御装置に接続される機器と、上記別の制御装置に接続される機器とを連係して動作させるためには、これらの制御装置間でそれぞれの機器の情報を遣り取りする必要があるが、入力データが収集されるタイミングまたは出力データが出力されるタイミングを互いに同期させることができないため、複数の機器の間で制御タイミングを同期させることが困難となる。
　特許文献２では、このようなタイミングの同期に関して、時刻同期の補正量を演算する手段を提供するが、時刻同期の手順として時刻要求パケットおよび時刻応答パケットの遣り取りが必要とされる。したがって、同期手順が複雑であり、またパケットの通信時間および補正を含めた時刻同期の処理に時間がかかる。
　本開示の１つの目的は、ユニット間の時刻同期にかかる処理を簡単化し、また処理にかかる時間を短くする構成を提供することである。
　本開示の一例に係るファクトリオートメーション用の制御システムは、各々がタイマを有する第１のユニットおよび第２のユニットと、第１のユニットと第２のユニットとの間で、上記のタイマが示すタイマ値を含むデータを遣り取りするためのデータラインと、第１のユニットと第２のユニットとを電気的に接続する信号線と、信号線およびデータラインに接続される調整手段と、を備え、調整手段は、トリガ信号を信号線を介して受信したとき、データラインを介してタイマ値を取得し、取得したタイマ値に基づいて、第１のユニットのタイマに第２のユニットのタイマを合わせる。
　この開示によれば、ユニット間のタイマを合わせるという時刻同期にかかる調整を、トリガ信号を契機に実施させることができる。また、調整手段は、トリガ信号が与えられるときにユニット間のデータラインを伝送されるタイマ値を取得し、取得されたタイマ値に基づき第１のユニットのタイマに第２のユニットのタイマを合わせる。
　したがって、タイマを合わせる時期をトリガ信号により簡単に決定することができる。また、調整手段は、データラインを伝送されるタイマ値を用いることでタイマを合わせることができる。これにより、タイマを合わせるという時刻同期のために、ユニット間でタイマ値の要求/応答の通信セッションをする必要はないので、その分、タイマ合わせに係る時間を短縮できる。
　上述の開示において、第１のユニットおよび第２のユニットのうちの一方が、トリガ信号を信号線に伝送する。
　この開示によれば、トリガ信号の伝送元は、第１のユニットおよび第２のユニットのいずれであってもよい。したがって、第１のユニットおよび第２のユニットのどちらか一方が、補正処理を実施する時期を決定することができる。
　上述の開示において、制御システムは、さらに、トリガ信号を信号線に伝送するユニットであって、第１のユニットおよび第２のユニットとは異なるユニットを備える。
　この開示によれば、第１のユニットおよび第２のユニットとは異なる別ユニットに、トリガ信号の伝送を実施させることができる。
　上述の開示において、調整手段は、第１のユニットおよび第２のユニットのうちの一方に備えられる。
　この開示によれば、第１のユニットおよび第２のユニットのどちらか一方に、タイマを合わせるという時刻同期のための処理を実施させることができる。
　上述の開示において、制御システムは、さらに、調整手段を備えるユニットであって、第１のユニットおよび第２のユニットとは異なるユニットを備える。
　この開示によれば、第１のユニットおよび第２のユニットとは異なる別ユニットに、タイマを合わせるという時刻同期のための処理を実施させることができる。したがって、当該処理に係る負荷を、第１のユニットおよび第２のユニットに与えることが回避される。
　上述の開示において、調整手段は、トリガ信号を信号線を介して受信したとき、データラインを介して取得したタイマ値を用いて、第１のユニットのタイマのタイマ値と第２のユニットのタイマのタイマ値との差を取得し、取得した差に基づく調整値を用いて、第２のユニットのタイマのタイマ値を調整することにより、第１のユニットのタイマに第２のユニットのタイマを合わせる。
　この開示によれば、第１のユニットのタイマのタイマ値と第２のユニットのタイマのタイマ値との差である同期ずれの大きさに基づき、タイマを合わせるという時刻同期のための調整に用いる調整値を決定できる。例えば、同期ずれが大きいほど調整値を大きくする調整を実施することができる。
　上述の開示において、調整手段は、トリガ信号を受信する毎に検出される上記の差の大きさの変化の傾向から、調整値を決定する。
　この開示によれば、上記の差が示す同期ずれの大きさの変化の傾向に基づき、調整値を決定できる。例えば、同期ずれが大きくなる傾向にあるときは、調整値を大きくする調整を実施することができる。
　上述の開示において、制御システムは、さらに、第１のネットワークに接続される複数の制御装置を備え、複数の制御装置の各々は、第１のユニットおよび第２のユニットを含み、複数の制御装置は、第１のネットワークを介して受信する共通の時刻であってタイマ間の同期に用いる時刻により互いに同期する。
　この開示によれば、第１のユニットおよび第２のユニットを含む制御装置間でお互いに時刻を同期させることができ、また各制御装置においてはユニット間で当該時刻に同期すするタイマを用いて同期させることができる。したがって、各制御装置と各制御装置が備える各ユニットとをお互いに同期させることができる。
　上述の開示において、制御システムは、さらに、第１のネットワークよりも下位の第２のネットワークを介して、複数の制御装置の各々に接続される１または複数の機器と、複数の制御装置の間で互いに同期された同期タイマとを備え、制御装置と、当該制御装置の第２のネットワークに接続される１または複数の機器は、同期タイマのタイマ値により互いに同期する。
　したがって、各制御装置と各制御装置が備える各ユニットと各制御装置に接続される各機器とを、お互いに同期させることができる。
　本開示によれば、ユニット間の時刻同期にかかる処理を簡単化し、また処理にかかる時間を短くする。
本実施の形態に係る制御システム１の適用場面の一例を示す模式図である。 本実施の形態に従う制御システム１の全体構成の一例を示す模式図である。 本実施の形態に従う制御システム１のネットワーク構成例を示す模式図である。 本実施の形態に従う制御システム１のデータ通信処理を示す模式図である。 本実施の形態に係る制御装置２のユニットの構成例を示す模式図である。 本実施の形態に係る制御装置２に含まれるＣＰＵユニット１００のハードウェア構成例を示すブロック図である。 本実施の形態に係る制御装置２に含まれる機能ユニット２００のハードウェア構成例を示すブロック図である。 本実施の形態に係る制御装置２に含まれる機能ユニット３００のハードウェア構成例を示すブロック図である。 本実施の形態に係るＣＰＵユニット１００のソフトウェア構成例を示すブロック図である。 本実施の形態に係る制御装置２が管理する時刻同期のための構成の一例を模式的に示す図である。 本実施の形態に係る制御装置２が管理する時刻同期のための構成の一例を模式的に示す図である。 本実施の形態に係る処理のフローチャートの一例を示す図である。 本実施の形態に係る製造実行システム４００の構成例を示す図である。 図１２のＤＢ管理プログラム４１１が実行されることで提供されるＤＢマネージャーを示す図である。 本実施の形態に係る制御装置２が製造実行システム４００に時系列データを送信する場合の処理例を示す模式図である。 本実施の形態に係る制御装置２が製造実行システム４００に時系列データを送信する場合の処理例を示す模式図である。 本実施の形態に係る制御装置２において生成される時系列データのフレームを模式的に示す図である。
　本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中の同一または相当部分については、同一符号を付してその説明は繰返さない。
　＜Ａ．適用例＞
　図１を参照して、本発明が適用される場面の一例について説明する。図１は、本実施の形態に係る制御システム１の適用場面の一例を示す模式図である。本実施の形態に係る制御システム１は、ファクトリオートメーション用の制御システムであり、複数の制御装置２Ａ，２Ｂ，２Ｃを備える。各制御装置は、フィールド機器９０（９０Ａ、９０Ｂ、９０Ｃ、９０Ｄ、９０Ｅ、９０Ｆ、９０Ｉ）を含む任意の制御対象（例えば、製造装置や設備）を制御する。各制御装置は、同様の構成を備えるので、制御装置２Ａを代表して説明する。
　制御システム１では、各制御装置２Ａは、各々がタイマを有するＣＰＵユニット１００および機能ユニット２００と、ＣＰＵユニット１００と機能ユニット２００との間でデータを遣り取りするためのデータバス１１１と、ＣＰＵユニット１００と機能ユニット２００とを電気的に接続する信号線１１３とを備える。機能ユニット２００のカウンタＯＣ１が示すタイマ値およびＣＰＵユニット１００のカウンタＤＣ２が示すタイマ値を用いて、時刻同期が実施される。
　具体的には、例えば起動時は、機能ユニット２００は、マスタクロック１９１Ａから取得した絶対時刻を取得し、取得した絶対時刻に同期した値をカウンタＯＣ１に設定する。カウンタ値ＯＣ１の値が、データバス１１１を介してＣＰＵユニット１００に伝送されて、ＣＰＵユニット１００では、カウンタ値ＯＣ１の値であるタイマ値がカウンタＤＣ２に設定される。以降は、ＣＰＵユニット１００はカウンタＤＣ２の値を内部のハードウェア回路の出力を用い周期的に更新（インクリメントまたはデクリメント）する。
　起動後は、機能ユニット２００は、定期的に、マスタクロック１９１Ａから取得する絶対時刻に基づきカウンタＯＣ１の値を更新する。機能ユニット２００は、カウンタＯＣ１の値であるタイマ値を、データバス１１１を介して周期的に伝送する。
　トリガ信号が信号線１１３を介して与えられると、時刻を同期させるための補正処理が実施される。具体的には、ＣＰＵユニット１００は、信号線１１３を介して時刻同期信号を受信すると、データバス１１１を伝送されるカウンタＯＣ１が示すタイマ値をラッチ（受信）し、およびＣＰＵユニット１００のカウンタＤＣ２が示すタイマ値を取得（ラッチ）する。ＣＰＵユニット１００は、これら取得したタイマ値に基づいて、機能ユニット２００のタイマ（カウンタＯＣ１）にＣＰＵユニット１００のタイマ（カウンタＤＣ２）を合わせる。つまり、ＣＰＵユニット１００は、当該取得した両方のタイマ値の差、すなわち時刻同期のずれを算出し、算出された同期ずれを小さくするように、カウンタＤＣ２の値を補正する。本実施の形態では、タイマ値またはカウンタ値の補正は、時刻同期ずれを小さくするようなタイマ値の調整を含む概念である。
　これにより、例えば機能ユニット２００またはＣＰＵユニット１００が備えるハードウェア回路の誤差などに起因して同期ずれが生じるとしても、カウンタＤＣ２の値を、カウンタＯＣ１の値、すなわちマスタクロック１９１Ａに時刻同期させること可能となる。
　また、各制御装置２においては、カウンタＤＣ２のタイマ値は、フィールド機器９０等の各種デバイスを制御するための制御プログラム、およびフィールド機器９０とネットワーク１１０を介してデータを遣り取りするための入出力プログラム等のスケジューリングのために参照される。したがって、各制御装置２では、このようなスケジューリングを、マスタクロック１９１Ａに時刻同期したカウンタＤＣ２のタイマ値に同期させて実施することができる。
　各制御装置２では、ユニット間の時刻同期にかかる補正処理を、トリガ信号を契機に実施することができる。トリガ信号としての時刻同期信号は、例えば周期的に伝送されることで、カウンタＤＣ２の値を、同期ずれをなくす（または小さくする）よう補正するための補正処理を周期的に実施することが可能となる。
　上記に述べたように、制御装置２Ａ，２Ｂおよび２Ｃは、時刻同期されたカウンタＯＣ１とカウンタＤＣ２を有している（図中の時刻同期（２）に相当）。
　カウンタＯＣ１は共通のタイマ１９１Ａに時刻同期するから、複数の制御装置２Ａ，２Ｂおよび２Ｃの間で、互いに時刻同期させることができる（図中の時刻同期（１）に相当）。また、制御装置２Ａ，２Ｂおよび２Ｃの各々が備えるカウンタＤＣ２は、ネットワーク１１０を介して接続される１または複数のフィールド機器９０が有するタイマ９１Ａ、９１Ｂ、９１Ｃ、９１Ｄ、９１Ｅ、９１Ｆ、９１Ｇ、９１Ｈ、９１Ｉ（以下、タイマ９１Ａ～９１Ｉと総称する）と時刻同期している。この結果、制御装置２Ａ，２Ｂおよび２Ｃとフィールド機器９０Ａ～９０Ｉは互いに時刻同期する（図中の時刻同期（３）に相当）。これにより、制御システム１全体の機器を、互いにマスタクロック１９１Ａの時刻に同期させることが可能となる。
　以下、本実施の形態のより具体的な応用例について説明する。
　以下の説明においては、「制御装置」の典型例として、ＰＬＣ（プログラマブルコントローラ）を具体例として説明するが、ＰＬＣの名称に限定されることなく、本明細書に開示された技術思想は、任意の制御装置に対して適用可能である。また、ＰＬＣ（制御装置）を含むシステム全体を、以下では「制御システム」とも称する。
　＜Ｂ．制御システムの全体構成＞
　まず、本実施の形態に従うＦＡ（Factory　Automation：ファクトリオートメーション）に適用され得る制御システムの全体構成について説明する。図２は、本実施の形態に従う制御システム１の全体構成の一例を示す模式図である。
　図２を参照して、制御システム１では、ネットワークが複数レベルに接続されており、各レベルのネットワークには、それぞれ異なる機能が割り当てられる。具体的には、限定されないが、例えば４つのレベルのネットワーク１１～１４が設けられている。
　ネットワーク１１は、コントロールレベルのネットワークである。ネットワーク１１は、複数の制御装置２Ａ、２Ｂおよび２Ｃ（以下、「制御装置２」と総称することもある。）と、装置／ライン管理装置１９０よびＳＣＡＤＡ（Supervisory　Control　And　Data　Acquisition）機能を提供する表示装置２８０とが接続されており、ネットワーク１１では装置間でデータを遣り取りできるデータリンクが形成される。装置／ライン管理装置１９０および表示装置２８０は、ネットワークに接続される装置および生産ラインを管理する機器に相当する。ネットワーク１１は、主として、制御系に係る情報の伝送を主たる機能として提供する。
　制御装置２には、センサ、アクチュエータといった各種のフィールド機器９０が接続される。これらのフィールド機器９０は、制御装置２に装着される入出力ユニットを介して制御装置２に直接接続される場合もあるが、ネットワーク１１０を介して制御装置２に接続されることもある。図２に示す構成例においては、制御装置２は、１または複数のネットワーク１１０に接続される。各ネットワーク１１０には、１または複数のフィールド機器９０が接続される。１または複数のフィールド機器９０の各々は、製造装置または生産ラインなど（以下、「フィールド」とも総称する。）に対して何らかの物理的な作用を与えるアクチュエータ、およびフィールドとの間で情報を遣り取りする入出力装置などを含む。したがって、図２に示す制御システム１には、ネットワーク１１～１４の４つのレベルに加えて、フィールドレベルのネットワーク１１０がさらに追加されることになる。
　ネットワーク１１０を介して、制御装置２とフィールド機器９０との間で遣り取りされるデータは、数１００μｓｅｃオーダ～数１０ｍｓｅｃオーダのごく短い周期で更新されることになる。なお、このような遣り取りされるデータの更新処理は、入出力リフレッシュ処理とも称される。
　ネットワーク１２は、管理レベルのネットワークとして提供される。ネットワーク１２には、装置およびラインを管理する装置／ライン管理装置１９０、製造計画等を管理する製造管理装置３８０および３９０が接続される。装置／ライン管理装置１９０、製造管理装置３８０および３９０は、ネットワーク１２を介して、製造計画等の管理情報の遣り取り、および装置またはラインの情報を遣り取りする。
　ネットワーク１３は、コンピュータレベルのネットワークとして提供される。ネットワーク１３には、製造管理装置３８０および３９０、ならびに時系列ＤＢ（データベースの略）４５０を管理する製造実行システム（ＥＭＳ：Manufacturing　Execution　System）４００が接続される。製造管理装置３８０および３９０、ならびに製造実行システム４００は、ネットワーク１３を介して、生産管理および情報系のデータを遣り取りする。
　製造実行システム４００は、ネットワーク１３を介して収集するフィールド機器９０からの入力値である観測値を、観測された順番に従う時系列のデータとして時系列ＤＢ４５０に格納する。
　具体的には、本実施の形態では、制御装置２は、指定された観測値を含むフレームを生成する機能を有する。制御装置２は、生成されるフレームをネットワーク１１，１２および１３を介して製造実行システム４００に転送する。製造実行システム４００は、制御装置２から受信した観測値のフレームを時系列に従い時系列ＤＢ４５０に格納する。
　本実施の形態では、時系列ＤＢ４５０に格納されるデータを「時系列データ」とも称す。本実施の形態において、「時系列データ」は、任意の対象についてのデータ（観測値）の時間的な変化を連続的（あるいは、一定間隔をおいて不連続）に観測して得られる一連の値を意味する。
　本明細書において「観測値」は、制御装置２での制御演算において利用可能な値（実値）を総称する概念であり、典型的には、制御対象から取得されて制御演算に入力される値（フィールドから取得された測定値など）、取得された入力値に基づいて制御演算によって決定される制御対象に対する出力値（フィールドへ与えられる指令値など）、制御演算の過程において算出される演算値（任意の変数値）などを含み得る。すなわち、「観測値」は、制御装置２においてデータとして格納できる、あるいは、制御装置２からデータとして外部出力できる任意の値を包含するものである。
　ネットワーク１４は、インターネットなどの外部ネットワークを含む。ネットワーク１４には、製造実行システム４００とクラウド上の外部装置などが接続される。製造実行システム４００は、クラウド上の装置とデータを遣り取りすることにより、時系列ＤＢ４５０のデータをクラウド上の装置に転送する。
　制御装置２は、サポート装置５００が接続され得る。サポート装置５００は、制御装置２が制御対象を制御するために必要な準備を支援する装置である。
　制御システム１のネットワーク１１に接続される制御装置２Ａ、２Ｂおよび２Ｃは、それぞれ、異なる工程３Ａ、３Ｂおよび３Ｃに備えられる。限定されないが、例えば、工程３Ａは製品（ワーク）の組立工程を示し、工程３Ｂは組立てられた製品の塗装工程を示し、工程３Ｃが塗装された製品の検査工程を示す。
　図２に示す制御システム１において、ネットワーク１２およびそれ以下のレベルにあるネットワーク１１およびネットワーク１１０は、「ファクトリーネットワーク」とも称され、機器を現実に制御するためのデータ（以下、「制御系データ」と総称することもある）を遣り取りする制御系通信を提供する。一方、ネットワーク１３およびそれ以上のレベルにあるネットワーク１４は、「コーポレートネットワーク」とも称され、生産ライン／工場での生産活動などを監視・管理・制御するためのデータ（以下、「情報系データ」と総称することもある）を遣り取りする情報系通信を提供する。
　ネットワーク１１～１４およびネットワーク１１０には、このような要求される特性の違いに応じたプロトコルおよびフレームワークが採用される。例えば、ファクトリーネットワークに属するネットワーク１１および１２のプロトコルとしては、汎用的なＥｔｈｅｒｎｅｔ（登録商標）上に制御用プロトコルを実装した産業用オープンネットワークであるＥｔｈｅｒＮｅｔ／ＩＰ（登録商標）を用いてもよい。また、ネットワーク１１０のプロトコルとしては、マシンコントロール用ネットワークの一例であるＥｔｈｅｒＣＡＴ（登録商標）を採用してもよい。なお、ネットワーク１１のプロトコル（第１のプロトコル）とネットワーク１１０のプロトコル（第２のプロトコル）とは、同じであってもよいし、異なっていてもよい。このようなマシンコントロールに適したネットワーク技術を採用することで、機器間の伝送に要する時間が保証されたリアルタイム性を提供できる。
　これに対して、コーポレートネットワークに属するネットワーク１３および１４のプロトコルとしては、接続先の多様性を担保するために、汎用的なＥｔｈｅｒｎｅｔなどが用いられる。汎用的なＥｔｈｅｒｎｅｔを採用することで、送信可能なデータ量などの制限を排除できる。
　＜Ｃ．制御システム１における時刻同期＞
　図１に示すファクトリーネットワークにおいては、ネットワーク１１に接続される複数の制御装置２Ａ，２Ｂおよび２Ｃの各々は、ネットワーク１１０を介して接続される１または複数のフィールド機器９０とのデータを送受信する。具体的には、制御装置２は、フィールド機器９０において収集または生成されたデータ（入力データ）を収集する処理（入力処理）、フィールド機器９０に対する指令などのデータ（出力データ）を生成する処理（演算処理）および、生成した出力データを対象のフィールド機器９０へ送信する処理（出力処理）などを実行する。
　ネットワーク１１０では、データの到着時間が保証される必要がある。そのため、制御装置２は、データ伝送のタイミングを規定する、データが送受信される主体（すなわち、１または複数のフィールド機器９０）の間で互いに時刻同期されたタイマを有している。
　しかしながら、複数の制御装置２の間で時刻同期がとれていない場合には、例えば、１つの制御装置２に接続されるフィールド機器９０と、別の制御装置２に接続されるフィールド機器９０との間は時刻同期させることができない。その結果、入出力リフレッシュ処理のタイミングが一致しない場合が生じ得るため、互いに異なる制御装置２に接続される複数のフィールド機器９０を連係して動作させることが困難となる。
　そこで、本実施の形態に従う制御システム１においては、複数の制御装置２の各々が有するタイマを互いに時刻同期させる。これにより、互いに異なる制御装置２に接続される、すなわち異なる工程間において複数のフィールド機器９０の協調制御を実現する。
　以下、本実施の形態に係る制御システム１が提供する時刻同期機能について説明する。
　（ｃ１．ネットワーク構成例）
　次に、本実施の形態に従う制御システム１のネットワーク構成例について説明する。図３は、本実施の形態に従う制御システム１のネットワーク構成例を示す模式図である。
　図３に示す制御システム１は、複数の制御装置２Ａ，２Ｂおよび２Ｃと、複数のフィールド機器９０Ａ～９０Ｉとを備える。制御システム１は、一例として、少なくとも一部の制御装置がデイジーチェーン接続のネットワークを採用する。制御装置２Ａ，２Ｂおよび２Ｃの各々は、対応するネットワーク１１０内のデータ伝送を管理するマスタとして機能する。フィールド機器９０Ａ～９０Ｉは、対応するマスタからの指令に従ってデータ伝送を行なうスレーブとして機能する。
　制御装置２Ａ，２Ｂおよび２Ｃは、コントロールレベルのネットワーク１１（上位のネットワーク）に接続されている。ネットワーク１１には、例えば装置／ライン管理装置１９０が接続されている。
　制御装置２Ａに接続されるネットワーク１１０には、フィールド機器９０Ａ、９０Ｂ、９０Ｃがデイジーチェーンで順次接続されており、制御装置２Ｂに接続されるネットワーク１１０には、フィールド機器９０Ｄ、９０Ｅ、９０Ｆがデイジーチェーンで順次接続されており、制御装置２Ｃに接続されるネットワーク１１０には、フィールド機器９０Ｇ、９０Ｈ、９０Ｉがデイジーチェーンで順次接続されている。
　ネットワーク１１０内において、制御装置２および１または複数のフィールド機器９０は、いずれもデータ伝送機能を有する通信装置とみなすことができる。図３に示す例においては、制御装置２および１または複数のフィールド機器９０の各々は、隣接して接続されているある通信装置から、ネットワーク上を伝送されるデータを受信すると、当該データを必要に応じて、隣接して接続されている別の通信装置へ伝送する機能を有している。
　本実施の形態に従う制御システム１において、ネットワーク１１０に接続される複数の通信装置、すなわち制御装置２および１または複数のフィールド機器９０の間では、送受信タイミングが同期されている（図中の時刻同期（３）に相当）。具体的には、制御装置２および１または複数のフィールド機器９０の各々は、互いに時刻同期されたタイマ（あるいは、同期してインクリメントまたはデクリメントされるカウンタ）を備える。制御装置２および１または複数のフィールド機器９０の各々は、それらの時刻同期されたタイマまたはカウンタに従って、データの送信または受信のタイミングを決定する。
　なお、本実施の形態では「タイミング」は何らかの事象が生じる時期、時間または時刻の概念を表す。また、「時刻同期」とはお互いが有するタイマ，時間データ等を同期させることを示す。
　図３に示す例においては、タイマ１０１Ａ、１０１Ｂおよび１０１Ｃは、それぞれ、カウンタＯＣ１（図１参照）に対応し、タイマ１０２Ａ、１０２Ｂおよび１０２Ｃは、それぞれ、カウンタＤＣ２（図１参照）に対応している。図３を参照して、図１に示した時刻同期（１）、（２）および（３）をより具体的に説明する。
　制御装置２Ａはタイマ１０２Ａを備え、フィールド機器９０Ａ、９０Ｂ、９０Ｃはそれぞれタイマ９１Ａ、９１Ｂ、９１Ｃを備える。制御装置２Ａのタイマ１０２Ａがマスタとして機能し、フィールド機器９０Ａ、９０Ｂ、９０Ｃのタイマ９１Ａ、９１Ｂ、９１Ｃがこのマスタを基準としてタイミングを同期させる。例えば、タイマ１０２Ａのタイマ値に基づく値が、タイマ９１Ａ、９１Ｂ、９１Ｃに設定される。
　制御装置２Ｂはタイマ１０２Ｂを有しており、フィールド機器９０Ｄ、９０Ｅ、９０Ｆはタイマ９１Ｄ、９１Ｅ、９１Ｆをそれぞれ有している。制御装置２Ｂのタイマ１０２Ｂがマスタとして機能し、フィールド機器９０Ｄ、９０Ｅ、９０Ｆのタイマ９１Ｄ、９１Ｅ、９１Ｆがこのマスタを基準としてタイミングを同期させる。例えば、タイマ１０２Ｂのタイマ値に基づく値が、タイマ９１Ｄ、９１Ｅ、９１Ｆに設定される。
　制御装置２Ｃはタイマ１０２Ｃを有しており、フィールド機器９０Ｇ、９０Ｈ、９０Ｉはタイマ９１Ｇ、９１Ｈ、９１Ｉをそれぞれ有している。制御装置２Ｃのタイマ１０２Ｃがマスタとして機能し、フィールド機器９０Ｇ、９０Ｈ、９０Ｉのタイマ９１Ｇ、９１Ｈ、９１Ｉがこのマスタを基準としてタイミングを同期させる。例えば、タイマ１０２Ｃのタイマ値に基づく値が、タイマ９１Ｇ、９１Ｈ、９１Ｉに設定される。
　すなわち、制御装置２Ａ，２Ｂおよび２Ｃの各々は、対応のネットワーク１１０内のデータ伝送を管理するマスタとして機能し、各制御装置２に接続されるフィールド機器９０は、マスタからの指令に従ってデータ伝送を行なうスレーブとして機能する。マスタとスレーブとの間でタイマを互いに時刻同期させることにより、ネットワーク１１０を構成する制御装置２とフィールド機器９０との間でデータの伝送タイミングなどを互いに一致させることができる。
　図３に示す例において、制御装置２Ａは、さらに、タイマ１０２Ａと時刻同期されたタイマ１０１Ａを有している。制御装置２Ｂは、さらに、タイマ１０２Ｂと時刻同期されたタイマ１０１Ｂを有している。制御装置２Ｃは、さらに、タイマ１０２Ｃと時刻同期されたタイマ１０１Ｃを有している（図中の時刻同期（２）に相当）。制御システム１においては、例えば、タイマ１０１Ａ、１０１Ｂおよび１０１Ｃのいずれかを、制御システム１全体のマスタとして機能させることができる。
　一例として、図３では、制御装置２Ａのタイマ１０１Ａがマスタに設定され、制御装置２Ｂ，２Ｃのタイマがこのマスタに時刻同期する。これにより、複数の制御装置２Ａ，２Ｂおよび２Ｃの間で、互いに時刻同期させることができる（図中の時刻同期（１）に相当）。
　このように、複数の制御装置２Ａ，２Ｂおよび２Ｃの各々は、複数の制御装置２Ａ，２Ｂおよび２Ｃの間で互いに時刻同期された装置間タイマ（タイマ１０１Ａ、１０１Ｂおよび１０１Ｃ）と、ネットワーク１１０を介して接続される１または複数のフィールド機器９０と時刻同期された機器間タイマ（タイマ１０２Ａ、１０２Ｂおよび１０２Ｃ）とを有しており、装置間タイマと機器間タイマとは互いに時刻同期している。この結果、制御装置２Ａおよびフィールド機器９０Ａ、９０Ｂ、９０Ｃの間で時刻同期された機器間タイマ（タイマ１０２Ａ）と、制御装置２Ｂおよびフィールド機器９０Ｄ、９０Ｅ、９０Ｆの間で時刻同期された機器間タイマ（タイマ１０２Ｂ）と、制御装置２Ｃおよびフィールド機器９０Ｇ、９０Ｈ、９０Ｉの間で時刻同期された機器間タイマ（タイマ１０２Ｃ）とが互いに時刻同期することになる。
　なお、図２には、いずれかの制御装置２のタイマをマスタとして設定する構成例について説明したが、ネットワーク１１を介して外部から取得する時刻をマスタとしてもよく、または装置／ライン管理装置１９０などの外部装置のタイマをマスタとしてもよい。
　（ｃ２．時刻同期したデータ通信）
　図４は、本実施の形態に従う制御システム１のデータ通信処理を示す模式図である。図４を参照して、ネットワーク１１０に接続される制御装置２Ａと複数のフィールド機器９０Ａ～９０Ｃとの間では、予め定められたシステム周期に従って、データが遣り取りされる。
　制御装置２Ｂと複数のフィールド機器９０Ｄ～９０Ｆとの間、および、制御装置２Ｃと複数のフィールド機器９０Ｇ～９０Ｉとの間においても、システム周期に従って、データが遣り取りされる。このようなデータの遣り取りによって、制御装置２およびフィールド機器９０の制御動作が実現される。以下の説明では、ネットワーク１１０上の通信を「下位ネットワーク（ＮＷ）通信」とも称する。
　上位のネットワーク１１に接続される制御装置２Ａ，２Ｂおよび２Ｃの間では、予め定められたシステム周期に従って、各制御装置２が入力処理によってフィールド機器９０から収集したデータ、演算処理によって生成した出力データなどが遣り取りされる。このようなデータの遣り取りによって、制御装置２Ａに接続されるフィールド機器９０、制御装置２Ｂに接続されるフィールド機器９０および制御装置２Ｃに接続されるフィールド機器９０を連係して動作させることができる。すなわち、異なる工程間でフィールド機器９０を連係して動作させることができる。以下の説明では、ネットワーク１１上の通信を「上位のネットワーク（ＮＷ）通信」とも称する。
　本実施の形態に従う制御システム１においては、下位ネットワーク通信におけるデータの伝送を開始すべきタイミングは、複数の制御装置２Ａ，２Ｂおよび２Ｃの間で互いに時刻同期されているタイマに基づいて決定される。これにより、複数の制御装置２Ａ，２Ｂおよび２Ｃの間では、フィールド機器９０との間でデータを遣り取りするタイミングなどを互いに一致させることができるため、結果的に、異なる工程間でフィールド機器９０の制御タイミングを同期させることができる。
　＜Ｄ．制御装置２の構成と時刻同期＞
　図５は、本実施の形態に係る制御装置２のユニットの構成例を示す模式図である。図５を参照して、制御システム１が備える制御装置２は、ＣＰＵ（Central　Processing　Unit）のユニット１００（以下、ＣＰＵユニット１００と称する）、１または複数の機能ユニット２００、および１または複数の機能ユニット３００を含む。図５では、制御装置２が備える機能ユニット３００は４台としているが、１台または２台以上であってよく、また制御装置２が備える機能ユニット２００は１台としているが、２台以上であってよい。ＣＰＵユニット１００は、１または複数の機能ユニット２００を、データバス１１１と信号線１１３を介して接続する。また、ＣＰＵユニット１００は、１または複数の機能ユニット３００を、データバス１１２を介して接続する。
　データバス１１１は、限定されないが、例えばＰＣＩｅ（PCI　Express（ピーシーアイエクスプレス）)に従うＩ／Ｏシリアルインタフェースのバスである。信号線１１３は、光ファイバケーブルまたは電気的な信号ケーブルであり、トリガ信号である時刻同期信号１３０を伝送する。
　ＣＰＵユニット１００は、制御対象に応じて作成されたプログラムを実行するプログラム実行部を有している。より具体的には、ＣＰＵユニット１００は、システムプログラムおよび各種のユーザプログラムを実行する演算処理部に相当する。
　機能ユニット２００は、通信処理または情報処理を実施する。機能ユニット２００は、データバス１１１を接続するインターフェイスおよび信号線１１３を接続する信号ポート２１２Ｐを備える。機能ユニット２００はネットワーク１１と制御装置２との間を仲介するように配置されることで、ＣＰＵユニット１００は、機能ユニット２００を介して、ネットワーク１１に接続されたデバイスとの間でデータ通信を行うことができる。また、ＣＰＵユニット１００の信号ポート１１０Ｐと機能ユニット２００の信号ポート２１２Ｐとの間に信号線１１３が接続されることで、ＣＰＵユニット１００および機能ユニット２００は信号線１１３を介して時刻同期信号１３０を受信する。
　本実施の形態において、機能ユニット２００は、ＣＰＵユニット１００に対するネットワーク１４等のインターネットからのアクセス、および、ネットワーク１１内の他の装置からのＣＰＵユニット１００に対するアクセスを監視するとともに、何らかのセキュリティ事象の発生を検知すると、制御装置２の内部または外部へ当該検知したセキュリティ事象に係る通知を行う。なお、機能ユニット２００が実施する情報処理は、セキュリティ監視処理に限定されない。
　機能ユニット３００は、フィールド機器９０等の制御対象の設備および装置、ならびに、それらに配置されている各種デバイス（センサやアクチュエータなど）との間で信号を遣り取りする、いわゆるＩ／Ｏユニットの機能を備える。具体的には、機能ユニット３００は、ＣＰＵユニット１００において算出される指令値をフィールドへ出力、あるいは、フィールドからの入力値を収集する。機能ユニット３００としては、例えば、制御対象からのデジタル信号を受取るＤＩ（Digital　Input）モジュール、制御対象に対してデジタル信号を出力するＤＯ（Digital　Output）モジュール、制御対象からのアナログ信号を受取るＡＩ（Analog　Input）モジュール、制御対象に対してアナログ信号を出力するＡＯ（Analog　Output）モジュールのうち１または複数のモジュールを有している。さらに、機能ユニット３００としては、ＰＩＤ（Proportional　Integral　Derivative）制御やモーション制御といった特殊機能を実装したコントローラを含み得る。
　機能ユニット２００または機能ユニット３００は、ＣＰＵユニット１００に対して、着脱自在に外付けされ得る拡張ユニットとして提供され得る。
　（ｄ１．ＣＰＵユニット１００の構成）
　図６は、本実施の形態に係る制御装置２に含まれるＣＰＵユニット１００のハードウェア構成例を示すブロック図である。
　ＣＰＵユニット１００は、プロセッサ１０２と、チップセット１０４と、主記憶装置１０６と、二次記憶装置１０８と、上位のネットワークコントローラ１０５と、ＵＳＢ（Universal　Serial　Bus）コントローラ１０７と、メモリカードインターフェイス１１４と、ローカルバスコントローラ１２０，１２２と、フィールドネットワークコントローラ１１８と、カウンタ１２６と、ＲＴＣ（Real　Time　Clock）１２８と、信号ポート１１０Ｐを含む。
　プロセッサ１０２は、ＣＰＵ、ＭＰＵ（microprocessor　unit）、ＧＰＵ（Graphics　Processing　Unit）などで構成され、二次記憶装置１０８に格納された各種プログラムを読出して、主記憶装置１０６に展開して実行することで、制御対象に応じた制御、および、後述するような各種処理を実現する。二次記憶装置１０８は、例えば、ＨＤＤ（Hard　Disk　Drive）やＳＳＤ（Solid　State　Drive）などの不揮発性記憶装置などで構成される。主記憶装置１０６は、ＤＲＡＭ（Dynamic　Random　Access　Memory）やＳＲＡＭ（Static　Random　Access　Memory）などの揮発性記憶装置などで構成される。
　チップセット１０４は、プロセッサ１０２と各デバイスを制御することで、ＣＰＵユニット１００全体としての処理を実現する。
　二次記憶装置１０８には、基本的な機能を実現するためのシステムプログラムに加えて、制御対象の製造装置や設備に応じて作成されるユーザプログラムが格納される。さらに、二次記憶装置１０８には、後述するような時系列データベースも格納される。
　上位のネットワークコントローラ１０５は、上位のネットワーク１１を介して、製造実行システム４００またはクラウド上の装置（図１参照）などとの間のデータを遣り取りする。ＵＳＢコントローラ１０７は、ＵＳＢ接続を介してサポート装置５００との間のデータの遣り取りを制御する。
　メモリカードインターフェイス１１４は、メモリカード１１６を着脱可能に構成されており、メモリカード１１６に対してデータを書込み、メモリカード１１６から各種データ（ユーザプログラムやトレースデータなど）を読出すことが可能になっている。
　カウンタ１２６は、ＣＰＵユニット１００における各種処理の実行タイミングを管理するための時刻基準として用いられる。カウンタ１２６は、典型的には、所定周期毎にカウンタ値をインクリメントまたはデクリメントする。ＣＰＵユニット１００は、カウンタ１２６として、プロセッサ１０２を駆動するシステムバス上に配置された、ハードウェアタイマーである高精度イベントタイマー（ＨＰＥＴ：High　Precision　Event　Timer）などを用いて実装してもよいし、あるいは、ＡＳＩＣ（Application　Specific　Integrated　Circuit）やＦＰＧＡ（Field-Programmable　Gate　Array）などの専用回路を用いて実装してもよい。
　ＲＴＣ１２８は、計時機能を有する一種のカウンタであり、現在時刻をプロセッサ１０２などへ提供する。
　ローカルバスコントローラ１２２は、ＣＰＵユニット１００に接続され得る機能ユニット３００－１，３００－２，…との間でデータを遣り取りするインターフェイスである。ローカルバスコントローラ１２２は、データバス１１２を介して接続される他のデバイスである、機能ユニット３００－１，３００－２，…との間でタイミングを管理するための時刻基準として用いられるカウンタ１２３を有している。同様に、機能ユニット３００－１，３００－２，…の各々も、ローカルバスコントローラ１２２および他の機能ユニット３００との間でタイミングを管理するための時刻基準として用いられるカウンタ１２５を有している。カウンタ１２３およびカウンタ１２５については、上述のカウンタ１２６と同様の構成を採用できる。
　フィールドネットワークコントローラ１１８は、ネットワーク１１０を介したフィールド機器９０を含む他のデバイスとの間のデータの遣り取りを制御する。フィールドネットワークコントローラ１１８は、他のデバイスとの間でタイミングを管理するための時刻基準として用いられるカウンタ１１９を有している。
　ローカルバスコントローラ１２０は、ＣＰＵユニット１００に接続され得る機能ユニット２００－１，２００－２，…との間でデータを遣り取りするインターフェイスである。ローカルバスコントローラ１２０は、データバス１１１を介して接続される他のデバイスである、機能ユニット２００－１，２００－２，…との間でタイミングを管理するための時刻基準として用いられるカウンタ１２１を有している。同様に、機能ユニット２００－１，２００－２，…の各々も、ローカルバスコントローラ１２０との間でタイミングを管理するための時刻基準として用いられるカウンタ２１３を有している。カウンタ１２１およびカウンタ２１３は上述のカウンタ１２６と同様の構成を採用できる。
　また、ネットワーク１１０上の各デバイスも、フィールドネットワークコントローラ１１８との間でタイミングを管理するための時刻基準として用いられるカウンタを有している。
　カウンタ１１９ならびに各デバイスが有するカウンタについては、上述のカウンタ１２６と同様の構成を採用できる。
　フィールドネットワークコントローラ１１８は、ネットワーク１１０を介した定周期通信を行うための通信マスタとして機能し、フィールドバスに接続されている各デバイスが有するカウンタが示すカウンタ値とカウンタ１１９が示すカウンタ値との差分を逐次監視して、必要に応じて、カウンタ値にずれが発生しているデバイスに対して補正を指示するための同期信号を出力する。このように、フィールドネットワークコントローラ１１８は、デバイスのカウンタが示すカウンタ値をカウンタ１１９が示すカウンタ値と一致させるための指令をデバイスへ与える同期管理機能を有している。
　信号ポート１１０Ｐは、時刻同期信号１３０を伝送する信号線１１３が接続される。
　図６のＣＰＵユニット１００では、カウンタ１１９、カウンタ１２１およびカウンタ１２３は、カウンタ１２６と同期する。
　図６には、プロセッサ１０２がプログラムを実行することで必要な機能が提供される構成例を示したが、ＣＰＵユニット１００は、これらの提供される機能の一部または全部を、専用のハードウェア回路（例えば、ＡＳＩＣ（Application　specific　Integrated　Circuit）またはＦＰＧＡ（Field-Programmable　Gate　Array）など）を用いて実装してもよい。あるいは、ＣＰＵユニット１００の主要部を、汎用的なアーキテクチャに従うハードウェア（例えば、汎用パソコンをベースとした産業用パソコン）を用いて実現してもよい。この場合には、仮想化技術を用いて、用途の異なる複数のＯＳ（Operating　System）を並列的に実行させるとともに、各ＯＳ上で必要なアプリケーションを実行させるようにしてもよい。
　本実施の形態に係る制御システム１においては、ＣＰＵユニット１００およびサポート装置５００が別体として構成されているが、これらの機能の全部または一部を単一の装置に集約するような構成を採用してもよい。
　（ｄ２．機能ユニット２００の構成）
　図７は、本実施の形態に係る制御装置２に含まれる機能ユニット２００のハードウェア構成例を示すブロック図である。図７を参照して、機能ユニット２００は、プロセッサ２０２、チップセット２０４、主メモリ２０６、ストレージ２０８、ユニット間インターフェイス２１０、ネットワークインターフェイス２２０、および信号ポート２１２Ｐを含む。信号ポート２１２Ｐは、時刻同期信号１３０を伝送する信号線１１３が接続される。
　プロセッサ２０２は、ＣＰＵ、ＭＰＵ、ＧＰＵなどで構成される。上述のＣＰＵユニット１００と同様に、機能ユニット２００は、１または複数のプロセッサ２０２、および／または、１または複数のコアを有するプロセッサ２０２を有している。チップセット２０４は、プロセッサ２０２および周辺エレメントを制御することで、機能ユニット２００全体としての処理を実現する。チップセット２０４は、時刻同期信号１３０を生成する回路素子である信号ジェネレーター２６を含む。信号ジェネレーター２６からの時刻同期信号１３０は、信号ポート２１２Ｐを介して信号線１１３に送出される。主メモリ２０６は、ＤＲＡＭやＳＲＡＭなどの揮発性記憶装置などで構成される。ストレージ２０８は、例えば、フラッシュメモリなどの不揮発性記憶装置などで構成される。
　プロセッサ２０２は、ストレージ２０８に格納された各種プログラムを読出して、主メモリ２０６に展開して実行することで、例えばセキュリティ事象の監視などの処理を実現する。ストレージ２０８には、基本的な処理を実現するためのシステムプログラム２２とユーザプログラム２０を格納する。また、ストレージ２０８は、機能ユニット２００が収集した観測値の時系列データを格納する記憶領域２１を有する。
　ユーザプログラム２０は、ユニット間の時刻同期を制御する時刻同期プログラム２３おおよびセキュリティ監視処理のためのセキュリティプログラム２４を含む。時刻同期プログラム２３は、実行されることにより後述する補正部２０Ａまたは補正部２０Ｂを実現するための補正プログラム２５を含む。また、セキュリティプログラム２４は、制御装置２の運用者または管理者などが予め定めた規則などを規定するセキュリティ設定に基づく、セキュリティ監視処理を実施し、処理の結果に基く観測値を収集し、時系列データとして記憶領域２１に格納する。
　ユニット間インターフェイス２１０は、データバス１１１を接続する。ユニット間インターフェイス２１０は、データバス１１１を介してＣＰＵユニット１００とデータを遣り取りする。
　ユニット間インターフェイス２１０は、ＣＰＵユニット１００または他の機能ユニット２００とデータを送受信するためのコントローラ（Tx/Rx　CTRL）およびバッファを備えるデータ通信回路２１１、およびカウンタ２１３を備える。
　ネットワークインターフェイス２２０は、ネットワーク１１を介してデータを遣り取りするためにコントローラ（Tx/Rx　CTRL）２２２およびバッファ２２６を含む。
　ユニット間インターフェイス２１０およびネットワークインターフェイス２２０が備えるバッファは、送信すべきデータおよび受信したデータなどを一時的に蓄える記憶部に相当する。カウンタ２１３は、ＣＰＵユニット１００が備えるカウンタ１２６（図６参照）と同様の構成を備える。
　機能ユニット２００のネットワークインターフェイス２２０およびユニット間インターフェイス２１０は、ＮＩＣ（Network　Interface　Card）から構成されてもよい。また、図７には、プロセッサ２０２がプログラムを実行することで必要な処理が実現される構成例を示したが、これらの提供される処理の一部または全部を、専用のハードウェア回路（例えば、ＡＳＩＣまたはＦＰＧＡなど）を用いて実装してもよい。
　（ｄ３．機能ユニット３００の構成）
　図８は、本実施の形態に係る制御装置２に含まれる機能ユニット３００のハードウェア構成例を示すブロック図である。図８を参照して、機能ユニット３００は、制御システム１による様々な機械または設備等の制御を実現するために必要な各種機能を提供する。より具体的には、機能ユニット３００の各々は、機能モジュール１５７と、Ｉ／Ｏインターフェイス１５９と、通信回路１６１とを含む。
　機能モジュール１５７は、各機能ユニット３００の主たる処理を実行する部分であり、制御対象の機械または設備などからのフィールド情報の収集および制御対象の機械または設備などへの指令信号の出力などを司る。
　Ｉ／Ｏインターフェイス１５９は、制御対象の機械または設備等との間の信号の遣り取りを仲介する回路である。
　通信回路１６１は、データバス１１２を順次転送されるデータを処理する。すなわち、通信回路１６１は、データバス１１２を介して何らかのデータを受信すると、当該受信したデータを処理した後に、データバス１１２上において次に位置する機能ユニット３００へ当該通信データを送信する。通信回路１６１は、このようなデータをリレーする機能を提供する。
　より具体的には、通信回路１６１は、送受信ポート１６２，１６４、送受信のためのコントローラ１６６およびカウンタ１６８を含む。
　送受信ポート１６２，１６４は、データバス１１２と物理的に接続される部位であり、コントローラ１６６からの指令に従って、データバス１１２上を伝送されるデータの受信および再生などの処理を行うことで、データの順次転送を実現する。
　コントローラ１６６は、データバス１１２上を転送されるデータの読出し、データの変更等のデータ処理を実施する。
　カウンタ１６８は、コントローラ１６６による指令出力または機能モジュール１５７での処理実行などのタイミングの基準となるクロックを発生する。カウンタ１６８は、としては、例えばリアルタイムクロックによるカウンタを採用することもできるが、本実施の形態においては、所定周期でカウントアップ（インクリメント）するフリーランカウンタを適用することができる。
　（ｄ４．ＣＰＵユニット１００のソフトウェア構成例）
　次に、本実施の形態に係る制御システム１を構成するＣＰＵユニット１００のソフトウェア構成例について説明する。
　図９は、本実施の形態に係るＣＰＵユニット１００のソフトウェア構成例を示すブロック図である。図９を参照して、ＣＰＵユニット１００は、ＰＬＣエンジン１５０と、時系列データベース１８０と、上位接続プログラム１９２と、ゲートウェイプログラム１９４とを含む。
　ＰＬＣエンジン１５０は、典型的には、ＣＰＵユニット１００のプロセッサ１０２が、二次記憶装置１０８に格納されているシステムプログラムを読出して主記憶装置１０６に展開して実行することで各種プログラムの実行環境が提供され、当該実行環境下において、各種プログラムを実行することができる。
　より具体的には、ＰＬＣエンジン１５０は、制御プログラム１５２と、変数管理プログラム１６０と、スケジューラプログラム１７０と、入力プログラム１７２と、出力プログラム１７４と、時刻同期プログラム１７７を含む。変数管理プログラム１６０と、スケジューラプログラム１７０と、入力プログラム１７２と、出力プログラム１７４とについては、システムプログラムの一部として実装されてもよい。この場合には、これらのプログラムが提供するそれぞれの機能を単一のシステムプログラムが提供するようにしてもよい。
　制御プログラム１５２は、典型的には、ユーザプログラム１５４と、データベース書込みプログラム１５６と、シリアライズ通信プログラム１５８とにより構成される。ユーザプログラム１５４は、制御演算機能を提供する主たる部分に相当し、ＣＰＵユニット１００の制御対象の製造装置や設備などに応じて任意に構成することができる。ユーザプログラム１５４は、例えば、ファンクションブロックなどを利用したラダーロジックなどで規定することができる。
　データベース書込みプログラム１５６は、ユーザプログラム１５４内に規定された命令によって呼び出され、時系列データベース１８０に対して指定されたデータを書込む。
　シリアライズ通信プログラム１５８は、データベース書込みプログラム１５６から時系列データベース１８０に対して書込まれるデータに対してシリアライズ処理を行う。より具体的には、シリアライズ通信プログラム１５８は、時系列データを格納可能なバイト列に変換する処理（シリアライズ）を実行する。対象のデータは、シリアライズ処理により所定のバイト列に変換された上で、時系列データベース１８０内に格納される。なお、時系列データベース１８０へのデータ書込みの速度およびデータ容量などに応じて、必ずしもシリアライズ処理を行う必要はない。すなわち、シリアライズ通信プログラム１５８はオプショナルな構成である。
　変数管理プログラム１６０は、ＰＬＣエンジン１５０で利用可能な値を変数の形で管理する。より具体的には、変数管理プログラム１６０は、ＣＰＵユニット１００の状態などを示すシステム変数と、ＣＰＵユニット１００とローカルバスまたはフィールドバスを介して接続される各種デバイスが保持する値を示すデバイス変数と、ＣＰＵユニット１００で実行されるユーザプログラム１５４が保持する値を示すユーザ変数とを管理する。
　入力プログラム１７２は、ＣＰＵユニット１００とローカルバスまたはフィールドバスを介して接続される各種デバイスから入力データを取得する機能を提供する。
　出力プログラム１７４は、ＣＰＵユニット１００において実行されるユーザプログラム１５４によって算出される指令値（出力データ）をデータバス１１２またはネットワーク１１０を介して接続される対象のデバイスへ出力する。
　時刻同期プログラム１７７は、ＣＰＵユニット１００内の制御プログラムの実行時に、ＣＰＵユニット１００と、データバス１１１に接続される機能ユニット２００と、データバス１１２に接続される機能ユニット３００と、ネットワーク１１０に接続されるフィールド機器９０との間における時刻同期を実現する。時刻同期プログラム１７７は、時刻同期をとるために管理するタイマを適宜補正するための補正プログラム１７８を備える。補正プログラム１７８が実行されることにより後述する補正部１０Ｂが実現される。補正部１０Ｂにより実施される補正処理については後述する。
　スケジューラプログラム１７０は、ＣＰＵユニット１００のプロセスまたはタスクなどに対して、リソース割当てや実行タイミングなどを管理する。このような、プロセスまたはタスクは、制御プログラム１５２および変数管理プログラム１６０、入力プログラム１７２、出力プログラム１７４および時刻同期プログラム１７７等がＣＰＵユニット１００により実行されることにより生成され得るプロセスまたはタスクが含まれる。
　時系列データベース１８０は、典型的には、主記憶装置１０６または二次記憶装置１０８に配置され、データを格納する機能とともに、外部からの要求（クエリ）に応答して、指定されたデータを応答する検索機能を搭載している。時系列データベース１８０は、データベース書込みプログラム１５６により書込まれる時系列データ１８２を格納している。すなわち、時系列データベース１８０は、入力データ、出力データ、制御プログラム１５２による制御演算において算出される演算データ、製造データ、イベントデータの少なくとも一部を時系列に格納する。このような入力データおよび出力データには、ＣＰＵユニット１００が機能ユニット３００から受信するデータおよびＣＰＵユニット１００が機能ユニット３００へ送信するデータが含まれる。また、イベントデータには、ＣＰＵユニット１００が、機能ユニット２００から受信するセキュリティ監視に関するデータが含まれ得る。
　上位接続プログラム１９２は、製造実行システム４００などの上位のネットワーク１３に接続された外部装置との間でデータを遣り取りする。本実施の形態に係るＣＰＵユニット１００においては、ＣＰＵユニット１００から製造実行システム４００に対して入力データや演算データが出力されるとともに、製造実行システム４００から製造情報を受信することができる。このように、上位接続プログラム１９２は、制御対象に関連付けられた製造実行システム４００から製造データを取得する製造データ取得機能を提供する。
　本実施の形態では、製造実行システム４００は時系列ＤＢ４５０を有している。この場合には、上位接続プログラム１９２に代えて、あるいは、上位接続プログラム１９２の一部として、データベース接続プログラム１９３が設けられ得る。データベース接続プログラム１９３は、例えば、リレーショナルデータベースに対してＳＱＬなどのクエリを送信するとともに、応答を受信する処理を実行するようにしてもよい。データベース接続プログラム１９３が実行されることにより、ＣＰＵユニット１００内の時系列データベース１８０の時系列データ１８２は、製造実行システム４００に転送されて、時系列ＤＢ４５０に格納され得る。データベース接続プログラム１９３により製造実行システム４００へ出力される時系列データの詳細については後述する。
　ゲートウェイプログラム１９４は、クラウド上の装置と通信する。例えば、クラウド上のＩｏＴサービスを提供する装置に対して、時系列データベース１８０の時系列データ１８２を提供する。具体的には、ゲートウェイプログラム１９４は、時系列データベース１８０から、指定された種類のデータを指定された周期で取得して、時系列データとして出力する。ゲートウェイプログラム１９４によりＩｏＴサービスの提供装置へ出力される時系列データは、例えば、データベース接続プログラム１９３により製造実行システム４００へ出力される時系列データと同様な構成を備えることができる。
　ＣＰＵユニット１００の入力プログラム１７２は、データバス１１１，１１２および／またはネットワーク１１０を介してセンサ等のフィールド機器９０から入力データを取得する。
　ＣＰＵユニット１００の上位接続プログラム１９２は、製造実行システム４００から製造データを取得する。変数管理プログラム１６０は、これらの取得された入力データおよび製造データを変数として管理する。
　ユーザプログラム１５４は、変数管理プログラム１６０により管理されるシステム変数、デバイス変数、ユーザ変数を参照しつつ、予め指定された制御演算を実行し、その実行結果（出力データ）を変数管理プログラム１６０に出力する。
　出力プログラム１７４は、ユーザプログラム１５４の制御演算によって算出される出力データを制御出力として、データバス１１２および／またはネットワーク１１０を介してアクチュエータ等のフィールド機器９０へ出力する。
　データベース書込みプログラム１５６は、変数管理プログラム１６０により管理される変数のうち指定された観測値を時系列データベース１８０に書込む。
　上位接続プログラム１９２は、変数管理プログラム１６０により管理される変数のうち指定された変数の値、および／または、時系列データベース１８０に格納された時系列データ１８２のうち指定されたデータを、時系列データとして製造実行システム４００へ出力する。
　ゲートウェイプログラム１９４は、変数管理プログラム１６０により管理される変数のうち指定された変数の値、および／または、時系列データベース１８０に格納された時系列データ１８２のうち指定されたデータを、時系列データとしてＩｏＴサービスへ出力する。ＩｏＴサービスの提供装置は、例えば、ＣＰＵユニット１００からの時系列データに基づいて、挙動解析を行って、制御対象の設備や装置などの予知保全などを行うサービスを提供する。
　（ｄ５．時刻同期の構成）
　まず、本実施の形態に係る制御装置２は、時刻およびカウンタを同期させる機能（以下、それぞれ「時刻同期」および「カウンタ同期」とも称す。）を有している。
　本明細書において、「時刻」は、時の流れにおけるある一点を示すものを意図し、例えば、時分秒などの単位を用いて規定される。「カウンタ」は、制御装置２および関連する装置内でタイミングを制御するための値を包含し、基本的には、予め定められた単位時間毎に所定値ずつインクリメントまたはデクリメントされる値（以下では、カウンタが示す値を「カウンタ値」とも称す。）を示す。本実施の形態では、限定されないが、カウンタ値はタイマの値に相当し、例えばナノ秒のオーダを表現し得る６４ビット長の整数値を表す。
　基本的には、時刻の同期精度は、カウンタの同期精度より劣っていることから、本実施の形態では、制御装置２を構成するユニット間および各ユニットとフィールド機器９０を含む他のデバイスとの間では、カウンタ値を用いた時刻同期が採用される。
　図１０Ａと図１０Ｂは、本実施の形態に係る制御装置２が管理する時刻同期のための構成の一例を模式的に示す図である。図１０Ａと図１０Ｂを参照して、ネットワーク１１から各制御装置２がマスタクロックのカウンタ値を取得するための構成、および時刻同期信号１３０をトリガとして時刻同期の実現するための構成を説明する。図１０Ａと図１０Ｂでは、時刻同期信号１３０は、機能ユニット２００の信号ジェネレーター２６（図７参照）により生成されて信号線１１３に伝送される。
　このような時刻同期を実現する構成を、例えば、制御装置２にネットワーク１１を介してＴＳＮ（Time-Sensitive　Networking）のマスタクロックが提供されるケース（図１０Ａ参照）と、制御装置２にネットワーク１１を介してＥｔｈｅｒＣＡＴ（登録商標：Ethernet　for　Control　Automation　Technology）のマスタクロックが提供されるケース（図１０Ｂ参照）とに分けて説明する。なお、ネットワーク１１を介して制御装置２に提供されるマスタクロックの規格は、これらに限定されず、例えばＩＥＥＥ１５８８であってもよい。
　まず、図１０Ａを参照して、ＴＳＮのマスタクロック１９１Ａを、例えばネットワーク１１上の装置／ライン管理装置１９０が提供すると想定する。マスタクロック１９１Ａは、例えばインターネット上に配置された時刻同期サーバが管理する絶対時刻を示す。なお、マスタクロック１９１Ａは、ネットワーク１１上の他の装置であってもよい。
　機能ユニット２００は、時刻同期プログラム２３が実行されることにより、同期処理部２００Ａを備える。同期処理部２００Ａは、ネットワークインターフェイス２２０を介して装置／ライン管理装置１９０と通信し、マスタクロック１９１Ａを参照する。また、同期処理部２００Ａは、カウンタＤＣ１およびカウンタＯＣ１を有する。同期処理部２００Ａは、カウンタ値の補正処理を実施する補正部２０Ａを備えてもよい。カウンタＤＣ１とカウンタＯＣ１は、例えばカウンタ２１３（図６または図７参照）に相当する。
　また、ＣＰＵユニット１００は、時刻同期プログラム１７７が実行されることにより、同期処理部１００Ａを備える。同期処理部１００Ａは、補正部１０Ｂ、記憶領域１０Ｃ、カウンタＤＣ２およびカウンタＯＣ２を備える。カウンタＤＣ２は、カウンタ１１９およびカウンタ１２３（図６参照）に対応する。また、カウンタＤＣ２は、スケジューラプログラム１７０が制御プログラム１５２等の実行タイミングをスケジューリングするために参照するカウンタ（図６のカウンタ１２６等）にも対応する。また、カウンタＯＣ２はカウンタ１２１（図６参照）に対応する。なお、カウンタＯＣ１，ＯＣ２は、Ordinary　Clockによるカウンタを表し、カウンタＤＣ１，ＤＣ２はDistributed　Clockによるカウンタを表す。
　同期処理部２００Ａは、装置／ライン管理装置１９０の時刻同期サーバとしての機能を利用して、マスタクロック１９１Ａの時刻を取得するとき、ネットワーク１１等の伝送遅延を補正する。これにより、同期処理部２００Ａは、マスタクロック１９１Ａから、より正確な時刻を取得することができる。同期処理部２００Ａは、マスタクロック１９１Ａから取得した時刻に基づくカウンタ値をカウンタＯＣ１に設定する。同期処理部２００Ａは、定期的に装置／ライン管理装置１９０からマスタクロック１９１Ａの時刻を取得し、カウンタＯＣ１に設定する。
　これにより、機能ユニット２００では、同期処理部２００Ａは、カウンタＯＣ１をマスタクロック１９１Ａに同期させることが可能となる。
　また、機能ユニット２００は、ＣＰＵユニット１００に対して時刻同期サーバとして機能する。すなわち、同期処理部２００Ａは、周期的に、カウンタＯＣ１のカウンタ値をデータバス１１１に送信する。これにより、機能ユニット２００は、データバス１１１に接続されたＣＰＵユニット１００に対し、マスタクロック１９１Ａに同期しているカウンタ値（すなわち、カウンタＯＣ１のカウンタ値）を提供することができる。
　一方、ＣＰＵユニット１００の同期処理部１００Ａは、例えば起動時にデータバス１１１を介してカウンタＯＣ１のタイマ値を受信し、受信したタイマ値をカウンタＯＣ２に設定する。以降は、同期処理部１００Ａは、カウンタＯＣ２のカウンタ値を内部のハードウェア回路からの出力に同期して周期的に更新（インクリメント、またはデクリメント）し、更新後の値をカウンタＤＣ２に設定する。これにより、カウンタＤＣ２のカウンタ値は周期的に更新される。
　したがって、ＣＰＵユニット１００では、同期処理部１００Ａは、マスタクロック１９１Ａに同期したカウンタＯＣ１に、カウンタＯＣ２およびカウンタＤＣ２を同期させるので、カウンタＤＣ２をマスタクロック１９１Ａに同期させることが可能となる。
　ＣＰＵユニット１００は、プログラムのスケジューリングを、上記に述べたマスタクロック１９１Ａとカウンタとの同期に基づき実施する。この点を図６と図９を参照し説明する。より具体的には、スケジューラプログラム１７０は、カウンタ１２６を基準にして制御プログラム１５２等のスケジューリングを実施する。また、入力プログラム１７２および出力プログラム１７４は、カウンタ１２６に同期したカウンタ１１９およびカウンタ１２３を基準にして各デバイスと時刻同期を実施する。これにより、ＣＰＵユニット１００内における制御プログラム１５２等のスケジューリング、および制御装置２に接続される各デバイスと当該制御装置２の時刻同期を、マスタクロック１９１Ａを基準にして実施することが可能となる。その結果、ＣＰＵユニット１００内における制御プログラム等のスケジューリングおよび制御装置２に接続される各デバイスと当該制御装置２の間の入出力を、マスタクロック１１９Ａに同期させて実施することが可能となる。
　（ｄ６．時刻同期信号に基づくカウンタの補正）
　本実施の形態では、例えば、カウンタＤＣ２のカウンタ値の更新はＣＰＵユニット１００の内部のハードウェア回路の出力信号に同期して実施される。そのため、ハードウェア回路の誤差等に起因して機能ユニット２００のカウンタＯＣ１のカウンタ値と、ＣＰＵユニット１００のカウンタＤＣ２のカウンタ値との差（以下、これを同期ずれともいう）が大きくなる可能性がある。同期ずれが大きくなると、ＣＰＵユニット１００内における制御プログラムのスケジューリング、および制御装置２に接続される各デバイスと当該制御装置２との間の入出力を、マスタクロック１１９Ａに同期させて実施することができないとの事態が生じる。なお、上記の差が生じる要因は、ハードウェア回路の誤差等に限定されない。
　このような事態を防止するために、同期処理部１００Ａは、同期ずれを低減するための値（以下、調整値Ｄともいう）を用いてカウンタＤＣ２のカウンタ値を補正する。具体的には、補正部１０Ｂは、信号線１１３から時刻同期信号１３０を受信したとき、ラッチ処理を含む補正処理を実施する。
　ラッチ処理では、補正部１０Ｂは、カウンタＤＣ２のカウンタ値をラッチ（取得）し、ラッチしたカウンタ値ＬＤＣ２を記憶領域１０Ｃに格納する。また、ラッチ処理では、補正部１０Ｂは、データバス１１１を介して伝送されるカウンタＯＣ１のカウンタ値をラッチ（受信）し、ラッチしたカウンタ値ＬＯＣ１を記憶領域１０Ｃに格納する。
　補正処理では、ラッチされたカウンタ値に調整値Ｄ（正の値または負の値）を加算し、加算後の値を、カウンタＤＣ２に設定する。
　補正としては、上記の調整値ＤをＮ（Ｎ≧２）個の値に分割し、分割された値Ｄｉ（ｉ＝１，２，３，…Ｎ）の各値Ｄｉを周期的にカウンタＤＣ２のカウンタ値に累積的に加算してもよい。これにより、加算がＮ回繰返されて、カウンタＤＣ２のカウンタ値を、徐々に（滑らかに）変化させることができる。
　また、補正としては、調整値Ｄを、指定された頻度でカウンタＤＣ２のカウンタ値に加算するとしてもよい。
　なお、上記の調整値Ｄは、固定または可変である。可変値としては、ラッチされたカウンタ値ＬＯＣ１とＬＤＣ２との差の大きさに従い決定された値を含み得る。また、上記の“Ｎ”の値も固定または可変であってよく、可変値としては、例えば調整値Ｄの大きさに従い決定された値を含み得る。
　また、補正部１０Ｂは、時刻同期信号１３０を受信する毎に算出されるカウンタ値ＬＯＣ１とＬＤＣ２との差の変化（ドリフト状の変動）の傾向を検出し、変化傾向に応じて上記の調整値Ｄまたは“Ｎ”の値を決定してもよい。つまり、時刻同期信号１３０を受信する毎に算出される同期ずれが小さくなるように、すなわち同期ずれの差が所定値に収束するように、上記の調整値Ｄまたは“Ｎ”の値を決定する。例えば、変動幅が大きいほど調整値Ｄを大きくし、または“Ｎ”の値を小さくすることで、同期ずれは小さくなり、且つ同期ずれは早めに所定値に収束し得る。
　また、補正として、カウンタＤＣ２の値に上記の調整値ＤをセットすることによるカウンタＤＣ２の初期化が含まれてもよい。
　また、補正処理が実施されるタイミングは、時刻同期信号１３０が受信された時点であってもよく、または、時刻同期信号１３０を受信した時から所定時間経過後であってもよい。
　また、時刻同期信号１３０の送信元のユニットは、機能ユニット２００に限定されず、図１の制御システム１に備えられる他のユニットであってもよい。例えば、図１の制御システム１に備えられる図示しない所定のトリガ信号発生装置、またはいずれかの制御装置２（当該制御装置２のＣＰＵユニット１００または機能ユニット２００,３００（図５参照））、または装置／ライン管理装置１９０であってもよい。また、本実施の形態では、時刻同期信号１３０は、周期的に、例えば１ｍ秒毎に出力されるが、周期的に出力される方式に限定されない。例えば、機能ユニット２００の同期処理部２００ＡのカウンタＯＣ１のカウンタ値が、ある指示値に等しくなったときに、時刻同期信号１３０の送信元のユニットが時刻同期信号１３０を出力するとしてもよい。
　（ｄ７．時刻同期の構成の他の例）
　図１０Ａでは、時刻はＴＳＮが提供するマスタクロック１９１Ａから取得されたが、時刻同期のためのマスタの時刻の取得経路はＴＳＮに限定されない。例えば図１０Ｂに示すように、ＥｔｈｅｒＣＡＴのマスタクロック１９１Ｂから取得されてもよい。ＥｔｈｅｒＣＡＴではマスタクロック１９１Ｂは、絶対時刻に同期している。図１０Ｂでは、時刻同期のためにカウンタＤＣ１とＤＣ２が用いられる。
　図１０Ｂを参照して、機能ユニット２００の同期処理部２００Ｂは、定期的に、マスタクロック１９１Ｂの時刻を、伝搬遅延を補正して取得する。同期処理部２００Ｂは、取得した時刻を示すカウンタ値をカウンタＤＣ１に設定する。同期処理部２００Ｂは、カウンタＤＣ１のカウンタ値を周期的に読出し、データバス１１１に伝送する。図１０Ｂでは、カウンタＤＣ１はカウンタ２１３（図６参照）に対応する。また、カウンタＤＣ２は、カウンタ１１９、１２１および１２３（図６参照）ならびに図９においてスケジューラプログラム１７０が制御プログラム１５２等の実行タイミングをスケジューリングするために参照するカウンタ（図６のカウンタ１２６等）に対応する。
　起動時など、ＣＰＵユニット１００の同期処理部１００Ｂは、データバス１１１を介して受信したカウンタ値をカウンタＤＣ２に設定する。その後、カウンタＤＣ２の値を内部のハードウェア回路の出力に同期して更新（インクリメントまたはデクリメント）する。これにより、カウンタＤＣ２のカウント値は周期的に更新される。また、同期処理部１００Ｂの補正部１０Ｂは、時刻同期信号１３０を、信号線１１３を介して受信したとき、データバス１１１を介して受信するカウンタ値をラッチし、ラッチカウンタ値ＬＤＣ１として記憶領域１０Ｃに格納する。また、補正部１０Ｂは、時刻同期信号１３０を受信したとき、カウンタＤＣ２のカウンタ値をラッチし、ラッチカウンタ値ＬＤＣ２として記憶領域１０Ｃに格納する。
　補正部１０Ｂの補正処理では、図１０Ａの場合と同様の補正を実施することができる。図１０Ｂでは、補正に用いる調整値Ｄは、ラッチカウンタ値ＬＤＣ１とＬＤＣ２との差（同期ずれ）の大きさに従い決定された値を含み得る。
　また、補正部１０Ｂは、時刻同期信号１３０を受信する毎に算出されるラッチカウンタ値ＬＤＣ１とＬＤＣ２との差の変化（ドリフト状の変動）の傾向を検出し、変化傾向に応じて上記の調整値Ｄまたは“Ｎ”の値を決定してもよい。例えば、時刻同期信号１３０を受信する毎に算出される差が小さくなるように、すなわち差が所定値に収束するように、上記の調整値Ｄまたは“Ｎ”の値を決定してもよい。
　また、補正として、カウンタＤＣ２の値に上記の調整値をセットすることにより、カウンタＤＣ２の初期化が含まれてもよい。
　また、図１０Ｂの構成においても、補正処理を実施する時期は、図１０Ａと同様の時期であってよい。また、図１０Ｂでは、例えばカウンタＤＣ１のカウンタ値が、ある指示値に等しくなったときに時刻同期信号１３０が信号線１１３に出力されてもよい。
　（ｄ８．時刻同期信号に基づくカウンタの補正の他の例）
　図１０Ａと図１０Ｂでは、補正処理はＣＰＵユニット１００の補正部１０Ｂが実施する構成に限定されず、機能ユニット２００の補正部２０Ａおよび記憶部２０Ｃを用いて実施してもよい。
　具体的には、図１０Ａを参照して、ＣＰＵユニット１００の同期処理部１００Ａは、カウンタＤＣ２のカウンタ値をデータバス１１１に周期的に送信する。補正部２０Ａは、信号線１１３から時刻同期信号１３０を受信するとラッチ処理を実施する。
　ラッチ処理では、補正部２０Ａは、カウンタＯＣ１のカウンタ値をラッチ（取得）し、また、データバス１１１を介して伝送されるカウンタＤＣ２のカウンタ値をラッチ（受信）する。このようしてラッチされたカウンタ値を、ラッチカウンタ値ＬＯＣ１およびＬＤＣ２として記憶部２０Ｃに格納する。
　補正処理では、補正部２０Ａは、記憶部２０Ｃのラッチカウンタ値ＬＯＣ１およびＬＤＣ２の同期ずれの差を算出し、差が小さくなるような調整値Ｄ（正の値または負の値）を決定し、決定した調整値Ｄをラッチカウンタ値ＬＤＣ２に加算する。補正部２０Ａは、加算後のラッチカウンタ値を、データバス１１１を介してＣＰＵユニット１００に転送する。ＣＰＵユニット１００は、受信した加算後のラッチカウンタ値を、カウンタＤＣ２に設定する。これにより、ＣＰＵユニット１００のカウンタＤＣ２のカウンタ値は、同期ずれが補正される。
　また、図１０Ｂでも、補正部２０Ｂが、記憶部２０Ｃを用いてＣＰＵユニット１００のカウンタＤＣ２のカウンタ値の補正処理を実施してもよい。この場合、同期処理部１００Ｂは、カウンタＤＣ２のカウンタ値をデータバス１１１に周期的に送信する。補正部２０Ｂは、信号線１１３から時刻同期信号１３０を受信するとラッチ処理を実施する。
　ラッチ処理では、補正部２０Ｂは、カウンタＤＣ１のカウンタ値をラッチ（取得）し、また、データバス１１１を介して伝送されるカウンタＤＣ２のカウンタ値をラッチ（受信）する。このようしてラッチされたカウンタ値を、ラッチカウンタ値ＬＤＣ１およびＬＤＣ２として記憶部２０Ｃに格納する。
　補正処理では、補正部２０Ｂは、ラッチカウンタ値ＬＤＣ１およびＬＤＣ２の同期ずれの差が小さくなるような調整値Ｄを決定し、決定した調整値Ｄをラッチカウンタ値ＬＤＣ２に加算する。補正部２０Ｂは、加算後の値を、データバス１１１を介してＣＰＵユニット１００に転送する。ＣＰＵユニット１００は、受信した加算後のラッチカウンタ値ＬＤＣ２を、カウンタＤＣ２に設定する。これにより、ＣＰＵユニット１００のカウンタＤＣ２のカウンタ値は、同期ずれが補正される。
　このように、制御装置２では、時刻同期信号１３０が信号線１１３を介して与えられたときの、第１のユニット（機能ユニット２００）のタイマが示す第１のタイマ値（カウンタＯＣ１のカウンタ値）および第２のユニット（ＣＰＵユニット１００）のタイマが示す第２のタイマ値（カウンタＤＣ２のタイマ値）の一方が、データライン（データバス１１１）を介して取得されて、当該取得されたタイマ値に基づいて、第１のユニットのタイマと第２のユニットのタイマとの間の同期ずれが補正される。これにより、第１のユニット（機能ユニット２００）のタイマ（カウンタＯＣ１）に第２のユニット（ＣＰＵユニット１００）のタイマ（カウンタＤＣ２）を合わせることができる。
　図１０Ａと図１０Ｂを参照して、制御システム１は、さらに、ＣＰＵユニット１００および機能ユニット２００とは異なるユニット３７０を備えて、ユニット３７０に上記に述べた補正処理を実施させてもよい。
　ユニット３７０は、信号線１１３とデータバス１１１に接続され得る。ユニット３７０は、ハードウェアプロセッサを備えて、ハードウェアプロセッサがプログラムを実行することにより、補正部２０Ａ（または補正部２０Ｂ）または補正部１０Ｂに相当する補正部３７１を実現する。ユニット３７０は、信号線１１３において時刻同期信号１３０を検出すると、補正部３７１はデータバス１１１を介してカウンタＯＣ１とカウンタＤＣ２（またはカウンタＤＣ１とカウンタＤＣ２）からカウンタ値を読出す。補正部３７１は、読出されたカウンタ値を用いて上記に述べたように、同期ずれが小さくなるようカウンタＤＣ２のカウント値を補正する。補正後のカウンタ値は、データバス１１１を介してカウンタＤＣ２に設定される。
　図１０Ａと図１０Ｂに示された補正部２０Ａ，２０Ｂ、補正部１０Ｂ、および補正部３７１は、調整手段の一実施例である。制御装置２または制御システム１は、補正部２０Ａ，２０Ｂ、補正部１０Ｂ、および補正部３７１によって提供される処理の一部または全部を、専用のハードウェア回路（例えば、ＡＳＩＣまたはＦＰＧＡなど）を用いて実装してもよい。
　以上のとおり、各制御装置２においては、マスタクロック１９１Ａ（または１９１Ｂ）の時刻を用いて、（ｉ）ユニット間で時刻同期が実現され、また（ｉｉ）各ユニットと当該ユニットに接続されるデバイス間で時刻同期が実現され、また（ｉｉｉ）ＣＰＵユニット１００ではスケジューラプログラム１７０により制御プログラム１５２，入力プログラム１７２および出力プログラム１７４の実行についての時刻同期が実現される。さらに各制御装置２が共通のマスタクロック１９１Ａ，１９１Ｂを用いた時刻同期を実施することで、（ｉｖ）異なる制御装置２の間で、すなわち異なる工程間で時刻同期を実現することができる。
　図１０Ａと図１０Ｂでは、制御システム１は補正部２０Ａ,２０Ｂ、補正部１０Ｂおよび補正部３７１を備えるよう構成されるが、これら補正部の少なくとも１つを備えるよう構成されてもよい。
　＜Ｅ．処理フロー＞
　図１１は、本実施の形態に係る処理のフローチャートの一例を示す図である。図１１は、同期処理と観測値の収集処理を含む。図１１を参照して、機能ユニット２００のプロセッサ２０２は同期処理部２００Ａ（または２００Ｂ）による処理を実施する。
　まず、プロセッサ２０２は、マスタクロック１９１Ａ（または１９１Ｂ）から時刻を取得してカウンタＯＣ１（またはＤＣ１）にタイマ値を設定する（ステップＳ１）。
　プロセッサ２０２は、時刻同期信号１３０の送信時期になったかを判定する（ステップＳ３）。時刻同期信号１３０の送信時期でないと判定すると（ステップＳ３でＮＯ）、ステップＳ１に戻るが、送信時期になったと判定すると（ステップＳ３でＹＥＳ）、信号ジェネレーター２６により時刻同期信号１３０を生成し、信号線１１３に出力する（ステップＳ５）。
　また、プロセッサ２０２は、カウンタＯＣ１（またはＤＣ１）のカウンタ値をデータバス１１１に周期的に送信している（ステップＳ７）。このカウンタ値の送信は、時刻同期信号１３０の送信にかかわらず実施される。
　また、ＣＰＵユニット１００では、プロセッサ１０１は同期処理部１００Ａ（または１００Ｂ）により処理を実施する。なお、図１１の処理においては、カウンタＯＣ２の設定およびカウンタＤＣ２のカウンタ値を更新する処理が実施される。
　プロセッサ１０１は信号線１１３から時刻同期信号１３０を受信するかを判定する（ステップＳ２５）。時刻同期信号１３０を受信しない間は（ステップＳ２５でＮＯ）は、ステップＳ２５の処理が繰返される。
　プロセッサ１０１は時刻同期信号１３０を受信したと判定すると（ステップＳ２５でＹＥＳ）、上記に述べたカウンタ値のラッチ処理を実施する（ステップＳ２７）。プロセッサ１０１は、補正部１０Ｂによる補正処理を実施する時期になったかを判定する（ステップＳ２９）。例えば、時刻同期信号１３０を受信してから所定時間が経過したかを判定する。補正を実施する時期になっていないと判定される間は（ステップＳ２９でＮＯ）、ステップＳ２９の処理が繰返される。
　プロセッサ１０１は、補正処理を実施する時期になった、例えば時刻同期信号１３０を受信してから所定時間が経過したことを判定すると（ステップＳ２９でＹＥＳ）、補正部１０Ｂに上記に述べた補正処理を実施させる（ステップＳ３１）。
　補正処理は、ラッチされたカウンタ値の差の算出（ステップＳ３３）、補正のための調整値Ｄの決定（ステップＳ３５）、および調整値Ｄを用いたカウンタＤＣ２のカウンタ値の変更（ステップＳ３７）を含む。
　また、ＣＰＵユニット１００では、プロセッサ１０１は、観測値を収集し時系列データベース１８０に格納する（ステップＳ４１）。プロセッサ１０１は、時系列データベース１８０の時系列データ１８２を読出し、製造実行システム４００またはクラウド上のＩｏＴサービスの提供装置に送信する（ステップＳ４３）。このとき、時系列データ１８２の伝送のフレームが生成されて、フレーム形式で送信される（ステップＳ４５）。
　例えば、製造実行システム４００は、制御装置２から時系列データ１８２のフレームを受信し（ステップＳ６１）、時系列ＤＢ４５０に格納する（ステップＳ６３）。
　なお、図１１では、ＣＰＵユニット１００において時刻同期処理のための補正を実施したが、上述したように機能ユニット２００において時刻同期処理のための補正が、ステップＳ３１と同様に実施されてもよい。
　図１０Ａと図１０Ｂと図１１では、機能ユニット２００は、カウンタＯＣ１（またはカウンタＤＣ１）のカウンタ値をデータバス１１１に周期的に伝送することより、ＣＰＵユニット１００に当該カウンタ値を提供したが、ＣＰＵユニット１００にカウンタ値を提供する方法は、これに限定されない。例えば、信号線１１３に時刻同期信号１３０が伝送されるとき、ＣＰＵ１００が、データバス１１１を介して、機能ユニット２００のカウンタＯＣ１（またはカウンタＤＣ１）のカウンタ値を参照する（読出す）方法であってもよい。
　＜Ｆ．時系列データの処理＞
　図１２は、本実施の形態に係る製造実行システム４００の構成例を示す図である。製造実行システム４００は、一例として、汎用的なアーキテクチャに従うハードウェア（例えば、汎用パソコン）を用いて実現される。
　図１２を参照して、製造実行システム４００は、プロセッサ４０２と、メインメモリ４０４と、入力部４０６と、出力部４０８と、ストレージ４１０と、光学ドライブ４１２と、外部装置と通信するためのＵＳＢコントローラ４２０と、ネットワーク１３，１４を接続するネットワークコントローラ４１３を含む。これらのコンポーネントは、プロセッサバス４１８を介して接続されている。
　プロセッサ４０２は、ＣＰＵやＧＰＵなどで構成され、ストレージ４１０に格納されたプログラムを読出して、メインメモリ４０４に展開して実行することで、後述するような各種処理を実現する。
　メインメモリ４０４は、ＤＲＡＭやＳＲＡＭなどの揮発性記憶装置などで構成される。ストレージ４１０は、例えば、ＨＤＤやＳＳＤなどの不揮発性記憶装置などで構成される。
　ストレージ４１０には、基本的な機能を実現するためのＯＳ４１２に加えて、製造実行システム４００としての機能を提供するための各種プログラムが格納される。各種プログラムは、ＤＢ管理プログラム４１１を含む。また、ストレージ４１０は、時系列ＤＢ４５０を格納する領域を有する。
　入力部４０６は、キーボードやマウスなどで構成され、製造実行システム４００に対するユーザ操作を受付ける。出力部４０８は、ディスプレイ、各種インジケータ、プリンタなどで構成され、プロセッサ４０２からの処理結果などを出力する。
　製造実行システム４００は、光学ドライブ４１２を有しており、コンピュータ読取可能なプログラムを非一過的に格納する記録媒体４１４（例えば、ＤＶＤ（Digital　Versatile　Disc）などの光学記録媒体）から、その中に格納されたプログラムが読取られてストレージ４１０などにインストールされる。
　図１２には、プロセッサ４０２がプログラムを実行することで、製造実行システム４００として必要な機能が提供される構成例を示したが、製造実行システム４００は、これらの提供される機能の一部または全部を、専用のハードウェア回路（例えば、ＡＳＩＣまたはＦＰＧＡなど）を用いて実装してもよい。
　図１３は、図１２のＤＢ管理プログラム４１１が実行されることで提供されるＤＢマネージャーを示す図である。図１３を参照して、プロセッサ４０２により、ＤＢ管理プログラム４１１が実行されることで提供されるＤＢマネージャー４５１は、時系列ＤＢ４５０を管理（例えば、ＤＢの生成，集約，編集，解析，出力等）する。
　（ｆ１．観測値の時刻同期）
　図１４Ａと図１４Ｂは、本実施の形態に係る制御装置２が製造実行システム４００に時系列データを送信する場合の処理例を示す模式図である。図１４Ａと図１４Ｂでは時刻同期処理が実施されないケース（図１４（Ａ）参照）と時刻同期処理が実施されるケース（図１４Ｂ参照）とが対比して示される。図１５は、本実施の形態に係る制御装置２において生成される時系列データのフレームと集約データを模式的に示す図である。図１５の（Ａ）は、工程３Ｂの制御装置２Ｂが収集する観測値を格納するフレームを示し、図１５の（Ｂ）は、工程３Ａの制御装置２Ａが収集する観測値を格納するフレームを示し、図１５の（Ｃ）は、ＤＢマネージャー４５１によって集約された観測値を格納する時系列ＤＢ４５０の一例を示す。
　図１４Ａには、制御装置２Ａ，２Ｂが上位のネットワーク１３を介して製造実行システム４００と接続されている構成を示す。図１４Ａに示す構成においては、制御装置２Ａと制御装置２Ｂとの間では時刻同期がなされていないとする。
　各時系列データには、制御装置２Ａ，２Ｂが収集した観測値および各観測値に対応付けられる時刻が含まれる。逆にいえば、図１４Ａに示す構成においては、制御装置２Ａ，２Ｂは、各観測値の収集タイミングを示す情報としては時刻を付加することしかできない。時刻は、制御装置２Ａ，２Ｂがそれぞれ管理するものであり、時刻同期は不完全である。
　その結果、製造実行システム４００にて収集される時系列データの間では、時刻が完全には一致しないので、ＤＢマネージャー４５１は、タイミングを正確に合せてそれぞれの時系列データを集約（すなわち、統合）することはできない。
　これに対して、図１４Ｂに示す構成においては、制御装置２Ａと制御装置２Ｂとは上記に述べた時刻同期されたカウンタを備えている。その結果、制御装置２Ａと制御装置２Ｂそれぞれから送信される時系列データのフレームには、工程３Ａ，３Ｂにおいて収集した観測値に対応付けて、各観測値を収集したタイミングを示す時刻４５２（例えば、マスタクロックから取得した時刻）およびカウンタ値４５３（例えば、カウンタＤＣ２のカウンタ値）を含めることができる（図１５の（Ａ）と図１５の（Ｂ）を参照）。
　ＤＢマネージャー４５１は、制御装置２Ａ，２Ｂのそれぞれから受信した時系列データに含まれるカウンタ値４５３を用いて、時系列データに含まれる観測値のタイミングを合せることができる。すなわち、異なる制御装置２（異なる工程）でそれぞれ収集された観測値であっても、時系列ＤＢ４５０において時間軸をほぼ完全に一致させて集約して格納し（図１５の（Ｃ）を参照）、集約したデータを観測値の解析に用いることができる。
　＜Ｇ．付記＞
　上述したような本実施の形態は、以下のような技術思想を含む。
［構成１］
　ファクトリオートメーション用の制御システム（１）であって、
　各々がタイマを有する第１のユニット（２００）および第２のユニット（１００）と、
　前記第１のユニットと前記第２のユニットとの間で、前記タイマが示すタイマ値を含むデータを遣り取りするためのデータライン（１１１）と、
　前記第１のユニットと前記第２のユニットとを電気的に接続する信号線（１１３）と、
　前記信号線および前記データラインに接続される調整手段（１０Ｂ、２０Ａ、２０Ｂ）と、を備え、
　前記調整手段は、
　トリガ信号（１３０）を前記信号線を介して受信したときの、前記データラインを介して前記タイマ値を取得し、取得したタイマ値に基づいて、前記第１のユニットのタイマ（ＯＣ１）に前記第２のユニットのタイマ（ＤＣ２）を合わせる、制御システム。
［構成２］
　前記第１のユニットおよび前記第２のユニットのうちの一方が、前記トリガ信号を前記信号線に伝送する、構成１に記載の制御システム。
［構成３］
　前記制御システムは、さらに、前記トリガ信号を前記信号線に伝送するユニットであって、前記第１のユニットおよび前記第２のユニットとは異なるユニット（１９０）を備える、構成１または２に記載の制御システム。
[構成４]
　前記調整手段は、前記第１のユニットおよび前記第２のユニットのうちの一方に備えられる、構成１から３のいずれか１に記載の制御システム。
[構成５]
　前記制御システムは、さらに、前記調整手段を備えるユニットであって、前記第１のユニットおよび前記第２のユニットとは異なるユニットを備える、構成１から４のいずれか１に記載の制御システム。
[構成６]
　前記調整手段は、
　前記トリガ信号を前記信号線を介して受信したとき、前記データラインを介して取得したタイマ値を用いて、前記第１のユニットのタイマのタイマ値と前記第２のユニットのタイマのタイマ値との差を取得し、取得した差に基づく調整値を用いて、前記第２のユニットのタイマのタイマ値を調整することにより、前記第１のユニットのタイマに前記第２のユニットのタイマを合わせる、構成１から５のいずれか１に記載の制御システム。
[構成７]
　前記調整手段は、
　前記トリガ信号を受信する毎に検出される前記差の大きさの変化の傾向から、前記調整値を決定する、構成６に記載の制御システム。
[構成８]
　前記制御システムは、さらに、
　第１のネットワーク（１１）に接続される複数の制御装置（２）を備え、
　前記複数の制御装置の各々は、前記第１のユニットおよび前記第２のユニットを含み、
　前記複数の制御装置は、前記第１のネットワークを介して受信する共通の時刻であって前記タイマの間の同期に用いる時刻（１９１Ａ，１９１Ｂ）により互いに同期する、構成７に記載の制御システム。
[構成９]
　前記制御システムは、さらに、
　前記第１のネットワークよりも下位の第２のネットワーク（１１０）を介して、前記複数の制御装置の各々に接続される１または複数の機器（９０）と、
　前記複数の制御装置の間で互いに同期された同期タイマ（１０１Ａ，１０１Ｂ，１０１Ｃ）と、を備え、
　前記制御装置と、当該制御装置の前記第２のネットワークに接続される前記１または複数の機器は、前記同期タイマのタイマ値により互いに同期する、構成８に記載の制御システム。
　今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明ではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１　制御システム、２，２Ａ，２Ｂ，２Ｃ　制御装置、３Ａ，３Ｂ，３Ｃ　工程、１０Ｂ，２０Ａ，２０Ｂ　補正部、１０Ｃ，２１　記憶領域、１１，１２，１３，１４，１１０　ネットワーク、２３，１７７　時刻同期プログラム、２４　セキュリティプログラム、９０，９０Ａ，９０Ｃ，９０Ｄ，９０Ｆ，９０Ｇ，９０Ｉ　フィールド機器、９１Ａ，９１Ｃ，９１Ｄ，９１Ｆ，９１Ｇ，９１Ｉ，１０１Ａ，１０１Ｂ，１０１Ｃ，１０２Ａ，１０２Ｂ，１０２Ｃ，４０１Ａ，４０１Ｃ　タイマ、１００　ＣＰＵユニット、１００Ａ，１００Ｂ，２００Ａ，２００Ｂ　同期処理部、１０１，１０２，２０２，４０２　プロセッサ、１１０Ｐ　信号ポート、１１１，１１２　データバス、１１３　信号線、１１９，１２１，１２３，１２５，１２６，１６８，２１３，ＤＣ，ＤＣ１，ＤＣ２，ＯＣ，ＯＣ１，ＯＣ２　カウンタ、１９１，１９１Ａ，１９１Ｂ　マスタクロック、１３０　時刻同期信号、１７８　補正プログラム、１８０　時系列データベース、１８２　時系列データ、１９０　装置／ライン管理装置、４００　製造実行システム、４５０　時系列ＤＢ、４５１　ＤＢマネージャー、５００　サポート装置、ＬＤＣ１，ＬＤＣ２，ＬＯＣ１　ラッチカウンタ値。

Claims (9)

  1. 　ファクトリオートメーション用の制御システムであって、
    　各々がタイマを有する第１のユニットおよび第２のユニットと、
    　前記第１のユニットと前記第２のユニットとの間で、前記タイマが示すタイマ値を含むデータを遣り取りするためのデータラインと、
    　前記第１のユニットと前記第２のユニットとを電気的に接続する信号線と、
    　前記信号線および前記データラインに接続される調整手段と、を備え、
    　前記調整手段は、
    　トリガ信号を前記信号線を介して受信したとき、前記データラインを介して前記タイマ値を取得し、取得したタイマ値に基づいて、前記第１のユニットのタイマに前記第２のユニットのタイマを合わせる、制御システム。
  2. 　前記第１のユニットおよび前記第２のユニットのうちの一方が、前記トリガ信号を前記信号線に伝送する、請求項１に記載の制御システム。
  3. 　前記制御システムは、さらに、前記トリガ信号を前記信号線に伝送するユニットであって、前記第１のユニットおよび前記第２のユニットとは異なるユニットを備える、請求項１または２に記載の制御システム。
  4. 　前記調整手段は、前記第１のユニットおよび前記第２のユニットのうちの一方に備えられる、請求項１から３のいずれか１項に記載の制御システム。
  5. 　前記制御システムは、さらに、
    　前記調整手段を備えるユニットであって、前記第１のユニットおよび前記第２のユニットとは異なるユニットを備える、請求項１から４のいずれか１項に記載の制御システム。
  6. 　前記調整手段は、
    　前記トリガ信号を前記信号線を介して受信したとき、前記データラインを介して取得したタイマ値を用いて、前記第１のユニットのタイマのタイマ値と前記第２のユニットのタイマのタイマ値との差を取得し、取得した差に基づく調整値を用いて、前記第２のユニットのタイマのタイマ値を調整することにより、前記第１のユニットのタイマに前記第２のユニットのタイマを合わせる、請求項１から５のいずれか１項に記載の制御システム。
  7. 　前記調整手段は、
    　前記トリガ信号を受信する毎に取得される前記差の大きさの変化の傾向から、前記調整値を決定する、請求項６に記載の制御システム。
  8. 　前記制御システムは、さらに、
    　第１のネットワークに接続される複数の制御装置を備え、
    　前記複数の制御装置の各々は、前記第１のユニットおよび前記第２のユニットを含み、
    　前記複数の制御装置は、前記第１のネットワークを介して受信する共通の時刻であって前記第１のユニットのタイマと前記第２のユニットのタイマの間の同期に用いる時刻により互いに同期する、請求項７に記載の制御システム。
  9. 　前記制御システムは、さらに、
    　前記第１のネットワークよりも下位の第２のネットワークを介して、前記複数の制御装置の各々に接続される１または複数の機器と、
    　前記複数の制御装置の間で互いに同期された同期タイマと、を備え、
    　各前記複数の制御装置と、当該制御装置に前記第２のネットワークを介して接続される前記１または複数の機器とは、前記同期タイマのタイマ値により互いに同期する、請求項８に記載の制御システム。
PCT/JP2020/025985 2019-07-04 2020-07-02 制御システム WO2021002421A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202080046725.8A CN114080574A (zh) 2019-07-04 2020-07-02 控制***
JP2021529179A JP7484912B2 (ja) 2019-07-04 2020-07-02 制御システム
US17/623,374 US20220413474A1 (en) 2019-07-04 2020-07-02 Control system
EP20834296.4A EP3995910A4 (en) 2019-07-04 2020-07-02 CONTROL SYSTEM

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019125025 2019-07-04
JP2019-125025 2019-07-04

Publications (1)

Publication Number Publication Date
WO2021002421A1 true WO2021002421A1 (ja) 2021-01-07

Family

ID=74100360

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/025985 WO2021002421A1 (ja) 2019-07-04 2020-07-02 制御システム

Country Status (5)

Country Link
US (1) US20220413474A1 (ja)
EP (1) EP3995910A4 (ja)
JP (1) JP7484912B2 (ja)
CN (1) CN114080574A (ja)
WO (1) WO2021002421A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022168338A1 (ja) * 2021-02-04 2022-08-11 オムロン株式会社 制御装置
JP2022131336A (ja) * 2021-02-26 2022-09-07 株式会社安川電機 コントローラ、機器制御システム、時刻同期方法、および時刻同期プログラム
US11770235B2 (en) 2021-02-26 2023-09-26 Kabushiki Kaisha Yaskawa Denki Time synchronization of controller
JP7499980B1 (ja) 2023-04-11 2024-06-14 三菱電機株式会社 通信機器、時刻同期システム、時刻同期方法及びプログラム

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7251402B2 (ja) * 2019-08-20 2023-04-04 オムロン株式会社 制御システム、制御装置およびプログラム
US20210356843A1 (en) * 2020-05-14 2021-11-18 Cirrus Logic International Semiconductor Ltd. System and method for providing increased number of time synchronized outputs by using communicating primary and secondary devices
CN116710857B (zh) * 2021-06-25 2024-06-25 三菱电机株式会社 输入单元、控制***、通信方法及记录介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009020547A (ja) * 2007-07-10 2009-01-29 Yaskawa Electric Corp 分散型モーション制御システム
JP2014146877A (ja) 2013-01-28 2014-08-14 Ricoh Co Ltd 通信システム、及び時刻同期方法
JP2015118505A (ja) 2013-12-18 2015-06-25 富士電機株式会社 コントローラシステム
JP2018064219A (ja) * 2016-10-14 2018-04-19 オムロン株式会社 制御装置および通信装置
WO2018146891A1 (ja) * 2017-02-09 2018-08-16 オムロン株式会社 通信システム、通信装置および通信方法
WO2019065015A1 (ja) * 2017-09-27 2019-04-04 オムロン株式会社 制御システムおよび通信方法
JP2019062288A (ja) * 2017-09-25 2019-04-18 オムロン株式会社 制御システムおよび制御装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6299064B2 (ja) * 2013-01-25 2018-03-28 オムロン株式会社 制御装置、制御方法、およびプログラム
DE112013007257T5 (de) * 2013-07-19 2016-04-07 Mitsubishi Electric Corporation Ringförmiges synchrones Netzwerksystem und Zeit-Slave-Station
CN105556404B (zh) 2014-02-27 2018-07-10 富士电机株式会社 可编程控制器***、该可编程控制器***的控制器
AT516737B1 (de) * 2015-07-24 2016-08-15 Stiwa Holding Gmbh Verfahren zur Übergabe eines Werkstückträgers
JP6772748B2 (ja) * 2016-10-14 2020-10-21 オムロン株式会社 演算装置および制御システム
JP6399136B1 (ja) * 2017-03-31 2018-10-03 オムロン株式会社 制御装置、制御プログラム、および制御システム
JP2019096243A (ja) * 2017-11-28 2019-06-20 ルネサスエレクトロニクス株式会社 半導体装置及びその故障検出方法
JP7143697B2 (ja) 2018-09-14 2022-09-29 オムロン株式会社 制御システムおよび制御装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009020547A (ja) * 2007-07-10 2009-01-29 Yaskawa Electric Corp 分散型モーション制御システム
JP2014146877A (ja) 2013-01-28 2014-08-14 Ricoh Co Ltd 通信システム、及び時刻同期方法
JP2015118505A (ja) 2013-12-18 2015-06-25 富士電機株式会社 コントローラシステム
JP2018064219A (ja) * 2016-10-14 2018-04-19 オムロン株式会社 制御装置および通信装置
WO2018146891A1 (ja) * 2017-02-09 2018-08-16 オムロン株式会社 通信システム、通信装置および通信方法
JP2019062288A (ja) * 2017-09-25 2019-04-18 オムロン株式会社 制御システムおよび制御装置
WO2019065015A1 (ja) * 2017-09-27 2019-04-04 オムロン株式会社 制御システムおよび通信方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3995910A4

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022168338A1 (ja) * 2021-02-04 2022-08-11 オムロン株式会社 制御装置
JP2022131336A (ja) * 2021-02-26 2022-09-07 株式会社安川電機 コントローラ、機器制御システム、時刻同期方法、および時刻同期プログラム
US11770235B2 (en) 2021-02-26 2023-09-26 Kabushiki Kaisha Yaskawa Denki Time synchronization of controller
JP7382980B2 (ja) 2021-02-26 2023-11-17 株式会社安川電機 コントローラ、機器制御システム、時刻同期方法、および時刻同期プログラム
JP7499980B1 (ja) 2023-04-11 2024-06-14 三菱電機株式会社 通信機器、時刻同期システム、時刻同期方法及びプログラム

Also Published As

Publication number Publication date
JP7484912B2 (ja) 2024-05-16
US20220413474A1 (en) 2022-12-29
CN114080574A (zh) 2022-02-22
EP3995910A4 (en) 2023-08-09
JPWO2021002421A1 (ja) 2021-01-07
EP3995910A1 (en) 2022-05-11

Similar Documents

Publication Publication Date Title
WO2021002421A1 (ja) 制御システム
CN108572613B (zh) 控制装置、信息处理方法
JP6399136B1 (ja) 制御装置、制御プログラム、および制御システム
CN111034128B (zh) 控制***以及控制装置
EP3462257A1 (en) Control system and control device
WO2021131530A1 (ja) 制御システム
WO2019163443A1 (ja) 通信システム、通信装置および通信方法
WO2020184086A1 (ja) 制御システム
WO2018070190A1 (ja) 演算装置および制御システム
WO2022185589A1 (ja) 情報処理装置、方法およびプログラム
EP3764175A1 (en) Control device and control system
CN114600416B (zh) 控制***、控制***的通信控制方法以及控制装置
Huang et al. Research on software synchronization method of real-time ethernet distributed motion control system
JP6939665B2 (ja) ネットワークシステム
EP3518472B1 (en) Network system, control method, and control device
WO2024079892A1 (ja) データ収集装置、データ収集システム、データベース作成方法及びプログラム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20834296

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021529179

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020834296

Country of ref document: EP

Effective date: 20220204