JP6772748B2 - 演算装置および制御システム - Google Patents
演算装置および制御システム Download PDFInfo
- Publication number
- JP6772748B2 JP6772748B2 JP2016202216A JP2016202216A JP6772748B2 JP 6772748 B2 JP6772748 B2 JP 6772748B2 JP 2016202216 A JP2016202216 A JP 2016202216A JP 2016202216 A JP2016202216 A JP 2016202216A JP 6772748 B2 JP6772748 B2 JP 6772748B2
- Authority
- JP
- Japan
- Prior art keywords
- functional unit
- unit
- timing
- output
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0033—Correction by delay
- H04L7/0037—Delay of clock signal
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/13—Plc programming
- G05B2219/13063—Synchronization between modules
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Automation & Control Theory (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- Programmable Controllers (AREA)
- Small-Scale Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
本発明の別の局面に従う制御システムは、制御システムにおける時刻を管理するマスタクロックを有する演算装置と、演算装置と第1の通信線を介して接続される第1の機能ユニットとを含む。第1の機能ユニットは、マスタクロックと同期される第1のクロックを有している。制御システムは、演算装置と第2の通信線を介して接続される中継装置と、中継装置と第3の通信線を介して接続される第2の機能ユニットとを含む。第2の機能ユニットは、マスタクロックと同期される第2のクロックを有している。演算装置は、第1の機能ユニットにおいて受信された出力データに対応する信号を出力するための処理を開始すべき第1のタイミングを第1の機能ユニットへ指示するとともに、第2の機能ユニットにおいて受信された出力データに対応する信号を出力するための処理を開始すべき第2のタイミングを第2の機能ユニットへ指示する、タイミング指示手段を含む。第1および第2のタイミングは、マスタクロックが管理する時刻を基準として定義される。
まず、本実施の形態に係る制御システムが提供する出力タイミング同期機能について説明する。図1は、本実施の形態に係る制御システム1が提供する出力タイミング同期機能について説明するための模式図である。
次に、本実施の形態に係る制御システム1の装置構成について説明する。図2は、本実施の形態に係る制御システム1の要部構成を示す模式図である。
CPUユニット100は、PLC2を含む制御システム1を構成する一要素であり、制御システム1での処理を制御する演算装置に相当する。CPUユニット100と1または複数の機能ユニット150との間は、通信線の一例であるローカルネットワーク4を介して接続されている。
機能ユニット150は、制御システム1による様々な機械や設備の制御を実現するために必要な各種機能を提供する。より具体的には、機能ユニット150の各々は、機能モジュール156と、I/Oインターフェイス158と、通信回路160とを含む。
通信カプラユニット200は、CPUユニット100と1または複数の機能ユニット150との間のデータの遣り取りを行う中継装置に相当する。通信カプラユニット200と1または複数の機能ユニット150との間は、通信線の一例であるローカルネットワーク6を介して接続されている。また、通信カプラユニット200とCPUユニット100との間は、通信線の一例であるリモートネットワーク5を介して接続されている。
次に、本実施の形態に係る制御システム1においてそれぞれの機能ユニット150に対して出力データを送信するために必要な処理について説明する。図3は、本実施の形態に係る制御システム1において出力信号を出力開始または更新するために必要な処理を説明するための図である。
次に、本実施の形態に係る制御システム1において用いられる通信フレームの一例について説明する。本実施の形態においては、実装例として、I/Oリフレッシュを行うための通信フレームが用いられる。I/Oリフレッシュとは、CPUユニット100が保持する入力データの値を対応する機能ユニット150が収集した最新の値に更新する処理(入力リフレッシュ)と、CPUユニット100で算出された出力データの値を対応する機能ユニット150の出力値として反映する処理(出力リフレッシュ)とを包含する概念である。
次に、本実施の形態に係る制御システム1が提供する出力タイミング同期機能に係る処理タイミングについて説明する。図5は、本実施の形態に係る制御システム1が提供する出力タイミング同期機能に係る各部の処理を示すタイミングチャートである。図5には、主として、出力リフレッシュに関する処理を示す。
次に、最大遅れ時間および出力同期タイミングの算出方法について説明する。
次に、クロックの同期および出力同期タイミングの設定方法について説明する。
次に、本実施の形態に係る出力タイミング同期機能の処理手順について説明する。図9は、本実施の形態に係る制御システム1における出力タイミング同期機能に係る処理手順を示すフローチャートである。図9には、典型例として、CPUユニット100のプロセッサ132がシステムプログラム136を実行することで、各ステップが実施される例について説明する。但し、以下に示す各ステップの全部または一部を他のユニットまたはサポート装置などで実行するようにしてもよい。
上述の実施の形態においては、出力タイミング同期機能の適用例として、ローカルネットワーク4を介して接続される機能ユニット150と、リモートネットワーク5およびローカルネットワーク6を介して接続される機能ユニット150とを含む制御システム1について説明したが、さらに別のネットワークを介して接続される機能ユニット150を含むような構成にも適用できる。つまり、本実施の形態に係る出力タイミング同期機能は、3つ以上の異なるネットワークを含むような構成であっても適用可能である。
本実施の形態に係る制御システム1においては、互いに異なる通信線(ネットワークまたはバス)を介して、それぞれCPUユニット100と通信する機能ユニット150が存在する場合であっても、それぞれの通信線(ネットワークまたはバス)を介して時刻同期が可能であれば、この同期された時刻を利用して、複数の機能ユニット150の間で、信号が出力されるタイミングまたは信号が更新されるタイミングを互いに同期させることができる。このように、本実施の形態によれば、同期可能な互いに異なるネットワーク間またはバス間で、複数の機能ユニット150についての出力同期を実現できる。
Claims (8)
- 制御システムを構成する演算装置であって、
前記制御システムにおける時刻を管理するマスタクロックと、
第1の通信線を介して第1の機能ユニットとの間でデータを送受信する第1の通信回路とを備え、前記第1の機能ユニットは、前記マスタクロックと同期される第1のクロックを有しており、
第2の通信線を介して第2の機能ユニットとの間でデータを送受信する第2の通信回路を備え、前記第2の機能ユニットは、前記マスタクロックと同期される第2のクロックを有しており、
前記第1の機能ユニットにおいて受信された出力データに対応する信号を出力するための処理を開始すべき第1のタイミングを前記第1の機能ユニットへ指示するとともに、前記第2の機能ユニットにおいて受信された出力データに対応する信号を出力するための処理を開始すべき第2のタイミングを前記第2の機能ユニットへ指示する、タイミング指示手段を備え、前記第1および第2のタイミングは、前記マスタクロックが管理する時刻を基準として定義される、演算装置。 - 前記第1の通信回路に対して出力データの送信が要求されてから当該出力データに対応する信号が前記第1の機能ユニットにおいて出力可能になるまでに要する第1の遅れ時間と、前記第2の通信回路に対して出力データの送信が要求されてから当該出力データに対応する信号が前記第2の機能ユニットにおいて出力可能になるまでに要する第2の遅れ時間とを算出する算出手段をさらに備える、請求項1に記載の演算装置。
- 前記第1の遅れ時間の最大値および前記第2の遅れ時間の最大値に基づいて、前記制御システムに含まれる機能ユニットが信号を出力する同期タイミングを決定する同期タイミング決定手段をさらに備え、
前記同期タイミング決定手段は、決定された同期タイミングに基づいて、前記第1および第2のタイミングを決定する、請求項2に記載の演算装置。 - 前記算出手段は、
前記第1の通信回路に対して出力データの送信が要求されてから前記第1の通信線上にデータが送出されるまでに要する時間と、
前記第2の通信回路に対して出力データの送信が要求されてから前記第2の通信線上にデータが送出されるまでに要する時間と、
前記第1の通信線上に送出されたデータが前記第1の機能ユニットまで転送されるのに要する時間と、
前記第2の通信線上に送出されたデータが前記第2の機能ユニットまで転送されるのに要する時間と、
前記第1の機能ユニットが出力データを受信してから当該受信データに対応する信号が出力可能になるまでに要する時間と、
前記第2の機能ユニットが出力データを受信してから当該受信データに対応する信号が出力可能になるまでに要する時間とのうち、少なくとも一部を考慮して前記第1の遅れ時間および前記第2の遅れ時間を算出する、請求項2または3に記載の演算装置。 - 前記タイミング指示手段は、前記演算装置に接続された外部装置から前記第1のタイミングおよび前記第2のタイミングを取得する、請求項1に記載の演算装置。
- プログラムを実行するプロセッサと、
前記プロセッサに接続され、前記第1の通信回路および前記第2の通信回路に対して出力データの送信を要求する通信起動回路とをさらに備える、請求項1〜5のいずれか1項に記載の演算装置。 - 前記通信起動回路は、FPGAまたはASICを用いて実装される、請求項6に記載の演算装置。
- 制御システムであって、
前記制御システムにおける時刻を管理するマスタクロックを有する演算装置と、
前記演算装置と第1の通信線を介して接続される第1の機能ユニットとを備え、前記第1の機能ユニットは、前記マスタクロックと同期される第1のクロックを有しており、
前記演算装置と第2の通信線を介して接続される中継装置と、
前記中継装置と第3の通信線を介して接続される第2の機能ユニットとを備え、前記第2の機能ユニットは、前記マスタクロックと同期される第2のクロックを有しており、
前記演算装置は、前記第1の機能ユニットにおいて受信された出力データに対応する信号を出力するための処理を開始すべき第1のタイミングを前記第1の機能ユニットへ指示するとともに、前記第2の機能ユニットにおいて受信された出力データに対応する信号を出力するための処理を開始すべき第2のタイミングを前記第2の機能ユニットへ指示する、タイミング指示手段を備え、前記第1および第2のタイミングは、前記マスタクロックが管理する時刻を基準として定義される、制御システム。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016202216A JP6772748B2 (ja) | 2016-10-14 | 2016-10-14 | 演算装置および制御システム |
US16/333,234 US20190229885A1 (en) | 2016-10-14 | 2017-09-19 | Computing device and control system |
PCT/JP2017/033635 WO2018070190A1 (ja) | 2016-10-14 | 2017-09-19 | 演算装置および制御システム |
CN201780056494.7A CN109716247B (zh) | 2016-10-14 | 2017-09-19 | 运算装置以及控制*** |
EP17860480.7A EP3528067A4 (en) | 2016-10-14 | 2017-09-19 | DATA PROCESSING DEVICE AND CONTROL SYSTEM |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016202216A JP6772748B2 (ja) | 2016-10-14 | 2016-10-14 | 演算装置および制御システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018063612A JP2018063612A (ja) | 2018-04-19 |
JP6772748B2 true JP6772748B2 (ja) | 2020-10-21 |
Family
ID=61905310
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016202216A Active JP6772748B2 (ja) | 2016-10-14 | 2016-10-14 | 演算装置および制御システム |
Country Status (5)
Country | Link |
---|---|
US (1) | US20190229885A1 (ja) |
EP (1) | EP3528067A4 (ja) |
JP (1) | JP6772748B2 (ja) |
CN (1) | CN109716247B (ja) |
WO (1) | WO2018070190A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6399136B1 (ja) * | 2017-03-31 | 2018-10-03 | オムロン株式会社 | 制御装置、制御プログラム、および制御システム |
WO2021002421A1 (ja) * | 2019-07-04 | 2021-01-07 | オムロン株式会社 | 制御システム |
CN114156991A (zh) * | 2021-12-10 | 2022-03-08 | 苏州博创集成电路设计有限公司 | 调度计时器的方法和装置、充电电路、充电设备、芯片 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5887029A (en) * | 1994-05-31 | 1999-03-23 | Allen-Bradley Company, Llc | Method of scheduling spatially separated control events with an industrial controller |
DE10113261C2 (de) * | 2001-03-16 | 2003-07-10 | Siemens Ag | Synchrones, getaktetes Kommunikationssystem mit dezentralen Ein-/Ausgabe-Baugruppen und Verfahren zur Einbindung dezentraler Ein-/Ausgabe-Baugruppen in ein solches System |
KR101197280B1 (ko) * | 2005-07-15 | 2012-11-05 | 삼성전자주식회사 | 타임 스탬프를 이용한 타임 동기 방법 및 장치 |
JP2007213474A (ja) * | 2006-02-13 | 2007-08-23 | Yaskawa Electric Corp | モーション制御システム |
JP5655460B2 (ja) * | 2010-09-22 | 2015-01-21 | 富士電機株式会社 | プログラマブルコントローラシステム |
JP6094196B2 (ja) | 2012-12-14 | 2017-03-15 | オムロン株式会社 | 情報処理装置、情報処理プログラムおよび情報処理方法 |
DE102013218305A1 (de) * | 2013-08-30 | 2015-03-05 | Dr. Johannes Heidenhain Gmbh | Verfahren und Vorrichtung zum Synchronisieren einer Steuereinheit und mindestens einer zugeordneten Peripherieeinheit |
WO2015128981A1 (ja) * | 2014-02-27 | 2015-09-03 | 富士電機株式会社 | プログラマブルコントローラシステム、そのコントローラ |
KR101558084B1 (ko) * | 2014-04-15 | 2015-10-06 | 엘에스산전 주식회사 | 복수의 cpu 모듈을 구비하는 plc 시스템 및 제어방법 |
JP6535459B2 (ja) * | 2014-12-08 | 2019-06-26 | 株式会社キーエンス | プログラマブル・ロジック・コントローラ、基本ユニット、制御方法およびプログラム |
JP6477161B2 (ja) * | 2015-03-31 | 2019-03-06 | オムロン株式会社 | 情報処理装置、情報処理プログラムおよび情報処理方法 |
KR101849512B1 (ko) * | 2015-04-01 | 2018-04-16 | 미쓰비시덴키 가부시키가이샤 | 관리 시스템 |
CN105049146A (zh) * | 2015-06-25 | 2015-11-11 | 南京南瑞集团公司 | 大型plc***的精确时钟同步与对时方法 |
CN105116830B (zh) * | 2015-07-27 | 2018-04-03 | 深圳市合信自动化技术有限公司 | 一种plc控制***以及plc扩展总线实现方法 |
US20170149555A1 (en) * | 2015-11-20 | 2017-05-25 | Qualcomm Incorporated | Self-test for source-synchronous interface |
-
2016
- 2016-10-14 JP JP2016202216A patent/JP6772748B2/ja active Active
-
2017
- 2017-09-19 EP EP17860480.7A patent/EP3528067A4/en active Pending
- 2017-09-19 WO PCT/JP2017/033635 patent/WO2018070190A1/ja unknown
- 2017-09-19 CN CN201780056494.7A patent/CN109716247B/zh active Active
- 2017-09-19 US US16/333,234 patent/US20190229885A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
CN109716247A (zh) | 2019-05-03 |
US20190229885A1 (en) | 2019-07-25 |
EP3528067A1 (en) | 2019-08-21 |
CN109716247B (zh) | 2021-09-17 |
EP3528067A4 (en) | 2020-10-14 |
JP2018063612A (ja) | 2018-04-19 |
WO2018070190A1 (ja) | 2018-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10277417B2 (en) | Control system, control apparatus and control method with input-only communication frame | |
JP5184597B2 (ja) | 通信制御装置及び通信・制御システム | |
JP6753262B2 (ja) | 制御装置および通信装置 | |
JP6772748B2 (ja) | 演算装置および制御システム | |
US11977362B2 (en) | Control device and distributed control system | |
JP2015122077A (ja) | 制御装置、コントローラ・システム、出力制御方法、およびプログラム | |
JP6408277B2 (ja) | データ収集装置及び産業用ネットワークシステム | |
Hu et al. | Design and application of a real-time industrial Ethernet protocol under Linux using RTAI | |
JP6900690B2 (ja) | 制御装置 | |
US11269313B2 (en) | Controller and control system that stores data in current control cycle for output in next control cycle | |
WO2020184035A1 (ja) | 制御システム、サポート装置およびサポート装置用のプログラム | |
JP2019079256A (ja) | 制御装置、制御装置の制御方法、情報処理プログラム、および記録媒体 | |
JP7089842B2 (ja) | 演算装置および制御装置 | |
JP7404789B2 (ja) | 制御システム、制御システムの通信制御方法、および制御装置 | |
JP6900691B2 (ja) | 制御装置および通信装置 | |
JP6939665B2 (ja) | ネットワークシステム | |
JP7231073B2 (ja) | 制御装置および制御システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200512 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200525 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200901 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200914 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6772748 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |