WO2020235350A1 - 半導体発光装置 - Google Patents

半導体発光装置 Download PDF

Info

Publication number
WO2020235350A1
WO2020235350A1 PCT/JP2020/018597 JP2020018597W WO2020235350A1 WO 2020235350 A1 WO2020235350 A1 WO 2020235350A1 JP 2020018597 W JP2020018597 W JP 2020018597W WO 2020235350 A1 WO2020235350 A1 WO 2020235350A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
wiring
protective film
light emitting
region
Prior art date
Application number
PCT/JP2020/018597
Other languages
English (en)
French (fr)
Inventor
田中　聡
Original Assignee
スタンレー電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スタンレー電気株式会社 filed Critical スタンレー電気株式会社
Publication of WO2020235350A1 publication Critical patent/WO2020235350A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • LEDs light emitting diodes
  • a flip-chip type semiconductor light emitting device in which a semiconductor light emitting device in which a semiconductor layer including an active layer is laminated on a transparent substrate is turned upside down and mounted on a mounting surface is known (for example, Reference 1).
  • both positive electrodes (p electrodes) and negative electrodes (n electrodes) are provided on the same plane side of the semiconductor light emitting device.
  • each electrode provided on the element side and each wiring provided on the mounting surface are joined via a conductive joining member such as AuSn, and then reflow. The solder is melted and electrically conductive.
  • the melted bonding member may flow out to a region other than the region where the electrode and the wiring are bonded, and a leak or a short circuit may occur. In such a case, it has been a problem that the characteristics as designed as the semiconductor light emitting device cannot be obtained and the yield is lowered.
  • the present invention has been made in view of the above points, and an object of the present invention is to provide a flip-chip type semiconductor light emitting device having high quality and high yield without leaks or short circuits.
  • the semiconductor light emitting device of the present invention comprises a first conductive type first semiconductor layer, a first electrode formed in one region on the upper surface of the first semiconductor layer, and the first semiconductor layer.
  • An active layer formed in another region of the upper surface, a second conductive type second semiconductor layer of a conductive type opposite to the first conductive type, and the second semiconductor layer formed on the active layer.
  • a first protection comprising a second electrode formed on the semiconductor layer of the second electrode and an insulator formed on the surface of the second electrode and having a first opening that exposes the surface of the second electrode.
  • a first joining member made of a film, a conductor provided on the first electrode, a second joining member made of a conductor provided on a surface exposed by the first opening, and the above.
  • a substrate having a first electrode and a surface facing the second electrode is formed at a position facing the first electrode on the first surface of the substrate and joined to the first joining member.
  • the semiconductor light emitting device of the present invention includes a first conductive type first semiconductor layer, a first electrode formed in one region on the upper surface of the first semiconductor layer, and the first semiconductor.
  • An active layer formed in another region of the upper surface of the layer, a second conductive type second semiconductor layer of a conductive type opposite to the first conductive type and formed on the active layer, and the above.
  • a first composed of a second electrode formed on the second semiconductor layer and an insulator formed on the surface of the second electrode and having a first opening that exposes the surface of the second electrode.
  • a region that includes the region or is exposed from the second protective film on the surface of the second wiring is characterized by including the first opening.
  • FIG. 5 is a cross-sectional view showing a state in which the semiconductor light emitting element and the submount are aligned before joining the semiconductor light emitting device of FIG. 1. It is sectional drawing of the semiconductor light emitting device of Example 2.
  • FIG. 1 is a top view of the semiconductor light emitting device 10. As shown in FIG. 1, the semiconductor light emitting device 10 is configured such that a semiconductor light emitting element (optical semiconductor chip) 30 is mounted on a submount 11 having a mounting surface. In FIG. 1, only the outer shape of the semiconductor light emitting device 30 is shown by a broken line, and other parts are omitted.
  • a semiconductor light emitting element optical semiconductor chip
  • the submount 11 is configured by forming electrodes and the like on the submount substrate 12.
  • the submount substrate 12 is a plate-shaped mounting substrate having one surface as a mounting surface for a light emitting element. As shown in FIG. 1, the submount substrate 12 has, for example, a rectangular shape when viewed from above.
  • the submount substrate 12 is, for example, an AlN ceramic substrate, and another substrate such as alumina is used.
  • the n-wiring electrode 13 as the first wiring is an electrode pattern formed on the mounting surface of the submount substrate 12.
  • the n wiring electrode 13 is formed in a region of the mounting surface of the submount substrate 12 along one side of the submount substrate 12.
  • the n wiring electrode 13 is made of a conductor, and is made of, for example, a metal such as Ti, Pt, Au, or Pd.
  • the p-wiring electrode 15 as the second wiring is an electrode pattern formed on the mounting surface of the submount substrate 12.
  • the p-wiring electrode 15 is formed so as to be electrically separated from the n-wiring electrode 13.
  • the p-wiring electrode 15 includes a base portion 15A and an extending portion 15B.
  • the base portion 15A is a portion formed in a region along the side facing the side on which the n wiring electrode 13 is formed.
  • the extending portion 15B is a plurality of striped portions extending from the base portion 15A toward the n wiring electrode 13.
  • the p-wiring electrode 15 has a comb-like shape including the base portion 15A and the extending portion 15B.
  • the p-wiring electrode 15 is made of a conductor, for example, a metal such as Ti, Pt, Au, or Pd.
  • the p-wiring protective film 17 as the second protective film is provided on the p-wiring electrode 15. As shown in FIG. 1, the p-wiring protective film 17 is formed at the end of the p-wiring electrode 15 near the base portion 15A of the extending portion 15B. Further, as shown in FIG. 1, the p-wiring protective film 17 may extend to the region of the base portion 15A.
  • the p-wiring protective film 17 is, for example, a metal film such as Cr, W, or Pt. Further, for example, the p-wiring protective film 17 may be a metal oxide film such as a chromium oxide film or an insulating film such as a SiO 2 film. Further, the p-wiring protective film 17 may have an insulating film such as SiO 2 formed on a metal film such as Cr.
  • the p-wiring protective film 19 as a third protective film is provided on the p-wiring electrode 15. As shown in FIG. 1, the p-wiring protective film 19 is formed at the distal end of the extending portion 15B from the base portion 15A, that is, at the tip of the extending portion 15B.
  • the p-wiring electrode 15 is exposed between the p-wiring protective film 17 formed at the proximal end of the extending portion 15B from the base 15A and the p-wiring protective film 19 formed at the distal end.
  • the p-wiring protective film 19 is made of a metal film such as Cr, an insulating film such as a metal oxide film, or a combination of the metal film and the insulating film.
  • the n-wiring protective film 21 is provided on the n-wiring electrode 13.
  • the n-wiring protective film 21 is formed along one side of the submount substrate 12 on which the n-wiring electrode 13 is formed.
  • the n-wiring protective film 21 is composed of a metal film such as Cr, an insulating film such as a metal oxide film, or a combination of the metal film and the insulating film, similarly to the p-wiring protective film 17 and the p-wiring protective film 19.
  • each of the striped portion of the p-wiring electrode 15 and the portion made of the p-wiring protective film 19 will be referred to as a striped portion 23.
  • FIG. 2 is a top view of the semiconductor light emitting device 30 of the semiconductor light emitting device 10 of the first embodiment as viewed from a surface facing the submount 11 of FIG. 1 at the time of joining.
  • the growth substrate 31 has a rectangular shape when viewed from above.
  • the growth substrate 31 is, for example, an AlN substrate, which is transparent to visible light. In addition, substrates such as sapphire and SiC are used.
  • the n-type semiconductor layer 33 as the first semiconductor layer is formed on the growth substrate 31 so as to cover the upper surface of the growth substrate 31.
  • the n-electrode 35 as the first electrode is formed on the n-type semiconductor layer 33.
  • the n-electrode 35 is formed in the vicinity of one side of the growth substrate 31 on the n-type semiconductor layer 33 in the top view along the one side.
  • the n-electrode 35 as the first electrode is formed in one region along the vicinity of one side on the n-type semiconductor layer 33.
  • the plurality of light emitting units 36 are formed on the n-type semiconductor layer 33.
  • a p-electrode 37 is formed on the upper surface of each of the light emitting portions 36.
  • the p-electrode 37 as the second electrode is arranged above the n-type semiconductor layer 33.
  • Each of the p electrodes 37 has a striped shape.
  • Each shape of the p-electrode 37 has a shape corresponding to the striped portion 23 formed on the submount substrate 12 shown in FIG. 1 at the time of joining.
  • the p-electrode 37 is formed on a p-type semiconductor layer (not shown) having the same shape.
  • the p-type semiconductor layer is formed on an active layer (not shown) having the same shape formed on the n-type semiconductor layer 33.
  • the p-electrode protective film 39 as the first protective film is formed so as to cover the outer peripheral portion of the p-electrode 37.
  • the p-electrode protective film 39 has an opening 39OP.
  • the p-electrode 37 is exposed from the p-electrode protective film 39 in the region of the opening 39OP of the p-electrode protective film 39.
  • the p-electrode protective film 39 is made of an insulator such as SiO 2 .
  • the p-electrode protective film 39 may be another metal oxide film.
  • the p-electrode protective film 39 has light transmission to the emitted light of the semiconductor light emitting device 10.
  • the n-electrode protective film 41 is provided on at least a part of the outer circumference of the n-electrode 35, and is made of an insulator such as SiO 2 . As shown in FIG. 2, the n-electrode protective film 41 is formed on the side adjacent to the p-electrode 37 and the side facing the p-electrode 37 in the outer peripheral portion of the n-electrode 35. The n-electrode protective film 41 has light transmittance with respect to the emitted light of the semiconductor light emitting device 10.
  • FIG. 3 is an enlarged view of the portion B surrounded by the alternate long and short dash line in FIG.
  • the portion B corresponds to the portion B surrounded by the alternate long and short dash line in FIG.
  • FIG. 3 shows the positional relationship between the p-electrode protective film 39 and the stripe portion 23 in a state where the semiconductor light emitting element 30 of FIG. 2 is mounted on the submount 11 in a top view.
  • the semiconductor light emitting device 30 only the p-electrode protective film 39 is shown, and the other parts are omitted.
  • the p-electrode protective film 39 and the p-wiring protective film 17 have a region in the vicinity of the proximal end of the base portion 15A of the striped portion 23 and overlapping each other in top view. Further, the p-electrode protective film 39 and the p-wiring protective film 19 have a region in the vicinity of the distal end portion of the base portion 15A of the striped portion 23 and overlapping each other in top view. Both the p-wiring protective film 17 and the p-wiring protective film 19 overlap with the p-electrode protective film 39 over the entire width direction (short side direction) of the stripe of the stripe portion 23.
  • the p-wiring protective film 17 and the p-wiring protective film 19 extend to the inside of the opening 39OP of the p-electrode protective film 39. That is, the p-wiring protective film 17 and the p-wiring protective film 19 extend beyond the region overlapping the p-electrode protective film 39 to the inside of the opening 39OP.
  • JA1 is a region where the p-wiring electrode 15 is exposed from the p-wiring protective film 17 and the p-wiring protective film 19. Further, the area inside the opening 39OP is designated as JA2. As shown in FIG. 3, the area of the area JA2 is larger than the area of the area JA1.
  • the length of the long side of the area JA1 is L1
  • the length of the long side of the area JA2 is L2.
  • the length of L2 is larger than the length of L1.
  • the region JA2 includes the region JA1.
  • FIG. 4 is a cross-sectional view of the semiconductor light emitting device 10 of FIG. 1 cut along line 4-4 in FIG.
  • the semiconductor light emitting device 10 is a semiconductor light emitting device 30 shown in FIG. 2 that is turned upside down and bonded onto the submount 11.
  • FIG. 4 the cross-sectional configuration when the submount substrate 12 is the lowermost layer and the growth substrate 33 is the uppermost layer is shown.
  • the n-type semiconductor layer 33 is formed on the growth substrate 31 of the semiconductor light emitting device 30.
  • the n-electrode 35 as the first electrode is formed in the region 1 on the n-type semiconductor layer 33.
  • the active layer 43 is formed in another region on the n-type semiconductor layer 33.
  • the p-type semiconductor layer 45 is formed on the active layer 43.
  • the p-electrode 37 as the second electrode is formed on the p-type semiconductor layer 45.
  • the light from the active layer 43 is emitted from the n-type semiconductor layer 33 side. Therefore, the main surface of the growth substrate 31 facing the surface on which the n-type semiconductor layer 33 is formed becomes the light emitting surface.
  • the wavelength of the emitted light emitted from the active layer 43 is a wavelength corresponding to the material and composition of the n-type semiconductor layer 33, the active layer 43, and the p-type semiconductor layer 45.
  • the wavelength of the emitted light from the active layer 43 may be a wavelength in the deep ultraviolet region or a wavelength in the infrared region.
  • the n electrode 35 and the p electrode 37 are formed at different distances from the growth substrate 31. In other words, a step is formed between the n electrode 35 and the p electrode 37.
  • the p-electrode protective film 39 as the first protective film is formed on the outer peripheral portion of the surface of the p-electrode 37 and has an opening 39OP as the first opening.
  • the first protective film 39 (p-electrode protective film) exposes the p-electrode 37 as the second electrode in the opening 39OP.
  • the p-electrode protective film 39 continuously covers the side surfaces of the p-type semiconductor layer 45, the active layer 43, and the n-type semiconductor layer 33 from the surface of the p-electrode 37, but is not limited to this. ..
  • the p-electrode protective film 39 may be formed on the surface of the p-electrode 37.
  • the n-electrode protective film 41 is formed on the outer peripheral portion of the n-electrode 35 adjacent to the p-electrode 37 and the outer peripheral portion facing the p-electrode 37.
  • the n-wiring electrode 13 as the first wiring is formed at a position on the submount substrate 12 facing the n-electrode 35.
  • the p-wiring electrode 15 as the second wiring is formed at a position facing the p-electrode 37, away from the n-wiring electrode 13.
  • the first joining member 47 is a layer made of a conductive joining material formed on the n wiring electrode 13.
  • the first joining member 47 is formed between the surface of the n electrode 35 exposed from the n electrode protective film 41 and the surface of the n wiring electrode 13 facing the surface.
  • the first joining member 47 joins the surface of the n electrode 35 and the surface of the n wiring electrode 13. In other words, the surface of the n-electrode 35 and the surface of the n-wiring electrode 13 are joined via a first joining member 47.
  • the first joining member 47 is made of a material having a melting point lower than that of the materials of the n electrode 35 and the n wiring electrode 13.
  • low melting point solder or eutectic solder can be used for the first joining member 47.
  • AuSn can be used for the first joining member 47.
  • the second joining member 49 is a layer made of a conductive joining material formed on the p wiring electrode 15.
  • the second joining member 49 is formed between the surface of the p electrode 37 exposed from the opening 39OP of the first protective film 39 (p electrode protective film) and the surface of the p wiring electrode 15 facing the surface of the p electrode 37. It is formed.
  • the second joining member 49 joins the surface of the p-electrode 37 and the surface of the p-wiring electrode 15.
  • the p-wiring electrode 15 is joined to the second joining member 49 in the joining region JA1 which is a predetermined joining region facing the opening 39OP.
  • the surface of the p-electrode 37 and the surface of the p-wiring electrode 15 are joined via a second joining member 49.
  • the second joining member 49 is made of a material having a melting point lower than that of the material of the p electrode 37 and the p wiring electrode 15.
  • low melting point solder or eutectic solder can be used for the second joining member 49, and for example, AuSn can be used.
  • the second joining member 49 has a high contact angle with the p-electrode protective film 39 when melted, and has low wettability (affinity).
  • the p-electrode protective film 39 has a contact angle larger than 90 ° with the molten second bonding member 49.
  • the p-wiring protective film 17 as the second protective film is formed on the surface of the p-wiring electrode 15.
  • the p-wiring protective film 17 extends in the direction away from the n-wiring electrode 13 from the end far from the n-wiring electrode 13 in the joint region JA1.
  • the second joining member 49 may be formed with a space on the p-wiring electrode 15 between the second joining member 49 and the p-wiring protective film 17.
  • the p-wiring protective film 17 as the second protective film has an overlapping region OL which is a region overlapping the first protective film 39 (p-electrode protective film) in the direction perpendicular to the substrate surface of the submount substrate 12. ing. Further, the p-wiring protective film 17 has a region EX extending from the end face of the growth substrate 31 toward the outside of the semiconductor light emitting device 10.
  • the p-wiring protective film 17 is made of a material having a melting point higher than that of the second joining member 49.
  • the surface of the p-wiring protective film 17 has a property that when the second joining member 49 is melted, the contact angle with the second joining member 49 is high and the wettability (affinity) is low.
  • the contact angle between the surface of the p-wiring protective film 17 and the second joining member 49 is larger than 90 °.
  • the p-wiring protective film 19 as the third protective film extends from the end of the surface of the p-wiring electrode 15 near the n-wiring electrode 13.
  • the p-wiring protective film 19 is made of a material having a melting point higher than that of the second joining member 49.
  • the second joining member 49 may be formed with a space between it and the p-wiring protective film 19.
  • the p-wiring protective film 17 and the p-wiring protective film 19 extend to the inside of the opening 39OP in the top view. Therefore, in the X direction in FIG. 4, that is, in the direction along the long side of the stripe shape of the p-wiring electrode 15, the distance L1 between the p-wiring protective film 17 and the p-wiring protective film 19 is larger than the length L2 of the opening 39OP. Is also small.
  • the n-wiring protective film 21 is provided on the n-wiring electrode 13.
  • the n-wiring protective film 21 extends from the outer peripheral portion of the submount substrate 12 on the n-wiring electrode 13 toward the first joining member 47.
  • the n-wiring protective film 21 is made of a material having a melting point higher than that of the first joining member 47.
  • the n-wiring protective film 21 can reflect the light emitted from the active layer 43 toward the exit surface side by using a metal film having a light reflectance such as Cr.
  • FIG. 5 is a top view showing a state before joining the submount 11 used in manufacturing the semiconductor light emitting device 10.
  • the first joining member 47 is arranged in a region on the n-wiring electrode 13 inside the outer circumference of the n-wiring electrode 13 by being patterned by sputtering or the like.
  • the second joining member 49 is patterned and arranged on the surface of the p-wiring electrode 15 of the striped portion 23 in a region inside the outer circumference of the portion where the p-wiring electrode 15 is exposed.
  • the second joining member 49 is arranged so as to occupy 50% or less of the surface area of the p-electrode 37 exposed from the p-electrode protective film 39 through the opening 39OP. There is. That is, in the state of FIG. 5, the area seen from the upper surface of the second joining member 49 is 50% or less of the area of the surface where the p electrode 37 of the semiconductor light emitting element 30 to be joined is exposed from the opening 39OP. Is. Further, the second joining member 49 is arranged so as to have an area smaller than that of the joining region JA1.
  • the semiconductor light emitting element 30 as shown in FIG. 2 is picked up from the supply tray and set in the flip chip bonder. Further, the sub mount 11 as shown in FIG. 5 is also picked up from the supply tray and set in the same manner. Alignment processing is performed by camera recognition so that each alignment mark matches.
  • FIG. 6 is a cross-sectional view showing a cross section of the semiconductor light emitting device 30 and the submount 11 in a state where the alignment processing has been performed.
  • the n electrode 35 and the first joining member 47 are aligned at positions facing each other, and the p electrode 37 and the second joining member 49 are aligned at opposite positions.
  • the growth substrate 31 and the submount substrate 12 are aligned so as to be parallel to each other.
  • the n electrode 35 and the p electrode 37 have different distances from the growth substrate 31.
  • the p-wiring electrode 15 is more than the distance between the n-wiring electrode 13 and the n-electrode 35 (h1 in FIG. 6).
  • the distance between the p electrode 37 (h2 in FIG. 6) is smaller.
  • the first joining member 47 and the second joining member 49 before joining are formed with the same layer thickness, and the height of the submount substrate 12 from the substrate surface is the same. It is (h2).
  • the second joining member 49 is joined so as to occupy 50% or less of the surface area of the p electrode 37 exposed from the p electrode protective film 39 through the opening 39OP. Since it is arranged so as to have an area smaller than the area JA1, p between the second joining member 49 and the p-wiring protective film 17 and between the second joining member 49 and the p-wiring protective film 19. There is a portion where the surface of the wiring electrode 15 is exposed.
  • the semiconductor light emitting element 30 and the submount substrate 12 are heated under a load to melt the first joining member 47 and the second joining member 49 for a predetermined time.
  • nitrogen purging is performed during the heat treatment to keep the oxygen in the joining treatment chamber as low as possible.
  • the first joining member 47 joins with the n electrode 35 while taking in the material on the surface of the n electrode 35.
  • the distance between the p-wiring electrode 15 and the p-electrode 37 is the distance between the n-wiring electrode 13 and the n-electrode 35 (in FIG. 6). Since it is smaller than h1), a load is more likely to be applied to the second joining member 49 than to the first joining member 47 in the pressurizing / heating joining step.
  • the molten second joining member 49 undergoes a wet spread due to the affinity with the surface of the p-wiring electrode 15 and the surface of the p-electrode 37, and also spreads due to being crushed by a load, and then the p-wiring electrode 15 And join with the p electrode 37. Further, in the pressurizing / heating joining step, the composition of the second joining member 49 changes while incorporating an electrode material such as Au, and gradually spreads while lowering the fluidity.
  • the second joining member 49 wets and spreads the surface (that is, the space portion) of the p-wiring electrode 15 while taking in the material (for example, Au) of the p-wiring electrode 15, and has an affinity with the melted second joining member 49. It is dammed by the low p-wiring protective film 17 and the p-wiring protective film 19.
  • the second joining member 49 may stop spreading due to a decrease in fluidity by incorporating the material of the p-wiring electrode 15.
  • the width (L2) of the portion where the surface of the p-electrode 37 is exposed is larger than the width (L1) of the portion where the surface of the p-wiring electrode 15 is exposed in the X direction (FIG. 6). Therefore, the second joining member 49 has a larger space when expanding the surface of the p electrode 37.
  • the second joining member 49 expands the space on the surface of the p-electrode 37 while taking in the material (for example, Au) of the p-electrode 37. Since the space is large, the fluidity tends to decrease, and the vehicle stops in the opening 39OP. Therefore, it is difficult to flow out of the opening 39OP.
  • the semiconductor light emitting device 10 is completed through a cooling process.
  • the semiconductor light emitting device 10 is completed by the second joining member 49 expanding the surface of the p electrode 37 in the joining region JA2 larger than the joining region JA1 while taking in the material of the p electrode 37.
  • the second joining member 49 has a trapezoidal cross-sectional shape (FIG. 4). As shown in FIG. 4, assuming that the side of the cross section of the second joining member 49 that is joined to the p electrode 37 is the upper base and the side that is joined to the p wiring electrode 15 is the lower base, the upper base is used. The bottom is shorter than the bottom. In other words, the cross section of the second joining member 49 has an inverted tapered shape.
  • the composition changes as it approaches the upper base of the trapezoid, that is, the p electrode 37.
  • the material components of the p-electrode 37 increase at both ends of the upper base.
  • the second joining member 49 is AuSn and the p electrode 37 is an Au electrode
  • the closer to both ends of the upper base of the trapezoid the more the Au concentration in the composition of the second joining member 49. Will be higher.
  • the second joining member 49 protects the p-electrode in the state before joining.
  • the film 39 By arranging the film 39 so as to occupy 50% or less of the surface area of the p-electrode 37 exposed through the opening 39OP (FIG. 5), the second bonding member 49 flows out of the bonding region. Can be prevented more reliably.
  • the second joining member 49 is arranged so as to occupy 50% or less of the surface area of the p electrode 37 exposed from the p electrode protective film 39 through the opening 39OP. (Fig. 5), but the present invention is not limited to this.
  • the second joining member 49 is arranged so as to occupy 50% or more of the surface area of the p electrode 37 exposed from the p electrode protective film 39 through the opening 39OP, that is, the second joining.
  • the p-wiring protective film 17 and the p-wiring protective film 19 can dam the second joining member 49.
  • the overlapping region OL (FIG. 4) and the region EX (FIG. 4) in which the p-wiring protective film 17 extends blocks the molten second joining member 49 to prevent it from flowing out of the joining region. Contribute to.
  • first joining member 47 and the second joining member 49 before joining are formed with the same film thickness, outflow can be prevented. Therefore, the steps of forming the first joining member 47 and the second joining member 49 can be performed at the same time, and the cost and time at the time of manufacturing can be reduced. Further, by forming the first joining member 47 and the second joining member 49 with the same film thickness and having the same height, the alignment accuracy can be improved.
  • the semiconductor light emitting device 10 of this embodiment is a semiconductor light emitting element 30 having an n electrode 35 formed on the n-type semiconductor layer 33 and a p electrode 37 formed on the p-type semiconductor layer 45. And a submount substrate 12 in which the n-wiring electrode 13 and the p-wiring electrode 15 are formed on the surface of 1.
  • the n-electrode 35 and the n-wiring electrode 13 and the p-electrode 37 and the p-wiring electrode 15 face each other and are joined via the first joining member 47 and the second joining member 49.
  • a second protective film 17 extending in a direction away from the n-wiring electrode 13 from an end far from the n-wiring electrode 13 of the joining region JA1 with the second joining member 49 on the surface is formed. It is formed.
  • the desired emitted light from the active layer can be obtained. Further, a sufficient joining strength of the second joining member 49 can be obtained, and a good joining state can be obtained in terms of heat conduction and electrical resistance.
  • the semiconductor light emitting device 10 of the present embodiment it is possible to provide a flip-chip type semiconductor light emitting device having no leak or short circuit and having high quality and high yield.
  • FIG. 7 is a cross-sectional view showing the configuration of the semiconductor light emitting device 50 according to the second embodiment of the present invention.
  • FIG. 7 shows a cross section in the direction (X direction in the drawing) along the long side of the stripe shape of the p-wiring electrode 15 as in the case of FIG.
  • the semiconductor light emitting device 50 instead of the p-wiring protective film 17 as the second protective film, the p-wiring protective film 19 as the third protective film, and the second joining member 49, the p-wiring protective film 51 and the p-wiring protection are protected. It differs from the semiconductor light emitting device 10 of the first embodiment in that it has a film 53 and a second bonding member 55, and the other points are the same as those of the semiconductor light emitting device 10 of the first embodiment.
  • the p-wiring protective film 51 has the n-wiring electrode 13 from a position farther from the n-wiring electrode 13 in the X direction than the end far from the n-electrode 35 of the opening 39OP of the p-electrode protective film 39. It extends in the direction away from.
  • the p-wiring protective film 53 extends from a position closer to the n-wiring electrode 13 in the X direction than the end of the opening 39OP near the n-electrode 35 toward the n-wiring electrode 13.
  • the width L3 of the portion where the surface of the p-wiring electrode 15 is exposed from the p-wiring protective film 51 and the p-wiring protective film 53 is larger than the width L2 of the opening 39OP in the X direction.
  • the second joining member 55 is joined to the surface of the p-wiring electrode 15 with the portion JA3 where the surface of the p-wiring electrode 15 is exposed from the p-wiring protective film 51 and the p-wiring protective film 53 as a joining region. Further, the second joining member 55 is joined to the surface of the p electrode 37 at the opening 39OP. That is, the region JA3 includes the region JA2. Further, as described above, the width L3 is larger than the width L2, and the cross section of the second joining member 55 has a tapered shape.
  • the semiconductor light emitting device 50 is manufactured through a pressurizing / heating bonding process as in the case of the semiconductor light emitting device 10.
  • the pressurizing / heating joining step the melted second joining member 55 wets and spreads on the surface of the p-wiring electrode 15 and the surface of the p-electrode 37 while taking in an electrode material such as Au, and the p-wiring protective film 51 and p. It is dammed by the wiring protection film 53.
  • the p-electrode protective film 39 and the p-wiring protective film 51 have an overlapping region OL in a top view. Further, in the p-wiring protective film 51, the p-wiring protective film 5 extends in the EX direction from the end far from the n-wiring electrode 13 of the bonding region JA3. The molten second joining member 55 can be dammed by the overlapping region and the extending region of the p-wiring protective film 51.
  • the semiconductor light emitting device 50 of the present embodiment it is possible to prevent the joining member from reaching the region related to leakage or short circuit, and it is possible to provide a semiconductor light emitting device of high quality and high yield.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

半導体発光装置は、第１の導電型の第１の半導体層と、第１の半導体層の上面の１の領域に形成された第１の電極と、第１の半導体層の上面の他の領域に形成された活性層と、活性層上に形成され、第１の導電型と反対の導電型の第２の導電型の第２の半導体層と、第２の半導体層上に形成された第２の電極と、第２の電極の表面に形成されかつ第２の電極の表面を露出する第１の開口部を有する絶縁体からなる第１の保護膜と、第１の電極上に設けられた導電体からなる第１の接合部材と第１の開口部によって露出された表面に設けられた導電体からなる第２の接合部材と、第１の電極及び第２の電極に対向する１の面を有する基板と、基板の１の面の第１の電極と対向する位置に形成され第１の接合部材に接合されている導電体からなる第１の配線と、基板の１の面の第２の電極と対向する位置に第１の配線から離間して形成され、表面の第１の開口部と対向する所定の接合領域において第２の接合部材に接合されている導電体からなる第２の配線と、第２の配線の表面に形成されかつ接合領域の第１の配線から遠い端部から第１の配線から離れる方向に延在している第２の保護膜と、を有する。

Description

半導体発光装置
　発光ダイオード（ＬＥＤ）等の半導体発光装置に関する。
　透明基板上に活性層を含む半導体層が積層された半導体発光素子が、上下反転されて実装面上に実装されるフリップチップ型の半導体発光装置が知られている（例えば、引用文献１）。フリップチップ型の半導体発光装置では、当該半導体発光素子の同一平面側に正極（ｐ電極）と負極（ｎ電極）の両方の電極が設けられる。また、フリップチップ型の半導体発光装置の実装の際に、素子側に設けられた各電極と実装面に設けられた各配線とがＡｕＳｎ等の導電性の接合部材を介して接合され、その後リフローにより半田溶融して電気的導通がとられる。
特許第５２７２２８７号
　上記のような半導体発光素子と実装面との接合において、溶融させた接合部材が電極と配線との接合する領域以外の領域まで流出し、リークやショートが発生する場合があった。このような場合、半導体発光装置としての設計通りの特性が得られず、歩留まりが低下することが課題となっていた。
　本発明は上記した点に鑑みてなされたものであり、リークやショートが無く、高品質かつ歩留まりの高いフリップチップ型の半導体発光装置を提供することを目的としている。
　本発明の半導体発光装置は、第１の導電型の第１の半導体層と、前記第１の半導体層の上面の１の領域に形成された第１の電極と、前記第１の半導体層の前記上面の他の領域に形成された活性層と、前記活性層上に形成され、前記第１の導電型と反対の導電型の第２の導電型の第２の半導体層と、前記第２の半導体層上に形成された第２の電極と、前記第２の電極の表面に形成されかつ前記第２の電極の表面を露出する第１の開口部を有する絶縁体からなる第１の保護膜と、前記第１の電極上に設けられた導電体からなる第１の接合部材と前記第１の開口部によって露出された表面に設けられた導電体からなる第２の接合部材と、前記第１の電極及び前記第２の電極に対向する１の面を有する基板と、前記基板の前記１の面の前記第１の電極と対向する位置に形成され前記第１の接合部材に接合されている導電体からなる第１の配線と、前記基板の前記１の面の前記第２の電極と対向する位置に前記第１の配線から離間して形成され、表面の第１の開口部と対向する所定の接合領域において前記第２の接合部材に接合されている導電体からなる第２の配線と、前記第２の配線の表面に形成されかつ前記接合領域の前記第１の配線から遠い端部から前記第１の配線から離れる方向に延在している第２の保護膜と、を有することを特徴とする。
　また、本発明の半導体発光装置は、第１の導電型の第１の半導体層と、前記第１の半導体層の上面の１の領域に形成された第１の電極と、前記第１の半導体層の前記上面の他の領域に形成された活性層と、前記活性層上に形成され、前記第１の導電型と反対の導電型の第２の導電型の第２の半導体層と、前記第２の半導体層上に形成された第２の電極と、前記第２の電極の表面に形成されかつ前記第２の電極の表面を露出する第１の開口部を有する絶縁体からなる第１の保護膜と、前記第１の電極上に設けられた導電体からなる第１の接合部材と前記第１の開口部によって露出された表面に設けられた導電体からなる第２の接合部材と、前記第１の電極及び前記第２の電極に対向する１の面を有する基板と、前記基板の前記１の面の前記第１の電極と対向する位置に形成され前記第１の接合部材に接合されている導電体からなる第１の配線と、前記基板の前記１の面の前記第２の電極と対向する位置に前記第１の配線から離間して形成され、表面の第１の開口部と対向する所定の接合領域において前記第２の接合部材に接合されている導電体からなる第２の配線と、前記第２の配線の表面に形成されかつ前記第２の配線の表面を部分的に露出する絶縁体からなる第２の保護膜と、を有し、上面視において、前記第１の開口部は前記第２の配線の表面のうち前記第２の保護膜から露出している領域を包含するか、または、前記第２の配線の表面のうち前記第２の保護膜から露出している領域は前記第１の開口部を包含することを特徴とする。
本発明の実施例１の半導体発光装置の上面図である。 実施例１の半導体発光素子の上面図である。 図１の上面図の部分拡大図である。 図１の半導体発光装置の断面図である。 実施例１の半導体発光装置のサブマウントの上面図である。 図１の半導体発光装置の接合前に半導体発光素子とサブマウントとがアライメントされた状態を示す断面図である。 実施例２の半導体発光装置の断面図である。
　以下に本発明の実施例を詳細に説明する。なお、以下の説明及び添付図面においては、実質的に同一又は等価な部分には同一の参照符号を付している。上面図の一部に、説明のためハッチングを施している。
　図１～図４を参照しつつ、本発明の実施例１に係る半導体発光装置１０の構成について説明する。図１は、半導体発光装置１０の上面図である。図１に示すように、半導体発光装置１０は、半導体発光素子（光半導体チップ）３０が、搭載面を有するサブマウント１１上に搭載されて構成されている。図１中、半導体発光素子３０の外形のみを破線で示しており、その他の部分については省略している。
　サブマウント１１は、サブマウント基板１２上に電極等が形成されて構成されたものである。サブマウント基板１２は、１の面を発光素子の搭載面とする板状の搭載基板である。図１に示すように、サブマウント基板１２は、例えば、上面視において矩形の形状を有する。サブマウント基板１２は、例えばＡｌＮセラミック基板であり、他にアルミナ等の基板が用いられる。
　第１の配線としてのｎ配線電極１３は、サブマウント基板１２の搭載面上に形成された電極パターンである。ｎ配線電極１３は、サブマウント基板１２の搭載面のうち、サブマウント基板１２の１の辺に沿った領域に形成されている。ｎ配線電極１３は、導電体からなり、例えば、Ｔｉ、Ｐｔ、Ａｕ、Ｐｄ等の金属からなる。
　第２の配線としてのｐ配線電極１５は、サブマウント基板１２の搭載面上に形成された電極パターンである。ｐ配線電極１５は、ｎ配線電極１３から電気的に離間して形成されている。
　ｐ配線電極１５は、基部１５Ａ及び延在部１５Ｂからなる。基部１５Ａは、ｎ配線電極１３が形成されている辺に対向する辺に沿った領域に形成されている部分である。延在部１５Ｂは、基部１５Ａからｎ配線電極１３に向かって延在する複数のストライプ形状の部分である。このように、ｐ配線電極１５は、基部１５Ａ及び延在部１５Ｂからなる櫛歯状の形状を有している。
　以下、延在部１５Ｂのストライプ形状の長辺に沿った方向をＸ方向と称する。ｐ配線電極１５は、導電体からなり、例えば、Ｔｉ、Ｐｔ、Ａｕ、Ｐｄ等の金属からなる。
　第２の保護膜としてのｐ配線保護膜１７は、ｐ配線電極１５上に設けられている。図１に示すように、ｐ配線保護膜１７は、ｐ配線電極１５の、延在部１５Ｂの基部１５Ａに近い端部に形成されている。また、ｐ配線保護膜１７は、図１に示すように、基部１５Ａの領域まで延在していてもよい。
　ｐ配線保護膜１７は、例えばＣｒ、Ｗ、Ｐｔ等の金属膜である。また、例えば、ｐ配線保護膜１７は、クロム酸化膜等の金属酸化膜であってもよく、ＳｉＯ2膜等の絶縁膜であってもよい。さらに、ｐ配線保護膜１７は、Ｃｒ等の金属膜上にＳｉＯ2等の絶縁膜が形成されたものであってもよい。
　第３の保護膜としてのｐ配線保護膜１９は、ｐ配線電極１５上に設けられている。図１に示すように、ｐ配線保護膜１９は、延在部１５Ｂの基部１５Ａからの遠位端部、すなわち延在部１５Ｂの先端に形成されている。
　延在部１５Ｂの基部１５Ａからの近位端部に形成されたｐ配線保護膜１７と、当該遠位端部に形成されたｐ配線保護膜１９との間に、ｐ配線電極１５が露出している。例えば、ｐ配線保護膜１９は、Ｃｒ等の金属膜、金属酸化膜等の絶縁膜又は金属膜と絶縁膜との組み合わせからなる。
　ｎ配線保護膜２１は、ｎ配線電極１３上に設けられている。ｎ配線保護膜２１は、ｎ配線電極１３が形成されているサブマウント基板１２の１の辺に沿って形成されている。ｎ配線保護膜２１は、ｐ配線保護膜１７及びｐ配線保護膜１９と同様に、Ｃｒ等の金属膜、金属酸化膜等の絶縁膜又は金属膜と絶縁膜との組み合わせからなる。以下、ｐ配線電極１５のストライプ形状の部分及びｐ配線保護膜１９からなる部分の各々をストライプ部２３と称する。
　図２は、実施例１の半導体発光装置１０の半導体発光素子３０の、接合時に図１のサブマウント１１に対向する面を見た上面図である。成長基板３１は、上面視において矩形の形状を有している。成長基板３１は、例えばＡｌＮ基板であり、可視光に対して透光性を有する基板である。他にサファイア、ＳｉＣ等の基板が用いられる。第１の半導体層としてのｎ型半導体層３３は、成長基板３１上に、成長基板３１の上面を覆うように形成されている。第１の電極としてのｎ電極３５は、ｎ型半導体層３３上に形成されている。ｎ電極３５は、上面視において、ｎ型半導体層３３上の、成長基板３１の１の辺の近傍に、当該１の辺に沿って形成されている。換言すれば、第１の電極としてのｎ電極３５は、ｎ型半導体層３３上の１の辺の近傍に沿って１の領域に形成されている。
　複数の発光部３６は、ｎ型半導体層３３上に形成されている。発光部３６の各々の上面にはｐ電極３７が形成されている。第２の電極としてのｐ電極３７は、ｎ型半導体層３３の上方に配されている。ｐ電極３７の各々は、ストライプ形状を有している。ｐ電極３７の各々の形状は、接合時に図１に示したサブマウント基板１２上に形成されたストライプ部２３に対応する形状となっている。
　ｐ電極３７は、同形状のｐ型半導体層（図示せず）上に形成されている。当該ｐ型半導体層は、ｎ型半導体層３３上に形成された同形状の活性層（図示せず）上に形成されている。
　第１の保護膜としてのｐ電極保護膜３９は、ｐ電極３７の外周部を覆うように形成されている。ｐ電極保護膜３９は、開口部３９ＯＰを有している。換言すれば、ｐ電極３７は、ｐ電極保護膜３９の開口部３９ＯＰの領域でｐ電極保護膜３９から露出している。ｐ電極保護膜３９は、例えばＳｉＯ2等の絶縁体からなる。例えばｐ電極保護膜３９は、他の金属酸化膜であってもよい。ｐ電極保護膜３９は、半導体発光装置１０の出射光に対して光透過性を有する。
　ｎ電極保護膜４１は、ｎ電極３５の外周の少なくとも一部に設けられており、ＳｉＯ2等の絶縁体からなる。図２に示すように、ｎ電極保護膜４１は、ｎ電極３５の外周部のうち、ｐ電極３７に隣接する辺及びこれに対向する辺に形成されている。ｎ電極保護膜４１は、半導体発光装置１０の出射光に対して光透過性を有する。
　図３は、図１中の一点鎖線で囲まれた部分Ｂの拡大図である。当該部分Ｂは、図２中の一点鎖線で囲まれた部分Ｂに対応する。図３は、図２の半導体発光素子３０がサブマウント１１上に搭載されている状態におけるｐ電極保護膜３９と、ストライプ部２３との上面視における位置関係を示している。図３において、半導体発光素子３０については、ｐ電極保護膜３９のみを図示し、その他の部分は省略している。
　図３に示すように、ｐ電極保護膜３９と、ｐ配線保護膜１７とは、ストライプ部２３の基部１５Ａの近位端部付近で上面視において互いに重なっている領域を有している。また、ｐ電極保護膜３９と、ｐ配線保護膜１９とは、ストライプ部２３の基部１５Ａの遠位端部付近で上面視において互いに重なっている領域を有している。ｐ配線保護膜１７及びｐ配線保護膜１９のいずれも、ストライプ部２３のストライプの幅方向（短辺方向）の全体に亘って、ｐ電極保護膜３９と重なっている。
　さらに、図３に示すように、ｐ配線保護膜１７及びｐ配線保護膜１９は、ｐ電極保護膜３９の開口部３９ＯＰの内側まで延在している。すなわち、ｐ配線保護膜１７及びｐ配線保護膜１９は、ｐ電極保護膜３９と重なっている領域を超えて、開口部３９ＯＰの内側まで延在している。
　ｐ配線電極１５がｐ配線保護膜１７及びｐ配線保護膜１９から露出している領域をＪＡ１とする。また、開口部３９ＯＰの内側の領域をＪＡ２とする。図３に示すように、領域ＪＡ１の面積よりも領域ＪＡ２の面積の方が大きい。
　また、領域ＪＡ１の長辺の長さをＬ１とし、領域ＪＡ２の長辺の長さをＬ２とする。図３に示すように、Ｌ１の長さよりもＬ２の長さの方が大きい。また、図３において、領域ＪＡ２は領域ＪＡ１を包含している。
　図４は、図１の半導体発光装置１０を図１中の４－４線で切断した断面図である。上述したように、半導体発光装置１０は、図２に示した半導体発光素子３０が上下反転されてサブマウント１１上に接合されたものである。図４中、サブマウント基板１２を最下層とし、成長基板３３を最上層とした場合の断面の構成が示されている。
　上述したように、ｎ型半導体層３３は、半導体発光素子３０の成長基板３１上に形成されている。図４に示すように、第１の電極としてのｎ電極３５は、ｎ型半導体層３３上の１の領域に形成されている。活性層４３は、ｎ型半導体層３３上の他の領域に形成されている。ｐ型半導体層４５は、当該活性層４３上に形成されている。第２の電極としてのｐ電極３７は、ｐ型半導体層４５上に形成されている。活性層４３からの光は、ｎ型半導体層３３側から出射される。従って、成長基板３１のｎ型半導体層３３が形成されている面に対向する主面が光出射面となる。
　活性層４３から出射される出射光の波長は、ｎ型半導体層３３、活性層４３及びｐ型半導体層４５の材料及び組成に応じた波長となる。例えば、活性層４３からの出射光の波長は、深紫外領域の波長であってもよく、赤外領域の波長であってもよい。
　図４に示すように、ｎ電極３５とｐ電極３７とは、成長基板３１からの距離が異なる位置に形成されている。換言すれば、ｎ電極３５とｐ電極３７との間には、段差が生じている。
　第１の保護膜としてのｐ電極保護膜３９は、ｐ電極３７の表面の外周部に形成されて第１の開口部としての開口部３９ＯＰを有している。第１の保護膜３９（ｐ電極保護膜）は、当該開口部３９ＯＰにおいて、第２の電極としてのｐ電極３７を露出している。
　なお、図４において、ｐ電極保護膜３９は、ｐ電極３７の表面から連続してｐ型半導体層４５、活性層４３及びｎ型半導体層３３の側面を覆っているが、これに限られない。ｐ電極保護膜３９は、ｐ電極３７の表面に形成されていればよい。
　ｎ電極保護膜４１は、ｎ電極３５のｐ電極３７に隣接する外周部及びこれに対向する外周部に形成されている。
　第１の配線としてのｎ配線電極１３は、サブマウント基板１２上の、ｎ電極３５と対向する位置に形成されている。
　第２の配線としてのｐ配線電極１５は、ｎ配線電極１３から離間して、ｐ電極３７と対向する位置に形成されている。
　第１の接合部材４７は、ｎ配線電極１３上に形成された導電性の接合材からなる層である。第１の接合部材４７は、ｎ電極３５のｎ電極保護膜４１から露出している表面と、これに対向するｎ配線電極１３の表面との間に形成されている。第１の接合部材４７は、ｎ電極３５の表面とｎ配線電極１３の表面とを接合している。換言すれば、ｎ電極３５の表面とｎ配線電極１３の表面とは、第１の接合部材４７を介して接合されている。
　第１の接合部材４７は、ｎ電極３５及びｎ配線電極１３の材料よりも低い融点を有する材料からなる。例えば、第１の接合部材４７には、低融点はんだ又は共晶はんだを用いることができる。例えば、第１の接合部材４７には、ＡｕＳｎを用いることができる。
　第２の接合部材４９は、ｐ配線電極１５上に形成された導電性の接合材からなる層である。第２の接合部材４９は、第１の保護膜３９（ｐ電極保護膜）の開口部３９ＯＰから露出しているｐ電極３７の表面と、これに対向するｐ配線電極１５の表面との間に形成されている。第２の接合部材４９は、ｐ電極３７の表面と、ｐ配線電極１５の表面とを接合している。換言すれば、ｐ配線電極１５は、開口部３９ＯＰと対向する所定の接合領域である接合領域ＪＡ１において第２の接合部材４９に接合されている。また、ｐ電極３７の表面と、ｐ配線電極１５の表面とは、第２の接合部材４９を介して接合されている。
　第２の接合部材４９は、ｐ電極３７及びｐ配線電極１５の材料よりも低い融点を有する材料からなる。例えば、第２の接合部材４９には、低融点はんだ又は共晶はんだを用いることができ、例えばＡｕＳｎを用いることができる。
　また、第２の接合部材４９は、溶融した際のｐ電極保護膜３９との間の接触角が高く、濡れ性（親和性）が低い。例えば、ｐ電極保護膜３９は、溶融した第２の接合部材４９との間の接触角が９０°より大きい。
　上述したように、第２の保護膜としてのｐ配線保護膜１７は、ｐ配線電極１５の表面に形成されている。ｐ配線保護膜１７は、接合領域ＪＡ１のｎ配線電極１３から遠い端部から、ｎ配線電極１３から離れる方向に延在している。
　なお、当該接合領域ＪＡ１のｎ配線電極１３から遠い端部と、ｐ配線保護膜１７との間には、ｐ配線電極１５が露出している部分が存在してもよい。すなわち、第２の接合部材４９は、ｐ配線保護膜１７との間にｐ配線電極１５上にスペースを空けて形成されていてもよい。
　第２の保護膜としてのｐ配線保護膜１７は、サブマウント基板１２の基板面に垂直な方向において、第１の保護膜３９（ｐ電極保護膜）と重なる領域である重なり領域ＯＬを有している。また、ｐ配線保護膜１７は、成長基板３１の端面よりも半導体発光装置１０の外側に向かって延在している領域ＥＸを有する。
　ｐ配線保護膜１７は、第２の接合部材４９よりも融点が高い材料からなる。ｐ配線保護膜１７の表面は、第２の接合部材４９が溶融した際に第２の接合部材４９との間で接触角が高く、濡れ性（親和性）が低い性質を有する。例えば、ｐ配線保護膜１７の表面の、第２の接合部材４９との間の接触角は、９０°より大きい。
　第３の保護膜としてのｐ配線保護膜１９は、ｐ配線電極１５の表面の、ｎ配線電極１３に近い端部から延在している。ｐ配線保護膜１９は、第２の接合部材４９よりも融点が高い材料からなる。
　当該接合領域ＪＡ１のｎ配線電極１３から遠い端部と、ｐ配線保護膜１９との間には、ｐ配線電極１５が露出している部分が存在してもよい。すなわち、第２の接合部材４９は、ｐ配線保護膜１９との間にスペースを空けて形成されていてもよい。
　図３に示したように、ｐ配線保護膜１７及びｐ配線保護膜１９は、上面視において開口部３９ＯＰの内側まで延在している。従って、図４におけるＸ方向、すなわちｐ配線電極１５のストライプ形状の長辺に沿った方向において、ｐ配線保護膜１７とｐ配線保護膜１９との間隔Ｌ１は、開口部３９ＯＰの長さＬ２よりも小さい。
　ｎ配線保護膜２１は、ｎ配線電極１３上に設けられている。ｎ配線保護膜２１は、ｎ配線電極１３上の、サブマウント基板１２の外周部から第１の接合部材４７に向かって延在している。ｎ配線保護膜２１は、第１の接合部材４７よりも融点が高い材料からなる。例えばｎ配線保護膜２１がＣｒ等の光反射率を有する金属膜を用いて、活性層４３からの出射光を出射面側に反射させることができる。
　半導体発光装置１０は、例えば以下のように製造される。図５は、半導体発光装置１０の製造に用いられるサブマウント１１の接合前の状態を示す上面図である。図５に示すように、第１の接合部材４７は、ｎ配線電極１３上のｎ配線電極１３の外周よりも内側の領域に、スパッタ等によりパターンニングされて配置されている。第２の接合部材４９は、ストライプ部２３のｐ配線電極１５の表面上に、ｐ配線電極１５が露出している部分の外周よりも内側の領域にパターンニングされて配置されている。
　例えば、図５の状態において、第２の接合部材４９は、ｐ電極保護膜３９から開口部３９ＯＰを介して露出しているｐ電極３７の表面の面積の５０％以下を占めるように配置されている。すなわち、図５の状態において、第２の接合部材４９の上面から見た面積は、接合相手となる半導体発光素子３０のｐ電極３７が開口部３９ＯＰから露出している表面の面積の５０％以下である。また、第２の接合部材４９は、接合領域ＪＡ１よりも小さい面積となるように配置される。
　まず、図２に示したような半導体発光素子３０を供給トレーからピックアップし、フリップチップボンダにセットする。また、図５に示したようなサブマウント１１についても同様に供給トレーからピックアップしてセットする。それぞれのアライメントマークが一致するように、カメラ認識によりアライメント処理を行う。
　図６は、アライメント処理を行った状態の半導体発光素子３０及びサブマウント１１の断面を示す断面図である。図６に示すように、ｎ電極３５と第１の接合部材４７とが対向し、かつ、ｐ電極３７と第２の接合部材４９とが対向する位置にアライメントされている。また、成長基板３１とサブマウント基板１２とが平行となるようにアライメントされている。
　上述したように、ｎ電極３５とｐ電極３７とは、成長基板３１からの距離が異なる。成長基板３１とサブマウント基板１２とが平行となるようにアライメントされている状態において、ｎ配線電極１３とｎ電極３５との間の距離（図６中、ｈ１）よりも、ｐ配線電極１５とｐ電極３７との間の距離（図６中、ｈ２）の方が小さい。
　また、図６に示すように、接合前の第１の接合部材４７及び第２の接合部材４９は、同じ層厚で形成されており、サブマウント基板１２の基板面からの高さが同じ高さ（ｈ２）となっている。
　また、上述したように、第２の接合部材４９は、ｐ電極保護膜３９から開口部３９ＯＰを介して露出しているｐ電極３７の表面の面積の５０％以下を占めるように、かつ、接合領域ＪＡ１よりも小さい面積となるように配置されるので、第２の接合部材４９とｐ配線保護膜１７との間及び第２の接合部材４９とｐ配線保護膜１９との間には、ｐ配線電極１５の表面が露出している部分が存在する。
　アライメント処理の後、荷重を負荷した状態で半導体発光素子３０及びサブマウント基板１２を加熱し、第１の接合部材４７及び第２の接合部材４９を所定の時間溶融させる。第１の接合部材４７及び第２の接合部材４９の酸化を防止するため、加熱処理中は、例えば窒素パージを行って、接合処理室内の酸素を極力少ない状態に保つ。
　当該荷重を負荷した状態で加熱する工程（加圧・加熱接合工程）において、第１の接合部材４７は、ｎ電極３５の表面の材料を取込みながらｎ電極３５と接合する。一方、第２の接合部材４９に関しては、上述のようにｐ配線電極１５とｐ電極３７との距離（図６中、ｈ２）がｎ配線電極１３とｎ電極３５との距離（図６中、ｈ１）よりも小さいため、当該加圧・加熱接合工程において、第１の接合部材４７よりも第２の接合部材４９に荷重がかかりやすい。
　このため、溶融した第２の接合部材４９は、ｐ配線電極１５の表面及びｐ電極３７の表面との親和性による濡れ広がりに加えて、荷重により押しつぶされることによる広がりを経て、ｐ配線電極１５及びｐ電極３７と接合する。また、第２の接合部材４９は、加圧・加熱接合工程において、例えばＡｕ等の電極の材料を取りこみながら組成変化し、次第に流動性を低下させながら広がる。
　より詳細には、接合前の第２の接合部材４９とｐ配線保護膜１７及びｐ配線保護膜１９との間には、ｐ配線電極１５の表面が露出している部分（スペース）が存在する（図６）。第２の接合部材４９は、ｐ配線電極１５の材料（例えば、Ａｕ）を取込みながらｐ配線電極１５の表面（すなわち、スペース部分）を濡れ広がり、溶融した第２の接合部材４９との親和性の低いｐ配線保護膜１７及びｐ配線保護膜１９によってせき止められる。なお、第２の接合部材４９は、ｐ配線電極１５の材料を取込むことで流動性が低下し、広がりを停止してもよい。
　また、ｐ配線電極１５の表面が露出している部分のＸ方向における幅（Ｌ１）よりもｐ電極３７の表面が露出している部分の幅（Ｌ２）の方が大きい（図６）。従って、第２の接合部材４９は、ｐ電極３７の表面を広がる際に、より大きいスペースが存在する。第２の接合部材４９は、ｐ電極３７の材料（例えば、Ａｕ）を取込みながらｐ電極３７表面の当該スペースを広がる。スペースが大きいため、より流動性が低下しやすく、開口部３９ＯＰ内で停止する。従って、開口部３９ＯＰ外へ流出し難い。
　以上の加圧・加熱接合工程の後、冷却工程を経て、半導体発光装置１０が完成される。
　上記の製造工程において、第２の接合部材４９が、接合領域ＪＡ１よりも大きい接合領域ＪＡ２においてｐ電極３７の表面を、ｐ電極３７の材料を取り込みながら広がることで、半導体発光装置１０が完成されると、第２の接合部材４９は、台形の断面形状を有する（図４）。図４に示したように、第２の接合部材４９の断面の、ｐ電極３７と接合されている辺を上底とし、ｐ配線電極１５と接合されている辺を下底とすると、上底よりも下底の方が短い。換言すれば、当該第２の接合部材４９の断面は逆テーパ形状を有する。
　また、当該台形の上底、すなわちｐ電極３７に近づくにつれて、組成が変化している。特に、当該上底の両端部分において、ｐ電極３７の材料の成分が多くなる。例えば、第２の接合部材４９をＡｕＳｎとし、ｐ電極３７をＡｕ電極とした場合、当該台形の上底の両端部分に該当する箇所に近づくほど、第２の接合部材４９の組成中のＡｕ濃度が高くなる。
　重なり領域ＯＬ（図４）や、ｐ配線保護膜１７が延在している領域ＥＸ（図４）を有する構成に加えて、接合前の状態において、第２の接合部材４９は、ｐ電極保護膜３９から開口部３９ＯＰを介して露出しているｐ電極３７の表面の面積の５０％以下を占めるように配置する（図５）ことで、第２の接合部材４９の接合領域外への流出をより確実に防止することができる。
　なお、接合前の状態において、第２の接合部材４９は、ｐ電極保護膜３９から開口部３９ＯＰを介して露出しているｐ電極３７の表面の面積の５０％以下を占めるように配置する例について説明したが（図５）、これに限られない。例えば、第２の接合部材４９を、ｐ電極保護膜３９から開口部３９ＯＰを介して露出しているｐ電極３７の表面の面積の５０％以上を占めるように配置した場合、すなわち第２の接合部材４９の分量を増やした場合であっても、ｐ配線保護膜１７及びｐ配線保護膜１９によって第２の接合部材４９をせき止めることができる。
　例えば、重なり領域ＯＬ（図４）や、ｐ配線保護膜１７が延在している領域ＥＸ（図４）が、溶融した第２の接合部材４９をせき止めて接合領域外への流出を防止することに寄与する。
　なお、接合前の第１の接合部材４７及び第２の接合部材４９を同じ膜厚で形成しても、流出を防止できる。従って、第１の接合部材４７及び第２の接合部材４９の形成工程を一度に行うことができ、製造時のコスト及び時間の削減が可能である。また、第１の接合部材４７と第２の接合部材４９とを同じ膜厚で形成して同じ高さとすることで、位置合わせ精度を高くすることができる。
　以上、説明したように、本実施例の半導体発光装置１０は、ｎ型半導体層３３上に形成されたｎ電極３５及びｐ型半導体層４５上に形成されたｐ電極３７を有する半導体発光素子３０と、１の面上にｎ配線電極１３及びｐ配線電極１５が形成されたサブマウント基板１２とを有する。ｎ電極３５とｎ配線電極１３、ｐ電極３７とｐ配線電極１５はそれぞれ対向し、第１の接合部材４７及び第２の接合部材４９を介して接合されている。ｐ配線電極１５の表面に、当該表面の第２の接合部材４９との接合領域ＪＡ１のｎ配線電極１３から遠い端部からｎ配線電極１３から離れる方向に延在する第２の保護膜１７が形成されている。
　このような構成により、接合の際の、第１の接合部材４７及び第２の接合部材４９を溶融させて荷重を負荷する工程を経ても、ｐ配線電極１５の表面の接合に不要な領域にまで第２の接合部材４９が形成されることなく、リークやショートの発生を確実に防止できる。
　従って、活性層からの所望の出射光が得られる。また、第２の接合部材４９の十分な接合強度が得られ、熱伝導、電気抵抗に関しても良好な接合状態が得られる。
　従って、本実施例の半導体発光装置１０によれば、リークやショートが無く、高品質かつ歩留まりの高いフリップチップ型の半導体発光装置を提供することができる。
　図７は、本発明の実施例２に係る半導体発光装置５０の構成を示す断面図である。図７は、図４の場合と同様に、ｐ配線電極１５のストライプ形状の長辺に沿った方向（図中、Ｘ方向）の断面を示す。
　半導体発光装置５０は、第２の保護膜としてのｐ配線保護膜１７、第３の保護膜としてのｐ配線保護膜１９及び第２の接合部材４９の代わりにｐ配線保護膜５１、ｐ配線保護膜５３及び第２の接合部材５５を有する点において実施例１の半導体発光装置１０と異なり、その余の点については実施例１の半導体発光装置１０と同様に構成されている。
　図７に示すように、ｐ配線保護膜５１は、ｐ電極保護膜３９の開口部３９ＯＰのｎ電極３５から遠い端部よりも、Ｘ方向においてｎ配線電極１３から遠い位置から、ｎ配線電極１３から離れる方向に向かって延在している。
　ｐ配線保護膜５３は、開口部３９ＯＰのｎ電極３５に近い端部よりもＸ方向においてｎ配線電極１３に近い位置から、ｎ配線電極１３に近づく方向に向かって延在している。
　このような構成により、Ｘ方向における開口部３９ＯＰの幅Ｌ２よりも、ｐ配線電極１５の表面がｐ配線保護膜５１及びｐ配線保護膜５３から露出している部分の幅Ｌ３の方が大きい。
　第２の接合部材５５は、ｐ配線電極１５の表面がｐ配線保護膜５１及びｐ配線保護膜５３から露出している部分ＪＡ３を接合領域として、ｐ配線電極１５の表面に接合されている。また、第２の接合部材５５は、開口部３９ＯＰにおいて、ｐ電極３７の表面に接合されている。すなわち、領域ＪＡ３は、領域ＪＡ２を包含している。また、上述のように、幅Ｌ２よりも幅Ｌ３の方が大きく、第２の接合部材５５の断面は、テーパ形状を有している。
　半導体発光装置５０は、半導体発光装置１０の場合と同様に、加圧・加熱接合工程を経て製造される。加圧・加熱接合工程において、溶融した第２の接合部材５５は、ｐ配線電極１５の表面及びｐ電極３７の表面を、Ａｕ等の電極材料を取り込みながら濡れ広がり、ｐ配線保護膜５１及びｐ配線保護膜５３によってせき止められる。
　図７に示すように、ｐ電極保護膜３９とｐ配線保護膜５１とは、上面視における重なり領域ＯＬを有している。また、ｐ配線保護膜５１は、接合領域ＪＡ３のｎ配線電極１３から遠い端部から、ｐ配線保護膜５がＥＸ方向に延在している。当該ｐ配線保護膜５１の重なり領域及び延在している領域によって、溶融した第２の接合部材５５をせき止めることができる。
　従って、本実施例の半導体発光装置５０によれば、接合部材がリークやショートに関わる領域に到達することを防止することができ、高品質かつ歩留まりの高い半導体発光装置を提供することができる。
　上述した実施例及び製造方法における構成は例示に過ぎず、用途等に応じて適宜変更可能である。
１０、５０　半導体発光装置
１１　サブマウント
１２　サブマウント基板
１３　ｎ配線電極
１５　ｐ配線電極
１７、５１　ｐ配線保護膜
１９、５３　ｐ配線保護膜
２１　ｎ配線保護膜
２３　ストライプ部
３０　半導体発光素子
３１　成長基板
３３　第１の半導体層（ｎ型半導体層）
３５　第１の電極（ｎ電極）
３６　発光部
３７　第２の電極（ｐ電極）
３９　第１の保護膜（ｐ電極保護膜）
３９ＯＰ　第１の開口部（開口部）
４１　ｎ電極保護膜
４３　活性層
４５　第２の半導体層（ｐ型半導体層）
４７　第１の接合部材
４９、５５　第２の接合部材

Claims (9)

  1. 　第１の導電型の第１の半導体層と、
    　前記第１の半導体層の上面の１の領域に形成された第１の電極と、
    　前記第１の半導体層の前記上面の他の領域に形成された活性層と、
    　前記活性層上に形成され、前記第１の導電型と反対の導電型の第２の導電型の第２の半導体層と、
    　前記第２の半導体層上に形成された第２の電極と、
    　前記第２の電極の表面に形成されかつ前記第２の電極の表面を露出する第１の開口部を有する絶縁体からなる第１の保護膜と、
    　前記第１の電極上に設けられた導電体からなる第１の接合部材と
    　前記第１の開口部によって露出された表面に設けられた導電体からなる第２の接合部材と、
    　前記第１の電極及び前記第２の電極に対向する１の面を有する基板と、
    　前記基板の前記１の面の前記第１の電極と対向する位置に形成され前記第１の接合部材に接合されている導電体からなる第１の配線と、
    　前記基板の前記１の面の前記第２の電極と対向する位置に前記第１の配線から離間して形成され、表面の第１の開口部と対向する所定の接合領域において前記第２の接合部材に接合されている導電体からなる第２の配線と、
    　前記第２の配線の表面に形成されかつ前記接合領域の前記第１の配線から遠い端部から前記第１の配線から離れる方向に延在している第２の保護膜と、を有することを特徴とする半導体発光装置。
  2. 　前記第２の保護膜は、前記基板に垂直な方向において、前記第１の保護膜と重なる領域を有することを特徴とする請求項１に記載の半導体発光装置。
  3. 　前記第２の保護膜は、前記第１の開口部の内側の領域まで延在していることを特徴とする請求項１又は２に記載の半導体発光装置。
  4. 　前記第２の配線の前記第１の配線から近い端部と前記接合領域との間に形成され、前記基板に垂直な方向において前記第１の保護膜と重なる領域を有する第３の保護膜が形成されていることを特徴とする請求項１乃至３のいずれか１つに記載の半導体発光装置。
  5. 　前記第３の保護膜は、前記第１の開口部の内側の領域まで延在していることを特徴とする請求項４に記載の半導体発光装置。
  6. 　前記第１の開口部によって露出された前記第２の電極の表面の面積は、前記第２の保護膜及び前記第３の保護膜によって露出された前記第２の配線の表面の面積よりも大きいことを特徴とする請求項４又は５に記載の半導体発光装置。
  7. 　前記第２の接合部材は、台形の断面形状を有し、前記第２の電極と接する上底よりも前記第２の配線と接する下底の方が短いことを特徴とする請求項１乃至６のいずれか１つに記載の半導体発光装置。
  8. 　前記第２の電極と前記第２の配線との距離は、前記第１の電極と前記第１の配線との距離よりも小さいことを特徴とする請求項１乃至７のいずれか１つに記載の半導体発光装置。
  9. 　第１の導電型の第１の半導体層と、
    　前記第１の半導体層の上面の１の領域に形成された第１の電極と、
    　前記第１の半導体層の前記上面の他の領域に形成された活性層と、
    　前記活性層上に形成され、前記第１の導電型と反対の導電型の第２の導電型の第２の半導体層と、
    　前記第２の半導体層上に形成された第２の電極と、
    　前記第２の電極の表面に形成されかつ前記第２の電極の表面を露出する第１の開口部を有する絶縁体からなる第１の保護膜と、
    　前記第１の電極上に設けられた導電体からなる第１の接合部材と
    　前記第１の開口部によって露出された表面に設けられた導電体からなる第２の接合部材と、
    　前記第１の電極及び前記第２の電極に対向する１の面を有する基板と、
    　前記基板の前記１の面の前記第１の電極と対向する位置に形成され前記第１の接合部材に接合されている導電体からなる第１の配線と、
    　前記基板の前記１の面の前記第２の電極と対向する位置に前記第１の配線から離間して形成され、表面の第１の開口部と対向する所定の接合領域において前記第２の接合部材に接合されている導電体からなる第２の配線と、
    　前記第２の配線の表面に形成されかつ前記第２の配線の表面を部分的に露出する絶縁体からなる第２の保護膜と、を有し、
    　上面視において、前記第１の開口部は前記第２の配線の表面のうち前記第２の保護膜から露出している領域を包含するか、または、前記第２の配線の表面のうち前記第２の保護膜から露出している領域は前記第１の開口部を包含することを特徴とする半導体発光装置。
PCT/JP2020/018597 2019-05-21 2020-05-08 半導体発光装置 WO2020235350A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019094948A JP7291537B2 (ja) 2019-05-21 2019-05-21 半導体発光装置
JP2019-094948 2019-05-21

Publications (1)

Publication Number Publication Date
WO2020235350A1 true WO2020235350A1 (ja) 2020-11-26

Family

ID=73453874

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/018597 WO2020235350A1 (ja) 2019-05-21 2020-05-08 半導体発光装置

Country Status (2)

Country Link
JP (1) JP7291537B2 (ja)
WO (1) WO2020235350A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150386A (ja) * 2003-11-14 2005-06-09 Stanley Electric Co Ltd 半導体装置及びその製造方法
JP2015073087A (ja) * 2013-09-05 2015-04-16 パナソニックＩｐマネジメント株式会社 発光装置
JP2017152504A (ja) * 2016-02-24 2017-08-31 豊田合成株式会社 半導体装置および発光装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7520926B2 (en) 2006-09-15 2009-04-21 Videojet Technologies Inc. Solvent-based ink composition

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150386A (ja) * 2003-11-14 2005-06-09 Stanley Electric Co Ltd 半導体装置及びその製造方法
JP2015073087A (ja) * 2013-09-05 2015-04-16 パナソニックＩｐマネジメント株式会社 発光装置
JP2017152504A (ja) * 2016-02-24 2017-08-31 豊田合成株式会社 半導体装置および発光装置

Also Published As

Publication number Publication date
JP2020191345A (ja) 2020-11-26
JP7291537B2 (ja) 2023-06-15

Similar Documents

Publication Publication Date Title
US7276740B2 (en) Submount for light emitting device
JP5703523B2 (ja) 発光ダイオードパッケージ、及び発光ダイオードパッケージモジュール
JP5585013B2 (ja) 発光装置
JP4626517B2 (ja) 半導体レーザアセンブリ
KR101900352B1 (ko) 반도체 장치 및 그 제조 방법
JP5363789B2 (ja) 光半導体装置
JP5082710B2 (ja) 発光装置
TWI500181B (zh) 光電裝置之基座
JP2009130195A (ja) 半導体発光装置
JP6848245B2 (ja) 発光装置
JP6131555B2 (ja) 発光装置の封止部材の取り外し方法および封止部材を取り外すことが可能な発光装置
TW202333395A (zh) 發光裝置
JP5765981B2 (ja) 発光装置
CN107026228B (zh) 发光装置
JP5954013B2 (ja) 半導体素子実装部材及び半導体装置
US10546988B2 (en) Light emitting device and solder bond structure
WO2020235350A1 (ja) 半導体発光装置
JP2005005681A (ja) 半導体発光装置およびその製造方法
US11735687B2 (en) Method of manufacturing light emitting device having a light-shielding frame around a light emitting surface
JP6128267B2 (ja) 半導体素子実装部材及び半導体装置
JP2019216217A (ja) 半導体装置及びその製造方法
JP4951880B2 (ja) 熱電変換モジュール
JP7202869B2 (ja) 半導体装置及び半導体装置の製造方法
KR101138861B1 (ko) 발광소자의 본딩 구조체 및 이를 이용한 본딩방법
JP6490788B2 (ja) キャリアおよびキャリアを製造する方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20809604

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20809604

Country of ref document: EP

Kind code of ref document: A1