WO2020080215A1 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- WO2020080215A1 WO2020080215A1 PCT/JP2019/039776 JP2019039776W WO2020080215A1 WO 2020080215 A1 WO2020080215 A1 WO 2020080215A1 JP 2019039776 W JP2019039776 W JP 2019039776W WO 2020080215 A1 WO2020080215 A1 WO 2020080215A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- switching element
- semiconductor device
- conductive member
- terminal
- capacitor
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49589—Capacitor integral with or on the leadframe
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29339—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/1033—Gallium nitride [GaN]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
Definitions
- the present disclosure relates to semiconductor devices.
- Patent Document 1 discloses an example of a conventional semiconductor device. In this semiconductor device, a high-voltage side switching element and a low-voltage side switching element are connected in series between two input-side terminals.
- the present disclosure has been devised under the circumstances described above, and an object thereof is to provide a semiconductor device capable of suppressing a surge voltage.
- a semiconductor device provided by the present disclosure includes a first terminal and a second terminal, a first switching element having a first gate electrode, a first source electrode, and a first drain electrode, a second gate electrode, and a second source electrode. And a second switching element having a second drain electrode, wherein the first switching element and the second switching element are connected in series between the first terminal and the second terminal, A first capacitor connected in parallel with the first switching element and the second switching element between the first terminal and the second terminal, wherein the first switching element and the second switching element are The first capacitors are arranged in one direction, and the first capacitors are arranged in a front direction when viewed in a second direction that is perpendicular to the first direction. Overlaps with at least one of the first switching element and the second switching element.
- FIG. 1 is a perspective view showing a semiconductor device according to a first embodiment of the present disclosure.
- FIG. 3 is a plan view showing the semiconductor device according to the first embodiment of the present disclosure.
- FIG. 3 is a bottom view showing the semiconductor device according to the first embodiment of the present disclosure.
- FIG. 3 is a bottom view showing the semiconductor device according to the first embodiment of the present disclosure.
- 1 is a front view showing a semiconductor device according to a first embodiment of the present disclosure.
- 1 is a side view showing a semiconductor device according to a first embodiment of the present disclosure.
- FIG. 7 is a sectional view taken along the line VII-VII of FIG. 2. It is sectional drawing which follows the VIII-VIII line of FIG. It is sectional drawing which follows the IX-IX line of FIG.
- FIG. 3 is a sectional view taken along line XX of FIG. 2.
- FIG. 3 is a sectional view taken along line XI-XI in FIG. 2. It is sectional drawing which follows the XII-XII line of FIG.
- FIG. 3 is a cross-sectional view schematically showing an example of a switching element of the semiconductor device according to the first embodiment of the present disclosure.
- 1 is a circuit diagram showing a semiconductor device according to a first embodiment of the present disclosure.
- FIG. 8 is a plan view showing a modified example of the semiconductor device according to the first embodiment of the present disclosure.
- the semiconductor device A1 of the present embodiment includes a first switching element 1A, a second switching element 1B, a plurality of leads 2, a first capacitor 3A, a second capacitor 3B, a third capacitor 3C, an integrated circuit element 4 and a resin portion 5. I have it.
- FIG. 1 is a perspective view showing the semiconductor device A1.
- FIG. 2 is a plan view showing the semiconductor device A1.
- FIG. 3 is a bottom view showing the semiconductor device A1.
- FIG. 4 is a bottom view showing the semiconductor device A1.
- FIG. 5 is a front view showing the semiconductor device A1.
- FIG. 6 is a side view showing the semiconductor device A1.
- FIG. 7 is a sectional view taken along the line VII-VII of FIG.
- FIG. 8 is a sectional view taken along the line VIII-VIII of FIG.
- FIG. 9 is a sectional view taken along the line IX-IX in FIG.
- FIG. 10 is a sectional view taken along line XX of FIG.
- FIG. 11 is a sectional view taken along the line XI-XI of FIG.
- FIG. 10 is a sectional view taken along line XX of FIG.
- FIG. 11 is a sectional view taken along the line XI-XI of FIG.
- FIG. 12 is a sectional view taken along the line XII-XII in FIG.
- FIG. 13 is a sectional view schematically showing an example of the switching element of the semiconductor device A1.
- FIG. 14 is a circuit diagram showing the semiconductor device A1.
- the y direction corresponds to the first direction of the present disclosure.
- the z direction corresponds to the second direction of the present disclosure.
- the x direction corresponds to the third direction of the present disclosure.
- the first switching element 1A is a switching element on the high voltage side in the semiconductor device A1.
- the first switching element 1A of the present embodiment includes a first element body 11A, a first gate electrode 12A, a first source electrode 13A and a first drain electrode 14A.
- the type of the first switching element 1A is not particularly limited.
- FIG. 13 schematically shows the first switching element 1A of this example.
- the first element body 11A has a structure in which, for example, a Si substrate 101, a buffer layer 102, a GaN layer 103, and an AlGaN layer 104 are stacked.
- the insulating layer 105 is laminated on the AlGaN layer 104, and the first gate electrode 12A, the first source electrode 13A, and the first drain electrode 14A are arranged.
- Such a first switching element 1A is a so-called lateral power device in which the first gate electrode 12A, the first source electrode 13A and the first drain electrode 14A are arranged on one side of the first element body 11A.
- a horizontal power device in which the first element body 11A has the GaN layer 103 may be referred to as a GaN-HEMT (High Electron Mobility Transistor).
- the first switching element 1A configured as a GaN-HEMT is suitable for speeding up the current switching operation, that is, improving high-speed response.
- the first gate electrode 12A is the other side (lower side in the figure of FIG. 2) of the first element body 11A in the z direction, and the one side (FIG. 2) of the first element body 11A. Is located on the left side in the figure).
- the first source electrode 13A is arranged on the other side in the x direction (right side in the drawing of FIG. 2) with respect to the first gate electrode 12A, and overlaps with the first gate electrode 12A when viewed in the x direction.
- the first drain electrode 14A is arranged on one side (upper side in the drawing) in the y direction with respect to the first gate electrode 12A and the first source electrode 13A, and the first gate electrode 12A and the first source in the y direction. It overlaps with the electrode 13A.
- the second switching element 1B is a low-voltage side switching element in the semiconductor device A1.
- the second switching element 1B of this embodiment includes a second element body 11B, a second gate electrode 12B, a second source electrode 13B, and a second drain electrode 14B.
- the type of the second switching element 1B is not particularly limited.
- FIG. 13 schematically shows the second switching element 1B of this example, and has the same configuration as the first switching element 1A.
- Such a second switching element 1B is a so-called lateral power device in which the second gate electrode 12B, the second source electrode 13B and the second drain electrode 14B are arranged on one side of the second element body 11B.
- a horizontal power device in which the second element body 11B has the GaN layer 103 may be referred to as a GaN-HEMT (High Electron Mobility Transistor).
- the second switching element 1B configured as a GaN-HEMT is suitable for speeding up the current switching operation, that is, improving high-speed response.
- the second gate electrode 12B is the other side (lower side in the figure of FIG. 2) of the second element body 11B in the z direction and one side (FIG. 2) of the second element body 11B. Is located on the left side in the figure).
- the second source electrode 13B is arranged on the other side in the x direction (right side in the drawing of FIG. 2) with respect to the second gate electrode 12B, and overlaps with the second gate electrode 12B when viewed in the x direction.
- the second drain electrode 14B is arranged on one side (upper side in the drawing) in the y direction with respect to the second gate electrode 12B and the second source electrode 13B, and the second gate electrode 12B and the second source in the y direction. It overlaps with the electrode 13B.
- the plurality of leads 2 support the first switching element 1A and the second switching element 1B and form a conduction path to the first switching element 1A and the second switching element 1B.
- the plurality of leads 2 are formed of, for example, Cu, Ni, Fe or the like, or any of these alloys. Further, a plating layer may be provided on a predetermined portion of the surface of the lead 2. As shown in FIGS. 1 to 3, in the present embodiment, the plurality of leads 2 includes a first lead 2A, a second lead 2B, a third lead 2C, a fourth lead 2D, a fifth lead 2E, and a plurality of first leads 2A. It includes a 6-lead 2F and a plurality of seventh leads 2G.
- the first lead 2A is an example of the first conducting member of the present disclosure.
- the first lead 2A has a first portion 21A, a second portion 22A and a third portion 23A.
- the first portion 21A, the second portion 22A, and the third portion 23A may be integrally formed with each other, or may be configured by separate members joined to each other.
- the first portion 21A, the second portion 22A, and the third portion 23A are examples of being configured by separate members joined to each other.
- the first portion 21A is a portion that is conductively joined to the first drain electrode 14A of the first switching element 1A.
- the first portion 21A is conductively bonded to the first drain electrode 14A by the conductive bonding material 19.
- bumps made of Au or the like are formed on the first drain electrode 14A.
- the conductive bonding material 19 is, for example, an anisotropic conductive bonding material and electrically connects the bump and the first portion 21A. It should be noted that a conductive joint mode without using bumps may be used. In this case, the conductive bonding material 19 may use Ag paste or the like.
- the first portion 21A faces the first drain electrode 14A, and is located on one side (the lower side in the drawing) of the first drain electrode 14A in the z direction.
- the shape of the first portion 21A is not particularly limited, and in the illustrated example, as shown in FIG. 3, it is a substantially rectangular shape when viewed in the z direction.
- the first terminal 201A is a terminal to which a current controlled by the semiconductor device A1 is input, and is called, for example, a VDD terminal.
- the first terminal 201A is one surface of a portion of the first portion 21A that is thicker than the peripheral portion. Such first portion 21A can be formed by etching, for example.
- the shape of the first terminal 201A is not particularly limited, and in the illustrated example, it is rectangular as shown in FIGS. 3 and 4. It should be noted that the specific structure of the first terminal 201A is not limited to making a part of the first portion 21A thick.
- the portion that configures the first terminal 201A is located on one side in the z direction relative to the other portion (see FIG. 7).
- the structure may be located on the middle lower side).
- the second portion 22A is arranged on the other side (upper side) in the z direction in FIGS. 6 and 7 on the side opposite to the first portion 21A with respect to the first switching element 1A in the z direction.
- the second portion 22A is conductively joined to the first capacitor 3A.
- the second portion 22A is conductively bonded to the first capacitor 3A by the conductive bonding material 39.
- the conductive joining material 39 is, for example, solder.
- the second portion 22A overlaps the first portion 21A when viewed in the z direction.
- the second portion 22A overlaps the first source electrode 13A and the first drain electrode 14A of the first switching element 1A when viewed in the z direction.
- the shape of the second portion 22A is not particularly limited, and in the illustrated example, it is rectangular as shown in FIG.
- the dimension of the second portion 22A in the x direction is smaller than the dimension of the first portion 21A in the x direction.
- the y-direction dimension of the second portion 22A is larger than the y-direction dimension of the first portion 21A.
- the third portion 23A is arranged on the opposite side of the first switching element 1A from the second switching element 1B in the y direction.
- the third portion 23A is arranged between the first portion 21A and the second portion 22A in the z direction, and connects the first portion 21A and the second portion 22A.
- the third portion 23A entirely overlaps the first portion 21A and the second portion 22A when viewed in the z direction.
- the second lead 2B is an example of the second conducting member of the present disclosure.
- the second lead 2B has a first portion 21B, a second portion 22B, a third portion 23B and a fourth portion 24B.
- the first portion 21B, the second portion 22B, the third portion 23B, and the fourth portion 24B may be integrally formed with each other, or may be formed by separate members joined to each other.
- the first portion 21B, the second portion 22B, and the third portion 23B are an example configured by separate members joined to each other.
- the first portion 21B and the fourth portion 24B are integrally formed with each other.
- the first portion 21B is a portion that is conductively joined to the second source electrode 13B of the second switching element 1B.
- the first portion 21B is conductively bonded to the second source electrode 13B by the conductive bonding material 19.
- bumps made of Au or the like are formed on the second source electrode 13B.
- the conductive bonding material 19 is, for example, an anisotropic conductive bonding material and electrically connects the bump and the first portion 21B. It should be noted that a conductive joint mode without using bumps may be used. In this case, the conductive bonding material 19 may use Ag paste or the like.
- the first portion 21B faces the second source electrode 13B and is located on one side (lower side in the drawing) of the second source electrode 13B in the z direction.
- the shape of the first portion 21B is not particularly limited, and in the illustrated example, as shown in FIG. 3, a substantially rectangular portion overlapping the second source electrode 13B in the z direction and the second switching element in the z direction. 1B, and a substantially rectangular portion extending in the y direction.
- the second terminal 201B is, for example, a ground terminal corresponding to the VDD terminal.
- the second terminal 201B is one surface of a portion of the first portion 21B that is thicker than the peripheral portion.
- Such a first portion 21B can be formed by etching, for example.
- the shape of the second terminal 201B is not particularly limited, and in the illustrated example, it is rectangular as shown in FIGS. 3 and 4. It should be noted that the specific structure of the second terminal 201B is not limited to making a part of the first portion 21A thick.
- the portion that configures the second terminal 201B is located on one side in the z direction relative to the other portion (see FIG. 10).
- the structure may be located on the middle lower side).
- the second portion 22B is arranged on the other side (upper side) in the z direction in FIG. 6 on the side opposite to the first portion 21B with respect to the second switching element 1B in the z direction.
- the second portion 22B is conductively joined to the first capacitor 3A.
- the second portion 22B is conductively joined to the first capacitor 3A by the conductive joining material 39.
- the second portion 22B overlaps the first portion 21B when viewed in the z direction.
- the second portion 22B overlaps with the first source electrode 13A and the first drain electrode 14A of the second switching element 1B when viewed in the z direction.
- the shape of the second portion 22B is not particularly limited, and in the example shown, it is rectangular as shown in FIG.
- the dimension of the second portion 22B in the x direction is smaller than the dimension of the first portion 21B in the x direction.
- the y-direction dimension of the second portion 22B is larger than the y-direction dimension of the second portion 22A.
- the third portion 23B is arranged on the opposite side of the second switching element 1B from the first switching element 1A in the y direction.
- the third portion 23B is arranged between the first portion 21B and the second portion 22B in the z direction, and connects the first portion 21B and the second portion 22B.
- the third portion 23B entirely overlaps the first portion 21B and the second portion 22B when viewed in the z direction.
- the fourth portion 24B extends from the first portion 21B to one side in the x direction (left side in the figure in FIG. 2).
- the shape of the fourth portion 24B is not particularly limited, and in the illustrated example, the fourth portion 24B has a long rectangular shape with the longitudinal direction in the x direction.
- the fourth portion 24B is conductively joined to the integrated circuit element 4. As shown in FIG. 12, in the illustrated example, the fourth portion 24B is conductively bonded to the integrated circuit element 4 by the conductive bonding material 49.
- the conductive joining material 49 is, for example, solder.
- the third lead 2C is an example of the third conductive member of the present disclosure.
- the third lead 2C of this embodiment has a first portion 21C, a second portion 22C and a third portion 23C.
- the third lead 2C is arranged between the first portion 21A of the first lead 2A and the first portion 21B of the second lead 2B in the y direction.
- the first portion 21C is a portion that is conductively joined to the first source electrode 13A of the first switching element 1A. As shown in FIG. 10, the first portion 21C is conductively joined to the first source electrode 13A by a conductive joining material 19, for example. In the illustrated example, bumps made of Au or the like are formed on the first source electrode 13A.
- the conductive bonding material 19 is, for example, an anisotropic conductive bonding material and electrically connects the bump and the first portion 21C. It should be noted that a conductive joint mode without using bumps may be used. In this case, the conductive bonding material 19 may use Ag paste or the like.
- the shape of the first portion 21C is not particularly limited, and in the illustrated example, it is rectangular when viewed in the z direction. The first portion 21C overlaps with the first source electrode 13A when viewed in the z direction.
- the second portion 22C is a portion that is conductively joined to the second drain electrode 14B of the second switching element 1B. As shown in FIG. 10, the second portion 22C is conductively bonded to the second drain electrode 14B by, for example, the conductive bonding material 19. In the illustrated example, bumps made of Au or the like are formed on the second drain electrode 14B.
- the conductive bonding material 19 is, for example, an anisotropic conductive bonding material, and electrically connects the bump and the second portion 22C. It should be noted that a conductive joint mode without using bumps may be used. In this case, the conductive bonding material 19 may use Ag paste or the like.
- the shape of the second portion 22C is not particularly limited, and in the illustrated example, the second portion 22C has a long rectangular shape extending in the x direction when viewed in the z direction.
- the dimension of the second portion 22C in the x direction is larger than the dimension of the first portion 21C in the x direction.
- the third portion 23C extends from the first portion 21C to one side in the x direction (left side in the drawings in FIGS. 2 and 3).
- the third portion 23C is conductively joined to the integrated circuit element 4.
- the third portion 23C is conductively bonded to the integrated circuit element 4 by the conductive bonding material 49.
- the shape of the third portion 23C is not particularly limited, and in the illustrated example, the third portion 23C has a long rectangular shape with the longitudinal direction in the x direction.
- the third terminal 201C is an output terminal from the semiconductor device A1.
- the third terminal 201C is one surface of a portion of the first portion 21C and the second portion 22C that is thicker than the peripheral portion.
- Such first portion 21C and second portion 22C can be formed by etching, for example.
- the shape of the third terminal 201C is not particularly limited, and in the illustrated example, it has a rectangular shape as shown in FIGS. 3 and 4. Further, the third terminal 201C is arranged between the first terminal 201A and the second terminal 201B in the y direction.
- the specific structure of the third terminal 201C is not limited to the case where the first portion 21C and the second portion 22C are partially thick.
- the portion that configures the third terminal 201C is located on one side in the z direction relative to the other portion.
- the structure may be located (on the lower side in the drawing of FIG. 10).
- the fourth lead 2D is an example of the fourth conductive member of the present disclosure. As shown in FIG. 11, the fourth lead 2D is conductively joined to the first gate electrode 12A of the first switching element 1A. In the illustrated example, the fourth lead 2D is conductively bonded to the first gate electrode 12A by the conductive bonding material 19. In the illustrated example, bumps made of Au or the like are formed on the first gate electrode 12A.
- the conductive bonding material 19 is, for example, an anisotropic conductive bonding material and electrically connects the bump and the fourth lead 2D. It should be noted that a conductive joint mode without using bumps may be used. In this case, the conductive bonding material 19 may use Ag paste or the like.
- the fourth lead 2D is conductively joined to the integrated circuit element 4, as shown in FIG.
- the fourth lead 2D is conductively bonded to the integrated circuit element 4 by the conductive bonding material 49.
- the shape of the fourth lead 2D is not particularly limited, and as shown in FIGS. 2 and 3, in the illustrated example, the fourth lead 2D is a long rectangular shape having the x direction as the longitudinal direction.
- the fourth lead 2D is arranged between the first portion 21A of the first lead 2A and the third portion 23C of the third lead 2C in the y direction.
- the surface of the fourth lead 2D located on the side opposite to the first gate electrode 12A in the z direction is entirely covered with the resin portion 5.
- the fifth lead 2E is an example of the fifth conductive member of the present disclosure. As shown in FIG. 11, the fifth lead 2E is conductively joined to the second gate electrode 12B of the second switching element 1B. In the illustrated example, the fifth lead 2E is conductively bonded to the first gate electrode 12A by the conductive bonding material 19. In the illustrated example, bumps made of Au or the like are formed on the second gate electrode 12B.
- the conductive bonding material 19 is, for example, an anisotropic conductive bonding material and electrically connects the bump and the fifth lead 2E. It should be noted that a conductive joint mode without using bumps may be used. In this case, the conductive bonding material 19 may use Ag paste or the like.
- the fifth lead 2E is conductively joined to the integrated circuit element 4 as shown in FIG.
- the fifth lead 2E is conductively bonded to the integrated circuit element 4 by the conductive bonding material 49.
- the shape of the fifth lead 2E is not particularly limited, and as shown in FIGS. 2 and 3, in the illustrated example, the fifth lead 2E has a long rectangular shape having the x direction as the longitudinal direction. In the illustrated example, the fifth lead 2E is arranged in the y direction between the first portion 21B of the second lead 2B and the second portion 22C of the third lead 2C.
- the plurality of sixth leads 2F are connected to the integrated circuit element 4 and the second capacitor 3B or the third capacitor 3C.
- the plurality of sixth leads 2F include sixth leads 2Fa, 2Fb, 2Fc, 2Fd.
- the sixth lead 2Fa has a first portion 21Fa and a second portion 22Fa, as shown in FIG.
- the first portion 21Fa is conductively joined to the one side portion of the integrated circuit element 4 in the y direction by, for example, a conductive joining material 49. Further, the first portion 21Fa is conductively joined to the second capacitor 3B by the conductive joining material 39.
- the shape of the first portion 21Fa is not particularly limited, and in the illustrated example, the first portion 21Fa has a long rectangular shape with the y direction as the longitudinal direction.
- the second portion 22Fa may be configured by a separate member that is conductively joined to the first portion 21Fa, or may be integrally formed with the first portion 21Fa.
- the second portion 22Fa is arranged on the one side in the z direction with respect to the first portion 21Fa.
- the second portion 22Fa extends to one side in the x direction with respect to the first portion 21Fa.
- the shape of the second portion 22Fa is not particularly limited, and in the illustrated example, the second portion 22Fa is a long rectangular shape having the x direction as the longitudinal direction.
- the terminal 201Fa is a terminal for forming a bootstrap circuit including the second capacitor 3B, for example.
- the terminal 201Fa is a surface facing the one side in the z direction of the second portion 22Fa.
- the sixth lead 2Fb is conductively joined to the one side portion of the integrated circuit element 4 in the y direction by, for example, a conductive joining material 49.
- the sixth lead 2Fb is conductively joined to the second capacitor 3B by the conductive joining material 39.
- the shape of the sixth lead 2Fb is not particularly limited, and in the illustrated example, the sixth lead 2Fb is a long rectangular shape having the y direction as the longitudinal direction. Further, the surface of the sixth lead 2Fb located on the side opposite to the second capacitor 3B in the z direction is entirely covered with the resin portion 5.
- the sixth lead 2Fc has a first portion 21Fc and a second portion 22Fc, as shown in FIG.
- the first portion 21Fc is conductively joined to the other side portion of the integrated circuit element 4 in the y direction by, for example, a conductive joining material 49. Further, the first portion 21Fc is conductively joined to the third capacitor 3C by the conductive joining material 39.
- the shape of the first portion 21Fc is not particularly limited, and in the illustrated example, the first portion 21Fc has a long rectangular shape with the y direction as the longitudinal direction.
- the second portion 22Fc may be formed by a separate member that is conductively joined to the first portion 21Fc, or may be integrally formed with the first portion 21Fc.
- the second portion 22Fc is arranged on one side in the z direction with respect to the first portion 21Fc. Further, the second portion 22Fc extends to one side in the x direction with respect to the first portion 21Fc.
- the shape of the second portion 22Fc is not particularly limited, and in the illustrated example, the second portion 22Fc is a long rectangular shape having the x direction as the longitudinal direction.
- the terminal 201Fc is, for example, an input terminal for a drive current of the integrated circuit element 4.
- the terminal 201Fc is one surface of the second portion 22Fc facing the one side in the z direction.
- the sixth lead 2Fd has a first portion 21Fd, a second portion 22Fd, and a third portion 23Fd, as shown in FIG.
- the first portion 21Fd is conductively joined to the other side portion in the y direction of the integrated circuit element 4 along with the first portion 21Fc by, for example, a conductive joining material 49. Further, the first portion 21Fd is conductively joined to the third capacitor 3C by the conductive joining material 39.
- the shape of the first portion 21Fd is not particularly limited, and in the illustrated example, the first portion 21Fd has a long rectangular shape with the y direction as the longitudinal direction.
- the second portion 22Fd may be configured by another member that is conductively joined to the first portion 21Fd, or may be integrally formed with the first portion 21Fd.
- the second portion 22Fd extends to the other side in the x direction with respect to the first portion 21Fd.
- the shape of the second portion 22Fd is not particularly limited, and in the illustrated example, the second portion 22Fd is a long rectangular shape having the x direction as the longitudinal direction.
- the terminal 201Fd is, for example, a ground terminal corresponding to an input terminal for a drive current of the integrated circuit element 4.
- the terminal 201Fd is one surface of a portion of the second portion 22Fd that is thicker than the peripheral portion.
- Such a second portion 22Fd can be formed by etching, for example.
- the shape of the terminal 201Fd is not particularly limited, and in the illustrated example, as shown in FIGS. 3 and 4, the terminal 201Fd has a long rectangular shape whose longitudinal direction is the y direction.
- the specific structure of the terminal 201Fd is not limited to making a part of the second portion 22Fd thick.
- the portion that constitutes the terminal 201Fd is one side in the z direction relative to the other portion (the lower side in the drawing of FIG. 10). The structure may be located at.
- the third portion 23Fd is conductively joined to the other side portion of the integrated circuit element 4 in the y direction along with the second portion 22Fd by, for example, a conductive joining material 49.
- the third portion 23Fd extends in the y direction from the other end of the second portion 22Fd in the x direction.
- the shape of the third portion 23Fd is not particularly limited, and in the illustrated example, the third portion 23Fd has a long rectangular shape with the longitudinal direction in the y direction.
- the plurality of seventh leads 2G are connected to the integrated circuit element 4.
- the plurality of seventh leads 2G include the seventh leads 2Ga and 2Gb.
- the seventh lead 2Ga is electrically conductively joined to one side portion (lower side portion in the drawing of FIG. 8) in the z direction of one side portion (left side portion in the drawing of FIG. 8) of the integrated circuit element 4 in the x direction.
- the shape of the seventh lead 2Ga is not particularly limited, and in the illustrated example, as shown in FIGS. 2 and 3, it is a long rectangular shape whose longitudinal direction is in the x direction.
- one surface of the seventh lead 2Ga facing one side in the z direction (the lower side in the drawing of FIG. 8) is exposed from the second surface 52 of the resin portion 5 and constitutes the terminal 201Ga.
- the terminal 201Ga is, for example, a control terminal of the integrated circuit element 4.
- the seventh lead 2Gb is connected to the seventh lead 2Ga at one side portion (lower side portion in FIG. 8) in the z direction of one side portion (left side portion in FIG. 8) of the integrated circuit element 4 in the x direction. They are conductively joined side by side.
- the shape of the seventh lead 2Gb is not particularly limited, and in the illustrated example, as shown in FIGS. 2 and 3, it is a long rectangular shape whose longitudinal direction is in the x direction. Further, one surface of the seventh lead 2Gb facing one side in the z direction (the lower side in the drawing of FIG. 8) is exposed from the second surface 52 of the resin portion 5 and constitutes the terminal 201Gb.
- the terminal 201Gb is, for example, a control terminal of the integrated circuit element 4.
- the first capacitor 3A is connected in parallel with the first switching element 1A and the second switching element 1B between the first terminal 201A and the second terminal 201B.
- the first capacitor 3A is for suppressing fluctuations in input current to the first switching element 1A and the second switching element 1B and for preventing noise.
- the first capacitor 3A overlaps at least one of the first switching element 1A and the second switching element 1B when viewed in the z direction, and in the illustrated example, the first switching element 1A and It overlaps with both of the second switching elements 1B. Further, in this example, the first capacitor 3A overlaps the first source electrode 13A of the first switching element 1A and the second drain electrode 14B of the second switching element 1B when viewed in the z direction.
- the first capacitor 3A is conductively joined to the second portion 22A of the first lead 2A and the second portion 22B of the second lead 2B by a conductive joining material 39.
- the integrated circuit element 4 is arranged on one side (left side in the drawing of FIG. 2) in the x direction with respect to the first switching element 1A and the second switching element 1B.
- the integrated circuit element 4 is electrically connected to the first gate electrode 12A by the fourth lead 2D and electrically connected to the second gate electrode 12B by the fifth lead 2E, and is connected to the first switching element 1A and the second switching element 1A.
- It is a gate driver IC of the switching element 1B.
- the integrated circuit element 4 may have a configuration in which the gate driver IC of the first switching element 1A and the gate driver IC of the second switching element 1B are separated from each other.
- a second capacitor 3B is connected to the integrated circuit element 4 via a sixth lead 2Fa and a sixth lead 2Fb. Further, the third capacitor 3C is connected via the sixth lead 2Fc and the sixth lead 2Fd.
- the second capacitor 3B is electrically connected to the first portion 21Fa of the sixth lead 2Fa and the sixth lead 2Fb as shown in FIG.
- the second capacitor 3B is used, for example, to form a bootstrap circuit for boosting the gate voltage.
- the second capacitor 3B is arranged on one side (upper side in the drawing of FIG. 2) in the y direction with respect to the integrated circuit element 4.
- the third capacitor 3C is conductively joined to the first portion 21Fc of the sixth lead 2Fc and the first portion 21Fd of the sixth lead 2Fd as shown in FIG.
- the third capacitor 3C is, for example, for suppressing fluctuation of the input current to the integrated circuit element 4 and preventing noise.
- the resin portion 5 covers the first switching element 1A, the second switching element 1B, the first capacitor 3A, the second capacitor 3B, the third capacitor 3C, and the integrated circuit element 4 as a whole. Further, the resin portion 5 covers all or part of each of the plurality of leads 2.
- the resin portion 5 is made of, for example, a black epoxy resin mixed with a filler.
- the resin portion 5 has a first surface 51 and a second surface 52.
- the first surface 51 is a surface facing the other side in the z direction (upper side in the drawing of FIG. 7).
- the second surface 52 is a surface facing one side in the z direction (lower side in the drawing of FIG. 7). As shown in FIG.
- the first terminal 201A, the second terminal 201B, the third terminal 201C, the terminal 201Fa, the terminal 201Fc, the terminal 201Fd, the terminal 201Ga, and the terminal 201Gb are exposed from the second surface 52.
- the terminal 201Fa, the terminal 201Fc, the terminal 201Fd, the terminal 201Ga, and the terminal 201Gb may not include any of them or may further include terminals of the same type.
- FIG. 14 is a circuit diagram showing the semiconductor device A1.
- the first switching element 1A on the high speed side and the second switching element 1B on the low speed side are connected in series between the first terminal 201A and the second terminal 201B as input terminals.
- a third terminal 201C as an output terminal is connected to the first source electrode 13A of the first switching element 1A and the second drain electrode 14B of the second switching element 1B.
- the integrated circuit element 4 is connected to the first gate electrode 12A and the second gate electrode 12B.
- the third capacitor 3C is connected to the terminals 201Fb and 201Fc which are the input terminals of the integrated circuit element 4.
- the terminal 201Fd which is a ground terminal, is not shared with the second terminal 201B, which is a ground terminal, but is provided separately.
- the second capacitor 3B is connected to the terminal 201Fa, and constitutes, for example, a bootstrap circuit.
- the terminals 201Ga and 201Gb are control signal terminals of the integrated circuit element 4, for example.
- the first capacitor 3A overlaps at least one of the first switching element 1A and the second switching element 1B when viewed in the z direction. Therefore, it is possible to prevent the conduction path between the first switching element 1A and the second switching element 1B and the first capacitor 3A from becoming a detoured path or a redundant path when viewed in the z direction. Thereby, it is possible to reduce the inductance component of the conductive path connecting the first switching element 1A and the second switching element 1B and the first capacitor 3A, and it is possible to suppress the surge voltage.
- the configuration in which the first capacitor 3A overlaps both the first switching element 1A and the second switching element 1B when viewed in the z direction is such that the first capacitor 3A is unduly improper from either the first switching element 1A or the second switching element 1B. It is possible to avoid distant arrangement, which is preferable for reducing the inductance component.
- the semiconductor device A1 has a built-in first capacitor 3A. Therefore, for example, in a circuit board (not shown) on which the semiconductor device A1 is mounted, it is not necessary to provide a conduction path for connecting to the first capacitor 3A. This is suitable for suppressing the surge voltage and is also advantageous for reducing the mounting area of the circuit board.
- the time response rate of the current becomes significantly large because the high-speed response is excellent.
- the inductance component is reduced by the arrangement of the first capacitor 3A described above. Therefore, the surge voltage can be suppressed while achieving high-speed response of the semiconductor device A1.
- the configuration in which the first conductive member, the second conductive member, and the third conductive member of the present disclosure are realized by using the first lead 2A, the second lead 2B, and the third lead 2C is the first conductive member and the second conductive member. Also, it is preferable to increase the degree of freedom in the three-dimensional arrangement of the third conductive member and to reduce the resistance and the inductance.
- the first gate electrode 12A, the first source electrode 13A and the first drain electrode 14A of the first switching element 1A and the first gate electrode 12A, the first source electrode 13A and the first drain electrode 14A of the second switching element 1B are , All of them are arranged on one side in the z direction, so that the first portion 21A, the first portion 21B, the first portion 21C, the second portion 22C, the fourth lead 2D, and the fifth lead 2E are respectively arranged in the z direction. It is possible to adopt a configuration in which they are flatly arranged so that the positions thereof substantially match. This is advantageous for reducing the z-direction dimension of the semiconductor device A1. It is also preferable for reducing the inductance component.
- FIG. 15 shows a modification of the semiconductor device A1.
- the same or similar elements as those in the above embodiment are designated by the same reference numerals as in the above embodiment.
- the first capacitor 3A overlaps with the second switching element 1B when viewed in the z direction, and does not overlap with the first switching element 1A. Also with such a configuration, the surge voltage can be suppressed. Further, as understood from this modification, the first capacitor 3A only needs to overlap either the first switching element 1A or the second switching element 1B when viewed in the z direction, and for example, only the first switching element 1A. It may be configured to overlap with.
- the semiconductor device according to the present disclosure is not limited to the above embodiment.
- the specific configuration of each part of the semiconductor device according to the present disclosure can be modified in various ways.
- the configuration using the first lead 2A, the second lead 2B, the third lead 2C, the fourth lead 2D, and the fifth lead 2E is the first conductive member, the second conductive member, the third conductive member, and the fourth conductive member of the present disclosure. It is an example of a configuration using a conductive member and a fifth conductive member, the specific configuration of the first conductive member, the second conductive member, the third conductive member, the fourth conductive member and the fifth conductive member of the present disclosure, There is no limitation.
- a plate-shaped base material made of Cu or the like and a wiring layer laminated on one side or both sides of the base material with an insulating layer sandwiched therebetween are provided, and a predetermined element (for example, the first element) is provided in a space provided in the base material.
- a component-embedded substrate on which the second switching element and the like) are arranged may be used.
- another element for example, the first capacitor or the like
- the element and the wiring layer in the base material are electrically connected to each other by, for example, a through conductive portion penetrating in the thickness direction.
- a circuit portion equivalent to the circuit portion formed by the portion 21B can be formed.
- a first terminal and a second terminal A first switching element having a first gate electrode, a first source electrode and a first drain electrode; A second switching element having a second gate electrode, a second source electrode and a second drain electrode, A semiconductor device in which the first switching element and the second switching element are connected in series between the first terminal and the second terminal, A first capacitor connected in parallel with the first switching element and the second switching element between the first terminal and the second terminal, The first switching element and the second switching element are arranged in the first direction, The semiconductor device, wherein the first capacitor overlaps with at least one of the first switching element and the second switching element when viewed in a second direction that is perpendicular to the first direction.
- [Appendix 2] The semiconductor device according to appendix 1, wherein the first capacitor overlaps with both the first switching element and the second switching element when viewed in the second direction.
- [Appendix 4] The semiconductor device according to Appendix 3, wherein the first gate electrode, the first source electrode, and the first drain electrode are arranged on the side opposite to the first capacitor in the second direction.
- [Appendix 5] The semiconductor device according to appendix 4, wherein the second gate electrode, the second source electrode, and the second drain electrode are arranged on the side opposite to the first capacitor in the second direction.
- [Appendix 6] A first conductive member that is electrically connected to the first drain electrode and the first capacitor;
- the first conductive member is disposed on the opposite side of the first portion electrically connected to the first drain electrode to the first switching element in the second direction, and the first portion.
- the second conductive member is on the opposite side of the first portion conductively joined to the second drain electrode and the first portion of the second conductive member with respect to the second switching element in the second direction.
- the semiconductor device further comprising: a second portion that is disposed and that is conductively joined to the first capacitor.
- the first conductive member is located on the side opposite to the second switching element with respect to the first switching element in the first direction, and the first portion of the first conductive member and the first conductive member of the first conductive member. 9.
- the semiconductor device according to appendix 8 further comprising a third part that connects the second part.
- the second conductive member is located on the side opposite to the first switching element with respect to the second switching element in the first direction, and the first portion of the second conductive member and the second conductive member are disposed.
- the semiconductor device according to appendix 9, further comprising a third part that connects the second part.
- [Appendix 11] 11. The semiconductor device according to appendix 10, further comprising a third conductive member that is conductively joined to the first source electrode and the second drain electrode.
- [Appendix 12] 12 The semiconductor device according to appendix 11, wherein the third conductive member is located between the first portion of the first conductive member and the first portion of the second conductive member in the first direction.
- [Appendix 13] 13 The supplementary note 12, further comprising an integrated circuit element arranged on one side of the first switching element and the second switching element in a third direction that is perpendicular to the first direction and the second direction.
- Semiconductor device [Appendix 14] 14. The semiconductor device according to appendix 13, further comprising a fourth conductive member connected to the first gate electrode and the integrated circuit element.
- [Appendix 15] 15. The semiconductor device according to appendix 14, further comprising a fifth conductive member connected to the second gate electrode and the integrated circuit element.
- [Appendix 16] A first lead forming the first conductive member, a second lead forming the second conductive member, a third lead forming the third conductive member, a fourth lead forming the fourth conductive member, and the fourth lead. 5.
- [Appendix 17] 17 17. The semiconductor device according to any one of appendices 13 to 16, wherein the first switching element and the second switching element include a semiconductor layer made of a GaN-based semiconductor.
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Inverter Devices (AREA)
- Dc-Dc Converters (AREA)
Abstract
半導体装置A1は、第1端子201Aおよび第2端子201Bと、第1ゲート電極12A、第1ソース電極13Aおよび第1ドレイン電極14Aを有する第1スイッチング素子1Aと、第2ゲート電極12B、第2ソース電極13Bおよび第2ドレイン電極14Bを有する第2スイッチング素子1Bと、を備える。第1端子201Aおよび第2端子間201Bにおいて第1スイッチング素子1Aおよび第2スイッチング素子1Bが直列に接続されている。半導体装置A1は、第1端子201Aおよび第2端子間201Bにおいて第1スイッチング素子1Aおよび第2スイッチング素子1Bと並列に接続された第1コンデンサ3Aを備えている。第1スイッチング素子1Aおよび第2スイッチング素子1Bは、x方向に並べられている。第1コンデンサ3Aは、z方向視において、第1スイッチング素子1Aおよび第2スイッチング素子1Bの少なくともいずれかと重なる。このような構成により、サージ電圧の抑制を図ることができる。
Description
本開示は、半導体装置に関する。
高圧側のスイッチング素子と低圧側のスイッチング素子とを備えた半導体装置が種々に用いられている。特許文献1には、従来の半導体装置の一例が開示されている。この半導体装置は、入力側の2つの端子間において高圧側のスイッチング素子と低圧側のスイッチング素子とが直列に接続されている。
このような半導体装置を用いる場合、入力側の2つの端子間にコンデンサを接続することが一般的である。このコンデンサと半導体装置との接続経路のインダクタンス成分は、スイッチング速度が高速となるほど、より高いサージ電圧を生じてしまうという問題がある。
本開示は、上記した事情のもとで考え出されたものであって、サージ電圧の抑制を図ることが可能な半導体装置を提供することをその課題とする。
本開示によって提供される半導体装置は、第1端子および第2端子と、第1ゲート電極、第1ソース電極および第1ドレイン電極を有する第1スイッチング素子と、第2ゲート電極、第2ソース電極および第2ドレイン電極を有する第2スイッチング素子と、を備え、前記第1端子および前記第2端子間において前記第1スイッチング素子および前記第2スイッチング素子が直列に接続された半導体装置であって、前記第1端子および前記第2端子間において前記第1スイッチング素子および前記第2スイッチング素子と並列に接続された第1コンデンサを備えており、前記第1スイッチング素子および前記第2スイッチング素子は、第1方向に並べられており、前記第1コンデンサは、前記第1方向と直角である第2方向視において、前記第1スイッチング素子および前記第2スイッチング素子の少なくともいずれかと重なる。
本開示によれば、サージ電圧の抑制を図ることができる。
本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
以下、本開示の好ましい実施の形態につき、図面を参照して具体的に説明する。
本開示における「第1」、「第2」、「第3」等の用語は、単にラベルとして用いたものであり、必ずしもそれらの対象物に順列を付することを意図していない。
図1~図14は、本開示の第1実施形態に係る半導体装置を示している。本実施形態の半導体装置A1は、第1スイッチング素子1A、第2スイッチング素子1B、複数のリード2、第1コンデンサ3A、第2コンデンサ3B、第3コンデンサ3C、集積回路素子4および樹脂部5を備えている。
図1は、半導体装置A1を示す斜視図である。図2は、半導体装置A1を示す平面図である。図3は、半導体装置A1を示す底面図である。図4は、半導体装置A1を示す底面図である。図5は、半導体装置A1を示す正面図である。図6は、半導体装置A1を示す側面図である。図7は、図2のVII-VII線に沿う断面図である。図8は、図2のVIII-VIII線に沿う断面図である。図9は、図2のIX-IX線に沿う断面図である。図10は、図2のX-X線に沿う断面図である。図11は、図2のXI-XI線に沿う断面図である。図12は、図2のXII-XII線に沿う断面図である。図13は、半導体装置A1のスイッチング素子の一例を模式的に示す断面図である。図14は、半導体装置A1を示す回路図である。これらの図において、y方向は、本開示の第1方向に相当する。z方向は、本開示の第2方向に相当する。x方向は、本開示の第3方向に相当する。
第1スイッチング素子1Aは、半導体装置A1における高圧側のスイッチング素子である。本実施形態の第1スイッチング素子1Aは、第1素子本体11A、第1ゲート電極12A、第1ソース電極13Aおよび第1ドレイン電極14Aを備える。第1スイッチング素子1Aの種類は特に限定されない。図13は、本例の第1スイッチング素子1Aを模式的に示している。第1素子本体11Aは、たとえばSi基板101、バッファ層102、GaN層103、AlGaN層104が積層された構造である。AlGaN層104上には、絶縁層105が積層されており、第1ゲート電極12A、第1ソース電極13Aおよび第1ドレイン電極14Aが配置されている。このような第1スイッチング素子1Aは、第1ゲート電極12A、第1ソース電極13Aおよび第1ドレイン電極14Aが第1素子本体11Aの片面側に配置される、いわゆる横型のパワーデバイスである。また、第1素子本体11AがGaN層103を有する横型のパワーデバイスを、GaN-HEMT(High Electron Mobility Transistor)と呼ぶ場合がある。GaN-HEMTとして構成された第1スイッチング素子1Aは、電流切替動作の高速化、すなわち高速応答性の向上に適している。
図2に示すように、第1ゲート電極12Aは、z方向視において第1素子本体11Aのy方向における他方側(図2の図中下側)であって、x方向における一方側(図2における図中左側)に配置されている。第1ソース電極13Aは、第1ゲート電極12Aに対してx方向他方側(図2の図中右側)に配置されており、x方向視において第1ゲート電極12Aと重なる。第1ドレイン電極14Aは、第1ゲート電極12Aおよび第1ソース電極13Aに対してy方向における一方側(図中上側)に配置されており、y方向視において第1ゲート電極12Aおよび第1ソース電極13Aと重なる。
第2スイッチング素子1Bは、半導体装置A1における低圧側のスイッチング素子である。本実施形態の第2スイッチング素子1Bは、第2素子本体11B、第2ゲート電極12B、第2ソース電極13Bおよび第2ドレイン電極14Bを備える。第2スイッチング素子1Bの種類は特に限定されない。図13は、本例の第2スイッチング素子1Bを模式的に示しており、第1スイッチング素子1Aと同様の構成である。このような第2スイッチング素子1Bは、第2ゲート電極12B、第2ソース電極13Bおよび第2ドレイン電極14Bが第2素子本体11Bの片面側に配置される、いわゆる横型のパワーデバイスである。また、第2素子本体11BがGaN層103を有する横型のパワーデバイスを、GaN-HEMT(High Electron Mobility Transistor)と呼ぶ場合がある。GaN-HEMTとして構成された第2スイッチング素子1Bは、電流切替動作の高速化、すなわち高速応答性の向上に適している。
図2に示すように、第2ゲート電極12Bは、z方向視において第2素子本体11Bのy方向における他方側(図2の図中下側)であって、x方向における一方側(図2における図中左側)に配置されている。第2ソース電極13Bは、第2ゲート電極12Bに対してx方向他方側(図2の図中右側)に配置されており、x方向視において第2ゲート電極12Bと重なる。第2ドレイン電極14Bは、第2ゲート電極12Bおよび第2ソース電極13Bに対してy方向における一方側(図中上側)に配置されており、y方向視において第2ゲート電極12Bおよび第2ソース電極13Bと重なる。
複数のリード2は、第1スイッチング素子1Aおよび第2スイッチング素子1Bを支持するとともに、第1スイッチング素子1Aおよび第2スイッチング素子1Bへの導通経路を構成するものである。複数のリード2は、たとえばCu、Ni、Fe等およびこれらの合金のいずれかによって形成される。また、リード2の表面の所定箇所にめっき層を設けてもよい。図1~図3に示すように、本実施形態においては、複数のリード2は、第1リード2A、第2リード2B、第3リード2C、第4リード2D、第5リード2E、複数の第6リード2Fおよび複数の第7リード2Gを含む。
第1リード2Aは、本開示の第1導通部材の一例である。本実施形態においては、第1リード2Aは、第1部21A、第2部22Aおよび第3部23Aを有する。第1部21A、第2部22Aおよび第3部23Aは、互いに一体的に形成されていてもよいし、互いに接合された別部材によって構成されていてもよい。図10においては、第1部21A、第2部22Aおよび第3部23Aが、互いに接合された別部材によって構成されている例である。
第1部21Aは、図7に示すように、第1スイッチング素子1Aの第1ドレイン電極14Aに導通接合された部位である。図示された例においては、第1部21Aは、導電性接合材19によって第1ドレイン電極14Aに導通接合されている。図示された例においては、第1ドレイン電極14AにAu等からなるバンプが形成されている。導電性接合材19は、たとえば異方性導電接合材であり、バンプと第1部21Aとを導通させる。なお、バンプを用いない導通接合形態であってもよい。この場合、導電性接合材19は、Agペースト等を用いてもよい。第1部21Aは、第1ドレイン電極14Aに対向しており、z方向において第1ドレイン電極14Aの一方側(図中下側)に位置している。第1部21Aの形状は特に限定されず、図示された例においては図3に示すようにz方向視において略矩形状である。
第1部21Aの一部は、樹脂部5の第2面52から露出している。この部位は、第1端子201Aを構成している。第1端子201Aは、半導体装置A1が制御する電流が入力される端子であり、たとえばVDD端子と称される。図示された例においては、第1端子201Aは、第1部21Aのうち周辺部位に対して厚肉である部位の一面である。このような第1部21Aは、たとえばエッチングによって形成可能である。第1端子201Aの形状は特に限定されず、図示された例においては、図3および図4に示すように矩形状である。なお、第1端子201Aを構成する具体的構造は、第1部21Aの一部を厚肉とすることに限定されない。第1端子201Aを構成する他の構造例としては、たとえば第1部21Aの一部を折り曲げることにより、第1端子201Aを構成する部位が他の部位よりもz方向一方側(図7の図中下側)に位置する構造であってもよい。
第2部22Aは、z方向において第1スイッチング素子1Aに対して第1部21Aとは反対側の図6および図7におけるz方向他方側(上側)に配置されている。第2部22Aは、第1コンデンサ3Aに導通接合されている。図示された例においては、第2部22Aは、導電性接合材39によって第1コンデンサ3Aに導通接合されている。導電性接合材39は、たとえばはんだである。第2部22Aは、z方向視において第1部21Aと重なる。第2部22Aは、z方向視において第1スイッチング素子1Aの第1ソース電極13Aおよび第1ドレイン電極14Aと重なる。第2部22Aの形状は特に限定されず、図示された例においては、図2に示すように矩形状である。図示された例においては、第2部22Aのx方向寸法は、第1部21Aのx方向寸法よりも小さい。また、第2部22Aのy方向寸法は、第1部21Aのy方向寸法よりも大きい。
第3部23Aは、図6および図10に示すように、y方向において第1スイッチング素子1Aに対して第2スイッチング素子1Bとは反対側に配置されている。第3部23Aは、z方向において第1部21Aと第2部22Aとの間に配置されており、第1部21Aと第2部22Aとを連結している。図2および図3に示すように、第3部23Aは、その全体がz方向視において第1部21Aおよび第2部22Aと重なっている。
第2リード2Bは、本開示の第2導通部材の一例である。本実施形態においては、第2リード2Bは、第1部21B、第2部22B、第3部23Bおよび第4部24Bを有する。第1部21B、第2部22B、第3部23Bおよび第4部24Bは、互いに一体的に形成されていてもよいし、互いに接合された別部材によって構成されていてもよい。図10においては、第1部21B、第2部22Bおよび第3部23Bが、互いに接合された別部材によって構成されている例である。また、図示された例においては、第1部21Bと第4部24Bとは、互いに一体的に形成されている。
第1部21Bは、図9に示すように、第2スイッチング素子1Bの第2ソース電極13Bに導通接合された部位である。図示された例においては、第1部21Bは、導電性接合材19によって第2ソース電極13Bに導通接合されている。図示された例においては、第2ソース電極13BにAu等からなるバンプが形成されている。導電性接合材19は、たとえば異方性導電接合材であり、バンプと第1部21Bとを導通させる。なお、バンプを用いない導通接合形態であってもよい。この場合、導電性接合材19は、Agペースト等を用いてもよい。第1部21Bは、第2ソース電極13Bに対向しており、z方向において第2ソース電極13Bの一方側(図中下側)に位置している。第1部21Bの形状は特に限定されず、図示された例においては図3に示すように、z方向視において第2ソース電極13Bに重なる略矩形状部分と、z方向視において第2スイッチング素子1Bからy方向に延出する略矩形状部分と、を有する形状である。
第1部21Bの一部は、樹脂部5の第2面52から露出している。この部位は、第2端子201Bを構成している。第2端子201Bは、たとえばVDD端子と対応するグランド端子である。図示された例においては、第2端子201Bは、第1部21Bのうち周辺部位に対して厚肉である部位の一面である。このような第1部21Bは、たとえばエッチングによって形成可能である。第2端子201Bの形状は特に限定されず、図示された例においては、図3および図4に示すように矩形状である。なお、第2端子201Bを構成する具体的構造は、第1部21Aの一部を厚肉とすることに限定されない。第2端子201Bを構成する他の構造例としては、たとえば第1部21Bの一部を折り曲げることにより、第2端子201Bを構成する部位が他の部位よりもz方向一方側(図10の図中下側)に位置する構造であってもよい。
第2部22Bは、z方向において第2スイッチング素子1Bに対して第1部21Bとは反対側の図6におけるz方向他方側(上側)に配置されている。第2部22Bは、第1コンデンサ3Aに導通接合されている。図示された例においては、第2部22Bは、導電性接合材39によって第1コンデンサ3Aに導通接合されている。第2部22Bは、z方向視において第1部21Bと重なる。第2部22Bは、z方向視において第2スイッチング素子1Bの第1ソース電極13Aおよび第1ドレイン電極14Aと重なる。第2部22Bの形状は特に限定されず、図示された例においては、図2に示すように矩形状である。図示された例においては、第2部22Bのx方向寸法は、第1部21Bのx方向寸法よりも小さい。また、第2部22Bのy方向寸法は、第2部22Aのy方向寸法よりも大きい。
第3部23Bは、図6および図10に示すように、y方向において第2スイッチング素子1Bに対して第1スイッチング素子1Aとは反対側に配置されている。第3部23Bは、z方向において第1部21Bと第2部22Bとの間に配置されており、第1部21Bと第2部22Bとを連結している。図2および図3に示すように、第3部23Bは、その全体がz方向視において第1部21Bおよび第2部22Bと重なっている。
第4部24Bは、第1部21Bからx方向一方側(図2における図中左側)に延びている。第4部24Bの形状は特に限定されず、図示された例においては、x方向を長手方向とする長矩形状である。第4部24Bは、集積回路素子4に導通接合されている。図12に示すように、図示された例においては、第4部24Bは、導電性接合材49によって集積回路素子4に導通接合されている。導電性接合材49は、たとえばはんだである。
第3リード2Cは、本開示の第3導電部材の一例である。本実施形態の第3リード2Cは、第1部21C、第2部22Cおよび第3部23Cを有する。第3リード2Cは、y方向において、第1リード2Aの第1部21Aと第2リード2Bの第1部21Bとの間に配置されている。
第1部21Cは、第1スイッチング素子1Aの第1ソース電極13Aと導通接合される部位である。図10に示すように、第1部21Cは、たとえば導電性接合材19によって第1ソース電極13Aに導通接合されている。図示された例においては、第1ソース電極13AにAu等からなるバンプが形成されている。導電性接合材19は、たとえば異方性導電接合材であり、バンプと第1部21Cとを導通させる。なお、バンプを用いない導通接合形態であってもよい。この場合、導電性接合材19は、Agペースト等を用いてもよい。第1部21Cの形状は特に限定されず、図示された例においては、z方向視において矩形状である。第1部21Cは、z方向視において第1ソース電極13Aと重なる。
第2部22Cは、第2スイッチング素子1Bの第2ドレイン電極14Bと導通接合される部位である。図10に示すように、第2部22Cは、たとえば導電性接合材19によって第2ドレイン電極14Bに導通接合されている。図示された例においては、第2ドレイン電極14BにAu等からなるバンプが形成されている。導電性接合材19は、たとえば異方性導電接合材であり、バンプと第2部22Cとを導通させる。なお、バンプを用いない導通接合形態であってもよい。この場合、導電性接合材19は、Agペースト等を用いてもよい。第2部22Cの形状は特に限定されず、図示された例においては、z方向視においてx方向に長く延びる長矩形状である。第2部22Cのx方向寸法は、第1部21Cのx方向寸法よりも大きい。
第3部23Cは、第1部21Cからx方向における一方側(図2および図3における図中左側)に延出している。第3部23Cは、集積回路素子4と導通接合されている。図示された例においては、第3部23Cは、導電性接合材49によって集積回路素子4に導通接合されている。第3部23Cの形状は特に限定されず、図示された例においては、x方向を長手方向とする長矩形状である。
第1部21Cおよび第2部22Cの一部は、樹脂部5の第2面52から露出している。この部位は、第3端子201Cを構成している。第3端子201Cは、半導体装置A1からの出力端子である。図示された例においては、第3端子201Cは、第1部21Cおよび第2部22Cのうち周辺部位に対して厚肉である部位の一面である。このような第1部21Cおよび第2部22Cは、たとえばエッチングによって形成可能である。第3端子201Cの形状は特に限定されず、図示された例においては、図3および図4に示すように矩形状である。また、第3端子201Cは、y方向において第1端子201Aと第2端子201Bとの間に配置されている。なお、第3端子201Cを構成する具体的構造は、第1部21Cおよび第2部22Cの一部を厚肉とすることに限定されない。第3端子201Cを構成する他の構造例としては、たとえば第1部21Cおよび第2部22Cの一部を折り曲げることにより、第3端子201Cを構成する部位が他の部位よりもz方向一方側(図10の図中下側)に位置する構造であってもよい。
第4リード2Dは、本開示の第4導電部材の一例である。図11に示すように、第4リード2Dは、第1スイッチング素子1Aの第1ゲート電極12Aに導通接合されている。図示された例においては、第4リード2Dは、導電性接合材19によって第1ゲート電極12Aに導通接合されている。図示された例においては、第1ゲート電極12AにAu等からなるバンプが形成されている。導電性接合材19は、たとえば異方性導電接合材であり、バンプと第4リード2Dとを導通させる。なお、バンプを用いない導通接合形態であってもよい。この場合、導電性接合材19は、Agペースト等を用いてもよい。また、第4リード2Dは、図12に示すように、集積回路素子4に導通接合されている。図示された例においては、第4リード2Dは、導電性接合材49によって集積回路素子4に導通接合されている。第4リード2Dの形状は特に限定されず、図2および図3に示すように、図示された例においては、x方向を長手方向とする長矩形状である。図示された例においては、第4リード2Dは、y方向において第1リード2Aの第1部21Aと第3リード2Cの第3部23Cとの間に配置されている。第4リード2Dのうち第1ゲート電極12Aとはz方向において反対側に位置する面は、そのすべてが樹脂部5によって覆われている。
第5リード2Eは、本開示の第5導電部材の一例である。図11に示すように、第5リード2Eは、第2スイッチング素子1Bの第2ゲート電極12Bに導通接合されている。図示された例においては、第5リード2Eは、導電性接合材19によって第1ゲート電極12Aに導通接合されている。図示された例においては、第2ゲート電極12BにAu等からなるバンプが形成されている。導電性接合材19は、たとえば異方性導電接合材であり、バンプと第5リード2Eとを導通させる。なお、バンプを用いない導通接合形態であってもよい。この場合、導電性接合材19は、Agペースト等を用いてもよい。また、第5リード2Eは、図12に示すように、集積回路素子4に導通接合されている。図示された例においては、第5リード2Eは、導電性接合材49によって集積回路素子4に導通接合されている。第5リード2Eの形状は特に限定されず、図2および図3に示すように、図示された例においては、x方向を長手方向とする長矩形状である。図示された例においては、第5リード2Eは、y方向において第2リード2Bの第1部21Bと第3リード2Cの第2部22Cとの間に配置されている。
複数の第6リード2Fは、集積回路素子4と第2コンデンサ3Bまたは第3コンデンサ3Cとに接続されている。本実施形態においては、複数の第6リード2Fは、第6リード2Fa,2Fb,2Fc,2Fdを含む。
第6リード2Faは、図2に示すように、第1部21Faおよび第2部22Faを有する。第1部21Faは、集積回路素子4のy方向における一方側部分に、たとえば導電性接合材49によって導通接合されている。また、第1部21Faは、第2コンデンサ3Bに導電性接合材39によって導通接合されている。第1部21Faの形状は特に限定されず、図示された例においては、y方向を長手方向とする長矩形状である。
第2部22Faは、第1部21Faに導通接合された別部材によって構成されていてもよいし、第1部21Faと一体的に形成されていてもよい。第2部22Faは、第1部21Faに対してz方向一方側に配置されている。また、第2部22Faは、第1部21Faに対してx方向一方側に延出している。第2部22Faの形状は特に限定されず、図示された例においては、x方向を長手方向とする長矩形状である。
第2部22Faの一部は、図3および図4に示すように、樹脂部5の第2面52から露出している。この部位は、端子201Faを構成している。端子201Faは、たとえば第2コンデンサ3Bを含むブートストラップ回路を構成するための端子である。図示された例においては、端子201Faは、第2部22Faのz方向一方側を向く一面である。
第6リード2Fbは、集積回路素子4のy方向における一方側部分に、たとえば導電性接合材49によって導通接合されている。また、第6リード2Fbは、第2コンデンサ3Bに導電性接合材39によって導通接合されている。第6リード2Fbの形状は特に限定されず、図示された例においては、y方向を長手方向とする長矩形状である。また、第6リード2Fbのうち第2コンデンサ3Bとはz方向において反対側に位置する面は、そのすべてが樹脂部5によって覆われている。
第6リード2Fcは、図2に示すように、第1部21Fcおよび第2部22Fcを有する。第1部21Fcは、集積回路素子4のy方向における他方側部分に、たとえば導電性接合材49によって導通接合されている。また、第1部21Fcは、第3コンデンサ3Cに導電性接合材39によって導通接合されている。第1部21Fcの形状は特に限定されず、図示された例においては、y方向を長手方向とする長矩形状である。
第2部22Fcは、第1部21Fcに導通接合された別部材によって構成されていてもよいし、第1部21Fcと一体的に形成されていてもよい。第2部22Fcは、第1部21Fcに対してz方向一方側に配置されている。また、第2部22Fcは、第1部21Fcに対してx方向一方側に延出している。第2部22Fcの形状は特に限定されず、図示された例においては、x方向を長手方向とする長矩形状である。
第2部22Fcの一部は、図3および図4に示すように、樹脂部5の第2面52から露出している。この部位は、端子201Fcを構成している。端子201Fcは、たとえば集積回路素子4の駆動電流の入力端子である。図示された例においては、端子201Fcは、第2部22Fcのうちz方向一方側を向く一面である。
第6リード2Fdは、図2に示すように、第1部21Fd、第2部22Fdおよび第3部23Fdを有する。第1部21Fdは、集積回路素子4のy方向における他方側部分に、第1部21Fcと並んでたとえば導電性接合材49によって導通接合されている。また、第1部21Fdは、第3コンデンサ3Cに導電性接合材39によって導通接合されている。第1部21Fdの形状は特に限定されず、図示された例においては、y方向を長手方向とする長矩形状である。
第2部22Fdは、第1部21Fdに導通接合された別部材によって構成されていてもよいし、第1部21Fdと一体的に形成されていてもよい。第2部22Fdは、第1部21Fdに対してx方向他方側に延出している。第2部22Fdの形状は特に限定されず、図示された例においては、x方向を長手方向とする長矩形状である。
第2部22Fdの一部は、図3および図4に示すように、樹脂部5の第2面52から露出している。この部位は、端子201Fdを構成している。端子201Fdは、たとえば集積回路素子4の駆動電流の入力端子に対応するグランド端子である。図示された例においては、端子201Fdは、第2部22Fdのうち周辺部位に対して厚肉である部位の一面である。このような第2部22Fdは、たとえばエッチングによって形成可能である。端子201Fdの形状は特に限定されず、図示された例においては、図3および図4に示すようにy方向を長手方向とする長矩形状である。なお、端子201Fdを構成する具体的構造は、第2部22Fdの一部を厚肉とすることに限定されない。端子201Fdを構成する他の構造例としては、たとえば第2部22Fdの一部を折り曲げることにより、端子201Fdを構成する部位が他の部位よりもz方向一方側(図10の図中下側)に位置する構造であってもよい。
第3部23Fdは、集積回路素子4のy方向における他方側部分に、第2部22Fdと並んでたとえば導電性接合材49によって導通接合されている。また、第3部23Fdは、第2部22Fdのx方向他方側端からy方向に延びている。第3部23Fdの形状は特に限定されず、図示された例においては、y方向を長手方向とする長矩形状である。
複数の第7リード2Gは、集積回路素子4に接続されている。本実施形態においては、複数の第7リード2Gは、第7リード2Ga,2Gbを含む。
第7リード2Gaは、集積回路素子4のx方向一方側部分(図8の図中左方側部分)のz方向における一方側部分(図8の図中下側部分)に導通接合されている。第7リード2Gaの形状は特に限定されず、図示された例においては、図2および図3に示すようにx方向を長手方向とする長矩形状である。また、第7リード2Gaのz方向一方側(図8の図中下側)を向く一面は、樹脂部5の第2面52から露出しており、端子201Gaを構成している。端子201Gaは、たとえば、集積回路素子4の制御端子である。
第7リード2Gbは、集積回路素子4のx方向一方側部分(図8の図中左方側部分)のz方向における一方側部分(図8の図中下側部分)に第7リード2Gaと並んで導通接合されている。第7リード2Gbの形状は特に限定されず、図示された例においては、図2および図3に示すようにx方向を長手方向とする長矩形状である。また、第7リード2Gbのz方向一方側(図8の図中下側)を向く一面は、樹脂部5の第2面52から露出しており、端子201Gbを構成している。端子201Gbは、たとえば、集積回路素子4の制御端子である。
第1コンデンサ3Aは、第1端子201Aと第2端子201Bとの間において第1スイッチング素子1Aおよび第2スイッチング素子1Bと並列に接続されている。第1コンデンサ3Aは、第1スイッチング素子1Aおよび第2スイッチング素子1Bへの入力電流の変動抑制やノイズ防止を図るためのものである。
図2に示すように、第1コンデンサ3Aは、z方向視において第1スイッチング素子1Aおよび第2スイッチング素子1Bの少なくともいずれかに重なっており、図示された例においては、第1スイッチング素子1Aおよび第2スイッチング素子1Bの双方に重なっている。また、本例においては、第1コンデンサ3Aは、第1スイッチング素子1Aの第1ソース電極13Aと第2スイッチング素子1Bの第2ドレイン電極14Bとにz方向視において重なっている。第1コンデンサ3Aは、第1リード2Aの第2部22Aと第2リード2Bの第2部22Bに、導電性接合材39によって導通接合されている。
集積回路素子4は、第1スイッチング素子1Aおよび第2スイッチング素子1Bに対してx方向において一方側(図2における図中左側)に配置されている。本実施形態においては、集積回路素子4は、第4リード2Dによって第1ゲート電極12Aに導通し、第5リード2Eによって第2ゲート電極12Bに導通しており、第1スイッチング素子1Aおよび第2スイッチング素子1BのゲートドライバICである。なお、集積回路素子4は、第1スイッチング素子1AのゲートドライバICと、第2スイッチング素子1BのゲートドライバICとが互いに別体とされた構成であってもよい。集積回路素子4には、第6リード2Faおよび第6リード2Fbを介して第2コンデンサ3Bが接続されている。また、第6リード2Fcおよび第6リード2Fdを介して第3コンデンサ3Cが接続されている。
第2コンデンサ3Bは、図2に示すように第6リード2Faの第1部21Faと第6リード2Fbとに導通接合されている。第2コンデンサ3Bは、たとえばゲート電圧を昇圧するためのブートストラップ回路を構成するために用いられる。図示された例においては、第2コンデンサ3Bは、集積回路素子4に対してy方向における一方側(図2の図中上側)に配置されている。
第3コンデンサ3Cは、図2に示すように第6リード2Fcの第1部21Fcおよび第6リード2Fdの第1部21Fdに導通接合されている。第3コンデンサ3Cは、たとえば、集積回路素子4への入力電流の変動抑制やノイズ防止を図るためのものである。
樹脂部5は、第1スイッチング素子1A、第2スイッチング素子1B、第1コンデンサ3A、第2コンデンサ3B、第3コンデンサ3Cおよび集積回路素子4の全体を覆っている。また、樹脂部5は、複数のリード2のそれぞれの全体または一部を覆っている。樹脂部5は、たとえばフィラーが混ぜられた黒色のエポキシ樹脂からなる。樹脂部5は、第1面51および第2面52を有する。第1面51は、z方向他方側(図7の図中上側)を向く面である。第2面52は、z方向一方側(図7の図中下側)を向く面である。図4に示すように、第2面52からは、第1端子201A、第2端子201B、第3端子201C、端子201Fa、端子201Fc、端子201Fd、端子201Gaおよび端子201Gbが露出している。なお、端子201Fa、端子201Fc、端子201Fd、端子201Gaおよび端子201Gbについては、いずれかを備えない構成や、同種の端子をさらに備える構成であってもよい。
図14は、半導体装置A1を示す回路図である。上述した通り、入力端子としての第1端子201Aと第2端子201Bとの間において、高速側の第1スイッチング素子1Aと低速側の第2スイッチング素子1Bとが直列に接続されている。第1スイッチング素子1Aの第1ソース電極13Aと第2スイッチング素子1Bの第2ドレイン電極14Bには、出力端子としての第3端子201Cが接続されている。第1ゲート電極12Aおよび第2ゲート電極12Bには、集積回路素子4が接続されている。集積回路素子4の入力端子である端子201Fbと端子201Fcとには、第3コンデンサ3Cが接続されている。なお、グランド端子である端子201Fdは、グランド端子である第2端子201Bとは共通化されておらず、別に設けられている。端子201Faには、第2コンデンサ3Bが接続されており、たとえばブートストラップ回路が構成される。端子201Gaおよび端子201Gbは、たとえば集積回路素子4の制御信号端子である。
次に、半導体装置A1の作用について説明する。
本実施形態によれば、第1コンデンサ3Aが、z方向視において第1スイッチング素子1Aおよび第2スイッチング素子1Bの少なくともいずれかと重なる。このため、第1スイッチング素子1Aおよび第2スイッチング素子1Bと第1コンデンサ3Aとの導通経路が、z方向視において迂回した経路や冗長な経路となることを抑制することが可能である。これにより、第1スイッチング素子1Aおよび第2スイッチング素子1Bと第1コンデンサ3Aとを接続する導通経路のインダクタンス成分を低減することが可能であり、サージ電圧の抑制を図ることができる。第1コンデンサ3Aが、z方向視において第1スイッチング素子1Aおよび第2スイッチング素子1Bの双方と重なる構成は、第1コンデンサ3Aが第1スイッチング素子1Aおよび第2スイッチング素子1Bのいずれかから不当に遠い配置となることを回避可能であり、インダクタンス成分の低減に好ましい。
半導体装置A1は第1コンデンサ3Aを内蔵している。このため、たとえば半導体装置A1が実装される回路基板(図示略)等において、第1コンデンサ3Aに接続するための導通経路を設ける必要がない。これは、サージ電圧の抑制に適しており、回路基板の実装領域の縮小にも有利である。
第1スイッチング素子1Aおよび第2スイッチング素子1Bが、いわゆるGaN-HEMTである場合、高速応答性に優れることから、電流の時間変化率が顕著に大きくなる。半導体装置A1においては、上述した第1コンデンサ3Aの配置により、インダクタンス成分が低減される。したがって、半導体装置A1の高速応答性を図りつつ、サージ電圧を抑制することができる。
第1リード2A、第2リード2Bおよび第3リード2Cを用いて、本開示の第1導電部材、第2導電部材および第3導電部材を実現する構成は、第1導電部材、第2導電部材および第3導電部材の3次元的な配置の自由度を高めるとともに、低抵抗化および低インダクタンス化を図るのに好ましい。特に、第1部21A、第2部22Aおよび第3部23Aと第1部21B、第2部22Bおよび第3部23Bによって、図6および図10に示すような、x方向視において第1スイッチング素子1Aおよび第2スイッチング素子1Bを内包する環状の導通経路を構成することは、インダクタンス成分の低減に好適である。
第1スイッチング素子1Aの第1ゲート電極12A、第1ソース電極13Aおよび第1ドレイン電極14Aと、第2スイッチング素子1Bの第1ゲート電極12A、第1ソース電極13Aおよび第1ドレイン電極14Aとが、すべてz方向において一方側に配置されていることにより、第1部21A、第1部21B、第1部21C、第2部22C、第4リード2Dおよび第5リード2Eを、それぞれのz方向位置が略一致するように平らに並べた構成とすることができる。これは、半導体装置A1のz方向寸法の縮小化に有利である。また、インダクタンス成分の低減に好ましい。
図15は、半導体装置A1の変形例を示している。なお、同図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。本変形例の半導体装置A11においては、第1コンデンサ3Aがz方向視において第2スイッチング素子1Bと重なっており、第1スイッチング素子1Aとは重なっていない。このような構成によっても、サージ電圧の抑制を図ることができる。また、本変形例から理解されるように、第1コンデンサ3Aは、z方向視において第1スイッチング素子1Aおよび第2スイッチング素子1Bのいずれかと重なっていればよく、たとえば、第1スイッチング素子1Aのみと重なる構成であってもよい。
本開示に係る半導体装置は、上述した実施形態に限定されるものではない。本開示に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。
第1リード2A、第2リード2B、第3リード2C、第4リード2Dおよび第5リード2Eを用いた構成は、本開示の第1導電部材、第2導電部材、第3導電部材、第4導電部材および第5導電部材を用いた構成の一例であり、本開示の第1導電部材、第2導電部材、第3導電部材、第4導電部材および第5導電部材の具体的な構成は、何ら限定されない。たとえば、板状のCu等からなる基材と、絶縁層を挟んで基材の片側または両側に積層された配線層と、を備え、基材に設けられた空隙に所定の素子(たとえば第1および第2スイッチング素子等)が配置された部品内蔵基板を用いた構成であってもよい。この場合、配線層に他の素子(たとえば第1コンデンサ等)他の素子が実装されていてもよい。基材内の素子と配線層とは、たとえば厚さ方向に貫通する貫通導電部によって互いに導通する。このような素子と配線層および貫通導電部によって、上述した実施形態における第1部21A、第3部23A、第2部22A、第1コンデンサ3A、第2部22B、第3部23Bおよび第1部21Bが構成する回路部分と同等の回路部分を構成することができる。
〔付記1〕
第1端子および第2端子と、
第1ゲート電極、第1ソース電極および第1ドレイン電極を有する第1スイッチング素子と、
第2ゲート電極、第2ソース電極および第2ドレイン電極を有する第2スイッチング素子と、を備え、
前記第1端子および前記第2端子間において前記第1スイッチング素子および前記第2スイッチング素子が直列に接続された半導体装置であって、
前記第1端子および前記第2端子間において前記第1スイッチング素子および前記第2スイッチング素子と並列に接続された第1コンデンサを備えており、
前記第1スイッチング素子および前記第2スイッチング素子は、第1方向に並べられており、
前記第1コンデンサは、前記第1方向と直角である第2方向視において、前記第1スイッチング素子および前記第2スイッチング素子の少なくともいずれかと重なる、半導体装置。
〔付記2〕
前記第1コンデンサは、前記第2方向視において、前記第1スイッチング素子および前記第2スイッチング素子の双方と重なる、付記1に記載の半導体装置。
〔付記3〕
前記第1スイッチング素子および前記第2スイッチング素子は、前記第2方向を厚さ方向とする扁平な形状である、付記1または2に記載の半導体装置。
〔付記4〕
第1ゲート電極、第1ソース電極および第1ドレイン電極は、前記第2方向において前記第1コンデンサとは反対側に配置されている、付記3に記載の半導体装置。
〔付記5〕
第2ゲート電極、第2ソース電極および第2ドレイン電極は、前記第2方向において前記第1コンデンサとは反対側に配置されている、付記4に記載の半導体装置。
〔付記6〕
前記第1ドレイン電極と前記第1コンデンサに導通する第1導電部材と、
前記第2ソース電極と前記第1コンデンサに導通する第2導電部材と、を備える、付記5に記載の半導体装置。
〔付記7〕
前記第1導電部材は、前記第1ドレイン電極に導通接合された第1部と、前記第2方向において前記第1スイッチング素子に対して前記第1部とは反対側に配置され且つ前記第1コンデンサに導通接合された第2部と、を有する、付記6に記載の半導体装置。
〔付記8〕
前記第2導電部材は、前記第2ドレイン電極に導通接合された第1部と、前記第2方向において前記第2スイッチング素子に対して前記第2導電部材の前記第1部とは反対側に配置され且つ前記第1コンデンサに導通接合された第2部と、を有する、付記7に記載の半導体装置。
〔付記9〕
前記第1導電部材は、前記第1方向において前記第1スイッチング素子に対して前記第2スイッチング素子とは反対側に位置し且つ前記第1導電部材の前記第1部と前記第1導電部材の前記第2部とを連結する第3部を有する、付記8に記載の半導体装置。
〔付記10〕
前記第2導電部材は、前記第1方向において前記第2スイッチング素子に対して前記第1スイッチング素子とは反対側に位置し且つ前記第2導電部材の前記第1部と前記第2導電部材の前記第2部とを連結する第3部を有する、付記9に記載の半導体装置。
〔付記11〕
前記第1ソース電極および前記第2ドレイン電極に導通接合された第3導電部材をさらに備える、付記10に記載の半導体装置。
〔付記12〕
前記第3導電部材は、前記第1方向において前記第1導電部材の前記第1部と前記第2導電部材の前記第1部との間に位置する、付記11に記載の半導体装置。
〔付記13〕
前記第1方向および前記第2方向と直角である第3方向において、前記第1スイッチング素子および前記第2スイッチング素子に対して一方側に配置された集積回路素子をさらに備える、付記12に記載の半導体装置。
〔付記14〕
前記第1ゲート電極と前記集積回路素子とに接続された第4導電部材をさらに備える、付記13に記載の半導体装置。
〔付記15〕
前記第2ゲート電極と前記集積回路素子とに接続された第5導電部材をさらに備える、付記14に記載の半導体装置。
〔付記16〕
前記第1導電部材を構成する第1リード、前記第2導電部材を構成する第2リード、前記第3導電部材を構成する第3リード、前記第4導電部材を構成する第4リードおよび前記第5導電部材を構成する第5リード、を備える、付記15に記載の半導体装置。
〔付記17〕
前記第1スイッチング素子および前記第2スイッチング素子は、GaN系半導体からなる半導体層を含む、付記13ないし16のいずれかに記載の半導体装置。
第1端子および第2端子と、
第1ゲート電極、第1ソース電極および第1ドレイン電極を有する第1スイッチング素子と、
第2ゲート電極、第2ソース電極および第2ドレイン電極を有する第2スイッチング素子と、を備え、
前記第1端子および前記第2端子間において前記第1スイッチング素子および前記第2スイッチング素子が直列に接続された半導体装置であって、
前記第1端子および前記第2端子間において前記第1スイッチング素子および前記第2スイッチング素子と並列に接続された第1コンデンサを備えており、
前記第1スイッチング素子および前記第2スイッチング素子は、第1方向に並べられており、
前記第1コンデンサは、前記第1方向と直角である第2方向視において、前記第1スイッチング素子および前記第2スイッチング素子の少なくともいずれかと重なる、半導体装置。
〔付記2〕
前記第1コンデンサは、前記第2方向視において、前記第1スイッチング素子および前記第2スイッチング素子の双方と重なる、付記1に記載の半導体装置。
〔付記3〕
前記第1スイッチング素子および前記第2スイッチング素子は、前記第2方向を厚さ方向とする扁平な形状である、付記1または2に記載の半導体装置。
〔付記4〕
第1ゲート電極、第1ソース電極および第1ドレイン電極は、前記第2方向において前記第1コンデンサとは反対側に配置されている、付記3に記載の半導体装置。
〔付記5〕
第2ゲート電極、第2ソース電極および第2ドレイン電極は、前記第2方向において前記第1コンデンサとは反対側に配置されている、付記4に記載の半導体装置。
〔付記6〕
前記第1ドレイン電極と前記第1コンデンサに導通する第1導電部材と、
前記第2ソース電極と前記第1コンデンサに導通する第2導電部材と、を備える、付記5に記載の半導体装置。
〔付記7〕
前記第1導電部材は、前記第1ドレイン電極に導通接合された第1部と、前記第2方向において前記第1スイッチング素子に対して前記第1部とは反対側に配置され且つ前記第1コンデンサに導通接合された第2部と、を有する、付記6に記載の半導体装置。
〔付記8〕
前記第2導電部材は、前記第2ドレイン電極に導通接合された第1部と、前記第2方向において前記第2スイッチング素子に対して前記第2導電部材の前記第1部とは反対側に配置され且つ前記第1コンデンサに導通接合された第2部と、を有する、付記7に記載の半導体装置。
〔付記9〕
前記第1導電部材は、前記第1方向において前記第1スイッチング素子に対して前記第2スイッチング素子とは反対側に位置し且つ前記第1導電部材の前記第1部と前記第1導電部材の前記第2部とを連結する第3部を有する、付記8に記載の半導体装置。
〔付記10〕
前記第2導電部材は、前記第1方向において前記第2スイッチング素子に対して前記第1スイッチング素子とは反対側に位置し且つ前記第2導電部材の前記第1部と前記第2導電部材の前記第2部とを連結する第3部を有する、付記9に記載の半導体装置。
〔付記11〕
前記第1ソース電極および前記第2ドレイン電極に導通接合された第3導電部材をさらに備える、付記10に記載の半導体装置。
〔付記12〕
前記第3導電部材は、前記第1方向において前記第1導電部材の前記第1部と前記第2導電部材の前記第1部との間に位置する、付記11に記載の半導体装置。
〔付記13〕
前記第1方向および前記第2方向と直角である第3方向において、前記第1スイッチング素子および前記第2スイッチング素子に対して一方側に配置された集積回路素子をさらに備える、付記12に記載の半導体装置。
〔付記14〕
前記第1ゲート電極と前記集積回路素子とに接続された第4導電部材をさらに備える、付記13に記載の半導体装置。
〔付記15〕
前記第2ゲート電極と前記集積回路素子とに接続された第5導電部材をさらに備える、付記14に記載の半導体装置。
〔付記16〕
前記第1導電部材を構成する第1リード、前記第2導電部材を構成する第2リード、前記第3導電部材を構成する第3リード、前記第4導電部材を構成する第4リードおよび前記第5導電部材を構成する第5リード、を備える、付記15に記載の半導体装置。
〔付記17〕
前記第1スイッチング素子および前記第2スイッチング素子は、GaN系半導体からなる半導体層を含む、付記13ないし16のいずれかに記載の半導体装置。
Claims (17)
- 第1端子および第2端子と、
第1ゲート電極、第1ソース電極および第1ドレイン電極を有する第1スイッチング素子と、
第2ゲート電極、第2ソース電極および第2ドレイン電極を有する第2スイッチング素子と、を備え、
前記第1端子および前記第2端子間において前記第1スイッチング素子および前記第2スイッチング素子が直列に接続された半導体装置であって、
前記第1端子および前記第2端子間において前記第1スイッチング素子および前記第2スイッチング素子と並列に接続された第1コンデンサを備えており、
前記第1スイッチング素子および前記第2スイッチング素子は、第1方向に並べられており、
前記第1コンデンサは、前記第1方向と直角である第2方向視において、前記第1スイッチング素子および前記第2スイッチング素子の少なくともいずれかと重なる、半導体装置。 - 前記第1コンデンサは、前記第2方向視において、前記第1スイッチング素子および前記第2スイッチング素子の双方と重なる、請求項1に記載の半導体装置。
- 前記第1スイッチング素子および前記第2スイッチング素子は、前記第2方向を厚さ方向とする扁平な形状である、請求項1または2に記載の半導体装置。
- 第1ゲート電極、第1ソース電極および第1ドレイン電極は、前記第2方向において前記第1コンデンサとは反対側に配置されている、請求項3に記載の半導体装置。
- 第2ゲート電極、第2ソース電極および第2ドレイン電極は、前記第2方向において前記第1コンデンサとは反対側に配置されている、請求項4に記載の半導体装置。
- 前記第1ドレイン電極と前記第1コンデンサに導通する第1導電部材と、
前記第2ソース電極と前記第1コンデンサに導通する第2導電部材と、を備える、請求項5に記載の半導体装置。 - 前記第1導電部材は、前記第1ドレイン電極に導通接合された第1部と、前記第2方向において前記第1スイッチング素子に対して前記第1部とは反対側に配置され且つ前記第1コンデンサに導通接合された第2部と、を有する、請求項6に記載の半導体装置。
- 前記第2導電部材は、前記第2ドレイン電極に導通接合された第1部と、前記第2方向において前記第2スイッチング素子に対して前記第2導電部材の前記第1部とは反対側に配置され且つ前記第1コンデンサに導通接合された第2部と、を有する、請求項7に記載の半導体装置。
- 前記第1導電部材は、前記第1方向において前記第1スイッチング素子に対して前記第2スイッチング素子とは反対側に位置し且つ前記第1導電部材の前記第1部と前記第1導電部材の前記第2部とを連結する第3部を有する、請求項8に記載の半導体装置。
- 前記第2導電部材は、前記第1方向において前記第2スイッチング素子に対して前記第1スイッチング素子とは反対側に位置し且つ前記第2導電部材の前記第1部と前記第2導電部材の前記第2部とを連結する第3部を有する、請求項9に記載の半導体装置。
- 前記第1ソース電極および前記第2ドレイン電極に導通接合された第3導電部材をさらに備える、請求項10に記載の半導体装置。
- 前記第3導電部材は、前記第1方向において前記第1導電部材の前記第1部と前記第2導電部材の前記第1部との間に位置する、請求項11に記載の半導体装置。
- 前記第1方向および前記第2方向と直角である第3方向において、前記第1スイッチング素子および前記第2スイッチング素子に対して一方側に配置された集積回路素子をさらに備える、請求項12に記載の半導体装置。
- 前記第1ゲート電極と前記集積回路素子とに接続された第4導電部材をさらに備える、請求項13に記載の半導体装置。
- 前記第2ゲート電極と前記集積回路素子とに接続された第5導電部材をさらに備える、請求項14に記載の半導体装置。
- 前記第1導電部材を構成する第1リード、前記第2導電部材を構成する第2リード、前記第3導電部材を構成する第3リード、前記第4導電部材を構成する第4リードおよび前記第5導電部材を構成する第5リード、を備える、請求項15に記載の半導体装置。
- 前記第1スイッチング素子および前記第2スイッチング素子は、GaN系半導体からなる半導体層を含む、請求項13ないし16のいずれかに記載の半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201980066078.4A CN112805829B (zh) | 2018-10-15 | 2019-10-09 | 半导体装置 |
JP2020553107A JP7252248B2 (ja) | 2018-10-15 | 2019-10-09 | 半導体装置 |
US17/279,197 US11842949B2 (en) | 2018-10-15 | 2019-10-09 | Semiconductor device |
DE112019005150.4T DE112019005150T5 (de) | 2018-10-15 | 2019-10-09 | Halbleiterbauteil |
US18/496,036 US20240055328A1 (en) | 2018-10-15 | 2023-10-27 | Semiconductor device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018194255 | 2018-10-15 | ||
JP2018-194255 | 2018-10-15 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
US17/279,197 A-371-Of-International US11842949B2 (en) | 2018-10-15 | 2019-10-09 | Semiconductor device |
US18/496,036 Continuation US20240055328A1 (en) | 2018-10-15 | 2023-10-27 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2020080215A1 true WO2020080215A1 (ja) | 2020-04-23 |
Family
ID=70284693
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2019/039776 WO2020080215A1 (ja) | 2018-10-15 | 2019-10-09 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (2) | US11842949B2 (ja) |
JP (1) | JP7252248B2 (ja) |
CN (1) | CN112805829B (ja) |
DE (1) | DE112019005150T5 (ja) |
WO (1) | WO2020080215A1 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006156748A (ja) * | 2004-11-30 | 2006-06-15 | Renesas Technology Corp | 半導体装置 |
WO2014033857A1 (ja) * | 2012-08-29 | 2014-03-06 | 株式会社安川電機 | 電力変換装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015154591A (ja) | 2014-02-14 | 2015-08-24 | ローム株式会社 | ゲート駆動回路および電源装置 |
JP6641161B2 (ja) * | 2015-11-18 | 2020-02-05 | 株式会社 日立パワーデバイス | 半導体装置、およびそれを用いたオルタネータ |
-
2019
- 2019-10-09 JP JP2020553107A patent/JP7252248B2/ja active Active
- 2019-10-09 WO PCT/JP2019/039776 patent/WO2020080215A1/ja active Application Filing
- 2019-10-09 DE DE112019005150.4T patent/DE112019005150T5/de active Pending
- 2019-10-09 CN CN201980066078.4A patent/CN112805829B/zh active Active
- 2019-10-09 US US17/279,197 patent/US11842949B2/en active Active
-
2023
- 2023-10-27 US US18/496,036 patent/US20240055328A1/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006156748A (ja) * | 2004-11-30 | 2006-06-15 | Renesas Technology Corp | 半導体装置 |
WO2014033857A1 (ja) * | 2012-08-29 | 2014-03-06 | 株式会社安川電機 | 電力変換装置 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2020080215A1 (ja) | 2021-09-16 |
CN112805829B (zh) | 2024-03-08 |
US11842949B2 (en) | 2023-12-12 |
US20240055328A1 (en) | 2024-02-15 |
JP7252248B2 (ja) | 2023-04-04 |
DE112019005150T5 (de) | 2021-07-08 |
US20220005753A1 (en) | 2022-01-06 |
CN112805829A (zh) | 2021-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6202094B2 (ja) | 半導体装置 | |
CN110226226B (zh) | 由层叠的两个串联连接的芯片形成的集成电路 | |
WO2017163612A1 (ja) | パワー半導体モジュール | |
KR20120123254A (ko) | 전력 공급 모듈 및 이의 패키징 및 집적 방법 | |
US10276386B2 (en) | Signal relay board for power semiconductor modules | |
JP2012178504A (ja) | 半導体装置、および、半導体装置の実装構造 | |
CN103824853A (zh) | 应用于开关型调节器的集成电路组件 | |
JP2020188177A (ja) | 半導体装置 | |
JP2018063993A (ja) | 半導体装置及び半導体モジュール | |
WO2020080215A1 (ja) | 半導体装置 | |
JP2008251901A (ja) | 複合半導体装置 | |
US8901742B2 (en) | Monolithic Power Converter Package with Through Substrate vias | |
US9041175B2 (en) | Monolithic power converter package | |
US11069602B2 (en) | Package and terminal arrangement for semiconductor module | |
JP2016195223A (ja) | 半導体装置及びその製造方法 | |
US11145629B2 (en) | Semiconductor device and power conversion device | |
JP6162764B2 (ja) | 半導体装置、および、半導体装置の実装構造 | |
WO2019116868A1 (ja) | 半導体整流器 | |
JP2017059701A (ja) | 半導体装置及び半導体装置の計測方法 | |
US7989964B2 (en) | Semiconductor integrated circuit | |
JP2004342880A (ja) | 半導体装置 | |
CN109429529B (zh) | 半导体装置 | |
WO2023112743A1 (ja) | 電子装置 | |
WO2023112735A1 (ja) | 電子装置 | |
JP2005327952A (ja) | 電力用半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 19873220 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 2020553107 Country of ref document: JP Kind code of ref document: A |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 19873220 Country of ref document: EP Kind code of ref document: A1 |