WO2019230176A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2019230176A1
WO2019230176A1 PCT/JP2019/013599 JP2019013599W WO2019230176A1 WO 2019230176 A1 WO2019230176 A1 WO 2019230176A1 JP 2019013599 W JP2019013599 W JP 2019013599W WO 2019230176 A1 WO2019230176 A1 WO 2019230176A1
Authority
WO
WIPO (PCT)
Prior art keywords
main terminal
main
semiconductor device
terminal
conductive member
Prior art date
Application number
PCT/JP2019/013599
Other languages
English (en)
French (fr)
Inventor
寛 石野
Original Assignee
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社デンソー filed Critical 株式会社デンソー
Priority to CN201980035157.9A priority Critical patent/CN112166500B/zh
Publication of WO2019230176A1 publication Critical patent/WO2019230176A1/ja
Priority to US17/093,777 priority patent/US11380656B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H01L2924/14252—Voltage converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters

Definitions

  • the present disclosure relates to a semiconductor device.
  • Patent Document 1 discloses a semiconductor device including a semiconductor element having a main electrode formed on both surfaces, a conductive member, a sealing resin body, and a main terminal.
  • the semiconductor device includes a first conductive member and a second conductive member as conductive members, and the conductive members are arranged so as to sandwich the semiconductor element.
  • the sealing resin body seals a part of each conductive member and the semiconductor element.
  • the main terminal is connected to the conductive member and protrudes from one side surface of the sealing resin body.
  • a first main terminal extends from the first conductive member, and a second main terminal extends from the second conductive member in the same direction as the first main terminal.
  • the first main terminal and the second main terminal are arranged side by side in the plate width direction. Since the first main terminal and the second main terminal have different potentials, a predetermined creepage distance must be ensured between the first main terminal and the second main terminal in order to ensure insulation. For this reason, it is difficult to reduce the inductance by bringing the first main terminal and the second main terminal close to each other in the plate width direction described above.
  • a bus bar or the like is connected to the plate surface of the main terminal at the protruding portion of the sealing resin body. Therefore, it is preferable to arrange the main terminal so that it can be easily connected to the outside.
  • An object of the present disclosure is to provide a semiconductor device that can improve external connectivity while reducing inductance.
  • a semiconductor device having a first main electrode on one side and a second main electrode on the back side opposite to the one side; A conductive member disposed so as to sandwich a semiconductor element, the first conductive member disposed on one side and connected to the first main electrode, and the rear surface side and connected to the second main electrode A second conductive member; An insulating member that integrally covers and protects at least a part of each conductive member and the semiconductor element; A main terminal connected to the conductive member and extending to the outside of the insulating member, the first main terminal connected to the first conductive member, and a second main terminal connected to the second conductive member; The main terminal is arranged as a projecting part to the outside of the insulating member so as to cancel the magnetic flux generated when the main current flows, and the plate surfaces of the first main terminal and the second main terminal are spaced apart from each other. And a plurality of non-opposing portions that are portions where the plate surfaces do not face each other in each of the
  • the plate surfaces of the first main terminal and the second main terminal face each other while being separated from each other at the facing portion. Predetermined insulation can be ensured by the separation, and inductance can be reduced more than the conventional by opposing the plate surfaces.
  • a partial non-opposing portion is provided for each of the first main terminal and the second main terminal.
  • the plate surface of the first main terminal does not face the plate surface of the second main terminal.
  • the plate surface of the second main terminal does not face the plate surface of the first main terminal. For this reason, it is easy to connect a bus bar or the like to the plate surface of the main terminal at the non-facing portion. Therefore, the connectivity between the main terminal and the outside can be improved.
  • FIG. 1 It is a figure which shows the flow of the main electric current. It is sectional drawing which shows the semiconductor device of 2nd Embodiment, and respond
  • the thickness direction of the switching element is indicated as the Z direction
  • one direction orthogonal to the Z direction is indicated as the X direction
  • a direction perpendicular to both the Z direction and the X direction is referred to as a Y direction.
  • the shape along the XY plane defined by the X direction and the Y direction is a planar shape.
  • a power conversion device 1 shown in FIG. 1 is mounted on, for example, an electric vehicle or a hybrid vehicle.
  • the power conversion apparatus 1 is configured to convert a DC voltage supplied from a DC power supply 2 mounted on a vehicle into a three-phase AC and output it to a three-phase AC motor 3.
  • the motor 3 functions as a vehicle driving source.
  • the power conversion device 1 can also convert the power generated by the motor 3 into direct current and charge the direct current power source 2.
  • the power conversion device 1 can perform bidirectional power conversion.
  • the power converter 1 includes a smoothing capacitor 4 and an inverter 5 that is a power converter.
  • the positive electrode side terminal of the smoothing capacitor 4 is connected to the positive electrode which is the high potential side electrode of the DC power source 2, and the negative electrode side terminal is connected to the negative electrode which is the low potential side electrode of the DC power source 2.
  • the inverter 5 converts the input DC power into three-phase AC having a predetermined frequency and outputs it to the motor 3.
  • the inverter 5 converts AC power generated by the motor 3 into DC power.
  • the inverter 5 is configured with upper and lower arm circuits for three phases.
  • the upper and lower arm circuits of each phase are formed by connecting two arms in series between a high potential power line 6 that is a positive power line and a low potential power line 7 that is a negative power line.
  • the connection point between the upper arm and the lower arm is connected to the output line 8 to the motor 3.
  • an insulated gate bipolar transistor (hereinafter referred to as IGBT) is adopted as a semiconductor element constituting each arm.
  • the semiconductor device 10 includes two IGBTs 30 connected in parallel. Each of the IGBTs 30 is connected in reverse parallel to a FWD 35 that is a reflux diode.
  • One arm includes two IGBTs 30 connected in parallel.
  • Reference numeral 31 shown in FIG. 1 is a gate electrode of the IGBT 30.
  • the two IGBTs 30 connected in parallel are driven at the same timing by a common driver (not shown). In other words, the gate electrodes 31 of the two IGBTs 30 are electrically connected to the same driver.
  • an n-channel type is adopted as the IGBT 30.
  • the collector electrode 32 of the IGBT 30 is connected to the high potential power supply line 6.
  • the emitter electrode 33 of the IGBT 30 is connected to the low potential power line 7.
  • the emitter electrode 33 of the IGBT 30 in the upper arm and the collector electrode 32 of the IGBT 30 in the lower arm are connected to each other.
  • the power conversion device 1 includes a boost converter that boosts the DC voltage supplied from the DC power supply 2, a drive circuit that drives the inverter 5 and the semiconductor elements that constitute the boost converter, and the like. You may prepare.
  • the semiconductor device 10 includes a sealing resin body 20, an IGBT 30, a heat sink 40, a terminal 50, a main terminal 60, a terminal covering portion 70, and a signal terminal 80.
  • the sealing resin body 20 is made of, for example, an epoxy resin.
  • the sealing resin body 20 is formed by, for example, a transfer mold method. As shown in FIGS. 2 to 4 and 6, the sealing resin body 20 has one surface 21 and a back surface 22 opposite to the one surface 21 in the Z direction. The one surface 21 and the back surface 22 are, for example, flat surfaces.
  • the sealing resin body 20 has a side surface that connects the one surface 21 and the back surface 22. In the present embodiment, the sealing resin body 20 has a substantially rectangular planar shape.
  • the IGBT 30 as a semiconductor element is configured on a semiconductor substrate (semiconductor chip) such as Si, SiC, or GaN.
  • the semiconductor device 10 includes two IGBTs 30.
  • the two IGBTs 30 are connected in parallel to each other.
  • one of the IGBTs 30 is also indicated as IGBT 30A, and the other is also indicated as IGBT 30B.
  • the FWD 35 is integrally formed with the IGBT 30. That is, RC (Reverse-Conducting) -IGBT is adopted as the IGBT 30.
  • the IGBT 30 has a vertical structure so that a main current flows in the Z direction.
  • the IGBT 30 has the gate electrode 31 described above.
  • the gate electrode 31 has a trench structure.
  • the IGBT 30 has a collector electrode 32 on one surface side in the thickness direction thereof, that is, the Z direction, and an emitter electrode 33 on the back surface side opposite to the one surface.
  • the collector electrode 32 also serves as the cathode electrode of the FWD 35, and the emitter electrode 33 also serves as the anode electrode of the FWD 35.
  • the collector electrode 32 corresponds to the first main electrode
  • the emitter electrode 33 corresponds to the second main electrode.
  • the two IGBTs 30 have substantially the same planar shape, specifically a substantially rectangular shape, and have substantially the same size and thickness.
  • the IGBTs 30A and 30B have the same configuration.
  • the IGBTs 30A and 30B are arranged such that the collector electrodes 32 are on the same side in the Z direction and the emitter electrodes 33 are on the same side in the Z direction.
  • the IGBTs 30A and 30B are located at substantially the same height in the Z direction and are arranged side by side in the X direction.
  • the IGBT 30 has a pad 34 as a signal electrode on the back surface on which the emitter electrode 33 is formed.
  • the pad 34 is formed at a position different from the emitter electrode 33.
  • the pad 34 is electrically separated from the emitter electrode 33.
  • the pad 34 is formed at the end opposite to the region where the emitter electrode 33 is formed in the Y direction.
  • each of the IGBTs 30 has five pads 34.
  • the five pads 34 for the gate electrode, for the Kelvin emitter for detecting the potential of the emitter electrode 33, for current sensing, for the anode potential of the temperature sensor (temperature sensing diode) for detecting the temperature of the IGBT 30, For cathode potential.
  • the five pads 34 are collectively formed on one end side in the Y direction and formed side by side in the X direction in the substantially rectangular planar IGBT 30.
  • the heat sink 40 is a conductive member disposed so as to sandwich the IGBT 30 in the Z direction.
  • the heat sink 40 functions to dissipate the heat of the IGBT 30 to the outside of the semiconductor device 10 and also functions as a wiring for the main electrode. For this reason, in order to ensure thermal conductivity and electrical conductivity, it is formed using at least a metal material.
  • the heat sink 40 is provided so as to include the two IGBTs 30 in a projection view from the Z direction.
  • the heat sink 40 has a substantially rectangular planar shape with the X direction as the longitudinal direction.
  • the thickness of the heat sink 40 is substantially constant, and the plate thickness direction is substantially parallel to the Z direction.
  • the heat sink 40 is provided in pairs so as to sandwich the IGBT 30.
  • the semiconductor device 10 includes a heat sink 40C disposed on the collector electrode 32 side of the IGBT 30 and a heat sink 40E disposed on the emitter electrode 33 side as a pair of heat sinks 40.
  • the heat sink 40C corresponds to the first conductive member
  • the heat sink 40E corresponds to the second conductive member.
  • the heat sinks 40C and 40E substantially coincide with each other in the projection view from the Z direction.
  • the heat sink 40C has a connection surface 41C on the IGBT 30 side and a heat radiation surface 42C opposite to the connection surface 41C in the Z direction.
  • the heat sink 40E has a connection surface 41E on the IGBT 30 side and a heat dissipation surface 42E opposite to the connection surface 41E in the Z direction.
  • the heat dissipation surface 42C corresponds to the first heat dissipation surface
  • the heat dissipation surface 42E corresponds to the second heat dissipation surface.
  • the collector electrodes 32 of the IGBTs 30 ⁇ / b> A and 30 ⁇ / b> B are individually connected via solder 90 to the connection surface 41 ⁇ / b> C of the heat sink 40 ⁇ / b> C.
  • Most of the heat sink 40 ⁇ / b> C is covered with the sealing resin body 20.
  • the heat radiating surface 42 ⁇ / b> C of the heat sink 40 ⁇ / b> C is exposed from the sealing resin body 20.
  • the heat radiating surface 42 ⁇ / b> C is substantially flush with the one surface 21.
  • a portion excluding the connection portion with the solder 90, the heat radiating surface 42 ⁇ / b> C, and the continuous portion of the main terminal 60 is covered with the sealing resin body 20.
  • the terminal 50 is interposed between the IGBT 30 and the heat sink 40E.
  • a terminal 50 is provided for each of the IGBTs 30A and 30B. Since the terminal 50 is located in the middle of the heat conduction and electrical conduction path between the emitter electrode 33 of the IGBT 30 and the heat sink 40E, the terminal 50 is formed using at least a metal material in order to ensure thermal conductivity and electrical conductivity.
  • the terminal 50 is disposed to face the emitter electrode 33 of the corresponding IGBT 30, and is connected to the emitter electrode 33 via the solder 91.
  • the emitter electrodes 33 of the IGBTs 30A and 30B are electrically connected to the connection surface 41E of the heat sink 40E through solders 92, respectively. Specifically, the emitter electrode 33 and the heat sink 40E are electrically connected via the solder 91, the terminal 50, and the solder 92.
  • the heat sink 40E is also mostly covered with the sealing resin body 20.
  • the heat radiation surface 42E of the heat sink 40E is exposed from the sealing resin body 20.
  • the heat radiation surface 42E is substantially flush with the back surface 22.
  • a portion excluding a connection portion with the solder 92, a heat radiating surface 42E, and a continuous portion of a main terminal 60 described later is covered with the sealing resin body 20.
  • the main terminal 60 is a terminal through which a main current flows among external connection terminals for electrically connecting the semiconductor device 10 and an external device.
  • the main terminal 60 is connected to the corresponding heat sink 40 inside the sealing resin body 20.
  • the main terminals 60 are extended from the corresponding heat sinks 40 and project outward from one side surface 23 of the sealing resin body 20 as shown in FIGS. 5 and 7 to 9.
  • the main terminal 60 extends over the inside and outside of the sealing resin body 20.
  • the main terminal 60 has a protruding portion 61 that is a portion protruding outside the sealing resin body 20.
  • the main terminal 60 is a terminal electrically connected to the main electrode of the IGBT 30.
  • the semiconductor device 10 has, as main terminals 60, a main terminal 60C electrically connected to the collector electrode 32 and a main terminal 60E electrically connected to the emitter electrode 33.
  • the main terminal 60C corresponds to the first main terminal, and the main terminal 60E corresponds to the second main terminal.
  • the main terminal 60C is also called a collector terminal, and the main terminal 60E is also called an emitter terminal.
  • the main terminal 60C is connected to the heat sink 40C.
  • the main terminal 60C extends in the Y direction from the heat sink 40C and protrudes from the side surface 23 of the sealing resin body 20 to the outside.
  • the main terminal 60E is connected to the heat sink 40E.
  • the main terminal 60E extends from the heat sink 40E in the same direction as the main terminal 60E, and protrudes from the same side surface 23 as the main terminal 60C.
  • the main terminals 60C and 60E are connected to the side surfaces 43C and 43E of the corresponding heat sinks 40C and 40E, respectively.
  • the side surface 43C is a surface on the side surface 23 side among the side surfaces of the heat sink 40C.
  • the side surface 43E is a surface on the side surface 23 side among the side surfaces of the heat sink 40E.
  • the main terminals 60C and 60E are connected to the heat sinks 40C and 40E on the same side in the Y direction.
  • the main terminals 60C and 60E extend in substantially the same direction over the entire length thereof.
  • the main terminal 60 is integrally provided with the corresponding heat sink 40 by processing the same metal plate.
  • the main terminal 60C is thinner than the heat sink 40C, and is connected to the connection surface 41C of the heat sink 40C substantially flush.
  • the main terminal 60E is thinner than the heat sink 40E, and is substantially flush with the connection surface 41E of the heat sink 40E.
  • the plate thickness direction of the main terminals 60C and 60E substantially coincides with the Z direction.
  • the plate thickness of the main terminal 60 is substantially constant, and the plate thickness of the main terminals 60C and 60E is substantially the same.
  • the terminal covering portion 70 is formed using a resin material and covers a part of the protruding portion 61 in the main terminal 60. Details of the main terminal 60 and the terminal cover 70 will be described later.
  • the signal terminal 80 is electrically connected to the pad 34 of the corresponding IGBT 30 through the bonding wire 93.
  • the signal terminal 80 is connected to the bonding wire 93 inside the sealing resin body 20, and protrudes to the outside from the side surface of the sealing resin body 20, specifically, the side surface 24 opposite to the side surface 23.
  • the signal terminal 80 corresponding to each of the IGBTs 30 extends in the Y direction.
  • two IGBTs 30 are connected in parallel between the heat sinks 40C and 40E, that is, between the main terminals 60C and 60E.
  • the sealing resin body 20 integrally seals the IGBT 30 (30A, 30B), a part of each heat sink 40, a part of each of the terminal 50 and the main terminal 60, and a part of the signal terminal 80. Yes. That is, the elements constituting one arm are sealed. For this reason, the semiconductor device 10 is also referred to as a 1 in 1 package.
  • the sealing resin body 20 integrally covers and protects at least a part of the heat sinks 40C and 40E and the IGBTs 30A and 30B.
  • the sealing resin body 20 corresponds to an insulating member.
  • the semiconductor device 10 has a double-sided heat dissipation structure in which both the heat dissipation surfaces 42C and 42E are exposed from the sealing resin body 20.
  • Such a semiconductor device 10 can be formed, for example, by cutting the heat sink 40 together with the sealing resin body 20.
  • the sealing surfaces 20C and 42E may be formed by molding the sealing resin body 20 such that the heat radiating surfaces 42C and 42E come into contact with the cavity wall surface of the mold for molding the sealing resin body 20.
  • the semiconductor device 10 has the main terminal 60C connected to the heat sink 40C and the main terminal 60E connected to the heat sink 40E as the main terminals 60.
  • the main terminal 60 has a facing portion 62 as a protruding portion 61, which is a portion where the plate surfaces of the main terminals 60 ⁇ / b> C and 60 ⁇ / b> E are spaced apart from each other.
  • the plate surface is a surface of each main terminal 60 in the plate thickness direction. Since the facing portions 62 are portions that overlap each other in the projection view in the Z direction, they are also referred to as overlapping portions (overlapping portions). Also referred to as a laminated portion.
  • the facing portion 62 is provided on the protruding tip side with respect to the bent portion of the main terminal 60. Due to the bent portion, the facing distance between the main terminals 60C and 60E at the facing portion 62 is shorter than the facing distance between the heat sinks 40C and 40E, that is, the distance between the connection surfaces 41C and 41E. In the protruding portion 61 of the main terminal 60, the facing portion 62 occupies the main portion. A part of the protruding portion 61 which is the remaining portion is a non-facing portion 63C, 63E which is a portion where the plate surfaces do not face each other at the main terminals 60C, 60E.
  • the main terminals 60C and 60E are arranged so as to cancel each other the magnetic flux generated when the main current flows.
  • the main current may be arranged so that the direction of the main current is substantially opposite. That is, it is preferable that the extending direction with respect to the corresponding heat sink 40 is substantially matched in the facing portion 62.
  • the non-facing portion 63C is a part of the protruding portion 61 in the main terminal 60C.
  • the plate surface of the main terminal 60C does not face the plate surface of the main terminal 60E.
  • the non-facing portion 63E is a part of the protruding portion 61 in the main terminal 60E.
  • the plate surface of the main terminal 60E does not face the plate surface of the main terminal 60C.
  • the non-facing portion 63C corresponds to the first non-facing portion
  • the non-facing portion 63E corresponds to the second non-facing portion.
  • the non-facing portions 63C and 63E are also referred to as non-overlapping portions and non-stacking portions.
  • the main terminal 60 includes the facing portion 62 and the non-facing portions 63C and 63E as the protruding portion 61.
  • a protruding portion 61 is a portion on the protruding tip side with respect to the bent portion.
  • the protrusion 61 of the main terminal 60E extends in the Y direction without having a bent portion, and has a flat plate shape in which the plate thickness direction substantially coincides with the Z direction. That is, the plate thickness is substantially uniform. And as shown in FIG. 5, it is set as the shape which notched one of the four corners from the planar substantially rectangular shape.
  • the protruding portion 61 of the main terminal 60C has a flat plate shape in which the plate thickness direction substantially coincides with the Z direction similarly to the main terminal 60E. That is, the plate thickness is substantially uniform. And it is set as the shape which notched one of the four corners from the planar substantially rectangular shape.
  • the plate thickness directions of the main terminals 60C and 60E coincide with each other. Therefore, in the facing portion 62, the plate surfaces of the main terminals 60C and 60E are opposed in the plate thickness direction. In the facing portion 62, the gap between the main terminals 60C and 60E is substantially constant over the entire area. As shown in FIG. 8, the main terminals 60 ⁇ / b> C and 60 ⁇ / b> E are opposed to each other through the sealing resin body 20 even inside the sealing resin body 20.
  • the main terminal 60C has a notch 64C, and the main terminal 60E has a notch 64E.
  • the cutout portion 64C corresponds to the first cutout portion, and the cutout portion 64E corresponds to the second cutout portion.
  • the cutout portion 64C is provided on one end side of the main terminal 60C in the plate width direction orthogonal to the plate thickness direction and the extending direction of the main terminal 60, that is, the X direction.
  • the notch 64E is provided at the end of the main terminal 60E opposite to the notch 64C.
  • the projecting length of the projecting portion 61 is substantially equal at the main terminals 60C and 60E.
  • the notches 64 ⁇ / b> C and 64 ⁇ / b> E are provided at the protruding tip of the protruding portion 61.
  • the notches 64C and 64E have a substantially arc shape.
  • the protrusions 61 of the main terminals 60C and 60E are arranged in line symmetry with respect to the center line CL passing through the elemental center of the IGBT 30.
  • the elemental center is the center of the entire IGBT 30. In the case of this embodiment, since it has two IGBT30A, 30B, it is a center position between centers in the arrangement direction of IGBT30A, 30B. In addition, when there is one IGBT 30, it is the center of the IGBT 30.
  • the center line is a virtual line that is orthogonal to the plate width direction and passes through the elemental center.
  • tip contains the opposing part 62 and the non-opposing parts 63C and 63E.
  • a facing portion 62 is provided between the non-facing portions 63C and 63E in the X direction.
  • the opposing portion 62 extends from the side surface 23 to the protruding tip at the center in the X direction that is the plate width direction.
  • the opposing portion 62 is formed from the side surface 23 to the middle, and the non-facing portions 63C and 63E are formed from the middle to the protruding tip.
  • the non-facing portion 63C is disposed at a position farther from the heat radiation surface 42E of the heat sink 40E than the non-facing portion 63E in the Z direction.
  • the non-facing portion 63E is disposed at a position farther from the heat radiation surface 42C of the heat sink 40C than the non-facing portion 63C.
  • the terminal covering portion 70 covers at least a part of the main terminals 60C and 60E at the facing portion 62.
  • the terminal covering portion 70 is continuous with the sealing resin body 20.
  • the sealing resin body 20 corresponds to the first resin portion, and the terminal covering portion 70 corresponds to the second resin portion.
  • the terminal covering part 70 has at least an interposition part 71 as shown in FIGS.
  • the terminal covering portion 70 includes the back surface covering portions 72 and 73 in addition to the interposition portion 71. Further, the terminal covering portion 70 is integrally molded using the same material as that of the sealing resin body 20. The sealing resin body 20 and the terminal covering portion 70 are an integrally molded product.
  • the interposition part 71 is arranged in the facing part 62 between the facing surfaces of the main terminals 60C and 60E.
  • the opposing surfaces are surfaces that face each other among the plate surfaces.
  • the interposition portion 71 is disposed over the entire facing region. That is, the entire opposing region is filled with resin.
  • the back surface covering portions 72 and 73 cover the back surface opposite to the facing surface of the main terminal 60 in the facing portion 62.
  • the back surface covering portion 72 covers the back surface of the main terminal 60C
  • the back surface covering portion 73 covers the back surface of the main terminal 60E.
  • the terminal covering portion 70 covers the entire facing portion 62.
  • the terminal covering portion 70 also covers an end surface connecting the facing surface and the back surface in the facing portion 62.
  • the terminal covering portion 70 has a shape obtained by cutting out two corners from a substantially rectangular shape in a plane, in other words, a substantially convex shape.
  • the non-facing parts 63C and 63E are exposed by the notch part 74 of the terminal covering part 70 so as to be connectable to the outside.
  • the notch 74 has a substantially arc shape along the notches 64C and 64E.
  • the terminal covering portion 70 also covers the end surfaces of the notches 64C and 64E. It also covers the protruding tip surface. For this reason, the exposed portions of the non-facing portions 63C and 63E also have a substantially arc shape at the end on the terminal covering portion 70 side.
  • the thickness of the terminal coating part 70 is made thinner than the thickness of the sealing resin body 20.
  • the surface of the back surface covering portion 72 is not substantially flush with the one surface 21 in the Z direction, but is shifted to the back surface 22 side.
  • the surface of the back surface covering portion 73 is not substantially flush with the back surface 22 in the Z direction, but is shifted to the one surface 21 side.
  • the length in the X direction that is, the width of the terminal covering portion 70 is made narrower than the width of the sealing resin body 20.
  • the terminal covering portion 70 is also provided so as to be line symmetric with respect to the center line CL.
  • the main terminal 60 has the facing portion 62 as the protruding portion 61.
  • the main terminals 60C and 60E are arranged so as to cancel the magnetic fluxes generated when the main current flows.
  • the plate surfaces of the main terminals 60C and 60E are facing each other while being separated from each other.
  • the plate surfaces are not opposed to each other in the whole area, but non-facing portions 63C and 63E are locally provided on the main terminals 60C and 60E, respectively.
  • the plate surface of the non-facing portion 63C in the main terminal 60C does not face the plate surface of the main terminal 60E.
  • the plate surface of the non-facing portion 63E in the main terminal 60E does not face the plate surface of the main terminal 60C.
  • a bus bar can be connected to the same side of the plate surface. Therefore, the connectivity between the main terminal 60 and the outside can be improved.
  • the semiconductor device 10 of the present embodiment it is possible to improve the connectivity with the outside while reducing the inductance.
  • the non-opposing portions 63C and 63E may be provided by the through holes 65 as in the first modification shown in FIG. In this case, the counterpart main terminal 60 is present surrounding the non-facing portions 63C and 63E in the projection view in the Z direction. Further, as in the second modified example shown in FIG. 11, the non-opposing portions 63C and 63E may be provided by disposing the main terminals 60C and 60E by shifting in the plate width direction. In this case, the non-facing portions 63C and 63E are provided from the side surface 23 to the protruding tip. 10 and 11, only the sealing resin body 20 and the main terminal 60 are illustrated for convenience.
  • the non-opposing parts 63C and 63E are provided by the notches 64C and 64E.
  • the non-facing portions 63C and 63E are provided at the end portions of the main terminals 60C and 60E. Therefore, the connectivity with the outside can be improved as compared with the first modification.
  • a physique can be reduced in a X direction and a Y direction rather than a 1st modification.
  • the non-facing portions 63C and 63E are locally provided, and the facing portion 62 can be made larger accordingly. Therefore, inductance can be reduced.
  • notches 64C and 64E may be provided on the same side in the plate width direction. In this case, the notches 64C and 64E are provided at positions that do not overlap in the Y direction that is the extending direction. As in the fourth modification shown in FIG. 13, the notches 64 ⁇ / b> C and 64 ⁇ / b> E may be provided at a protruding tip and not at the end in the plate width direction. 12 and 13, only the sealing resin body 20 and the main terminal 60 are illustrated for convenience.
  • the main terminals 60C and 60E are extended in the same direction from the same side surface 23 of the sealing resin body 20, and the notch portion 64C is one end side of the main terminal 60C in the plate width direction.
  • the notch 64E is provided at the end of the main terminal 60E opposite to the notch 64C. Since the notches 64C and 64E can be provided at substantially the same position in the extending direction, the physique in the Y direction can be reduced while reducing the inductance as compared with the third modification. Further, when the non-opposing portions 63C and 63E are provided at the same position, the physique in the X direction can be made smaller than in the fourth modification.
  • the notches 64C and 64E may be provided in the middle of the extension while being provided at both ends in the plate width direction.
  • FIG. 14 only the sealing resin body 20 and the main terminal 60 are illustrated for convenience.
  • the notches 64C and 64E are provided at both ends in the plate width direction and at the projecting tips. Therefore, as compared with the fifth modification, the size in the Y direction can be reduced while reducing the inductance.
  • the non-opposing portions 63C and 63E are arranged symmetrically with respect to the center line CL of the IGBT 30. Therefore, the first component including the heat sink 40C and the main terminal 60C and the second component including the heat sink 40E and the main terminal 60E can be shared. That is, the number of parts can be reduced.
  • the protruding portion 61 of the main terminal 60 is not covered with resin, and air (gas) is interposed between the facing surfaces of the main terminals 60C and 60E in the facing portion 62. Good. In this case, a predetermined gap (space distance) is ensured between the opposing surfaces for insulation between the main terminals 60C and 60E.
  • the configuration shown in FIG. 15 can also be applied depending on the voltage region to be used.
  • FIG. 15 corresponds to FIG.
  • the terminal covering portion 70 is provided continuously to the sealing resin body 20.
  • the terminal covering part 70 has an interposition part 71 arranged between the main terminals 60C and 60E.
  • the resin is filled between the opposing surfaces, it is not space insulation but interlayer insulation. Therefore, the opposing surfaces of the main terminals 60C and 60E are made closer to each other by the insulating ability of the resin as compared with the sixth modification. Can do. Therefore, the inductance can be further reduced.
  • the terminal covering portion 70 covers not only between the opposing surfaces but also the back surface opposite to the opposing surfaces. That is, the terminal covering portion 70 covers the entire facing portion 62 together with the side surface 23 of the sealing resin body 20.
  • the creepage distances of the non-opposing portions 63C and 63E are determined by the sum of the lengths d1, d2, and d3 as shown in FIG.
  • d1 is the length in the Z direction from the non-facing portion 63C to the surface of the back surface covering portion 73.
  • d2 is the length of the back surface covering portion 73 in the X direction, that is, the width.
  • d3 is the length in the Z direction from the surface of the back surface covering portion 73 to the non-facing portion 63E. Even if the length d2 is increased, the influence on the inductance is small because the portion covers the facing portion 62. For this reason, it is easy to earn a creepage distance by the length d2.
  • the creeping distance between the non-facing portion 63E and the heat radiation surface 42C of the heat sink 40C is determined by the sum of lengths d5, d6, d7, and d8, as shown in FIG. 9, for example.
  • d5 is the length in the Z direction from the non-facing portion 63E to the surface of the back surface covering portion 72.
  • d6 is the shortest length in the Y direction from the notch 74 to the side surface 23.
  • d7 is the length in the Z direction from the surface of the back surface covering portion 72 to the one surface 21.
  • the length d8 is the shortest length in the X direction from the side surface 23 to the heat radiation surface 42C.
  • the lengths d6 and d8 are portions that cover the opposing portions of the main terminals 60C and 60E, even if the lengths d6 and d8 are increased, the influence on the inductance is small. For this reason, it is easy to earn a creepage distance by the lengths d6 and d8. Although the description is omitted, the same applies to the creeping distance between the non-facing portion 63C and the heat radiation surface 42E of the heat sink 40E.
  • FIG. 16 shows the magnetic field analysis result of the inductance of one arm of the upper and lower arm circuits constituting the main circuit, specifically, the inductance between the main terminals 60C and 60E.
  • a configuration in which the main terminals were arranged side by side in the plate width direction was taken as a comparative example.
  • the result of the comparative example is indicated by a white circle
  • the result of the configuration shown in the present embodiment is indicated by a white triangle.
  • the main circuit is a circuit including the smoothing capacitor 4 and upper and lower arm circuits.
  • the gap between the opposing surfaces of the main terminals is almost zero (0). It is clear from FIG. 16 that according to the configuration of the present embodiment, the inductance of the main circuit can be significantly reduced as compared with the comparative example. Further, it is apparent that the inductance of the main circuit can be effectively reduced as the gap between the main terminals 60C and 60E is reduced in the facing portion 62.
  • the thickness of the terminal covering portion 70 is made thinner than the thickness of the sealing resin body 20. According to this, the resin amount of the terminal coating
  • the thickness of the terminal covering portion 70 may be substantially equal to the thickness of the sealing resin body 20. According to this, the creeping distance between the non-facing parts 63C and 63E can be earned. Specifically, the lengths d1 and d3 in the Z direction described above can be increased. Thereby, since the length d2 in the X direction can be shortened, the area occupied by the facing portion 62, and thus the main terminal 60, can also be reduced.
  • the terminal covering portion 70 is formed integrally with the sealing resin body 20. Since the terminal covering portion 70 is formed in the same process as the sealing resin body 20, the manufacturing process can be simplified.
  • the non-facing portions 63C and 63E at both ends are respectively formed as upper molds for molding. 100 and the lower mold 101 can be clamped. Thereby, the gap of the opposing part 62, ie, the insulation distance, can be stabilized.
  • the non-facing portion 63C of the collector-side main terminal 60C is disposed at a position farther from the heat radiation surface 42E of the emitter-side heat sink 40E in the Z direction than the non-facing portion 63E of the emitter-side main terminal 60E.
  • the non-facing portion 63E is disposed at a position farther from the heat radiation surface 42C of the collector-side heat sink 40C in the Z direction than the non-facing portion 63C. According to this, the creeping distance between the heat radiating surfaces 42C and 42E and the main terminal 60 can be earned.
  • the notches 64C and 64E have a substantially arc shape.
  • the notch portion 74 of the terminal covering portion 70 also has a substantially arc shape along the notch portions 64C and 64E. Therefore, when a bus bar (not shown) is connected to the exposed portions of the non-facing portions 63C and 63E by arc connection such as friction stir welding and bolt fastening, the end portion of the terminal covering portion 70 from the connection portion (notch portion 74). Can be made approximately equal over the entire length of the arc. Thereby, it can suppress that stress becomes high locally in the edge part of the terminal coating
  • the heat transfer distance can be made uniform. The distance from the connecting portion to the terminal covering portion 70 is determined in consideration of heat and fastening stress.
  • the planar shape of the exposed portions of the non-opposing portions 63C and 63E is not limited to the above example.
  • a substantially rectangular plane shape can be adopted.
  • it is effective when running friction stir welding or laser welding in a line.
  • it is preferable to provide the non-opposing portions 63C and 63E so that the distance from the planar rectangular connection portion 66C to the end portion (notch portion 74) of the terminal covering portion 70 is equal.
  • the distance dx in the X direction and the distance dy in the Y direction are substantially equal.
  • FIG. 20 is an equivalent circuit diagram of the semiconductor device 10 in consideration of the inductance of the main circuit wiring.
  • Reference numeral 66C denotes a bus bar connecting portion in the non-facing portion 63C of the main terminal 60C
  • reference numeral 66E denotes a bus bar connecting portion in the non-facing portion 63E of the main terminal 60E.
  • Symbol Lc1 indicates the inductance of the wiring between the connection portion 66C and the collector electrode of the IGBT 30A.
  • Symbol Lc2 indicates the inductance of the wiring between the connection portion 66C and the collector electrode of the IGBT 30B.
  • Reference numeral Le1 indicates the inductance of the wiring between the connection portion 66E and the emitter electrode of the IGBT 30A.
  • Reference numeral Le2 represents the inductance of the wiring between the connection portion 66E and the emitter electrode of the IGBT 30B.
  • FIG. 21 shows the flow of the main current in the semiconductor device 10 of the present embodiment.
  • the broken line arrow indicates the main current flow on the IGBT 30A side
  • the alternate long and short dash line arrow indicates the main current flow on the IGBT 30B side.
  • the IGBTs 30 ⁇ / b> A and 30 ⁇ / b> B are arranged side by side in the X direction that is the plate width direction of the main terminal 60.
  • the non-facing portions 63C and 63E are arranged symmetrically with respect to the center line CL of the IGBT 30. Therefore, the main currents of the IGBTs 30A and 30B flow so as to be line symmetric with respect to the center line CL.
  • the main circuit inductance By arranging the main circuit inductance, current imbalance during conduction of the FWD 35 can be suppressed.
  • the semiconductor device 10 of the present embodiment has a terminal covering portion 70A as shown in FIG. FIG. 22 corresponds to FIG.
  • the basic configuration of the terminal covering portion 70A is the same as the terminal covering portion 70 shown in the preceding embodiment. For this reason, A is given to the end of the code of the corresponding element.
  • the terminal covering portion 70A has an interposition portion 71A and back surface covering portions 72A and 73A.
  • the terminal covering portion 70 ⁇ / b> A is provided separately from the sealing resin body 20.
  • the sealing resin body 20 is a primary molded body, and the terminal covering portion 70A is a secondary molded body.
  • the terminal covering portion 70 ⁇ / b> A is formed after the sealing resin body 20 is molded.
  • the semiconductor device 10 is secondarily sealed.
  • Other configurations are the same as those of the preceding embodiment.
  • a material different from that of the sealing resin body 20 can be used as the material of the terminal covering portion 70A.
  • a material having better insulating properties than the sealing resin body 20 may be used.
  • a material having a Young's modulus smaller than that of the sealing resin body 20 may be used. Thereby, resin becomes easy to flow between the opposing surfaces between the main terminals 60C and 60E at the time of molding. Therefore, the opposing surfaces of the main terminals 60C and 60E can be made closer to each other in the opposing portion 62, and inductance can be reduced.
  • At least one of the notches 64C and 64E is provided in plural. Such a configuration may be adopted.
  • the semiconductor device 10A shown in FIG. 23 constitutes the upper arm of the upper and lower arm circuit.
  • the semiconductor device 10A has two notches 64C and one notch 64E.
  • the cutout portions 64C are provided at two locations on the projecting tip side of the four corners of the substantially rectangular plane in the main terminal 60C.
  • the cutout portion 64E is provided at the central portion of the protruding tip of the main terminal 60E.
  • Other configurations are the same as those of the preceding embodiment (first embodiment).
  • the semiconductor device 10B shown in FIG. 24 constitutes the lower arm of the upper and lower arm circuit.
  • the semiconductor device 10B has two notches 64E and one notch 64C.
  • the notches 64E are provided at two locations on the projecting tip side of the four corners of the substantially rectangular plane in the main terminal 60E.
  • the cutout portion 64C is provided at the central portion of the protruding tip of the main terminal 60C.
  • Other configurations are the same as those of the preceding embodiment (first embodiment).
  • the semiconductor devices 10A and 10B have the same configuration except that the non-facing portions 63C and 63E and the notches 64C and 64E are different.
  • 24 and 25 correspond to FIG. 10 and only the sealing resin body 20 and the main terminal 60 are shown for convenience.
  • the upper and lower arm circuits are configured by connecting the semiconductor devices 10A and 10B as shown in FIG.
  • the non-facing portion 63E of the semiconductor device 10A on the upper arm side and the non-facing portion 63C of the semiconductor device 10B on the lower arm side are respectively connected by a bus bar or the like.
  • the non-facing portion 63C of the semiconductor device 10A functions as a P terminal which is a high potential side terminal in the upper and lower arm circuits.
  • the non-facing portion 63E of the semiconductor device 10B functions as an N terminal which is a low potential side terminal.
  • the non-facing portion 63E of the semiconductor device 10A and the non-facing portion 63C of the semiconductor device 10B function as O terminals that are output terminals.
  • Semiconductor devices 10A and 10B are stacked in the Z direction via a cooler.
  • the non-facing portion 63E of the semiconductor device 10A and the non-facing portion 63C of the semiconductor device 10B face each other. Therefore, the distance between external connections can be shortened. Thereby, the inductance of the main circuit can be reduced.
  • the inductance can be reduced.
  • the degree of freedom of connection can be improved.
  • a broken line arrow indicates the flow of the emitter current on the IGBT 30A side
  • an alternate long and short dash line arrow indicates the flow of the emitter current on the IGBT 30B side.
  • the IGBTs 30 ⁇ / b> A and 30 ⁇ / b> B are arranged side by side in the X direction that is the plate width direction of the main terminal 60.
  • the non-facing part 63E of the main terminal 60E is arrange
  • Other configurations are the same as those of the preceding embodiment (first embodiment).
  • the emitter currents of the IGBTs 30A and 30B flow so as to be line-symmetric with respect to the center line CL. That is, the inductance Le1 on the IGBT 30A side and the inductance Le2 on the IGBT 30B side are substantially equal. Thereby, it can suppress that the gate voltage Vge of IGBT30A and the gate voltage Vge of IGBT30B become unbalanced. Therefore, it is possible to suppress a shift in the on-timing of the IGBTs 30A and 30B, and thus to suppress current imbalance when the IGBTs 30A and 30B are conductive.
  • the semiconductor device 10 of this embodiment has only one IGBT 30.
  • a terminal covering portion 70 shown in FIG. 27 is formed integrally with the sealing resin body 20.
  • the terminal covering portion 70 has substantially the same thickness as the sealing resin body 20.
  • Other configurations are the same as those of the preceding embodiment (first embodiment).
  • Such a semiconductor device 10 can also achieve the same effects as those of the previous embodiment.
  • the present invention is not limited to this.
  • it can be applied to a boost converter. It can also be applied to both the inverter 5 and the boost converter.
  • the FWD 35 may be a separate chip.
  • IGBT30 was shown as a semiconductor element, it is not limited to this.
  • a MOSFET can be adopted.
  • the example provided with the terminal 50 was shown as the semiconductor device 10 of a double-sided heat dissipation structure, it is not limited to this.
  • the terminal 50 may not be provided.
  • a convex portion protruding toward the emitter electrode 33 may be provided on the heat sink 40E.
  • the heat radiating surfaces 42C and 42E are exposed from the sealing resin body 20
  • a configuration in which the heat radiating surfaces 42C and 42E are not exposed from the sealing resin body 20 may be employed.
  • the heat radiation surfaces 42C and 42E may be completely covered by the insulating member 94.
  • an insulating sheet is attached to the heat radiation surfaces 42 ⁇ / b> C and 42 ⁇ / b> E and the sealing resin body 20.
  • the insulating sheet for example, an organic base material such as epoxy or silicone containing a large amount of an inorganic high thermal conductive filler such as boron nitride (BN) can be used.
  • an inorganic substrate made of SiN or the like can also be employed.
  • the sealing resin body 20 may be molded in a state where the insulating member 94 is bonded to the heat radiation surfaces 42C and 42E.
  • the present invention is not limited to this.
  • the present invention can also be applied to a configuration in which three or more IGBTs 30 are connected in parallel.
  • the non-facing portions 63C and 63E may be bent with respect to the facing portion 62.
  • the plate surfaces on the same side of the non-facing portions 63C and 63E in the Z direction may be flush with each other by at least one bend.
  • at least one of the non-facing portions 63C and 63E is made thicker than the plate thickness of the main terminal 60 of the facing portion 62, thereby achieving the above-described flush relationship. Good.
  • terminal covering portions 70 and 70A a configuration having only the interposition portions 71 and 71A may be employed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

半導体装置は、一面側に第１主電極（３２）を、裏面側に第２主電極（３３）を有する半導体素子（３０，３０Ａ，３０Ｂ）と、半導体素子を挟むように配置された導電部材（４０）であって、一面側に配置され第１主電極と接続された第１導電部材（４０Ｃ）、及び、裏面側に配置され第２主電極と接続された第２導電部材（４０Ｅ）と、導電部材それぞれの少なくとも一部及び半導体素子を一体的に覆って保護する絶縁部材（２０）と、導電部材に連なり絶縁部材の外へ延設された主端子（６０）であって、第１導電部材に連なる第１主端子（６０Ｃ）、及び、第２導電部材に連なる第２主端子（６０Ｅ）と、を備える。主端子は、絶縁部材の外への突出部分として、主電流が流れたときに生じる磁束をお互いに打ち消すように配置され、第１主端子及び第２主端子の板面同士が離間して対向する対向部（６２）と、第１主端子及び第２主端子それぞれにおいて板面が対向しない複数の非対向部（６３Ｃ，６３Ｅ）と、を有する。

Description

半導体装置 関連出願の相互参照
　本出願は、２０１８年５月２８日に出願された日本出願番号２０１８－１０１７１７号に基づくもので、ここにその記載内容を援用する。
　本開示は、半導体装置に関する。
　特許文献１には、両面に主電極が形成された半導体素子、導電部材、封止樹脂体、及び主端子を備える半導体装置が開示されている。半導体装置は、導電部材として第１導電部材及び第２導電部材を備えており、導電部材は半導体素子を挟むように配置されている。封止樹脂体は、導電部材それぞれの一部及び半導体素子を封止している。主端子は、導電部材に連なっており、封止樹脂体の一側面から外部に突出している。第１導電部材から第１主端子が延設され、第２導電部材から第１主端子と同じ方向に第２主端子が延設されている。半導体素子にＩＧＢＴが形成されている場合、たとえば第１主端子はコレクタ電極に接続され、第２主端子はエミッタ電極に接続されている。
特開２０１５－８２６１４号公報
　上記した半導体装置では、第１主端子及び第２主端子が、板幅方向に横並びで配置されている。第１主端子と第２主端子とは電位が異なるため、絶縁を確保するために、第１主端子と第２主端子との間に所定の沿面距離を確保しなければならない。このため、第１主端子及び第２主端子を上記した板幅方向において近づけ、インダクタンスを低減することが困難である。
　また、この種の半導体装置では、封止樹脂体の外への突出部分において、主端子の板面にバスバーなどが接続される。したがって、外部との接続をしやすいように、主端子を配置することが好ましい。
　本開示は、インダクタンスを低減しつつ外部との接続性を向上できる半導体装置を提供することを目的とする。
　本開示の一態様に係る半導体装置は、
　一面側に第１主電極を有し、一面とは反対の裏面側に第２主電極を有する少なくとも１つの半導体素子と、
　半導体素子を挟むように配置された導電部材であって、一面側に配置され、第１主電極と接続された第１導電部材、及び、裏面側に配置され、第２主電極と接続された第２導電部材と、
　導電部材それぞれの少なくとも一部及び半導体素子を一体的に覆って保護する絶縁部材と、
　導電部材に連なり、絶縁部材の外へ延設された主端子であって、第１導電部材に連なる第１主端子、及び、第２導電部材に連なる第２主端子と、を備え、
　主端子は、絶縁部材の外への突出部分として、主電流が流れたときに生じる磁束をお互いに打ち消すように配置され、第１主端子及び第２主端子の板面同士が離間して対向する部分である対向部と、第１主端子及び第２主端子それぞれにおいて板面が対向しない部分である複数の非対向部と、を有する。
　この半導体装置によれば、対向部において、第１主端子及び第２主端子の板面同士が離間しつつ対向している。離間によって所定の絶縁を確保し、板面同士の対向によって従来よりもインダクタンスを低減することができる。
　また、突出部分において、第１主端子及び第２主端子のそれぞれに部分的な非対向部を設けている。第１主端子の非対向部において、第１主端子の板面は第２主端子の板面と対向していない。第２主端子の非対向部において、第２主端子の板面は第１主端子の板面と対向していない。このため、非対向部において、主端子の板面にバスバーなどを接続しやすい。したがって、主端子と外部との接続性を向上することができる。
　本開示についての上記目的およびその他の目的、特徴や利点は、添付の図面を参照しながら下記の詳細な記述により、より明確になる。
第１実施形態の半導体装置が適用される電力変換装置の概略構成を示す図である。 半導体装置を示す斜視図である。 半導体装置を示す斜視図である。 半導体装置を示す斜視図である。 主端子及び端子被覆部の配置を示す平面図である。 図５のVI-VI線に沿う断面図である。 図５のVII-VII線に沿う断面図である。 図５のVIII-VIII線に沿う断面図である。 図５のIX-IX線に沿う断面図である。 第１変形例を示す平面図である。 第２変形例を示す平面図である。 第３変形例を示す平面図である。 第４変形例を示す平面図である。 第５変形例を示す平面図である。 第６変形例を示す平面図であり、図９に対応している。 ギャップと主回路インダクタンスとの関係を示す磁場解析結果を示す図である。 第７変形例を示す断面図であり、図７に対応している。 成形時の効果を示す図である。 第８変形例を示す平面図である。 インダクタンスを考慮した半導体装置の等価回路図である。 主電流の流れを示す図である。 第２実施形態の半導体装置を示す断面図であり、図９に対応している。 第３実施形態において、上アーム側の半導体装置を示す平面図であり、図１０に対応している。 第３実施形態において、下アーム側の半導体装置を示す平面図であり、図１０に対応している。 上アームと下アームの接続状態を示す図である。 第４実施形態の半導体装置を示す平面図であり、図５に対応している。 第５実施形態の半導体装置を示す斜視図である。 第９変形例を示す断面図であり、図８に対応している。
　図面を参照しながら、複数の実施形態を説明する。複数の実施形態において、機能的に及び／又は構造的に対応する部分には同一の参照符号を付与する。以下において、スイッチング素子の厚み方向をＺ方向、Ｚ方向に直交する一方向をＸ方向と示す。また、Ｚ方向及びＸ方向の両方向に直交する方向をＹ方向と示す。特に断わりのない限り、上記したＸ方向及びＹ方向により規定されるＸＹ面に沿う形状を平面形状とする。
　（第１実施形態）
　（電力変換装置の概略構成）
　図１に示す電力変換装置１は、たとえば電気自動車やハイブリッド自動車に搭載される。電力変換装置１は、車両に搭載された直流電源２から供給される直流電圧を、三相交流に変換して、三相交流方式のモータ３に出力するように構成されている。モータ３は、車両の走行駆動源として機能する。電力変換装置１は、モータ３により発電された電力を、直流に変換して直流電源２に充電することもできる。このように、電力変換装置１は、双方向の電力変換が可能となっている。
　電力変換装置１は、平滑コンデンサ４と、電力変換器であるインバータ５を有している。平滑コンデンサ４の正極側端子は、直流電源２の高電位側の電極である正極に接続され、負極側端子は、直流電源２の低電位側の電極である負極に接続されている。インバータ５は、入力された直流電力を所定周波数の三相交流に変換し、モータ３に出力する。インバータ５は、モータ３により発電された交流電力を、直流電力に変換する。
　インバータ５は、三相分の上下アーム回路を備えて構成されている。各相の上下アーム回路は、正極側の電源ラインである高電位電源ライン６と、負極側の電源ラインである低電位電源ライン７との間で、２つのアームが直列に接続されてなる。各相の上下アーム回路において、上アームと下アームの接続点は、モータ３への出力ライン８に接続されている。
　本実施形態では、各アームを構成する半導体素子として、絶縁ゲートバイポーラトランジスタ（以下、ＩＧＢＴと示す）を採用している。半導体装置１０は、並列接続された２つのＩＧＢＴ３０を備えている。ＩＧＢＴ３０のそれぞれには、還流用のダイオードであるＦＷＤ３５が逆並列に接続されている。１つのアームは、並列接続された２つのＩＧＢＴ３０を有して構成されている。図１に示す符号３１は、ＩＧＢＴ３０のゲート電極である。並列接続された２つのＩＧＢＴ３０は、図示しない共通のドライバにより同じタイミングで駆動する。換言すれば、２つのＩＧＢＴ３０のゲート電極３１は、互いに同じドライバに電気的に接続される。
　また、ＩＧＢＴ３０として、ｎチャネル型を採用している。上アームにおいて、ＩＧＢＴ３０のコレクタ電極３２が、高電位電源ライン６に接続されている。下アームにおいて、ＩＧＢＴ３０のエミッタ電極３３が、低電位電源ライン７に接続されている。そして、上アームにおけるＩＧＢＴ３０のエミッタ電極３３と、下アームにおけるＩＧＢＴ３０のコレクタ電極３２が相互に接続されている。
　電力変換装置１は、上記した平滑コンデンサ４及びインバータ５に加えて、直流電源２から供給される直流電圧を昇圧する昇圧コンバータ、インバータ５や昇圧コンバータを構成する半導体素子を駆動する駆動回路などを備えてもよい。
　（半導体装置の概略構成）
　図２～図９に示すように、半導体装置１０は、封止樹脂体２０、ＩＧＢＴ３０、ヒートシンク４０、ターミナル５０、主端子６０、端子被覆部７０、及び信号端子８０を備えている。
　封止樹脂体２０は、たとえばエポキシ系樹脂からなる。封止樹脂体２０は、たとえばトランスファモールド法により成形されている。図２～図４及び図６に示すように、封止樹脂体２０は、Ｚ方向において、一面２１と、一面２１と反対の裏面２２を有している。一面２１及び裏面２２は、たとえば平坦面となっている。封止樹脂体２０は、一面２１と裏面２２とをつなぐ側面を有している。本実施形態では、封止樹脂体２０が、平面略矩形状をなしている。
　半導体素子としてのＩＧＢＴ３０は、Ｓｉ、ＳｉＣ、ＧａＮなどの半導体基板（半導体チップ）に構成されている。図５及び図６に示すように、半導体装置１０は、２つのＩＧＢＴ３０を備えている。２つのＩＧＢＴ３０は、互いに並列に接続されている。以下において、区別のために、ＩＧＢＴ３０の１つをＩＧＢＴ３０Ａ、別の１つをＩＧＢＴ３０Ｂとも示す。本実施形態では、ＩＧＢＴ３０にＦＷＤ３５が一体的に形成されている。すなわち、ＩＧＢＴ３０として、ＲＣ（Reverse Conducting）－ＩＧＢＴを採用している。
　ＩＧＢＴ３０は、Ｚ方向に主電流が流れるように縦型構造をなしている。図示を省略するが、ＩＧＢＴ３０は、上記したゲート電極３１を有している。ゲート電極３１はトレンチ構造をなしている。また、ＩＧＢＴ３０は、自身の厚み方向、すなわちＺ方向において、一面側にコレクタ電極３２を有し、一面と反対の裏面側にエミッタ電極３３を有している。コレクタ電極３２はＦＷＤ３５のカソード電極も兼ねており、エミッタ電極３３はＦＷＤ３５のアノード電極も兼ねている。コレクタ電極３２が第１主電極に相当し、エミッタ電極３３が第２主電極に相当する。
　２つのＩＧＢＴ３０は、互いにほぼ同じ平面形状、具体的には平面略矩形状をなすとともに、互いにほぼ同じ大きさとほぼ同じ厚みを有している。ＩＧＢＴ３０Ａ，３０Ｂは、互いに同じ構成となっている。ＩＧＢＴ３０Ａ，３０Ｂは、お互いのコレクタ電極３２がＺ方向において同じ側となり、お互いのエミッタ電極３３がＺ方向において同じ側となるように配置されている。ＩＧＢＴ３０Ａ，３０Ｂは、Ｚ方向においてほぼ同じ高さに位置するとともに、Ｘ方向において横並びで配置されている。
　ＩＧＢＴ３０は、エミッタ電極３３が形成された裏面に、信号用の電極であるパッド３４を有している。パッド３４は、エミッタ電極３３とは別の位置に形成されている。パッド３４は、エミッタ電極３３と電気的に分離されている。パッド３４は、Ｙ方向において、エミッタ電極３３の形成領域とは反対側の端部に形成されている。
　本実施形態では、ＩＧＢＴ３０のそれぞれが、５つのパッド３４を有している。具体的には、５つのパッド３４として、ゲート電極用、エミッタ電極３３の電位を検出するケルビンエミッタ用、電流センス用、ＩＧＢＴ３０の温度を検出する温度センサ（感温ダイオード）のアノード電位用、同じくカソード電位用を有している。５つのパッド３４は、平面略矩形状のＩＧＢＴ３０において、Ｙ方向の一端側にまとめて形成されるとともに、Ｘ方向に並んで形成されている。
　ヒートシンク４０は、Ｚ方向においてＩＧＢＴ３０を挟むように配置された導電部材である。ヒートシンク４０は、ＩＧＢＴ３０の熱を半導体装置１０の外部に放熱する機能を果たすとともに、主電極の配線としての機能も果たす。このため、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料を用いて形成されている。ヒートシンク４０は、Ｚ方向からの投影視において、２つのＩＧＢＴ３０を内包するように設けられている。ヒートシンク４０は、Ｘ方向を長手方向にして平面略矩形状をなしている。ヒートシンク４０の厚みはほぼ一定とされ、その板厚方向はＺ方向に略平行となっている。
　ヒートシンク４０は、ＩＧＢＴ３０を挟むように対をなして設けられている。半導体装置１０は、一対のヒートシンク４０として、ＩＧＢＴ３０のコレクタ電極３２側に配置されたヒートシンク４０Ｃと、エミッタ電極３３側に配置されたヒートシンク４０Ｅを有している。ヒートシンク４０Ｃが第１導電部材に相当し、ヒートシンク４０Ｅが第２導電部材に相当する。ヒートシンク４０Ｃ，４０Ｅは、Ｚ方向からの投影視において、互いにほぼ一致している。ヒートシンク４０Ｃは、Ｚ方向において、ＩＧＢＴ３０側の接続面４１Ｃと、接続面４１Ｃと反対の放熱面４２Ｃを有している。ヒートシンク４０Ｅは、Ｚ方向において、ＩＧＢＴ３０側の接続面４１Ｅと、接続面４１Ｅと反対の放熱面４２Ｅを有している。放熱面４２Ｃが第１放熱面に相当し、放熱面４２Ｅが第２放熱面に相当する。
　ヒートシンク４０Ｃの接続面４１Ｃには、ＩＧＢＴ３０Ａ，３０Ｂのコレクタ電極３２が、それぞれ個別にはんだ９０を介して接続されている。ヒートシンク４０Ｃの大部分は封止樹脂体２０によって覆われている。ヒートシンク４０Ｃの放熱面４２Ｃは、封止樹脂体２０から露出されている。放熱面４２Ｃは、一面２１と略面一となっている。ヒートシンク４０Ｃの表面のうち、はんだ９０との接続部、放熱面４２Ｃ、及び主端子６０の連なる部分を除く部分が、封止樹脂体２０によって覆われている。
　ターミナル５０は、ＩＧＢＴ３０とヒートシンク４０Ｅとの間に介在している。ターミナル５０は、ＩＧＢＴ３０Ａ，３０Ｂごとに設けられている。ターミナル５０は、ＩＧＢＴ３０のエミッタ電極３３とヒートシンク４０Ｅとの熱伝導、電気伝導経路の途中に位置するため、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料を用いて形成されている。ターミナル５０は、対応するＩＧＢＴ３０のエミッタ電極３３に対向配置され、はんだ９１を介してエミッタ電極３３と接続されている。
　ヒートシンク４０Ｅの接続面４１Ｅには、ＩＧＢＴ３０Ａ，３０Ｂのエミッタ電極３３が、それぞれ個別にはんだ９２を介して電気的に接続されている。具体的には、エミッタ電極３３とヒートシンク４０Ｅとは、はんだ９１、ターミナル５０、及びはんだ９２を介して、電気的に接続されている。ヒートシンク４０Ｅも、封止樹脂体２０によって大部分が覆われている。ヒートシンク４０Ｅの放熱面４２Ｅは、封止樹脂体２０から露出されている。放熱面４２Ｅは、裏面２２と略面一となっている。ヒートシンク４０Ｅの表面のうち、はんだ９２との接続部、放熱面４２Ｅ、及び後述する主端子６０の連なる部分を除く部分が、封止樹脂体２０によって覆われている。
　主端子６０は、半導体装置１０と外部機器とを電気的に接続するための外部接続端子のうち、主電流が流れる端子である。主端子６０は、対応するヒートシンク４０に封止樹脂体２０の内部で連なっている。主端子６０は、対応するヒートシンク４０から延設され、図５、図７～図９に示すように、封止樹脂体２０の１つの側面２３から外部に突出している。主端子６０は、封止樹脂体２０の内外にわたって延設されている。主端子６０は、封止樹脂体２０の外へ突出した部分である突出部６１を有している。
　主端子６０は、ＩＧＢＴ３０の主電極と電気的に接続された端子である。半導体装置１０は、主端子６０として、コレクタ電極３２と電気的に接続された主端子６０Ｃと、エミッタ電極３３と電気的に接続された主端子６０Ｅを有している。主端子６０Ｃが第１主端子に相当し、主端子６０Ｅが第２主端子に相当する。主端子６０Ｃはコレクタ端子、主端子６０Ｅはエミッタ端子とも称される。
　主端子６０Ｃは、ヒートシンク４０Ｃに連なっている。主端子６０Ｃは、ヒートシンク４０ＣからＹ方向に延設され、封止樹脂体２０の側面２３から外部に突出している。主端子６０Ｅは、ヒートシンク４０Ｅに連なっている。主端子６０Ｅは、ヒートシンク４０Ｅから主端子６０Ｅと同じ方向に延設され、主端子６０Ｃと同じ側面２３から外部に突出している。
　本実施形態では、図８及び図９に示すように、主端子６０Ｃ，６０Ｅが、対応するヒートシンク４０Ｃ，４０Ｅの側面４３Ｃ，４３Ｅにそれぞれ連なっている。側面４３Ｃは、ヒートシンク４０Ｃの側面のうち、側面２３側の面である。側面４３Ｅは、ヒートシンク４０Ｅの側面のうち、側面２３側の面である。主端子６０Ｃ，６０Ｅは、Ｙ方向において互いに同じ側で、ヒートシンク４０Ｃ，４０Ｅに連なっている。主端子６０Ｃ，６０Ｅは、その全長においてほぼ同じ方向に延設されている。
　また、同一の金属板を加工することで、主端子６０は、対応するヒートシンク４０と一体的に設けられている。主端子６０Ｃは、ヒートシンク４０Ｃよりも厚みが薄くされ、ヒートシンク４０Ｃの接続面４１Ｃに略面一で連なっている。主端子６０Ｅは、ヒートシンク４０Ｅよりも厚みが薄くされ、ヒートシンク４０Ｅの接続面４１Ｅに略面一で連なっている。突出部６１において、主端子６０Ｃ，６０Ｅの板厚方向は、Ｚ方向に略一致している。主端子６０の板厚はほぼ一定とされており、主端子６０Ｃ，６０Ｅでほぼ同じ板厚とされている。
　端子被覆部７０は、樹脂材料を用いて形成され、主端子６０における突出部６１の一部を覆っている。主端子６０及び端子被覆部７０の詳細については、後述する。
　信号端子８０は、対応するＩＧＢＴ３０のパッド３４に、ボンディングワイヤ９３を介して電気的に接続されている。信号端子８０は、封止樹脂体２０の内部でボンディングワイヤ９３と接続されており、封止樹脂体２０の側面、詳しくは側面２３と反対の側面２４から外部に突出している。ＩＧＢＴ３０のそれぞれに対応する信号端子８０は、Ｙ方向に延設されている。
　以上のように構成される半導体装置１０では、ヒートシンク４０Ｃ，４０Ｅの間、すなわち主端子６０Ｃ，６０Ｅの間で、２つのＩＧＢＴ３０が並列に接続されている。
　また、封止樹脂体２０により、ＩＧＢＴ３０（３０Ａ，３０Ｂ）、ヒートシンク４０それぞれの一部、ターミナル５０、主端子６０それぞれの一部、及び信号端子８０の一部が、一体的に封止されている。すなわち、１つのアームを構成する要素が封止されている。このため、半導体装置１０は、１ｉｎ１パッケージとも称される。封止樹脂体２０が、ヒートシンク４０Ｃ，４０Ｅの少なくとも一部及びＩＧＢＴ３０Ａ，３０Ｂを一体的に覆って保護している。封止樹脂体２０が絶縁部材に相当する。
　また、ヒートシンク４０Ｃの放熱面４２Ｃが、封止樹脂体２０の一面２１と略面一とされている。また、ヒートシンク４０Ｅの放熱面４２Ｅが、封止樹脂体２０の裏面２２と略面一とされている。半導体装置１０は、放熱面４２Ｃ，４２Ｅがともに封止樹脂体２０から露出された両面放熱構造をなしている。このような半導体装置１０は、たとえば、ヒートシンク４０を、封止樹脂体２０とともに切削加工することで形成することができる。また、放熱面４２Ｃ，４２Ｅが、封止樹脂体２０を成形する型のキャビティ壁面に接触するようにして、封止樹脂体２０を成形することによって形成することもできる。
　（主端子及び端子被覆部の詳細）
　上記したように、半導体装置１０は、主端子６０として、ヒートシンク４０Ｃに連なる主端子６０Ｃと、ヒートシンク４０Ｅに連なる主端子６０Ｅを有している。図５、図７～図９に示すように、主端子６０は、突出部６１として、主端子６０Ｃ，６０Ｅの板面同士が離間して対向する部分である対向部６２を有している。板面とは、主端子６０それぞれの板厚方向の面である。対向部６２は、Ｚ方向の投影視において互いにオーバーラップする部分であるため、重なり部（オーバーラップ部）とも称される。また、積層部とも称される。
　対向部６２は、主端子６０の屈曲部よりも突出先端側に設けられている。屈曲部により、対向部６２における主端子６０Ｃ，６０Ｅの対向距離は、ヒートシンク４０Ｃ，４０Ｅの対向距離、すなわち接続面４１Ｃ，４１Ｅ間の距離よりも短くされている。主端子６０の突出部６１において、対向部６２が主たる部分を占めている。残りの部分である突出部６１の一部分は、主端子６０Ｃ，６０Ｅそれぞれにおいて板面が対向しない部分である非対向部６３Ｃ，６３Ｅとされている。
　対向部６２において、主端子６０Ｃ，６０Ｅは、主電流が流れたときにそれぞれに生じる磁束をお互いに打ち消すように配置されている。磁束打消しの効果を高めるには、主電流の向きが略逆向きとなるように配置するとよい。すなわち、対応するヒートシンク４０を基準とする延設の向きを、対向部６２において略一致させるとよい。
　非対向部６３Ｃは、主端子６０Ｃにおける突出部６１の一部分である。非対向部６３Ｃにおいて、主端子６０Ｃの板面は、主端子６０Ｅの板面と対向していない。非対向部６３Ｅは、主端子６０Ｅにおける突出部６１の一部分である。非対向部６３Ｅにおいて、主端子６０Ｅの板面は、主端子６０Ｃの板面と対向していない。非対向部６３Ｃが第１非対向部に相当し、非対向部６３Ｅが第２非対向部に相当する。非対向部６３Ｃ，６３Ｅは、非重なり部、非積層部とも称される。このように、主端子６０は、突出部６１として、対向部６２と、非対向部６３Ｃ，６３Ｅを有している。
　本実施形態では、屈曲部を有する主端子６０Ｅにおいて、屈曲部よりも突出先端側の部分が、突出部６１とされている。主端子６０Ｅの突出部６１は、屈曲部を有さずにＹ方向に延設されており、板厚方向がＺ方向に略一致する平板状をなしている。すなわち、板厚が略均一とされている。そして、図５に示すように、平面略矩形状から四隅の１つを切り欠いた形状とされている。また、主端子６０Ｃの突出部６１も、主端子６０Ｅ同様に板厚方向がＺ方向に略一致する平板状をなしている。すなわち、板厚が略均一とされている。そして、平面略矩形状から四隅の１つを切り欠いた形状とされている。
　突出部６１において、主端子６０Ｃ，６０Ｅの板厚方向は互いに一致している。よって、対向部６２では、板厚方向において主端子６０Ｃ，６０Ｅの板面が対向している。対向部６２において、主端子６０Ｃ，６０Ｅ間のギャップは全域においてほぼ一定とされている。図８に示すように、主端子６０Ｃ，６０Ｅは、封止樹脂体２０の内部においても、封止樹脂体２０を介して対向している。
　主端子６０Ｃは切り欠き部６４Ｃを有し、主端子６０Ｅは切り欠き部６４Ｅを有している。切り欠き部６４Ｃが第１切り欠き部に相当し、切り欠き部６４Ｅが第２切り欠き部に相当する。切り欠き部６４Ｃは、主端子６０の板厚方向及び延設方向に直交する板幅方向、すなわちＸ方向において、主端子６０Ｃの一端側に設けられている。切り欠き部６４Ｅは、主端子６０Ｅにおいて、切り欠き部６４Ｃとは反対の端部に設けられている。突出部６１の突出長さは、主端子６０Ｃ，６０Ｅにおいてほぼ等しくされている。切り欠き部６４Ｃ，６４Ｅは、突出部６１の突出先端に設けられている。切り欠き部６４Ｃ，６４Ｅは、略円弧形状をなしている。
　主端子６０Ｃ，６０Ｅの突出部６１は、ＩＧＢＴ３０の素子的中心を通る中心線ＣＬに対して、線対称配置とされている。素子的中心とは、ＩＧＢＴ３０全体の中心である。本実施形態の場合、２つのＩＧＢＴ３０Ａ，３０Ｂを有するため、ＩＧＢＴ３０Ａ，３０Ｂの並び方向において中心間の中央位置である。なお、ＩＧＢＴ３０が１つの場合、ＩＧＢＴ３０の中心である。中心線は、板幅方向に直交し、素子的中心を通る仮想線である。
　図２～図５、図９に示すように、突出部６１のうち、側面２３からＹ方向に所定の範囲の部分、具体的には、切り欠き部６４Ｃ，６４Ｅまでの部分は、すべて対向部６２とされている。一方、切り欠き部６４Ｃ，６４Ｅから突出先端までの部分は、対向部６２及び非対向部６３Ｃ，６３Ｅを含んでいる。
　突出先端側では、Ｘ方向において、非対向部６３Ｃ，６３Ｅの間に対向部６２が設けられている。突出部６１において、板幅方向であるＸ方向中央では、側面２３から突出先端まで対向部６２とされている。突出部６１のＸ方向両端では、側面２３から途中まで対向部６２とされ、途中から突出先端まで非対向部６３Ｃ，６３Ｅとされている。
　非対向部６３Ｃは、Ｚ方向において、非対向部６３Ｅよりもヒートシンク４０Ｅの放熱面４２Ｅから離れた位置に配置されている。非対向部６３Ｅは、非対向部６３Ｃよりもヒートシンク４０Ｃの放熱面４２Ｃから離れた位置に配置されている。
　端子被覆部７０は、対向部６２において、主端子６０Ｃ，６０Ｅの少なくとも一部を覆っている。端子被覆部７０は、封止樹脂体２０に連なっている。封止樹脂体２０が第１樹脂部に相当し、端子被覆部７０が第２樹脂部に相当する。端子被覆部７０は、図７～図９に示すように、少なくとも介在部７１を有している。
　本実施形態では、端子被覆部７０が、介在部７１に加えて裏面被覆部７２，７３を有している。また、端子被覆部７０が、封止樹脂体２０と同じ材料を用いて一体的に成形されている。封止樹脂体２０と端子被覆部７０は、一体成形物である。
　介在部７１は、対向部６２において、主端子６０Ｃ，６０Ｅの対向面間に配置されている。対向面とは、板面のうち、互いに向き合う面である。本実施形態では、対向部６２において、対向領域全域に介在部７１が配置されている。すなわち、対向領域全域に樹脂が充填されている。
　裏面被覆部７２，７３は、対向部６２において、主端子６０の対向面とは反対の裏面を被覆している。裏面被覆部７２は主端子６０Ｃの裏面を被覆しており、裏面被覆部７３は主端子６０Ｅの裏面を被覆している。
　端子被覆部７０は、対向部６２全体を被覆している。端子被覆部７０は、対向部６２において、対向面と裏面とをつなぐ端面も覆っている。端子被覆部７０は、非対向部６３Ｃ，６３Ｅを露出させるため、平面略矩形状から四隅の２つを切り欠いた形状、換言すれば略凸形状をなしている。端子被覆部７０の切り欠き部７４により、非対向部６３Ｃ，６３Ｅが外部と接続可能に露出されている。切り欠き部７４は、切り欠き部６４Ｃ，６４Ｅに沿って略円弧形状をなしている。端子被覆部７０は、切り欠き部６４Ｃ，６４Ｅの端面も覆っている。また、突出先端面も覆っている。このため、非対向部６３Ｃ，６３Ｅの露出部分も、端子被覆部７０側の端部において略円弧形状をなしている。
　端子被覆部７０の厚みは、封止樹脂体２０の厚みよりも薄くされている。裏面被覆部７２の表面は、Ｚ方向において一面２１と略面一ではなく、裏面２２側にずれた位置とされている。同じく、裏面被覆部７３の表面は、Ｚ方向において裏面２２と略面一ではなく、一面２１側にずれた位置とされている。また、端子被覆部７０のＸ方向の長さ、すなわち幅は、封止樹脂体２０の幅よりも狭くされている。端子被覆部７０も、中心線ＣＬに対して線対称となるように設けられている。
　（半導体装置の効果）
　上記したように、主端子６０は、突出部６１として対向部６２を有している。対向部６２において、主端子６０Ｃ，６０Ｅは、主電流が流れたときに生じる磁束をお互いに打ち消すように配置されている。対向部６２では、主端子６０Ｃ，６０Ｅの板面同士が離間しつつ対向している。このように、離間配置、すなわち所定のギャップを有した配置としているため、主端子６０Ｃ，６０Ｅ間の絶縁を確保することができる。また、板面同士が対向するため、従来よりも磁束打消しの効果を高めて、インダクタンスを低減することができる。
　また、突出部６１において、板面同士を全域で対向させるのではなく、主端子６０Ｃ，６０Ｅそれぞれに非対向部６３Ｃ，６３Ｅを局所的に設けている。主端子６０Ｃにおける非対向部６３Ｃの板面は、主端子６０Ｅの板面と対向していない。主端子６０Ｅにおける非対向部６３Ｅの板面は、主端子６０Ｃの板面と対向していない。このように、非対向部６３Ｃ，６３Ｅでは主端子６０Ｃ，６０Ｅの積層がないため、主端子６０の板面にバスバーなどを接続しやすい。たとえば、板面の同じ側にバスバーを接続することができる。したがって、主端子６０と外部との接続性を向上することができる。
　以上より、本実施形態の半導体装置１０によれば、インダクタンスを低減しつつ、外部との接続性を向上することができる。
　図１０に示す第１変形例のように、貫通孔６５によって非対向部６３Ｃ，６３Ｅを設けてもよい。この場合、Ｚ方向の投影視において非対向部６３Ｃ，６３Ｅを取り囲んで相手側の主端子６０が存在することとなる。また、図１１に示す第２変形例のように、主端子６０Ｃ，６０Ｅを板幅方向にずらして配置することで、非対向部６３Ｃ，６３Ｅを設けてもよい。この場合、非対向部６３Ｃ，６３Ｅは、側面２３から突出先端まで設けられることとなる。図１０及び図１１では、便宜上、封止樹脂体２０と主端子６０のみを図示している。
　これに対し、本実施形態では、切り欠き部６４Ｃ，６４Ｅによって、非対向部６３Ｃ，６３Ｅが設けられている。非対向部６３Ｃ，６３Ｅは、主端子６０Ｃ，６０Ｅの端部に設けられている。したがって、第１変形例に較べて、外部との接続性を向上することができる。また、非対向部６３Ｃ，６３Ｅを同じ位置に設ける場合、第１変形例よりも、Ｘ方向及びＹ方向において体格を小型化することができる。また、第２変形例に較べて、非対向部６３Ｃ，６３Ｅを局所的に設け、その分、対向部６２を大きくとることができる。したがって、インダクタンスを低減することができる。
　図１２に示す第３変形例のように、板幅方向の同じ側に切り欠き部６４Ｃ，６４Ｅを設けてもよい。この場合、切り欠き部６４Ｃ，６４Ｅを、延設方向であるＹ方向において、重ならない位置に設けることとなる。図１３に示す第４変形例のように、突出先端であって、板幅方向の端部ではない位置に、切り欠き部６４Ｃ，６４Ｅを設けてもよい。図１２及び図１３では、便宜上、封止樹脂体２０と主端子６０のみを図示している。
　これに対し、本実施形態では、主端子６０Ｃ，６０Ｅが封止樹脂体２０の同じ側面２３から同じ方向に延設されており、板幅方向において、切り欠き部６４Ｃが主端子６０Ｃの一端側に設けられ、切り欠き部６４Ｅが主端子６０Ｅにおいて切り欠き部６４Ｃとは反対の端部に設けられている。切り欠き部６４Ｃ，６４Ｅを延設方向においてほぼ同じ位置に設けることができるため、第３変形例に較べて、インダクタンスを低減しつつ、Ｙ方向の体格を小型化することができる。また、非対向部６３Ｃ，６３Ｅを同じ位置に設ける場合、第４変形例よりもＸ方向の体格を小型化することができる。
　図１４に示す第５変形例のように、切り欠き部６４Ｃ，６４Ｅを板幅方向の両端に設けつつ、延設途中に設けてもよい。図１４では、便宜上、封止樹脂体２０と主端子６０のみを図示している。
　これに対し、本実施形態では、切り欠き部６４Ｃ，６４Ｅを板幅方向の両端に設けつつ、突出先端に設けている。したがって、第５変形例に較べて、インダクタンスを低減しつつ、Ｙ方向の体格を小型化することができる。
　本実施形態では、非対向部６３Ｃ，６３Ｅが、ＩＧＢＴ３０の中心線ＣＬに対して線対称配置とされている。したがって、ヒートシンク４０Ｃ及び主端子６０Ｃを含む第１部品と、ヒートシンク４０Ｅ及び主端子６０Ｅを含む第２部品とを、共通化することもできる。すなわち、部品点数を削減することもできる。
　図１５に示す第６変形例のように、主端子６０の突出部６１を樹脂によって覆わず、対向部６２において、主端子６０Ｃ，６０Ｅの対向面間に空気（気体）が介在する構成としてもよい。この場合、主端子６０Ｃ，６０Ｅ間の絶縁のために、対向面間に所定のギャップ（空間距離）を確保することとなる。使用する電圧領域によっては、図１５に示す構成も適用が可能である。図１５は、図９に対応している。
　これに対し、本実施形態では、封止樹脂体２０に連なって端子被覆部７０が設けられている。端子被覆部７０は、主端子６０Ｃ，６０Ｅの間に配置された介在部７１を有している。このように、対向面間に樹脂が充填されている、空間絶縁ではなく、層間絶縁となるため、樹脂の絶縁能力により、第６変形例に較べて主端子６０Ｃ，６０Ｅの対向面を近づけることができる。したがって、インダクタンスをさらに低減することができる。
　特に本実施形態では、端子被覆部７０が、対向面間だけでなく、対向面とは反対の裏面も覆っている。すなわち、端子被覆部７０が、対向部６２の全体を封止樹脂体２０の側面２３とともに覆っている。
　このような構成では、非対向部６３Ｃ，６３Ｅの沿面距離が、たとえば図７に示すように、長さｄ１，ｄ２，ｄ３の和により決定される。ｄ１は、非対向部６３Ｃから裏面被覆部７３の表面までのＺ方向の長さである。ｄ２は、裏面被覆部７３のＸ方向の長さ、すなわち幅である。ｄ３は、裏面被覆部７３の表面から非対向部６３ＥまでのＺ方向の長さである。長さｄ２を長くしても、対向部６２を覆う部分であるため、インダクタンスへの影響が小さい。このため、長さｄ２によって沿面距離を稼ぎやすい。
　また、非対向部６３Ｅとヒートシンク４０Ｃの放熱面４２Ｃとの沿面距離は、たとえば図９に示すように、長さｄ５，ｄ６，ｄ７，ｄ８の和によって決定される。ｄ５は、非対向部６３Ｅから裏面被覆部７２の表面までのＺ方向の長さである。ｄ６は、切り欠き部７４から側面２３までのＹ方向の最短長さである。ｄ７は、裏面被覆部７２の表面から一面２１までのＺ方向の長さである。長さｄ８は、側面２３から放熱面４２ＣまでのＸ方向の最短長さである。長さｄ６，ｄ８は、主端子６０Ｃ，６０Ｅの対向箇所を覆う部分であるため、長さｄ６，ｄ８を長くしても、インダクタンスへの影響が小さい。このため、長さｄ６、ｄ８によって沿面距離を稼ぎやすい。説明は省略するが、非対向部６３Ｃとヒートシンク４０Ｅの放熱面４２Ｅとの沿面距離についても同様である。
　図１６は、主回路を構成する上下アーム回路の一方のアームのインダクタンス、具体的には、主端子６０Ｃ，６０Ｅ間のインダクタンスの磁場解析結果を示している。その際、主端子が板幅方向に横並びで配置された構成を比較例とした。図１６では、比較例の結果を白抜きの丸、本実施形態に示した構成の結果を白抜きの三角で示している。主回路とは、平滑コンデンサ４と上下アーム回路を含む回路である。
　配置上、比較例では、主端子の対向面のギャップがほぼゼロ（０）となっている。本実施形態の構成によれば、比較例よりも、主回路のインダクタンスを大幅に低減できることが、図１６からも明らかである。また、対向部６２において主端子６０Ｃ，６０Ｅ間のギャップを小さくするほど、主回路のインダクタンスを効果的に低減できることが明らかである。
　本実施形態では、端子被覆部７０の厚みが、封止樹脂体２０の厚みよりも薄くされている。これによれば、ヒートシンク４０Ｃ，４０Ｅの放熱面４２Ｃ，４２Ｅと非対向部６３Ｃ，６３Ｅとの沿面距離を確保しつつ、端子被覆部７０の樹脂量を低減することができる。
　図１７に示す第７変形例のように、端子被覆部７０の厚みを、封止樹脂体２０の厚みとほぼ等しくしてもよい。これによれば、非対向部６３Ｃ，６３Ｅ間の沿面距離を稼ぐことができる。具体的には、上記したＺ方向の長さｄ１，ｄ３を長くすることができる。これにより、Ｘ方向の長さｄ２を短くすることができるため、対向部６２、ひいては主端子６０の占有面積を小さくすることもできる。
　本実施形態では、端子被覆部７０が、封止樹脂体２０と一体的に成形されている。端子被覆部７０を封止樹脂体２０と同一の工程で形成するため、製造工程を簡素化することができる。本実施形態のように、板幅方向の両端に非対向部６３Ｃ，６３Ｅが設けられた構成においては、図１８に示すように、両端の非対向部６３Ｃ，６３Ｅそれぞれを、成形用の上型１００及び下型１０１によってクランプすることができる。これにより、対向部６２のギャップ、すなわち絶縁距離を安定化させることができる。
　本実施形態では、コレクタ側の主端子６０Ｃの非対向部６３Ｃが、エミッタ側の主端子６０Ｅの非対向部６３Ｅよりも、Ｚ方向においてエミッタ側のヒートシンク４０Ｅの放熱面４２Ｅから離れた位置に配置されている。同様に、非対向部６３Ｅが、非対向部６３Ｃよりも、Ｚ方向においてコレクタ側のヒートシンク４０Ｃの放熱面４２Ｃから離れた位置に配置されている。これによれば、放熱面４２Ｃ，４２Ｅと主端子６０との間の沿面距離を稼ぐことができる。
　本実施形態では、図５に示したように、切り欠き部６４Ｃ，６４Ｅが略円弧形状をなしている。また、端子被覆部７０の切り欠き部７４も切り欠き部６４Ｃ，６４Ｅに沿った略円弧形状をなしている。したがって、非対向部６３Ｃ，６３Ｅの露出部分に、摩擦撹拌接合、ボルト締結など、円弧状の接続によって図示しないバスバーを接続する場合、接続部から端子被覆部７０の端部（切り欠き部７４）までの距離を、弧の全長でほぼ等しくすることができる。これにより、端子被覆部７０の端部において応力が局所的に高くなるのを抑制することができる。たとえば伝熱距離を均等にすることができる。接続部から端子被覆部７０までの距離は、熱や締結の応力を考慮して決定される。
　非対向部６３Ｃ，６３Ｅの露出部分の平面形状は、上記例に限定されない。図１９に示す第８変形例のように、平面略矩形状を採用することもできる。たとえば、摩擦撹拌接合やレーザ溶接をライン状に走らせる場合に有効である。この場合、平面矩形状の接続部６６Ｃから端子被覆部７０の端部（切り欠き部７４）までの距離が均等となるように、非対向部６３Ｃ，６３Ｅを設けることが好ましい。図１９では、Ｘ方向の距離ｄｘとＹ方向の距離ｄｙがほぼ等しくされている。
　図２０は、主回路配線のインダクタンスを考慮した半導体装置１０の等価回路図である。符号６６Ｃは、主端子６０Ｃの非対向部６３Ｃにおけるバスバーの接続部を示し、符号６６Ｅは、主端子６０Ｅの非対向部６３Ｅにおけるバスバーの接続部を示している。符号Ｌｃ１は、接続部６６ＣとＩＧＢＴ３０Ａのコレクタ電極との間の配線のインダクタンスを示している。符号Ｌｃ２は、接続部６６ＣとＩＧＢＴ３０Ｂのコレクタ電極との間の配線のインダクタンスを示している。符号Ｌｅ１は、接続部６６ＥとＩＧＢＴ３０Ａのエミッタ電極との間の配線のインダクタンスを示している。符号Ｌｅ２は、接続部６６ＥとＩＧＢＴ３０Ｂのエミッタ電極との間の配線のインダクタンスを示している。
　図２１は、本実施形態の半導体装置１０において、主電流の流れを示している。破線矢印はＩＧＢＴ３０Ａ側の主電流の流れを示しており、一点鎖線の矢印はＩＧＢＴ３０Ｂ側の主電流の流れを示している。上記したように、本実施形態では、ＩＧＢＴ３０Ａ，３０Ｂが主端子６０の板幅方向であるＸ方向に並んで配置されている。そして、ＩＧＢＴ３０の中心線ＣＬに対して、非対向部６３Ｃ，６３Ｅが線対称配置とされている。したがって、ＩＧＢＴ３０Ａ，３０Ｂの主電流は、中心線ＣＬに対して線対称となるように流れる。すなわち、ＩＧＢＴ３０Ａ側の主回路インダクタンス（＝Ｌｃ１＋Ｌｅ１）と、ＩＧＢＴ３０Ｂ側の主回路インダクタンス（＝Ｌｃ２＋Ｌｅ２）がほぼ等しくなっている。このように、主回路インダクタンスを揃えることで、ＦＷＤ３５の導通時における電流アンバランスを抑制することができる。
　（第２実施形態）
　本実施形態は、先行実施形態を参照できる。このため、先行実施形態に示した半導体装置１０と共通する部分についての説明は省略する。
　本実施形態の半導体装置１０は、図２２に示すように、端子被覆部７０Ａを有している。図２２は、図９に対応している。端子被覆部７０Ａの基本構成は、先行実施形態に示した端子被覆部７０と同じである。このため、対応する要素の符号に対して、末尾にＡを付与している。端子被覆部７０Ａは、介在部７１Ａと、裏面被覆部７２Ａ，７３Ａを有している。
　端子被覆部７０Ａは、封止樹脂体２０とは別に設けられている。封止樹脂体２０は一次成形体であり、端子被覆部７０Ａは二次成形体である。端子被覆部７０Ａは、封止樹脂体２０の成形後に形成されている。半導体装置１０は二次封止されている。それ以外の構成は、先行実施形態と同じである。
　このように、二次成形体である端子被覆部７０Ａを採用した場合にも、先行実施形態と同様の効果を奏することができる。
　なお、端子被覆部７０Ａの材料として、封止樹脂体２０とは異なる材料を用いることもできる。使用する電圧領域が高い場合に、封止樹脂体２０よりも絶縁特性に優れた材料を用いてもよい。
　また、封止樹脂体２０よりもヤング率よりも小さい材料を用いてもよい。これにより、成形時において主端子６０Ｃ，６０Ｅ間の対向面間に樹脂が流れ込みやすくなる。したがって、対向部６２において主端子６０Ｃ，６０Ｅの対向面同士をさらに近づけて、インダクタンスを低減することができる。
　変形例に示した構成と組み合わせることもできる。
　（第３実施形態）
　本実施形態は、先行実施形態を参照できる。このため、先行実施形態に示した半導体装置１０と共通する部分についての説明は省略する。
　本実施形態では、切り欠き部６４Ｃ，６４Ｅの少なくとも一方が、複数設けられている。このような構成を採用してもよい。
　たとえば図２３に示す半導体装置１０Ａは、上下アーム回路の上アームを構成する。半導体装置１０Ａは、２つの切り欠き部６４Ｃと、１つの切り欠き部６４Ｅを有している。切り欠き部６４Ｃは、主端子６０Ｃにおいて、平面略矩形状の四隅のうち、突出先端側の２箇所に設けられている。切り欠き部６４Ｅは、主端子６０Ｅにおいて、突出先端の中央部分に設けられている。それ以外の構成は、先行実施形態（第１実施形態）と同じである。
　図２４に示す半導体装置１０Ｂは、上下アーム回路の下アームを構成する。半導体装置１０Ｂは、２つの切り欠き部６４Ｅと、１つの切り欠き部６４Ｃを有している。切り欠き部６４Ｅは、主端子６０Ｅにおいて、平面略矩形状の四隅のうち、突出先端側の２箇所に設けられている。切り欠き部６４Ｃは、主端子６０Ｃにおいて、突出先端の中央部分に設けられている。それ以外の構成は、先行実施形態（第１実施形態）と同じである。半導体装置１０Ａ，１０Ｂは、非対向部６３Ｃ，６３Ｅ及び切り欠き部６４Ｃ，６４Ｅが異なる点を除けば、同じ構成となっている。図２４及び図２５は図１０に対応しており、便宜上、封止樹脂体２０と主端子６０のみを図示している。
　そして、半導体装置１０Ａ，１０Ｂを、図２５に示すように接続することで、上下アーム回路が構成される。上アーム側の半導体装置１０Ａの非対向部６３Ｅと、下アーム側の半導体装置１０Ｂの非対向部６３Ｃとを、バスバーなどによってそれぞれ接続する。半導体装置１０Ａの非対向部６３Ｃは、上下アーム回路において高電位側の端子であるＰ端子として機能する。半導体装置１０Ｂの非対向部６３Ｅを、低電位側の端子であるＮ端子として機能する。半導体装置１０Ａの非対向部６３Ｅと、半導体装置１０Ｂの非対向部６３Ｃは、出力端子であるＯ端子として機能する。
　半導体装置１０Ａ，１０Ｂは、冷却器を介してＺ方向に積層配置される。この積層構造において、半導体装置１０Ａの非対向部６３Ｅと、半導体装置１０Ｂの非対向部６３Ｃが、対向する。したがって、外部接続間距離を短くすることができる。これにより、主回路のインダクタンスを低減することができる。
　このように、切り欠き部６４Ｃ，６４Ｅの少なくとも一方を複数設けることで、インダクタンスの低減も可能である。また、接続の自由度を向上することもできる。
　第２実施形態に示した構成、変形例に示した構成と組み合わせることもできる。
　（第４実施形態）
　本実施形態は、先行実施形態を参照できる。このため、先行実施形態に示した半導体装置１０と共通する部分についての説明は省略する。
　図２６において、破線矢印はＩＧＢＴ３０Ａ側のエミッタ電流の流れを示しており、一点鎖線の矢印はＩＧＢＴ３０Ｂ側のエミッタ電流の流れを示している。本実施形態でも、ＩＧＢＴ３０Ａ，３０Ｂが主端子６０の板幅方向であるＸ方向に並んで配置されている。そして、主端子６０Ｅの非対向部６３Ｅが、ＩＧＢＴ３０の中心線ＣＬ上に配置されている。それ以外の構成は、先行実施形態（第１実施形態）と同じである。図２６では、便宜上、封止樹脂体２０に覆われる部分のうち、ＩＧＢＴ３０のみを図示している。
　上記配置により、ＩＧＢＴ３０Ａ，３０Ｂのエミッタ電流は、中心線ＣＬに対して線対称となるように流れる。すなわち、ＩＧＢＴ３０Ａ側のインダクタンスＬｅ１と、ＩＧＢＴ３０Ｂ側のインダクタンスＬｅ２がほぼ等しくなっている。これにより、ＩＧＢＴ３０Ａのゲート電圧ＶｇｅとＩＧＢＴ３０Ｂのゲート電圧Ｖｇｅがアンバランスとなるのを抑制することができる。したがって、ＩＧＢＴ３０Ａ，３０Ｂのオンタイミングのずれを抑制し、ひいてはＩＧＢＴ３０Ａ，３０Ｂの導通時における電流アンバランスを抑制することができる。
　第２実施形態に示した構成、変形例に示した構成と組み合わせることもできる。
　（第５実施形態）
　本実施形態は、先行実施形態を参照できる。このため、先行実施形態に示した半導体装置１０と共通する部分についての説明は省略する。
　図２７に示すように、本実施形態の半導体装置１０は、ＩＧＢＴ３０を１つのみ有している。図２７に示す端子被覆部７０は、封止樹脂体２０と一体的に成形されている。端子被覆部７０は、封止樹脂体２０とほぼ同じ厚みとされている。それ以外の構成は、先行実施形態（第１実施形態）と同じである。このような半導体装置１０も、先行実施形態同様の効果を奏することができる。
　第２実施形態に示した構成、変形例に示した構成と組み合わせることもできる。
　本開示は、実施形態に準拠して記述されたが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
　半導体装置１０，１０Ａ，１０Ｂをインバータ５に適用する例を示したが、これに限定されない。たとえば昇圧コンバータに適用することもできる。また、インバータ５及び昇圧コンバータの両方に適用することもできる。
　ＩＧＢＴ３０と一体的にＦＷＤ３５が形成される例を示したが、これに限定されない。ＦＷＤ３５を別チップとしてもよい。
　半導体素子としてＩＧＢＴ３０の例を示したが、これに限定されない。たとえばＭＯＳＦＥＴを採用することもできる。
　両面放熱構造の半導体装置１０として、ターミナル５０を備える例を示したが、これに限定されない。ターミナル５０を備えない構成としてもよい。たとえば、ターミナル５０の代わりに、ヒートシンク４０Ｅに、エミッタ電極３３に向けて突出する凸部を設けてもよい。
　また、放熱面４２Ｃ，４２Ｅが、封止樹脂体２０から露出される例を示したが、封止樹脂体２０から露出されない構成としてもよい。たとえば図２８に示す第９変形例のように、絶縁部材９４によって放熱面４２Ｃ，４２Ｅを完全に覆ってもよい。図２８では、絶縁部材９４として、絶縁シートを放熱面４２Ｃ，４２Ｅ及び封止樹脂体２０に貼り付けている。絶縁シートは、たとえばエポキシやシリコーン等の有機母材に対し、窒化ホウ素（ＢＮ）等の無機系高熱伝導フィラーを多く含有させたものを採用することができる。絶縁シート以外にも、ＳｉＮなどからなる無機基板を採用することもできる。また、絶縁部材９４を放熱面４２Ｃ，４２Ｅに貼り合わせた状態で、封止樹脂体２０を成形してもよい。
　２つのＩＧＢＴ３０が並列接続される例を示したが、これに限定されない。３つ以上のＩＧＢＴ３０が並列接続される構成にも適用できる。
　主端子６０Ｃ，６０Ｅにおいて、突出部６１が平板状とされる例を示したが、これに限定されない。たとえば、対向部６２に対して非対向部６３Ｃ，６３Ｅを屈曲されてもよい。少なくとも一方の屈曲により、Ｚ方向において、非対向部６３Ｃ，６３Ｅの同じ側の板面を面一の位置関係としてもよい。さらには、異形条を採用することで、非対向部６３Ｃ，６３Ｅの少なくとも一方を対向部６２の主端子６０の板厚よりも厚くし、これにより上記した面一の関係をなすようにしてもよい。
　端子被覆部７０，７０Ａとして、介在部７１，７１Ａのみを有する構成を採用することもできる。

 

Claims (15)

  1. 　一面側に第１主電極（３２）を有し、前記一面とは反対の裏面側に第２主電極（３３）を有する少なくとも１つの半導体素子（３０，３０Ａ，３０Ｂ）と、
    　前記半導体素子を挟むように配置された導電部材（４０）であって、前記一面側に配置され、前記第１主電極と接続された第１導電部材（４０Ｃ）、及び、前記裏面側に配置され、前記第２主電極と接続された第２導電部材（４０Ｅ）と、
    　前記導電部材それぞれの少なくとも一部及び前記半導体素子を一体的に覆って保護する絶縁部材（２０）と、
    　前記導電部材に連なり、前記絶縁部材の外へ延設された主端子（６０）であって、前記第１導電部材に連なる第１主端子（６０Ｃ）、及び、前記第２導電部材に連なる第２主端子（６０Ｅ）と、
    を備え、
    　前記主端子は、前記絶縁部材の外への突出部分として、主電流が流れたときに生じる磁束をお互いに打ち消すように配置され、前記第１主端子及び前記第２主端子の板面同士が離間して対向する部分である対向部（６２）と、前記第１主端子及び前記第２主端子それぞれにおいて前記板面が対向しない部分である複数の非対向部（６３Ｃ，６３Ｅ）と、を有する半導体装置。
  2. 　前記主端子は、前記突出部分に切り欠き部（６４Ｃ，６４Ｅ）をそれぞれ有し、
    　前記非対向部は、前記切り欠き部により、前記第１主端子及び前記第２主端子それぞれにおいて前記板面が対向しない部分とされている請求項１に記載の半導体装置。
  3. 　前記第１主端子及び前記第２主端子は、前記絶縁部材の同じ面から突出して、同じ方向に延設されており、
    　前記主端子の板幅方向において、
    前記切り欠き部である第１切り欠き部が、前記第１主端子の一方の端部に設けられ、
    前記切り欠き部である第２切り欠き部が、前記第２主端子において前記第１切り欠き部側の端部とは反対の端部に設けられている請求項２に記載の半導体装置。
  4. 　前記第１切り欠き部は、前記第１主端子の突出先端に設けられ、
    　前記第２切り欠き部は、前記第２主端子の突出先端に設けられている請求項３に記載の半導体装置。
  5. 　前記第１主端子の前記非対向部である第１非対向部、及び、前記第２主端子の前記非対向部である第２非対向部は、前記板幅方向において、前記半導体素子の素子的中心に対して線対称配置とされている請求項３又は請求項４に記載の半導体装置。
  6. 　前記第１主端子及び前記第２主端子は、前記絶縁部材の同じ面から突出して同じ方向に延設されており、
    　前記切り欠き部である第１切り欠き部は、前記第１主端子の突出先端に設けられ、
    　前記切り欠き部である第２切り欠き部は、前記第２主端子の突出先端に設けられ、
    　前記第１切り欠き部及び前記第２切り欠き部の少なくとも一方が、複数設けられている請求項２に記載の半導体装置。
  7. 　前記絶縁部材である第１樹脂部に連なり、前記対向部において、少なくとも前記第１主端子と前記第２主端子との間に配置された第２樹脂部（７０，７０Ａ）をさらに備える請求項１～６いずれか１項に記載の半導体装置。
  8. 　前記第２樹脂部は、前記対向部において、前記第１主端子における前記第２主端子側の面とは反対の面、及び、前記第２主端子における前記第１主端子側の面とは反対の面を覆っている請求項７に記載の半導体装置。
  9. 　前記第１導電部材及び前記第２導電部材の少なくとも一方において、前記半導体素子側の面とは反対の面が前記第１樹脂部から露出され、
    　前記主端子の板厚方向において、前記第２樹脂部の厚みが、前記第１樹脂部よりも薄くされている請求項８に記載の半導体装置。
  10. 　前記第１樹脂部と前記第２樹脂部とは、一体成形物である請求項７～９いずれか１項に記載の半導体装置。
  11. 　前記第１樹脂部は一次成形体であり、前記第２樹脂部は二次成形体である請求項７～９いずれか１項に記載の半導体装置。
  12. 　前記第２樹脂部のヤング率は、前記第１樹脂部のヤング率よりも小さい請求項１１に記載の半導体装置。
  13. 　前記第１導電部材における前記半導体素子側の面とは反対の第１放熱面（４２Ｃ）が前記絶縁部材から露出され、前記第２導電部材における前記半導体素子側の面とは反対の第２放熱面（４２Ｅ）が前記絶縁部材から露出されており、
    　前記第１主端子の前記非対向部である第１非対向部は、前記第２主端子の前記非対向部である第２非対向部よりも、前記主端子の板厚方向において前記第２放熱面から離れた位置に配置され、前記第２非対向部は、前記第１非対向部よりも、前記板厚方向において前記第１放熱面から離れた位置に配置されている請求項１～１２いずれか１項に記載の半導体装置。
  14. 　前記半導体素子を複数備え、
    　複数の前記半導体素子は、前記第１導電部材及び前記第２導電部材の間で互いに並列に接続されているとともに、前記板幅方向に並んで配置され、
    　複数の前記半導体素子の素子的中心を通り、且つ、前記板幅方向に直交する中心線に対して、前記第１非対向部及び前記第２非対向部が線対称配置とされている請求項５に記載の半導体装置。
  15. 　前記半導体素子を複数備え、
    　複数の前記半導体素子は、前記第１導電部材及び前記第２導電部材の間で互いに並列に接続されているとともに、前記板幅方向に並んで配置され、
    　低電位側の前記導電部材の非対向部が、複数の前記半導体素子の素子的中心を通り、且つ、前記板幅方向に直交する中心線上に配置されている請求項５に記載の半導体装置。

     
PCT/JP2019/013599 2018-05-28 2019-03-28 半導体装置 WO2019230176A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201980035157.9A CN112166500B (zh) 2018-05-28 2019-03-28 半导体装置
US17/093,777 US11380656B2 (en) 2018-05-28 2020-11-10 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018101717A JP6969501B2 (ja) 2018-05-28 2018-05-28 半導体装置
JP2018-101717 2018-05-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/093,777 Continuation US11380656B2 (en) 2018-05-28 2020-11-10 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2019230176A1 true WO2019230176A1 (ja) 2019-12-05

Family

ID=68698001

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/013599 WO2019230176A1 (ja) 2018-05-28 2019-03-28 半導体装置

Country Status (4)

Country Link
US (1) US11380656B2 (ja)
JP (1) JP6969501B2 (ja)
CN (1) CN112166500B (ja)
WO (1) WO2019230176A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7156105B2 (ja) 2019-03-11 2022-10-19 株式会社デンソー 半導体モジュール
JP7095632B2 (ja) * 2019-03-11 2022-07-05 株式会社デンソー 半導体装置
JP7059970B2 (ja) * 2019-03-11 2022-04-26 株式会社デンソー 半導体装置
KR20220143885A (ko) 2020-03-24 2022-10-25 와커 헤미 아게 폴리에스테르-폴리실록산 공중합체를 갖는 조성물
US20230163106A1 (en) * 2020-07-29 2023-05-25 Mitsubishi Electric Corporation Semiconductor device
WO2024018851A1 (ja) * 2022-07-22 2024-01-25 ローム株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015121900A1 (ja) * 2014-02-11 2015-08-20 三菱電機株式会社 電力用半導体モジュール
WO2015136968A1 (ja) * 2014-03-10 2015-09-17 トヨタ自動車株式会社 半導体装置
JP2016100479A (ja) * 2014-11-21 2016-05-30 株式会社デンソー 半導体装置及びパワーモジュール
JP2018041769A (ja) * 2016-09-05 2018-03-15 株式会社デンソー 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003303939A (ja) 2002-04-08 2003-10-24 Hitachi Ltd パワー半導体装置及びインバータ装置
JP4220731B2 (ja) * 2002-06-19 2009-02-04 三菱電機株式会社 電力用半導体装置
JP4270059B2 (ja) 2004-07-27 2009-05-27 パナソニック電工株式会社 半導体封止用樹脂組成物及び半導体装置
JP4513770B2 (ja) * 2006-02-28 2010-07-28 株式会社豊田自動織機 半導体装置
JP2007251076A (ja) * 2006-03-20 2007-09-27 Hitachi Ltd パワー半導体モジュール
JP5507477B2 (ja) 2011-01-20 2014-05-28 パナソニック株式会社 半導体封止用エポキシ樹脂組成物および半導体装置
JP5254398B2 (ja) * 2011-04-22 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
JP6221542B2 (ja) * 2013-09-16 2017-11-01 株式会社デンソー 半導体装置
JP6102676B2 (ja) 2013-10-23 2017-03-29 株式会社デンソー 半導体装置
JP6125984B2 (ja) 2013-12-11 2017-05-10 トヨタ自動車株式会社 半導体装置
JP6354283B2 (ja) * 2014-04-22 2018-07-11 日産自動車株式会社 半導体モジュール及び半導体装置
JP6269296B2 (ja) * 2014-04-25 2018-01-31 株式会社デンソー 半導体モジュール
JP6181136B2 (ja) 2015-11-09 2017-08-16 日立オートモティブシステムズ株式会社 電力変換装置
JP6115671B2 (ja) * 2016-04-12 2017-04-19 日亜化学工業株式会社 リードフレーム、樹脂付きリードフレーム、光半導体装置
US10137789B2 (en) * 2016-07-20 2018-11-27 Ford Global Technologies, Llc Signal pin arrangement for multi-device power module

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015121900A1 (ja) * 2014-02-11 2015-08-20 三菱電機株式会社 電力用半導体モジュール
WO2015136968A1 (ja) * 2014-03-10 2015-09-17 トヨタ自動車株式会社 半導体装置
JP2016100479A (ja) * 2014-11-21 2016-05-30 株式会社デンソー 半導体装置及びパワーモジュール
JP2018041769A (ja) * 2016-09-05 2018-03-15 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
CN112166500A (zh) 2021-01-01
US20210057389A1 (en) 2021-02-25
JP2019207922A (ja) 2019-12-05
CN112166500B (zh) 2023-10-24
US11380656B2 (en) 2022-07-05
JP6969501B2 (ja) 2021-11-24

Similar Documents

Publication Publication Date Title
WO2019230176A1 (ja) 半導体装置
CN110998838B (zh) 半导体模块
WO2018135104A1 (ja) 半導体装置
JP4660214B2 (ja) 電力用半導体装置
CN111480231B (zh) 电力转换装置
JP6708066B2 (ja) 半導体装置
US11456238B2 (en) Semiconductor device including a semiconductor chip connected with a plurality of main terminals
US11908778B2 (en) Semiconductor module
WO2017199723A1 (ja) 半導体装置
WO2018131276A1 (ja) 半導体装置
US11996344B2 (en) Semiconductor device
WO2016203743A1 (ja) 半導体装置
US8018730B2 (en) Power converter apparatus
US20200211954A1 (en) Semiconductor module
CN116264219A (zh) 半导体装置
JP2012169349A (ja) 回路装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19810467

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19810467

Country of ref document: EP

Kind code of ref document: A1