WO2019082866A1 - 位相調整回路及びアレイアンテナ装置 - Google Patents

位相調整回路及びアレイアンテナ装置

Info

Publication number
WO2019082866A1
WO2019082866A1 PCT/JP2018/039261 JP2018039261W WO2019082866A1 WO 2019082866 A1 WO2019082866 A1 WO 2019082866A1 JP 2018039261 W JP2018039261 W JP 2018039261W WO 2019082866 A1 WO2019082866 A1 WO 2019082866A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
phase
terminal
input
frequency conversion
Prior art date
Application number
PCT/JP2018/039261
Other languages
English (en)
French (fr)
Inventor
岡田　健一
桂一 元井
直樹 大島
ルイ ウ
ジェン パン
Original Assignee
日本電気株式会社
国立大学法人東京工業大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社, 国立大学法人東京工業大学 filed Critical 日本電気株式会社
Priority to US16/757,949 priority Critical patent/US10998627B2/en
Priority to JP2019551139A priority patent/JP6853516B2/ja
Publication of WO2019082866A1 publication Critical patent/WO2019082866A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/18—Phase-shifters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/22—Antenna units of the array energised non-uniformly in amplitude or phase, e.g. tapered array or binomial array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1466—Passive mixer arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/06—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the transmitting station
    • H04B7/0613—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the transmitting station using simultaneous transmission
    • H04B7/0615—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the transmitting station using simultaneous transmission of weighted versions of same signal
    • H04B7/0617—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the transmitting station using simultaneous transmission of weighted versions of same signal for beam forming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/0001—Arrangements for dividing the transmission path
    • H04L5/0003—Two-dimensional division
    • H04L5/0005—Time-frequency
    • H04L5/0007—Time-frequency the frequencies being orthogonal, e.g. OFDM(A), DMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/26—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture
    • H01Q3/28—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the amplitude
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/26—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture
    • H01Q3/30—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array
    • H01Q3/34—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array by electrical means
    • H01Q3/36—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array by electrical means with variable phase-shifters

Definitions

  • the present invention relates to a phase adjustment circuit and an array antenna device.
  • Patent Document 1 discloses a technique for adjusting the phase difference of a local signal.
  • the technique which can adjust the amplitude and phase of the signal which transmits from each antenna element with high precision is calculated
  • An example of the object of the present invention is to provide a phase adjustment circuit and an array antenna device that can solve the above-mentioned problems.
  • a phase adjustment circuit adjusts the phase of a signal in a frequency band of a local signal, and outputs the adjusted signal;
  • a frequency conversion mixer which receives the adjusted signal and a signal different from the adjusted signal and mixes the adjusted signal with the other signal; the local frequency band phase shifter;
  • a buffer amplifier provided between the frequency conversion mixer and capable of amplifying input power to be input to the frequency conversion mixer to a range of input power in which the input / output characteristics of the power of the frequency conversion mixer deviate from the linear region;
  • an array antenna apparatus includes a plurality of the phase adjustment circuit of the above aspect and a plurality of antennas for transmitting output power output from the phase adjustment circuit.
  • the amplitude and phase of the signal transmitted from each antenna element can be adjusted with high accuracy.
  • FIG. 2 illustrates the configuration of a local frequency band phase shifter according to an embodiment of the present invention.
  • FIG. 2 shows a configuration of a frequency conversion mixer according to an embodiment of the present invention. It is a figure which shows the relationship between the input power input into the local frequency band phase shifter by one Embodiment of this invention, and the power conversion gain of a frequency conversion mixer. It is a figure which shows the minimum structure of the phase adjustment circuit by one Embodiment of this invention. It is a schematic block diagram showing composition of a computer concerning at least one embodiment.
  • An array antenna device 1 includes an amplitude deviation and a phase deviation in an amplitude adjustment block included in each antenna element, and an amplitude in the array antenna device 1 including an amplitude deviation and a phase deviation in a phase adjustment block included in each antenna element. It is an apparatus capable of adjusting deviation and phase deviation with high accuracy.
  • the array antenna device 1 includes phase adjustment circuits 10a, 10b, 10c and 10d, a local signal generation circuit 20, power amplifiers 30a, 30b, 30c and 30d, and a transmission antenna 40a. , 40b, 40c, 40d.
  • the phase adjustment circuits 10a, 10b, 10c, and 10d are collectively referred to as a phase adjustment circuit 10.
  • the power amplifiers 30a, 30b, 30c, and 30d are collectively called a power amplifier 30.
  • the transmission antennas 40a, 40b, 40c, and 40d are collectively referred to as a transmission antenna 40.
  • each of the phase adjustment circuits 10 includes a local frequency band phase shifter 11, a buffer amplifier 12, and a frequency conversion mixer 13.
  • the local frequency band phase shifter 11 includes a ground terminal, a first input terminal, a second input terminal, a first output terminal, and a second output terminal.
  • the buffer amplifier 12 includes a ground terminal, a first input terminal, a second input terminal, a first output terminal, a second output terminal, a first IF terminal, and a second IF terminal.
  • the frequency conversion mixer 13 includes a ground terminal, a first input terminal, a second input terminal, a first output terminal, and a second output terminal. The ground terminal is not shown in FIG.
  • the local signal generation circuit 20 includes a ground terminal, a first output terminal, and a second output terminal.
  • Each of the power amplifiers 30 includes a ground terminal, a first input terminal, a second input terminal, and an output terminal.
  • the ground terminal of the local frequency band phase shifter 11 of the phase adjustment circuit 10a is the ground terminal of the local frequency band phase shifter 11 of each of the phase adjustment circuits 10b to 10d, the ground terminal of the buffer amplifier 12 of each of the phase adjustment circuit 10, and the phase The ground terminal of each of the frequency conversion mixers 13 of the adjustment circuit 10, the ground terminal of the local signal generation circuit 20, and the ground terminal of each of the power amplifiers 30 are connected.
  • a first input terminal of the local frequency band phase shifter 11 of the phase adjustment circuit 10a is a first input terminal of the local frequency band phase shifter 11 of each of the phase adjustment circuits 10b to 10d, and a first input terminal of the local signal generation circuit 20. Connected to the output terminal.
  • a second input terminal of the local frequency band phase shifter 11 of the phase adjustment circuit 10a is a second input terminal of the local frequency band phase shifter 11 of each of the phase adjustment circuits 10b to 10d, and a second input terminal of the local signal generation circuit 20. Connected to the output terminal.
  • a first output terminal of the local frequency band phase shifter 11 of the phase adjustment circuit 10a is connected to a first input terminal of the buffer amplifier 12 of the phase adjustment circuit 10a.
  • a second output terminal of the local frequency band phase shifter 11 of the phase adjustment circuit 10a is connected to a second input terminal of the buffer amplifier 12 of the phase adjustment circuit 10a.
  • the first output terminal of the buffer amplifier 12 of the phase adjustment circuit 10a is connected to the first input terminal of the frequency conversion mixer 13 of the phase adjustment circuit 10a.
  • the second output terminal of the buffer amplifier 12 of the phase adjustment circuit 10a is connected to the second input terminal of the frequency conversion mixer 13 of the phase adjustment circuit 10a.
  • the local frequency band phase shifter 11, buffer amplifier 12 and the frequency conversion mixer 13 in each of the phase adjustment circuits 10 b to 10 d Similar to connection. That is, the first output terminal of the local frequency band phase shifter 11 of the phase adjustment circuit 10b is connected to the first input terminal of the buffer amplifier 12 of the phase adjustment circuit 10b. A second output terminal of the local frequency band phase shifter 11 of the phase adjustment circuit 10b is connected to a second input terminal of the buffer amplifier 12 of the phase adjustment circuit 10b. The first output terminal of the buffer amplifier 12 of the phase adjustment circuit 10 b is connected to the first input terminal of the frequency conversion mixer 13 of the phase adjustment circuit 10 b.
  • the second output terminal of the buffer amplifier 12 of the phase adjustment circuit 10 b is connected to the second input terminal of the frequency conversion mixer 13 of the phase adjustment circuit 10 b.
  • the first output terminal of the local frequency band phase shifter 11 of the phase adjustment circuit 10c is connected to the first input terminal of the buffer amplifier 12 of the phase adjustment circuit 10c.
  • the second output terminal of the local frequency band phase shifter 11 of the phase adjustment circuit 10c is connected to the second input terminal of the buffer amplifier 12 of the phase adjustment circuit 10c.
  • the first output terminal of the buffer amplifier 12 of the phase adjustment circuit 10c is connected to the first input terminal of the frequency conversion mixer 13 of the phase adjustment circuit 10c.
  • the second output terminal of the buffer amplifier 12 of the phase adjustment circuit 10c is connected to the second input terminal of the frequency conversion mixer 13 of the phase adjustment circuit 10c.
  • the first output terminal of the local frequency band phase shifter 11 of the phase adjustment circuit 10d is connected to the first input terminal of the buffer amplifier 12 of the phase adjustment circuit 10d.
  • a second output terminal of the local frequency band phase shifter 11 of the phase adjustment circuit 10d is connected to a second input terminal of the buffer amplifier 12 of the phase adjustment circuit 10d.
  • the first output terminal of the buffer amplifier 12 of the phase adjustment circuit 10d is connected to the first input terminal of the frequency conversion mixer 13 of the phase adjustment circuit 10d.
  • the second output terminal of the buffer amplifier 12 of the phase adjustment circuit 10d is connected to the second input terminal of the frequency conversion mixer 13 of the phase adjustment circuit 10d.
  • a first output terminal of the frequency conversion mixer 13 of the phase adjustment circuit 10a is connected to a first input terminal of the power amplifier 30a.
  • the second output terminal of the frequency conversion mixer 13 of the phase adjustment circuit 10a is connected to the second input terminal of the power amplifier 30a.
  • the first output terminal of the frequency conversion mixer 13 of the phase adjustment circuit 10b is connected to the first input terminal of the power amplifier 30b.
  • the second output terminal of the frequency conversion mixer 13 of the phase adjustment circuit 10b is connected to the second input terminal of the power amplifier 30b.
  • a first output terminal of the frequency conversion mixer 13 of the phase adjustment circuit 10c is connected to a first input terminal of the power amplifier 30c.
  • the second output terminal of the frequency conversion mixer 13 of the phase adjustment circuit 10c is connected to the second input terminal of the power amplifier 30c.
  • the first output terminal of the frequency conversion mixer 13 of the phase adjustment circuit 10d is connected to the first input terminal of the power amplifier 30d.
  • the second output terminal of the frequency conversion mixer 13 of the phase adjustment circuit 10d is connected to the second input terminal of the power amplifier 30d.
  • the first IF terminal of the frequency conversion mixer 13 of the phase adjustment circuit 10a is connected to the first IF terminal of the frequency conversion mixer 13 of each of the phase adjustment circuits 10b to 10d.
  • the second IF terminal of the frequency conversion mixer 13 of the phase adjustment circuit 10a is connected to the second IF terminal of the frequency conversion mixer 13 of each of the phase adjustment circuits 10b to 10d.
  • the output terminal of the power amplifier 30a is connected to the transmitting antenna 40a.
  • the output terminal of the power amplifier 30b is connected to the transmission antenna 40b.
  • the output terminal of the power amplifier 30c is connected to the transmission antenna 40c.
  • the output terminal of the power amplifier 30d is connected to the transmission antenna 40d.
  • Each of the phase adjustment circuits 10 receives a local signal generated by the local signal generation circuit 20.
  • the local signal generated by the local signal generation circuit 20 is, for example, a first local signal LO1 whose phase is the output of the first output terminal of the local signal generation circuit 20 as the reference 0, It is a second local signal LO2 whose phase output from the second output terminal is shifted 180 degrees from the reference 0.
  • Each of the phase adjustment circuits 10 adjusts the phase of the local signal received from the local signal generation circuit 20 so that the phase deviation of the transmission signal transmitted from each antenna becomes a desired phase deviation.
  • the ground terminal of the local frequency band phase shifter 11 is connected to the ground terminal of the buffer amplifier 12 and the ground terminal of the frequency conversion mixer 13.
  • a first input terminal of the local frequency band phase shifter 11 is connected to a first output terminal of the local signal generation circuit 20.
  • the second input terminal of the local frequency band phase shifter 11 is connected to the second output terminal of the local signal generation circuit 20.
  • a first output terminal of the local frequency band phase shifter 11 is connected to a first input terminal of the buffer amplifier 12.
  • the second output terminal of the local frequency band phase shifter 11 is connected to the second input terminal of the buffer amplifier 12.
  • the first output terminal of the buffer amplifier 12 is connected to the first input terminal of the frequency conversion mixer 13.
  • the second output terminal of the buffer amplifier 12 is connected to the second input terminal of the frequency conversion mixer 13.
  • a first output terminal of the frequency conversion mixer 13 of the phase adjustment circuit 10a is connected to a first input terminal of the power amplifier 30a.
  • the second output terminal of the frequency conversion mixer 13 of the phase adjustment circuit 10a is connected to the second input terminal of the power amplifier 30a.
  • the first output terminal of the frequency conversion mixer 13 of the phase adjustment circuit 10b is connected to the first input terminal of the power amplifier 30b.
  • the second output terminal of the frequency conversion mixer 13 of the phase adjustment circuit 10b is connected to the second input terminal of the power amplifier 30b.
  • a first output terminal of the frequency conversion mixer 13 of the phase adjustment circuit 10c is connected to a first input terminal of the power amplifier 30c.
  • the second output terminal of the frequency conversion mixer 13 of the phase adjustment circuit 10c is connected to the second input terminal of the power amplifier 30c.
  • the first output terminal of the frequency conversion mixer 13 of the phase adjustment circuit 10d is connected to the first input terminal of the power amplifier 30d.
  • the second output terminal of the frequency conversion mixer 13 of the phase adjustment circuit 10d is connected to the second input terminal of the power amplifier 30d.
  • An IF signal corresponding to the phase of the signal input to the first input terminal is input to the first IF terminal of the frequency conversion mixer 13 of each of the phase adjustment circuits 10.
  • the second IF terminal of the frequency conversion mixer 13 of each phase adjustment circuit 10 is an IF signal corresponding to the phase of the signal input to the second input terminal (that is, a signal obtained by inverting the signal input to the first input terminal) Is input.
  • the local frequency band phase shifter 11 of the phase adjustment circuit 10a receives the first local signal LO1 from the local signal generation circuit 20 via the first input terminal of the local frequency band phase shifter 11 itself.
  • the first local signal LO1 is a signal that becomes the reference 0 of the phase.
  • the local frequency band phase shifter 11 of the phase adjustment circuit 10a receives the second local signal LO2 from the local signal generation circuit 20 via the second input terminal of the local frequency band phase shifter 11 itself.
  • the second local signal LO2 is a signal that is 180 degrees out of phase from the phase reference 0 (that is, the phase of the first local signal LO1).
  • the local frequency band phase shifter 11 of the phase adjustment circuit 10a is 90 degrees out of phase with the signal sig0 and the signal sig0 of the same phase as the reference 0 of the phase based on the first local signal LO1 and the second local signal LO2.
  • the signal sig90, the signal sig180 which is 180 degrees out of phase from the signal sig0, and the signal sig270 which is 270 degrees out of phase from the signal sig0 are generated.
  • the local frequency band phase shifter 11 of the phase adjustment circuit 10a based on the generated four signals, a signal sig ⁇ whose phase is shifted ⁇ from the phase reference 0 and a signal sig which is 180 ° out of phase from the signal sig ⁇ . And ( ⁇ + 180).
  • the local frequency band phase shifter 11 includes a four-phase poly phase filter (Poly Phase Filter) 111 (hereinafter referred to as “four phase PPF 111”) and a phase fine adjustment circuit 112.
  • four phase PPF 111 Poly Phase Filter
  • the four-phase PPF 111 includes resistors R1, R2, R3, and R4, and capacitors C1, C2, C3, and C4.
  • the four-phase PPF 111 is an RC type PPF, and is a circuit capable of outputting a 90-degree-step quaternary quadrature signal having phase values of, for example, 0 °, 90 °, 180 °, and 270 °.
  • the four-phase PPF 111 can be composed of lumped elements without using a transmission line with a large frequency dependency, and therefore, the non-patent document “Yahya Tousi1, Alberto Valdes-Garcia,” AKa-Band Digitally-Controlled Phase Shifter with Sub -It can be mounted in a smaller size than a transmission line impedance characteristic switching type filter using a technology such as "Degree Phase Precision,”"IEEE RFIC, pp. 356-359, 2016."
  • Each of the resistors R1, R2, R3 and R4 and the capacitors C1, C2, C3 and C4 has a first terminal and a second terminal.
  • the phase fine adjustment circuit 112 includes a changeover switch circuit 1121 and an LC tank 1122.
  • the changeover switch circuit 1121 includes switches SW1, SW2, SW3, SW4, SW5, SW6, SW7, SW8, SW9, SW10, SW11, SW12, SW13, SW14, SW15, and SW16.
  • the switches SW1, SW2, SW3, SW4, SW5, SW6, SW7, SW8, SW9, SW10, SW11, SW12, SW13, SW14, SW15, SW16 each have a first terminal, a second terminal, and a control terminal.
  • the LC tank 1122 includes a capacitor C5 and an inductor L1. Each of the capacitor C5 and the inductor L1 has a first terminal and a second terminal.
  • the 1st terminal of resistance R1 is connected to the 1st terminal of resistance R2, the 1st terminal of capacitor C1, and the 1st terminal of capacitor C2.
  • the node of the first terminal of the resistor R1 is identical to the node of the first input terminal of the local frequency band phase shifter 11.
  • the second terminal of the resistor R1 is connected to the first terminal of the capacitor C4, the control terminal of the switch SW4, and the control terminal of the switch SW7.
  • the second terminal of the resistor R2 is connected to the second terminal of the capacitor C1, the control terminal of the switch SW3, and the control terminal of the switch SW8.
  • the first terminal of the resistor R3 is connected to the first terminal of the resistor R4, the first terminal of the capacitor C3, and the second terminal of the capacitor C4.
  • the node of the first terminal of the resistor R3 is identical to the node of the second input terminal of the local frequency band phase shifter 11.
  • the second terminal of the resistor R3 is connected to the second terminal of the capacitor C2, the control terminal of the switch SW2, and the control terminal of the switch SW6.
  • the second terminal of the resistor R4 is connected to the second terminal of the capacitor C3, the control terminal of the switch SW1, and the control terminal of the switch SW5.
  • a first terminal of the switch SW1 is connected to respective first terminals of the switches SW2, SW3, SW4, SW5, SW6, SW7, and SW8.
  • the node of the first terminal of the switch SW1 is identical to the node of the ground terminal.
  • the second terminal of the switch SW1 is connected to the first terminal of the switch SW9.
  • the second terminal of the switch SW2 is connected to the first terminal of the switch SW10.
  • the second terminal of the switch SW3 is connected to the first terminal of the switch SW11.
  • the second terminal of the switch SW4 is connected to the first terminal of the switch SW12.
  • the second terminal of the switch SW5 is connected to the first terminal of the switch SW13.
  • the second terminal of the switch SW6 is connected to the first terminal of the switch SW14.
  • the second terminal of the switch SW7 is connected to the first terminal of the switch SW15.
  • the second terminal of the switch SW8 is connected to the first terminal of the switch SW16.
  • the second terminal of the switch SW9 is connected to the second terminals of the switches SW10, SW11, and SW12, the first terminal of the capacitor C5, and the first terminal of the inductor L1.
  • the node of the second terminal of the switch SW9 is identical to the node of the first output terminal of the local frequency band phase shifter 11.
  • the second terminal of the switch SW13 is connected to the second terminals of the switches SW14, SW15, and SW16, the second terminal of the capacitor C5, and the second terminal of the inductor L1.
  • the node of the second terminal of the switch SW13 is identical to the node of the second output terminal of the local frequency band phase shifter 11.
  • a voltage input terminal for supplying power is provided at an intermediate point between the first terminal and the second terminal of the inductor L1, and the voltage VDD is applied to the voltage input terminal.
  • the signal SG0 is applied to the switches SW12 and SW13.
  • the signal SG0 is a signal to turn on or off the switches SW12 and SW13.
  • the signal SG90 is applied to the switches SW11 and SW14.
  • the signal SG90 is a signal to turn on or off the switches SW11 and SW14.
  • the signal SG180 is applied to the switches SW10 and SW15.
  • the signal SG180 is a signal to turn on or off the switches SW10 and SW15.
  • the signal SG270 is applied to the switches SW9 and SW16.
  • the signal SG270 is a signal to turn on or off the switches SW9 and SW16.
  • the local frequency band phase shifter 11 shown in FIG. 2 can finely adjust the phase of the signal output from the four-phase PPF 111 by changing the capacitance values of the capacitors C1, C2, C3 and C4.
  • the switches SW12 and SW13, the switches SW11 and SW14, the switches SW10 and SW15, and the switches SW9 and SW16 in the changeover switch 113 By turning on any of the switches SW12 and SW13, the switches SW11 and SW14, the switches SW10 and SW15, and the switches SW9 and SW16 in the changeover switch 113, the four-orthogonal signal generated by the four-phase PPF 111 is 180 degrees. It is sorted to be a differential signal of phase difference.
  • the switches SW12 and SW13 are in the ON state, and the other Set the switch to the off state.
  • the switches SW11 and SW14 are in the ON state, and the other switches are off.
  • the switches SW10 and SW15 are in the ON state, and the other switches are off. Set to state.
  • the switches SW9 and SW16 are in the ON state, and the other switches are off.
  • a fixed DC voltage equal to or higher than the threshold of the transistor is given to the transistor to be turned on, and a fixed DC voltage smaller than the threshold of the transistor is given to the transistor to be turned off.
  • each phase shift state of the phase adjustment circuit 10a connected to each antenna 4 is formed so as to form a desired beam pattern.
  • the on / off states of the switches SW9 to SW16 and the capacitance value of the capacitor C5 of the LC tank 1122 are adjusted so as to be set.
  • the differential signal selected by the local frequency band phase shifter 11 is 180 of the differential signal output from the four-phase PPF 111 by changing the value of the capacitance of the capacitor C5 constituting the LC tank 1122. While maintaining the phase difference, phase addition adjustment of 0 to 90 degrees is possible, and phase adjustment of the above-mentioned phase shift range of 0 degrees or more and less than 360 degrees is possible.
  • each of the capacitors C1 to C5 is formed by parallel connection of a plurality of capacitors, the number of capacitors connected in parallel is switched. The value of capacitance is changed, and in the case where each capacitor of capacitors C1 to C5 is a capacitor whose value of capacitance is changed by an applied voltage, the value of capacitance is changed by adjusting the applied voltage.
  • the buffer amplifier 12 of the phase adjustment circuit 10a receives power from the local frequency band phase shifter 11 of the phase adjustment circuit 10a.
  • the buffer amplifier 12 of the phase adjustment circuit 10a receives input power at which the input / output characteristics of the power of the frequency conversion mixer 13 of the phase adjustment circuit 10a deviate from the linear region (for example, at least 1 dB gain compression of the frequency conversion mixer 13).
  • the input power is amplified to a point (P1 dB) or more input power, and the amplified power is input to the frequency conversion mixer 13 of the phase adjustment circuit 10a.
  • the frequency conversion mixer 13 of the phase adjustment circuit 10 a mixes the amplified power output from the first output terminal of the buffer amplifier 12 with the first IF signal to generate a first RF signal.
  • the frequency conversion mixer 13 of the phase adjustment circuit 10 a mixes the amplified power output from the second output terminal of the buffer amplifier 12 with the second IF signal to generate a second RF signal.
  • the frequency conversion mixer 13 is, for example, a double balanced mixer shown in FIG. As shown in FIG. 3, the frequency conversion mixer 13 includes nMOS transistors M1, M2, M3 and M4, resistors R11, R12, R13, R14, R15 and R16, capacitors C11, C12, C13, C14, C15, C16,
  • the current sources I1 and I2 are provided.
  • Each of the nMOS transistors M1, M2, M3 and M4 has a gate terminal, a drain terminal and a source terminal.
  • the resistors R11, R12, R13, R14, R15, and R16, the capacitors C11, C12, C13, C14, C15, and C16, and the constant current sources I1 and I2 each have a first terminal and a second terminal.
  • the gate terminal of the nMOS transistor M1 is connected to the first terminal of the resistor 13 and the first terminal of the capacitor C11.
  • the drain terminal of the nMOS transistor M1 is connected to the drain terminal of the nMOS transistor M3 and the first terminal of the capacitor C15.
  • the source terminal of the nMOS transistor M1 is connected to the source terminal of the nMOS transistor M2, the first terminal of the resistor 11, and the first terminal of the constant current source I1.
  • An IF signal having a phase corresponding to the phase of the signal output from the first output terminal of the local frequency band phase shifter 11 is input to the source terminal of the nMOS transistor M1.
  • the gate terminal of the nMOS transistor M2 is connected to the first terminal of the resistor R14 and the first terminal of the capacitor C12.
  • the drain terminal of the nMOS transistor M2 is connected to the drain terminal of the nMOS transistor M4 and the first terminal of the capacitor C16.
  • the gate terminal of the nMOS transistor M3 is connected to the first terminal of the resistor R15 and the first terminal of the capacitor C13.
  • the source terminal of the nMOS transistor M3 is connected to the source terminal of the nMOS transistor M4, the first terminal of the resistor R12, and the first terminal of the constant current source I2.
  • An IF signal having a phase corresponding to the phase of the signal output from the second output terminal of the local frequency band phase shifter 11 ie, the IF input to the source terminal of the nMOS transistor M1
  • a signal obtained by inverting the signal is input.
  • the gate terminal of the nMOS transistor M4 is connected to the first terminal of the resistor R16 and the first terminal of the capacitor C14.
  • the second terminal of the resistor R11 is connected to the second terminal of the resistor R12.
  • the node of the second terminal of the resistor R11 is identical to the node of the ground terminal.
  • a bias voltage is applied to the second terminal of the resistor R13 to determine the DC bias of the gate terminal of the nMOS transistor M1.
  • a bias voltage that determines a DC bias of the gate terminal of the nMOS transistor M2 is applied to the second terminal of the resistor R14.
  • a bias voltage is applied to the second terminal of the resistor R15 to determine the DC bias of the gate terminal of the nMOS transistor M3.
  • a bias voltage is applied to the second terminal of the resistor R16 to determine the DC bias of the gate terminal of the nMOS transistor M4.
  • the second terminal of the capacitor C11 is connected to the second terminal of the capacitor C14.
  • the signal output from the first output terminal of the local frequency band phase shifter 11 is input to the second terminal of the capacitor C11.
  • the second terminal of the capacitor C12 is connected to the second terminal of the capacitor C13.
  • the signal output from the second output terminal of the local frequency band phase shifter 11 ie, the signal output from the first output terminal of the local frequency band phase shifter 11 is inverted to the second terminal of the capacitor C12 Signal
  • the signal output from the first output terminal of the local frequency band phase shifter 11 is inverted to the second terminal of the capacitor C12 Signal
  • the second terminal of the constant current source I1 is connected to the second terminal of the constant current source I2.
  • a power source is applied to the second terminal of the constant current source I1.
  • a first RF signal having a phase corresponding to the phase of the signal output from the first output terminal of the local frequency band phase shifter 11 is output.
  • the second RF signal having a phase corresponding to the phase of the signal output from the second output terminal of the local frequency band phase shifter 11 from the second terminal of the capacitor C16 ie, the RF output from the second terminal of the capacitor C15
  • a signal obtained by inverting the signal is output.
  • the frequency conversion mixer 13 shown in FIG. 3 mixes the IF signal input to the source terminal of the nMOS transistor M4 with the signal input from the second terminal of the capacitor C14 and mixes them from the second terminal of the capacitor C16. Output an RF signal having a phase corresponding to the phase of the received signal.
  • the power amplifier 30a receives the signal output from the frequency conversion mixer 13 of the phase adjustment circuit 10a as a differential input, amplifies the received signal, and transmits an RF signal via the antenna 40a.
  • Each of the signal paths can be considered similarly to the signal path constituted by the phase adjustment circuit 10a, the power amplifier 30a, and the antenna 40a, and it is possible to adjust the phase and amplitude of the signal independently in each signal path. it can.
  • FIG. 4 is a diagram showing the relationship between the input power input to the local frequency band phase shifter 11 and the power conversion gain of the frequency conversion mixer 13.
  • the horizontal axis indicates the input power input to the local frequency band phase shifter 11.
  • the vertical axis represents the power conversion gain of the frequency conversion mixer 13.
  • the power conversion gain of the frequency conversion mixer 13 is calculated by dividing the output power of the frequency conversion mixer 13 by the input power.
  • the relationship between the input power and the power conversion gain is shown by 15 curves. Each of the 15 values from the 4-bit values 0000 to 1111 indicated by the 4-orthogonal signal corresponds to each curve.
  • the correspondence between the 15 curves and the 4-bit values indicated by the 4-orthogonal signal is the 4-orthogonal signal in the descending order of the power conversion gain of the frequency conversion mixer 13, that is, in the descending order of the output power of the frequency conversion mixer 13.
  • the four-bit values 0101, 1000, 0011, 0111, 1010, 0001, 0100, 1100, 1001, 0010, 1110, 1011, 0000, 1101, and 1111 correspond to one another.
  • the power conversion gain of the frequency conversion mixer 13, ie, the frequency conversion mixer is determined according to the 4-bit value indicated by the 4-orthogonal signal.
  • the variation of the output power value of 13 becomes large.
  • the buffer amplifier 12 is provided in the previous stage of the frequency conversion mixer 13.
  • the input power is amplified to at least a 1 dB gain compression point (P1 dB) or more, preferably until the output power is saturated.
  • the local frequency band phase shifter 11 adjusts the entire phase including the influence of the phase by the buffer amplifier 12.
  • the buffer amplifier 12 according to an embodiment of the present invention has input power at which the input / output characteristics of the power of the frequency conversion mixer 13 of the phase adjustment circuit 10 deviate from the linear region (for example, at least 1 dB gain compression point of the frequency conversion mixer 13).
  • the gain may be fixed or variable.
  • the buffer amplifier 12 when the buffer amplifier 12 according to an embodiment of the present invention has a variable gain, it can be set to a desired output power with higher accuracy than in the case of a fixed gain, and the signal output from the array antenna device 1 can be The signal output from the array antenna device 1 can be adjusted such that transmission can be performed in a more accurate direction than ever.
  • each buffer amplifier 12 of the phase adjustment circuit 10 has an input that the input / output characteristic of the power of the frequency conversion mixer 13 of the phase adjustment circuit 10 deviates from the linear region.
  • the power is amplified (for example, at least input power of at least 1 dB gain compression point (P1 dB) of the frequency conversion mixer 13). Therefore, the output power output from the frequency conversion mixer 13 can be made substantially constant.
  • the phase can be adjusted by the local frequency band phase shifter 11. Therefore, in the phase adjustment circuit 10 according to an embodiment of the present invention, the amplitude and phase of the output power of the frequency conversion mixer 13 can be adjusted to a desired amplitude and phase.
  • the array antenna device 1 can adjust the amplitude and phase of the signals output from the respective antennas with higher accuracy, and a desired beam pattern is generated by combining the signals output from the respective antennas. It can be a beam pattern.
  • the phase adjustment circuit 10 of the minimum configuration according to the embodiment of the present invention includes a local frequency band phase shifter 11, a buffer amplifier 12, and a frequency conversion mixer 13.
  • the local frequency band phase shifter 11 adjusts the phase of the signal in the frequency band of the local signal, and outputs the adjusted signal to the buffer amplifier 12.
  • the frequency conversion mixer 13 inputs the adjusted signal and a signal other than the adjusted signal, and mixes the adjusted signal with another signal.
  • the buffer amplifier 12 is provided between the local frequency band phase shifter 11 and the frequency conversion mixer 13, and the input power to be input to the frequency conversion mixer 13 is input and output characteristics of the power of the frequency conversion mixer 13 are linear It is an amplifier that can be amplified up to the range of input power that deviates. In this way, in the phase adjustment circuit 10, it is possible to realize each desired phase and reduce the difference (amplitude deviation) of the output power for each phase. That is, the amplitude deviation and the phase deviation in the phase adjustment circuit 10 can be adjusted with high accuracy.
  • the buffer amplifier 12 is preferably provided between the local frequency band phase shifter 11 and the frequency conversion mixer 13. Further, in general, a loss occurs in the phase shifter, and the signal strength often decreases.
  • the buffer amplifier 12 includes the local frequency band phase shifter 11 and the frequency conversion mixer 13 It is desirable to be provided between When the buffer amplifier 12 is provided downstream of the frequency conversion mixer 13, the frequency band to which the buffer amplifier 12 should correspond is the RF frequency band. That is, the buffer amplifier 12 becomes an amplifier of the RF frequency band.
  • this RF frequency band is determined by both the frequency band of the local signal and the IF frequency band
  • a local frequency band phase shifter such as the buffer amplifier 12 in the phase adjustment circuit 10 in the embodiment of the present invention
  • the order of the processes may be switched as long as the appropriate process is performed.
  • Each of the storage unit and other storage devices in the embodiment of the present invention may be provided anywhere as long as appropriate transmission and reception of information is performed.
  • each of the storage unit and the other storage devices may be present in a distributed manner in a range where appropriate transmission and reception of information is performed, and the data may be distributed and stored.
  • FIG. 7 is a schematic block diagram showing the configuration of a computer according to at least one embodiment.
  • the computer 5 includes a CPU 6, a main memory 7, a storage 8 and an interface 9 as shown in FIG.
  • each of the above-described phase adjustment circuit, array antenna device, and other control devices is implemented in the computer 5.
  • the operation of each processing unit described above is stored in the storage 8 in the form of a program.
  • the CPU 6 reads a program from the storage 8 and develops it in the main memory 7 and executes the above processing according to the program. Further, the CPU 6 secures a storage area corresponding to each storage unit described above in the main memory 7 in accordance with a program.
  • Examples of the storage 8 include a hard disk drive (HDD), a solid state drive (SSD), a magnetic disk, an optical magnetic disk, a compact disc read only memory (CD-ROM), and a digital versatile disc read only memory (DVD-ROM). , Semiconductor memory and the like.
  • the storage 8 may be internal media directly connected to the bus of the computer 5 or may be external media connected to the computer 5 via the interface 9 or a communication line.
  • the program is distributed to the computer 5 by a communication line, the computer 5 that has received the distribution may expand the program in the main memory 7 and execute the above processing.
  • storage 8 is a non-transitory tangible storage medium.
  • the program may realize part of the functions described above.
  • the program may be a file capable of realizing the above-described functions in combination with a program already recorded in a computer system, a so-called difference file (difference program).
  • a local frequency band phase shifter that adjusts the phase of the signal in the frequency band of the local signal and outputs the adjusted signal
  • a frequency conversion mixer which receives the adjusted signal and another signal different from the adjusted signal, and mixes the adjusted signal with the other signal;
  • a buffer amplifier that can be amplified up to Phase adjustment circuit comprising:
  • the range of input power at which the input / output characteristics of the power of the frequency conversion mixer deviate from the linear region is at least the range of input power above the 1 dB gain compression point of the frequency conversion mixer,
  • the buffer amplifier is The input power can be amplified to at least a range of input power above the 1 dB gain compression point of the frequency conversion mixer.
  • the phase adjustment circuit according to appendix 1.
  • the range of input power in which the input / output characteristics of the power of the frequency conversion mixer deviate from the linear region is the range of input power at which the output power of the frequency conversion mixer saturates
  • the buffer amplifier is The input power can be amplified to a range of input power at which the output power of the frequency conversion mixer saturates,
  • the phase adjustment circuit according to Appendix 1 or 2.
  • the local frequency band phase shifter is A four-value quadrature signal generation circuit that generates a four-value quadrature signal in steps of 90 degrees; An LC tank having a capacitor capable of changing the value of capacitance downstream of the quaternary quadrature signal generation circuit; Appendix 3.
  • the phase adjustment circuit according to any one of Appendix 1 to Appendix 3.
  • the buffer amplifier is Output saturated power of the frequency conversion mixer regardless of the phase value setting of the local frequency band phase shifter, The phase adjustment circuit according to any one of Appendixes 1 to 5.
  • Appendix 7 The phase adjustment circuit according to any one of Appendixes 1 to 6, wherein the buffer amplifier is a variable gain amplifier.
  • the buffer amplifier is Control the magnitude of the output power by adjusting the gain,
  • the phase adjustment circuit according to any one of Appendixes 1 to 7.
  • An array antenna apparatus comprising a plurality of the phase adjustment circuit according to any one of appendixes 1 to 8 and a plurality of antennas for transmitting the output power output from the phase adjustment circuit.
  • Each of the phase adjustment circuits is The amplitude and the phase of the signal in the own circuit are adjusted to change the magnitude and the phase of the output power output from each of the antennas, and the beam pattern generated by combining the output powers is changed.
  • An array antenna device according to appendix 9.
  • the present invention may be applied to a phase adjustment circuit and an array antenna device.
  • Phase adjustment circuit 11 Local frequency band phase shifter 12 Buffer amplifier 13
  • Frequency conversion mixer 20 Local signal generation circuit 30, 30a to 30d: Power amplifier 40, 40a to 40d: Antenna 111: Four-phase polyphase filter 112: Phase fine adjustment circuit 1121: Switching switch Circuit 1122 ⁇ ⁇ ⁇ LC tank R1 ⁇ R16 ... resistance C1 ⁇ C16 ... capacitor M1 ⁇ M4 ... nMOS transistor I1, I2 ... constant current source

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

位相調整回路は、ローカル信号の周波数帯の信号の位相を調整し、調整後の信号を出力するローカル周波数帯移相器と、前記調整後の信号と、当該調整後の信号とは別の信号とを入力し、前記調整後の信号と前記別の信号とを混合する周波数変換ミキサと、前記ローカル周波数帯移相器と前記周波数変換ミキサとの間に設けられ、前記周波数変換ミキサへ入力する入力電力を、前記周波数変換ミキサの電力についての入出力特性が線形領域から外れる入力電力の範囲まで増幅可能なバッファアンプと、を備える。

Description

位相調整回路及びアレイアンテナ装置
　本発明は位相調整回路及びアレイアンテナ装置に関する。
　近年のモバイルトラフィックの急増にともない、大容量通信に向けた指向性の強いミリ波帯通信を実現するためには、多数のアンテナ素子を搭載したアレイアンテナ装置におけるビーム制御の高精度化が望まれる。そのような、高精度なビーム制御を実現するためには、各アンテナ素子から送信する信号の振幅と位相を高精度に調整することが重要である。
　特許文献１には、ローカル信号の位相差を調整する技術が開示されている。
国際公開第２０１１／１２１９７９号
　ところで、移相器を用いる各アンテナ素子の位相差を調整するアレイアンテナ装置においても、各アンテナ素子から送信する信号の振幅と位相を高精度に調整できる技術が求められている。
　本発明の目的の一例は、上記の課題を解決することのできる位相調整回路及びアレイアンテナ装置を提供することである。
　上記目的を達成するために、本発明の一態様によれば、位相調整回路は、ローカル信号の周波数帯の信号の位相を調整し、調整後の信号を出力するローカル周波数帯移相器と、前記調整後の信号と、当該調整後の信号とは別の信号とを入力し、前記調整後の信号と前記別の信号とを混合する周波数変換ミキサと、前記ローカル周波数帯移相器と前記周波数変換ミキサとの間に設けられ、前記周波数変換ミキサへ入力する入力電力を、前記周波数変換ミキサの電力についての入出力特性が線形領域から外れる入力電力の範囲まで増幅可能なバッファアンプと、を備える。
　本発明の別の態様によれば、アレイアンテナ装置は、上記態様の位相調整回路と、前記位相調整回路が出力する出力電力を送信するアンテナとをそれぞれ複数備える。
　本発明によれば、移相器を用いる各アンテナ素子の位相差を調整するアレイアンテナ装置においても、各アンテナ素子から送信する信号の振幅と位相を高精度に調整することができる。
本発明の一実施形態によるアレイアンテナ装置の構成を示す図である。 本発明の一実施形態によるローカル周波数帯移相器の構成を示す図である。 本発明の一実施形態による周波数変換ミキサの構成を示す図である。 本発明の一実施形態によるローカル周波数帯移相器に入力される入力電力と周波数変換ミキサの電力変換利得との関係を示す図である。 本発明の一実施形態による位相調整回路の最小構成を示す図である。 少なくとも１つの実施形態に係るコンピュータの構成を示す概略ブロック図である。
＜実施形態＞
　以下、図面を参照しながら実施形態について詳しく説明する。
　本発明の一実施形態によるアレイアンテナ装置１は、各アンテナ素子の備える振幅調整ブロックにおける振幅偏差及び位相偏差、各アンテナ素子の備える位相調整ブロックにおける振幅偏差及び位相偏差を含むアレイアンテナ装置１における振幅偏差及び位相偏差を高精度に調整することのできる装置である。
　本発明の一実施形態によるアレイアンテナ装置１は、図１に示すように、位相調整回路１０ａ、１０ｂ、１０ｃ、１０ｄ、ローカル信号生成回路２０、パワーアンプ３０ａ、３０ｂ、３０ｃ、３０ｄ、送信アンテナ４０ａ、４０ｂ、４０ｃ、４０ｄを備える。
　以下、位相調整回路１０ａ、１０ｂ、１０ｃ、１０ｄを総称して、位相調整回路１０と呼ぶ。パワーアンプ３０ａ、３０ｂ、３０ｃ、３０ｄを総称して、パワーアンプ３０と呼ぶ。送信アンテナ４０ａ、４０ｂ、４０ｃ、４０ｄを総称して、送信アンテナ４０と呼ぶ。
　位相調整回路１０のそれぞれは、図１に示すように、ローカル周波数帯移相器１１、バッファアンプ１２、周波数変換ミキサ１３を備える。
　ローカル周波数帯移相器１１は、グラウンド端子、第１入力端子、第２入力端子、第１出力端子、第２出力端子を備える。バッファアンプ１２は、グラウンド端子、第１入力端子、第２入力端子、第１出力端子、第２出力端子、第１ＩＦ端子、第２ＩＦ端子を備える。周波数変換ミキサ１３は、グラウンド端子、第１入力端子、第２入力端子、第１出力端子、第２出力端子を備える。なお、図１においてグラウンド端子は示されていない。
　ローカル信号生成回路２０は、グラウンド端子、第１出力端子、第２出力端子を備える。パワーアンプ３０のそれぞれは、グラウンド端子、第１入力端子、第２入力端子、出力端子を備える。
　位相調整回路１０ａのローカル周波数帯移相器１１のグラウンド端子は、位相調整回路１０ｂ～１０ｄそれぞれのローカル周波数帯移相器１１のグラウンド端子、位相調整回路１０それぞれのバッファアンプ１２のグラウンド端子、位相調整回路１０それぞれの周波数変換ミキサ１３のグラウンド端子、ローカル信号生成回路２０のグラウンド端子、及び、パワーアンプ３０それぞれのグラウンド端子に接続される。
　位相調整回路１０ａのローカル周波数帯移相器１１の第１入力端子は、位相調整回路１０ｂ～１０ｄそれぞれのローカル周波数帯移相器１１の第１入力端子、及び、ローカル信号生成回路２０の第１出力端子に接続される。位相調整回路１０ａのローカル周波数帯移相器１１の第２入力端子は、位相調整回路１０ｂ～１０ｄそれぞれのローカル周波数帯移相器１１の第２入力端子、及び、ローカル信号生成回路２０の第２出力端子に接続される。
　位相調整回路１０ａのローカル周波数帯移相器１１の第１出力端子は、位相調整回路１０ａのバッファアンプ１２の第１入力端子に接続される。位相調整回路１０ａのローカル周波数帯移相器１１の第２出力端子は、位相調整回路１０ａのバッファアンプ１２の第２入力端子に接続される。位相調整回路１０ａのバッファアンプ１２の第１出力端子は、位相調整回路１０ａの周波数変換ミキサ１３の第１入力端子に接続される。位相調整回路１０ａのバッファアンプ１２の第２出力端子は、位相調整回路１０ａの周波数変換ミキサ１３の第２入力端子に接続される。
　位相調整回路１０ｂ～１０ｄそれぞれにおけるローカル周波数帯移相器１１、バッファアンプ１２、周波数変換ミキサ１３の接続についても位相調整回路１０ａにおけるローカル周波数帯移相器１１、バッファアンプ１２、周波数変換ミキサ１３の接続と同様である。すなわち、位相調整回路１０ｂのローカル周波数帯移相器１１の第１出力端子は、位相調整回路１０ｂのバッファアンプ１２の第１入力端子に接続される。位相調整回路１０ｂのローカル周波数帯移相器１１の第２出力端子は、位相調整回路１０ｂのバッファアンプ１２の第２入力端子に接続される。位相調整回路１０ｂのバッファアンプ１２の第１出力端子は、位相調整回路１０ｂの周波数変換ミキサ１３の第１入力端子に接続される。位相調整回路１０ｂのバッファアンプ１２の第２出力端子は、位相調整回路１０ｂの周波数変換ミキサ１３の第２入力端子に接続される。また、位相調整回路１０ｃのローカル周波数帯移相器１１の第１出力端子は、位相調整回路１０ｃのバッファアンプ１２の第１入力端子に接続される。位相調整回路１０ｃのローカル周波数帯移相器１１の第２出力端子は、位相調整回路１０ｃのバッファアンプ１２の第２入力端子に接続される。位相調整回路１０ｃのバッファアンプ１２の第１出力端子は、位相調整回路１０ｃの周波数変換ミキサ１３の第１入力端子に接続される。位相調整回路１０ｃのバッファアンプ１２の第２出力端子は、位相調整回路１０ｃの周波数変換ミキサ１３の第２入力端子に接続される。また、位相調整回路１０ｄのローカル周波数帯移相器１１の第１出力端子は、位相調整回路１０ｄのバッファアンプ１２の第１入力端子に接続される。位相調整回路１０ｄのローカル周波数帯移相器１１の第２出力端子は、位相調整回路１０ｄのバッファアンプ１２の第２入力端子に接続される。位相調整回路１０ｄのバッファアンプ１２の第１出力端子は、位相調整回路１０ｄの周波数変換ミキサ１３の第１入力端子に接続される。位相調整回路１０ｄのバッファアンプ１２の第２出力端子は、位相調整回路１０ｄの周波数変換ミキサ１３の第２入力端子に接続される。
　位相調整回路１０ａの周波数変換ミキサ１３の第１出力端子は、パワーアンプ３０ａの第１入力端子に接続される。位相調整回路１０ａの周波数変換ミキサ１３の第２出力端子は、パワーアンプ３０ａの第２入力端子に接続される。
　位相調整回路１０ｂの周波数変換ミキサ１３の第１出力端子は、パワーアンプ３０ｂの第１入力端子に接続される。位相調整回路１０ｂの周波数変換ミキサ１３の第２出力端子は、パワーアンプ３０ｂの第２入力端子に接続される。
　位相調整回路１０ｃの周波数変換ミキサ１３の第１出力端子は、パワーアンプ３０ｃの第１入力端子に接続される。位相調整回路１０ｃの周波数変換ミキサ１３の第２出力端子は、パワーアンプ３０ｃの第２入力端子に接続される。
　位相調整回路１０ｄの周波数変換ミキサ１３の第１出力端子は、パワーアンプ３０ｄの第１入力端子に接続される。位相調整回路１０ｄの周波数変換ミキサ１３の第２出力端子は、パワーアンプ３０ｄの第２入力端子に接続される。
　位相調整回路１０ａの周波数変換ミキサ１３の第１ＩＦ端子は、位相調整回路１０ｂ～１０ｄそれぞれの周波数変換ミキサ１３の第１ＩＦ端子に接続される。位相調整回路１０ａの周波数変換ミキサ１３の第２ＩＦ端子は、位相調整回路１０ｂ～１０ｄそれぞれの周波数変換ミキサ１３の第２ＩＦ端子に接続される。
　パワーアンプ３０ａの出力端子は、送信アンテナ４０ａに接続される。パワーアンプ３０ｂの出力端子は、送信アンテナ４０ｂに接続される。パワーアンプ３０ｃの出力端子は、送信アンテナ４０ｃに接続される。パワーアンプ３０ｄの出力端子は、送信アンテナ４０ｄに接続される。
　位相調整回路１０のそれぞれは、ローカル信号生成回路２０が生成するローカル信号を受ける。ここで、ローカル信号生成回路２０が生成するローカル信号は、例えば、ローカル信号生成回路２０の第１出力端子から出力される位相を基準０とする第１ローカル信号ＬＯ１と、ローカル信号生成回路２０の第２出力端子から出力される位相が基準０から１８０度ずれた第２ローカル信号ＬＯ２である。
　位相調整回路１０のそれぞれは、各アンテナから送信される送信信号の位相偏差が所望の位相偏差となるように、ローカル信号生成回路２０から受けたローカル信号の位相を調整する。
　位相調整回路１０のそれぞれにおいて、ローカル周波数帯移相器１１のグラウンド端子は、バッファアンプ１２のグラウンド端子、及び、周波数変換ミキサ１３のグラウンド端子に接続される。ローカル周波数帯移相器１１の第１入力端子は、ローカル信号生成回路２０の第１出力端子に接続される。ローカル周波数帯移相器１１の第２入力端子は、ローカル信号生成回路２０の第２出力端子に接続される。ローカル周波数帯移相器１１の第１出力端子は、バッファアンプ１２の第１入力端子に接続される。ローカル周波数帯移相器１１の第２出力端子は、バッファアンプ１２の第２入力端子に接続される。バッファアンプ１２の第１出力端子は、周波数変換ミキサ１３の第１入力端子に接続される。バッファアンプ１２の第２出力端子は、周波数変換ミキサ１３の第２入力端子に接続される。
　位相調整回路１０ａの周波数変換ミキサ１３の第１出力端子は、パワーアンプ３０ａの第１入力端子に接続される。位相調整回路１０ａの周波数変換ミキサ１３の第２出力端子は、パワーアンプ３０ａの第２入力端子に接続される。位相調整回路１０ｂの周波数変換ミキサ１３の第１出力端子は、パワーアンプ３０ｂの第１入力端子に接続される。位相調整回路１０ｂの周波数変換ミキサ１３の第２出力端子は、パワーアンプ３０ｂの第２入力端子に接続される。位相調整回路１０ｃの周波数変換ミキサ１３の第１出力端子は、パワーアンプ３０ｃの第１入力端子に接続される。位相調整回路１０ｃの周波数変換ミキサ１３の第２出力端子は、パワーアンプ３０ｃの第２入力端子に接続される。位相調整回路１０ｄの周波数変換ミキサ１３の第１出力端子は、パワーアンプ３０ｄの第１入力端子に接続される。位相調整回路１０ｄの周波数変換ミキサ１３の第２出力端子は、パワーアンプ３０ｄの第２入力端子に接続される。位相調整回路１０それぞれの周波数変換ミキサ１３の第１ＩＦ端子には、第１入力端子に入力される信号の位相に対応するＩＦ信号が入力される。位相調整回路１０それぞれの周波数変換ミキサ１３の第２ＩＦ端子には、第２入力端子に入力される信号の位相に対応するＩＦ信号（すなわち、第１入力端子に入力される信号を反転させた信号）が入力される。
　位相調整回路１０ａのローカル周波数帯移相器１１は、ローカル周波数帯移相器１１自身が備える第１入力端子を介して、ローカル信号生成回路２０から第１ローカル信号ＬＯ１を受ける。第１ローカル信号ＬＯ１は、位相の基準０となる信号である。また、位相調整回路１０ａのローカル周波数帯移相器１１は、ローカル周波数帯移相器１１自身が備える第２入力端子を介して、ローカル信号生成回路２０から第２ローカル信号ＬＯ２を受ける。第２ローカル信号ＬＯ２は、位相の基準０（すなわち、第１ローカル信号ＬＯ１の位相）から位相が１８０度ずれた信号である。位相調整回路１０ａのローカル周波数帯移相器１１は、第１ローカル信号ＬＯ１と第２ローカル信号ＬＯ２とに基づいて、位相の基準０と同位相の信号ｓｉｇ０、信号ｓｉｇ０から位相が９０度ずれた信号ｓｉｇ９０、信号ｓｉｇ０から位相が１８０度ずれた信号ｓｉｇ１８０、信号ｓｉｇ０から位相が２７０度ずれた信号ｓｉｇ２７０の４つの信号を生成する。そして、位相調整回路１０ａのローカル周波数帯移相器１１は、生成した４つの信号に基づいて、位相の基準０から位相がθずれた信号ｓｉｇθと、信号ｓｉｇθから位相が１８０度ずれた信号ｓｉｇ（θ＋１８０）とを生成する。
　ローカル周波数帯移相器１１は、例えば、図２に示すように、４相ポリフェーズフィルタ（Ｐｏｌｙ　Ｐｈａｓｅ　Ｆｉｌｔｅｒ）１１１（以下、「４相ＰＰＦ１１１」と記載）、位相微調整回路１１２を備える。
　４相ＰＰＦ１１１は、抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４、キャパシタＣ１、Ｃ２、Ｃ３、Ｃ４を備える。４相ＰＰＦ１１１は、ＲＣ型ＰＰＦであり、例えば、０°、９０°、１８０°、２７０°の位相値を持った９０度ステップの４値直交信号を出力することができる回路である。４相ＰＰＦ１１１は、周波数依存性の大きな伝送線路を用いず、集中定数素子で構成することができるため、非特許文献“Yahya Tousi1, Alberto Valdes-Garcia, "AKa-Band Digitally-Controlled Phase Shifter with Sub-Degree Phase Precision," IEEE RFIC, pp. 356-359, 2016.”などの技術を用いた伝送線路インピーダンス特性切り替え型フィルタに比べて小型に実装することが可能である。抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４、キャパシタＣ１、Ｃ２、Ｃ３、Ｃ４のそれぞれは、第１端子、第２端子を備える。
　位相微調整回路１１２は、切り替えスイッチ回路１１２１、ＬＣタンク１１２２を備える。
　切り替えスイッチ回路１１２１は、スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５、ＳＷ６、ＳＷ７、ＳＷ８、ＳＷ９、ＳＷ１０、ＳＷ１１、ＳＷ１２、ＳＷ１３、ＳＷ１４、ＳＷ１５、ＳＷ１６を備える。スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５、ＳＷ６、ＳＷ７、ＳＷ８、ＳＷ９、ＳＷ１０、ＳＷ１１、ＳＷ１２、ＳＷ１３、ＳＷ１４、ＳＷ１５、ＳＷ１６のそれぞれは、第１端子、第２端子、制御端子を備える。
　ＬＣタンク１１２２は、キャパシタＣ５、インダクタＬ１を備える。キャパシタＣ５、インダクタＬ１のそれぞれは、第１端子、第２端子を備える。
　抵抗Ｒ１の第１端子は、抵抗Ｒ２の第１端子、キャパシタＣ１の第１端子、キャパシタＣ２の第１端子に接続される。抵抗Ｒ１の第１端子のノードは、ローカル周波数帯移相器１１の第１入力端子のノードと同一である。抵抗Ｒ１の第２端子は、キャパシタＣ４の第１端子、スイッチＳＷ４の制御端子、スイッチＳＷ７の制御端子に接続される。
　抵抗Ｒ２の第２端子は、キャパシタＣ１の第２端子、スイッチＳＷ３の制御端子、スイッチＳＷ８の制御端子に接続される。
　抵抗Ｒ３の第１端子は、抵抗Ｒ４の第１端子、キャパシタＣ３の第１端子、キャパシタＣ４の第２端子に接続される。抵抗Ｒ３の第１端子のノードは、ローカル周波数帯移相器１１の第２入力端子のノードと同一である。抵抗Ｒ３の第２端子は、キャパシタＣ２の第２端子、スイッチＳＷ２の制御端子、スイッチＳＷ６の制御端子に接続される。
　抵抗Ｒ４の第２端子は、キャパシタＣ３の第２端子、スイッチＳＷ１の制御端子、スイッチＳＷ５の制御端子に接続される。
　スイッチＳＷ１の第１端子は、スイッチＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５、ＳＷ６、ＳＷ７、ＳＷ８のそれぞれの第１端子に接続される。スイッチＳＷ１の第１端子のノードは、グラウンド端子のノードと同一である。スイッチＳＷ１の第２端子は、スイッチＳＷ９の第１端子に接続される。
　スイッチＳＷ２の第２端子は、スイッチＳＷ１０の第１端子に接続される。スイッチＳＷ３の第２端子は、スイッチＳＷ１１の第１端子に接続される。スイッチＳＷ４の第２端子は、スイッチＳＷ１２の第１端子に接続される。スイッチＳＷ５の第２端子は、スイッチＳＷ１３の第１端子に接続される。スイッチＳＷ６の第２端子は、スイッチＳＷ１４の第１端子に接続される。スイッチＳＷ７の第２端子は、スイッチＳＷ１５の第１端子に接続される。スイッチＳＷ８の第２端子は、スイッチＳＷ１６の第１端子に接続される。
　スイッチＳＷ９の第２端子は、スイッチＳＷ１０、ＳＷ１１、ＳＷ１２それぞれの第２端子、キャパシタＣ５の第１端子、インダクタＬ１の第１端子に接続される。スイッチＳＷ９の第２端子のノードは、ローカル周波数帯移相器１１の第１出力端子のノードと同一である。
　スイッチＳＷ１３の第２端子は、スイッチＳＷ１４、ＳＷ１５、ＳＷ１６それぞれの第２端子、キャパシタＣ５の第２端子、インダクタＬ１の第２端子に接続される。スイッチＳＷ１３の第２端子のノードは、ローカル周波数帯移相器１１の第２出力端子のノードと同一である。
　なお、インダクタＬ１の第１端子と第２端子との中間点には電源を供給するための電圧入力端子が設けられており、その電圧入力端子には、電圧ＶＤＤが印加される。
　スイッチＳＷ１２、ＳＷ１３には、信号ＳＧ０が印加される。信号ＳＧ０は、スイッチＳＷ１２、ＳＷ１３をオン状態またはオフ状態にさせる信号である。
　スイッチＳＷ１１、ＳＷ１４には、信号ＳＧ９０が印加される。信号ＳＧ９０は、スイッチＳＷ１１、ＳＷ１４をオン状態またはオフ状態にさせる信号である。
　スイッチＳＷ１０、ＳＷ１５には、信号ＳＧ１８０が印加される。信号ＳＧ１８０は、スイッチＳＷ１０、ＳＷ１５をオン状態またはオフ状態にさせる信号である。
　スイッチＳＷ９、ＳＷ１６には、信号ＳＧ２７０が印加される。信号ＳＧ２７０は、スイッチＳＷ９、ＳＷ１６をオン状態またはオフ状態にさせる信号である。
　なお、４つの信号ＳＧ０、ＳＧ９０、ＳＧ１８０、ＳＧ２７０のうちスイッチをオン状態にさせる信号は何れか１つであり、その１つ以外の信号は、スイッチをオフ状態にする信号である。
　したがって、図２に示すローカル周波数帯移相器１１は、キャパシタＣ１、Ｃ２、Ｃ３、Ｃ４のキャパシタンスの値を変更することで、４相ＰＰＦ１１１から出力される信号の位相を微調整することができ、切り替えスイッチ１１３におけるスイッチＳＷ１２とＳＷ１３、スイッチＳＷ１１とＳＷ１４、スイッチＳＷ１０とＳＷ１５、スイッチＳＷ９とＳＷ１６のうち何れかをオン状態にすることで、４相ＰＰＦ１１１によって生成された４直交信号が１８０度の位相差の差動信号となるように選別する。具体的には、ローカル周波数帯移相器１１の入出力の信号間の位相差を、０度以上９０度未満の範囲で移相調整する場合には、スイッチＳＷ１２、ＳＷ１３をＯＮ状態、その他のスイッチをオフ状態に設定する。また、ローカル周波数帯移相器１１の入出力の信号間の位相差を、９０度以上１８０度未満の範囲で移相調整する場合には、スイッチＳＷ１１、ＳＷ１４をＯＮ状態、その他のスイッチをオフ状態に設定する。また、ローカル周波数帯移相器１１の入出力の信号間の位相差を、１８０度以上２７０度未満の範囲で移相調整する場合には、スイッチＳＷ１０、ＳＷ１５をＯＮ状態、その他のスイッチをオフ状態に設定する。また、ローカル周波数帯移相器１１の入出力の信号間の位相差を、２７０度以上３６０度未満の範囲で移相調整する場合には、スイッチＳＷ９、ＳＷ１６をＯＮ状態、その他のスイッチをオフ状態に設定する。ここで、スイッチを構成するトランジスタのうちオン状態にするトランジスタには、トランジスタの閾値以上の固定の直流電圧を与え、オフ状態にするトランジスタにはトランジスタの閾値未満の固定の直流電圧を与える。また、例えば、アレイアンテナ装置１からの出力信号の放射方向を変更する場合には、各アンテナ４に接続される位相調整回路１０ａについて、所望のビームパターンが形成されるように各移相状態を設定するようにスイッチＳＷ９～ＳＷ１６のオン・オフ状態、及び、ＬＣタンク１１２２のキャパシタＣ５の容量値を調整する。
　上記のようにローカル周波数帯移相器１１によって選別された差動信号は、ＬＣタンク１１２２を構成するキャパシタＣ５のキャパシタンスの値を変更することにより、４相ＰＰＦ１１１から出力された差動信号の１８０度位相差を維持したまま、更に０～９０度分の位相加算調整が可能となり、０度以上３６０度未満の上記移相範囲の移相調整が可能となる。
　なお、キャパシタＣ１～Ｃ５のキャパシタンスの値を変更する場合、例えば、キャパシタＣ１～Ｃ５の各キャパシタが複数のキャパシタの並列接続により構成されている場合には並列接続されるキャパシタの数を切り替えることによってキャパシタンスの値を変更し、キャパシタＣ１～Ｃ５の各キャパシタが印加電圧によってキャパシタンスの値が変化するキャパシタである場合には印加電圧を調整することによってキャパシタンスの値を変更する。
　位相調整回路１０ａのバッファアンプ１２は、位相調整回路１０ａのローカル周波数帯移相器１１から電力を受ける。位相調整回路１０ａのバッファアンプ１２は、受けた電力を、位相調整回路１０ａの周波数変換ミキサ１３の電力についての入出力特性が線形領域から外れる入力電力（例えば、少なくとも周波数変換ミキサ１３の１ｄＢ利得圧縮点（Ｐ１ｄＢ）以上の入力電力）まで増幅し、増幅後の電力を位相調整回路１０ａの周波数変換ミキサ１３に入力する。
　位相調整回路１０ａの周波数変換ミキサ１３は、バッファアンプ１２の第１出力端子から出力される増幅後の電力と第１ＩＦ信号とを混合して第１ＲＦ信号を生成する。位相調整回路１０ａの周波数変換ミキサ１３は、バッファアンプ１２の第２出力端子から出力される増幅後の電力と第２ＩＦ信号とを混合して第２ＲＦ信号を生成する。周波数変換ミキサ１３は、例えば、図３に示すダブルバランスドミキサである。周波数変換ミキサ１３は、図３に示すように、ｎＭＯＳトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４、抵抗Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４、Ｒ１５、Ｒ１６、キャパシタＣ１１、Ｃ１２、Ｃ１３、Ｃ１４、Ｃ１５、Ｃ１６、定電流源Ｉ１、Ｉ２を備える。
　ｎＭＯＳトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４のそれぞれは、ゲート端子、ドレイン端子、ソース端子を備える。
　抵抗Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４、Ｒ１５、Ｒ１６、キャパシタＣ１１、Ｃ１２、Ｃ１３、Ｃ１４、Ｃ１５、Ｃ１６、定電流源Ｉ１、Ｉ２のそれぞれは、第１端子、第２端子を備える。
　ｎＭＯＳトランジスタＭ１のゲート端子は、抵抗１３の第１端子、キャパシタＣ１１の第１端子に接続される。ｎＭＯＳトランジスタＭ１のドレイン端子は、ｎＭＯＳトランジスタＭ３のドレイン端子、キャパシタＣ１５の第１端子に接続される。ｎＭＯＳトランジスタＭ１のソース端子は、ｎＭＯＳトランジスタＭ２のソース端子、抵抗１１の第１端子、定電流源Ｉ１の第１端子に接続される。ｎＭＯＳトランジスタＭ１のソース端子には、ローカル周波数帯移相器１１の第１出力端子から出力される信号の位相に対応する位相を有するＩＦ信号が入力される。
　ｎＭＯＳトランジスタＭ２のゲート端子は、抵抗Ｒ１４の第１端子、キャパシタＣ１２の第１端子に接続される。ｎＭＯＳトランジスタＭ２のドレイン端子は、ｎＭＯＳトランジスタＭ４のドレイン端子、キャパシタＣ１６の第１端子に接続される。
　ｎＭＯＳトランジスタＭ３のゲート端子は、抵抗Ｒ１５の第１端子、キャパシタＣ１３の第１端子に接続される。ｎＭＯＳトランジスタＭ３のソース端子は、ｎＭＯＳトランジスタＭ４のソース端子、抵抗Ｒ１２の第１端子、定電流源Ｉ２の第１端子に接続される。
ｎＭＯＳトランジスタＭ３のソース端子には、ローカル周波数帯移相器１１の第２出力端子から出力される信号の位相に対応する位相を有するＩＦ信号（すなわち、ｎＭＯＳトランジスタＭ１のソース端子に入力されるＩＦ信号を反転させた信号）が入力される。
　ｎＭＯＳトランジスタＭ４のゲート端子は、抵抗Ｒ１６の第１端子、キャパシタＣ１４の第１端子に接続される。
　抵抗Ｒ１１の第２端子は、抵抗Ｒ１２の第２端子に接続される。抵抗Ｒ１１の第２端子のノードは、グラウンド端子のノードと同一である。
　抵抗Ｒ１３の第２端子には、ｎＭＯＳトランジスタＭ１のゲート端子の直流バイアスを決定するバイアス電圧が印加される。抵抗Ｒ１４の第２端子には、ｎＭＯＳトランジスタＭ２のゲート端子の直流バイアスを決定するバイアス電圧が印加される。抵抗Ｒ１５の第２端子には、ｎＭＯＳトランジスタＭ３のゲート端子の直流バイアスを決定するバイアス電圧が印加される。抵抗Ｒ１６の第２端子には、ｎＭＯＳトランジスタＭ４のゲート端子の直流バイアスを決定するバイアス電圧が印加される。
　キャパシタＣ１１の第２端子は、キャパシタＣ１４の第２端子に接続される。キャパシタＣ１１の第２端子には、ローカル周波数帯移相器１１の第１出力端子から出力される信号が入力される。
　キャパシタＣ１２の第２端子は、キャパシタＣ１３の第２端子に接続される。キャパシタＣ１２の第２端子には、ローカル周波数帯移相器１１の第２出力端子から出力される信号（すなわち、ローカル周波数帯移相器１１の第１出力端子から出力される信号を反転させた信号）が入力される。
　定電流源Ｉ１の第２端子は、定電流源Ｉ２の第２端子に接続される。定電流源Ｉ１の第２端子には、電力源が印加させる。
　キャパシタＣ１５の第２端子から、ローカル周波数帯移相器１１の第１出力端子から出力される信号の位相に対応する位相を有する第１ＲＦ信号が出力される。
　キャパシタＣ１６の第２端子から、ローカル周波数帯移相器１１の第２出力端子から出力される信号の位相に対応する位相を有する第２ＲＦ信号（すなわち、キャパシタＣ１５の第２端子から出力されるＲＦ信号を反転させた信号）が出力される。
　図３に示す周波数変換ミキサ１３は、ｎＭＯＳトランジスタＭ１のソース端子に入力されたＩＦ信号と、キャパシタＣ１１の第２端子に入力された信号とを混合してキャパシタＣ１５の第２端子から混合した信号の位相に対応する位相を有するＲＦ信号を出力する。
また、図３に示す周波数変換ミキサ１３は、ｎＭＯＳトランジスタＭ４のソース端子に入力されたＩＦ信号と、キャパシタＣ１４の第２端子から入力された信号とを混合してキャパシタＣ１６の第２端子から混合した信号の位相に対応する位相を有するＲＦ信号を出力する。
　パワーアンプ３０ａは、位相調整回路１０ａの周波数変換ミキサ１３が出力する信号を差動入力で受け、受けた信号を増幅したうえで、アンテナ４０ａを介してＲＦ信号を送信する。
　位相調整回路１０ｂ、パワーアンプ３０ｂ、アンテナ４０ｂによって構成される信号経路、位相調整回路１０ｃ、パワーアンプ３０ｃ、アンテナ４０ｃによって構成される信号経路、位相調整回路１０ｄ、パワーアンプ３０ｄ、アンテナ４０ｄによって構成される信号経路のそれぞれについても、位相調整回路１０ａ、パワーアンプ３０ａ、アンテナ４０ａによって構成される信号経路と同様に考えることができ、各信号経路で独立して信号の位相及び振幅を調整することができる。
（実施例）
　ローカル周波数帯移相器１１、バッファアンプ１２、周波数変換ミキサ１３を備える位相調整回路１０についてシミュレーションを行った。
　図４は、ローカル周波数帯移相器１１に入力される入力電力と周波数変換ミキサ１３の電力変換利得との関係を示す図である。
　図４において、横軸はローカル周波数帯移相器１１に入力される入力電力を示している。縦軸は、周波数変換ミキサ１３の電力変換利得を示している。なお、周波数変換ミキサ１３の電力変換利得は、周波数変換ミキサ１３の出力電力を入力電力で除算して算出している。図４において、入力電力と電力変換利得との関係は、１５本の曲線によって示されている。４直交信号が示す４ビットの値００００～１１１１までの１５値のそれぞれが各曲線に対応している。なお、１５本の曲線と４直交信号が示す４ビットの値との対応関係は、周波数変換ミキサ１３の電力変換利得の大きい順、すなわち、周波数変換ミキサ１３の出力電力の大きい順に、４直交信号が示す４ビットの値０１０１、１０００、００１１、０１１１、１０１０、０００１、０１００、１１００、１００１、００１０、１１１０、１０１１、００００、１１０１、１１１１が対応している。
　この図４からわかるように、ローカル周波数帯移相器１１に入力される入力電力が小さい場合、４直交信号が示す４ビットの値によって、周波数変換ミキサ１３の電力変換利得、つまり、周波数変換ミキサ１３の出力電力の値のばらつきが大きくなる。そのため、周波数変換ミキサ１３の出力電力の値のばらつきを抑えるためには、本発明の一実施形態による位相調整回路１０では、周波数変換ミキサ１３の前段にバッファアンプ１２を設け、周波数変換ミキサ１３への入力電力を少なくとも１ｄＢ利得圧縮点（Ｐ１ｄＢ）以上、好ましくは出力電力が飽和するまで電力を増幅する。
　また、ローカル周波数帯移相器１１は、バッファアンプ１２による位相の影響を含めて全体の位相を調整する。
　なお、本発明の一実施形態によるバッファアンプ１２は、位相調整回路１０の周波数変換ミキサ１３の電力についての入出力特性が線形領域から外れる入力電力（例えば、少なくとも周波数変換ミキサ１３の１ｄＢ利得圧縮点（Ｐ１ｄＢ）以上の入力電力）まで増幅すれば、固定の利得であっても、可変利得であってもよい。ただし、本発明の一実施形態によるバッファアンプ１２が可変利得である場合、固定の利得である場合よりもより高精度に所望の出力電力に設定でき、アレイアンテナ装置１が出力する信号を、例えば今まで以上に正確な方向に送信できるなど、アレイアンテナ装置１が出力する信号を調整することができる。
　このように、位相調整回路１０それぞれのバッファアンプ１２は、ローカル周波数帯移相器１１から受けた電力を、位相調整回路１０の周波数変換ミキサ１３の電力についての入出力特性が線形領域から外れる入力電力（例えば、少なくとも周波数変換ミキサ１３の１ｄＢ利得圧縮点（Ｐ１ｄＢ）以上の入力電力）まで増幅する。そのため、周波数変換ミキサ１３が出力する出力電力をほぼ一定にすることができる。また、位相については、ローカル周波数帯移相器１１により調整することができる。
　したがって、本発明の一実施形態による位相調整回路１０では、周波数変換ミキサ１３の出力電力の振幅及び位相を所望の振幅及び位相に調整することができる。その結果、アレイアンテナ装置１は、それぞれのアンテナが出力する信号の振幅と位相をより高精度に調整することができ、それぞれのアンテナが出力する信号を合成して生成されるビームパターンを所望のビームパターンとすることができる。
　次に、本発明の実施形態による最小構成の位相調整回路１０について説明する。
　本発明の実施形態による最小構成の位相調整回路１０は、図５に示すように、ローカル周波数帯移相器１１、バッファアンプ１２、周波数変換ミキサ１３を備える。
　ローカル周波数帯移相器１１は、ローカル信号の周波数帯の信号の位相を調整し、調整後の信号をバッファアンプ１２に出力する。
　周波数変換ミキサ１３は、前記調整後の信号と、当該調整後の信号とは別の信号とを入力し、調整後の信号と別の信号とを混合する。
　バッファアンプ１２は、ローカル周波数帯移相器１１と周波数変換ミキサ１３との間に設けられ、周波数変換ミキサ１３へ入力する入力電力を、周波数変換ミキサ１３の電力についての入出力特性が線形領域から外れる入力電力の範囲まで増幅可能なアンプである。
　このようにすれば、位相調整回路１０において、所望の各位相を実現するとともに、各位相ごとの出力電力の差（振幅偏差）を低減することができる。すなわち、位相調整回路１０における振幅偏差、及び、位相偏差を高精度に調整することができる。
　なお、一般的に移相器は入力電力が強い場合、入出力電力の非線形特性が強くなり（本発明の実施形態ではスイッチＳＷ１～ＳＷ１６、キャパシタＣ１～Ｃ５）、信号が歪んでしまい、所望動作をしなくなる。そのため、本発明の実施形態における位相調整回路１０において、バッファアンプ１２は、ローカル周波数帯移相器１１と周波数変換ミキサ１３との間に設けられることが望ましい。
　また、一般的に移相器では損失が発生し、信号強度が低下してしまうことが多い。そのため、周波数変換ミキサ１３からの出力電力を飽和領域レベルまで増幅するには、本発明の実施形態における位相調整回路１０において、バッファアンプ１２は、ローカル周波数帯移相器１１と周波数変換ミキサ１３との間に設けられることが望ましい。
　また、バッファアンプ１２として周波数変換ミキサ１３の後段に設ける場合、バッファアンプ１２の対応すべき周波数帯はＲＦ周波数帯となる。すなわち、バッファアンプ１２がＲＦ周波数帯のアンプとなる。このＲＦ周波数帯は、ローカル信号の周波数帯とＩＦ周波数帯の両方によって決定されるものであるが、本発明の実施形態における位相調整回路１０におけるバッファアンプ１２のように、ローカル周波数帯移相器１１と周波数変換ミキサ１３との間に設けることで、ローカル信号の１つの周波数についての補正を行えばよくなるため、位相値ごとの振幅偏差を簡易に高精度に低減することが可能となる。
　なお、本発明の実施形態における処理は、適切な処理が行われる範囲において、処理の順番が入れ替わってもよい。
　本発明の実施形態における記憶部、その他の記憶装置のそれぞれは、適切な情報の送受信が行われる範囲においてどこに備えられていてもよい。また、記憶部、その他の記憶装置のそれぞれは、適切な情報の送受信が行われる範囲において複数存在しデータを分散して記憶していてもよい。
　本発明の実施形態について説明したが、上述の位相調整回路、アレイアンテナ装置、その他の制御装置は内部に、コンピュータシステムを有していてもよい。そして、上述した処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。コンピュータの具体例を以下に示す。
　図７は、少なくとも１つの実施形態に係るコンピュータの構成を示す概略ブロック図である。
　コンピュータ５は、図７に示すように、ＣＰＵ６、メインメモリ７、ストレージ８、インターフェース９を備える。
　例えば、上述の位相調整回路、アレイアンテナ装置、その他の制御装置のそれぞれは、コンピュータ５に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ８に記憶されている。ＣＰＵ６は、プログラムをストレージ８から読み出してメインメモリ７に展開し、当該プログラムに従って上記処理を実行する。また、ＣＰＵ６は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ７に確保する。
　ストレージ８の例としては、ＨＤＤ（Ｈａｒｄ　Ｄｉｓｋ　Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ　Ｓｔａｔｅ　Ｄｒｉｖｅ）、磁気ディスク、光磁気ディスク、ＣＤ－ＲＯＭ（Ｃｏｍｐａｃｔ　Ｄｉｓｃ　Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）、ＤＶＤ－ＲＯＭ（Ｄｉｇｉｔａｌ　Ｖｅｒｓａｔｉｌｅ　Ｄｉｓｃ　Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）、半導体メモリ等が挙げられる。ストレージ８は、コンピュータ５のバスに直接接続された内部メディアであってもよいし、インターフェース９または通信回線を介してコンピュータ５に接続される外部メディアであってもよい。また、このプログラムが通信回線によってコンピュータ５に配信される場合、配信を受けたコンピュータ５が当該プログラムをメインメモリ７に展開し、上記処理を実行してもよい。少なくとも１つの実施形態において、ストレージ８は、一時的でない有形の記憶媒体である。
　また、上記プログラムは、前述した機能の一部を実現してもよい。さらに、上記プログラムは、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるファイル、いわゆる差分ファイル（差分プログラム）であってもよい。
　本発明のいくつかの実施形態を説明したが、これらの実施形態は、例であり、発明の範囲を限定しない。これらの実施形態は、発明の要旨を逸脱しない範囲で、種々の追加、省略、置き換え、変更を行ってよい。
　上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限らない。
（付記１）
　ローカル信号の周波数帯の信号の位相を調整し、調整後の信号を出力するローカル周波数帯移相器と、
　前記調整後の信号と、当該調整後の信号とは別の信号とを入力し、前記調整後の信号と前記別の信号とを混合する周波数変換ミキサと、
　前記ローカル周波数帯移相器と前記周波数変換ミキサとの間に設けられ、前記周波数変換ミキサへ入力する入力電力を、前記周波数変換ミキサの電力についての入出力特性が線形領域から外れる入力電力の範囲まで増幅可能なバッファアンプと、
　を備える位相調整回路。
（付記２）
　前記周波数変換ミキサの電力についての入出力特性が線形領域から外れる入力電力の範囲は、少なくとも前記周波数変換ミキサの１ｄＢ利得圧縮点以上の入力電力の範囲であり、
　前記バッファアンプは、
　前記入力電力を、少なくとも前記周波数変換ミキサの１ｄＢ利得圧縮点以上の入力電力の範囲まで増幅可能である、
　付記１に記載の位相調整回路。
（付記３）
　前記周波数変換ミキサの電力についての入出力特性が線形領域から外れる入力電力の範囲は、前記周波数変換ミキサの出力電力が飽和する入力電力の範囲であり、
　前記バッファアンプは、
　前記入力電力を、前記周波数変換ミキサの出力電力が飽和する入力電力の範囲まで増幅可能である、
　付記１または付記２に記載の位相調整回路。
（付記４）
　前記ローカル周波数帯移相器は、
　９０度ステップの４値直交信号を生成する４値直交信号生成回路と、
　前記４値直交信号生成回路の後段にキャパシタンスの値を変更可能なキャパシタを有するＬＣタンクと、
　を備える付記１から付記３の何れか一に記載の位相調整回路。
（付記５）
　前記４値直交信号生成回路は、
　ＲＣ型ポリフェーズフィルタを備える、
　付記４に記載の位相調整回路。
（付記６）
　前記バッファアンプは、
　前記ローカル周波数帯移相器の位相値設定によらず、前記周波数変換ミキサの飽和電力を出力する、
　付記１から付記５の何れか一に記載の位相調整回路。
（付記７）
　前記バッファアンプは、可変利得アンプである
　付記１から付記６の何れか一に記載の位相調整回路。
（付記８）
　前記バッファアンプは、
　利得を調整することにより、出力電力の大きさを制御する、
　付記１から付記７の何れか一に記載の位相調整回路。
（付記９）
　付記１から付記８の何れか一項に記載の位相調整回路と、前記位相調整回路が出力する出力電力を送信するアンテナとをそれぞれ複数備えるアレイアンテナ装置。
（付記１０）
　前記位相調整回路のそれぞれは、
　自回路における信号の振幅と位相とを調整することによって前記アンテナそれぞれが出力する前記出力電力の大きさと位相を変更し、前記出力電力を合成して生成されるビームパターンを変更する、
　付記９に記載のアレイアンテナ装置。
（付記１１）
　ローカル信号の周波数帯の信号の位相を調整し、調整後の信号を出力することと、
　前記調整後の信号と、当該調整後の信号とは別の信号とを入力し、前記調整後の信号と前記別の信号とを混合することと、
　周波数変換ミキサへ入力される入力電力を、前記周波数変換ミキサの電力についての入出力特性が線形領域から外れる入力電力の範囲まで増幅することと、
　を含む制御方法。
（付記１２）
　コンピュータに、
　ローカル信号の周波数帯の信号の位相を調整し、調整後の信号を出力することと、
　前記調整後の信号と、当該調整後の信号とは別の信号とを入力し、前記調整後の信号と前記別の信号とを混合することと、
　周波数変換ミキサへ入力される入力電力を、前記周波数変換ミキサの電力についての入出力特性が線形領域から外れる入力電力の範囲まで増幅することと、
　を実行させるプログラム。
　この出願は、２０１７年１０月２３日に出願された日本国特願２０１７－２０４６５５を基礎とする優先権を主張し、その開示の全てをここに取り込む。
　本発明は、位相調整回路及びアレイアンテナ装置に適用してもよい。
１・・・アレイアンテナ装置
５・・・コンピュータ
６・・・ＣＰＵ
７・・・メインメモリ
８・・・ストレージ
９・・・インターフェース
１０、１０ａ～１０ｄ・・・位相調整回路
１１・・・ローカル周波数帯移相器
１２・・・バッファアンプ
１３・・・周波数変換ミキサ
２０・・・ローカル信号生成回路
３０、３０ａ～３０ｄ・・・パワーアンプ
４０、４０ａ～４０ｄ・・・アンテナ
１１１・・・４相ポリフェーズフィルタ
１１２・・・位相微調整回路
１１２１・・・切り替えスイッチ回路
１１２２・・・ＬＣタンク
Ｒ１～Ｒ１６・・・抵抗
Ｃ１～Ｃ１６・・・キャパシタ
Ｍ１～Ｍ４・・・ｎＭＯＳトランジスタ
Ｉ１，Ｉ２・・・定電流源

Claims (12)

  1. 　ローカル信号の周波数帯の信号の位相を調整し、調整後の信号を出力するローカル周波数帯移相器と、
    　前記調整後の信号と、当該調整後の信号とは別の信号とを入力し、前記調整後の信号と前記別の信号とを混合する周波数変換ミキサと、
    　前記ローカル周波数帯移相器と前記周波数変換ミキサとの間に設けられ、前記周波数変換ミキサへ入力する入力電力を、前記周波数変換ミキサの電力についての入出力特性が線形領域から外れる入力電力の範囲まで増幅可能なバッファアンプと、
    　を備える位相調整回路。
  2. 　前記周波数変換ミキサの電力についての入出力特性が線形領域から外れる入力電力の範囲は、少なくとも前記周波数変換ミキサの１ｄＢ利得圧縮点以上の入力電力の範囲であり、
    　前記バッファアンプは、
    　前記入力電力を、少なくとも前記周波数変換ミキサの１ｄＢ利得圧縮点以上の入力電力の範囲まで増幅可能である、
    　請求項１に記載の位相調整回路。
  3. 　前記周波数変換ミキサの電力についての入出力特性が線形領域から外れる入力電力の範囲は、前記周波数変換ミキサの出力電力が飽和する入力電力の範囲であり、
    　前記バッファアンプは、
    　前記入力電力を、前記周波数変換ミキサの出力電力が飽和する入力電力の範囲まで増幅可能である、
    　請求項１または請求項２に記載の位相調整回路。
  4. 　前記ローカル周波数帯移相器は、
    　９０度ステップの４値直交信号を生成する４値直交信号生成回路と、
    　前記４値直交信号生成回路の後段にキャパシタンスの値を変更可能なキャパシタを有するＬＣタンクと、
    　を備える請求項１から請求項３の何れか一項に記載の位相調整回路。
  5. 　前記４値直交信号生成回路は、
    　ＲＣ型ポリフェーズフィルタを備える、
    　請求項４に記載の位相調整回路。
  6. 　前記バッファアンプは、
    　前記ローカル周波数帯移相器の位相値設定によらず、前記周波数変換ミキサの飽和電力を出力する、
    　請求項１から請求項５の何れか一項に記載の位相調整回路。
  7. 　前記バッファアンプは、可変利得アンプである
    　請求項１から請求項６の何れか一項に記載の位相調整回路。
  8. 　前記バッファアンプは、
    　利得を調整することにより、出力電力の大きさを制御する、
    　請求項１から請求項７の何れか一項に記載の位相調整回路。
  9. 　請求項１から請求項８の何れか一項に記載の位相調整回路と、前記位相調整回路が出力する出力電力を送信するアンテナとをそれぞれ複数備えるアレイアンテナ装置。
  10. 　前記位相調整回路のそれぞれは、
    　自回路における信号の振幅と位相とを調整することによって前記アンテナそれぞれが出力する前記出力電力の大きさと位相を変更し、前記出力電力を合成して生成されるビームパターンを変更する、
    　請求項９に記載のアレイアンテナ装置。
  11. 　ローカル信号の周波数帯の信号の位相を調整し、調整後の信号を出力することと、
    　前記調整後の信号と、当該調整後の信号とは別の信号とを入力し、前記調整後の信号と前記別の信号とを混合することと、
    　周波数変換ミキサへ入力される入力電力を、前記周波数変換ミキサの電力についての入出力特性が線形領域から外れる入力電力の範囲まで増幅することと、
    　を含む制御方法。
  12. 　コンピュータに、
    　ローカル信号の周波数帯の信号の位相を調整し、調整後の信号を出力することと、
    　前記調整後の信号と、当該調整後の信号とは別の信号とを入力し、前記調整後の信号と前記別の信号とを混合することと、
    　周波数変換ミキサへ入力される入力電力を、前記周波数変換ミキサの電力についての入出力特性が線形領域から外れる入力電力の範囲まで増幅することと、
    　を実行させるプログラム。
PCT/JP2018/039261 2017-10-23 2018-10-23 位相調整回路及びアレイアンテナ装置 WO2019082866A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/757,949 US10998627B2 (en) 2017-10-23 2018-10-23 Phase adjustment circuit and array antenna device
JP2019551139A JP6853516B2 (ja) 2017-10-23 2018-10-23 位相調整回路及びアレイアンテナ装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-204655 2017-10-23
JP2017204655 2017-10-23

Publications (1)

Publication Number Publication Date
WO2019082866A1 true WO2019082866A1 (ja) 2019-05-02

Family

ID=66246491

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/039261 WO2019082866A1 (ja) 2017-10-23 2018-10-23 位相調整回路及びアレイアンテナ装置

Country Status (3)

Country Link
US (1) US10998627B2 (ja)
JP (1) JP6853516B2 (ja)
WO (1) WO2019082866A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114883763A (zh) * 2022-04-15 2022-08-09 大连海事大学 一种基于电容加载耦合双线的紧凑型可调差分移相器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11894968B2 (en) * 2022-01-31 2024-02-06 Swiftlink Technologies Inc. Inphase quadrature current selector amplifiers for wireless communication

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009101993A1 (ja) * 2008-02-14 2009-08-20 Nec Corporation 移相器及びその制御方法、アレイアンテナを備える無線通信装置
JP2017183881A (ja) * 2016-03-29 2017-10-05 パナソニックＩｐマネジメント株式会社 フェーズドアレイ送信装置及びキャリアリーク補正方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682991B2 (ja) * 1984-11-09 1994-10-19 株式会社日立製作所 周波数変換回路
US6115419A (en) * 1999-10-21 2000-09-05 Philips Electronics North America Corporation Adaptive digital beamforming receiver with π/2 phase shift to improve signal reception
JP2003298441A (ja) * 2002-04-01 2003-10-17 Hitachi Ltd 低消費電力受信装置
US7002281B2 (en) * 2003-07-16 2006-02-21 Biode Inc. Multi-reflective acoustic wave device
US7962112B2 (en) * 2006-12-12 2011-06-14 Texas Instruments Deutschland Gmbh Heterodyne receiver
US7844242B2 (en) * 2007-03-14 2010-11-30 Broadcom Corporation Wireless communication device with programmable antenna system
JP2010273069A (ja) * 2009-05-21 2010-12-02 Renesas Electronics Corp 受信器、送受信器および携帯端末装置
US8831073B2 (en) * 2009-08-31 2014-09-09 Sony Corporation Wireless transmission system, wireless communication device, and wireless communication method
JP5267398B2 (ja) * 2009-09-25 2013-08-21 富士通株式会社 自動回路設計用パレートデータ生成プログラム、方法及び装置、並びに自動回路設計プログラム、方法及び装置
WO2011121979A1 (ja) 2010-03-29 2011-10-06 旭化成エレクトロニクス株式会社 位相調整回路、位相調整方法
CN102201789B (zh) * 2010-07-14 2014-04-23 锐迪科科技有限公司 Lnb下变频芯片电路及芯片、lnb下变频电路及方法
DE102012202007A1 (de) * 2012-02-10 2013-08-14 Robert Bosch Gmbh Radarsensor
EP2642256B1 (en) * 2012-03-23 2018-07-18 ams AG Measurement arrangement and method
US9510396B2 (en) * 2012-06-07 2016-11-29 Panasonic Intellectual Property Management Co., Ltd. High-frequency heating device
US9001932B2 (en) * 2012-12-29 2015-04-07 Motorola Solutions, Inc. Method and apparatus for extracting the quadrature component of a complex signal from the in-phase component after baseband digitizing using a complex transform
US8948326B2 (en) * 2013-03-15 2015-02-03 Analog Devices Technology Circuit architecture for I/Q mismatch mitigation in direct conversion receivers
WO2015008113A1 (en) * 2013-07-18 2015-01-22 Freescale Semiconductor, Inc. Apparatus and method for determining impedance characteristics of an electrical load
JP6146345B2 (ja) * 2014-03-04 2017-06-14 ソニー株式会社 受信装置、チューナーおよび回路
US9841449B2 (en) * 2015-11-30 2017-12-12 Keysight Technologies, Inc. Apparatus and method for cable phase correction for vector analyzer remote heads
WO2018052935A1 (en) * 2016-09-16 2018-03-22 Board Of Regents, The University Of Texas System Magnetless non-reciprocal devices using modulated filters
EP3418701A1 (de) * 2017-06-21 2018-12-26 VEGA Grieshaber KG Füllstandreflektometer mit veränderbarem messablauf
US10567063B1 (en) * 2019-03-20 2020-02-18 Analog Devices International Unlimited Company Phase shift module with an enhanced frequency multiplier and temperature compensation in local oscillator path

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009101993A1 (ja) * 2008-02-14 2009-08-20 Nec Corporation 移相器及びその制御方法、アレイアンテナを備える無線通信装置
JP2017183881A (ja) * 2016-03-29 2017-10-05 パナソニックＩｐマネジメント株式会社 フェーズドアレイ送信装置及びキャリアリーク補正方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114883763A (zh) * 2022-04-15 2022-08-09 大连海事大学 一种基于电容加载耦合双线的紧凑型可调差分移相器
CN114883763B (zh) * 2022-04-15 2023-06-09 大连海事大学 一种基于电容加载耦合双线的紧凑型可调差分移相器

Also Published As

Publication number Publication date
US20200266538A1 (en) 2020-08-20
US10998627B2 (en) 2021-05-04
JP6853516B2 (ja) 2021-03-31
JPWO2019082866A1 (ja) 2020-11-12

Similar Documents

Publication Publication Date Title
US8681894B2 (en) Digital affine transformation modulated power amplifier for wireless communications
ES2282128T3 (es) Amplificador en arquitectura paralela usando tecnicas de control en fase digital.
Koh et al. A 6–18 GHz 5-bit active phase shifter
CN107124154B (zh) 一种宽带高精度有源移相器
US11545950B2 (en) Apparatus and methods for vector modulator phase shifters
KR20190040118A (ko) Rf 회로를 바이어싱하는 시스템 및 방법
US9344038B2 (en) Tri-phase digital polar modulator
KR20130110187A (ko) 가변 위상 쉬프터-감쇠기
JP5239451B2 (ja) 差動単相変換回路
US9154167B1 (en) Radio frequency transmitting device and radio frequency receiving device
US10348260B2 (en) Amplifier circuit and filter
US8482344B2 (en) Frequency-variable filter
JP6853516B2 (ja) 位相調整回路及びアレイアンテナ装置
Park et al. A K-band 5-bit digital linear phase rotator with folded transformer based ultra-compact quadrature generation
Jang et al. 79-GHz digital attenuator-based variable-gain vector-sum phase shifter with high linearity
US20110133837A1 (en) Variable gain amplifier
JP6440919B1 (ja) 可変利得増幅器およびベクトル合成型移相器
KR102670400B1 (ko) 위상천이장치 및 이를 이용한 방법
JP6474131B2 (ja) ベクトル合成型移相器およびベクトル合成型移相器の制御方法
Shen et al. A 28 GHz 8-bit calibration-free LO-path phase shifter using transformer-based vector summing topology in 40 nm CMOS
EP3742608A1 (en) Programmable gain amplifier
JP2023501475A (ja) 電流ステアリングデジタル－アナログ変換器に組み込まれた可変出力電力（ｖｏｐ）
Cheng et al. High-dynamic-range programmable gain amplifier with linear-in-dB and DAC gain control
CN112042114A (zh) 一种射频接收机、射频发射机及通信设备
Pomorev et al. C-Band Digitally Controlled Phase Shifter Design

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18871399

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019551139

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18871399

Country of ref document: EP

Kind code of ref document: A1