WO2018139225A1 - 信号処理装置 - Google Patents

信号処理装置 Download PDF

Info

Publication number
WO2018139225A1
WO2018139225A1 PCT/JP2018/000750 JP2018000750W WO2018139225A1 WO 2018139225 A1 WO2018139225 A1 WO 2018139225A1 JP 2018000750 W JP2018000750 W JP 2018000750W WO 2018139225 A1 WO2018139225 A1 WO 2018139225A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
processed
output
value
phase
Prior art date
Application number
PCT/JP2018/000750
Other languages
English (en)
French (fr)
Inventor
貴之 小川
Original Assignee
Kyb株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyb株式会社 filed Critical Kyb株式会社
Priority to CN201880008217.3A priority Critical patent/CN110199475B/zh
Publication of WO2018139225A1 publication Critical patent/WO2018139225A1/ja

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00Networks using active elements
    • H03H11/02Multiple-port networks
    • H03H11/04Frequency selective two-port networks
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks

Definitions

  • the present invention relates to a signal processing device.
  • This type of signal processing device is used in, for example, a control device or the like, and processes a signal output from a sensor and inputs the signal to the control device.
  • the signal processing device is widely used in various devices in order to remove noise included in the sensor output and extract only the frequency band components required by the control device from the sensor output signal.
  • the signal processing device is a band-pass filter as disclosed in JP2013-1304A. Specifically, the signal processing device processes the signal output by the acceleration sensor, removes noise and steady acceleration components during curve driving, and extracts only the vibration components in the frequency band that deteriorate the riding comfort of the vehicle. Used to do.
  • the signal processing apparatus is used to extract only the component to be extracted from various signals, but the output signal obtained by processing the signal has a phase inevitably with respect to the original signal. It will shift.
  • an object of the present invention is to provide a signal processing device that can eliminate the phase shift.
  • the signal processing apparatus of the present invention includes a filter for filtering a signal and an output unit that outputs an output signal based on the phase of the signal and the processed signal processed by the filter. An output signal without deviation is obtained.
  • FIG. 1 is a diagram showing a configuration of a signal processing device according to the first embodiment.
  • FIG. 2 is a diagram showing waveforms of the original signal and the signal after the high-pass filter processing.
  • FIG. 3 is a diagram illustrating a waveform of an output signal that is output when an original signal is processed by the signal processing device according to the first embodiment.
  • FIG. 4 is a diagram showing a waveform of an original signal whose amplitude center value is not zero.
  • FIG. 5 is a diagram illustrating a waveform of an output signal that is output when an original signal whose amplitude center value is not 0 is processed by the signal processing device according to the first embodiment.
  • FIG. 6 is a diagram illustrating a configuration of the signal processing device according to the second embodiment.
  • FIG. 1 is a diagram showing a configuration of a signal processing device according to the first embodiment.
  • FIG. 2 is a diagram showing waveforms of the original signal and the signal after the high-pass filter processing.
  • FIG. 3 is
  • FIG. 7 is a diagram showing waveforms of the original signal and the signal after the low-pass filter processing.
  • FIG. 8 is a diagram illustrating a waveform of an output signal that is output when an original signal is processed by the signal processing device according to the second embodiment.
  • FIG. 9 is a diagram illustrating a configuration of a signal processing device according to the third embodiment.
  • FIG. 10 is a diagram illustrating a waveform of an output signal output when an original signal is processed by the signal processing device according to the third embodiment.
  • the signal processing device S1 of the first embodiment includes a filter 1 and an output unit 2 as shown in FIG.
  • the signal processing device S1 performs high-pass filter processing on the original signal IS.
  • the filter 1 is a high-pass filter.
  • the signal IS output by the acceleration sensor A detecting the acceleration is used as an original signal, the signal IS is subjected to a high-pass filter process, and a processed signal TS is output. To do.
  • the processed signal TS is input to the output unit 2.
  • the signal IS is input to the output unit 2 as it is.
  • the filter 1 may be an analog filter, but may be a filter in which the arithmetic processing unit is realized by executing software.
  • the cut-off frequency of the filter 1 may be set so as to be suitable for extraction of components in the frequency band required by the control device using the output signal OS output from the signal processing device S1.
  • the output unit 2 outputs the output signal OS based on the phase of the processed signal TS processed by the signal IS and the filter 1.
  • the process in which the output unit 2 outputs the output signal OS will be described by taking as an example a case where the signal IS has a waveform with amplitude centered at 0 and the amplitude center value is 0.
  • the output process of the output signal OS when the signal IS has a waveform with the amplitude center value ⁇ as the center will be described.
  • the output unit 2 compares the signal IS with the processed signal TS and determines whether the phase is the same or the opposite phase. That the signal IS and the processed signal TS are in phase means that both the signal IS and the processed signal TS are equal to or greater than 0 with reference to 0 as the amplitude center. In the upper range, or both are less than 0 and in the range below the time axis in FIG.
  • the fact that the signal IS and the processed signal TS are in opposite phases means that one of the signal IS and the processed signal TS is in the range above the time axis in FIG. This indicates a case where the other of the IS and the processed signal TS is less than 0 and is in the range below the time axis in FIG.
  • the output signal OS does not become an opposite phase signal to the signal IS, but the signal IS and the processed signal TS are processed.
  • the output signal OS is a signal having an opposite phase to the signal IS.
  • the output unit 2 outputs 0 as the output signal OS when the signal IS and the processed signal TS are in opposite phases.
  • the absolute value of the signal IS is always compared with the absolute value of the processed signal TS, and a signal having a small absolute value is used as the output signal OS. Select and output.
  • the output unit 2 uses the value U1 of the signal IS and the value U2 of the processed signal TS to determine whether the signal IS and the processed signal TS are in phase or in reverse phase. Judgment is made using the multiplied value.
  • the value obtained by multiplying the value U1 of the signal IS and the value U2 of the processed signal TS is equal to or greater than 0, that is, when U1 ⁇ U2 ⁇ 0, the output unit 2 determines that the signal IS and the processed signal TS are It is determined that they are in phase.
  • the output unit 2 determines that the signal IS and the processed signal are equal to each other when the value obtained by multiplying the value U1 of the signal IS and the value U2 of the processed signal TS is less than 0, that is, U1 ⁇ U2 ⁇ 0. It is determined that TS is in an opposite phase. In short, whether or not the signal IS and the processed signal TS are in phase is determined by whether or not the signs of both coincide. If the output unit 2 determines that the signal IS and the processed signal TS are in phase, the output unit 2 compares the absolute value
  • the output unit 2 selects the processed signal TS, outputs the value U2 of the processed signal TS as the value of the output signal OS, and
  • the signal IS is selected and the value U1 of the signal IS is output as the value of the output signal OS.
  • the output unit 2 determines that the signal IS and the processed signal TS are in opposite phases, the output unit 2 outputs 0 as the value of the output signal OS.
  • the output signal OS corresponds to the signal IS indicated by the broken line in FIG. 3, as indicated by the solid line in FIG.
  • the signal does not shift in phase but has the same phase waveform. Therefore, the output signal OS is output as a signal having no phase shift with respect to the original signal IS output from the acceleration sensor A. Therefore, in the control device using the output signal OS processed by the signal processing device S1, when performing the control, the phase margin is ensured and the control does not become unstable even if the control gain is set high. Performance is improved.
  • the filter 1 is a high-pass filter, but a low-pass filter may be used.
  • the filter 1 is a low-pass filter
  • the processed signal TS is delayed in phase with respect to the signal IS.
  • a signal having a smaller absolute value of the absolute value of the signal IS and the absolute value of the processed signal TS is used as the output signal OS. If the output is 0 when the phase is opposite, the phase shift between the signal IS and the output signal OS is prevented.
  • the signal IS is a signal having a waveform that vibrates around 0 as the amplitude center, but the amplitude center value may not be 0. In this case, the following may be performed.
  • the signal processor S1 performs high-pass filter processing on the signal IS, assuming that the signal IS is centered around the amplitude center value ⁇ other than 0 of the signal IS, when the signal IS is processed by the filter 1, the processed signal TS is Information on the amplitude center value ⁇ is lost, and a waveform with the amplitude centered at 0 is obtained. Therefore, in this case, the offset value is set to the amplitude center value ⁇ , the signal IS is offset, and the signal IS after the offset is converted into a waveform with the amplitude centered at 0.
  • the signal TS may be compared to determine whether or not the phase is the same, and the processing as described above may be performed.
  • the filter 1 is a low-pass filter and the signal processing device S1 performs low-pass filter processing on the signal IS, it is determined whether or not the signal IS and the processed signal TS are in phase with respect to the amplitude center value ⁇ . That's fine. Therefore, as shown in FIG. 4, when the signal IS has a waveform that is centered on the amplitude center value ⁇ deviated from 0, the processed signal TS subjected to the low-pass filter processing also has an amplitude centering on the amplitude center value ⁇ . Therefore, the amplitude center value ⁇ is set as an offset value, and the signal IS and the processed signal TS are offset by the offset value ⁇ to determine whether or not they are in phase.
  • the output unit 2 performs the above-described calculation, offsets the signal IS and the processed signal TS by the offset value ⁇ , and obtains the value U1 off of the offset signal IS and the value U2 off of the processed signal TS after the offset. obtain.
  • the output unit 2 compares the value U1 off of the signal IS after the offset with the value U2 off of the processed signal TS after the offset to determine whether the signal IS and the processed signal TS are in phase. Judge in the way. The output unit 2 determines whether or not they are in phase using a value obtained by multiplying the value U1 off of the signal IS after offset and the value U2 off of the processed signal TS after offset. The output unit 2, the value obtained by multiplying the value U2 off value U1 off and after the offset processed signal TS signal IS after the offset is 0 or more, i.e., if it is U1 off ⁇ U2 off ⁇ 0 The signal IS and the processed signal TS are determined to be in phase.
  • the output unit 2 determines that the value obtained by multiplying the value U1 off of the signal IS after offset by the value U2 off of the processed signal TS after offset is less than 0, that is, U1 off ⁇ U2 off ⁇ 0. If there is, it is determined that the signal IS and the processed signal TS are in opposite phases.
  • the output unit 2 determines that the signal IS and the processed signal TS are in phase, the absolute value
  • the signal processing device S1 when the signal processing device S1 processes the signal IS and outputs the output signal OS, the output signal OS is not shifted in phase with respect to the signal IS as shown in FIG. Become. In this way, when the signal IS has a waveform that has an amplitude center value other than 0, the signal processing device S1 uses the amplitude center value as the offset value ⁇ , and the offset signal ⁇ and the post-offset processed signal TS Are compared to determine whether or not they have the same phase, and an output signal OS is generated. In this way, the signal processing device S1 can output the output signal OS having the same phase as the signal IS even if the signal IS has a waveform that has an amplitude center value other than 0. Note that when the amplitude center value is 0, the offset value ⁇ may be set to 0. Therefore, the signal processing device S1 that performs the offset processing can also handle the waveform processing of the signal IS having the amplitude center at 0.
  • the output signal OS is output as a signal having no phase shift with respect to the original signal IS output from the acceleration sensor A, even if the signal IS has a waveform that has an amplitude center value other than 0. Therefore, in the control device using the output signal OS processed by the signal processing device S1, when performing the control, the phase margin is ensured and the control does not become unstable even if the control gain is set high. Performance is improved.
  • the waveform of the processed signal TS is not approximated. Therefore, when the filter 1 is a first-order low-pass filter or a first-order high-pass filter, the phase shift between the signal IS and the processed signal TS is less than when a high-order low-pass filter or a high-pass filter is used. The distortion of the output signal OS can be reduced.
  • the signal processing device S2 of the second embodiment includes a low-pass filter 3 and an output unit 4 as shown in FIG.
  • the signal processing device S2 uses the low-pass filter 3 to perform processing for extracting high-frequency components contained in the original signal IS.
  • the low-pass filter 3 performs a low-pass filter process using the signal IS output by the acceleration sensor A detecting an acceleration as an original signal, and outputs a processed signal TS.
  • the processed signal TS is input to the output unit 4.
  • the signal IS is input to the output unit 4 as it is.
  • the low-pass filter 3 may be an analog filter, but may be a filter in which the arithmetic processing unit is realized by executing software.
  • the cut-off frequency of the low-pass filter 3 may be set so as to be suitable for extraction of components in the frequency band required by the control device that uses the output signal OS output from the signal processing device S2.
  • the processed signal TS processed by the low-pass filter 3 becomes a signal having a waveform (phase broken line in FIG. 7) whose phase is delayed with respect to the signal IS indicated by the solid line in FIG.
  • the output unit 4 outputs the output signal OS based on the phase of the processed signal TS processed by the signal IS and the low-pass filter 3.
  • the output unit 4 outputs an output signal based on the dead band amount calculation unit 41 that calculates the dead band amount based on the signal IS and the processed signal TS, and the dead band amount calculated by the signal IS and the dead band amount calculation unit 41.
  • a signal processing unit 42 that outputs an OS.
  • the dead band amount calculation unit 41 sets Uref> 0 as the positive dead band amount Dp when Uref> 0, and Uref ⁇ In the case of 0, the positive dead zone amount Dp is set to 0.
  • the positive dead zone amount Dp is a dead zone amount used when the value U1 of the signal IS is positive.
  • the dead zone amount calculation unit 41 sets U1 ⁇ 0 as a condition, when Uref ⁇ 0, the negative dead zone amount Dm is set as Uref, and when Uref ⁇ 0, sets the negative dead zone amount Dm as 0.
  • the negative dead band amount Dm is a dead band amount used when the value U1 of the signal IS is negative.
  • the positive dead band amount Dp in this case is 0 when Uref ⁇ 0, and is the value Uref of the processed signal TS when Uref> 0. Therefore, when the signal IS exceeds 0 and the signal IS and the processed signal TS are in opposite phases, the signal processing unit 42 sets the signal IS as the output signal OS.
  • the signal processing unit 42 converts the processed signal TS from the signal IS.
  • the output signal OS is generated by subtraction. That is, the signal processing unit 42 uses the signal IS as the output signal OS when U1> 0 and Uref ⁇ 0, and subtracts the processed signal TS from the signal IS when U1> 0, Uref> 0 and U1> Uref. An output signal OS is generated.
  • the signal processing unit 42 when the value U1 of the signal IS exceeds 0, the value Uref of the processed signal TS exceeds 0, and the value U1 of the signal IS is equal to or less than the positive dead band amount Dp, that is, When U1> 0, Uref> 0 and U1 ⁇ Dp, the value U of the output signal OS is set to 0.
  • the positive dead band amount Dp in this case is the value Uref of the processed signal TS. Therefore, when the value U1 of the signal IS exceeds 0, the processed signal TS exceeds 0, and the signal IS is equal to or lower than the processed signal TS, that is, when U1> 0, Uref> 0 and U1 ⁇ Uref
  • the signal processing unit 42 sets 0 as the output signal OS.
  • the signal processing unit 42 uses the positive dead zone amount Dp.
  • the signal processing unit 42 subtracts the positive dead zone amount Dp from the signal IS.
  • the obtained signal is defined as an output signal OS.
  • the signal processing unit 42 sets 0 when the signal IS is smaller than the positive dead band amount Dp because the signal IS is in the dead band. Assume that the output signal OS.
  • the signal processing unit 42 is configured to output the output signal OS when the value U1 of the signal IS is less than 0 and the value U1 of the signal IS is less than the negative dead band amount Dm, that is, when U1 ⁇ 0 and U1 ⁇ Dm.
  • the negative dead band amount Dp in this case is 0 when Uref ⁇ 0, and is the value Uref of the processed signal TS when Uref ⁇ 0. Therefore, when the signal IS is less than 0 and the signal IS and the processed signal TS are in opposite phases, the signal processing unit 42 sets the signal IS as the output signal OS.
  • the signal processing unit 42 subtracts the processed signal TS from the signal IS. To generate an output signal OS. That is, the signal processing unit 42 uses the signal IS as the output signal OS when U1 ⁇ 0 and Uref ⁇ 0, and subtracts the processed signal TS from the signal IS when U1 ⁇ 0, Uref ⁇ 0 and U1 ⁇ Uref. An output signal OS is generated.
  • the signal processing unit 42 when the value U1 of the signal IS is less than 0, the value Uref of the processed signal TS is less than 0, and the value U1 of the signal IS is greater than or equal to the negative dead band amount Dm, That is, when U1 ⁇ 0, Uref ⁇ 0, and U1 ⁇ Dm, the value U of the output signal OS is set to 0.
  • the negative dead band amount Dm in this case is the value Uref of the processed signal TS. Therefore, when the value U1 of the signal IS is less than 0, the processed signal TS is less than 0, and the signal IS is greater than or equal to the processed signal TS, that is, U1 ⁇ 0, Uref ⁇ 0 and U1 ⁇ Uref. In this case, the signal processing unit 42 sets 0 as the output signal OS.
  • the signal processing unit 42 uses the negative dead band amount Dm, and when the signal IS is smaller than the negative dead band amount Dm, subtracts the negative dead band amount Dm from the signal IS.
  • the obtained signal is defined as an output signal OS.
  • the signal processing unit 42 sets 0 when the signal IS is in the dead band amount when the signal IS is larger than the negative dead band amount Dm. Assume that the output signal OS.
  • the signal processing unit 42 sets the signal IS as the output signal OS when the signal IS and the processed signal TS are in opposite phases. Further, the signal processing unit 42 calculates the processed signal TS from the signal IS when the signal IS and the processed signal TS have the same phase and the absolute value of the signal IS exceeds the absolute value of the processed signal TS. The subtracted signal is defined as an output signal OS. Further, the signal processing unit 42 sets 0 as the output signal OS when the signal IS and the processed signal TS have the same phase and the absolute value of the signal IS is equal to or smaller than the absolute value of the processed signal TS.
  • the output signal OS is output as a signal having a waveform shown in FIG.
  • the output signal OS is a signal IS when the signal IS and the processed signal TS are in opposite phases, and a processed signal that has been low-pass filtered from the signal IS when the above condition is met. Since the signal is obtained by subtracting TS, the signal has a waveform of a high frequency component included in the signal IS.
  • the output signal OS is the signal IS when the signal IS and the processed signal TS are in opposite phases, and the signal IS and the processed signal TS are in phase and the absolute value of the signal IS is the absolute value of the processed signal TS. Since it is 0 when the value is less than the value, it is prevented from being out of phase with the signal IS.
  • the signal processing device S2 processes the signal IS to generate the output signal OS, an output signal OS that is a high-frequency component included in the signal IS and has the same phase as the signal IS is obtained. Therefore, the signal processing device S2 can perform a process of extracting a high frequency component from the original signal IS output from the acceleration sensor A, and can output an output signal OS having no phase shift. Therefore, in the control device using the output signal OS processed by the signal processing device S2, when performing the control, the phase margin is secured and the control does not become unstable even if the control gain is set high. Performance is improved.
  • the signal processing device S3 includes a high-pass filter 5 and an output unit 6, as shown in FIG. In this example, the signal processing device S3 performs high-pass filter processing on the original signal IS.
  • the high-pass filter 5 performs high-pass filter processing using the signal IS output by the acceleration sensor A detecting acceleration as an original signal, and outputs a processed signal TS.
  • the processed signal TS is input to the output unit 6.
  • the signal IS is input to the output unit 6 as it is.
  • the high-pass filter 5 may be an analog filter, but may be a filter in which the arithmetic processing unit is realized by executing software.
  • the cut-off frequency of the high-pass filter 5 may be set so as to be suitable for extraction of components in the frequency band required by the control device using the output signal OS output from the signal processing device S3.
  • the processed signal TS processed by the high-pass filter 5 is a signal having a waveform (phase broken line in FIG. 2) whose phase advances with respect to the signal IS indicated by the solid line in FIG.
  • the output unit 6 outputs the output signal OS based on the phase of the processed signal TS processed by the signal IS and the high-pass filter 5.
  • the output unit 6 includes a saturation upper limit value calculation unit 61 that obtains a saturation upper limit value based on the signal IS and the processed signal TS, and a saturation upper limit value obtained by the signal IS and the saturation upper limit value calculation unit 61.
  • a signal processing unit 62 that generates an output signal OS.
  • the saturation upper limit value calculation unit 61 sets Uref> 0 as the condition, and when Uref> 0, sets the positive saturation upper limit value Lp as Uref. In the case of Uref ⁇ 0, the positive saturation upper limit Lp is set to 0.
  • the positive saturation upper limit Lp is a saturation upper limit used when the value U1 of the signal IS is positive. Further, on the condition of U1 ⁇ 0, the saturation upper limit value calculation unit 61 sets the negative saturation upper limit value Lm to Uref when Uref ⁇ 0, and sets the negative saturation upper limit value Lm to 0 when Uref ⁇ 0.
  • the negative saturation upper limit Lm is a saturation upper limit used when the value U1 of the signal IS is negative.
  • the signal IS exceeds 0, the value Uref of the processed signal TS exceeds 0, and the value U1 of the signal IS is equal to or less than the positive saturation upper limit Lp, that is, U1> 0, When Uref> 0 and U1 ⁇ Lp, the signal IS is the output signal OS.
  • the positive saturation upper limit Lp in this case is the value Uref of the processed signal TS. Therefore, if the signal IS exceeds 0, the processed signal TS exceeds 0, and the signal IS is equal to or smaller than the processed signal TS, that is, if U1> 0, Uref> 0 and U1 ⁇ Uref, signal processing is performed.
  • the unit 62 uses the signal IS as the output signal OS.
  • the signal processing unit 62 determines that the signal IS exceeds 0, the value Uref of the processed signal TS exceeds 0, and the value U1 of the signal IS exceeds the positive saturation upper limit Lp, that is, Uref When> 0 and U1> Lp, the value U of the output signal OS is set to a positive saturation upper limit Lp. Since the positive saturation upper limit Lp in this case is the value Uref of the processed signal TS, when the processed signal TS exceeds 0 and the signal IS exceeds the processed signal TS, the signal processing unit 62 Uses the processed signal TS as the output signal OS. That is, when U1> 0, Uref> 0, and U1> Uref, the signal processing unit 62 sets the processed signal TS as the output signal OS.
  • the signal processing unit 62 when the value U1 of the signal IS exceeds 0, the value Uref of the processed signal TS is less than 0, and the value U1 of the signal IS exceeds the positive saturation upper limit Lp, That is, when U1> 0, Uref ⁇ 0, and U1> Lp, the output signal OS is set to a positive saturation upper limit Lp.
  • the positive saturation upper limit Lp in this case is 0 when Uref ⁇ 0. Therefore, when the signal IS exceeds 0 and the signal IS and the processed signal TS are in opposite phases, the signal processing unit 62 sets the output signal OS to 0. That is, the signal processing unit 62 sets the output signal OS to 0 when U1> 0 and Uref ⁇ 0.
  • the signal processing unit 62 uses the positive saturation upper limit Lp.
  • the signal IS is set as the output signal OS, and the signal IS Is greater than the positive saturation upper limit Lp, the positive saturation upper limit Lp is used as the output signal OS.
  • the signal processing unit 62 when the signal IS is less than 0, the value Uref of the processed signal TS is less than 0, and the value U1 of the signal IS is greater than or equal to the negative saturation upper limit Lm, that is, When U1 ⁇ 0, Uref ⁇ 0, and U1 ⁇ Lm, the signal IS is the output signal OS.
  • the negative saturation upper limit Lm in this case is the value Uref of the processed signal TS. Therefore, when the signal IS is less than 0, the processed signal TS is less than 0, and the signal IS is greater than or equal to the processed signal TS, that is, when U1 ⁇ 0, Uref ⁇ 0 and U1 ⁇ Uref,
  • the signal processing unit 62 uses the signal IS as the output signal OS.
  • the signal processing unit 62 when the signal IS is less than 0, the value Uref of the processed signal TS is less than 0, and the value U1 of the signal IS is less than the negative saturation upper limit Lm, that is, When U1 ⁇ 0, Uref ⁇ 0, and U1 ⁇ Lm, the value U of the output signal OS is set to the negative saturation upper limit Lm.
  • the negative saturation upper limit Lp in this case is the value Uref of the processed signal TS. Therefore, when the signal IS is less than 0, the processed signal TS is less than 0, and the signal IS is less than the processed signal TS, the signal processing unit 62 sets the processed signal TS as the output signal OS. . In other words, the signal processing unit 62 sets the signal IS as the output signal OS when U1 ⁇ 0, Uref ⁇ 0, and U1 ⁇ Uref.
  • the signal processing unit 62 determines that the value U1 of the signal IS is less than 0, the value Uref of the processed signal TS is 0 or more, and the value U1 of the signal IS is less than the negative saturation upper limit Lm, that is, , U1 ⁇ 0, Uref ⁇ 0, and U1 ⁇ Lp, the output signal OS is set to a negative saturation upper limit Lm.
  • the negative saturation upper limit Lm is 0 when Uref ⁇ 0. Therefore, when the signal IS is less than 0 and the signal IS and the processed signal TS are in opposite phases, the signal processing unit 62 sets the output signal OS to 0. That is, the signal processing unit 62 sets the output signal OS to 0 when U1 ⁇ 0 and Uref ⁇ 0.
  • the signal processing unit 62 when the signal IS and the processed signal TS have the same phase and the absolute value of the signal IS is equal to or smaller than the absolute value of the processed signal TS, Is the output signal OS. Further, the signal processing unit 62 outputs the processed signal TS to the output signal OS when the signal IS and the processed signal TS are in phase and the absolute value of the signal IS exceeds the absolute value of the processed signal TS. And Furthermore, the signal processing unit 62 sets 0 as the output signal OS when the signal IS and the processed signal TS are in opposite phases.
  • the output signal OS is output as a signal having a waveform shown in FIG. As shown in FIG. 10, the output signal OS is a signal having the same phase as the signal IS but not shifted in phase. Therefore, the output signal OS is output as a signal having no phase shift with respect to the original signal IS output from the acceleration sensor A. Therefore, the signal processing device S3 can perform high-pass filter processing on the original signal IS output from the acceleration sensor A and output an output signal OS without phase shift. Therefore, in the control device using the output signal OS processed by the signal processing device S3, when performing the control, the phase margin is ensured and the control does not become unstable even if the control gain is set high. Performance is improved.
  • the signal processing devices S1, S2, and S3 process the signal IS output from the acceleration sensor A.
  • the original signal IS is not limited to this, and signals other than the sensor can be processed. Of course.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Networks Using Active Elements (AREA)
  • Soundproofing, Sound Blocking, And Sound Damping (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

信号に対して出力信号の位相ずれを解消できる信号処理装置を提供する。そのため、本発明の信号処理装置は、信号(IS)を濾波するフィルタ(1)と、信号(IS)とフィルタ(1)で処理した処理後信号(TS)の位相に基づいて出力信号(OS)を出力する出力部(2)とを備えて構成されている。

Description

信号処理装置
 本発明は、信号処理装置に関する。
 この種の信号処理装置は、たとえば、制御装置等に使用されており、センサが出力する信号を処理して制御装置へ入力する。信号処理装置は、センサの出力に含まれるノイズを除去し、センサの出力信号から制御装置で必要となる周波数帯成分のみを抽出するため、各種機器に広範に使用されている。
 たとえば、鉄道車両用制振装置に適用された場合を例に挙げれば、JP2013-1304Aに開示されているように、信号処理装置は、バンドパスフィルタとされている。具体的には、信号処理装置は、加速度センサが出力する信号を処理して、ノイズと曲線走行時の定常加速度成分を除去して、車両における乗心地を悪化させる周波数帯の振動成分のみを抽出するために使用される。
 このように、信号処理装置は、種々の信号から抽出したい成分のみを抽出するために使用されているが、信号を処理して得られた出力信号は元のオリジナルの信号に対してどうしても位相がずれてしまう。
 よって、信号処理装置で処理して得られた出力信号を用いる制御システムでは、制御ゲインを高くするとシステム的に不安定となるために、制御性能を高めたくとも限界がある。
 また、フィルタの次数を高次のものとすると、ゲイン減衰率はよくなるが、位相角が増えてしまうため、問題の解決に至らない。
 そこで、本発明は、位相ずれを解消できる信号処理装置を提供を目的としている。
 本発明の信号処理装置は、信号を濾波するフィルタと、信号とフィルタで処理した処理後信号の位相に基づいて出力信号を出力する出力部とを備えているので、オリジナルの信号に対して位相ずれのない出力信号が得られる。
図1は、第一の実施の形態における信号処理装置の構成を示した図である。 図2は、オリジナルの信号とハイパスフィルタ処理後の信号との波形を示した図である。 図3は、第一の実施の形態における信号処理装置でオリジナルの信号を処理した際に出力される出力信号の波形を示した図である。 図4は、振幅中心値が0でないオリジナルの信号の波形を示した図である。 図5は、第一の実施の形態における信号処理装置で振幅中心値が0でないオリジナルの信号を処理した際に出力される出力信号の波形を示した図である。 図6は、第二の実施の形態における信号処理装置の構成を示した図である。 図7は、オリジナルの信号とローパスフィルタ処理後の信号との波形を示した図である。 図8は、第二の実施の形態における信号処理装置でオリジナルの信号を処理した際に出力される出力信号の波形を示した図である。 図9は、第三の実施の形態における信号処理装置の構成を示した図である。 図10は、第三の実施の形態における信号処理装置でオリジナルの信号を処理した際に出力される出力信号の波形を示した図である。
 <第一の実施の形態>
 以下、図に示した実施の形態に基づき、本発明を説明する。第一の実施の形態の信号処理装置S1は、図1に示すように、フィルタ1と、出力部2とを備えている。この例では、信号処理装置S1は、オリジナルの信号ISをハイパスフィルタ処理するようになっている。
 フィルタ1は、ハイパスフィルタとされており、本例では、加速度センサAが加速度を検知して出力する信号ISをオリジナルの信号として、この信号ISをハイパスフィルタ処理を行って処理後信号TSを出力する。処理後信号TSは、出力部2に入力される。出力部2には、処理後信号TSのほか、信号ISがそのまま入力される。なお、フィルタ1は、アナログのフィルタとされてもよいが、演算処理装置がソフトウェアの実行により実現されるフィルタとされてもよい。フィルタ1のカットオフ周波数は、信号処理装置S1が出力する出力信号OSを利用する制御装置が要求する周波数帯の成分の抽出に適するように設定されればよい。
 出力部2は、信号ISとフィルタ1で処理した処理後信号TSの位相に基づいて出力信号OSを出力する。まず、理解を平易とするために、信号ISが0を中心として振幅する波形であって振幅中心値が0である場合を例にして出力部2が出力信号OSを出力する過程を説明する。その後に、出力部2の出力信号OSの出力過程をより一般化するため、信号ISが振幅中心値αを中心として振幅する波形である場合の出力信号OSの出力過程を説明する。
 図2に示すように、信号ISが0を中心として振動する図2中実線で示した信号であると、フィルタ1でハイパスフィルタ処理すると処理後信号TSは、図2中破線で示すように、振幅が減衰するとともに位相が進む。
 出力部2は、信号ISと処理後信号TSとを比較して、同位相であるか、逆位相であるかを判定する。信号ISと処理後信号TSとが同位相であるとは、振幅中心である0を基準として、信号ISと処理後信号TSとの双方が、共に0以上であって図2中で時間軸より上方の範囲にある場合、或いは、共に0未満であって図2中で時間軸より下方の範囲にある場合を指している。信号ISと処理後信号TSとが逆位相であるとは、振幅中心である0を基準として、信号ISと処理後信号TSの一方が図2中で時間軸より上方の範囲にあって、信号ISと処理後信号TSの他方が0未満であって図2中で時間軸より下方の範囲にある場合を指している。
 信号ISと処理後信号TSとが同位相である場合、フィルタ1が出力する処理後信号TSを出力信号OSとしても、出力信号OSが信号ISと逆位相の信号とならないが、信号ISと処理後信号TSとが逆位相である場合、出力信号OSが信号ISと逆位相の信号となってしまう。
 そこで、出力部2は、信号ISと処理後信号TSとが逆位相である場合、0を出力信号OSとして出力する。また、信号ISと処理後信号TSとが同位相である場合、常に、信号ISの絶対値と処理後信号TSの絶対値とを比較し、絶対値が小さな値を持つ信号を出力信号OSとして選択して出力する。
 より詳細には、出力部2は、信号ISと処理後信号TSとが同位相であるか、逆位相であるかの判定には、信号ISの値U1と処理後信号TSの値U2とを乗じた値を用いて判定する。出力部2は、信号ISの値U1と処理後信号TSの値U2とを乗じた値が0以上であると、つまり、U1×U2≧0であると、信号ISと処理後信号TSとが同位相であると判定する。反対に、出力部2は、信号ISの値U1と処理後信号TSの値U2とを乗じた値が0未満であると、つまり、U1×U2<0であると、信号ISと処理後信号TSとが逆位相であると判定する。要するに、信号ISと処理後信号TSとが同位相であるか否かの判定には、両者の符号が一致するか否かで判定している。そして、出力部2は、信号ISと処理後信号TSとが同位相であると判定すると、信号ISの絶対値|U1|と処理後信号TSの絶対値|U2|とを比較して、絶対値が小さい値を持つ信号を採用してその信号を出力信号OSとする。よって、出力部2は、|U1|≧|U2|であるとき、処理後信号TSが選択され、処理後信号TSの値U2を出力信号OSの値として出力し、|U1|<|U2|であるとき、信号ISが選択され、信号ISの値U1を出力信号OSの値として出力する。これに対して、出力部2は、信号ISと処理後信号TSとが逆位相であると判定すると、0を出力信号OSの値として出力する。
 このように、信号処理装置S1が信号ISを処理して出力信号OSを出力すると、出力信号OSは、図3中の実線に示すように、図3中の破線で示した信号ISに対して位相がずれず同位相の波形の信号となる。よって、出力信号OSは、加速度センサAが出力するオリジナルの信号ISに対して位相ずれのない信号として出力される。したがって、この信号処理装置S1で処理した出力信号OSを用いる制御装置では、制御を実行する際に、位相余裕が確保されるとともに制御ゲインを高く設定しても制御が不安定にならないため、制御性能が向上する。
 なお、前述したところでは、フィルタ1をハイパスフィルタとしていたが、ローパスフィルタを用いてもよい。フィルタ1をローパスフィルタとする場合には、信号ISに対して処理後信号TSが位相遅れとなる。この場合も、信号ISと処理後信号TSとが同位相の場合には、信号ISの絶対値と処理後信号TSの絶対値のうち、絶対値の値が小さい信号を出力信号OSとし、両者が逆位相の場合には出力を0とすれば、信号ISと出力信号OSとの位相ずれが阻止される。
 なお、前述したところでは、信号ISが0を振幅中心として振動する波形の信号であったが、振幅中心値が0でない場合もある。この場合、以下のようにすればよい。
 まず、信号処理装置S1が信号ISをハイパスフィルタ処理する場合、信号ISの0以外の振幅中心値αを中心として振幅しているとすると、フィルタ1で信号ISを処理すると処理後信号TSは、振幅中心値αの情報が失われ、0を振幅中心とした波形となる。よって、この場合、オフセット値を振幅中心値αとして、信号ISをオフセットして、オフセット後の信号ISが0を振幅中心とした波形となるように変換し、このオフセット後の信号ISと処理後信号TSとを比較して、同位相か否かを判断して前述の通りの処理を行えばよい。
 対して、フィルタ1をローパスフィルタとし、信号処理装置S1が信号ISをローパスフィルタ処理する場合、信号ISと処理後信号TSとが振幅中心値αを基準として同位相であるか否かを判断すればよい。したがって、図4に示すように、信号ISが0からずれた振幅中心値αを中心として振幅する波形の場合、ローパスフィルタ処理された処理後信号TSも振幅中心値αを中心として振幅する。よって、振幅中心値αをオフセット値として、このオフセット値αで信号ISと処理後信号TSをオフセットして、同位相か否かの判定をすればよい。
 具体的には、出力部2は、信号ISと処理後信号TSの値をそれぞれU1、U2、オフセット後の信号ISの値をU1off、オフセット後の処理後信号TSの値をU2offとすると、U1off=U1-α、U2off=U2-αを演算する。出力部2は、前述の演算を行って、信号ISと処理後信号TSをオフセット値αでオフセットして、オフセット後の信号ISの値U1offとオフセット後の処理後信号TSの値U2offを得る。
 そして、出力部2は、オフセット後の信号ISの値U1offとオフセット後の処理後信号TSの値U2offを比較して、信号ISと処理後信号TSとが同位相か否かを前述の要領で判定する。出力部2は、オフセット後の信号ISの値U1offとオフセット後の処理後信号TSの値U2offを乗じた値を用いて同位相か否かを判定する。出力部2は、オフセット後の信号ISの値U1offとオフセット後の処理後信号TSの値U2offとを乗じた値が0以上であると、つまり、U1off×U2off≧0であると、信号ISと処理後信号TSとが同位相であると判定する。反対に、出力部2は、オフセット後の信号ISの値U1offとオフセット後の処理後信号TSの値U2offを乗じた値が0未満であると、つまり、U1off×U2off<0であると、信号ISと処理後信号TSとが逆位相であると判定する。
 そして、出力部2は、信号ISと処理後信号TSとが同位相であると判定すると、オフセット後の信号ISの絶対値|U1off|とオフセット後の処理後信号TSの絶対値|U2off|とを比較して、絶対値が小さい値を持つ信号を採用してその信号を出力信号OSとする。よって、出力部2は、|U1off|≧|U2off|であるとき、処理後信号TSが選択され、処理後信号TSの値U2を出力信号OSの値として出力し、|U1off|<|U2off|であるとき、信号ISが選択され、信号ISの値U1を出力信号OSの値として出力する。これに対して、出力部2は、信号ISと処理後信号TSとが逆位相であると判定すると、オフセット値αを出力信号OSの値として出力する。
 このように、信号処理装置S1が信号ISを処理して出力信号OSを出力すると、出力信号OSは、図5に示すように、信号ISに対して位相がずれず同位相の波形の信号となる。このように、信号ISが0以外を振幅中心値として振幅する波形である場合、信号処理装置S1は、振幅中心値をオフセット値αとして、オフセット後の信号ISとオフセット後の処理後信号TSとを比較して、同位相か否かを判定して、出力信号OSを生成する。このように、信号処理装置S1は、信号ISが0以外を振幅中心値として振幅する波形であっても、信号ISと同位相の出力信号OSを出力できる。なお、振幅中心値が0である場合、オフセット値αを0とすればよいので、オフセット処理を行う信号処理装置S1は、信号ISが0を振幅中心とする波形の処理にも対応できる。
 よって、出力信号OSは、信号ISが0以外を振幅中心値として振幅する波形であっても、加速度センサAが出力するオリジナルの信号ISに対して位相ずれのない信号として出力される。したがって、この信号処理装置S1で処理した出力信号OSを用いる制御装置では、制御を実行する際に、位相余裕が確保されるとともに制御ゲインを高く設定しても制御が不安定にならないため、制御性能が向上する。
 前述したところから理解できるように、信号ISと処理後信号TSとの位相ずれが大きくなればなるほど、信号ISと処理後信号TSとが同位相となる時間が短くなるので、信号ISの波形に対して処理後信号TSの波形が近似しなくなる傾向を示す。よって、フィルタ1は、一次のローパスフィルタ或いは一次のハイパスフィルタであると、高次のローパスフィルタ或いはハイパスフィルタを使用する場合に比較して、信号ISと処理後信号TSとの位相ずれが少なく、出力信号OSの歪を低減できる。
 <第二の実施の形態>
 第二の実施の形態の信号処理装置S2は、図6に示すように、ローパスフィルタ3と、出力部4とを備えている。この例では、信号処理装置S2は、ローパスフィルタ3を用いてオリジナルの信号ISに含まれる高周波成分を抽出する処理をするようになっている。
 ローパスフィルタ3は、本例では、加速度センサAが加速度を検知して出力する信号ISをオリジナルの信号として、ローパスフィルタ処理を行って処理後信号TSを出力する。処理後信号TSは、出力部4に入力される。出力部4には、処理後信号TSのほか、信号ISがそのまま入力される。なお、ローパスフィルタ3は、アナログのフィルタとされてもよいが、演算処理装置がソフトウェアの実行により実現されるフィルタとされてもよい。ローパスフィルタ3のカットオフ周波数は、信号処理装置S2が出力する出力信号OSを利用する制御装置が要求する周波数帯の成分の抽出に適するように設定されればよい。ローパスフィルタ3で処理した処理後信号TSは、図7に示すように、図7中実線で示す信号ISに対して位相が遅れる波形(図7中破線)の信号となる。
 出力部4は、信号ISとローパスフィルタ3で処理した処理後信号TSの位相に基づいて出力信号OSを出力する。本例では、出力部4は、信号ISと処理後信号TSとに基づいて不感帯量を求める不感帯量演算部41と、信号ISと不感帯量演算部41によって求めた不感帯量とに基づいて出力信号OSを出力する信号処理部42とを備えて構成されている。
 不感帯量演算部41は、信号ISの値をU1として、処理後信号TSの値をUrefとすると、U1>0を条件として、Uref>0の場合、正の不感帯量DpをUrefとし、Uref≦0の場合、正の不感帯量Dpを0とする。正の不感帯量Dpは、信号ISの値U1が正である場合に利用される不感帯量である。また、不感帯量演算部41は、U1<0を条件として、Uref<0の場合、負の不感帯量DmをUrefとし、Uref≧0の場合、負の不感帯量Dmを0とする。負の不感帯量Dmは、信号ISの値U1が負である場合に利用される不感帯量である。
 信号処理部42は、信号ISの値U1が0を超え、かつ、信号ISの値U1が正の不感帯量Dpを超えている場合、つまり、U1>0かつU1>Dpの場合、出力信号OSの値UをU=U1-Dpを演算して求める。この場合の正の不感帯量Dpは、Uref≦0の場合には0で、Uref>0の場合には、処理後信号TSの値Urefである。よって、信号ISが0を超え、信号ISと処理後信号TSが逆位相の場合、信号処理部42は、信号ISを出力信号OSとする。また、信号ISが0を超え、信号ISと処理後信号TSが同位相であって、信号ISが処理後信号TSを超えている場合、信号処理部42は、信号ISから処理後信号TSを差し引いて出力信号OSを生成する。つまり、信号処理部42は、U1>0、Uref≦0の場合、信号ISを出力信号OSとし、U1>0、Uref>0かつU1>Urefの場合、信号ISから処理後信号TSを差し引いて出力信号OSを生成する。
 また、信号処理部42は、信号ISの値U1が0を超え、処理後信号TSの値Urefが0を超え、かつ、信号ISの値U1が正の不感帯量Dp以下である場合、つまり、U1>0、Uref>0かつU1≦Dpの場合、出力信号OSの値Uを0とする。この場合の正の不感帯量Dpは、処理後信号TSの値Urefである。よって、信号ISの値U1が0を超え、処理後信号TSが0を超え、かつ、信号ISが処理後信号TS以下である場合、つまり、U1>0、Uref>0かつU1≦Urefの場合、信号処理部42は、0を出力信号OSとする。
 以上から、信号ISが正である場合、信号処理部42は、正の不感帯量Dpを用い、信号ISが正の不感帯量Dpより大きい場合には、信号ISから正の不感帯量Dpを差し引いて得た信号を出力信号OSとする。また、信号ISが正であって処理後信号TSの値Urefが正の場合、信号処理部42は、信号ISが正の不感帯量Dpより小さい場合、信号ISが不感帯域にあるので、0を出力信号OSとする。
 さらに、信号処理部42は、信号ISの値U1が0未満、かつ、信号ISの値U1が負の不感帯量Dm未満の場合、つまり、U1<0かつU1<Dmの場合、出力信号OSの値UをU=U1-Dmを演算して求める。この場合の負の不感帯量Dpは、Uref≧0の場合には0で、Uref<0の場合には、処理後信号TSの値Urefである。よって、信号ISが0未満で、信号ISと処理後信号TSが逆位相の場合、信号処理部42は、信号ISを出力信号OSとする。また、信号ISが0未満で、信号ISと処理後信号TSが同位相であって、信号ISが処理後信号TS未満である場合、信号処理部42は、信号ISから処理後信号TSを差し引いて出力信号OSを生成する。つまり、信号処理部42は、U1<0かつUref≧0の場合、信号ISを出力信号OSとし、U1<0、Uref<0かつU1<Urefの場合、信号ISから処理後信号TSを差し引いて出力信号OSを生成する。
 また、信号処理部42は、信号ISの値U1が0未満で、処理後信号TSの値Urefが0未満であって、かつ、信号ISの値U1が負の不感帯量Dm以上である場合、つまり、U1<0、Uref<0かつU1≧Dmの場合、出力信号OSの値Uを0とする。この場合の負の不感帯量Dmは、処理後信号TSの値Urefである。よって、信号ISの値U1が0未満で、処理後信号TSが0未満であって、かつ、信号ISが処理後信号TS以上である場合、つまり、U1<0、Uref<0かつU1≧Urefの場合、信号処理部42は、0を出力信号OSとする。
 以上から、信号ISが負である場合、信号処理部42は、負の不感帯量Dmを用い、信号ISが負の不感帯量Dmより小さい場合には、信号ISから負の不感帯量Dmを差し引いて得た信号を出力信号OSとする。また、信号ISが負であって処理後信号TSの値Urefが負の場合、信号処理部42は、信号ISが負の不感帯量Dmより大きい場合、信号ISが不感帯域にあるので、0を出力信号OSとする。
 以上から理解できるように、信号処理部42は、信号ISと処理後信号TSとが逆位相である場合には、信号ISを出力信号OSとする。また、信号処理部42は、信号ISと処理後信号TSとが同位相であって、信号ISの絶対値が処理後信号TSの絶対値を超える場合には、信号ISから処理後信号TSを差し引いた信号を出力信号OSとする。さらに、信号処理部42は、信号ISと処理後信号TSとが同位相であって、信号ISの絶対値が処理後信号TSの絶対値以下の場合には、0を出力信号OSとする。
 このように、信号処理装置S2が信号ISを処理して出力信号OSを生成すると、出力信号OSは、図8に示す波形の信号として出力される。図8に示すように、出力信号OSは、信号ISと処理後信号TSとが逆位相の場合には信号ISとなり、前述の条件に合致する場合に信号ISからローパスフィルタ処理された処理後信号TSが差し引かれた信号となるので、信号ISに含まれる高周波成分の波形の信号となる。また、出力信号OSは、信号ISと処理後信号TSとが逆位相の場合には信号ISとなり、信号ISと処理後信号TSとが同位相で信号ISの絶対値が処理後信号TSの絶対値未満の場合に0となるから、信号ISと逆位相となるのが阻止される。
 よって、信号処理装置S2は、信号ISを処理して出力信号OSを生成すると、信号ISに含まれる高周波成分であって信号ISと同位相の出力信号OSが得られる。したがって、信号処理装置S2は、加速度センサAが出力するオリジナルの信号ISから高周波成分を抽出する処理をし、かつ、位相ずれのない出力信号OSを出力できる。したがって、この信号処理装置S2で処理した出力信号OSを用いる制御装置では、制御を実行する際に、位相余裕が確保されるとともに制御ゲインを高く設定しても制御が不安定にならないため、制御性能が向上する。
 <第三の実施の形態>
 第三の実施の形態の信号処理装置S3は、図9に示すように、ハイパスフィルタ5と、出力部6とを備えている。この例では、信号処理装置S3は、オリジナルの信号ISをハイパスフィルタ処理するようになっている。
 ハイパスフィルタ5は、本例では、加速度センサAが加速度を検知して出力する信号ISをオリジナルの信号として、ハイパスフィルタ処理を行って処理後信号TSを出力する。処理後信号TSは、出力部6に入力される。出力部6には、処理後信号TSのほか、信号ISがそのまま入力される。なお、ハイパスフィルタ5は、アナログのフィルタとされてもよいが、演算処理装置がソフトウェアの実行により実現されるフィルタとされてもよい。ハイパスフィルタ5のカットオフ周波数は、信号処理装置S3が出力する出力信号OSを利用する制御装置が要求する周波数帯の成分の抽出に適するように設定されればよい。ハイパスフィルタ5で処理した処理後信号TSは、図2に示すように、図2中実線で示す信号ISに対して位相が進む波形(図2中破線)の信号となる。
 出力部6は、信号ISとハイパスフィルタ5で処理した処理後信号TSの位相に基づいて出力信号OSを出力する。本例では、出力部6は、信号ISと処理後信号TSとに基づいて飽和上限値を求める飽和上限値演算部61と、信号ISと飽和上限値演算部61によって求めた飽和上限値とから出力信号OSを生成する信号処理部62とを備えて構成されている。
 飽和上限値演算部61は、信号ISの値をU1として、処理後信号TSの値をUrefとすると、U1>0を条件として、Uref>0の場合、正の飽和上限値LpをUrefとし、Uref≦0の場合、正の飽和上限値Lpを0とする。正の飽和上限値Lpは、信号ISの値U1が正である場合に利用される飽和上限値である。また、飽和上限値演算部61は、U1<0を条件として、Uref<0の場合、負の飽和上限値LmをUrefとし、Uref≧0の場合、負の飽和上限値Lmを0とする。負の飽和上限値Lmは、信号ISの値U1が負である場合に利用される飽和上限値である。
 信号処理部62は、信号ISが0を超え、処理後信号TSの値Urefが0を超え、かつ、信号ISの値U1が正の飽和上限値Lp以下である場合、つまり、U1>0、Uref>0かつU1≦Lpの場合、信号ISを出力信号OSとする。この場合の正の飽和上限値Lpは、処理後信号TSの値Urefである。よって、信号ISが0を超え、処理後信号TSが0を超え、かつ、信号ISが処理後信号TS以下である場合、つまり、U1>0、Uref>0かつU1≦Urefの場合、信号処理部62は、信号ISを出力信号OSとする。
 また、信号処理部62は、信号ISが0を超え、処理後信号TSの値Urefが0を超え、かつ、信号ISの値U1が正の飽和上限値Lpを超えている場合、つまり、Uref>0かつU1>Lpの場合、出力信号OSの値Uを正の飽和上限値Lpとする。この場合の正の飽和上限値Lpは、処理後信号TSの値Urefであるので、処理後信号TSが0を超え、かつ、信号ISが処理後信号TSを超えている場合、信号処理部62は、処理後信号TSを出力信号OSとする。つまり、信号処理部62は、U1>0、Uref>0かつU1>Urefの場合、処理後信号TSを出力信号OSとする。
 さらに、信号処理部62は、信号ISの値U1が0を超え、処理後信号TSの値Urefが0未満で、かつ、信号ISの値U1が正の飽和上限値Lpを超えている場合、つまり、U1>0、Uref≦0かつU1>Lpの場合、出力信号OSを正の飽和上限値Lpとする。この場合の正の飽和上限値Lpは、Uref≦0の場合には0である。よって、信号ISが0を超え、信号ISと処理後信号TSが逆位相の場合、信号処理部62は、出力信号OSを0とする。つまり、信号処理部62は、U1>0、Uref≦0の場合、出力信号OSを0とする。
 以上から、信号処理部62は、信号ISが正である場合、正の飽和上限値Lpを用い、信号ISが正の飽和上限値Lp以下であると、信号ISを出力信号OSとし、信号ISが正の飽和上限値Lpより大きいと、正の飽和上限値Lpを出力信号OSとする。
 さらに、信号処理部62は、信号ISが0未満で、処理後信号TSの値Urefが0未満であって、かつ、信号ISの値U1が負の飽和上限値Lm以上である場合、つまり、U1<0、Uref<0かつU1≧Lmの場合、信号ISを出力信号OSとする。この場合の負の飽和上限値Lmは、処理後信号TSの値Urefである。よって、信号ISが0未満で、処理後信号TSが0未満であって、かつ、信号ISが処理後信号TS以上である場合、つまり、U1<0、Uref<0かつU1≧Urefの場合、信号処理部62は、信号ISを出力信号OSとする。
 また、信号処理部62は、信号ISが0未満で、処理後信号TSの値Urefが0未満であって、かつ、信号ISの値U1が負の飽和上限値Lm未満である場合、つまり、U1<0、Uref<0かつU1<Lmの場合、出力信号OSの値Uを負の飽和上限値Lmとする。この場合の負の飽和上限値Lpは、処理後信号TSの値Urefである。よって、信号ISが0未満で、処理後信号TSが0未満であって、かつ、信号ISが処理後信号TS未満である場合、信号処理部62は、処理後信号TSを出力信号OSとする。つまり、信号処理部62は、U1<0、Uref<0かつU1<Urefの場合、信号ISを出力信号OSとする。
 さらに、信号処理部62は、信号ISの値U1が0未満で、処理後信号TSの値Urefが0以上で、かつ、信号ISの値U1が負の飽和上限値Lm未満である場合、つまり、U1<0、Uref≧0かつU1<Lpの場合、出力信号OSを負の飽和上限値Lmとする。この場合の負の飽和上限値Lmは、Uref≧0の場合には0である。よって、信号ISが0未満で、信号ISと処理後信号TSが逆位相の場合、信号処理部62は、出力信号OSを0とする。つまり、信号処理部62は、U1<0、Uref≧0の場合、出力信号OSを0とする。
 以上から理解できるように、信号処理部62は、信号ISと処理後信号TSとが同位相であって、信号ISの絶対値が処理後信号TSの絶対値以下である場合には、信号ISを出力信号OSとする。また、信号処理部62は、信号ISと処理後信号TSとが同位相であって、信号ISの絶対値が処理後信号TSの絶対値を超える場合には、処理後信号TSを出力信号OSとする。さらに、信号処理部62は、信号ISと処理後信号TSとが逆位相である場合には、0を出力信号OSとする。
 このように、信号処理装置S3が信号ISを処理して出力信号OSを生成すると、出力信号OSは、図10に示す波形の信号として出力される。出力信号OSは、図10に示すように、信号ISに対して位相がずれず同位相の波形の信号となる。よって、出力信号OSは、加速度センサAが出力するオリジナルの信号ISに対して位相ずれのない信号として出力される。よって、信号処理装置S3は、加速度センサAが出力するオリジナルの信号ISをハイパスフィルタ処理し、かつ、位相ずれのない出力信号OSを出力できる。したがって、この信号処理装置S3で処理した出力信号OSを用いる制御装置では、制御を実行する際に、位相余裕が確保されるとともに制御ゲインを高く設定しても制御が不安定にならないため、制御性能が向上する。
 なお、信号処理装置S1,S2,S3は、本例では、加速度センサAが出力する信号ISを処理しているが、オリジナルの信号ISはこれに限られず、センサ以外の信号を処理できるのは当然である。
 以上、本発明の好ましい実施の形態を詳細に説明したが、特許請求の範囲から逸脱しない限り、改造、変形、および変更が可能である。
 本願は、2017年1月30日に日本国特許庁に出願された特願2017-014307に基づく優先権を主張し、この出願の全ての内容は参照により本明細書に組み込まれる。

Claims (7)

  1.  信号処理装置であって、
     信号を濾波するフィルタと、
     前記信号と前記信号を前記フィルタで処理した処理後信号のと位相に基づいて出力信号を出力する出力部とを備えた
     信号処理装置。
  2.  請求項1に記載の信号処理装置であって、
     前記フィルタは、ハイパスフィルタであり、
     前記出力部は、
     前記信号の振幅中心値をオフセット値として、前記信号をオフセット値でオフセットして、オフセット後の前記信号と前記処理後信号とが同位相である場合、オフセット後の前記信号の絶対値と前記処理後信号の絶対値のうち値が小さい方の信号を出力信号とし、
     オフセット後の前記信号と前記処理後信号とが逆位相である場合、0を出力信号とする
     信号処理装置。
  3.  請求項1に記載の信号処理装置であって、
     前記フィルタは、ローパスフィルタであり、
     前記出力部は、
     前記信号の振幅中心値をオフセット値として、前記信号と前記処理後信号とをオフセット値でオフセットして、オフセット後の前記信号とオフセット後の前記処理後信号とが同位相である場合、オフセット後の前記信号の絶対値とオフセット後の前記処理後信号の絶対値のうち値が小さい方の信号を出力信号とし、
     オフセット後の前記信号とオフセット後の前記処理後信号とが逆位相である場合、前記オフセット値を出力信号とする
     信号処理装置。
  4.  請求項1に記載の信号処理装置であって、
     前記フィルタは、ローパスフィルタであって、
     前記出力部は、
     前記信号と前記処理後信号とが逆位相である場合には、前記信号を出力信号とし、
     前記信号と前記処理後信号とが同位相であって、前記信号の絶対値が前記処理後信号の絶対値を超える場合には、前記信号から前記処理後信号を差し引いて前記出力信号を生成し、
     前記信号と前記処理後信号とが同位相であって、前記信号の絶対値が前記処理後信号の絶対値以下の場合には、0を出力信号とする
     信号処理装置。
  5.  請求項1に記載の信号処理装置であって、
     前記フィルタは、ハイパスフィルタであって、
     前記出力部は、
     前記信号と前記処理後信号とが同位相であって、前記信号の絶対値が前記処理後信号の絶対値以下である場合には、前記信号を出力信号とし、
     前記信号と前記処理後信号とが同位相であって、前記信号の絶対値が前記処理後信号の絶対値を超える場合には、前記処理後信号を出力信号とし、
     前記信号と前記処理後信号とが逆位相である場合には、0を出力信号とする
     信号処理装置。
  6.  請求項1に記載の信号処理装置であって、
     前記フィルタは、一次のローパスフィルタ或いは一次のハイパスフィルタである
     信号処理装置。
  7.  請求項2に記載の信号処理装置であって、
     前記フィルタは、一次のローパスフィルタ或いは一次のハイパスフィルタである
     信号処理装置。
PCT/JP2018/000750 2017-01-30 2018-01-15 信号処理装置 WO2018139225A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201880008217.3A CN110199475B (zh) 2017-01-30 2018-01-15 信号处理装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-014307 2017-01-30
JP2017014307A JP6792467B2 (ja) 2017-01-30 2017-01-30 信号処理装置

Publications (1)

Publication Number Publication Date
WO2018139225A1 true WO2018139225A1 (ja) 2018-08-02

Family

ID=62979417

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/000750 WO2018139225A1 (ja) 2017-01-30 2018-01-15 信号処理装置

Country Status (3)

Country Link
JP (1) JP6792467B2 (ja)
CN (1) CN110199475B (ja)
WO (1) WO2018139225A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006033903A (ja) * 2004-07-12 2006-02-02 Matsushita Electric Ind Co Ltd モータ制御装置
JP2009023475A (ja) * 2007-07-19 2009-02-05 Kayaba Ind Co Ltd 鉄道車両のサスペンション制御装置
JP2011253004A (ja) * 2010-06-01 2011-12-15 Canon Inc 像ブレ補正機能付き光学装置
JP2012006524A (ja) * 2010-06-25 2012-01-12 Nippon Sharyo Seizo Kaisha Ltd 鉄道車両制振装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007114078A (ja) * 2005-10-21 2007-05-10 Sony Corp Memsセンサの駆動装置およびその駆動方法、並びにmemsを用いたアクティブセンサ
JP5039349B2 (ja) * 2006-09-27 2012-10-03 ヤマハ発動機株式会社 鞍乗型車両の姿勢検知装置、エンジン制御装置、及び鞍乗型車両
CN102707088B (zh) * 2012-05-28 2013-10-16 西北工业大学 微机械加速度计的高阶连续低通sigma-delta闭环控制电路
CN103713155B (zh) * 2013-12-30 2016-03-23 杭州士兰微电子股份有限公司 Mems传感装置及包含该mems传感装置的电子设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006033903A (ja) * 2004-07-12 2006-02-02 Matsushita Electric Ind Co Ltd モータ制御装置
JP2009023475A (ja) * 2007-07-19 2009-02-05 Kayaba Ind Co Ltd 鉄道車両のサスペンション制御装置
JP2011253004A (ja) * 2010-06-01 2011-12-15 Canon Inc 像ブレ補正機能付き光学装置
JP2012006524A (ja) * 2010-06-25 2012-01-12 Nippon Sharyo Seizo Kaisha Ltd 鉄道車両制振装置

Also Published As

Publication number Publication date
JP6792467B2 (ja) 2020-11-25
JP2018125600A (ja) 2018-08-09
CN110199475B (zh) 2023-07-14
CN110199475A (zh) 2019-09-03

Similar Documents

Publication Publication Date Title
JP6469075B2 (ja) Ecgモーションアーチファクト除去に対する装置及び方法
JP4635628B2 (ja) レーダ信号処理装置及びレーダ信号処理方法
WO2018139225A1 (ja) 信号処理装置
WO2006027916A1 (ja) 位相誤差補正回路
JP2008165125A (ja) 音声信号処理装置、音声信号処理方法、および、音声信号処理プログラム
JPH0468673A (ja) 波形歪みの除去回路
JP2003315356A (ja) センサ装置
JP6099735B2 (ja) 標本化プロセスの妨害除去方法、および、当該妨害除去方法を実施するための装置
JP2005191895A (ja) 映像信号処理装置、映像信号処理方法および映像信号処理プログラム
JP2007116274A (ja) フィルタ装置
JP6462895B2 (ja) 輪郭強調処理回路、輪郭強調処理方法、及びテレビジョンカメラ
US7899858B2 (en) Filter circuit
WO2016152827A1 (ja) 生体情報の突発信号処理装置及び生体情報の突発信号処理方法
JPH07143361A (ja) リンギング除去装置
CN110098819A (zh) 用于道路噪声主动控制***的零相位在线去直流滤波器
TWI532329B (zh) 載波信號偵測裝置、觸控偵測裝置及其偵測方法
CN109245743B (zh) 一种低通滤波方法和装置
KR100218445B1 (ko) 적응형 잡음 감소기
JP2003273740A (ja) D/a変換装置
US8013939B2 (en) Video decoder for decreasing noise included in chrominance signal
JPH04346510A (ja) フィルタ装置
JP6346041B2 (ja) 帰還型パルス幅変調a/d変換装置
JP5360652B2 (ja) サラウンド効果制御回路
JPS6367975A (ja) 波形整形装置
JPH10150582A (ja) 輪郭補正回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18744820

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18744820

Country of ref document: EP

Kind code of ref document: A1