WO2018030680A1 - 반도체 발광소자 - Google Patents

반도체 발광소자 Download PDF

Info

Publication number
WO2018030680A1
WO2018030680A1 PCT/KR2017/008101 KR2017008101W WO2018030680A1 WO 2018030680 A1 WO2018030680 A1 WO 2018030680A1 KR 2017008101 W KR2017008101 W KR 2017008101W WO 2018030680 A1 WO2018030680 A1 WO 2018030680A1
Authority
WO
WIPO (PCT)
Prior art keywords
emitting device
semiconductor
light emitting
layer
light guide
Prior art date
Application number
PCT/KR2017/008101
Other languages
English (en)
French (fr)
Inventor
김경민
김봉환
박은현
전수근
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Publication of WO2018030680A1 publication Critical patent/WO2018030680A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Definitions

  • the present disclosure relates to a semiconductor light emitting device as a whole, and more particularly to a semiconductor light emitting device having a high luminous efficiency.
  • the semiconductor light emitting device refers to a semiconductor optical device that generates light through recombination of electrons and holes, for example, a group III nitride semiconductor light emitting device.
  • GaAs type semiconductor light emitting elements used for red light emission, etc. are mentioned.
  • FIG. 1 is a view illustrating a conventional semiconductor light emitting device (Lateral Chip), the semiconductor light emitting device is a substrate 100, a buffer layer 200 on the substrate 100, a first semiconductor layer having a first conductivity ( 300), an active layer 400 that generates light through recombination of electrons and holes, and a second semiconductor layer 500 having a second conductivity different from the first conductivity are sequentially deposited, and translucent thereon for current diffusion thereon.
  • the conductive film 600 and the electrode 700 serving as the bonding pad are formed, and the electrode 800 serving as the bonding pad is formed on the etched and exposed first semiconductor layer 300.
  • the buffer layer 200 may be omitted.
  • FIG. 2 is a view illustrating another example of a conventional semiconductor light emitting device (Flip Chip), in which a semiconductor light emitting device includes a substrate 100, a first semiconductor layer 300 having a first conductivity, and an electron on the substrate 100; An active layer 400 that generates light through recombination of holes, and a second semiconductor layer 500 having a second conductivity different from the first conductivity are sequentially deposited, and reflect light onto the substrate 100 thereon. An electrode film 901, an electrode film 902, and an electrode film 903 having three layers are formed, and an electrode 800 serving as a bonding pad is formed on the first semiconductor layer 300 that is etched and exposed. have.
  • a semiconductor light emitting device includes a substrate 100, a first semiconductor layer 300 having a first conductivity, and an electron on the substrate 100;
  • An active layer 400 that generates light through recombination of holes, and a second semiconductor layer 500 having a second conductivity different from the first conductivity are sequentially deposited, and reflect light onto the substrate 100 thereon.
  • the semiconductor light emitting device is a first semiconductor layer 300 having a first conductivity, the active layer for generating light through recombination of electrons and holes 400, a second semiconductor layer 500 having a second conductivity different from the first conductivity is sequentially deposited, and a metal for reflecting light to the first semiconductor layer 300 on the second semiconductor layer 500.
  • the reflective film 910 is formed, and the electrode 940 is formed on the support substrate 930 side.
  • the metal reflective film 910 and the support substrate 930 are bonded by the wafer bonding layer 920.
  • An electrode 800 that functions as a bonding pad is formed in the first semiconductor layer 300.
  • FIG. 4 is a view showing an example of the semiconductor light emitting device shown in US Patent No. 6,650,044, the semiconductor light emitting device in the form of a flip chip, having a first conductivity on the substrate 100, the substrate 100
  • the first semiconductor layer 300, an active layer 400 that generates light through recombination of electrons and holes, and a second semiconductor layer 500 having a second conductivity different from the first conductivity are sequentially deposited thereon.
  • a reflective film 950 for reflecting light toward the substrate 100 is formed, and an electrode 800 serving as a bonding pad is formed on the first semiconductor layer 300 that is etched and exposed, and the substrate 100 and The encapsulant 1000 is formed to surround the semiconductor layers 300, 400, and 500.
  • the reflective film 950 may be formed of a metal layer as shown in FIG.
  • the semiconductor light emitting device is mounted on a printed circuit board (PCB) 1200 having electrical wires 820 and 960 through conductive adhesives 830 and 970.
  • the encapsulant 1000 mainly contains phosphors. Since the semiconductor light emitting device includes the encapsulant 1000, the semiconductor light emitting device portion except for the encapsulant 1000 may be referred to as a semiconductor light emitting device chip for the purpose of classification. In this manner, the encapsulant 1000 may be applied to the semiconductor light emitting device chip as shown in FIG. 4.
  • the present disclosure is characterized by improving light extraction efficiency in a semiconductor light emitting device that does not include a pattern sapphire substrate (PSS).
  • PSS pattern sapphire substrate
  • a light guide layer provided on an opposite side of the growth substrate on which the plurality of semiconductor layers are formed, wherein the light guide layer is made of a material having the same refractive index as that of the growth substrate.
  • FIG. 1 is a view showing an example of a conventional semiconductor light emitting device (Lateral Chip),
  • FIG. 2 is a view showing another example (flip chip) of a conventional semiconductor light emitting device
  • FIG. 3 is a view showing another example of a conventional semiconductor light emitting device (Vertical Chip)
  • FIG. 4 is a view showing an example of a semiconductor light emitting device shown in US Patent No. 6,650,044;
  • FIG. 5 is a view for explaining an example of a semiconductor light emitting device according to the present disclosure.
  • FIG. 6 is a view for explaining another example of the semiconductor light emitting device chip according to the present disclosure.
  • FIG. 7 and 8 are views for explaining another example of the light guide layer of the semiconductor light emitting device chip according to the present disclosure.
  • 9 to 11 are views for explaining an example of a method for manufacturing a semiconductor over-emitting device according to the present disclosure.
  • FIG. 12 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • FIG. 5 is a view for explaining an example of a semiconductor light emitting device according to the present disclosure, and includes a base 1, a semiconductor light emitting device chip 2, and an encapsulant 3.
  • the base 1 includes an insulating portion 11, a first conductive portion 12 electrically separated by the insulating portion 11, and a second conductive portion 13.
  • the first and second conductive portions 12 and 13 are exposed up and down and are flat.
  • the first and second conductive portions 12 and 13 are passages for electrical conduction and may be heat dissipation passages.
  • the base 1 is formed of a laminate by repeatedly laminating a plurality of conductive plates (for example, Al / Cu / Al) using an insulating material such as an insulating adhesive (for example, epoxy). By cutting such a laminate (for example, a wire cutting method), a base 1 of a plate shape (not shown) is formed. According to the cutting method, the base 1 may be formed long in a band shape or may be formed as wide as a plate.
  • the width of the first and second conductive parts 12 and 13 and the width of the insulating part 11 may be adjusted by changing the thicknesses of the conductive plate and the insulating adhesive.
  • the encapsulant 3 surrounds the semiconductor light emitting device chip 2 to expose the first and second electrodes 70 and 80, and is formed on the entire surface of the base 1 on which the semiconductor light emitting device chip 2 is formed.
  • the encapsulant 3 When the encapsulant 3 contains a photoconversion agent (not shown) such as a phosphor, the encapsulant 3 is excited by light from the semiconductor light emitting device chip 2 to emit light whose wavelength is converted in all directions. In the semiconductor light emitting device, the encapsulant 3 may be omitted.
  • a photoconversion agent such as a phosphor
  • flip chips of the type illustrated in FIGS. 6 to 8 may be used, and a plurality of semiconductor layers may be disposed on the growth substrate 20 and the first surface 21 of the growth substrate 20.
  • the light guide layer 60 located in the 2nd surface 22 opposite to 21 is included.
  • the growth substrate 20 may be, for example, sapphire, SiC, GaN, AlN, ZnO, and the growth substrate 20 may be finally removed.
  • the growth substrate 20 is made of sapphire having a refractive index of 1.8, and may be formed to a thickness of about 100um to 350um.
  • the plurality of semiconductor layers 30, 40, and 50 may include a first semiconductor layer 30 having a first conductivity (eg, n-type) (eg, Si-doped GaN), a second conductivity different from the first conductivity (eg, p). Type) and an active layer interposed between the first semiconductor layer 30 and the second semiconductor layer 50 and generating light by recombination of electrons and holes.
  • a first conductivity eg, n-type
  • p p
  • Type a second conductivity different from the first conductivity
  • an active layer interposed between the first semiconductor layer 30 and the second semiconductor layer 50 and generating light by recombination of electron
  • the positions of the first semiconductor layer 30 and the second semiconductor layer 50 may be changed, and are mainly made of GaN in the group III nitride semiconductor light emitting device. Additional layers may be provided as needed.
  • the semiconductor light emitting device may emit light from ultraviolet to infrared rays, depending on the material constituting the semiconductor light emitting device.
  • a buffer layer (not shown) is formed between the growth substrate 20 and the plurality of semiconductor layers 30, 40, and 50.
  • the first electrode 70 is insulated from the plurality of semiconductor layers 30, 40, and 50, and the first semiconductor layer 30 is formed through first electrical connections 71 formed through the reflective layer R. It is in electrical communication with and supplies electrons, and is bonded to the first conductive portion 12 of the base 1.
  • the first electrical connection 71 passes through at least the second semiconductor layer 50 and the active layer 40 to the first semiconductor layer 30.
  • the second electrode 80 is insulated from the plurality of semiconductor layers 30, 40, and 50, and the second semiconductor layer 50 is formed through second electrical connections 81 formed through the reflective layer R. It is in electrical communication with and supplies holes, and is bonded to the second conductive portion 13 of the base 1.
  • the first and second electrodes 70 and 80 which are bonded to the first and second conductive parts 12 and 13, respectively, may be in contact with a portion of the insulating part 11. Accordingly, the heat transfer area can be increased from the first and second electrodes 70 and 80.
  • the reflective layer R is formed to reflect light toward the growth substrate 20 between the second semiconductor layer 50 and the first and second electrodes 70 and 80.
  • the reflective layer R may have a multilayer structure including an insulating layer such as SiO 2 / TiO 2, a distributed bragg reflector (DBR), or an omni-directional reflector (ODR).
  • DBR distributed bragg reflector
  • ODR omni-directional reflector
  • a current spreading electrode (eg, ITO) may be further provided between the reflective layer R and the second semiconductor layer 50 to spread current.
  • the light guide layer 60 includes a first surface 60a in contact with the growth substrate 20 and a second surface 60b opposite to the first surface, and is made of the same material having the same refractive index as the growth substrate 20. Can be done.
  • the growth substrate 20 and the light guide layer 60 are made of a material having the same refractive index, for example, made of sapphire, the growth substrate 20 and the light guide layer 60 have the same refractive index of 1.8.
  • the growth substrate 20 is not a patterned sapphire substrate (PSS).
  • an adhesive layer A made of an insulating material such as an insulating adhesive (eg, epoxy) is formed between the growth substrate 20 and the light guide layer 60.
  • the adhesive layer A may be formed of a material having the same refractive index as that of the growth substrate 20 and the light guide layer 60.
  • the growth substrate 20 and the light guide layer 60 may have a refractive index of 1.8.
  • the adhesive layer (A) is made of a material having a refractive index of 1.8.
  • the present invention is not limited thereto, and the adhesive layer A may be formed of a material having a refractive index greater than 1 and less than 1.8.
  • the adhesive layer A may have a minimum thickness that does not affect the refractive index between the growth substrate 20 and the light guide layer 60.
  • the adhesive layer (A) may have a thickness of up to 100um.
  • the light guide layer 60 is a protruding surface having a plurality of protrusions on the first and second surfaces 60a and 60b, for example, a patterned sapphire substrate (PSS). Sapphire Substrate).
  • PSS patterned sapphire substrate
  • Sapphire Substrate Sapphire Substrate
  • the first and second surfaces 60a and 60b of the light guide layer 60 are formed as protruding surfaces, the light incident from the growth substrate 20 is scattered by the first surface 60a and the second surface 60b. Some parts are scattered and emitted from the second surface 60b, and some parts are reflected to the first surface 60a and are scattered and emitted to the second surface 60b.
  • the light guide layer 60 made of a material having the same refractive index as the growth substrate 20 includes the first and second surfaces 60a and 60b, which are protruding surfaces having a plurality of protrusions, thereby preventing the total reflection phenomenon.
  • Increasing the scattering effect increases the extraction efficiency. That is, when the growth substrate 20 is not a patterned sapphire substrate, the luminous intensity is formed on the second surface 22 of the growth substrate 20 having the same refractive index as the growth substrate 20 and the protruding surface having a plurality of protrusions.
  • the light emitted from the active layer 40 by the protruding surface is scattered to increase the light extraction efficiency.
  • the width of the light guide layer 60 is preferably formed at least about twice the width of the growth substrate 20.
  • the width of the light guide layer 60 is larger than the width of the growth substrate 20, the amount of light scattered by the first and second surfaces 60a and 60b of the light guide layer 60 and emitted to the outside increases. The extraction efficiency can be further increased.
  • the width of the light guide layer 60 may be formed to be the same as or smaller than the width of the growth substrate 20.
  • the light guide layer 60 may be formed to have a thickness of about 100 ⁇ m to 350 ⁇ m which is the same as that of the growth substrate 20, but the thickness of the light guide layer 60 and the growth substrate 20 are different from each other. Can be.
  • the protruding surface of the light guide layer 60 is formed using a nanoimprinting process, photolithography, AGOG (Aluminum deposition, Growth of Oxide, and Grain growth) method, and the plurality of protrusions have a horn shape. , Hemispherical or cylindrical shape.
  • FIG. 7 is a view illustrating an example of the semiconductor light emitting device chip according to the present disclosure as shown in FIG. 2.
  • the light guide layer 61 is different from the light guide layer 60 shown in FIG. It is a flat surface and the 2nd surface 61b has the protrusion surface which has a some permite
  • the first surface 61a of the light guide layer 61 is formed as a flat surface, and the second surface 61b is formed as a protruding surface, so that light incident from the growth substrate 20 passes through the first surface 61a. Some parts are scattered and emitted from the second surface 61b by moving to the second surface 61b, and some are reflected by the first surface 61a and then moved back to the second surface 61b to be emitted.
  • FIG. 8 is a view for explaining another example of the light guide layer of the semiconductor light emitting device chip according to the present disclosure.
  • the light guide layer 62 has a first surface 62a unlike the light guide layer 60 shown in FIG. 6. Is a protruding surface, and the second surface 62b has a flat surface having a plurality of protrusions.
  • the first surface 62a of the light guide layer 62 is formed as a protruding surface, and the second surface 62b is formed as a flat surface, so that light incident from the growth substrate 20 passes through the first surface 62a. It is scattered and moved to the second surface 60b to be emitted.
  • FIG. 9 to 11 are diagrams for explaining an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • a dam 32 having an opening 34 on a base 1, Alternatively, a mask is provided and the semiconductor light emitting device chip 2 is placed on the base 1 exposed through the opening 34 (see FIG. 9A).
  • the height of the dam 32 may be the same as the height of the semiconductor light emitting device chip 2, but is not limited thereto and may be higher than the height of the semiconductor light emitting device chip 2.
  • the light guide layer 60 of the semiconductor light emitting device chip 2 may be sequentially stacked on the growth substrate 20 by an adhesive layer (A). By laminating using the adhesive layer (A), the contact force may increase physically.
  • an encapsulant 3 is formed in the opening 34 (see FIG. 9B).
  • the encapsulant 3 is cured, and the semiconductor light emitting device chip 2 on which the encapsulant 3 is formed is separated from the dam 32. Through the separation process, an assembly having a semiconductor light emitting device chip 2 and an encapsulant 3 exposing the first electrode 70 and the second electrode 80 and surrounding the semiconductor light emitting device chip 2 is formed. . In the semiconductor light emitting device, the encapsulant 3 may be omitted.
  • the semiconductor light emitting device chip 2 includes the light guide layer 60 having the same refractive index as that of the growth substrate 20 and the protruding surface having a plurality of protrusions on the second surface 22 of the growth substrate 20.
  • the light emitted from the active layer 40 by the protruding surface is scattered to increase the light extraction efficiency.
  • Side 36S due to opening 38 of dam 36 may be an inclined surface inclined with respect to base 1.
  • the inclined surface is formed into a flat surface, but can now be formed concave without being limited.
  • the height of the dam 32 may be the same as the height of the semiconductor light emitting device chip 2, but is not limited thereto and may be higher than the height of the semiconductor light emitting device chip 2.
  • an encapsulant 3 is formed in the opening 38 (see FIG. 10B).
  • the encapsulant 3 is cured, and the semiconductor light emitting device chip 2 on which the encapsulant 3 is formed is separated from the dam 36. Through the separation process, an assembly having a semiconductor light emitting device chip 2 and an encapsulant 3 exposing the first electrode 70 and the second electrode 80 and surrounding the semiconductor light emitting device chip 2 is formed. . In the semiconductor light emitting device, the encapsulant 3 may be omitted.
  • a semiconductor light emitting device chip 2 is formed on a base 31 and a dam 31 having an opening having a shape different from that shown in FIGS. 9 and 10 and a base 1 exposed by the opening 33. Is placed (see FIG. 11A).
  • the height of the dam 32 is formed lower than the height of the semiconductor light emitting device chip (2). That is, the dam 32 may be formed lower than the light guide layer 60.
  • the sealing material 3 is formed in the opening 33 (see FIG. 11B).
  • the encapsulant 3 may be omitted.
  • FIG. 12 is a view for explaining another example of a semiconductor light emitting device according to the present disclosure, by using an adhesive material on a base 1 having an encapsulant 3 surrounding the semiconductor light emitting device chip 2. And a bonded lens L.
  • the lens L may be formed of a material having the same refractive index as that of the light guide layers 60, 61, and 62 and the growth substrate 20 of the semiconductor light emitting device chip 2.
  • the adhesive material for connecting the lens L and the semiconductor light emitting device may also be made of a material having the same refractive index as that of the growth substrate 20 and the light guide layers 60, 61, and 62, for example, the growth substrate 20.
  • the light guide layers 60, 61, and 62 are made of sapphire having a refractive index of 1.8
  • the adhesive material is also made of a material having a refractive index of 1.8.
  • the present invention is not limited thereto, and the adhesive material may be formed of a material having a refractive index greater than 1 and less than 1.8.
  • the adhesive material may have a minimum thickness that does not affect the refractive index between the growth substrate 20 and the light guide layers 60, 61, and 62.
  • a first semiconductor layer having a first conductivity, an active layer for generating light through recombination of electrons and holes, and a second semiconductor layer having a second conductivity different from the first conductivity are sequentially stacked.
  • a plurality of semiconductor layers A reflection layer provided on one side of the plurality of semiconductor layers and reflecting light generated from the active layer; A first electrode and a second electrode supplying electrons and holes on the reflective layer, the first electrode and the second electrode electrically communicating with the plurality of semiconductor layers; A growth substrate provided on an opposite side of the reflective layer based on the plurality of semiconductor layers; And a light guide layer provided on an opposite side of the growth substrate on which the plurality of semiconductor layers are formed, wherein the light guide layer is made of a material having the same refractive index as that of the growth substrate.
  • the growth substrate and the light guide layer are at least one of Al 2 O 3, SiC, GaN, AlN, and ZnO.
  • the light guide layer has a first surface in contact with the growth substrate and a second surface opposite to the first surface, wherein the first surface and the second surface are protruding surfaces having a plurality of protrusions. .
  • the light guide layer has a first surface in contact with the growth substrate and a second surface opposite to the first surface, and at least one of the first surface or the second surface is a protruding surface having a plurality of protrusions.
  • a semiconductor light emitting element is a semiconductor light emitting element.
  • a semiconductor light emitting element wherein the second surface of the light guide layer is a protruding surface having a plurality of protrusions, and the first surface of the light guide layer is a flat surface.
  • a semiconductor light emitting element wherein the first surface of the light guide layer is a protruding surface having a plurality of protrusions, and the second surface of the light guide layer is a flat surface.
  • a semiconductor light emitting device characterized in that the width of the light guide layer is wider than that of the growth substrate.
  • a semiconductor light emitting element characterized in that the width of the light guide layer is formed at least about twice the width of the growth substrate.
  • a semiconductor light emitting element comprising a connection layer interposed between the growth substrate and the light guide layer.
  • a base having an insulating film, a first conductive portion electrically separated by the insulating film, and having a first conductive portion joined to the first electrode and a second conductive portion joined to the second electrode; And an encapsulation material formed on the entire surface of the base connected to the first and second electrodes.
  • a semiconductor light emitting device comprising a lens bonded to the base having an encapsulant surrounding the semiconductor light emitting device chip using an adhesive material.
  • a light emitting layer made of a material having the same refractive index as a growth substrate is provided on a semiconductor light emitting device chip, a difference in refractive index between the growth substrate and the light guide layer does not occur, Light extraction efficiency may be improved by effectively preventing total reflection occurring at an interface when light enters a medium having a high refractive index from a medium having a small refractive index.
  • At least one surface of the light guide layer has a protruding surface having a plurality of protrusions, it is possible to reduce light absorption in the light emitting device and increase light extraction efficiency.
  • the width of the light guide layer is formed larger (wideer) than the width of the growth substrate, the amount of light scattered by the light guide layer may be increased to increase the light extraction efficiency.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 개시는 제1 도전성을 가지는 제1 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층이 순차로 적층된 복수의 반도체층; 복수의 반도체층의 일 측에 구비되며, 활성층에서 생성된 빛을 반사시키는 반사층; 반사층 위에서 전자와 정공을 공급하는 제1 전극 및 제2 전극;으로서, 복수의 반도체층과 전기적으로 연통하는 제1 전극 및 제2 전극; 복수의 반도체층을 기준으로 반사층의 반대 측에 구비되는 성장 기판; 그리고, 복수의 반도체층이 형성된 성장 기판의 반대 측에 구비되는 광도광층;을 포함하고, 광도광층은 성장 기판의 굴절률과 동일한 굴절률을 갖는 물질로 이루어지는 것을 특징으로 반도체 발광소자에 관한 것이다.

Description

반도체 발광소자
본 개시(Disclosure)는 전체적으로 반도체 발광소자에 관한 것으로, 특히 발광효율을 높인 반도체 발광소자에 관한 것이다.
여기서, 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 광소자를 의미하며, 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0=x=1, 0=y=1, 0=x+y=1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
도 1은 종래의 반도체 발광소자의 일 예(Lateral Chip)를 나타내는 도면으로서, 반도체 발광소자는 기판(100), 기판(100) 위에, 버퍼층(200), 제1 도전성을 가지는 제1 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500)이 순차로 증착되어 있으며, 그 위에 전류 확산을 위한 투광성 도전막(600)과, 본딩 패드로 역할하는 전극(700)이 형성되어 있고, 식각되어 노출된 제1 반도체층(300) 위에 본딩 패드로 역할하는 전극(800)이 형성되어 있다. 버퍼층(200)은 생략될 수 있다.
도 2는 종래의 반도체 발광소자의 다른 예(Flip Chip)를 나타내는 도면으로서, 반도체 발광소자는 기판(100), 기판(100) 위에, 제1 도전성을 가지는 제1 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500)이 순차로 증착되어 있으며, 그 위에 기판(100) 측으로 빛을 반사시키기 위한 3층으로 된 전극막(901), 전극막(902) 및 전극막(903)이 형성되어 있고, 식각되어 노출된 제1 반도체층(300) 위에 본딩 패드로 기능하는 전극(800)이 형성되어 있다.
도 3은 종래의 반도체 발광소자의 또 다른 예(Vertical Chip)를 나타내는 도면으로서, 반도체 발광소자는 제1 도전성을 가지는 제1 반도체층(300), 전자와 정공의 재결합을 통해 광을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500)이 순차로 증착되어 있으며, 제2 반도체층(500)에 제1 반도체층(300)으로 광을 반사시키기 위한 금속 반사막(910)이 형성되어 있고, 지지 기판(930) 측에 전극(940)이 형성되어 있다. 금속 반사막(910)과 지지 기판(930)은 웨이퍼 본딩층(920)에 의해 결합된다. 제1 반도체층(300)에는 본딩 패드로 기능하는 전극(800)이 형성되어 있다.
도 4는 미국 등록특허공보 제6,650,044호에 도시된 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 플립 칩의 형태로, 기판(100), 기판(100) 위에, 제1 도전성을 가지는 제1 반도체층(300), 전자와 정공의 재결합을 통해 광을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500)이 순차로 증착되어 있으며, 그 위에 기판(100) 측으로 광을 반사시키기 위한 반사막(950)이 형성되어 있고, 식각되어 노출된 제1 반도체층(300) 위에 본딩 패드로 기능하는 전극(800)이 형성되어 있으며, 기판(100) 및 반도체층(300, 400, 500)을 둘러싸도록 봉지제(1000)가 형성되어 있다. 반사막(950)은 도 2에서와 같이 금속층으로 이루어질 수 있다. 반도체 발광소자는 전기 배선(820,960)이 구비된 PCB(1200; Printed Circuit Board)에 도전 접착제(830,970)를 통해 장착된다. 봉지제(1000)에는 주로 형광체가 함유된다. 여기서 반도체 발광소자는 봉지제(1000)를 포함하므로, 구분을 위해, 봉지제(1000)를 제외한 반도체 발광소자 부분을 반도체 발광소자 칩이라 부를 수 있다. 이러한 방법으로 도 4에 도시된 바와 같이 반도체 발광소자 칩에 봉지제(1000)가 도포될 수 있다.
최근에는 활성층에서 발생한 빛의 극히 일부분만 반도체 발광소자 밖으로 빠져나오기 때문에 방출 효율을 높이기 위해 사파이어 기판에 복수의 돌기를 주어 광산란점을 집어넣고 성장하는 방법(PSS)이 많이 사용되고 있다.
본 개시는 패턴사파이어 기판(PSS)을 포함하고 있지 않는 반도체 발광소자에서 광 추출 효율을 향상시키는 것을 특징으로 한다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 전자와 정공의 재결합을 통해 광을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층이 순차로 적층된 복수의 반도체층; 복수의 반도체층의 일 측에 구비되며, 활성층에서 생성된 광을 반사시키는 반사층; 반사층 위에서 전자와 정공을 공급하는 제1 전극 및 제2 전극;으로서, 복수의 반도체층과 전기적으로 연통하는 제1 전극 및 제2 전극; 복수의 반도체층을 기준으로 반사층의 반대 측에 구비되는 성장 기판; 그리고, 복수의 반도체층이 형성된 성장 기판의 반대 측에 구비되는 광도광층;을 포함하고, 광도광층은 성장 기판의 굴절률과 동일한 굴절률을 갖는 물질로 이루어지는 것을 특징으로 하는 반도체 발광소자가 제공된다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
도 1은 종래의 반도체 발광소자의 일 예(Lateral Chip)를 나타내는 도면,
도 2는 종래의 반도체 발광소자의 다른 예(Flip Chip)를 나타내는 도면,
도 3은 종래의 반도체 발광소자의 또 다른 예(Vertical Chip)를 나타내는 도면,
도 4는 미국 등록특허공보 제6,650,044호에 도시된 반도체 발광소자의 일 예를 나타내는 도면,
도 5는 본 개시에 따른 반도체 발광소자의 일 예를 설명하기 위한 도면,
도 6은 본 개시에 따른 반도체 발광소자 칩의 다른 예를 설명하기 위한 도면,
도 7 및 도 8은 본 개시에 따른 반도체 발광소자 칩의 광도광층의 또 다른 예를 설명하기 위한 도면,
도 9 내지 도 11은 본 개시에 따른 반도체 발과소자의 제조방법의 일 예를 설명하기 위한 도면,
도 12는 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 설명하기 위한 도면.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 5는 본 개시에 따른 반도체 발광소자의 일 예를 설명하기 위한 도면으로서, 베이스(1), 반도체 발광소자 칩(2), 그리고 봉지재(3)를 포함한다.
베이스(1)는 절연부(11), 절연부(11)에 의해 전기적으로 분리된 제1 도전부(12), 및 제2 도전부(13)를 포함한다.
제1 및 제2 도전부(12, 13)는 상하로 노출되며, 평탄(flat)하다. 제1 및 제2 도전부(12, 13)는 전기적 도통의 통로이며, 방열 통로가 될 수 있다.
이와 같은 베이스(1)는 복수의 도전판(예: Al/Cu/Al)을 절연접착제(예: 에폭시) 등과 같은 절연재료를 사용하여 접착하는 방식으로 반복 적층하여 적층제로 형성된다. 이러한 적층체를 절단하여 (예: 와이어 커팅 방법), 플레이트 형상(미도시)의 베이스(1)가 형성된다. 절단하는 방법에 따라 베이스(1)는 띠 모양으로 길게 형성되거나, 판처럼 넓게 형성될 수 있다.
제1 및 제2 도전부(12, 13)의 폭, 절연부(11)의 폭은 상기 도전판 및 절연접착제의 두께를 변경하여 조절될 수 있다.
봉지재(3)는 제1 및 제2 전극(70, 80)이 노출되도록 반도체 발광소자 칩(2)을 감싸며, 반도체 발광소자 칩(2)이 형성된 베이스(1)의 면 전체에 형성된다.
봉지재(3)는 형광체와 같은 광변환제(미도시)를 함유하는 경우, 반도체 발광소자 칩(2)으로부터의 광에 의해 여기되어 전방향으로 파장이 변환된 빛을 방사한다. 반도체 발광소자에 있어서, 봉지재(3)는 생략될 수 있다.
반도체 발광소자 칩(2)은 도 6 내지 도 8에 예시된 형태의 플립 칩이 사용될 수 있으며, 성장 기판(20), 성장 기판(20)의 제1 면(21)에 위치하는 복수의 반도체층(30, 40, 50), 반사막(R), 복수의 반도체층(30, 40, 50)에 전류를 전달하는 제1 및 제2 전극(70, 80) 및 성장 기판(20)의 제1 면(21)에 대향하는 제2 면(22)에 위치하는 광도광층(60)을 포함한다.
성장 기판(20)은 예를 들면 사파이어, SiC, GaN, AlN, ZnO 일 수 있고, 성장 기판(20)은 최종적으로 제거될 수도 있다.
본 예에서, 성장 기판(20)은 1.8의 굴절률을 갖는 사파이어로 이루어지며, 약 100um 내지 350um의 두께로 형성될 수 있다.
복수의 반도체층(30, 40, 50)은 제1 도전성(예: n형)을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 제1 도전성과 다른 제2 도전성(예: p형)을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN) 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합에 의해 광을 생성하는 활성층(40; 예: InGaN/(In)GaN 다중양자우물구조)을 포함한다. 복수의 반도체층(30, 40, 50) 각각은 다층으로 이루어질 수 있다.
제1 반도체층(30)과 제2 반도체층(50)은 그 위치가 바뀔 수 있으며, 3족 질화물 반도체 발광소자에 있어서 주로 GaN으로 이루어진다. 필요에 따라 추가의 층들이 구비될 수 있다. 반도체 발광소자는 이를 구성하는 물질에 따라, 자외선부터 적외선까지의 광을 방출할 수 있다.
한편, 성장 기판(20)과 복수의 반도체층(30, 40, 50) 사이에 버퍼층(미도시)이 형성되는 것이 바람직하다.
제1 전극(70)은 복수의 반도체층(30, 40, 50)과 절연되어 있으며, 반사층(R)을 관통하여 형성된 제1 전기적 연결(71; Electrical Connections)을 통해 제1 반도체층(30)과 전기적으로 연통되어 전자를 공급하며, 베이스(1)의 제1 도전부(12)에 접합된다.
제1 전기적 연결(71)은 적어도 제2 반도체층(50)과 활성층(40)을 관통하여 제1 반도체층(30)까지 이어져 있다.
제2 전극(80)은 복수의 반도체층(30, 40, 50)과 절연되어 있으며, 반사층(R)을 관통하여 형성된 제2 전기적 연결(81; Electrical Connections)을 통해 제2 반도체층(50)과 전기적으로 연통되어 정공을 공급하며, 베이스(1)의 제2 도전부(13)에 접합된다.
각각 제1 및 제2 도전부(12, 13)와 접합되는 제1 및 제2 전극(70, 80)은 절연부(11)의 일부분과 접촉되어 위치할 수 있다. 이에 따라, 제1 및 제2 전극(70, 80)으로부터 열전달 면적을 넓힐 수 있다.
반사층(R)은 제2 반도체층(50)과 제1 및 제2 전극(70, 80) 사이에 성장 기판(20) 측으로 광을 반사하기 위해 형성된다. 반사층(R)은 SiO2/TiO2와 같은 절연층, DBR(Distributed Bragg Reflector) 또는 ODR(Omni-Directional Reflector)을 포함하는 다층 구조를 가질 수 있다.
반사층(R)과 제2 반도체층(50) 사이에 전류 확산을 위한 전류 확산 전극(예: ITO)을 더 구비할 수 있다.
광도광층(60)은 성장 기판(20)과 접촉되는 제1 면(60a)과 제1 면에 대향하는 제2 면(60b)을 포함하며, 성장 기판(20)과 동일한 굴절률을 갖는 동일한 물질로 이루어질 수 있다.
성장 기판(20)과 광도광층(60)이 동일한 굴절률을 갖는 물질로 이루어지는 경우, 예를 들어 사파이어로 이루어지는 경우 성장 기판(20)과 광도광층(60)은 1.8의 동일한 굴절률을 가진다. 이때, 성장 기판(20)은 패턴화된 시파이어 기판(PSS, Patterned Sapphire Substrate)이 아니다.
이에 따라, 성장 기판(20)과 광도광층(60) 간의 굴절률 차이가 발생하지 않으므로, 굴절률이 큰 매질에서 굴절률이 작은 매질로 광이 입사할 때 계면에서 발생되는 전반사 현상을 효과적으로 방지하여 광 추출 효율(extraction efficiency)을 개선할 수 있다.
성장 기판(20)과 광도광층(60)을 연결하기 위해 성장 기판(20)과 광도광층(60) 사이에 절연접착제(예: 에폭시) 등과 같은 절연재료로 이루어지는 접착층(A)이 형성된다. 이와 같은 접착층(A)은 성장 기판(20) 및 광도광층(60)과 동일한 굴절률을 갖는 물질로 이루어지는 것이 바람직하며, 예를 들어, 성장 기판(20)과 광도광층(60)이 1.8의 굴절률을 갖는 사파이어로 이루어지는 경우, 접착층(A)은 1.8의 굴절률을 갖는 물질로 이루어진다. 하지만, 이에 한정하지 않고, 접착층(A)은 1 보다 크고 1.8보다 작은 굴절률을 갖는 물질로 이루어질 수 있다.
접착층(A)은 성장 기판(20)과 광도광층(60) 사이의 굴절률에 영향을 미치지 않는 최소한의 두께를 가질 수 있다. 예를 들어, 접착층(A)은 최대 100um 의 두께를 가질 수 있다.
도 6을 참조하면, 광도광층(60)은 제1 및 제2 면(60a, 60b)은 복수의 돌기를 갖는 돌출면인 것이 바람직하며, 예를 들어, 패턴화된 시파이어 기판(PSS, Patterned Sapphire Substrate)일 수 있다.
광도광층(60)의 제1 및 제2 면(60a, 60b)이 돌출면으로 형성됨으로써, 성장 기판(20)으로부터 입사되는 광이 제1 면(60a)에 의해 산란되어 제2 면(60b)으로 이동하여 제2 면(60b)에서 일부는 산란되어 방출되고, 일부는 제1 면(60a)으로 반사되어 다시 제2 면(60b)으로 이동하여 산란되어 방출된다.
이에 따라, 성장 기판(20)과 굴절률이 동일한 물질로 이루어지는 광도광층(60)이 복수의 돌기를 갖는 돌출면인 제1 및 제2 면(60a, 60b)을 포함함으로써, 전반사 현상을 방지하면서 광의 산란효과를 증가시켜 광 추출 효율(extraction efficiency)을 증가시킨다. 즉, 성장 기판(20)이 패턴화된 사파이어 기판이 아닌 경우, 성장 기판(20)의 제2 면(22)에 성장 기판(20)과 동일한 굴절률을 가지며 복수의 돌기를 갖는 돌출면이 형성된 광도광층(60)을 포함함으로써, 돌출면에 의해 활성층(40)에서 방출된 광이 산란되어 광 추출 효율(extraction efficiency)을 증가시킨다.
광도광층(60)의 폭은 성장 기판(20)의 폭에 비해 약 2배 이상으로 형성되는 것이 바람직하다. 광도광층(60)의 폭이 성장 기판(20)의 폭보다 크게 형성되는 경우 광도광층(60)의 제1 및 제2 면(60a, 60b)에 의해 산란되어 외부로 방출되는 광의 양이 증가하여 광 추출 효율(extraction efficiency)이 더욱 증가할 수 있다.
이와 달리, 광도광층(60)의 폭은 성장 기판(20)의 폭과 동일하거나 작게 형성될 수 있다.
광도광층(60)의 두께는 성장 기판(20)의 두께와 동일한 두께 약 100um 내지 350um으로 형성될 수 있지만, 이에 한정하지 않고 광도광층(60)과 성장 기판(20)의 두께는 서로 상이하게 형성될 수 있다.
이와 같은, 광도광층(60)의 돌출면은 나노 임프린팅 공정, 포토리소그래피(Photolithography), AGOG (Aluminum deposition,Growth of Oxide,and Grain growth) 방법 등을 이용하여 형성되고, 복수의 돌기는 뿔 형상, 반구 형상 또는 실린더 형상 등을 가질 수 있다.
도 7은 본 개시에 따른 반도체 발광소자 칩은 도 2와 같이 일 예를 설명하기 위한 도면으로서, 광도광층(61)은 도 6에 도시된 광도광층(60)과 달리 제1 면(61a)은 평탄면이고, 제2 면(61b)은 복수의 돌기를 갖는 돌출면을 갖는다.
광도광층(61)의 제1 면(61a)은 평탄면으로 형성되고, 제2 면(61b)이 돌출면으로 형성됨으로써, 성장 기판(20)으로부터 입사되는 광이 제1 면(61a)을 통해 제2 면(61b)으로 이동하여 제2 면(61b)에서 일부는 산란되어 방출되고, 일부는 제1 면(61a)으로 반사되어 다시 제2 면(61b)으로 이동하여 방출된다.
도 8은 본 개시에 따른 반도체 발광소자 칩의 광도광층의 또 다른 일 예를 설명하기 위한 도면으로서, 광도광층(62)은 도 6에 도시된 광도광층(60)과 달리 제1 면(62a)은 돌출면이고, 제2 면(62b)은 복수의 돌기를 갖는 평탄면을 갖는다.
광도광층(62)의 제1 면(62a)은 돌출면으로 형성되고, 제2 면(62b)이 평탄면으로 형성됨으로써, 성장 기판(20)으로부터 입사되는 광이 제1 면(62a)을 통해 산란되어 제2 면(60b)으로 이동하여 방출된다.
도 9 내지 도 11은 본 개시에 따른 반도체 발광소자의 제조방법의 일 예를 설명하기 위한 도면들로서, 도 9를 참조하면, 먼저, 베이스(1) 위에 개구(34)를 가지는 댐(32), 또는 마스크가 구비되고, 개구(34)로 노출된 베이스(1) 위에 반도체 발광소자 칩(2)이 놓인다(도 9a 참조). 여기서 댐(32)의 높이는 반도체 발광소자 칩(2)의 높이와 동일하게 형성될 수 있지만 이에 한정되지 않고, 반도체 발광소자 칩(2)의 높이보다 높게 형성될 수 있다.
반도체 발광소자 칩(2)의 광도광층(60)은 접착층(A)에 의해 성장 기판(20) 위에 순차적으로 적층될 수 있다. 접착층(A)을 이용하여 적층됨으로써, 물리적으로 접촉력이 증가할 수 있다.
이후, 개구(34)에 봉지재(3)가 형성된다(도 9b 참조). 봉지재(3)가 경화되고, 봉지재(3)가 형성된 반도체 발광소자 칩(2)이 댐(32)으로부터 분리된다. 분리 공정을 통해 반도체 발광소자 칩(2)과, 제1 전극(70) 및 제2 전극(80)을 노출하며 반도체 발광소자 칩(2)을 둘러싸는 봉지재(3)를 가지는 결합체가 형성된다. 반도체 발광소자에 있어서, 봉지재(3)는 생략될 수 있다.
이와 같이 반도체 발광소자 칩(2)이 성장 기판(20)의 제2 면(22)에 성장 기판(20)과 동일한 굴절률을 가지며 복수의 돌기를 갖는 돌출면이 형성된 광도광층(60)을 포함함으로써, 돌출면에 의해 활성층(40)에서 방출된 광이 산란되어 광 추출 효율(extraction efficiency)을 증가시킨다.
도 10을 참조하면, 베이스(1) 위에 도 9에서 도시한 바와 다른 형상의 개구(38)를 가지는 댐(36) 및 개구(38)로 노출된 베이스(1) 위에 반도체 발광소자 칩(2)이 놓인다(도 10a 참조). 댐(36)의 개구(38)로 인한 측면(36S)은 베이스(1)에 대해 기울어진 경사면일 수 있다. 경사면은 평탄한 면으로 형성되었지만, 이제 한정되지 않고 오목하게 형성될 수 있다. 댐(32)의 높이는 반도체 발광소자 칩(2)의 높이와 동일하게 형성될 수 있지만 이에 한정되지 않고, 반도체 발광소자 칩(2)의 높이보다 높게 형성될 수 있다.
이후, 개구(38)에 봉지재(3)가 형성된다(도 10b 참조). 봉지재(3)가 경화되고, 봉지재(3)가 형성된 반도체 발광소자 칩(2)이 댐(36)으로부터 분리된다. 분리 공정을 통해 반도체 발광소자 칩(2)과, 제1 전극(70) 및 제2 전극(80)을 노출하며 반도체 발광소자 칩(2)을 둘러싸는 봉지재(3)를 가지는 결합체가 형성된다. 반도체 발광소자에 있어서, 봉지재(3)는 생략될 수 있다.
도 11을 참조하면, 베이스(1) 위에 도 9 및 도 10에서 도시한 바와 다른 형상의 개구를 가지는 댐(31) 및 개구(33)로 노출된 베이스(1) 위에 반도체 발광소자 칩(2)이 놓인다(도 11a 참조).
여기서, 댐(32)의 높이는 반도체 발광소자 칩(2)의 높이보다 낮게 형성된다. 즉, 댐(32)은 광도광층(60)보다 낮게 형성될 수 있다.
이후, 개구(33)에 봉지재(3)가 형성된다(도 11b 참조). 반도체 발광소자에 있어서, 봉지재(3)는 생략될 수 있다.
도 12는 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 설명하기 위한 도면으로서, 반도체 발광소자 칩(2)을 둘러싸는 봉지재(3)가 구비된 베이스(1)에 접착 물질을 이용하여 접합된 렌즈(L)를 포함한다.
렌즈(L)는 반도체 발광소자 칩(2)의 광도광층(60, 61, 62) 및 성장 기판(20)과 동일한 굴절률을 갖는 물질로 이루어질 수 있다.
렌즈(L)와 반도체 발광소자를 연결하기 위한 접착물질 역시 성장 기판(20) 및 광도광층(60, 61, 62)과 동일한 굴절률을 갖는 물질로 이루어지는 것이 바람직하며, 예를 들어, 성장 기판(20)과 광도광층(60, 61, 62)이 1.8의 굴절률을 갖는 사파이어로 이루어지는 경우 접착물질 역시 1.8의 굴절률을 갖는 물질로 이루어진다. 하지만, 이에 한정하지 않고, 접착물질은1 보다 크고 1.8보다 작은 굴절률을 갖는 물질로 이루어질 수 있다.
접착물질은 성장 기판(20)과 광도광층(60, 61, 62) 사이의 굴절률에 영향을 미치지 않는 최소한의 두께를 가질 수 있다.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층이 순차로 적층된 복수의 반도체층; 복수의 반도체층의 일 측에 구비되며, 활성층에서 생성된 빛을 반사시키는 반사층; 반사층 위에서 전자와 정공을 공급하는 제1 전극 및 제2 전극;으로서, 복수의 반도체층과 전기적으로 연통하는 제1 전극 및 제2 전극; 복수의 반도체층을 기준으로 반사층의 반대 측에 구비되는 성장 기판; 그리고, 복수의 반도체층이 형성된 성장 기판의 반대 측에 구비되는 광도광층;을 포함하고, 광도광층은 성장 기판의 굴절률과 동일한 굴절률을 갖는 물질로 이루어지는 것을 특징으로 하는 반도체 발광소자.
(2) 성장 기판과 광도광층은 Al2O3, SiC, GaN, AlN, ZnO 중 적어도 하나로 이루어지는 것을 특징으로 하는 반도체 발광소자.
(3) 광도광층은 성장 기판과 접촉되는 제1 면 및 제1 면에 대향하는 제2 면을 갖고, 제1 면 및 제2 면은 복수의 돌기를 갖는 돌출면인 것을 특징으로 하는 반도체 발광소자.
(4) 광도광층은 성장 기판과 접촉되는 제1 면 및 제1 면에 대향하는 제2 면을 갖고, 제1 면 또는 제2 면 중 적어도 하나의 면은 복수의 돌기를 갖는 돌출면인 것을 특징으로 하는 반도체 발광소자.
(5) 광도광층의 제2 면은 복수의 돌기를 갖는 돌출면이고, 광도광층의 제1 면은 평탄면인 것을 특징으로 하는 반도체 발광소자.
(6) 광도광층의 제1 면은 복수의 돌기를 갖는 돌출면이고, 광도광층의 제2 면은 평탄면인 것을 특징으로 하는 반도체 발광소자.
(7) 광도광층의 폭은 성장 기판의 폭보다 넓게 형성되는 것을 특징으로 하는 반도체 발광소자.
(8) 광도광층의 폭은 성장 기판의 폭에 비해 약 2배 이상으로 형성되는 것을 특징으로 하는 반도체 발광소자.
(9) 성장 기판과 광도광층의 두께는 서로 동일한 것을 특징으로 하는 반도체 발광소자.
(10) 성장 기판과 광도광층 사이에 개재되는 접속층을 포함하는 것을 특징으로 하는 반도체 발광소자.
(11) 절연막, 절연막에 의해 전기적으로 분리되고 제1 전극과 접합되는 제1 도전부 및 제2 전극과 접합되는 제2 도전부를 구비하는 베이스; 및 제1 및 제2 전극과 연결되는 베이스의 면 전체에 형성되는 봉지재;를 포함하는 것을 특징으로 하는 반도체 발광소자.
(12) 반도체 발광소자 칩을 둘러싸는 봉지재가 구비된 베이스에 접착 물질을 이용하여 접합된 렌즈를 포함하는 것을 특징으로 하는 반도체 발광소자.
본 개시에 따른 하나의 반도체 발광소자에 의하면, 반도체 발광소자 칩에 성장 기판과 동일한 굴절률을 갖는 물질로 이루어지는 광도광층을 광의 방출면에 구비함으로써, 성장 기판과 광도광층 간의 굴절률 차이가 발생하지 않으므로, 굴절률이 큰 매질에서 굴절률이 작은 매질로 광이 입사할 때 계면에서 발생되는 전반사 현상을 효과적으로 방지하여 광 추출 효율(extraction efficiency)을 개선할 수 있다.
더욱이, 광도광층의 적어도 하나의 면이 복수의 돌기를 갖는 돌출면을 구비함으로써, 발광소자 내의 광 흡수를 줄여 광 추출 효율을 증가할 수 있다.
그리고, 광도광층의 폭이 성장 기판의 폭보다 크게(넓게) 형성됨으로써, 광도광층에 의해 산란되는 광의 양이 증가하여 광 추출 효율이 더욱 증가할 수 있다.

Claims (12)

  1. 반도체 발광소자에 있어서,
    제1 도전성을 가지는 제1 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층이 순차로 적층된 복수의 반도체층;
    복수의 반도체층의 일 측에 구비되며, 활성층에서 생성된 빛을 반사시키는 반사층;
    반사층 위에서 전자와 정공을 공급하는 제1 전극 및 제2 전극;으로서, 복수의 반도체층과 전기적으로 연통하는 제1 전극 및 제2 전극;
    복수의 반도체층을 기준으로 반사층의 반대 측에 구비되는 성장 기판; 그리고,
    복수의 반도체층이 형성된 성장 기판의 반대 측에 구비되는 광도광층;을 포함하고,
    광도광층은 성장 기판의 굴절률과 동일한 굴절률을 갖는 물질로 이루어지는 것을 특징으로 하는 반도체 발광소자.
  2. 청구항 1에 있어서,
    성장 기판과 광도광층은 Al2O3, SiC, GaN, AlN, ZnO 중 적어도 하나로 이루어지는 것을 특징으로 하는 반도체 발광소자.
  3. 청구항 1에 있어서,
    광도광층은 성장 기판과 접촉되는 제1 면 및 제1 면에 대향하는 제2 면을 갖고,
    제1 면 및 제2 면은 복수의 돌기를 갖는 돌출면인 것을 특징으로 하는 반도체 발광소자.
  4. 청구항 1에 있어서,
    광도광층은 성장 기판과 접촉되는 제1 면 및 제1 면에 대향하는 제2 면을 갖고,
    제1 면 또는 제2 면 중 적어도 하나의 면은 복수의 돌기를 갖는 돌출면인 것을 특징으로 하는 반도체 발광소자.
  5. 청구항 4에 있어서,
    광도광층의 제2 면은 복수의 돌기를 갖는 돌출면이고,
    광도광층의 제1 면은 평탄면인 것을 특징으로 하는 반도체 발광소자.
  6. 청구항 4에 있어서,
    광도광층의 제1 면은 복수의 돌기를 갖는 돌출면이고,
    광도광층의 제2 면은 평탄면인 것을 특징으로 하는 반도체 발광소자.
  7. 청구항 1에 있어서,
    광도광층의 폭은 성장 기판의 폭보다 넓게 형성되는 것을 특징으로 하는 반도체 발광소자.
  8. 청구항 7에 있어서,
    광도광층의 폭은 성장 기판의 폭에 비해 약 2배 이상으로 형성되는 것을 특징으로 하는 반도체 발광소자.
  9. 청구항 1에 있어서,
    성장 기판과 광도광층의 두께는 서로 동일한 것을 특징으로 하는 반도체 발광소자.
  10. 청구항 1에 있어서,
    성장 기판과 광도광층 사이에 개재되는 접속층을 포함하는 것을 특징으로 하는 반도체 발광소자.
  11. 청구항 1 내지 청구항 제10항 중의 어느 한 항에 있어서,
    절연막, 절연막에 의해 전기적으로 분리되고 제1 전극과 접합되는 제1 도전부 및 제2 전극과 접합되는 제2 도전부를 구비하는 베이스; 및
    제1 및 제2 전극과 연결되는 베이스의 면 전체에 형성되는 봉지재;를 포함하는 것을 특징으로 반도체 발광소자.
  12. 청구항 11항에 있어서,
    반도체 발광소자 칩을 둘러싸는 봉지재가 구비된 베이스에 접착 물질을 이용하여 접합된 렌즈를 포함하는 것을 특징으로 하는 반도체 발광소자.
PCT/KR2017/008101 2016-08-12 2017-07-27 반도체 발광소자 WO2018030680A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160102881 2016-08-12
KR10-2016-0102881 2016-08-12

Publications (1)

Publication Number Publication Date
WO2018030680A1 true WO2018030680A1 (ko) 2018-02-15

Family

ID=61163323

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2017/008101 WO2018030680A1 (ko) 2016-08-12 2017-07-27 반도체 발광소자

Country Status (1)

Country Link
WO (1) WO2018030680A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI717073B (zh) * 2019-09-26 2021-01-21 力成科技股份有限公司 具有圖樣壩層的晶片封裝結構

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110062474A1 (en) * 2009-09-14 2011-03-17 Advanced Optoelectronic Technology Inc. Light-emitting diode device and fabrication method thereof
KR101317276B1 (ko) * 2011-07-25 2013-10-14 포항공과대학교 산학협력단 유기 발광 다이오드용 기판 및 이의 제조방법
US20140080235A1 (en) * 2012-09-18 2014-03-20 Toyoda Gosei Co., Ltd. Method for manufacturing semiconductor light emitting device
KR20140109122A (ko) * 2013-03-05 2014-09-15 코닝정밀소재 주식회사 광추출 효율이 향상된 유기발광소자용 기판, 그 제조방법 및 이를 포함하는 유기발광소자
KR20150047844A (ko) * 2013-10-25 2015-05-06 주식회사 세미콘라이트 반도체 발광다이오드

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110062474A1 (en) * 2009-09-14 2011-03-17 Advanced Optoelectronic Technology Inc. Light-emitting diode device and fabrication method thereof
KR101317276B1 (ko) * 2011-07-25 2013-10-14 포항공과대학교 산학협력단 유기 발광 다이오드용 기판 및 이의 제조방법
US20140080235A1 (en) * 2012-09-18 2014-03-20 Toyoda Gosei Co., Ltd. Method for manufacturing semiconductor light emitting device
KR20140109122A (ko) * 2013-03-05 2014-09-15 코닝정밀소재 주식회사 광추출 효율이 향상된 유기발광소자용 기판, 그 제조방법 및 이를 포함하는 유기발광소자
KR20150047844A (ko) * 2013-10-25 2015-05-06 주식회사 세미콘라이트 반도체 발광다이오드

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI717073B (zh) * 2019-09-26 2021-01-21 力成科技股份有限公司 具有圖樣壩層的晶片封裝結構

Similar Documents

Publication Publication Date Title
WO2018080224A1 (ko) 반도체 소자 패키지
WO2013151387A1 (ko) 반도체 소자 구조물을 제조하는 방법
JP4598767B2 (ja) 半導体発光装置、発光モジュール、および照明装置
US7935978B2 (en) Light emitting device and method for manufacturing the same
JP4699681B2 (ja) Ｌｅｄモジュール、および照明装置
WO2016111454A1 (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
WO2012102501A2 (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
WO2012015153A2 (en) Light emitting diode having distributed bragg reflector
WO2009154383A2 (ko) 반도체 발광소자
WO2012039528A1 (en) Light-emitting diode package and method of fabricating the same
WO2013015551A2 (ko) 반도체 발광부 연결체
WO2015102224A1 (ko) 측면 발광형 질화물 반도체 발광 소자
WO2011002208A2 (ko) 발광 다이오드 패키지
WO2009157664A2 (ko) 반도체 소자 패키지
WO2010095781A1 (ko) 발광소자 및 그 제조방법
WO2016204482A1 (ko) 복수의 파장변환부를 포함하는 발광 소자 및 그 제조 방법
WO2017014512A1 (ko) 발광 소자
WO2017057978A1 (ko) 발광소자
WO2016126053A1 (ko) 발광 장치
WO2016178487A1 (ko) 자외선 발광 장치
WO2016064216A1 (ko) 반도체 소자용 지지 기판, 이를 포함하는 반도체 장치 및 이를 제조하는 방법
WO2017014580A1 (ko) 발광 소자 패키지
KR20120053784A (ko) 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지
WO2013051906A1 (ko) 발광 다이오드 패키지
WO2014035087A1 (ko) 면 조명용 발광 모듈

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17839698

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17839698

Country of ref document: EP

Kind code of ref document: A1