WO2017077994A1 - 表示基板及び表示装置 - Google Patents

表示基板及び表示装置 Download PDF

Info

Publication number
WO2017077994A1
WO2017077994A1 PCT/JP2016/082379 JP2016082379W WO2017077994A1 WO 2017077994 A1 WO2017077994 A1 WO 2017077994A1 JP 2016082379 W JP2016082379 W JP 2016082379W WO 2017077994 A1 WO2017077994 A1 WO 2017077994A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating film
film
display
wiring
terminal
Prior art date
Application number
PCT/JP2016/082379
Other languages
English (en)
French (fr)
Inventor
貴翁 斉藤
庸輔 神崎
中澤　淳
一篤 伊東
誠二 金子
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to CN201680061839.3A priority Critical patent/CN108352138B/zh
Priority to US15/772,062 priority patent/US10663821B2/en
Publication of WO2017077994A1 publication Critical patent/WO2017077994A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels

Definitions

  • the present invention relates to a display substrate and a display device.
  • Patent Document 1 As an example of a liquid crystal panel used in a conventional liquid crystal display device, one described in Patent Document 1 below is known.
  • a convex portion is provided between adjacent mounting terminals at an end portion of the interlayer insulating film, thereby forming a thick interlayer insulating film. Even in such a case, resist residues in the subsequent process are eliminated.
  • the present invention has been completed based on the above circumstances, and an object thereof is to improve the certainty of short circuit prevention.
  • the display substrate of the present invention includes a display area capable of displaying an image, a non-display area arranged on the outer peripheral side so as to surround the display area, a plurality of terminal portions arranged in the non-display area, and the display A first insulating film disposed between the plurality of terminal portions and the display region, the first insulating film being disposed in a manner straddling the region and the non-display region; A plurality of terminal wiring portions arranged on the upper layer side of the first insulating film in the display region and connected to the plurality of terminal portions while straddling the end portion of the first insulating film; and the display region and the non-display region A second insulating film that is disposed on the upper layer side of the plurality of terminal wiring portions and that is an end portion of the second insulating film that is disposed on the terminal portion side of the first insulating film end portion.
  • a plurality of transparent electrode films disposed on the upper layer side of the second insulating film at least in the non-display region.
  • Serial and the second insulating film of the terminal wiring part comprising a plurality of protective portions for covering a portion to be a non-overlapping, respectively, the.
  • the plurality of terminal wiring portions connected to the plurality of terminal portions arranged in the non-display region are arranged on the upper layer side of the first insulating film and located between the terminal portion and the display region. It is arranged so as to straddle the end of the insulating film. Portions of the plurality of terminal wiring portions that do not overlap with the second insulating film disposed on the upper layer side are respectively covered with a plurality of protective portions disposed on the upper layer side of the second insulating film and made of a transparent electrode film. The protection is achieved.
  • the portion that overlaps the first insulating film is more likely to cause uneven exposure in the exposure performed during patterning than the portion that does not overlap the first insulating film, and the line width is relatively May be thicker. Then, the interval between the adjacent terminal wiring portions is narrower in the portion overlapping the first insulating film than in the portion not overlapping with the first insulating film.
  • the transparent electrode film serving as the protective portion is patterned.
  • the residue of the transparent electrode film is likely to occur in the vicinity of the end portion of the first insulating film, the portion overlapping the first insulating film end portion among the plurality of terminal wiring portions due to the residue, that is, the interval between the adjacent terminal wiring portions There is a concern that a relatively narrow portion is short-circuited.
  • the second insulating film end portion since the second insulating film end portion is arranged closer to the terminal portion side than the first insulating film end portion, the second insulating film overlaps with the first insulating film end portion among the plurality of terminal wiring portions.
  • the portion that is, the portion where the interval between adjacent terminal wiring portions is relatively narrow is covered with the second insulating film.
  • the portion overlapping the second insulating film end portion is not overlapped with the first insulating film, so that the interval between the adjacent terminal wiring portions is relatively wide.
  • the second insulating film is provided with a protrusion that is arranged between the adjacent terminal wiring portions and protrudes from the end portion of the second insulating film toward the terminal portion.
  • the extended surface distance between the adjacent terminal wiring portions at the end portion of the second insulating film is increased by the amount of the protrusion, so that the residue of the transparent electrode film serving as the protective portion is near the end portion of the second insulating film. Even if this occurs, the residue of the transparent electrode film is less likely to occur in a form straddling between adjacent terminal wiring portions.
  • the protrusions are provided on the second insulating film disposed on the upper layer side with respect to the plurality of terminal wiring portions, the protrusions are arranged with high positional accuracy with respect to the plurality of terminal wiring portions. It has become.
  • the reason why such a high positional accuracy can be obtained is that the insulating film is generally patterned in such a manner that it is aligned with the wiring portion made of a metal film or the like on the lower layer side. Thereby, the certainty of prevention of the short circuit between adjacent terminal wiring parts becomes higher.
  • a display element disposed in the display region, and an element connection portion disposed on the upper layer side of the first insulating film in the display region and connected to the display element and in the same layer as the terminal wiring portion A common electrode that is disposed on the upper side of the second insulating film in the display region and is provided with an opening at a position overlapping with the element connection portion and is made of the same transparent electrode film as the protection portion, and A third insulating film in which an element contact hole that is disposed on the upper layer side of the common electrode in the display area and overlaps with the element connection portion is formed to communicate with the second insulating film; And a pixel electrode formed on the upper layer side of the third insulating film and connected to the element connection portion through the element contact hole and made of a second transparent electrode film.
  • the pixel electrode is connected to the element connecting portion through the element contact hole communicating with each other in the third insulating film and the second insulating film, and is connected to the display element through the element connecting portion.
  • the pixel electrode is arranged so as to overlap the common electrode through the third insulating film, a potential difference is generated between the common electrode and the common electrode based on the potential supplied by the display element, and the pixel electrode is based on the potential difference.
  • display with a predetermined gradation can be performed.
  • the common electrode is provided with an opening at a position overlapping with the element connection portion, thereby preventing a short circuit with the pixel electrode.
  • the common electrode is formed by patterning the same transparent electrode film as that of the protective part, and the terminal wiring part can be protected by covering the terminal wiring part with the protective part at the time of patterning. Deterioration of the part is difficult to occur.
  • the common electrode made of the same transparent electrode film as the protective part needs to align the opening with the element connection part in the same layer as the terminal wiring part.
  • the three insulating films it is necessary to align the element contact holes communicating with each other with respect to the element connection part in the same layer as the terminal wiring part.
  • the protrusions and the protective portions provided in the second insulating film are arranged with high positional accuracy with respect to the plurality of terminal wiring portions, respectively, so that it is possible to prevent short circuit between adjacent terminal wiring portions. Is even higher.
  • the common electrode also serves as a position detection electrode that forms a capacitance with a position input body that performs position input. In this way, a position input function can be built in the display substrate.
  • a portion that does not overlap with the first insulating film is relatively thinner than a portion that overlaps with the first insulating film.
  • the rising angle of the end of the second insulating film which is a portion of the second insulating film that does not overlap with the first insulating film, becomes gentle, so that the vicinity of the end of the second insulating film In this case, the transparent electrode film residue is less likely to occur. Thereby, the certainty of prevention of the short circuit between adjacent terminal wiring parts becomes higher.
  • the terminal wiring portion and the element wiring portion each have a wiring overlapping portion that overlaps each other in the non-display area, whereas in the first insulating film, the terminal wiring portion and the element wiring portion are positioned at positions that overlap the wiring overlapping portion.
  • the element wiring portion disposed on the lower layer side than the first insulating film and the terminal wiring portion disposed on the upper layer side of the first insulating film are connected to the wiring overlapping portion through the wiring contact hole of the first insulating film. They are connected to each other.
  • the plurality of terminal wiring portions are connected to the plurality of terminal portions across the first insulating film end of the first insulating film, there is a concern that adjacent ones may be short-circuited by the residue of the transparent electrode film.
  • the second insulating film end portion of the second insulating film is arranged closer to the terminal portion side than the first insulating film end portion, so that adjacent terminal wiring portions are separated by the residue of the transparent electrode film. It is unlikely that a short circuit will occur.
  • the first insulating film includes a lower layer side first insulating film and an upper layer side first insulating film disposed on the upper layer side with respect to the lower layer side first insulating film.
  • the lower-layer-side first insulating film is used as the mask on the upper-layer-side first insulating film.
  • a display device of the present invention includes the above-described display substrate and a counter substrate arranged to face the display substrate. According to the display device having such a configuration, the reliability of short-circuit prevention on the display substrate is high, and thus the operation reliability is excellent.
  • FIG. 1 is a plan view of a liquid crystal panel constituting a liquid crystal display device according to Embodiment 1 of the present invention.
  • a plan view showing a planar arrangement of common electrodes on an array substrate constituting a liquid crystal panel Schematic cross-sectional view showing the cross-sectional configuration in the display area of the liquid crystal panel.
  • substrate which comprises a liquid crystal panel The top view which shows roughly the wiring structure in the display area of CF board
  • the top view which shows roughly the wiring structure in the non-display area
  • FIG. Xx sectional view of FIG. Xi-xi sectional view of FIG. The enlarged plan view which shows schematically the wiring structure in the non-display area
  • Sectional drawing for demonstrating the image development process which develops a 2nd planarizing film in the case of manufacture of the array board
  • the enlarged plan view which shows schematically the wiring structure in the non-display area
  • FIGS. 1 A first embodiment of the present invention will be described with reference to FIGS.
  • a liquid crystal panel (display device, display panel) 11 provided in the liquid crystal display device 10 having a position input function is illustrated.
  • a part of each drawing shows an X axis, a Y axis, and a Z axis, and each axis direction is drawn to be a direction shown in each drawing.
  • the upper side of FIGS. 3, 6 and 7 is the front side
  • the lower side is the back side.
  • the liquid crystal display device 10 has a rectangular shape as a whole. As shown in FIG. 1, the liquid crystal display device 10 includes a liquid crystal panel 11 capable of displaying an image, and is disposed on the back side of the liquid crystal panel 11 and displayed on the liquid crystal panel 11. And a backlight device (illumination device) that is an external light source that emits light for the purpose.
  • a backlight device illumination device
  • the liquid crystal panel 11 will be described in detail with respect to the components of the liquid crystal display device 10, but other components such as the backlight device are well-known and will not be described in detail.
  • the liquid crystal panel 11 has a vertically long rectangular shape (rectangular shape) as a whole, and an image is located at a position offset toward one end side (upper side in FIG. 1) in the long side direction.
  • the flexible substrate 13 is attached, respectively.
  • An area outside the display area AA in the liquid crystal panel 11 is a non-display area (non-active area) NAA in which an image is not displayed.
  • the non-display area NAA is a substantially frame-shaped area (CF described later) surrounding the display area AA.
  • a frame-shaped one-dot chain line represents the outer shape of the display area AA, and an area outside the one-dot chain line is a non-display area NAA.
  • the driver 12 is composed of an LSI chip having a driving circuit therein, and operates based on a signal supplied from the control board 14 to generate an output signal. Are output toward the display area AA of the liquid crystal panel 11.
  • the driver 12 has a laterally long rectangular shape when viewed in a plan view (longitudinal along the short side of the liquid crystal panel 11) and a non-display area NAA of the liquid crystal panel 11 (array substrate 11b described later). It is mounted directly, that is, COG (Chip On Glass).
  • the long side direction of the driver 12 matches the X-axis direction (the short side direction of the liquid crystal panel 11), and the short side direction matches the Y-axis direction (the long side direction of the liquid crystal panel 11).
  • the flexible substrate 13 includes a base material made of a synthetic resin material having insulation and flexibility (for example, a polyimide resin), and a large number of wiring patterns (not shown) are formed on the base material. And one end in the length direction is connected to the control board 14 as described above, whereas the other end (the other end) is connected to the liquid crystal panel 11 (an array described later). Connected to the substrate 11b). For this reason, the flexible substrate 13 is bent in a folded shape so that the cross-sectional shape is substantially U-shaped in the liquid crystal display device 10. At both ends of the flexible substrate 13 in the length direction, the wiring pattern is exposed to the outside to form terminal portions (not shown), and these terminal portions are respectively connected to the control substrate 14 and the liquid crystal panel 11. Are electrically connected. As a result, a signal supplied from the control board 14 side can be transmitted to the liquid crystal panel 11 side.
  • a synthetic resin material having insulation and flexibility for example, a polyimide resin
  • the control board 14 is disposed on the back side of the backlight device as shown in FIG.
  • the control board 14 is mounted with electronic parts for supplying various signals to the driver 12 on a board made of paper phenol or glass epoxy resin, and wiring (conductive path) of a predetermined pattern (not shown) is routed. Is formed.
  • One end (one end side) of the flexible substrate 13 is electrically and mechanically connected to the control substrate 14 via an ACF (Anisotropic Conductive Film) (not shown).
  • the liquid crystal panel 11 includes a pair of substrates 11 a and 11 b and liquid crystal molecules that are disposed in an internal space between the substrates 11 a and 11 b and change in optical properties when an electric field is applied.
  • the liquid crystal layer (medium layer) 11c is included, and the liquid crystal layer 11c is surrounded by a seal portion (not shown) interposed between the substrates 11a and 11b for sealing.
  • the front side (front side) of the pair of substrates 11a and 11b is a CF substrate (counter substrate) 11a
  • the back side (back side) is an array substrate (display substrate, active matrix substrate, element substrate) 11b.
  • Each of the CF substrate 11a and the array substrate 11b is formed by laminating various films on the inner surface side of a glass substrate made of glass. Note that polarizing plates 11d and 11e are attached to the outer surface sides of both the substrates 11a and 11b, respectively.
  • the display area AA on the inner surface side of the array substrate 11b is a TFT (Thin Film Transistor: display element) as a switching element.
  • TFT Thin Film Transistor: display element
  • a plurality of pixel electrodes 11g are provided side by side in a matrix (matrix), and a gate wiring (scanning line) 11i and a source wiring (data line) that form a grid around the TFT 11f and the pixel electrode 11g.
  • Signal lines, element wiring portions) 11j are disposed so as to surround them.
  • the gate wiring 11i and the source wiring 11j are connected to the gate electrode 11f1 and the source electrode 11f2 of the TFT 11f, respectively, and the pixel electrode 11g is connected to the drain electrode 11f3 of the TFT 11f.
  • the TFT 11f is driven based on various signals respectively supplied to the gate wiring 11i and the source wiring 11j, and the supply of the potential to the pixel electrode 11g is controlled in accordance with the driving.
  • the TFT 11f has a channel portion 11f4 that connects the drain electrode 11f3 and the source electrode 11f2.
  • the extending direction of the gate wiring 11i coincides with the X-axis direction
  • the extending direction of the source wiring 11j coincides with the Y-axis direction.
  • the pixel electrode 11g is arranged in a rectangular region surrounded by the gate wiring 11i and the source wiring 11j, and a plurality of slits are formed.
  • the pixel electrode 11g is connected to the drain electrode 11f3 of the TFT 11f via a TFT connection portion (element connection portion) 11p.
  • a common electrode 11h is provided on the inner surface side of the array substrate 11b.
  • the liquid crystal layer 11c has a plate surface of the array substrate 11b.
  • a fringe electric field (an oblique electric field) including a component in a normal direction with respect to the plate surface of the array substrate 11b is applied in addition to the component along the line. That is, the operation mode of the liquid crystal panel 11 is an FFS (Fringe Field Switching) mode in which the IPS (In-Plane Switching) mode is further improved.
  • the array substrate 11b includes a first metal film (gate metal film) 15, a gate insulating film (insulating film) 16, a semiconductor film 17, a second film in order from the lower layer (glass substrate) side.
  • the second interlayer insulating film (third insulating film) 25 and the second transparent electrode film (upper layer side transparent electrode film) 26 are laminated. 6 and 7, the illustration of the alignment film 11o laminated on the upper layer side of the second transparent electrode film 26 is omitted.
  • the first metal film 15 is formed of, for example, a laminated film of three layers of titanium (Ti) layer / aluminum (Al) layer / titanium layer.
  • the first metal film 15 mainly constitutes the gate wiring 11i.
  • the gate insulating film 16 is laminated at least on the upper layer side of the first metal film 15, and is made of, for example, silicon oxide (SiO 2 ) that is an inorganic material.
  • the gate insulating film 16 is interposed between the first metal film 15 (gate wiring 11i) and the second metal film 18 (source wiring 11j) to insulate each other.
  • the semiconductor film 17 is laminated on the upper layer side of the gate insulating film 16 and is made of a thin film using an oxide semiconductor as a material.
  • the semiconductor film 17 mainly constitutes the channel portion 11f4 of the TFT 11f.
  • a specific oxide semiconductor forming the semiconductor film 17 for example, an In—Ga—Zn—O-based semiconductor (indium gallium oxide) containing indium (In), gallium (Ga), zinc (Zn), and oxygen (O) is used. Zinc) is used.
  • crystalline oxide semiconductor for example, a crystalline In—Ga—Zn—O-based semiconductor in which the c-axis is aligned substantially perpendicular to the layer surface is preferable.
  • the crystal structure of such an oxide semiconductor is disclosed in, for example, Japanese Patent Application Laid-Open No. 2012-134475.
  • Japanese Patent Application Laid-Open No. 2012-134475 the entire disclosure of Japanese Patent Application Laid-Open No. 2012-134475 is incorporated herein by reference.
  • the second metal film 18 is laminated at least on the upper layer side of the semiconductor film 17.
  • the first metal film 15 for example, titanium layer / aluminum layer / titanium layer. These three layers are formed.
  • the second metal film 18 mainly constitutes the source wiring 11j, the source electrode 11f2, and the drain electrode 11f3.
  • the first interlayer insulating film 19 is laminated at least on the upper layer side of the second metal film 18 and is made of, for example, silicon oxide (SiO 2 ) that is an inorganic material.
  • the first planarization film 20 is laminated on the upper layer side of the first interlayer insulating film 19 and is made of, for example, an acrylic resin material (for example, polymethyl methacrylate resin (PMMA)) that is an organic resin material.
  • the first interlayer insulating film 19 and the first planarizing film 20 are interposed between the second metal film 18 and the semiconductor film 17 and the third metal film 21 to insulate each other.
  • the third metal film 21 is stacked at least on the upper layer side of the first planarization film 20, and similarly to the first metal film 15 and the second metal film 18, for example, titanium layer / aluminum layer / titanium layer. It is formed by a laminated film of three layers.
  • the third metal film 21 mainly constitutes the TFT connection portion 11p in the display area AA, but constitutes an input terminal portion 28 and a terminal wiring portion 29 described later in the non-display area NAA.
  • the second planarizing film 22 is laminated on the upper side of the third metal film 21 and the first planarizing film 20, and is similar to the first planarizing film 20.
  • an acrylic resin material for example, polymethyl methacrylate resin (PMMA)
  • PMMA polymethyl methacrylate resin
  • the second planarizing film 22 is interposed between the third metal film 21, the fourth metal film 23, and the first transparent electrode film 24 to insulate each other.
  • the fourth metal film 23 is stacked at least on the upper layer side of the second planarization film 22, and similarly to the first metal film 15, the second metal film 18, and the third metal film 21, for example, a titanium layer / It is formed by a laminated film of three layers of an aluminum layer / titanium layer.
  • the fourth metal film 23 mainly constitutes a position detection wiring 11q described later.
  • the first transparent electrode film 24 is laminated on the upper side of the fourth metal film 23 and the first planarizing film 20, and is made of a transparent electrode material such as ITO (Indium Tin Oxide) or ZnO (Zinc Oxide).
  • the first transparent electrode film 24 mainly constitutes the common electrode 11h in the display area AA, but constitutes a protection unit 30 described later in the non-display area NAA.
  • the second interlayer insulating film 25 is laminated at least on the upper layer side of the first transparent electrode film 24 and is made of silicon nitride (SiN x ) which is an inorganic material.
  • the second interlayer insulating film 25 is interposed between the first transparent electrode film 24 and the second transparent electrode film 26 to insulate each other.
  • the second transparent electrode film 26 is laminated on the upper layer side of the second interlayer insulating film 25 and, like the first transparent electrode film 24, a transparent electrode such as ITO (Indium Tin Oxide) or ZnO (Zinc Oxide). Made of material.
  • the second transparent electrode film 26 mainly constitutes the pixel electrode 11g.
  • the first planarizing film 20 and the second planarizing film 22 are both organic insulating films, and the thickness thereof is another insulating film (inorganic
  • the insulating film is thicker than 16, 19, 25, and has a function of flattening the surface.
  • the gate insulating film 16, the first interlayer insulating film 19, and the second interlayer insulating film excluding the first planarizing film 20 and the second planarizing film 22 are used.
  • Reference numeral 25 denotes an inorganic insulating film, which is thinner than the first planarizing film 20 and the second planarizing film 22 which are organic insulating films.
  • the TFT connection portion (element connection portion) 11p has a vertically long rectangular shape and a planar arrangement that overlaps both the drain electrode 11f3 and the pixel electrode 11g of the TFT 11f in a plan view.
  • the first TFT contact hole (first element) is formed at a position overlapping with both the TFT connection portion 11p and the drain electrode 11f3 as shown in FIG.
  • a contact hole CH1 is formed in an opening, and the upper TFT connecting portion 11p is connected to the lower drain electrode 11f3 through the first TFT contact hole CH1.
  • the position overlapping with both the TFT connection portion 11p and the drain electrode 11f3 and not overlapping with the first TFT contact hole CH1 is shown in FIG.
  • a second TFT contact hole (second element contact hole, element contact hole) CH2 is formed.
  • the upper pixel electrode 11g is connected to the lower TFT connection part 11p.
  • the four insulating films 19, 20, 22, 25 are interposed between the pixel electrode 11g and the drain electrode 11f3, the pixel electrode 11g and the drain electrode 11f3 are connected to each other via the TFT connection portion 11p disposed between them. It has been.
  • an opening OP for preventing a short circuit with the pixel electrode 11g is formed at a position overlapping the second TFT contact hole CH2 (a part of the TFT connection portion 11p) in the common electrode 11h.
  • the insulating films 16, 19, 20, 22, 25 are formed in a solid shape over almost the entire display area AA of the array substrate 11b except for the contact holes CH1, CH2.
  • a color filter 11k is provided at a position facing each pixel electrode 11g on the array substrate 11b side.
  • the color filter 11k is formed by repeatedly arranging three colored portions of R (red), G (green), and B (blue) in a matrix.
  • the colored portions (each pixel PX) of the color filter 11k arranged in a matrix are partitioned by a light shielding portion (black matrix) 11l.
  • the light shielding portion 11l prevents color mixing in which light of each color transmitted through each colored portion is mixed.
  • the light-shielding portion 11l has a lattice shape when viewed from the plane and partitions the colored portions, and a frame that forms a frame shape (frame shape) when viewed from the plane and surrounds the lattice portion from the outer peripheral side. And a shape portion.
  • the grid-like portion in the light shielding portion 11l is arranged so as to overlap with the above-described gate wiring 11i and source wiring 11j in a plan view.
  • the frame-shaped portion in the light shielding portion 11l extends following the seal portion, and has a vertically long rectangular frame shape when seen in a plan view.
  • An overcoat film (planarizing film) 11m is provided on the inner surface of the color filter 11k and the light shielding part 11l.
  • one pixel PX is configured by a set of a colored portion in the color filter 11k and a pixel electrode 11g opposed to the colored portion.
  • the pixel PX includes a red pixel having an R colored portion of the color filter 11k, a green pixel having a G colored portion of the color filter 11k, and a blue pixel having a B colored portion of the color filter 11k, and It is included.
  • These three-color pixels PX are arranged repeatedly along the row direction (X-axis direction) on the plate surface of the liquid crystal panel 11 to form a pixel group, and this pixel group is arranged in the column direction (Y-axis). Many are arranged along the direction.
  • a large number of pixels PX are arranged in a matrix within the display area AA of the liquid crystal panel 11.
  • alignment layers 11n and 11o for aligning liquid crystal molecules contained in the liquid crystal layer 11c are formed as the innermost layers of both the substrates 11a and 11b and in contact with the liquid crystal layer 11c.
  • the liquid crystal panel 11 has a display function for displaying an image and a position input function (position) for detecting a position (input position) input by the user based on the displayed image.
  • Detection function a position input function for detecting a position (input position) input by the user based on the displayed image.
  • Detection function a touch panel pattern for implementing the position input function is built in (in-cell).
  • This touch panel pattern is a so-called projected capacitance method, and its detection method is a self-capacitance method.
  • the touch panel pattern is provided on the array substrate 11b of the pair of substrates 11a and 11b, and a plurality of position detection electrodes arranged in a matrix on the surface of the array substrate 11b. 27.
  • the position detection electrode 27 is arranged in the display area AA of the array substrate 11b. Therefore, the display area AA in the liquid crystal panel 11 substantially coincides with the touch area where the input position can be detected, and the non-display area NAA substantially coincides with the non-touch area where the input position cannot be detected.
  • a finger position detecting body
  • An electrostatic capacitance is formed between the detection electrode 27 and the detection electrode 27.
  • the capacitance detected by the position detection electrode 27 near the finger changes from the state before the finger approaches, and is different from the position detection electrode 27 far from the finger. Based on this, the input position can be detected.
  • the position detection electrode 27 may form a parasitic capacitance for a conductor other than the finger.
  • the position detection electrode 27 is composed of a common electrode 11h provided on the array substrate 11b.
  • the common electrode 11h includes a plurality of divided common electrodes 11hS divided in a grid pattern in the plane of the array substrate 11b.
  • Each of the plurality of divided common electrodes 11hS serves as the position detection electrode 27. It is composed.
  • a plurality of position detection electrodes 27 are arranged in a matrix (matrix) along the X-axis direction (row direction) and the Y-axis direction (column direction).
  • the position detection electrode 27 has a square shape when seen in a plane, and the dimension of each side is about several mm. Therefore, the position detection electrode 27 is larger in size in plan view than the pixel PX (pixel electrode 11g), and is arranged in a range that spans a plurality of pixels PX in the X-axis direction and the Y-axis direction. .
  • FIG. 2 schematically shows the arrangement of the position detection electrodes 27, and the specific number and arrangement of the position detection electrodes 27 can be changed as appropriate other than the illustration.
  • a plurality of position detection wires 11q are connected to the plurality of position detection electrodes (divided common electrode 11hS) 27 as shown in FIG.
  • the position detection wiring 11q extends linearly along the Y-axis direction, that is, the extending direction (column direction) of the source wiring 11j in the display area AA, and has a length corresponding to the position detection electrode 27 to be connected. It has a size. That is, the position detection wiring 11q is arranged so that one end portion arranged in the display area AA overlaps with the position detection electrode 27 to be connected and is connected to the position detection electrode 27, whereas The other end arranged in the display area NAA is connected to the driver 12.
  • the driver 12 drives the TFT 11f when displaying an image, but drives the position detection electrode 27 when detecting the position, and has both a display function and a position detection function.
  • the position detection wiring 11q is composed of the fourth metal film 23, whereas the position detection electrode 27 is also the common electrode 11h and is composed of the first transparent electrode film 24.
  • the position detection electrode 27 is directly connected without a contact hole. Therefore, in addition to the position detection electrode 27 to be connected, the position detection wiring 11q is also connected to another position detection electrode 27 existing between the position detection electrode 27 and the driver 12.
  • the plurality of position detection wirings 11q are connected to the plurality of position detection electrodes 27 belonging to the same column (the plurality of position detection electrodes 27 arranged along the extending direction of the position detection wiring 11q).
  • the position detection wiring 11q is arranged at a position where it overlaps with a predetermined source wiring 11j (light shielding portion 11l) in a plan view and does not overlap with the pixel PX.
  • the configuration of the non-display area NAA in the array substrate 11b will be described.
  • the end portion of the flexible substrate 13 and the driver 12 are respectively attached to the non-overlapping portion of the non-display area NAA in the array substrate 11 b that does not overlap with the CF substrate 11 a.
  • the driver 12 is disposed on the display substrate AA side of the flexible substrate 13 in the array substrate 11b. Has been.
  • an output terminal portion for outputting a signal to the driver 12
  • a flexible substrate terminal portion (not shown) connected to the flexible substrate 13 is provided in the mounting area of the flexible substrate 13 on the array substrate 11b.
  • the input terminal portion 28 is disposed closer to the display area AA in the Y-axis direction than the other terminal portions (output terminal portion and flexible substrate terminal portion).
  • a plurality of input terminal portions 28 are arranged in a zigzag pattern in the mounting region of the driver 12 and are connected to a terminal wiring portion 29 described below.
  • a plurality of terminal wiring portions 29 are arranged in the non-display area NAA of the array substrate 11b along the X-axis direction at a predetermined interval and extend along the Y-axis direction, and one end portion of each terminal wiring portion 29 is input to each non-display area NAA.
  • the other end (display area AA side) end portion is connected to the terminal portion 28 to the end portion of each source line 11j.
  • the input terminal portion 28 and the terminal wiring portion 29 are both made of the same third metal film 21 as the TFT connection portion 11p. Accordingly, the terminal wiring portion 29 is located on the upper layer side with respect to the source wiring 11j to be connected through the first interlayer insulating film 19 and the first planarizing film 20. An end portion of the terminal wiring portion 29 opposite to the input terminal portion 28 side and an end portion of the source wiring 11j opposite to the TFT 11f side are mutually viewed in plan in the non-display area NAA of the array substrate 11b.
  • wiring overlapping portions 11j1 and 29a are arranged so as to overlap with each other, and are designated as wiring overlapping portions 11j1 and 29a, respectively.
  • the wiring overlapping portions 11j1 and 29a are provided at the overlapping position.
  • the insulating films 16, 19, 20, 22, 25 are selectively formed in the vicinity of the mounting area of the driver 12 and the flexible board 13 in the non-display area NAA of the array substrate 11b.
  • the remaining portion is provided on the upper layer side of the first interlayer insulating film 19 and the first planarizing film 20. That is, the terminal wiring portion 29 runs on the first interlayer insulating film 19 and the first planarizing film 20 on the way from the input terminal portion 28 side to the source wiring 11j side, and at least the first interlayer insulating film 19 and the first interlayer insulating film 19
  • the planarizing film 20 is disposed so as to straddle the first interlayer insulating film end 19a and the first planarizing film end 20a.
  • a portion of the terminal wiring portion 29 on the input terminal portion 28 side (a portion that does not run over the first interlayer insulating film 19 and the first planarizing film 20) and is not different from the insulating films 22 and 25 on the upper layer side of itself.
  • the overlapping portion is provided so as to cover the protection unit 30.
  • the protection part 30 is made of the same first transparent electrode film 24 as the common electrode 11 h and covers the input terminal part 28 in addition to the above part of the terminal wiring part 29.
  • a part of the terminal wiring portion 29 made of the third metal film 21 having the three-layer structure and the input terminal portion 28 are used.
  • the aluminum layer is more easily etched by the etchant than the titanium layer, there is a concern that a part of the terminal wiring portion 29 and the aluminum layer in the input terminal portion 28 become thinner, that is, a side shift occurs.
  • the protective portion 30 as described above, the terminal is formed when the first transparent electrode film 24 formed and exposed is wet-etched. Since a part of the wiring part 29 and the input terminal part 28 are protected from the etching solution by the protection part 30, it is possible to avoid a side shift from occurring in the terminal wiring part 29 and the input terminal part 28.
  • the third metal film 21 that becomes the terminal wiring portion 29 in manufacturing the array substrate 11b.
  • the exposure is performed after the film is formed, exposure unevenness may occur.
  • a portion of the terminal wiring portion 29 that does not overlap with the first interlayer insulating film 19 and the first planarization film 20 (a portion that is directly placed on the glass substrate). )
  • the exposure is performed with a focus on the portion of the terminal wiring portion 29 overlapping the first interlayer insulating film 19 and the first planarizing film 20 (the first interlayer insulating film 19 and the first planarizing film 20).
  • the first interlayer insulating film 19 and the first planarization film 20 tend to be relatively thicker than the non-overlapping portions.
  • the distance between the adjacent terminal wiring portions 29 is greater than that between the first interlayer insulating film 19 and the first planarizing film 20 than the portion that does not overlap with the first interlayer insulating film 19 and the first planarizing film 20.
  • the overlapping part is narrower.
  • the residue of the first transparent electrode film 24 is in the vicinity of the first interlayer insulating film end 19a and the first planarization film end 20a. It tends to occur. This residue overlaps with the first interlayer insulating film end 19a and the first planarization film end 20a in the photoresist laminated on the first transparent electrode film 24 in order to pattern the first transparent electrode film 24.
  • the second planarization film end portion 22 a has the first interlayer insulation film end portion 19 a and the first planarization film end portion 20 a of the first planarization film 19 and the first planarization film 20. Further, it is configured to be arranged on the input terminal portion 28 side in the Y-axis direction (extending direction of the terminal wiring portion 29).
  • a portion of the plurality of terminal wiring portions 29 that overlaps with the first interlayer insulating film end 19a and the first planarization film end 20a, that is, an interval between the adjacent terminal wiring portions 29 is formed.
  • a relatively narrow portion is covered with the second planarization film 22.
  • the portion overlapping the second planarization film end 22 a is non-overlapping with the first interlayer insulating film 19 and the first planarization film 20.
  • the interval between 29 is relatively wide. Therefore, even if a residue of the first transparent electrode film 24 is generated in the vicinity of the second planarization film end 22a when patterning the first transparent electrode film 24, the second planarization of the plurality of terminal wiring portions 29 is caused by the residue. It is difficult for a situation in which a portion overlapping the film end 22a is short-circuited.
  • the second planarizing film 22 is arranged between the adjacent terminal wiring parts 29 and is directed from the second planarizing film end part 22 a toward the input terminal part 28 side.
  • the protrusion 31 which protrudes is provided.
  • the protrusion 31 is arranged at the center position between the terminal wiring portions 29 adjacent in the X-axis direction, and the distance to the terminal wiring portion 29 adjacent to the left side shown in FIG. The distance to the portion 29 is substantially equal.
  • the plurality of protrusions 31 and terminal wiring portions 29 are arranged in an alternating manner at intervals along the X-axis direction.
  • the protrusion 31 has a tapered planar shape so that the width dimension becomes narrower toward the protrusion tip side in the Y-axis direction (as the distance from the second planarization film end 22a), specifically, As seen in the figure, it has a triangular shape. According to such a configuration, the extended surface distance between the adjacent terminal wiring portions 29 in the second planarizing film end 22a is increased by the amount of the protrusion 31, so that protection is provided in the vicinity of the second planarizing film end 22a. Even if a residue of the first transparent electrode film 24 that becomes the portion 30 is generated, the residue of the first transparent electrode film 24 is less likely to be generated in a form straddling between the adjacent terminal wiring portions 29.
  • the protrusion 31 is provided on the second planarization film 22 disposed on the upper layer side with respect to the plurality of terminal wiring portions 29, whereas the protection portion 30 Since the first transparent electrode film 24 is arranged on the upper layer side with respect to the second planarization film 22, the protrusion 31 and the protection part 30 have high positional accuracy with respect to the plurality of terminal wiring parts 29.
  • the detailed reason is as follows. That is, as shown in FIG. 7, the common electrode 11h made of the same first transparent electrode film 24 as the protective part 30 has an opening OP in the same layer as the terminal wiring part 29 and a TFT connection part made of the third metal film 21.
  • the second planarization film 22 and the second interlayer insulating film 25 provided with the protrusions 31 are in communication with each other while being aligned (positioned) in the X-axis direction and the Y-axis direction with respect to 11p.
  • the 2TFT contact hole CH2 is aligned in the X-axis direction and the Y-axis direction with respect to the TFT connection part 11p made of the third metal film 21 in the same layer as the terminal wiring part 29. Accordingly, the protective portions 30 covering the protrusions 31 and the terminal wiring portions 29 provided on the second planarization film 22 are arranged with high positional accuracy in the X-axis direction and the Y-axis direction with respect to the plurality of terminal wiring portions 29, respectively. As a result, the certainty of preventing a short circuit between the adjacent terminal wiring portions 29 is further increased.
  • the first planarizing film 20 is formed after the first interlayer insulating film 19 is formed, and the first planarizing film 20 is patterned (exposure / development).
  • the first interlayer insulating film 19 is patterned (etched) using the patterned first planarization film 20 as a mask (see FIG. 10).
  • the rising angle of the first interlayer insulating film end 19a of the first interlayer insulating film 19 is such that the first planarizing film 20 has a rising angle.
  • the first interlayer insulation film end 19a is not covered by the second planarization film 22
  • the first transparent There is a concern that the residue of the electrode film 24 is likely to be generated by the end portion 19a of the first interlayer insulating film.
  • the second planarization film end 22a of the second planarization film 22 is arranged closer to the input terminal section 28 than the first interlayer insulating film end 19a and the first planarization film end 20a.
  • the first interlayer insulating film end 19a and the first planarizing film end 20a are covered with the second planarizing film 22, and the residue of the first transparent electrode film 24 is left as the first interlayer insulating film end 19a. Therefore, it is difficult for the adjacent terminal wiring portions 29 to be short-circuited by the residue of the first transparent electrode film 24.
  • This embodiment has the structure as described above, and its operation will be described next. Since the liquid crystal display device 10 according to the present embodiment has a position input function, the user can perform position input with a finger based on an image displayed in the display area AA of the liquid crystal panel 11. Since the common electrode 11h provided on the array substrate 11b of the liquid crystal panel 11 is also the position detection electrode 27, a common potential (reference potential) serving as a reference for the potential of the pixel electrode 11g is applied by the driver 12 during display. At the time of position detection, a potential for forming a capacitance between the finger and the finger is applied by the driver 12. That is, the driver 12 controls driving of the liquid crystal panel 11 by dividing one unit period into a display period and a position detection period.
  • a scanning signal is supplied from the driver 12 to each gate line 11i, a data signal (image signal) is supplied to each source line 11j, and a common potential signal is supplied to each position detection line 11q. .
  • the data signal output from the driver 12 is transmitted to each source wiring 11j via each input terminal section 28 and each terminal wiring section 29, as shown in FIGS. .
  • a voltage corresponding to the data signal supplied to each source line 11j is supplied to the pixel electrode via the channel portion 11f4 of the TFT 11f. 11 g.
  • each pixel PX performs display with a predetermined gradation, and thus a predetermined image is displayed on the display area AA of the liquid crystal panel 11.
  • a position detection drive signal is supplied from the driver 12 to each position detection wiring 11q.
  • the driver 12 detects the capacitance of each position detection electrode 27 via each position detection wire 11q, the driver 12 extracts the detected capacitance from the detected capacitance, and the change is detected.
  • Position information relating to the input position is acquired based on the position detection wiring 11q that has transmitted the generated capacitance. Thereby, the input position by a user's finger
  • the array substrate (display substrate) 11b of this embodiment includes the display area AA that can display an image, the non-display area NAA that is arranged on the outer peripheral side so as to surround the display area AA, and the non-display area.
  • a plurality of the first interlayer insulating film 19 and the first planarizing film 20 are disposed on the upper side of the first interlayer insulating film 19 and the first planarizing film 20 at least in the non-display area NAA and straddle the first interlayer insulating film end 19a and the first planarizing film end 20a.
  • a second planarization film end (second insulating film end) 22a which is an end portion disposed on the upper layer side of the plurality of terminal wiring portions 29 so as to straddle the non-display area NAA.
  • the plurality of terminal wiring portions 29 connected to the plurality of input terminal portions 28 disposed in the non-display area NAA are disposed on the upper layer side of the first interlayer insulating film 19 and the first planarizing film 20.
  • the first interlayer insulating film end 19a and the first planarization film end 20a located between the input terminal portion 28 and the display area AA are disposed so as to straddle.
  • a portion of the plurality of terminal wiring portions 29 that does not overlap with the second planarizing film 22 disposed on the upper layer side is disposed on the upper layer side of the second planarizing film 22 and is formed of the first transparent electrode film 24.
  • the protection is achieved by being covered by the plurality of protection units 30.
  • a portion of the plurality of terminal wiring portions 29 that overlaps with the first interlayer insulating film 19 and the first planarizing film 20 is compared with a portion that does not overlap with the first interlayer insulating film 19 and the first planarizing film 20.
  • the line width may be relatively large.
  • the distance between the adjacent terminal wiring portions 29 is greater than that between the first interlayer insulating film 19 and the first planarizing film 20 than the portion that does not overlap with the first interlayer insulating film 19 and the first planarizing film 20.
  • the overlapping part is narrower.
  • the second planarization film 22 has the second planarization film end 22a disposed closer to the input terminal section 28 than the first interlayer insulation film end 19a and the first planarization film end 20a.
  • the portion overlapping the second planarization film end 22 a is non-overlapping with the first interlayer insulating film 19 and the first planarization film 20. The interval between 29 is relatively wide.
  • the second planarization film 22 is provided with a protrusion 31 that is disposed between the adjacent terminal wiring portions 29 and protrudes from the second planarization film end 22a toward the input terminal portion 28 side. .
  • the extended surface distance between the adjacent terminal wiring portions 29 at the second planarizing film end 22a is increased by the amount of the protrusion 31, so that the protective portion 30 is located near the second planarizing film end 22a.
  • the protrusions 31 are provided on the second planarization film 22 disposed on the upper layer side with respect to the plurality of terminal wiring portions 29, the protrusions 31 have high positional accuracy with respect to the plurality of terminal wiring portions 29. It is arranged with it.
  • the reason why such a high positional accuracy can be obtained is that the insulating film is generally patterned in such a manner that it is aligned with the wiring portion made of a metal film or the like on the lower layer side. Thereby, the certainty of prevention of the short circuit between the adjacent terminal wiring parts 29 becomes still higher.
  • a TFT (display element) 11f arranged in the display area AA and an upper layer side of the first interlayer insulating film 19 and the first planarizing film 20 in the display area AA are connected to the TFT 11f and are connected to the terminal wiring.
  • the TFT connection part (element connection part) 11p in the same layer as the part 29, and the opening OP is provided at a position overlapping the TFT connection part 11p while being arranged on the upper side of the second planarization film 22 in the display area AA.
  • the common electrode 11h made of the same first transparent electrode film 24 as the protection part 30 and the second flattening film at a position which is arranged on the upper layer side of the common electrode 11h at least in the display area AA and overlaps with the TFT connection part 11p. 22 and a second interlayer insulating film (third insulating film) 25 in which a second TFT contact hole (element contact hole) CH2 that communicates with the second interlayer insulating film 25 is formed on the upper side of the second interlayer insulating film 25 in the display area AA. It is provided with a pixel electrode 11g made of a 2TFT contact hole CH2 is connected to the TFT connected portion 11p through a second transparent electrode film (the second transparent electrode film) 26.
  • the pixel electrode 11g is connected to the TFT connection portion 11p through the second TFT contact hole CH2 communicating with each other in the second interlayer insulating film 25 and the second planarization film 22, and the TFT connection portion 11p is connected to the pixel electrode 11g.
  • connection to the TFT 11f is achieved. Since the pixel electrode 11g is arranged so as to overlap the common electrode 11h via the second interlayer insulating film 25, a potential difference is generated between the pixel electrode 11g and the common electrode 11h based on the potential supplied by the TFT 11f. Based on the potential difference, display with a predetermined gradation can be performed.
  • the common electrode 11h is provided with an opening OP at a position overlapping the TFT connection portion 11p, thereby preventing a short circuit with the pixel electrode 11g. Further, the common electrode 11h is formed by patterning the same first transparent electrode film 24 as that of the protective part 30, and the terminal wiring part 29 is covered with the protective part 30 during the patterning to protect the common electrode 11h. As a result, the terminal wiring part 29 is less likely to be deteriorated.
  • the common electrode 11h made of the same first transparent electrode film 24 as the protection part 30 needs to align the opening OP with the TFT connection part 11p in the same layer as the terminal wiring part 29.
  • the second planarization film 22 and the second interlayer insulating film 25 need to align the second TFT contact hole CH2 communicating with each other with respect to the TFT connection part 11p in the same layer as the terminal wiring part 29. Accordingly, the protrusions 31 and the protection parts 30 provided on the second planarization film 22 are arranged with high positional accuracy with respect to the plurality of terminal wiring parts 29, respectively. The certainty of preventing short circuit becomes even higher.
  • the common electrode 11h also serves as a position detection electrode 27 that forms a capacitance with a position input body that performs position input. In this way, the position input function can be built in the array substrate 11b.
  • the TFT 11f disposed in the display area AA and the source wiring (element wiring portion) disposed on the lower layer side than the first interlayer insulating film 19 and the first planarization film 20 in at least the display area AA and connected to the TFT 11f. ) 11j, and the terminal wiring portion 29 and the source wiring 11j have wiring overlapping portions 11j1 and 29a that overlap each other in the non-display area NAA, respectively, whereas the first interlayer insulating film 19 And in the 1st planarization film
  • the source wiring 11j disposed on the lower layer side than the first interlayer insulating film 19 and the first planarizing film 20 and the upper layer side of the first interlayer insulating film 19 and the first planarizing film 20 are disposed.
  • the wiring overlapping portions 11j1 and 29a are connected to the terminal wiring portion 29 through the wiring contact hole CH3 of the first interlayer insulating film 19 and the first planarizing film 20.
  • the plurality of terminal wiring portions 29 are connected to the plurality of input terminal portions 28 across the first interlayer insulating film end 19a and the first planarizing film end 20a of the first interlayer insulating film 19 and the first planarizing film 20.
  • the second planarization film end 22a of the second planarization film 22 is the first as described above.
  • the terminal wiring portions 29 adjacent to each other are short-circuited by the residue of the first transparent electrode film 24 by being disposed closer to the input terminal portion 28 than the first interlayer insulating film end 19a and the first planarization film end 20a. Things are unlikely to happen.
  • the first insulating film disposed on the lower layer side of the second planarizing film 22 is disposed on the upper layer side with respect to the first interlayer insulating film (lower layer side first insulating film) 19 and the first interlayer insulating film 19.
  • the first planarizing film (upper layer side first insulating film) 20 is formed.
  • the first interlayer insulating film 19 is composed of the first interlayer insulating film 19 and the first planarizing film 20 as a mask
  • the rising angle of the first interlayer insulating film 19 is steeper than the rising angle of the first planarizing film 20 at the end of the first insulating film. Therefore, although there is a concern that the residue of the first transparent electrode film 24 is generated in the first interlayer insulating film end 19a, the end of the second planarizing film 22 of the second planarizing film 22 as described above.
  • the portion 22a is disposed closer to the input terminal portion 28 than the first interlayer insulating film end 19a and the first planarization film end 20a, so that the adjacent terminal wiring portions 29 are residues of the first transparent electrode film 24. It is difficult for a short circuit to occur.
  • the liquid crystal panel (display device) 11 of the present embodiment includes the above-described array substrate 11b and a CF substrate (counter substrate) 11a arranged in a form facing the array substrate 11b. According to the liquid crystal panel 11 having such a configuration, the reliability of the short-circuit prevention in the array substrate 11b is high, and thus the operation reliability is excellent.
  • the second planarizing film 122 has a portion that does not overlap with the first interlayer insulating film 119 and the first planarizing film 120.
  • the film thickness is relatively thinner than the portion overlapping 119 and the first planarization film 120.
  • a portion of the second planarizing film 122 that does not overlap with the first interlayer insulating film 119 and the first planarizing film 120 includes the second planarizing film end 122a.
  • the rising angle ⁇ 2 of the flattening film end 122a is gentler than the rising angle ⁇ 1 (see FIG. 10) of the second flattening film end 22a described in the first embodiment.
  • the residue of the first transparent electrode film 124 is less likely to occur in the vicinity of the second planarization film end 122a. Therefore, the reliability of preventing a short circuit between the adjacent terminal wiring portions 129 is further increased.
  • the protrusion 31 (see FIG. 9) described in the first embodiment is omitted with the above configuration.
  • the second planarization film 122 whose film thickness changes in two stages is formed as follows when the array substrate 111b is manufactured. That is, the method for manufacturing the array substrate 111b includes a second planarization film forming step for forming the second planarization film 122, and the second planarization film formation step includes a positive photosensitive material.
  • the gray tone mask GM used in the exposure step includes a transparent glass substrate GMGS, a light shielding film GMBM that is formed on the plate surface of the glass substrate GMGS, and shields exposure light from the light source, Consists of.
  • the light shielding film GMBM an opening GMBMMa having a resolution higher than that of the exposure apparatus and a slit GMBMb having a resolution lower than that of the exposure apparatus are formed.
  • the light shielding film GMBM is formed at a position that overlaps the planned formation position of the portion overlapping the first interlayer insulating film 119 and the first planarization film 120 in the solid second planarization film 122.
  • the opening GMBMa is a position in the solid second planarizing film 122 that is not overlapped with the patterned second planarizing film 122 (a portion closer to the input terminal than the second planarizing film end 122a). ). A similar opening is also formed at a position overlapping a position where a second TFT contact hole (not shown) is formed (see FIGS. 6 and 7).
  • the opening GMBMa is a transmission area TA in which the transmittance of exposure light is approximately 100%.
  • the slit GMBMb is a portion of the solid second planarizing film 122 that does not overlap with the first interlayer insulating film 119 and the first planarizing film 120 (including the second planarizing film end 122a).
  • the slits GMBMb are arranged at positions adjacent to the display area AA in the Y-axis direction with respect to the opening GMBMa, and a plurality of the slits GMBMb are arranged side by side at intervals.
  • These slits GMBMb group are semi-transmissive areas HTA in which the exposure light transmittance is, for example, about 10% to 70%.
  • the ultraviolet light that is the exposure light from the light source is irradiated to the solid second planarizing film 122 through the gray tone mask GM, 2
  • the amount of irradiation light is relatively large, whereas in the portion that overlaps the slit GMBMb group (semi-transmission region HTA), the amount of irradiation light is relatively Less.
  • the second planarizing film 122 has a relative thickness of a portion that does not overlap with the first interlayer insulating film 119 and the first planarizing film 120, as shown in FIG.
  • the thickness of the portion overlapping the first interlayer insulating film 119 and the first planarization film 120 is relatively large.
  • the second planarization film 122 having portions having different film thicknesses can be formed by performing the exposure process once, so that an effect of shortening the time required for manufacturing can be obtained.
  • the portion of the second planarizing film 122 that does not overlap with the first interlayer insulating film 119 and the first planarizing film 120 is the first interlayer insulating film 119 and The film thickness is relatively thinner than the portion overlapping the first planarization film 120.
  • the rising angle of the second planarization film end 122a which is a portion of the second planarization film 122 that does not overlap with the first interlayer insulating film 119 and the first planarization film 120, is moderate. Therefore, the residue of the first transparent electrode film 124 is less likely to occur in the vicinity of the second planarization film end 122a. Thereby, the certainty of the short circuit prevention between the adjacent terminal wiring parts 129 becomes still higher.
  • the second planarizing film 222 is disposed between adjacent terminal wiring portions 229 and is directed from the second planarizing film end portion 222 a toward the input terminal portion side.
  • a portion that does not overlap with the first interlayer insulating film 219 and the first planarizing film 220 overlaps with the first interlayer insulating film 219 and the first planarizing film 220.
  • the film thickness is relatively thinner than that of the portion.
  • the portion of the second planarizing film 222 that does not overlap with the first interlayer insulating film 219 and the first planarizing film 220 includes a portion including the second planarizing film end 222 a and the protrusion 231.
  • the rising angles of the second planarization film end 222a and the protrusion 231 are each gentler. Therefore, when patterning the first transparent electrode film 224 that constitutes the protection unit 230 and the like in the manufacture of the array substrate 211b, the residue of the first transparent electrode film 224 is generated in the vicinity of the second planarization film end 222a and the protrusions 231. Therefore, the reliability of short circuit prevention between the adjacent terminal wiring portions 229 is further increased.
  • the second planarization film 322 is formed from a positive photosensitive material in the film formation process included in the second planarization film formation process, and then in the exposure process.
  • a halftone mask HM is used as a photomask. As shown in FIG. 19, the halftone mask HM includes a transparent glass substrate HMGS, a light shielding film HMBM that is formed on the plate surface of the glass substrate HMGS and shields exposure light from a light source, and a glass substrate HMGS.
  • a semi-transmissive film HMHT formed on a plate surface and transmitting exposure light from a light source with a predetermined transmittance.
  • the light-shielding film HMBM has an exposure light transmittance of approximately 0%, of which a portion overlapping the first interlayer insulating film 319 and the first planarizing film 320 in the solid second planarizing film 322 is formed.
  • An opening HMBMa is formed at a position overlapping the planned position.
  • the semi-transmissive film HMHT is formed so as to be laminated on the side opposite to the glass substrate HMGS side with respect to the light shielding film HMBM, and the transmittance of exposure light is, for example, about 10% to 70%.
  • an opening HMHTa is formed at a position where it does not overlap with the patterned second flattening film 322 (a portion closer to the input terminal portion than the second flattening film end 322a). ing. That is, in the glass substrate HMGS of the halftone mask HM, the portion of the second planarization film 322 that does not overlap with the first interlayer insulating film 319 and the first planarization film 320 (second planarization film end).
  • the light shielding film HMBM does not exist, and only the semi-transmissive film HMHT exists at a position overlapping the planned formation position of the portion including the portion 322a), and the transmittance of the exposure light is, for example, 10% to 70%.
  • the semi-transmission area HTA is set to a certain extent.
  • the semi-transmissive area HTA is a range that does not overlap with the opening HMHTa of the semi-transmissive film HMHT among the openings HMBMa of the light shielding film HMBM.
  • the opening HMHTa of the semi-transmissive film HMHT is a transmissive area TA in which the exposure light transmittance is almost 100%.
  • the ultraviolet light which is the exposure light from the light source
  • the amount of irradiation light is relatively large
  • the semi-transmissive film The amount of irradiation light is relatively small in a portion that overlaps a non-overlapping range (semi-transmissive region HTA) with the opening HMHTa of HMHT.
  • the second planarization film 322 has a relatively thin film thickness in a portion that does not overlap with the first interlayer insulating film 319 and the first planarization film 320.
  • the thickness of the portion overlapping with the interlayer insulating film 319 and the first planarization film 320 becomes relatively thick.
  • the second planarization film 322 having portions having different film thicknesses can be formed by performing the exposure process once, so that an effect of shortening the time required for manufacturing can be obtained.
  • the terminal wiring portion is connected to the source wiring.
  • the terminal wiring portion is connected to a wiring other than the source wiring such as the gate wiring and the position detection wiring. It doesn't matter.
  • planar shape of the protrusion provided on the second planarization film is a triangle
  • planar shape of the protrusion is other than a triangle.
  • a trapezoidal shape, a circular shape (semi-circular shape), an elliptical shape (semi-elliptical shape), a rectangular shape, a pentagonal polygon or more may be used.
  • the photosensitive material constituting the second planarization film can be a negative type.
  • the transmission region in the halftone mask or the graytone mask is arranged at a position overlapping at least a portion of the second planarizing film that overlaps with a planned formation position of a portion overlapping with the first interlayer insulating film and the first planarizing film. What should I do?
  • the in-cell type in which the touch panel pattern (position detection electrode and position detection wiring) is built in the liquid crystal panel is shown. It doesn't matter. In particular, in an out-cell type liquid crystal panel, the liquid crystal panel does not have a position detection function (touch panel pattern).
  • liquid crystal panel whose planar shape is rectangular has been described.
  • present invention can also be applied to a liquid crystal panel whose planar shape is square, circular, elliptical, or the like.
  • the semiconductor film constituting the channel portion of the TFT is made of an oxide semiconductor material
  • polysilicon polycrystallized silicon (polycrystal It is also possible to use CG silicon (ContinuousconGrain Silicon), which is a kind of silicon), or amorphous silicon as a material for the semiconductor film.
  • CG silicon ContinuousconGrain Silicon
  • the liquid crystal panel in which the operation mode is the FFS mode is illustrated, but other than that, there are other modes such as an IPS (In-Plane Switching) mode and a VA (Vertical Alignment) mode.
  • IPS In-Plane Switching
  • VA Very Alignment
  • the present invention can also be applied to a liquid crystal panel in the operation mode.
  • the color filter of the liquid crystal panel is exemplified as a three-color configuration of red, green, and blue.
  • a yellow colored portion is added to each colored portion of red, green, and blue.
  • the present invention can also be applied to a color filter having a four-color configuration.
  • the TFT is used as the switching element of the liquid crystal panel.
  • the present invention can be applied to a liquid crystal panel using a switching element other than the TFT (for example, a thin film diode (TFD)), and performs color display.
  • a switching element other than the TFT for example, a thin film diode (TFD)
  • the present invention can also be applied to a liquid crystal panel that displays black and white.
  • the liquid crystal panel is exemplified.
  • PDP plasma display panel
  • organic EL panel organic EL panel
  • EPD electrotrophoretic display panel
  • MEMS Micro Electro Electro Mechanical Systems
  • first planarization film edge first insulation film edge
  • Second planarizing film second insulating film
  • 22a second insulating film end
  • 24, 12 , 224 ... first transparent electrode film (transparent electrode film), 25 ... second interlayer insulating film (third insulating film), 26 ... second transparent electrode film (second transparent electrode film), 27 ... Position detection electrode, 28 ... Input terminal part (terminal part), 29, 129, 229 ... Terminal wiring part, 29a ... Wiring superposition part, 30, 130, 230 ... Protection part 31, 231... Projection, AA... Display area, CH 2... Second TFT contact hole (element contact hole), CH 3... Wiring contact hole, NAA. .Aperture

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

アレイ基板１１ｂは、複数の入力端子部２８と、第１層間絶縁膜端部１９ａ及び第１平坦化膜端部２０ａが複数の入力端子部２８と表示領域ＡＡとの間に配される第１層間絶縁膜１９及び第１平坦化膜２０と、第１層間絶縁膜１９及び第１平坦化膜２０の上層側に配されて第１層間絶縁膜端部１９ａ及び第１平坦化膜端部２０ａを跨ぎつつ複数の入力端子部２８に接続される複数の端子配線部２９と、複数の端子配線部２９の上層側に配されて第２平坦化膜端部２２ａが第１層間絶縁膜端部１９ａ及び第１平坦化膜端部２０ａよりも入力端子部２８側に配される第２平坦化膜２２と、第２平坦化膜２２の上層側に配されて複数の端子配線部２９のうち第２平坦化膜２２とは非重畳となる部分をそれぞれ覆う複数の保護部３０と、を備える。

Description

表示基板及び表示装置
　本発明は、表示基板及び表示装置に関する。
　従来の液晶表示装置に用いられる液晶パネルの一例として下記特許文献１に記載されたものが知られている。この特許文献１に記載された液晶パネルを構成するアクティブ素子アレイ基板は、層間絶縁膜端部に、隣り合う実装端子の間に凸部を設けるようにしており、それにより層間絶縁膜が厚く形成されている場合であっても後工程でのレジスト残渣を無くすようにしている。
特開平１１－２４１０１号公報
（発明が解決しようとする課題）
　上記した特許文献１に記載されたアクティブ素子アレイ基板においては、製造時の露光ムラなどに起因して実装端子及びその上層側に重なる画素電極材料のうち、層間絶縁膜と重畳する部分付近が想定よりも太くなる場合があり、さらにはアライメントずれに起因して凸部が実装端子に対して位置ずれする場合がある。このような場合には、凸部がその機能を十分に発揮できず、隣り合う実装端子同士が画素電極材料の残渣によって短絡されるおそれがあった。
　本発明は上記のような事情に基づいて完成されたものであって、短絡防止の確実性を向上させることを目的とする。
（課題を解決するための手段）
　本発明の表示基板は、画像を表示可能な表示領域と、前記表示領域を取り囲む形で外周側に配される非表示領域と、前記非表示領域に配される複数の端子部と、前記表示領域と前記非表示領域とに跨る形で配されて端部である第１絶縁膜端部が複数の前記端子部と前記表示領域との間に配される第１絶縁膜と、少なくとも前記非表示領域にて前記第１絶縁膜の上層側に配されて前記第１絶縁膜端部を跨ぎつつ複数の前記端子部に接続される複数の端子配線部と、前記表示領域と前記非表示領域とに跨る形で複数の前記端子配線部の上層側に配されて端部である第２絶縁膜端部が前記第１絶縁膜端部よりも前記端子部側に配される第２絶縁膜と、少なくとも前記非表示領域において前記第２絶縁膜の上層側に配されて透明電極膜からなり複数の前記端子配線部のうち前記第２絶縁膜とは非重畳となる部分をそれぞれ覆う複数の保護部と、を備える。
　このように、非表示領域に配される複数の端子部に接続される複数の端子配線部は、第１絶縁膜の上層側に配されて端子部と表示領域との間に位置する第１絶縁膜端部を跨ぐ形で配されている。複数の端子配線部のうち上層側に配される第２絶縁膜とは非重畳となる部分は、第２絶縁膜の上層側に配されて透明電極膜からなる複数の保護部によってそれぞれ覆われることで保護が図られている。複数の端子配線部のうち第１絶縁膜と重畳する部分は、第１絶縁膜とは非重畳となる部分に比べると、パターニングに際して行われる露光において露光ムラが生じ易く、線幅が相対的に太くなる場合がある。そうなると、隣り合う端子配線部の間の間隔は、第１絶縁膜とは非重畳となる部分よりも第１絶縁膜と重畳する部分の方が狭いものとなる。ここで、仮に複数の端子配線部のうち第１絶縁膜端部と重畳する部分が第２絶縁膜により覆われない構成とされた場合には、保護部となる透明電極膜をパターニングする際に透明電極膜の残渣が第１絶縁膜端部付近に生じ易くなるため、その残渣によって複数の端子配線部のうち第１絶縁膜端部と重畳する部分、つまり隣り合う端子配線部の間の間隔が相対的に狭くなる部分が短絡されることが懸念される。
　その点、第２絶縁膜は、第２絶縁膜端部が第１絶縁膜端部よりも端子部側に配されているので、複数の端子配線部のうち第１絶縁膜端部と重畳する部分、つまり隣り合う端子配線部の間の間隔が相対的に狭くなる部分が第２絶縁膜によって覆われることになる。複数の端子配線部のうち第２絶縁膜端部と重畳する部分は、第１絶縁膜とは非重畳となっているので、隣り合う端子配線部間の間隔が相対的に広くなっている。従って、透明電極膜のパターニングに際して透明電極膜の残渣が第２絶縁膜端部付近に生じたとしても、その残渣によって複数の端子配線部のうち第２絶縁膜端部と重畳する部分が短絡される事態が生じ難いものとされる。
　本発明の実施態様として、次の構成が好ましい。
（１）前記第２絶縁膜には、隣り合う前記端子配線部の間に配されて前記第２絶縁膜端部から前記端子部側に向けて突出する突部が設けられている。このようにすれば、第２絶縁膜端部における隣り合う端子配線部間の延面距離が突部の分だけ長くなるので、第２絶縁膜端部付近に保護部となる透明電極膜の残渣が生じることになっても、透明電極膜の残渣が隣り合う端子配線部間に跨る形でより生じ難いものとなる。しかも、突部が複数の端子配線部に対して上層側に配される第２絶縁膜に設けられているので、突部が複数の端子配線部に対して高い位置精度でもって配置されるようになっている。このような高い位置精度が得られる理由は、一般的に絶縁膜は下層側の金属膜などからなる配線部に対してアライメントをとる形でパターニングされるためである。これにより、隣り合う端子配線部間の短絡防止の確実性が一層高いものとなる。
（２）前記表示領域に配される表示素子と、前記表示領域にて前記第１絶縁膜の上層側に配されて前記表示素子に接続されるとともに前記端子配線部と同層の素子接続部と、前記表示領域にて前記第２絶縁膜の上層側に配されるとともに前記素子接続部と重畳する位置に開口部が設けられて前記保護部と同じ透明電極膜からなる共通電極と、少なくとも前記表示領域にて前記共通電極の上層側に配されて前記素子接続部と重畳する位置に前記第２絶縁膜にも連通する素子コンタクトホールが形成されてなる第３絶縁膜と、前記表示領域にて前記第３絶縁膜の上層側に配され前記素子コンタクトホールを通して前記素子接続部に接続されて第２の透明電極膜からなる画素電極と、を備える。このようにすれば、画素電極は、第３絶縁膜及び第２絶縁膜において相互に連通する素子コンタクトホールを通して素子接続部に接続され、この素子接続部を介して表示素子に対する接続が図られている。画素電極は、共通電極に対して第３絶縁膜を介して重畳する形で配されているので、表示素子によって供給される電位に基づいて共通電極との間に電位差が生じるとともにその電位差に基づいて所定の階調の表示を行うことができる。共通電極には、素子接続部と重畳する位置に開口部が設けられることで、画素電極との短絡防止が図られている。また、共通電極は、保護部と同じ透明電極膜をパターニングして形成されており、そのパターニングに際して端子配線部が保護部によって覆われて保護が図られることで、パターニングに伴って生じ得る端子配線部の劣化が生じ難いものとなる。
　このように、保護部と同じ透明電極膜からなる共通電極は、その開口部を端子配線部と同層の素子接続部に対してアライメントをとる必要があるのに対し、第２絶縁膜及び第３絶縁膜は、相互に連通する素子コンタクトホールを端子配線部と同層の素子接続部に対してアライメントをとる必要がある。従って、第２絶縁膜に設けられる突部及び保護部は、それぞれ複数の端子配線部に対して高い位置精度でもって配置されることになるので、隣り合う端子配線部間の短絡防止の確実性がより一層高いものとなる。
（３）前記共通電極は、位置入力を行う位置入力体との間で静電容量を形成する位置検出電極を兼用している。このようにすれば、当該表示基板に位置入力機能を内蔵させることができる。
（４）前記第２絶縁膜のうち、前記第１絶縁膜とは非重畳となる部分が、前記第１絶縁膜と重畳する部分よりも膜厚が相対的に薄い。このようにすれば、第２絶縁膜のうち、第１絶縁膜とは非重畳となる部分である第２絶縁膜端部の立ち上がり角度が緩やかなものとなるので、第２絶縁膜端部付近において透明電極膜の残渣がより生じ難いものとなる。これにより、隣り合う端子配線部間の短絡防止の確実性が一層高いものとなる。
（５）前記表示領域に配される表示素子と、少なくとも前記表示領域にて前記第１絶縁膜よりも下層側に配されて前記表示素子に接続される素子配線部と、を備えており、前記端子配線部及び前記素子配線部は、前記非表示領域にて互いに重畳する配線重畳部をそれぞれ有しているのに対し、前記第１絶縁膜のうち、前記配線重畳部と重畳する位置には、前記配線重畳部同士を接続する配線コンタクトホールが設けられている。このように、第１絶縁膜よりも下層側に配される素子配線部と、第１絶縁膜の上層側に配される端子配線部とは、第１絶縁膜の配線コンタクトホールを通して配線重畳部同士が接続されている。複数の端子配線部は、第１絶縁膜の第１絶縁膜端部を跨いで複数の端子部に接続されているため、透明電極膜の残渣によって隣り合うもの同士が短絡されることが懸念されるものの、上記のように第２絶縁膜の第２絶縁膜端部が第１絶縁膜端部よりも端子部側に配されることで、隣り合う端子配線部同士が透明電極膜の残渣によって短絡される事態が生じ難いものとされる。
（６）前記第１絶縁膜は、下層側第１絶縁膜と、前記下層側第１絶縁膜に対して上層側に配される上層側第１絶縁膜と、から構成されている。このように、第１絶縁膜が下層側第１絶縁膜と上層側第１絶縁膜とから構成される二層構造においては、例えば下層側第１絶縁膜が上層側第１絶縁膜をマスクとして利用してパターニングされると、第１絶縁膜端部において下層側第１絶縁膜の立ち上がり角度が上層側第１絶縁膜の立ち上がり角度よりも急になりがちであるため、透明電極膜の残渣が第１絶縁膜端部における下層側第１絶縁膜に生じることが懸念されるものの、上記のように第２絶縁膜の第２絶縁膜端部が第１絶縁膜端部よりも端子部側に配されることで、隣り合う端子配線部同士が透明電極膜の残渣によって短絡される事態が生じ難いものとされる。
　次に、上記課題を解決するために、本発明の表示装置は、上記記載の表示基板と、前記表示基板と対向する形で配される対向基板と、を備える。このような構成の表示装置によれば、表示基板における短絡防止の確実性が高いものとされているから、動作信頼性などに優れる。
（発明の効果）
　本発明によれば、短絡防止の確実性を向上させることができる。
本発明の実施形態１に係る液晶表示装置を構成する液晶パネルの平面図 液晶パネルを構成するアレイ基板における共通電極の平面配置を表す平面図 液晶パネルの表示領域における断面構成を示す概略断面図 液晶パネルを構成するアレイ基板の表示領域における配線構成を概略的に示す平面図 液晶パネルを構成するＣＦ基板の表示領域における配線構成を概略的に示す平面図 図４のvi-vi線断面図 図４のvii-vii線断面図 液晶パネルを構成するアレイ基板の非表示領域における配線構成を概略的に示す平面図 図８の拡大平面図 図９のx-x線断面図 図９のxi-xi線断面図 本発明の実施形態２に係る液晶パネルを構成するアレイ基板の非表示領域における配線構成を概略的に示す拡大平面図 図１２のxiii-xiii線断面図 液晶パネルを構成するアレイ基板の製造に際してグレートーンマスクを介して第２平坦化膜を露光する露光工程を説明するための断面図 液晶パネルを構成するアレイ基板の製造に際して第２平坦化膜を現像する現像工程を説明するための断面図 本発明の実施形態３に係る液晶パネルを構成するアレイ基板の非表示領域における配線構成を概略的に示す拡大平面図 図１６のxvii-xvii線断面図 図１６のxviii-xviii線断面図 本発明の実施形態４に係る液晶パネルを構成するアレイ基板の製造に際してハーフトーンマスクを介して第２平坦化膜を露光する露光工程を説明するための断面図
　＜実施形態１＞
　本発明の実施形態１を図１から図１１によって説明する。本実施形態では、位置入力機能を備えた液晶表示装置１０に備えられる液晶パネル（表示装置、表示パネル）１１について例示する。なお、各図面の一部にはＸ軸、Ｙ軸及びＺ軸を示しており、各軸方向が各図面で示した方向となるように描かれている。また、図３，図６及び図７などの上側を表側とし、同図下側を裏側とする。
　液晶表示装置１０は、全体として長方形状をなしており、図１に示すように、画像を表示可能な液晶パネル１１を備えるとともに、液晶パネル１１に対して裏側に配されて液晶パネル１１に表示のための光を照射する外部光源であるバックライト装置（照明装置）などを備える。以下では、液晶表示装置１０の構成部品に関して、液晶パネル１１に関して詳しく説明するものの、バックライト装置などの他の構成部品に関しては周知の通りであるから、詳しい説明は割愛する。
　液晶パネル１１は、図１に示すように、全体として縦長な方形状（矩形状）をなしており、その長辺方向における一方の端部側（図１に示す上側）に片寄った位置に画像が表示される表示領域（アクティブエリア）ＡＡが配されるとともに、長辺方向における他方の端部側（図１に示す下側）に片寄った位置に、各種信号などを供給するためのドライバ１２及びフレキシブル基板１３がそれぞれ取り付けられている。この液晶パネル１１において表示領域ＡＡ外の領域が、画像が表示されない非表示領域（ノンアクティブエリア）ＮＡＡとされ、この非表示領域ＮＡＡは、表示領域ＡＡを取り囲む略枠状の領域（後述するＣＦ基板１１ａにおける額縁部分）と、長辺方向の他方の端部側に確保された領域（後述するアレイ基板１１ｂのうちＣＦ基板１１ａとは重畳せずに露出する部分）と、からなり、このうちの長辺方向の他方の端部側に確保された領域にドライバ１２及びフレキシブル基板１３の実装領域（取付領域）が含まれている。液晶パネル１１は、その短辺方向がＸ軸方向と一致し、長辺方向がＹ軸方向と一致し、さらには板面（表示面）の法線方向がＺ軸方向と一致している。また、フレキシブル基板１３における液晶パネル１１側とは反対側の端部には、信号供給源であるコントロール基板（制御回路基板）１４が接続されている。なお、図１では、枠状の一点鎖線が表示領域ＡＡの外形を表しており、当該一点鎖線よりも外側の領域が非表示領域ＮＡＡとなっている。
　続いて、液晶パネル１１に実装または接続される部材（ドライバ１２、フレキシブル基板１３及びコントロール基板１４）について順次に説明する。ドライバ１２は、図１に示すように、内部に駆動回路を有するＬＳＩチップからなるものとされ、コントロール基板１４から供給される信号に基づいて作動することで、出力信号を生成し、その出力信号を液晶パネル１１の表示領域ＡＡへ向けて出力するものとされる。このドライバ１２は、平面に視て横長の方形状をなす（液晶パネル１１の短辺に沿って長手状をなす）とともに、液晶パネル１１（後述するアレイ基板１１ｂ）の非表示領域ＮＡＡに対して直接実装され、つまりＣＯＧ（Chip On Glass）実装されている。なお、ドライバ１２の長辺方向がＸ軸方向（液晶パネル１１の短辺方向）と一致し、同短辺方向がＹ軸方向（液晶パネル１１の長辺方向）と一致している。
　フレキシブル基板１３は、図１に示すように、絶縁性及び可撓性を有する合成樹脂材料（例えばポリイミド系樹脂等）からなる基材を備え、その基材上に多数本の配線パターン（図示せず）を有しており、長さ方向についての一方の端部が既述した通りコントロール基板１４に接続されるのに対し、他方の端部（他端側）が液晶パネル１１（後述するアレイ基板１１ｂ）に接続されている。このため、フレキシブル基板１３は、液晶表示装置１０内では断面形状が略Ｕ型となるよう折り返し状に屈曲されている。フレキシブル基板１３における長さ方向についての両端部においては、配線パターンが外部に露出して端子部（図示せず）を構成しており、これらの端子部がそれぞれコントロール基板１４及び液晶パネル１１に対して電気的に接続されている。これにより、コントロール基板１４側から供給される信号を液晶パネル１１側に伝送することが可能とされている。
　コントロール基板１４は、図１に示すように、バックライト装置における裏側に配置される。このコントロール基板１４は、紙フェノールないしはガラスエポキシ樹脂製の基板上に、ドライバ１２に各種信号を供給するための電子部品が実装されるとともに、図示しない所定のパターンの配線（導電路）が配索形成されている。このコントロール基板１４には、フレキシブル基板１３の一方の端部（一端側）が図示しないＡＣＦ（Anisotropic Conductive Film）を介して電気的に且つ機械的に接続されている。
　改めて、液晶パネル１１について説明する。液晶パネル１１は、図３に示すように、一対の基板１１ａ，１１ｂと、両基板１１ａ，１１ｂ間の内部空間に配されて電界印加に伴って光学特性が変化する物質である液晶分子を含む液晶層（媒質層）１１ｃと、を有しており、液晶層１１ｃが両基板１１ａ，１１ｂ間に介在する図示しないシール部によって取り囲まれて封止が図られている。一対の基板１１ａ，１１ｂのうち表側（正面側）がＣＦ基板（対向基板）１１ａとされ、裏側（背面側）がアレイ基板（表示基板、アクティブマトリクス基板、素子基板）１１ｂとされる。ＣＦ基板１１ａ及びアレイ基板１１ｂは、いずれもガラス製のガラス基板の内面側に各種の膜が積層形成されてなるものとされる。なお、両基板１１ａ，１１ｂの外面側には、それぞれ偏光板１１ｄ，１１ｅが貼り付けられている。
　アレイ基板１１ｂの内面側（液晶層１１ｃ側、ＣＦ基板１１ａとの対向面側）における表示領域ＡＡには、図４及び図６に示すように、スイッチング素子であるＴＦＴ（Thin Film Transistor：表示素子）１１ｆ及び画素電極１１ｇが多数個マトリクス状（行列状）に並んで設けられるとともに、これらＴＦＴ１１ｆ及び画素電極１１ｇの周りには、格子状をなすゲート配線（走査線）１１ｉ及びソース配線（データ線、信号線、素子配線部）１１ｊが取り囲むようにして配設されている。ゲート配線１１ｉとソース配線１１ｊとがそれぞれＴＦＴ１１ｆのゲート電極１１ｆ１とソース電極１１ｆ２とに接続され、画素電極１１ｇがＴＦＴ１１ｆのドレイン電極１１ｆ３に接続されている。そして、ＴＦＴ１１ｆは、ゲート配線１１ｉ及びソース配線１１ｊにそれぞれ供給される各種信号に基づいて駆動され、その駆動に伴って画素電極１１ｇへの電位の供給が制御されるようになっている。このＴＦＴ１１ｆは、ドレイン電極１１ｆ３とソース電極１１ｆ２とを繋ぐチャネル部１１ｆ４を有している。なお、本実施形態では、各図面においてゲート配線１１ｉの延在方向がＸ軸方向と、ソース配線１１ｊの延在方向がＹ軸方向と、それぞれ一致するものとされている。画素電極１１ｇは、ゲート配線１１ｉ及びソース配線１１ｊにより囲まれた方形の領域に配されており、複数本のスリットが形成されている。この画素電極１１ｇは、ＴＦＴ１１ｆのドレイン電極１１ｆ３に対してＴＦＴ接続部（素子接続部）１１ｐを介して接続されている。また、アレイ基板１１ｂの内面側には、画素電極１１ｇに加えて共通電極１１ｈが設けられており、両電極１１ｇ，１１ｈ間に電位差が生じると、液晶層１１ｃには、アレイ基板１１ｂの板面に沿う成分に加えて、アレイ基板１１ｂの板面に対する法線方向の成分を含むフリンジ電界（斜め電界）が印加されるようになっている。つまり、この液晶パネル１１は、動作モードがＩＰＳ（In-Plane Switching）モードをさらに改良したＦＦＳ（Fringe Field Switching）モードとされている。
　アレイ基板１１ｂの内面側には、既知のフォトリソグラフィ法によって各種の膜が積層形成されており、これらの膜について説明する。アレイ基板１１ｂには、図６及び図７に示すように、下層（ガラス基板）側から順に第１金属膜（ゲート金属膜）１５、ゲート絶縁膜（絶縁膜）１６、半導体膜１７、第２金属膜（ソース金属膜）１８、第１層間絶縁膜（下層側第１絶縁膜、第１絶縁膜）１９、第１平坦化膜（上層側第１絶縁膜、第１絶縁膜）２０、第３金属膜（素子接続金属膜）２１、第２平坦化膜（第２絶縁膜）２２、第４金属膜２３（位置検出配線金属膜）、第１透明電極膜（下層側透明電極膜）２４、第２層間絶縁膜（第３絶縁膜）２５、第２透明電極膜（上層側透明電極膜）２６が積層形成されている。なお、図６及び図７では、第２透明電極膜２６のさらに上層側に積層される配向膜１１ｏの図示を省略している。
　第１金属膜１５は、例えばチタン（Ｔｉ）層／アルミニウム（Ａｌ）層／チタン層の３層の積層膜により形成されている。第１金属膜１５は、主にゲート配線１１ｉを構成している。ゲート絶縁膜１６は、図６及び図７に示すように、少なくとも第１金属膜１５の上層側に積層されるものであり、例えば無機材料である酸化珪素（ＳｉＯ２）からなる。ゲート絶縁膜１６は、第１金属膜１５（ゲート配線１１ｉ）と第２金属膜１８（ソース配線１１ｊ）との間に介在して相互を絶縁している。半導体膜１７は、ゲート絶縁膜１６の上層側に積層されるものであり、材料として酸化物半導体を用いた薄膜からなるものとされる。半導体膜１７は、主にＴＦＴ１１ｆのチャネル部１１ｆ４を構成している。半導体膜１７をなす具体的な酸化物半導体としては、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、酸素（Ｏ）を含むＩｎ－Ｇａ－Ｚｎ－Ｏ系半導体（酸化インジウムガリウム亜鉛）が用いられている。ここで、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）の三元系酸化物であって、Ｉｎ、Ｇａ及びＺｎの割合（組成比）は特に限定されず、例えばＩｎ：Ｇａ：Ｚｎ＝２：２：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２等を含む。本実施形態では、Ｉｎ、ＧａおよびＺｎを１：１：１の割合で含むＩｎ－Ｇａ－Ｚｎ－Ｏ系半導体を用いる。このような酸化物半導体（Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体）は、アモルファスでもよいが、好ましくは結晶質部分を含む結晶性を有するものとされる。結晶性を有する酸化物半導体としては、例えば、ｃ軸が層面に概ね垂直に配向した結晶質Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体が好ましい。このような酸化物半導体（Ｉｎ－Ｇａ－Ｚｎ－Ｏ系半導体）の結晶構造は、例えば、特開２０１２－１３４４７５号公報に開示されている。参考のために、特開２０１２－１３４４７５号公報の開示内容の全てを本明細書に援用する。
　第２金属膜１８は、図６及び図７に示すように、少なくとも半導体膜１７の上層側に積層されるものであり、第１金属膜１５と同様に、例えばチタン層／アルミニウム層／チタン層の３層の積層膜により形成されている。第２金属膜１８は、主にソース配線１１ｊ、ソース電極１１ｆ２及びドレイン電極１１ｆ３を構成している。第１層間絶縁膜１９は、少なくとも第２金属膜１８の上層側に積層されるものであり、例えば無機材料である酸化シリコン（ＳｉＯ２）からなる。第１平坦化膜２０は、第１層間絶縁膜１９の上層側に積層されるものであり、例えば有機樹脂材料であるアクリル系樹脂材料（例えばポリメタクリル酸メチル樹脂（ＰＭＭＡ））からなる。第１層間絶縁膜１９及び第１平坦化膜２０は、第２金属膜１８及び半導体膜１７と第３金属膜２１との間に介在して相互を絶縁している。第３金属膜２１は、少なくとも第１平坦化膜２０の上層側に積層されるものであり、第１金属膜１５及び第２金属膜１８と同様に、例えばチタン層／アルミニウム層／チタン層の３層の積層膜により形成されている。第３金属膜２１は、表示領域ＡＡでは主にＴＦＴ接続部１１ｐを構成しているが、非表示領域ＮＡＡでは後述する入力端子部２８及び端子配線部２９を構成している。
　第２平坦化膜２２は、図６及び図７に示すように、第３金属膜２１及び第１平坦化膜２０の上層側に積層されるものであり、第１平坦化膜２０と同様に、例えば有機樹脂材料であるアクリル系樹脂材料（例えばポリメタクリル酸メチル樹脂（ＰＭＭＡ））からなる。第２平坦化膜２２は、第３金属膜２１と第４金属膜２３及び第１透明電極膜２４との間に介在して相互を絶縁している。第４金属膜２３は、少なくとも第２平坦化膜２２の上層側に積層されるものであり、第１金属膜１５、第２金属膜１８及び第３金属膜２１と同様に、例えばチタン層／アルミニウム層／チタン層の３層の積層膜により形成されている。第４金属膜２３は、主に後述する位置検出配線１１ｑを構成している。第１透明電極膜２４は、第４金属膜２３及び第１平坦化膜２０の上層側に積層されるものであり、ＩＴＯ（Indium Tin Oxide）或いはＺｎＯ（Zinc Oxide）といった透明電極材料からなる。第１透明電極膜２４は、表示領域ＡＡでは主に共通電極１１ｈを構成しているが、非表示領域ＮＡＡでは後述する保護部３０を構成している。第２層間絶縁膜２５は、少なくとも第１透明電極膜２４の上層側に積層されるものであり、無機材料である窒化シリコン（ＳｉＮＸ）からなる。第２層間絶縁膜２５は、第１透明電極膜２４と第２透明電極膜２６との間に介在して相互を絶縁している。第２透明電極膜２６は、第２層間絶縁膜２５の上層側に積層されるものであり、第１透明電極膜２４と同様に、ＩＴＯ（Indium Tin Oxide）或いはＺｎＯ（Zinc Oxide）といった透明電極材料からなる。第２透明電極膜２６は、主に画素電極１１ｇを構成している。上記した各絶縁膜１６，１９，２０，２２，２５のうち、第１平坦化膜２０及び第２平坦化膜２２は、共に有機絶縁膜とされていてその膜厚が他の絶縁膜（無機絶縁膜）１６，１９，２５に比べて厚いものとされ、表面を平坦化する機能を有する。上記した各絶縁膜１６，１９，２０，２２，２５のうち、第１平坦化膜２０及び第２平坦化膜２２を除いたゲート絶縁膜１６、第１層間絶縁膜１９及び第２層間絶縁膜２５は、それぞれ無機絶縁膜であり、その膜厚が有機絶縁膜である第１平坦化膜２０及び第２平坦化膜２２よりも薄いものとされる。
　ＴＦＴ接続部（素子接続部）１１ｐは、図４に示すように、縦長の方形状をなすとともに、ＴＦＴ１１ｆのドレイン電極１１ｆ３と画素電極１１ｇとの双方に対して平面に視て重畳する平面配置とされている。そして、第１層間絶縁膜１９及び第１平坦化膜２０のうち、ＴＦＴ接続部１１ｐ及びドレイン電極１１ｆ３の双方と重畳する位置には、図７に示すように、第１ＴＦＴコンタクトホール（第１素子コンタクトホール）ＣＨ１が開口形成されており、この第１ＴＦＴコンタクトホールＣＨ１を通して上層側のＴＦＴ接続部１１ｐが下層側のドレイン電極１１ｆ３に対して接続されている。一方、第２平坦化膜２２及び第２層間絶縁膜２５のうち、ＴＦＴ接続部１１ｐ及びドレイン電極１１ｆ３の双方と重畳し且つ第１ＴＦＴコンタクトホールＣＨ１とは非重畳となる位置には、図６に示すように、第２ＴＦＴコンタクトホール（第２素子コンタクトホール、素子コンタクトホール）ＣＨ２が開口形成されており、この第２ＴＦＴコンタクトホールＣＨ２を通して上層側の画素電極１１ｇが下層側のＴＦＴ接続部１１ｐに対して接続されている。このように、画素電極１１ｇ及びドレイン電極１１ｆ３は、その間に４枚の絶縁膜１９，２０，２２，２５が介在するものの、その中間に配されるＴＦＴ接続部１１ｐを介して相互の接続が図られている。また、共通電極１１ｈのうち、第２ＴＦＴコンタクトホールＣＨ２（ＴＦＴ接続部１１ｐの一部）と重畳する位置には、画素電極１１ｇとの短絡を防止するための開口部ＯＰが形成されている。なお、各絶縁膜１６，１９，２０，２２，２５は、上記した各コンタクトホールＣＨ１，ＣＨ２を除いては、アレイ基板１１ｂの表示領域ＡＡにおけるほぼ全域にわたってベタ状に形成されている。
　一方、ＣＦ基板１１ａのうちの表示領域ＡＡの内面側には、図３及び図５に示すように、アレイ基板１１ｂ側の各画素電極１１ｇと対向状をなす位置にカラーフィルタ１１ｋが設けられている。カラーフィルタ１１ｋは、Ｒ（赤色），Ｇ（緑色），Ｂ（青色）の三色の着色部がマトリクス状に繰り返し並んで配列されてなる。マトリクス状に配列されるカラーフィルタ１１ｋの各着色部（各画素ＰＸ）の間は、遮光部（ブラックマトリクス）１１ｌによって仕切られている。この遮光部１１ｌによって各着色部を透過する各色の光同士が混ざり合う混色が防がれるようになっている。遮光部１１ｌは、平面に視て格子状をなしていて各着色部の間を仕切る格子状部と、平面に視て枠状（額縁状）をなしていて格子状部を外周側から取り囲む枠状部と、から構成されている。遮光部１１ｌにおける格子状部は、上記したゲート配線１１ｉ及びソース配線１１ｊと平面に視て重畳する配置とされる。遮光部１１ｌにおける枠状部は、シール部に倣って延在しており、平面に視て縦長の方形の枠状をなしている。カラーフィルタ１１ｋ及び遮光部１１ｌの表面には、オーバーコート膜（平坦化膜）１１ｍが内側に重なって設けられている。なお、当該液晶パネル１１においては、カラーフィルタ１１ｋにおける着色部と、それと対向する画素電極１１ｇと、の組によって１つの画素ＰＸが構成されている。画素ＰＸには、カラーフィルタ１１ｋのうちＲの着色部を有する赤色画素と、カラーフィルタ１１ｋのうちＧの着色部を有する緑色画素と、カラーフィルタ１１ｋのうちＢの着色部を有する青色画素と、が含まれている。これら３色の画素ＰＸは、液晶パネル１１の板面において行方向（Ｘ軸方向）に沿って繰り返し並べて配されることで、画素群を構成しており、この画素群が列方向（Ｙ軸方向）に沿って多数並んで配されている。このように画素ＰＸは、液晶パネル１１の表示領域ＡＡ内においてマトリクス状に多数が配列されている。また、両基板１１ａ，１１ｂのうち最も内側にあって液晶層１１ｃに接する層としては、液晶層１１ｃに含まれる液晶分子を配向させるための配向膜１１ｎ，１１ｏがそれぞれ形成されている。
　ところで、本実施形態に係る液晶パネル１１は、既述した通り、画像を表示する表示機能と、表示される画像に基づいて使用者が入力する位置（入力位置）を検出する位置入力機能（位置検出機能）と、を併有しており、このうちの位置入力機能を発揮するためのタッチパネルパターンを内蔵（インセル化）している。このタッチパネルパターンは、いわゆる投影型静電容量方式とされており、その検出方式が自己容量方式とされるものである。タッチパネルパターンは、図２に示すように、一対の基板１１ａ，１１ｂのうちのアレイ基板１１ｂに設けられており、アレイ基板１１ｂにおいてその面内にマトリクス状に並んで配される複数の位置検出電極２７から構成されている。位置検出電極２７は、アレイ基板１１ｂの表示領域ＡＡに配されている。従って、液晶パネル１１における表示領域ＡＡは、入力位置を検出可能なタッチ領域とほぼ一致しており、非表示領域ＮＡＡが入力位置を検出不能な非タッチ領域とほぼ一致していることになる。ここで、液晶パネル１１の表示領域ＡＡに表示される画像に基づいて使用者が位置入力をしようと液晶パネル１１の表面に導電体である指（位置検出体）を近づけると、その指と位置検出電極２７との間で静電容量が形成されることになる。これにより、指の近くにある位置検出電極２７にて検出される静電容量には指が近づく前の状態から変化が生じ、指から遠くにある位置検出電極２７とは異なるものとなるので、それに基づいて入力位置を検出することが可能となる。なお、位置検出電極２７は、指以外の導電体に対しても寄生容量を形成する場合もあり得る。
　そして、この位置検出電極２７は、アレイ基板１１ｂに設けられた共通電極１１ｈにより構成されている。共通電極１１ｈは、図２に示すように、アレイ基板１１ｂの面内において碁盤目状に分割された複数の分割共通電極１１ｈＳからなり、これら複数の分割共通電極１１ｈＳの個々が位置検出電極２７を構成している。これにより、仮に共通電極１１ｈとは別途に位置検出電極を設けた場合に比べると、構造の簡素化及び低コスト化などを図る上で好適となる。位置検出電極２７（分割共通電極１１ｈＳ）は、Ｘ軸方向（行方向）及びＹ軸方向（列方向）に沿って複数ずつがマトリクス状（行列状）に並んで配されている。位置検出電極２７は、平面に視て方形状をなしており、各辺の寸法が数ｍｍ程度とされている。従って、位置検出電極２７は、平面に視た大きさが画素ＰＸ（画素電極１１ｇ）よりも大きくなっており、Ｘ軸方向及びＹ軸方向について複数ずつの画素ＰＸに跨る範囲に配置されている。なお、図２は、位置検出電極２７の配列を模式的に表したものであり、位置検出電極２７の具体的な設置数や配置については図示以外にも適宜に変更可能である。
　複数の位置検出電極（分割共通電極１１ｈＳ）２７には、図２に示すように、複数の位置検出配線１１ｑが接続されている。位置検出配線１１ｑは、表示領域ＡＡにおいてＹ軸方向、つまりソース配線１１ｊの延在方向（列方向）に沿って直線的に延在しており、接続対象となる位置検出電極２７に応じた長さ寸法を有している。つまり、位置検出配線１１ｑは、表示領域ＡＡ内に配された一方の端部が接続対象となる位置検出電極２７と重畳する配置とされて当該位置検出電極２７に接続されるのに対し、非表示領域ＮＡＡに配された他方の端部がドライバ１２に接続されている。従って、ドライバ１２は、画像表示に際してはＴＦＴ１１ｆを駆動するのに対し、位置検出に際しては位置検出電極２７を駆動するものとされており、表示機能と位置検出機能とを併有している。位置検出配線１１ｑは、既述した通り、第４金属膜２３からなるのに対し、位置検出電極２７は、共通電極１１ｈでもあり、第１透明電極膜２４からなることから、位置検出電極１１ｑは位置検出電極２７に対してコンタクトホールを介することなく直接的に接続されている。従って、位置検出配線１１ｑは、接続対象となる位置検出電極２７に加えて、その位置検出電極２７とドライバ１２との間に存在する他の位置検出電極２７に対しても接続されている。このように同じ列に属する複数の位置検出電極２７（位置検出配線１１ｑの延在方向に沿って並ぶ複数の位置検出電極２７）に対して複数の位置検出配線１１ｑが接続される接続態様であっても、同じ列に属する複数の位置検出配線１１ｑの中から位置検出した位置検出配線１１ｑの組み合わせを抽出することで、実際に位置入力された位置検出電極２７を特定することができる。また、位置検出配線１１ｑは、図４に示すように、平面に視て所定のソース配線１１ｊ（遮光部１１ｌ）と重畳し、画素ＰＸとは非重畳となる位置に配されている。これにより、位置検出配線１１ｑによって画素ＰＸの開口率が低下する事態が避けられている。
　続いて、アレイ基板１１ｂにおける非表示領域ＮＡＡの構成について説明する。アレイ基板１１ｂにおける非表示領域ＮＡＡのうちＣＦ基板１１ａとは重畳しない非重畳部分には、図１に示すように、フレキシブル基板１３の端部及びドライバ１２がそれぞれ取り付けられており、フレキシブル基板１３の端部がアレイ基板１１ｂにおける短辺方向（Ｘ軸方向）に沿った端部に配されるのに対して、ドライバ１２がアレイ基板１１ｂにおいてフレキシブル基板１３よりも表示領域ＡＡ側に位置して配されている。アレイ基板１１ｂにおけるドライバ１２の実装領域には、ドライバ１２に信号を出力するための出力端子部（図示せず）と、ドライバ１２からの信号が入力される入力端子部（端子部）２８と、が設けられている。アレイ基板１１ｂにおけるフレキシブル基板１３の実装領域には、フレキシブル基板１３に接続されるフレキシブル基板用端子部（図示せず）が設けられている。入力端子部２８は、他の端子部（出力端子部及びフレキシブル基板用端子部）に比べてＹ軸方向について表示領域ＡＡに近い配置とされる。
　入力端子部２８は、図８に示すように、ドライバ１２の実装領域において複数が千鳥状に平面配置されており、次述する端子配線部２９に接続されている。端子配線部２９は、アレイ基板１１ｂの非表示領域ＮＡＡにおいてＸ軸方向に沿って複数が所定の間隔を空けて並ぶとともにＹ軸方向に沿って延在しており、一方の端部が各入力端子部２８に、他方（表示領域ＡＡ側）の端部が各ソース配線１１ｊの端部に、それぞれ接続されている。なお、ソース配線１１ｊは、その大部分が表示領域ＡＡに配されているが、一部（配線重畳部１１ｊ１を含む）が非表示領域ＮＡＡに至るまで延長されている。入力端子部２８及び端子配線部２９は、図１０に示すように、共にＴＦＴ接続部１１ｐと同じ第３金属膜２１からなる。従って、端子配線部２９は、接続対象であるソース配線１１ｊに対して第１層間絶縁膜１９及び第１平坦化膜２０を介して上層側に位置している。端子配線部２９における入力端子部２８側とは反対側の端部と、ソース配線１１ｊにおけるＴＦＴ１１ｆ側とは反対側の端部と、は、アレイ基板１１ｂの非表示領域ＮＡＡにおいて互いに平面に視て重畳する配置とされており、そこがそれぞれ配線重畳部１１ｊ１，２９ａとされる。端子配線部２９とソース配線１１ｊとの間に介在する第１層間絶縁膜１９及び第１平坦化膜２０のうち、端子配線部２９及びソース配線１１ｊの配線重畳部１１ｊ１，２９ａと平面に視て重畳する位置には、配線重畳部１１ｊ１，２９ａ同士を接続する配線コンタクトホールＣＨ３が設けられている。これにより、ドライバ１２から出力された信号が、入力端子部２８、端子配線部２９及びソース配線１１ｊを介してＴＦＴ１１ｆのソース電極１１ｆ２に供給されるようになっている。
　これに対し、各絶縁膜１６，１９，２０，２２，２５は、図８及び図１０に示すように、アレイ基板１１ｂの非表示領域ＮＡＡにおけるドライバ１２及びフレキシブル基板１３の実装領域近傍では選択的に除去されており、それらの各端部１６ａ，１９ａ，２０ａ，２２ａ，２５ａが、Ｙ軸方向について、表示領域ＡＡと、端子部群のうち最も表示領域ＡＡに近い入力端子部２８と、の間に位置するものとされる。従って、入力端子部２８は、その全域がアレイ基板１１ｂを構成するガラス基板上に直接的に設けられるのに対し、端子配線部２９は、入力端子部２８側の部分がアレイ基板１１ｂを構成するガラス基板上に直接的に設けられるものの、残りの部分（ソース配線１１ｊ側の部分）が第１層間絶縁膜１９及び第１平坦化膜２０の上層側に設けられる。つまり、端子配線部２９は、入力端子部２８側からソース配線１１ｊ側に向かう途中で第１層間絶縁膜１９及び第１平坦化膜２０に乗り上げており、少なくとも第１層間絶縁膜１９及び第１平坦化膜２０における第１層間絶縁膜端部１９ａ及び第１平坦化膜端部２０ａを跨ぐ形で配されている。
　端子配線部２９における入力端子部２８側の部分（第１層間絶縁膜１９及び第１平坦化膜２０に乗り上げない部分）であって、自身よりも上層側の各絶縁膜２２，２５とは非重畳となる部分には、図８及び図１０に示すように、保護部３０が覆う形で設けられている。保護部３０は、共通電極１１ｈと同じ第１透明電極膜２４からなるものとされ、端子配線部２９の上記部分に加えて入力端子部２８についても覆っている。ここで、アレイ基板１１ｂの製造に際して第１透明電極膜２４を成膜・露光後にウェットエッチングするとき、三層構造の第３金属膜２１からなる端子配線部２９の一部及び入力端子部２８におけるアルミニウム層がチタン層よりもエッチング液によってエッチングされ易いため、端子配線部２９の一部及び入力端子部２８におけるアルミニウム層がチタン層よりも細くなる欠陥、つまりサイドシフトが生じることが懸念される。その点、上記のように保護部３０によって端子配線部２９の一部及び入力端子部２８が覆われていれば、成膜・露光された第１透明電極膜２４をウェットエッチングするときに、端子配線部２９の一部及び入力端子部２８が保護部３０によってエッチング液から保護されるので、端子配線部２９及び入力端子部２８にサイドシフトが生じることが避けられる。
　ところで、上記のように端子配線部２９が部分的に第１層間絶縁膜１９及び第１平坦化膜２０に乗り上げる構成においては、アレイ基板１１ｂの製造に際して端子配線部２９となる第３金属膜２１を成膜した後に露光を行うとき、露光ムラが生じるおそれがある。具体的には、第３金属膜２１の露光工程では、端子配線部２９のうちの第１層間絶縁膜１９及び第１平坦化膜２０とは非重畳となる部分（ガラス基板上に直接載る部分）に焦点を合わせて露光が行われるため、端子配線部２９のうちの第１層間絶縁膜１９及び第１平坦化膜２０と重畳する部分（第１層間絶縁膜１９及び第１平坦化膜２０に乗り上げる部分）に焦点が合わずに露光ムラが発生し、それに起因して端子配線部２９のうちの第１層間絶縁膜１９及び第１平坦化膜２０と重畳する部分が、図９に示すように、第１層間絶縁膜１９及び第１平坦化膜２０とは非重畳となる部分よりも相対的に太くなる傾向にある。そうなると、隣り合う端子配線部２９の間の間隔は、第１層間絶縁膜１９及び第１平坦化膜２０とは非重畳となる部分よりも第１層間絶縁膜１９及び第１平坦化膜２０と重畳する部分の方が狭いものとなる。ここで、仮に複数の端子配線部２９のうち第１層間絶縁膜端部１９ａ及び第１平坦化膜端部２０ａと重畳する部分が第２平坦化膜２２により覆われない構成とされた場合には、共通電極１１ｈ及び保護部３０となる第１透明電極膜２４をパターニングする際に第１透明電極膜２４の残渣が第１層間絶縁膜端部１９ａ及び第１平坦化膜端部２０ａ付近に生じ易くなっている。この残渣は、第１透明電極膜２４をパターニングするために第１透明電極膜２４上に積層されるフォトレジストのうち、第１層間絶縁膜端部１９ａ及び第１平坦化膜端部２０ａと重畳する部分が他の部分よりも膜厚が厚くなるために生じるフォトレジストの膜残りに起因して生じるため、その発生位置が第１層間絶縁膜端部１９ａ及び第１平坦化膜端部２０ａ付近となっている。このような第１透明電極膜２４の残渣によって複数の端子配線部２９のうち第１層間絶縁膜端部１９ａ及び第１平坦化膜端部２０ａと重畳する部分、つまり隣り合う端子配線部２９の間の間隔が相対的に狭くなる部分が短絡されることが懸念される。
　そこで、本実施形態では、端子配線部２９に対して上層側に配され且つ第１透明電極膜２４（後述する保護部３０）に対して下層側に配される第２平坦化膜２２は、図９及び図１０に示すように、第２平坦化膜端部２２ａが第１層間絶縁膜１９及び第１平坦化膜２０の第１層間絶縁膜端部１９ａ及び第１平坦化膜端部２０ａよりもＹ軸方向（端子配線部２９の延在方向）について入力端子部２８側に配されるよう構成されている。このような構成によれば、複数の端子配線部２９のうち第１層間絶縁膜端部１９ａ及び第１平坦化膜端部２０ａと重畳する部分、つまり隣り合う端子配線部２９の間の間隔が相対的に狭くなる部分が第２平坦化膜２２によって覆われることになる。複数の端子配線部２９のうち第２平坦化膜端部２２ａと重畳する部分は、第１層間絶縁膜１９及び第１平坦化膜２０とは非重畳となっているので、隣り合う端子配線部２９間の間隔が相対的に広くなっている。従って、第１透明電極膜２４のパターニングに際して第１透明電極膜２４の残渣が第２平坦化膜端部２２ａ付近に生じたとしても、その残渣によって複数の端子配線部２９のうち第２平坦化膜端部２２ａと重畳する部分が短絡される事態が生じ難いものとされる。
　その上、第２平坦化膜２２には、図９から図１１に示すように、隣り合う端子配線部２９の間に配されて第２平坦化膜端部２２ａから入力端子部２８側に向けて突出する突部３１が設けられている。突部３１は、Ｘ軸方向について隣り合う端子配線部２９間の中央位置に配されており、図９に示す左側に隣り合う端子配線部２９までの距離と、同図右側に隣り合う端子配線部２９までの距離と、がほぼ等しいものとされる。複数ずつの突部３１及び端子配線部２９は、Ｘ軸方向に沿って間隔を空けて交互に並ぶ形で配されている。突部３１は、Ｙ軸方向について突出先端側に向けて（第２平坦化膜端部２２ａから離れるほど）幅寸法が狭くなるよう先細り状の平面形状を有しており、具体的には平面に視て三角形状をなしている。このような構成によれば、第２平坦化膜端部２２ａにおける隣り合う端子配線部２９間の延面距離が突部３１の分だけ長くなるので、第２平坦化膜端部２２ａ付近に保護部３０となる第１透明電極膜２４の残渣が生じることになっても、第１透明電極膜２４の残渣が隣り合う端子配線部２９間に跨る形でより生じ難いものとなる。
　しかも、突部３１は、図９から図１１に示すように、複数の端子配線部２９に対して上層側に配される第２平坦化膜２２に設けられるのに対し、保護部３０は、第２平坦化膜２２に対して上層側に配される第１透明電極膜２４からなるものとされているので、突部３１及び保護部３０が複数の端子配線部２９に対して高い位置精度でもって配置されるようになっており、その詳しい理由は以下の通りである。すなわち、保護部３０と同じ第１透明電極膜２４からなる共通電極１１ｈは、図７に示すように、その開口部ＯＰが端子配線部２９と同層で第３金属膜２１からなるＴＦＴ接続部１１ｐに対してＸ軸方向及びＹ軸方向についてアライメント（位置合わせ）されているのに対し、突部３１が設けられる第２平坦化膜２２及び第２層間絶縁膜２５は、相互に連通する第２ＴＦＴコンタクトホールＣＨ２が端子配線部２９と同層で第３金属膜２１からなるＴＦＴ接続部１１ｐに対してＸ軸方向及びＹ軸方向についてアライメントされている。従って、第２平坦化膜２２に設けられる突部３１及び端子配線部２９を覆う保護部３０は、それぞれ複数の端子配線部２９に対してＸ軸方向及びＹ軸方向について高い位置精度でもって配置されることになるので、隣り合う端子配線部２９間の短絡防止の確実性がより一層高いものとなる。
　また、アレイ基板１１ｂの製造に際しては、第１層間絶縁膜１９が成膜された後に第１平坦化膜２０が成膜され、その第１平坦化膜２０がパターニング（露光・現像）された後に、パターニングされた第１平坦化膜２０をマスクとして利用して第１層間絶縁膜１９がパターニング（エッチング）されている（図１０を参照）。このような製造工程を経て製造されたアレイ基板１１ｂにおいては、図１０に示すように、第１層間絶縁膜１９の第１層間絶縁膜端部１９ａの立ち上がり角度が、第１平坦化膜２０の第１平坦化膜端部２０ａの立ち上がり角度よりも急になりがちであるため、仮に第１層間絶縁膜端部１９ａが第２平坦化膜２２により覆われない構成とされると、第１透明電極膜２４の残渣が第１層間絶縁膜端部１９ａにより生じ易くなることが懸念される。ところが、上記したように第２平坦化膜２２の第２平坦化膜端部２２ａが第１層間絶縁膜端部１９ａ及び第１平坦化膜端部２０ａよりも入力端子部２８側に配されることで、第１層間絶縁膜端部１９ａ及び第１平坦化膜端部２０ａが第２平坦化膜２２により覆われていて、第１透明電極膜２４の残渣が第１層間絶縁膜端部１９ａに生じることが避けられているので、隣り合う端子配線部２９同士が第１透明電極膜２４の残渣によって短絡される事態が生じ難いものとされる。
　本実施形態は以上のような構造であり、続いてその作用を説明する。本実施形態に係る液晶表示装置１０は、位置入力機能を備えているので、その使用者は、液晶パネル１１の表示領域ＡＡに表示される画像に基づいて指により位置入力を行うことができる。液晶パネル１１のアレイ基板１１ｂに備えられる共通電極１１ｈは、位置検出電極２７でもあるため、表示時にはドライバ１２によって画素電極１１ｇの電位に対する基準となる共通電位（基準電位）が印加されるのに対し、位置検出時にはドライバ１２によって指との間で静電容量を形成するための電位が印加されるようになっている。つまり、ドライバ１２は、一単位期間を表示期間と位置検出期間とに分けて液晶パネル１１の駆動を制御している。
　表示期間においては、ドライバ１２から各ゲート配線１１ｉに走査信号が、各ソース配線１１ｊにデータ信号（画像信号）が、各位置検出配線１１ｑに共通電位信号が、それぞれ供給されるようになっている。このうち、ドライバ１２から出力されるデータ信号は、図４及び図８に示すように、各入力端子部２８及び各端子配線部２９を介して各ソース配線１１ｊに伝送されるようになっている。各ゲート配線１１ｉに供給される走査信号によって選択された行に属する各ＴＦＴ１１ｆがＯＮされると、各ソース配線１１ｊに供給されるデータ信号に応じた電圧がＴＦＴ１１ｆのチャネル部１１ｆ４を介して画素電極１１ｇに印加される。各位置検出配線１１ｑに供給される共通電位信号によって共通電極１１ｈの各分割共通電極１１ｈＳには、同一の共通電位が同じタイミングでもって一括して印加される。各画素電極１１ｇと共通電極１１ｈとの電位差に基づいて各画素ＰＸでは所定の階調でもって表示が行われ、もって液晶パネル１１の表示領域ＡＡには所定の画像が表示される。
　位置検出期間においては、ドライバ１２から各位置検出配線１１ｑに位置検出駆動信号が供給されるようになっている。このとき、液晶表示装置１０の使用者が液晶パネル１１の表示領域ＡＡ内に指でもって位置入力を行った場合には、その指に近い位置検出電極２７と指との間に静電容量が形成される。つまり、指に近い位置検出電極２７は、指との間で静電容量を形成するので、指から遠い位置検出電極２７よりも静電容量が大きなものとなる。ドライバ１２において各位置検出配線１１ｑを介して各位置検出電極２７の静電容量が検出されると、ドライバ１２は、その検出した静電容量の中から変化が生じたものを抽出し、変化が生じた静電容量を伝送した位置検出配線１１ｑに基づいて入力位置に係る位置情報を取得する。これにより、使用者の指による入力位置を検出することができる。
　以上説明したように本実施形態のアレイ基板（表示基板）１１ｂは、画像を表示可能な表示領域ＡＡと、表示領域ＡＡを取り囲む形で外周側に配される非表示領域ＮＡＡと、非表示領域ＮＡＡに配される複数の入力端子部（端子部）２８と、表示領域ＡＡと非表示領域ＮＡＡとに跨る形で配されて端部である第１層間絶縁膜端部１９ａ及び第１平坦化膜端部２０ａ（第１絶縁膜端部）が複数の入力端子部２８と表示領域ＡＡとの間に配される第１層間絶縁膜１９及び第１平坦化膜２０（第１絶縁膜）と、少なくとも非表示領域ＮＡＡにて第１層間絶縁膜１９及び第１平坦化膜２０の上層側に配されて第１層間絶縁膜端部１９ａ及び第１平坦化膜端部２０ａを跨ぎつつ複数の入力端子部２８に接続される複数の端子配線部２９と、表示領域ＡＡと非表示領域ＮＡＡとに跨る形で複数の端子配線部２９の上層側に配されて端部である第２平坦化膜端部（第２絶縁膜端部）２２ａが第１層間絶縁膜端部１９ａ及び第１平坦化膜端部２０ａよりも入力端子部２８側に配される第２平坦化膜（第２絶縁膜）２２と、少なくとも非表示領域ＮＡＡにおいて第２平坦化膜２２の上層側に配されて第１透明電極膜（透明電極膜）２４からなり複数の端子配線部２９のうち第２平坦化膜２２とは非重畳となる部分をそれぞれ覆う複数の保護部３０と、を備える。
　このように、非表示領域ＮＡＡに配される複数の入力端子部２８に接続される複数の端子配線部２９は、第１層間絶縁膜１９及び第１平坦化膜２０の上層側に配されて入力端子部２８と表示領域ＡＡとの間に位置する第１層間絶縁膜端部１９ａ及び第１平坦化膜端部２０ａを跨ぐ形で配されている。複数の端子配線部２９のうち上層側に配される第２平坦化膜２２とは非重畳となる部分は、第２平坦化膜２２の上層側に配されて第１透明電極膜２４からなる複数の保護部３０によってそれぞれ覆われることで保護が図られている。複数の端子配線部２９のうち第１層間絶縁膜１９及び第１平坦化膜２０と重畳する部分は、第１層間絶縁膜１９及び第１平坦化膜２０とは非重畳となる部分に比べると、パターニングに際して行われる露光において露光ムラが生じ易く、線幅が相対的に太くなる場合がある。そうなると、隣り合う端子配線部２９の間の間隔は、第１層間絶縁膜１９及び第１平坦化膜２０とは非重畳となる部分よりも第１層間絶縁膜１９及び第１平坦化膜２０と重畳する部分の方が狭いものとなる。ここで、仮に複数の端子配線部２９のうち第１層間絶縁膜端部１９ａ及び第１平坦化膜端部２０ａと重畳する部分が第２平坦化膜２２により覆われない構成とされた場合には、保護部３０となる第１透明電極膜２４をパターニングする際に第１透明電極膜２４の残渣が第１層間絶縁膜端部１９ａ及び第１平坦化膜端部２０ａ付近に生じ易くなるため、その残渣によって複数の端子配線部２９のうち第１層間絶縁膜端部１９ａ及び第１平坦化膜端部２０ａと重畳する部分、つまり隣り合う端子配線部２９の間の間隔が相対的に狭くなる部分が短絡されることが懸念される。
　その点、第２平坦化膜２２は、第２平坦化膜端部２２ａが第１層間絶縁膜端部１９ａ及び第１平坦化膜端部２０ａよりも入力端子部２８側に配されているので、複数の端子配線部２９のうち第１層間絶縁膜端部１９ａ及び第１平坦化膜端部２０ａと重畳する部分、つまり隣り合う端子配線部２９の間の間隔が相対的に狭くなる部分が第２平坦化膜２２によって覆われることになる。複数の端子配線部２９のうち第２平坦化膜端部２２ａと重畳する部分は、第１層間絶縁膜１９及び第１平坦化膜２０とは非重畳となっているので、隣り合う端子配線部２９間の間隔が相対的に広くなっている。従って、第１透明電極膜２４のパターニングに際して第１透明電極膜２４の残渣が第２平坦化膜端部２２ａ付近に生じたとしても、その残渣によって複数の端子配線部２９のうち第２平坦化膜端部２２ａと重畳する部分が短絡される事態が生じ難いものとされる。
　また、第２平坦化膜２２には、隣り合う端子配線部２９の間に配されて第２平坦化膜端部２２ａから入力端子部２８側に向けて突出する突部３１が設けられている。このようにすれば、第２平坦化膜端部２２ａにおける隣り合う端子配線部２９間の延面距離が突部３１の分だけ長くなるので、第２平坦化膜端部２２ａ付近に保護部３０となる第１透明電極膜２４の残渣が生じることになっても、第１透明電極膜２４の残渣が隣り合う端子配線部２９間に跨る形でより生じ難いものとなる。しかも、突部３１が複数の端子配線部２９に対して上層側に配される第２平坦化膜２２に設けられているので、突部３１が複数の端子配線部２９に対して高い位置精度でもって配置されるようになっている。このような高い位置精度が得られる理由は、一般的に絶縁膜は下層側の金属膜などからなる配線部に対してアライメントをとる形でパターニングされるためである。これにより、隣り合う端子配線部２９間の短絡防止の確実性が一層高いものとなる。
　また、表示領域ＡＡに配されるＴＦＴ（表示素子）１１ｆと、表示領域ＡＡにて第１層間絶縁膜１９及び第１平坦化膜２０の上層側に配されてＴＦＴ１１ｆに接続されるとともに端子配線部２９と同層のＴＦＴ接続部（素子接続部）１１ｐと、表示領域ＡＡにて第２平坦化膜２２の上層側に配されるとともにＴＦＴ接続部１１ｐと重畳する位置に開口部ＯＰが設けられて保護部３０と同じ第１透明電極膜２４からなる共通電極１１ｈと、少なくとも表示領域ＡＡにて共通電極１１ｈの上層側に配されてＴＦＴ接続部１１ｐと重畳する位置に第２平坦化膜２２にも連通する第２ＴＦＴコンタクトホール（素子コンタクトホール）ＣＨ２が形成されてなる第２層間絶縁膜（第３絶縁膜）２５と、表示領域ＡＡにて第２層間絶縁膜２５の上層側に配され第２ＴＦＴコンタクトホールＣＨ２を通してＴＦＴ接続部１１ｐに接続されて第２透明電極膜（第２の透明電極膜）２６からなる画素電極１１ｇと、を備える。このようにすれば、画素電極１１ｇは、第２層間絶縁膜２５及び第２平坦化膜２２において相互に連通する第２ＴＦＴコンタクトホールＣＨ２を通してＴＦＴ接続部１１ｐに接続され、このＴＦＴ接続部１１ｐを介してＴＦＴ１１ｆに対する接続が図られている。画素電極１１ｇは、共通電極１１ｈに対して第２層間絶縁膜２５を介して重畳する形で配されているので、ＴＦＴ１１ｆによって供給される電位に基づいて共通電極１１ｈとの間に電位差が生じるとともにその電位差に基づいて所定の階調の表示を行うことができる。共通電極１１ｈには、ＴＦＴ接続部１１ｐと重畳する位置に開口部ＯＰが設けられることで、画素電極１１ｇとの短絡防止が図られている。また、共通電極１１ｈは、保護部３０と同じ第１透明電極膜２４をパターニングして形成されており、そのパターニングに際して端子配線部２９が保護部３０によって覆われて保護が図られることで、パターニングに伴って生じ得る端子配線部２９の劣化が生じ難いものとなる。
　このように、保護部３０と同じ第１透明電極膜２４からなる共通電極１１ｈは、その開口部ＯＰを端子配線部２９と同層のＴＦＴ接続部１１ｐに対してアライメントをとる必要があるのに対し、第２平坦化膜２２及び第２層間絶縁膜２５は、相互に連通する第２ＴＦＴコンタクトホールＣＨ２を端子配線部２９と同層のＴＦＴ接続部１１ｐに対してアライメントをとる必要がある。従って、第２平坦化膜２２に設けられる突部３１及び保護部３０は、それぞれ複数の端子配線部２９に対して高い位置精度でもって配置されることになるので、隣り合う端子配線部２９間の短絡防止の確実性がより一層高いものとなる。
　また、共通電極１１ｈは、位置入力を行う位置入力体との間で静電容量を形成する位置検出電極２７を兼用している。このようにすれば、当該アレイ基板１１ｂに位置入力機能を内蔵させることができる。
　また、表示領域ＡＡに配されるＴＦＴ１１ｆと、少なくとも表示領域ＡＡにて第１層間絶縁膜１９及び第１平坦化膜２０よりも下層側に配されてＴＦＴ１１ｆに接続されるソース配線（素子配線部）１１ｊと、を備えており、端子配線部２９及びソース配線１１ｊは、非表示領域ＮＡＡにて互いに重畳する配線重畳部１１ｊ１，２９ａをそれぞれ有しているのに対し、第１層間絶縁膜１９及び第１平坦化膜２０のうち、配線重畳部１１ｊ１，２９ａと重畳する位置には、配線重畳部１１ｊ１，２９ａ同士を接続する配線コンタクトホールＣＨ３が設けられている。このように、第１層間絶縁膜１９及び第１平坦化膜２０よりも下層側に配されるソース配線１１ｊと、第１層間絶縁膜１９及び第１平坦化膜２０の上層側に配される端子配線部２９とは、第１層間絶縁膜１９及び第１平坦化膜２０の配線コンタクトホールＣＨ３を通して配線重畳部１１ｊ１，２９ａ同士が接続されている。複数の端子配線部２９は、第１層間絶縁膜１９及び第１平坦化膜２０の第１層間絶縁膜端部１９ａ及び第１平坦化膜端部２０ａを跨いで複数の入力端子部２８に接続されているため、第１透明電極膜２４の残渣によって隣り合うもの同士が短絡されることが懸念されるものの、上記のように第２平坦化膜２２の第２平坦化膜端部２２ａが第１層間絶縁膜端部１９ａ及び第１平坦化膜端部２０ａよりも入力端子部２８側に配されることで、隣り合う端子配線部２９同士が第１透明電極膜２４の残渣によって短絡される事態が生じ難いものとされる。
　また、第２平坦化膜２２の下層側に配される第１絶縁膜は、第１層間絶縁膜（下層側第１絶縁膜）１９と、第１層間絶縁膜１９に対して上層側に配される第１平坦化膜（上層側第１絶縁膜）２０と、から構成されている。このように、第２平坦化膜２２の下層側に配される第１絶縁膜が第１層間絶縁膜１９と第１平坦化膜２０とから構成される二層構造においては、例えば第１層間絶縁膜１９が第１平坦化膜２０をマスクとして利用してパターニングされると、第１絶縁膜端部において第１層間絶縁膜１９の立ち上がり角度が第１平坦化膜２０の立ち上がり角度よりも急になりがちであるため、第１透明電極膜２４の残渣が第１層間絶縁膜端部１９ａに生じることが懸念されるものの、上記のように第２平坦化膜２２の第２平坦化膜端部２２ａが第１層間絶縁膜端部１９ａ及び第１平坦化膜端部２０ａよりも入力端子部２８側に配されることで、隣り合う端子配線部２９同士が第１透明電極膜２４の残渣によって短絡される事態が生じ難いものとされる。
　また、本実施形態の液晶パネル（表示装置）１１は、上記したアレイ基板１１ｂと、アレイ基板１１ｂと対向する形で配されるＣＦ基板（対向基板）１１ａと、を備える。このような構成の液晶パネル１１によれば、アレイ基板１１ｂにおける短絡防止の確実性が高いものとされているから、動作信頼性などに優れる。
　＜実施形態２＞
　本発明の実施形態２を図１２から図１５によって説明する。この実施形態２では、第２平坦化膜１２２の構成を変更したものを示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。
　本実施形態に係る第２平坦化膜１２２は、図１２及び図１３に示すように、第１層間絶縁膜１１９及び第１平坦化膜１２０とは非重畳となる部分が、第１層間絶縁膜１１９及び第１平坦化膜１２０と重畳する部分よりも膜厚が相対的に薄くされている。第２平坦化膜１２２のうちの第１層間絶縁膜１１９及び第１平坦化膜１２０とは非重畳となる部分には、第２平坦化膜端部１２２ａが含まれていることから、第２平坦化膜端部１２２ａの立ち上がり角度θ２が、上記した実施形態１に記載した第２平坦化膜端部２２ａの立ち上がり角度θ１（図１０を参照）より緩やかなものとなる。従って、アレイ基板１１１ｂの製造に際して保護部１３０などを構成する第１透明電極膜１２４をパターニングする際に、第１透明電極膜１２４の残渣が第２平坦化膜端部１２２ａ付近においてより生じ難いものとなり、もって隣り合う端子配線部１２９間の短絡防止の確実性が一層高いものとなる。本実施形態では、上記のような構成を採るのに伴って、上記した実施形態１に記載した突部３１（図９を参照）が省略されている。
　上記のように膜厚が２段階で変化する第２平坦化膜１２２は、アレイ基板１１１ｂの製造に際して以下のようにして形成されている。すなわち、アレイ基板１１１ｂの製造方法には、第２平坦化膜１２２を形成する第２平坦化膜形成工程が含まれており、その第２平坦化膜形成工程には、ポジ型の感光性材料からなる第２平坦化膜１２２をベタ状に成膜工程と、成膜されたベタ状の第２平坦化膜１２２を、フォトマスクであるグレートーンマスクＧＭを介して露光する露光工程と、露光された第２平坦化膜１２２を現像する現像工程と、が含まれている。露光工程で用いられるグレートーンマスクＧＭは、図１４に示すように、透明なガラス基材ＧＭＧＳと、ガラス基材ＧＭＧＳの板面に形成されて光源からの露光光を遮光する遮光膜ＧＭＢＭと、からなる。この遮光膜ＧＭＢＭには、露光装置の解像度以上となる開口部ＧＭＢＭａと、露光装置の解像度以下となるスリットＧＭＢＭｂとが形成されている。遮光膜ＧＭＢＭは、ベタ状の第２平坦化膜１２２のうち第１層間絶縁膜１１９及び第１平坦化膜１２０と重畳する部分の形成予定位置と重畳する位置に形成されているのに対し、開口部ＧＭＢＭａは、ベタ状の第２平坦化膜１２２のうち、パターニング後の第２平坦化膜１２２とは非重畳となる位置（第２平坦化膜端部１２２ａよりも入力端子部側の部分）に形成されている。なお、同様の開口部が図示しない第２ＴＦＴコンタクトホール（図６及び図７を参照）の形成予定位置と重畳する位置にも形成されている。この開口部ＧＭＢＭａは、露光光の透過率がほぼ１００％とされる透過領域ＴＡとされる。一方、スリットＧＭＢＭｂは、ベタ状の第２平坦化膜１２２のうち第１層間絶縁膜１１９及び第１平坦化膜１２０とは非重畳となる部分（第２平坦化膜端部１２２ａを含む部分）の形成予定位置と重畳する位置に形成されている。つまり、スリットＧＭＢＭｂは、上記開口部ＧＭＢＭａに対してＹ軸方向について表示領域ＡＡ側に隣り合う位置に配されており、複数本が間隔を空けて並んで配されている。これらのスリットＧＭＢＭｂ群は、露光光の透過率が例えば１０％～７０％程度とされる半透過領域ＨＴＡとされる。
　このような構成のグレートーンマスクＧＭを用いて行われる露光工程では、グレートーンマスクＧＭを介して光源からの露光光である紫外線がベタ状の第２平坦化膜１２２に照射されると、第２平坦化膜１２２のうち開口部ＧＭＢＭａ（透過領域ＴＡ）と重畳する部分では照射光量が相対的に多くなるのに対し、スリットＧＭＢＭｂ群（半透過領域ＨＴＡ）と重畳する部分では照射光量が相対的に少なくなる。従って、引き続いて現像工程を行うと、第２平坦化膜１２２は、図１５に示すように、第１層間絶縁膜１１９及び第１平坦化膜１２０とは非重畳となる部分の膜厚が相対的に薄く、第１層間絶縁膜１１９及び第１平坦化膜１２０と重畳する部分の膜厚が相対的に厚くなる。このように、１回の露光工程を行うことで、膜厚が異なる部分を有する第２平坦化膜１２２を形成することができるので、製造に要する時間が短く済む効果が得られる。
　以上説明したように本実施形態によれば、第２平坦化膜１２２のうち、第１層間絶縁膜１１９及び第１平坦化膜１２０とは非重畳となる部分が、第１層間絶縁膜１１９及び第１平坦化膜１２０と重畳する部分よりも膜厚が相対的に薄い。このようにすれば、第２平坦化膜１２２のうち、第１層間絶縁膜１１９及び第１平坦化膜１２０とは非重畳となる部分である第２平坦化膜端部１２２ａの立ち上がり角度が緩やかなものとなるので、第２平坦化膜端部１２２ａ付近において第１透明電極膜１２４の残渣がより生じ難いものとなる。これにより、隣り合う端子配線部１２９間の短絡防止の確実性が一層高いものとなる。
　＜実施形態３＞
　本発明の実施形態３を図１６から図１８によって説明する。この実施形態３では、上記した実施形態１，２を組み合わせるようにしたものを示す。なお、上記した実施形態１，２と同様の構造、作用及び効果について重複する説明は省略する。
　本実施形態に係る第２平坦化膜２２２は、図１６から図１８に示すように、隣り合う端子配線部２２９の間に配されて第２平坦化膜端部２２２ａから入力端子部側に向けて突出する突部２３１を有するのに加えて、第１層間絶縁膜２１９及び第１平坦化膜２２０とは非重畳となる部分が、第１層間絶縁膜２１９及び第１平坦化膜２２０と重畳する部分よりも膜厚が相対的に薄くされている。第２平坦化膜２２２のうちの第１層間絶縁膜２１９及び第１平坦化膜２２０とは非重畳となる部分には、第２平坦化膜端部２２２ａ及び突部２３１を含む部分が含まれていることから、第２平坦化膜端部２２２ａ及び突部２３１の立ち上がり角度がそれぞれより緩やかなものとなる。従って、アレイ基板２１１ｂの製造に際して保護部２３０などを構成する第１透明電極膜２２４をパターニングする際に、第１透明電極膜２２４の残渣が第２平坦化膜端部２２２ａ及び突部２３１付近においてより生じ難いものとなり、もって隣り合う端子配線部２２９間の短絡防止の確実性がより一層高いものとなる。
　＜実施形態４＞
　本発明の実施形態４を図１９によって説明する。この実施形態４では、上記した実施形態２から露光工程にて用いるフォトマスクをハーフトーンマスクＨＭに変更したものを示す。なお、上記した実施形態２と同様の構造、作用及び効果について重複する説明は省略する。
　本実施形態に係るアレイ基板３１１ｂの製造方法では、第２平坦化膜形成工程に含まれる成膜工程にて第２平坦化膜３２２をポジ型の感光性材料により成膜し、露光工程にてフォトマスクとしてハーフトーンマスクＨＭを用いるようにしている。ハーフトーンマスクＨＭは、図１９に示すように、透明なガラス基材ＨＭＧＳと、ガラス基材ＨＭＧＳの板面に形成されて光源からの露光光を遮光する遮光膜ＨＭＢＭと、ガラス基材ＨＭＧＳの板面に形成されて光源からの露光光を所定の透過率でもって透過する半透過膜ＨＭＨＴと、からなる。遮光膜ＨＭＢＭは、露光光の透過率がほぼ０％とされており、そのうち、ベタ状の第２平坦化膜３２２における第１層間絶縁膜３１９及び第１平坦化膜３２０と重畳する部分の形成予定位置と重畳する位置に開口部ＨＭＢＭａが形成されている。半透過膜ＨＭＨＴは、遮光膜ＨＭＢＭに対してガラス基材ＨＭＧＳ側とは反対側に積層される形で形成されており、露光光の透過率が例えば１０％～７０％程度とされている。半透過膜ＨＭＨＴのうち、パターニング後の第２平坦化膜３２２とは非重畳となる位置（第２平坦化膜端部３２２ａよりも入力端子部側の部分）には、開口部ＨＭＨＴａが形成されている。つまり、ハーフトーンマスクＨＭのガラス基材ＨＭＧＳのうち、第２平坦化膜３２２のうちの第１層間絶縁膜３１９及び第１平坦化膜３２０とは非重畳となる部分（第２平坦化膜端部３２２ａを含む部分）の形成予定位置と重畳する位置には、遮光膜ＨＭＢＭが存在せず、半透過膜ＨＭＨＴのみが存在しており、ここが露光光の透過率が例えば１０％～７０％程度とされる半透過領域ＨＴＡとされる。半透過領域ＨＴＡは、遮光膜ＨＭＢＭの開口部ＨＭＢＭａのうち、半透過膜ＨＭＨＴの開口部ＨＭＨＴａとは非重畳となる範囲とされる。これに対し、半透過膜ＨＭＨＴの開口部ＨＭＨＴａは、露光光の透過率がほぼ１００％とされる透過領域ＴＡとされる。
　このような構成のハーフトーンマスクＨＭを用いて行われる露光工程では、ハーフトーンマスクＨＭを介して光源からの露光光である紫外線がベタ状の第２平坦化膜３２２に照射されると、第２平坦化膜３２２のうち半透過膜ＨＭＨＴの開口部ＨＭＨＴａ（透過領域ＴＡ）と重畳する部分では照射光量が相対的に多くなるのに対し、遮光膜ＨＭＢＭの開口部ＨＭＢＭａのうち、半透過膜ＨＭＨＴの開口部ＨＭＨＴａとは非重畳となる範囲（半透過領域ＨＴＡ）と重畳する部分では照射光量が相対的に少なくなる。従って、引き続いて現像工程を行うと、第２平坦化膜３２２には、第１層間絶縁膜３１９及び第１平坦化膜３２０とは非重畳となる部分の膜厚が相対的に薄く、第１層間絶縁膜３１９及び第１平坦化膜３２０と重畳する部分の膜厚が相対的に厚くなる。このように、１回の露光工程を行うことで、膜厚が異なる部分を有する第２平坦化膜３２２を形成することができるので、製造に要する時間が短く済む効果が得られる。
　＜他の実施形態＞
　本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
　（１）上記した各実施形態では、端子配線部がＴＦＴ接続部と同じ第３金属膜からなる場合を示したが、端子配線部が位置検出配線と同じ第４金属膜からなる構成、端子配線部がソース配線などと同じ第２金属膜からなる構成、端子配線部がゲート配線などと同じ第１金属膜からなる構成、などとすることも可能である。
　（２）上記した各実施形態では、端子配線部がソース配線に接続される場合を示したが、端子配線部がゲート配線や位置検出配線などのソース配線以外の配線に接続される構成であっても構わない。
　（３）上記した各実施形態では、第１平坦化膜の下層側に第１層間絶縁膜が積層される構成を示したが、第１層間絶縁膜を省略することも可能である。
　（４）上記した各実施形態（実施形態２を除く）では、第２平坦化膜に設けられた突部の平面形状が三角形とされた場合を示したが、突部の平面形状は三角形以外にも台形状、円形状（半円形状）、楕円形状（半楕円形状）、方形状、五角形以上の多角形などであってもよい。
　（５）上記した実施形態２～４の変形例として、第２平坦化膜を構成する感光性材料をネガ型とすることも可能である。その場合は、ハーフトーンマスクまたはグレートーンマスクにおける透過領域が少なくとも第２平坦化膜のうち第１層間絶縁膜及び第１平坦化膜と重畳する部分の形成予定位置と重畳する位置に配されるようにすればよい。
　（６）上記した各実施形態では、使用者が自身の指によって位置入力を行う場合を示したが、タッチペンなど指以外の位置入力体でもって位置入力することも可能である。
　（７）上記した各実施形態では、位置検出電極が共通電極と共用化された場合を示したが、共通電極とは別途に位置検出電極を設けることも可能である。
　（８）上記した各実施形態では、タッチパネルパターン（位置検出電極及び位置検出配線など）が液晶パネルに内蔵されたインセルタイプを示したが、いわゆるオンセルタイプやアウトセルタイプの液晶パネルであっても構わない。特に、アウトセルタイプの液晶パネルにおいては、液晶パネルが位置検出機能（タッチパネルパターン）を持つことがないものとされる。
　（９）上記した各実施形態では、位置検出機能（タッチパネルパターン）を備えた液晶表示装置を示したが、位置検出機能を持たない液晶表示装置にも本発明は適用可能である。
　（１０）上記した各実施形態では、平面形状が長方形とされる液晶パネルについて示したが、平面形状が正方形、円形、楕円形などとされる液晶パネルにも本発明は適用可能である。
　（１１）上記した各実施形態では、ドライバが液晶パネルのアレイ基板に対してＣＯＧ実装される場合を示したが、ドライバがフレキシブル基板に対してＣＯＦ（Chip On Film）実装される構成であってもよい。
　（１２）上記した各実施形態では、ＴＦＴのチャネル部を構成する半導体膜が酸化物半導体材料からなる場合を例示したが、それ以外にも、例えばポリシリコン（多結晶化されたシリコン（多結晶シリコン）の一種であるＣＧシリコン（Continuous Grain Silicon））やアモルファスシリコンを半導体膜の材料として用いることも可能である。
　（１３）上記した各実施形態では、動作モードがＦＦＳモードとされた液晶パネルについて例示したが、それ以外にもＩＰＳ（In-Plane Switching）モードやＶＡ（Vertical Alignment：垂直配向）モードなどの他の動作モードとされた液晶パネルについても本発明は適用可能である。
　（１４）上記した各実施形態では、液晶パネルのカラーフィルタが赤色、緑色及び青色の３色構成とされたものを例示したが、赤色、緑色及び青色の各着色部に、黄色の着色部を加えて４色構成としたカラーフィルタを備えたものにも本発明は適用可能である。
　（１５）上記した各実施形態では、一対の基板間に液晶層が挟持された構成とされる液晶パネルについて例示したが、一対の基板間に液晶材料以外の機能性有機分子を挟持した表示パネルについても本発明は適用可能である。
　（１６）上記した各実施形態では、液晶パネルのスイッチング素子としてＴＦＴを用いたが、ＴＦＴ以外のスイッチング素子（例えば薄膜ダイオード（ＴＦＤ））を用いた液晶パネルにも適用可能であり、カラー表示する液晶パネル以外にも、白黒表示する液晶パネルにも適用可能である。
　（１７）上記した各実施形態では、液晶パネルを例示したが、他の種類の表示パネル（ＰＤＰ（プラズマディスプレイパネル）、有機ＥＬパネル、ＥＰＤ（電気泳動ディスプレイパネル）、ＭＥＭＳ（Micro Electro Mechanical Systems）表示パネルなど）にも本発明は適用可能である。
　１１...液晶パネル（表示装置）、１１ａ...ＣＦ基板（対向基板）、１１ｂ，１１１ｂ，２１１ｂ，３１１ｂ...アレイ基板（表示基板）、１１ｆ...ＴＦＴ（表示素子）、１１ｇ...画素電極、１１ｈ...共通電極、１１ｊ...ソース配線（素子配線部）、１１ｊ１...配線重畳部、１１ｐ...ＴＦＴ接続部（素子接続部）、１９，１１９，２１９，３１９...第１層間絶縁膜（下層側第１絶縁膜、第１絶縁膜）、１９ａ...第１層間絶縁膜端部（第１絶縁膜端部）、２０，１２０，２２０，３２０...第１平坦化膜（上層側第１絶縁膜、第１絶縁膜）、２０ａ...第１平坦化膜端部（第１絶縁膜端部）、２２，１２２，２２２，３２２...第２平坦化膜（第２絶縁膜）、２２ａ，１２２ａ，２２２ａ，３２２ａ...第２平坦化膜端部（第２絶縁膜端部）、２４，１２４，２２４...第１透明電極膜（透明電極膜）、２５...第２層間絶縁膜（第３絶縁膜）、２６...第２透明電極膜（第２の透明電極膜）、２７...位置検出電極、２８...入力端子部（端子部）、２９，１２９，２２９...端子配線部、２９ａ...配線重畳部、３０，１３０，２３０...保護部、３１，２３１...突部、ＡＡ...表示領域、ＣＨ２...第２ＴＦＴコンタクトホール（素子コンタクトホール）、ＣＨ３...配線コンタクトホール、ＮＡＡ...非表示領域、ＯＰ...開口部

Claims (8)

  1. 　画像を表示可能な表示領域と、
    　前記表示領域を取り囲む形で外周側に配される非表示領域と、
    　前記非表示領域に配される複数の端子部と、
    　前記表示領域と前記非表示領域とに跨る形で配されて端部である第１絶縁膜端部が複数の前記端子部と前記表示領域との間に配される第１絶縁膜と、
    　少なくとも前記非表示領域にて前記第１絶縁膜の上層側に配されて前記第１絶縁膜端部を跨ぎつつ複数の前記端子部に接続される複数の端子配線部と、
    　前記表示領域と前記非表示領域とに跨る形で複数の前記端子配線部の上層側に配されて端部である第２絶縁膜端部が前記第１絶縁膜端部よりも前記端子部側に配される第２絶縁膜と、
    　少なくとも前記非表示領域において前記第２絶縁膜の上層側に配されて透明電極膜からなり複数の前記端子配線部のうち前記第２絶縁膜とは非重畳となる部分をそれぞれ覆う複数の保護部と、を備える表示基板。
  2. 　前記第２絶縁膜には、隣り合う前記端子配線部の間に配されて前記第２絶縁膜端部から前記端子部側に向けて突出する突部が設けられている請求項１記載の表示基板。
  3. 　前記表示領域に配される表示素子と、
    　前記表示領域にて前記第１絶縁膜の上層側に配されて前記表示素子に接続されるとともに前記端子配線部と同層の素子接続部と、
    　前記表示領域にて前記第２絶縁膜の上層側に配されるとともに前記素子接続部と重畳する位置に開口部が設けられて前記保護部と同じ透明電極膜からなる共通電極と、
    　少なくとも前記表示領域にて前記共通電極の上層側に配されて前記素子接続部と重畳する位置に前記第２絶縁膜にも連通する素子コンタクトホールが形成されてなる第３絶縁膜と、
    　前記表示領域にて前記第３絶縁膜の上層側に配され前記素子コンタクトホールを通して前記素子接続部に接続されて第２の透明電極膜からなる画素電極と、を備える請求項２記載の表示基板。
  4. 　前記共通電極は、位置入力を行う位置入力体との間で静電容量を形成する位置検出電極を兼用している請求項３記載の表示基板。
  5. 　前記第２絶縁膜のうち、前記第１絶縁膜とは非重畳となる部分が、前記第１絶縁膜と重畳する部分よりも膜厚が相対的に薄い請求項１から請求項４のいずれか１項に記載の表示基板。
  6. 　前記表示領域に配される表示素子と、
    　少なくとも前記表示領域にて前記第１絶縁膜よりも下層側に配されて前記表示素子に接続される素子配線部と、を備えており、
    　前記端子配線部及び前記素子配線部は、前記非表示領域にて互いに重畳する配線重畳部をそれぞれ有しているのに対し、前記第１絶縁膜のうち、前記配線重畳部と重畳する位置には、前記配線重畳部同士を接続する配線コンタクトホールが設けられている請求項１から請求項５のいずれか１項に記載の表示基板。
  7. 　前記第１絶縁膜は、下層側第１絶縁膜と、前記下層側第１絶縁膜に対して上層側に配される上層側第１絶縁膜と、から構成されている請求項１から請求項６のいずれか１項に記載の表示基板。
  8. 　請求項１から請求項７のいずれか１項に記載された表示基板と、前記表示基板と対向する形で配される対向基板と、を備える表示装置。
PCT/JP2016/082379 2015-11-06 2016-11-01 表示基板及び表示装置 WO2017077994A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201680061839.3A CN108352138B (zh) 2015-11-06 2016-11-01 显示基板以及显示装置
US15/772,062 US10663821B2 (en) 2015-11-06 2016-11-01 Display board having insulating films and terminals, and display device including the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015218418 2015-11-06
JP2015-218418 2015-11-06

Publications (1)

Publication Number Publication Date
WO2017077994A1 true WO2017077994A1 (ja) 2017-05-11

Family

ID=58662361

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/082379 WO2017077994A1 (ja) 2015-11-06 2016-11-01 表示基板及び表示装置

Country Status (3)

Country Link
US (1) US10663821B2 (ja)
CN (1) CN108352138B (ja)
WO (1) WO2017077994A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018225645A1 (ja) * 2017-06-09 2018-12-13 シャープ株式会社 液晶表示装置
WO2019031298A1 (ja) * 2017-08-07 2019-02-14 シャープ株式会社 表示パネル
CN109597249A (zh) * 2017-10-03 2019-04-09 夏普株式会社 显示面板
CN110098209A (zh) * 2018-01-30 2019-08-06 夏普株式会社 有源矩阵基板及包括该基板的x射线摄像面板
WO2020049962A1 (ja) * 2018-09-04 2020-03-12 株式会社ジャパンディスプレイ 表示装置
WO2021070492A1 (ja) * 2019-10-07 2021-04-15 株式会社ジャパンディスプレイ 液晶表示装置
US10991750B2 (en) 2018-09-14 2021-04-27 Sharp Kabushiki Kaisha Active matrix substrate and imaging panel with same
US11133347B2 (en) 2018-09-14 2021-09-28 Sharp Kabushiki Kaisha Active matrix substrate and imaging panel with same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112753059B (zh) * 2018-09-27 2022-12-13 夏普株式会社 显示装置
CN109698160B (zh) * 2018-12-27 2020-09-25 厦门天马微电子有限公司 阵列基板及其制作方法、显示面板、显示装置
CN109884830B (zh) * 2019-02-28 2021-09-21 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置、掩模板
KR20200121414A (ko) * 2019-04-15 2020-10-26 삼성디스플레이 주식회사 표시 장치
CN110993649A (zh) * 2019-11-18 2020-04-10 武汉华星光电半导体显示技术有限公司 一种显示面板及其制备方法、显示装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1124094A (ja) * 1997-06-30 1999-01-29 Matsushita Electric Ind Co Ltd 液晶表示装置
JPH1124101A (ja) * 1997-07-01 1999-01-29 Matsushita Electric Ind Co Ltd アクティブ素子アレイ基板およびその製造方法
JPH11153809A (ja) * 1997-11-20 1999-06-08 Matsushita Electric Ind Co Ltd フォトマスク及びアクティブ素子アレイ基板の製造方法
JP2002351354A (ja) * 2001-05-18 2002-12-06 Internatl Business Mach Corp <Ibm> 薄膜トランジスタ・アレイ基板、薄膜トランジスタ・アレイ基板の製造方法および表示装置
JP2004191972A (ja) * 2002-12-09 2004-07-08 Lg Philips Lcd Co Ltd 液晶表示装置用アレイ基板とその製造方法
JP2009169394A (ja) * 2007-12-19 2009-07-30 Sony Corp 表示装置
US20120268396A1 (en) * 2011-04-21 2012-10-25 Lg Display Co., Ltd. Substrate for in-cell type touch sensor liquid crystal display device and method of fabricating the same
WO2014061531A1 (ja) * 2012-10-16 2014-04-24 シャープ株式会社 基板装置及びその製造方法
JP2014095895A (ja) * 2012-10-12 2014-05-22 Semiconductor Energy Lab Co Ltd 液晶表示装置、タッチパネル
JP2015148699A (ja) * 2014-02-06 2015-08-20 株式会社ジャパンディスプレイ 表示装置及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01124094A (ja) * 1987-11-10 1989-05-16 Nittan Co Ltd 環境異常監視装置
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
JP4357689B2 (ja) * 2000-03-28 2009-11-04 シャープ株式会社 液晶表示パネル及びその製造方法
KR101304412B1 (ko) * 2007-01-24 2013-09-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판
US20080204618A1 (en) * 2007-02-22 2008-08-28 Min-Kyung Jung Display substrate, method for manufacturing the same, and display apparatus having the same
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
JP4487318B2 (ja) * 2007-07-26 2010-06-23 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
TWI341033B (en) * 2007-10-31 2011-04-21 Au Optronics Corp Pixel structure and method for manufacturing the same
US7999259B2 (en) 2007-12-19 2011-08-16 Sony Corporation Display device having a photodiode whose p region has an edge width different than that of the n region
JP5352333B2 (ja) * 2009-04-23 2013-11-27 株式会社ジャパンディスプレイ アクティブマトリクス型表示装置
WO2011024577A1 (ja) * 2009-08-25 2011-03-03 シャープ株式会社 光センサ、半導体装置、及び液晶パネル
KR101250319B1 (ko) * 2009-10-06 2013-04-03 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
US9329443B2 (en) * 2010-03-29 2016-05-03 Seiko Epson Corporation Liquid crystal display device having first and second dielectric films with different thicknesses
JP5347096B1 (ja) * 2012-09-13 2013-11-20 株式会社ワンダーフューチャーコーポレーション タッチパネルの製造方法及びタッチパネル、並びにタッチパネルと表示装置を具備する入出力一体型装置
KR20150104676A (ko) * 2014-03-05 2015-09-16 삼성디스플레이 주식회사 액정 표시 장치의 제조 방법
KR102261760B1 (ko) * 2014-07-29 2021-06-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1124094A (ja) * 1997-06-30 1999-01-29 Matsushita Electric Ind Co Ltd 液晶表示装置
JPH1124101A (ja) * 1997-07-01 1999-01-29 Matsushita Electric Ind Co Ltd アクティブ素子アレイ基板およびその製造方法
JPH11153809A (ja) * 1997-11-20 1999-06-08 Matsushita Electric Ind Co Ltd フォトマスク及びアクティブ素子アレイ基板の製造方法
JP2002351354A (ja) * 2001-05-18 2002-12-06 Internatl Business Mach Corp <Ibm> 薄膜トランジスタ・アレイ基板、薄膜トランジスタ・アレイ基板の製造方法および表示装置
JP2004191972A (ja) * 2002-12-09 2004-07-08 Lg Philips Lcd Co Ltd 液晶表示装置用アレイ基板とその製造方法
JP2009169394A (ja) * 2007-12-19 2009-07-30 Sony Corp 表示装置
US20120268396A1 (en) * 2011-04-21 2012-10-25 Lg Display Co., Ltd. Substrate for in-cell type touch sensor liquid crystal display device and method of fabricating the same
JP2014095895A (ja) * 2012-10-12 2014-05-22 Semiconductor Energy Lab Co Ltd 液晶表示装置、タッチパネル
WO2014061531A1 (ja) * 2012-10-16 2014-04-24 シャープ株式会社 基板装置及びその製造方法
JP2015148699A (ja) * 2014-02-06 2015-08-20 株式会社ジャパンディスプレイ 表示装置及びその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018225645A1 (ja) * 2017-06-09 2018-12-13 シャープ株式会社 液晶表示装置
WO2019031298A1 (ja) * 2017-08-07 2019-02-14 シャープ株式会社 表示パネル
CN109597249A (zh) * 2017-10-03 2019-04-09 夏普株式会社 显示面板
CN110098209A (zh) * 2018-01-30 2019-08-06 夏普株式会社 有源矩阵基板及包括该基板的x射线摄像面板
CN110098209B (zh) * 2018-01-30 2023-04-25 夏普株式会社 有源矩阵基板及包括该基板的x射线摄像面板
JP7208746B2 (ja) 2018-09-04 2023-01-19 株式会社ジャパンディスプレイ 表示装置
JP2020038305A (ja) * 2018-09-04 2020-03-12 株式会社ジャパンディスプレイ 表示装置
WO2020049962A1 (ja) * 2018-09-04 2020-03-12 株式会社ジャパンディスプレイ 表示装置
US11809031B2 (en) 2018-09-04 2023-11-07 Japan Display Inc. Display device
US10991750B2 (en) 2018-09-14 2021-04-27 Sharp Kabushiki Kaisha Active matrix substrate and imaging panel with same
US11133347B2 (en) 2018-09-14 2021-09-28 Sharp Kabushiki Kaisha Active matrix substrate and imaging panel with same
WO2021070492A1 (ja) * 2019-10-07 2021-04-15 株式会社ジャパンディスプレイ 液晶表示装置
JP7433012B2 (ja) 2019-10-07 2024-02-19 株式会社ジャパンディスプレイ 液晶表示装置

Also Published As

Publication number Publication date
US10663821B2 (en) 2020-05-26
CN108352138B (zh) 2020-09-29
US20180314122A1 (en) 2018-11-01
CN108352138A (zh) 2018-07-31

Similar Documents

Publication Publication Date Title
WO2017077994A1 (ja) 表示基板及び表示装置
JP6510067B2 (ja) 表示基板、表示装置及び表示基板の製造方法
US12008203B2 (en) Display device including position input function
JP5354523B2 (ja) アクティブマトリクス型液晶表示装置及びその製造方法
WO2013105566A1 (ja) タッチパネルおよびタッチパネル付き表示装置
US20240192812A1 (en) Display device with position input function
US10520761B2 (en) Method of producing substrate having alignment mark
WO2017077997A1 (ja) 表示基板及び表示装置
US10797082B2 (en) Thin film transistor array substrate and method of producing the same
US10527897B2 (en) Display device with partition between color filters
CN110312963B (zh) 带位置输入功能的显示装置
JP2007310152A (ja) 電気光学装置、電気光学装置の製造方法及び電子機器
WO2018163983A1 (ja) 表示基板及び表示装置
CN110249260B (zh) 带位置输入功能的显示装置
JP2009151285A (ja) 液晶表示装置及びその製造方法
KR101266396B1 (ko) 컬러필터 기판, 이를 갖는 표시패널, 및 이의 제조방법
WO2018190214A1 (ja) 表示基板及び表示装置
CN108701432B (zh) 显示面板用基板的制造方法
JP2020027301A (ja) 表示装置
CN111580315B (zh) 有源矩阵基板和具备其的液晶显示装置
JP2007171322A (ja) 液晶表示装置、液晶表示装置の製造方法及び電子機器
JP2009192672A (ja) 液晶装置及び電子機器
JP2008065214A (ja) 液晶装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16862054

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15772062

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16862054

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP