WO2016129705A1 - 積層回路基板の形成方法及びこれにより形成された積層回路基板 - Google Patents
積層回路基板の形成方法及びこれにより形成された積層回路基板 Download PDFInfo
- Publication number
- WO2016129705A1 WO2016129705A1 PCT/JP2016/055734 JP2016055734W WO2016129705A1 WO 2016129705 A1 WO2016129705 A1 WO 2016129705A1 JP 2016055734 W JP2016055734 W JP 2016055734W WO 2016129705 A1 WO2016129705 A1 WO 2016129705A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- circuit board
- forming
- laminated
- circuit
- circuit boards
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 33
- 239000004020 conductor Substances 0.000 claims description 18
- 230000008569 process Effects 0.000 claims description 9
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 30
- 238000005516 engineering process Methods 0.000 abstract description 13
- 230000003466 anti-cipated effect Effects 0.000 abstract 1
- 230000010354 integration Effects 0.000 abstract 1
- 230000006870 function Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000003475 lamination Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
- H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4635—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating flexible circuit boards using additional insulating adhesive materials between the boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
- H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0277—Bendability or stretchability details
- H05K1/028—Bending or folding regions of flexible printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/05—Flexible printed circuits [FPCs]
- H05K2201/058—Direct connection between two or more FPCs or between flexible parts of rigid PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/09181—Notches in edge pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09845—Stepped hole, via, edge, bump or conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10121—Optical component, e.g. opto-electronic component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10151—Sensor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1275—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by other printing techniques, e.g. letterpress printing, intaglio printing, lithographic printing, offset printing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
Definitions
- the present invention relates to a flexible substrate on which a circuit is built, and in particular, a laminated circuit substrate that functions by connecting circuits on a plurality of laminated circuit substrates to each other.
- Printed electronics technology for forming electronic devices using printing technology has been developed and has emerged as a new industry.
- This technology forms circuits, displays, or sensors on soft and light flexible substrates such as plastic films by forming wiring materials, organic semiconductor materials, and insulating materials by low-temperature processes centering on printing technology.
- An electronic device is formed.
- the manufacturing cost can be kept low because a vacuum apparatus or a high temperature apparatus is not required at the time of manufacture. From the point of light and soft functionality and low cost, application and market expansion in various fields has been expected.
- various electronic device technologies such as wiring technology, display devices such as organic EL and electronic paper, organic EL lighting, battery technology, various sensors, and memory elements have been developed and put to practical use as elemental technologies for printed electronics.
- the present invention provides a technology for integrating printable electronic devices with high productivity, which is required when a plurality of electronic devices are integrated on a flexible substrate.
- the present invention makes it possible to function as an integrated device by forming individual electronic devices to be integrated on independent substrates and superposing them in a predetermined relationship and then electrically connecting them. Specifically, at least two or more circuit boards on which electronic devices are formed are partially or entirely overlapped, and one or more through holes penetrating the plurality of circuit boards are formed in the overlapped region. Form. Further, by filling the through hole with a conductive material, a through via that makes it possible to electrically connect the circuit boards is formed. On the other hand, if a part of the circuit on the circuit board is laid out in advance so as to reach the region where the through via is formed, a part of the circuit can be electrically connected to the through via. Accordingly, the circuit on the stacked circuit board can be integrated into one integrated device by laying out in advance so that the portions to be connected to each other between the circuits on the circuit board are connected to the same through via in the through via. It is realized to function as.
- the yield of the integrated device generally decreases by multiplying the individual yields.
- the non-defective products of the individual electronic devices are selected and stacked, it is possible to avoid the problem of yield reduction of the integrated device.
- FIG. 1A is a perspective view of a stacked integrated device 150 according to the first embodiment of the present invention.
- the stacked integrated device 150 is formed by stacking circuit boards 110, 120, 130, and 140.
- FIG. 1B is a top view of the stacked integrated device 150. A part of the circuit boards 110 and 130 and the entire top surface of the circuit board 140 are shown. The circuit board 120 is hidden behind the circuit board 130 and cannot be seen. The figure also shows through vias 301 used for electrical connection between the circuit boards.
- FIG. 2A is a diagram showing an outline of a stacking process flow in the first embodiment of the present invention, and shows a state in which the circuit boards 110, 120, 130, 140 to be stacked are aligned in a predetermined positional relationship.
- FIG. 1A is a perspective view of a stacked integrated device 150 according to the first embodiment of the present invention.
- the stacked integrated device 150 is formed by stacking circuit boards 110, 120, 130, and 140.
- FIG. 1B is a top view of
- FIG. 2B is a diagram showing an outline of the lamination process flow in the first embodiment of the present invention, and shows a state immediately after the circuit boards 110, 120, 130, and 140 to be laminated are bonded together.
- FIG. 2C is a diagram showing an outline of the stacking process flow in the first embodiment of the present invention, and shows a state in which a plurality of through holes 201 are formed at predetermined positions of the bonded circuit boards.
- FIG. 2D is a diagram showing an outline of the stacking process flow in the first embodiment of the present invention, and shows a state in which a conductive material is embedded in the through hole 201 and the through via 301 is formed.
- FIG. 3 is a diagram showing the multilayer integrated device 150 according to the first embodiment of the present invention, and refers to a region A that is one region on the multilayer integrated device 150 and a direction in which a cross section of the region A is cut out. B is shown.
- FIG. 4 shows the upper surface (upper view) of the region A immediately after the circuit boards 110, 120, 130, and 140 are bonded together, and a cross-section cut out of the region A with B (lower view). ).
- FIG. 5 is a view immediately after forming a plurality of through holes 201 on a laminated circuit board in which circuit boards 110, 120, 130, and 140 are bonded together in the lamination process according to the first embodiment of the present invention.
- the upper surface of A is shown in the upper figure, and the cross section of the region A cut out in B is shown in the lower figure.
- FIG. 5 is a view immediately after forming a plurality of through holes 201 on a laminated circuit board in which circuit boards 110, 120, 130, and 140 are bonded together in the lamination process according to the first embodiment of the present invention.
- the upper surface of A is shown in the upper figure, and the cross section of the region A cut out in B is shown in the lower figure.
- FIG. 6 is a view showing a state immediately after forming a through via 301 by embedding a conductive material in the through hole 201 in the lamination process according to the first embodiment of the present invention.
- a cross section taken out of B is shown in the figure below.
- FIG. 7 is a schematic view showing an example in which a through via is not used in the present invention.
- FIG. 8 shows a second embodiment of the present invention.
- circuit boards 110, 120, 130, and 140 are stacked, and through holes 201 that penetrate all the boards are formed at predetermined positions, and a conductive material is embedded in the through holes.
- a through via 301 for electrically connecting circuits provided on each circuit board is formed.
- the substrate 110 has a illuminance sensor for monitoring the illuminance arranged in a line
- the substrate 140 has a temperature sensor
- the substrates 120 and 130 have illuminance.
- the circuit that controls the sensor and temperature sensor is built on two boards. As an application range of the present invention, the number of substrates is not limited. FIG.
- each circuit board is the wirings 111 and 121, the wirings 131 and 141, the wirings 112, 122, and 132, the wirings 113, 123, 133, and 142, and the wirings 114, 124. , 134 and 143 are laid out in advance so as to be connected to each other.
- each circuit on the circuit board is composed of a plurality of wiring layers, and only the uppermost wiring is shown in the figure.
- FIG. 5 shows a state of a cross section and a part of the upper surface (region A) immediately after the through hole 201 is formed at a predetermined position of the laminated circuit board to which the circuit boards 110, 120, 130, and 140 are bonded. Show.
- a through hole is formed using a laser.
- a through hole forming means is not selected. In the drawing, the lowermost circuit board 110 also penetrates the through hole, but it is not always necessary to penetrate the lowermost board.
- FIG. 6 shows a cross-section and a part of the upper surface (region A) of the laminated circuit board immediately after forming the through via 301 by embedding a conductive material in the through hole 201 formed in the previous step.
- the circuits on each of the circuit boards 110, 120, and 130 are connected to each other through necessary contacts, and the entire laminated board functions as an integrated device.
- gold is embedded by electroless plating to form a through via.
- another conductive material may be embedded by other methods. Further, it is not an essential condition to completely fill the through hole with the conductive material.
- the conductive material layer may be formed only on the side wall of the through via by plating or the like.
- FIG. 7 is a perspective view showing an outline of this state.
- the circuit boards are divided into several groups and bonded together. It is possible to form through-holes by superposing these laminated substrates after forming through holes for each laminated substrate. Furthermore, it is also conceivable to apply the present invention to each grouped laminated substrate to form through vias and further laminate these grouped laminated substrates. In the latter case, it is not necessary that all the positions of the through vias in each laminated substrate laminated in groups are aligned, and only the through vias that need to be connected are arranged so as to overlap when all the laminated substrates are bonded together.
- Laminated circuit boards 500, 600 and 700 to which the present invention is applied are formed in advance.
- two laminated circuit boards 500, four laminated circuit boards 600, and five laminated circuit boards 700 are laminated on each other.
- the multilayer substrate 500 has through vias 501, 502, 503, 504, 505, 506, 507, 508, and the multilayer substrate 600 has through vias 601, 602, 603, 604, 605, 606, 607, 608, 609, 610.
- through vias 701, 702, 703, 704, 705, 706, 707, 708, 709, and 710 are respectively formed in the multilayer substrate 700.
- a stacked integrated device 800 is formed by stacking stacked substrates. Action and effect In this example, an illuminance sensor array, a temperature sensor, and an organic semiconductor circuit are integrated. However, if this is formed on the same flexible substrate, the area of the integrated device becomes large, and the yield is greatly reduced. To do. The experiment did not exceed 20%. It was confirmed that when the present invention was applied, a yield of about 80% was obtained.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
各種プリンタブルデバイスの実用化研究が進んでおり、これらをフレキシブル基板上に集積したデバイスの実現が期待されている。しかし、複数のプリンタブルデバイスを同一基板上に単純に集積すると、集積デバイスの面積が大きくなるとともに歩留りが大幅に低下する問題がある。面積増大と歩留り低下の問題を解決する集積技術が切望されている。集積する個々の電子デバイスをそれぞれ独立の基板上に形成し、それらを所定の関係で重ね合せた後に所定の箇所にスルービアを形成し電気的に接続させることにより、集積デバイスとして機能させる。
Description
本発明は、回路が作りこまれたフレキシブル基板に関するものであり、特に積層した複数の回路基板上の回路を相互に接続させて機能させる積層回路基板。
印刷技術を用いて電子デバイスを形成するプリンテッド・エレクトロニクス技術が開発され、新しい産業として立ち上がってきた。この技術は、印刷技術を中心とした低温プロセスにより配線材料や有機半導体材料及び絶縁材料を成膜することで、プラスティック・フィルム等の柔らかく軽いフレキシブル基板上に、回路やディスプレイ或はセンサー等の機能を有する電子デバイスを形成することを特徴とする。加えて製造時に真空装置や高温装置を必要としないため製造コストが低く抑えられという利点がある。軽くて柔らかいという機能性や低コストという点から、様々な分野での応用と市場拡大が期待されてきた。
これまでプリンテッド・エレクトロニクスの要素技術としては、配線技術、有機ELや電子ペーパー等の表示デバイス、有機EL照明、バッテリー技術、各種センサー、記憶素子等の様々な電子デバイス技術が開発され実用レベルに達している技術も多い。その一方で、これらの技術は単体での活用が一般的で、フレキシブル基板上で様々な電子デバイスを集積するという取組みはあまりなかった。主たる原因は半導体技術にあった。
有機半導体はプリンテッド・エレクトロニクス技術における重要分野として注目されてきたが、その性能の低さと材料の不安定性からその実用化が進まないという状況が長く続いた。その中で、高性能且つ安定な有機半導体材料とその成膜技術が近年開発され、実用化に向けた研究開発も徐々に活発化してきた。
以上の技術的な背景により、様々なプリンタブル電子デバイスをフレキシブル基板上に集積し、実用レベルで動作させることの実現性が高まってきた。今後、プリンタブル電子デバイスを効率的にフレキシブル基板上に集積する技術が望まれる。
これまでプリンテッド・エレクトロニクスの要素技術としては、配線技術、有機ELや電子ペーパー等の表示デバイス、有機EL照明、バッテリー技術、各種センサー、記憶素子等の様々な電子デバイス技術が開発され実用レベルに達している技術も多い。その一方で、これらの技術は単体での活用が一般的で、フレキシブル基板上で様々な電子デバイスを集積するという取組みはあまりなかった。主たる原因は半導体技術にあった。
有機半導体はプリンテッド・エレクトロニクス技術における重要分野として注目されてきたが、その性能の低さと材料の不安定性からその実用化が進まないという状況が長く続いた。その中で、高性能且つ安定な有機半導体材料とその成膜技術が近年開発され、実用化に向けた研究開発も徐々に活発化してきた。
以上の技術的な背景により、様々なプリンタブル電子デバイスをフレキシブル基板上に集積し、実用レベルで動作させることの実現性が高まってきた。今後、プリンタブル電子デバイスを効率的にフレキシブル基板上に集積する技術が望まれる。
様々の機能を持つ電子デバイスを同一基板上に集積する場合、集積デバイスの面積が増大するとともに歩留りの大幅な低下をもたらす。本発明は複数の電子デバイスをフレキシブル基板上に集積する際に必要となる、生産性の高いプリンタブル電子デバイスの集積技術を提供するものである。
本発明は、集積する個々の電子デバイスをそれぞれ独立の基板上に形成し、それらを所定の関係で重ね合せた後に電気的に接続させることにより、集積デバイスとして機能させることを可能にする。
具体的には、電子デバイスが形成された少なくとも2つ以上の回路基板をそれぞれの一部或は全体を重ね、その重ねられた領域に前記複数の回路基板を貫通する1つ以上のスルーホールを形成する。さらにこのスルーホールに導電性材料を充填することにより、前記回路基板間を電気的に接続することを可能にするスルービアを形成する。一方で前記回路基板上の回路の一部を前記スルービアが形成される領域に至るように予めレイアウトしておくと、前記回路の一部が前記スルービアと電気的に接続させることが可能になる。従って、前記回路基板上の回路間で相互に接続させたい箇所どうしを前記スルービア中の同一のスルービアに接続するように予めレイアウトしておくことで、積層した回路基板上の回路を一つの集積デバイスとして機能させることを実現する。
具体的には、電子デバイスが形成された少なくとも2つ以上の回路基板をそれぞれの一部或は全体を重ね、その重ねられた領域に前記複数の回路基板を貫通する1つ以上のスルーホールを形成する。さらにこのスルーホールに導電性材料を充填することにより、前記回路基板間を電気的に接続することを可能にするスルービアを形成する。一方で前記回路基板上の回路の一部を前記スルービアが形成される領域に至るように予めレイアウトしておくと、前記回路の一部が前記スルービアと電気的に接続させることが可能になる。従って、前記回路基板上の回路間で相互に接続させたい箇所どうしを前記スルービア中の同一のスルービアに接続するように予めレイアウトしておくことで、積層した回路基板上の回路を一つの集積デバイスとして機能させることを実現する。
一つのフレキシブル基板上に複数の電子デバイスを順次作り込む場合は概ね個々の歩留りの掛け算で集積デバイスの歩留りが低下する。本発明によれば個々の電子デバイスの良品を選択して積層するため、集積デバイスの歩留まり低下の問題を回避することが可能になる。加えて、多数の電子デバイスを集積した場合の面積増加を防ぐことも可能である。
図1Aは本発明の第一の実施形態における積層集積デバイス150の斜視図である。積層集積デバイス150は、回路基板110,120,130,140を積層したものである。
図1Bは積層集積デバイス150の上面図。回路基板110,130の一部と回路基板140の上面全体が示されている。回路基板120は回路基板130に隠れて見えない。図には各回路基板間の電気的な接続に使われるスルービア301も図示されている。
図2Aは本発明の第一の実施形態における積層プロセスフローの概略を示す図であり、積層する回路基板110,120,130,140を所定の位置関係に位置合せを行った状況を示す。
図2Bは本発明の第一の実施形態における積層プロセスフローの概略を示す図であり、積層する回路基板110,120,130,140を貼り合せた直後の状態を示す。
図2Cは本発明の第一の実施形態における積層プロセスフローの概略を示す図であり、貼り合せた回路基板の所定の位置に複数のスルーホール201を形成した状態を示す。
図2Dは本発明の第一の実施形態における積層プロセスフローの概略を示す図であり、スルーホール201に導電性の材料を埋め込みスルービア301を形成した状態を示す。
図3は本発明の第一の実施形態における積層集積デバイス150を示す図であり、以後の説明で参照する、積層集積デバイス150上の一領域である領域Aと、領域Aの断面を切り出す方向Bを示す。
図4は本発明の第一の実施形態における積層プロセスにおいて、回路基板110,120,130,140を貼り合せた直後の領域Aの上面(上図)と領域AをBで切り出した断面(下図)を示す。図中、
111,112,113,114は回路基板110上の配線を、
121,122,123,124は回路基板120上の配線を、
131,132,133,134は回路基板130上の配線を、
141,142,143は回路基板140上の配線を示す。
図5は本発明の第一の実施形態における積層プロセスにおいて、回路基板110,120,130,140を貼り合せた積層回路基板に、複数のスルーホール201を形成した直後を示す図であり、領域Aの上面を上図に、領域AをBで切り出した断面を下図に示す。
図6は本発明の第一の実施形態における積層プロセスにおいて、スルーホール201に導電性の材料を埋め込み、スルービア301を形成した直後を示す図であり、領域Aの上面を上図に、領域AをBで切り出した断面を下図に示す。
図7は本発明におけるスルービアを使用しない例を示した概要図。
図8は本発明の第二の実施形態。
図1Bは積層集積デバイス150の上面図。回路基板110,130の一部と回路基板140の上面全体が示されている。回路基板120は回路基板130に隠れて見えない。図には各回路基板間の電気的な接続に使われるスルービア301も図示されている。
図2Aは本発明の第一の実施形態における積層プロセスフローの概略を示す図であり、積層する回路基板110,120,130,140を所定の位置関係に位置合せを行った状況を示す。
図2Bは本発明の第一の実施形態における積層プロセスフローの概略を示す図であり、積層する回路基板110,120,130,140を貼り合せた直後の状態を示す。
図2Cは本発明の第一の実施形態における積層プロセスフローの概略を示す図であり、貼り合せた回路基板の所定の位置に複数のスルーホール201を形成した状態を示す。
図2Dは本発明の第一の実施形態における積層プロセスフローの概略を示す図であり、スルーホール201に導電性の材料を埋め込みスルービア301を形成した状態を示す。
図3は本発明の第一の実施形態における積層集積デバイス150を示す図であり、以後の説明で参照する、積層集積デバイス150上の一領域である領域Aと、領域Aの断面を切り出す方向Bを示す。
図4は本発明の第一の実施形態における積層プロセスにおいて、回路基板110,120,130,140を貼り合せた直後の領域Aの上面(上図)と領域AをBで切り出した断面(下図)を示す。図中、
111,112,113,114は回路基板110上の配線を、
121,122,123,124は回路基板120上の配線を、
131,132,133,134は回路基板130上の配線を、
141,142,143は回路基板140上の配線を示す。
図5は本発明の第一の実施形態における積層プロセスにおいて、回路基板110,120,130,140を貼り合せた積層回路基板に、複数のスルーホール201を形成した直後を示す図であり、領域Aの上面を上図に、領域AをBで切り出した断面を下図に示す。
図6は本発明の第一の実施形態における積層プロセスにおいて、スルーホール201に導電性の材料を埋め込み、スルービア301を形成した直後を示す図であり、領域Aの上面を上図に、領域AをBで切り出した断面を下図に示す。
図7は本発明におけるスルービアを使用しない例を示した概要図。
図8は本発明の第二の実施形態。
以下、図面を参照して本発明の実施形態について詳細に説明する。
図2A,2B,2C,2Dに、回路基板110,120,130,140を積層し、所定の箇所に全ての基板を貫通するスルーホール201を形成し、このスルーホールに導電性の材料を埋め込むことで、各回路基板上に設けられた回路間を電気的に接続するためのスルービア301を形成するという本発明の概要を図示している。
本実施例では積層するフレキシブル基板は4つであり、基板110は照度をモニタするための照度センサーをライン状に配置したもの、基板140は温度センサーを作りこんだもの、基板120及び130は照度センサーと温度センサーを制御する回路を2つの基板に分けて作りこんだものである。本発明の適用範囲としては、基板の枚数に制限はない。
図4は4つの回路基板を貼り合せた直後の状態を、後の工程で形成されるスルービア列を横切る線(方向B)で切り出した断面の一部と、それを上面から見た図である。各回路基板上の配線は、この図で示す範囲においては、配線111と121が、配線131と141が、配線112,122及び132が、配線113,123,133及び142が、配線114,124,134及び143のそれぞれが相互に接続されるように予めレイアウトされている。
図では省略しているが、それぞれの回路基板上の回路は複数の配線層からなっており、図ではその最上層の配線のみを示している。本発明の適用範囲としては、回路基板上の回路配線が1層のみの場合であっても構わないし、多層配線の中間層がスルービアと接続するようなレイアウト構成をとっても構わない。
図5に、回路基板110,120,130,140を貼り合せた積層回路基板の所定の位置にスルーホール201を形成した直後の積層回路基板の断面と上面の一部(領域A)の様子を示す。本実施例ではレーザーを用いてスルーホールを形成したが、本発明の適用範囲としてはスルーホールの形成手段は選ばない。また、図においては最下層の回路基板110もスルーホールを貫通させているが、必ずしも最下層の基板を貫通させる必要ない。
図6に、先の工程で形成したスルーホール201に導電性の材料を埋め込んでスルービア301を形成した直後の積層回路基板の断面と上面の一部(領域A)の様子を示す。スルービア301を形成することで、各回路基板110,120,130上の回路は必要な接点で相互に接続され、積層基板全体で集積デバイスとして機能する。
本実施例においては無電解メッキ法で金を埋め込んでスルービアとしたが、本発明の適用範囲としては、他の方法で別の導電性材料を埋め込んでも構わない。また、スルーホールを導電材料で完全に充填することは必須な条件ではない。メッキ法等で導電材料層をスルービアの側壁にのみ形成するだけでも構わない。本特許の目的であるスルービア内の導電性材料にて各回路基板上の回路を必要な箇所で相互に接続させることが可能である。
また、本実施例においては、スルーホール内に形成したスルービアにより、各回路基板上の回路を相互に接続させたが、各回路基板の周辺端にノッチや半円状の窪みを形成し、その窪みに沿って導電性材料を接触させることで、各回路基板上の回路を相互に接続させることも可能である。各回路基板上の回路と各回路基板間を接続させる導電性材料との接触面を広くとれる場合は、窪みを形成する必要もない。この接触面を広く取る方法として、各回路基板を少しずつずらして重ね合わせることも有効である。図7に、この様子の概要を示した斜視図を示す。
本実施例では積層するフレキシブル基板は4つであり、基板110は照度をモニタするための照度センサーをライン状に配置したもの、基板140は温度センサーを作りこんだもの、基板120及び130は照度センサーと温度センサーを制御する回路を2つの基板に分けて作りこんだものである。本発明の適用範囲としては、基板の枚数に制限はない。
図4は4つの回路基板を貼り合せた直後の状態を、後の工程で形成されるスルービア列を横切る線(方向B)で切り出した断面の一部と、それを上面から見た図である。各回路基板上の配線は、この図で示す範囲においては、配線111と121が、配線131と141が、配線112,122及び132が、配線113,123,133及び142が、配線114,124,134及び143のそれぞれが相互に接続されるように予めレイアウトされている。
図では省略しているが、それぞれの回路基板上の回路は複数の配線層からなっており、図ではその最上層の配線のみを示している。本発明の適用範囲としては、回路基板上の回路配線が1層のみの場合であっても構わないし、多層配線の中間層がスルービアと接続するようなレイアウト構成をとっても構わない。
図5に、回路基板110,120,130,140を貼り合せた積層回路基板の所定の位置にスルーホール201を形成した直後の積層回路基板の断面と上面の一部(領域A)の様子を示す。本実施例ではレーザーを用いてスルーホールを形成したが、本発明の適用範囲としてはスルーホールの形成手段は選ばない。また、図においては最下層の回路基板110もスルーホールを貫通させているが、必ずしも最下層の基板を貫通させる必要ない。
図6に、先の工程で形成したスルーホール201に導電性の材料を埋め込んでスルービア301を形成した直後の積層回路基板の断面と上面の一部(領域A)の様子を示す。スルービア301を形成することで、各回路基板110,120,130上の回路は必要な接点で相互に接続され、積層基板全体で集積デバイスとして機能する。
本実施例においては無電解メッキ法で金を埋め込んでスルービアとしたが、本発明の適用範囲としては、他の方法で別の導電性材料を埋め込んでも構わない。また、スルーホールを導電材料で完全に充填することは必須な条件ではない。メッキ法等で導電材料層をスルービアの側壁にのみ形成するだけでも構わない。本特許の目的であるスルービア内の導電性材料にて各回路基板上の回路を必要な箇所で相互に接続させることが可能である。
また、本実施例においては、スルーホール内に形成したスルービアにより、各回路基板上の回路を相互に接続させたが、各回路基板の周辺端にノッチや半円状の窪みを形成し、その窪みに沿って導電性材料を接触させることで、各回路基板上の回路を相互に接続させることも可能である。各回路基板上の回路と各回路基板間を接続させる導電性材料との接触面を広くとれる場合は、窪みを形成する必要もない。この接触面を広く取る方法として、各回路基板を少しずつずらして重ね合わせることも有効である。図7に、この様子の概要を示した斜視図を示す。
前記第一の実施例においては4つの回路基板を積層した例を示したが、本発明の応用として、多数の回路基板を積層する際に、回路基板を幾つかのグループに分けて貼り合せ、それぞれの積層基板毎にスルーホールを形成した後にこれら積層基板を重ね合せてスルービアを形成することが可能である。さらには、グループ分けした積層基板毎に本発明を適用してスルービアまで形成し、それらグループ分けした積層基板をさらに積層することも考えられる。後者の場合、グループ分けして積層した各積層基板におけるスルービアの位置の全てが揃っている必要はなく、接続が必要なスルービア間のみが、全積層基板を張り合せた際に重なるように配置することで、集積したデバイス全体を機能させることが可能になる。この様子を図8を用いて説明する。
本発明をそれぞれに適用した積層回路基板500,600,700を予め形成する。図8の例においては、積層回路基板500は2つ、積層回路基板600は4つ、積層回路基板700は5つの回路基板をそれぞれに積層したものである。積層基板500には、スルービア501,502,503,504,505,506,507,508が、積層基板600には、スルービア601,602,603,604,605,606,607,608,609,610が、積層基板700にはスルービア701,702,703,704,705,706,707,708,709,710がそれぞれ形成されている。これらスルービアは以下の括弧で括る組合せで相互に接続されるように配置されている。
(501,601,701),(502,602,702),
(503,703),(504,704),(505,705),(506,706),(507,607),(508,608),(609,709),(610,710)これら3つの積層基板を積層したものが積層集積デバイス800である。
作用及び効果
本実施例は照度センサーアレイ、温度センサー及び有機半導体回路の集積したものであるが、これを同一のフレキシブル基板に作りこむ場合は集積デバイスの面積が大きくなるため、歩留りが大幅に低下する。実験では20%を超えることがなかった。本発明を適用すると、80%程度の歩留りが得られることを確認した。
本発明をそれぞれに適用した積層回路基板500,600,700を予め形成する。図8の例においては、積層回路基板500は2つ、積層回路基板600は4つ、積層回路基板700は5つの回路基板をそれぞれに積層したものである。積層基板500には、スルービア501,502,503,504,505,506,507,508が、積層基板600には、スルービア601,602,603,604,605,606,607,608,609,610が、積層基板700にはスルービア701,702,703,704,705,706,707,708,709,710がそれぞれ形成されている。これらスルービアは以下の括弧で括る組合せで相互に接続されるように配置されている。
(501,601,701),(502,602,702),
(503,703),(504,704),(505,705),(506,706),(507,607),(508,608),(609,709),(610,710)これら3つの積層基板を積層したものが積層集積デバイス800である。
作用及び効果
本実施例は照度センサーアレイ、温度センサー及び有機半導体回路の集積したものであるが、これを同一のフレキシブル基板に作りこむ場合は集積デバイスの面積が大きくなるため、歩留りが大幅に低下する。実験では20%を超えることがなかった。本発明を適用すると、80%程度の歩留りが得られることを確認した。
Claims (13)
- 電子デバイスが形成された少なくとも2つ以上の回路基板をそれぞれの一部或は全体を重ね、その重ねられた領域に前記複数の回路基板を貫通する1つ以上のスルーホールを形成した上で導電性材料を埋め込むことにより、前記回路基板間を電気的に接続することを可能にするスルービアを形成することと、
前記回路基板上の回路配線の一部を前記スルービアと電気的に接続させるために、前記回路配線の一部を前記スルービアが形成される領域に至るように予めレイアウトすることにより、前記複数の回路基板上の回路を相互に接続することを特徴とする積層回路基板の形成方法。 - 請求項第1項における積層回路基板の形成方法において、前記回路基板の少なくとも一つがフレキシブルなフィルム上に回路を形成した基板であることを特徴とする積層回路基板の形成方法。
- 請求項第2項における積層回路基板の形成方法において、形成される前記スルービアが前記回路基板の周辺のうち一辺にのみ配置されるように形成することを特徴とする積層回路基板の形成方法。
- 請求項第2項における積層回路基板の形成方法において、積層する複数の前記回路基板に形成される前記スルービアの開口部の大きさが、上層に位置するものほど大きくなるように形成することにより、前記各回路基板上の回路配線の一部で前記スルーホールに埋め込む前記導電性材料との接触が必要な箇所における接触面積を大きくすることを特徴とする積層回路基板の形成方法。
- 請求項第2項における積層回路基板の形成方法において、前記複数の回路基板を貫通するスルーホールを形成した後に、積層した複数の回路基板の各々を、下層に位置する回路基板に対して、形成した前記スルーホールの長辺或は長径以下の長さ分だけずらすように再配置することにより、前記各回路基板上の回路配線の一部で前記スルーホールに埋め込む前記導電性材料との接触が必要な箇所における接触面積を大きくすることを特徴とする積層回路基板の形成方法。
- 請求項第1項における積層回路基板の形成方法において、前記スルーホールを前記複数の回路基板の各々を形成する過程において予め形成することを特徴とする積層回路基板の形成方法。
- 請求項第6項における積層回路基板の形成方法において、前記回路基板の少なくとも一つがフレキシブルなフィルム上に回路を形成した基板であることを特徴とする積層回路基板の形成方法。
- 請求項第7項における積層回路基板の形成方法において、形成される前記スルービアが前記回路基板の周辺のうち一辺にのみ配置されるように形成することを特徴とする積層回路基板の形成方法。
- 請求項第7項における積層回路基板の形成方法において、積層する複数の前記回路基板に形成される前記スルービアの開口部の大きさを、上層に位置するものほど大きくなるように形成することにより、前記各回路基板上の回路配線の一部で前記スルーホールに埋め込む前記導電性材料との接触が必要な箇所における接触面積を大きくすることを特徴とする積層回路基板の形成方法。
- 請求項第7項における積層回路基板の形成方法において、積層する前記複数の回路基板を重ね合わせた結果、下層に位置する回路基板に対して形成した前記スルーホールの長辺或は長径以下の長さ分だけずれるような位置関係になるように、各々の前記回路基板に形成する前記スルービアを配置するか、前記回路基板を重ねる際に相互の位置決めをすることで、前記各回路基板上の回路配線の一部で前記スルーホールに埋め込む前記導電性材料との接触が必要な箇所における接触面積を大きくすることを特徴とする積層回路基板の形成方法。
- 請求項第1,2,3,4,6,7,8,9項における積層回路基板の形成方法において、前記スルービアの代替として、前記回路基板の周辺端部に形成するノッチ状或は半円状の窪みを形成し、そこに沿って前記導電性材料を接触させることを特徴とする積層回路基板の形成方法。
- 請求項第11項における積層回路基板の形成方法において、積層する前記複数の回路基板を重ね合わせた結果、下層に位置する回路基板に対して一定の長さ分だけずれるような位置関係になるように、前記回路基板を重ねる際に相互の位置決めをすることで、前記各回路基板上の回路配線の一部で前記スルーホールに埋め込む前記導電性材料との接触が必要な箇所における接触面積を大きくすることを特徴とする積層回路基板の形成方法。
- 請求項第1,2,3,4,5,6,7,8,9,10,11,12の何れかの方法で形成されたことを特徴とする積層回路基板。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016574880A JP6489713B2 (ja) | 2015-02-13 | 2016-02-12 | 積層回路基板の形成方法及びこれにより形成された積層回路基板 |
EP16749345.1A EP3258752A4 (en) | 2015-02-13 | 2016-02-12 | Method for forming laminated circuit board, and laminated circuit board formed using same |
CN201680008786.9A CN107211548B (zh) | 2015-02-13 | 2016-02-12 | 层叠电路基板的形成方法以及由此形成的层叠电路基板 |
US15/676,472 US11122693B2 (en) | 2015-02-13 | 2017-08-14 | Method for forming laminated circuit board |
US16/450,459 US11985768B2 (en) | 2015-02-13 | 2019-06-24 | Laminated circuit board |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015027013 | 2015-02-13 | ||
JP2015-027013 | 2015-02-13 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
US15/676,472 Continuation US11122693B2 (en) | 2015-02-13 | 2017-08-14 | Method for forming laminated circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2016129705A1 true WO2016129705A1 (ja) | 2016-08-18 |
Family
ID=56614810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2016/055734 WO2016129705A1 (ja) | 2015-02-13 | 2016-02-12 | 積層回路基板の形成方法及びこれにより形成された積層回路基板 |
Country Status (5)
Country | Link |
---|---|
US (2) | US11122693B2 (ja) |
EP (1) | EP3258752A4 (ja) |
JP (1) | JP6489713B2 (ja) |
CN (1) | CN107211548B (ja) |
WO (1) | WO2016129705A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019048981A1 (ja) * | 2017-09-06 | 2019-03-14 | 株式会社半導体エネルギー研究所 | 半導体装置、バッテリーユニット、バッテリーモジュール |
KR20200118594A (ko) * | 2019-04-08 | 2020-10-16 | 충남대학교산학협력단 | 플렉서블 기판 기반의 하이브리드 집적회로 장치 및 그의 제조 방법 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10356902B2 (en) * | 2015-12-26 | 2019-07-16 | Intel Corporation | Board to board interconnect |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0369191A (ja) * | 1989-08-08 | 1991-03-25 | Nec Corp | 電子部品内蔵の多層プリント基板 |
JP2007335675A (ja) * | 2006-06-15 | 2007-12-27 | Fuji Electric Systems Co Ltd | 電源装置および電源装置の製造方法 |
JP2008071902A (ja) * | 2006-09-13 | 2008-03-27 | Fujifilm Corp | 配線方法 |
JP2008153441A (ja) * | 2006-12-18 | 2008-07-03 | Koa Corp | 配線基板およびその製造方法 |
JP2008258357A (ja) * | 2007-04-04 | 2008-10-23 | Fujikura Ltd | リジッドフレキ基板とその製造方法 |
JP2008294337A (ja) * | 2007-05-28 | 2008-12-04 | Japan Electronic Materials Corp | セラミック基板 |
JP2014212181A (ja) * | 2013-04-18 | 2014-11-13 | 船井電機株式会社 | 多層基板 |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3198796B2 (ja) | 1993-06-25 | 2001-08-13 | 富士電機株式会社 | モールドモジュール |
JPH09331153A (ja) * | 1996-06-11 | 1997-12-22 | Toshiba Chem Corp | 多層フレキシブル配線板の製造方法 |
US5729896A (en) * | 1996-10-31 | 1998-03-24 | International Business Machines Corporation | Method for attaching a flip chip on flexible circuit carrier using chip with metallic cap on solder |
JPH10326970A (ja) * | 1997-05-23 | 1998-12-08 | Toshiba Corp | フレキシブルプリント配線板及びその製造方法 |
US6159586A (en) * | 1997-09-25 | 2000-12-12 | Nitto Denko Corporation | Multilayer wiring substrate and method for producing the same |
JP4547728B2 (ja) | 1999-03-29 | 2010-09-22 | ソニー株式会社 | 半導体装置及びその製造方法 |
JP2001077501A (ja) * | 1999-09-03 | 2001-03-23 | Seiko Epson Corp | フレキシブル配線基板、電気光学装置および電子機器 |
US6815709B2 (en) * | 2001-05-23 | 2004-11-09 | International Business Machines Corporation | Structure having flush circuitry features and method of making |
KR100491179B1 (ko) | 2001-11-21 | 2005-05-24 | 마츠시타 덴끼 산교 가부시키가이샤 | 박형 회로기판 및 박형 회로기판의 제조방법 |
JP4079626B2 (ja) * | 2001-11-21 | 2008-04-23 | 松下電器産業株式会社 | 薄型回路基板 |
US7033959B2 (en) | 2002-05-31 | 2006-04-25 | Nokia Corporation | Method for manufacturing organic semiconductor systems |
JP3849705B2 (ja) * | 2002-08-07 | 2006-11-22 | 株式会社デンソー | 配線基板および配線基板の接続構造 |
JP2005038951A (ja) * | 2003-07-17 | 2005-02-10 | Sumitomo Bakelite Co Ltd | 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法 |
JP2005116868A (ja) * | 2003-10-09 | 2005-04-28 | Nitto Denko Corp | 多層配線回路基板の製造方法 |
US20050121225A1 (en) * | 2003-12-03 | 2005-06-09 | Phoenix Precision Technology Corporation | Multi-layer circuit board and method for fabricating the same |
US6930240B1 (en) * | 2004-03-18 | 2005-08-16 | Agilent Technologies, Inc. | Flex-circuit shielded connection |
US7543376B2 (en) * | 2004-10-20 | 2009-06-09 | Panasonic Corporation | Manufacturing method of flexible printed wiring board |
JP2006179589A (ja) * | 2004-12-21 | 2006-07-06 | Matsushita Electric Ind Co Ltd | 多層フレキシブル配線基板、その製造方法および多層フレキシブル配線の回路基板との接続方法 |
JP4955970B2 (ja) * | 2005-09-20 | 2012-06-20 | 住友電気工業株式会社 | フレキシブルプリント配線板およびその製造方法 |
JP2007173477A (ja) * | 2005-12-21 | 2007-07-05 | Sumitomo Electric Ind Ltd | フレキシブルプリント配線板 |
US20080017305A1 (en) * | 2006-07-21 | 2008-01-24 | Teamchem Company | Method for fabricating multi-layered printed circuit board without via holes |
JP4653726B2 (ja) * | 2006-12-08 | 2011-03-16 | 住友電気工業株式会社 | フレキシブル配線板の接続構造およびフレキシブル配線板の接続方法 |
KR101391807B1 (ko) * | 2007-01-03 | 2014-05-08 | 삼성디스플레이 주식회사 | 잉크젯 프린팅과 나노 임프린팅을 이용한 패턴 형성 방법 |
CN101282637A (zh) * | 2007-04-06 | 2008-10-08 | 富葵精密组件(深圳)有限公司 | 柔性电路板表面贴装承载装置 |
EP2206756A1 (en) * | 2007-10-29 | 2010-07-14 | Hitachi Chemical Company, Ltd. | Circuit connecting material, connection structure and method for producing the same |
JP5184335B2 (ja) * | 2008-12-26 | 2013-04-17 | 株式会社フジクラ | プリント配線板およびその製造方法、プリント配線板の接続方法 |
US9232654B2 (en) * | 2009-06-02 | 2016-01-05 | Hsio Technologies, Llc | High performance electrical circuit structure |
JP5455034B2 (ja) * | 2009-12-09 | 2014-03-26 | ホシデン株式会社 | フレキシブル配線基板 |
TW201130405A (en) * | 2010-02-23 | 2011-09-01 | Ibiden Co Ltd | Flex-rigid wiring board and method for manufacturing the same |
US20140120401A1 (en) * | 2012-10-30 | 2014-05-01 | Samsung Sdi Co., Ltd. | Connecting structure between circuit boards and battery pack having the same |
TWI667865B (zh) * | 2014-05-07 | 2019-08-01 | 易鼎股份有限公司 | Flexible circuit board line lap structure |
-
2016
- 2016-02-12 JP JP2016574880A patent/JP6489713B2/ja active Active
- 2016-02-12 WO PCT/JP2016/055734 patent/WO2016129705A1/ja active Application Filing
- 2016-02-12 EP EP16749345.1A patent/EP3258752A4/en active Pending
- 2016-02-12 CN CN201680008786.9A patent/CN107211548B/zh active Active
-
2017
- 2017-08-14 US US15/676,472 patent/US11122693B2/en active Active
-
2019
- 2019-06-24 US US16/450,459 patent/US11985768B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0369191A (ja) * | 1989-08-08 | 1991-03-25 | Nec Corp | 電子部品内蔵の多層プリント基板 |
JP2007335675A (ja) * | 2006-06-15 | 2007-12-27 | Fuji Electric Systems Co Ltd | 電源装置および電源装置の製造方法 |
JP2008071902A (ja) * | 2006-09-13 | 2008-03-27 | Fujifilm Corp | 配線方法 |
JP2008153441A (ja) * | 2006-12-18 | 2008-07-03 | Koa Corp | 配線基板およびその製造方法 |
JP2008258357A (ja) * | 2007-04-04 | 2008-10-23 | Fujikura Ltd | リジッドフレキ基板とその製造方法 |
JP2008294337A (ja) * | 2007-05-28 | 2008-12-04 | Japan Electronic Materials Corp | セラミック基板 |
JP2014212181A (ja) * | 2013-04-18 | 2014-11-13 | 船井電機株式会社 | 多層基板 |
Non-Patent Citations (1)
Title |
---|
See also references of EP3258752A4 * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019048981A1 (ja) * | 2017-09-06 | 2019-03-14 | 株式会社半導体エネルギー研究所 | 半導体装置、バッテリーユニット、バッテリーモジュール |
JPWO2019048981A1 (ja) * | 2017-09-06 | 2020-11-12 | 株式会社半導体エネルギー研究所 | 半導体装置、バッテリーユニット、バッテリーモジュール |
US11522234B2 (en) | 2017-09-06 | 2022-12-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, battery unit, and battery module |
KR20200118594A (ko) * | 2019-04-08 | 2020-10-16 | 충남대학교산학협력단 | 플렉서블 기판 기반의 하이브리드 집적회로 장치 및 그의 제조 방법 |
KR102212009B1 (ko) * | 2019-04-08 | 2021-02-03 | 충남대학교 산학협력단 | 플렉서블 기판 기반의 하이브리드 집적회로 장치 및 그의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
US11122693B2 (en) | 2021-09-14 |
JP6489713B2 (ja) | 2019-03-27 |
EP3258752A4 (en) | 2018-10-17 |
EP3258752A1 (en) | 2017-12-20 |
JPWO2016129705A1 (ja) | 2018-01-11 |
CN107211548B (zh) | 2021-10-29 |
US20170374746A1 (en) | 2017-12-28 |
US11985768B2 (en) | 2024-05-14 |
CN107211548A (zh) | 2017-09-26 |
US20190313535A1 (en) | 2019-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW200515586A (en) | Semiconductor device and method for fabricating the same | |
JP5907896B2 (ja) | フレキシブル基板及び/又は伸長可能な基板上の部品配置 | |
US20140239490A1 (en) | Packaging substrate and fabrication method thereof | |
WO2009037939A1 (ja) | プリント配線板及びその製造方法 | |
US8284561B2 (en) | Embedded component package structure | |
US11985768B2 (en) | Laminated circuit board | |
JP2014502792A (ja) | 液晶高分子はんだマスクとアウタシール層とを有する電子デバイス及びその関連方法 | |
TWI572267B (zh) | 具有凹槽的多層線路板與其製作方法 | |
KR101043328B1 (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 | |
JP2008071963A (ja) | 多層配線基板 | |
US10453787B2 (en) | Method and apparatus for forming multi-layered vias in sequentially fabricated circuits | |
US9698124B2 (en) | Embedded circuit package | |
WO2015138395A1 (en) | Method for forming a via structure using a double-side laser process | |
US10897823B2 (en) | Circuit board, package structure and method of manufacturing the same | |
JP2005064203A (ja) | 多層配線基板の製造方法 | |
TWI461135B (zh) | 製作電路板之方法 | |
CN102300406B (zh) | 埋入式电路板及其制作方法 | |
CN102281711A (zh) | 叠层电路基板以及基板制造方法 | |
JP2005123332A (ja) | 回路基板及びその製造方法 | |
JP2011151348A (ja) | 積層配線基板及びその製造方法 | |
US9750136B2 (en) | Wiring board and method for manufacturing the same | |
TW201620347A (zh) | 具有凹槽的多層線路板與其製作方法 | |
US9443830B1 (en) | Printed circuits with embedded semiconductor dies | |
WO2015197017A1 (zh) | 制造含有导电通孔的基板的方法及导线基材集成体 | |
JP2004247690A (ja) | 多層配線板及び多層積層板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 16749345 Country of ref document: EP Kind code of ref document: A1 |
|
DPE1 | Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101) | ||
ENP | Entry into the national phase |
Ref document number: 2016574880 Country of ref document: JP Kind code of ref document: A |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
REEP | Request for entry into the european phase |
Ref document number: 2016749345 Country of ref document: EP |