WO2016072326A1 - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
WO2016072326A1
WO2016072326A1 PCT/JP2015/080347 JP2015080347W WO2016072326A1 WO 2016072326 A1 WO2016072326 A1 WO 2016072326A1 JP 2015080347 W JP2015080347 W JP 2015080347W WO 2016072326 A1 WO2016072326 A1 WO 2016072326A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
region
electrode
light
type semiconductor
Prior art date
Application number
PCT/JP2015/080347
Other languages
English (en)
French (fr)
Inventor
紗織 南部
Original Assignee
ウシオ電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ウシオ電機株式会社 filed Critical ウシオ電機株式会社
Publication of WO2016072326A1 publication Critical patent/WO2016072326A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor

Definitions

  • a low-temperature buffer layer made of GaN is formed on the surface of the growth substrate, and an underlayer made of GaN is further formed thereon.
  • An example of a specific procedure is as follows.
  • the furnace pressure of the MOCVD apparatus is set to 100 kPa, and the furnace temperature is set to 830 ° C. Then, while flowing nitrogen gas having a flow rate of 15 slm and hydrogen gas having a flow rate of 1 slm as a carrier gas in the processing furnace, TMG having a flow rate of 10 ⁇ mol / min, trimethylindium (TMI) having a flow rate of 12 ⁇ mol / min, and A step of supplying ammonia at a flow rate of 300,000 ⁇ mol / min into the processing furnace for 48 seconds is performed.
  • the supply of TMA is stopped, the flow rate of Cp 2 Mg is changed to 0.2 ⁇ mol / min, and the source gas is supplied for 20 seconds, whereby the thickness is about 5 nm and the p-type impurity concentration is 1 ⁇ .
  • a p-type contact layer of about 10 20 / cm 3 may be formed.
  • the p-type semiconductor layer 31 includes this p-type contact layer.
  • FIG. 6A is a graph comparing the light extraction efficiency of the element of Reference Example 1 (see FIG. 4A) and the element of Reference Example 2 (see FIG. 4B), and FIG. 6B shows the element of Example 1 (see FIG. 1).
  • 4 is a graph comparing the light extraction efficiency of the device of Example 2 (see FIG. 2).
  • the element of Reference Example 2 in which the uneven shape 38 is provided on the upper surface of the n-type semiconductor layer 35 in the first region 41 has Reference Example 1 in which the upper surface of the n-type semiconductor layer 35 does not have unevenness. It is confirmed that the light extraction efficiency is improved as compared with the above element.
  • the graph of FIG. 6A the element of Reference Example 2 in which the uneven shape 38 is provided on the upper surface of the n-type semiconductor layer 35 in the first region 41 has Reference Example 1 in which the upper surface of the n-type semiconductor layer 35 does not have unevenness. It is confirmed that the light extraction efficiency is improved as compared with the above element.
  • FIG. 6C is a graph comparing the light extraction efficiency of the element of Reference Example 2 (see FIG. 4B) and the element of Reference Example 3 (see FIG. 4C), and FIG. 6D is the element of Example 2 (see FIG. 2). It is the graph which contrasted the light extraction efficiency of the element (refer FIG. 3) of Example 3.
  • FIG. According to the graph of FIG. 6C, the element of Reference Example 3 in which the uneven shape 39 is provided on the upper surface of the n-type semiconductor layer 35 in the second region 42 in addition to the uneven shape 38 is the n-type semiconductor in the first region 41.
  • the light extraction efficiency is lower than that of the element of Reference Example 2 in which the uneven shape 38 is provided on the upper surface of the layer 35 and the uneven shape 39 is not provided on the upper surface of the n-type semiconductor layer 35 in the second region 42.
  • the third embodiment is more than the second embodiment.
  • the light extraction efficiency is greatly improved.
  • the insulating layer 22 can also function as an etching stopper layer at the time of element isolation according to step S7.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

 従来の半導体発光素子よりも更に光出力を向上した半導体発光素子を実現する。 半導体発光素子は、n型半導体層、p型半導体層、及びn型半導体層とp型半導体層との間に配置された活性層を含む半導体層と、半導体層の面のうち、第一面に接触して形成された第一電極と、半導体層の面のうち、第一面とは反対側の第二面に接触して形成された第二電極とを有し、半導体層は、第一面側において、第一領域と当該第一領域よりも高さ位置の高い第二領域とを有しており、第一電極は、半導体層の前記第二領域内に形成されており、活性層から放出される光に対して高反射率を示す材料で構成されている。

Description

半導体発光素子
 本発明は、n型半導体層、p型半導体層、及びこれらn型半導体層とp型半導体層との間に配置された活性層を有して構成される半導体発光素子に関する。
 図8は、従来の半導体発光素子の構造を模式的に示す断面図である(例えば以下の特許文献1、2参照)。従来の半導体発光素子90は、基板91の上面に導電層92、反射電極93、半導体層94及びn側電極98を備える。半導体層94は、基板91の側から順に、p型半導体層95、活性層96、及びn型半導体層97が積層して構成されている。図8に示す半導体発光素子90では、n型半導体層97の側の面が光取り出し面に対応している。
 反射電極93は、金属材料からなり、p型半導体層95の間でオーミック接触が実現されることで電極(p側電極)として機能している。反射電極93は、活性層96で発光した光のうち、基板91に向かう方向(図面下向き)に放射された光を反射させてn側半導体層97側(図面上向き)に取り出すことで、光の取り出し効率を高める目的を兼ねている。
特開2006-191068号公報 特許第4161689号明細書
 近年、半導体発光素子においても、更なる小型化や高輝度化が要求されている。本発明は、従来の半導体発光素子よりも更に光出力を向上した半導体発光素子を実現することを目的とする。
 本発明の半導体発光素子は、n型半導体層、p型半導体層、及び前記n型半導体層と前記p型半導体層との間に配置された活性層を含む半導体層と、
 前記半導体層の面のうち、第一面に接触して形成された第一電極と、
 前記半導体層の面のうち、前記第一面とは反対側の第二面に接触して形成された第二電極とを有し、
 前記半導体層は、前記第一面側において、第一領域と当該第一領域よりも高さ位置の高い第二領域とを有しており、
 前記第一電極は、前記半導体層の前記第二領域内に形成されており、前記活性層から放出される光に対して高反射率を示す材料で構成されていることを特徴とする。
 上記構成によれば、第一電極が活性層から放出される光に対して高反射率を示す材料で構成されている。これにより、活性層から第一電極に向けて放射された光の多くを第一電極で反射することができるので、第一電極で吸収される光の割合が大幅に低減する。そして、この第一電極は、半導体層の第一面側のうち、高さ位置の高い第二領域内に形成されているため、第一電極で反射した光の一部が、半導体層の第一領域と第二領域の境界部分に位置する側面(例えば斜面)を通じて外部に取り出される。これにより、従来の構成に比べて光取り出し量が大幅に向上する。
 従来、光取り出し面の側に形成される電極の材料としては専らAu又はAuを含む合金が用いられていた。これは、この電極に対してワイヤボンディングを行うに際し、ボンディングワイヤとして用いられる材料がAuであることに鑑み、作業のしやすさの観点から上記の材料が選択されていたものと考えられる。
 この電極は、半導体発光素子の光取り出し面上に占める面積がそれほど大きくはないため、従来は、電極をAuで構成したとしても、当該電極で吸収される光の量については問題視していなかった。しかし、高輝度を示す小型の発光素子が要求されてきている近年において、いかにして高い光取り出し効率を実現させるかが課題になってきている。
 本発明者は、鋭意研究により、単に光取り出し面の側に形成される電極を高反射材料で構成するだけでなく、半導体層に対して段差を設けることで光取り出し面の高さ位置を異ならせ、高さ位置が高い領域内(すなわち第二領域内)にこの電極(第一電極)を配置することで、従来よりも光取り出し効率を大きく向上させることを見出したものである。
 ここで、高反射率を示す材料とは、入射光量に対する反射光量の割合が50%以上を示す材料であることが好ましく、60%以上を示す材料であることがより好ましく、70%以上を示す材料であることがより好ましい。波長365nmの光に対する反射率は、従来、第一電極の材料として用いられているAuが35%である。これに対し、同波長の光に対する反射率は、Alが90%であり、Rhが75%であり、Agが75%である。なお、半導体発光素子が、波長350nm以上550nm以下の光を発光する構成である場合には、第一電極をAl、Rh、Ag又はこれらを含む材料で構成することができる。
 更に、上記構成に加えて、前記半導体層は、前記第一面側において、前記第一領域と前記第二領域のうちの少なくともいずれか一方の領域内において、表面に凹凸形状を有しているものとしても構わない。
 このように、半導体層の第一面側において凹凸形状を構成することで、第一電極を高反射材料で構成したことと相まって、光取り出し量を大幅に向上させることができる。
 上記構成において、前記半導体層は、前記第一面側において、前記第一領域及び前記第二領域の双方の領域内において、表面に凹凸形状を有しているものとしても構わない。
 本発明者の鋭意研究によれば、このような構成とすると、光取り出し量を向上させる効果を更に高められることを見出した。
 第二領域内の半導体層の表面に凹凸を形成することで、活性層から第一電極に向けて放射された光のうち、半導体層の第一面側の表面で反射せずに外部に取り出すことのできる光の割合を高めることができる。これは、半導体層の表面に凹凸を形成したことにより、半導体層の表面に対して臨界角以上の角度で入射される光の量が大幅に低減されたためと考えられる。
 これに加えて、第一領域内にも凹凸を形成することで、更に光の取り出し量を高めることができる。この理由は定かではないが、第一領域内の半導体層の表面にも凹凸を形成することで、第一電極で反射された光の一部が、半導体層の第一領域と第二領域の境界部分で構成されている側面(斜面)を通じて第一領域に向けて進行した後、第一領域に形成された凹凸で散乱された結果、外部に取り出すことができる光の量が向上したものと推察される。
 なお、「発明を実施するための形態」の項で後述するように、第一電極を従来のAuで構成すると、半導体層の第一領域及び第二領域の双方の表面に凹凸を形成した場合、第一領域内の表面にのみ凹凸を形成した場合よりも光取り出し量が低下し得ることが分かった。これは、第一電極の底部に位置する半導体層の表面(すなわち第二領域内の半導体層の表面)に凹凸を形成することで、第一電極に対して臨界角以内で入射される光の量が増えた結果、Auで構成される第一電極に吸収される光量が増えたことが原因と考えられる。つまり、本発明のように、半導体層の第一領域と第二領域の双方に凹凸を形成したことによる光取り出し量の向上効果は、第一電極を高反射材料で構成したことに伴って実現されるものである。
 上記構成において、
 前記半導体層は窒化物半導体層で構成され、
 前記第一電極は、Al、Rh、Ag又はこれらの合金を含む材料で構成されているものとして構わない。
 また、前記第二電極は、前記活性層から放出される光に対して高反射率を示す材料で構成されているものとしても構わない。
 本発明によれば、従来の素子よりも光取り出し量を大幅に向上した半導体発光素子が実現される。
本発明の第一実施形態の半導体発光素子(実施例1)の構造を模式的に示す断面図である。 本発明の第二実施形態の半導体発光素子(実施例2)の構造を模式的に示す断面図である。 本発明の第三実施形態の半導体発光素子(実施例3)の構造を模式的に示す断面図である。 参考例1の半導体発光素子の構造を模式的に示す断面図である。 参考例2の半導体発光素子の構造を模式的に示す断面図である。 参考例3の半導体発光素子の構造を模式的に示す断面図である。 実施例1、実施例3、比較例1、及び参考例1の各発光素子において注入電流と光出力の関係を比較したグラフである。 参考例1の素子と参考例2の素子の光取り出し効率を対比したグラフである。 実施例1の素子と実施例2の素子の光取り出し効率を対比したグラフである。 参考例2の素子と参考例3の素子の光取り出し効率を対比したグラフである。 実施例2の素子と実施例3の素子の光取り出し効率を対比したグラフである。 参考例2の素子と実施例2の素子の光取り出し効率を対比したグラフである。 参考例3の素子と実施例3の素子の光取り出し効率を対比したグラフである。 本発明の別実施形態の半導体発光素子の構造を模式的に示す断面図である。 従来の半導体発光素子(比較例1)の構造を模式的に示す断面図である。
 本発明の半導体発光素子につき、図面を参照して説明する。なお、各図において図面の寸法比と実際の寸法比は必ずしも一致しない。また、以下において、AlGaNという表記は、AlとGaの組成比を省略して記載したものであって、組成比が1:1であることを示すものではない。InGaN等についても同様である。
 [第一実施形態]
 図1は、本発明の第一実施形態の半導体発光素子の構造を模式的に示す断面図である。
 〈構造〉
 半導体発光素子1は、基板11、導電層20、反射電極21、半導体層30、及び電極36を含んで構成される。半導体層30は、基板11の側から順に、p型半導体層31、活性層33、及びn型半導体層35が積層して構成されている。
  (基板11)
 基板11は、例えばCuW、W、Moなどの導電性基板、又はSiなどの半導体基板で構成される。
  (導電層20)
 基板11の上層には導電層20が形成されている。一例として、導電層20は、Au-Sn、Au-In、Au-Cu-Sn、Cu-Sn、Pd-Sn、又はSn等で構成されたハンダ層と、Pt系の金属(TiとPtの合金)、W、Mo等で構成されたハンダ拡散防止層を含む。
  (反射電極21)
 反射電極21は、例えばAg(Ag合金を含む)、Al、Rh等で構成される。半導体発光素子1は、活性層33から放射された光を、図1の紙面上方向に取り出すことを想定しており、反射電極21は、活性層33から紙面下向きに放射された光を上向きに反射させる機能を有し、光取り出し効率を高める機能を果たしている。反射電極21は「第二電極」に対応する。
 反射電極21は、半導体層30の一方の面(基板11側の面であり「第二面」に対応する。)と接触しており、基板11と電極36の間に電圧が印加されると、基板11、導電層20、反射電極21、半導体層30を介して電極36へと流れる電流経路が形成される。
  (半導体層30)
 上述したように、半導体層30は、基板11の側から順に、p型半導体層31、活性層33、及びn型半導体層35が積層して構成されている。
 p型半導体層31は、例えばGaN又はAlGaNで構成され、Mg、Be、Zn、Cなどのp型不純物がドープされている。なお、p型半導体層31は、反射電極21に近い側にp型不純物が高濃度にドープされたp型コンタクト層を備えるものとしても構わない。
 活性層33は、例えばInGaNからなる発光層とAlGaNからなる障壁層が繰り返されてなる構造を有する半導体層で形成される。これらの層はアンドープでもp型又はn型にドープされていても構わない。
 n型半導体層35は、例えばAlGaNで構成され、Si、Ge、S、Se、Sn、Teなどのn型不純物がドープされている。
 図1に示すように、半導体層30は、基板11とは反対側の面(「第一面」に対応する。)において、高さの異なる領域を有している。すなわち、半導体層30は、第一面側において、高さの低い第一領域41と、第一領域41よりも高さの高い第二領域42とを有している。
 より詳細には、n型半導体層35は、第一領域41内よりも第二領域42内の方が厚く構成されている。これにより、半導体層30の高さ位置は、第一領域41内よりも第二領域42の方が高くなっている。
  (電極36)
 電極36は、n型半導体層35の上面であって、高さ位置の高い第二領域42内に形成されている。電極36は、活性層33で発光する光に対する反射率が50%以上を示す材料で構成されている。ここで、電極36は、活性層33で発光する光に対する反射率が60%以上を示す材料で構成されているのがより好ましく、前記反射率が70%以上を示す材料で構成されているのがより好ましい。
 本実施形態では、活性層33で発光する光の波長が350nm以上550nm以下である場合について説明する。このとき、電極36は、Al、Rh、Ag又はこれらを含む材料で構成することができる。この電極36は「第一電極」に対応する。
 上記構成によれば、図8に示す従来の半導体発光素子90よりも光出力を向上させることができる点については、実施例を参照して後述される。
 〈製造方法〉
 以下、図1に示す半導体発光素子1の製造方法の一例につき説明する。なお、この製造方法はあくまで一例であり、ガスの流量、炉内温度、炉内圧力等は適宜調整して構わない。
  (ステップS1)
 まず、サファイア基板等で構成される成長基板上に半導体層30をエピタキシャル成長させる。このステップS1は、例えば以下の手順により行われる。
 まず、成長基板のクリーニングを行う。このクリーニングは、より具体的には、例えばMOCVD(Metal Organic Chemical Vapor Deposition:有機金属化学気相蒸着)装置の処理炉内に成長基板としてのc面サファイア基板を配置し、処理炉内に流量が10slmの水素ガスを流しながら、炉内温度を1150℃に昇温することにより行われる。
 次に、成長基板の表面に、GaNよりなる低温バッファ層を形成し、更にその上層にGaNよりなる下地層を形成する。具体的な手順の一例は以下の通りである。
 まずМОCVD装置の炉内圧力を100kPa、炉内温度を480℃とする。そして、処理炉内にキャリアガスとして流量がそれぞれ5slmの窒素ガス及び水素ガスを流しながら、原料ガスとして、流量が50μmol/minのトリメチルガリウム(TMG)及び流量が250000μmol/minのアンモニアを処理炉内に68秒間供給する。これにより、成長基板の表面に、厚みが20nmのGaNよりなる低温バッファ層が形成される。
 次に、MOCVD装置の炉内温度を1150℃に昇温する。そして、処理炉内にキャリアガスとして流量が20slmの窒素ガス及び流量が15slmの水素ガスを流しながら、原料ガスとして、流量が100μmol/minのTMG及び流量が250000μmol/minのアンモニアを処理炉内に30分間供給する。これにより、低温バッファ層の表面に、厚みが1.7μmのGaNよりなる下地層を形成する。
 次に、前記下地層の上層にn型半導体層35を形成する。具体的な手順の一例は以下の通りである。
 まず、引き続き炉内温度を1150℃とした状態で、MOCVD装置の炉内圧力を30kPaとする。そして、処理炉内にキャリアガスとして流量が20slmの窒素ガス及び流量が15slmの水素ガスを流しながら、原料ガスとして、流量が94μmol/minのTMG、流量が6μmol/minのトリメチルアルミニウム(TMA)、流量が250000μmol/minのアンモニア及び流量が0.025μmol/minのテトラエチルシランを処理炉内に60分間供給する。これにより、Si濃度が3×1019/cmで、厚みが2μmのAl0.06Ga0.94Nが形成される。
 なお、この後、TMAの供給を停止すると共に、それ以外の原料ガスを6秒間供給することにより、AlGaN層の上層に厚みが5nmのn型GaNよりなる保護層を形成するものとしてもよい。この場合、AlGaN層とGaN層でn型半導体層35が構成される。
 上記の方法では、n型半導体層35に含まれるn型不純物をSiとする場合について説明したが、n型不純物は、Si以外にGe、S、Se、Sn又はTeを用いることもできる。ドーパントの種類に応じて原料ガスを適宜選択すればよい。
 次に、n型半導体層35の上層に活性層33を形成する。具体的な手順の一例は以下の通りである。
 まずMOCVD装置の炉内圧力を100kPa、炉内温度を830℃とする。そして、処理炉内にキャリアガスとして流量が15slmの窒素ガス及び流量が1slmの水素ガスを流しながら、原料ガスとして、流量が10μmol/minのTMG、流量が12μmol/minのトリメチルインジウム(TMI)及び流量が300000μmol/minのアンモニアを処理炉内に48秒間供給するステップを行う。その後、流量が10μmol/minのTMG、流量が1.6μmol/minのTMA、0.002μmol/minのテトラエチルシラン及び流量が300000μmol/minのアンモニアを処理炉内に120秒間供給するステップを行う。以下、これらの2つのステップを繰り返すことにより、厚みが2nmのInGaNよりなる発光層及び厚みが7nmのn型AlGaNよりなる障壁層による15周期の多重量子井戸構造を有する活性層33が、n型半導体層35の上層に形成される。
 次に、活性層33の上層にp型半導体層31を形成する。具体的な手順の一例は以下の通りである。
 引き続きMOCVD装置の炉内圧力を100kPaに維持し、処理炉内にキャリアガスとして流量が15slmの窒素ガス及び流量が25slmの水素ガスを流しながら、炉内温度を1025℃に昇温する。その後、原料ガスとして、流量が35μmol/minのTMG、流量が20μmol/minのTMA、流量が250000μmol/minのアンモニア及びp型不純物をドープするための流量が0.1μmol/minのビスシクロペンタジエニルマグネシウム(CpMg)を処理炉内に60秒間供給する。これにより、活性層33の表面に、厚みが20nmのAl0.3Ga0.7Nの組成を有する正孔供給層を形成する。その後、TMAの流量を4μmol/minに変更して原料ガスを360秒間供給することにより、厚みが120nmのAl0.13Ga0.87Nの組成を有する正孔供給層を形成する。これらの正孔供給層により、Mg濃度が例えば3×1019/cm程度のp型半導体層31が形成される。
 なお、その後、TMAの供給を停止すると共に、CpMgの流量を0.2μmol/minに変更して原料ガスを20秒間供給することにより、厚みが5nm程度で、p型不純物濃度が1×1020/cm程度のp型コンタクト層を形成してもよい。この場合、p型半導体層31にはこのp型コンタクト層も含まれる。
 上記の方法では、p型半導体層31に含まれるp型不純物をMgとする場合について説明したが、p型不純物は、Mg以外にBe、Zn、又はC等を用いることもできる。ドーパントの種類に応じて原料ガスを適宜選択すればよい。
  (ステップS2)
 ステップS1を経て形成されたウェハに対して活性化処理を行う。より具体的には、RTA(Rapid Thermal Anneal:急速加熱)装置を用いて、窒素雰囲気下中650℃で15分間の活性化処理を行う。
  (ステップS3)
 p型半導体層31の上面を覆うように反射電極21を形成する。更に、反射電極21の上面に導電層20を形成する。具体的な手順の一例は以下の通りである。
 まず、スパッタ装置にてp型半導体層31の上面を覆うように、膜厚0.7nmのNi及び膜厚120nmのAgを全面に成膜して反射電極21を形成する。次に、RTA装置を用いてドライエア又は不活性ガス雰囲気中で400℃、2分間のコンタクトアニールを行う。
 次に、電子線蒸着装置(EB装置)にて反射電極21の上面に、膜厚100nmのTiと膜厚200nmのPtを3周期成膜することで、ハンダ拡散防止層を形成する。更にその後、ハンダ拡散防止層の上面に、膜厚10nmのTiを蒸着させた後、Au80%Sn20%で構成されるAu-Snハンダを膜厚3μm蒸着させることで、ハンダ層を形成する。これらハンダ拡散防止層及びハンダ層によって導電層20が構成される。
  (ステップS4)
 成長基板とは別に準備された基板11に、上記ステップS3で説明したのと同様の方法でハンダ拡散防止層を形成する。基板11としては、上述したようにCuW、W、Mo等の導電性基板、又はSi等の半導体基板を利用することができる。
  (ステップS5)
 成長基板と基板11とを貼り合わせる。一例としては、280℃の温度、0.2MPaの圧力下で、成長基板上に形成された導電層の上面(ハンダ層)と、基板11の上層に形成されたハンダ拡散防止層とを貼り合わせる。
 なお、基板11において、ハンダ拡散防止層の上層にもハンダ層を形成しておき、基板11上のハンダ層と成長基板上のハンダ層を貼り合わせるものとしても構わない。
  (ステップS6)
 ウェハから成長基板を剥離する。具体的な手順の一例は以下の通りである。
 成長基板を上に、基板11を下に向けた状態で、成長基板側からKrFエキシマレーザを照射して、成長基板と半導体層30の界面を分解させる。成長基板を構成するサファイアはレーザが通過する一方、その下層のGaNはレーザを吸収するため、この界面が高温化してGaNが分解される。これによって成長基板が剥離される。
 その後、ウェハ上に残存しているGaNを、塩酸などを用いたウェットエッチング、ICP装置を用いたドライエッチングによって除去し、n型半導体層35を露出させる。
  (ステップS7)
 必要に応じて隣接する素子同士を分離する。具体的には、隣接素子との境界領域に対し、ICP装置を用いて半導体層30をエッチングする。
  (ステップS8)
 第二領域42内のn型半導体層35をマスクした状態で、露出されているn型半導体層35、すなわち第一領域41内のn型半導体層35に対してICP装置を用いて所定の厚みだけエッチングする。これにより、n型半導体層35は、第一領域41内では薄く、第二領域42内では厚い構成となる。一例としては、第一領域41内のn型半導体層35と、第二領域42内のn型半導体層35の厚みの差を0.7μm程度とすることができる。
  (ステップS9)
 n型半導体層35の上面うち、高さ位置の高い第二領域42内の上面に第一電極36を形成する。より具体的には、膜厚3nmのNi、膜厚12nmのAl、膜厚30nmのTi、膜厚3μmのAuからなる電極を形成する。
 その後の工程としては、必要に応じて露出されている素子の側面を絶縁層で覆う。より具体的には、EB装置にてSiO膜を形成する。なおSiN膜を形成しても構わない。そして、各素子同士を例えばレーザダイシング装置によって分離し、基板11の裏面を例えばAgペーストにてパッケージと接合し、電極36に対してワイヤボンディングを行う。
 [第二実施形態]
 図2は、本発明の第二実施形態の半導体発光素子の構造を模式的に示す断面図である。なお、第一実施形態と共通の構成要素については同一の符号を付し、詳細な説明を省略する。
 図2に示す半導体発光素子1は、第一実施形態の構成と比較して、n型半導体層35の表面のうち、第一領域41内に位置する表面に微細な凹凸形状38が形成されている点のみが異なる。この凹凸形状38の高さは、一例として0.2~0.5μmとすることができる。この構成によれば、図8に示す従来の半導体発光素子90よりも光出力を向上させることができる点については、実施例を参照して後述される。
 本実施形態の半導体発光素子1は以下の手順で製造することができる。まず、第一実施形態と同様の方法で、ステップS1~S8を実行する。その後、第二領域42内のn型半導体層35に対してマスクをした状態で、露出している第一領域41内のn型半導体層35に対してKOH等のアルカリ溶液を浸す。これにより、第一領域41内にのみn型半導体層35の上面に凹凸形状38が形成される。その後、第一実施形態と同様の方法で、ステップS9以下の工程を実行する。
 [第三実施形態]
 図3は、本発明の第三実施形態の半導体発光素子の構造を模式的に示す断面図である。なお、第一実施形態と共通の構成要素については同一の符号を付し、詳細な説明を省略する。
 図3に示す半導体発光素子1は、第二実施形態の構成と比較して、更に第二領域42内にも微細な凹凸形状39を有している点が異なる。この凹凸形状39は、第一領域41内の凹凸形状38と同様に、一例として0.2~0.5μmとすることができる。この構成によれば、図8に示す従来の半導体発光素子90よりも光出力を向上させることができる点については、実施例を参照して後述される。
 本実施形態の半導体発光素子1は、第二実施形態の半導体発光素子1と同様の方法で製造することができる。すなわち、ステップS1~S8を実行後、n型半導体層35の上面全体に対してKOH等のアルカリ溶液を浸す。これにより、第一領域41内のn型半導体層35の上面と、第二領域42内のn型半導体層35の上面の双方に凹凸形状(38,39)が形成される。その後、第一実施形態と同様の方法で、ステップS9以下の工程を実行する。
 第一領域41内のn型半導体層35の上面にのみ凹凸形状38を形成する第二実施形態の半導体発光素子1と比べ、第三実施形態の半導体発光素子1は、n型半導体層35の上面の全面又はほぼ全面に凹凸形状(38,39)を形成すればよいため、凹凸形成時のステップを簡素化できる。
 [検証]
 以下、上述した各実施形態の半導体発光素子1によって、従来の半導体発光素子90よりも光出力が向上する点について説明する。
  (実施例)
 第一実施形態の半導体発光素子1(図1参照)を実施例1とし、第二実施形態の半導体発光素子1(図2参照)を実施例2とし、第三実施形態の半導体発光素子1(図3参照)を実施例3とした。
  (比較例、参考例)
 図8に示す半導体発光素子90を比較例1とした。
 実施例1の素子に対し、電極36に代えてAuからなる従来の電極98を備えた半導体発光素子を参考例1とした(図4A参照)。実施例2の素子に対し、電極36に代えてAuからなる従来の電極98を備えた半導体発光素子を参考例2とした(図4B参照)。実施例3の素子に対し、電極36に代えてAuからなる従来の電極98を備えた半導体発光素子を参考例3とした(図4C参照)。
  (検証1)
 実施例1、実施例3、比較例1、及び参考例1の各素子を上記の方法に基づいて製造し、注入電流と光出力の関係を対比した。この結果を図5に示す。
 なお、各素子において、n型半導体層(35,97)の基板(11,91)に平行な面の寸法はいずれも50μmであり、電極(36,98)の基板(11,91)に平行な面の寸法はいずれも20μmであり、電極(36,98)の高さはいずれも3.2μmである。また、実施例1、実施例3、及び参考例1の各素子において、第一領域41内と第二領域42内のn型半導体層35の厚みの差は0.7μmであり、実施例3の素子における凹凸形状(38,39)の高さは0.2~0.5μmである。
 図5によれば、同一電流注入時の光出力は、比較例1、参考例1、実施例1、実施例3の順に向上した。具体的には、1A注入時において、実施例1の素子の光出力は参考例1の素子の光出力よりも2%向上し、実施例3の素子の光出力は実施例1の素子の光出力よりも更に6%向上した。
  (検証2)
 各層の物性値、各層の膜厚、電極(36,98)の高さ等の素子の条件、及び活性層33内における複数の光源位置の情報を与え、各光源位置で発光した光のうち、外部に取り出せた光の割合をFDTD法によって算定した。なお、実施例1~3、参考例1~3及び比較例1の各素子は、上述した異なる箇所以外の材料や寸法は一致させている。
 より具体的には、均等な間隔に配置された7箇所の光源(2A、2B、2C、2D2E、2F、2G)を規定した。実施例1~3及び参考例1~3の各素子において、光源2A、2B、及び2Cは第二領域42内に位置し、光源2E、2F、及び2Gは第一領域41内に位置し、光源2Dは、第一領域41と第二領域42の境界箇所であってn型半導体層35の側面(斜面)が露出している箇所の直下に位置している。また、比較例1の素子の各光源(2A~2G)は、実施例1の素子の各光源(2A~2G)に対応する位置とした。
 図6Aは、参考例1の素子(図4A参照)と参考例2の素子(図4B参照)の光取り出し効率を対比したグラフであり、図6Bは、実施例1の素子(図1参照)と実施例2の素子(図2参照)の光取り出し効率を対比したグラフである。図6Aのグラフによれば、第一領域41内のn型半導体層35の上面に凹凸形状38を設けた参考例2の素子は、n型半導体層35の上面に凹凸を有しない参考例1の素子よりも光取り出し効率が向上していることが確認される。同様に、図6Bのグラフによれば、第一領域41内のn型半導体層35の上面に凹凸形状38を設けた実施例2の素子は、n型半導体層35の上面に凹凸を有しない実施例1の素子よりも光取り出し効率が向上していることが確認される。
 図6Cは、参考例2の素子(図4B参照)と参考例3の素子(図4C参照)の光取り出し効率を対比したグラフであり、図6Dは、実施例2の素子(図2参照)と実施例3の素子(図3参照)の光取り出し効率を対比したグラフである。図6Cのグラフによれば、凹凸形状38に加えて第二領域42内のn型半導体層35の上面に凹凸形状39を設けた参考例3の素子は、第一領域41内のn型半導体層35の上面に凹凸形状38を設け、第二領域42内のn型半導体層35の上面には凹凸形状39を設けない参考例2の素子よりも光取り出し効率が減少している。
 これに対し、図6Dのグラフによれば、凹凸形状38に加えて第二領域42内のn型半導体層35の上面に凹凸形状39を設けた実施例3の素子は、第一領域41内のn型半導体層35の上面に凹凸形状38を設け、第二領域42内のn型半導体層35の上面には凹凸形状39を設けない実施例2の素子よりも光取り出し効率が向上している。特に、n型半導体層35の高さ位置が異なる箇所(段差箇所)に近い光源2D及びその近接に位置する光源(2C,2E,2F)からの光に関して、実施例3は実施例2よりも光取り出し効率が大きく向上している。
 つまり、図6C及び図6Dの結果から、電極(36,98)の材料が異なることで、第二領域42内のn型半導体層35の上面に凹凸形状39を設けたことの作用が異なっていることが確認される。
 図6Eは、参考例2の素子(図4B参照)と実施例2の素子(図2参照)の光取り出し効率を対比したグラフであり、図6Fは、参考例3の素子(図4C参照)と実施例3の素子(図3参照)の光取り出し効率を対比したグラフである。図6E及び図6Fによれば、他を同一の条件にして電極(36,98)の材料を異ならせると、高反射材料で構成される電極36を有する実施例2、実施例3の各素子の方が、反射率の低い材料(Au)で構成される電極98を有する参考例2、参考例3の各素子よりも光取り出し効率が向上していることが確認される。具体的には、実施例2の素子は参考例2の素子よりも0.5~2%程度の光取り出し効率が向上しており、実施例3の素子は参考例3の素子よりも1~4%程度の光取り出し効率が向上していることが確認された。
  (検証結果に基づく考察)
 図5の結果から、参考例1の素子は比較例1の素子よりも光出力が向上していることが確認された。このことは、n型半導体層35に段差を設けたことにより、段差を構成する箇所の側面、すなわち、第一領域41と第二領域42の界面に位置するn型半導体層35の側面(斜面)から外部に光が取り出されることによって光出力が上昇していることを示唆するものと考えられる。
 更に、図5の結果から、実施例1の素子は参考例1の素子よりも光出力が向上していることが確認された。このことは、n型半導体層35に段差を設けた上で高反射材料からなる電極36をn型半導体層35の上面に設けると、光出力を更に高める効果が得られることを示唆するものと考えられる。
 活性層33から放出される光に対して高反射率を示す材料からなる電極36を有する実施例1の素子の場合、活性層33から電極36に向けて放射された光の多くが当該電極36で反射され、この反射光の一部をn型半導体層35の段差の側面から外部に取り出すことができる。活性層33から放出される光に対する反射率が低い材料からなる電極98を有する参考例1の素子の場合、活性層33から電極98に向けて放射された光の多くが当該電極98で吸収されてしまうため、電極98で反射された光がn型半導体層35の段差の側面から外部に取り出されるということがほとんどない。このため、実施例1の素子は参考例1の素子よりも光出力が向上したものと考えられる。
 なお、比較例1の素子において、電極98に代えて活性層33から放出される光に対して高反射率を示す材料からなる電極36を用いた場合、活性層33から電極36に向けて放射された光は電極36で反射されるものの、その反射光の多くは再び活性層33の側に向けて進行する。この光は活性層33よりも基板11側に形成されている反射電極21で反射され、再び電極36に向けて進行する。このように反射が複数回繰り返されながら、少しずつn型半導体層97の面に対する入射角度が変化していき、いずれはn型半導体層97の上面から取り出されることが考えられるが、反射を繰り返している間に光が減衰してしまう。つまり、n型半導体層35の上面に形成される電極を、活性層33から放出される光に対して高反射率を示す材料で構成すると共に、n型半導体層35に段差を設け、高さ位置の高い上面、すなわち第二領域42内にこの電極36を形成することで、電極36で反射した光を高効率で外部に取り出す効果が高められる。
 図6Aの結果から、参考例2の素子は参考例1の素子よりも光取り出し効率が向上していることが確認された。また、図6Bの結果から、実施例2の素子は実施例1の素子よりも光取り出し効率が向上していることが確認された。これらの結果から、第一領域41内におけるn型半導体層35の上面に凹凸形状38を設けた素子は、n型半導体層35の上面を平坦にした素子よりも光出力が向上することが分かる。
 活性層33から電極36の側(上面)に向けて進行した光、又は反射電極21で反射して電極36の側(上面)に向けて進行した光がn型半導体層35の上面に入射される。ここで、n型半導体層35の上面が平坦である場合には、一部の光が当該n型半導体層35の面に対して臨界角以上の角度で入射され、この光はn型半導体層35の面で反射して再び活性層33側に進行してしまう。これに対し、第一領域41内のn型半導体層35の上面に凹凸形状38が形成されていると、第一領域41内において臨界角以上の角度でn型半導体層35の面に対して入射される光の量が大きく減少するため、n型半導体層35で反射されずに外部に取り出すことのできる光量が増加する。
 図6Cの結果から、参考例3の素子は参考例2の素子よりも光取り出し効率が低下していることが確認された。これに対し、図6Dの結果から、実施例3の素子は実施例2の素子よりも光取り出し効率が向上していることが確認された。これらの結果から、第一領域41内に加えて、第二領域42内のn型半導体層35の上面に凹凸形状を形成すると、電極(36,98)の材料によってはその効果が異なることが分かる。
 反射率の低い材料からなる電極98を有し、第二領域42内のn型半導体層35の上面に凹凸形状39を設けた参考例3の素子とした場合、電極98に対して臨界角以内で入射される光の量が増えた結果、この電極98に吸収される光量が増えてしまう。このため、参考例3の素子は、参考例2の素子よりも光取り出し効率が低下したものと推察される。
 これに対し、反射率の高い材料からなる電極36を有し、第二領域42内のn型半導体層35の上面に凹凸形状39を設けた実施例3の素子とした場合、電極36に入射される光量が増えても当該電極36で大半の光が反射する。この光の一部は、当該凹凸形状39の面やn型半導体層35の段差の側面(斜面)を通じて取り出される。また、電極36で反射した光のうち、第一領域41内のn型半導体層35の上面に向けて進行するものも存在する場合があるが、この光の一部が第一領域41内に形成された凹凸形状38で散乱し、外部に取り出されることが考えられる。これらの理由により、反射率の高い材料からなる電極36を有し、第一領域41内及び第二領域42内のn型半導体層35の上面に凹凸形状(38.39)を形成することで、光取り出し量を大きく向上させる効果が得られると考えられる。
 図6E及び図6Fの結果は、上記の考察に合致していると思われる。すなわち、図6Eの結果より、第一領域41内のn型半導体層35の上面に凹凸形状38を形成した実施例2と参考例2の素子を比較すると、高反射材料で構成される電極36を有する実施例2の方が、反射率の低い材料(Au)で構成される電極98を有する参考例2よりも光取り出し効率が向上している。また、図6Fの結果より、第一領域41内及び第二領域42内のn型半導体層35の上面に凹凸形状(38,39)を形成した実施例3と参考例3の素子を比較すると、高反射材料で構成される電極36を有する実施例3の方が、反射率の低い材料(Au)で構成される電極98を有する参考例3よりも光取り出し効率が向上している。
 [別実施形態]
 以下、別実施形態の構成について説明する。
 〈1〉 図1~図3では、いずれもn型半導体層35の上面に一つの電極36を備える構成が図示されている。しかし、電極36はn型半導体層35の上面に複数設けられていても構わない。このとき、電流を基板11の面に平行な方向に拡げる目的で、電極36に対して基板11の面に直交する方向に対向する位置に絶縁層22を備える構成としても構わない(図7参照)。
 なお、図7に示す半導体発光素子1を製造する場合には、ステップS2の終了後、例えばSiOを膜厚200nm程度成膜して絶縁層22を形成した後に、ステップS3を実行すればよい。このとき、ステップS3では、p型半導体層31及び絶縁層22の上面を覆うように導電層20を形成すればよい。なお、絶縁層22は、絶縁性材料であればよく、SiOの他、SiN、Alで構成しても構わない。
 この絶縁層22は、ステップS7に係る素子分離時のエッチングストッパー層としても機能させることができる。
 なお、図7に示す半導体発光素子は、図1に示す第一実施形態の半導体発光素子において、複数の電極36及び絶縁層22を複数備える構成とした。しかし、図2に示す第二実施形態の半導体発光素子や図3に示す半導体発光素子において、同様に複数の電極36及び絶縁層22を備える構成としても構わない。
 〈2〉 上述した実施形態では、基板11に近い側をp型半導体層31とし、n型半導体層35側から光を取り出す構成について説明したが、n型半導体層35とp型半導体層31の位置が反転した構成であっても構わない。この場合、p型半導体層31は、第一領域41内の厚みよりも第二領域42内の厚みが厚く、第二領域42内における高さ位置が、第一領域41内における高さ位置よりも高い。そして、第二領域42内のp型半導体層31の上面に電極36が形成されている。
      1    :  本発明の半導体発光素子
  2A~2G    :  光源
     11    :  基板
     20    :  導電層
     21    :  反射電極(第二電極)
     22    :  絶縁層
     30    :  半導体層
     31    :  p型半導体層
     33    :  活性層
     35    :  n型半導体層
     36    :  電極(第一電極)
     38,39 :  凹凸形状
     41    :  第一領域
     42    :  第二領域
     90    :  従来の半導体発光素子
     91    :  基板
     92    :  導電層
     93    :  反射電極
     94    :  半導体層
     95    :  p型半導体層
     96    :  活性層
     97    :  n型半導体層
     98    :  n側電極
 
 

Claims (4)

  1.  n型半導体層、p型半導体層、及び前記n型半導体層と前記p型半導体層との間に配置された活性層を含む半導体層と、
     前記半導体層の面のうち、第一面に接触して形成された第一電極と、
     前記半導体層の面のうち、前記第一面とは反対側の第二面に接触して形成された第二電極とを有し、
     前記半導体層は、前記第一面側において、第一領域と当該第一領域よりも高さ位置の高い第二領域とを有しており、
     前記第一電極は、前記半導体層の前記第二領域内に形成されており、前記活性層から放出される光に対して高反射率を示す材料で構成されていることを特徴とする半導体発光素子。
  2.  前記半導体層は、前記第一面側において、前記第一領域と前記第二領域のうちの少なくともいずれか一方の領域内において、表面に凹凸形状を有していることを特徴とする請求項1に記載の半導体発光素子。
  3.  前記半導体層は、前記第一面側において、前記第一領域及び前記第二領域の双方の領域内において、表面に凹凸形状を有していることを特徴とする請求項2に記載の半導体発光素子。
  4.  前記半導体層は窒化物半導体層で構成され、
     前記第一電極は、Al、Rh、Ag又はこれらの合金を含む材料で構成されていることを特徴とする請求項1~3のいずれか1項に記載の半導体発光素子。
     
PCT/JP2015/080347 2014-11-05 2015-10-28 半導体発光素子 WO2016072326A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-225367 2014-11-05
JP2014225367A JP2016092235A (ja) 2014-11-05 2014-11-05 半導体発光素子

Publications (1)

Publication Number Publication Date
WO2016072326A1 true WO2016072326A1 (ja) 2016-05-12

Family

ID=55909052

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/080347 WO2016072326A1 (ja) 2014-11-05 2015-10-28 半導体発光素子

Country Status (3)

Country Link
JP (1) JP2016092235A (ja)
TW (1) TW201631796A (ja)
WO (1) WO2016072326A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019194618A1 (ko) 2018-04-05 2019-10-10 엘지이노텍 주식회사 반도체 소자 패키지
KR102471684B1 (ko) * 2018-04-05 2022-11-28 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 패키지

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103689A (ja) * 2005-10-05 2007-04-19 Matsushita Electric Ind Co Ltd 半導体発光装置
JP2010153792A (ja) * 2008-11-20 2010-07-08 Stanley Electric Co Ltd 光半導体装置の製造方法
JP2010541218A (ja) * 2007-09-28 2010-12-24 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング ミラー層を有する薄膜ledおよびその製造方法
JP2011228696A (ja) * 2010-04-15 2011-11-10 Lg Innotek Co Ltd 発光素子、発光素子パッケージ
JP2012033695A (ja) * 2010-07-30 2012-02-16 Stanley Electric Co Ltd 半導体発光装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103689A (ja) * 2005-10-05 2007-04-19 Matsushita Electric Ind Co Ltd 半導体発光装置
JP2010541218A (ja) * 2007-09-28 2010-12-24 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング ミラー層を有する薄膜ledおよびその製造方法
JP2010153792A (ja) * 2008-11-20 2010-07-08 Stanley Electric Co Ltd 光半導体装置の製造方法
JP2011228696A (ja) * 2010-04-15 2011-11-10 Lg Innotek Co Ltd 発光素子、発光素子パッケージ
JP2012033695A (ja) * 2010-07-30 2012-02-16 Stanley Electric Co Ltd 半導体発光装置

Also Published As

Publication number Publication date
JP2016092235A (ja) 2016-05-23
TW201631796A (zh) 2016-09-01

Similar Documents

Publication Publication Date Title
JP2006135311A (ja) 窒化物半導体を用いた発光ダイオード
US9437778B2 (en) Semiconductor light-emitting element and method for producing the same
WO2015141517A1 (ja) 半導体発光素子及びその製造方法
US11114588B2 (en) Semiconductor light emitting element
WO2016072326A1 (ja) 半導体発光素子
JP2015191976A (ja) 半導体発光素子及びその製造方法
JP5880633B2 (ja) 半導体発光素子
JP5818031B2 (ja) Led素子
JP5974980B2 (ja) 窒化物半導体発光素子
JP2017069282A (ja) 半導体発光素子及びその製造方法
JP6153351B2 (ja) 半導体発光装置
WO2016158093A1 (ja) 窒化物半導体発光素子
KR20160117178A (ko) 반도체 발광 소자
JP6690139B2 (ja) 半導体発光素子及びその製造方法
JP6025058B2 (ja) 窒化物半導体発光素子
WO2015029727A1 (ja) 半導体発光素子
JP2017005156A (ja) 半導体発光素子及びその製造方法
WO2015151542A1 (ja) 半導体発光素子、発光デバイス
JP2016195168A (ja) 半導体発光素子及びその製造方法
JP6468459B2 (ja) 半導体発光素子
JP2017139298A (ja) 半導体発光素子及びその製造方法
JP5725069B2 (ja) 窒化物半導体発光素子
JP2015050381A (ja) 半導体発光素子及びその製造方法
JP5880880B2 (ja) 窒化物発光素子
JP2016192527A (ja) 半導体発光素子及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15856389

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15856389

Country of ref document: EP

Kind code of ref document: A1